{"Template_token": ["", "if", "(", "!", "MI", "->", "isFullCopy", "(", ")", ")", "return", "MI", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "MI", "->"], "ground_truth": ["getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";"], "File": "A15SDOptimizer (2)1", "Func": "elideCopies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35637, "Length": 54, "Cover_Rate": 0.675} {"Template_token": ["", "MachineInstr", "*", "A15SDOptimizer", "::", "elideCopies", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "MI", "->", "isFullCopy", "(", ")", ")", "return", "MI", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", ")", "return", "nullptr", ";", "return", "elideCopies", "(", "Def"], "ground_truth": [")", ";"], "File": "A15SDOptimizer (2)1", "Func": "elideCopies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35638, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "if", "(", "!", "usesRegClass", "(", "MO", ",", "&", "", ")", "&&", "!", "usesRegClass", "(", "MO", ",", "&", "", ")", "&&", "!", "usesRegClass", "(", "MO", ",", "&", "", ")", ")", "continue", ";", "Defs", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "return", "Defs"], "ground_truth": [";"], "File": "A15SDOptimizer (2)1", "Func": "getReadDPRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35639, "Length": 64, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "DSub1", "=", "createExtractSubreg", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ",", "&", "", ")", ";", "unsigned", "Out1", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub0", ",", "", ")", ";", "unsigned", "Out2", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub0", ",", "", ")", ";", "Out", "=", "createVExt", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out1", ",", "Out2", ")", ";", "unsigned", "Out3", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub1", ",", "", ")", ";", "unsigned", "Out4", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub1", ",", "", ")", ";", "Out2", "=", "createVExt", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out3", ",", "Out4", ")", ";", "Out", "=", "createRegSequence", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out", ",", "Out2", ")", ";", "}", "else", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "", ")", ")", "{", "unsigned", "Out1", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ")", ";", "unsigned", "Out2", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ")", ";", "Out", "=", "createVExt", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out1", ",", "Out2", ")", ";", "}", "else", "{", "assert", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "", ")", "&&", "", ")", ";", "unsigned", "PrefLane", "=", "getPrefSPRLane", "(", "Reg", ")", ";", "unsigned", "Lane", ";", "switch", "(", "PrefLane", ")", "{", "case", "", ":", "Lane", "=", "", ";", "break", ";", "case", "", ":", "Lane", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "bool", "UsesQPR", "=", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", "||", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ";", "Out", "=", "createImplicitDef", "(", "MBB", ",", "InsertPt", ",", "DL", ")", ";", "Out", "=", "createInsertSubreg", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out", ",", "PrefLane", ",", "Reg", ")", ";", "Out", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out", ",", "Lane", ",", "UsesQPR", ")", ";", "eraseInstrWithNoUses", "(", "MI", ")", ";", "}", "return"], "ground_truth": ["Out", ";"], "File": "A15SDOptimizer (2)1", "Func": "optimizeAllLanesPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35640, "Length": 339, "Cover_Rate": 0.738562091503268} {"Template_token": ["", "MachineInstr", "*", "EC", "=", "elideCopies", "(", "SPRMI", ")", ";", "if", "(", "EC", "&&", "EC", "->", "isCopy", "(", ")", "&&", "EC", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SPRMI", ")", ";", "unsigned", "FullReg", "=", "SPRMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", "->", "getRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRC", "->", "hasSuperClassEq", "(", "MRI", "->", "getRegClass", "(", "FullReg", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "FullReg", ")", "<<", "", ")", ";", "eraseInstrWithNoUses", "(", "MI", ")", ";", "return", "FullReg", ";", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "unsigned", "NumImplicit", "=", "", ",", "NumTotal", "=", "", ";", "unsigned", "NonImplicitReg", "=", "~", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "++", "NumTotal", ";", "unsigned", "OpReg", "=", "MI", "->", "getOperand", "(", "I", ")"], "ground_truth": [".", "getReg", "(", ")", ";"], "File": "A15SDOptimizer (2)1", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35641, "Length": 255, "Cover_Rate": 0.4961089494163424} {"Template_token": ["", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "PrintReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ","], "ground_truth": ["*", "TRI", ")", ";"], "File": "A15SDOptimizer (2)1", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35642, "Length": 162, "Cover_Rate": 0.4487534626038781} {"Template_token": ["", "Replacements", ".", "clear", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MFI", "->", "begin", "(", ")", ",", "ME", "=", "MFI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", ")", "{", "Modified", "|=", "runOnInstruction", "(", "MI", "++", ")", ";", "}", "}", "for", "(", "std", "::", "set", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "DeadInstr", ".", "begin"], "ground_truth": ["(", ")", ",", "E", "=", "DeadInstr", ".", "end", "(", ")", ";"], "File": "A15SDOptimizer (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35643, "Length": 99, "Cover_Rate": 0.4541284403669725} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createA15SDOptimizerPass", "(", ")", "{", "return", "new", "A15SDOptimizer", "("], "ground_truth": [")", ";"], "File": "A15SDOptimizer (2)", "Func": "createA15SDOptimizerPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35644, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "QPR", "?", "", ":", "", ")", ",", "Out", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "Lane", ")", ")", ";", "return", "Out"], "ground_truth": [";"], "File": "A15SDOptimizer (2)", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35645, "Length": 38, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "QPR", "?", "&", "", ":", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "QPR", "?", "", ":", "", ")", ",", "Out", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "Lane", ")", ")", ";", "return"], "ground_truth": ["Out", ";"], "File": "A15SDOptimizer (2)", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35646, "Length": 54, "Cover_Rate": 0.6} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ",", "", ",", "Lane", ")", ";", "return", "Out"], "ground_truth": [";"], "File": "A15SDOptimizer (2)", "Func": "createExtractSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35647, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createExtractSubreg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "DebugLoc", "DL", ",", "unsigned", "DReg", ",", "unsigned", "Lane", ",", "const", "TargetRegisterClass", "*", "TRC", ")", "{", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ",", "", ",", "Lane", ")", ";", "return", "Out"], "ground_truth": [";"], "File": "A15SDOptimizer (2)", "Func": "createExtractSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35648, "Length": 71, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ")", ".", "addReg", "(", "ToInsert", ")", ".", "addImm", "(", "Lane", ")", ";", "return", "Out"], "ground_truth": [";"], "File": "A15SDOptimizer (2)", "Func": "createInsertSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35649, "Length": 38, "Cover_Rate": 0.4810126582278481} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createRegSequence", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "DebugLoc", "DL", ",", "unsigned", "Reg1", ",", "unsigned", "Reg2", ")", "{", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "Out", ")", ".", "addReg", "(", "Reg1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Reg2", ")", ".", "addImm", "(", "", ")", ";", "return", "Out"], "ground_truth": [";"], "File": "A15SDOptimizer (2)", "Func": "createRegSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35650, "Length": 78, "Cover_Rate": 0.9176470588235294} {"Template_token": ["", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "Out", ")", ".", "addReg", "(", "Reg1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Reg2", ")", ".", "addImm", "(", "", ")", ";", "return", "Out"], "ground_truth": [";"], "File": "A15SDOptimizer (2)", "Func": "createRegSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35651, "Length": 54, "Cover_Rate": 0.6352941176470588} {"Template_token": ["", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Out", ")", ".", "addReg", "(", "Ssub0", ")", "."], "ground_truth": ["addReg", "(", "Ssub1", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "A15SDOptimizer (2)", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35652, "Length": 47, "Cover_Rate": 0.5949367088607594} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Out", ")", ".", "addReg", "("], "ground_truth": ["Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "A15SDOptimizer (2)", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35653, "Length": 36, "Cover_Rate": 0.45569620253164556} {"Template_token": ["", "if", "(", "!", "MI", "->", "isFullCopy", "(", ")", ")", "return", "MI", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")"], "ground_truth": [")", "return", "NULL", ";"], "File": "A15SDOptimizer (2)", "Func": "elideCopies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35654, "Length": 34, "Cover_Rate": 0.425} {"Template_token": ["", "if", "(", "Reached", ".", "find", "(", "MI", ")", "!=", "Reached", ".", "end", "(", ")", ")", "continue", ";", "Reached", ".", "insert", "(", "MI", ")", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg"], "ground_truth": [")", ")", "{"], "File": "A15SDOptimizer (2)", "Func": "elideCopiesAndPHIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35655, "Length": 82, "Cover_Rate": 0.3014705882352941} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "getDPRLaneFromSPR", "(", "unsigned", "SReg", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SReg", ",", "", ",", "&", "", ")", ";", "if", "(", "DReg", "!=", "", ")", "return", "", ";", "return"], "ground_truth": ["", ";"], "File": "A15SDOptimizer (2)", "Func": "getDPRLaneFromSPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35656, "Length": 36, "Cover_Rate": 0.7659574468085106} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "getDPRLaneFromSPR", "(", "unsigned", "SReg", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SReg", ",", "", ",", "&", "", ")", ";", "if", "(", "DReg", "!=", ""], "ground_truth": [")", "return", "", ";"], "File": "A15SDOptimizer (2)", "Func": "getDPRLaneFromSPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35657, "Length": 33, "Cover_Rate": 0.7021276595744681} {"Template_token": ["", "const", "char", "*", "getPassName", "("], "ground_truth": [")", "const", "override", "{"], "File": "A15SDOptimizer (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35658, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "if", "(", "!", "usesRegClass", "(", "MO", ",", "&", "", ")", "&&", "!", "usesRegClass", "("], "ground_truth": ["MO", ",", "&", "", ")", ")", "continue", ";"], "File": "A15SDOptimizer (2)", "Func": "getReadDPRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35659, "Length": 70, "Cover_Rate": 0.4697986577181208} {"Template_token": ["", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "isInsertSubreg", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "A15SDOptimizer (2)", "Func": "hasPartialWrite", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35660, "Length": 75, "Cover_Rate": 0.8152173913043478} {"Template_token": ["", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "", ")", ")", "{", "unsigned", "DSub0", "=", "createExtractSubreg", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ",", "&", "", ")", ";", "unsigned", "DSub1", "=", "createExtractSubreg", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ",", "&", "", ")", ";", "unsigned", "Out1", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub0", ",", "", ")", ";", "unsigned", "Out2", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub0", ",", "", ")", ";", "Out", "=", "createVExt", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out1", ",", "Out2", ")", ";", "unsigned", "Out3", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub1", ",", "", ")", ";", "unsigned", "Out4", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "DSub1", ",", "", ")", ";", "Out2", "=", "createVExt", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out3", ",", "Out4", ")", ";", "Out", "=", "createRegSequence", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out", ",", "Out2", ")", ";", "}", "else", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "", ")", ")", "{", "unsigned", "Out1", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ")", ";", "unsigned", "Out2", "=", "createDupLane", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Reg", ",", "", ")", ";", "Out", "=", "createVExt", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "Out1", ",", "Out2", ")", ";", "}", "else", "{", "assert", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "&", "", ")", "&&", "", ")", ";", "unsigned", "PrefLane", "=", "getPrefSPRLane", "(", "Reg", ")", ";", "unsigned", "Lane", ";", "switch", "(", "PrefLane", ")", "{", "case", "", ":", "Lane", "=", "", ";", "break", ";", "case", "", ":", "Lane", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "A15SDOptimizer (2)", "Func": "optimizeAllLanesPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35661, "Length": 290, "Cover_Rate": 0.675990675990676} {"Template_token": ["", "eraseInstrWithNoUses", "(", "MI", ")", ";", "return", "FullReg", ";", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "unsigned", "NumImplicit", "=", "", ",", "NumTotal", "=", "", ";", "unsigned", "NonImplicitReg", "=", "~", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "++", "NumTotal", ";", "unsigned", "OpReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "OpReg", ")", ")", "break", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "break", ";", "if", "(", "Def", "->", "isImplicitDef", "(", ")", ")", "++", "NumImplicit", ";", "else", "NonImplicitReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "NumImplicit", "==", "NumTotal", "-", "", ")", "return", "optimizeAllLanesPattern", "(", "MI", ",", "NonImplicitReg", ")", ";", "else", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "("], "ground_truth": ["", ")", ".", "getReg", "(", ")", ")", ";"], "File": "A15SDOptimizer (2)", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35662, "Length": 227, "Cover_Rate": 0.43570057581573896} {"Template_token": ["", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "I", ".", "getOperand", "(", ")", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "PrintReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";", "}", "}", "Replacements", "[", "MI"], "ground_truth": ["]", "=", "NewReg", ";"], "File": "A15SDOptimizer (2)", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35663, "Length": 193, "Cover_Rate": 0.5302197802197802} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "TRC", ")", ";", "else", "return", "TRC", "->", "contains"], "ground_truth": ["(", "Reg", ")", ";"], "File": "A15SDOptimizer (2)", "Func": "usesRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35664, "Length": 31, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createDupLane", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Reg", ",", "unsigned", "Lane", ",", "bool", "QPR", ")", "{", "Register", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "QPR", "?"], "ground_truth": ["&", "", ":", "&", "", ")", ";"], "File": "A15SDOptimizer13", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35665, "Length": 45, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ",", "", ",", "Lane", ")", ";", "return", "Out"], "ground_truth": [";"], "File": "A15SDOptimizer13", "Func": "createExtractSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35666, "Length": 32, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createImplicitDef", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ")", "{", "Register", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "Out", ")", ";", "return", "Out"], "ground_truth": [";"], "File": "A15SDOptimizer13", "Func": "createImplicitDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35667, "Length": 54, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get"], "ground_truth": ["(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "Out", ")", ";"], "File": "A15SDOptimizer13", "Func": "createImplicitDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35668, "Length": 20, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ")", ".", "addReg", "(", "ToInsert", ")", ".", "addImm", "(", "Lane", ")", ";", "return", "Out"], "ground_truth": [";"], "File": "A15SDOptimizer13", "Func": "createInsertSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35669, "Length": 38, "Cover_Rate": 0.4691358024691358} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ")", ".", "addReg", "(", "ToInsert", ")", ".", "addImm", "(", "Lane", ")", ";", "return", "Out"], "ground_truth": [";"], "File": "A15SDOptimizer13", "Func": "createInsertSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35670, "Length": 38, "Cover_Rate": 0.4691358024691358} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createRegSequence", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Reg1", ",", "unsigned", "Reg2", ")", "{", "Register", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "Out", ")", ".", "addReg", "(", "Reg1", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Reg2", ")", ".", "addImm", "(", "", ")", ";", "return"], "ground_truth": ["Out", ";"], "File": "A15SDOptimizer13", "Func": "createRegSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35671, "Length": 80, "Cover_Rate": 0.9195402298850575} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createVExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Ssub0", ",", "unsigned", "Ssub1", ")", "{", "Register", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Out", ")", ".", "addReg", "(", "Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm", "(", "", ")"], "ground_truth": [".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "A15SDOptimizer13", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35672, "Length": 78, "Cover_Rate": 0.8863636363636364} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Out", ")", ".", "addReg", "(", "Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return"], "ground_truth": ["Out", ";"], "File": "A15SDOptimizer13", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35673, "Length": 44, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", ")"], "ground_truth": ["return", "nullptr", ";"], "File": "A15SDOptimizer13", "Func": "elideCopies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35674, "Length": 50, "Cover_Rate": 0.625} {"Template_token": ["", "MachineInstr", "*", "A15SDOptimizer", "::", "elideCopies", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "MI", "->", "isFullCopy", "(", ")", ")", "return", "MI", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", ")", "return", "nullptr", ";", "return", "elideCopies", "(", "Def"], "ground_truth": [")", ";"], "File": "A15SDOptimizer13", "Func": "elideCopies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35675, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "Front", ".", "pop_back", "(", ")", ";", "if", "(", "Reached", ".", "find", "(", "MI", ")", "!=", "Reached", ".", "end", "(", ")", ")", "continue", ";", "Reached", ".", "insert", "(", "MI", ")", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "continue", ";", "}", "MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "NewMI", ")", "continue", ";", "Front", ".", "push_back"], "ground_truth": ["(", "NewMI", ")", ";"], "File": "A15SDOptimizer13", "Func": "elideCopiesAndPHIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35676, "Length": 116, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "MachineOperand", "*", "Op", "=", "MI", "->", "findRegisterDefOperand", "(", "Reg", ")", ";", "if", "(", "!", "Op", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "Op", "->", "getParent", "(", ")", ";", "if", "(", "DeadInstr", ".", "find", "(", "Def", ")", "!=", "DeadInstr", ".", "end", "(", ")", ")", "continue", ";", "bool", "IsDead", "=", "true", ";", "for", "(", "MachineOperand", "&", "MODef", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "(", "!", "MODef", ".", "isReg", "(", ")", ")", "||", "(", "!", "MODef", ".", "isDef", "(", ")", ")", ")", "continue", ";", "Register", "DefReg", "=", "MODef", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "DefReg", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "Reg"], "ground_truth": [")", ")", "{"], "File": "A15SDOptimizer13", "Func": "eraseInstrWithNoUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35677, "Length": 138, "Cover_Rate": 0.43125} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "SReg", ")", ";", "if", "(", "!", "MI", ")", "return", "", ";", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterDefOperand", "(", "SReg", ")", ";", "if", "(", "!", "MO", ")", "return", "", ";", "assert", "(", "MO", "->", "isReg", "(", ")", "&&", "", ")", ";", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&"], "ground_truth": ["", ")", ")", "{"], "File": "A15SDOptimizer13", "Func": "getPrefSPRLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35678, "Length": 71, "Cover_Rate": 0.4551282051282051} {"Template_token": ["", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "iterator", "I", "=", "Defs", ".", "begin", "(", ")", ",", "E", "=", "Defs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DefSrcs", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "*", "I", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "*", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "Register", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "printReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";", "}", "}", "Replacements", "[", "MI", "]", "="], "ground_truth": ["NewReg", ";"], "File": "A15SDOptimizer13", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35679, "Length": 296, "Cover_Rate": 0.896969696969697} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DefSrcs", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "*", "I", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "*", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "Register", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "printReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "("], "ground_truth": ["NewReg", ",", "", ",", "*", "TRI", ")", ";"], "File": "A15SDOptimizer13", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35680, "Length": 255, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "STI", "=", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "(", "STI", ".", "useSplatVFPToNeon", "(", ")", "&&", "STI", ".", "hasNEON", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "", ")", ";", "DeadInstr", ".", "clear", "("], "ground_truth": [")", ";"], "File": "A15SDOptimizer13", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35681, "Length": 101, "Cover_Rate": 0.6121212121212121} {"Template_token": ["", "bool", "A15SDOptimizer", "::", "usesRegClass", "(", "MachineOperand", "&", "MO", ",", "const", "TargetRegisterClass", "*", "TRC", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "MRI", "->"], "ground_truth": ["getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "TRC", ")", ";"], "File": "A15SDOptimizer13", "Func": "usesRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35682, "Length": 58, "Cover_Rate": 0.8529411764705882} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MFI", "->", "begin", "(", ")", ",", "ME", "=", "MFI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", ")", "{", "Modified", "|=", "runOnInstruction", "(", "&", "*", "MI", "++", ")", ";", "}", "}", "for", "(", "std", "::", "set", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "DeadInstr", ".", "begin", "(", ")", ",", "E", "=", "DeadInstr", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "(", "*", "I", ")", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "A15SDOptimizer14", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35683, "Length": 112, "Cover_Rate": 0.4765957446808511} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "QPR", "?", "", ":", "", ")", ",", "Out", ")", ".", "addReg"], "ground_truth": ["(", "Reg", ")", ".", "addImm", "(", "Lane", ")", ")", ";"], "File": "A15SDOptimizer17", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35684, "Length": 35, "Cover_Rate": 0.3804347826086957} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createDupLane", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Reg", ",", "unsigned", "Lane", ",", "bool", "QPR", ")", "{", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "("], "ground_truth": ["QPR", "?", "&", "", ":"], "File": "A15SDOptimizer17", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35685, "Length": 41, "Cover_Rate": 0.44565217391304346} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createVExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ","], "ground_truth": ["unsigned", "Ssub0", ",", "unsigned", "Ssub1", ")", "{"], "File": "A15SDOptimizer17", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35686, "Length": 26, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createVExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned"], "ground_truth": ["Ssub0", ",", "unsigned", "Ssub1", ")", "{"], "File": "A15SDOptimizer17", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35687, "Length": 26, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MRI", "->", "constrainRegClass", "(", "NewReg", ",", "MRI", "->", "getRegClass", "(", "(", "*", "I", ")", "->", "getReg", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "PrintReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";", "}", "}", "Replacements", "[", "MI", "]", "=", "NewReg", ";", "}", "}", "return", "Modified"], "ground_truth": [";"], "File": "A15SDOptimizer18", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35688, "Length": 221, "Cover_Rate": 0.6696969696969697} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "(", "STI", ".", "isCortexA15", "(", ")", "&&", "STI", ".", "hasNEON", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "", ")", ";", "DeadInstr", ".", "clear", "(", ")", ";", "Replacements", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":"], "ground_truth": ["MBB", ")", "{"], "File": "A15SDOptimizer18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35689, "Length": 111, "Cover_Rate": 0.6686746987951807} {"Template_token": ["", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "QPR", "?", "&", "", ":", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "QPR", "?", "", ":", "", ")", ",", "Out", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "("], "ground_truth": ["Lane", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "A15SDOptimizer1", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35690, "Length": 56, "Cover_Rate": 0.5656565656565656} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "QPR", "?", "", ":", "", ")", ",", "Out", ")", ".", "addReg", "("], "ground_truth": ["Reg", ")", ".", "addImm", "(", "Lane", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "A15SDOptimizer1", "Func": "createDupLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35691, "Length": 40, "Cover_Rate": 0.40404040404040403} {"Template_token": ["", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->"], "ground_truth": ["get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "Out", ")", ";"], "File": "A15SDOptimizer1", "Func": "createImplicitDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35692, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createInsertSubreg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DReg", ",", "unsigned", "Lane", ",", "unsigned", "ToInsert", ")", "{", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "Out", ")", ".", "addReg", "(", "DReg", ")", ".", "addReg", "(", "ToInsert", ")", ".", "addImm", "(", "Lane", ")", ";", "return"], "ground_truth": ["Out", ";"], "File": "A15SDOptimizer1", "Func": "createInsertSubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35693, "Length": 78, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "Out", ")", ".", "addReg", "(", "Reg1", ")", ".", "addImm", "("], "ground_truth": ["", ")", ".", "addReg", "(", "Reg2", ")", ".", "addImm", "(", "", ")", ";"], "File": "A15SDOptimizer1", "Func": "createRegSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35694, "Length": 40, "Cover_Rate": 0.45977011494252873} {"Template_token": ["", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Out", ")", ".", "addReg", "(", "Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm", "(", "", ")"], "ground_truth": [".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "A15SDOptimizer1", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35695, "Length": 52, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "unsigned", "A15SDOptimizer", "::", "createVExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Ssub0", ",", "unsigned", "Ssub1", ")", "{", "unsigned", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Out", ")", ".", "addReg", "(", "Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm"], "ground_truth": ["(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "A15SDOptimizer1", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35696, "Length": 78, "Cover_Rate": 0.8863636363636364} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["", ";"], "File": "A15SDOptimizer1", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35697, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "A15SDOptimizer", "::", "getReadDPRs", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isCopyLike", "(", ")", "||", "MI", "->", "isInsertSubreg", "(", ")", "||", "MI", "->", "isRegSequence", "(", ")", "||", "MI", "->", "isKill", "(", ")", ")", "return", "SmallVector", "<", "unsigned", ",", "", ">", "(", ")", ";", "SmallVector", "<", "unsigned", ","], "ground_truth": ["", ">", "Defs", ";"], "File": "A15SDOptimizer1", "Func": "getReadDPRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35698, "Length": 59, "Cover_Rate": 0.4125874125874126} {"Template_token": ["", "if", "(", "TRC", "->", "hasSuperClassEq", "(", "MRI", "->", "getRegClass", "(", "FullReg", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "FullReg", ")", "<<", "", ")", ";", "eraseInstrWithNoUses", "(", "MI", ")", ";", "return", "FullReg", ";", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "unsigned", "NumImplicit", "=", "", ",", "NumTotal", "=", "", ";", "unsigned", "NonImplicitReg", "=", "~", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "++", "NumTotal", ";", "unsigned", "OpReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "OpReg", ")", ")", "break", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef"], "ground_truth": ["(", "OpReg", ")", ";"], "File": "A15SDOptimizer1", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35699, "Length": 198, "Cover_Rate": 0.3852140077821012} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "iterator", "I", "=", "Defs", ".", "begin", "(", ")", ",", "E", "=", "Defs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DefSrcs", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "*", "I", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "*", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "="], "ground_truth": ["true", ";"], "File": "A15SDOptimizer1", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35700, "Length": 201, "Cover_Rate": 0.6090909090909091} {"Template_token": ["", "bool", "A15SDOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "STI", "=", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "(", "STI", ".", "isCortexA15", "(", ")", "&&", "STI", ".", "hasNEON", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "bool", "Modified"], "ground_truth": ["=", "false", ";"], "File": "A15SDOptimizer1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35701, "Length": 88, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MFI", "->", "begin", "(", ")", ",", "ME", "=", "MFI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", ")", "{", "Modified", "|=", "runOnInstruction", "(", "MI", "++", ")", ";", "}", "}", "for", "(", "std", "::", "set", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "DeadInstr", ".", "begin", "(", ")", ",", "E", "=", "DeadInstr", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "(", "*", "I", ")", "->", "eraseFromParent", "(", ")", ";", "}", "return", "Modified"], "ground_truth": [";"], "File": "A15SDOptimizer20", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35702, "Length": 85, "Cover_Rate": 0.3648068669527897} {"Template_token": ["", "void", "A15SDOptimizer", "::", "elideCopiesAndPHIs", "(", "MachineInstr", "*", "MI", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Outs", ")", "{", "std", "::", "set", "<", "MachineInstr", "*", ">", "Reached", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Front", ";", "Front", ".", "push_back", "(", "MI", ")", ";", "while", "(", "Front", ".", "size", "(", ")", "!=", "", ")", "{", "MI", "=", "Front", ".", "back", "(", ")", ";", "Front", ".", "pop_back", "(", ")", ";", "if", "(", "Reached", ".", "find", "(", "MI", ")", "!=", "Reached", ".", "end", "(", ")", ")", "continue", ";", "Reached", ".", "insert", "(", "MI", ")", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", ")", "{", "continue", ";", "}", "MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "NewMI"], "ground_truth": [")", "continue", ";"], "File": "A15SDOptimizer21", "Func": "elideCopiesAndPHIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35703, "Length": 171, "Cover_Rate": 0.6286764705882353} {"Template_token": ["", "Front", ".", "pop_back", "(", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "(", "!", "MO", ".", "isReg", "(", ")", ")", "||", "(", "!", "MO", ".", "isUse", "(", ")", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "MachineOperand", "*", "Op", "=", "MI", "->", "findRegisterDefOperand", "(", "Reg", ")", ";", "if", "(", "!", "Op", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "Op", "->", "getParent", "(", ")", ";", "if", "(", "DeadInstr", ".", "find", "(", "Def", ")", "!=", "DeadInstr", ".", "end", "(", ")", ")", "continue", ";", "bool", "IsDead", "=", "true", ";", "for", "(", "MachineOperand", "&", "MODef", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "(", "!", "MODef", ".", "isReg", "(", ")", ")", "||", "(", "!", "MODef", ".", "isDef", "(", ")", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MODef", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "DefReg", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "Reg", ")", ")", "{", "if", "(", "&", "Use", "==", "Def", ")", "continue", ";", "if", "(", "DeadInstr", ".", "find", "(", "&", "Use", ")", "==", "DeadInstr", ".", "end", "("], "ground_truth": [")", ")", "{"], "File": "A15SDOptimizer21", "Func": "eraseInstrWithNoUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35704, "Length": 214, "Cover_Rate": 0.66875} {"Template_token": ["", "MachineInstr", "*", "DPRMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "SPRMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DPRMI", "&&", "SPRMI", ")", "{", "MachineInstr", "*", "ECDef", "=", "elideCopies", "(", "DPRMI", ")", ";", "if", "(", "ECDef", "&&", "ECDef", "->", "isImplicitDef", "(", ")", ")", "{", "MachineInstr", "*", "EC", "=", "elideCopies", "(", "SPRMI", ")", ";", "if", "(", "EC", "&&", "EC", "->", "isCopy", "(", ")", "&&", "EC", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SPRMI", ")", ";", "unsigned", "FullReg", "=", "SPRMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", "->", "getRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRC", "->", "hasSuperClassEq", "(", "MRI", "->", "getRegClass", "(", "FullReg", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", ")", ";"], "File": "A15SDOptimizer21", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35705, "Length": 171, "Cover_Rate": 0.3326848249027237} {"Template_token": ["", "MachineInstr", "*", "DPRMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "SPRMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DPRMI", "&&", "SPRMI", ")", "{", "MachineInstr", "*", "ECDef", "=", "elideCopies", "(", "DPRMI", ")", ";", "if", "(", "ECDef", "&&", "ECDef", "->", "isImplicitDef", "(", ")", ")", "{", "MachineInstr", "*", "EC", "=", "elideCopies", "(", "SPRMI", ")", ";", "if", "(", "EC", "&&", "EC", "->", "isCopy", "(", ")", "&&", "EC", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SPRMI", ")", ";", "unsigned", "FullReg", "=", "SPRMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", "->", "getRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRC", "->", "hasSuperClassEq", "(", "MRI", "->", "getRegClass", "(", "FullReg", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "FullReg", ")", "<<", "", ")", ";", "eraseInstrWithNoUses", "(", "MI", ")", ";", "return", "FullReg", ";", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "unsigned", "NumImplicit", "=", "", ",", "NumTotal", "=", "", ";", "unsigned", "NonImplicitReg", "=", "~", "", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "++", "NumTotal", ";", "unsigned", "OpReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "OpReg", ")", ")", "break", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "break", ";", "if", "(", "Def", "->", "isImplicitDef", "(", ")", ")", "++", "NumImplicit", ";", "else", "NonImplicitReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "NumImplicit", "==", "NumTotal", "-", "", ")", "return", "optimizeAllLanesPattern", "(", "MI"], "ground_truth": [",", "NonImplicitReg", ")", ";"], "File": "A15SDOptimizer21", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35706, "Length": 394, "Cover_Rate": 0.7665369649805448} {"Template_token": ["", "if", "(", "!", "(", "STI", ".", "isCortexA15", "(", ")", "&&", "STI", ".", "hasNEON", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "", ")", ";", "DeadInstr", ".", "clear", "("], "ground_truth": [")", ";"], "File": "A15SDOptimizer21", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35707, "Length": 73, "Cover_Rate": 0.44242424242424244} {"Template_token": ["", "Reached", ".", "insert", "(", "MI", ")", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "continue", ";", "}", "MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "NewMI", ")", "continue", ";", "Front", ".", "push_back", "(", "NewMI", ")", ";", "}", "}", "else", "if", "(", "MI", "->", "isFullCopy", "(", ")", ")", "{", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "("], "ground_truth": [")", ")", ";"], "File": "A15SDOptimizer22", "Func": "elideCopiesAndPHIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35708, "Length": 146, "Cover_Rate": 0.5488721804511278} {"Template_token": ["", "MI", "=", "Front", ".", "pop_back_val", "(", ")", ";", "if", "(", "Reached", ".", "find", "(", "MI", ")", "!=", "Reached", ".", "end", "(", ")", ")", "continue", ";", "Reached", ".", "insert", "(", "MI", ")", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "continue", ";", "}", "MachineInstr", "*", "NewMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "NewMI", ")", "continue", ";", "Front", ".", "push_back", "(", "NewMI"], "ground_truth": [")", ";"], "File": "A15SDOptimizer22", "Func": "elideCopiesAndPHIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35709, "Length": 118, "Cover_Rate": 0.44360902255639095} {"Template_token": ["", "bool", "IsDead", "=", "true", ";", "for", "(", "MachineOperand", "&", "MODef", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "(", "!", "MODef", ".", "isReg", "(", ")", ")", "||", "(", "!", "MODef", ".", "isDef", "(", ")", ")", ")", "continue", ";", "Register", "DefReg", "=", "MODef", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "DefReg", ")", ")", "{", "IsDead", "=", "false", ";", "break", ";", "}", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "Reg", ")", ")", "{", "if", "(", "&", "Use", "==", "Def", ")", "continue", ";", "if", "(", "DeadInstr", ".", "find", "(", "&", "Use", ")", "==", "DeadInstr", ".", "end", "(", ")", ")", "{", "IsDead", "="], "ground_truth": ["false", ";"], "File": "A15SDOptimizer24", "Func": "eraseInstrWithNoUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35710, "Length": 111, "Cover_Rate": 0.3535031847133758} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "("], "ground_truth": [")", "const", "{"], "File": "A15SDOptimizer2", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35711, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "if", "(", "!", "MI", ")", "return", "", ";", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterDefOperand", "(", "SReg", ")", ";", "assert", "(", "MO", "->", "isReg", "(", ")", "&&", "", ")", ";", "if", "(", "!", "MO", ")", "return", "", ";", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "SReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "if", "(", "MO", "->", "getSubReg", "(", ")", "==", "", ")", "return", "", ";", "return", ""], "ground_truth": [";"], "File": "A15SDOptimizer2", "Func": "getPrefSPRLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35712, "Length": 100, "Cover_Rate": 0.6410256410256411} {"Template_token": ["", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "SReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "if", "(", "MO", "->", "getSubReg", "(", ")", "==", "", ")", "return", "", ";", "return", ""], "ground_truth": [";"], "File": "A15SDOptimizer2", "Func": "getPrefSPRLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35713, "Length": 62, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterDefOperand", "(", "SReg", ")", ";", "assert", "(", "MO", "->", "isReg", "(", ")", "&&", "", ")", ";", "if", "(", "!", "MO", ")", "return", "", ";", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "", ")", ",", "&", "", ")", ")", "{", "SReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "Register", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "if", "(", "MO", "->", "getSubReg", "(", ")", "==", "", ")", "return", "", ";", "return", "", ";", "}", "return", "getDPRLaneFromSPR", "("], "ground_truth": ["SReg", ")", ";"], "File": "A15SDOptimizer34", "Func": "getPrefSPRLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35714, "Length": 99, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "for", "(", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "::", "iterator", "II", "=", "DefSrcs", ".", "begin", "(", ")", ",", "EE", "=", "DefSrcs", ".", "end", "(", ")", ";", "II", "!=", "EE", ";", "++", "II", ")", "{", "MachineInstr", "*", "MI", "=", "*", "II", ";", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "I", ".", "getOperand", "(", ")", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "("], "ground_truth": [")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "A15SDOptimizer36", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35715, "Length": 187, "Cover_Rate": 0.5358166189111748} {"Template_token": ["", "unsigned", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "I", ".", "getOperand", "(", ")", ")", ";", "unsigned", "NewReg", "=", "optimizeSDPattern", "(", "MI", ")", ";", "if", "(", "NewReg", "!=", "", ")", "{", "Modified", "=", "true", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "const_iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "*", "I", "<<", "", "<<", "PrintReg", "(", "NewReg", ")", "<<", "", ")", ";", "(", "*", "I", ")", "->", "substVirtReg", "(", "NewReg", ",", "", ",", "*", "TRI", ")", ";", "}", "}", "Replacements", "[", "MI", "]", "=", "NewReg", ";", "}", "}", "return"], "ground_truth": ["Modified", ";"], "File": "A15SDOptimizer3", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35716, "Length": 158, "Cover_Rate": 0.4606413994169096} {"Template_token": ["", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "*", "I", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "*", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "Uses", ";", "Register", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "("], "ground_truth": [")", ";"], "File": "A15SDOptimizer4", "Func": "runOnInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35717, "Length": 98, "Cover_Rate": 0.31309904153354634} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARM10", "Func": "ARMCondCodeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35718, "Length": 84, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "inline", "static", "CondCodes", "getOppositeCondition", "(", "CondCodes", "CC", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "EQ", ":", "return", "NE", ";", "case", "NE", ":", "return", "EQ", ";", "case", "HS", ":", "return", "LO", ";", "case", "LO", ":", "return", "HS", ";", "case", "MI", ":", "return", "PL", ";", "case", "PL", ":", "return", "MI", ";", "case", "VS", ":", "return", "VC", ";", "case", "VC", ":"], "ground_truth": ["return", "VS", ";"], "File": "ARM10", "Func": "getOppositeCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35719, "Length": 69, "Cover_Rate": 0.6448598130841121} {"Template_token": ["", "case", "LO", ":", "return", "HS", ";", "case", "MI", ":", "return", "PL", ";", "case", "PL", ":", "return", "MI", ";", "case", "VS", ":", "return", "VC", ";", "case", "VC", ":", "return", "VS", ";", "case", "HI", ":", "return", "LS", ";", "case", "LS", ":", "return", "HI", ";", "case", "GE", ":", "return", "LT", ";", "case", "LT", ":", "return", "GE", ";", "case", "GT", ":", "return", "LE"], "ground_truth": [";"], "File": "ARM10", "Func": "getOppositeCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35720, "Length": 60, "Cover_Rate": 0.5607476635514018} {"Template_token": ["", "case", "ST", ":", "return", "", ";", "case", "ISH", ":", "return", "", ";", "case", "ISHST", ":", "return", "", ";", "case", "NSH", ":", "return"], "ground_truth": ["", ";"], "File": "ARM10", "Func": "MemBOptToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35721, "Length": 24, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARM11", "Func": "ARMCondCodeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35722, "Length": 78, "Cover_Rate": 0.5234899328859061} {"Template_token": ["", "case", "MI", ":", "return", "PL", ";", "case", "PL", ":", "return", "MI", ";", "case", "VS", ":", "return", "VC", ";", "case", "VC", ":", "return", "VS", ";", "case", "HI", ":", "return", "LS", ";", "case", "LS", ":", "return", "HI", ";", "case", "GE", ":", "return", "LT", ";", "case", "LT", ":"], "ground_truth": ["return", "GE", ";"], "File": "ARM11", "Func": "getOppositeCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35723, "Length": 48, "Cover_Rate": 0.44036697247706424} {"Template_token": ["", "case", "HS", ":", "return", "LO", ";", "case", "LO", ":", "return", "HS", ";", "case", "MI", ":", "return", "PL", ";", "case", "PL", ":", "return", "MI", ";", "case", "VS", ":", "return", "VC", ";", "case", "VC", ":", "return"], "ground_truth": ["VS", ";"], "File": "ARM28", "Func": "getOppositeCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35724, "Length": 36, "Cover_Rate": 0.3364485981308411} {"Template_token": ["", "inline", "unsigned", "createNEONModImm", "(", "unsigned", "OpCmode", ",", "unsigned"], "ground_truth": ["Val", ")", "{"], "File": "ARMAddressingModes11", "Func": "createNEONModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35725, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "Op", "==", "sub"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMAddressingModes11", "Func": "getAddrOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35726, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "inline", "unsigned", "getAM2IdxMode", "("], "ground_truth": ["unsigned", "AM2Opc", ")", "{"], "File": "ARMAddressingModes11", "Func": "getAM2IdxMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35727, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "inline", "AddrOpc", "getAM2Op", "("], "ground_truth": ["unsigned", "AM2Opc", ")", "{"], "File": "ARMAddressingModes11", "Func": "getAM2Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35728, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "inline", "unsigned", "getAM2Opc", "(", "AddrOpc", "Opc", ",", "unsigned", "Imm12", ",", "ShiftOpc", "SO", ",", "unsigned", "IdxMode", "=", "", ")", "{", "assert", "(", "Imm12", "<", "(", "", "<<", ""], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getAM2Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35729, "Length": 32, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isSub", "=", "Opc", "==", "sub", ";", "return", "Imm12", "|", "(", "(", "int", ")", "isSub", "<<", "", ")", "|"], "ground_truth": ["(", "SO", "<<", "", ")", "|", "(", "IdxMode", "<<", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getAM2Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35730, "Length": 31, "Cover_Rate": 0.484375} {"Template_token": ["", "inline", "ShiftOpc", "getAM2ShiftOpc", "(", "unsigned", "AM2Opc", ")", "{", "return", "(", "ShiftOpc", ")", "(", "(", "AM2Opc", ">>", "", ")", "&"], "ground_truth": ["", ")", ";"], "File": "ARMAddressingModes11", "Func": "getAM2ShiftOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35731, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "inline", "ShiftOpc", "getAM2ShiftOpc", "(", "unsigned", "AM2Opc", ")", "{", "return", "(", "ShiftOpc", ")", "(", "(", "AM2Opc", ">>", ""], "ground_truth": [")", "&", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getAM2ShiftOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35732, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "inline", "unsigned", "getAM3IdxMode", "(", "unsigned", "AM3Opc", ")", "{", "return", "(", "AM3Opc", ">>", ""], "ground_truth": [")", ";"], "File": "ARMAddressingModes11", "Func": "getAM3IdxMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35733, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "inline", "unsigned", "getAM3IdxMode", "(", "unsigned", "AM3Opc", ")", "{", "return", "(", "AM3Opc", ">>", ""], "ground_truth": [")", ";"], "File": "ARMAddressingModes11", "Func": "getAM3IdxMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35734, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "inline", "unsigned", "char", "getAM3Offset", "(", "unsigned", "AM3Opc", ")", "{", "return", "AM3Opc", "&"], "ground_truth": ["", ";"], "File": "ARMAddressingModes11", "Func": "getAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35735, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "(", "(", "AM3Opc", ">>", "", ")", "&", "", ")", "?"], "ground_truth": ["sub", ":", "add", ";"], "File": "ARMAddressingModes11", "Func": "getAM3Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35736, "Length": 15, "Cover_Rate": 0.625} {"Template_token": ["", "inline", "AddrOpc", "getAM3Op", "(", "unsigned", "AM3Opc", ")"], "ground_truth": ["{"], "File": "ARMAddressingModes11", "Func": "getAM3Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35737, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "(", "AMSubMode", ")", "(", "Mode", "&", ""], "ground_truth": [")", ";"], "File": "ARMAddressingModes11", "Func": "getAM4SubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35738, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "return", "(", "AMSubMode", ")", "("], "ground_truth": ["Mode", "&", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getAM4SubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35739, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "return", "(", "(", "AM5Opc", ">>", "", ")", "&", "", ")", "?", "sub", ":"], "ground_truth": ["add", ";"], "File": "ARMAddressingModes11", "Func": "getAM5FP16Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35740, "Length": 15, "Cover_Rate": 0.625} {"Template_token": ["", "return", "(", "(", "AM5Opc", ">>", "", ")", "&", ""], "ground_truth": [")", "?", "sub", ":", "add", ";"], "File": "ARMAddressingModes11", "Func": "getAM5FP16Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35741, "Length": 15, "Cover_Rate": 0.625} {"Template_token": ["", "inline", "unsigned", "getAM5FP16Opc", "(", "AddrOpc", "Opc", ",", "unsigned", "char", "Offset"], "ground_truth": [")", "{"], "File": "ARMAddressingModes11", "Func": "getAM5FP16Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35742, "Length": 12, "Cover_Rate": 0.375} {"Template_token": ["", "inline", "unsigned", "char", "getAM5Offset", "(", "unsigned"], "ground_truth": ["AM5Opc", ")", "{"], "File": "ARMAddressingModes11", "Func": "getAM5Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35743, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "inline", "AddrOpc", "getAM5Op", "(", "unsigned", "AM5Opc"], "ground_truth": [")", "{"], "File": "ARMAddressingModes11", "Func": "getAM5Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35744, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "inline", "AddrOpc", "getAM5Op", "(", "unsigned"], "ground_truth": ["AM5Opc", ")", "{"], "File": "ARMAddressingModes11", "Func": "getAM5Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35745, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMAddressingModes11", "Func": "getAMSubModeStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35746, "Length": 30, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMAddressingModes11", "Func": "getAMSubModeStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35747, "Length": 25, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "return", "getFP16Imm", "(", "FPImm", "."], "ground_truth": ["bitcastToAPInt", "(", ")", ")", ";"], "File": "ARMAddressingModes11", "Func": "getFP16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35748, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "inline", "int", "getFP32Imm", "(", "const", "APFloat", "&"], "ground_truth": ["FPImm", ")", "{"], "File": "ARMAddressingModes11", "Func": "getFP32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35749, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "inline", "int", "getFP32Imm", "(", "const"], "ground_truth": ["APFloat", "&", "FPImm", ")", "{"], "File": "ARMAddressingModes11", "Func": "getFP32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35750, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "inline", "int", "getFP64Imm", "(", "const", "APFloat", "&", "FPImm", ")", "{", "return", "getFP64Imm", "(", "FPImm", "."], "ground_truth": ["bitcastToAPInt", "(", ")", ")", ";"], "File": "ARMAddressingModes11", "Func": "getFP64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35751, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "getFP64Imm", "(", "FPImm", "."], "ground_truth": ["bitcastToAPInt", "(", ")", ")", ";"], "File": "ARMAddressingModes11", "Func": "getFP64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35752, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "uint8_t", "Sign", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Exp", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Mantissa", "=", "Imm", "&", "", ";", "uint32_t", "I", "=", "", ";", "I", "|=", "Sign", "<<", "", ";", "I", "|=", "(", "(", "Exp", "&", "", ")", "!=", "", "?", "", ":", "", ")", "<<", "", ";", "I", "|=", "(", "(", "Exp", "&", "", ")", "!=", "", "?", "", ":"], "ground_truth": ["", ")", "<<", "", ";"], "File": "ARMAddressingModes11", "Func": "getFPImmFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35753, "Length": 76, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "return", "(", "ModImm", ">>", "", ")", "&"], "ground_truth": ["", ";"], "File": "ARMAddressingModes11", "Func": "getNEONModImmOpCmode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35754, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMAddressingModes11", "Func": "getShiftOpcEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35755, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "inline", "const", "char", "*", "getShiftOpcStr", "(", "ShiftOpc", "Op", ")", "{", "switch", "(", "Op", ")", "{", "default", ":", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMAddressingModes11", "Func": "getShiftOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35756, "Length": 22, "Cover_Rate": 0.34375} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMAddressingModes11", "Func": "getShiftOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35757, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "V", "=", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "assert", "(", "V", "==", "(", "rotr32", "(", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V"], "ground_truth": [")", ")", ";"], "File": "ARMAddressingModes11", "Func": "getSOImmTwoPartSecond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35758, "Length": 34, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "V", "=", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "assert", "(", "V", "==", "(", "rotr32", "(", "", ",", "getSOImmValRotate", "(", "V", ")"], "ground_truth": [")", "&", "V", ")", ")", ";"], "File": "ARMAddressingModes11", "Func": "getSOImmTwoPartSecond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35759, "Length": 34, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "if", "(", "rotr32", "(", "~", "", ",", "RotAmt", ")", "&", "Arg", ")", "return", "-", "", ";", "return", "rotl32", "(", "Arg", ",", "RotAmt", ")", "|", "(", "(", "RotAmt", ">>"], "ground_truth": ["", ")", "<<", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getSOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35760, "Length": 34, "Cover_Rate": 0.5230769230769231} {"Template_token": ["", "unsigned", "RotAmt", "=", "getSOImmValRotate", "(", "Arg", ")", ";", "if", "(", "rotr32", "(", "~", "", ",", "RotAmt", ")", "&", "Arg", ")", "return"], "ground_truth": ["-", "", ";"], "File": "ARMAddressingModes11", "Func": "getSOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35761, "Length": 24, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "inline", "unsigned", "getSOImmValImm", "("], "ground_truth": ["unsigned", "Imm", ")", "{"], "File": "ARMAddressingModes11", "Func": "getSOImmValImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35762, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "(", "Imm", ">>", "", ")"], "ground_truth": ["*", "", ";"], "File": "ARMAddressingModes11", "Func": "getSOImmValRot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35763, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "inline", "unsigned", "getSOImmValRotate", "(", "unsigned", "Imm", ")", "{", "if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "Imm", ")", ";", "unsigned", "RotAmt", "=", "TZ", "&", "~", "", ";", "if", "(", "(", "rotr32", "(", "Imm", ",", "RotAmt", ")", "&", "~", "", ")", "==", "", ")"], "ground_truth": ["return", "(", "", "-", "RotAmt", ")", "&", "", ";"], "File": "ARMAddressingModes11", "Func": "getSOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35764, "Length": 63, "Cover_Rate": 0.504} {"Template_token": ["", "inline", "unsigned", "getSORegOffset", "(", "unsigned", "Op", ")", "{", "return", "Op", ">>", ""], "ground_truth": [";"], "File": "ARMAddressingModes11", "Func": "getSORegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35765, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "Op", ">>", ""], "ground_truth": [";"], "File": "ARMAddressingModes11", "Func": "getSORegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35766, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "return", "ShOp", "|", "(", "Imm", "<<"], "ground_truth": ["", ")", ";"], "File": "ARMAddressingModes11", "Func": "getSORegOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35767, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "inline", "ShiftOpc", "getSORegShOp", "(", "unsigned", "Op"], "ground_truth": [")", "{"], "File": "ARMAddressingModes11", "Func": "getSORegShOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35768, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "return", "(", "ShiftOpc", ")", "(", "Op"], "ground_truth": ["&", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getSORegShOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35769, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "assert", "(", "isT2SOImmTwoPartVal", "(", "Imm", ")", "&&", "", ")", ";", "unsigned", "V", "=", "rotr32", "(", "~", "", ",", "getT2SOImmValRotate", "(", "Imm", ")", ")"], "ground_truth": ["&", "Imm", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmTwoPartFirst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35770, "Length": 26, "Cover_Rate": 0.3132530120481928} {"Template_token": ["", "inline", "unsigned", "getT2SOImmTwoPartFirst", "(", "unsigned", "Imm", ")", "{", "assert", "(", "isT2SOImmTwoPartVal", "(", "Imm", ")", "&&", "", ")", ";", "unsigned", "V", "=", "rotr32", "(", "~", "", ",", "getT2SOImmValRotate", "(", "Imm", ")", ")", "&", "Imm", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "V", ";", "if", "(", "getT2SOImmValSplatVal", "(", "Imm", "&", "", ")", "!=", "-", "", ")", "return", "Imm", "&", "", ";", "assert", "(", "getT2SOImmValSplatVal", "(", "Imm", "&", "", ")", "!=", "-", ""], "ground_truth": [")", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmTwoPartFirst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35771, "Length": 77, "Cover_Rate": 0.927710843373494} {"Template_token": ["", "assert", "(", "getT2SOImmVal", "(", "Imm", ")", "!=", "-", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmTwoPartSecond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35772, "Length": 13, "Cover_Rate": 0.40625} {"Template_token": ["", "int", "Splat", "=", "getT2SOImmValSplatVal", "(", "Arg", ")", ";", "if", "(", "Splat", "!=", "-", "", ")", "return", "Splat", ";", "int", "Rot", "=", "getT2SOImmValRotateVal"], "ground_truth": ["(", "Arg", ")", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35773, "Length": 26, "Cover_Rate": 0.5306122448979592} {"Template_token": ["", "unsigned", "RotAmt", "=", "countTrailingZeros", "(", "V", ")", ";", "return", "(", "", "-", "RotAmt"], "ground_truth": [")", "&", "", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35774, "Length": 17, "Cover_Rate": 0.425} {"Template_token": ["", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "V", ")", ";", "if", "(", "RotAmt", ">=", "", ")", "return", "-", "", ";", "if", "(", "(", "rotr32", "(", "", ",", "RotAmt", ")", "&", "V", ")", "==", "V", ")", "return", "(", "rotr32", "(", "V", ",", "", "-", "RotAmt", ")", "&"], "ground_truth": ["", ")", "|", "(", "(", "RotAmt", "+", "", ")", "<<", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmValRotateVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35775, "Length": 57, "Cover_Rate": 0.8142857142857143} {"Template_token": ["", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "V", ")", ";", "if", "(", "RotAmt", ">=", "", ")", "return", "-", "", ";", "if", "(", "(", "rotr32", "(", "", ",", "RotAmt", ")", "&", "V", ")", "==", "V", ")", "return", "(", "rotr32", "(", "V", ",", "", "-", "RotAmt", ")", "&"], "ground_truth": ["", ")", "|", "(", "(", "RotAmt", "+", "", ")", "<<", "", ")", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmValRotateVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35776, "Length": 57, "Cover_Rate": 0.8142857142857143} {"Template_token": ["", "Imm", "=", "Vs", "&", "", ";", "u", "=", "Imm", "|", "(", "Imm", "<<", "", ")", ";", "if", "(", "Vs", "==", "u", ")", "return", "(", "(", "(", "Vs", "==", "V"], "ground_truth": [")", "?", "", ":", "", ")", "<<", "", ")", "|", "Imm", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmValSplatVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35777, "Length": 41, "Cover_Rate": 0.3565217391304348} {"Template_token": ["", "u", "=", "Imm", "|", "(", "Imm", "<<", "", ")", ";", "if", "(", "Vs", "==", "u", ")", "return", "(", "(", "(", "Vs", "==", "V", ")", "?", "", ":", "", ")", "<<", "", ")", "|", "Imm", ";", "if", "(", "Vs", "==", "(", "u", "|", "(", "u", "<<", "", ")", ")", ")", "return", "(", "", "<<", ""], "ground_truth": [")", "|", "Imm", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmValSplatVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35778, "Length": 58, "Cover_Rate": 0.5043478260869565} {"Template_token": ["", "if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";", "return", "countTrailingZeros", "(", "Imm"], "ground_truth": [")", ";"], "File": "ARMAddressingModes11", "Func": "getThumbImm16ValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35779, "Length": 20, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "inline", "unsigned", "getThumbImmValShift", "(", "unsigned", "Imm", ")", "{", "if", "(", "(", "Imm", "&", "~", "", ")"], "ground_truth": ["==", "", ")", "return", "", ";"], "File": "ARMAddressingModes11", "Func": "getThumbImmValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35780, "Length": 22, "Cover_Rate": 0.7586206896551724} {"Template_token": ["", "inline", "bool", "isNEONi16splat", "(", "unsigned", "Value", ")", "{", "if", "(", "Value", ">", ""], "ground_truth": [")", "return", "false", ";"], "File": "ARMAddressingModes11", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35781, "Length": 17, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "V", "=", "rotr32", "(", "~", "", ",", "getT2SOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "if", "(", "V", "==", "", ")", "return", "false", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "true", ";", "V", "=", "Imm", ";", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "", ")", "!=", "-", "", ")", "V", "&=", "~", "", ";", "else", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "", ")", "!=", "-", "", ")", "V", "&=", "~", "", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!="], "ground_truth": ["-", "", ")", "return", "true", ";"], "File": "ARMAddressingModes11", "Func": "isT2SOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35782, "Length": 89, "Cover_Rate": 0.7478991596638656} {"Template_token": ["", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "true", ";", "V", "=", "Imm", ";", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "", ")", "!=", "-", "", ")", "V", "&=", "~", "", ";", "else", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "", ")", "!=", "-", "", ")", "V", "&=", "~", "", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAddressingModes11", "Func": "isT2SOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35783, "Length": 68, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "V", "=", "(", "~", "", "<<", "getThumbImm16ValShift", "(", "V"], "ground_truth": [")", ")", "&", "V", ";"], "File": "ARMAddressingModes11", "Func": "isThumbImm16ShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35784, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "inline", "bool", "isThumbImm16ShiftedVal", "(", "unsigned", "V", ")", "{", "V", "=", "(", "~", "", "<<", "getThumbImm16ValShift", "(", "V", ")", ")", "&", "V", ";", "return", "V", "==", ""], "ground_truth": [";"], "File": "ARMAddressingModes11", "Func": "isThumbImm16ShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35785, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "inline", "unsigned", "rotl32", "(", "unsigned", "Val", ",", "unsigned", "Amt", ")", "{", "assert", "(", "Amt", "<", "", "&&", "", ")", ";", "return", "(", "Val", "<<", "Amt", ")", "|", "(", "Val", ">>", "(", "(", "", "-", "Amt"], "ground_truth": [")", "&", "", ")", ")", ";"], "File": "ARMAddressingModes11", "Func": "rotl32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35786, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "return", "(", "Val", ">>", "Amt", ")", "|", "(", "Val", "<<", "(", "(", "", "-"], "ground_truth": ["Amt", ")", "&", "", ")", ")", ";"], "File": "ARMAddressingModes11", "Func": "rotr32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35787, "Length": 21, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "", ")", ">>", "", ";", "Val", "=", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "", ")", ">>", "", ";", "Val", "=", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{", "unsigned", "ByteNum", "=", "", "+", "(", "OpCmode", "&", "", ")", ";", "Val", "=", "(", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ")", "|", "(", "", ">>", "(", "", "*", "(", "", "-", "ByteNum", ")", ")", ")", ";", "EltBits", "=", "", ";", "}", "else", "if", "("], "ground_truth": ["OpCmode", "==", "", ")", "{"], "File": "ARMAddressingModes12", "Func": "decodeNEONModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35788, "Length": 126, "Cover_Rate": 0.5163934426229508} {"Template_token": ["", "static", "inline", "unsigned", "encodeNEONi16splat", "(", "unsigned", "Value", ")", "{", "assert", "(", "isNEONi16splat", "(", "Value", ")", "&&", "", ")", ";", "if", "(", "Value", ">=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "else", "Value"], "ground_truth": ["|=", "", ";"], "File": "ARMAddressingModes12", "Func": "encodeNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35789, "Length": 40, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "Value", ">=", "", ")", "Value", "="], "ground_truth": ["(", "Value", ">>", "", ")", "|", "", ";"], "File": "ARMAddressingModes12", "Func": "encodeNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35790, "Length": 16, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "else", "if", "(", "Value", ">", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "else", "if", "(", "Value", ">", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "return"], "ground_truth": ["Value", ";"], "File": "ARMAddressingModes12", "Func": "encodeNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35791, "Length": 61, "Cover_Rate": 0.7530864197530864} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMAddressingModes12", "Func": "getShiftOpcEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35792, "Length": 24, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMAddressingModes12", "Func": "getShiftOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35793, "Length": 24, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "static", "inline", "unsigned", "getT2SOImmValRotate", "(", "unsigned", "V", ")", "{", "if", "(", "(", "V", "&", "~", "", ")"], "ground_truth": ["==", "", ")", "return", "", ";"], "File": "ARMAddressingModes12", "Func": "getT2SOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35794, "Length": 23, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "if", "(", "(", "rotr32", "(", "", ",", "RotAmt", ")", "&", "V", ")", "==", "V", ")", "return", "(", "rotr32", "(", "V", ",", "", "-"], "ground_truth": ["RotAmt", ")", "&", "", ")", "|", "(", "(", "RotAmt", "+", "", ")", "<<", "", ")", ";"], "File": "ARMAddressingModes12", "Func": "getT2SOImmValRotateVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35795, "Length": 39, "Cover_Rate": 0.5492957746478874} {"Template_token": ["", "if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";", "return", "countTrailingZeros", "(", "Imm"], "ground_truth": [")", ";"], "File": "ARMAddressingModes12", "Func": "getThumbImmValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35796, "Length": 20, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "(", "Imm", "&", "~", "", ")", "=="], "ground_truth": ["", ")", "return", "", ";"], "File": "ARMAddressingModes12", "Func": "getThumbImmValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35797, "Length": 14, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "Value", "==", "", "||", "isNEONBytesplat", "(", "Value", ","], "ground_truth": ["", ")", ";"], "File": "ARMAddressingModes12", "Func": "isNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35798, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "return", "Value", "==", "", "||", "isNEONBytesplat", "(", "Value", ",", ""], "ground_truth": [")", ";"], "File": "ARMAddressingModes12", "Func": "isNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35799, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "return", "AM5Opc", "&", ""], "ground_truth": [";"], "File": "ARMAddressingModes13", "Func": "getAM5FP16Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35800, "Length": 5, "Cover_Rate": 0.3125} {"Template_token": ["", "return", "AM5Opc", "&", ""], "ground_truth": [";"], "File": "ARMAddressingModes13", "Func": "getAM5FP16Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35801, "Length": 5, "Cover_Rate": 0.3125} {"Template_token": ["", "return", "(", "(", "AM5Opc", ">>", "", ")", "&", "", ")"], "ground_truth": ["?", "sub", ":", "add", ";"], "File": "ARMAddressingModes13", "Func": "getAM5FP16Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35802, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "return", "(", "(", "int", ")", "isSub", "<<", "", ")"], "ground_truth": ["|", "Offset", ";"], "File": "ARMAddressingModes13", "Func": "getAM5FP16Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35803, "Length": 12, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "getFP16Imm", "(", "FPImm", "."], "ground_truth": ["bitcastToAPInt", "(", ")", ")", ";"], "File": "ARMAddressingModes13", "Func": "getFP16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35804, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "inline", "unsigned", "createVMOVModImm", "(", "unsigned", "OpCmode"], "ground_truth": [",", "unsigned", "Val", ")", "{"], "File": "ARMAddressingModes14", "Func": "createVMOVModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35805, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "return", "(", "OpCmode", "<<", "", ")"], "ground_truth": ["|", "Val", ";"], "File": "ARMAddressingModes14", "Func": "createVMOVModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35806, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "inline", "int", "getFP32FP16Imm", "(", "const", "APFloat"], "ground_truth": ["&", "FPImm", ")", "{"], "File": "ARMAddressingModes14", "Func": "getFP32FP16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35807, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "inline", "int", "getFP32FP16Imm", "(", "const", "APFloat", "&", "FPImm", ")", "{", "return", "getFP32FP16Imm", "(", "FPImm", ".", "bitcastToAPInt", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAddressingModes14", "Func": "getFP32FP16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35808, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "inline", "const", "char", "*", "getShiftOpcStr", "(", "ShiftOpc", "Op", ")", "{", "switch", "(", "Op", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMAddressingModes14", "Func": "getShiftOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35809, "Length": 58, "Cover_Rate": 0.8055555555555556} {"Template_token": ["", "inline", "unsigned", "getVMOVModImmOpCmode", "(", "unsigned", "ModImm", ")", "{", "return", "(", "ModImm", ">>", "", ")", "&"], "ground_truth": ["", ";"], "File": "ARMAddressingModes14", "Func": "getVMOVModImmOpCmode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35810, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "(", "ModImm", ">>", "", ")", "&"], "ground_truth": ["", ";"], "File": "ARMAddressingModes14", "Func": "getVMOVModImmOpCmode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35811, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "inline", "unsigned", "getVMOVModImmVal", "("], "ground_truth": ["unsigned", "ModImm", ")", "{"], "File": "ARMAddressingModes14", "Func": "getVMOVModImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35812, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "ModImm"], "ground_truth": ["&", "", ";"], "File": "ARMAddressingModes14", "Func": "getVMOVModImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35813, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "union", "{", "uint32_t", "I", ";", "float", "F", ";", "}", "FPUnion", ";", "uint8_t", "Sign", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Exp", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Mantissa", "=", "Imm", "&", "", ";", "FPUnion", ".", "I", "=", "", ";", "FPUnion", ".", "I", "|=", "Sign", "<<", "", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "", ")", "!=", "", "?", "", ":", "", ")", "<<", "", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "", ")", "!=", ""], "ground_truth": ["?", "", ":", "", ")", "<<", "", ";"], "File": "ARMAddressingModes20", "Func": "getFPImmFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35814, "Length": 94, "Cover_Rate": 0.734375} {"Template_token": ["", "uint8_t", "Sign", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Exp", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Mantissa", "=", "Imm", "&", "", ";", "FPUnion", ".", "I", "=", "", ";", "FPUnion", ".", "I", "|=", "Sign", "<<", "", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "", ")", "!=", "", "?", "", ":"], "ground_truth": ["", ")", "<<", "", ";"], "File": "ARMAddressingModes20", "Func": "getFPImmFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35815, "Length": 63, "Cover_Rate": 0.4921875} {"Template_token": ["", "return", "(", "ShiftOpc", ")", "(", "AM2Opc", ">>"], "ground_truth": ["", ")", ";"], "File": "ARMAddressingModes21", "Func": "getAM2ShiftOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35816, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "static", "inline", "unsigned", "getAM3Opc", "(", "AddrOpc", "Opc", ",", "unsigned", "char", "Offset", ")", "{", "bool", "isSub", "=", "Opc"], "ground_truth": ["==", "sub", ";"], "File": "ARMAddressingModes21", "Func": "getAM3Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35817, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "return", "(", "int", ")", "SubMode", "|", "(", "(", "int", ")"], "ground_truth": ["WB", "<<", "", ")", ";"], "File": "ARMAddressingModes21", "Func": "getAM4ModeImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35818, "Length": 15, "Cover_Rate": 0.5} {"Template_token": ["", "static", "inline", "bool", "getAM4WBFlag", "(", "unsigned", "Mode", ")", "{", "return", "(", "Mode", ">>", "", ")"], "ground_truth": ["&", "", ";"], "File": "ARMAddressingModes21", "Func": "getAM4WBFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35819, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "(", "(", "int", ")", "SubMode", "<<", "", ")", "|", "(", "(", "int", ")", "WB", "<<"], "ground_truth": ["", ")", "|", "Offset", ";"], "File": "ARMAddressingModes21", "Func": "getAM5Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35820, "Length": 21, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "assert", "(", "(", "SubMode", "==", "ia", "||", "SubMode", "==", "db", ")", "&&", "", ")", ";", "return", "(", "(", "int", ")", "SubMode", "<<", "", ")", "|", "(", "(", "int"], "ground_truth": [")", "WB", "<<", "", ")", "|", "Offset", ";"], "File": "ARMAddressingModes21", "Func": "getAM5Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35821, "Length": 36, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "return", "(", "AMSubMode", ")", "(", "(", "AM5Opc", ">>", ""], "ground_truth": [")", "&", "", ")", ";"], "File": "ARMAddressingModes21", "Func": "getAM5SubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35822, "Length": 14, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "static", "inline", "ShiftOpc", "getShiftOpcForNode", "(", "SDValue", "N", ")", "{", "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMAddressingModes21", "Func": "getShiftOpcForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35823, "Length": 41, "Cover_Rate": 0.6119402985074627} {"Template_token": ["", "unsigned", "TZ2", "=", "CountTrailingZeros_32", "(", "Imm", "&", "~", "(", "(", "", "<<", "TrailingOnes", ")", "-", "", ")", ")", ";", "unsigned", "RotAmt2", "=", "TZ2", "&", "~", "", ";", "if", "(", "RotAmt2", "!=", "", "&&", "(", "rotr32", "(", "Imm", ",", "RotAmt2", ")", "&", "~", "", ")", "==", "", ")", "return", "(", "", "-", "RotAmt2", ")", "&", "", ";", "}", "}", "return", "(", "", "-", "RotAmt", ")"], "ground_truth": ["&", "", ";"], "File": "ARMAddressingModes21", "Func": "getSOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35824, "Length": 67, "Cover_Rate": 0.432258064516129} {"Template_token": ["", "static", "inline", "unsigned", "getAM6Opc", "(", "bool", "WB", "=", "false", ")", "{", "return", "(", "int", ")"], "ground_truth": ["WB", ";"], "File": "ARMAddressingModes28", "Func": "getAM6Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35825, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "static", "inline", "unsigned", "getAM6Opc", "(", "bool", "WB", "="], "ground_truth": ["false", ")", "{"], "File": "ARMAddressingModes28", "Func": "getAM6Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35826, "Length": 11, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "static", "inline", "bool", "getAM6WBFlag", "(", "unsigned", "Mode", ")", "{", "return", "Mode", "&"], "ground_truth": ["", ";"], "File": "ARMAddressingModes28", "Func": "getAM6WBFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35827, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "assert", "(", "(", "SubMode", "==", "ia", "||", "SubMode", "=="], "ground_truth": ["db", ")", "&&", "", ")", ";"], "File": "ARMAddressingModes3", "Func": "getAM5Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35828, "Length": 15, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "return", "(", "AMSubMode", ")", "(", "(", "AM5Opc", ">>", "", ")"], "ground_truth": ["&", "", ")", ";"], "File": "ARMAddressingModes3", "Func": "getAM5SubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35829, "Length": 14, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "static", "inline", "AMSubMode", "getAM5SubMode", "("], "ground_truth": ["unsigned", "AM5Opc", ")", "{"], "File": "ARMAddressingModes3", "Func": "getAM5SubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35830, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "static", "inline", "const", "char", "*", "getAMSubModeAltStr", "(", "AMSubMode", "Mode", ",", "bool", "isLD", ")", "{", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable"], "ground_truth": ["(", "", ")", ";"], "File": "ARMAddressingModes6", "Func": "getAMSubModeAltStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35831, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "return", "(", "OpCmode", "<<"], "ground_truth": ["", ")", "|", "Val", ";"], "File": "ARMAddressingModes", "Func": "createNEONModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35832, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "static", "inline", "unsigned", "createNEONModImm", "(", "unsigned", "OpCmode", ",", "unsigned", "Val", ")", "{", "return", "(", "OpCmode", "<<", "", ")"], "ground_truth": ["|", "Val", ";"], "File": "ARMAddressingModes", "Func": "createNEONModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35833, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "uint64_t", "Val", "=", "", ";", "if", "(", "OpCmode", "==", "", ")", "{", "Val", "=", "Imm8", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "", ")", ">>", "", ";", "Val", "=", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "", ")", ">>", "", ";", "Val", "=", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{", "unsigned", "ByteNum", "=", "", "+", "(", "OpCmode", "&", ""], "ground_truth": [")", ";"], "File": "ARMAddressingModes", "Func": "decodeNEONModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35834, "Length": 120, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "unsigned", "OpCmode", "=", "getNEONModImmOpCmode", "(", "ModImm", ")", ";", "unsigned", "Imm8", "=", "getNEONModImmVal", "(", "ModImm", ")", ";", "uint64_t", "Val", "=", "", ";", "if", "(", "OpCmode", "==", "", ")", "{", "Val", "=", "Imm8", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "", ")", ">>", "", ";", "Val", "=", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ";", "EltBits", "=", "", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "", ")", "==", "", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "", ")", ">>", "", ";", "Val", "=", "Imm8", "<<", "(", "", "*", "ByteNum", ")", ";", "EltBits", "="], "ground_truth": ["", ";"], "File": "ARMAddressingModes", "Func": "decodeNEONModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35835, "Length": 112, "Cover_Rate": 0.45528455284552843} {"Template_token": ["", "static", "inline", "const", "char", "*", "getAddrOpcStr", "(", "AddrOpc", "Op", ")", "{", "return", "Op", "==", "sub", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMAddressingModes", "Func": "getAddrOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35836, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "(", "AM2Opc", ">>", "", ")"], "ground_truth": [";"], "File": "ARMAddressingModes", "Func": "getAM2IdxMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35837, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "static", "inline", "unsigned", "getAM2IdxMode", "("], "ground_truth": ["unsigned", "AM2Opc", ")", "{"], "File": "ARMAddressingModes", "Func": "getAM2IdxMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35838, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "return", "AM2Opc", "&", "(", "(", "", "<<", "", ")"], "ground_truth": ["-", "", ")", ";"], "File": "ARMAddressingModes", "Func": "getAM2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35839, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "static", "inline", "unsigned", "getAM2Offset", "(", "unsigned"], "ground_truth": ["AM2Opc", ")", "{"], "File": "ARMAddressingModes", "Func": "getAM2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35840, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "return", "(", "(", "AM2Opc", ">>", "", ")", "&", "", ")", "?"], "ground_truth": ["sub", ":", "add", ";"], "File": "ARMAddressingModes", "Func": "getAM2Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35841, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "Imm12", "<", "(", "", "<<", "", ")", "&&", "", ")", ";", "bool", "isSub", "=", "Opc", "=="], "ground_truth": ["sub", ";"], "File": "ARMAddressingModes", "Func": "getAM2Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35842, "Length": 20, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "static", "inline", "ShiftOpc", "getAM2ShiftOpc", "(", "unsigned"], "ground_truth": ["AM2Opc", ")", "{"], "File": "ARMAddressingModes", "Func": "getAM2ShiftOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35843, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "static", "inline", "unsigned", "getAM3IdxMode", "(", "unsigned", "AM3Opc"], "ground_truth": [")", "{"], "File": "ARMAddressingModes", "Func": "getAM3IdxMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35844, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "return", "(", "AM3Opc", ">>", "", ")"], "ground_truth": [";"], "File": "ARMAddressingModes", "Func": "getAM3IdxMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35845, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "static", "inline", "unsigned", "char", "getAM3Offset", "(", "unsigned", "AM3Opc", ")", "{", "return", "AM3Opc"], "ground_truth": ["&", "", ";"], "File": "ARMAddressingModes", "Func": "getAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35846, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "static", "inline", "unsigned", "char", "getAM3Offset"], "ground_truth": ["(", "unsigned", "AM3Opc", ")", "{"], "File": "ARMAddressingModes", "Func": "getAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35847, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "static", "inline", "AddrOpc", "getAM3Op", "(", "unsigned"], "ground_truth": ["AM3Opc", ")", "{"], "File": "ARMAddressingModes", "Func": "getAM3Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35848, "Length": 9, "Cover_Rate": 0.36} {"Template_token": ["", "static", "inline", "AddrOpc", "getAM3Op", "(", "unsigned", "AM3Opc", ")", "{", "return", "(", "(", "AM3Opc", ">>", "", ")", "&"], "ground_truth": ["", ")", "?", "sub", ":", "add", ";"], "File": "ARMAddressingModes", "Func": "getAM3Op", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35849, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "return", "(", "(", "int", ")", "isSub", "<<", "", ")", "|", "Offset", "|"], "ground_truth": ["(", "IdxMode", "<<", "", ")", ";"], "File": "ARMAddressingModes", "Func": "getAM3Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35850, "Length": 18, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "static", "inline", "unsigned", "getAM3Opc", "(", "AddrOpc", "Opc", ",", "unsigned", "char", "Offset", ",", "unsigned", "IdxMode", "=", "", ")", "{", "bool", "isSub", "=", "Opc", "==", "sub", ";", "return", "(", "(", "int", ")", "isSub", "<<", "", ")", "|", "Offset", "|", "(", "IdxMode"], "ground_truth": ["<<", "", ")", ";"], "File": "ARMAddressingModes", "Func": "getAM3Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35851, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "static", "inline", "unsigned", "getAM4ModeImm", "(", "AMSubMode", "SubMode", ")", "{", "return", "(", "int", ")"], "ground_truth": ["SubMode", ";"], "File": "ARMAddressingModes", "Func": "getAM4ModeImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35852, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "static", "inline", "unsigned", "char", "getAM5Offset"], "ground_truth": ["(", "unsigned", "AM5Opc", ")", "{"], "File": "ARMAddressingModes", "Func": "getAM5Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35853, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "return", "(", "(", "int", ")", "isSub"], "ground_truth": ["<<", "", ")", "|", "Offset", ";"], "File": "ARMAddressingModes", "Func": "getAM5Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35854, "Length": 12, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "static", "inline", "unsigned", "getAM5Opc", "(", "AddrOpc", "Opc", ",", "unsigned", "char", "Offset", ")", "{", "bool", "isSub", "=", "Opc", "==", "sub", ";", "return", "(", "(", "int", ")", "isSub", "<<", ""], "ground_truth": [")", "|", "Offset", ";"], "File": "ARMAddressingModes", "Func": "getAM5Opc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35855, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMAddressingModes", "Func": "getAMSubModeStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35856, "Length": 21, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "static", "inline", "int", "getFP32Imm", "("], "ground_truth": ["const", "APFloat", "&", "FPImm", ")", "{"], "File": "ARMAddressingModes", "Func": "getFP32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35857, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "return", "getFP32Imm", "(", "FPImm", ".", "bitcastToAPInt", "("], "ground_truth": [")", ")", ";"], "File": "ARMAddressingModes", "Func": "getFP32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35858, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "static", "inline", "int", "getFP64Imm", "(", "const", "APFloat", "&"], "ground_truth": ["FPImm", ")", "{"], "File": "ARMAddressingModes", "Func": "getFP64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35859, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "static", "inline", "int", "getFP64Imm", "(", "const", "APFloat"], "ground_truth": ["&", "FPImm", ")", "{"], "File": "ARMAddressingModes", "Func": "getFP64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35860, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "static", "inline", "float", "getFPImmFloat", "(", "unsigned", "Imm", ")", "{", "union", "{", "uint32_t", "I", ";", "float", "F", ";", "}", "FPUnion", ";", "uint8_t", "Sign", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Exp", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "uint8_t", "Mantissa", "=", "Imm", "&", "", ";", "FPUnion", ".", "I", "=", "", ";", "FPUnion", ".", "I", "|=", "Sign", "<<", "", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "", ")", "!=", "", "?", "", ":", "", ")", "<<", "", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "", ")", "!=", "", "?", "", ":", "", ")", "<<", "", ";", "FPUnion", ".", "I", "|=", "(", "Exp", "&", "", ")", "<<", "", ";", "FPUnion", ".", "I", "|=", "Mantissa", "<<"], "ground_truth": ["", ";"], "File": "ARMAddressingModes", "Func": "getFPImmFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35861, "Length": 123, "Cover_Rate": 0.9534883720930233} {"Template_token": ["", "static", "inline", "unsigned", "getNEONModImmVal", "(", "unsigned"], "ground_truth": ["ModImm", ")", "{"], "File": "ARMAddressingModes", "Func": "getNEONModImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35862, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "static", "inline", "unsigned", "getNEONModImmVal", "(", "unsigned", "ModImm", ")", "{", "return", "ModImm"], "ground_truth": ["&", "", ";"], "File": "ARMAddressingModes", "Func": "getNEONModImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35863, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMAddressingModes", "Func": "getShiftOpcEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35864, "Length": 27, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMAddressingModes", "Func": "getShiftOpcStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35865, "Length": 24, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "return", "rotr32", "(", "", ",", "getSOImmValRotate", "(", "V"], "ground_truth": [")", ")", "&", "V", ";"], "File": "ARMAddressingModes", "Func": "getSOImmTwoPartFirst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35866, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "V", "=", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "assert", "(", "V", "==", "(", "rotr32", "(", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V"], "ground_truth": [")", ")", ";"], "File": "ARMAddressingModes", "Func": "getSOImmTwoPartSecond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35867, "Length": 34, "Cover_Rate": 0.723404255319149} {"Template_token": ["", "static", "inline", "int", "getSOImmVal", "(", "unsigned", "Arg", ")", "{", "if", "(", "(", "Arg", "&", "~", "", ")", "==", "", ")", "return", "Arg", ";", "unsigned", "RotAmt", "=", "getSOImmValRotate", "(", "Arg", ")", ";", "if", "(", "rotr32", "(", "~", "", ",", "RotAmt", ")", "&", "Arg", ")", "return", "-", "", ";", "return", "rotl32", "(", "Arg", ",", "RotAmt", ")", "|", "(", "(", "RotAmt", ">>", "", ")", "<<"], "ground_truth": ["", ")", ";"], "File": "ARMAddressingModes", "Func": "getSOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35868, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "return", "Imm", "&", ""], "ground_truth": [";"], "File": "ARMAddressingModes", "Func": "getSOImmValImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35869, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "Imm", "&"], "ground_truth": ["", ";"], "File": "ARMAddressingModes", "Func": "getSOImmValImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35870, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "(", "Imm", ">>", "", ")", "*", ""], "ground_truth": [";"], "File": "ARMAddressingModes", "Func": "getSOImmValRot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35871, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "(", "Imm", ">>"], "ground_truth": ["", ")", "*", "", ";"], "File": "ARMAddressingModes", "Func": "getSOImmValRot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35872, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "static", "inline", "unsigned", "getSORegOffset", "(", "unsigned", "Op", ")", "{", "return", "Op", ">>"], "ground_truth": ["", ";"], "File": "ARMAddressingModes", "Func": "getSORegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35873, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "static", "inline", "unsigned", "getSORegOpc", "(", "ShiftOpc", "ShOp", ",", "unsigned", "Imm", ")", "{", "return", "ShOp", "|", "(", "Imm", "<<", ""], "ground_truth": [")", ";"], "File": "ARMAddressingModes", "Func": "getSORegOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35874, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "unsigned", "V", "=", "rotr32", "(", "~", "", ",", "getT2SOImmValRotate", "(", "Imm", ")", ")", "&", "Imm", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", ""], "ground_truth": [")", "return", "V", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmTwoPartFirst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35875, "Length": 29, "Cover_Rate": 0.34523809523809523} {"Template_token": ["", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "V", ";", "if", "(", "getT2SOImmValSplatVal", "(", "Imm", "&", "", ")", "!=", "-", ""], "ground_truth": [")", "return", "Imm", "&", "", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmTwoPartFirst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35876, "Length": 30, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "static", "inline", "unsigned", "getT2SOImmTwoPartSecond", "(", "unsigned", "Imm", ")", "{", "Imm", "^=", "getT2SOImmTwoPartFirst", "(", "Imm"], "ground_truth": [")", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmTwoPartSecond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35877, "Length": 16, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "if", "(", "Splat", "!=", "-", "", ")", "return", "Splat", ";", "int", "Rot", "=", "getT2SOImmValRotateVal", "(", "Arg", ")", ";", "if", "(", "Rot", "!=", "-", "", ")", "return", "Rot", ";", "return", "-", ""], "ground_truth": [";"], "File": "ARMAddressingModes", "Func": "getT2SOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35878, "Length": 32, "Cover_Rate": 0.64} {"Template_token": ["", "int", "Splat", "=", "getT2SOImmValSplatVal", "(", "Arg", ")", ";", "if", "(", "Splat", "!=", "-", "", ")", "return", "Splat", ";", "int", "Rot", "=", "getT2SOImmValRotateVal", "(", "Arg", ")", ";", "if", "(", "Rot", "!=", "-", ""], "ground_truth": [")", "return", "Rot", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35879, "Length": 36, "Cover_Rate": 0.72} {"Template_token": ["", "static", "inline", "unsigned", "getT2SOImmValRotate", "(", "unsigned", "V", ")", "{", "if", "(", "(", "V", "&", "~", "", ")", "==", "", ")", "return", "", ";", "unsigned", "RotAmt", "=", "CountTrailingZeros_32", "("], "ground_truth": ["V", ")", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35880, "Length": 31, "Cover_Rate": 0.7560975609756098} {"Template_token": ["", "static", "inline", "int", "getT2SOImmValSplatVal", "(", "unsigned", "V", ")", "{", "unsigned", "u", ",", "Vs", ",", "Imm", ";", "if", "(", "(", "V", "&", "", ")", "==", "", ")", "return", "V", ";", "Vs", "=", "(", "(", "V", "&", "", ")", "==", "", ")", "?", "V", ">>"], "ground_truth": ["", ":", "V", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmValSplatVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35881, "Length": 47, "Cover_Rate": 0.4051724137931034} {"Template_token": ["", "if", "(", "(", "Imm", "&", "~", "", ")", "=="], "ground_truth": ["", ")", "return", "", ";"], "File": "ARMAddressingModes", "Func": "getThumbImm16ValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35882, "Length": 14, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "static", "inline", "unsigned", "getThumbImmNonShiftedVal", "(", "unsigned", "V", ")", "{", "return", "V", ">>", "getThumbImmValShift", "(", "V"], "ground_truth": [")", ";"], "File": "ARMAddressingModes", "Func": "getThumbImmNonShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35883, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "static", "inline", "unsigned", "getThumbImmNonShiftedVal", "(", "unsigned", "V"], "ground_truth": [")", "{"], "File": "ARMAddressingModes", "Func": "getThumbImmNonShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35884, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "static", "inline", "unsigned", "getThumbImmValShift", "(", "unsigned", "Imm", ")", "{", "if", "(", "(", "Imm", "&", "~", "", ")"], "ground_truth": ["==", "", ")", "return", "", ";"], "File": "ARMAddressingModes", "Func": "getThumbImmValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35885, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "static", "inline", "unsigned", "getThumbImmValShift", "(", "unsigned", "Imm", ")", "{", "if", "(", "(", "Imm", "&", "~", "", ")", "==", "", ")", "return", "", ";", "return", "CountTrailingZeros_32", "(", "Imm"], "ground_truth": [")", ";"], "File": "ARMAddressingModes", "Func": "getThumbImmValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35886, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "V", "=", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "return", "V", "=="], "ground_truth": ["", ";"], "File": "ARMAddressingModes", "Func": "isSOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35887, "Length": 20, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "V", "=", "rotr32", "(", "~", "", ",", "getSOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "if", "(", "V", "==", ""], "ground_truth": [")", "return", "false", ";"], "File": "ARMAddressingModes", "Func": "isSOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35888, "Length": 24, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "getT2SOImmValSplatVal", "(", "V", ")", "!=", "-", "", ")", "return", "false", ";", "V", "=", "rotr32", "(", "~", "", ",", "getT2SOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "if", "(", "V", "==", "", ")", "return", "false", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "true", ";", "V", "="], "ground_truth": ["Imm", ";"], "File": "ARMAddressingModes", "Func": "isT2SOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35889, "Length": 54, "Cover_Rate": 0.45} {"Template_token": ["", "static", "inline", "bool", "isT2SOImmTwoPartVal", "(", "unsigned", "Imm", ")", "{", "unsigned", "V", "=", "Imm", ";", "if", "(", "getT2SOImmValSplatVal", "(", "V", ")", "!=", "-", "", ")", "return", "false", ";", "V", "=", "rotr32", "(", "~", "", ",", "getT2SOImmValRotate", "(", "V", ")", ")", "&", "V", ";", "if", "(", "V", "==", "", ")", "return", "false", ";", "if", "(", "getT2SOImmVal", "(", "V", ")", "!=", "-", "", ")", "return", "true", ";", "V", "=", "Imm", ";", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "", ")", "!=", "-", "", ")", "V", "&=", "~", "", ";", "else", "if", "(", "getT2SOImmValSplatVal", "(", "V", "&", "", ")", "!="], "ground_truth": ["-", "", ")", "V", "&=", "~", "", ";"], "File": "ARMAddressingModes", "Func": "isT2SOImmTwoPartVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35890, "Length": 103, "Cover_Rate": 0.8583333333333333} {"Template_token": ["", "static", "inline", "bool", "isThumbImm16ShiftedVal", "(", "unsigned"], "ground_truth": ["V", ")", "{"], "File": "ARMAddressingModes", "Func": "isThumbImm16ShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35891, "Length": 9, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "static", "inline", "bool", "isThumbImmShiftedVal", "(", "unsigned", "V", ")", "{", "V", "=", "(", "~", "", "<<", "getThumbImmValShift", "(", "V"], "ground_truth": [")", ")", "&", "V", ";"], "File": "ARMAddressingModes", "Func": "isThumbImmShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35892, "Length": 23, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "static", "inline", "bool", "isThumbImmShiftedVal", "(", "unsigned", "V", ")", "{", "V", "=", "(", "~", "", "<<", "getThumbImmValShift", "(", "V", ")"], "ground_truth": [")", "&", "V", ";"], "File": "ARMAddressingModes", "Func": "isThumbImmShiftedVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35893, "Length": 23, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "assert", "(", "Amt", "<", "", "&&", "", ")", ";", "return", "(", "Val", "<<", "Amt", ")", "|", "(", "Val", ">>", "(", "(", "", "-"], "ground_truth": ["Amt", ")", "&", "", ")", ")", ";"], "File": "ARMAddressingModes", "Func": "rotl32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35894, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "return", "(", "Val", ">>", "Amt", ")", "|", "(", "Val", "<<", "("], "ground_truth": ["(", "", "-", "Amt", ")", "&", "", ")", ")", ";"], "File": "ARMAddressingModes", "Func": "rotr32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35895, "Length": 21, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "assert", "(", "Amt", "<", "", "&&", "", ")", ";", "return", "(", "Val", ">>", "Amt", ")", "|", "(", "Val", "<<", "(", "("], "ground_truth": ["", "-", "Amt", ")", "&", "", ")", ")", ";"], "File": "ARMAddressingModes", "Func": "rotr32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35896, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "ALFWriter", "::", "ALFWriter", "(", "const", "MCInstrInfo", "*", "_MII", ",", "const", "MCRegisterInfo", "*", "_MRI", ")", ":", "MII", "(", "_MII", ")", ",", "MRI", "(", "_MRI", ")", ",", "ALFWriter", "(", "", ",", "ID", ")", "{", "regDefALF", "(", "*", "b", ")"], "ground_truth": [";"], "File": "ARMALFWriter", "Func": "ARMALFWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35897, "Length": 38, "Cover_Rate": 0.8837209302325582} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "Rn", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "arg2_sexpr", ";", "auto", "arg2", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "arg2", ".", "isImm", "(", ")", ")", "{", "arg2_sexpr", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "arg2", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "arg2", ".", "isReg", "(", ")", ")", "{", "arg2_sexpr", "=", "ctx", "->", "load", "(", "", ",", "TRI", "->", "getName", "(", "arg2", ".", "getReg", "(", ")", ")", ")", ";", "}", "SExpr", "*", "csub", "=", "ctx", "->", "c_sub", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rn", ")", ",", "arg2_sexpr", ",", "", ")", ";", "SExpr", "*", "output", "=", "ctx", "->", "sub", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rn", ")", ",", "arg2_sexpr", ",", "", ")", ";", "SExpr", "*", "arg1_pos", "=", "ctx", "->", "s_ge", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rn", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "arg2_pos", "=", "ctx", "->", "s_ge", "(", "", ",", "arg2_sexpr", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "output_pos", "=", "ctx", "->", "s_ge", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "arg1_neg", "=", "ctx", "->", "s_lt", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rn", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "arg2_neg", "=", "ctx", "->", "s_lt", "(", "", ",", "arg2_sexpr", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "output_neg", "=", "ctx", "->", "s_lt", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "V", "=", "ctx", "->", "or_", "(", "", ",", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "and_", "(", "", ",", "arg1_pos", ",", "arg2_neg", ")", ",", "output_neg", ")", ",", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "and_", "(", "", ",", "arg1_neg", ",", "arg2_pos", ")", ",", "output_pos", ")", ")", ";", "SExpr", "*", "expr_nzcv", "=", "ctx", "->", "conc", "(", "", ",", "", ",", "ctx", "->", "conc", "(", "", ",", "", ",", "ctx", "->", "conc", "(", "", ",", "", ",", "ctx", "->", "s_lt", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ",", "ctx", "->", "conc", "(", "", ",", "", ",", "csub", ",", "V", ")", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "stor_nzcv", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "", ")", ",", "expr_nzcv", ")", ";", "alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")", ","], "ground_truth": ["stor_nzcv", ")", ";"], "File": "ARMALFWriter", "Func": "ARMcmp_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35898, "Length": 507, "Cover_Rate": 0.9566037735849057} {"Template_token": ["", "SExpr", "*", "output_pos", "=", "ctx", "->", "s_ge", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "arg1_neg", "=", "ctx", "->", "s_lt", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rn", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "arg2_neg", "=", "ctx", "->", "s_lt", "(", "", ",", "arg2_sexpr", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "output_neg", "=", "ctx", "->", "s_lt", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "V", "=", "ctx", "->", "or_", "(", "", ",", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "and_", "(", "", ",", "arg1_pos", ",", "arg2_neg", ")", ",", "output_neg", ")", ",", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "and_", "(", "", ",", "arg1_neg", ",", "arg2_pos", ")", ",", "output_pos", ")", ")", ";", "SExpr", "*", "expr_nzcv", "=", "ctx", "->", "conc", "(", "", ",", "", ",", "ctx", "->", "conc", "(", "", ",", "", ",", "ctx", "->", "conc", "(", "", ",", "", ",", "ctx", "->", "s_lt", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "output", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ",", "ctx", "->", "conc", "(", "", ",", "", ",", "csub", ",", "V", ")", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "stor_nzcv", "=", "ctx", "->", "store", "(", "ctx", "->", "address"], "ground_truth": ["(", "", ")", ",", "expr_nzcv", ")", ";"], "File": "ARMALFWriter", "Func": "ARMcmp_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35899, "Length": 253, "Cover_Rate": 0.47735849056603774} {"Template_token": ["", "return", "new", "ALFWriter", "(", "nullptr", ",", "nullptr"], "ground_truth": [")", ";"], "File": "ARMALFWriter", "Func": "createARMALFWriterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35900, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "void", "ALFWriter", "::", "extraFrames", "(", "const", "MachineConstantPool", "*", "MCP", ")", "{", "auto", "csts", "=", "MCP", "->", "getConstants", "(", ")", ";", "for", "(", "MachineConstantPoolEntry", "mcpe", ":", "csts", ")", "{", "const", "Constant", "*", "cv", "=", "mcpe"], "ground_truth": [".", "Val", ".", "ConstVal", ";"], "File": "ARMALFWriter", "Func": "extraFrames", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35901, "Length": 39, "Cover_Rate": 0.527027027027027} {"Template_token": ["", "}", "else", "if", "(", "mcop", ".", "isImm", "(", ")", ")", "{", "if", "(", "i", "==", "", "&&", "(", "mc", ".", "getOpcode", "(", ")", "==", "", "||", "mc", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "mi", "->", "addOperand", "(", "MachineOperand", "::", "CreateMBB", "(", "bb", "->", "jump", "->", "mbb", ")", ")", ";", "}", "else", "mi", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "mcop", ".", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "mcop", ".", "isFPImm", "(", ")", ")", "{", "}", "else", "if", "(", "mcop", ".", "isExpr", "(", ")", ")", "{", "}", "else", "if", "(", "mcop", "."], "ground_truth": ["isInst", "(", ")", ")", "{"], "File": "ARMALFWriter", "Func": "HigherMCInstToMachineInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35902, "Length": 103, "Cover_Rate": 0.321875} {"Template_token": ["", "void", "ALFWriter", "::", "initFrames", "(", ")", "{", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ","], "ground_truth": ["false", ")", ";"], "File": "ARMALFWriter", "Func": "initFrames", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35903, "Length": 127, "Cover_Rate": 0.3451086956521739} {"Template_token": ["", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "false", ")", ";", "b", "->", "addInit", "(", "", ",", "", ",", "b", "->", "dec_unsigned", "(", "", ",", "", ")"], "ground_truth": [",", "false", ")", ";"], "File": "ARMALFWriter", "Func": "initFrames", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35904, "Length": 180, "Cover_Rate": 0.4891304347826087} {"Template_token": ["", "bool", "ALFWriter", "::", "shouldSetCondFlags", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "setsStatusFlags"], "ground_truth": ["=", "false", ";"], "File": "ARMALFWriter", "Func": "shouldSetCondFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35905, "Length": 39, "Cover_Rate": 0.3786407766990291} {"Template_token": ["", "bool", "setsStatusFlags", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", "=="], "ground_truth": ["string", "(", "", ")", ")", "{"], "File": "ARMALFWriter", "Func": "shouldSetCondFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35906, "Length": 59, "Cover_Rate": 0.5728155339805825} {"Template_token": ["", "string", "SP", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "auto", "I", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "I", "*", "", ")", ";", "SExpr", "*", "add", "=", "ctx", "->", "add", "(", "", ",", "ctx", "->", "load", "(", "", ",", "SP", ")"], "ground_truth": [",", "offset", ")", ";"], "File": "ARMALFWriter", "Func": "tADDrSPi_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35907, "Length": 70, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "switch", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "{", "case", "(", "", ")", ":", "cond", "=", "loadZ", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "loadC", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadC", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "loadN", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadN", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "loadV", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadV", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadC", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "or_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadC", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadN", ",", "loadV", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "neq", "(", "", ",", "loadN", ",", "loadV", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "loadN", ",", "loadV", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "or_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "neq", "(", "", ",", "loadN", ",", "loadV", ")", ")", ";", "break", ";", "case", "(", "", ")"], "ground_truth": [":"], "File": "ARMALFWriter", "Func": "tBcc_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35908, "Length": 405, "Cover_Rate": 0.48502994011976047} {"Template_token": ["", "break", ";", "case", "(", "", ")", ":", "cond", "=", "loadN", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadN", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "loadV", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadV", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadC", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "or_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadC", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "eq", "(", "", ",", "loadN", ",", "loadV", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "neq", "(", "", ",", "loadN", ",", "loadV", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "and_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "eq", "(", "", ",", "loadN", ",", "loadV", ")", ")", ";", "break", ";", "case", "(", "", ")", ":", "cond", "=", "ctx", "->", "or_", "(", "", ",", "ctx", "->", "eq", "(", "", ",", "loadZ", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ",", "ctx", "->", "neq", "(", "", ",", "loadN", ",", "loadV", ")", ")", ";", "break", ";", "case", "("], "ground_truth": ["", ")", ":"], "File": "ARMALFWriter", "Func": "tBcc_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35909, "Length": 317, "Cover_Rate": 0.37964071856287424} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "jumpLabel", "=", "", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isGlobal", "(", ")", ")", "jumpLabel", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "SExpr", "*", "call", "=", "ctx", "->", "call", "(", "ctx", "->", "labelRef"], "ground_truth": ["(", "jumpLabel", ")", ")", ";"], "File": "ARMALFWriter", "Func": "tBL_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35910, "Length": 74, "Cover_Rate": 0.5323741007194245} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "jumpLabel", "=", "", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isGlobal", "(", ")", ")", "jumpLabel", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "SExpr", "*", "call", "=", "ctx", "->", "call", "(", "ctx", "->", "labelRef", "(", "jumpLabel", ")", ")", ";", "alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode"], "ground_truth": ["(", ")", ")", ",", "call", ")", ";"], "File": "ARMALFWriter", "Func": "tBL_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35911, "Length": 117, "Cover_Rate": 0.841726618705036} {"Template_token": ["", "static", "void", "tLDRpci_customALF", "(", "const", "MachineInstr", "&", "MI", ",", "ALFStatementGroup", "&", "alfbb", ",", "ALFContext", "*", "ctx", ",", "string", "label", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getConstantPool", "(", ")", ";", "MachineConstantPoolEntry", "mcpe", "=", "MCP", "->", "getConstants", "(", ")", "[", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", "]", ";", "const", "Constant", "*", "cv", "=", "mcpe", ".", "Val", ".", "ConstVal", ";", "SExpr", "*"], "ground_truth": ["cpVal", ";"], "File": "ARMALFWriter", "Func": "tLDRpci_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35912, "Length": 122, "Cover_Rate": 0.5020576131687243} {"Template_token": ["", "string", "source", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "load", "=", "ctx", "->", "load", "(", "", ",", "source", ")", ";", "SExpr", "*", "stor", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "target", ")", ",", "load", ")", ";", "alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", "."], "ground_truth": ["getOpcode", "(", ")", ")", ",", "stor", ")", ";"], "File": "ARMALFWriter", "Func": "tMOVr_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35913, "Length": 70, "Cover_Rate": 0.445859872611465} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "target", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "string", "source", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "load", "=", "ctx", "->", "load", "(", "", ",", "source", ")", ";", "SExpr", "*", "stor", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "target", ")", ",", "load", ")", ";", "alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "("], "ground_truth": ["MI", ".", "getOpcode", "(", ")", ")", ",", "stor", ")", ";"], "File": "ARMALFWriter", "Func": "tMOVr_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35914, "Length": 135, "Cover_Rate": 0.8598726114649682} {"Template_token": ["", "string", "MO_name", "=", "TRI", "->", "getName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "SP_times_8", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "SExpr", "*", "addrInSP", "=", "ctx", "->", "load", "(", "", ",", "ctx", "->", "address", "(", "", ",", "SP_times_8", ")", ")", ";", "SExpr", "*", "ldr", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "MO_name", ")", ",", "addrInSP", ")", ";", "alfbb", ".", "addStatement", "(", "label", "+", "", "+", "MO_name", ",", "string", "(", "", ")", "+", "MO_name", "+", "", ",", "ldr", ")", ";", "SExpr", "*", "SP_incr", "=", "ctx", "->", "add", "(", "", ",", "ctx", "->", "load", "(", "", ",", "", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "incr", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "", ")", ",", "SP_incr", ")", ";", "alfbb", ".", "addStatement", "(", "label", "+", "", "+"], "ground_truth": ["MO_name", "+", "", ",", "", ",", "incr", ")", ";"], "File": "ARMALFWriter", "Func": "tPOP_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35915, "Length": 180, "Cover_Rate": 0.5921052631578947} {"Template_token": ["", "alfbb", ".", "addStatement", "(", "label", "+", "", "+", "MO_name", "+", "", ",", "", ",", "subtr", ")", ";", "SExpr", "*", "SP_times_8", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "SExpr", "*", "str", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "", ",", "SP_times_8", ")", ",", "ctx", "->", "load", "(", "", ",", "MO_name", ")", ")", ";", "alfbb", ".", "addStatement", "(", "label", "+", "", "+", "MO_name", ",", "string", "(", "", ")", "+", "MO_name"], "ground_truth": ["+", "", ",", "str", ")", ";"], "File": "ARMALFWriter", "Func": "tPUSH_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35916, "Length": 108, "Cover_Rate": 0.3927272727272727} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ",", "NumOps", "=", "", ";", "i", "!=", "NumOps", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "string", "MO_name", "=", "TRI", "->", "getName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "SP_decr", "=", "ctx", "->", "sub", "(", "", ",", "ctx", "->", "load", "(", "", ",", "", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ";", "SExpr", "*", "subtr", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "", ")", ",", "SP_decr", ")", ";", "alfbb", ".", "addStatement", "(", "label", "+", "", "+", "MO_name", "+", "", ",", "", ",", "subtr", ")", ";", "SExpr", "*", "SP_times_8", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "SExpr", "*", "str", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "", ",", "SP_times_8", ")", ",", "ctx", "->", "load", "(", "", ","], "ground_truth": ["MO_name", ")", ")", ";"], "File": "ARMALFWriter", "Func": "tPUSH_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35917, "Length": 230, "Cover_Rate": 0.8363636363636363} {"Template_token": ["", "string", "Rop1", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "auto", "op2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "SExpr", "*", "sub", "=", "ctx", "->", "sub", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rop1", ")", ",", "ctx", "->", "dec_signed", "(", "", ",", "op2", ")", ")", ";", "SExpr", "*", "sub_c", "=", "ctx", "->", "c_sub", "(", "", ",", "ctx", "->", "load", "(", "", ",", "Rop1", ")", ",", "ctx", "->", "dec_signed", "(", "", ",", "op2", ")", ")", ";", "SExpr", "*", "stor", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "R", ")", ",", "sub", ")", ";", "alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "("], "ground_truth": [")", ")", ",", "stor", ")", ";"], "File": "ARMALFWriter", "Func": "tSUBi_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35918, "Length": 129, "Cover_Rate": 0.4849624060150376} {"Template_token": ["", "static", "void", "tSUBspi_customALF", "(", "const", "MachineInstr", "&", "MI", ",", "ALFStatementGroup", "&", "alfbb", ",", "ALFContext", "*", "ctx", ",", "string", "label", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "SP", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "auto", "I", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "dec_unsigned", "(", ""], "ground_truth": [",", "I", "*", "", ")", ";"], "File": "ARMALFWriter", "Func": "tSUBspi_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35919, "Length": 115, "Cover_Rate": 0.6534090909090909} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "SExpr", "*", "load1", "=", "ctx", "->", "load", "(", "", ",", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "SExpr", "*", "load2", "=", "ctx", "->", "load", "(", "", ",", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "SExpr", "*", "andexpr", "=", "ctx", "->", "and_", "(", "", ",", "load1"], "ground_truth": [",", "load2", ")", ";"], "File": "ARMALFWriter", "Func": "tTST_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35920, "Length": 115, "Cover_Rate": 0.6149732620320856} {"Template_token": ["", "SExpr", "*", "load1", "=", "ctx", "->", "load", "(", "", ",", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "SExpr", "*", "load2", "=", "ctx", "->", "load", "(", "", ",", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "SExpr", "*", "andexpr", "=", "ctx", "->", "and_", "(", "", ",", "load1", ",", "load2", ")", ";", "SExpr", "*", "stor", "=", "calcNZCV", "(", "ctx", ",", "load1", ",", "load2", ",", "andexpr", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ",", "", ",", "", ",", "", ")", ";", "alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")"], "ground_truth": [",", "stor", ")", ";"], "File": "ARMALFWriter", "Func": "tTST_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35921, "Length": 119, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "string", "SP", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "auto", "I", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "I", "*", "", "*", "", ")", ";", "SExpr", "*", "Reg_times_8", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ","], "ground_truth": ["ctx", "->", "load", "(", "", ",", "SP", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";"], "File": "ARMALFWriter", "Func": "t_addrmode_is2_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35922, "Length": 92, "Cover_Rate": 0.44660194174757284} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "SP", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "auto", "I", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "I", "*", "", "*", "", ")", ";", "SExpr", "*", "Reg_times_8", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "SP", ")", ",", "ctx", "->", "dec_unsigned", "(", ""], "ground_truth": [",", "", ")", ")", ")", ";"], "File": "ARMALFWriter", "Func": "t_addrmode_is2_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35923, "Length": 138, "Cover_Rate": 0.6699029126213593} {"Template_token": ["", "static", "SExpr", "*", "t_addrmode_rr_customALF", "(", "const", "MachineInstr", "&", "MI", ",", "ALFStatementGroup", "&", "alfbb", ",", "ALFContext", "*", "ctx", ",", "string", "label", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "Reg", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "string", "RegOff", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "RegOff", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "SExpr", "*", "bytes_to_bits", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "Reg", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "SExpr", "*", "add", "=", "ctx", "->", "add", "(", "", ",", "bytes_to_bits", ",", "offset", ",", "", ")", ";", "return", "ctx", "->", "list", "(", "", ")", "->", "append", "(", "", ")", "->", "append"], "ground_truth": ["(", "ctx", "->", "fref", "(", "", ")", ")", "->", "append", "(", "add", ")", ";"], "File": "ARMALFWriter", "Func": "t_addrmode_rr_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35924, "Length": 235, "Cover_Rate": 0.9957627118644068} {"Template_token": ["", "string", "Reg", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "string", "RegOff", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "RegOff", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "SExpr", "*", "bytes_to_bits", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "Reg", ")", ",", "ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";", "SExpr", "*", "add", "=", "ctx", "->", "add", "(", ""], "ground_truth": [",", "bytes_to_bits", ",", "offset", ",", "", ")", ";"], "File": "ARMALFWriter", "Func": "t_addrmode_rr_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35925, "Length": 139, "Cover_Rate": 0.5889830508474576} {"Template_token": ["", "static", "SExpr", "*", "t_addrmode_sp_customALF", "(", "const", "MachineInstr", "&", "MI", ",", "ALFStatementGroup", "&", "alfbb", ",", "ALFContext", "*", "ctx", ",", "string", "label", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "SP", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "auto", "I", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "I"], "ground_truth": ["*", "", "*", "", ")", ";"], "File": "ARMALFWriter", "Func": "t_addrmode_sp_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35926, "Length": 118, "Cover_Rate": 0.5728155339805825} {"Template_token": ["", "auto", "I", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "SExpr", "*", "offset", "=", "ctx", "->", "dec_unsigned", "(", "", ",", "I", "*", "", "*", "", ")", ";", "SExpr", "*", "SP_times_8", "=", "ctx", "->", "select", "(", "", ",", "", ",", "", ",", "ctx", "->", "u_mul", "(", "", ",", "", ",", "ctx", "->", "load", "(", "", ",", "SP", ")", ","], "ground_truth": ["ctx", "->", "dec_unsigned", "(", "", ",", "", ")", ")", ")", ";"], "File": "ARMALFWriter", "Func": "t_addrmode_sp_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35927, "Length": 73, "Cover_Rate": 0.35436893203883496} {"Template_token": ["", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "DataSize", "&&", "", ")", ";", "assert", "(", "NumBytes", "<=", "FullSizeBytes", "&&", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "("], "ground_truth": ["i", "*", "", ")", ")", "&", "", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35928, "Length": 122, "Cover_Rate": 0.6853932584269663} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createBEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&"], "ground_truth": ["TT", ",", "StringRef", "CPU", ")", "{"], "File": "ARMAsmBackend (2)1", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35929, "Length": 25, "Cover_Rate": 0.625} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ","], "ground_truth": ["true", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35930, "Length": 14, "Cover_Rate": 0.35} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ","], "ground_truth": ["CPU", ",", "true", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35931, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createThumbBEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ","], "ground_truth": ["StringRef", "CPU", ")", "{"], "File": "ARMAsmBackend (2)1", "Func": "createThumbBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35932, "Length": 25, "Cover_Rate": 0.625} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createThumbLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "return", "createAsmBackend", "(", "T", ",", "MRI", ","], "ground_truth": ["TT", ",", "CPU", ",", "true", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "createThumbLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35933, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU"], "ground_truth": [",", "true", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "createThumbLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35934, "Length": 14, "Cover_Rate": 0.35} {"Template_token": ["", "bool", "AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "reasonForFixupRelaxation", "(", "Fixup"], "ground_truth": [",", "Value", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "fixupNeedsRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35935, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "bool", "AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "reasonForFixupRelaxation", "(", "Fixup"], "ground_truth": [",", "Value", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "fixupNeedsRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35936, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "if", "(", "RegOffsets", ".", "lookup", "(", "", ")", "!=", "(", "-", "", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "StackAdjust", "<<", "", "<<", "CFARegisterOffset", "<<", "", "<<", "RegOffsets", "[", "", "]", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "if", "(", "RegOffsets", ".", "lookup", "(", "", ")", "!=", "(", "-", "", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "uint32_t", "CompactUnwindEncoding", "=", "CU", "::", "UNWIND__MODE_FRAME", ";", "switch", "(", "StackAdjust", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "default", ":", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "StackAdjust", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "static", "struct", "{", "unsigned", "Reg", ";", "unsigned", "Encoding", ";", "}", "GPRCSRegs", "[", "]", "=", "{", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R6", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R5", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R4", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R12", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R11", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R10", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R9", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R8", "}", "}", ";", "int", "CurOffset", "=", "-", "", "-", "StackAdjust", ";", "for", "(", "auto", "CSReg", ":", "GPRCSRegs", ")", "{", "auto", "Offset", "=", "RegOffsets", ".", "find", "(", "CSReg", ".", "Reg", ")", ";", "if", "(", "Offset", "==", "RegOffsets", ".", "end", "(", ")", ")", "continue", ";", "int", "RegOffset", "=", "Offset", "->", "second", ";", "if", "(", "RegOffset", "!=", "CurOffset", "-", "", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "MRI", ".", "getName", "(", "CSReg", ".", "Reg", ")", "<<", "", "<<", "RegOffset", "<<", "", "<<", "CurOffset", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "CompactUnwindEncoding", "|=", "CSReg", ".", "Encoding", ";", "CurOffset", "-=", "", ";", "}", "if", "(", "FloatRegCount", "==", "", ")", "return", "CompactUnwindEncoding", ";", "CompactUnwindEncoding", "&=", "~", "CU", "::", "UNWIND__MODE_MASK", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND__MODE_FRAME_D", ";", "if", "(", "FloatRegCount", ">", "", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "FloatRegCount", "<<", "", ")", ";", "return", "CU", "::"], "ground_truth": ["UNWIND__MODE_DWARF", ";"], "File": "ARMAsmBackend (2)1", "Func": "generateCompactUnwindEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35937, "Length": 390, "Cover_Rate": 0.3991811668372569} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMAsmBackend (2)1", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35938, "Length": 75, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMAsmBackend (2)1", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35939, "Length": 63, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend"], "ground_truth": ["::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35940, "Length": 328, "Cover_Rate": 0.4639321074964639} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend (2)1", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35941, "Length": 75, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case"], "ground_truth": ["", ":"], "File": "ARMAsmBackend (2)1", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35942, "Length": 58, "Cover_Rate": 0.46774193548387094} {"Template_token": ["", "void", "AsmBackend", "::", "handleAssemblerFlag", "(", "MCAssemblerFlag", "Flag", ")", "{", "switch", "(", "Flag", ")", "{", "default", ":", "break", ";", "case", "MCAF_Code16", ":", "setIsThumb", "(", "true", ")", ";", "break", ";", "case"], "ground_truth": ["MCAF_Code32", ":"], "File": "ARMAsmBackend (2)1", "Func": "handleAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35943, "Length": 31, "Cover_Rate": 0.775} {"Template_token": ["", "}", "else", "{", "Value", "=", "(", "SecondHalf", "&", "", ")", ";", "Value", "|=", "(", "FirstHalf", "&", "", ")", "<<", "", ";", "}", "return", "Value"], "ground_truth": [";"], "File": "ARMAsmBackend (2)1", "Func": "joinHalfWords", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35944, "Length": 25, "Cover_Rate": 0.3787878787878788} {"Template_token": ["", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "IsResolved", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{", "assert", "(", "Sym", "&&", "", ")", ";", "if", "(", "Sym", "->", "isExternal", "(", ")", "||", "Value", ">=", "", ")", "IsResolved", "=", "false", ";", "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", ")", "IsResolved", "=", "false", ";", "(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "false", ",", "&", "Asm", ".", "getContext", "(", ")"], "ground_truth": [",", "IsLittleEndian", ",", "IsResolved", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35945, "Length": 132, "Cover_Rate": 0.44745762711864406} {"Template_token": ["", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", ">", "", "||", "Offset", "<", "-", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", ">", "", "||", "Offset", "<", "-", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", "&", ""], "ground_truth": [")", "return", "", ";"], "File": "ARMAsmBackend (2)1", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35946, "Length": 84, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "OS", "<<", "", ";", "report_fatal_error", "(", "", "+", "OS", ".", "str", "(", ")", ")", ";", "}", "if", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "RelaxedOp", "==", "", ")", "{", "Res", ".", "setOpcode", "(", "RelaxedOp", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMAsmBackend (2)1", "Func": "relaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35947, "Length": 60, "Cover_Rate": 0.36809815950920244} {"Template_token": ["", "static", "uint32_t", "swapHalfWords", "(", "uint32_t", "Value", ",", "bool", "IsLittleEndian", ")", "{", "if", "(", "IsLittleEndian", ")", "{", "uint32_t", "Swapped", "=", "(", "Value", "&", "", ")", ">>", "", ";", "Swapped", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "return", "Swapped", ";", "}", "else", "return"], "ground_truth": ["Value", ";"], "File": "ARMAsmBackend (2)1", "Func": "swapHalfWords", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35948, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "static", "MCAsmBackend", "*", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ",", "", "Endian", ")", "{", "const", "Triple", "&", "TheTriple", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")"], "ground_truth": [")", "{"], "File": "ARMAsmBackend (2)2", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35949, "Length": 49, "Cover_Rate": 0.30246913580246915} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "STI", ",", "MRI"], "ground_truth": [",", "Options", ",", "", ")", ";"], "File": "ARMAsmBackend (2)2", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35950, "Length": 14, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "STI", ","], "ground_truth": ["MRI", ",", "Options", ",", "", ")", ";"], "File": "ARMAsmBackend (2)2", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35951, "Length": 14, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "case", "FK_Data_1", ":", "return", "", ";", "case", "FK_Data_2", ":", "return", "", ";", "case", "FK_Data_4", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMAsmBackend (2)2", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35952, "Length": 87, "Cover_Rate": 0.48066298342541436} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_SecRel_2", ":", "return", "", ";", "case", "FK_SecRel_4", ":", "return"], "ground_truth": ["", ";"], "File": "ARMAsmBackend (2)2", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35953, "Length": 69, "Cover_Rate": 0.345} {"Template_token": ["", "case", "", "::", "V5TEJ", ":", "return", "MachO", "::", "CPU_SUBTYPE__V5", ";", "case", "", "::", "V6", ":", "case", "", "::", "V6K", ":", "return", "MachO", "::", "CPU_SUBTYPE__V6", ";", "case", "", "::", "V7A", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7", ";", "case", "", "::", "V7S", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7S", ";", "case", "", "::", "V7K", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7K", ";", "case", "", "::", "V6M", ":", "return", "MachO", "::", "CPU_SUBTYPE__V6M", ";", "case", "", "::", "V7M", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7M", ";", "case", "", "::", "V7EM", ":", "return", "MachO", "::"], "ground_truth": ["CPU_SUBTYPE__V7EM", ";"], "File": "ARMAsmBackend (2)2", "Func": "getMachOSubTypeFromArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35954, "Length": 85, "Cover_Rate": 0.5151515151515151} {"Template_token": ["", "return", "MachO", "::", "CPU_SUBTYPE__V7", ";", "case", "", "::", "V4T", ":", "return", "MachO", "::", "CPU_SUBTYPE__V4T", ";", "case", "", "::", "V5T", ":", "case", "", "::", "V5TE", ":", "case", "", "::", "V5TEJ", ":", "return", "MachO", "::", "CPU_SUBTYPE__V5", ";", "case", "", "::", "V6", ":", "case", "", "::", "V6K", ":", "return", "MachO", "::", "CPU_SUBTYPE__V6", ";", "case", "", "::", "V7A", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7", ";", "case", "", "::", "V7S", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7S", ";", "case", "", "::"], "ground_truth": ["V7K", ":"], "File": "ARMAsmBackend (2)2", "Func": "getMachOSubTypeFromArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35955, "Length": 75, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "bool", "AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ",", "STI", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmBackend (2)2", "Func": "mayNeedRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35956, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "}", "if", "(", "Sym", "&&", "Sym", "->", "isELF", "(", ")", ")", "{", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", ")", ")", "return", "true", ";", "if", "(", "!", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";", "}", "}", "if", "(", "A", "&&", "(", "FixupKind", "==", "", "||", "FixupKind", "==", ""], "ground_truth": ["||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", ")", "return", "true", ";"], "File": "ARMAsmBackend (2)2", "Func": "shouldForceRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35957, "Length": 120, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "const", "uint16_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "Thumb2_16bitNopEncoding", ":", "Thumb1_16bitNopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "", "::", "write", "(", "OS", ",", "nopEncoding", ",", "Endian", ")", ";", "if", "(", "Count", "&", "", ")", "OS", "<<", "'\\0'", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "v6T2_NopEncoding", ":", "v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "", "::", "write", "(", "OS", ",", "nopEncoding", ",", "Endian", ")", ";", "switch", "(", "Count", "%", "", ")", "{", "default", ":", "break", ";", "case", "", ":", "OS", "<<", "'\\0'", ";", "break", ";", "case", "", ":", "OS", ".", "write", "(", "", ",", "", ")", ";", "break", ";", "case", "", ":", "OS", ".", "write", "(", "", ",", "", ")", ";", "break", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMAsmBackend (2)2", "Func": "writeNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35958, "Length": 154, "Cover_Rate": 0.7549019607843137} {"Template_token": ["", "}", "if", "(", "Ctx", "&&", "", "(", "Value", ")", "==", "-", "", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "", "(", "Value", ")", "|", "(", "opc", "<<", "", ")", ";", "}", "case", "", ":", "{", "Value", "-=", "", ";", "unsigned", "opc", "=", "", ";", "if", "(", "(", "int64_t", ")", "Value", "<", "", ")", "{", "Value", "=", "-", "Value", ";", "opc", "=", "", ";", "}", "uint32_t", "out", "=", "(", "opc", "<<", "", ")", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint64_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "&", "(", "(", "Value", "-", "", ")", ">>", "", ")", ";", "case", "", ":", "{", "Value", "=", "Value", "-", "", ";", "Value", ">>=", "", ";", "uint32_t", "out", "=", "", ";", "bool", "I", "=", "Value", "&", "", ";", "bool", "J1", "=", "Value", "&", "", ";", "bool", "J2", "=", "Value", "&", "", ";", "J1", "^=", "I", ";", "J2", "^=", "I", ";", "out", "|=", "I", "<<", "", ";", "out", "|=", "!", "J1", "<<", "", ";", "out", "|=", "!", "J2", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint64_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "{", "Value", "=", "Value", "-", "", ";", "Value", ">>=", "", ";", "uint64_t", "out", "=", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "out", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint32_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "{", "uint32_t", "offset", "=", "(", "Value", "-", "", ")", ">>", "", ";", "uint32_t", "signBit", "=", "(", "offset", "&", "", ")", ">>", "", ";", "uint32_t", "I1Bit", "=", "(", "offset", "&", "", ")", ">>", "", ";", "uint32_t", "J1Bit", "=", "(", "I1Bit", "^", "", ")", "^", "signBit", ";", "uint32_t", "I2Bit", "=", "(", "offset", "&", "", ")", ">>", "", ";", "uint32_t", "J2Bit", "=", "(", "I2Bit", "^", "", ")", "^", "signBit", ";", "uint32_t", "imm10Bits", "=", "(", "offset", "&", "", ")", ">>", "", ";", "uint32_t", "imm11Bits", "=", "(", "offset", "&", "", ")", ";", "uint32_t", "Binary"], "ground_truth": ["=", "", ";"], "File": "ARMAsmBackend (2)", "Func": "adjustFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35959, "Length": 460, "Cover_Rate": 0.33117350611951046} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "object", "::", "mach", "::", "CPUSubtype", "st", ")", ":", "AsmBackend", "("], "ground_truth": ["T", ",", "TT", ")", ",", "Subtype", "(", "st", ")", "{"], "File": "ARMAsmBackend (2)", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35960, "Length": 31, "Cover_Rate": 0.8611111111111112} {"Template_token": ["", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";", "return", "Infos", "[", "Kind", "-"], "ground_truth": ["FirstTargetFixupKind", "]", ";"], "File": "ARMAsmBackend (2)", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35961, "Length": 419, "Cover_Rate": 0.9928909952606635} {"Template_token": ["", "static", "unsigned", "getFixupKindNumBytes", "(", "unsigned", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_1", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMAsmBackend (2)", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35962, "Length": 110, "Cover_Rate": 0.5851063829787234} {"Template_token": ["", "unsigned", "getNumFixupKinds", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmBackend (2)", "Func": "getNumFixupKinds", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35963, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "switch", "(", "Flag", ")", "{", "default", ":", "break", ";", "case", "MCAF_Code16", ":", "setIsThumb", "(", "true", ")", ";", "break", ";", "case", "MCAF_Code32", ":", "setIsThumb", "(", "false"], "ground_truth": [")", ";"], "File": "ARMAsmBackend (2)", "Func": "handleAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35964, "Length": 27, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "return", "(", "STI", "->", "getFeatureBits", "(", ")", "&"], "ground_truth": ["", ")", "!=", "", ";"], "File": "ARMAsmBackend (2)", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35965, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "bool", "isThumb", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmBackend (2)", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35966, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "isThumb", "(", ")", "const", "{", "return"], "ground_truth": ["isThumbMode", ";"], "File": "ARMAsmBackend (2)", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35967, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst"], "ground_truth": [")", "const", "{"], "File": "ARMAsmBackend (2)", "Func": "mayNeedRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35968, "Length": 12, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "RelaxedOp", "==", "Inst", ".", "getOpcode", "(", ")", ")", "{", "SmallString", "<", "", ">", "Tmp", ";", "raw_svector_ostream", "OS", "(", "Tmp", ")", ";", "Inst", ".", "dump_pretty", "("], "ground_truth": ["OS", ")", ";"], "File": "ARMAsmBackend (2)", "Func": "relaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35969, "Length": 42, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "void", "setIsThumb", "(", "bool", "it"], "ground_truth": [")", "{"], "File": "ARMAsmBackend (2)", "Func": "setIsThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35970, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "v6T2_NopEncoding", ":", "v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "", ")", "{", "default", ":", "break", ";", "case", "", ":", "OW", "->", "Write8", "(", "", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmBackend (2)", "Func": "writeNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35971, "Length": 67, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "~", "AsmBackend", "(", ")", "{", "delete", "STI"], "ground_truth": [";"], "File": "ARMAsmBackend (2)", "Func": "~ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35972, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "~", "AsmBackend", "("], "ground_truth": [")", "{"], "File": "ARMAsmBackend (2)", "Func": "~ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35973, "Length": 5, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "void", "AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Kind", ")", ";", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Asm", ",", "Fixup", ",", "Target", ",", "Value", ",", "IsResolved", ",", "Ctx", ",", "STI", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "Endian", "=="], "ground_truth": ["", ")", "{"], "File": "ARMAsmBackend10", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35974, "Length": 134, "Cover_Rate": 0.5877192982456141} {"Template_token": ["", "static", "const", "char", "*", "checkPCRelOffset", "(", "uint64_t", "Value", ",", "int64_t", "Min", ",", "int64_t", "Max", ")", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", "<", "Min", "||", "Offset", ">", "Max", ")", "return", "", ";", "return", "nullptr"], "ground_truth": [";"], "File": "ARMAsmBackend10", "Func": "checkPCRelOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35975, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "static", "MCAsmBackend", "*", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ",", "", "Endian", ")", "{", "const", "Triple", "&", "TheTriple", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMAsmBackend10", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35976, "Length": 56, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "StackAdjust", "<<", "", "<<", "CFARegisterOffset", "<<", "", "<<", "RegOffsets", "[", "", "]", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "if", "(", "RegOffsets", ".", "lookup", "(", "", ")", "!=", "(", "-", "", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "uint32_t", "CompactUnwindEncoding", "=", "CU", "::", "UNWIND__MODE_FRAME", ";", "switch", "(", "StackAdjust", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "case", "", ":", "CompactUnwindEncoding", "|=", "", ";", "break", ";", "default", ":", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "StackAdjust", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "static", "struct", "{", "unsigned", "Reg", ";", "unsigned", "Encoding", ";", "}", "GPRCSRegs", "[", "]", "=", "{", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R6", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R5", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_FIRST_PUSH_R4", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R12", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R11", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R10", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R9", "}", ",", "{", "", ",", "CU", "::", "UNWIND__FRAME_SECOND_PUSH_R8", "}", "}", ";", "int", "CurOffset", "=", "-", "", "-", "StackAdjust", ";", "for", "(", "auto", "CSReg", ":", "GPRCSRegs", ")", "{", "auto", "Offset", "=", "RegOffsets", ".", "find", "(", "CSReg", ".", "Reg", ")", ";", "if", "(", "Offset", "==", "RegOffsets", ".", "end", "(", ")", ")", "continue", ";", "int", "RegOffset", "=", "Offset", "->", "second", ";", "if", "(", "RegOffset", "!=", "CurOffset", "-", "", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "MRI", ".", "getName", "(", "CSReg", ".", "Reg", ")", "<<", "", "<<", "RegOffset", "<<", "", "<<", "CurOffset", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "CompactUnwindEncoding", "|=", "CSReg", ".", "Encoding", ";", "CurOffset", "-=", "", ";", "}", "if", "(", "FloatRegCount", "==", "", ")", "return", "CompactUnwindEncoding", ";", "CompactUnwindEncoding", "&=", "~", "CU", "::", "UNWIND__MODE_MASK", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND__MODE_FRAME_D", ";", "if", "(", "FloatRegCount", ">"], "ground_truth": ["", ")", "{"], "File": "ARMAsmBackend10", "Func": "generateCompactUnwindEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35977, "Length": 351, "Cover_Rate": 0.35816326530612247} {"Template_token": ["", "unsigned", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Default", "(", "-", "", ")", ";", "if", "(", "Type", "==", "-", "", ")", "return", "None", ";", "return", "static_cast", "<", "MCFixupKind", ">", "(", "FirstLiteralRelocationKind", "+"], "ground_truth": ["Type", ")", ";"], "File": "ARMAsmBackend10", "Func": "getFixupKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35978, "Length": 40, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_1", ":", "return", "", ";", "case", "FK_Data_2", ":", "return", "", ";", "case", "FK_Data_4", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend10", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35979, "Length": 112, "Cover_Rate": 0.5067873303167421} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend10", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35980, "Length": 81, "Cover_Rate": 0.3446808510638298} {"Template_token": ["", "bool", "hasNOP", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmBackend10", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35981, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "hasNOP", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMAsmBackend10", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35982, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", ">", "", "||", "Offset", "<", "-", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", "&", "", ")", "return", "", ";", "else", "if", "(", "Offset", ">", "", "||", "Offset", "<", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "{", "int64_t", "Offset", "=", "(", "Value", "&", "~", "", ")", ";", "if", "(", "Offset", "==", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "", ",", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "", ")", ";", "case", "", ":", "{", "if", "(", "Value", "!=", "", "&&", "Value", "!=", "", ")", "return", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", "nullptr"], "ground_truth": [";"], "File": "ARMAsmBackend10", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35983, "Length": 213, "Cover_Rate": 0.7123745819397993} {"Template_token": ["", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", ">", "", "||", "Offset", "<", "-", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", "&", "", ")", "return", "", ";", "else", "if", "(", "Offset", ">", "", "||", "Offset", "<", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "{", "int64_t", "Offset", "=", "(", "Value", "&", "~", "", ")", ";", "if", "(", "Offset", "==", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "", ",", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend10", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35984, "Length": 127, "Cover_Rate": 0.42474916387959866} {"Template_token": ["", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "IsPCRel", ",", "Ctx", ",", "IsLittleEndian", ",", "true", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmBackend11", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35985, "Length": 56, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "!", "IsLittleEndian", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "DataSize", "&&", "", ")", ";", "assert", "(", "NumBytes", "<=", "FullSizeBytes", "&&", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "FullSizeBytes", "-"], "ground_truth": ["", "-", "i", ")", ";"], "File": "ARMAsmBackend11", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35986, "Length": 70, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU"], "ground_truth": [",", "Options", ",", "false", ")", ";"], "File": "ARMAsmBackend11", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35987, "Length": 16, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ","], "ground_truth": ["Options", ",", "true", ")", ";"], "File": "ARMAsmBackend11", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35988, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU"], "ground_truth": [",", "Options", ",", "true", ")", ";"], "File": "ARMAsmBackend11", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35989, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU"], "ground_truth": [",", "Options", ",", "false", ")", ";"], "File": "ARMAsmBackend11", "Func": "createThumbBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35990, "Length": 16, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createThumbLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&"], "ground_truth": ["TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "File": "ARMAsmBackend11", "Func": "createThumbLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35991, "Length": 30, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createThumbLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple"], "ground_truth": ["&", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "File": "ARMAsmBackend11", "Func": "createThumbLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35992, "Length": 30, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "InfosBE", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds"], "ground_truth": ["(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend11", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35993, "Length": 405, "Cover_Rate": 0.499383477188656} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "const", "static", "MCFixupKindInfo", "InfosBE", "["], "ground_truth": ["", "]", "=", "{"], "File": "ARMAsmBackend11", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35994, "Length": 375, "Cover_Rate": 0.4623921085080148} {"Template_token": ["", "if", "(", "Sym", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "IsResolved", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{", "assert", "(", "Sym", "&&", "", ")", ";", "if", "(", "Sym", "->", "isExternal", "(", ")", "||", "Value", ">=", "", ")", "IsResolved", "=", "false", ";", "}", "if", "(", "Sym", "&&", "Sym", "->", "isELF", "(", ")", ")", "{", "unsigned", "Type", "=", "dyn_cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "", ")", ")", "IsResolved", "="], "ground_truth": ["false", ";"], "File": "ARMAsmBackend11", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35995, "Length": 122, "Cover_Rate": 0.40131578947368424} {"Template_token": ["", "SmallString", "<", "", ">", "Tmp", ";", "raw_svector_ostream", "OS", "(", "Tmp", ")", ";", "Inst", ".", "dump_pretty", "(", "OS", ")", ";", "OS", "<<", "", ";", "report_fatal_error", "(", "", "+", "OS", ".", "str", "(", ")", ")", ";", "}", "if", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "RelaxedOp", "==", "", ")", "{", "Res", ".", "setOpcode", "(", "RelaxedOp", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", ";", "}", "Res", "="], "ground_truth": ["Inst", ";"], "File": "ARMAsmBackend11", "Func": "relaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35996, "Length": 110, "Cover_Rate": 0.6547619047619048} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TheTriple", ",", "StringRef", "CPU", ",", "bool", "isLittle", ")", "{", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType", "CS", "=", "getMachOSubTypeFromArch", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ";", "return", "new", "AsmBackendDarwin", "(", "T", ",", "TheTriple", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmBackend12", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35997, "Length": 92, "Cover_Rate": 0.6301369863013698} {"Template_token": ["", "return", "MachO", "::", "CPU_SUBTYPE__V6", ";", "case", "", ":", "return", "MachO", "::", "CPU_SUBTYPE__V5", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ";", "case", "", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7", ";", "case", "", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7S", ";", "case", "", ":", "return", "MachO", "::", "CPU_SUBTYPE__V7K", ";", "case", "", ":", "case", "", ":", "return", "MachO", "::", "CPU_SUBTYPE__V6M", ";", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend12", "Func": "getMachOSubTypeFromArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35998, "Length": 68, "Cover_Rate": 0.4276729559748428} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value"], "ground_truth": [">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "File": "ARMAsmBackend13", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 35999, "Length": 36, "Cover_Rate": 0.3364485981308411} {"Template_token": ["", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V5TEJ", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V6", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7F", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7K", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7S", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "assert", "(", "", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";", "return", "new", "ELFAsmBackend", "(", "T", ",", "TT", ",", "OSABI"], "ground_truth": [")", ";"], "File": "ARMAsmBackend13", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36000, "Length": 229, "Cover_Rate": 0.7736486486486487} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "{", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V4T", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V5TEJ", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V6", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7F", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7K", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7S", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V7", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "assert", "(", "", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT"], "ground_truth": [")", ".", "getOS", "(", ")", ")", ";"], "File": "ARMAsmBackend13", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36001, "Length": 260, "Cover_Rate": 0.8783783783783784} {"Template_token": ["", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";", "return", "new", "AsmBackendDarwin", "(", "T", ",", "TT", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "new", "AsmBackendWinCOFF", "(", "T", ",", "TT", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";", "if", "(", "TheTriple", ".", "isOSNaCl", "(", ")", ")", "return", "new", "AsmBackendNaClELF", "(", "T", ",", "TT", ","], "ground_truth": ["OSABI", ",", "isLittle", ")", ";"], "File": "ARMAsmBackend14", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36002, "Length": 227, "Cover_Rate": 0.8284671532846716} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT"], "ground_truth": [",", "CPU", ",", "false", ")", ";"], "File": "ARMAsmBackend14", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36003, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT"], "ground_truth": [",", "CPU", ",", "true", ")", ";"], "File": "ARMAsmBackend14", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36004, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "false"], "ground_truth": [")", ";"], "File": "ARMAsmBackend14", "Func": "createThumbBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36005, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createThumbLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&"], "ground_truth": ["MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{"], "File": "ARMAsmBackend14", "Func": "createThumbLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36006, "Length": 23, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "}", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "return", "Offset", ">", "", "||", "Offset", "<", "-", "", ";", "}", "case", "", ":", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "return", "Offset", ">", "", "||", "Offset", "<", "", "||", "Offset", "&", "", ";", "}", "case", "", ":", "int64_t", "Offset", "=", "(", "Value", "&", "~", "", ")", ";", "return", "Offset", "==", "", ";", "}", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMAsmBackend14", "Func": "fixupNeedsRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36007, "Length": 81, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend14", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36008, "Length": 42, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "RelaxedOp", "==", "Inst", ".", "getOpcode", "(", ")", ")", "{", "SmallString", "<", "", ">", "Tmp", ";", "raw_svector_ostream", "OS", "(", "Tmp", ")", ";", "Inst", ".", "dump_pretty", "(", "OS", ")", ";", "OS", "<<", "", ";", "report_fatal_error", "(", "", "+", "OS", ".", "str", "(", ")", ")", ";", "}", "if", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "RelaxedOp", "==", "", ")", "{", "Res", ".", "setOpcode", "("], "ground_truth": ["RelaxedOp", ")", ";"], "File": "ARMAsmBackend14", "Func": "relaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36009, "Length": 90, "Cover_Rate": 0.5521472392638037} {"Template_token": ["", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Asm", ",", "Fixup", ",", "Target", ",", "Value", ",", "IsResolved", ",", "Ctx", ",", "IsLittleEndian", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "assert", "(", "NumBytes", "<=", "FullSizeBytes", "&&", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes"], "ground_truth": [";", "++", "i", ")", "{"], "File": "ARMAsmBackend15", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36010, "Length": 134, "Cover_Rate": 0.6473429951690821} {"Template_token": ["", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAsmBackend18", "Func": "ApplyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36011, "Length": 52, "Cover_Rate": 0.46846846846846846} {"Template_token": ["", "return", "createMachObjectWriter", "(", "new", "MachObjectWriter", "(", "false", ",", "object", "::", "mach", "::", "CTM_", ",", "object", "::", "mach", "::"], "ground_truth": ["CS_V7", ")", ",", "OS", ",", "true", ")", ";"], "File": "ARMAsmBackend18", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36012, "Length": 26, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "TargetAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "("], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMAsmBackend18", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36013, "Length": 359, "Cover_Rate": 0.9702702702702702} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend18", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36014, "Length": 84, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "AsmBackend", "::", "MayNeedRelaxation", "(", "const", "MCInst", "&"], "ground_truth": ["Inst", ")", "const", "{"], "File": "ARMAsmBackend18", "Func": "MayNeedRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36015, "Length": 12, "Cover_Rate": 0.75} {"Template_token": ["", "void", "AsmBackend", "::", "RelaxInstruction", "(", "const", "MCInst", "&"], "ground_truth": ["Inst", ",", "MCInst", "&", "Res", ")", "const", "{"], "File": "ARMAsmBackend18", "Func": "RelaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36016, "Length": 16, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "case", "", ":", "OW", "->", "Write8", "(", "", ")", ";", "break", ";", "case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "break", ";", "case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "OW", "->", "Write8", "(", "", ")", ";", "break", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmBackend18", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36017, "Length": 47, "Cover_Rate": 0.30718954248366015} {"Template_token": ["", "}", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "", ")", ";", "switch", "(", "Count", "%", "", ")", "{", "default", ":", "break", ";", "case", "", ":", "OW", "->", "Write8", "(", "", ")", ";", "break", ";", "case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "break", ";", "case", "", ":", "OW", "->", "Write16", "(", "", ")", ";", "OW", "->", "Write8", "(", ""], "ground_truth": [")", ";", "break", ";"], "File": "ARMAsmBackend18", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36018, "Length": 83, "Cover_Rate": 0.5424836601307189} {"Template_token": ["", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Asm", ",", "Fixup", ",", "Target", ",", "Value", ",", "IsPCRel", ",", "Ctx", ",", "IsLittleEndian", ",", "true", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "Data", "."], "ground_truth": ["size", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend19", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36019, "Length": 99, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "STI", "->", "getFeatureBits", "(", ")"], "ground_truth": ["[", "", "]", ";"], "File": "ARMAsmBackend19", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36020, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "void", "AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Asm", ",", "Fixup", ",", "Target", ",", "Value", ",", "IsResolved", ",", "Ctx", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "Endian", "==", "", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmBackend21", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36021, "Length": 125, "Cover_Rate": 0.589622641509434} {"Template_token": ["", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "HasV8MBaselineOps", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMAsmBackend21", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36022, "Length": 48, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "unsigned", "AsmBackend", "::", "getRelaxedOpcode", "(", "unsigned", "Op", ")", "const", "{", "bool", "HasThumb2", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";", "bool", "HasV8MBaselineOps", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ";", "switch", "(", "Op", ")", "{", "default", ":", "return", "Op", ";", "case", "", ":", "return", "HasThumb2", "?", "(", "unsigned", ")", "", ":", "Op", ";", "case"], "ground_truth": ["", ":"], "File": "ARMAsmBackend21", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36023, "Length": 60, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "out", "|=", "(", "Value", "&", "", ")", ";", "uint64_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "{", "Value", "=", "Value", "-", "", ";", "Value", ">>=", "", ";", "uint64_t", "out", "=", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "out", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint32_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "{", "unsigned", "isNeg", "=", "(", "int64_t", "(", "Value", ")", "<", "", ")", "?", "", ":", "", ";", "uint32_t", "Binary", "=", "", ";", "Value", "=", "", "&", "(", "(", "Value", "-", "", ")", ">>", "", ")", ";", "Binary", "=", "(", "Value", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "Binary", "|=", "isNeg", "<<", "", ";", "return", "Binary", ";", "}", "case", "", ":", "{", "unsigned", "isNeg", "=", "(", "int64_t", "(", "Value", ")", "<", "", ")", "?", "", ":", "", ";", "uint32_t", "Binary", "=", "", ";", "Value", "=", "", "&", "(", "(", "Value", "-", "", ")", ">>", "", ")", ";", "Binary", "=", "(", "Value", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "Binary", "|=", "isNeg", "<<", "", ";", "return", "Binary", ";", "}", "case", "", ":", "return", "(", "(", "Value", "-", "", ")", ">>", "", ")", "&", "", ";", "case", "", ":", "{", "uint32_t", "Binary", "=", "(", "Value", "-", "", ")", ">>", "", ";", "return", "(", "(", "Binary", "&", "", ")", "<<", "", ")", "|", "(", "(", "Binary", "&", "", ")", "<<", "", ")", ";", "}", "case", "", ":", "return", "(", "(", "Value", "-", "", ")", ">>", "", ")", "&", "", ";", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend22", "Func": "adjustFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36024, "Length": 335, "Cover_Rate": 0.3157398680490104} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ","], "ground_truth": ["TT", ",", "CS", ")", ";"], "File": "ARMAsmBackend23", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36025, "Length": 163, "Cover_Rate": 0.7836538461538461} {"Template_token": ["", "return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_", ","], "ground_truth": ["Subtype", ")", ";"], "File": "ARMAsmBackend23", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36026, "Length": 14, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ")", ",", "Subtype"], "ground_truth": ["(", "st", ")", "{"], "File": "ARMAsmBackend23", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36027, "Length": 29, "Cover_Rate": 0.8529411764705882} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ")", ",", "Subtype", "(", "st", ")", "{", "HasDataInCodeSupport", "=", "true"], "ground_truth": [";"], "File": "ARMAsmBackend23", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36028, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind"], "ground_truth": ["]", ";"], "File": "ARMAsmBackend23", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36029, "Length": 400, "Cover_Rate": 0.9456264775413712} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")"], "ground_truth": ["<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend23", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36030, "Length": 401, "Cover_Rate": 0.9479905437352246} {"Template_token": ["", "Optional", "<", "MCFixupKind", ">", "AsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", "&&", "Name"], "ground_truth": ["==", "", ")", "return", "FK_NONE", ";"], "File": "ARMAsmBackend27", "Func": "getFixupKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36031, "Length": 32, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", "&&", "Name", "==", "", ")", "return", "FK_NONE", ";", "return", "MCAsmBackend", "::", "getFixupKind"], "ground_truth": ["(", "Name", ")", ";"], "File": "ARMAsmBackend27", "Func": "getFixupKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36032, "Length": 27, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMAsmBackend27", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36033, "Length": 81, "Cover_Rate": 0.3568281938325991} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo"], "ground_truth": ["::", "FKF_IsPCRel"], "File": "ARMAsmBackend27", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36034, "Length": 444, "Cover_Rate": 0.45445240532241554} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend27", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36035, "Length": 78, "Cover_Rate": 0.3236514522821577} {"Template_token": ["", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_NONE", ":", "return", "", ";", "case", "FK_Data_1", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMAsmBackend27", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36036, "Length": 99, "Cover_Rate": 0.4107883817427386} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ")", ":", "AsmBackend", "(", "T", ")", "{", "HasScatteredSymbols", "=", "true"], "ground_truth": [";"], "File": "ARMAsmBackend28", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36037, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "ELFAsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "_OSType", ")", ":"], "ground_truth": ["AsmBackend", "(", "T", ")", ",", "OSType", "(", "_OSType", ")", "{"], "File": "ARMAsmBackend28", "Func": "ELFARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36038, "Length": 23, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case"], "ground_truth": ["", ":"], "File": "ARMAsmBackend28", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36039, "Length": 38, "Cover_Rate": 0.41304347826086957} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend28", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36040, "Length": 43, "Cover_Rate": 0.4673913043478261} {"Template_token": ["", "virtual", "const", "MCObjectFormat", "&", "getObjectFormat", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmBackend28", "Func": "getObjectFormat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36041, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "if", "(", "isThumb", "(", ")", ")", "{", "assert", "(", "(", "(", "Count", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "Count", "/=", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "Count", ";", "++", "i", ")", "OW", "->", "Write16", "(", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmBackend28", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36042, "Length": 50, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend30", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36043, "Length": 54, "Cover_Rate": 0.3068181818181818} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "InfosBE", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")"], "ground_truth": ["<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend30", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36044, "Length": 395, "Cover_Rate": 0.4993678887484197} {"Template_token": ["", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_1", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend30", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36045, "Length": 60, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "case", "Triple", "::", "MachO", ":", "return", "new", "AsmBackendDarwin", "(", "T", ",", "STI", ",", "MRI", ")", ";", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "new", "AsmBackendWinCOFF", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ".", "isThumb", "(", ")", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "return", "new", "AsmBackendELF", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ".", "isThumb", "(", ")", ",", "OSABI"], "ground_truth": [",", "Endian", ")", ";"], "File": "ARMAsmBackend33", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36046, "Length": 100, "Cover_Rate": 0.625} {"Template_token": ["", "CFARegisterOffset", "=", "Inst", ".", "getOffset", "(", ")", ";", "CFARegister", "=", "*", "MRI", ".", "getLLVMRegNum", "(", "Inst", ".", "getRegister", "(", ")", ",", "true", ")", ";", "break", ";", "case", "MCCFIInstruction", "::", "OpDefCfaOffset", ":", "CFARegisterOffset", "=", "Inst", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MCCFIInstruction", "::", "OpDefCfaRegister", ":", "CFARegister", "=", "*", "MRI", ".", "getLLVMRegNum", "(", "Inst", ".", "getRegister", "(", ")", ",", "true", ")", ";", "break", ";", "case", "MCCFIInstruction", "::", "OpOffset", ":", "Reg", "=", "*", "MRI", ".", "getLLVMRegNum", "(", "Inst", ".", "getRegister", "(", ")", ",", "true", ")", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "RegOffsets", "[", "Reg", "]", "=", "Inst", ".", "getOffset", "(", ")", ";", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "RegOffsets", "[", "Reg", "]", "=", "Inst", ".", "getOffset", "(", ")", ";", "++", "FloatRegCount", ";", "}", "else", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "Inst", ".", "getRegister", "(", ")", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "break", ";", "case", "MCCFIInstruction", "::", "OpRelOffset", ":", "break", ";", "default", ":", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "", "<<", "Inst", ".", "getOperation", "(", ")", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "break", ";", "}", "}", "if", "(", "(", "CFARegister", "==", "", ")", "&&", "(", "CFARegisterOffset", "==", "", ")", ")", "return", "", ";", "if", "(", "CFARegister", "!=", "", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "CFARegister", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "int", "StackAdjust", "=", "CFARegisterOffset", "-", "", ";", "if", "(", "RegOffsets", ".", "lookup", "(", "", ")", "!=", "(", "-", "", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "StackAdjust", "<<", "", "<<", "CFARegisterOffset", "<<", "", "<<", "RegOffsets", "[", "", "]", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "if", "(", "RegOffsets", ".", "lookup", "(", "", ")", "!=", "(", "-", "", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "", ",", "llvm", "::", "dbgs", "(", ")", "<<", "", ")", ";", "return", "CU", "::", "UNWIND__MODE_DWARF", ";", "}", "uint32_t", "CompactUnwindEncoding", "=", "CU", "::", "UNWIND__MODE_FRAME", ";", "switch", "(", "StackAdjust", ")", "{", "case", "", ":", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend33", "Func": "generateCompactUnwindEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36047, "Length": 369, "Cover_Rate": 0.3863874345549738} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_1", ":", "return", "", ";", "case", "FK_Data_2", ":", "return", "", ";", "case", "FK_Data_4", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend33", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36048, "Length": 112, "Cover_Rate": 0.49557522123893805} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ";", "if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "FK_NONE", ")", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return"], "ground_truth": ["MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "ARMAsmBackend33", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36049, "Length": 469, "Cover_Rate": 0.47373737373737373} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend33", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36050, "Length": 84, "Cover_Rate": 0.35} {"Template_token": ["", "unsigned", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__NONE", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__ABS8"], "ground_truth": [")", ".", "Case", "(", "", ",", "ELF", "::", "R__ABS16", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__ABS32", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMAsmBackend35", "Func": "getFixupKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36051, "Length": 55, "Cover_Rate": 0.5188679245283019} {"Template_token": ["", "Optional", "<", "MCFixupKind", ">", "AsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "!", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "return", "None", ";", "unsigned", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__NONE", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__ABS8", ")", ".", "Case", "(", "", ",", "ELF", "::", "R__ABS16"], "ground_truth": [")", ".", "Case", "(", "", ",", "ELF", "::", "R__ABS32", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMAsmBackend35", "Func": "getFixupKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36052, "Length": 84, "Cover_Rate": 0.7924528301886793} {"Template_token": ["", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "{", "object", "::", "mach", "::", "CPUSubtype", "CS", "=", "StringSwitch", "<", "object", "::", "mach", "::", "CPUSubtype", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V4T", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V6", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V6M", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7F"], "ground_truth": [")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7K", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7M", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7S", ")", ".", "Default", "(", "object", "::", "mach", "::", "CS_V7", ")", ";"], "File": "ARMAsmBackend39", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36053, "Length": 164, "Cover_Rate": 0.6381322957198443} {"Template_token": ["", "MachO", "::", "CPUSubType", "CS", "=", "getMachOSubTypeFromArch", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ";", "return", "new", "AsmBackendDarwin", "(", "T", ",", "STI", ",", "MRI", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "new", "AsmBackendWinCOFF", "("], "ground_truth": ["T", ",", "STI", ")", ";"], "File": "ARMAsmBackend3", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36054, "Length": 53, "Cover_Rate": 0.32919254658385094} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createBEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "return", "createAsmBackend", "(", "T", ",", "STI", ","], "ground_truth": ["MRI", ",", "Options", ",", "false", ")", ";"], "File": "ARMAsmBackend3", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36055, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createLEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "return", "createAsmBackend", "(", "T", ",", "STI", ","], "ground_truth": ["MRI", ",", "Options", ",", "true", ")", ";"], "File": "ARMAsmBackend3", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36056, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "STI", ",", "MRI", ","], "ground_truth": ["Options", ",", "true", ")", ";"], "File": "ARMAsmBackend3", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36057, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "createAsmBackend", "(", "T", ",", "STI", ",", "MRI", ","], "ground_truth": ["Options", ",", "false", ")", ";"], "File": "ARMAsmBackend3", "Func": "createThumbBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36058, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createThumbBEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI"], "ground_truth": [",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "File": "ARMAsmBackend3", "Func": "createThumbBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36059, "Length": 27, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "IsPCRel", ",", "nullptr", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":"], "ground_truth": ["(", "FullSizeBytes", "-", "", "-", "i", ")", ";"], "File": "ARMAsmBackend40", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36060, "Length": 101, "Cover_Rate": 0.6733333333333333} {"Template_token": ["", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":"], "ground_truth": ["(", "FullSizeBytes", "-", "", "-", "i", ")", ";"], "File": "ARMAsmBackend40", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36061, "Length": 60, "Cover_Rate": 0.4} {"Template_token": ["", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "new", "WinCOFFAsmBackend", "(", "T", ",", "TT", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";", "return", "new", "ELFAsmBackend", "(", "T", ",", "TT"], "ground_truth": [",", "OSABI", ",", "isLittle", ")", ";"], "File": "ARMAsmBackend40", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36062, "Length": 197, "Cover_Rate": 0.7786561264822134} {"Template_token": ["", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "return", "createELFObjectWriter", "(", "OS", ",", "OSABI", ",", "isLittle", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmBackend40", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36063, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&"], "ground_truth": ["OS", ")", "const", "override", "{"], "File": "ARMAsmBackend40", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36064, "Length": 11, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend40", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36065, "Length": 69, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "A", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")"], "ground_truth": [".", "AliasedSymbol", "(", ")", ";"], "File": "ARMAsmBackend40", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36066, "Length": 136, "Cover_Rate": 0.44299674267100975} {"Template_token": ["", "unsigned", "IsPCRelConstant", "=", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_Constant", ";", "const", "static", "MCFixupKindInfo", "InfosLE", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "}", ",", "{", "", ",", "", ",", "", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo"], "ground_truth": ["::", "FKF_IsPCRel"], "File": "ARMAsmBackend43", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36067, "Length": 448, "Cover_Rate": 0.4609053497942387} {"Template_token": ["", "}", ";", "const", "static", "MCFixupKindInfo", "InfosBE", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ";", "if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "FK_NONE", ")", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return"], "ground_truth": ["MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "ARMAsmBackend44", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36068, "Length": 486, "Cover_Rate": 0.49290060851926976} {"Template_token": ["", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+"], "ground_truth": ["i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "File": "ARMAsmBackend46", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36069, "Length": 56, "Cover_Rate": 0.5045045045045045} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+"], "ground_truth": ["i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "File": "ARMAsmBackend46", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36070, "Length": 36, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ","], "ground_truth": ["", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";"], "File": "ARMAsmBackend46", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36071, "Length": 358, "Cover_Rate": 0.8564593301435407} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<"], "ground_truth": ["getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend48", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36072, "Length": 372, "Cover_Rate": 0.4875491480996068} {"Template_token": ["", "const", "MCFixupKindInfo", "&", "AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "InfosLE", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "const", "static", "MCFixupKindInfo", "InfosBE", "[", ""], "ground_truth": ["]", "=", "{"], "File": "ARMAsmBackend48", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36073, "Length": 372, "Cover_Rate": 0.4875491480996068} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_1", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend48", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36074, "Length": 103, "Cover_Rate": 0.5421052631578948} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";", "return", "Infos", "[", "Kind"], "ground_truth": ["-", "FirstTargetFixupKind", "]", ";"], "File": "ARMAsmBackend49", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36075, "Length": 369, "Cover_Rate": 0.9659685863874345} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_1", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend49", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36076, "Length": 59, "Cover_Rate": 0.34104046242774566} {"Template_token": ["", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "IsPCRel", ",", "Ctx", ",", "IsLittleEndian", ",", "true", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmBackend4", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36077, "Length": 68, "Cover_Rate": 0.35978835978835977} {"Template_token": ["", "unsigned", "FullSizeBytes", ";", "if", "(", "!", "IsLittleEndian", ")", "{", "FullSizeBytes", "=", "getFixupKindContainerSizeBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "(", "Offset", "+", "FullSizeBytes", ")", "<=", "Data", ".", "size", "(", ")", "&&", "", ")", ";", "assert", "(", "NumBytes", "<=", "FullSizeBytes", "&&", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "("], "ground_truth": ["i", "*", "", ")", ")", "&", "", ")", ";"], "File": "ARMAsmBackend4", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36078, "Length": 99, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ";", "const", "MCSymbol", "*", "Sym", "=", "A", "?", "&", "A", "->", "getSymbol", "(", ")", ":", "nullptr", ";", "const", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", "(", ")", ";", "if", "(", "FixupKind", "==", "FK_Data_4", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", "||", "FixupKind", "==", "", ")", "{", "if", "(", "Sym", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "IsResolved", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{", "assert", "(", "Sym", "&&", "", ")", ";", "if", "(", "Sym", "->", "isExternal", "(", ")", "||", "Value"], "ground_truth": [">=", "", ")", "IsResolved", "=", "false", ";"], "File": "ARMAsmBackend4", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36079, "Length": 119, "Cover_Rate": 0.38387096774193546} {"Template_token": ["", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K"], "ground_truth": [")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";"], "File": "ARMAsmBackend51", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36080, "Length": 120, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "A", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "("], "ground_truth": [")", "==", "", ")", "{"], "File": "ARMAsmBackend51", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36081, "Length": 117, "Cover_Rate": 0.40484429065743943} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym", ")", ")", "Value", "|=", "", ";", "}", "}", "if", "(", "A", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "("], "ground_truth": [")", ";"], "File": "ARMAsmBackend51", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36082, "Length": 128, "Cover_Rate": 0.4429065743944637} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "FullSizeBytes", "-", "", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmBackend52", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36083, "Length": 52, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMAsmBackend52", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36084, "Length": 63, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMAsmBackend52", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36085, "Length": 66, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "const", "MCSymbolData", "&", "SymData", "=", "Asm", ".", "getSymbolData", "(", "Sym", ")", ";", "IsResolved", "=", "(", "SymData", ".", "getFragment", "(", ")", "==", "DF", ")", ";", "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "", ")", ")", "IsResolved", "=", "false", ";", "(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "false", ",", "&", "Asm", ".", "getContext", "("], "ground_truth": [")", ",", "IsLittleEndian", ")", ";"], "File": "ARMAsmBackend52", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36086, "Length": 100, "Cover_Rate": 0.32362459546925565} {"Template_token": ["", "static", "uint32_t", "swapHalfWords", "(", "uint32_t", "Value", ",", "bool", "IsLittleEndian", ")", "{", "if", "(", "IsLittleEndian", ")", "{", "uint32_t", "Swapped", "=", "(", "Value", "&"], "ground_truth": ["", ")", ">>", "", ";"], "File": "ARMAsmBackend52", "Func": "swapHalfWords", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36087, "Length": 27, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_NONE", ":", "return", "", ";", "case", "FK_Data_1", ":", "return", "", ";", "case", "FK_Data_2", ":", "return", "", ";", "case", "FK_Data_4", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMAsmBackend53", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36088, "Length": 58, "Cover_Rate": 0.31016042780748665} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMAsmBackend53", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36089, "Length": 66, "Cover_Rate": 0.32038834951456313} {"Template_token": ["", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";", "return", "new", "AsmBackendDarwin", "(", "T", ",", "TT", ",", "CS", ")", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "new", "AsmBackendWinCOFF", "(", "T", ",", "TT", ")", ";", "case", "Triple", "::", "ELF", ":", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";", "return", "new", "AsmBackendELF", "(", "T", ",", "TT", ",", "OSABI", ","], "ground_truth": ["isLittle", ")", ";"], "File": "ARMAsmBackend57", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36090, "Length": 219, "Cover_Rate": 0.8656126482213439} {"Template_token": ["", "void", "processFixupValue", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCFragment", "*", "DF", ",", "MCValue", "&", "Target", ",", "uint64_t", "&", "Value", ",", "bool", "&", "IsResolved", ")", "{", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ";", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "("], "ground_truth": ["A", ")", "{"], "File": "ARMAsmBackend5", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36091, "Length": 88, "Cover_Rate": 0.43781094527363185} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "{", "object", "::", "mach", "::", "CPUSubtype", "CS", "=", "StringSwitch", "<", "object", "::", "mach", "::", "CPUSubtype", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V4T", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V6", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V6M", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7F", ")", ".", "Cases", "(", ""], "ground_truth": [",", "", ",", "object", "::", "mach", "::", "CS_V7K", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7M", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7S", ")", ".", "Default", "(", "object", "::", "mach", "::", "CS_V7", ")", ";"], "File": "ARMAsmBackend60", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36092, "Length": 182, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "object", "::", "mach", "::", "CPUSubtype", "CS", "=", "StringSwitch", "<", "object", "::", "mach", "::", "CPUSubtype", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V4T", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V6", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V6M", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7F", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7K", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7M", ")", ".", "Cases", "(", "", ",", "", ",", "object", "::", "mach", "::", "CS_V7S", ")", ".", "Default", "(", "object", "::", "mach", "::", "CS_V7", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "CS", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")"], "ground_truth": [")", "assert", "(", "", "&&", "", ")", ";"], "File": "ARMAsmBackend60", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36093, "Length": 176, "Cover_Rate": 0.7394957983193278} {"Template_token": ["", "else", "if", "(", "Offset", ">", "", "||", "Offset", "<", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "{", "int64_t", "Offset", "=", "(", "Value", "&", "~", "", ")", ";", "if", "(", "Offset", "==", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "", ",", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case"], "ground_truth": ["", ":"], "File": "ARMAsmBackend62", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36094, "Length": 104, "Cover_Rate": 0.3443708609271523} {"Template_token": ["", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", "&", "", ")", "return", "", ";", "else", "if", "(", "Offset", ">", "", "||", "Offset", "<", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "{", "int64_t", "Offset", "=", "(", "Value", "&", "~", "", ")", ";", "if", "(", "Offset", "==", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "", ",", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ",", "+", "", ")", ";", "case", "", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "", ","], "ground_truth": ["+", "", ")", ";"], "File": "ARMAsmBackend62", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36095, "Length": 130, "Cover_Rate": 0.4304635761589404} {"Template_token": ["", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_", ",", "Subtype"], "ground_truth": [")", ";"], "File": "ARMAsmBackend68", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36096, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_"], "ground_truth": [",", "Subtype", ")", ";"], "File": "ARMAsmBackend68", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36097, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "if", "(", "(", "int64_t", ")", "Value", "<", "", ")", "{", "Value", "=", "-", "Value", ";", "opc", "=", "", ";", "}", "uint32_t", "out", "=", "(", "opc", "<<", "", ")", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint64_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "case", "", ":", "return", "", "&", "(", "(", "Value", "-", "", ")", ">>", "", ")", ";", "case", "", ":", "{", "Value", "=", "Value", "-", "", ";", "Value", ">>=", "", ";", "uint32_t", "out", "=", "", ";", "bool", "I", "=", "Value", "&", "", ";", "bool", "J1", "=", "Value", "&", "", ";", "bool", "J2", "=", "Value", "&", "", ";", "J1", "^=", "I", ";", "J2", "^=", "I", ";", "out", "|=", "I", "<<", "", ";", "out", "|=", "!", "J1", "<<", "", ";", "out", "|=", "!", "J2", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint64_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "{", "Value", "=", "Value", "-", "", ";", "Value", ">>=", "", ";", "uint64_t", "out", "=", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "out", "|=", "(", "Value", "&", "", ")", ">>", "", ";", "out", "|=", "(", "Value", "&", "", ")", "<<", "", ";", "out", "|=", "(", "Value", "&", "", ")", ";", "uint32_t", "swapped", "=", "(", "out", "&", "", ")", ">>", "", ";", "swapped", "|=", "(", "out", "&", "", ")", "<<", "", ";", "return", "swapped", ";", "}", "case", "", ":", "{", "unsigned", "isNeg", "=", "(", "int64_t", "(", "Value", "-", "", ")", "<", "", ")", "?", "", ":", "", ";", "uint32_t", "Binary", "=", "", ";", "Value", "=", "", "&", "(", "(", "Value", "-", "", ")", ">>", "", ")", ";", "Binary", "=", "(", "Value", "&"], "ground_truth": ["", ")", "<<", "", ";"], "File": "ARMAsmBackend69", "Func": "adjustFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36098, "Length": 355, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t"], "ground_truth": ["(", "(", "Value", ">>", "(", "i", "*", "", ")", ")", "&", "", ")", ";"], "File": "ARMAsmBackend69", "Func": "ApplyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36099, "Length": 36, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "("], "ground_truth": ["i", "*", "", ")", ")", "&", "", ")", ";"], "File": "ARMAsmBackend69", "Func": "ApplyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36100, "Length": 45, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "{", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object"], "ground_truth": ["::", "mach", "::", "CS_V4T", ")", ";"], "File": "ARMAsmBackend69", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36101, "Length": 63, "Cover_Rate": 0.34806629834254144} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "{", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V4T", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V5TEJ", ")", ";", "else", "if", "(", "TheTriple", ".", "getArchName", "(", ")", "==", "", "||", "TheTriple", ".", "getArchName", "(", ")", "==", "", ")", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS_V6", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::"], "ground_truth": ["CS_V7", ")", ";"], "File": "ARMAsmBackend69", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36102, "Length": 125, "Cover_Rate": 0.6906077348066298} {"Template_token": ["", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds"], "ground_truth": ["(", ")", "&&", "", ")", ";"], "File": "ARMAsmBackend69", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36103, "Length": 349, "Cover_Rate": 0.9432432432432433} {"Template_token": ["", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write16", "(", "nopEncoding", ")", ";", "if", "(", "Count", "&", "", ")", "OW", "->", "Write8", "(", "", ")", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "v6T2_NopEncoding", ":", "v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%"], "ground_truth": ["", ")", "{"], "File": "ARMAsmBackend69", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36104, "Length": 92, "Cover_Rate": 0.4577114427860697} {"Template_token": ["", "if", "(", "Offset", ">", "", "||", "Offset", "<", "-", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "", ";", "if", "(", "Offset", "&", "", ")", "return", "", ";", "else", "if", "(", "Offset", ">", "", "||", "Offset", "<", "", ")", "return", "", ";", "break", ";", "}", "case", "", ":"], "ground_truth": ["{"], "File": "ARMAsmBackend6", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36105, "Length": 64, "Cover_Rate": 0.3516483516483517} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "{", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7F", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "CS", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "assert", "(", "", "&&", "", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")"], "ground_truth": [".", "getOS", "(", ")", ")", ";"], "File": "ARMAsmBackend70", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36106, "Length": 207, "Cover_Rate": 0.8697478991596639} {"Template_token": ["", "bool", "CustomExpandInst", "(", "const", "MCInst", "&", "Inst", ",", "MCStreamer"], "ground_truth": ["&", "Out", ")", "{"], "File": "ARMAsmBackend70", "Func": "CustomExpandInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36107, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "bool", "CustomExpandInst", "(", "const", "MCInst", "&", "Inst"], "ground_truth": [",", "MCStreamer", "&", "Out", ")", "{"], "File": "ARMAsmBackend70", "Func": "CustomExpandInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36108, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "NaClAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ")", ":", "ELFAsmBackend", "(", "T", ",", "TT", ",", "_OSABI", ")", "{", "State", ".", "SaveCount", "=", "", ";", "State", ".", "I"], "ground_truth": ["=", "", ";"], "File": "ARMAsmBackend70", "Func": "NaClARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36109, "Length": 36, "Cover_Rate": 0.8372093023255814} {"Template_token": ["", "MCAsmBackend", "*", "llvm", "::", "createAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "bool", "isLittle", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MachO", "::", "CPUSubType", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubType", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V4T", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V5TEJ", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V6M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7EM", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7K", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7M", ")", ".", "Cases", "(", "", ",", "", ",", "MachO", "::", "CPU_SUBTYPE__V7S", ")", ".", "Default", "(", "MachO", "::", "CPU_SUBTYPE__V7", ")", ";", "return", "new", "DarwinAsmBackend", "(", "T", ",", "TT", ",", "CS", ")", ";", "}", "case", "Triple", "::"], "ground_truth": ["COFF", ":"], "File": "ARMAsmBackend74", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36110, "Length": 185, "Cover_Rate": 0.6751824817518248} {"Template_token": ["", "return", "CustomExpandInstNaCl", "(", "*", "STI", ","], "ground_truth": ["Inst", ",", "Out", ",", "State", ")", ";"], "File": "ARMAsmBackend74", "Func": "CustomExpandInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36111, "Length": 13, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "NaClAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ",", "bool", "isLittle", ")", ":", "ELFAsmBackend", "(", "T", ",", "TT", ",", "_OSABI", ",", "isLittle", ")", ",", "STI", "(", "_MC", "::", "createMCSubtargetInfo", "(", "TT", ",", "", ",", "", ")", ")", "{", "assert", "(", "isLittle", "&&", "", ")", ";", "State", ".", "SaveCount", "=", "", ";", "State", ".", "I", "="], "ground_truth": ["", ";"], "File": "ARMAsmBackend74", "Func": "NaClARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36112, "Length": 62, "Cover_Rate": 0.8985507246376812} {"Template_token": ["", "DarwinAsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT"], "ground_truth": [",", "true", ")", ",", "Subtype", "(", "st", ")", "{"], "File": "ARMAsmBackend77", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36113, "Length": 30, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind"], "ground_truth": ["]", ";"], "File": "ARMAsmBackend7", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36114, "Length": 367, "Cover_Rate": 0.9918918918918919} {"Template_token": ["", "const", "uint32_t", "v6T2_NopEncoding", "=", "", ";", "if", "(", "isThumb", "(", ")", ")", "{", "const", "uint16_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "Thumb2_16bitNopEncoding", ":", "Thumb1_16bitNopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write16", "(", "nopEncoding", ")", ";", "if", "(", "Count", "&", "", ")", "OW", "->", "Write8", "(", "", ")", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "v6T2_NopEncoding", ":", "v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "", ";", "for", "(", "uint64_t", "i", "=", "", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "", ")", "{", "default", ":", "break", ";", "case", "", ":", "OW", "->", "Write8", "("], "ground_truth": ["", ")", ";", "break", ";"], "File": "ARMAsmBackend7", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36115, "Length": 133, "Cover_Rate": 0.6616915422885572} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ","], "ground_truth": ["", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";"], "File": "ARMAsmBackend81", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36116, "Length": 346, "Cover_Rate": 0.8522167487684729} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "FK_Data_2", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "FK_Data_4", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMAsmBackend81", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36117, "Length": 84, "Cover_Rate": 0.45901639344262296} {"Template_token": ["", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ";", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "!=", "", ")", "{", "if", "(", "A", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "&", "Sym"], "ground_truth": [")", ")", "Value", "|=", "", ";"], "File": "ARMAsmBackend81", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36118, "Length": 81, "Cover_Rate": 0.4308510638297872} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const", "override", "{", "return", "createMachObjectWriter", "(", "false", ",", "MachO"], "ground_truth": ["::", "CPU_TYPE_", ",", "Subtype", ")", ";"], "File": "ARMAsmBackendDarwin11", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36119, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "return", "createMachObjectWriter", "(", "OS", ",", "false", ","], "ground_truth": ["MachO", "::", "CPU_TYPE_", ",", "Subtype", ")", ";"], "File": "ARMAsmBackendDarwin12", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36120, "Length": 14, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "createMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_"], "ground_truth": [",", "Subtype", ")", ";"], "File": "ARMAsmBackendDarwin12", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36121, "Length": 14, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "true", ")", ",", "Subtype", "(", "st", ")", "{", "HasDataInCodeSupport", "="], "ground_truth": ["true", ";"], "File": "ARMAsmBackendDarwin15", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36122, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const", "override", "{", "return", "createMachObjectWriter", "(", "false", ",", "cantFail", "(", "MachO", "::", "getCPUType", "(", "TT", ")"], "ground_truth": [")", ",", "Subtype", ")", ";"], "File": "ARMAsmBackendDarwin17", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36123, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MachO", "::", "CPUSubType", "st", ")", ":"], "ground_truth": ["AsmBackend", "(", "T", ",", "TT", ",", "true", ")", ",", "MRI", "(", "MRI", ")", ",", "Subtype", "(", "st", ")", "{"], "File": "ARMAsmBackendDarwin1", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36124, "Length": 42, "Cover_Rate": 0.8936170212765957} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "true", ")", ","], "ground_truth": ["MRI", "(", "MRI", ")", ",", "Subtype", "(", "st", ")", "{"], "File": "ARMAsmBackendDarwin1", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36125, "Length": 42, "Cover_Rate": 0.8936170212765957} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "("], "ground_truth": ["T", ",", "TT", ",", "true", ")", ",", "Subtype", "(", "st", ")", "{"], "File": "ARMAsmBackendDarwin", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36126, "Length": 32, "Cover_Rate": 0.8648648648648649} {"Template_token": ["", "AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "MachO", "::", "CPUSubType", "st", ")", ":", "AsmBackend", "(", "T", ",", "TT", ",", "true", ")", ",", "Subtype", "(", "st", ")", "{", "HasDataInCodeSupport", "="], "ground_truth": ["true", ";"], "File": "ARMAsmBackendDarwin", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36127, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "return", "createELFObjectWriter", "(", "OS", ",", "OSABI", ",", "isLittle"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmBackendELF10", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36128, "Length": 12, "Cover_Rate": 0.5} {"Template_token": ["", "return", "createELFObjectWriter", "(", "OSABI"], "ground_truth": [")", ";"], "File": "ARMAsmBackendELF", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36129, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "return", "createELFObjectWriter", "(", "OSABI"], "ground_truth": [")", ";"], "File": "ARMAsmBackendELF", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36130, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createWinCOFFObjectWriter", "(", "OS"], "ground_truth": [",", "false", ")", ";"], "File": "ARMAsmBackendWinCOFF10", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36131, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "ARMAsmBackendWinCOFF11", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36132, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "createWinCOFFObjectWriter", "(", "false"], "ground_truth": [")", ";"], "File": "ARMAsmBackendWinCOFF5", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36133, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "return", "createWinCOFFObjectWriter", "(", "OS", ",", "false"], "ground_truth": [")", ";"], "File": "ARMAsmBackendWinCOFF", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36134, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createWinCOFFObjectWriter", "(", "OS", ",", "false"], "ground_truth": [")", ";"], "File": "ARMAsmBackendWinCOFF", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36135, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "unsigned", "getNumFixupKinds", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "ARMAsmBackend", "Func": "getNumFixupKinds", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36136, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "hasNOP", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmBackend", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36137, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "isLittle", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmBackend", "Func": "isLittle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36138, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "~", "AsmBackend", "(", ")", "override", "{", "delete", "STI"], "ground_truth": [";"], "File": "ARMAsmBackend", "Func": "~ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36139, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "~", "AsmBackend", "(", ")", "override", "{", "delete", "STI"], "ground_truth": [";"], "File": "ARMAsmBackend", "Func": "~ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36140, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "numRegs", "=", "info", "->", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "numRegs", ";", "++", "i", ")", "{", "const", "char", "*", "regName", "=", "info", "->", "getName", "(", "i"], "ground_truth": [")", ";"], "File": "ARMAsmLexer1", "Func": "InitRegisterMap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36141, "Length": 36, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "RegisterAsmLexer", "<", "ThumbAsmLexer", ">", "Y", "(", "TheThumbTarget", ")"], "ground_truth": [";"], "File": "ARMAsmLexer1", "Func": "LLVMInitializeARMAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36142, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "void", "LLVMInitializeAsmLexer", "(", ")", "{", "RegisterAsmLexer", "<", "AsmLexer", ">", "X", "(", "TheTarget", ")", ";", "RegisterAsmLexer", "<", "ThumbAsmLexer", ">", "Y"], "ground_truth": ["(", "TheThumbTarget", ")", ";"], "File": "ARMAsmLexer1", "Func": "LLVMInitializeARMAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36143, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "std", "::", "string", "tripleString", "(", "", ")", ";", "std", "::", "string", "featureString", ";", "OwningPtr", "<", "const", "TargetMachine", ">", "targetMachine", "(", "T", ".", "createTargetMachine", "(", "tripleString", ",", "featureString", ")", ")", ";", "InitRegisterMap", "(", "targetMachine", "->", "getRegisterInfo", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmLexer1", "Func": "ThumbAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36144, "Length": 39, "Cover_Rate": 0.65} {"Template_token": ["", "AsmLexer", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCAsmInfo", "&", "MAI", ")", ":", "BaseAsmLexer", "(", "T", ",", "MAI", ")", "{", "InitRegisterMap", "(", "&"], "ground_truth": ["MRI", ")", ";"], "File": "ARMAsmLexer", "Func": "ARMAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36145, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "AsmLexer", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCAsmInfo", "&", "MAI"], "ground_truth": [")", ":", "BaseAsmLexer", "(", "T", ",", "MAI", ")", "{"], "File": "ARMAsmLexer", "Func": "ARMAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36146, "Length": 25, "Cover_Rate": 0.78125} {"Template_token": ["", "const", "AsmToken", "&", "lexDefinite", "("], "ground_truth": [")", "{"], "File": "ARMAsmLexer", "Func": "lexDefinite", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36147, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "switch", "(", "AsmInfo", ".", "getAssemblerDialect", "(", ")", ")", "{", "default", ":", "SetError", "(", "SMLoc", "(", ")", ",", "", ")", ";", "return", "AsmToken", "(", "AsmToken", "::", "Error", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmLexer", "Func": "LexToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36148, "Length": 32, "Cover_Rate": 0.4266666666666667} {"Template_token": ["", "unsigned", "MatchRegisterName", "(", "StringRef", "Name", ")", "{", "rmap_ty", "::", "iterator", "iter", "=", "RegisterMap", ".", "find", "(", "Name", ".", "str", "(", ")", ")", ";", "if", "(", "iter", "!=", "RegisterMap", ".", "end", "(", ")", ")", "return"], "ground_truth": ["iter", "->", "second", ";"], "File": "ARMAsmLexer", "Func": "MatchRegisterName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36149, "Length": 38, "Cover_Rate": 0.8837209302325582} {"Template_token": ["", "rmap_ty", "::", "iterator", "iter", "=", "RegisterMap", ".", "find", "(", "Name", ".", "str", "(", ")", ")", ";", "if", "(", "iter", "!=", "RegisterMap", ".", "end", "(", ")", ")", "return", "iter", "->", "second", ";", "else", "return"], "ground_truth": ["", ";"], "File": "ARMAsmLexer", "Func": "MatchRegisterName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36150, "Length": 35, "Cover_Rate": 0.813953488372093} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int32_t", "Imm", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm"], "ground_truth": ["=", "", ";"], "File": "ARMAsmParser (2)1", "Func": "addMemPCRelImm12Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36151, "Length": 30, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "int32_t", "Imm", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["Imm", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "addMemPCRelImm12Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36152, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "isRegShiftedImm", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";", "unsigned", "Imm", "=", "(", "RegShiftedImm", ".", "ShiftImm", "==", "", "?"], "ground_truth": ["", ":", "RegShiftedImm", ".", "ShiftImm", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36153, "Length": 40, "Cover_Rate": 0.4819277108433735} {"Template_token": ["", "AsmParser", "(", "MCSubtargetInfo", "&", "_STI", ",", "MCAsmParser", "&", "_Parser", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "_STI", ")", ",", "Parser", "(", "_Parser", ")", ",", "FPReg", "(", "-", "", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36154, "Length": 60, "Cover_Rate": 0.6} {"Template_token": ["", "SMLoc", "getEndLoc", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMAsmParser (2)1", "Func": "getEndLoc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36155, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "static", "const", "MCInstrDesc", "&", "getInstDesc", "(", "unsigned", "Opcode", ")", "{", "return", "Insts", "["], "ground_truth": ["Opcode", "]", ";"], "File": "ARMAsmParser (2)1", "Func": "getInstDesc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36156, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet", "=", "false", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{", "CanAcceptPredicationCode", "="], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)1", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36157, "Length": 223, "Cover_Rate": 0.6229050279329609} {"Template_token": ["", "assert", "(", "(", "Kind", "==", "k_Register", "||", "Kind", "==", "k_CCOut", ")", "&&", "", ")", ";", "return", "Reg", "."], "ground_truth": ["RegNum", ";"], "File": "ARMAsmParser (2)1", "Func": "getReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36158, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "assert", "(", "(", "Kind", "==", "k_Register", "||", "Kind", "=="], "ground_truth": ["k_CCOut", ")", "&&", "", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "getReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36159, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "SMLoc", "getStartLoc", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)1", "Func": "getStartLoc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36160, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["k_Immediate", ";"], "File": "ARMAsmParser (2)1", "Func": "isImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36161, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "isImm0_4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36162, "Length": 32, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<", ""], "ground_truth": [";"], "File": "ARMAsmParser (2)1", "Func": "isImm0_4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36163, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "bool", "isReg", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMAsmParser (2)1", "Func": "isReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36164, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">"], "ground_truth": ["(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "isT2SOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36165, "Length": 25, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "isMem", "(", ")", ")", "{", "if", "(", "!", "Memory", ".", "OffsetImm", "||", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "!=", "", ")", "return", "false", ";", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "isThumbMemPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36166, "Length": 52, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["k_Token", ";"], "File": "ARMAsmParser (2)1", "Func": "isToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36167, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "return", "true", ";", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "int64_t", "Align", "=", "", "<<", "scale", ";", "int64_t", "Max", "=", "Align", "*", "(", "("], "ground_truth": ["", "<<", "width", ")", "-", "", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "isUnsignedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36168, "Length": 74, "Cover_Rate": 0.6851851851851852} {"Template_token": ["", "case", "'6'", ":", "return", "", ";", "case", "'7'", ":", "return", "", ";", "case", "'8'", ":", "return", "", ";", "case", "'9'", ":", "return", "", ";", "}", "case", "", ":", "if", "(", "Name", "[", "", "]", "!=", "CoprocOp", "||", "Name", "[", "", "]", "!=", "'1'", ")", "return", "-", "", ";", "switch", "(", "Name", "[", "", "]", ")", "{", "default", ":", "return", "-", "", ";", "case", "'0'", ":", "return"], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)1", "Func": "MatchCoprocessorOperandName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36169, "Length": 68, "Cover_Rate": 0.35233160621761656} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirective", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCode", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveUnreq", "(", "DirectiveID"], "ground_truth": [".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36170, "Length": 102, "Cover_Rate": 0.3063063063063063} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveWord", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirective", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCode", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveEabiAttr", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36171, "Length": 206, "Cover_Rate": 0.6186186186186187} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArch"], "ground_truth": ["(", "SMLoc", "L", ")", "{"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36172, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36173, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36174, "Length": 26, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "has", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36175, "Length": 47, "Cover_Rate": 0.6025641025641025} {"Template_token": ["", "Error", "(", "HandlerDataLoc", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "PersonalityLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "Error", "(", "PersonalityLoc", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36176, "Length": 37, "Cover_Rate": 0.37} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveCantUnwind", "(", "SMLoc", "L", ")", "{", "CantUnwindLoc", "=", "L", ";", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "Error", "(", "HandlerDataLoc", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "PersonalityLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "Error", "(", "PersonalityLoc"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36177, "Length": 80, "Cover_Rate": 0.8} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "int64_t", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Val", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser"], "ground_truth": [".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36178, "Length": 95, "Cover_Rate": 0.4460093896713615} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveEabiAttr"], "ground_truth": ["(", "SMLoc", "L", ")", "{"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36179, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveFnEnd", "(", "SMLoc", "L", ")", "{", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "resetUnwindDirectiveParserState", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36180, "Length": 30, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "resetUnwindDirectiveParserState", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")"], "ground_truth": [".", "EmitFnEnd", "(", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36181, "Length": 33, "Cover_Rate": 0.717391304347826} {"Template_token": ["", "FnStartLoc", "=", "L", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitFnStart", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36182, "Length": 19, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "CantUnwindLoc", "."], "ground_truth": ["isValid", "(", ")", ")", "{"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36183, "Length": 26, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast"], "ground_truth": ["<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36184, "Length": 140, "Cover_Rate": 0.7650273224043715} {"Template_token": ["", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitPad", "(", "CE", "->"], "ground_truth": ["getValue", "(", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36185, "Length": 153, "Cover_Rate": 0.8360655737704918} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "Error", "(", "CantUnwindLoc", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "Error", "(", "HandlerDataLoc", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "L", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36186, "Length": 75, "Cover_Rate": 0.4437869822485207} {"Template_token": ["", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "struct", "CleanupObject", "{", "SmallVector", "<", "MCParsedAsmOperand", "*", ",", "", ">", "Operands", ";", "~", "CleanupObject", "(", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")"], "ground_truth": ["delete", "Operands", "[", "I", "]", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36187, "Length": 61, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "ParseRegister", "(", "Reg", ",", "SRegLoc", ",", "ERegLoc", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "SRegLoc", ",", "", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "RegisterReqs", ".", "GetOrCreateValue", "(", "Name", ",", "Reg", ")", ".", "getValue", "(", ")", "!=", "Reg", ")", "return", "Error", "(", "SRegLoc", ",", "", "+", "Name", "+", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveReq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36188, "Length": 104, "Cover_Rate": 0.7938931297709924} {"Template_token": ["", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "SMLoc", "NewFPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "NewFPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "NewFPReg", "==", "-", "", ")", "return", "Error", "(", "NewFPRegLoc", ",", "", ")", ";", "if", "(", "!", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "NewSPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "NewSPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "NewSPReg", "==", "-", "", ")", "return", "Error", "(", "NewSPRegLoc", ",", "", ")", ";", "if", "(", "NewSPReg", "!=", "", "&&", "NewSPReg", "!=", "FPReg", ")", "return", "Error", "(", "NewSPRegLoc", ",", "", ")", ";", "FPReg", "=", "NewFPReg", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitSetFP", "(", "static_cast", "<", "unsigned", ">", "(", "NewFPReg", ")"], "ground_truth": [",", "static_cast", "<", "unsigned", ">", "(", "NewSPReg", ")", ",", "Offset", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36189, "Length": 331, "Cover_Rate": 0.9118457300275482} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "StringRef", "Mode", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "else", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36190, "Length": 121, "Cover_Rate": 0.9236641221374046} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "hasThumb", "(", ")", ")", "return", "Error", "("], "ground_truth": ["L", ",", "", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36191, "Length": 42, "Cover_Rate": 0.5316455696202531} {"Template_token": ["", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "", "||", "Val", "<", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "double", "RealVal", "=", "", "(", "Val", ")", ";", "Val", "=", "APFloat", "(", "APFloat", "::", "IEEEdouble", ",", "RealVal", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36192, "Length": 252, "Cover_Rate": 0.6614173228346457} {"Template_token": ["", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MemBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail"], "ground_truth": [";"], "File": "ARMAsmParser (2)1", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36193, "Length": 263, "Cover_Rate": 0.6461916461916462} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "{", "RefKind", "=", "MCExpr", "::", "VK__LO16", ";", "}", "else", "if", "(", "IDVal", "==", "", ")", "{", "RefKind", "=", "MCExpr"], "ground_truth": ["::", "VK__HI16", ";"], "File": "ARMAsmParser (2)1", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36194, "Length": 74, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "{", "RefKind", "=", "MCExpr", "::", "VK__LO16", ";", "}", "else", "if", "(", "IDVal", "==", "", ")", "{", "RefKind", "=", "MCExpr", "::", "VK__HI16", ";", "}", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::"], "ground_truth": ["Colon", ")", ")", "{"], "File": "ARMAsmParser (2)1", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36195, "Length": 116, "Cover_Rate": 0.6270270270270271} {"Template_token": ["", "void", "resetUnwindDirectiveParserState", "(", ")", "{", "FnStartLoc", "=", "SMLoc", "(", ")", ";", "CantUnwindLoc", "=", "SMLoc", "(", ")", ";", "PersonalityLoc", "=", "SMLoc", "(", ")", ";", "HandlerDataLoc", "=", "SMLoc", "(", ")", ";", "FPReg", "=", "-"], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)1", "Func": "resetUnwindDirectiveParserState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36196, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "if", "(", "Imm", "==", "", ")", "ShiftTy", "=", "", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "SMLoc", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36197, "Length": 177, "Cover_Rate": 0.30675909878682844} {"Template_token": ["", "case", "", ":", "{", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "lsb", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "widthm1", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "widthm1", ">=", "", "-", "lsb", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "{", "unsigned", "Rn", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "hasWritebackToken", "=", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", ";", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "Rn", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "+", "hasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "!", "listContainsBase", "&&", "!", "hasWritebackToken", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "listContainsBase", "&&", "hasWritebackToken", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", "{", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return"], "ground_truth": ["Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36198, "Length": 509, "Cover_Rate": 0.44609991235758106} {"Template_token": ["", "Val", "=", "", "(", "AddSub", ",", "Val", ",", "", ")", ";", "}", "else", "{", "Val", "=", "", "(", "Memory", ".", "isNegative", "?", "", ":", "", ",", "Memory", ".", "ShiftImm", ",", "Memory", ".", "ShiftType", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", "."], "ground_truth": ["OffsetRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAddrMode2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36199, "Length": 64, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";", "}", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "}", "else", "{", "Val", "=", "", "(", "Memory", ".", "isNegative", "?", "", ":"], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAddrMode3Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36200, "Length": 134, "Cover_Rate": 0.6146788990825688} {"Template_token": ["", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory"], "ground_truth": [".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAddrMode5FP16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36201, "Length": 53, "Cover_Rate": 0.32919254658385094} {"Template_token": ["", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ":", "", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", "."], "ground_truth": ["BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAddrMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36202, "Length": 83, "Cover_Rate": 0.515527950310559} {"Template_token": ["", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory"], "ground_truth": [".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAddrMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36203, "Length": 53, "Cover_Rate": 0.32919254658385094} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAdrLabelOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36204, "Length": 36, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "void", "addAlignedMemory16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addAlignedMemoryOperands", "(", "Inst", ",", "N"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36205, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "addAlignedMemoryOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36206, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "addAlignedMemoryOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36207, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "void", "addAlignedMemory32Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addAlignedMemoryOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36208, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addAlignedMemory64Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addAlignedMemoryOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory64Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36209, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addAlignedMemory64or128Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addAlignedMemoryOperands", "(", "Inst", ",", "N"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory64or128Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36210, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "addAlignedMemoryOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory64or128or256Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36211, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "addAlignedMemoryOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemory64or128or256Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36212, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "addAlignedMemoryOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemoryNoneOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36213, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "void", "addAlignedMemoryOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", "."], "ground_truth": ["BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAlignedMemoryOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36214, "Length": 35, "Cover_Rate": 0.7} {"Template_token": ["", "void", "addAM2OffsetImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", ""], "ground_truth": [")", "Val", "=", "-", "Val", ";"], "File": "ARMAsmParser (2)2", "Func": "addAM2OffsetImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36215, "Length": 93, "Cover_Rate": 0.6690647482014388} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAM2OffsetImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36216, "Length": 95, "Cover_Rate": 0.6834532374100719} {"Template_token": ["", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAM3OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36217, "Length": 62, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "void", "addBankedRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned"], "ground_truth": ["N", ")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "addBankedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36218, "Length": 12, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "void", "addCCOutOperands", "(", "MCInst", "&", "Inst", ",", "unsigned"], "ground_truth": ["N", ")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "addCCOutOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36219, "Length": 12, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/"], "ground_truth": ["", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addComplexRotationEvenOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36220, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "CE", "->", "getValue", "("], "ground_truth": [")", "-", "", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addComplexRotationOddOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36221, "Length": 46, "Cover_Rate": 0.7796610169491526} {"Template_token": ["", "void", "addCondCodeOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getCondCode", "(", ")", ")", ")", ")", ";", "unsigned", "RegNum", "=", "getCondCode", "(", ")", "==", "", "?", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegNum", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "addCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36222, "Length": 63, "Cover_Rate": 0.9264705882352942} {"Template_token": ["", "void", "addConstPoolAsmImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "=="], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addConstPoolAsmImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36223, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "CoprocOption", ".", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addCoprocOptionOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36224, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getCoproc"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addCoprocRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36225, "Length": 14, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "void", "addDupAlignedMemory16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addAlignedMemoryOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36226, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addDupAlignedMemory16Operands", "(", "MCInst", "&", "Inst", ","], "ground_truth": ["unsigned", "N", ")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36227, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "void", "addDupAlignedMemory64Operands", "(", "MCInst", "&", "Inst"], "ground_truth": [",", "unsigned", "N", ")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory64Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36228, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "addAlignedMemoryOperands", "(", "Inst"], "ground_truth": [",", "N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory64Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36229, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "void", "addDupAlignedMemory64or128Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addAlignedMemoryOperands", "(", "Inst"], "ground_truth": [",", "N", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory64or128Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36230, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addDupAlignedMemory64or128Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N"], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory64or128Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36231, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "addAlignedMemoryOperands", "(", "Inst", ",", "N"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemoryNoneOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36232, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand"], "ground_truth": ["::", "createImm", "(", "", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36233, "Length": 31, "Cover_Rate": 0.4025974025974026} {"Template_token": ["", "void", "addImm0_4095NegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36234, "Length": 36, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-"], "ground_truth": ["CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36235, "Length": 32, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "void", "addImm0_508s4NegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr"], "ground_truth": [">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImm0_508s4NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36236, "Length": 36, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "void", "addImm0_508s4NegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImm0_508s4NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36237, "Length": 21, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->"], "ground_truth": ["getValue", "(", ")", "-", "", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImm1_16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36238, "Length": 42, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "void", "addImmThumbSROperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Imm", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "addImmThumbSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36239, "Length": 45, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "void", "addInstSyncBarrierOptOperands", "(", "MCInst", "&", "Inst", ","], "ground_truth": ["unsigned", "N", ")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "addInstSyncBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36240, "Length": 12, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getCondCode", "("], "ground_truth": [")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addITCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36241, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "addITMaskOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addITMaskOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36242, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned"], "ground_truth": ["(", "getMemBarrierOpt", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36243, "Length": 17, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory"], "ground_truth": [".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36244, "Length": 40, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemImm8s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36245, "Length": 43, "Cover_Rate": 0.42574257425742573} {"Template_token": ["", "void", "addMemNoOffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemNoOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36246, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "void", "addMemNoOffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemNoOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36247, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "void", "addMemPCRelImm12Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemPCRelImm12Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36248, "Length": 21, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "unsigned", "Val", "=", "", "(", "Memory", ".", "isNegative", "?", "", ":", "", ","], "ground_truth": ["Memory", ".", "ShiftImm", ",", "Memory", ".", "ShiftType", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36249, "Length": 31, "Cover_Rate": 0.34444444444444444} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemTBBOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36250, "Length": 37, "Cover_Rate": 0.74} {"Template_token": ["", "void", "addMemTBHOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemTBHOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36251, "Length": 21, "Cover_Rate": 0.42} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbRIs1Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36252, "Length": 26, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbRIs1Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36253, "Length": 45, "Cover_Rate": 0.6716417910447762} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbRIs2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36254, "Length": 56, "Cover_Rate": 0.8115942028985508} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbRIs4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36255, "Length": 56, "Cover_Rate": 0.8115942028985508} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")"], "ground_truth": ["/", "", ")", ":", "", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemThumbSPIOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36256, "Length": 30, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemUImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36257, "Length": 46, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemUImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36258, "Length": 44, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "uint32_t", "Enc", "=", "", "(", "-", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createImm", "(", "Enc", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addModImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36259, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "void", "addModImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addModImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36260, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "uint32_t", "Enc", "=", "", "(", "~", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["Enc", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addModImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36261, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "return", "addImmOperands", "(", "Inst", ",", "N", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ModImm", ".", "Bits", "|", "(", "ModImm", "."], "ground_truth": ["Rot", "<<", "", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addModImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36262, "Length": 45, "Cover_Rate": 0.7758620689655172} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "return", "addImmOperands", "(", "Inst", ",", "N"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "addModImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36263, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "Value", "=", "", "(", "~", "Value", "&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "Value", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi16splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36264, "Length": 22, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "Value", "=", "", "(", "~", "Value", "&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi16splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36265, "Length": 22, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "void", "addNEONi16splatOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Value", "=", "", "(", "Value", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi16splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36266, "Length": 64, "Cover_Rate": 0.9552238805970149} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi32splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36267, "Length": 24, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Value", "=", "", "(", "Value", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "Value", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36268, "Length": 43, "Cover_Rate": 0.6417910447761194} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36269, "Length": 33, "Cover_Rate": 0.4925373134328358} {"Template_token": ["", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Value", ">", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?"], "ground_truth": ["", ":", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi32vmovNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36270, "Length": 61, "Cover_Rate": 0.44525547445255476} {"Template_token": ["", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Value", ">", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "(", "(", "Value", "&", "", ")", "?"], "ground_truth": ["", ":", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi32vmovOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36271, "Length": 61, "Cover_Rate": 0.4485294117647059} {"Template_token": ["", "unsigned", "Imm", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ",", "Value", ">>=", "", ")", "{", "Imm", "|=", "(", "Value", "&", "", ")", "<<", "i", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", "|", ""], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONi64splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36272, "Length": 49, "Cover_Rate": 0.5157894736842106} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "unsigned", "B", "=", "(", "(", "~", "Value", ")", "&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONinvByteReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36273, "Length": 36, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "unsigned", "B", "=", "Value", "&", "", ";", "B", "|="], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)2", "Func": "addNEONvmovByteReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36274, "Length": 35, "Cover_Rate": 0.36082474226804123} {"Template_token": ["", "void", "addPKHASRImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addPKHASRImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36275, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", ""], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "addPostIdxImm8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36276, "Length": 38, "Cover_Rate": 0.34234234234234234} {"Template_token": ["", "if", "(", "Imm", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Imm", "=", "", ";", "Imm", "=", "(", "(", "Imm", "<", "", "?", "-", "Imm", ":", "Imm", ")", "/"], "ground_truth": ["", ")", "|", "(", "int", ")", "isAdd", "<<", "", ";"], "File": "ARMAsmParser (2)2", "Func": "addPostIdxImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36277, "Length": 43, "Cover_Rate": 0.3739130434782609} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "PostIdxReg", ".", "RegNum"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addPostIdxRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36278, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "unsigned", "Imm", "=", "", "(", "opc", ",", "PostIdxReg", ".", "ShiftImm", ",", "PostIdxReg", ".", "ShiftTy", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "Imm", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addPostIdxRegShiftedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36279, "Length": 28, "Cover_Rate": 0.3373493975903614} {"Template_token": ["", "unsigned", "Imm", "=", "", "(", "opc", ",", "PostIdxReg", ".", "ShiftImm", ",", "PostIdxReg", ".", "ShiftTy", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["Imm", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addPostIdxRegShiftedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36280, "Length": 28, "Cover_Rate": 0.3373493975903614} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "("], "ground_truth": ["getProcIFlags", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addProcIFlagsOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36281, "Length": 17, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "void", "addProcIFlagsOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getProcIFlags", "(", ")", ")", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "addProcIFlagsOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36282, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "void", "addRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["getReg", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36283, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";", "unsigned", "Imm", "=", "(", "RegShiftedImm", ".", "ShiftImm", "==", "", "?", "", ":", "RegShiftedImm", "."], "ground_truth": ["ShiftImm", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36284, "Length": 31, "Cover_Rate": 0.37349397590361444} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "assert", "(", "isRegShiftedReg", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegShiftedReg", ".", "SrcReg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegShiftedReg", ".", "ShiftReg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "(", "RegShiftedReg", ".", "ShiftTy", ",", "RegShiftedReg"], "ground_truth": [".", "ShiftImm", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addRegShiftedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36285, "Length": 67, "Cover_Rate": 0.8170731707317073} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "assert", "(", "isRegShiftedReg", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegShiftedReg", ".", "SrcReg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegShiftedReg", ".", "ShiftReg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "(", "RegShiftedReg", ".", "ShiftTy", ",", "RegShiftedReg", "."], "ground_truth": ["ShiftImm", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addRegShiftedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36286, "Length": 67, "Cover_Rate": 0.8170731707317073} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "ShifterImm", ".", "isASR", "<<"], "ground_truth": ["", ")", "|", "ShifterImm", ".", "Imm", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addShifterImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36287, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "ShifterImm", ".", "isASR", "<<"], "ground_truth": ["", ")", "|", "ShifterImm", ".", "Imm", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addShifterImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36288, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", "."], "ground_truth": ["OffsetRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addT2MemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36289, "Length": 28, "Cover_Rate": 0.4375} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "(", "uint32_t", ")", "CE", "->"], "ground_truth": ["getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36290, "Length": 35, "Cover_Rate": 0.6140350877192983} {"Template_token": ["", "void", "addThumbBranchTargetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addThumbBranchTargetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36291, "Length": 21, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "CE", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "return", ";", "}", "const", "MCSymbolRefExpr", "*", "SR", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "assert", "(", "SR", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "SR", ")", ")", ";", "return", ";", "}", "assert", "(", "isMem", "(", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addThumbMemPCOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36292, "Length": 85, "Cover_Rate": 0.5782312925170068} {"Template_token": ["", "void", "addThumbModImmNeg1_7Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint32_t", "Val", "=", "-", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addThumbModImmNeg1_7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36293, "Length": 46, "Cover_Rate": 0.7796610169491526} {"Template_token": ["", "void", "addThumbModImmNeg8_255Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint32_t", "Val", "=", "-", "CE"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addThumbModImmNeg8_255Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36294, "Length": 46, "Cover_Rate": 0.7796610169491526} {"Template_token": ["", "void", "addVectorIndex16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36295, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "getVectorIndex", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36296, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36297, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "void", "addVectorIndex8Operands", "(", "MCInst", "&", "Inst"], "ground_truth": [",", "unsigned", "N", ")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "addVectorIndex8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36298, "Length": 12, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "AsmParser", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "STI", ",", "MII", ")", ",", "UC", "(", "Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36299, "Length": 53, "Cover_Rate": 0.5888888888888889} {"Template_token": ["", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "if", "(", "AddBuildAttributes", ")", "getTargetStreamer", "(", ")", ".", "emitTargetAttributes", "(", "STI", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";", "NextSymbolIsThumb", "=", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36300, "Length": 36, "Cover_Rate": 0.4} {"Template_token": ["", "static", "bool", "checkLowRegisterList", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpNo", ",", "unsigned", "Reg", ",", "unsigned", "HiReg", ",", "bool", "&", "containsReg", ")", "{", "containsReg", "=", "false", ";", "for", "(", "unsigned", "i", "=", "OpNo", ";", "i", "<", "Inst", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "unsigned", "OpReg", "=", "Inst", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "OpReg", "==", "Reg", ")", "containsReg", "=", "true", ";", "if", "(", "!", "isLowRegister", "(", "OpReg", ")", "&&", "(", "!", "HiReg", "||", "OpReg", "!=", "HiReg", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "checkLowRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36301, "Length": 90, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "if", "(", "Opc", "==", "", "&&", "!", "hasV6MOps", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "", "&&", "!", "hasV6Ops", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "}", "if", "(", "Opc", "==", "", "&&", "!", "hasV8Ops", "(", ")", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_RequiresV8", ";", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "||", "Inst"], "ground_truth": [".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "return", "Match_RequiresV8", ";"], "File": "ARMAsmParser (2)2", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36302, "Length": 175, "Cover_Rate": 0.31992687385740404} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_BankedReg", ")", ";", "Op", "->", "BankedReg", ".", "Val", "=", "Reg", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36303, "Length": 31, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateBitfield", "(", "unsigned", "LSB", ",", "unsigned", "Width", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_BitfieldDescriptor", ")", ";", "Op", "->", "Bitfield", ".", "LSB", "=", "LSB", ";", "Op", "->", "Bitfield", ".", "Width", "=", "Width", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36304, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_CCOut", ")", ";", "Op", "->", "Reg", ".", "RegNum", "="], "ground_truth": ["RegNum", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36305, "Length": 19, "Cover_Rate": 0.37254901960784315} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCoprocOption", "(", "unsigned", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">"], "ground_truth": ["(", "k_CoprocOption", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateCoprocOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36306, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "Op", "->", "Cop", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateCoprocOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36307, "Length": 23, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36308, "Length": 52, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateITMask", "(", "unsigned", "Mask", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_ITCondMask", ")", ";", "Op", "->", "ITMask", ".", "Mask", "=", "Mask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36309, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateMemBarrierOpt", "(", "", "Opt", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_MemBarrierOpt"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36310, "Length": 27, "Cover_Rate": 0.5094339622641509} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_MemBarrierOpt", ")", ";", "Op", "->", "MBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "CreateMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36311, "Length": 34, "Cover_Rate": 0.6415094339622641} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateModImm", "(", "unsigned", "Bits", ",", "unsigned", "Rot", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_ModifiedImmediate", ")", ";", "Op", "->", "ModImm", "."], "ground_truth": ["Bits", "=", "Bits", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36312, "Length": 41, "Cover_Rate": 0.6307692307692307} {"Template_token": ["", "Op", "->", "ModImm", ".", "Rot", "=", "Rot", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "="], "ground_truth": ["E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36313, "Length": 20, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateMSRMask", "(", "unsigned", "MMask", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_MSRMask", ")", ";", "Op", "->", "MMask", ".", "Val", "=", "MMask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "="], "ground_truth": ["S", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36314, "Length": 47, "Cover_Rate": 0.9215686274509803} {"Template_token": ["", "Op", "->", "PostIdxReg", ".", "isAdd", "=", "isAdd", ";", "Op", "->", "PostIdxReg", ".", "ShiftTy", "=", "ShiftTy", ";", "Op", "->", "PostIdxReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser (2)2", "Func": "CreatePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36315, "Length": 30, "Cover_Rate": 0.33707865168539325} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_ProcIFlags", ")", ";", "Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36316, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36317, "Length": 34, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36318, "Length": 74, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateRotImm", "(", "unsigned", "Imm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">"], "ground_truth": ["(", "k_RotateImmediate", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36319, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "Op", "->", "RotImm", ".", "Imm", "=", "Imm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36320, "Length": 23, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "Op", "->", "RegShiftedImm", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedImm", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateShiftedImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36321, "Length": 28, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_ShiftedImmediate", ")", ";", "Op", "->", "RegShiftedImm", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedImm", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedImm", ".", "ShiftImm", "="], "ground_truth": ["ShiftImm", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateShiftedImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36322, "Length": 35, "Cover_Rate": 0.44871794871794873} {"Template_token": ["", "Op", "->", "RegShiftedReg", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedReg", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftReg", "=", "ShiftReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateShiftedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36323, "Length": 47, "Cover_Rate": 0.5280898876404494} {"Template_token": ["", "Op", "->", "RegShiftedReg", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedReg", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftReg", "=", "ShiftReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateShiftedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36324, "Length": 47, "Cover_Rate": 0.5280898876404494} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_ShifterImmediate", ")", ";", "Op", "->", "ShifterImm", ".", "isASR", "=", "isASR", ";", "Op", "->", "ShifterImm", ".", "Imm", "=", "Imm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36325, "Length": 39, "Cover_Rate": 0.6} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36326, "Length": 50, "Cover_Rate": 0.746268656716418} {"Template_token": ["", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36327, "Length": 36, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "CreateVectorListAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36328, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_VectorListIndexed", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "LaneIndex", "=", "Index", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "E", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateVectorListIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36329, "Length": 55, "Cover_Rate": 0.632183908045977} {"Template_token": ["", "unsigned", "RegOp", "=", "", ";", "if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getReg", "(", ")", "==", "(", "(", "Operand", "&", ")", "*", "Operands", "[", ""], "ground_truth": ["]", ")", ".", "getReg", "(", ")", ")", "RegOp", "=", "", ";"], "File": "ARMAsmParser (2)2", "Func": "cvtThumbMultiply", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36330, "Length": 51, "Cover_Rate": 0.32903225806451614} {"Template_token": ["", "void", "discardImplicitITBlock", "(", ")", "{", "assert", "(", "inImplicitITBlock", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "discardImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36331, "Length": 12, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "assert", "(", "ITState", ".", "CurPosition", "==", "", ")", ";", "ITState", ".", "CurPosition", "=", "~", ""], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "discardImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36332, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "return", "getParser", "(", ")", ".", "Error", "(", "L", ",", "Msg", ",", "Range"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36333, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ","], "ground_truth": ["SMRange", "Range", "=", "None", ")", "{"], "File": "ARMAsmParser (2)2", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36334, "Length": 17, "Cover_Rate": 0.53125} {"Template_token": ["", "assert", "(", "inImplicitITBlock", "(", ")", ")", ";", "assert", "(", "!", "isITBlockFull", "(", ")", ")", ";", "assert", "(", "Cond", "==", "ITState", ".", "Cond", "||", "Cond", "==", "", "(", "ITState", ".", "Cond", ")", ")", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "ITState", ".", "Mask", ")", ";", "unsigned", "NewMask", "=", ""], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "extendImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36335, "Length": 48, "Cover_Rate": 0.48} {"Template_token": ["", "if", "(", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ")", "return", ";", "if", "(", "Operands", ".", "size", "(", ")", "<", "", ")", "return", ";", "Operand", "&", "Op2", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ";", "Operand", "&", "Op3", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ";", "if", "(", "!", "Op2", ".", "isReg", "(", ")", ")", "return", ";", "if", "(", "!", "Op3", ".", "isMem", "(", ")", ")", "return", ";", "const", "MCRegisterClass", "&", "GPR", "=", "MRI", "->", "getRegClass", "(", "", ")", ";", "if", "(", "!", "GPR", ".", "contains", "(", "Op2"], "ground_truth": [".", "getReg", "(", ")", ")", ")", "return", ";"], "File": "ARMAsmParser (2)2", "Func": "fixupGNULDRDAlias", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36336, "Length": 108, "Cover_Rate": 0.45188284518828453} {"Template_token": ["", "if", "(", "++", "ITState", ".", "CurPosition", "==", "", "-", "TZ", "&&", "ITState", ".", "IsExplicit"], "ground_truth": [")", "ITState", ".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser (2)2", "Func": "forwardITPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36337, "Length": 22, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "assert", "(", "Kind", "==", "k_Memory", "&&", "", ")", ";", "return", "AlignmentLoc"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "getAlignmentLoc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36338, "Length": 12, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "SMLoc", "getAlignmentLoc", "(", ")", "const", "{", "assert", "(", "Kind", "=="], "ground_truth": ["k_Memory", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getAlignmentLoc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36339, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "unsigned", "getBankedReg", "(", ")", "const", "{", "assert", "(", "Kind", "=="], "ground_truth": ["k_BankedReg", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36340, "Length": 15, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "const", "MCExpr", "*", "getConstantPoolImm", "(", ")", "const", "{", "assert", "(", "isConstantPoolImm", "(", ")", "&&", "", ")", ";", "return", "Imm", ".", "Val"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "getConstantPoolImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36341, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "return", "MRI", "->", "getSubReg", "("], "ground_truth": ["QReg", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getDRegFromQReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36342, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "return", "MRI", "->", "getSubReg", "(", "QReg", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getDRegFromQReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36343, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "unsigned", "getITMaskEncoding", "(", ")", "{", "assert", "(", "inITBlock", "(", ")", ")", ";", "unsigned", "Mask", "=", "ITState", ".", "Mask", ";", "unsigned", "TZ", "=", "countTrailingZeros"], "ground_truth": ["(", "Mask", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getITMaskEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36344, "Length": 27, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "void", "AsmParser", "::", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "StringRef", "FullInst", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{", "CanAcceptCarrySet", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{", "CanAcceptPredicationCode", "=", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36345, "Length": 312, "Cover_Rate": 0.697986577181208} {"Template_token": ["", "void", "AsmParser", "::", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "StringRef", "FullInst", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{", "CanAcceptCarrySet", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "=="], "ground_truth": ["", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36346, "Length": 139, "Cover_Rate": 0.31096196868008946} {"Template_token": ["", "assert", "(", "getParser", "(", ")", ".", "getStreamer", "("], "ground_truth": [")", ".", "getTargetStreamer", "(", ")", "&&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "getTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36347, "Length": 17, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits"], "ground_truth": ["(", ")", "[", "", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasD16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36348, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "hasD16", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", ""], "ground_truth": ["]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasD16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36349, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "hasRAS", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", ""], "ground_truth": ["]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasRAS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36350, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "["], "ground_truth": ["", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasRAS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36351, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "["], "ground_truth": ["", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36352, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "hasV6Ops", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", ""], "ground_truth": ["]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36353, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "hasV6T2Ops", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "["], "ground_truth": ["", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasV6T2Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36354, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "hasV7Ops", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")"], "ground_truth": ["[", "", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasV7Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36355, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "hasV7Ops", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "["], "ground_truth": ["", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasV7Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36356, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "bool", "hasV8_1aOps", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "["], "ground_truth": ["", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasV8_1aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36357, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")"], "ground_truth": ["[", "", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "hasV8_1aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36358, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "inITBlock", "(", ")", "&&", "!", "ITState", "."], "ground_truth": ["IsExplicit", ";"], "File": "ARMAsmParser (2)2", "Func": "inImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36359, "Length": 10, "Cover_Rate": 0.625} {"Template_token": ["", "ITState", ".", "Cond", "=", "", "(", "ITState", ".", "Cond", ")", ";", "}", "else", "{", "ITState", ".", "Mask", "^=", "", "<<", "(", "", "-"], "ground_truth": ["ITState", ".", "CurPosition", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "invertCurrentITCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36360, "Length": 28, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "ITState", ".", "Cond", "=", "", "(", "ITState", ".", "Cond", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMAsmParser (2)2", "Func": "invertCurrentITCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36361, "Length": 14, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum"], "ground_truth": [")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36362, "Length": 36, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<"], "ground_truth": ["int32_t", ">", "::", "min", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36363, "Length": 101, "Cover_Rate": 0.9351851851851852} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", "."], "ground_truth": ["OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36364, "Length": 55, "Cover_Rate": 0.5092592592592593} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "", "(", "Value", ")", "!=", "-", "", "||", "", "(", "-", "Value", ")", "!=", "-"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAdrLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36365, "Length": 52, "Cover_Rate": 0.5591397849462365} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36366, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "bool", "isAlignedMemory32", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36367, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36368, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", ""], "ground_truth": [")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36369, "Length": 12, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory64or128", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36370, "Length": 12, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory64or128or256", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36371, "Length": 20, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory64or128or256", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36372, "Length": 20, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "bool", "isAlignedMemoryNone", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemoryNone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36373, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)2", "Func": "isAM2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36374, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isAM2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36375, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "Val", "==", "std", "::", "numeric_limits"], "ground_truth": ["<", "int32_t", ">", "::", "min", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36376, "Length": 34, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "CE", "->", "getValue", "(", ")"], "ground_truth": ["%", "", "==", "", ";"], "File": "ARMAsmParser (2)2", "Func": "isARMBranchTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36377, "Length": 28, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["k_ConstantPoolImmediate", ";"], "File": "ARMAsmParser (2)2", "Func": "isConstantPoolImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36378, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "(", "isConstantPoolImm", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isConstPoolAsmImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36379, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemory16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36380, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemory16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36381, "Length": 20, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ","], "ground_truth": ["", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemory32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36382, "Length": 12, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemory64or128", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36383, "Length": 32, "Cover_Rate": 0.8205128205128205} {"Template_token": ["", "bool", "isDupAlignedMemory64or128", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "if", "(", "isMemNoOffset", "(", "false", ",", "", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemory64or128", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36384, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "return", "isMemNoOffset", "(", "false", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemoryNone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36385, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "return", "isMemNoOffset", "(", "false", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "isDupAlignedMemoryNone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36386, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "isFBits16", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "isFBits16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36387, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "bool", "isFBits16", "(", ")", "const", "{", "return", "isImmediate", "<", "", ",", ""], "ground_truth": [">", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isFBits16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36388, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "bool", "isFBits32", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "isFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36389, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "return", "isImmediate", "<", "", ",", ""], "ground_truth": [">", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36390, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "bool", "isImm0_1020s4", "(", ")", "const", "{", "return", "isImmediateS4", "<", "", ",", "", ">"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36391, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "bool", "isImm0_508s4", "(", ")", "const", "{", "return", "isImmediateS4", "<", "", ","], "ground_truth": ["", ">", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isImm0_508s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36392, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "isImmediate", "<", "", ",", ""], "ground_truth": [">", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isImm0_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36393, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "bool", "isImm0_7", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "isImm0_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36394, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "return", "isImmediate", "<", "", ",", ""], "ground_truth": [">", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isImm1_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36395, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "bool", "isImm1_16", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "isImm1_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36396, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "bool", "isImm1_32", "(", ")", "const", "{", "return", "isImmediate", "<", "", ",", "", ">", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "isImm1_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36397, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "isImmediateS4", "<", "-", "", ",", ""], "ground_truth": [">", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36398, "Length": 11, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "bool", "isImm8s4", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser (2)2", "Func": "isImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36399, "Length": 6, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "isImm8_255", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "isImm8_255", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36400, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "bool", "isImm8_255", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "isImm8_255", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36401, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36402, "Length": 33, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "&", "", ")", "==", "", ")", "&&", "Value"], "ground_truth": [">=", "N", "&&", "Value", "<=", "M", ";"], "File": "ARMAsmParser (2)2", "Func": "isImmediateS4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36403, "Length": 51, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "isImmThumbSR", "(", ")", "const", "{", "return", "isImmediate", "<", "", ",", "", ">", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "isImmThumbSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36404, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "bool", "isITBlockFull", "(", ")", "{", "return", "inITBlock", "(", ")", "&&", "(", "ITState", "."], "ground_truth": ["Mask", "&", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isITBlockFull", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36405, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")"], "ground_truth": ["[", "", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "isMClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36406, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "("], "ground_truth": [")", "[", "", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "isMClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36407, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">"], "ground_truth": ["::", "min", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36408, "Length": 38, "Cover_Rate": 0.3917525773195876} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "std"], "ground_truth": ["::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36409, "Length": 70, "Cover_Rate": 0.7216494845360825} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36410, "Length": 52, "Cover_Rate": 0.5048543689320388} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36411, "Length": 43, "Cover_Rate": 0.4174757281553398} {"Template_token": ["", "bool", "isMemNegImm8Offset", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "!", "Memory", "."], "ground_truth": ["OffsetImm", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36412, "Length": 49, "Cover_Rate": 0.5444444444444444} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")"], "ground_truth": [")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36413, "Length": 38, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment"], "ground_truth": ["==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemNoOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36414, "Length": 33, "Cover_Rate": 0.673469387755102} {"Template_token": ["", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", "."], "ground_truth": ["Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemNoOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36415, "Length": 23, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "bool", "isModImm", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["k_ModifiedImmediate", ";"], "File": "ARMAsmParser (2)2", "Func": "isModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36416, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isModImm", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)2", "Func": "isModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36417, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isModImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36418, "Length": 23, "Cover_Rate": 0.323943661971831} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isModImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36419, "Length": 25, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "if", "(", "!", "Value", ")", "return", "false", ";", "unsigned", "char", "B", "=", "Value", "&", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumBytes", ";", "++", "i", ")", "{", "Value", ">>=", "", ";", "if", "(", "(", "Value", "&", "", ")", "!=", "B", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "isNEONByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36420, "Length": 52, "Cover_Rate": 0.5048543689320388} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36421, "Length": 42, "Cover_Rate": 0.4077669902912621} {"Template_token": ["", "bool", "isNEONi16ByteReplicate", "(", ")", "const", "{", "return", "isNEONByteReplicate", "("], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi16ByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36422, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "isNEONByteReplicate", "("], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi16ByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36423, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "isNEONByteReplicate", "(", "", ")", ")", "return", "false", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "Value", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36424, "Length": 58, "Cover_Rate": 0.8656716417910447} {"Template_token": ["", "bool", "isNEONi16splatNot", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "unsigned", "Value", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi16splatNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36425, "Length": 48, "Cover_Rate": 0.8} {"Template_token": ["", "return", "isNEONByteReplicate", "("], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi32ByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36426, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "bool", "isNEONi32splat", "(", ")", "const", "{", "if", "(", "isNEONByteReplicate", "(", "", ")", ")", "return", "false", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "("], "ground_truth": ["Value", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36427, "Length": 64, "Cover_Rate": 0.9552238805970149} {"Template_token": ["", "bool", "isNEONi32splatNot", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "unsigned", "Value", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi32splatNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36428, "Length": 48, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "if", "(", "isNEONByteReplicate", "(", "", ")", ")", "return", "false", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36429, "Length": 43, "Cover_Rate": 0.3161764705882353} {"Template_token": ["", "bool", "isNEONi32vmov", "(", ")", "const", "{", "if", "(", "isNEONByteReplicate", "(", "", ")", ")", "return", "false", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr"], "ground_truth": [">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36430, "Length": 41, "Cover_Rate": 0.3014705882352941} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ",", "Value", ">>=", "", ")", "if", "("], "ground_truth": ["(", "Value", "&", "", ")", "!=", "", "&&", "(", "Value", "&", "", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi64splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36431, "Length": 39, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isNEONi64splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36432, "Length": 42, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "return", "isImmediate", "<", "", ","], "ground_truth": ["", ">", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isPKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36433, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "return", "isImmediate", "<", "", ","], "ground_truth": ["", ">", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isPKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36434, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "bool", "isPostIdxImm8", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::"], "ground_truth": ["min", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isPostIdxImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36435, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "isPostIdxImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36436, "Length": 42, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative"], "ground_truth": ["||", "Memory", ".", "Alignment", "!=", "", "||", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isT2MemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36437, "Length": 31, "Cover_Rate": 0.41333333333333333} {"Template_token": ["", "if", "(", "Memory", ".", "ShiftType", "==", "", ")", "return", "true", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", "||", "Memory"], "ground_truth": [".", "ShiftImm", ">", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isT2MemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36438, "Length": 28, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "bool", "isT2SOImm", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "const", "MCExpr", "*", "16Expr", "=", "dyn_cast", "<", "MCExpr", ">", "(", "getImm", "(", ")", ")", ";", "return", "(", "!", "16Expr", "||", "(", "16Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "VK__HI16", "&&", "16Expr", "->", "getKind", "(", ")"], "ground_truth": ["!=", "MCExpr", "::", "VK__LO16", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36439, "Length": 67, "Cover_Rate": 0.5491803278688525} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "Value", ")"], "ground_truth": ["!=", "-", "", ";"], "File": "ARMAsmParser (2)2", "Func": "isT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36440, "Length": 51, "Cover_Rate": 0.4180327868852459} {"Template_token": ["", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "CE", "->", "getValue", "(", ")", "%", "", "==", "", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser (2)2", "Func": "isThumbBranchTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36441, "Length": 31, "Cover_Rate": 0.6458333333333334} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isThumbModImmNeg8_255", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36442, "Length": 23, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "return", "isThumb", "(", ")", "&&", "!", "getSTI", "(", ")", ".", "getFeatureBits"], "ground_truth": ["(", ")", "[", "", "]", ";"], "File": "ARMAsmParser (2)2", "Func": "isThumbOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36443, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "bool", "isVecListDPairSpaced", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_VectorList", ")", "return", "false", ";", "if", "(", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "isVecListDPairSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36444, "Length": 39, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "if", "(", "Kind", "!=", "k_VectorIndex", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isVectorIndex64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36445, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "bool", "lastInITBlock", "(", ")", "{", "return", "ITState", ".", "CurPosition", "==", "", "-", "countTrailingZeros", "("], "ground_truth": ["ITState", ".", "Mask", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "lastInITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36446, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "bool", "listContainsReg", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpNo", ",", "unsigned", "Reg", ")", "{", "for", "(", "unsigned", "i", "=", "OpNo", ",", "e", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "OpReg", "=", "Inst", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "OpReg", "==", "Reg"], "ground_truth": [")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "listContainsReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36447, "Length": 62, "Cover_Rate": 0.9253731343283582} {"Template_token": ["", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";", "if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "(", "Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMAsmParser (2)2", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36448, "Length": 122, "Cover_Rate": 0.40131578947368424} {"Template_token": ["", "Name", "=", "(", "Name", "[", "", "]", "==", "'r'", ")", "?", "Name", ".", "drop_front", "(", "", ")", ":", "Name", ".", "drop_front", "(", ")", ";", "switch", "(", "Name", ".", "size", "(", ")", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "switch", "(", "Name", "[", "", "]", ")", "{", "default", ":", "return", "-", "", ";", "case", "'0'", ":", "return", "", ";", "case", "'1'", ":", "return", "", ";", "case", "'2'", ":", "return", "", ";", "case", "'3'", ":", "return", "", ";", "case", "'4'", ":", "return", "", ";", "case", "'5'", ":", "return", "", ";", "case", "'6'", ":", "return", "", ";", "case", "'7'", ":", "return", "", ";", "case", "'8'", ":", "return", "", ";", "case", "'9'", ":", "return", "", ";", "}", "case", "", ":", "if", "(", "Name", "[", "", "]", "!=", "'1'", ")", "return", "-", "", ";", "switch", "(", "Name", "[", ""], "ground_truth": ["]", ")", "{"], "File": "ARMAsmParser (2)2", "Func": "MatchCoprocessorOperandName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36449, "Length": 141, "Cover_Rate": 0.6467889908256881} {"Template_token": ["", "return", "getParser", "(", ")", ".", "Note", "(", "L", ","], "ground_truth": ["Msg", ",", "Range", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "Note", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36450, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "void", "Note", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "SMRange", "Range", "=", "None", ")", "{", "return", "getParser", "(", ")", ".", "Note", "(", "L", ",", "Msg", ","], "ground_truth": ["Range", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "Note", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36451, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc"], "ground_truth": ["(", "Symbol", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "onLabelParsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36452, "Length": 13, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "if", "(", "NextSymbolIsThumb", ")", "{", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Symbol", ")", ";", "NextSymbolIsThumb", "=", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "onLabelParsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36453, "Length": 22, "Cover_Rate": 0.5365853658536586} {"Template_token": ["", "auto", "TheReg", "=", "", "(", "RegName", ".", "lower", "(", ")", ")", ";", "if", "(", "!", "TheReg", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "Encoding", "=", "TheReg", "->", "Encoding", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateBankedReg", "(", "Encoding"], "ground_truth": [",", "S", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36454, "Length": 47, "Cover_Rate": 0.3949579831932773} {"Template_token": ["", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "WidthExpr", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "WidthExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "WidthExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Width", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Width", "<", "", "||", "Width", ">", "", "-", "LSB", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateBitfield", "(", "LSB", ",", "Width", ",", "S", ",", "EndLoc", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36455, "Length": 139, "Cover_Rate": 0.33985330073349634} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "(", "hasV7Ops", "(", ")", "||", "hasV8Ops", "(", ")", ")", "&&", "(", "Num", "==", "", "||", "Num", "==", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36456, "Length": 86, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "", "||", "CE", "->", "getValue", "(", ")", ">", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocOption", "("], "ground_truth": ["Val", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36457, "Length": 112, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseCoprocRegOperand", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocReg", "(", "Reg", ",", "S"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36458, "Length": 100, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveHandlerData", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSetFP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePad", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "parseDirectiveLtorg", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePersonalityIndex", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveUnwindRaw", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveMovSP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveArchExtension", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveAlign", "(", "DirectiveID", ".", "getLoc"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36459, "Length": 265, "Cover_Rate": 0.4140625} {"Template_token": ["", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "assert", "(", "Section", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36460, "Length": 30, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ",", "", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "", ",", "", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36461, "Length": 55, "Cover_Rate": 0.6707317073170732} {"Template_token": ["", "STI", ".", "setDefaultFeatures", "(", "", ",", "(", "", "+", "", "(", "ID", ")", ")", ".", "str", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "FixModeAfterArchChange", "(", "WasThumb", ",", "L", ")", ";", "getTargetStreamer", "(", ")", ".", "emitArch", "("], "ground_truth": ["ID", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36462, "Length": 48, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "unsigned", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ";", "uint64_t", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "(", "Features", ")", ";", "return", "false", ";", "}", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36463, "Length": 263, "Cover_Rate": 0.9228070175438596} {"Template_token": ["", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ";", "uint64_t", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "(", "Features", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36464, "Length": 88, "Cover_Rate": 0.3087719298245614} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirective", "(", "SMLoc", "L", ")", "{", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", "||", "check", "(", "!", "has", "(", ")", ",", "L", ",", "", ")", ")", "return", "true", ";", "if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36465, "Length": 58, "Cover_Rate": 0.9354838709677419} {"Template_token": ["", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "Val", "==", "", ")", "{", "if", "(", "!", "hasThumb", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "!", "isThumb", "("], "ground_truth": [")", ")", "SwitchMode", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36466, "Length": 75, "Cover_Rate": 0.3865979381443299} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "Val", "==", "", ")", "{", "if", "(", "!", "hasThumb", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "}", "else", "{", "if", "(", "!", "has", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "isThumb", "(", ")"], "ground_truth": [")", "SwitchMode", "(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36467, "Length": 94, "Cover_Rate": 0.4845360824742268} {"Template_token": ["", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "bool", "WasThumb", "=", "isThumb", "(", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "CPU", ",", "", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36468, "Length": 56, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "}", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36469, "Length": 48, "Cover_Rate": 0.48} {"Template_token": ["", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "}", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36470, "Length": 35, "Cover_Rate": 0.35} {"Template_token": ["", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "for", "(", "auto", "Feature", ":", "Features", ")", "STI", ".", "ApplyFeatureFlag", "(", "Feature", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitFPU", "(", "ID", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36471, "Length": 46, "Cover_Rate": 0.38333333333333336} {"Template_token": ["", "UC", ".", "recordHandlerData", "(", "L", ")", ";", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "true", ";", "}", "getTargetStreamer", "(", ")", ".", "emitHandlerData", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36472, "Length": 61, "Cover_Rate": 0.7176470588235294} {"Template_token": ["", "UC", ".", "recordHandlerData", "(", "L", ")", ";", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "true", ";", "}", "getTargetStreamer", "(", ")", ".", "emitHandlerData", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36473, "Length": 61, "Cover_Rate": 0.7176470588235294} {"Template_token": ["", "break", ";", "case", "'w'", ":", "break", ";", "default", ":", "return", "Error", "(", "Loc", ",", "", "", ")", ";", "}", "}", "else", "{", "if", "(", "Suffix", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "}", "auto", "parseOne", "=", "[", "&", "]", "(", ")", "->", "bool", "{", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "Value", "=", "dyn_cast_or_null", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "Value", ")", "{", "return", "Error", "(", "Loc", ",", "", ")", ";", "}", "switch", "(", "Width", ")", "{", "case", ""], "ground_truth": [":"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36474, "Length": 101, "Cover_Rate": 0.40725806451612906} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveLtorg", "(", "SMLoc", "L", ")", "{", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitCurrentConstantPool"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveLtorg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36475, "Length": 31, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "SMLoc", "OffsetLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "OffsetExpr", ")", ")", "return", "Error", "(", "OffsetLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "OffsetLoc", ",", "", ")", ";", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement"], "ground_truth": [",", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36476, "Length": 79, "Cover_Rate": 0.316} {"Template_token": ["", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", "::", "INVALID", ")", "return", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36477, "Length": 57, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", ""], "ground_truth": [")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36478, "Length": 82, "Cover_Rate": 0.4120603015075377} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "bool", "HasExistingPersonality", "=", "UC", ".", "hasPersonality", "(", ")", ";", "const", "MCExpr", "*", "IndexExpression", ";", "SMLoc", "IndexLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "IndexExpression", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "{", "return", "true", ";", "}", "UC", ".", "recordPersonalityIndex", "(", "L", ")", ";", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "{", "return", "Error", "(", "L", ",", "", ")", ";", "}", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "true", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "true", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitPersonalityLocNotes", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectivePersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36479, "Length": 154, "Cover_Rate": 0.6416666666666667} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveRegSave", "(", "SMLoc", "L", ",", "bool", "IsVector", ")", "{", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "SmallVector", "<", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", ",", "", ">", "Operands", ";", "if", "(", "parseRegisterList", "(", "Operands", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "Operand", "&", "Op", "=", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ";", "if", "(", "!", "IsVector", "&&", "!", "Op", ".", "isRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "IsVector", "&&", "!", "Op", ".", "isDPRRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "getTargetStreamer", "(", ")", ".", "emitRegSave", "(", "Op"], "ground_truth": [".", "getRegList", "(", ")", ",", "IsVector", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36480, "Length": 145, "Cover_Rate": 0.9731543624161074} {"Template_token": ["", "SMLoc", "SRegLoc", ",", "ERegLoc", ";", "if", "(", "check", "(", "ParseRegister", "(", "Reg", ",", "SRegLoc", ",", "ERegLoc", ")", ",", "SRegLoc", ",", "", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "RegisterReqs", ".", "insert", "(", "std", "::", "make_pair", "(", "Name", ",", "Reg", ")", ")", ".", "first", "->", "second", "!=", "Reg", ")", "return", "Error", "(", "SRegLoc", ",", "", "+", "Name", "+", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveReq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36481, "Length": 72, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveSetFP", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "check", "(", "!", "UC", ".", "hasFnStart", "(", ")", ",", "L", ",", "", ")", "||", "check", "(", "UC", ".", "hasHandlerData", "(", ")", ",", "L", ",", "", ")", ")", "return", "true", ";", "SMLoc", "FPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "FPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "check", "(", "FPReg", "==", "-", "", ",", "FPRegLoc", ",", "", ")", "||", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";", "SMLoc", "SPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "SPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "check", "(", "SPReg", "==", "-", "", ",", "SPRegLoc", ",", "", ")", "||", "check", "(", "SPReg", "!=", "", "&&", "SPReg", "!=", "UC", ".", "getFPReg", "(", ")", ",", "SPRegLoc", ",", "", ")", ")", "return", "true", ";", "UC", ".", "saveFPReg", "(", "FPReg", ")", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "Parser", ".", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "check", "(", "!", "CE", ","], "ground_truth": ["ExLoc", ",", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36482, "Length": 297, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "check", "(", "Mode", "==", "", "||", "Mode", "==", "", ",", "L", ",", "", ")", "||", "check", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ",", "L", ",", "", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement"], "ground_truth": [",", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36483, "Length": 50, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement"], "ground_truth": [",", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36484, "Length": 58, "Cover_Rate": 0.36024844720496896} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveThumbSet", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "Name", ";", "if", "(", "check", "(", "Parser", ".", "parseIdentifier", "(", "Name", ")", ",", "", ")", "||", "parseToken", "(", "AsmToken", "::", "Comma", ",", ""], "ground_truth": ["+", "Name", "+", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36485, "Length": 50, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveTLSDescSeq", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "", ")", ";", "const", "MCSymbolRefExpr", "*", "SRE", "=", "MCSymbolRefExpr", "::", "create", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ",", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ",", "getContext", "(", ")", ")", ";", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36486, "Length": 82, "Cover_Rate": 0.8631578947368421} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "", ")", ";", "const", "MCSymbolRefExpr", "*", "SRE", "=", "MCSymbolRefExpr", "::", "create", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ",", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ",", "getContext", "(", ")", ")", ";", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "AnnotateTLSDescriptorSequence", "(", "SRE", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36487, "Length": 85, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveUnreq", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "RegisterReqs", ".", "erase", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveUnreq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36488, "Length": 65, "Cover_Rate": 0.7831325301204819} {"Template_token": ["", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", "&&", "isVmovf", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", "(", ")", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", "&&", "isFconst", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "", "||", "Val", "<", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "float", "RealVal", "=", "", "(", "Val", ")", ";", "Val", "=", "APFloat", "(", "RealVal", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36489, "Length": 169, "Cover_Rate": 0.378076062639821} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExtraToken", ",", "Loc", ")", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "return", "true", ";", "}", "while", "(", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "return", "true", ";", "}", "}", "}", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "tryConvertingToTwoOperandForm", "(", "Mnemonic", ",", "CarrySetting", ",", "Operands", ")", ";", "if", "(", "!", "CarrySetting", "&&", "shouldOmitCCOutOperand", "(", "Mnemonic", ",", "Operands", ")", ")", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "if", "(", "PredicationCode", "==", "", "&&", "shouldOmitPredicateOperand", "(", "Mnemonic", ",", "Operands", ")", ")", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "if", "(", "!", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isImm", "(", ")", ")", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "if", "(", "!", "isThumb", "(", ")", "&&", "Operands", ".", "size", "(", ")", ">", "", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", "{", "bool", "isLoad", "=", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ";", "unsigned", "Idx", "=", "isLoad", "?", "", ":", "", ";", "Operand", "&", "Op1", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "Idx", "]", ")", ";", "Operand", "&", "Op2", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "Idx", "+", "", "]", ")", ";", "const", "MCRegisterClass", "&", "MRC", "=", "MRI", "->", "getRegClass", "(", "", ")", ";", "if", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op2", ".", "isReg", "(", ")", "&&", "MRC", ".", "contains", "(", "Op1", ".", "getReg", "(", ")", ")", "&&", "MRC", ".", "contains", "(", "Op2", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg1", "=", "Op1", ".", "getReg", "(", ")", ";", "unsigned", "Reg2", "=", "Op2", ".", "getReg", "(", ")", ";", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Reg1", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Reg2", ")", ";", "if", "(", "Rt", "+", "", "!=", "Rt2", "||", "(", "Rt", "&", "", ")", ")", "{", "return", "Error", "(", "Op2", ".", "getStartLoc", "(", ")", ",", "isLoad", "?", "", ":", "", ")", ";", "}", "unsigned", "NewReg", "=", "MRI", "->", "getMatchingSuperReg", "(", "Reg1", ",", "", ",", "&", "(", "MRI", "->", "getRegClass", "(", "", ")", ")", ")", ";", "Operands", "[", "Idx", "]", "=", "Operand", "::", "CreateReg", "(", "NewReg", ",", "Op1", ".", "getStartLoc", "(", ")", ",", "Op2", ".", "getEndLoc", "(", ")", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "Idx"], "ground_truth": ["+", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36490, "Length": 465, "Cover_Rate": 0.3627145085803432} {"Template_token": ["", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "OptStr", ".", "equals_lower", "(", "", ")", ")", "Opt", "=", "", ";", "else", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ISBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return"], "ground_truth": ["MatchOperand_ParseFail", ";"], "File": "ARMAsmParser (2)2", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36491, "Length": 167, "Cover_Rate": 0.5985663082437276} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseITCondCode", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "CC", "=", "CondCodeFromString", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "CC", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCondCode", "(", "", "(", "CC", ")", ",", "S", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "parseITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36492, "Length": 105, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "auto", "parseOne", "=", "[", "&", "]", "(", ")", "->", "bool", "{", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "("], "ground_truth": ["Value", ",", "Size", ",", "L", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36493, "Length": 47, "Cover_Rate": 0.6438356164383562} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", ")", ")", "Opt", "=", "~", "", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MemBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Opt", "=", "", "+", "Val", ";", "}", "else", "return", "MatchOperand_ParseFail", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMemBarrierOpt", "(", "(", ""], "ground_truth": [")", "Opt", ",", "S", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36494, "Length": 425, "Cover_Rate": 0.8799171842650103} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseMemBarrierOptOperand", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", ")", ")", "Opt", "=", "~", "", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MemBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Opt", "=", ""], "ground_truth": ["+", "Val", ";"], "File": "ARMAsmParser (2)2", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36495, "Length": 413, "Cover_Rate": 0.855072463768116} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "SYSmvalue", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "if", "(", "Flags", "==", "", "||", "Flags", "==", "", ")", "Flags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "SpecReg", "==", "", ")", "FlagsVal", "|=", "", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36496, "Length": 299, "Cover_Rate": 0.6780045351473923} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "SYSmvalue", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", ""], "ground_truth": [",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36497, "Length": 135, "Cover_Rate": 0.30612244897959184} {"Template_token": ["", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "create", "(", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "AsmToken", "::", "Colon", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "MCExpr", "::", "create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ExprVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::"], "ground_truth": ["Equal", ":", "{"], "File": "ARMAsmParser (2)2", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36498, "Length": 466, "Cover_Rate": 0.6005154639175257} {"Template_token": ["", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "bool", "ExpectLabel", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ";", "if", "(", "!", "ExpectLabel", ")", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "equals_lower", "(", "", ")", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S"], "ground_truth": [",", "E", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36499, "Length": 235, "Cover_Rate": 0.30283505154639173} {"Template_token": ["", "OperandMatchResultTy", "parsePKHASRImm", "(", "OperandVector", "&", "O", ")", "{", "return", "parsePKHImm", "(", "O", ",", "", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)2", "Func": "parsePKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36500, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "Low", "||", "Val", ">", "High", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36501, "Length": 101, "Cover_Rate": 0.3146417445482866} {"Template_token": ["", "return", "parsePKHImm", "(", "O", ",", "", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parsePKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36502, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "parsePKHImm", "(", "O", ",", ""], "ground_truth": [",", "", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parsePKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36503, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "IFlags", "|=", "Flag"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36504, "Length": 113, "Cover_Rate": 0.5458937198067633} {"Template_token": ["", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")"], "ground_truth": [")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser (2)2", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36505, "Length": 88, "Cover_Rate": 0.4251207729468599} {"Template_token": ["", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateRotImm", "(", "Val", ",", "S", ",", "EndLoc", ")", ")", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "ARMAsmParser (2)2", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36506, "Length": 121, "Cover_Rate": 0.44981412639405205} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateRotImm", "(", "Val", ",", "S", ",", "EndLoc", ")", ")", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "ARMAsmParser (2)2", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36507, "Length": 113, "Cover_Rate": 0.4200743494423792} {"Template_token": ["", "if", "(", "Val", "==", "-", "", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Tok", ".", "getEndLoc"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36508, "Length": 48, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "bool", "isASR", ";", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "isASR", "=", "false", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "isASR", "=", "true", ";", "else", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isASR", ")", "{", "if", "(", "Val", "<", "", "||", "Val", ">", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "isThumb", "(", ")", "&&", "Val", "==", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Val", "==", "", ")", "Val", "=", "", ";", "}", "else", "{", "if", "(", "Val", "<", "", "||", "Val", ">", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateShifterImm", "(", "isASR", ",", "Val", ",", "S", ",", "EndLoc", ")", ")", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "ARMAsmParser (2)2", "Func": "parseShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36509, "Length": 328, "Cover_Rate": 0.8937329700272479} {"Template_token": ["", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ITCondMask", ":", "{", "static", "const", "char", "*", "const", "MaskStr", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "assert", "(", "(", "ITMask", ".", "Mask", "&", "", ")", "==", "ITMask", ".", "Mask", ")", ";", "OS", "<<", "", "<<", "MaskStr", "[", "ITMask", ".", "Mask", "]", "<<", "", ";", "break", ";", "}", "case", "k_CoprocNum", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocReg", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocOption", ":", "OS", "<<", "", "<<", "CoprocOption", ".", "Val", "<<", "", ";", "break", ";", "case", "k_MSRMask", ":", "OS", "<<", "", "<<", "getMSRMask", "(", ")", "<<", "", ";", "break", ";", "case", "k_BankedReg", ":", "OS", "<<", "", "<<", "getBankedReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ",", "false", ")", "<<", "", ";", "break", ";", "case", "k_InstSyncBarrierOpt", ":", "OS", "<<", "", "<<", "InstSyncBOptToString", "(", "getInstSyncBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "", "<<", "", "<<", "Memory", ".", "BaseRegNum", ";", "OS", "<<", "", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<"], "ground_truth": ["", "<<", "PostIdxReg", ".", "ShiftImm", ";"], "File": "ARMAsmParser (2)2", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36510, "Length": 276, "Cover_Rate": 0.3699731903485255} {"Template_token": ["", "assert", "(", "ITState", ".", "CurPosition", ">", "", ")", ";", "ITState", ".", "CurPosition", "--", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "ITState", "."], "ground_truth": ["Mask", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "rewindImplicitITPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36511, "Length": 24, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "ITState", ".", "CurPosition", "--", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "ITState", ".", "Mask", ")", ";", "unsigned", "NewMask", "=", ""], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "rewindImplicitITPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36512, "Length": 20, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "if", "(", "Mnemonic", ".", "startswith", "("], "ground_truth": ["", ")", ")", "{"], "File": "ARMAsmParser (2)2", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36513, "Length": 252, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "void", "startExplicitITBlock", "(", "", "Cond", ",", "unsigned", "Mask", ")", "{", "assert", "(", "!", "inITBlock", "(", ")", ")", ";", "ITState", ".", "Cond", "=", "Cond", ";", "ITState", ".", "Mask", "=", "Mask", ";", "ITState", ".", "CurPosition", "=", "", ";", "ITState", ".", "IsExplicit", "=", "true"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "startExplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36514, "Length": 42, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "uint64_t", "FB", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "", ")", ")", ";", "setAvailableFeatures", "("], "ground_truth": ["FB", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "SwitchMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36515, "Length": 26, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "{", "StringMap", "<", "unsigned", ">", "::", "const_iterator", "Entry", "=", "RegisterReqs", ".", "find", "(", "lowerCase", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "-", "", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36516, "Length": 204, "Cover_Rate": 0.6035502958579881} {"Template_token": ["", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "("], "ground_truth": ["ImmVal", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36517, "Length": 111, "Cover_Rate": 0.38408304498269896} {"Template_token": ["", "return", "ImplicitItMode", "==", "ImplicitItModeTy", "::", "Always", "||", "ImplicitItMode", "=="], "ground_truth": ["ImplicitItModeTy", "::", "Only", ";"], "File": "ARMAsmParser (2)2", "Func": "useImplicitITARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36518, "Length": 13, "Cover_Rate": 0.65} {"Template_token": ["", "return", "ImplicitItMode", "==", "ImplicitItModeTy", "::", "Always", "||", "ImplicitItMode"], "ground_truth": ["==", "ImplicitItModeTy", "::", "Only", ";"], "File": "ARMAsmParser (2)2", "Func": "useImplicitITARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36519, "Length": 13, "Cover_Rate": 0.65} {"Template_token": ["", "return", "ImplicitItMode", "==", "ImplicitItModeTy", "::", "Always", "||", "ImplicitItMode", "==", "ImplicitItModeTy", "::"], "ground_truth": ["ThumbOnly", ";"], "File": "ARMAsmParser (2)2", "Func": "useImplicitITThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36520, "Length": 13, "Cover_Rate": 0.65} {"Template_token": ["", "return", "ImplicitItMode", "==", "ImplicitItModeTy", "::", "Always", "||", "ImplicitItMode", "==", "ImplicitItModeTy"], "ground_truth": ["::", "ThumbOnly", ";"], "File": "ARMAsmParser (2)2", "Func": "useImplicitITThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36521, "Length": 13, "Cover_Rate": 0.65} {"Template_token": ["", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCExpr", "*", "SOExpr", "=", "Op", ".", "getImm", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", "&&", "Value", "<=", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_rGPR", ":", "if", "(", "hasV8Ops", "(", ")", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_Success", ";", "return", "Match_rGPR", ";", "case", "MCK_GPRPair", ":", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "", ")", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "Match_Success", ";", "break", ";", "}", "return", "Match_InvalidOperand"], "ground_truth": [";"], "File": "ARMAsmParser (2)2", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36522, "Length": 137, "Cover_Rate": 0.6088888888888889} {"Template_token": ["", "bool", "AsmParser", "::", "validatetLDMRegList", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "unsigned", "ListNo", ",", "bool", "IsARPop", ")", "{", "const", "Operand", "&", "Op", "=", "static_cast", "<", "const", "Operand", "&", ">", "(", "*", "Operands", "[", "ListNo", "]", ")", ";", "bool", "HasWritebackToken", "=", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ";", "bool", "ListContainsSP", "=", "listContainsReg", "(", "Inst"], "ground_truth": [",", "ListNo", ",", "", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "validatetLDMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36523, "Length": 70, "Cover_Rate": 0.4605263157894737} {"Template_token": ["", "bool", "AsmParser", "::", "validatetSTMRegList", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "unsigned", "ListNo", ")", "{", "const", "Operand", "&", "Op", "=", "static_cast", "<", "const", "Operand", "&", ">", "(", "*", "Operands", "[", "ListNo", "]", ")", ";", "bool", "HasWritebackToken", "=", "Op", ".", "isToken", "(", ")", "&&", "Op"], "ground_truth": [".", "getToken", "(", ")", "==", "", ";"], "File": "ARMAsmParser (2)2", "Func": "validatetSTMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36524, "Length": 55, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "bool", "AsmParser", "::", "validatetSTMRegList", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "unsigned", "ListNo", ")", "{", "const", "Operand", "&", "Op", "=", "static_cast", "<", "const", "Operand", "&", ">", "(", "*", "Operands", "[", "ListNo", "]", ")", ";", "bool", "HasWritebackToken", "=", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ";", "bool", "ListContainsSP", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "bool", "ListContainsPC", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "if", "(", "ListContainsSP", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)2", "Func": "validatetSTMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36525, "Length": 149, "Cover_Rate": 0.9675324675324676} {"Template_token": ["", "bool", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "SMRange", "Range", "=", "None", ")", "{", "return", "getParser", "(", ")", ".", "Warning", "(", "L"], "ground_truth": [",", "Msg", ",", "Range", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "Warning", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36526, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Memory", ".", "OffsetImm"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addAddrMode2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36527, "Length": 149, "Cover_Rate": 0.6234309623430963} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Memory", ".", "OffsetImm", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMAsmParser (2)3", "Func": "addAddrMode3Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36528, "Length": 221, "Cover_Rate": 0.7978339350180506} {"Template_token": ["", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addAddrMode3Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36529, "Length": 148, "Cover_Rate": 0.5342960288808665} {"Template_token": ["", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", "/", "", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val"], "ground_truth": ["=", "", ";"], "File": "ARMAsmParser (2)3", "Func": "addAddrMode5FP16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36530, "Length": 94, "Cover_Rate": 0.45410628019323673} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm"], "ground_truth": [")", ")", "{"], "File": "ARMAsmParser (2)3", "Func": "addAddrMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36531, "Length": 88, "Cover_Rate": 0.4251207729468599} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "return", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addAdrLabelOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36532, "Length": 32, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "assert", "(", "isImm", "(", ")", "&&", "", ")", ";", "if", "(", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "return", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr"], "ground_truth": [">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addAdrLabelOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36533, "Length": 55, "Cover_Rate": 0.5612244897959183} {"Template_token": ["", "void", "addComplexRotationOddOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "CE", "->", "getValue", "("], "ground_truth": [")", "-", "", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addComplexRotationOddOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36534, "Length": 58, "Cover_Rate": 0.9830508474576272} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "CE", "->", "getValue", "("], "ground_truth": [")", "-", "", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addComplexRotationOddOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36535, "Length": 37, "Cover_Rate": 0.6271186440677966} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "("], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addFBits16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36536, "Length": 24, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "CE", "->", "getValue"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addFBits32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36537, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "addRegListOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addFPDRegListWithVPROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36538, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "void", "addFPDRegListWithVPROperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addRegListOperands", "(", "Inst"], "ground_truth": [",", "N", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addFPDRegListWithVPROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36539, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addFPImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "int", "Val", "=", "", "(", "APInt", "(", "", ",", "CE", "->", "getValue", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addFPImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36540, "Length": 65, "Cover_Rate": 0.9558823529411765} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "int", "Val", "=", "", "(", "APInt", "(", "", ","], "ground_truth": ["CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addFPImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36541, "Length": 32, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->"], "ground_truth": ["getValue", "(", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_1020s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36542, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")"], "ground_truth": ["/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_1020s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36543, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "(", "uint32_t", ")", "CE", "->", "getValue"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36544, "Length": 44, "Cover_Rate": 0.7719298245614035} {"Template_token": ["", "void", "addImm0_4095NegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "("], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36545, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_508s4NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36546, "Length": 24, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "void", "addImm0_508s4NegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">"], "ground_truth": ["(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_508s4NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36547, "Length": 36, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "("], "ground_truth": [")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_508s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36548, "Length": 42, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "void", "addImm0_508s4Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "("], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm0_508s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36549, "Length": 36, "Cover_Rate": 0.6545454545454545} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue"], "ground_truth": ["(", ")", "-", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm1_16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36550, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "-"], "ground_truth": ["", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm1_32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36551, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE"], "ground_truth": ["->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36552, "Length": 16, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "("], "ground_truth": [")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm7s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36553, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "void", "addImm7Shift2Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "("], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm7Shift2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36554, "Length": 36, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm7Shift2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36555, "Length": 24, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst"], "ground_truth": [".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemImm0_1020s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36556, "Length": 36, "Cover_Rate": 0.33962264150943394} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Memory", ".", "OffsetImm", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemImm0_1020s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36557, "Length": 70, "Cover_Rate": 0.660377358490566} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36558, "Length": 28, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "addExpr", "(", "Inst", ",", "Memory", "."], "ground_truth": ["OffsetImm", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemImmOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36559, "Length": 32, "Cover_Rate": 0.7111111111111111} {"Template_token": ["", "void", "addMemNoOffsetT2NoSpOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemNoOffsetT2NoSpOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36560, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemNoOffsetT2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36561, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "void", "addMemNoOffsetT2Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemNoOffsetT2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36562, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory"], "ground_truth": [".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemNoOffsetTOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36563, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", "."], "ground_truth": ["addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemPCRelImm12Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36564, "Length": 33, "Cover_Rate": 0.4714285714285714} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "OffsetRegNum"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemRegRQOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36565, "Length": 37, "Cover_Rate": 0.74} {"Template_token": ["", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")"], "ground_truth": ["/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemThumbRIs2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36566, "Length": 36, "Cover_Rate": 0.33962264150943394} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Memory", ".", "OffsetImm"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemThumbRIs4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36567, "Length": 84, "Cover_Rate": 0.7924528301886793} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue"], "ground_truth": ["(", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemThumbSPIOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36568, "Length": 78, "Cover_Rate": 0.7358490566037735} {"Template_token": ["", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")"], "ground_truth": ["/", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemThumbSPIOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36569, "Length": 36, "Cover_Rate": 0.33962264150943394} {"Template_token": ["", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "addExpr", "(", "Inst", ",", "Memory"], "ground_truth": [".", "OffsetImm", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemUImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36570, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint32_t", "Enc", "=", "", "(", "-", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "Enc", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addModImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36571, "Length": 40, "Cover_Rate": 0.625} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMVEPairVectorIndexOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36572, "Length": 14, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Imm", "=", "CE"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMveSaturateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36573, "Length": 33, "Cover_Rate": 0.4177215189873418} {"Template_token": ["", "const", "MCRegisterClass", "*", "RC_out", "=", "(", "VectorList", ".", "Count", "==", "", ")", "?", "&", "MCRegisterClasses", "[", "", "]", ":", "&", "MCRegisterClasses", "[", "", "]", ";", "unsigned", "I", ",", "E", "=", "RC_out", "->", "getNumRegs", "(", ")", ";", "for", "(", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "if", "(", "RC_in", "->", "getRegister", "(", "I", ")", "==", "VectorList", ".", "RegNum", ")", "break", ";", "assert", "(", "I", "<", "E", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RC_out", "->", "getRegister"], "ground_truth": ["(", "I", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMVEVecListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36574, "Length": 90, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMVEVectorIndexOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36575, "Length": 14, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "void", "addMVEVectorIndexOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMVEVectorIndexOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36576, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "void", "addNEONi16splatOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<"], "ground_truth": ["MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi16splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36577, "Length": 36, "Cover_Rate": 0.5373134328358209} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi32splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36578, "Length": 24, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Value", "=", "", "(", "~", "Value", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi32splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36579, "Length": 44, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "void", "addNEONi32splatOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36580, "Length": 21, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "encodeNeonVMOVImmediate", "(", "~", "CE"], "ground_truth": ["->", "getValue", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi32vmovNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36581, "Length": 28, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ",", "Value", ">>=", "", ")", "{", "Imm", "|=", "(", "Value", "&", "", ")"], "ground_truth": ["<<", "i", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi64splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36582, "Length": 29, "Cover_Rate": 0.30526315789473685} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Inv", ")", "Value", "=", "~", "Value", ";", "unsigned", "B", "=", "Value", "&", "", ";", "B", "|=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "B", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi8ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36583, "Length": 65, "Cover_Rate": 0.6701030927835051} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->"], "ground_truth": ["getValue", "(", ")", "|", "", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONi8splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36584, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "void", "addNEONinvi8ReplicateOperands", "(", "MCInst", "&", "Inst", ","], "ground_truth": ["unsigned", "N", ")", "const", "{"], "File": "ARMAsmParser (2)3", "Func": "addNEONinvi8ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36585, "Length": 12, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addNEONi8ReplicateOperands", "(", "Inst", ",", "true"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONinvi8ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36586, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")"], "ground_truth": ["&&", "", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONvmovi16ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36587, "Length": 55, "Cover_Rate": 0.4263565891472868} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "("], "ground_truth": [")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONvmovi16ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36588, "Length": 55, "Cover_Rate": 0.4263565891472868} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONvmovi32ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36589, "Length": 49, "Cover_Rate": 0.4224137931034483} {"Template_token": ["", "void", "addNEONvmovi32ReplicateOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "uint64_t", "Value", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONvmovi32ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36590, "Length": 85, "Cover_Rate": 0.7327586206896551} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addNEONi8ReplicateOperands", "(", "Inst", ","], "ground_truth": ["false", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONvmovi8ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36591, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "void", "addPKHASRImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addPKHASRImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36592, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "("], "ground_truth": [")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addPowerTwoOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36593, "Length": 40, "Cover_Rate": 0.7547169811320755} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE"], "ground_truth": ["->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addPowerTwoOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36594, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "RegList", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["Reg", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36595, "Length": 40, "Cover_Rate": 0.7547169811320755} {"Template_token": ["", "for", "(", "unsigned", "Reg", ":", "RegList", ")", "Inst", ".", "addOperand"], "ground_truth": ["(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addRegListWithAPSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36596, "Length": 19, "Cover_Rate": 0.3584905660377358} {"Template_token": ["", "for", "(", "unsigned", "Reg", ":", "RegList", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["Reg", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addRegListWithAPSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36597, "Length": 19, "Cover_Rate": 0.3584905660377358} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36598, "Length": 24, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "void", "addT2SOImmNegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36599, "Length": 21, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "void", "addT2SOImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addT2SOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36600, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "void", "addT2SOImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "~", "(", "uint32_t"], "ground_truth": [")", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addT2SOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36601, "Length": 56, "Cover_Rate": 0.9824561403508771} {"Template_token": ["", "void", "addThumbModImmNeg1_7Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint32_t", "Val", "=", "-", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "addThumbModImmNeg1_7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36602, "Length": 46, "Cover_Rate": 0.7796610169491526} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint32_t", "Val", "=", "-", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "addThumbModImmNeg8_255Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36603, "Length": 25, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "void", "addTraceSyncBarrierOptOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser (2)3", "Func": "addTraceSyncBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36604, "Length": 12, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "void", "addTraceSyncBarrierOptOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getTraceSyncBarrierOpt", "("], "ground_truth": [")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addTraceSyncBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36605, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "unsigned", "RegNum", "=", "getVPTPred", "(", ")", "==", "", "?", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addVPTPredNOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36606, "Length": 25, "Cover_Rate": 0.3125} {"Template_token": ["", "int", "TiedOp", "=", "MCID", ".", "getOperandConstraint", "(", "NextOpIndex", ",", "MCOI", "::", "TIED_TO", ")", ";", "assert", "(", "TiedOp", ">=", "", "&&", "", ")", ";", "RegNum", "=", "Inst", ".", "getOperand", "(", "TiedOp", ")", ".", "getReg", "(", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createReg", "(", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addVPTPredROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36607, "Length": 49, "Cover_Rate": 0.3951612903225806} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addVPTPredNOperands", "(", "Inst", ",", "N", "-", "", ")", ";", "unsigned", "RegNum", ";", "if", "(", "getVPTPred", "(", ")", "==", "", ")", "{", "RegNum", "=", "", ";", "}", "else", "{", "unsigned", "NextOpIndex", "=", "Inst"], "ground_truth": [".", "getNumOperands", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addVPTPredROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36608, "Length": 46, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "if", "(", "AddBuildAttributes", ")", "getTargetStreamer", "(", ")", ".", "emitTargetAttributes", "(", "STI", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";", "VPTState", ".", "CurPosition", "=", "~", "", ";", "NextSymbolIsThumb", "=", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36609, "Length": 60, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "CDE", ".", "insert", "(", "Mnemonic", ")", ";", "CDEWithVPTSuffix", ".", "insert", "(", "Mnemonic", ")", ";", "CDEWithVPTSuffix", ".", "insert", "(", "std", "::", "string", "(", "Mnemonic", ")", "+", "", ")", ";", "CDEWithVPTSuffix", ".", "insert", "(", "std", "::", "string", "("], "ground_truth": ["Mnemonic", ")", "+", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "ARMMnemonicSets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36610, "Length": 42, "Cover_Rate": 0.37168141592920356} {"Template_token": ["", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "}", "const", "MCParsedAsmOperand", "&", "Op3", "=", "*", "Operands", "[", "", "+", "NumPredOps", "]", ";", "if", "(", "!", "Op3", ".", "isReg", "(", ")", "||", "Op3", ".", "getReg", "(", ")", "!=", "RNext", ")", "return", "Error", "(", "Op3", ".", "getStartLoc", "(", ")", ",", "", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", "+", "NumPredOps", ")", ";", "Operands", "[", "", "+", "NumPredOps", "]", "=", "Operand", "::", "CreateReg", "(", "RPair", ",", "Op2", ".", "getStartLoc", "(", ")", ","], "ground_truth": ["Op2", ".", "getEndLoc", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CDEConvertDualRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36611, "Length": 138, "Cover_Rate": 0.4144144144144144} {"Template_token": ["", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "case", "", ":", "RNext", "=", "", ";", "RPair", "=", "", ";", "break", ";", "}", "const", "MCParsedAsmOperand", "&", "Op3", "=", "*", "Operands", "[", "", "+", "NumPredOps", "]", ";", "if", "(", "!", "Op3", ".", "isReg", "(", ")", "||", "Op3", ".", "getReg", "(", ")", "!=", "RNext", ")", "return", "Error", "(", "Op3", ".", "getStartLoc", "(", ")", ",", "", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "("], "ground_truth": [")", "+", "", "+", "NumPredOps", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CDEConvertDualRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36612, "Length": 123, "Cover_Rate": 0.36936936936936937} {"Template_token": ["", "assert", "(", "(", "FromW", "==", "", "||", "FromW", "=="], "ground_truth": ["", "||", "FromW", "==", "", ")", "&&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "checkNeonReplicateArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36613, "Length": 19, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "static", "void", "checkNeonReplicateArgs", "(", "unsigned", "FromW", ",", "unsigned", "ToW", ")", "{", "assert", "(", "(", "FromW", "==", "", "||", "FromW", "==", "", "||", "FromW", "==", "", ")", "&&", "", ")", ";", "assert", "(", "(", "ToW", "==", "", "||", "ToW", "==", "", "||", "ToW", "==", "", ")", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "checkNeonReplicateArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36614, "Length": 49, "Cover_Rate": 0.8305084745762712} {"Template_token": ["", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_RequiresFlagSetting", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "if", "(", "Opc", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "Opc", "==", "", "&&", "!", "hasV6MOps", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "", "&&", "!", "hasV6Ops", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "}", "if", "(", "Opc", "==", "", "&&", "!", "hasV8Ops", "(", ")", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_RequiresV8", ";", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "||", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "return", "Match_RequiresV8", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", ""], "ground_truth": [":"], "File": "ARMAsmParser (2)3", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36615, "Length": 329, "Cover_Rate": 0.4895833333333333} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateBankedReg", "(", "unsigned", "Reg", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "("], "ground_truth": ["k_BankedReg", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36616, "Length": 29, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CCOut", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "="], "ground_truth": ["S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36617, "Length": 33, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CCOut", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36618, "Length": 36, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCondCode", "(", "", "CC", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CondCode", ")", ";", "Op", "->", "CC", "."], "ground_truth": ["Val", "=", "CC", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36619, "Length": 37, "Cover_Rate": 0.6727272727272727} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCondCode", "(", "", "CC", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CondCode", ")", ";", "Op", "->", "CC", ".", "Val", "=", "CC", ";", "Op", "->", "StartLoc", "="], "ground_truth": ["S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36620, "Length": 43, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateConstantPoolImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ConstantPoolImmediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "CreateConstantPoolImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36621, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCoprocNum", "(", "unsigned", "CopVal", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CoprocNum", ")", ";", "Op", "->", "Cop", ".", "Val", "=", "CopVal", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "="], "ground_truth": ["S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36622, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCoprocNum", "(", "unsigned", "CopVal", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CoprocNum", ")", ";", "Op", "->", "Cop", ".", "Val", "=", "CopVal", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "CreateCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36623, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCoprocOption", "(", "unsigned", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_CoprocOption", ")", ";", "Op", "->", "Cop", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "CreateCoprocOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36624, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateCoprocReg", "(", "unsigned", "CopVal", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "("], "ground_truth": ["k_CoprocReg", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCoprocReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36625, "Length": 29, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "("], "ground_truth": ["k_Immediate", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36626, "Length": 34, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ITCondMask", ")", ";", "Op", "->", "ITMask", ".", "Mask", "=", "Mask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36627, "Length": 36, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "Op", "->", "Memory", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "Memory", ".", "Alignment", "=", "Alignment", ";", "Op", "->", "Memory", ".", "isNegative", "=", "isNegative", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "AlignmentLoc", "=", "AlignmentLoc", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36628, "Length": 45, "Cover_Rate": 0.3237410071942446} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateProcIFlags", "(", "", "IFlags", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ProcIFlags", ")", ";", "Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36629, "Length": 52, "Cover_Rate": 0.9454545454545454} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ProcIFlags", ")", ";", "Op", "->", "IFlags", ".", "Val", "="], "ground_truth": ["IFlags", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36630, "Length": 21, "Cover_Rate": 0.38181818181818183} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_Register", ")", ";", "Op", "->", "Reg", "."], "ground_truth": ["RegNum", "=", "RegNum", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36631, "Length": 21, "Cover_Rate": 0.375} {"Template_token": ["", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "="], "ground_truth": ["E", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36632, "Length": 20, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "if", "(", "Kind", "==", "k_RegisterList", "&&", "Regs", ".", "back", "(", ")", ".", "second", "==", "", ")", "Kind", "=", "k_RegisterListWithAPSR", ";", "assert", "(", "llvm", "::", "is_sorted", "(", "Regs", ")", "&&", "", ")", ";", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";", "for", "(", "const", "auto", "&", "P", ":", "Regs", ")", "Op", "->", "Registers", ".", "push_back", "(", "P", ".", "second", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "="], "ground_truth": ["EndLoc", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36633, "Length": 77, "Cover_Rate": 0.34841628959276016} {"Template_token": ["", "else", "Kind", "=", "k_SPRRegisterList", ";", "}", "if", "(", "Kind", "==", "k_RegisterList", "&&", "Regs", ".", "back", "(", ")", ".", "second", "==", "", ")", "Kind", "=", "k_RegisterListWithAPSR", ";", "assert", "(", "llvm", "::", "is_sorted", "(", "Regs", ")", "&&", "", ")", ";", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";", "for", "(", "const", "auto", "&", "P", ":", "Regs", ")", "Op", "->", "Registers", ".", "push_back", "(", "P", ".", "second", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36634, "Length": 86, "Cover_Rate": 0.3891402714932127} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_RotateImmediate", ")", ";", "Op", "->", "RotImm", ".", "Imm"], "ground_truth": ["=", "Imm", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36635, "Length": 21, "Cover_Rate": 0.375} {"Template_token": ["", "Op", "->", "RotImm", ".", "Imm", "=", "Imm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "E", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36636, "Length": 20, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ShiftedImmediate", ")", ";", "Op", "->", "RegShiftedImm", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedImm", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedImm", ".", "ShiftImm", "="], "ground_truth": ["ShiftImm", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateShiftedImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36637, "Length": 37, "Cover_Rate": 0.4625} {"Template_token": ["", "Op", "->", "RegShiftedImm", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedImm", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedImm", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateShiftedImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36638, "Length": 39, "Cover_Rate": 0.4875} {"Template_token": ["", "Op", "->", "RegShiftedReg", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftReg", "=", "ShiftReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "E", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateShiftedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36639, "Length": 36, "Cover_Rate": 0.3956043956043956} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ShifterImmediate", ")", ";", "Op", "->", "ShifterImm", ".", "isASR", "=", "isASR", ";", "Op", "->", "ShifterImm", ".", "Imm", "=", "Imm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "CreateShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36640, "Length": 44, "Cover_Rate": 0.6567164179104478} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_ShifterImmediate", ")", ";", "Op", "->", "ShifterImm", ".", "isASR", "=", "isASR", ";", "Op", "->", "ShifterImm", ".", "Imm", "="], "ground_truth": ["Imm", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36641, "Length": 29, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "="], "ground_truth": ["Str", ".", "size", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36642, "Length": 24, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateTraceSyncBarrierOpt", "(", "", "Opt", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_TraceSyncBarrierOpt", ")", ";", "Op", "->", "TSBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "="], "ground_truth": ["S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateTraceSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36643, "Length": 43, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateVectorList", "(", "unsigned", "RegNum", ",", "unsigned", "Count", ",", "bool", "isDoubleSpaced", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_VectorList", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "E", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36644, "Length": 74, "Cover_Rate": 0.9487179487179487} {"Template_token": ["", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "k_VectorListAllLanes", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "="], "ground_truth": ["S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateVectorListAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36645, "Length": 43, "Cover_Rate": 0.5512820512820513} {"Template_token": ["", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "LaneIndex", "=", "Index", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateVectorListIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36646, "Length": 38, "Cover_Rate": 0.42696629213483145} {"Template_token": ["", "Op", "->", "VCC", ".", "Val", "=", "CC", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36647, "Length": 20, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "MaskBit", "?", "", "(", "ITState", ".", "Cond"], "ground_truth": [")", ":", "ITState", ".", "Cond", ";"], "File": "ARMAsmParser (2)3", "Func": "currentITCond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36648, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "return", "MaskBit", "?", "", "(", "ITState", ".", "Cond"], "ground_truth": [")", ":", "ITState", ".", "Cond", ";"], "File": "ARMAsmParser (2)3", "Func": "currentITCond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36649, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "flushPendingInstructions", "(", "getStreamer", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "doBeforeLabelEmit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36650, "Length": 7, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "for", "(", "const", "SMLoc", "&", "Loc", ":", "CantUnwindLocs", ")", "Parser", ".", "Note", "(", "Loc"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "emitCantUnwindLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36651, "Length": 18, "Cover_Rate": 0.72} {"Template_token": ["", "for", "(", "const", "SMLoc", "&", "Loc", ":", "FnStartLocs", ")", "Parser", ".", "Note"], "ground_truth": ["(", "Loc", ",", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "emitFnStartLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36652, "Length": 18, "Cover_Rate": 0.72} {"Template_token": ["", "void", "emitFnStartLocNotes", "(", ")", "const", "{", "for", "(", "const", "SMLoc", "&", "Loc", ":", "FnStartLocs", ")", "Parser", ".", "Note"], "ground_truth": ["(", "Loc", ",", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "emitFnStartLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36653, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "void", "emitHandlerDataLocNotes", "(", ")", "const", "{", "for", "(", "const", "SMLoc", "&", "Loc", ":", "HandlerDataLocs", ")", "Parser", ".", "Note", "("], "ground_truth": ["Loc", ",", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "emitHandlerDataLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36654, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "static", "const", "struct", "{", "const", "uint64_t", "Kind", ";", "const", "FeatureBitset", "ArchCheck", ";", "const", "FeatureBitset", "Features", ";", "}", "Extensions", "[", "]", "=", "{", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "(", "", "|", "", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_1MMainlineBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_1MMainlineBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_insensitive", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "enableArchExtFeature", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36655, "Length": 300, "Cover_Rate": 0.5347593582887701} {"Template_token": ["", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", ""], "ground_truth": [")", "|", "(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "encodeNeonVMOVImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36656, "Length": 30, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "NewMask", "|=", "ITState", ".", "Mask", "&", "(", "", "<<", "TZ", ")", ";", "NewMask", "|=", "(", "Cond", "!=", "ITState", ".", "Cond", ")", "<<", "TZ", ";", "NewMask", "|=", "", "<<", "(", "TZ", "-", "", ")", ";", "ITState", ".", "Mask", "="], "ground_truth": ["NewMask", ";"], "File": "ARMAsmParser (2)3", "Func": "extendImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36657, "Length": 40, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "TZ", "=", "countTrailingZeros", "(", "ITState", ".", "Mask", ")", ";", "unsigned", "NewMask", "=", "", ";", "NewMask", "|=", "ITState", ".", "Mask", "&", "(", "", "<<", "TZ", ")", ";", "NewMask", "|=", "(", "Cond", "!=", "ITState", ".", "Cond", ")", "<<", "TZ", ";", "NewMask", "|=", "", "<<", "(", "TZ", "-", "", ")", ";", "ITState", ".", "Mask"], "ground_truth": ["=", "NewMask", ";"], "File": "ARMAsmParser (2)3", "Func": "extendImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36658, "Length": 55, "Cover_Rate": 0.55} {"Template_token": ["", "return", "(", "Mask", ">>", "(", "", "-"], "ground_truth": ["Position", ")", "&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "extractITMaskBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36659, "Length": 13, "Cover_Rate": 0.5} {"Template_token": ["", "case", "NearMissInfo", "::", "NearMissFeature", ":", "{", "const", "FeatureBitset", "&", "MissingFeatures", "=", "I", ".", "getFeatures", "(", ")", ";", "if", "(", "FeatureMissesSeen", ".", "count", "(", "MissingFeatures", ")", ")", "break", ";", "FeatureMissesSeen", ".", "insert", "(", "MissingFeatures", ")", ";", "if", "(", "MissingFeatures", ".", "test", "(", "Feature_IsBit", ")", "&&", "!", "has", "(", ")", ")", "break", ";", "if", "(", "isThumb", "(", ")", "&&", "MissingFeatures", ".", "test", "(", "Feature_IsBit", ")", "&&", "MissingFeatures", ".", "count", "(", ")", ">", "", ")", "break", ";", "if", "(", "!", "isThumb", "(", ")", "&&", "MissingFeatures", ".", "test", "(", "Feature_IsThumbBit", ")", "&&", "MissingFeatures", ".", "count", "(", ")", ">", "", ")", "break", ";", "if", "(", "!", "isThumb", "(", ")", "&&", "MissingFeatures", ".", "test", "(", "Feature_IsThumb2Bit", ")", "&&", "(", "MissingFeatures", "&", "~", "FeatureBitset", "(", "{", "Feature_IsThumb2Bit", ",", "Feature_IsThumbBit", "}", ")", ")", ".", "any", "(", ")", ")", "break", ";", "if", "(", "isMClass", "(", ")", "&&", "MissingFeatures", ".", "test", "(", "Feature_HasNEONBit", ")", ")", "break", ";", "NearMissMessage", "Message", ";", "Message", ".", "Loc", "=", "IDLoc", ";", "raw_svector_ostream", "OS", "(", "Message", ".", "Message", ")", ";", "OS", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MissingFeatures", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MissingFeatures", ".", "test", "(", "i", ")", ")", "OS", "<<", "' '", "<<", "getSubtargetFeatureName", "(", "i", ")", ";", "NearMissesOut", ".", "emplace_back", "(", "Message", ")", ";", "break", ";", "}", "case", "NearMissInfo", "::", "NearMissPredicate", ":", "{", "NearMissMessage", "Message", ";", "Message", ".", "Loc", "=", "IDLoc", ";", "switch", "(", "I", ".", "getPredicateError", "(", ")", ")", "{", "case", "Match_RequiresNotITBlock", ":", "Message", ".", "Message", "=", "", ";", "break", ";", "case", "Match_RequiresITBlock", ":", "Message", ".", "Message", "=", "", ";", "break", ";", "case", "Match_RequiresV6", ":", "Message", ".", "Message", "=", "", ";", "break", ";", "case", "Match_RequiresThumb2", ":", "Message", ".", "Message"], "ground_truth": ["=", "", ";"], "File": "ARMAsmParser (2)3", "Func": "FilterNearMisses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36660, "Length": 284, "Cover_Rate": 0.376657824933687} {"Template_token": ["", "}", "if", "(", "Op2", ".", "getReg", "(", ")", "==", "", ")", "return", ";", "unsigned", "PairedReg", "=", "GPR", ".", "getRegister", "(", "RtEncoding", "+", "", ")", ";", "if", "(", "!", "PairedReg", "||", "PairedReg", "==", "", "||", "(", "PairedReg", "==", "", "&&", "!", "hasV8Ops", "(", ")", ")", ")", "return", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", "+", "", ",", "Operand", "::", "CreateReg", "(", "PairedReg", ",", "Op2", "."], "ground_truth": ["getStartLoc", "(", ")", ",", "Op2", ".", "getEndLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "fixupGNULDRDAlias", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36661, "Length": 79, "Cover_Rate": 0.3305439330543933} {"Template_token": ["", "for", "(", "const", "MCInst", "&", "Inst", ":", "PendingConditionalInsts", ")", "{", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "PendingConditionalInsts", ".", "clear", "(", ")", ";", "ITState", ".", "Mask", "=", "", ";", "ITState", ".", "CurPosition", "=", "~"], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)3", "Func": "flushPendingInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36662, "Length": 41, "Cover_Rate": 0.3037037037037037} {"Template_token": ["", "if", "(", "!", "inVPTBlock", "(", ")", ")", "return", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "VPTState", ".", "Mask", ")", ";", "if", "(", "++", "VPTState", ".", "CurPosition", "==", "", "-", "TZ", ")", "VPTState"], "ground_truth": [".", "CurPosition", "=", "~", "", ";"], "File": "ARMAsmParser (2)3", "Func": "forwardVPTPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36663, "Length": 37, "Cover_Rate": 0.8604651162790697} {"Template_token": ["", "void", "forwardVPTPosition", "(", ")", "{", "if", "(", "!", "inVPTBlock", "(", ")"], "ground_truth": [")", "return", ";"], "File": "ARMAsmParser (2)3", "Func": "forwardVPTPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36664, "Length": 14, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "case", "Match_rGPR", ":", "return", "hasV8Ops", "(", ")", "?", "", ":", "", ";", "case", "Match_DPR", ":", "return", "hasD32", "(", ")", "?", "", ":", "", ";", "case", "Match_DPR_RegList", ":", "return", "hasD32", "(", ")", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMAsmParser (2)3", "Func": "getCustomOperandDiag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36665, "Length": 36, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "assert", "(", "(", "Kind", "==", "k_RegisterList", "||", "Kind", "==", "k_RegisterListWithAPSR", "||", "Kind", "==", "k_DPRRegisterList", "||", "Kind", "==", "k_SPRRegisterList", "||", "Kind", "=="], "ground_truth": ["k_FPSRegisterListWithVPR", "||", "Kind", "==", "k_FPDRegisterListWithVPR", ")", "&&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "getRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36666, "Length": 31, "Cover_Rate": 0.6739130434782609} {"Template_token": ["", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "getRegList", "(", ")", "const", "{", "assert", "(", "(", "Kind", "==", "k_RegisterList", "||", "Kind", "==", "k_RegisterListWithAPSR", "||", "Kind", "==", "k_DPRRegisterList", "||", "Kind", "==", "k_SPRRegisterList", "||", "Kind", "==", "k_FPSRegisterListWithVPR", "||", "Kind", "==", "k_FPDRegisterListWithVPR", ")", "&&", "", ")", ";", "return", "Registers"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "getRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36667, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "", "getVPTPred", "(", ")", "const", "{", "assert", "(", "isVPTPred", "(", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "getVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36668, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "assert", "(", "isVPTPred", "(", ")", "&&", "", ")", ";", "return", "VCC", ".", "Val"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "getVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36669, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", ""], "ground_truth": ["]", ";"], "File": "ARMAsmParser (2)3", "Func": "hasCDE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36670, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "["], "ground_truth": ["", "]", ";"], "File": "ARMAsmParser (2)3", "Func": "hasD32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36671, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits"], "ground_truth": ["(", ")", "[", "", "]", ";"], "File": "ARMAsmParser (2)3", "Func": "hasD32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36672, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "("], "ground_truth": [")", "[", "", "]", ";"], "File": "ARMAsmParser (2)3", "Func": "hasMVE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36673, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "["], "ground_truth": ["", "]", ";"], "File": "ARMAsmParser (2)3", "Func": "hasV8_1MMainline", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36674, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "for", "(", "auto", "I", "=", "Regs", ".", "rbegin", "(", ")", ",", "J", "=", "I", "+", "", ",", "E", "=", "Regs", ".", "rend", "(", ")"], "ground_truth": [";", "J", "!=", "E", ";", "++", "I", ",", "++", "J", ")", "{"], "File": "ARMAsmParser (2)3", "Func": "insertNoDuplicates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36675, "Length": 36, "Cover_Rate": 0.3025210084033613} {"Template_token": ["", "static", "bool", "insertNoDuplicates", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "&", "Regs", ",", "unsigned", "Enc", ",", "unsigned", "Reg", ")", "{", "Regs", ".", "emplace_back", "(", "Enc", ",", "Reg", ")", ";", "for", "(", "auto", "I", "=", "Regs", ".", "rbegin", "(", ")", ",", "J", "=", "I", "+", "", ",", "E", "=", "Regs", ".", "rend", "(", ")", ";", "J", "!=", "E", ";", "++", "I", ",", "++", "J", ")", "{", "if", "(", "J", "->", "first", "==", "Enc", ")", "{", "Regs", ".", "erase", "(", "J", ".", "base", "(", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)3", "Func": "insertNoDuplicates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36676, "Length": 92, "Cover_Rate": 0.773109243697479} {"Template_token": ["", "return", "VPTState", ".", "CurPosition"], "ground_truth": ["!=", "~", "", ";"], "File": "ARMAsmParser (2)3", "Func": "inVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36677, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", "", "&&", "Val", "<", "", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)3", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36678, "Length": 60, "Cover_Rate": 0.7228915662650602} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36679, "Length": 73, "Cover_Rate": 0.5572519083969466} {"Template_token": ["", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36680, "Length": 66, "Cover_Rate": 0.515625} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", "."], "ground_truth": ["OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36681, "Length": 55, "Cover_Rate": 0.4296875} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t"], "ground_truth": [">", "::", "min", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36682, "Length": 81, "Cover_Rate": 0.6328125} {"Template_token": ["", "bool", "isAM3Offset", "(", ")", "const", "{", "if", "(", "isPostIdxReg", "(", ")", ")", "return", "true", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36683, "Length": 48, "Cover_Rate": 0.5783132530120482} {"Template_token": ["", "bool", "isCDEDualRegInstr", "(", "StringRef", "Mnemonic", ")", "{", "if", "(", "!", "Mnemonic", ".", "startswith", "(", "", ")", ")", "return", "false", ";", "return", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||"], "ground_truth": ["Mnemonic", "==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isCDEDualRegInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36684, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "return", "isExpImmValue", "<", "shift", ">", "(", "CE"], "ground_truth": ["->", "getValue", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isExpImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36685, "Length": 36, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "if", "(", "(", "Value", "&", "mask", ")", "!=", "", "||", "(", "Value", ">>", "shift", ")", ">", "", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser (2)3", "Func": "isExpImmValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36686, "Length": 24, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["k_FPDRegisterListWithVPR", ";"], "File": "ARMAsmParser (2)3", "Func": "isFPDRegListWithVPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36687, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["k_FPSRegisterListWithVPR", ";"], "File": "ARMAsmParser (2)3", "Func": "isFPSRegListWithVPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36688, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "Memory", ".", "BaseRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory"], "ground_truth": [".", "OffsetRegNum", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isGPRMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36689, "Length": 44, "Cover_Rate": 0.6567164179104478} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory"], "ground_truth": [".", "OffsetRegNum", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isGPRMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36690, "Length": 22, "Cover_Rate": 0.3283582089552239} {"Template_token": ["", "bool", "isImm0_4095Neg", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImm0_4095Neg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36691, "Length": 31, "Cover_Rate": 0.3780487804878049} {"Template_token": ["", "bool", "isImm7", "(", ")", "const", "{", "return", "isImmediate", "<", "-", "", ","], "ground_truth": ["", ">", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36692, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "isImm7s4", "(", ")", "const", "{", "return", "isImmediateS4", "<", "-", "", ","], "ground_truth": ["", ">", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImm7s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36693, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "isImm7Shift0", "(", ")", "const", "{", "return", "isImmediate", "<", "-", "", ",", "", ">"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImm7Shift0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36694, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "isImm7Shift1", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)3", "Func": "isImm7Shift1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36695, "Length": 6, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "isImmediateS4", "<", "-", ""], "ground_truth": [",", "", ">", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImm7Shift2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36696, "Length": 11, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImmediateS2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36697, "Length": 32, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "uint64_t", "OriginalValue", "=", "CE", "->", "getValue", "(", ")", ";", "uint64_t", "InvertedValue", "=", "OriginalValue", "^", "(", "(", "(", "uint64_t", ")", ""], "ground_truth": ["<<", "size", ")", "-", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isInvertedExpImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36698, "Length": 27, "Cover_Rate": 0.35526315789473684} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isInvertedExpImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36699, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "bool", "AsmParser", "::", "isITBlockTerminator", "(", "MCInst", "&", "Inst", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "isTerminator", "(", ")", "||", "(", "MCID", ".", "isCall", "(", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "||", "MCID", ".", "isReturn", "("], "ground_truth": [")", "||", "MCID", ".", "isBranch", "(", ")", "||", "MCID", ".", "isIndirectBranch", "(", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "isITBlockTerminator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36700, "Length": 72, "Cover_Rate": 0.7422680412371134} {"Template_token": ["", "if", "(", "!", "isITCondCode", "(", ")", ")", "return", "false", ";", "", "CC", "=", "getCondCode", "(", ")", ";", "return", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "=="], "ground_truth": ["", "||", "CC", "==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36701, "Length": 42, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isITCondCodeRestrictedFP", "(", ")", "const", "{", "if", "(", "!", "isITCondCode", "(", ")", ")", "return", "false", ";", "", "CC", "=", "getCondCode", "(", ")", ";", "return", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||"], "ground_truth": ["CC", "==", "", "||", "CC", "==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36702, "Length": 48, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "", "CC", "=", "getCondCode", "(", ")", ";", "return", "CC", "==", "", "||", "CC"], "ground_truth": ["==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36703, "Length": 16, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "return", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "=="], "ground_truth": ["", "||", "CC", "==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36704, "Length": 17, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "isITCondCode", "(", ")", ")", "return", "false", ";", "", "CC", "=", "getCondCode", "(", ")", ";", "return", "CC", "==", "", "||", "CC"], "ground_truth": ["==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36705, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith"], "ground_truth": ["(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isITPredicableCDEInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36706, "Length": 43, "Cover_Rate": 0.671875} {"Template_token": ["", "bool", "isMem", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "ARMAsmParser (2)3", "Func": "isMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36707, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "return", "isGPRMem", "(", ")", "||"], "ground_truth": ["isMVEMem", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36708, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "bool", "isMemImm0_1020s4Offset", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemImm0_1020s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36709, "Length": 65, "Cover_Rate": 0.7471264367816092} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", "||", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "Val"], "ground_truth": ["&", "", ")", "==", "", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemImm7s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36710, "Length": 116, "Cover_Rate": 0.8992248062015504} {"Template_token": ["", "bool", "isMemImm7ShiftedOffset", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", "||", "!", "MCRegisterClasses", "[", "RegClassID", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemImm7ShiftedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36711, "Length": 78, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36712, "Length": 40, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36713, "Length": 79, "Cover_Rate": 0.7181818181818181} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", "", ")", "==", "", ")", "||", "Val"], "ground_truth": ["==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36714, "Length": 92, "Cover_Rate": 0.7479674796747967} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<"], "ground_truth": ["MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{"], "File": "ARMAsmParser (2)3", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36715, "Length": 50, "Cover_Rate": 0.4065040650406504} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "("], "ground_truth": ["Val", ">", "-", "", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36716, "Length": 97, "Cover_Rate": 0.8818181818181818} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory", ".", "Alignment"], "ground_truth": ["==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36717, "Length": 33, "Cover_Rate": 0.673469387755102} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||"], "ground_truth": ["Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffsetT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36718, "Length": 51, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "bool", "isMemNoOffsetT", "(", "bool", "alignOK", "=", "false", ",", "unsigned", "Alignment", "=", "", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK"], "ground_truth": ["||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffsetT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36719, "Length": 66, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "bool", "isMemNoOffsetT2", "(", "bool", "alignOK", "=", "false", ",", "unsigned", "Alignment", "=", "", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&"], "ground_truth": ["(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffsetT2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36720, "Length": 66, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&"], "ground_truth": ["(", "alignOK", "||", "Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffsetT2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36721, "Length": 41, "Cover_Rate": 0.5942028985507246} {"Template_token": ["", "bool", "isMemNoOffsetT2NoSp", "(", "bool", "alignOK", "=", "false", ",", "unsigned", "Alignment", "=", "", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", "."], "ground_truth": ["BaseRegNum", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemNoOffsetT2NoSp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36722, "Length": 43, "Cover_Rate": 0.6231884057971014} {"Template_token": ["", "bool", "isMemPCRelImm12", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36723, "Length": 76, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36724, "Length": 40, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<", "", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "isMemPosImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36725, "Length": 50, "Cover_Rate": 0.6329113924050633} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36726, "Length": 24, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "if", "(", "shift", "==", "", "&&", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "shift", ">", "", "&&", "(", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "ShiftImm", "!=", "shift", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "isMemRegRQOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36727, "Length": 41, "Cover_Rate": 0.35964912280701755} {"Template_token": ["", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";", "if", "(", "shift", "==", "", "&&", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "shift", ">", "", "&&", "(", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "ShiftImm", "!=", "shift", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemRegRQOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36728, "Length": 77, "Cover_Rate": 0.6754385964912281} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", "."], "ground_truth": ["Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemTBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36729, "Length": 31, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "ShiftImm", "!=", ""], "ground_truth": ["||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36730, "Length": 37, "Cover_Rate": 0.7551020408163265} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "!", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm"], "ground_truth": [")", ")", "{"], "File": "ARMAsmParser (2)3", "Func": "isMemThumbRIs4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36731, "Length": 58, "Cover_Rate": 0.6105263157894737} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "BaseRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr"], "ground_truth": [">", "(", "Memory", ".", "OffsetImm", ")", ")", "{"], "File": "ARMAsmParser (2)3", "Func": "isMemThumbSPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36732, "Length": 56, "Cover_Rate": 0.5894736842105263} {"Template_token": ["", "bool", "isMemUImm12Offset", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||"], "ground_truth": ["Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36733, "Length": 28, "Cover_Rate": 0.345679012345679} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "", "&&", "Val", "<", "", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36734, "Length": 52, "Cover_Rate": 0.6419753086419753} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMVELongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36735, "Length": 32, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMVELongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36736, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "isMVEMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36737, "Length": 25, "Cover_Rate": 0.3048780487804878} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Memory", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory"], "ground_truth": [".", "OffsetRegNum", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMVEMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36738, "Length": 66, "Cover_Rate": 0.8048780487804879} {"Template_token": ["", "if", "(", "Kind", "!=", "k_VectorIndex"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMVEPairVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36739, "Length": 9, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isMveSaturateOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36740, "Length": 32, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36741, "Length": 23, "Cover_Rate": 0.38333333333333336} {"Template_token": ["", "bool", "isNEONi32vmov", "(", ")", "const", "{", "if", "(", "isNEONByteReplicate", "(", "", ")", ")", "return", "false", ";", "if", "(", "!", "isImm", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)3", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36742, "Length": 26, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "("], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isNEONi32vmovNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36743, "Length": 25, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "checkNeonReplicateArgs", "(", "FromW", ",", "ToW", ")", ";", "if", "(", "ToW", "==", "", "&&", "isNEONi64splat", "(", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isNEONmovReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36744, "Length": 20, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "if", "(", "ToW", "==", "", "&&", "isNEONi64splat", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isNEONmovReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36745, "Length": 13, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "isPostIdxReg", "(", ")", "const", "{", "return", "isPostIdxRegShifted", "(", ")", "&&", "PostIdxReg"], "ground_truth": [".", "ShiftTy", "==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isPostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36746, "Length": 17, "Cover_Rate": 0.85} {"Template_token": ["", "bool", "isPostIdxReg", "(", ")", "const", "{", "return", "isPostIdxRegShifted", "(", ")", "&&"], "ground_truth": ["PostIdxReg", ".", "ShiftTy", "==", "", ";"], "File": "ARMAsmParser (2)3", "Func": "isPostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36747, "Length": 17, "Cover_Rate": 0.85} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isPowerTwoInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36748, "Length": 25, "Cover_Rate": 0.3472222222222222} {"Template_token": ["", "return", "Kind", "==", "k_RegisterListWithAPSR", "||", "Kind"], "ground_truth": ["==", "k_RegisterList", ";"], "File": "ARMAsmParser (2)3", "Func": "isRegListWithAPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36749, "Length": 9, "Cover_Rate": 0.5625} {"Template_token": ["", "return", "Kind", "==", "k_ShiftedImmediate", "&&", "MCRegisterClasses", "[", "", "]", ".", "contains"], "ground_truth": ["(", "RegShiftedImm", ".", "SrcReg", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isRegShiftedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36750, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "return", "Kind", "==", "k_ShiftedRegister", "&&", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "RegShiftedReg", ".", "SrcReg", ")", "&&", "MCRegisterClasses", "[", "", "]", ".", "contains", "("], "ground_truth": ["RegShiftedReg", ".", "ShiftReg", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isRegShiftedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36751, "Length": 29, "Cover_Rate": 0.725} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "isGPRMem", "(", ")", ")", "{", "if", "(", "!", "Memory", ".", "OffsetImm", "||", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "!=", "", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "else", "return", "false", ";", "}", "else", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)3", "Func": "isThumbMemPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36752, "Length": 99, "Cover_Rate": 0.6265822784810127} {"Template_token": ["", "return", "Kind", "==", "k_TraceSyncBarrierOpt"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "isTraceSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36753, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "static", "bool", "isValidNEONi32vmovImm", "(", "int64_t", "Value", ")", "{", "return", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")"], "ground_truth": ["||", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "(", "Value", "&", "", ")", "==", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isValidNEONi32vmovImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36754, "Length": 69, "Cover_Rate": 0.9857142857142858} {"Template_token": ["", "return", "isSingleSpacedVectorList", "(", ")", "&&", "VectorList", ".", "Count", "==", "", "&&", "MCRegisterClasses", "[", "", "]", ".", "contains", "("], "ground_truth": ["VectorList", ".", "RegNum", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isVecListTwoMQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36755, "Length": 23, "Cover_Rate": 0.71875} {"Template_token": ["", "bool", "isVecListTwoMQ", "(", ")", "const", "{", "return", "isSingleSpacedVectorList", "(", ")", "&&", "VectorList", ".", "Count", "==", "", "&&", "MCRegisterClasses", "[", "", "]", ".", "contains", "("], "ground_truth": ["VectorList", ".", "RegNum", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isVecListTwoMQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36756, "Length": 29, "Cover_Rate": 0.90625} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["k_VectorIndex", ";"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36757, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["k_VectorIndex", ";"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36758, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "isVectorIndexInRange", "<", "", ">", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndex16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36759, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "isVectorIndex16", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndex16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36760, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "return", "isVectorIndexInRange", "<", "", ">", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndex32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36761, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "isVectorIndex32", "(", ")", "const", "{", "return", "isVectorIndexInRange", "<", "", ">", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndex32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36762, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "bool", "isVectorIndex8", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser (2)3", "Func": "isVectorIndex8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36763, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isVPTPred", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMAsmParser (2)3", "Func": "isVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36764, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isVPTPredicableCDEInstr", "(", "StringRef", "Mnemonic", ")", "{", "if", "(", "!", "Mnemonic", ".", "startswith", "(", "", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isVPTPredicableCDEInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36765, "Length": 20, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "RegisterMCAsmParser", "<", "AsmParser", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterMCAsmParser", "<", "AsmParser", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterMCAsmParser", "<", "AsmParser", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterMCAsmParser", "<", "AsmParser", ">", "B", "(", "getTheThumbBETarget"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36766, "Length": 44, "Cover_Rate": 0.8627450980392157} {"Template_token": ["", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "return", "true", ";", "}", "{", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "}", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";", "if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "("], "ground_truth": ["Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36767, "Length": 116, "Cover_Rate": 0.3352601156069364} {"Template_token": ["", "unsigned", "MatchResult", ";", "bool", "PendConditionalInstruction", "=", "false", ";", "SmallVector", "<", "NearMissInfo", ",", "", ">", "NearMisses", ";", "MatchResult", "=", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "NearMisses", ",", "MatchingInlineAsm", ",", "PendConditionalInstruction", ",", "Out", ")", ";", "switch", "(", "MatchResult", ")", "{", "case", "Match_Success", ":", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "return", "true", ";", "}", "{", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "}", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";", "if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "("], "ground_truth": ["Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36768, "Length": 202, "Cover_Rate": 0.5838150289017341} {"Template_token": ["", "void", "AsmParser", "::", "onLabelParsed", "(", "MCSymbol", "*", "Symbol", ")", "{", "if", "(", "NextSymbolIsThumb", ")", "{", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "emitThumbFunc", "("], "ground_truth": ["Symbol", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "onLabelParsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36769, "Length": 28, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "OperandMatchResultTy", "AsmParser", "::", "parseCoprocNumOperand", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "isValidCoprocessorNumber", "(", "Num", ",", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ","], "ground_truth": ["S", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36770, "Length": 123, "Cover_Rate": 0.968503937007874} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier"], "ground_truth": [")", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser (2)3", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36771, "Length": 46, "Cover_Rate": 0.36220472440944884} {"Template_token": ["", "else", "if", "(", "!", "IsMachO", "&&", "!", "IsCOFF", ")", "{", "if", "(", "IDVal", "==", "", ")", "parseDirectiveArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveCPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveEabiAttr", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveFPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveObjectArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveTLSDescSeq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "return", "true", ";", "}", "else", "if", "(", "IsCOFF", ")", "{", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHAllocStack", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHAllocStack", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHSaveRegs", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHSaveRegs", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHSaveSP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHSaveFRegs", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHSaveLR", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHPrologEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHPrologEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHNop", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHNop", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHEpilogStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHEpilogStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHEpilogEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSEHCustom", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "return", "true", ";", "}", "else", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser (2)3", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36772, "Length": 400, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "useCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "&", "getSTI", "(", ")", ",", "", ")", ";", "else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36773, "Length": 47, "Cover_Rate": 0.5402298850574713} {"Template_token": ["", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "useCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "&", "getSTI", "(", ")"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36774, "Length": 31, "Cover_Rate": 0.3563218390804598} {"Template_token": ["", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "Name", "==", "", ")", "{", "enableArchExtFeature", "(", "", ",", "ExtLoc", ")", ";", "enableArchExtFeature", "(", "", ",", "ExtLoc", ")", ";", "}", "if", "(", "enableArchExtFeature", "(", "Name", ",", "ExtLoc", ")", ")", "return", "false", ";", "return", "Error", "(", "ExtLoc", ",", ""], "ground_truth": ["+", "Name", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36775, "Length": 58, "Cover_Rate": 0.43609022556390975} {"Template_token": ["", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", "||", "check", "(", "!", "has", "(", ")", ",", "L"], "ground_truth": [",", "", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36776, "Length": 26, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveCode", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "int64_t", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "Val", "==", "", ")", "{", "if", "(", "!", "hasThumb", "(", ")", ")", "return", "Error", "(", "L", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36777, "Length": 124, "Cover_Rate": 0.6391752577319587} {"Template_token": ["", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "CPU", ",", "CPU", ",", "", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "FixModeAfterArchChange", "(", "WasThumb", ",", "L", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36778, "Length": 38, "Cover_Rate": 0.3584905660377358} {"Template_token": ["", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "bool", "WasThumb", "=", "isThumb", "(", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "CPU", ",", "CPU", ",", "", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "FixModeAfterArchChange", "(", "WasThumb", ","], "ground_truth": ["L", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36779, "Length": 65, "Cover_Rate": 0.6132075471698113} {"Template_token": ["", "Optional", "<", "unsigned", ">", "Ret", "=", "ELFAttrs", "::", "attrTypeFromString", "(", "Name", ",", "", "(", ")", ")", ";", "if", "(", "!", "Ret", ".", "hasValue", "(", ")", ")", "{", "Error", "(", "TagLoc", ",", "", "+", "Name", ")", ";", "return", "false", ";", "}", "Tag", "=", "Ret", ".", "getValue", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "AttrExpr", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "AttrExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "AttrExpr", ")", ";", "if", "(", "check", "(", "!", "CE", ",", "TagLoc", ",", "", ")", ")", "return", "true", ";", "Tag", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";", "StringRef", "StringValue", "=", "", ";", "bool", "IsStringValue", "=", "false", ";", "int64_t", "IntegerValue", "=", "", ";", "bool", "IsIntegerValue", "=", "false", ";", "if", "(", "Tag", "==", "", "||", "Tag", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "if", "(", "Tag", "==", "", ")", "{", "IsStringValue", "=", "true", ";", "IsIntegerValue", "=", "true", ";", "}", "else", "if", "(", "Tag", "<", "", "||", "Tag", "%", "", "==", "", ")", "IsIntegerValue", "=", "true", ";", "else", "if", "(", "Tag", "%", "", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "IsIntegerValue", ")", "{", "const", "MCExpr", "*", "ValueExpr", ";", "SMLoc", "ValueExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ValueExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ValueExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ValueExprLoc", ",", "", ")", ";", "IntegerValue", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Tag", "==", "", ")", "{", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";", "}", "if", "(", "IsStringValue", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "StringValue", "=", "Parser", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "IsIntegerValue", "&&", "IsStringValue", ")", "{", "assert", "(", "Tag", "==", "", ")", ";", "getTargetStreamer", "(", ")", ".", "emitIntTextAttribute", "(", "Tag", ",", "IntegerValue", ",", "StringValue", ")", ";", "}", "else", "if", "(", "IsIntegerValue", ")", "getTargetStreamer", "(", ")", ".", "emitAttribute", "(", "Tag", ",", "IntegerValue", ")", ";", "else", "if", "(", "IsStringValue", ")", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "("], "ground_truth": ["Tag", ",", "StringValue", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36780, "Length": 451, "Cover_Rate": 0.8493408662900188} {"Template_token": ["", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "initSections", "(", "false", ",", "getSTI", "(", ")", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "}", "assert", "(", "Section", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36781, "Length": 37, "Cover_Rate": 0.3394495412844037} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveEven", "(", "SMLoc", "L", ")", "{", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "initSections", "(", "false", ",", "getSTI", "(", ")", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "}", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "useCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "&", "getSTI", "(", ")", ")", ";", "else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36782, "Length": 108, "Cover_Rate": 0.9908256880733946} {"Template_token": ["", "int", "Width", "=", "", ";", "if", "(", "isThumb", "(", ")", ")", "{", "switch", "(", "Suffix", ")", "{", "case", "'n'", ":", "Width", "=", "", ";", "break", ";", "case", "'w'", ":", "break", ";", "default", ":", "Width", "=", "", ";", "break", ";", "}", "}", "else", "{", "if", "(", "Suffix", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "}", "auto", "parseOne", "=", "[", "&", "]", "(", ")", "->", "bool", "{", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "Value", "=", "dyn_cast_or_null", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "Value", ")", "{", "return", "Error", "(", "Loc", ",", "", ")", ";", "}", "char", "CurSuffix", "=", "Suffix", ";", "switch", "(", "Width", ")", "{", "case", "", ":", "if", "(", "Value", "->", "getValue", "(", ")", ">", "", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "Value", "->", "getValue", "(", ")", ">", "", ")", "return", "Error", "(", "Loc", ",", "StringRef", "(", "Suffix", "?", "", ":", "", ")", "+", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "Value", "->", "getValue", "(", ")", "<", "", ")", "CurSuffix", "=", "'n'", ";", "else", "if", "(", "Value", "->", "getValue", "(", ")"], "ground_truth": [">=", "", ")", "CurSuffix", "=", "'w'", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36783, "Length": 211, "Cover_Rate": 0.717687074829932} {"Template_token": ["", "if", "(", "!", "IsVector", "&&", "!", "Op", ".", "isRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "IsVector", "&&", "!", "Op", ".", "isDPRRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "getTargetStreamer", "(", ")", ".", "emitRegSave", "(", "Op"], "ground_truth": [".", "getRegList", "(", ")", ",", "IsVector", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36784, "Length": 54, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "Operand", "&", "Op", "=", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ";", "if", "(", "!", "IsVector", "&&", "!", "Op", ".", "isRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "IsVector", "&&", "!", "Op", ".", "isDPRRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "getTargetStreamer", "(", ")", ".", "emitRegSave", "(", "Op", ".", "getRegList", "("], "ground_truth": [")", ",", "IsVector", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36785, "Length": 68, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "int64_t", "Size", ";", "if", "(", "parseImmExpr", "(", "Size", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHAllocStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36786, "Length": 13, "Cover_Rate": 0.325} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveSEHCustom", "(", "SMLoc", "L", ")", "{", "unsigned", "Opcode", "=", "", ";", "do", "{", "int64_t", "Byte", ";", "if", "(", "parseImmExpr", "(", "Byte", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36787, "Length": 29, "Cover_Rate": 0.30526315789473685} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveSEHEpilogEnd", "(", "SMLoc", "L", ")", "{", "getTargetStreamer", "(", ")", ".", "emitWinCFIEpilogEnd", "(", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHEpilogEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36788, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")"], "ground_truth": ["return", "Error", "(", "S", ",", "", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHEpilogStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36789, "Length": 44, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitWinCFINop", "("], "ground_truth": ["Wide", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHNop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36790, "Length": 9, "Cover_Rate": 0.36} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitWinCFIPrologEnd", "(", "Fragment", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHPrologEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36791, "Length": 12, "Cover_Rate": 0.48} {"Template_token": ["", "getTargetStreamer", "(", ")", "."], "ground_truth": ["emitWinCFIPrologEnd", "(", "Fragment", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHPrologEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36792, "Length": 9, "Cover_Rate": 0.36} {"Template_token": ["", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "Op", ".", "getRegList", "(", ")", ";", "uint32_t", "Mask", "=", "", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "RegList", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "MRI", "->", "getEncodingValue", "(", "RegList", "[", "i", "]", ")", ";", "assert", "(", "Reg", "<", "", "&&", "", ")", ";", "unsigned", "Bit", "=", "(", "", "<<", "Reg", ")", ";", "Mask", "|=", "Bit", ";", "}", "if", "(", "Mask", "==", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "unsigned", "First", "=", "", ";", "while", "(", "(", "Mask", "&", "", ")", "==", "", ")", "{", "First", "++", ";", "Mask", ">>=", "", ";", "}", "if", "(", "(", "(", "Mask", "+", "", ")", "&", "Mask", ")", "!=", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "unsigned", "Last", "=", "First", ";", "while", "(", "(", "Mask", "&", "", ")", "!=", "", ")", "{", "Last", "++"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHSaveFRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36793, "Length": 153, "Cover_Rate": 0.5817490494296578} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitWinCFISaveLR", "(", "Offset", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHSaveLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36794, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "Op", ".", "getRegList", "(", ")", ";", "uint32_t", "Mask", "=", "", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "RegList", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "MRI", "->", "getEncodingValue", "(", "RegList", "[", "i", "]", ")", ";", "if", "(", "Reg", "==", "", ")", "Reg", "=", "", ";", "if", "(", "Reg", "==", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "assert", "(", "Reg", "<", "", "&&", "", ")", ";", "unsigned", "Bit", "=", "(", "", "<<", "Reg", ")", ";", "Mask", "|=", "Bit", ";", "}", "if", "(", "!", "Wide", "&&", "(", "Mask", "&", "", ")", "!=", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "getTargetStreamer", "(", ")", ".", "emitWinCFISaveRegMask", "(", "Mask", ","], "ground_truth": ["Wide", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHSaveRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36795, "Length": 130, "Cover_Rate": 0.6220095693779905} {"Template_token": ["", "unsigned", "Index", "=", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Index", ">", "", "||", "Index", "==", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "getTargetStreamer", "(", ")", ".", "emitWinCFISaveSP", "(", "Index", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveSEHSaveSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36796, "Length": 37, "Cover_Rate": 0.42528735632183906} {"Template_token": ["", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", "||", "check", "(", "!", "hasThumb", "(", ")", ",", "L", ",", "", ")", ")", "return", "true", ";", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36797, "Length": 37, "Cover_Rate": 0.5873015873015873} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "String", ")", ")", "{", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "emitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "return", "false", ";", "}", "}", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "!", "isThumb", "(", ")", ")"], "ground_truth": ["SwitchMode", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36798, "Length": 117, "Cover_Rate": 0.6464088397790055} {"Template_token": ["", "if", "(", "!", "OC", ")", "return", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "const", "int64_t", "Opcode", "=", "OC", "->", "getValue", "(", ")", ";", "if", "(", "Opcode", "&", "~", "", ")", "return", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Opcodes", ".", "push_back", "(", "uint8_t", "(", "Opcode", ")", ")", ";", "return", "false", ";", "}", ";", "SMLoc", "OpcodeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "if", "(", "parseMany", "(", "parseOne", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitUnwindRaw", "(", "StackOffset", ",", "Opcodes", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36799, "Length": 105, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";", "SMLoc", "L", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "check", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ",", "L", ",", "", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "Value", "=", "dyn_cast_or_null", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "check", "(", "!", "Value", ",", "L", ",", "", ")", ")", "return", "true", ";", "Out", "=", "Value", "->", "getValue", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "parseImmExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36800, "Length": 82, "Cover_Rate": 0.8817204301075269} {"Template_token": ["", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "OptStr", ".", "equals_insensitive", "(", "", ")", ")", "Opt", "=", "", ";", "else", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ISBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Opt", "=", "", "+", "Val", ";", "}", "else", "return", "MatchOperand_ParseFail", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateInstSyncBarrierOpt", "(", "(", "", ")", "Opt", ",", "S", ")", ")", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "ARMAsmParser (2)3", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36801, "Length": 215, "Cover_Rate": 0.7706093189964157} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "bool", "isNegative", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "Offset", ",", "*", "AdjustedOffset", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Offset", ")", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Offset", ")", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "CE", "=", "MCConstantExpr", "::", "create", "(", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ",", "getContext", "(", ")", ")", ";", "AdjustedOffset", "=", "CE", ";", "}", "else", "AdjustedOffset", "=", "Offset", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "AdjustedOffset", ",", "", ",", "", ",", "", ",", "", ",", "false", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36802, "Length": 367, "Cover_Rate": 0.30840336134453783} {"Template_token": ["", "return", "MatchOperand_NoMatch", ";", "}", "unsigned", "SYSmvalue", "=", "Val", "&", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "SYSmvalue", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Mask", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "isMClass", "(", ")", ")", "{", "auto", "TheReg", "=", "", "(", "Mask", ".", "lower", "(", ")", ")", ";", "if", "(", "!", "TheReg", "||", "!", "TheReg", "->", "hasRequiredFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "SYSmvalue", "=", "TheReg", "->", "Encoding", "&", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "SYSmvalue", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+"], "ground_truth": ["", ",", "Mask", ".", "size", "(", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36803, "Length": 195, "Cover_Rate": 0.3838582677165354} {"Template_token": ["", "bool", "AsmParser", "::", "parseOperand", "(", "OperandVector", "&", "Operands", ",", "StringRef", "Mnemonic", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", ",", "E", ";", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "false", ";", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "bool", "ExpectLabel", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ";", "if", "(", "!", "ExpectLabel", ")", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "equals_insensitive", "(", "", ")", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ","], "ground_truth": ["E", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36804, "Length": 300, "Cover_Rate": 0.356718192627824} {"Template_token": ["", "case", "MCContext", "::", "IsMachO", ":", "CurrentFormat", "=", "MACHO", ";", "break", ";", "case", "MCContext", "::", "IsELF", ":", "CurrentFormat", "=", "ELF", ";", "break", ";", "case", "MCContext", "::", "IsCOFF", ":", "CurrentFormat", "=", "COFF", ";", "break", ";", "case", "MCContext", "::", "IsWasm", ":", "CurrentFormat", "=", "WASM", ";", "break", ";", "case", "MCContext", "::", "IsGOFF", ":", "case", "MCContext", "::", "IsSPIRV", ":", "case", "MCContext", "::", "IsXCOFF", ":", "case", "MCContext", "::", "IsDXContainer", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "if", "(", "~", "Prefix", "->", "SupportedFormats", "&", "CurrentFormat", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "RefKind", "=", "Prefix", "->", "VariantKind", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36805, "Length": 152, "Cover_Rate": 0.34234234234234234} {"Template_token": ["", "bool", "AsmParser", "::", "shouldOmitVectorPredicateOperand", "(", "StringRef", "Mnemonic", ",", "OperandVector", "&", "Operands", ")", "{", "if", "(", "!", "hasMVE", "(", ")", "||", "Operands", ".", "size", "(", ")", "<", "", ")", "return", "true", ";", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ")", "return", "true", ";", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ")", "return", "false", ";", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "(", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ")", ")", "{", "for", "(", "auto", "&", "Operand", ":", "Operands", ")", "{", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operand", ")", ".", "isVectorIndex", "(", ")", "||", "(", "(", "*", "Operand", ")", ".", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "(", "*", "Operand", ")", ".", "getReg", "(", ")", ")", "||", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "(", "*", "Operand", ")", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "return", "true", ";", "}", "}", "return", "false", ";", "}", "else", "{", "for", "(", "auto", "&", "Operand", ":", "Operands", ")", "{", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operand", ")", ".", "isVectorIndex", "(", ")", "||", "(", "Operand", "->", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Operand", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser (2)3", "Func": "shouldOmitVectorPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36806, "Length": 257, "Cover_Rate": 0.969811320754717} {"Template_token": ["", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "auto", "FB", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "", ")", ")", ";", "setAvailableFeatures", "(", "FB"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)3", "Func": "SwitchMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36807, "Length": 26, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "{", "StringMap", "<", "unsigned", ">", "::", "const_iterator", "Entry", "=", "RegisterReqs", ".", "find", "(", "lowerCase", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "-", "", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "Entry", "->", "getValue", "(", ")", ";", "}", "if", "(", "!", "hasD32", "(", ")", "&&", "RegNum", ">=", "", "&&", "RegNum"], "ground_truth": ["<=", "", ")", "return", "-", "", ";"], "File": "ARMAsmParser (2)3", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36808, "Length": 261, "Cover_Rate": 0.7699115044247787} {"Template_token": ["", "if", "(", "Rt", "==", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "(", "Rt", "&", "", ")", "==", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "{", "if", "(", "Load", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "}", "}", "if", "(", "!", "Mode", "&&"], "ground_truth": ["Load", ")", "{"], "File": "ARMAsmParser (2)3", "Func": "validateLDRDSTRD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36809, "Length": 100, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "break", ";", "case", "MCK__HASH_8", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK__HASH_16", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK_ModImm", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCExpr", "*", "SOExpr", "=", "Op", ".", "getImm", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", "&&", "Value", "<=", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_rGPR", ":", "if", "(", "hasV8Ops", "(", ")", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_Success", ";", "return", "Match_rGPR", ";", "case", "MCK_GPRPair", ":", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "", ")", ".", "contains", "(", "Op"], "ground_truth": [".", "getReg", "(", ")", ")", ")", "return", "Match_Success", ";"], "File": "ARMAsmParser (2)3", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36810, "Length": 226, "Cover_Rate": 0.7174603174603175} {"Template_token": ["", "case", "MCK__HASH_0", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK__HASH_8", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK__HASH_16", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK_ModImm", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCExpr", "*", "SOExpr", "=", "Op", ".", "getImm", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", "&&", "Value", "<=", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_rGPR", ":", "if", "(", "hasV8Ops", "(", ")", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_Success", ";", "return"], "ground_truth": ["Match_rGPR", ";"], "File": "ARMAsmParser (2)3", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36811, "Length": 239, "Cover_Rate": 0.7587301587301587} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "addMemImmOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36812, "Length": 26, "Cover_Rate": 0.4} {"Template_token": ["", "void", "addMVEVecListOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCRegisterClass", "*", "RC_in", "=", "&", "MCRegisterClasses", "[", "", "]", ";", "const", "MCRegisterClass", "*", "RC_out", "=", "(", "VectorList", ".", "Count", "==", "", ")", "?", "&", "MCRegisterClasses", "[", "", "]", ":", "&", "MCRegisterClasses", "["], "ground_truth": ["", "]", ";"], "File": "ARMAsmParser (2)4", "Func": "addMVEVecListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36813, "Length": 57, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "void", "addThumbMemPCOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "{", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "CE", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "return", ";", "}", "const", "MCSymbolRefExpr", "*", "SR", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "SR", ")", ")", ";", "return", ";", "}", "assert", "(", "isGPRMem", "(", ")", "&&", "", ")", ";", "assert", "(", "isa", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "addThumbMemPCOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36814, "Length": 121, "Cover_Rate": 0.8642857142857143} {"Template_token": ["", "unsigned", "RegNum", ";", "if", "(", "getVPTPred", "(", ")", "==", "", ")", "{", "RegNum", "=", "", ";", "}", "else", "{", "unsigned", "NextOpIndex", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "Insts", "[", "Inst", ".", "getOpcode", "(", ")", "]", ";", "int", "TiedOp", "=", "MCID", ".", "getOperandConstraint", "(", "NextOpIndex", ",", "MCOI", "::", "TIED_TO", ")", ";", "assert", "(", "TiedOp", ">=", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "addVPTPredROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36815, "Length": 65, "Cover_Rate": 0.5241935483870968} {"Template_token": ["", "AsmParser", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "STI", ",", "MII", ")", ",", "UC", "(", "Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "if", "(", "AddBuildAttributes", ")", "getTargetStreamer", "(", ")", ".", "emitTargetAttributes", "(", "STI", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";", "VPTState", ".", "CurPosition", "=", "~"], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)4", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36816, "Length": 92, "Cover_Rate": 0.9484536082474226} {"Template_token": ["", "Op", "->", "Memory", ".", "OffsetRegNum", "=", "OffsetRegNum", ";", "Op", "->", "Memory", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Memory", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "Memory", ".", "Alignment", "=", "Alignment", ";", "Op", "->", "Memory", ".", "isNegative", "=", "isNegative", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "AlignmentLoc", "=", "AlignmentLoc", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)4", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36817, "Length": 61, "Cover_Rate": 0.43884892086330934} {"Template_token": ["", "}", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "{", "if", "(", "Regs", ".", "back", "(", ")", ".", "second", "==", "", ")", "Kind", "=", "k_FPSRegisterListWithVPR", ";", "else", "Kind", "=", "k_SPRRegisterList", ";", "}", "if", "(", "Kind", "==", "k_RegisterList", "&&", "Regs", ".", "back", "(", ")", ".", "second", "==", "", ")", "Kind", "=", "k_RegisterListWithAPSR", ";", "assert", "(", "std", "::", "is_sorted", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", "&&", "", ")", ";", "auto", "Op", "=", "std", "::", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";", "for", "(", "const", "auto", "&", "P", ":", "Regs", ")", "Op", "->", "Registers", ".", "push_back", "(", "P", ".", "second", ")", ";", "Op", "->", "StartLoc"], "ground_truth": ["=", "StartLoc", ";"], "File": "ARMAsmParser (2)4", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36818, "Length": 124, "Cover_Rate": 0.5367965367965368} {"Template_token": ["", "MCInst", "ITInst", ";", "ITInst", ".", "setOpcode", "(", "", ")", ";", "ITInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ITState", ".", "Cond", ")", ")", ";", "ITInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ITState", ".", "Mask", ")", ")", ";", "Out", ".", "EmitInstruction", "(", "ITInst", ",", "getSTI", "(", ")", ")", ";", "assert", "(", "PendingConditionalInsts", ".", "size", "(", ")", "<=", "", ")", ";", "for", "(", "const", "MCInst", "&", "Inst", ":", "PendingConditionalInsts", ")", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "flushPendingInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36819, "Length": 81, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36820, "Length": 21, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", "."], "ground_truth": ["OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36821, "Length": 77, "Cover_Rate": 0.6936936936936937} {"Template_token": ["", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "std", "::", "numeric_limits", "<"], "ground_truth": ["int32_t", ">", "::", "min", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36822, "Length": 35, "Cover_Rate": 0.32407407407407407} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm0_1020s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36823, "Length": 43, "Cover_Rate": 0.6417910447761194} {"Template_token": ["", "bool", "isMemImm0_1020s4Offset", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "(", "Val"], "ground_truth": ["&", "", ")", "==", "", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm0_1020s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36824, "Length": 66, "Cover_Rate": 0.9850746268656716} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", ""], "ground_truth": [")", "==", "", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm7s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36825, "Length": 35, "Cover_Rate": 0.3211009174311927} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", "||", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm7s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36826, "Length": 76, "Cover_Rate": 0.6972477064220184} {"Template_token": ["", "unsigned", "Divisor", "=", "", "<<", "Bits", ";", "if", "(", "Val", "%", "Divisor", "!=", "", ")", "return", "false", ";", "Val", "/=", "Divisor", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm7ShiftedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36827, "Length": 34, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36828, "Length": 54, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "isMemImm8s4Offset", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!="], "ground_truth": ["", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36829, "Length": 48, "Cover_Rate": 0.46601941747572817} {"Template_token": ["", "bool", "isMemPCRelImm12", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36830, "Length": 60, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val"], "ground_truth": ["==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36831, "Length": 48, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemPosImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36832, "Length": 21, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "if", "(", "!", "isMVEMem", "(", ")", "||", "Memory", ".", "OffsetImm", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";", "if", "(", "shift", "==", "", "&&", "Memory", ".", "ShiftType", "!="], "ground_truth": ["", ")", "return", "false", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemRegRQOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36833, "Length": 73, "Cover_Rate": 0.6403508771929824} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "!", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "||"], "ground_truth": ["Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemThumbRIs1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36834, "Length": 30, "Cover_Rate": 0.44776119402985076} {"Template_token": ["", "bool", "isMemThumbRIs4", "(", ")", "const", "{", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "!", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemThumbRIs4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36835, "Length": 57, "Cover_Rate": 0.76} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "BaseRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemThumbSPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36836, "Length": 49, "Cover_Rate": 0.6533333333333333} {"Template_token": ["", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!="], "ground_truth": ["", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36837, "Length": 22, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "", "&&", "Val", "<"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36838, "Length": 22, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "if", "(", "isGPRMem", "(", ")", ")", "{", "if", "(", "!", "Memory", ".", "OffsetImm", "||", "Memory", ".", "OffsetRegNum", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)4", "Func": "isThumbMemPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36839, "Length": 69, "Cover_Rate": 0.49640287769784175} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveHandlerData", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSetFP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePad", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "parseDirectiveLtorg", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePersonalityIndex", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveUnwindRaw", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveMovSP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveArchExtension", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveAlign", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveThumbSet", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'n'", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'w'", ")", ";", "else", "if", "(", "!", "IsMachO", "&&", "!", "IsCOFF", ")", "{", "if", "(", "IDVal", "==", "", ")", "parseDirectiveArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveCPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveEabiAttr", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveFPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36840, "Length": 374, "Cover_Rate": 0.584375} {"Template_token": ["", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "create", "(", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "AsmToken", "::", "Colon", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "MCExpr", "::", "VariantKind", "RefKind"], "ground_truth": [";"], "File": "ARMAsmParser (2)4", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36841, "Length": 248, "Cover_Rate": 0.3163265306122449} {"Template_token": ["", "enum", "{", "COFF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsCOFF", ")", ",", "ELF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsELF", ")", ",", "MACHO", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsMachO", ")", ",", "WASM", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsWasm", ")", ",", "}", ";", "static", "const", "struct", "PrefixEntry", "{", "const", "char", "*", "Spelling", ";", "MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "PrefixEntries", ")", ",", "std", "::", "end", "(", "PrefixEntries", ")", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "uint8_t", "CurrentFormat", ";", "switch", "(", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ")", "{", "case", "MCObjectFileInfo", "::", "IsMachO", ":", "CurrentFormat", "=", "MACHO", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsELF", ":", "CurrentFormat", "=", "ELF", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsCOFF", ":", "CurrentFormat", "=", "COFF", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsWasm", ":", "CurrentFormat", "=", "WASM", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsXCOFF", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "if", "(", "~", "Prefix", "->", "SupportedFormats", "&", "CurrentFormat"], "ground_truth": [")", "{"], "File": "ARMAsmParser (2)4", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36842, "Length": 271, "Cover_Rate": 0.6089887640449438} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "Tok", ".", "getString", "(", ")", ".", "equals_lower", "(", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)4", "Func": "parseTraceSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36843, "Length": 61, "Cover_Rate": 0.6161616161616161} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "Tok", ".", "getString", "(", ")", ".", "equals_lower", "(", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "parseTraceSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36844, "Length": 37, "Cover_Rate": 0.37373737373737376} {"Template_token": ["", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "if", "(", "isMnemonicVPTPredicable", "(", "Mnemonic", ",", "ExtraToken", ")", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&"], "ground_truth": ["Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ")", "{"], "File": "ARMAsmParser (2)4", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36845, "Length": 328, "Cover_Rate": 0.3319838056680162} {"Template_token": ["", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "="], "ground_truth": ["-", "Val", ";"], "File": "ARMAsmParser (2)5", "Func": "addAddrMode2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36846, "Length": 57, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";", "}", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ":", "", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "="], "ground_truth": ["-", "Val", ";"], "File": "ARMAsmParser (2)5", "Func": "addAddrMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36847, "Length": 87, "Cover_Rate": 0.5723684210526315} {"Template_token": ["", "void", "addAM2OffsetImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int32_t", "Val", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "addAM2OffsetImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36848, "Length": 52, "Cover_Rate": 0.4} {"Template_token": ["", "}", "const", "MCConstantExpr", "*", "CE", "=", "static_cast", "<", "const", "MCConstantExpr", "*", ">", "(", "getImm", "(", ")", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "addAM3OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36849, "Length": 80, "Cover_Rate": 0.44692737430167595} {"Template_token": ["", "assert", "(", "CE", "&&", "", ")", ";", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";", "Imm", "=", "(", "Imm", "<", "", "?", "-", "Imm", ":", "Imm", ")", "|", "("], "ground_truth": ["int", ")", "isAdd", "<<", "", ";"], "File": "ARMAsmParser (2)5", "Func": "addPostIdxImm8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36850, "Length": 53, "Cover_Rate": 0.5196078431372549} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "CE", "->", "getValue", "(", ")"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36851, "Length": 32, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "CE", "->", "getValue", "("], "ground_truth": [")", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36852, "Length": 32, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "AsmParser", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "STI", ")", ",", "MII", "(", "MII", ")", ",", "UC", "(", "Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "MRI", "=", "getContext", "(", ")"], "ground_truth": [".", "getRegisterInfo", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36853, "Length": 56, "Cover_Rate": 0.7} {"Template_token": ["", "KindTy", "Kind", "=", "k_RegisterList", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "Kind", "=", "k_DPRRegisterList", ";", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "Kind", "=", "k_SPRRegisterList", ";", "array_pod_sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", ";", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";", "Op", "->", "StartLoc", "="], "ground_truth": ["StartLoc", ";"], "File": "ARMAsmParser (2)5", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36854, "Length": 131, "Cover_Rate": 0.7005347593582888} {"Template_token": ["", "assert", "(", "Regs", ".", "size", "(", ")", ">", "", "&&", "", ")", ";", "KindTy", "Kind", "=", "k_RegisterList", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "Kind", "=", "k_DPRRegisterList", ";", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "Kind", "=", "k_SPRRegisterList", ";", "array_pod_sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", ";", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc"], "ground_truth": [";"], "File": "ARMAsmParser (2)5", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36855, "Length": 144, "Cover_Rate": 0.7700534759358288} {"Template_token": ["", "}", "else", "{", "unsigned", "Cond", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "CondOp", "]", ")", ".", "getCondCode", "(", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "Cond", "==", "", "?", "", ":", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "Cond", "==", "", "?", "", ":", "", ")", ";", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "{", "Operand", "&", "op", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "ImmOp", "]", ")", ";", "if", "(", "!", "op", ".", "isSignedOffset", "<", "", ",", "", ">", "(", ")", "&&", "isThumbTwo", "(", ")", ")", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "Operand", "&", "op", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "ImmOp", "]", ")", ";", "if", "(", "!", "op", ".", "isSignedOffset", "<", "", ",", "", ">", "(", ")", "&&", "isThumbTwo"], "ground_truth": ["(", ")", ")", "Inst", ".", "setOpcode", "(", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "cvtThumbBranches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36856, "Length": 180, "Cover_Rate": 0.4699738903394256} {"Template_token": ["", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef"], "ground_truth": ["<", "SMRange", ">", "Ranges", "=", "None", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36857, "Length": 20, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "CanAcceptCarrySet", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "="], "ground_truth": ["Mnemonic", "!=", "", ";"], "File": "ARMAsmParser (2)5", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36858, "Length": 381, "Cover_Rate": 0.9093078758949881} {"Template_token": ["", "RegisterMCAsmParser", "<", "AsmParser", ">", "Y", "(", "TheBETarget", ")", ";", "RegisterMCAsmParser", "<", "AsmParser", ">", "A", "(", "TheThumbLETarget"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)5", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36859, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "getParser", "(", ")", ".", "Note", "("], "ground_truth": ["L", ",", "Msg", ",", "Ranges", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "Note", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36860, "Length": 14, "Cover_Rate": 0.4} {"Template_token": ["", "return", "getParser", "(", ")", ".", "Note", "(", "L", ",", "Msg", ","], "ground_truth": ["Ranges", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "Note", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36861, "Length": 14, "Cover_Rate": 0.4} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "bool", "haveEaten", "=", "false", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isAdd", "=", "false", ";", "haveEaten", "=", "true", ";", "}", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "if", "(", "!", "haveEaten", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail"], "ground_truth": [";"], "File": "ARMAsmParser (2)5", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36862, "Length": 135, "Cover_Rate": 0.4066265060240964} {"Template_token": ["", "unsigned", "Encoding", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Encoding", "==", "~", ""], "ground_truth": [")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser (2)5", "Func": "parseBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36863, "Length": 262, "Cover_Rate": 0.7401129943502824} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "LSB", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "LSB", "<", "", "||", "LSB", ">", "", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "WidthExpr", ";", "SMLoc", "EndLoc"], "ground_truth": [";"], "File": "ARMAsmParser (2)5", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36864, "Length": 150, "Cover_Rate": 0.36496350364963503} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseCoprocNumOperand", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "(", "hasV7Ops", "(", ")", "||", "hasV8Ops", "(", ")", ")", "&&", "(", "Num", "==", "", "||", "Num", "==", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ","], "ground_truth": ["S", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36865, "Length": 127, "Cover_Rate": 0.9694656488549618} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "(", "hasV7Ops", "(", ")", "||", "hasV8Ops", "(", ")", ")", "&&", "(", "Num", "==", "", "||", "Num", "==", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")", ")", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "ARMAsmParser (2)5", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36866, "Length": 97, "Cover_Rate": 0.7404580152671756} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LCurly", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "", "||", "CE", "->", "getValue", "(", ")", ">"], "ground_truth": ["", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36867, "Length": 113, "Cover_Rate": 0.5380952380952381} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocReg", "(", "Reg", ",", "S", ")", ")", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "ARMAsmParser (2)5", "Func": "parseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36868, "Length": 85, "Cover_Rate": 0.8018867924528302} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)5", "Func": "parseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36869, "Length": 44, "Cover_Rate": 0.41509433962264153} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumbSet", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "!", "IsMachO", "&&", "!", "IsCOFF", ")", "{", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveEabiAttr", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'n'", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'w'", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveObjectArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveTLSDescSeq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser (2)5", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36870, "Length": 203, "Cover_Rate": 0.3057228915662651} {"Template_token": ["", "return", "false", ";", "}", "Triple", "T", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "", ",", "(", "", "+", "", "(", "ID", ")", ")", ".", "str", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36871, "Length": 59, "Cover_Rate": 0.5267857142857143} {"Template_token": ["", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36872, "Length": 40, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "unsigned", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "Error", "(", "ExtLoc", ",", "", "+", "Name"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36873, "Length": 96, "Cover_Rate": 0.32764505119453924} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirective", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "("], "ground_truth": ["AsmToken", "::", "EndOfStatement", ")", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36874, "Length": 31, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "{", "if", "(", "!", "hasThumb", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "}", "else", "{", "if", "(", "!", "has", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")"], "ground_truth": [".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36875, "Length": 95, "Cover_Rate": 0.41125541125541126} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "CPU", ",", "", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36876, "Length": 67, "Cover_Rate": 0.7127659574468085} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "int64_t", "Tag", ";", "SMLoc", "TagLoc", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Tag", "=", "", "(", "Name", ")", ";", "if", "(", "Tag", "==", "-", "", ")", "{", "Error", "(", "TagLoc", ",", "", "+", "Name", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "AttrExpr", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "AttrExpr", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "AttrExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "TagLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Tag", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "StringRef", "StringValue", "=", "", ";", "bool", "IsStringValue", "=", "false", ";", "int64_t", "IntegerValue", "=", "", ";", "bool", "IsIntegerValue", "=", "false", ";", "if", "(", "Tag", "==", "", "||", "Tag", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "if", "(", "Tag", "==", "", ")", "{", "IsStringValue", "=", "true", ";", "IsIntegerValue", "=", "true", ";", "}", "else", "if", "(", "Tag", "<", "", "||", "Tag", "%", "", "==", "", ")", "IsIntegerValue", "=", "true", ";", "else", "if", "(", "Tag", "%", "", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "IsIntegerValue", ")", "{", "const", "MCExpr", "*", "ValueExpr", ";", "SMLoc", "ValueExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ValueExpr", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ValueExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ValueExprLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "IntegerValue", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Tag", "==", "", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "IsStringValue", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36877, "Length": 468, "Cover_Rate": 0.7440381558028617} {"Template_token": ["", "TokError", "(", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", "false", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36878, "Length": 71, "Cover_Rate": 0.6283185840707964} {"Template_token": ["", "std", "::", "vector", "<", "const", "char", "*", ">", "Features", ";", "if", "(", "!", "", "(", "ID", ",", "Features", ")", ")", "{", "Error", "(", "FPUNameLoc", ",", "", ")", ";", "return", "false", ";", "}", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "for", "(", "auto", "Feature", ":", "Features", ")", "STI", ".", "ApplyFeatureFlag", "(", "Feature", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36879, "Length": 66, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "break", ";", "case", "", ":", "if", "(", "Value", "->", "getValue", "(", ")", ">", "", ")", "{", "Error", "(", "Loc", ",", "StringRef", "(", "Suffix", "?", "", ":", "", ")", "+", "", ")", ";", "return", "false", ";", "}", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "getTargetStreamer", "(", ")", ".", "emitInst", "(", "Value", "->", "getValue", "(", ")", ",", "Suffix", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36880, "Length": 118, "Cover_Rate": 0.34104046242774566} {"Template_token": ["", "}", "if", "(", "SPReg", "==", "", "||", "SPReg", "==", "", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "SPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "int64_t", "Offset", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "OffsetLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "OffsetExpr", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "OffsetLoc", ",", "", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36881, "Length": 144, "Cover_Rate": 0.42729970326409494} {"Template_token": ["", "SMLoc", "SPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "SPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "SPReg", "==", "-", "", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "SPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "SPReg", "==", "", "||", "SPReg", "==", "", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "SPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "int64_t", "Offset", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "OffsetLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "OffsetExpr", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "OffsetLoc", ",", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36882, "Length": 191, "Cover_Rate": 0.5667655786350149} {"Template_token": ["", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitObjectArch", "(", "ID", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")"], "ground_truth": [")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36883, "Length": 80, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36884, "Length": 113, "Cover_Rate": 0.551219512195122} {"Template_token": ["", "UC", ".", "recordPersonality", "(", "L", ")", ";", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36885, "Length": 79, "Cover_Rate": 0.3640552995391705} {"Template_token": ["", "}", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitPersonalityLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36886, "Length": 113, "Cover_Rate": 0.5207373271889401} {"Template_token": ["", "if", "(", "parseRegisterList", "(", "Operands", ")", ")", "return", "false", ";", "Operand", "&", "Op", "=", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ";", "if", "(", "!", "IsVector", "&&", "!", "Op", ".", "isRegList", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "IsVector", "&&", "!", "Op", ".", "isDPRRegList", "(", ")", ")", "{", "Error", "(", "L", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36887, "Length": 67, "Cover_Rate": 0.42948717948717946} {"Template_token": ["", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "RegisterReqs", ".", "insert", "(", "std", "::", "make_pair", "(", "Name", ",", "Reg", ")", ")"], "ground_truth": [".", "first", "->", "second", "!=", "Reg", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveReq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36888, "Length": 54, "Cover_Rate": 0.35526315789473684} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "SMLoc", "FPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "FPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "FPReg", "==", "-", "", ")", "{", "Error", "(", "FPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "SPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "SPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "SPReg", "==", "-", "", ")", "{", "Error", "(", "SPRegLoc", ",", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36889, "Length": 142, "Cover_Rate": 0.3488943488943489} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "else", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36890, "Length": 53, "Cover_Rate": 0.3375796178343949} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "hasThumb", "(", ")", ")", "{", "Error", "(", "L"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36891, "Length": 32, "Cover_Rate": 0.3368421052631579} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "auto", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "if", "(", "IsMachO", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Tok", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36892, "Length": 176, "Cover_Rate": 0.9072164948453608} {"Template_token": ["", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "TokError", "(", "", "+", "Name", "+", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Lex", "(", ")", ";", "MCSymbol", "*", "Sym", ";", "const", "MCExpr", "*", "Value", ";", "if", "(", "MCParserUtils", "::", "parseAssignmentExpression", "(", "Name", ",", "true", ",", "Parser", ",", "Sym", ",", "Value", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitThumbSet", "(", "Sym"], "ground_truth": [",", "Value", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36893, "Length": 78, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "TokError", "(", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCSymbolRefExpr", "*", "SRE", "=", "MCSymbolRefExpr", "::", "create", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ",", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ",", "getContext", "(", ")", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36894, "Length": 107, "Cover_Rate": 0.823076923076923} {"Template_token": ["", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "AnnotateTLSDescriptorSequence", "(", "SRE", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36895, "Length": 55, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "RegisterReqs", ".", "erase", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveUnreq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36896, "Length": 69, "Cover_Rate": 0.8734177215189873} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "Opcodes", ";", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "OE", ";", "SMLoc", "OpcodeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "||", "Parser", ".", "parseExpression", "(", "OE", ")", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "OC", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OE", ")", ";", "if", "(", "!", "OC", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "int64_t", "Opcode", "=", "OC", "->", "getValue", "(", ")", ";", "if", "(", "Opcode", "&", "~", "", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Opcodes", ".", "push_back", "(", "uint8_t", "("], "ground_truth": ["Opcode", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36897, "Length": 192, "Cover_Rate": 0.45823389021479716} {"Template_token": ["", "Operand", "&", "TyOp", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ";", "bool", "isVmovf", "=", "TyOp", ".", "isToken", "(", ")", "&&", "(", "TyOp", ".", "getToken", "(", ")", "==", "", "||", "TyOp", ".", "getToken", "(", ")", "==", "", ")", ";", "Operand", "&", "Mnemonic", "=", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ";", "bool", "isFconst", "=", "Mnemonic", ".", "isToken", "(", ")", "&&", "(", "Mnemonic", ".", "getToken", "(", ")", "==", "", "||", "Mnemonic", ".", "getToken", "(", ")", "==", "", ")", ";", "if", "(", "!", "(", "isVmovf", "||", "isFconst", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", "&&", "isVmovf", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", "&&", "isFconst", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "", "||", "Val", "<", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "float", "RealVal", "=", "", "(", "Val", ")", ";", "Val", "=", "APFloat", "(", "RealVal", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail"], "ground_truth": [";"], "File": "ARMAsmParser (2)5", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36898, "Length": 372, "Cover_Rate": 0.8473804100227791} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseInstSyncBarrierOptOperand", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "OptStr", ".", "equals_lower", "(", "", ")", ")", "Opt", "=", "", ";", "else", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return"], "ground_truth": ["MatchOperand_ParseFail", ";"], "File": "ARMAsmParser (2)5", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36899, "Length": 184, "Cover_Rate": 0.6548042704626335} {"Template_token": ["", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36900, "Length": 160, "Cover_Rate": 0.5797101449275363} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "L", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36901, "Length": 118, "Cover_Rate": 0.8309859154929577} {"Template_token": ["", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "L", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "L", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36902, "Length": 80, "Cover_Rate": 0.5633802816901409} {"Template_token": ["", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", ")", ")", "Opt", "=", "~", "", ";", "if", "(", "Opt", "==", "~", "", ")"], "ground_truth": ["return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser (2)5", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36903, "Length": 192, "Cover_Rate": 0.3958762886597938} {"Template_token": ["", "SMLoc", "S", ",", "E", ";", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", "&&", "", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "BaseRegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "BaseRegNum", "=", "tryParseRegister", "(", ")", ";", "if", "(", "BaseRegNum", "==", "-", "", ")", "return", "Error", "(", "BaseRegTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Colon", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "E", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "nullptr", ",", "", ",", "", ",", "", ",", "", ",", "false", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "assert", "(", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Colon", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "&&", "", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "AlignmentLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "E", ",", "", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "CE", "->", "getValue", "(", ")", ")", "{", "default", ":", "return", "Error", "(", "E", ",", "", ")", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36904, "Length": 487, "Cover_Rate": 0.42384682332463014} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "int64_t", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "St", "==", "", "||", "St", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "St", "==", "", "||", "St", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "if", "(", "Imm", "==", "", ")", "St", "=", "", ";", "if", "(", "Imm", "==", "", ")", "Imm", "=", "", ";", "Amount", "="], "ground_truth": ["Imm", ";"], "File": "ARMAsmParser (2)5", "Func": "parseMemRegOffsetShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36905, "Length": 119, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "else", "return", "Error", "(", "Loc", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Amount", "=", "", ";", "if", "(", "St", "!=", "", ")", "{", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "int64_t", "Imm", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseMemRegOffsetShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36906, "Length": 141, "Cover_Rate": 0.36061381074168797} {"Template_token": ["", "Error", "(", "Sx1", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm1Exp", ")", ";", "if", "(", "CE", ")", "{", "Imm1", "=", "CE", "->", "getValue", "(", ")", ";", "int", "Enc", "=", "", "(", "Imm1", ")", ";", "if", "(", "Enc", "!=", "-", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateModImm", "(", "(", "Enc", "&", "", ")", ",", "(", "Enc", "&", "", ")", ">>", "", ",", "Sx1", ",", "Ex1", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "Imm1Exp", ",", "Sx1", ",", "Ex1", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "}", "else", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "Imm1Exp", ",", "Sx1", ",", "Ex1", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot"], "ground_truth": ["(", "AsmToken", "::", "Comma", ")", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36907, "Length": 173, "Cover_Rate": 0.32037037037037036} {"Template_token": ["", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "Low"], "ground_truth": ["||", "Val", ">", "High", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36908, "Length": 157, "Cover_Rate": 0.48606811145510836} {"Template_token": ["", "bool", "AsmParser", "::", "parsePrefix", "(", "MCExpr", "::", "VariantKind", "&", "RefKind", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "RefKind", "=", "MCExpr", "::", "VK__None", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "assert", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", "&&", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "enum", "{", "COFF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsCOFF", ")", ",", "ELF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsELF", ")", ",", "MACHO", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsMachO", ")", "}", ";", "static", "const", "struct", "PrefixEntry", "{", "const", "char", "*", "Spelling", ";", "MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "PrefixEntries", ")", ",", "std", "::", "end", "(", "PrefixEntries", ")", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "uint8_t", "CurrentFormat", ";", "switch", "(", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ")", "{", "case", "MCObjectFileInfo", "::", "IsMachO", ":", "CurrentFormat", "=", "MACHO", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsELF", ":", "CurrentFormat", "=", "ELF", ";", "break", ";", "case", "MCObjectFileInfo", "::", "IsCOFF", ":", "CurrentFormat", "=", "COFF", ";", "break", ";", "}", "if", "(", "~", "Prefix", "->", "SupportedFormats", "&", "CurrentFormat", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "RefKind", "=", "Prefix", "->", "VariantKind", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)5", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36909, "Length": 407, "Cover_Rate": 0.9902676399026764} {"Template_token": ["", "const", "char", "*", "Spelling", ";", "MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "PrefixEntries", ")", ",", "std", "::", "end", "(", "PrefixEntries", ")", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36910, "Length": 133, "Cover_Rate": 0.3236009732360097} {"Template_token": ["", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default"], "ground_truth": ["(", "~", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36911, "Length": 104, "Cover_Rate": 0.5073170731707317} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "!=", "", "&&", "ShiftName", "!=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!"], "ground_truth": ["CE", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36912, "Length": 189, "Cover_Rate": 0.6974169741697417} {"Template_token": ["", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateRotImm", "(", "Val", ",", "S", ",", "EndLoc", ")", ")", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "ARMAsmParser (2)5", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36913, "Length": 141, "Cover_Rate": 0.5202952029520295} {"Template_token": ["", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")"], "ground_truth": [".", "Default", "(", "-", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36914, "Length": 71, "Cover_Rate": 0.44375} {"Template_token": ["", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Reg", ";", "Count", "+=", "", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "LaneLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "LaneLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "continue", ";", "}", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", "+", "(", "Reg", "==", "OldReg", "+", "", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "Spacing", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Count", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "LaneKind", ")", "{", "case", "NoLanes", ":", "if", "(", "Count", "==", "", ")", "{", "const", "MCRegisterClass", "*", "RC", "=", "(", "Spacing", "==", "", ")", "?", "&", "MCRegisterClasses", "[", "", "]", ":", "&", "MCRegisterClasses", "[", "", "]", ";", "FirstReg", "=", "MRI", "->", "getMatchingSuperReg", "(", "FirstReg", ",", "", ",", "RC", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorList", "(", "FirstReg", ",", "Count", ",", "(", "Spacing", "==", "", ")", ",", "S", ",", "E", ")", ")", ";", "break", ";", "case", "AllLanes", ":", "if", "(", "Count", "==", "", ")", "{", "const", "MCRegisterClass", "*", "RC", "=", "(", "Spacing", "==", "", ")", "?", "&", "MCRegisterClasses", "[", "", "]", ":", "&", "MCRegisterClasses", "[", "", "]", ";", "FirstReg", "=", "MRI", "->", "getMatchingSuperReg", "(", "FirstReg", ",", "", ",", "RC", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorListAllLanes", "(", "FirstReg", ",", "Count", ",", "(", "Spacing", "==", "", ")", ",", "S", ",", "E", ")", ")", ";", "break", ";", "case", "IndexedLane", ":", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorListIndexed", "(", "FirstReg", ",", "Count", ",", "LaneIndex", ",", "(", "Spacing", "==", "", ")", ",", "S", ","], "ground_truth": ["E", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36915, "Length": 409, "Cover_Rate": 0.3105542900531511} {"Template_token": ["", "if", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", "||", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", ")", ")", "{", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isToken", "(", ")", "&&", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", "||", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", "==", "", ")", ")", "RegIdx", "=", "", ";", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", "||", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "RegIdx", "]", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)5", "Func": "shouldOmitPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36916, "Length": 198, "Cover_Rate": 0.8959276018099548} {"Template_token": ["", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "if", "(", "Mnemonic", ".", "startswith", "(", ""], "ground_truth": [")", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36917, "Length": 250, "Cover_Rate": 0.3364737550471063} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", "."], "ground_truth": ["getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36918, "Length": 141, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "IsARPop", "&&", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsPC", "&&", "ListContainsLR", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "inITBlock", "(", ")", "&&", "!", "lastInITBlock", "(", ")", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)5", "Func": "validatetLDMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36919, "Length": 83, "Cover_Rate": 0.45108695652173914} {"Template_token": ["", "bool", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ","], "ground_truth": ["ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "Warning", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36920, "Length": 20, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "getParser", "(", ")", ".", "Warning", "("], "ground_truth": ["L", ",", "Msg", ",", "Ranges", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "Warning", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36921, "Length": 14, "Cover_Rate": 0.4} {"Template_token": ["", "Val", "=", "", "(", "AddSub", ",", "Val", ",", "", ")", ";", "}", "else", "{", "Val", "=", "", "(", "Memory", ".", "isNegative", "?", "", ":", "", ",", "Memory", ".", "ShiftImm", ",", "Memory", ".", "ShiftType", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addAddrMode2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36922, "Length": 76, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ","], "ground_truth": ["Val", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addAddrMode3Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36923, "Length": 123, "Cover_Rate": 0.5885167464114832} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "if", "(", "!", "Memory", ".", "OffsetRegNum", ")", "{", "", "AddSub", "=", "Val", "<", ""], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMAsmParser (2)", "Func": "addAddrMode3Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36924, "Length": 77, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ":", "", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "("], "ground_truth": ["AddSub", ",", "Val", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addAddrMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36925, "Length": 89, "Cover_Rate": 0.5855263157894737} {"Template_token": ["", "return", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addAdrLabelOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36926, "Length": 39, "Cover_Rate": 0.3979591836734694} {"Template_token": ["", "void", "addAlignedMemoryOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "Memory", ".", "Alignment", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addAlignedMemoryOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36927, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "void", "addAM2OffsetImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val"], "ground_truth": ["=", "", ";"], "File": "ARMAsmParser (2)", "Func": "addAM2OffsetImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36928, "Length": 73, "Cover_Rate": 0.5615384615384615} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "", "AddSub", "=", "Val", "<", "", "?", "", ":", "", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addAM2OffsetImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36929, "Length": 86, "Cover_Rate": 0.6615384615384615} {"Template_token": ["", "void", "addSOImmNegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addARMSOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36930, "Length": 36, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "addSOImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">"], "ground_truth": ["(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addARMSOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36931, "Length": 36, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "addCondCodeOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getCondCode", "(", ")", ")", ")", ")", ";", "unsigned", "RegNum", "=", "getCondCode", "(", ")", "==", "", "?", "", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateReg", "(", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36932, "Length": 63, "Cover_Rate": 0.9264705882352942} {"Template_token": ["", "void", "addCoprocNumOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addCoprocNumOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36933, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getCoproc"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addCoprocNumOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36934, "Length": 14, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CoprocOption", "."], "ground_truth": ["Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addCoprocOptionOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36935, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "void", "addCoprocRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addCoprocRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36936, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "void", "addDPRRegListOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addRegListOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addDPRRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36937, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36938, "Length": 32, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "void", "addFBits16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "CE", "->"], "ground_truth": ["getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addFBits16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36939, "Length": 54, "Cover_Rate": 0.9818181818181818} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", ""], "ground_truth": ["-", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addFBits16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36940, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">"], "ground_truth": ["(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addFPImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36941, "Length": 24, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "void", "addImm0_1020s4Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", "/", ""], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_1020s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36942, "Length": 54, "Cover_Rate": 0.9818181818181818} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "("], "ground_truth": [")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_1020s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36943, "Length": 42, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "-", "CE"], "ground_truth": ["->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36944, "Length": 41, "Cover_Rate": 0.7592592592592593} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "-"], "ground_truth": ["CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36945, "Length": 41, "Cover_Rate": 0.7592592592592593} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "-", "(", "CE", "->", "getValue", "("], "ground_truth": [")", "/", "", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_508s4NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36946, "Length": 21, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">"], "ground_truth": ["(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_508s4NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36947, "Length": 24, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE"], "ground_truth": ["->", "getValue", "(", ")", "/", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm0_508s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36948, "Length": 42, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue"], "ground_truth": ["(", ")", "-", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm1_16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36949, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<"], "ground_truth": ["MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImm1_32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36950, "Length": 24, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "void", "addImm8s4Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "addImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36951, "Length": 21, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "void", "addImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "addImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36952, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "Imm", "==", "", "?", "", ":"], "ground_truth": ["Imm", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addImmThumbSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36953, "Length": 44, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned"], "ground_truth": ["(", "getInstSyncBarrierOpt", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addInstSyncBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36954, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getCondCode", "(", ")"], "ground_truth": [")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addITCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36955, "Length": 17, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getCondCode"], "ground_truth": ["(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addITCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36956, "Length": 17, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["ITMask", ".", "Mask", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addITMaskOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36957, "Length": 14, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "void", "addITMaskOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N"], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)", "Func": "addITMaskOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36958, "Length": 12, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getMemBarrierOpt", "("], "ground_truth": [")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36959, "Length": 17, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue"], "ground_truth": ["(", ")", ":", "", ";"], "File": "ARMAsmParser (2)", "Func": "addMemImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36960, "Length": 26, "Cover_Rate": 0.4} {"Template_token": ["", "void", "addMemImm8OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36961, "Length": 21, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemImm8s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36962, "Length": 79, "Cover_Rate": 0.7821782178217822} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemImm8s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36963, "Length": 60, "Cover_Rate": 0.594059405940594} {"Template_token": ["", "addMemImm8OffsetOperands", "(", "Inst", ",", "N", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "addMemNegImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36964, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "void", "addMemNegImm8OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addMemImm8OffsetOperands", "(", "Inst", ",", "N"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemNegImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36965, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "addMemNoOffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", "."], "ground_truth": ["BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemNoOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36966, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemNoOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36967, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "int32_t", "Imm", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemPCRelImm12Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36968, "Length": 23, "Cover_Rate": 0.5111111111111111} {"Template_token": ["", "void", "addMemPosImm8OffsetOperands", "(", "MCInst", "&", "Inst"], "ground_truth": [",", "unsigned", "N", ")", "const", "{"], "File": "ARMAsmParser (2)", "Func": "addMemPosImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36969, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "void", "addMemRegOffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "unsigned", "Val", "=", "", "(", "Memory", ".", "isNegative", "?", "", ":"], "ground_truth": ["", ",", "Memory", ".", "ShiftImm", ",", "Memory", ".", "ShiftType", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36970, "Length": 43, "Cover_Rate": 0.4777777777777778} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36971, "Length": 40, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "addMemTBBOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "=="], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemTBBOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36972, "Length": 21, "Cover_Rate": 0.42} {"Template_token": ["", "void", "addMemTBBOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory"], "ground_truth": [".", "OffsetRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemTBBOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36973, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "void", "addMemTBHOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemTBHOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36974, "Length": 21, "Cover_Rate": 0.42} {"Template_token": ["", "void", "addMemThumbRIs1Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemThumbRIs1Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36975, "Length": 21, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemThumbRIs4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36976, "Length": 47, "Cover_Rate": 0.6811594202898551} {"Template_token": ["", "void", "addMemThumbRROperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemThumbRROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36977, "Length": 21, "Cover_Rate": 0.42} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "(", "Memory", ".", "OffsetImm"], "ground_truth": ["->", "getValue", "(", ")", "/", "", ")", ":", "", ";"], "File": "ARMAsmParser (2)", "Func": "addMemThumbSPIOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36978, "Length": 21, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "void", "addMemUImm12OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "isImm", "(", ")", ")", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemUImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36979, "Length": 49, "Cover_Rate": 0.5104166666666666} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemUImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36980, "Length": 74, "Cover_Rate": 0.7708333333333334} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "("], "ground_truth": ["getMSRMask", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMSRMaskOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36981, "Length": 17, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "else", "Value", "|=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "Value", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addNEONi16splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36982, "Length": 42, "Cover_Rate": 0.5316455696202531} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|", "", ";", "else", "if", "(", "Value", ">", "", "&&", "Value", "<=", "", ")", "Value", "="], "ground_truth": ["(", "Value", ">>", "", ")", "|", "", ";"], "File": "ARMAsmParser (2)", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36983, "Length": 74, "Cover_Rate": 0.6379310344827587} {"Template_token": ["", "void", "addNEONi32vmovNegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "~", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "Value", "=", "(", "Value", ">>", "", ")", "|"], "ground_truth": ["(", "(", "Value", "&", "", ")", "?", "", ":", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addNEONi32vmovNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36984, "Length": 76, "Cover_Rate": 0.5547445255474452} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "unsigned", "Imm", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<"], "ground_truth": ["", ";", "++", "i", ",", "Value", ">>=", "", ")", "{"], "File": "ARMAsmParser (2)", "Func": "addNEONi64splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36985, "Length": 57, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "unsigned", "Imm", "="], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "addNEONi64splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36986, "Length": 38, "Cover_Rate": 0.4} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "("], "ground_truth": [")", "|", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addNEONi8splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36987, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "void", "addPKHASRImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "int", "Val", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "addPKHASRImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36988, "Length": 45, "Cover_Rate": 0.703125} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";", "Imm", "=", "(", "Imm", "<", "", "?", "-", "Imm", ":", "Imm", ")", "|", "(", "int", ")"], "ground_truth": ["isAdd", "<<", "", ";"], "File": "ARMAsmParser (2)", "Func": "addPostIdxImm8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36989, "Length": 77, "Cover_Rate": 0.7549019607843137} {"Template_token": ["", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";", "Imm", "=", "(", "(", "Imm", "<", "", "?", "-", "Imm", ":", "Imm", ")", "/", "", ")", "|"], "ground_truth": ["(", "int", ")", "isAdd", "<<", "", ";"], "File": "ARMAsmParser (2)", "Func": "addPostIdxImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36990, "Length": 34, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "assert", "(", "CE", "&&", "", ")", ";", "int", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "", ";", "if", "(", "Imm", "==", "INT32_MIN", ")", "Imm", "=", "", ";", "Imm", "=", "(", "(", "Imm", "<", "", "?", "-", "Imm", ":", "Imm", ")", "/", "", ")", "|", "(", "int", ")", "isAdd", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "addPostIdxImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36991, "Length": 69, "Cover_Rate": 0.6509433962264151} {"Template_token": ["", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "*", "I", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36992, "Length": 56, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "void", "addRegListOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";"], "ground_truth": ["++", "I", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "*", "I", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36993, "Length": 77, "Cover_Rate": 0.9871794871794872} {"Template_token": ["", "assert", "(", "isRegShiftedImm", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";", "unsigned", "Imm", "=", "(", "RegShiftedImm", ".", "ShiftImm", "=="], "ground_truth": ["", "?", "", ":", "RegShiftedImm", ".", "ShiftImm", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36994, "Length": 40, "Cover_Rate": 0.4819277108433735} {"Template_token": ["", "void", "addRegShiftedImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "assert", "(", "isRegShiftedImm", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";", "unsigned", "Imm", "=", "(", "RegShiftedImm", ".", "ShiftImm", "==", "", "?", "", ":", "RegShiftedImm", ".", "ShiftImm", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "("], "ground_truth": ["RegShiftedImm", ".", "ShiftTy", ",", "Imm", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36995, "Length": 80, "Cover_Rate": 0.963855421686747} {"Template_token": ["", "void", "addRotImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRotImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36996, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "RotImm", ".", "Imm"], "ground_truth": [">>", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRotImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36997, "Length": 25, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "addRegListOperands", "(", "Inst"], "ground_truth": [",", "N", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addSPRRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36998, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "addRegListOperands", "(", "Inst", ","], "ground_truth": ["N", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addSPRRegListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36999, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Memory"], "ground_truth": [".", "ShiftImm", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addT2MemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37000, "Length": 28, "Cover_Rate": 0.4375} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "("], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addT2SOImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37001, "Length": 24, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "addT2SOImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addT2SOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37002, "Length": 21, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "if", "(", "CE", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "return", ";", "}", "const", "MCSymbolRefExpr", "*", "SR", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "assert", "(", "SR", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "("], "ground_truth": ["SR", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addThumbMemPCOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37003, "Length": 58, "Cover_Rate": 0.3945578231292517} {"Template_token": ["", "}", "const", "MCSymbolRefExpr", "*", "SR", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ";", "assert", "(", "SR", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "("], "ground_truth": ["SR", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addUnsignedOffset_b8s2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37004, "Length": 35, "Cover_Rate": 0.4069767441860465} {"Template_token": ["", "void", "addVecListIndexedOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "VectorList", ".", "LaneIndex", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addVecListIndexedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37005, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["VectorList", ".", "LaneIndex", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addVecListIndexedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37006, "Length": 28, "Cover_Rate": 0.56} {"Template_token": ["", "void", "addVectorIndex32Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addVectorIndex32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37007, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getVectorIndex", "(", ")", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "addVectorIndex32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37008, "Length": 14, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "void", "addVectorIndex8Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["getVectorIndex", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addVectorIndex8Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37009, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "=", "~"], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37010, "Length": 36, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "break", ";", "case", "k_Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";", "case", "k_CCOut", ":", "case", "k_Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "k_VectorList", ":", "case", "k_VectorListAllLanes", ":", "case", "k_VectorListIndexed", ":", "VectorList", "=", "o", ".", "VectorList", ";", "break", ";", "case", "k_CoprocNum", ":", "case", "k_CoprocReg", ":", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "k_CoprocOption", ":", "CoprocOption", "=", "o", ".", "CoprocOption", ";", "break", ";", "case", "k_Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "k_InstSyncBarrierOpt", ":", "ISBOpt", "=", "o", ".", "ISBOpt", ";", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";", "case", "k_MSRMask"], "ground_truth": [":"], "File": "ARMAsmParser (2)", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37011, "Length": 142, "Cover_Rate": 0.5} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "OpNo", ";", "i", "<", "Inst", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "unsigned", "OpReg", "=", "Inst", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "OpReg", "==", "Reg", ")", "containsReg", "=", "true", ";", "if", "(", "!", "isLowRegister", "(", "OpReg", ")", "&&", "(", "!", "HiReg", "||", "OpReg", "!=", "HiReg", ")", ")", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "checkLowRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37012, "Length": 67, "Cover_Rate": 0.7204301075268817} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_BitfieldDescriptor", ")", ";", "Op", "->", "Bitfield", ".", "LSB", "=", "LSB", ";", "Op", "->", "Bitfield", "."], "ground_truth": ["Width", "=", "Width", ";"], "File": "ARMAsmParser (2)", "Func": "CreateBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37013, "Length": 26, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "static", "Operand", "*", "CreateCCOut", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "("], "ground_truth": ["k_CCOut", ")", ";"], "File": "ARMAsmParser (2)", "Func": "CreateCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37014, "Length": 22, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "Op", "->", "CC", ".", "Val", "=", "CC", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser (2)", "Func": "CreateCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37015, "Length": 20, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "static", "Operand", "*", "CreateCoprocNum", "(", "unsigned", "CopVal", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_CoprocNum", ")", ";", "Op", "->", "Cop", "."], "ground_truth": ["Val", "=", "CopVal", ";"], "File": "ARMAsmParser (2)", "Func": "CreateCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37016, "Length": 30, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "static", "Operand", "*", "CreateCoprocOption", "(", "unsigned", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_CoprocOption", ")", ";", "Op", "->", "Cop", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser (2)", "Func": "CreateCoprocOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37017, "Length": 39, "Cover_Rate": 0.7959183673469388} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "="], "ground_truth": ["Val", ";"], "File": "ARMAsmParser (2)", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37018, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "Op", "->", "ISBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)", "Func": "CreateInstSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37019, "Length": 23, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_InstSyncBarrierOpt", ")", ";", "Op", "->", "ISBOpt", "."], "ground_truth": ["Val", "=", "Opt", ";"], "File": "ARMAsmParser (2)", "Func": "CreateInstSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37020, "Length": 18, "Cover_Rate": 0.375} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_ITCondMask", ")", ";", "Op", "->", "ITMask", ".", "Mask", "=", "Mask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "CreateITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37021, "Length": 33, "Cover_Rate": 0.717391304347826} {"Template_token": ["", "static", "Operand", "*", "CreateMemBarrierOpt", "(", "", "Opt", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand"], "ground_truth": ["(", "k_MemBarrierOpt", ")", ";"], "File": "ARMAsmParser (2)", "Func": "CreateMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37022, "Length": 22, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_MSRMask", ")", ";", "Op", "->", "MMask", ".", "Val", "=", "MMask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "="], "ground_truth": ["S", ";"], "File": "ARMAsmParser (2)", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37023, "Length": 30, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "Op", "->", "MMask", ".", "Val", "=", "MMask", ";", "Op", "->", "StartLoc", "=", "S"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37024, "Length": 14, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "static", "Operand", "*", "CreateProcIFlags", "(", "", "IFlags", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_ProcIFlags", ")", ";", "Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser (2)", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37025, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "CreateReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37026, "Length": 23, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37027, "Length": 74, "Cover_Rate": 0.40437158469945356} {"Template_token": ["", "static", "Operand", "*", "CreateRotImm", "(", "unsigned", "Imm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_RotateImmediate"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "CreateRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37028, "Length": 25, "Cover_Rate": 0.5102040816326531} {"Template_token": ["", "static", "Operand", "*", "CreateShiftedImmediate", "(", "", "ShTy", ",", "unsigned", "SrcReg", ",", "unsigned", "ShiftImm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_ShiftedImmediate", ")", ";", "Op", "->", "RegShiftedImm", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedImm", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedImm", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)", "Func": "CreateShiftedImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37029, "Length": 70, "Cover_Rate": 0.958904109589041} {"Template_token": ["", "static", "Operand", "*", "CreateShiftedRegister", "(", "", "ShTy", ",", "unsigned", "SrcReg", ",", "unsigned", "ShiftReg", ",", "unsigned", "ShiftImm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_ShiftedRegister", ")", ";", "Op", "->", "RegShiftedReg", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedReg", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftReg", "=", "ShiftReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "="], "ground_truth": ["E", ";"], "File": "ARMAsmParser (2)", "Func": "CreateShiftedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37030, "Length": 78, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "static", "Operand", "*", "CreateShiftedRegister", "(", "", "ShTy", ",", "unsigned", "SrcReg", ",", "unsigned", "ShiftReg", ",", "unsigned", "ShiftImm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_ShiftedRegister", ")", ";", "Op", "->", "RegShiftedReg", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedReg", "."], "ground_truth": ["SrcReg", "=", "SrcReg", ";"], "File": "ARMAsmParser (2)", "Func": "CreateShiftedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37031, "Length": 50, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str"], "ground_truth": [".", "size", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37032, "Length": 24, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "static", "Operand", "*", "CreateVectorIndex", "(", "unsigned", "Idx", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_VectorIndex", ")", ";", "Op", "->", "VectorIndex", ".", "Val", "="], "ground_truth": ["Idx", ";"], "File": "ARMAsmParser (2)", "Func": "CreateVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37033, "Length": 37, "Cover_Rate": 0.6981132075471698} {"Template_token": ["", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser (2)", "Func": "CreateVectorListAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37034, "Length": 30, "Cover_Rate": 0.4225352112676056} {"Template_token": ["", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "LaneIndex", "=", "Index", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser (2)", "Func": "CreateVectorListIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37035, "Length": 39, "Cover_Rate": 0.47560975609756095} {"Template_token": ["", "cvtThumbMultiply", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCCOutOperands", "(", "Inst", ",", "", ")", ";", "unsigned", "RegOp", "=", "", ";", "if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "RegOp", "=", "", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "RegOp", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "cvtThumbMultiply", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37036, "Length": 149, "Cover_Rate": 0.9738562091503268} {"Template_token": ["", "static", "bool", "doesIgnoreDataTypeSuffix", "(", "StringRef", "Mnemonic"], "ground_truth": [",", "StringRef", "DT", ")", "{"], "File": "ARMAsmParser (2)", "Func": "doesIgnoreDataTypeSuffix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37037, "Length": 11, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "void", "emitCantUnwindLocNotes", "(", ")", "const", "{", "for", "(", "Locs", "::", "const_iterator", "UI", "=", "CantUnwindLocs", ".", "begin", "(", ")", ",", "UE", "=", "CantUnwindLocs", ".", "end", "(", ")", ";", "UI", "!=", "UE", ";"], "ground_truth": ["++", "UI", ")", "Parser", ".", "Note", "(", "*", "UI", ",", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "emitCantUnwindLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37038, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "void", "emitHandlerDataLocNotes", "(", ")", "const", "{", "for", "(", "Locs", "::", "const_iterator", "HI", "=", "HandlerDataLocs", ".", "begin", "(", ")", ",", "HE", "=", "HandlerDataLocs", ".", "end", "(", ")"], "ground_truth": [";", "HI", "!=", "HE", ";", "++", "HI", ")", "Parser", ".", "Note", "(", "*", "HI", ",", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "emitHandlerDataLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37039, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ")", "{", "return", "Parser", ".", "Error", "(", "L", ","], "ground_truth": ["Msg", ",", "Ranges", ")", ";"], "File": "ARMAsmParser (2)", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37040, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "assert", "(", "(", "Kind", "==", "k_CoprocNum", "||", "Kind", "=="], "ground_truth": ["k_CoprocReg", ")", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getCoproc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37041, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "static", "unsigned", "getDRegFromQReg", "(", "unsigned", "QReg", ")", "{", "switch", "(", "QReg", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMAsmParser (2)", "Func": "getDRegFromQReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37042, "Length": 74, "Cover_Rate": 0.4065934065934066} {"Template_token": ["", "const", "MCExpr", "*", "getImm", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser (2)", "Func": "getImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37043, "Length": 8, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "const", "MCExpr", "*", "getImm", "(", ")", "const", "{", "assert", "(", "isImm", "("], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37044, "Length": 17, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "assert", "(", "Kind", "==", "k_InstSyncBarrierOpt", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "getInstSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37045, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "assert", "(", "Kind", "==", "k_InstSyncBarrierOpt", "&&", "", ")", ";", "return", "ISBOpt"], "ground_truth": [".", "Val", ";"], "File": "ARMAsmParser (2)", "Func": "getInstSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37046, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "MCAsmLexer", "&", "getLexer", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser (2)", "Func": "getLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37047, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "Parser", "."], "ground_truth": ["getLexer", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37048, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "SMRange", "(", "StartLoc"], "ground_truth": [",", "EndLoc", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getLocRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37049, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "", "getMemBarrierOpt", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_MemBarrierOpt", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37050, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "assert", "(", "Kind", "==", "k_MSRMask", "&&", "", ")", ";", "return", "MMask"], "ground_truth": [".", "Val", ";"], "File": "ARMAsmParser (2)", "Func": "getMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37051, "Length": 14, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "MCAsmParser", "&", "getParser", "(", ")", "const", "{", "return", "Parser"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "getParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37052, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "MCAsmParser", "&", "getParser", "(", ")", "const", "{", "return"], "ground_truth": ["Parser", ";"], "File": "ARMAsmParser (2)", "Func": "getParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37053, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "assert", "(", "Kind", "==", "k_ProcIFlags"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37054, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "", "getProcIFlags", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_ProcIFlags", "&&", "", ")", ";", "return", "IFlags", "."], "ground_truth": ["Val", ";"], "File": "ARMAsmParser (2)", "Func": "getProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37055, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "assert", "(", "(", "Kind", "==", "k_Register", "||", "Kind", "==", "k_CCOut", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37056, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "assert", "(", "(", "Kind", "==", "k_Register", "||", "Kind", "==", "k_CCOut", ")", "&&", "", ")", ";", "return", "Reg", ".", "RegNum"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "getReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37057, "Length": 20, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "getRegList", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)", "Func": "getRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37058, "Length": 11, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "MCTargetStreamer", "&", "TS", "=", "*", "getParser", "(", ")", ".", "getStreamer"], "ground_truth": ["(", ")", ".", "getTargetStreamer", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37059, "Length": 17, "Cover_Rate": 0.5} {"Template_token": ["", "TargetStreamer", "&", "getTargetStreamer", "(", ")", "{", "MCTargetStreamer", "&", "TS", "=", "*", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", ";", "return", "static_cast", "<", "TargetStreamer", "&", ">", "("], "ground_truth": ["TS", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37060, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "StringRef", "getToken", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_Token", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)", "Func": "getToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37061, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "bool", "has", "(", ")", "const", "{", "return", "!", "(", "STI", ".", "getFeatureBits", "(", ")"], "ground_truth": ["&", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "hasARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37062, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "!", "FnStartLocs", "."], "ground_truth": ["empty", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "hasFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37063, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "hasHandlerData", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)", "Func": "hasHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37064, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "return", "!", "(", "PersonalityLocs", ".", "empty", "(", ")", "&&", "PersonalityIndexLocs", ".", "empty"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "hasPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37065, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "bool", "hasThumb", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "("], "ground_truth": [")", "&", "", ";"], "File": "ARMAsmParser (2)", "Func": "hasThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37066, "Length": 15, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "bool", "hasThumb", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser (2)", "Func": "hasThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37067, "Length": 6, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "&"], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "hasV6MOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37068, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasV6MOps", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "&", ""], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "hasV6MOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37069, "Length": 15, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")"], "ground_truth": ["&", "", ";"], "File": "ARMAsmParser (2)", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37070, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "("], "ground_truth": [")", "&", "", ";"], "File": "ARMAsmParser (2)", "Func": "hasV7Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37071, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||"], "ground_truth": ["Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "instIsBreakpoint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37072, "Length": 33, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "bool", "isAddrMode2", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!="], "ground_truth": ["", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37073, "Length": 22, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", "", "&&", "Val", "<"], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37074, "Length": 21, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "Val", "=="], "ground_truth": ["INT32_MIN", ";"], "File": "ARMAsmParser (2)", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37075, "Length": 73, "Cover_Rate": 0.7156862745098039} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37076, "Length": 46, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "else", "return", "(", "isSOImm", "(", ")", "||", "isSOImmNeg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isAdrLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37077, "Length": 12, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "bool", "isAlignedMemory", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser (2)", "Func": "isAlignedMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37078, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "isAM2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37079, "Length": 32, "Cover_Rate": 0.47761194029850745} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "INT32_MIN", ")", "||", "(", "Val", ">", "-", ""], "ground_truth": ["&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isAM2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37080, "Length": 27, "Cover_Rate": 0.40298507462686567} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", "&&", "Kind", "!=", "k_PostIndexRegister", ")", "return", "false", ";", "if", "(", "Kind", "==", "k_PostIndexRegister", ")", "return", "PostIdxReg"], "ground_truth": [".", "ShiftTy", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37081, "Length": 26, "Cover_Rate": 0.3132530120481928} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "Value", ")", "!=", "-", ""], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isARMSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37082, "Length": 41, "Cover_Rate": 0.6833333333333333} {"Template_token": ["", "bool", "isSOImmNeg", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "Value", ")", "==", "-", "", "&&", "", "(", "-", "Value"], "ground_truth": [")", "!=", "-", "", ";"], "File": "ARMAsmParser (2)", "Func": "isARMSOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37083, "Length": 66, "Cover_Rate": 0.9295774647887324} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<"], "ground_truth": ["MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isARMSOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37084, "Length": 25, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "bool", "isSOImmNot", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "("], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isARMSOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37085, "Length": 31, "Cover_Rate": 0.5081967213114754} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["k_BitfieldDescriptor", ";"], "File": "ARMAsmParser (2)", "Func": "isBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37086, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "Kind", "==", "k_BitfieldDescriptor"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37087, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isCCOut", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser (2)", "Func": "isCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37088, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Kind", "==", "k_CCOut"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37089, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["k_CondCode", ";"], "File": "ARMAsmParser (2)", "Func": "isCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37090, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isCondCode", "(", ")", "const", "{", "return", "Kind"], "ground_truth": ["==", "k_CondCode", ";"], "File": "ARMAsmParser (2)", "Func": "isCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37091, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isCoprocNum", "(", ")", "const", "{", "return", "Kind"], "ground_truth": ["==", "k_CoprocNum", ";"], "File": "ARMAsmParser (2)", "Func": "isCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37092, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "Kind"], "ground_truth": ["==", "k_CoprocNum", ";"], "File": "ARMAsmParser (2)", "Func": "isCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37093, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isCoprocOption", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["k_CoprocOption", ";"], "File": "ARMAsmParser (2)", "Func": "isCoprocOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37094, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "Kind", "==", "k_CoprocOption"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isCoprocOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37095, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isCoprocReg", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMAsmParser (2)", "Func": "isCoprocReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37096, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "static", "bool", "isDataTypeToken", "(", "StringRef", "Tok", ")", "{", "return", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||"], "ground_truth": ["Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", "||", "Tok", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isDataTypeToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37097, "Length": 97, "Cover_Rate": 0.9897959183673469} {"Template_token": ["", "return", "Kind", "==", "k_VectorListAllLanes", "&&", "VectorList"], "ground_truth": [".", "isDoubleSpaced", ";"], "File": "ARMAsmParser (2)", "Func": "isDoubleSpacedVectorAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37098, "Length": 9, "Cover_Rate": 0.5625} {"Template_token": ["", "bool", "isDoubleSpacedVectorAllLanes", "(", ")", "const", "{", "return", "Kind", "==", "k_VectorListAllLanes", "&&", "VectorList"], "ground_truth": [".", "isDoubleSpaced", ";"], "File": "ARMAsmParser (2)", "Func": "isDoubleSpacedVectorAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37099, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isDoubleSpacedVectorIndexed", "(", ")", "const", "{", "return", "Kind", "==", "k_VectorListIndexed"], "ground_truth": ["&&", "VectorList", ".", "isDoubleSpaced", ";"], "File": "ARMAsmParser (2)", "Func": "isDoubleSpacedVectorIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37100, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isDoubleSpacedVectorIndexed", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)", "Func": "isDoubleSpacedVectorIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37101, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "bool", "isDoubleSpacedVectorList", "(", ")", "const", "{", "return", "Kind", "==", "k_VectorList", "&&", "VectorList", "."], "ground_truth": ["isDoubleSpaced", ";"], "File": "ARMAsmParser (2)", "Func": "isDoubleSpacedVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37102, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isFBits16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37103, "Length": 25, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "bool", "isFBits32", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<="], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "isFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37104, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)", "Func": "isFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37105, "Length": 33, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int", "Val", "=", "", "(", "APInt", "(", "", ",", "CE", "->", "getValue"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37106, "Length": 40, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37107, "Length": 23, "Cover_Rate": 0.35384615384615387} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<"], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37108, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "&", "", ")", "==", "", ")", "&&", "Value", ">=", "", "&&"], "ground_truth": ["Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37109, "Length": 28, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "bool", "isImm0_15", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isImm0_15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37110, "Length": 48, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "bool", "isImm0_15", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<"], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37111, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_239", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37112, "Length": 42, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<"], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_255", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37113, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "bool", "isImm0_31", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_31", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37114, "Length": 48, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37115, "Length": 42, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value"], "ground_truth": ["<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37116, "Length": 41, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&"], "ground_truth": ["Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_4095", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37117, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "-", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_4095Neg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37118, "Length": 33, "Cover_Rate": 0.559322033898305} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_4095Neg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37119, "Length": 33, "Cover_Rate": 0.559322033898305} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_508s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37120, "Length": 42, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "bool", "isImm0_508s4", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_508s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37121, "Length": 48, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "int64_t", "Value", "=", "-", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "&", "", ")", "==", "", ")"], "ground_truth": ["&&", "Value", ">", "", "&&", "Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_508s4Neg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37122, "Length": 29, "Cover_Rate": 0.42028985507246375} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", ""], "ground_truth": ["&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_63", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37123, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value"], "ground_truth": ["<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_65535", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37124, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "true", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value"], "ground_truth": ["<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_65535Expr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37125, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&"], "ground_truth": ["Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37126, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37127, "Length": 42, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "bool", "isImm1_16", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37128, "Length": 31, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", ""], "ground_truth": ["&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_31", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37129, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", ""], "ground_truth": ["&&", "Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37130, "Length": 41, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37131, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm1_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37132, "Length": 33, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&"], "ground_truth": ["Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImm24bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37133, "Length": 41, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<"], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "isImm256_65535Expr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37134, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "bool", "isImm32", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37135, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "bool", "isImm32", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37136, "Length": 39, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37137, "Length": 25, "Cover_Rate": 0.46296296296296297} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37138, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37139, "Length": 33, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&", "Value"], "ground_truth": ["<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isImmThumbSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37140, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "bool", "isImmThumbSR", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImmThumbSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37141, "Length": 48, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "bool", "isInstSyncBarrierOpt", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)", "Func": "isInstSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37142, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isITMask", "(", ")", "const", "{", "return", "Kind", "==", "k_ITCondMask"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37143, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isMClass", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser (2)", "Func": "isMClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37144, "Length": 6, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "Kind", "==", "k_Memory"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37145, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "return", "Kind", "==", "k_Memory"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37146, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "return", "Kind", "==", "k_MemBarrierOpt"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37147, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<"], "ground_truth": ["", ")", "||", "(", "Val", "==", "INT32_MIN", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37148, "Length": 61, "Cover_Rate": 0.6931818181818182} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37149, "Length": 52, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "INT32_MIN", ")", "||", "(", "Val", ">", "-"], "ground_truth": ["", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isMemImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37150, "Length": 50, "Cover_Rate": 0.6172839506172839} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "Val", "&", "", ")", "=="], "ground_truth": ["", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser (2)", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37151, "Length": 35, "Cover_Rate": 0.3723404255319149} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "", "&&", "(", "alignOK", "||"], "ground_truth": ["Memory", ".", "Alignment", "==", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isMemNoOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37152, "Length": 33, "Cover_Rate": 0.75} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum"], "ground_truth": ["||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isMemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37153, "Length": 21, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isMemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37154, "Length": 24, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "ShiftImm", "!=", "", "||", "Memory", ".", "Alignment", "!="], "ground_truth": ["", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isMemTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37155, "Length": 37, "Cover_Rate": 0.7551020408163265} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "!", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "isMemThumbRIs1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37156, "Length": 40, "Cover_Rate": 0.5970149253731343} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", "", "&&", "("], "ground_truth": ["Val", "%", "", ")", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isMemThumbRIs2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37157, "Length": 28, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", ""], "ground_truth": ["&&", "(", "Val", "%", "", ")", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isMemThumbRIs2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37158, "Length": 28, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "!", "isLowRegister", "(", "Memory"], "ground_truth": [".", "BaseRegNum", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isMemThumbRIs4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37159, "Length": 30, "Cover_Rate": 0.4} {"Template_token": ["", "return", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "&&", "(", "!", "Memory", ".", "OffsetRegNum", "||", "isLowRegister", "(", "Memory", "."], "ground_truth": ["OffsetRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isMemThumbRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37160, "Length": 22, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "bool", "isMemThumbSPI", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "BaseRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser (2)", "Func": "isMemThumbSPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37161, "Length": 44, "Cover_Rate": 0.5866666666666667} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "", "&&", "Val", "<", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37162, "Length": 32, "Cover_Rate": 0.5245901639344263} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", ""], "ground_truth": ["&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37163, "Length": 54, "Cover_Rate": 0.8852459016393442} {"Template_token": ["", "bool", "isMSRMask", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["k_MSRMask", ";"], "File": "ARMAsmParser (2)", "Func": "isMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37164, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "Kind", "==", "k_MSRMask"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37165, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")"], "ground_truth": ["||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37166, "Length": 30, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37167, "Length": 42, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||"], "ground_truth": ["(", "Value", ">=", "", "&&", "Value", "<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37168, "Length": 109, "Cover_Rate": 0.8650793650793651} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "~", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value"], "ground_truth": ["<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi32vmovNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37169, "Length": 95, "Cover_Rate": 0.7480314960629921} {"Template_token": ["", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "(", "Value", "&", "", ")", "!=", "", "&&", "(", "Value", "&", "", ")", "!=", "", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi64splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37170, "Length": 47, "Cover_Rate": 0.5402298850574713} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&"], "ground_truth": ["Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi8splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37171, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "bool", "isPKHASRImm", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "isPKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37172, "Length": 48, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&"], "ground_truth": ["Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isPKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37173, "Length": 51, "Cover_Rate": 0.8793103448275862} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isPKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37174, "Length": 33, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&"], "ground_truth": ["Value", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isPKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37175, "Length": 51, "Cover_Rate": 0.8793103448275862} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")"], "ground_truth": ["||", "(", "Val", "==", "INT32_MIN", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isPostIdxImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37176, "Length": 27, "Cover_Rate": 0.40298507462686567} {"Template_token": ["", "bool", "isPostIdxRegShifted", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["k_PostIndexRegister", ";"], "File": "ARMAsmParser (2)", "Func": "isPostIdxRegShifted", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37177, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isPostIdxRegShifted", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMAsmParser (2)", "Func": "isPostIdxRegShifted", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37178, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["k_ProcIFlags", ";"], "File": "ARMAsmParser (2)", "Func": "isProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37179, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "Kind"], "ground_truth": ["==", "k_Register", ";"], "File": "ARMAsmParser (2)", "Func": "isReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37180, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "bool", "isRegList", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser (2)", "Func": "isRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37181, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isRegList", "(", ")", "const", "{", "return", "Kind"], "ground_truth": ["==", "k_RegisterList", ";"], "File": "ARMAsmParser (2)", "Func": "isRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37182, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isRegShiftedImm", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser (2)", "Func": "isRegShiftedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37183, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Kind", "==", "k_ShiftedImmediate"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isRegShiftedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37184, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isRegShiftedReg", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser (2)", "Func": "isRegShiftedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37185, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37186, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "bool", "isShifterImm", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser (2)", "Func": "isShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37187, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isShifterImm", "(", ")", "const", "{", "return", "Kind", "==", "k_ShifterImmediate"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37188, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", ""], "ground_truth": ["&&", "Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isShrImm16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37189, "Length": 41, "Cover_Rate": 0.7068965517241379} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&"], "ground_truth": ["Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isShrImm32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37190, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&", "Value", "<=", ""], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isShrImm64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37191, "Length": 26, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&"], "ground_truth": ["Value", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isShrImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37192, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "return", "true", ";", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "int64_t", "Align", "=", ""], "ground_truth": ["<<", "scale", ";"], "File": "ARMAsmParser (2)", "Func": "isSignedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37193, "Length": 59, "Cover_Rate": 0.4609375} {"Template_token": ["", "int64_t", "Align", "=", "", "<<", "scale", ";", "int64_t", "Max", "=", "Align", "*", "(", "(", "", "<<", "(", "width", "-", "", ")", ")", "-", "", ")", ";", "int64_t", "Min", "=", "-", "Align", "*", "(", "", "<<", "(", "width"], "ground_truth": ["-", "", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isSignedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37194, "Length": 42, "Cover_Rate": 0.328125} {"Template_token": ["", "return", "Kind", "==", "k_VectorList", "&&", "!", "VectorList", "."], "ground_truth": ["isDoubleSpaced", ";"], "File": "ARMAsmParser (2)", "Func": "isSingleSpacedVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37195, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "return", "Kind", "==", "k_VectorList", "&&", "!", "VectorList", "."], "ground_truth": ["isDoubleSpaced", ";"], "File": "ARMAsmParser (2)", "Func": "isSingleSpacedVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37196, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "bool", "isSPRRegList", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMAsmParser (2)", "Func": "isSPRRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37197, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "Memory", ".", "ShiftType", "==", "", ")", "return", "true", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "ShiftImm", ">", "", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isT2MemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37198, "Length": 31, "Cover_Rate": 0.4626865671641791} {"Template_token": ["", "bool", "isT2MemRegOffset", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "==", "", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "isT2MemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37199, "Length": 42, "Cover_Rate": 0.6268656716417911} {"Template_token": ["", "bool", "isT2SOImmNeg", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "("], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isT2SOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37200, "Length": 31, "Cover_Rate": 0.43661971830985913} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isT2SOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37201, "Length": 42, "Cover_Rate": 0.5915492957746479} {"Template_token": ["", "bool", "isT2SOImmNot", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "Value", ")", "==", "-", "", "&&", "", "(", "~"], "ground_truth": ["Value", ")", "!=", "-", "", ";"], "File": "ARMAsmParser (2)", "Func": "isT2SOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37202, "Length": 66, "Cover_Rate": 0.9295774647887324} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "isT2SOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37203, "Length": 32, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", ""], "ground_truth": [")", "!=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37204, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "bool", "isThumbMemPC", "(", ")", "const", "{", "int64_t", "Val", "=", "", ";", "if", "(", "isImm", "(", ")", ")", "{", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "Val", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "isThumbMemPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37205, "Length": 64, "Cover_Rate": 0.460431654676259} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", "||", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "!=", "", ")", "return", "false", ";", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "}", "else", "return", "false", ";", "return", "(", "(", "Val", "%", "", ")", "==", "", ")", "&&", "(", "Val"], "ground_truth": [">=", "", ")", "&&", "(", "Val", "<=", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isThumbMemPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37206, "Length": 63, "Cover_Rate": 0.45323741007194246} {"Template_token": ["", "bool", "isThumbOne", "(", ")", "const", "{", "return", "isThumb", "(", ")", "&&", "(", "STI", ".", "getFeatureBits"], "ground_truth": ["(", ")", "&", "", ")", "==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isThumbOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37207, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "return", "isThumb", "(", ")", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isThumbTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37208, "Length": 15, "Cover_Rate": 0.625} {"Template_token": ["", "bool", "isToken", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "ARMAsmParser (2)", "Func": "isToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37209, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "bool", "isUnsignedOffset", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "Imm", ".", "Val", ")", ")", "return", "true", ";", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")"], "ground_truth": [")", "{"], "File": "ARMAsmParser (2)", "Func": "isUnsignedOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37210, "Length": 49, "Cover_Rate": 0.4537037037037037} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListDPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37211, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "return", "(", "MCRegisterClasses", "[", "", "]", "."], "ground_truth": ["contains", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListDPairAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37212, "Length": 15, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "bool", "isVecListDPairSpaced", "(", ")", "const", "{", "if", "(", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList", ".", "RegNum"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListDPairSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37213, "Length": 30, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "!", "isDoubleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count"], "ground_truth": ["==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListDPairSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37214, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorList", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37215, "Length": 10, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isVecListFourDAllLanes", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "=="], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37216, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&"], "ground_truth": ["VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37217, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex"], "ground_truth": ["<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37218, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", "."], "ground_truth": ["LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourDHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37219, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "bool", "isVecListFourDWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&"], "ground_truth": ["VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourDWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37220, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList"], "ground_truth": [".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourDWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37221, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "bool", "isVecListFourQ", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "=="], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37222, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "bool", "isVecListFourQHWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorIndexed", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourQHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37223, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourQHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37224, "Length": 10, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "isVecListFourQWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<="], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourQWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37225, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "isVecListFourQWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListFourQWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37226, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "isVecListOneD", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorList", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37227, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isVecListOneDAllLanes", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "=="], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37228, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList"], "ground_truth": [".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37229, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<="], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneDHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37230, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "bool", "isVecListOneDHWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorIndexed", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneDHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37231, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "isVecListOneDWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneDWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37232, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex"], "ground_truth": ["<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneDWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37233, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorList", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37234, "Length": 10, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", ""], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37235, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count"], "ground_truth": ["==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37236, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37237, "Length": 10, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "isVecListThreeDByteIndexed", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&"], "ground_truth": ["VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37238, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", ""], "ground_truth": ["&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeDHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37239, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "bool", "isVecListThreeDHWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&"], "ground_truth": ["VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeDHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37240, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList"], "ground_truth": [".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeDWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37241, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex", "<="], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeDWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37242, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "bool", "isVecListThreeQAllLanes", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorAllLanes", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeQAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37243, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isVecListThreeQAllLanes", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count"], "ground_truth": ["==", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeQAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37244, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "return", "VectorList", ".", "Count", "==", "", "&&"], "ground_truth": ["VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeQHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37245, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&"], "ground_truth": ["VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeQWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37246, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "bool", "isVecListTwoDByteIndexed", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37247, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "isVecListTwoDHWordIndexed", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", ""], "ground_truth": ["&&", "VectorList", ".", "LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoDHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37248, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoDWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37249, "Length": 10, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorIndexed", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoDWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37250, "Length": 10, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "isDoubleSpacedVectorIndexed", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", "."], "ground_truth": ["LaneIndex", "<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoQHWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37251, "Length": 23, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "return", "VectorList", ".", "Count", "==", "", "&&", "VectorList", ".", "LaneIndex"], "ground_truth": ["<=", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoQWordIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37252, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "if", "(", "Kind", "!=", "k_VectorIndex", ")", "return", "false", ";", "return", "VectorIndex", "."], "ground_truth": ["Val", "<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVectorIndex16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37253, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "return", "VectorIndex", ".", "Val", "<", ""], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "isVectorIndex32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37254, "Length": 7, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "bool", "isVectorIndex32", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_VectorIndex", ")", "return", "false", ";", "return", "VectorIndex", ".", "Val"], "ground_truth": ["<", "", ";"], "File": "ARMAsmParser (2)", "Func": "isVectorIndex32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37255, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "return", "VectorIndex", ".", "Val", "<"], "ground_truth": ["", ";"], "File": "ARMAsmParser (2)", "Func": "isVectorIndex8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37256, "Length": 7, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "RegisterMCAsmParser", "<", "AsmParser", ">", "Y", "("], "ground_truth": ["TheThumbTarget", ")", ";"], "File": "ARMAsmParser (2)", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37257, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "unsigned", "MatchResult", ";", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")"], "ground_truth": ["return", "Error", "(", "IDLoc", ",", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37258, "Length": 246, "Cover_Rate": 0.5072164948453608} {"Template_token": ["", "void", "AsmParser", "::", "onLabelParsed", "(", "MCSymbol", "*", "Symbol", ")", "{", "if", "("], "ground_truth": ["NextSymbolIsThumb", ")", "{"], "File": "ARMAsmParser (2)", "Func": "onLabelParsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37259, "Length": 15, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "const", "MCExpr", "*", "Offset", ";", "SMLoc", "E", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Offset", ",", "E", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Offset", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "Val", "=", "INT32_MIN", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "bool", "haveEaten", "=", "false", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37260, "Length": 156, "Cover_Rate": 0.47560975609756095} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37261, "Length": 68, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "", "||", "CE", "->", "getValue", "(", ")", ">", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37262, "Length": 93, "Cover_Rate": 0.45145631067961167} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return"], "ground_truth": ["MatchOperand_NoMatch", ";"], "File": "ARMAsmParser (2)", "Func": "parseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37263, "Length": 62, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveEabiAttr", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveHandlerData", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSetFP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectivePad", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "("], "ground_truth": [")", ",", "false", ")", ";"], "File": "ARMAsmParser (2)", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37264, "Length": 240, "Cover_Rate": 0.39867109634551495} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveHandlerData", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSetFP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectivePad", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'n'", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveInst", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "'w'", ")", ";", "else", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "return", "parseDirectiveLtorg", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectivePersonalityIndex", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveUnwindRaw", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveTLSDescSeq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveMovSP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveObjectArch", "("], "ground_truth": ["DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37265, "Length": 335, "Cover_Rate": 0.5564784053156147} {"Template_token": ["", "if", "(", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ",", "", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37266, "Length": 46, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37267, "Length": 30, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "return", "false", ";", "}", "int64_t", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "", ")", "{", "if", "(", "!", "hasThumb", "("], "ground_truth": [")", ")", "{"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37268, "Length": 99, "Cover_Rate": 0.4439461883408072} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveCPU", "(", "SMLoc", "L", ")", "{", "StringRef", "CPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ","], "ground_truth": ["CPU", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37269, "Length": 35, "Cover_Rate": 0.8536585365853658} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37270, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "SMLoc", "TagLoc", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Tag", "=", "", "(", "Name", ")", ";", "if", "(", "Tag", "==", "-", "", ")", "{", "Error", "(", "TagLoc", ",", "", "+", "Name", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "AttrExpr", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "AttrExpr", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "AttrExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "TagLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Tag", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "StringRef", "StringValue", "=", "", ";", "bool", "IsStringValue", "=", "false", ";", "int64_t", "IntegerValue", "=", "", ";", "bool", "IsIntegerValue", "=", "false", ";", "if", "(", "Tag", "==", "", "||", "Tag", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "if", "(", "Tag", "==", "", ")", "{", "IsStringValue", "=", "true", ";", "IsIntegerValue", "=", "true", ";", "}", "else", "if", "(", "Tag", "<", "", "||", "Tag", "%", "", "==", "", ")", "IsIntegerValue", "=", "true", ";", "else", "if", "(", "Tag", "%", "", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37271, "Length": 303, "Cover_Rate": 0.5242214532871973} {"Template_token": ["", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "("], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37272, "Length": 44, "Cover_Rate": 0.41904761904761906} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitFnEnd", "(", ")", ";", "UC", ".", "reset", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37273, "Length": 17, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "StringRef", "FPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "StringSwitch", "<", "unsigned", ">", "(", "FPU", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37274, "Length": 48, "Cover_Rate": 0.64} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveLtorg", "(", "SMLoc", "L"], "ground_truth": [")", "{"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveLtorg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37275, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitCurrentConstantPool", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveLtorg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37276, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "StringRef", "Arch", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "unsigned", "ID", "=", "StringSwitch", "<", "unsigned", ">", "(", "Arch", ")", ".", "Case", "(", "NAME", ",", "", ")", ".", "Case", "(", "NAME", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37277, "Length": 111, "Cover_Rate": 0.5751295336787565} {"Template_token": ["", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression"], "ground_truth": ["(", "OffsetExpr", ",", "EndLoc", ")", ")", "{"], "File": "ARMAsmParser (2)", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37278, "Length": 110, "Cover_Rate": 0.5583756345177665} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitPersonalityLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "StringRef", "Name", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "MCSymbol", "*", "PR", "=", "getParser", "(", ")", ".", "getContext"], "ground_truth": ["(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37279, "Length": 141, "Cover_Rate": 0.6746411483253588} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveRegSave", "(", "SMLoc", "L", ",", "bool", "IsVector", ")", "{", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "struct", "CleanupObject", "{", "SmallVector", "<", "MCParsedAsmOperand", "*", ",", "", ">", "Operands", ";", "~", "CleanupObject", "(", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "delete", "Operands", "[", "I", "]", ";", "}", "}", "CO", ";", "if", "(", "parseRegisterList", "(", "CO", ".", "Operands", ")", ")", "return", "false", ";", "Operand", "*", "Op", "=", "(", "Operand", "*", ")", "CO", ".", "Operands", "["], "ground_truth": ["", "]", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37280, "Length": 129, "Cover_Rate": 0.6615384615384615} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "RegisterReqs", ".", "GetOrCreateValue", "(", "Name", ",", "Reg", ")", ".", "getValue", "(", ")", "!=", "Reg", ")", "{", "Error", "(", "SRegLoc", ",", "", "+", "Name", "+", "", ")", ";", "return", "false", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveReq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37281, "Length": 42, "Cover_Rate": 0.302158273381295} {"Template_token": ["", "int", "SPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "SPReg", "==", "-", "", ")", "{", "Error", "(", "SPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "SPReg", "!=", "", "&&", "SPReg", "!=", "UC", ".", "getFPReg", "(", ")", ")", "{", "Error", "(", "SPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "UC", ".", "saveFPReg", "(", "FPReg", ")", ";", "int64_t", "Offset", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37282, "Length": 140, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "SMLoc", "FPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "FPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "FPReg", "==", "-", "", ")", "{", "Error", "(", "FPRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "SPRegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "SPReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "SPReg", "==", "-", "", ")", "{", "Error", "(", "SPRegLoc", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37283, "Length": 126, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "}", "else", "if", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "else", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::"], "ground_truth": ["EndOfStatement", ")", ")", "{"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37284, "Length": 51, "Cover_Rate": 0.3422818791946309} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "hasThumb", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", "."], "ground_truth": ["EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37285, "Length": 74, "Cover_Rate": 0.8505747126436781} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Tok"], "ground_truth": [".", "getIdentifier", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37286, "Length": 76, "Cover_Rate": 0.4293785310734463} {"Template_token": ["", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37287, "Length": 42, "Cover_Rate": 0.3442622950819672} {"Template_token": ["", "return", "false", ";", "}", "RegisterReqs", ".", "erase", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ")", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveUnreq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37288, "Length": 29, "Cover_Rate": 0.4084507042253521} {"Template_token": ["", "Error", "(", "OffsetLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "OffsetLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "StackOffset", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "Opcodes", ";", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "OE", ";", "SMLoc", "OpcodeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "||", "Parser", ".", "parseExpression", "(", "OE", ")", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "OC", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OE", ")", ";", "if", "(", "!", "OC", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "int64_t", "Opcode", "=", "OC", "->", "getValue", "(", ")", ";", "if", "(", "Opcode", "&", "~", "", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Opcodes", ".", "push_back", "(", "uint8_t", "(", "Opcode", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37289, "Length": 311, "Cover_Rate": 0.7566909975669099} {"Template_token": ["", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "OE", ";", "SMLoc", "OpcodeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", "||", "Parser", ".", "parseExpression", "(", "OE", ")", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCConstantExpr", "*", "OC", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OE", ")", ";", "if", "(", "!", "OC", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "int64_t", "Opcode", "=", "OC", "->", "getValue", "(", ")", ";", "if", "(", "Opcode", "&", "~", "", ")", "{", "Error", "(", "OpcodeLoc", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Opcodes", ".", "push_back", "(", "uint8_t", "(", "Opcode", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")"], "ground_truth": [")", "break", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37290, "Length": 156, "Cover_Rate": 0.3795620437956204} {"Template_token": ["", "bool", "isVmovf", "=", "TyOp", "->", "isToken", "(", ")", "&&", "(", "TyOp", "->", "getToken", "(", ")", "==", "", "||", "TyOp", "->", "getToken", "(", ")", "==", "", ")", ";", "Operand", "*", "Mnemonic", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", ";", "bool", "isFconst", "=", "Mnemonic", "->", "isToken", "(", ")", "&&", "(", "Mnemonic", "->", "getToken", "(", ")", "==", "", "||", "Mnemonic", "->", "getToken", "(", ")", "==", "", ")", ";", "if", "(", "!", "(", "isVmovf", "||", "isFconst", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", "&&", "isVmovf", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", "&&", "isFconst", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37291, "Length": 262, "Cover_Rate": 0.605080831408776} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ISBarrierID", ")", ";", "if", "(", "!", "CE", ")"], "ground_truth": ["{"], "File": "ARMAsmParser (2)", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37292, "Length": 119, "Cover_Rate": 0.4296028880866426} {"Template_token": ["", "parseInstSyncBarrierOptOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "OptStr", ".", "equals_lower", "(", "", ")", ")", "Opt", "=", "", ";", "else", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ISBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37293, "Length": 215, "Cover_Rate": 0.776173285198556} {"Template_token": ["", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "("], "ground_truth": ["", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37294, "Length": 144, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", ")", ")", "Opt", "=", "~", "", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MemBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "", ")", "{", "Error", "(", "Loc"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37295, "Length": 385, "Cover_Rate": 0.8004158004158004} {"Template_token": ["", "if", "(", "isMClass", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mask", ".", "lower", "(", ")", ";", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37296, "Length": 265, "Cover_Rate": 0.41930379746835444} {"Template_token": ["", "return", "parsePKHImm", "(", "O", ",", "", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parsePKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37297, "Length": 12, "Cover_Rate": 0.48} {"Template_token": ["", "OperandMatchResultTy", "parsePKHASRImm", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "O", ")", "{", "return", "parsePKHImm", "(", "O", ",", "", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parsePKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37298, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "return", "parsePKHImm", "(", "O", ",", "", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "parsePKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37299, "Length": 12, "Cover_Rate": 0.48} {"Template_token": ["", "OperandMatchResultTy", "parsePKHLSLImm", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">"], "ground_truth": ["&", "O", ")", "{"], "File": "ARMAsmParser (2)", "Func": "parsePKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37300, "Length": 12, "Cover_Rate": 0.48} {"Template_token": ["", "isAdd", "=", "false", ";", "haveEaten", "=", "true", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "int", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "if", "(", "!", "haveEaten", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "", "ShiftTy", "=", "", ";", "unsigned", "ShiftImm", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseMemRegOffsetShift", "(", "ShiftTy", ",", "ShiftImm", ")", ")", "return", "MatchOperand_ParseFail", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreatePostIdxReg", "(", "Reg", ",", "isAdd", ",", "ShiftTy", ","], "ground_truth": ["ShiftImm", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parsePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37301, "Length": 143, "Cover_Rate": 0.6033755274261603} {"Template_token": ["", "unsigned", "ShiftImm", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseMemRegOffsetShift", "(", "ShiftTy", ",", "ShiftImm", ")", ")", "return", "MatchOperand_ParseFail", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreatePostIdxReg", "(", "Reg", ",", "isAdd", ",", "ShiftTy", ",", "ShiftImm", ",", "S", ","], "ground_truth": ["E", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parsePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37302, "Length": 74, "Cover_Rate": 0.31223628691983124} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseProcIFlagsOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag"], "ground_truth": [")", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser (2)", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37303, "Length": 160, "Cover_Rate": 0.7960199004975125} {"Template_token": ["", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "RegNo", "=", "tryParseRegister", "(", ")", ";", "return", "(", "RegNo", "==", "(", "unsigned", ")", "-", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "ParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37304, "Length": 29, "Cover_Rate": 0.48333333333333334} {"Template_token": ["", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "bool", "isQReg", "=", "false", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "isQReg", "=", "true", ";", "}", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "if", "(", "MRI", "->", "getEncodingValue", "(", "Reg", ")", "<", "MRI", "->", "getEncodingValue", "(", "OldReg", ")", ")", "{", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "Warning", "(", "RegLoc", ",", "", ")", ";", "else", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "}", "if", "(", "MRI", "->", "getEncodingValue", "(", "Reg", ")", "==", "MRI", "->", "getEncodingValue", "(", "OldReg", ")", ")", "{", "Warning", "(", "RegLoc", ",", "", "+", "RegTok", ".", "getString", "(", ")", "+", "", ")", ";", "continue", ";", "}", "if", "(", "RC", "!=", "&", "MCRegisterClasses", "[", "", "]", "&&", "Reg", "!=", "OldReg", "+", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "EReg", ",", "Reg", ")", ")", ";", "if", "(", "isQReg", ")", "{", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "++", "Reg", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "EReg", ",", "Reg", ")", ")", ";", "}", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateRegList", "(", "Registers"], "ground_truth": [",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37305, "Length": 304, "Cover_Rate": 0.34822451317296677} {"Template_token": ["", "Index", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "LaneKind", "=", "AllLanes", ";", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "LaneIndex", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "LaneIndex", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LaneIndex", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Val", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseVectorLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37306, "Length": 222, "Cover_Rate": 0.7602739726027398} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LaneIndex", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "", "||", "Val", ">", "", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Index", "=", "Val", ";", "LaneKind", "=", "IndexedLane", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "ARMAsmParser (2)", "Func": "parseVectorLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37307, "Length": 137, "Cover_Rate": 0.4691780821917808} {"Template_token": ["", "CantUnwindLocs", ".", "push_back", "(", "L"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "recordCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37308, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "CantUnwindLocs", ".", "push_back", "("], "ground_truth": ["L", ")", ";"], "File": "ARMAsmParser (2)", "Func": "recordCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37309, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "HandlerDataLocs", ".", "push_back", "("], "ground_truth": ["L", ")", ";"], "File": "ARMAsmParser (2)", "Func": "recordHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37310, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "HandlerDataLocs", ".", "push_back", "(", "L"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "recordHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37311, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "void", "recordPersonality", "(", "SMLoc"], "ground_truth": ["L", ")", "{"], "File": "ARMAsmParser (2)", "Func": "recordPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37312, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "if", "(", "Inst", ".", "startswith", "(", "", ")", "||", "Inst", ".", "startswith", "(", "", ")", ")", "{", "StringRef", "AddressingMode", "=", "Inst", ".", "substr", "(", "", ",", "", ")", ";", "if", "(", "AddressingMode", "==", "", "||", "AddressingMode", "==", "", "||", "AddressingMode", "==", "", "||"], "ground_truth": ["AddressingMode", "==", "", ")", "{"], "File": "ARMAsmParser (2)", "Func": "RequiresVFPRegListValidation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37313, "Length": 48, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "PersonalityLocs", "=", "Locs", "(", ")", ";", "HandlerDataLocs", "=", "Locs", "(", ")", ";", "PersonalityIndexLocs", "=", "Locs"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37314, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "FPReg", "=", "Reg"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "saveFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37315, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "FPReg", "=", "Reg"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "saveFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37316, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "inITBlock", "(", ")", "||", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "inITBlock", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "(", "Operands", ".", "size", "(", ")", "==", "", "||", "Operands", ".", "size", "(", ")", "==", "", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<"], "ground_truth": ["Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", "||", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "shouldOmitCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37317, "Length": 475, "Cover_Rate": 0.4927385892116183} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", ">", "", "&&", "!", "isThumb", "(", ")", "&&", "!", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isSOImm", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm0_65535Expr", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "(", "(", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", ")", "||", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", ")", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "(", "(", "Mnemonic", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", ")", "||", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm0_1020s4", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", "{", "if", "(", "inITBlock", "(", ")", "&&", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm0_7", "(", ")", ")", "return", "false", ";", "if", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "", "&&", "static_cast", "<"], "ground_truth": ["Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isT2SOImm", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "shouldOmitCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37318, "Length": 462, "Cover_Rate": 0.47925311203319504} {"Template_token": ["", "if", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", "{", "if", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", "RegIdx", "=", "", ";", "if", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "RegIdx", "]", ")", "->", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "RegIdx", "]", ")", "->", "getReg", "(", ")", ")", "||", "MCRegisterClasses", "[", "", "]", ".", "contains"], "ground_truth": ["(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "RegIdx", "]", ")", "->", "getReg", "(", ")", ")", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "shouldOmitPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37319, "Length": 146, "Cover_Rate": 0.8248587570621468} {"Template_token": ["", "if", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", "{", "if", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", "RegIdx", "=", "", ";", "if", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "RegIdx", "]", ")", "->", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "RegIdx", "]", ")", "->", "getReg", "(", ")", ")", "||", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "static_cast", "<", "Operand", "*", ">"], "ground_truth": ["(", "Operands", "[", "RegIdx", "]", ")", "->", "getReg", "(", ")", ")", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)", "Func": "shouldOmitPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37320, "Length": 146, "Cover_Rate": 0.8248587570621468} {"Template_token": ["", "void", "SwitchMode", "(", ")", "{", "unsigned", "FB", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "", ")", ")", ";", "setAvailableFeatures", "(", "FB"], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "SwitchMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37321, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "void", "SwitchMode", "(", ")", "{", "unsigned", "FB", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "", ")", ")", ";", "setAvailableFeatures", "("], "ground_truth": ["FB", ")", ";"], "File": "ARMAsmParser (2)", "Func": "SwitchMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37322, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "{", "StringMap", "<", "unsigned", ">", "::", "const_iterator", "Entry", "=", "RegisterReqs", ".", "find", "(", "lowerCase", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "-", "", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "Entry", "->", "getValue", "(", ")", ";", "}", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser (2)", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37323, "Length": 248, "Cover_Rate": 0.8051948051948052} {"Template_token": ["", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "{", "StringMap", "<", "unsigned", ">", "::", "const_iterator", "Entry", "=", "RegisterReqs", ".", "find", "(", "lowerCase", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "-", "", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "Entry", "->", "getValue", "(", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "RegNum"], "ground_truth": [";"], "File": "ARMAsmParser (2)", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37324, "Length": 213, "Cover_Rate": 0.6915584415584416} {"Template_token": ["", "const", "AsmToken", "&", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "RegNo", "=", "tryParseRegister", "(", ")", ";", "if", "(", "RegNo", "==", "-", "", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateReg", "(", "RegNo", ",", "RegTok", ".", "getLoc", "(", ")", ",", "RegTok", ".", "getEndLoc", "(", ")", ")", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "TokError", "(", "", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorIndex", "(", "MCE", "->", "getValue", "("], "ground_truth": [")", ",", "SIdx", ",", "E", ",", "getContext", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37325, "Length": 259, "Cover_Rate": 0.9316546762589928} {"Template_token": ["", "if", "(", "ShiftTy", "==", "", ")", "return", "", ";", "Parser", ".", "Lex", "(", ")", ";", "OwningPtr", "<", "Operand", ">", "PrevOp", "(", "(", "Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "", ";", "int", "ShiftReg", "=", "", ";", "if", "(", "ShiftTy", "==", "", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "if", "(", "Imm", "==", "", ")"], "ground_truth": ["ShiftTy", "=", "", ";"], "File": "ARMAsmParser (2)", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37326, "Length": 270, "Cover_Rate": 0.4671280276816609} {"Template_token": ["", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "EvaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "INT32_MIN", "&&", "Value", "<=", "INT32_MAX", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_GPRPair", ":", "if", "(", "Op", "->", "isReg", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "", ")", ".", "contains", "(", "Op", "->", "getReg", "("], "ground_truth": [")", ")", ")", "return", "Match_Success", ";"], "File": "ARMAsmParser (2)", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37327, "Length": 64, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ")", "{", "return", "Parser", ".", "Warning", "(", "L", ","], "ground_truth": ["Msg", ",", "Ranges", ")", ";"], "File": "ARMAsmParser (2)", "Func": "Warning", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37328, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";"], "ground_truth": ["++", "I", ")", "delete", "Operands", "[", "I", "]", ";"], "File": "ARMAsmParser (2)", "Func": "~CleanupObject", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37329, "Length": 28, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E"], "ground_truth": [";", "++", "I", ")", "delete", "Operands", "[", "I", "]", ";"], "File": "ARMAsmParser (2)", "Func": "~CleanupObject", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37330, "Length": 28, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "if", "(", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "return", "Mnemonic", ";", "if", "(", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ")", "{", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "("], "ground_truth": [")", "-", "", ")", ";"], "File": "ARMAsmParser100", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37331, "Length": 476, "Cover_Rate": 0.695906432748538} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned"], "ground_truth": ["(", "getBankedReg", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "addBankedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37332, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "("], "ground_truth": ["MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "addExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37333, "Length": 49, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">"], "ground_truth": ["(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "addModImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37334, "Length": 24, "Cover_Rate": 0.375} {"Template_token": ["", "void", "addModImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser101", "Func": "addModImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37335, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "void", "addModImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser101", "Func": "addModImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37336, "Length": 21, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ModImm", ".", "Bits", "|"], "ground_truth": ["(", "ModImm", ".", "Rot", "<<", "", ")", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "addModImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37337, "Length": 22, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "void", "addNEONi16splatNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr"], "ground_truth": [">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "addNEONi16splatNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37338, "Length": 36, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "void", "addNEONi16splatOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser101", "Func": "addNEONi16splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37339, "Length": 45, "Cover_Rate": 0.6716417910447762} {"Template_token": ["", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Value", "=", "", "(", "Value", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Value", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser101", "Func": "addNEONi16splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37340, "Length": 28, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser101", "Func": "addNEONi32splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37341, "Length": 24, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "unsigned", "B", "=", "Value", "&", "", ";", "B", "|=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "B"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser101", "Func": "addNEONvmovByteReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37342, "Length": 80, "Cover_Rate": 0.8247422680412371} {"Template_token": ["", "AsmParser", "(", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "STI", "(", "STI", ")", ",", "MII", "(", "MII", ")", ",", "UC", "(", "Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "=", "~", ""], "ground_truth": [";"], "File": "ARMAsmParser101", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37343, "Length": 72, "Cover_Rate": 0.935064935064935} {"Template_token": ["", "case", "k_CCOut", ":", "case", "k_Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "k_VectorList", ":", "case", "k_VectorListAllLanes", ":", "case", "k_VectorListIndexed", ":", "VectorList", "=", "o", ".", "VectorList", ";", "break", ";", "case", "k_CoprocNum", ":", "case", "k_CoprocReg", ":", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "k_CoprocOption", ":", "CoprocOption", "=", "o", ".", "CoprocOption", ";", "break", ";", "case", "k_Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "k_InstSyncBarrierOpt", ":", "ISBOpt", "=", "o", ".", "ISBOpt", ";", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";", "case", "k_MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";", "break", ";", "case", "k_BankedReg", ":", "BankedReg", "=", "o", ".", "BankedReg", ";", "break", ";", "case", "k_ProcIFlags", ":", "IFlags", "=", "o", ".", "IFlags", ";", "break", ";", "case", "k_ShifterImmediate", ":", "ShifterImm", "=", "o", ".", "ShifterImm", ";", "break", ";", "case", "k_ShiftedRegister", ":", "RegShiftedReg", "=", "o"], "ground_truth": [".", "RegShiftedReg", ";"], "File": "ARMAsmParser101", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37344, "Length": 179, "Cover_Rate": 0.5849673202614379} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "TSFlags", "&", "", ")", "{", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_MnemonicFail", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock"], "ground_truth": ["(", ")", ")", "return", "Match_RequiresNotITBlock", ";"], "File": "ARMAsmParser101", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37345, "Length": 153, "Cover_Rate": 0.5406360424028268} {"Template_token": ["", "bool", "hasD16", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser101", "Func": "hasD16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37346, "Length": 6, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")"], "ground_truth": ["&", "", ";"], "File": "ARMAsmParser101", "Func": "hasThumb2DSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37347, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasV8_1aOps", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser101", "Func": "hasV8_1aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37348, "Length": 6, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")"], "ground_truth": ["&", "", ";"], "File": "ARMAsmParser101", "Func": "hasV8_1aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37349, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isImm", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser101", "Func": "isAdrLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37350, "Length": 30, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "", "(", "Value", ")", "!=", "-", "", "||", "", "("], "ground_truth": ["-", "Value", ")", "!=", "-", "", ")", ";", ";"], "File": "ARMAsmParser101", "Func": "isAdrLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37351, "Length": 63, "Cover_Rate": 0.6702127659574468} {"Template_token": ["", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "uint64_t", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_ImmRange0_239", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "case", "Match_AlignedMemoryRequires64", ":", "case", "Match_DupAlignedMemoryRequires64", ":", "case", "Match_AlignedMemoryRequires64or128", ":", "case", "Match_DupAlignedMemoryRequires64or128", ":", "case", "Match_AlignedMemoryRequires64or128or256", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getAlignmentLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires32"], "ground_truth": [":"], "File": "ARMAsmParser101", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37352, "Length": 462, "Cover_Rate": 0.71850699844479} {"Template_token": ["", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Name", "!=", "Name", ")", "continue", ";", "if", "(", "!", "Extension", ".", "Features", ")", "report_fatal_error", "(", "", "+", "Name", ")", ";", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser101", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37353, "Length": 129, "Cover_Rate": 0.5058823529411764} {"Template_token": ["", "if", "(", "!", "STI", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "STI", ".", "InitMCProcessorInfo", "(", "CPU", ",", "", ")", ";", "STI", ".", "InitCPUSchedModel", "(", "CPU", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37354, "Length": 50, "Cover_Rate": 0.5494505494505495} {"Template_token": ["", "SMLoc", "FPUNameLoc", "=", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "StringRef", "FPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "StringSwitch", "<", "unsigned", ">", "(", "FPU", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "FPUNameLoc", ",", "", ")"], "ground_truth": [";"], "File": "ARMAsmParser101", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37355, "Length": 56, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "SMLoc", "FPUNameLoc", "=", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "StringRef", "FPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "StringSwitch", "<", "unsigned", ">", "(", "FPU", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "FPUNameLoc", ",", "", ")", ";", "return", "false", ";", "}", "for", "(", "const", "auto", "&", "Entry", ":", "FPUs", ")", "{", "if", "(", "Entry", ".", "ID", "!=", "ID", ")", "continue", ";", "uint64_t", "Toggle", "=", "(", "Entry", ".", "Enabled", "&", "~", "STI", ".", "getFeatureBits", "(", ")"], "ground_truth": [")", "|", "(", "Entry", ".", "Disabled", "&", "STI", ".", "getFeatureBits", "(", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37356, "Length": 108, "Cover_Rate": 0.72} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "StringRef", "Arch", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "unsigned", "ID", "=", "StringSwitch", "<", "unsigned", ">", "(", "Arch", ")", ".", "Case", "(", "NAME", ",", "", ")", ".", "Case", "(", "NAME", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37357, "Length": 127, "Cover_Rate": 0.6318407960199005} {"Template_token": ["", "}", "StringRef", "Arch", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "unsigned", "ID", "=", "StringSwitch", "<", "unsigned", ">", "(", "Arch", ")", ".", "Case", "(", "NAME", ",", "", ")", ".", "Case", "(", "NAME", ",", "", ")"], "ground_truth": [".", "Default", "(", "", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37358, "Length": 65, "Cover_Rate": 0.32338308457711445} {"Template_token": ["", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ",", "", ")", ";", "UC", ".", "emitPersonalityLocNotes", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "L", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectivePersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37359, "Length": 84, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "auto", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "if", "(", "IsMachO", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "{", "Error", "(", "L", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37360, "Length": 89, "Cover_Rate": 0.4587628865979381} {"Template_token": ["", "return", "false", ";", "}", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Tok", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken"], "ground_truth": ["::", "EndOfStatement", ")", ")", "{"], "File": "ARMAsmParser101", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37361, "Length": 63, "Cover_Rate": 0.3247422680412371} {"Template_token": ["", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Value", ";", "if", "(", "Parser", ".", "parseExpression", "(", "Value", ")", ")", "{", "TokError", "(", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "TokError", "(", "", ")", ";", "Parser", ".", "eatToEndOfStatement"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37362, "Length": 59, "Cover_Rate": 0.34104046242774566} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "TokError", "(", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Lex", "(", ")", ";", "MCSymbol", "*", "Alias", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "getTargetStreamer", "(", ")", ".", "emitThumbSet", "("], "ground_truth": ["Alias", ",", "Value", ")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37363, "Length": 57, "Cover_Rate": 0.32947976878612717} {"Template_token": ["", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "const", "MCSymbolRefExpr", "*", "SRE", "=", "MCSymbolRefExpr", "::", "Create", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ",", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ",", "getContext", "(", ")", ")", ";", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser101", "Func": "parseDirectiveTLSDescSeq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37364, "Length": 42, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", "&&", "isVmovf", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", "&&", "isFconst", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "", "||", "Val", "<", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "float", "RealVal", "=", "", "("], "ground_truth": ["Val", ")", ";"], "File": "ARMAsmParser101", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37365, "Length": 183, "Cover_Rate": 0.4168564920273349} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::"], "ground_truth": ["Comma", ")", ")", "{"], "File": "ARMAsmParser101", "Func": "parseLiteralValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37366, "Length": 66, "Cover_Rate": 0.4714285714285714} {"Template_token": ["", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Colon", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "E", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "nullptr", ",", "", ",", "", ",", "", ",", "", ",", "false", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "assert", "(", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Colon", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "&&", "", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "AlignmentLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "E", ",", "", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "CE", "->", "getValue", "(", ")", ")", "{", "default", ":", "return", "Error", "(", "E", ",", "", ")", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "nullptr", ",", "", ",", "", ",", "", ",", "Align", ",", "false", ",", "S", ",", "E", ",", "AlignmentLoc", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser101", "Func": "parseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37367, "Length": 476, "Cover_Rate": 0.4142732811140122} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Mask", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "isMClass", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mask", ".", "lower", "(", ")", ";", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasThumb2DSP", "(", ")", "&&", "(", "FlagsVal", "&", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser101", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37368, "Length": 332, "Cover_Rate": 0.50920245398773} {"Template_token": ["", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser101", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37369, "Length": 231, "Cover_Rate": 0.30275229357798167} {"Template_token": ["", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "Colon", ":", "{", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "MCExpr", "::", "Create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ExprVal", ",", "S", ","], "ground_truth": ["E", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37370, "Length": 478, "Cover_Rate": 0.6264744429882044} {"Template_token": ["", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")"], "ground_truth": [",", "S", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37371, "Length": 144, "Cover_Rate": 0.9} {"Template_token": ["", "const", "Operand", "&", "Op", "=", "static_cast", "<", "const", "Operand", "&", ">", "(", "*", "Operands", "[", "ListNo", "]", ")", ";", "bool", "HasWritebackToken", "=", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ";", "bool", "ListContainsSP", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "bool", "ListContainsLR", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "bool", "ListContainsPC", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "if", "(", "!", "IsARPop", "&&", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsPC", "&&", "ListContainsLR", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "inITBlock", "(", ")", "&&", "!", "lastInITBlock", "(", ")", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser101", "Func": "validatetLDMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37372, "Length": 155, "Cover_Rate": 0.8516483516483516} {"Template_token": ["", "bool", "ListContainsPC", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "if", "(", "!", "IsARPop", "&&", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsPC", "&&", "ListContainsLR", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+"], "ground_truth": ["HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser101", "Func": "validatetLDMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37373, "Length": 60, "Cover_Rate": 0.32967032967032966} {"Template_token": ["", "if", "(", "ListContainsSP", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "else", "if", "(", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser101", "Func": "validatetSTMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37374, "Length": 70, "Cover_Rate": 0.4605263157894737} {"Template_token": ["", "bool", "AsmParser", "::", "validatetSTMRegList", "(", "MCInst", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "unsigned", "ListNo", ")", "{", "const", "Operand", "&", "Op", "=", "static_cast", "<", "const", "Operand", "&", ">", "(", "*", "Operands", "[", "ListNo", "]", ")", ";", "bool", "HasWritebackToken", "=", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "", ";", "bool", "ListContainsSP", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "bool", "ListContainsPC", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "", ")", ";", "if", "(", "ListContainsSP", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "("], "ground_truth": [")", ",", "", ")", ";"], "File": "ARMAsmParser101", "Func": "validatetSTMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37375, "Length": 100, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2"], "ground_truth": [":"], "File": "ARMAsmParser102", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37376, "Length": 252, "Cover_Rate": 0.5195876288659794} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveArch", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveEabiAttr", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFPU", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnStart", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectivePersonality", "(", "DirectiveID", "."], "ground_truth": ["getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser102", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37377, "Length": 170, "Cover_Rate": 0.46321525885558584} {"Template_token": ["", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "int64_t", "Value", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitAttribute", "(", "Tag", ",", "Value", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37378, "Length": 68, "Cover_Rate": 0.4563758389261745} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveEabiAttr", "(", "SMLoc", "L", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "int64_t", "Tag", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "int64_t", "Value", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37379, "Length": 134, "Cover_Rate": 0.8993288590604027} {"Template_token": ["", "resetUnwindDirectiveParserState", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitFnEnd", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser102", "Func": "parseDirectiveFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37380, "Length": 15, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "Error", "(", "FnStartLoc", ",", "", ")", ";", "return", "true", ";", "}", "FnStartLoc", "=", "L", ";", "getTargetStreamer", "(", ")", ".", "emitFnStart", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser102", "Func": "parseDirectiveFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37381, "Length": 26, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveFPU", "(", "SMLoc", "L", ")", "{", "StringRef", "FPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "("], "ground_truth": [")", ".", "trim", "(", ")", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37382, "Length": 24, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "Error", "(", "CantUnwindLoc", ",", "", ")", ";", "return", "true", ";", "}", "getTargetStreamer", "(", ")", ".", "emitHandlerData", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser102", "Func": "parseDirectiveHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37383, "Length": 22, "Cover_Rate": 0.3188405797101449} {"Template_token": ["", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "getTargetStreamer", "(", ")", ".", "emitPad", "(", "CE", "->", "getValue", "(", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser102", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37384, "Length": 152, "Cover_Rate": 0.8491620111731844} {"Template_token": ["", "Operand", "*", "Op", "=", "(", "Operand", "*", ")", "CO", ".", "Operands", "[", "", "]", ";", "if", "(", "!", "IsVector", "&&", "!", "Op", "->", "isRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "IsVector", "&&", "!", "Op", "->", "isDPRRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "getTargetStreamer", "(", ")", ".", "emitRegSave", "(", "Op", "->", "getRegList", "(", ")", ",", "IsVector", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser102", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37385, "Length": 72, "Cover_Rate": 0.4022346368715084} {"Template_token": ["", "int64_t", "Offset", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "", ")", ";", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}", "getTargetStreamer", "(", ")", ".", "emitSetFP", "(", "static_cast", "<", "unsigned", ">", "(", "NewFPReg", ")", ",", "static_cast", "<", "unsigned", ">", "(", "NewSPReg", ")", ",", "Offset", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser102", "Func": "parseDirectiveSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37386, "Length": 184, "Cover_Rate": 0.5125348189415042} {"Template_token": ["", "void", "addImm0_4095NegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "=="], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMAsmParser103", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37387, "Length": 21, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "(", "uint32_t", ")"], "ground_truth": ["CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser103", "Func": "addImm0_4095NegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37388, "Length": 20, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMAsmParser103", "Func": "addImm7s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37389, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "encodeNeonVMOVImmediate", "(", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser103", "Func": "addNEONi32vmovOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37390, "Length": 48, "Cover_Rate": 0.7868852459016393} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Inv", ")", "Value", "=", "~", "Value", ";", "unsigned", "B", "=", "Value", "&", "", ";", "B", "|="], "ground_truth": ["", ";"], "File": "ARMAsmParser103", "Func": "addNEONi8ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37391, "Length": 53, "Cover_Rate": 0.5463917525773195} {"Template_token": ["", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", "", ")", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "unsigned", "Elem", "=", "Value", "&", "", ";", "if", "(", "Elem", ">=", "", ")", "Elem", "=", "(", "Elem", ">>", "", ")", "|", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "Elem", ")", ")", ";"], "File": "ARMAsmParser103", "Func": "addNEONvmovi16ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37392, "Length": 84, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "void", "addPowerTwoOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser103", "Func": "addPowerTwoOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37393, "Length": 21, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_RequiresFlagSetting", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "if", "(", "Opc", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "Opc", "==", "", "&&", "!", "hasV6MOps", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "", "&&", "!", "hasV6Ops", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "}", "if", "(", "Opc", "==", "", "&&", "!", "hasV8Ops", "(", ")", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_RequiresV8", ";", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "||", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "return", "Match_RequiresV8", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "(", "isThumb", "(", ")", "&&", "!", "hasV8Ops", "(", ")", ")", ")", "return", "Match_InvalidOperand", ";", "break", ";", "default", ":", "break", ";", "}", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MCID", ".", "NumOperands", ";", "++", "I", ")", "if", "(", "MCID", ".", "OpInfo", "[", "I", "]", "."], "ground_truth": ["RegClass", "==", "", ")", "{"], "File": "ARMAsmParser103", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37394, "Length": 439, "Cover_Rate": 0.7115072933549432} {"Template_token": ["", "array_pod_sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", ";", "if", "(", "Kind", "==", "k_RegisterList", "&&", "Regs", ".", "back", "(", ")", ".", "second", "==", "", ")", "Kind", "=", "k_RegisterListWithAPSR", ";", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs"], "ground_truth": [".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";"], "File": "ARMAsmParser103", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37395, "Length": 94, "Cover_Rate": 0.376} {"Template_token": ["", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_TraceSyncBarrierOpt", ")", ";", "Op", "->", "TSBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "=", "S"], "ground_truth": [";"], "File": "ARMAsmParser103", "Func": "CreateTraceSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37396, "Length": 25, "Cover_Rate": 0.4716981132075472} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "Operand", ">", "CreateVPTPred", "(", "", "CC", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "make_unique", "<", "Operand", ">", "(", "k_VPTPred", ")", ";", "Op", "->", "VCC", ".", "Val", "=", "CC", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser103", "Func": "CreateVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37397, "Length": 50, "Cover_Rate": 0.9433962264150944} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "=="], "ground_truth": ["", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{"], "File": "ARMAsmParser103", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37398, "Length": 255, "Cover_Rate": 0.46112115732368897} {"Template_token": ["", "bool", "isMem", "(", ")", "const", "override", "{", "if", "(", "Kind", "!=", "k_Memory", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser103", "Func": "isMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37399, "Length": 63, "Cover_Rate": 0.9264705882352942} {"Template_token": ["", "bool", "isMem", "(", ")", "const", "override", "{", "if", "(", "Kind", "!=", "k_Memory", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", "&&", "!", "MCRegisterClasses", "[", "", "]", ".", "contains"], "ground_truth": ["(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";"], "File": "ARMAsmParser103", "Func": "isMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37400, "Length": 60, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", "||", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser103", "Func": "isMemImm7s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37401, "Length": 56, "Cover_Rate": 0.5137614678899083} {"Template_token": ["", "bool", "isMemNoOffsetT2", "(", "bool", "alignOK", "=", "false", ",", "unsigned", "Alignment", "=", "", ")", "const", "{", "if", "(", "!", "isMem", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMAsmParser103", "Func": "isMemNoOffsetT2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37402, "Length": 25, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||"], "ground_truth": ["Memory", ".", "Alignment", "==", "Alignment", ")", ";"], "File": "ARMAsmParser103", "Func": "isMemNoOffsetT2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37403, "Length": 41, "Cover_Rate": 0.5942028985507246} {"Template_token": ["", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "(", "hasV7Ops", "(", ")", "||", "hasV8Ops", "(", ")", ")", "&&", "("], "ground_truth": ["Num", "==", "", "||", "Num", "==", "", ")", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser103", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37404, "Length": 53, "Cover_Rate": 0.39849624060150374} {"Template_token": ["", "const", "FeatureBitset", "ArchCheck", ";", "const", "FeatureBitset", "Features", ";", "}", "Extensions", "[", "]", "=", "{", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "(", "", "|", "", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_1MMainlineBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "unsigned", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "return", "Error"], "ground_truth": ["(", "ExtLoc", ",", "", "+", "Name", ")", ";"], "File": "ARMAsmParser103", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37405, "Length": 352, "Cover_Rate": 0.6079447322970639} {"Template_token": ["", "if", "(", "!", "hasMVE", "(", ")", "||", "Operands", ".", "size", "(", ")", "<", "", ")", "return", "true", ";", "for", "(", "auto", "&", "Operand", ":", "Operands", ")", "{", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operand", ")", ".", "isVectorIndex", "(", ")", "||", "(", "Operand", "->", "isReg", "(", ")", "&&", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Operand", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser103", "Func": "shouldOmitVectorPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37406, "Length": 74, "Cover_Rate": 0.8222222222222222} {"Template_token": ["", "AsmParser", "(", "MCSubtargetInfo", "&", "_STI", ",", "MCAsmParser", "&", "_Parser", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "_STI", ")", ",", "Parser", "(", "_Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "MRI", "=", "&", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition"], "ground_truth": ["=", "~", "", ";"], "File": "ARMAsmParser104", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37407, "Length": 62, "Cover_Rate": 0.9841269841269841} {"Template_token": ["", "RegisterMCAsmParser", "<", "AsmParser", ">", "X", "(", "TheTarget", ")", ";", "RegisterMCAsmParser", "<", "AsmParser", ">", "Y", "(", "TheThumbTarget"], "ground_truth": [")", ";"], "File": "ARMAsmParser104", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37408, "Length": 18, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "RegisterMCAsmParser", "<", "AsmParser", ">", "X", "(", "TheTarget"], "ground_truth": [")", ";"], "File": "ARMAsmParser104", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37409, "Length": 9, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "SMLoc", "E", "=", "Tok", ".", "getLoc", "(", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "Val", "=", "INT32_MIN", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "bool", "haveEaten", "=", "false", ";", "bool", "isAdd", "=", "true", ";", "int", "Reg", "=", "-", "", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isAdd", "=", "false", ";", "haveEaten", "=", "true", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "if", "(", "!", "haveEaten", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreatePostIdxReg", "(", "Reg", ",", "isAdd", ",", "", ",", "", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser104", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37410, "Length": 220, "Cover_Rate": 0.6162464985994398} {"Template_token": ["", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "LSBExpr", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "LSBExpr", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LSBExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "LSB", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "LSB", "<", "", "||", "LSB", ">", "", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "WidthExpr", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "WidthExpr", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "WidthExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser104", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37411, "Length": 285, "Cover_Rate": 0.6884057971014492} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Expr", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "", "||", "CE", "->", "getValue", "(", ")", ">", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocOption", "(", "Val", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser104", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37412, "Length": 158, "Cover_Rate": 0.7669902912621359} {"Template_token": ["", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "L", ",", "", ")", ";", "}", "RegisterReqs", ".", "erase", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser104", "Func": "parseDirectiveUnreq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37413, "Length": 36, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "L", ",", "", ")", ";", "}", "RegisterReqs", ".", "erase", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser104", "Func": "parseDirectiveUnreq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37414, "Length": 52, "Cover_Rate": 0.8} {"Template_token": ["", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")"], "ground_truth": [")", "return", "Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser104", "Func": "parseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37415, "Length": 72, "Cover_Rate": 0.5901639344262295} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser104", "Func": "parseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37416, "Length": 42, "Cover_Rate": 0.3442622950819672} {"Template_token": ["", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MemBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "", ")", "{", "Error", "(", "Loc", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser104", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37417, "Length": 164, "Cover_Rate": 0.40294840294840295} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", "||", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "return", "Error", "(", "Loc", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Amount", "="], "ground_truth": ["", ";"], "File": "ARMAsmParser104", "Func": "parseMemRegOffsetShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37418, "Length": 124, "Cover_Rate": 0.3237597911227154} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE"], "ground_truth": [")", "{"], "File": "ARMAsmParser104", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37419, "Length": 177, "Cover_Rate": 0.3062283737024221} {"Template_token": ["", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "", ")", "{", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return"], "ground_truth": ["MatchOperand_ParseFail", ";"], "File": "ARMAsmParser104", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37420, "Length": 78, "Cover_Rate": 0.47560975609756095} {"Template_token": ["", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", ""], "ground_truth": [")", "{"], "File": "ARMAsmParser104", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37421, "Length": 64, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!"], "ground_truth": ["CE", ")", "{"], "File": "ARMAsmParser104", "Func": "parseShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37422, "Length": 121, "Cover_Rate": 0.32526881720430106} {"Template_token": ["", "const", "MCExpr", "*", "LaneIndex", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "LaneIndex", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LaneIndex", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "", "||", "Val", ">", "", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail"], "ground_truth": [";"], "File": "ARMAsmParser104", "Func": "parseVectorLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37423, "Length": 150, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "TokError", "(", "", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "E", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateVectorIndex", "(", "MCE", "->", "getValue", "(", ")", ",", "SIdx", ","], "ground_truth": ["E", ",", "getContext", "(", ")", ")", ")", ";"], "File": "ARMAsmParser104", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37424, "Length": 90, "Cover_Rate": 0.33088235294117646} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "isTerminator", "(", ")", "||", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "isReturn", "(", ")", "||", "MCID", ".", "isBranch", "(", ")", "||", "MCID", ".", "isIndirectBranch", "(", ")", ")", "return", "true", ";", "for", "(", "unsigned", "OpIdx", "=", "", ";", "OpIdx", "<", "MCID", ".", "getNumDefs", "(", ")", ";", "++", "OpIdx", ")", "{", "MCOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "}", "if", "(", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ",", "MRI", ")", ")", "return", "true", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "", ")", ")", "return", "true", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMAsmParser105", "Func": "isITBlockTerminator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37425, "Length": 155, "Cover_Rate": 0.7560975609756098} {"Template_token": ["", "}", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "uint64_t", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV8", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_ImmRange0_239", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "case", "Match_AlignedMemoryRequires64", ":", "case", "Match_DupAlignedMemoryRequires64", ":", "case", "Match_AlignedMemoryRequires64or128", ":", "case", "Match_DupAlignedMemoryRequires64or128", ":", "case", "Match_AlignedMemoryRequires64or128or256", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getAlignmentLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser105", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37426, "Length": 408, "Cover_Rate": 0.5853658536585366} {"Template_token": ["", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";", "if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "(", "Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";", "}", "else", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "uint64_t", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV8", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_ImmRange0_239", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32"], "ground_truth": [":"], "File": "ARMAsmParser105", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37427, "Length": 444, "Cover_Rate": 0.6370157819225251} {"Template_token": ["", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "unsigned", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "return", "false", ";", "}", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "return", "false", ";", "}", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "return", "false", ";", "}", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser105", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37428, "Length": 159, "Cover_Rate": 0.5282392026578073} {"Template_token": ["", "return", "!", "STI", ".", "getFeatureBits", "(", ")", "[", ""], "ground_truth": ["]", ";"], "File": "ARMAsmParser108", "Func": "hasARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37429, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "bool", "hasD16", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "["], "ground_truth": ["", "]", ";"], "File": "ARMAsmParser108", "Func": "hasD16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37430, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "bool", "hasThumb", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser108", "Func": "hasThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37431, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "hasThumb2DSP", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "("], "ground_truth": [")", "[", "", "]", ";"], "File": "ARMAsmParser108", "Func": "hasThumb2DSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37432, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "bool", "hasThumb2DSP", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser108", "Func": "hasThumb2DSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37433, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "hasV6MOps", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser108", "Func": "hasV6MOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37434, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "hasV6MOps", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser108", "Func": "hasV6MOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37435, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "hasV7Ops", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMAsmParser108", "Func": "hasV7Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37436, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "hasV7Ops", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser108", "Func": "hasV7Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37437, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "isMClass", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "("], "ground_truth": [")", "[", "", "]", ";"], "File": "ARMAsmParser108", "Func": "isMClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37438, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "bool", "isThumbOne", "(", ")", "const", "{", "return", "isThumb", "(", ")", "&&", "!", "STI", "."], "ground_truth": ["getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMAsmParser108", "Func": "isThumbOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37439, "Length": 21, "Cover_Rate": 0.875} {"Template_token": ["", "bool", "isThumbTwo", "(", ")", "const", "{", "return", "isThumb", "(", ")", "&&", "STI", ".", "getFeatureBits"], "ground_truth": ["(", ")", "[", "", "]", ";"], "File": "ARMAsmParser108", "Func": "isThumbTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37440, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "unsigned", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "report_fatal_error", "(", "", "+", "Name", ")", ";", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", "."], "ground_truth": ["ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{"], "File": "ARMAsmParser108", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37441, "Length": 114, "Cover_Rate": 0.4} {"Template_token": ["", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "Colon", ":", "{", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "MCExpr", "::", "create", "(", "RefKind"], "ground_truth": [",", "SubExprVal", ",", "getContext", "(", ")", ")", ";"], "File": "ARMAsmParser108", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37442, "Length": 349, "Cover_Rate": 0.45740498034076016} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "Operands", ".", "size", "(", ")", ";", "++", "I", ")", "if", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "I", "]", ")", "->", "isCondCode", "(", ")", ")", "CondLoc", "=", "Operands", "[", "I", "]", "->", "getStartLoc", "(", ")", ";", "return", "Error", "(", "CondLoc", ",", "", "+", "StringRef", "(", "CondCodeToString", "(", "", "(", "Cond", ")", ")", ")", "+", "", "+", "CondCodeToString", "(", "", "(", "ITCond", ")", ")", "+", "", ")", ";", "}", "}", "else", "if", "(", "isThumbTwo", "(", ")", "&&", "MCID", ".", "isPredicable", "(", ")", "&&", "Inst", ".", "getOperand", "(", "MCID", ".", "findFirstPredOperandIdx", "(", ")", ")", ".", "getImm", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "Error", "(", "Loc", ",", "", ")", ";", "const", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{", "const", "unsigned", "RtReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RtReg", "==", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "const", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "RtReg", ")", ";", "if", "(", "(", "Rt", "&", "", ")", "==", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "const", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "const", "unsigned", "Rn", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "==", "Rt", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "{", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "("], "ground_truth": ["", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmParser109", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37443, "Length": 504, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "if", "(", "AddBuildAttributes", ")", "getTargetStreamer", "(", ")", ".", "emitTargetAttributes", "(", "STI", ")", ";", "ITState", ".", "CurPosition"], "ground_truth": ["=", "~", "", ";"], "File": "ARMAsmParser10", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37444, "Length": 42, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "TSFlags", "&", "", ")", "{", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_RequiresFlagSetting", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "if", "(", "Opc", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "Opc", "==", "", "&&", "!", "hasV6MOps", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "("], "ground_truth": ["Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";"], "File": "ARMAsmParser10", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37445, "Length": 230, "Cover_Rate": 0.46558704453441296} {"Template_token": ["", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV8", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresFlagSetting", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_1", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_3", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_7", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_31", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_32", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_63", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_239", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_255", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_4095", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_65535", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_7", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_8", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_15", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_16", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_31", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_32", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange1_64", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange8_8", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange16_16", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange32_32", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange256_65535", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_16777215", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":", "case"], "ground_truth": ["Match_DupAlignedMemoryRequires16", ":"], "File": "ARMAsmParser10", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37446, "Length": 442, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "RegName", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "Encoding", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Encoding", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateBankedReg", "(", "Encoding", ",", "S", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser10", "Func": "parseBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37447, "Length": 309, "Cover_Rate": 0.8778409090909091} {"Template_token": ["", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "", ",", "(", "", "+", "", "(", "ID", ")", ")", ".", "str", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser10", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37448, "Length": 40, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "bool", "WasThumb", "=", "isThumb", "(", ")", ";", "Triple", "T", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "", ",", "(", "", "+", "", "(", "ID", ")", ")", ".", "str", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "FixModeAfterArchChange", "(", "WasThumb", ",", "L", ")", ";", "getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID"], "ground_truth": [")", ";"], "File": "ARMAsmParser10", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37449, "Length": 112, "Cover_Rate": 0.9180327868852459} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "StringRef", "Arch", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "return", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitObjectArch", "(", "ID", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser10", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37450, "Length": 107, "Cover_Rate": 0.8294573643410853} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "assert", "(", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Colon", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "&&", "", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "AlignmentLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "E", ",", "", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "CE", "->", "getValue", "(", ")", ")", "{", "default", ":", "return", "Error", "(", "E", ",", "", ")", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "nullptr", ",", "", ",", "", ",", "", ",", "Align", ",", "false", ",", "S", ",", "E", ",", "AlignmentLoc", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser10", "Func": "parseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37451, "Length": 374, "Cover_Rate": 0.3246527777777778} {"Template_token": ["", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasDSP", "(", ")", "&&", "(", "FlagsVal", "&", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "has8MSecExt", "(", ")", "&&", "(", "FlagsVal", "==", "", "||", "FlagsVal", "==", "", "||", "(", "FlagsVal", ">", "", "&&", "FlagsVal", "<", "", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV8MMainline", "(", ")", "&&", "(", "FlagsVal", "==", "", "||", "FlagsVal", "==", "", "||", "(", "FlagsVal", ">", "", "&&", "FlagsVal", "<=", "", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal"], "ground_truth": ["=", "", ";"], "File": "ARMAsmParser10", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37452, "Length": 264, "Cover_Rate": 0.33249370277078083} {"Template_token": ["", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "equals_lower", "(", "", ")", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken"], "ground_truth": ["::", "Minus", ")", ";"], "File": "ARMAsmParser10", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37453, "Length": 258, "Cover_Rate": 0.3363754889178618} {"Template_token": ["", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case"], "ground_truth": ["(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "File": "ARMAsmParser10", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37454, "Length": 89, "Cover_Rate": 0.43842364532019706} {"Template_token": ["", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "="], "ground_truth": ["~", "", ";"], "File": "ARMAsmParser110", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37455, "Length": 29, "Cover_Rate": 0.35802469135802467} {"Template_token": ["", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";", "else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic"], "ground_truth": ["!=", "", ";"], "File": "ARMAsmParser110", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37456, "Length": 128, "Cover_Rate": 0.3004694835680751} {"Template_token": ["", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "StringRef", "FullInst", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet", "=", "false"], "ground_truth": [";"], "File": "ARMAsmParser110", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37457, "Length": 147, "Cover_Rate": 0.34507042253521125} {"Template_token": ["", "StringRef", "CPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";", "if", "(", "!", "STI", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "STI", ".", "InitMCProcessorInfo", "(", "CPU", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser110", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37458, "Length": 57, "Cover_Rate": 0.59375} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveCPU", "(", "SMLoc", "L", ")", "{", "StringRef", "CPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";", "if", "(", "!", "STI", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "STI", ".", "InitMCProcessorInfo", "(", "CPU", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser110", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37459, "Length": 66, "Cover_Rate": 0.6875} {"Template_token": ["", "unsigned", "Reg", ";", "SMLoc", "SRegLoc", ",", "ERegLoc", ";", "if", "(", "ParseRegister", "(", "Reg", ",", "SRegLoc", ",", "ERegLoc", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "SRegLoc", ",", "", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "RegisterReqs", ".", "insert", "(", "std", "::", "make_pair", "(", "Name", ",", "Reg", ")", ")", ".", "second", ")", "{", "Error", "(", "SRegLoc", ",", "", "+", "Name", "+"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser110", "Func": "parseDirectiveReq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37460, "Length": 115, "Cover_Rate": 0.7718120805369127} {"Template_token": ["", "}", "if", "(", "Imm1", "&", "~", "", ")", "{", "Error", "(", "Sx1", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Sx2", ",", "Ex2", ";", "Sx2", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Imm2Exp", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Imm2Exp", ",", "Ex2", ")", ")", "{", "Error", "(", "Sx2", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm2Exp", ")", ";", "if", "(", "CE", ")", "{", "Imm2", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "!", "(", "Imm2", "&", "~", "", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateModImm", "(", "Imm1", ",", "Imm2", ",", "S", ",", "Ex2", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Sx2", ",", "", ")", ";", "return", "MatchOperand_ParseFail"], "ground_truth": [";"], "File": "ARMAsmParser110", "Func": "parseModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37461, "Length": 173, "Cover_Rate": 0.30782918149466193} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ":", "", ";", "", "AddSub", "=", "Val", "<", ""], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMAsmParser111", "Func": "addAddrMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37462, "Length": 39, "Cover_Rate": 0.33620689655172414} {"Template_token": ["", "void", "addSOImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "addARMSOImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37463, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getFPImm", "("], "ground_truth": [")", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addFPImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37464, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["getFPImm", "(", ")", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addFPImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37465, "Length": 23, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addImm0_7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37466, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "if", "(", "Kind", "==", "k_Immediate", ")", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("], "ground_truth": ["Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addMemImm12OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37467, "Length": 71, "Cover_Rate": 0.7395833333333334} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":"], "ground_truth": ["", ";"], "File": "ARMAsmParser111", "Func": "addMemImm8s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37468, "Length": 26, "Cover_Rate": 0.4} {"Template_token": ["", "void", "addMemImm8s4OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", "."], "ground_truth": ["OffsetImm", "->", "getValue", "(", ")", ":", "", ";"], "File": "ARMAsmParser111", "Func": "addMemImm8s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37469, "Length": 38, "Cover_Rate": 0.5846153846153846} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "addPKHLSLImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37470, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "assert", "(", "isRegShiftedImm", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegShiftedImm", ".", "SrcReg"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser111", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37471, "Length": 32, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "void", "addT2SOImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "addT2SOImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37472, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "void", "addT2SOImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&", "", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "addT2SOImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37473, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition"], "ground_truth": ["=", "~", "", ";"], "File": "ARMAsmParser111", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37474, "Length": 19, "Cover_Rate": 0.36538461538461536} {"Template_token": ["", "Op", "->", "FPImm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser111", "Func": "CreateFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37475, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "Op", "->", "FPImm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser111", "Func": "CreateFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37476, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")"], "ground_truth": ["->", "addPostIdxImm8Operands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdExtTWriteBackImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37477, "Length": 48, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")"], "ground_truth": ["->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37478, "Length": 36, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser111", "Func": "cvtLdExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37479, "Length": 57, "Cover_Rate": 0.5181818181818182} {"Template_token": ["", "bool", "AsmParser", "::", "cvtLdrdPre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37480, "Length": 88, "Cover_Rate": 0.8} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser111", "Func": "cvtLdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37481, "Length": 87, "Cover_Rate": 0.7909090909090909} {"Template_token": ["", "cvtLdWriteBackRegAddrMode2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")"], "ground_truth": ["->", "addAddrMode2Operands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37482, "Length": 67, "Cover_Rate": 0.7282608695652174} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode2Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands"], "ground_truth": ["(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37483, "Length": 48, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "bool", "AsmParser", "::", "cvtLdWriteBackRegAddrMode3", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "("], "ground_truth": ["Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37484, "Length": 70, "Cover_Rate": 0.7608695652173914} {"Template_token": ["", "cvtLdWriteBackRegAddrMode3", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")"], "ground_truth": ["->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37485, "Length": 67, "Cover_Rate": 0.7282608695652174} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37486, "Length": 51, "Cover_Rate": 0.5543478260869565} {"Template_token": ["", "bool", "AsmParser", "::", "cvtLdWriteBackRegT2AddrModeImm8", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands"], "ground_truth": ["(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37487, "Length": 88, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "cvtStExtTWriteBackImm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]"], "ground_truth": [")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStExtTWriteBackImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37488, "Length": 67, "Cover_Rate": 0.6090909090909091} {"Template_token": ["", "bool", "AsmParser", "::", "cvtStExtTWriteBackReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser111", "Func": "cvtStExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37489, "Length": 109, "Cover_Rate": 0.990909090909091} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]"], "ground_truth": [")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37490, "Length": 54, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "cvtStWriteBackRegAddrMode2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode2Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "("], "ground_truth": ["Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37491, "Length": 85, "Cover_Rate": 0.9239130434782609} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]"], "ground_truth": [")", "->", "addAddrMode2Operands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37492, "Length": 48, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37493, "Length": 57, "Cover_Rate": 0.6195652173913043} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm12OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]"], "ground_truth": [")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37494, "Length": 36, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "("], "ground_truth": ["Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37495, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8OffsetOperands", "(", "Inst", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37496, "Length": 36, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "cvtT2LdrdPre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]"], "ground_truth": [")", "->", "addMemImm8s4OffsetOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtT2LdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37497, "Length": 85, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8s4OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "("], "ground_truth": ["Inst", ",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtT2LdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37498, "Length": 84, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", "{", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtThumbMultiply", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37499, "Length": 89, "Cover_Rate": 0.38362068965517243} {"Template_token": ["", "return", "Parser", ".", "Error", "(", "L", ",", "Msg"], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37500, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "return", "Parser", ".", "Error", "(", "L"], "ground_truth": [",", "Msg", ")", ";"], "File": "ARMAsmParser111", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37501, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "assert", "(", "Kind", "==", "k_FPImmediate"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser111", "Func": "getFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37502, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "assert", "(", "Kind", "==", "k_FPImmediate", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "getFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37503, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "assert", "(", "Kind", "==", "k_Immediate"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser111", "Func": "getImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37504, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "return", "Insts", "["], "ground_truth": ["Opcode", "]", ";"], "File": "ARMAsmParser111", "Func": "getInstDesc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37505, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "return", "Insts", "[", "Opcode"], "ground_truth": ["]", ";"], "File": "ARMAsmParser111", "Func": "getInstDesc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37506, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "return", "Reg", "+", "", ";", "switch", "(", "Reg", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMAsmParser111", "Func": "getNextRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37507, "Length": 68, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", "", "&&"], "ground_truth": ["Val", "<", "", ";"], "File": "ARMAsmParser111", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37508, "Length": 40, "Cover_Rate": 0.6349206349206349} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", "", "&&"], "ground_truth": ["Val", "<", "", ";"], "File": "ARMAsmParser111", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37509, "Length": 40, "Cover_Rate": 0.6349206349206349} {"Template_token": ["", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "("], "ground_truth": ["Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser111", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37510, "Length": 26, "Cover_Rate": 0.3291139240506329} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")"], "ground_truth": [")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser111", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37511, "Length": 56, "Cover_Rate": 0.7088607594936709} {"Template_token": ["", "bool", "isSOImm", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "Value", ")"], "ground_truth": ["!=", "-", "", ";"], "File": "ARMAsmParser111", "Func": "isARMSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37512, "Length": 56, "Cover_Rate": 0.9491525423728814} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "Value", ")", "!="], "ground_truth": ["-", "", ";"], "File": "ARMAsmParser111", "Func": "isARMSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37513, "Length": 50, "Cover_Rate": 0.847457627118644} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37514, "Length": 23, "Cover_Rate": 0.34328358208955223} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&"], "ground_truth": ["Value", "<", "", ";"], "File": "ARMAsmParser111", "Func": "isImm0_255", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37515, "Length": 41, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "bool", "isImm0_255", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser111", "Func": "isImm0_255", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37516, "Length": 38, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser111", "Func": "isImm0_31", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37517, "Length": 23, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isImm0_508s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37518, "Length": 32, "Cover_Rate": 0.47761194029850745} {"Template_token": ["", "bool", "isImm0_508s4", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser111", "Func": "isImm0_508s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37519, "Length": 47, "Cover_Rate": 0.7014925373134329} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr"], "ground_truth": [">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "isImm0_65535", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37520, "Length": 24, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "bool", "isImm0_65535Expr", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"], "ground_truth": [")", "return", "true", ";"], "File": "ARMAsmParser111", "Func": "isImm0_65535Expr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37521, "Length": 38, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "true", ";", "int64_t", "Value", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isImm0_65535Expr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37522, "Length": 41, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "bool", "isImm0_7", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "isImm0_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37523, "Length": 47, "Cover_Rate": 0.8245614035087719} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<"], "ground_truth": ["MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "isImm1_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37524, "Length": 24, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<="], "ground_truth": ["", ";"], "File": "ARMAsmParser111", "Func": "isImm24bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37525, "Length": 50, "Cover_Rate": 0.8771929824561403} {"Template_token": ["", "bool", "isImm8s4", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37526, "Length": 38, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37527, "Length": 23, "Cover_Rate": 0.3382352941176471} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", ""], "ground_truth": ["||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isMemImm0_1020s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37528, "Length": 22, "Cover_Rate": 0.3283582089552239} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", "", "&&"], "ground_truth": ["(", "Val", "&", "", ")", "==", "", ";"], "File": "ARMAsmParser111", "Func": "isMemImm0_1020s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37529, "Length": 28, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", "."], "ground_truth": ["OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37530, "Length": 43, "Cover_Rate": 0.48863636363636365} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", "."], "ground_truth": ["OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser111", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37531, "Length": 32, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", ""], "ground_truth": ["&&", "Val", "<", "", ";"], "File": "ARMAsmParser111", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37532, "Length": 21, "Cover_Rate": 0.35} {"Template_token": ["", "return", "Memory", ".", "OffsetRegNum", "==", "", "&&", "Memory", ".", "OffsetImm", "==", ""], "ground_truth": ["&&", "(", "alignOK", "||", "Memory", ".", "Alignment", "==", "", ")", ";"], "File": "ARMAsmParser111", "Func": "isMemNoOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37533, "Length": 23, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["k_Memory", ";"], "File": "ARMAsmParser111", "Func": "isMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37534, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isMemPosImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37535, "Length": 21, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser111", "Func": "isMemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37536, "Length": 24, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory"], "ground_truth": [".", "ShiftType", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isMemTBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37537, "Length": 31, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "", "||"], "ground_truth": ["Memory", ".", "ShiftImm", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isMemTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37538, "Length": 37, "Cover_Rate": 0.7551020408163265} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isMemThumbRIs1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37539, "Length": 21, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "!", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")"], "ground_truth": ["||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isMemThumbRIs1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37540, "Length": 30, "Cover_Rate": 0.44776119402985076} {"Template_token": ["", "bool", "isMemThumbRIs4", "(", ")", "const", "{", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "!", "isLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "||", "Memory", ".", "Alignment", "!=", ""], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isMemThumbRIs4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37541, "Length": 36, "Cover_Rate": 0.48} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "", "&&", "Val", "<=", ""], "ground_truth": ["&&", "(", "Val", "%", "", ")", "==", "", ";"], "File": "ARMAsmParser111", "Func": "isMemThumbRIs4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37542, "Length": 38, "Cover_Rate": 0.5066666666666667} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||"], "ground_truth": ["Memory", ".", "ShiftType", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isMemThumbRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37543, "Length": 31, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "", "&&", "Val", "<"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser111", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37544, "Length": 32, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "bool", "isMemUImm12Offset", "(", ")", "const", "{", "if", "(", "Kind", "==", "k_Immediate", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "", "&&", "Val", "<"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser111", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37545, "Length": 80, "Cover_Rate": 0.9876543209876543} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">", "", "&&", "Value", "<="], "ground_truth": ["", ";"], "File": "ARMAsmParser111", "Func": "isPKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37546, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<"], "ground_truth": ["", ";"], "File": "ARMAsmParser111", "Func": "isPKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37547, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||"], "ground_truth": ["(", "Val", "==", "INT32_MIN", ")", ";"], "File": "ARMAsmParser111", "Func": "isPostIdxImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37548, "Length": 50, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "bool", "isPostIdxImm8", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||", "(", "Val", "=="], "ground_truth": ["INT32_MIN", ")", ";"], "File": "ARMAsmParser111", "Func": "isPostIdxImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37549, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->", "getValue"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser111", "Func": "isPostIdxImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37550, "Length": 41, "Cover_Rate": 0.5540540540540541} {"Template_token": ["", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Val", "&", "", ")", "==", "", "&&", "Val", ">=", "-", "", "&&", "Val", "<=", "", ")", "||"], "ground_truth": ["(", "Val", "==", "INT32_MIN", ")", ";"], "File": "ARMAsmParser111", "Func": "isPostIdxImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37551, "Length": 35, "Cover_Rate": 0.47297297297297297} {"Template_token": ["", "return", "Kind", "==", "k_PostIndexRegister", "&&", "PostIdxReg"], "ground_truth": [".", "ShiftTy", "==", "", ";"], "File": "ARMAsmParser111", "Func": "isPostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37552, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "return", "Kind", "==", "k_PostIndexRegister", "&&", "PostIdxReg", ".", "ShiftTy", "=="], "ground_truth": ["", ";"], "File": "ARMAsmParser111", "Func": "isPostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37553, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "isSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37554, "Length": 41, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "bool", "isT2MemRegOffset", "(", ")", "const", "{", "if", "(", "!", "isMemory", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "Alignment"], "ground_truth": ["!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser111", "Func": "isT2MemRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37555, "Length": 31, "Cover_Rate": 0.4626865671641791} {"Template_token": ["", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ConversionFail", ":", "return", "true", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser111", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37556, "Length": 140, "Cover_Rate": 0.56} {"Template_token": ["", "case", "'5'", ":", "return", "", ";", "case", "'6'", ":", "return", "", ";", "case", "'7'", ":", "return", "", ";", "case", "'8'", ":", "return", "", ";", "case", "'9'", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "Name", "[", "", "]", "!=", "CoprocOp", "||", "Name", "[", "", "]", "!=", "'1'", ")", "return", "-", "", ";", "switch", "(", "Name", "[", "", "]", ")", "{", "default", ":", "return", "-", "", ";", "case", "'0'", ":", "return", "", ";", "case", "'1'", ":", "return", "", ";", "case", "'2'", ":", "return", "", ";", "case", "'3'", ":"], "ground_truth": ["return", "", ";"], "File": "ARMAsmParser111", "Func": "MatchCoprocessorOperandName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37557, "Length": 94, "Cover_Rate": 0.4723618090452261} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "WidthExpr", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "WidthExpr", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "WidthExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37558, "Length": 133, "Cover_Rate": 0.3427835051546392} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveWord", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return"], "ground_truth": ["parseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37559, "Length": 35, "Cover_Rate": 0.32407407407407407} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveThumb", "(", "SMLoc", "L", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser111", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37560, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser111", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37561, "Length": 27, "Cover_Rate": 0.675} {"Template_token": ["", "StringRef", "Name", ";", "if", "(", "isMachO", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Name", "=", "Tok", ".", "getString", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37562, "Length": 89, "Cover_Rate": 0.49171270718232046} {"Template_token": ["", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Tok", ".", "getString", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "parseITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37563, "Length": 156, "Cover_Rate": 0.582089552238806} {"Template_token": ["", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser111", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37564, "Length": 151, "Cover_Rate": 0.634453781512605} {"Template_token": ["", "bool", "AsmParser", "::", "parseMemRegOffsetShift", "(", "", "&", "St", ",", "unsigned", "&", "Amount", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "return", "Error", "(", "Loc", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Amount", "=", "", ";", "if", "(", "St", "!=", "", ")", "{", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser111", "Func": "parseMemRegOffsetShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37565, "Length": 184, "Cover_Rate": 0.5348837209302325} {"Template_token": ["", "if", "(", "isMClass", "(", ")", ")", "{", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mask", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "LowercaseString", "(", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "if", "(", "Flags", "==", "", ")", "Flags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "FlagsVal", ")", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "FlagsVal", "|=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser111", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37566, "Length": 476, "Cover_Rate": 0.8814814814814815} {"Template_token": ["", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "if", "(", "Flags", "==", "", ")", "Flags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "FlagsVal", ")", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "FlagsVal", "|=", "", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37567, "Length": 219, "Cover_Rate": 0.40555555555555556} {"Template_token": ["", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser111", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37568, "Length": 389, "Cover_Rate": 0.7021660649819494} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "Low", "||", "Val", ">", "High", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "CE", ",", "Loc", ",", "Parser"], "ground_truth": [".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37569, "Length": 108, "Cover_Rate": 0.3517915309446254} {"Template_token": ["", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "IFlags", "|=", "Flag", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateProcIFlags", "("], "ground_truth": ["(", "", ")", "IFlags", ",", "S", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37570, "Length": 120, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "AsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc"], "ground_truth": ["&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{"], "File": "ARMAsmParser111", "Func": "ParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37571, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateRotImm", "(", "Val", ","], "ground_truth": ["S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37572, "Length": 179, "Cover_Rate": 0.685823754789272} {"Template_token": ["", "if", "(", "isThumbTwo", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", "{", "if", "(", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isT2SOImm", "(", ")", ")", "return", "false", ";", "if", "(", "inITBlock", "(", ")", "&&", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm0_7", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "inITBlock", "(", ")", "||", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "if", "(", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "(", "Operands", ".", "size", "(", ")", "==", "", "||", "Operands", ".", "size", "(", ")", "==", "", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "("], "ground_truth": ["Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", ")", "return", "true", ";"], "File": "ARMAsmParser111", "Func": "shouldOmitCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37573, "Length": 492, "Cover_Rate": 0.6165413533834586} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "", ";", "std", "::", "string", "upperCase", "=", "Tok", ".", "getString", "(", ")", ".", "str", "(", ")", ";", "std", "::", "string", "lowerCase", "=", "LowercaseString", "(", "upperCase", ")", ";", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "}", "if", "(", "!", "RegNum", ")", "return", "-", "", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser111", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37574, "Length": 159, "Cover_Rate": 0.5145631067961165} {"Template_token": ["", "int", "RegNo", "=", "tryParseRegister", "(", ")", ";", "if", "(", "RegNo", "==", "-", "", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateReg", "(", "RegNo", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "SMLoc", "ExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "{", "TokError", "(", "", ")"], "ground_truth": [";"], "File": "ARMAsmParser111", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37575, "Length": 187, "Cover_Rate": 0.6382252559726962} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "Rt", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "{", "unsigned", "Rt", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "Rt", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "lsb", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "widthm1", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "widthm1", ">=", "", "-", "lsb", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "{", "unsigned", "Rn", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "hasWritebackToken", "=", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", ";", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "Rn", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "+", "hasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "!", "listContainsBase", "&&", "!", "hasWritebackToken", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "listContainsBase", "&&", "hasWritebackToken", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", ""], "ground_truth": [":", "{"], "File": "ARMAsmParser111", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37576, "Length": 466, "Cover_Rate": 0.49469214437367304} {"Template_token": ["", "void", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&"], "ground_truth": ["Msg", ")", "{"], "File": "ARMAsmParser111", "Func": "Warning", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37577, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "void", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "Parser", ".", "Warning", "(", "L", ",", "Msg"], "ground_truth": [")", ";"], "File": "ARMAsmParser111", "Func": "Warning", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37578, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "}", "Extensions", "[", "]", "=", "{", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "(", "", "|", "", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_1MMainlineBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_insensitive", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "uint64_t", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "return"], "ground_truth": ["Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";"], "File": "ARMAsmParser112", "Func": "enableArchExtFeature", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37579, "Length": 337, "Cover_Rate": 0.618348623853211} {"Template_token": ["", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "forwardVPTPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc"], "ground_truth": ["(", "IDLoc", ")", ";"], "File": "ARMAsmParser112", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37580, "Length": 123, "Cover_Rate": 0.3228346456692913} {"Template_token": ["", "if", "(", "IDVal", "==", "", ")", "parseLiteralValues", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "parseLiteralValues", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirective", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveCode", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveHandlerData", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveSetFP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePad", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "parseDirectiveLtorg", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectivePersonalityIndex", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "parseDirectiveUnwindRaw", "("], "ground_truth": ["DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser112", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37581, "Length": 335, "Cover_Rate": 0.5218068535825545} {"Template_token": ["", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "&", "getSTI", "(", ")", ",", "", ")", ";", "else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser112", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37582, "Length": 50, "Cover_Rate": 0.5747126436781609} {"Template_token": ["", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "}", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")"], "ground_truth": [".", "emitCodeAlignment", "(", "", ",", "&", "getSTI", "(", ")", ")", ";"], "File": "ARMAsmParser112", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37583, "Length": 40, "Cover_Rate": 0.3669724770642202} {"Template_token": ["", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "&", "getSTI", "(", ")", ")", ";", "else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser112", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37584, "Length": 35, "Cover_Rate": 0.3211009174311927} {"Template_token": ["", "case", "k_CondCode", ":", "CC", "=", "o", ".", "CC", ";", "break", ";", "case", "k_ITCondMask", ":", "ITMask", "=", "o", ".", "ITMask", ";", "break", ";", "case", "k_Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";", "case", "k_CCOut", ":", "case", "k_Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "k_VectorList", ":", "case", "k_VectorListAllLanes", ":", "VectorList", "=", "o", ".", "VectorList", ";", "break", ";", "case", "k_CoprocNum", ":", "case", "k_CoprocReg", ":", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "k_CoprocOption", ":", "CoprocOption", "=", "o", ".", "CoprocOption", ";", "break", ";", "case", "k_Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "k_FPImmediate", ":", "FPImm", "=", "o", ".", "FPImm", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";", "case", "k_MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";", "break", ";", "case", "k_ProcIFlags", ":", "IFlags", "=", "o", ".", "IFlags", ";", "break", ";", "case"], "ground_truth": ["k_ShifterImmediate", ":"], "File": "ARMAsmParser114", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37585, "Length": 183, "Cover_Rate": 0.6466431095406361} {"Template_token": ["", "static", "Operand", "*", "CreateVectorList", "(", "unsigned", "RegNum", ",", "unsigned", "Count", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "k_VectorList", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser114", "Func": "CreateVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37586, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "StartLoc", "="], "ground_truth": ["S", ";"], "File": "ARMAsmParser114", "Func": "CreateVectorListAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37587, "Length": 22, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCCOutOperands", "(", "Inst", ",", "", ")", ";", "unsigned", "RegOp", "=", "", ";", "if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "(", "(", "Operand", "*", ")", "Operands", "[", ""], "ground_truth": ["]", ")", "->", "getReg", "(", ")", ")", "RegOp", "=", "", ";"], "File": "ARMAsmParser114", "Func": "cvtThumbMultiply", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37588, "Length": 85, "Cover_Rate": 0.3373015873015873} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")"], "ground_truth": ["->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser114", "Func": "cvtVLDwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37589, "Length": 48, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser114", "Func": "cvtVLDwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37590, "Length": 39, "Cover_Rate": 0.35454545454545455} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")"], "ground_truth": ["->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser114", "Func": "cvtVLDwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37591, "Length": 84, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")"], "ground_truth": ["->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser114", "Func": "cvtVSTwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37592, "Length": 48, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser114", "Func": "cvtVSTwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37593, "Length": 87, "Cover_Rate": 0.7909090909090909} {"Template_token": ["", "if", "(", "Kind", "==", "k_Immediate", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser114", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37594, "Length": 66, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "("], "ground_truth": ["Val", "&", "", ")", "==", "", ")", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser114", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37595, "Length": 72, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&"], "ground_truth": ["Value", "<", "", ";"], "File": "ARMAsmParser114", "Func": "isImm0_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37596, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser114", "Func": "isImm0_32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37597, "Length": 24, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "bool", "isMemUImm12Offset", "(", ")", "const", "{", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||"], "ground_truth": ["Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";"], "File": "ARMAsmParser114", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37598, "Length": 28, "Cover_Rate": 0.45901639344262296} {"Template_token": ["", "bool", "isNEONi16splat", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser114", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37599, "Length": 30, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", ""], "ground_truth": [")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", "||", "(", "Value", ">=", "", "&&", "Value", "<=", "", "&&", "(", "Value", "&", "", ")", "==", "", ")", ";"], "File": "ARMAsmParser114", "Func": "isNEONi32vmov", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37600, "Length": 77, "Cover_Rate": 0.616} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "(", "Value", "&", "", ")", "!=", "", "&&", "(", "Value", "&", "", ")", "!=", "", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser114", "Func": "isNEONi64splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37601, "Length": 38, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "", "&&", "Value", "<"], "ground_truth": ["", ";"], "File": "ARMAsmParser114", "Func": "isNEONi8splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37602, "Length": 50, "Cover_Rate": 0.8771929824561403} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "~", "Value"], "ground_truth": [")", "!=", "-", "", ";"], "File": "ARMAsmParser114", "Func": "isT2SOImmNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37603, "Length": 42, "Cover_Rate": 0.7} {"Template_token": ["", "return", "VectorList", ".", "Count"], "ground_truth": ["==", "", ";"], "File": "ARMAsmParser114", "Func": "isVecListFourD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37604, "Length": 7, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "return", "VectorList", ".", "Count", "=="], "ground_truth": ["", ";"], "File": "ARMAsmParser114", "Func": "isVecListOneD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37605, "Length": 7, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "if", "(", "Kind", "!=", "k_VectorList", ")", "return", "false", ";", "return", "VectorList", ".", "Count"], "ground_truth": ["==", "", ";"], "File": "ARMAsmParser114", "Func": "isVecListOneD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37606, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "return", "VectorList", ".", "Count", "=="], "ground_truth": ["", ";"], "File": "ARMAsmParser114", "Func": "isVecListOneDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37607, "Length": 7, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "return", "VectorList", ".", "Count", "=="], "ground_truth": ["", ";"], "File": "ARMAsmParser114", "Func": "isVecListOneDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37608, "Length": 7, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "return", "VectorList", ".", "Count", "=="], "ground_truth": ["", ";"], "File": "ARMAsmParser114", "Func": "isVecListThreeD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37609, "Length": 7, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "bool", "isVecListThreeD", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_VectorList", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "=="], "ground_truth": ["", ";"], "File": "ARMAsmParser114", "Func": "isVecListThreeD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37610, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "return", "VectorList", ".", "Count"], "ground_truth": ["==", "", ";"], "File": "ARMAsmParser114", "Func": "isVecListTwoD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37611, "Length": 7, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "return", "VectorList", ".", "Count"], "ground_truth": ["==", "", ";"], "File": "ARMAsmParser114", "Func": "isVecListTwoD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37612, "Length": 7, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "bool", "isVecListTwoDAllLanes", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_VectorListAllLanes", ")", "return", "false", ";", "return", "VectorList", ".", "Count"], "ground_truth": ["==", "", ";"], "File": "ARMAsmParser114", "Func": "isVecListTwoDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37613, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "if", "(", "Kind", "!=", "k_VectorList", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser114", "Func": "isVecListTwoQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37614, "Length": 9, "Cover_Rate": 0.36} {"Template_token": ["", "if", "(", "Kind", "!=", "k_VectorList"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser114", "Func": "isVecListTwoQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37615, "Length": 9, "Cover_Rate": 0.36} {"Template_token": ["", "}", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "forwardITPosition", "(", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ConversionFail", ":", "return", "true", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock"], "ground_truth": [":"], "File": "ARMAsmParser114", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37616, "Length": 143, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ConversionFail", ":", "return", "true", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")"], "ground_truth": [";"], "File": "ARMAsmParser114", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37617, "Length": 78, "Cover_Rate": 0.308300395256917} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "isMachO", ")", "{", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "}", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext"], "ground_truth": ["(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";"], "File": "ARMAsmParser114", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37618, "Length": 63, "Cover_Rate": 0.34806629834254144} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "int", "Val", "=", "", "(", "APInt", "(", "", ",", "IntVal", ")", ")", ";", "Parser", ".", "Lex", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser114", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37619, "Length": 105, "Cover_Rate": 0.3201219512195122} {"Template_token": ["", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "E", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "", ",", "", ",", "", ",", "", ",", "Align", ",", "false", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "bool", "isNegative", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "Offset", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Offset", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Offset", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "E", ",", "", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "CE", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "E", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "CE", ",", "", ",", "", ",", "", ",", "", ",", "false", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OffsetRegNum", "=", "tryParseRegister", "(", ")", ";", "if", "(", "OffsetRegNum", "==", "-", "", ")", "return", "Error", "(", "E", ",", "", ")", ";", "", "ShiftType"], "ground_truth": ["=", "", ";"], "File": "ARMAsmParser114", "Func": "parseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37620, "Length": 487, "Cover_Rate": 0.4660287081339713} {"Template_token": ["", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "if", "(", "Flags", "==", "", ")", "Flags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "SpecReg", "==", "", ")", "FlagsVal", "|=", "", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser114", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37621, "Length": 277, "Cover_Rate": 0.5206766917293233} {"Template_token": ["", "if", "(", "ShiftName", "!=", "LowerOp", "&&", "ShiftName", "!=", "UpperOp", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "Op", "+", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "Low", "||", "Val", ">", "High"], "ground_truth": [")", "{"], "File": "ARMAsmParser114", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37622, "Length": 170, "Cover_Rate": 0.5501618122977346} {"Template_token": ["", "const", "MCRegisterClass", "*", "RC", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "RC", "=", "&", "MCRegisterClasses", "[", "", "]", ";", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "RC", "=", "&", "MCRegisterClasses", "[", "", "]", ";", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "RC", "=", "&", "MCRegisterClasses", "[", "", "]", ";", "else", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", "(", "Reg", ",", "RegLoc", ")", ")", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "EndReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "EndReg", "==", "-", "", ")", "return", "Error", "(", "EndLoc", ",", "", ")", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "RC", "->", "contains", "(", "EndReg", ")", ")"], "ground_truth": ["return", "Error", "(", "EndLoc", ",", "", ")", ";"], "File": "ARMAsmParser114", "Func": "parseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37623, "Length": 228, "Cover_Rate": 0.3299565846599132} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseVectorLane", "(", "VectorLaneTy", "&", "LaneKind", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "LaneKind", "=", "AllLanes", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "LaneKind", "="], "ground_truth": ["NoLanes", ";"], "File": "ARMAsmParser114", "Func": "parseVectorLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37624, "Length": 87, "Cover_Rate": 0.9560439560439561} {"Template_token": ["", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "unsigned", "Count", "=", "", ";", "unsigned", "FirstReg", "=", "Reg", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "FirstReg", "=", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "++", "Reg", ";", "++", "Count", ";", "}", "if", "(", "parseVectorLane", "(", "LaneKind", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "EndReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "EndReg", "==", "-", "", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Reg", ">", "EndReg", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "VectorLaneTy", "NextLaneKind", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Count", "+=", "EndReg", "-", "Reg", ";", "Reg", "=", "EndReg", ";", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Reg", ";", "Count", "+=", "", ";", "VectorLaneTy", "NextLaneKind", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind"], "ground_truth": [")", "{"], "File": "ARMAsmParser114", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37625, "Length": 412, "Cover_Rate": 0.4099502487562189} {"Template_token": ["", "case", "k_CoprocNum", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocReg", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocOption", ":", "OS", "<<", "", "<<", "CoprocOption", ".", "Val", "<<", "", ";", "break", ";", "case", "k_MSRMask", ":", "OS", "<<", "", "<<", "getMSRMask", "(", ")", "<<", "", ";", "break", ";", "case", "k_Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "", "<<", "", "<<", "Memory", ".", "BaseRegNum", ";", "OS", "<<", "", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "", "<<", "", "<<", "Bitfield", ".", "LSB", "<<", "", "<<", "Bitfield", ".", "Width", "<<", "", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", "", ";", "break", ";", "}", "case"], "ground_truth": ["k_VectorList", ":"], "File": "ARMAsmParser114", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37626, "Length": 445, "Cover_Rate": 0.658284023668639} {"Template_token": ["", "if", "(", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "(", "(", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", ")", "||", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", ")", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "||", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm0_1020s4", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", "{", "if", "(", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "("], "ground_truth": ["Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isT2SOImm", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser114", "Func": "shouldOmitCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37627, "Length": 344, "Cover_Rate": 0.36752136752136755} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "{", "uint64_t", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "MnemonicSpellCheck", "(", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "", "+", "Suggestion", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV8", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresFlagSetting", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_1", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_3", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_7", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_31", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_32", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_63", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_ImmRange0_239", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")"], "ground_truth": [";"], "File": "ARMAsmParser115", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37628, "Length": 359, "Cover_Rate": 0.3731808731808732} {"Template_token": ["", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump_pretty", "(", "dbgs", "(", ")", ",", "MII", ".", "getName", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "PendConditionalInstruction", ")", "{", "PendingConditionalInsts", ".", "push_back", "(", "Inst", ")", ";", "if", "(", "isITBlockFull", "(", ")", "||", "isITBlockTerminator", "(", "Inst", ")", ")", "flushPendingInstructions", "(", "Out", ")", ";", "}", "else", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "return", "false", ";", "case", "Match_NearMisses", ":", "ReportNearMisses", "(", "NearMisses", ",", "IDLoc", ",", "Operands", ")", ";", "return", "true", ";", "case", "Match_MnemonicFail"], "ground_truth": [":", "{"], "File": "ARMAsmParser116", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37629, "Length": 171, "Cover_Rate": 0.4584450402144772} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArchExtension", "(", "SMLoc", "L", ")", "{", "static", "const", "struct", "{", "const", "unsigned", "Kind", ";", "const", "FeatureBitset", "ArchCheck", ";", "const", "FeatureBitset", "Features", ";", "}", "Extensions", "[", "]", "=", "{", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "(", "", "|", "", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", "."], "ground_truth": ["getString", "(", ")", ";"], "File": "ARMAsmParser116", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37630, "Length": 269, "Cover_Rate": 0.481216457960644} {"Template_token": ["", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegName", "(", "RegShiftedReg", ".", "SrcReg", ")", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegName", "(", "RegShiftedReg", ".", "ShiftReg", ")", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegName", "(", "RegShiftedImm", ".", "SrcReg", ")", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_ModifiedImmediate", ":", "OS", "<<", "", "<<", "ModImm", ".", "Bits", "<<", "", "<<", "ModImm", ".", "Rot", "<<", "", ";", "break", ";", "case", "k_ConstantPoolImmediate", ":", "OS", "<<", "", "<<", "*", "getConstantPoolImm", "(", ")", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "", "<<", "", "<<", "Bitfield", ".", "LSB", "<<", "", "<<", "Bitfield", ".", "Width", "<<", "", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "RegName", "(", "*", "I", ")", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", "", ";", "break", ";", "}", "case", "k_VectorList", ":", "OS", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "RegName", "(", "VectorList", ".", "RegNum", ")", "<<", "", ";", "break", ";", "case"], "ground_truth": ["k_VectorListAllLanes", ":"], "File": "ARMAsmParser116", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37631, "Length": 282, "Cover_Rate": 0.3051948051948052} {"Template_token": ["", "OS", "<<", "", "<<", "InstSyncBOptToString", "(", "getInstSyncBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_TraceSyncBarrierOpt", ":", "OS", "<<", "", "<<", "TraceSyncBOptToString", "(", "getTraceSyncBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "", ";", "if", "(", "Memory", ".", "BaseRegNum", ")", "OS", "<<", "", "<<", "RegName", "(", "Memory", ".", "BaseRegNum", ")", ";", "if", "(", "Memory", ".", "OffsetImm", ")", "OS", "<<", "", "<<", "*", "Memory", ".", "OffsetImm", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "OS", "<<", "", "<<", "(", "Memory", ".", "isNegative", "?", "", ":", "", ")", "<<", "RegName", "(", "Memory", ".", "OffsetRegNum", ")", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "{", "OS", "<<", "", "<<", "", "(", "Memory", ".", "ShiftType", ")", ";", "OS", "<<", "", "<<", "Memory", ".", "ShiftImm", ";", "}", "if", "(", "Memory", ".", "Alignment", ")", "OS", "<<", "", "<<", "Memory", ".", "Alignment", ";", "OS", "<<", "", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "RegName", "(", "PostIdxReg", ".", "RegNum", ")", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "RegName", "(", "getReg", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegName", "(", "RegShiftedReg", ".", "SrcReg", ")", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "", "<<", "RegName", "(", "RegShiftedReg", ".", "ShiftReg", ")", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegName", "(", "RegShiftedImm", ".", "SrcReg", ")", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_ModifiedImmediate", ":", "OS", "<<", "", "<<", "ModImm", ".", "Bits", "<<", "", "<<", "ModImm", ".", "Rot", "<<", "", ";", "break", ";", "case", "k_ConstantPoolImmediate", ":", "OS", "<<", "", "<<", "*", "getConstantPoolImm", "(", ")", ";", "break", ";", "case", "k_BitfieldDescriptor"], "ground_truth": [":"], "File": "ARMAsmParser116", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37632, "Length": 429, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")"], "ground_truth": ["-", "", ")", ";"], "File": "ARMAsmParser116", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37633, "Length": 237, "Cover_Rate": 0.3767885532591415} {"Template_token": ["", "assert", "(", "CE", "!=", "nullptr", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser117", "Func": "addImm7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37634, "Length": 25, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "void", "addImm7Shift0Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser117", "Func": "addImm7Shift0Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37635, "Length": 21, "Cover_Rate": 0.3387096774193548} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "("], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARMAsmParser117", "Func": "addImm7Shift1Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37636, "Length": 24, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser117", "Func": "addImm7Shift2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37637, "Length": 24, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "assert", "(", "CE", "!=", "nullptr", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE"], "ground_truth": ["->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser117", "Func": "addImm7Shift2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37638, "Length": 25, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "switch", "(", "Kind", ")", "{", "default", ":", "break", ";", "case", "MCK__35_0", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK__35_8", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK__35_16", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK_ModImm", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCExpr", "*", "SOExpr", "=", "Op", ".", "getImm", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", "&&", "Value", "<=", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "&&", "", ")", ";", "}", "break", ";", "case", "MCK_rGPR", ":", "if", "(", "hasV8Ops", "(", ")", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "", ")", "return", "Match_Success", ";", "return", "Match_rGPR", ";", "case", "MCK_GPRPair", ":", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "", ")", ".", "contains", "(", "Op", ".", "getReg", "(", ")"], "ground_truth": [")", ")", "return", "Match_Success", ";"], "File": "ARMAsmParser117", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37639, "Length": 278, "Cover_Rate": 0.8825396825396825} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("], "ground_truth": ["VectorList", ".", "RegNum", ")", ")", ";"], "File": "ARMAsmParser119", "Func": "addVecListOneDOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37640, "Length": 14, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";", "case", "k_MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";", "break", ";", "case", "k_ProcIFlags", ":", "IFlags", "=", "o", ".", "IFlags", ";", "break", ";", "case", "k_ShifterImmediate", ":", "ShifterImm", "=", "o", ".", "ShifterImm", ";", "break", ";", "case", "k_ShiftedRegister", ":", "RegShiftedReg", "=", "o", ".", "RegShiftedReg", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "RegShiftedImm", "=", "o", ".", "RegShiftedImm", ";", "break", ";", "case", "k_RotateImmediate", ":", "RotImm", "=", "o", ".", "RotImm", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "Bitfield", "=", "o"], "ground_truth": [".", "Bitfield", ";"], "File": "ARMAsmParser119", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37641, "Length": 105, "Cover_Rate": 0.375} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "unsigned", "FirstReg", "=", "Reg", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Reg", "!=", "OldReg", "+", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Count", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly"], "ground_truth": [")", ")", "{"], "File": "ARMAsmParser119", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37642, "Length": 172, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "}", "case", "k_Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "", "<<", "(", "ShifterImm", ".", "isASR", "?", "", ":", "", ")", "<<", "", "<<", "ShifterImm", ".", "Imm", "<<", "", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "", "(", "", "(", "RegShiftedReg", ".", "ShiftImm", ")", ")", "<<", "", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "", "<<", "", "(", "RegShiftedReg", ".", "ShiftImm", ")", "<<", "", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "", "(", "", "(", "RegShiftedImm", ".", "ShiftImm", ")", ")", "<<", "", "<<", "", "(", "RegShiftedImm", ".", "ShiftImm", ")", "<<", "", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "", "<<", "", "<<", "(", "RotImm", ".", "Imm", "*", "", ")", "<<", "", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "", "<<", "", "<<", "Bitfield", ".", "LSB", "<<", "", "<<", "Bitfield", ".", "Width", "<<", "", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", "", ";", "break", ";", "}", "case", "k_VectorList", ":", "OS", "<<", "", "<<", "VectorList", ".", "Count", "<<", "", "<<", "VectorList", ".", "RegNum", "<<", "", ";", "break", ";", "case", "k_Token", ":", "OS", "<<", "", "<<", "getToken", "(", ")", "<<", "", ";", "break", ";", "case"], "ground_truth": ["k_VectorIndex", ":"], "File": "ARMAsmParser119", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37643, "Length": 280, "Cover_Rate": 0.41297935103244837} {"Template_token": ["", "unsigned", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "assert", "(", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser120", "Func": "addMveSaturateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37644, "Length": 24, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "AsmParser", "(", "MCSubtargetInfo", "&", "_STI", ",", "MCAsmParser", "&", "_Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "_STI", ")", ",", "Parser", "(", "_Parser", ")", ",", "MII", "(", "MII", ")", ",", "UC", "(", "_Parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "="], "ground_truth": ["~", "", ";"], "File": "ARMAsmParser122", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37645, "Length": 81, "Cover_Rate": 0.9418604651162791} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet", "=", "false"], "ground_truth": [";"], "File": "ARMAsmParser122", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37646, "Length": 130, "Cover_Rate": 0.3080568720379147} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&"], "ground_truth": ["Value", "<=", "", ")", ";"], "File": "ARMAsmParser122", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37647, "Length": 53, "Cover_Rate": 0.6625} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "", "&&", "Value", "<", "", ")", "||", "(", "Value", ">=", "", "&&"], "ground_truth": ["Value", "<=", "", ")", ";"], "File": "ARMAsmParser122", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37648, "Length": 30, "Cover_Rate": 0.375} {"Template_token": ["", "bool", "AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "MCInst", "Inst", ";", "unsigned", "MatchResult", ";", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "if", "(", "wasInITBlock", "&&", "hasV8Ops", "(", ")", "&&", "isThumb", "(", ")", "&&", "!", "isV8EligibleForIT", "(", "&", "Inst", ")", ")", "{", "Warning", "(", "IDLoc", ",", "", ")", ";", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "uint64_t", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case"], "ground_truth": ["Match_MnemonicFail", ":"], "File": "ARMAsmParser122", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37649, "Length": 320, "Cover_Rate": 0.49612403100775193} {"Template_token": ["", "if", "(", "!", "CE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "Val", "=", "INT32_MIN", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "bool", "haveEaten", "=", "false", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "haveEaten", "=", "true", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isAdd", "=", "false", ";", "haveEaten", "="], "ground_truth": ["true", ";"], "File": "ARMAsmParser122", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37650, "Length": 127, "Cover_Rate": 0.39197530864197533} {"Template_token": ["", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "RegName", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "Encoding", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Encoding", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateBankedReg", "(", "Encoding", ","], "ground_truth": ["S", ")", ")", ";"], "File": "ARMAsmParser122", "Func": "parseBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37651, "Length": 306, "Cover_Rate": 0.884393063583815} {"Template_token": ["", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "LSBExpr", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "LSBExpr", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LSBExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "LSB", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "LSB", "<", "", "||", "LSB", ">", "", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return"], "ground_truth": ["MatchOperand_ParseFail", ";"], "File": "ARMAsmParser122", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37652, "Length": 126, "Cover_Rate": 0.31265508684863524} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "WidthExpr", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "WidthExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "WidthExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Width", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Width", "<", "", "||", "Width", ">", "", "-", "LSB", ")", "{", "Error", "(", "E", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateBitfield", "(", "LSB", ",", "Width", ",", "S", ",", "EndLoc", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser122", "Func": "parseBitfield", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37653, "Length": 168, "Cover_Rate": 0.41687344913151364} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "", "||", "CE", "->", "getValue", "(", ")", ">", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->"], "ground_truth": ["getValue", "(", ")", ";"], "File": "ARMAsmParser122", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37654, "Length": 78, "Cover_Rate": 0.38613861386138615} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";", "if", "(", "Reg", "==", "-", ""], "ground_truth": [")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser122", "Func": "parseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37655, "Length": 38, "Cover_Rate": 0.3877551020408163} {"Template_token": ["", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "parseLiteralValues", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", "||", "IDVal", "==", "", ")", "return", "parseLiteralValues", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirective", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCode", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveSyntax", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveCantUnwind", "(", "DirectiveID", "."], "ground_truth": ["getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser122", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37656, "Length": 213, "Cover_Rate": 0.3266871165644172} {"Template_token": ["", "}", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Name", "!=", "Name", ")", "continue", ";", "if", "(", "!", "Extension", ".", "Features", ")", "report_fatal_error", "(", "", "+", "Name", ")", ";", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "return", "false", ";", "}", "uint64_t", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")"], "ground_truth": ["&", "Extension", ".", "Features", ")", ";"], "File": "ARMAsmParser122", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37657, "Length": 98, "Cover_Rate": 0.3967611336032389} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}", "assert", "(", "Section", "&&", "", ")"], "ground_truth": [";"], "File": "ARMAsmParser122", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37658, "Length": 38, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveEven", "(", "SMLoc", "L", ")", "{", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "TokError", "(", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser122", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37659, "Length": 111, "Cover_Rate": 0.9910714285714286} {"Template_token": ["", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "TokError", "(", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Lex", "(", ")", ";", "MCSymbol", "*", "Alias", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "getTargetStreamer", "(", ")", ".", "emitThumbSet", "(", "Alias", ",", "Value", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser122", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37660, "Length": 61, "Cover_Rate": 0.3696969696969697} {"Template_token": ["", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", "&&", "isVmovf", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", "&&", "isFconst", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser122", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37661, "Length": 143, "Cover_Rate": 0.33178654292343385} {"Template_token": ["", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ISBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Opt", "=", ""], "ground_truth": ["+", "Val", ";"], "File": "ARMAsmParser122", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37662, "Length": 126, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCondCode", "(", "", "(", "CC", ")", ",", "S", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser122", "Func": "parseITCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37663, "Length": 195, "Cover_Rate": 0.7276119402985075} {"Template_token": ["", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", ")", ")", "Opt", "=", "~", "", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*"], "ground_truth": ["MemBarrierID", ";"], "File": "ARMAsmParser122", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37664, "Length": 281, "Cover_Rate": 0.589098532494759} {"Template_token": ["", "unsigned", "Opt", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "!", "hasV8Ops", "(", ")", "&&", "(", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", "||", "Opt", "==", "", ")", ")", "Opt", "=", "~", "", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "MemBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "MemBarrierID", ")", ")", "{", "Error", "(", "Loc"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser122", "Func": "parseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37665, "Length": 303, "Cover_Rate": 0.6352201257861635} {"Template_token": ["", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Mask", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "isMClass", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mask", ".", "lower", "(", ")", ";", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasThumb2DSP", "(", ")", "&&", "(", "FlagsVal", "&", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal"], "ground_truth": ["=", "", ";"], "File": "ARMAsmParser122", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37666, "Length": 445, "Cover_Rate": 0.6909937888198758} {"Template_token": ["", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "Low", "||", "Val", ">", "High", ")", "{", "Error", "(", "Loc", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser122", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37667, "Length": 128, "Cover_Rate": 0.40634920634920635} {"Template_token": ["", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return"], "ground_truth": ["MatchOperand_ParseFail", ";"], "File": "ARMAsmParser122", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37668, "Length": 136, "Cover_Rate": 0.43174603174603177} {"Template_token": ["", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "", "ShiftTy", "=", "", ";", "unsigned", "ShiftImm", "=", "", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseMemRegOffsetShift", "(", "ShiftTy", ",", "ShiftImm", ")", ")", "return", "MatchOperand_ParseFail", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreatePostIdxReg", "(", "Reg", ",", "isAdd", ",", "ShiftTy", ",", "ShiftImm", ",", "S", ",", "E", ")", ")", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "ARMAsmParser122", "Func": "parsePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37669, "Length": 101, "Cover_Rate": 0.4334763948497854} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "IFlags", "|=", "Flag", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateProcIFlags", "(", "("], "ground_truth": ["", ")", "IFlags", ",", "S", ")", ")", ";"], "File": "ARMAsmParser122", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37670, "Length": 160, "Cover_Rate": 0.8121827411167513} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "if", "(", "IFlagsStr", "!=", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size"], "ground_truth": ["(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMAsmParser122", "Func": "parseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37671, "Length": 70, "Cover_Rate": 0.3553299492385787} {"Template_token": ["", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "RC", "=", "&", "MCRegisterClasses", "[", "", "]", ";", "else", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "EReg", ",", "Reg", ")", ")", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "AfterMinusLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "EndReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "EndReg", "==", "-", "", ")", "return", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "RC", "->", "contains", "(", "EndReg", ")", ")", "return", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "if", "(", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ">", "MRI", "->", "getEncodingValue", "(", "EndReg", ")", ")", "return", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "while", "(", "Reg", "!=", "EndReg", ")", "{", "Reg", "=", "getNextRegister", "(", "Reg", ")", ";", "EReg", "=", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "(", "EReg", ",", "Reg", ")", ")", ";", "}", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "="], "ground_truth": ["Reg", ";"], "File": "ARMAsmParser122", "Func": "parseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37672, "Length": 284, "Cover_Rate": 0.32681242807825084} {"Template_token": ["", "if", "(", "ShiftName", "!=", "", "&&", "ShiftName", "!=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", "&&", "Val", "!=", "", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateRotImm", "(", "Val"], "ground_truth": [",", "S", ",", "EndLoc", ")", ")", ";"], "File": "ARMAsmParser122", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37673, "Length": 204, "Cover_Rate": 0.7756653992395437} {"Template_token": ["", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")"], "ground_truth": [",", "S", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser122", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37674, "Length": 93, "Cover_Rate": 0.6118421052631579} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseSetEndImm", "(", "OperandVector", "&", "Operands", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-"], "ground_truth": ["", ")", "{"], "File": "ARMAsmParser122", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37675, "Length": 108, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isASR", ")", "{", "if", "(", "Val", "<", "", "||", "Val", ">", "", ")", "{", "Error", "(", "ExLoc", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser122", "Func": "parseShifterImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37676, "Length": 179, "Cover_Rate": 0.49584487534626037} {"Template_token": ["", "if", "(", "parseVectorLane", "(", "LaneKind", ",", "LaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", ";", "else", "if", "(", "Spacing", "==", "", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "AfterMinusLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "EndReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "EndReg", "==", "-", "", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Reg", ">", "EndReg", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Count", "+=", "EndReg", "-", "Reg", ";", "Reg", "=", "EndReg", ";", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", ";", "else", "if", "(", "Spacing", "==", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Reg", ";", "Count", "+=", "", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "LaneLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "LaneLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "continue", ";", "}", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", "+", "(", "Reg", "==", "OldReg", "+", "", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "Spacing", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Count", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex"], "ground_truth": [";"], "File": "ARMAsmParser122", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37677, "Length": 500, "Cover_Rate": 0.3819709702062643} {"Template_token": ["", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Reg", ">", "EndReg", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "AfterMinusLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Count", "+=", "EndReg", "-", "Reg", ";", "Reg", "=", "EndReg", ";", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", ";", "else", "if", "(", "Spacing", "==", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Reg", ";", "Count", "+=", "", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "LaneLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "LaneLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "continue", ";", "}", "if", "(", "!", "Spacing", ")", "Spacing", "=", "", "+", "(", "Reg", "==", "OldReg", "+", "", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "Spacing", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Count", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "EndLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser122", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37678, "Length": 464, "Cover_Rate": 0.3544690603514133} {"Template_token": ["", "if", "(", "(", "(", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", ")", "||", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", ")", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getReg", "(", ")", "==", "", "&&", "(", "(", "Mnemonic", "==", "", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isReg", "(", ")", ")", "||", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isImm0_1020s4", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isImm", "(", ")", ")", "{", "if", "(", "inITBlock", "(", ")", "&&", "isLowRegister", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getReg", "(", ")", ")", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isImm0_7", "(", ")", ")", "return", "false", ";", "if", "(", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "getReg", "(", ")", "!=", "", "&&", "static_cast", "<", "Operand", "&", ">", "(", "*", "Operands", "[", "", "]", ")", ".", "isT2SOImm"], "ground_truth": ["(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser122", "Func": "shouldOmitCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37679, "Length": 332, "Cover_Rate": 0.33166833166833165} {"Template_token": ["", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "", "ShiftTy", "=", "StringSwitch", "<", "", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ShiftTy", "==", "", ")", "return", "", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "Operand", ">", "PrevOp", "(", "(", "Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ".", "release", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "", ";", "int", "ShiftReg", "=", "", ";", "if", "(", "ShiftTy", "==", "", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "nullptr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "if", "(", "Imm", "==", "", ")", "ShiftTy", "=", "", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "SMLoc", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "ShiftReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "ShiftReg", "==", "-", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "-", "", ";", "}", "}", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "-", "", ";", "}", "}", "if", "(", "ShiftReg", "&&", "ShiftTy", "!=", "", ")", "Operands", ".", "push_back", "(", "Operand", "::", "CreateShiftedRegister", "(", "ShiftTy", ",", "SrcReg", ",", "ShiftReg", ",", "Imm", ",", "S", ",", "EndLoc", ")", ")", ";", "else", "Operands", ".", "push_back", "(", "Operand", "::", "CreateShiftedImmediate", "(", "ShiftTy", ",", "SrcReg", ",", "Imm", ",", "S", ",", "EndLoc", ")", ")", ";", "return"], "ground_truth": ["", ";"], "File": "ARMAsmParser122", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37680, "Length": 496, "Cover_Rate": 0.8551724137931035} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", ""], "ground_truth": [")", "{"], "File": "ARMAsmParser123", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37681, "Length": 39, "Cover_Rate": 0.582089552238806} {"Template_token": ["", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "{", "Error", "(", "ExtLoc", ",", "", "+", "Name", "+", "", "", ")", ";", "return", "false", ";", "}", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ";", "uint64_t", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "(", "Features", ")", ";", "return", "false", ";", "}", "Error", "(", "ExtLoc", ",", "", "+"], "ground_truth": ["Name", ")", ";"], "File": "ARMAsmParser123", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37682, "Length": 94, "Cover_Rate": 0.3298245614035088} {"Template_token": ["", "Error", "(", "FPUNameLoc", ",", "", ")", ";", "return", "false", ";", "}", "for", "(", "auto", "Feature", ":", "Features", ")", "STI", ".", "ApplyFeatureFlag", "(", "Feature", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", "."], "ground_truth": ["getFeatureBits", "(", ")", ")", ")", ";"], "File": "ARMAsmParser123", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37683, "Length": 37, "Cover_Rate": 0.3135593220338983} {"Template_token": ["", "StringRef", "FPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "FPU", ")", ";", "std", "::", "vector", "<", "const", "char", "*", ">", "Features", ";", "if", "(", "!", "", "(", "ID", ",", "Features", ")", ")", "{", "Error", "(", "FPUNameLoc", ",", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser123", "Func": "parseDirectiveFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37684, "Length": 54, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveObjectArch", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser123", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37685, "Length": 53, "Cover_Rate": 0.3028571428571429} {"Template_token": ["", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitObjectArch", "(", "ID", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser123", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37686, "Length": 99, "Cover_Rate": 0.5657142857142857} {"Template_token": ["", "const", "auto", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "if", "(", "IsMachO", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Tok", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser124", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37687, "Length": 168, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "unsigned", "CC", "=", "CondCodeFromString", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "if", "(", "isMnemonicVPTPredicable", "(", "Mnemonic", ",", "ExtraToken", ")", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ")", "{", "unsigned", "CC", "=", "VectorCondCodeFromString", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "VPTPredicationCode", "=", "CC", ";", "}", "return", "Mnemonic", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "ITMask", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", ")", ";", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "", ")", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "ITMask", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", ")", ";", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Mnemonic", ".", "startswith"], "ground_truth": ["(", "", ")", ")", "{"], "File": "ARMAsmParser125", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37688, "Length": 472, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "Operand", "*", "Op", "=", "(", "Operand", "*", ")", "Operands", "[", "", "]", ";", "if", "(", "!", "IsVector", "&&", "!", "Op", "->", "isRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "IsVector", "&&", "!", "Op", "->", "isDPRRegList", "(", ")", ")", "return", "Error", "(", "L"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser129", "Func": "parseDirectiveRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37689, "Length": 52, "Cover_Rate": 0.37410071942446044} {"Template_token": ["", "}", "if", "(", "ExtraToken", "!=", "", "&&", "(", "isThumb", "(", ")", "||", "ExtraToken", "!=", "", ")", ")", "{", "SMLoc", "Loc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Start", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExtraToken", ",", "Loc", ")", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "CarrySetting", "&&", "shouldOmitCCOutOperand", "(", "Mnemonic", ",", "Operands", ")", ")", "{", "Operand", "*", "Op", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "delete", "Op", ";", "}", "if", "(", "!", "isThumb", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", "{", "Operand", "*", "Op", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "delete", "Op", ";", "}", "if", "(", "!", "isThumb", "(", ")", "&&", "Operands", ".", "size", "(", ")", ">", "", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", "{", "bool", "isLoad", "=", "(", "Mnemonic", "==", "", ")", ";", "unsigned", "Idx", "=", "isLoad", "?", "", ":", "", ";", "Operand", "*", "Op1", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "Idx", "]", ")", ";", "Operand", "*", "Op2", "=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "Idx", "+", "", "]", ")", ";", "const", "MCRegisterClass", "&", "MRC", "=", "MRI", "->", "getRegClass", "(", "", ")", ";", "if", "(", "Op1", "->", "isReg", "(", ")", "&&", "Op2", "->", "isReg", "(", ")", "&&", "MRC", ".", "contains", "(", "Op1", "->", "getReg", "(", ")", ")", "&&", "MRC", ".", "contains", "(", "Op2", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg1", "=", "Op1", "->", "getReg", "(", ")", ";", "unsigned", "Reg2", "=", "Op2", "->", "getReg", "(", ")", ";", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Reg1", ")", ";", "unsigned", "Rt2", "=", "MRI", "->"], "ground_truth": ["getEncodingValue", "(", "Reg2", ")", ";"], "File": "ARMAsmParser129", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37690, "Length": 452, "Cover_Rate": 0.375103734439834} {"Template_token": ["", "bool", "isAddrMode3", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser12", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37691, "Length": 62, "Cover_Rate": 0.6458333333333334} {"Template_token": ["", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "Val", ">", "-", "", "&&"], "ground_truth": ["Val", "<", "", ";"], "File": "ARMAsmParser12", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37692, "Length": 40, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", ""], "ground_truth": [")", ")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser12", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37693, "Length": 47, "Cover_Rate": 0.47474747474747475} {"Template_token": ["", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMAsmParser12", "Func": "isAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37694, "Length": 66, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "isMemImm12Offset", "(", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser12", "Func": "isMemImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37695, "Length": 58, "Cover_Rate": 0.6590909090909091} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "", "||", "Memory", ".", "Alignment", "!=", "", ")", "return", "false", ";", "if", "(", "Memory", ".", "BaseRegNum", "==", "", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "false", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "INT32_MIN", ")", "||", "(", "Val"], "ground_truth": [">", "-", "", "&&", "Val", "<", "", ")", ";"], "File": "ARMAsmParser12", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37696, "Length": 72, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "", "&&", "Val", "<", "", ")", "||"], "ground_truth": ["(", "Val", "==", "INT32_MIN", ")", ";"], "File": "ARMAsmParser12", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37697, "Length": 29, "Cover_Rate": 0.35802469135802467} {"Template_token": ["", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case"], "ground_truth": ["Match_ConversionFail", ":"], "File": "ARMAsmParser12", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37698, "Length": 84, "Cover_Rate": 0.3088235294117647} {"Template_token": ["", "return", "true", ";", "}", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser12", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37699, "Length": 146, "Cover_Rate": 0.5367647058823529} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", "||", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "return", "Error", "(", "Loc", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Amount", "=", "", ";", "if", "(", "St", "!=", "", ")", "{", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "("], "ground_truth": ["Expr", ")", ";"], "File": "ARMAsmParser12", "Func": "parseMemRegOffsetShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37700, "Length": 224, "Cover_Rate": 0.6204986149584487} {"Template_token": ["", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "if", "(", "Flags", "==", "", "||", "Flags", "==", "", ")", "Flags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "SpecReg", "==", "", ")", "FlagsVal", "|=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "ARMAsmParser12", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37701, "Length": 224, "Cover_Rate": 0.40950639853747717} {"Template_token": ["", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "StringRef", "Mask", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "isMClass", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mask", ".", "lower", "(", ")", ";", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "if", "(", "Flags", "==", "", "||", "Flags", "==", "", ")", "Flags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "SpecReg", "==", "", ")", "FlagsVal", "|=", "", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser12", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37702, "Length": 506, "Cover_Rate": 0.9250457038391224} {"Template_token": ["", "case", "AsmToken", "::", "Identifier", ":", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "equals_lower", "(", "", ")", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Colon", ":", "{", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*"], "ground_truth": ["SubExprVal", ";"], "File": "ARMAsmParser12", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37703, "Length": 403, "Cover_Rate": 0.7183600713012478} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser12", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37704, "Length": 200, "Cover_Rate": 0.35650623885918004} {"Template_token": ["", "int", "EndReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "EndReg", "==", "-", "", ")", "return", "Error", "(", "EndLoc", ",", "", ")", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "RC", "->", "contains", "(", "EndReg", ")", ")", "return", "Error", "(", "EndLoc", ",", "", ")", ";", "if", "(", "getRegisterNumbering", "(", "Reg", ")", ">", "getRegisterNumbering", "(", "EndReg", ")", ")", "return", "Error", "(", "EndLoc", ",", "", ")", ";", "while", "(", "Reg", "!=", "EndReg", ")", "{", "Reg", "=", "getNextRegister", "(", "Reg", ")", ";", "Registers", ".", "push_back", "(", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", "(", "Reg", ",", "RegLoc", ")", ")", ";", "}", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "const", "AsmToken", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "bool", "isQReg", "=", "false", ";", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "{", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "isQReg", "=", "true", ";", "}", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "if", "(", "getRegisterNumbering", "(", "Reg", ")", "<", "getRegisterNumbering", "(", "OldReg", ")", ")", "{", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ")", "Warning", "(", "RegLoc", ",", "", ")", ";", "else", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "}", "if", "(", "getRegisterNumbering", "(", "Reg", ")", "==", "getRegisterNumbering", "(", "OldReg", ")", ")", "{", "Warning", "(", "RegLoc", ",", "", "+", "RegTok", ".", "getString", "(", ")", "+", "", ")", ";", "continue", ";", "}", "if", "(", "RC", "!=", "&", "MCRegisterClasses", "[", "", "]", "&&", "Reg", "!=", "OldReg", "+", "", ")", "return"], "ground_truth": ["Error", "(", "RegLoc", ",", "", ")", ";"], "File": "ARMAsmParser12", "Func": "parseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37705, "Length": 325, "Cover_Rate": 0.40574282147315854} {"Template_token": ["", "OS", "<<", "", "<<", "CondCodeToString", "(", "getCondCode", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_CCOut", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "k_ITCondMask", ":", "{", "static", "const", "char", "*", "MaskStr", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "assert", "(", "(", "ITMask", ".", "Mask", "&", "", ")", "==", "ITMask", ".", "Mask", ")", ";", "OS", "<<", "", "<<", "MaskStr", "[", "ITMask", ".", "Mask", "]", "<<", "", ";", "break", ";", "}", "case", "k_CoprocNum", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocReg", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "k_CoprocOption", ":", "OS", "<<", "", "<<", "CoprocOption", ".", "Val", "<<", "", ";", "break", ";", "case", "k_MSRMask", ":", "OS", "<<", "", "<<", "getMSRMask", "(", ")", "<<", "", ";", "break", ";", "case", "k_Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "", "<<", "", "<<", "Memory", ".", "BaseRegNum", ";", "OS", "<<", "", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "", ":", "", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "", ")", "OS", "<<", "", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", ""], "ground_truth": ["(", "", "<<", "i", ")", ";"], "File": "ARMAsmParser12", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37706, "Length": 314, "Cover_Rate": 0.4638109305760709} {"Template_token": ["", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "ITMask", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser12", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37707, "Length": 247, "Cover_Rate": 0.36976047904191617} {"Template_token": ["", "case", "", ":", "{", "unsigned", "Rt", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "getRegisterNumbering", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "lsb", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "widthm1", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "widthm1", ">=", "", "-", "lsb", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "return", "false", ";", "}", "case", "", ":", "{", "unsigned", "Rn", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "hasWritebackToken", "=", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", "==", "", ")", ";", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "Rn", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "+", "hasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "!", "listContainsBase", "&&", "!", "hasWritebackToken", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "listContainsBase", "&&", "hasWritebackToken", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser12", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37708, "Length": 459, "Cover_Rate": 0.4766355140186916} {"Template_token": ["", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "-", "Value", ")", "!="], "ground_truth": ["-", "", ";"], "File": "ARMAsmParser131", "Func": "isARMSOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37709, "Length": 52, "Cover_Rate": 0.8524590163934426} {"Template_token": ["", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "", "(", "-", "Value", ")", "!=", "-"], "ground_truth": ["", ";"], "File": "ARMAsmParser131", "Func": "isARMSOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37710, "Length": 19, "Cover_Rate": 0.3114754098360656} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser131", "Func": "isT2SOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37711, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "VectorList"], "ground_truth": [".", "RegNum", ")", ")", ";"], "File": "ARMAsmParser131", "Func": "isVecListDPairSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37712, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "StringRef", "Mask", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "isMClass", "(", ")", ")", "{", "std", "::", "string", "Name", "=", "Mask", ".", "lower", "(", ")", ";", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty"], "ground_truth": ["(", ")", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser131", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37713, "Length": 363, "Cover_Rate": 0.6685082872928176} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "const", "MCExpr", "*", "LaneIndex", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "LaneIndex", ")", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "LaneIndex", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser131", "Func": "parseVectorLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37714, "Length": 77, "Cover_Rate": 0.3168724279835391} {"Template_token": ["", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "E", ";"], "File": "ARMAsmParser13", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37715, "Length": 20, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "Op", "->", "Mem", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Mem", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Op", "->", "Mem", ".", "Preindexed", "=", "Preindexed", ";", "Op", "->", "Mem", ".", "Postindexed", "=", "Postindexed", ";", "Op", "->", "Mem", ".", "Negative", "=", "Negative", ";", "Op", "->", "Mem", ".", "Writeback", "=", "Writeback", ";", "Op", "->", "StartLoc", "="], "ground_truth": ["S", ";"], "File": "ARMAsmParser13", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37716, "Length": 54, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "Op", "->", "Kind", "=", "Memory", ";", "Op", "->", "Mem", ".", "BaseRegNum", "=", "BaseRegNum", ";", "Op", "->", "Mem", ".", "OffsetIsReg", "=", "OffsetIsReg", ";", "Op", "->", "Mem", ".", "Offset", "=", "Offset", ";", "Op", "->", "Mem", ".", "OffsetRegNum", "=", "OffsetRegNum", ";", "Op", "->", "Mem", ".", "OffsetRegShifted", "=", "OffsetRegShifted", ";", "Op", "->", "Mem", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Mem", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Op", "->", "Mem", ".", "Preindexed", "=", "Preindexed", ";", "Op", "->", "Mem", ".", "Postindexed", "=", "Postindexed", ";", "Op", "->", "Mem", ".", "Negative", "=", "Negative", ";", "Op", "->", "Mem", ".", "Writeback", "=", "Writeback", ";", "Op", "->", "StartLoc", "="], "ground_truth": ["S", ";"], "File": "ARMAsmParser13", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37717, "Length": 100, "Cover_Rate": 0.5847953216374269} {"Template_token": ["", "const", "MCExpr", "*", "getImm", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Immediate", "&&", "", ")", ";", "return", "Imm", ".", "Val"], "ground_truth": [";"], "File": "ARMAsmParser13", "Func": "getImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37718, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "assert", "(", "Kind", "==", "Register"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser13", "Func": "getReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37719, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "assert", "(", "Kind", "==", "Register", "&&", "", ")", ";", "return", "Reg", "."], "ground_truth": ["RegNum", ";"], "File": "ARMAsmParser13", "Func": "getReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37720, "Length": 14, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "StringRef", "getToken", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Token", "&&", "", ")", ";", "return", "StringRef", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length"], "ground_truth": [")", ";"], "File": "ARMAsmParser13", "Func": "getToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37721, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "return", "StringRef", "(", "Tok", ".", "Data", ","], "ground_truth": ["Tok", ".", "Length", ")", ";"], "File": "ARMAsmParser13", "Func": "getToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37722, "Length": 12, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["Register", ";"], "File": "ARMAsmParser13", "Func": "isReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37723, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["Register", ";"], "File": "ARMAsmParser13", "Func": "isReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37724, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isToken", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMAsmParser13", "Func": "isToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37725, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["Token", ";"], "File": "ARMAsmParser13", "Func": "isToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37726, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "RegisterAsmParser", "<", "AsmParser", ">", "X", "(", "TheTarget", ")", ";", "RegisterAsmParser", "<", "AsmParser", ">", "Y", "(", "TheThumbTarget", ")", ";", "LLVMInitializeAsmLexer", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser13", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37727, "Length": 22, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "const", "StringRef", "&", "Mnemonic", "=", "Op0", ".", "getToken", "(", ")", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{", "Inst", "=", "MCInst", "(", ")", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser13", "Func": "MatchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37728, "Length": 138, "Cover_Rate": 0.7379679144385026} {"Template_token": ["", "bool", "AsmParser", "::", "MatchInstruction", "(", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCInst", "&", "Inst", ")", "{", "Operand", "&", "Op0", "=", "*", "(", "Operand", "*", ")", "Operands", "[", "", "]", ";", "assert", "(", "Op0", ".", "Kind", "==", "Operand", "::", "Token", "&&", "", ")", ";", "const", "StringRef", "&", "Mnemonic", "=", "Op0", ".", "getToken", "(", ")", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{", "Inst", "=", "MCInst", "(", ")", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "", ")", ")", ";"], "File": "ARMAsmParser13", "Func": "MatchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37729, "Length": 153, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "return", "-"], "ground_truth": ["", ";"], "File": "ARMAsmParser13", "Func": "MatchRegisterName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37730, "Length": 234, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", "", ")", "return", "", ";", "else", "if", "(", "Name", "==", "", "||", "Name", "==", ""], "ground_truth": [")", "return", "", ";"], "File": "ARMAsmParser13", "Func": "MatchRegisterName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37731, "Length": 167, "Cover_Rate": 0.6117216117216118} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "int", "RegNum", ";", "RegNum", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNum", "==", "-", "", ")", "return", "true", ";", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser13", "Func": "MaybeParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37732, "Length": 63, "Cover_Rate": 0.375} {"Template_token": ["", "else", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveCode", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "ParseDirectiveSyntax"], "ground_truth": ["(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser13", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37733, "Length": 68, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "unified_syntax", "=", "false", ";", "}", "else", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser13", "Func": "ParseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37734, "Length": 52, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "StringRef", "ATTRIBUTE_UNUSED", "SymbolName", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser13", "Func": "ParseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37735, "Length": 78, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "bool", "AsmParser", "::", "ParseDirectiveWord", "(", "unsigned", "Size", ",", "SMLoc", "L", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "for", "(", ";", ";", ")", "{", "const", "MCExpr", "*", "Value", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression"], "ground_truth": ["(", "Value", ")", ")", "return", "true", ";"], "File": "ARMAsmParser13", "Func": "ParseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37736, "Length": 51, "Cover_Rate": 0.4180327868852459} {"Template_token": ["", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")"], "ground_truth": [")", "return", "Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser13", "Func": "ParseDirectiveWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37737, "Length": 67, "Cover_Rate": 0.5491803278688525} {"Template_token": ["", "int", "BaseRegNum", "=", "Op", "->", "getReg", "(", ")", ";", "bool", "Preindexed", "=", "false", ";", "bool", "Postindexed", "=", "false", ";", "bool", "OffsetIsReg", "=", "false", ";", "bool", "Negative", "=", "false", ";", "bool", "Writeback", "=", "false", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Preindexed", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "int", "OffsetRegNum", ";", "bool", "OffsetRegShifted", ";", "enum", "ShiftType", "ShiftType", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "const", "MCExpr", "*", "Offset", ";", "if", "(", "ParseMemoryOffsetReg", "(", "Negative", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Offset", ",", "OffsetIsReg", ",", "OffsetRegNum", ",", "E", ")", ")", "return", "true", ";", "const", "AsmToken", "&", "RBracTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "RBracTok", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "RBracTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "E", "=", "RBracTok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "E", "=", "ExclaimTok", ".", "getLoc", "(", ")", ";", "Writeback", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "Operand", "::", "CreateMem", "(", "Op", ",", "BaseRegNum", ",", "OffsetIsReg", ",", "Offset", ",", "OffsetRegNum", ",", "OffsetRegShifted", ",", "ShiftType"], "ground_truth": [",", "ShiftAmount", ",", "Preindexed", ",", "Postindexed", ",", "Negative", ",", "Writeback", ",", "S", ",", "E", ")", ";"], "File": "ARMAsmParser13", "Func": "ParseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37738, "Length": 234, "Cover_Rate": 0.44656488549618323} {"Template_token": ["", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operand", "::", "CreateImm", "(", "Op", ",", "IdVal", ",", "S", ",", "E", ")", ";", "return", "false", ";", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Op", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Op", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression"], "ground_truth": ["(", "ImmVal", ")", ")", "return", "true", ";"], "File": "ARMAsmParser13", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37739, "Length": 134, "Cover_Rate": 0.5583333333333333} {"Template_token": ["", "bool", "AsmParser", "::", "ParseOperand", "(", "OwningPtr", "<", "Operand", ">", "&", "Op", ")", "{", "SMLoc", "S", ",", "E", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "if", "(", "!", "MaybeParseRegister", "(", "Op", ",", "true", ")", ")", "return", "false", ";", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operand", "::", "CreateImm", "(", "Op", ",", "IdVal", ",", "S", ",", "E", ")", ";", "return", "false", ";", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Op", ")"], "ground_truth": [";"], "File": "ARMAsmParser13", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37740, "Length": 128, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "AsmParser", "::", "ParseRegisterList", "(", "OwningPtr", "<", "Operand", ">", "&", "Op", ")", "{", "SMLoc", "S", ",", "E", ";", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LCurly", ")", "&&", "", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "RegLoc", "=", "RegTok", ".", "getLoc", "(", ")", ";", "if", "(", "RegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "int", "RegNum", "=", "MatchRegisterName", "(", "RegTok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNum", "==", "-", "", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "RegList", "=", "", "<<", "RegNum", ";", "int", "HighRegNum"], "ground_truth": ["=", "RegNum", ";"], "File": "ARMAsmParser13", "Func": "ParseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37741, "Length": 138, "Cover_Rate": 0.4233128834355828} {"Template_token": ["", "const", "StringRef", "&", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsl", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Asr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "Rrx", ")", "return", "false", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error"], "ground_truth": ["(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser13", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37742, "Length": 138, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "addVecListTwoDOperands", "(", "MCInst", "&", "Inst"], "ground_truth": [",", "unsigned", "N", ")", "const", "{"], "File": "ARMAsmParser16", "Func": "addVecListTwoDOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37743, "Length": 12, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "AsmParser", "::", "cvtVLDwbFixed", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListTwoDOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "("], "ground_truth": ["Inst", ",", "", ")", ";"], "File": "ARMAsmParser16", "Func": "cvtVLDwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37744, "Length": 70, "Cover_Rate": 0.7608695652173914} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListTwoDOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser16", "Func": "cvtVSTwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37745, "Length": 57, "Cover_Rate": 0.5181818181818182} {"Template_token": ["", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";", "else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ";", "}", "else", "CanAcceptPredicationCode"], "ground_truth": ["=", "true", ";"], "File": "ARMAsmParser18", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37746, "Length": 142, "Cover_Rate": 0.3148558758314856} {"Template_token": ["", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";", "else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ";", "}", "else", "CanAcceptPredicationCode", "="], "ground_truth": ["true", ";"], "File": "ARMAsmParser18", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37747, "Length": 138, "Cover_Rate": 0.30598669623059865} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveAlign", "(", "SMLoc", "L", ")", "{", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "", ",", "", ")", ";", "else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "", ",", "", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser19", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37748, "Length": 74, "Cover_Rate": 0.9024390243902439} {"Template_token": ["", "if", "(", "!", "Ret", ".", "hasValue", "(", ")", ")", "{", "Error", "(", "TagLoc", ",", "", "+", "Name", ")", ";", "return", "false", ";", "}", "Tag", "=", "Ret", ".", "getValue", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "AttrExpr", ";", "TagLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "AttrExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "AttrExpr", ")", ";", "if", "(", "check", "(", "!", "CE", ",", "TagLoc", ",", "", ")", ")", "return", "true", ";", "Tag", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ",", "", ")", ")", "return", "true", ";", "StringRef", "StringValue", "=", "", ";", "bool", "IsStringValue", "=", "false", ";", "int64_t", "IntegerValue", "=", "", ";", "bool", "IsIntegerValue", "=", "false", ";", "if", "(", "Tag", "==", "", "||", "Tag", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "if", "(", "Tag", "==", "", ")", "{", "IsStringValue", "=", "true", ";", "IsIntegerValue", "=", "true", ";", "}", "else", "if", "(", "Tag", "<", "", "||", "Tag", "%", "", "==", "", ")", "IsIntegerValue", "=", "true", ";", "else", "if", "(", "Tag", "%", "", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMAsmParser19", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37749, "Length": 209, "Cover_Rate": 0.3950850661625709} {"Template_token": ["", "bool", "IsIntegerValue", "=", "false", ";", "if", "(", "Tag", "==", "", "||", "Tag", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "if", "(", "Tag", "==", "", ")", "{", "IsStringValue", "=", "true", ";", "IsIntegerValue", "=", "true", ";", "}", "else", "if", "(", "Tag", "<", "", "||", "Tag", "%", "", "==", "", ")", "IsIntegerValue", "=", "true", ";", "else", "if", "(", "Tag", "%", "", "==", "", ")", "IsStringValue", "=", "true", ";", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "IsIntegerValue", ")", "{", "const", "MCExpr", "*", "ValueExpr", ";", "SMLoc", "ValueExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ValueExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ValueExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ValueExprLoc", ",", "", ")", ";", "IntegerValue", "=", "CE", "->", "getValue", "(", ")", ";", "}", "if", "(", "Tag", "==", "", ")", "{", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "Comma", ","], "ground_truth": ["", ")", ")", "return", "true", ";"], "File": "ARMAsmParser19", "Func": "parseDirectiveEabiAttr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37750, "Length": 165, "Cover_Rate": 0.31190926275992437} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveEven", "(", "SMLoc", "L", ")", "{", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSectionOnly", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", "false", ")", ";", "Section", "=", "getStreamer", "(", ")", "."], "ground_truth": ["getCurrentSectionOnly", "(", ")", ";"], "File": "ARMAsmParser19", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37751, "Length": 61, "Cover_Rate": 0.61} {"Template_token": ["", "if", "(", "IsMachO", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "String", ")", ")", "{", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "emitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser19", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37752, "Length": 92, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ",", "!", "Mnemonic", ".", "startswith", "(", "", ")", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "auto", "AdjacentToken", "=", "getLexer", "(", ")", ".", "peekTok", "(", "false", ")", ";", "bool", "ExpectIdentifier", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "&&", "(", "AdjacentToken", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "||", "AdjacentToken", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", ";", "if", "(", "!", "ExpectIdentifier", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "IsNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "IsNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "create", "(", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "AsmToken", "::", "Colon", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "MCExpr", "::", "create", "(", "RefKind", ",", "SubExprVal", ","], "ground_truth": ["getContext", "(", ")", ")", ";"], "File": "ARMAsmParser19", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37753, "Length": 509, "Cover_Rate": 0.6052318668252081} {"Template_token": ["", "if", "(", "isImm", "(", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", ";", "}", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "", ":", "", ";", "", "AddSub", "=", "Val", "<", "", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMAsmParser1", "Func": "addAddrMode5FP16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37754, "Length": 66, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "if", "(", "Val", "<", "", ")", "Val", "=", "-", "Val", ";", "Val", "=", "", "(", "AddSub", ",", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["Val", ")", ")", ";"], "File": "ARMAsmParser1", "Func": "addAddrMode5FP16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37755, "Length": 46, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "CanAcceptCarrySet", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";", "else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic"], "ground_truth": ["!=", "", ";"], "File": "ARMAsmParser1", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37756, "Length": 400, "Cover_Rate": 0.936768149882904} {"Template_token": ["", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "-", "", "&&", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")"], "ground_truth": [")", "||", "Val", "==", "INT32_MIN", ";"], "File": "ARMAsmParser1", "Func": "isAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37757, "Length": 47, "Cover_Rate": 0.47474747474747475} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveAlign", "(", "SMLoc", "L", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "true", ";", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "assert", "(", "Section", "&&", "", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "", ",", "", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "", ",", "", ",", "", ",", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser1", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37758, "Length": 85, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "bool", "WasThumb", "=", "isThumb", "(", ")", ";", "Triple", "T"], "ground_truth": [";"], "File": "ARMAsmParser1", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37759, "Length": 60, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "return", "false", ";", "}", "bool", "WasThumb", "=", "isThumb", "(", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "CPU", ",", "", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "FixModeAfterArchChange", "(", "WasThumb"], "ground_truth": [",", "L", ")", ";"], "File": "ARMAsmParser1", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37760, "Length": 47, "Cover_Rate": 0.4351851851851852} {"Template_token": ["", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "StringRef", "Arch", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "ArchLoc", ",", "", "+", "Arch", "+", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitObjectArch", "(", "ID", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser1", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37761, "Length": 125, "Cover_Rate": 0.7309941520467836} {"Template_token": ["", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", ""], "ground_truth": [")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";"], "File": "ARMAsmParser1", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37762, "Length": 389, "Cover_Rate": 0.5071707953063885} {"Template_token": ["", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "=", "~", "", ";", "if", "(", "MCELFStreamer", "*", "MES", "=", "dyn_cast", "<", "MCELFStreamer", ">", "(", "&", "Parser", ".", "getStreamer", "(", ")", ")", ")"], "ground_truth": ["MES", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";"], "File": "ARMAsmParser21", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37763, "Length": 51, "Cover_Rate": 0.4636363636363636} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMAsmParser21", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37764, "Length": 238, "Cover_Rate": 0.5876543209876544} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet", "=", "false", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", ")", "{", "CanAcceptPredicationCode", "="], "ground_truth": ["false", ";"], "File": "ARMAsmParser21", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37765, "Length": 267, "Cover_Rate": 0.6592592592592592} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "[", ""], "ground_truth": ["]", ";"], "File": "ARMAsmParser23", "Func": "hasDSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37766, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "bool", "hasDSP", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "("], "ground_truth": [")", "[", "", "]", ";"], "File": "ARMAsmParser23", "Func": "hasDSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37767, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveThumbFunc", "(", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "auto", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "if", "(", "IsMachO", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "String", ")", ")", "{", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", ")", "return", "true", ";", "return", "false", ";", "}", "}", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "", ")", "||", "check", "(", "!", "hasThumb", "(", ")", ",", "L", ",", "", ")", ")", "return", "true", ";", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "("], "ground_truth": ["MCAF_Code16", ")", ";"], "File": "ARMAsmParser28", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37768, "Length": 189, "Cover_Rate": 0.9593908629441624} {"Template_token": ["", "const", "auto", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "if", "(", "IsMachO", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "String", ")", ")", "{", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", "."], "ground_truth": ["EmitThumbFunc", "(", "Func", ")", ";"], "File": "ARMAsmParser28", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37769, "Length": 97, "Cover_Rate": 0.49238578680203043} {"Template_token": ["", "void", "AsmParser", "::", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "=="], "ground_truth": ["", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{"], "File": "ARMAsmParser2", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37770, "Length": 137, "Cover_Rate": 0.4405144694533762} {"Template_token": ["", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!="], "ground_truth": ["", ";"], "File": "ARMAsmParser2", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37771, "Length": 111, "Cover_Rate": 0.35691318327974275} {"Template_token": ["", "void", "AsmParser", "::", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "StringRef", "FullInst", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{", "CanAcceptCarrySet", "=", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "("], "ground_truth": [")", ")", "{"], "File": "ARMAsmParser31", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37772, "Length": 413, "Cover_Rate": 0.9322799097065463} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "FullInst", ".", "startswith", "(", "", ")", "&&", "FullInst", ".", "endswith", "(", "", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{", "CanAcceptPredicationCode", "="], "ground_truth": ["false", ";"], "File": "ARMAsmParser31", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37773, "Length": 173, "Cover_Rate": 0.3905191873589165} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getCondCode", "(", ")", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMAsmParser32", "Func": "addCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37774, "Length": 29, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser32", "Func": "addExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37775, "Length": 45, "Cover_Rate": 0.7627118644067796} {"Template_token": ["", "Operand", "(", "const", "Operand", "&", "o", ")", ":", "MCParsedAsmOperand", "(", ")", "{", "Kind", "=", "o", ".", "Kind", ";", "StartLoc", "=", "o", ".", "StartLoc", ";", "EndLoc", "=", "o", ".", "EndLoc", ";", "switch", "(", "Kind", ")", "{", "case", "CondCode", ":", "CC", "=", "o", ".", "CC", ";", "break", ";", "case", "Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";", "case", "Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm"], "ground_truth": [";"], "File": "ARMAsmParser32", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37776, "Length": 77, "Cover_Rate": 0.8369565217391305} {"Template_token": ["", "Op", "->", "Kind", "=", "CondCode", ";", "Op", "->", "CC", ".", "Val", "=", "CC", ";", "Op", "->", "StartLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser32", "Func": "CreateCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37777, "Length": 20, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "break", ";", "case", "Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "Memory", ":", "OS", "<<", "", ";", "break", ";", "case", "Register", ":", "OS", "<<", "", "<<", "getReg", "("], "ground_truth": [")", "<<", "", ";"], "File": "ARMAsmParser32", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37778, "Length": 38, "Cover_Rate": 0.4470588235294118} {"Template_token": ["", "assert", "(", "Kind", "==", "CondCode", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser32", "Func": "getCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37779, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "", "getCondCode", "(", ")", "const", "{", "assert", "(", "Kind", "==", "CondCode", "&&", "", ")", ";", "return", "CC"], "ground_truth": [".", "Val", ";"], "File": "ARMAsmParser32", "Func": "getCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37780, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "bool", "isCondCode", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser32", "Func": "isCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37781, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Kind"], "ground_truth": ["==", "CondCode", ";"], "File": "ARMAsmParser32", "Func": "isCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37782, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["Immediate", ";"], "File": "ARMAsmParser32", "Func": "isImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37783, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "MatchInstruction", "(", "SMLoc", "IDLoc", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCInst", "&", "Inst", ")", "{", "if", "(", "!", "MatchInstructionImpl", "(", "Operands", ",", "Inst"], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMAsmParser32", "Func": "MatchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37784, "Length": 33, "Cover_Rate": 0.75} {"Template_token": ["", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser32", "Func": "ParseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37785, "Length": 38, "Cover_Rate": 0.304} {"Template_token": ["", "else", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser32", "Func": "ParseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37786, "Length": 47, "Cover_Rate": 0.3643410852713178} {"Template_token": ["", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Head", ".", "substr", "(", "Head", ".", "size", "(", ")", "-", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Head", "=", "Head", ".", "slice", "(", "", ",", "Head", ".", "size", "(", ")", "-", "", ")", ";", "}", "else", "CC", "=", "", ";", "Operand", "::", "CreateToken", "(", "Op", ",", "Head", ",", "NameLoc", ")", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "Operand", "::", "CreateCondCode", "(", "Op", ",", "", "(", "CC", ")", ",", "NameLoc", ")", ";", "Operands", ".", "push_back", "(", "Op", ".", "take", "(", ")", ")", ";", "while", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";", "Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+", "", ")", ";", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "Operand", "::", "CreateToken", "(", "Op", ",", "Head", ",", "NameLoc"], "ground_truth": [")", ";"], "File": "ARMAsmParser32", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37787, "Length": 259, "Cover_Rate": 0.5820224719101124} {"Template_token": ["", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Asr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "Rrx", ")", "return", "false", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser32", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37788, "Length": 119, "Cover_Rate": 0.5804878048780487} {"Template_token": ["", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsl", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Asr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "Rrx", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser32", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37789, "Length": 93, "Cover_Rate": 0.45365853658536587} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemOffset", "(", ")", ")", ";", "(", "void", ")", "CE", ";", "assert", "(", "(", "CE", "||", "CE", "->", "getValue", "(", ")", "==", "", ")", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser35", "Func": "addMemMode7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37790, "Length": 37, "Cover_Rate": 0.4805194805194805} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "isMemMode7", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemBaseRegNum", "(", ")", ")", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemOffset", "(", ")", ")", ";", "(", "void", ")"], "ground_truth": ["CE", ";"], "File": "ARMAsmParser35", "Func": "addMemMode7Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37791, "Length": 47, "Cover_Rate": 0.6103896103896104} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "isMemModeImmThumb", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemBaseRegNum"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "addMemModeImmThumbOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37792, "Length": 27, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "isMemModeRegThumb", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemBaseRegNum", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemOffsetRegNum"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "addMemModeRegThumbOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37793, "Length": 41, "Cover_Rate": 0.7592592592592593} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Shift", "."], "ground_truth": ["ShiftTy", ",", "", ")", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "addShifterOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37794, "Length": 28, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "const", "MCExpr", "*", "AsmParser", "::", "ApplyPrefixToExpr", "(", "const", "MCExpr", "*", "E", ",", "MCSymbolRefExpr", "::", "VariantKind", "Variant", ")", "{", "if", "(", "Variant", "==", "MCSymbolRefExpr", "::", "VK_None", ")", "return", "E", ";", "switch", "(", "E", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Target", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "Constant", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "SymbolRef"], "ground_truth": [":", "{"], "File": "ARMAsmParser35", "Func": "ApplyPrefixToExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37795, "Length": 64, "Cover_Rate": 0.3062200956937799} {"Template_token": ["", "AsmParser", "(", "const", "Target", "&", "T", ",", "MCAsmParser", "&", "_Parser", ",", "TargetMachine", "&", "_TM", ")", ":", "TargetAsmParser", "(", "T", ")", ",", "Parser", "(", "_Parser", ")", ",", "TM", "(", "_TM", ")", "{", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "("], "ground_truth": [")", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37796, "Length": 47, "Cover_Rate": 0.9791666666666666} {"Template_token": ["", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37797, "Length": 16, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "Memory", ":", "Mem", "=", "o", ".", "Mem", ";", "break", ";", "case", "MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";", "break", ";", "case", "ProcIFlags", ":", "IFlags", "=", "o", ".", "IFlags", ";", "break", ";", "case", "Shifter", ":", "Shift", "=", "o"], "ground_truth": [".", "Shift", ";"], "File": "ARMAsmParser35", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37798, "Length": 66, "Cover_Rate": 0.38823529411764707} {"Template_token": ["", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser35", "Func": "CreateCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37799, "Length": 15, "Cover_Rate": 0.3125} {"Template_token": ["", "Op", "->", "Cop", ".", "Val", "=", "CopVal", ";", "Op", "->", "StartLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser35", "Func": "CreateCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37800, "Length": 14, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "static", "Operand", "*", "CreateCoprocNum", "(", "unsigned", "CopVal", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "CoprocNum", ")", ";", "Op", "->", "Cop", ".", "Val", "=", "CopVal", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser35", "Func": "CreateCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37801, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "CoprocReg", ")", ";", "Op", "->", "Cop", ".", "Val", "=", "CopVal", ";", "Op", "->", "StartLoc", "=", "S"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "CreateCoprocReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37802, "Length": 24, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "="], "ground_truth": ["Val", ";"], "File": "ARMAsmParser35", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37803, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "static", "Operand", "*", "CreateMem", "(", "unsigned", "BaseRegNum", ",", "bool", "OffsetIsReg", ",", "const", "MCExpr", "*", "Offset", ",", "int", "OffsetRegNum", ",", "bool", "OffsetRegShifted", ",", "enum", "", "ShiftType", ",", "const", "MCExpr", "*", "ShiftAmount", ",", "bool", "Preindexed", ",", "bool", "Postindexed", ",", "bool", "Negative", ",", "bool", "Writeback", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "assert", "(", "(", "OffsetRegNum", "==", "-", "", "||", "OffsetIsReg", ")", "&&", "", ")", ";", "assert", "(", "(", "!", "OffsetRegShifted", "||", "OffsetIsReg", ")", "&&", "", ")", ";", "assert", "(", "(", "Offset", "||", "OffsetIsReg", ")", "&&", "", ")", ";", "assert", "(", "(", "!", "ShiftAmount", "||", "(", "OffsetIsReg", "&&", "OffsetRegShifted", ")", ")", "&&", "", ")", ";", "assert", "(", "(", "!", "Offset", "||", "!", "OffsetIsReg", ")", "&&", "", ")", ";", "Operand", "*", "Op", "=", "new", "Operand", "(", "Memory", ")", ";", "Op", "->", "Mem", ".", "BaseRegNum", "=", "BaseRegNum", ";", "Op", "->", "Mem", ".", "OffsetIsReg", "=", "OffsetIsReg", ";", "if", "(", "OffsetIsReg", ")", "Op", "->", "Mem", "."], "ground_truth": ["Offset", ".", "RegNum", "=", "OffsetRegNum", ";"], "File": "ARMAsmParser35", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37804, "Length": 156, "Cover_Rate": 0.6473029045643154} {"Template_token": ["", "Op", "->", "MBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "CreateMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37805, "Length": 23, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "static", "Operand", "*", "CreateMemBarrierOpt", "(", "", "Opt", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "MemBarrierOpt", ")", ";", "Op", "->", "MBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser35", "Func": "CreateMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37806, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "Op", "->", "MMask", ".", "Val", "=", "MMask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37807, "Length": 23, "Cover_Rate": 0.5} {"Template_token": ["", "static", "Operand", "*", "CreateMSRMask", "(", "unsigned", "MMask", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "MSRMask", ")", ";", "Op", "->", "MMask", ".", "Val", "=", "MMask", ";", "Op", "->", "StartLoc", "="], "ground_truth": ["S", ";"], "File": "ARMAsmParser35", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37808, "Length": 36, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "static", "Operand", "*", "CreateProcIFlags", "(", "", "IFlags", ",", "SMLoc", "S", ")", "{", "Operand", "*", "Op", "=", "new", "Operand", "(", "ProcIFlags", ")", ";", "Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";", "Op", "->", "StartLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser35", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37809, "Length": 36, "Cover_Rate": 0.75} {"Template_token": ["", "Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37810, "Length": 23, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "="], "ground_truth": ["RegNum", ";"], "File": "ARMAsmParser35", "Func": "CreateReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37811, "Length": 18, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "first", ")", ";", "array_pod_sort", "(", "Op", "->", "Registers", ".", "begin", "(", ")", ",", "Op", "->", "Registers", ".", "end", "(", ")", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser35", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37812, "Length": 83, "Cover_Rate": 0.4911242603550296} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "Shifter", ")", ";", "Op", "->", "Shift", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "E", ";"], "File": "ARMAsmParser35", "Func": "CreateShifter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37813, "Length": 30, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "Shifter", ")", ";", "Op", "->", "Shift", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "="], "ground_truth": ["E", ";"], "File": "ARMAsmParser35", "Func": "CreateShifter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37814, "Length": 30, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "Operand", "*", "Op", "=", "new", "Operand", "(", "Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc"], "ground_truth": ["=", "S", ";"], "File": "ARMAsmParser35", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37815, "Length": 46, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "case", "ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "Shifter", ":", "OS", "<<", "", "<<", "getShiftOpcStr", "(", "Shift", ".", "ShiftTy", ")", "<<", "", ";", "break", ";", "case", "RegisterList", ":", "case", "DPRRegisterList", ":", "case", "SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", "", ";", "break", ";", "}", "case", "Token"], "ground_truth": [":"], "File": "ARMAsmParser35", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37816, "Length": 171, "Cover_Rate": 0.3931034482758621} {"Template_token": ["", "assert", "(", "(", "Kind", "==", "CoprocNum", "||", "Kind", "==", "CoprocReg", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser35", "Func": "getCoproc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37817, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "", "getMemBarrierOpt", "(", ")", "const", "{", "assert", "(", "Kind", "==", "MemBarrierOpt", "&&", "", ")", ";", "return", "MBOpt", ".", "Val"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "getMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37818, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "", "getMemBarrierOpt", "(", ")", "const", "{", "assert", "(", "Kind", "==", "MemBarrierOpt", "&&", "", ")", ";", "return", "MBOpt"], "ground_truth": [".", "Val", ";"], "File": "ARMAsmParser35", "Func": "getMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37819, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "unsigned", "getMemBaseRegNum", "(", ")", "const", "{", "return", "Mem", "."], "ground_truth": ["BaseRegNum", ";"], "File": "ARMAsmParser35", "Func": "getMemBaseRegNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37820, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "unsigned", "getMemBaseRegNum", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser35", "Func": "getMemBaseRegNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37821, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Mem", ".", "Negative"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "getMemNegative", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37822, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "Mem"], "ground_truth": [".", "Negative", ";"], "File": "ARMAsmParser35", "Func": "getMemNegative", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37823, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "Mem", "."], "ground_truth": ["OffsetIsReg", ";"], "File": "ARMAsmParser35", "Func": "getMemOffsetIsReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37824, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "getMemOffsetIsReg", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMAsmParser35", "Func": "getMemOffsetIsReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37825, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "assert", "(", "Mem", ".", "OffsetIsReg", "&&", "", ")", ";", "return", "Mem", ".", "Offset", "."], "ground_truth": ["RegNum", ";"], "File": "ARMAsmParser35", "Func": "getMemOffsetRegNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37826, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "unsigned", "getMemOffsetRegShifted", "(", ")", "const", "{", "assert", "(", "Mem", ".", "OffsetIsReg", "&&", "", ")", ";", "return", "Mem"], "ground_truth": [".", "OffsetRegShifted", ";"], "File": "ARMAsmParser35", "Func": "getMemOffsetRegShifted", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37827, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "bool", "getMemPreindexed", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser35", "Func": "getMemPreindexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37828, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "const", "MCExpr", "*", "getMemShiftAmount", "(", ")", "const", "{", "assert", "(", "Mem", ".", "OffsetIsReg", "&&", "Mem", ".", "OffsetRegShifted", "&&", "", ")", ";", "return", "Mem", ".", "ShiftAmount"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "getMemShiftAmount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37829, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "const", "MCExpr", "*", "getMemShiftAmount", "(", ")", "const", "{", "assert", "(", "Mem", ".", "OffsetIsReg", "&&", "Mem", ".", "OffsetRegShifted"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser35", "Func": "getMemShiftAmount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37830, "Length": 21, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "assert", "(", "Mem", ".", "OffsetIsReg", "&&", "Mem", ".", "OffsetRegShifted", "&&", "", ")", ";", "return", "Mem", ".", "ShiftType"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "getMemShiftType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37831, "Length": 18, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "{", "CanAcceptCarrySet", "="], "ground_truth": ["true", ";"], "File": "ARMAsmParser35", "Func": "GetMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37832, "Length": 103, "Cover_Rate": 0.3886792452830189} {"Template_token": ["", "assert", "(", "Kind", "==", "MSRMask", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser35", "Func": "getMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37833, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "assert", "(", "(", "Kind", "==", "RegisterList", "||", "Kind", "==", "DPRRegisterList", "||", "Kind", "==", "SPRRegisterList", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmParser35", "Func": "getRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37834, "Length": 19, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "bool", "isCCOut", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser35", "Func": "isCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37835, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Kind", "==", "CCOut"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "isCCOut", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37836, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isCoprocNum", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser35", "Func": "isCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37837, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isCoprocNum", "("], "ground_truth": [")", "const", "{"], "File": "ARMAsmParser35", "Func": "isCoprocNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37838, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isCoprocReg", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser35", "Func": "isCoprocReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37839, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["DPRRegisterList", ";"], "File": "ARMAsmParser35", "Func": "isDPRRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37840, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "Kind", "==", "MemBarrierOpt"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "isMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37841, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "&", "", ")", "==", "", "&&", "Value", "<=", "", "&&"], "ground_truth": ["Value", ">=", "-", "", ")", ";"], "File": "ARMAsmParser35", "Func": "isMemMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37842, "Length": 37, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemOffset", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "&", "", ")", "==", "", "&&"], "ground_truth": ["Value", "<=", "", "&&", "Value", ">=", "-", "", ")", ";"], "File": "ARMAsmParser35", "Func": "isMemMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37843, "Length": 52, "Cover_Rate": 0.6419753086419753} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "getMemOffsetIsReg", "(", ")", "||", "getMemWriteback", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemOffset"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "isMemModeImmThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37844, "Length": 33, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "bool", "isMemModeRegThumb", "(", ")", "const", "{", "if", "(", "!", "isMemory", "(", ")", "||", "!", "getMemOffsetIsReg", "(", ")", "||", "getMemWriteback", "(", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "isMemModeRegThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37845, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "if", "(", "!", "isMemory", "(", ")", "||", "!", "getMemOffsetIsReg", "(", ")", "||", "getMemWriteback", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser35", "Func": "isMemModeRegThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37846, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["Memory", ";"], "File": "ARMAsmParser35", "Func": "isMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37847, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isMSRMask", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["MSRMask", ";"], "File": "ARMAsmParser35", "Func": "isMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37848, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "Kind"], "ground_truth": ["==", "Shifter", ";"], "File": "ARMAsmParser35", "Func": "isShifter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37849, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isShifter", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMAsmParser35", "Func": "isShifter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37850, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Kind"], "ground_truth": ["==", "SPRRegisterList", ";"], "File": "ARMAsmParser35", "Func": "isSPRRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37851, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "MatchResult2", "==", "Match_Success", ")", "MatchResult", "=", "Match_Success", ";", "else", "{", "Operand", "*", "CCOut", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "", ")", ";", "delete", "CCOut", ";", "}", "}", "else", "if", "(", "MatchResult", "==", "Match_MnemonicFail", ")", "{", "StringRef", "Mnemonic", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getToken", "(", ")", ";", "if", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", "==", "", ")", "{", "StringRef", "MnemonicNoS", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "SMLoc", "NameLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getStartLoc", "(", ")", ";", "Operand", "*", "OldMnemonic", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", ")", ";", "delete", "OldMnemonic", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", ",", "Operand", "::", "CreateToken", "(", "MnemonicNoS", ",", "NameLoc", ")", ")", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", "+", "", ",", "Operand", "::", "CreateCCOut", "(", "", ",", "NameLoc", ")", ")", ";", "MatchResult2", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ")", ";", "if", "(", "MatchResult2", "==", "Match_Success", ")", "MatchResult", "=", "Match_Success", ";", "else", "{", "Operand", "*", "OldMnemonic", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", ")", ";", "delete", "OldMnemonic", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", ",", "Operand", "::", "CreateToken", "(", "Mnemonic", ",", "NameLoc", ")", ")", ";", "Operand", "*", "CCOut", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser35", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37852, "Length": 296, "Cover_Rate": 0.5431192660550459} {"Template_token": ["", "assert", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "&&", "", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "}", "else", "{", "assert", "(", "!", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "&&", "", ")", ";", "getParser", "(", ")", ".", "getStreamer", "("], "ground_truth": [")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";"], "File": "ARMAsmParser35", "Func": "ParseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37853, "Length": 66, "Cover_Rate": 0.3316582914572864} {"Template_token": ["", "if", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "return", "Error", "(", "L", ",", "", ")", ";", "else", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")"], "ground_truth": [".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser35", "Func": "ParseDirectiveSyntax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37854, "Length": 73, "Cover_Rate": 0.5572519083969466} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser35", "Func": "ParseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37855, "Length": 39, "Cover_Rate": 0.31451612903225806} {"Template_token": ["", "bool", "AsmParser", "::", "ParseInstruction", "(", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "size_t", "Start", "=", "", ",", "Next", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Head", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "unsigned", "PredicationCode", ";", "unsigned", "ProcessorIMod", ";", "bool", "CarrySetting", ";", "Head", "=", "SplitMnemonic", "(", "Head", ",", "PredicationCode", ",", "CarrySetting", ",", "ProcessorIMod", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "Head", ",", "NameLoc", ")", ")", ";", "bool", "CanAcceptCarrySet", ",", "CanAcceptPredicationCode", ";", "GetMnemonicAcceptInfo", "(", "Head", ",", "CanAcceptCarrySet", ",", "CanAcceptPredicationCode", ")", ";", "if", "(", "CanAcceptCarrySet", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCCOut", "(", "CarrySetting", "?", "", ":", "", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "}", "if", "(", "CanAcceptPredicationCode", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCondCode", "(", "", "(", "PredicationCode", ")", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "}", "if", "(", "ProcessorIMod", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "ProcessorIMod", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "}", "while", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";", "Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser35", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37856, "Length": 209, "Cover_Rate": 0.5920679886685553} {"Template_token": ["", "if", "(", "CanAcceptCarrySet", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCCOut", "(", "CarrySetting", "?", "", ":", "", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "}", "if", "(", "CanAcceptPredicationCode", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCondCode", "(", "", "(", "PredicationCode", ")", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "}", "if", "(", "ProcessorIMod", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "ProcessorIMod", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "}", "while", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";", "Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+", "", ")", ";", "StringRef", "ExtraToken", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExtraToken", ",", "NameLoc", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Head", ")", ")", "{", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ",", "Head", ")", ")", "{", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "TokError", "(", "", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37857, "Length": 252, "Cover_Rate": 0.7138810198300283} {"Template_token": ["", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", "&&", "", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "BaseRegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "BaseRegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "BaseRegTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "BaseRegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "BaseRegNum", "==", "-", "", ")", "{", "Error", "(", "BaseRegTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "true", ";", "bool", "Preindexed", "=", "false", ";", "bool", "Postindexed", "=", "false", ";", "bool", "OffsetIsReg", "=", "false", ";", "bool", "Negative", "=", "false", ";", "bool", "Writeback", "=", "false", ";", "Operand", "*", "WBOp", "=", "", ";", "int", "OffsetRegNum", "=", "-", "", ";", "bool", "OffsetRegShifted", "=", "false", ";", "enum", "", "ShiftType", "=", "", ";", "const", "MCExpr", "*", "ShiftAmount", "=", "", ";", "const", "MCExpr", "*", "Offset", "=", "", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Preindexed", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseMemoryOffsetReg", "(", "Negative", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Offset", ",", "OffsetIsReg", ",", "OffsetRegNum", ",", "E", ")", ")", "return", "true", ";", "const", "AsmToken", "&", "RBracTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "RBracTok", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "RBracTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "E", "=", "RBracTok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "WBOp", "=", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ";", "Writeback", "="], "ground_truth": ["true", ";"], "File": "ARMAsmParser35", "Func": "ParseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37858, "Length": 346, "Cover_Rate": 0.6189624329159212} {"Template_token": ["", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "if", "(", "!", "TryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "if", "(", "!", "TryParseShiftRegister", "(", "Operands", ")", ")", "return", "false", ";", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser35", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37859, "Length": 258, "Cover_Rate": 0.6417910447761194} {"Template_token": ["", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "ParsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37860, "Length": 57, "Cover_Rate": 0.3081081081081081} {"Template_token": ["", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "", ")", "return", "false", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser35", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37861, "Length": 74, "Cover_Rate": 0.3378995433789954} {"Template_token": ["", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "St", "==", "", ")", "return", "false", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37862, "Length": 91, "Cover_Rate": 0.4155251141552511} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "tryParseCoprocNumOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")"], "ground_truth": [")", ";"], "File": "ARMAsmParser35", "Func": "tryParseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37863, "Length": 98, "Cover_Rate": 0.9607843137254902} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num"], "ground_truth": [",", "S", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "tryParseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37864, "Length": 69, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "int", "Reg", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'c'", ")", ";", "if", "(", "Reg", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocReg", "(", "Reg", ",", "S", ")", ")", ";", "return"], "ground_truth": ["MatchOperand_Success", ";"], "File": "ARMAsmParser35", "Func": "tryParseCoprocRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37865, "Length": 72, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "Opt", "=", "StringSwitch", "<", "unsigned", ">", "(", "OptStr", ".", "slice", "(", "", ",", "OptStr", ".", "size", "(", ")", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Opt", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")"], "ground_truth": [";"], "File": "ARMAsmParser35", "Func": "tryParseMemBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37866, "Length": 109, "Cover_Rate": 0.5396039603960396} {"Template_token": ["", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg", "==", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "Flags", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", "||", "(", "FlagsVal", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "FlagsVal", "|=", "Flag", ";", "}", "}", "else", "return"], "ground_truth": ["MatchOperand_NoMatch", ";"], "File": "ARMAsmParser35", "Func": "tryParseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37867, "Length": 177, "Cover_Rate": 0.5042735042735043} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "tryParseProcIFlagsOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "", ")", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "Flag", "==", "~", "", "||", "(", "IFlags", "&", "Flag", ")", ")", "return"], "ground_truth": ["MatchOperand_NoMatch", ";"], "File": "ARMAsmParser35", "Func": "tryParseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37868, "Length": 152, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case"], "ground_truth": ["(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";"], "File": "ARMAsmParser35", "Func": "TryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37869, "Length": 49, "Cover_Rate": 0.34507042253521125} {"Template_token": ["", "Operands", ".", "push_back", "(", "Operand", "::", "CreateReg", "(", "RegNo", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::"], "ground_truth": ["Exclaim", ")", ")", "{"], "File": "ARMAsmParser35", "Func": "TryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37870, "Length": 47, "Cover_Rate": 0.3790322580645161} {"Template_token": ["", "", "ShiftTy", "=", "StringSwitch", "<", "", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ShiftTy", "==", "", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "int", "RegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "RegNum", "==", "-", "", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateReg", "(", "RegNum", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateShifter", "(", "ShiftTy", ",", "S", ","], "ground_truth": ["Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser35", "Func": "TryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37871, "Length": 144, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", ";", "else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ";", "}", "else", "CanAcceptPredicationCode"], "ground_truth": ["=", "true", ";"], "File": "ARMAsmParser36", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37872, "Length": 138, "Cover_Rate": 0.3006535947712418} {"Template_token": ["", "switch", "(", "MatchResult", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case"], "ground_truth": ["Match_MnemonicFail", ":"], "File": "ARMAsmParser39", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37873, "Length": 233, "Cover_Rate": 0.5839598997493735} {"Template_token": ["", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_ImmRange0_239", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "case", "Match_AlignedMemoryRequires64", ":", "case", "Match_DupAlignedMemoryRequires64", ":", "case", "Match_AlignedMemoryRequires64or128", ":", "case", "Match_DupAlignedMemoryRequires64or128", ":", "case", "Match_AlignedMemoryRequires64or128or256", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getAlignmentLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires64", ":", "case", "Match_DupAlignedMemoryRequires64"], "ground_truth": [":"], "File": "ARMAsmParser3", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37874, "Length": 284, "Cover_Rate": 0.44031007751937984} {"Template_token": ["", "Name", "=", "(", "Name", "[", "", "]", "==", "'r'", ")", "?", "Name", ".", "drop_front", "(", "", ")", ":", "Name", ".", "drop_front", "(", ")", ";", "switch", "(", "Name", ".", "size", "(", ")", ")", "{", "default", ":", "return", "-", "", ";", "case", "", ":", "switch", "(", "Name", "[", "", "]", ")", "{", "default", ":", "return", "-", "", ";", "case", "'0'", ":", "return", "", ";", "case", "'1'", ":", "return", "", ";", "case", "'2'", ":", "return", "", ";", "case", "'3'", ":", "return", "", ";", "case", "'4'", ":", "return", "", ";", "case", "'5'", ":", "return", "", ";", "case", "'6'", ":", "return", "", ";", "case", "'7'", ":", "return"], "ground_truth": ["", ";"], "File": "ARMAsmParser3", "Func": "MatchCoprocessorOperandName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37875, "Length": 104, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "if", "(", "Num", "==", "-", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S"], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser3", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37876, "Length": 30, "Cover_Rate": 0.30612244897959184} {"Template_token": ["", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "size_t", "Start", "=", "", ",", "Next", "=", "Mask", ".", "find", "(", "'_'", ")", ";", "StringRef", "Flags", "=", "", ";", "std", "::", "string", "SpecReg", "=", "Mask", ".", "slice", "(", "Start", ",", "Next", ")", ".", "lower", "(", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "Flags", "=", "Mask", ".", "slice", "(", "Next", "+", "", ",", "Mask", ".", "size", "(", ")", ")", ";", "unsigned", "FlagsVal", "=", "", ";", "if", "(", "SpecReg", "==", "", ")", "{", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "{", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "else", "FlagsVal", "=", "", ";", "}", "}", "else", "if", "(", "SpecReg", "==", "", "||", "SpecReg"], "ground_truth": ["==", "", ")", "{"], "File": "ARMAsmParser3", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37877, "Length": 202, "Cover_Rate": 0.321656050955414} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Mem", ".", "Offset", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "int64_t", "Offset", "=", "CE", "->", "getValue", "(", ")", "/", "", ";", "if", "(", "Offset", ">=", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "Offset", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "-", "Offset", ")", ")", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser46", "Func": "addMemMode5Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37878, "Length": 90, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "assert", "(", "N", "==", "", "&&", "isMemModeThumb", "(", ")", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Mem", ".", "BaseRegNum", ")", ")", ";", "if", "(", "Mem", ".", "Offset", ")", "{", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Mem", ".", "Offset", ")", ";", "assert", "(", "CE", "&&", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser46", "Func": "addMemModeThumbOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37879, "Length": 99, "Cover_Rate": 0.7795275590551181} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Mem"], "ground_truth": [".", "OffsetRegNum", ")", ")", ";"], "File": "ARMAsmParser46", "Func": "addMemModeThumbOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37880, "Length": 41, "Cover_Rate": 0.3228346456692913} {"Template_token": ["", "CC", "=", "o", ".", "CC", ";", "break", ";", "case", "Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";", "case", "CCOut", ":", "case", "Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "RegisterList", ":", "case"], "ground_truth": ["DPRRegisterList", ":"], "File": "ARMAsmParser46", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37881, "Length": 39, "Cover_Rate": 0.3482142857142857} {"Template_token": ["", "Op", "->", "Mem", ".", "OffsetRegShifted", "=", "OffsetRegShifted", ";", "Op", "->", "Mem", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Mem", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Op", "->", "Mem", ".", "Preindexed", "=", "Preindexed", ";", "Op", "->", "Mem", ".", "Postindexed", "=", "Postindexed", ";", "Op", "->", "Mem", ".", "Negative", "=", "Negative", ";", "Op", "->", "Mem", ".", "Writeback", "=", "Writeback", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "="], "ground_truth": ["E", ";"], "File": "ARMAsmParser46", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37882, "Length": 68, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "OS", "<<", "CondCodeToString", "(", "getCondCode", "(", ")", ")", ";", "break", ";", "case", "CCOut", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "Memory", ":", "OS", "<<", "", ";", "break", ";", "case", "Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "RegisterList"], "ground_truth": [":"], "File": "ARMAsmParser46", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37883, "Length": 67, "Cover_Rate": 0.37222222222222223} {"Template_token": ["", "bool", "isMemMode5", "(", ")", "const", "{", "if", "(", "!", "isMemory", "(", ")", "||", "Mem", ".", "OffsetIsReg", "||", "Mem", ".", "OffsetRegShifted", "||", "Mem", ".", "Writeback", "||", "Mem", ".", "Negative", ")", "return", "false", ";", "if", "(", "!", "Mem", ".", "Offset", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<"], "ground_truth": ["MCConstantExpr", ">", "(", "Mem", ".", "Offset", ")", ";"], "File": "ARMAsmParser46", "Func": "isMemMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37884, "Length": 57, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "!", "Mem", ".", "Offset", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Mem", ".", "Offset", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "&", "", ")", "==", "", "&&"], "ground_truth": ["Value", "<=", "", ")", ";"], "File": "ARMAsmParser46", "Func": "isMemModeThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37885, "Length": 57, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "else", "if", "(", "Val", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser46", "Func": "ParseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37886, "Length": 57, "Cover_Rate": 0.36075949367088606} {"Template_token": ["", "int", "OffsetRegNum", ";", "bool", "OffsetRegShifted", ";", "enum", "ShiftType", "ShiftType", ";", "const", "MCExpr", "*", "ShiftAmount", "=", "", ";", "const", "MCExpr", "*", "Offset", "=", "", ";", "if", "(", "ParseMemoryOffsetReg", "(", "Negative", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Offset", ",", "OffsetIsReg", ",", "OffsetRegNum", ",", "E", ")", ")", "return", "true", ";", "const", "AsmToken", "&", "RBracTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "RBracTok", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "RBracTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "E", "=", "RBracTok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "Operand", "*", "WBOp", "=", "", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "WBOp", "=", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ";", "Writeback", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "OffsetIsReg", ",", "Offset", ",", "OffsetRegNum", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Preindexed", ",", "Postindexed", ",", "Negative", ",", "Writeback", ",", "S", ",", "E", ")", ")", ";", "if", "(", "WBOp", ")", "Operands", ".", "push_back", "(", "WBOp", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "E", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "int", "OffsetRegNum", "=", "", ";", "bool", "OffsetRegShifted", "=", "false", ";", "enum", "ShiftType", "ShiftType", "=", "Lsl", ";", "const", "MCExpr", "*", "ShiftAmount", "=", "", ";", "const", "MCExpr", "*", "Offset", "=", "", ";", "const", "AsmToken", "&", "NextTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "NextTok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Postindexed", "=", "true", ";", "Writeback", "="], "ground_truth": ["true", ";"], "File": "ARMAsmParser46", "Func": "ParseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37887, "Length": 298, "Cover_Rate": 0.5129087779690189} {"Template_token": ["", "OffsetRegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "OffsetRegNum", "!=", "-", "", ")", "{", "OffsetIsReg", "=", "true", ";", "E", "=", "CurLoc", ";", "}", "}", "if", "(", "OffsetRegNum", "!=", "-", "", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ParseShift", "(", "ShiftType", ",", "ShiftAmount", ",", "E", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "OffsetRegShifted", "=", "true", ";", "}", "}", "else", "{", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Offset"], "ground_truth": [")", ")", "return", "true", ";"], "File": "ARMAsmParser46", "Func": "ParseMemoryOffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37888, "Length": 157, "Cover_Rate": 0.4658753709198813} {"Template_token": ["", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal"], "ground_truth": [")", ")", "return", "true", ";"], "File": "ARMAsmParser46", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37889, "Length": 138, "Cover_Rate": 0.5542168674698795} {"Template_token": ["", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser46", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37890, "Length": 88, "Cover_Rate": 0.3534136546184739} {"Template_token": ["", "SMLoc", "RegLoc", "=", "RegTok", ".", "getLoc", "(", ")", ";", "if", "(", "RegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "true", ";", "}", "int", "RegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "RegNum", "==", "-", "", ")", "{", "Error", "(", "RegLoc", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "IsRange", ")", "{", "int", "Reg", "=", "PrevRegNum", ";", "do", "{", "++", "Reg", ";", "Registers", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "RegLoc", ")", ")", ";", "}", "while", "(", "Reg", "!=", "RegNum", ")", ";", "}", "else", "{", "Registers", ".", "push_back", "(", "std", "::", "make_pair", "(", "RegNum", ",", "RegLoc", ")", ")", ";", "}", "PrevRegNum", "=", "RegNum", ";", "}", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", ";", "const", "AsmToken", "&", "RCurlyTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "RCurlyTok", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "{", "Error", "(", "RCurlyTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "SMLoc", "E", "=", "RCurlyTok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser46", "Func": "ParseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37891, "Length": 200, "Cover_Rate": 0.42462845010615713} {"Template_token": ["", "unsigned", "RegNum", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNum", "==", "", ")"], "ground_truth": ["return", "-", "", ";"], "File": "ARMAsmParser46", "Func": "TryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37892, "Length": 22, "Cover_Rate": 0.34375} {"Template_token": ["", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", ")", "return", "Match_RequiresFlagSetting", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "Opc", "==", "", "&&", "!", "hasV6MOps", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "", "&&", "!", "hasV6Ops", "(", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "isLowRegister", "(", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "}", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MCID", ".", "NumOperands", ";", "++", "I", ")", "if", "(", "MCID", ".", "OpInfo", "[", "I", "]", ".", "RegClass", "==", "", ")", "{", "if", "(", "(", "Inst", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", "==", "", ")", "&&", "!", "hasV8Ops"], "ground_truth": ["(", ")", ")", "return", "Match_RequiresV8", ";"], "File": "ARMAsmParser47", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37893, "Length": 282, "Cover_Rate": 0.7747252747252747} {"Template_token": ["", "unsigned", "FlagsVal", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "FlagsVal", "==", "~", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasDSP", "(", ")", "&&", "(", "FlagsVal", "&", "", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV7Ops", "(", ")", "&&", "FlagsVal", ">=", "", "&&", "FlagsVal", "<=", "", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "has8MSecExt", "(", ")", "&&", "(", "FlagsVal", "==", "", "||", "FlagsVal", "==", "", "||", "(", "FlagsVal", ">", "", "&&", "FlagsVal", "<", "", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "hasV8MMainline", "(", ")", "&&", "(", "FlagsVal", "==", "", "||", "FlagsVal", "==", "", "||", "(", "FlagsVal", ">", "", "&&", "FlagsVal", "<=", "", ")", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateMSRMask", "(", "FlagsVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser47", "Func": "parseMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37894, "Length": 410, "Cover_Rate": 0.5163727959697733} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parseAM3Offset", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "AsmToken", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "Offset", ";", "SMLoc", "E", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Offset", ",", "E", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Offset", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "S", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "Val", "=", "INT32_MIN", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "bool", "haveEaten", "=", "false", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "haveEaten", "="], "ground_truth": ["true", ";"], "File": "ARMAsmParser50", "Func": "parseAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37895, "Length": 221, "Cover_Rate": 0.6737804878048781} {"Template_token": ["", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCoprocOption", "(", "Val", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser50", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37896, "Length": 66, "Cover_Rate": 0.32038834951456313} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "", "||", "CE", "->", "getValue", "(", ")", ">", "", ")", "{", "Error", "(", "Loc", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "("], "ground_truth": [")", ".", "getEndLoc", "(", ")", ";"], "File": "ARMAsmParser50", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37897, "Length": 86, "Cover_Rate": 0.4174757281553398} {"Template_token": ["", "AsmParser", "::", "OperandMatchResultTy", "AsmParser", "::", "parsePKHImm", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "StringRef", "Op", ",", "int", "Low", ",", "int", "High", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "Op", "+", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "std", "::", "string", "LowerOp", "=", "Op", ".", "lower", "(", ")", ";", "std", "::", "string", "UpperOp", "=", "Op", ".", "upper", "(", ")", ";", "if", "(", "ShiftName", "!=", "LowerOp", "&&", "ShiftName", "!=", "UpperOp", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "Op", "+", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser50", "Func": "parsePKHImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37898, "Length": 138, "Cover_Rate": 0.43260188087774293} {"Template_token": ["", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "!=", "", "&&", "ShiftName", "!=", "", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ",", "EndLoc", ")", ")", "{", "Error", "(", "ExLoc", ",", "", ")", ";", "return", "MatchOperand_ParseFail"], "ground_truth": [";"], "File": "ARMAsmParser50", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37899, "Length": 150, "Cover_Rate": 0.5617977528089888} {"Template_token": ["", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "<", "", "||", "Val", ">", "", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Index", "=", "Val", ";", "LaneKind", "=", "IndexedLane", ";", "return", "MatchOperand_Success"], "ground_truth": [";"], "File": "ARMAsmParser50", "Func": "parseVectorLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37900, "Length": 107, "Cover_Rate": 0.3664383561643836} {"Template_token": ["", "int", "RegNo", "=", "tryParseRegister", "(", ")", ";", "if", "(", "RegNo", "==", "-", "", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateReg", "(", "RegNo", ",", "RegTok", ".", "getLoc", "(", ")", ",", "RegTok", ".", "getEndLoc", "(", ")", ")", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok"], "ground_truth": [".", "getLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser50", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37901, "Length": 86, "Cover_Rate": 0.30935251798561153} {"Template_token": ["", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "if", "(", "Imm", "==", "", ")", "ShiftTy", "=", "", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "SMLoc", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "ShiftReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "ShiftReg", "==", "-", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "-", "", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "ARMAsmParser50", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37902, "Length": 177, "Cover_Rate": 0.30675909878682844} {"Template_token": ["", "", "ShiftTy", "=", "StringSwitch", "<", "", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ShiftTy", "==", "", ")", "return", "", ";", "Parser", ".", "Lex", "(", ")", ";", "OwningPtr", "<", "Operand", ">", "PrevOp", "(", "(", "Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "", ";", "int", "ShiftReg", "=", "", ";", "if", "(", "ShiftTy", "==", "", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", ""], "ground_truth": [";"], "File": "ARMAsmParser50", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37903, "Length": 227, "Cover_Rate": 0.3934142114384749} {"Template_token": ["", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "enum", "{", "COFF", "=", "(", "", "<<", "MCContext", "::", "IsCOFF", ")", ",", "ELF", "=", "(", "", "<<", "MCContext", "::", "IsELF", ")", ",", "MACHO", "=", "(", "", "<<", "MCContext", "::", "IsMachO", ")", ",", "WASM", "=", "(", "", "<<", "MCContext", "::", "IsWasm", ")", ",", "}", ";", "static", "const", "struct", "PrefixEntry", "{", "const", "char", "*", "Spelling", ";", "MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "llvm", "::", "find_if", "(", "PrefixEntries", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "uint8_t"], "ground_truth": ["CurrentFormat", ";"], "File": "ARMAsmParser51", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37904, "Length": 216, "Cover_Rate": 0.4920273348519362} {"Template_token": ["", "return", "isNEONReplicate", "(", "FromW", ",", "ToW", "/", "FromW", ",", "true", ","], "ground_truth": ["true", ")", ";"], "File": "ARMAsmParser53", "Func": "isNEONinvReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37905, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "return", "isNEONReplicate", "(", "FromW", ",", "ToW", "/"], "ground_truth": ["FromW", ",", "false", ",", "AllowMinusOne", ")", ";"], "File": "ARMAsmParser53", "Func": "isNEONmovReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37906, "Length": 14, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isNEONmovReplicate", "(", ")", "const", "{", "checkNeonReplicateArgs", "(", "FromW", ",", "ToW", ")", ";", "bool", "AllowMinusOne", "=", "ToW"], "ground_truth": ["!=", "", ";"], "File": "ARMAsmParser53", "Func": "isNEONmovReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37907, "Length": 20, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "!", "Value", ")", "return", "false", ";", "if", "(", "Inv", ")", "Value", "=", "~", "Value", ";", "uint64_t", "Mask", "=", "(", "", "<<", "Width", ")", "-", "", ";", "uint64_t", "Elem", "=", "Value", "&", "Mask", ";", "if", "(", "!", "AllowMinusOne", "&&", "Elem", "==", "Mask", ")", "return", "false", ";", "if", "(", "Width", "==", "", "&&", "(", "Elem", "&", "", ")", "!=", "", "&&", "(", "Elem", "&", "", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Width", "==", "", "&&", "!", "isValidNEONi32vmovImm", "(", "Elem", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "{", "Value", ">>=", "Width", ";", "if", "(", "(", "Value", "&", "Mask", ")", "!=", "Elem", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMAsmParser53", "Func": "isNEONReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37908, "Length": 155, "Cover_Rate": 0.7276995305164319} {"Template_token": ["", "const", "uint64_t", "Kind", ";", "const", "FeatureBitset", "ArchCheck", ";", "const", "FeatureBitset", "Features", ";", "}", "Extensions", "[", "]", "=", "{", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "(", "", "|", "", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", ",", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "", ",", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "Feature_HasV8_1MMainlineBit", "}", ",", "{", "", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "{", "", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "", ")", ";", "}", "uint64_t", "FeatureKind", "=", "", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "", ")", "return", "Error", "(", "ExtLoc", ",", "", "+", "Name", ")", ";", "for", "(", "const", "auto", "&"], "ground_truth": ["Extension", ":", "Extensions", ")", "{"], "File": "ARMAsmParser56", "Func": "enableArchExtFeature", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37909, "Length": 319, "Cover_Rate": 0.5853211009174312} {"Template_token": ["", "assert", "(", "PendingConditionalInsts", ".", "size", "(", ")", "<=", "", ")", ";", "for", "(", "MCInst", "Inst", ":", "PendingConditionalInsts", ")", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "PendingConditionalInsts", ".", "clear", "(", ")", ";", "ITState", ".", "Mask"], "ground_truth": ["=", "", ";"], "File": "ARMAsmParser5", "Func": "flushPendingInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37910, "Length": 43, "Cover_Rate": 0.3115942028985507} {"Template_token": ["", "ITInst", ".", "setOpcode", "(", "", ")", ";", "ITInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ITState", ".", "Cond", ")", ")", ";", "ITInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Mask", ")", ")", ";", "Out", ".", "EmitInstruction", "(", "ITInst", ",", "getSTI", "(", ")", ")", ";", "assert", "(", "PendingConditionalInsts", ".", "size", "(", ")", "<=", "", ")", ";", "for", "(", "MCInst", "Inst", ":", "PendingConditionalInsts", ")", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser5", "Func": "flushPendingInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37911, "Length": 74, "Cover_Rate": 0.5362318840579711} {"Template_token": ["", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "", ")", ";", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "("], "ground_truth": ["IDLoc", ",", "", ")", ";"], "File": "ARMAsmParser65", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37912, "Length": 186, "Cover_Rate": 0.4439140811455847} {"Template_token": ["", "Op", "->", "Memory", ".", "BaseRegNum", "=", "BaseRegNum", ";", "Op", "->", "Memory", ".", "OffsetImm", "=", "OffsetImm", ";", "Op", "->", "Memory", ".", "OffsetRegNum", "=", "OffsetRegNum", ";", "Op", "->", "Memory", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Memory", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "Memory", ".", "Alignment", "=", "Alignment", ";", "Op", "->", "Memory", ".", "isNegative", "=", "isNegative", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "AlignmentLoc", "=", "AlignmentLoc", ";", "return"], "ground_truth": ["Op", ";"], "File": "ARMAsmParser67", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37913, "Length": 77, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "("], "ground_truth": [")", ")", "ErrorLoc", "=", "IDLoc", ";"], "File": "ARMAsmParser67", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37914, "Length": 249, "Cover_Rate": 0.38664596273291924} {"Template_token": ["", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_ImmRange0_239", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "case", "Match_AlignedMemoryRequires64", ":", "case", "Match_DupAlignedMemoryRequires64", ":", "case", "Match_AlignedMemoryRequires64or128", ":", "case", "Match_DupAlignedMemoryRequires64or128", ":", "case", "Match_AlignedMemoryRequires64or128or256", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getAlignmentLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "case"], "ground_truth": ["Match_AlignedMemoryRequires64", ":"], "File": "ARMAsmParser67", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37915, "Length": 251, "Cover_Rate": 0.38975155279503104} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "", "ShiftTy", "=", "StringSwitch", "<", "", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ShiftTy", "==", "", ")", "return", "", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "Operand", ">", "PrevOp", "(", "(", "Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "", ";", "int", "ShiftReg", "=", "", ";", "if", "(", "ShiftTy", "==", "", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "nullptr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "("], "ground_truth": ["ShiftExpr", ")", ";"], "File": "ARMAsmParser67", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37916, "Length": 273, "Cover_Rate": 0.4706896551724138} {"Template_token": ["", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "", "ShiftTy", "=", "StringSwitch", "<", "", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ShiftTy", "==", "", ")", "return", "", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "Operand", ">", "PrevOp", "(", "(", "Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "", ";", "int", "ShiftReg", "=", "", ";", "if", "(", "ShiftTy", "==", "", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmParser67", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37917, "Length": 199, "Cover_Rate": 0.3431034482758621} {"Template_token": ["", "TokError", "(", "", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Lex", "(", ")", ";", "MCSymbol", "*", "Alias", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "{", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "LookupSymbol", "(", "SRE", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ")", ";", "if", "(", "!", "Sym", "->", "isDefined", "(", ")", ")", "{", "getStreamer", "(", ")", ".", "EmitSymbolAttribute", "(", "Sym", ",", "MCSA_Global", ")", ";", "getStreamer", "(", ")", ".", "EmitAssignment", "(", "Alias", ",", "Value", ")", ";", "return", "false", ";", "}", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->"], "ground_truth": ["getObjectFileType", "(", ")", ";"], "File": "ARMAsmParser69", "Func": "parseDirectiveThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37918, "Length": 123, "Cover_Rate": 0.3649851632047478} {"Template_token": ["", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Imm", "<", "", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", "||", "(", "(", "ShiftTy", "==", "", "||", "ShiftTy", "==", "", ")", "&&", "Imm", ">", "", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "if", "(", "Imm", "==", "", ")", "ShiftTy", "=", "", ";", "}", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "SMLoc", "L", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "ShiftReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "ShiftReg", "==", "-", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "-", "", ";", "}", "}", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", "."], "ground_truth": ["getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser69", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37919, "Length": 187, "Cover_Rate": 0.32241379310344825} {"Template_token": ["", "int", "AsmParser", "::", "tryParseShiftRegister", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "-", "", ";", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "", "ShiftTy", "=", "StringSwitch", "<", "", ">", "(", "lowerCase", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "ShiftTy", "==", "", ")", "return", "", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "unique_ptr", "<", "Operand", ">", "PrevOp", "(", "(", "Operand", "*", ")", "Operands", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "PrevOp", "->", "isReg", "(", ")", ")", "return", "Error", "(", "PrevOp", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "int", "SrcReg", "=", "PrevOp", "->", "getReg", "(", ")", ";", "SMLoc", "EndLoc", ";", "int64_t", "Imm", "=", "", ";", "int", "ShiftReg", "=", "", ";", "if", "(", "ShiftTy", "==", "", ")", "{", "ShiftReg", "=", "SrcReg", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "ImmLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ShiftExpr", "=", "nullptr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ShiftExpr", ",", "EndLoc", ")", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-", "", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftExpr", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "ImmLoc", ",", "", ")", ";", "return", "-"], "ground_truth": ["", ";"], "File": "ARMAsmParser69", "Func": "tryParseShiftRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37920, "Length": 328, "Cover_Rate": 0.5655172413793104} {"Template_token": ["", "static", "Operand", "CreateImm", "(", "const", "MCExpr", "*", "Val", ")", "{", "Operand", "Res", ";", "Res", ".", "Kind", "="], "ground_truth": ["Immediate", ";"], "File": "ARMAsmParser79", "Func": "CreateImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37921, "Length": 19, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "Res", ".", "Mem", ".", "OffsetIsReg", "=", "OffsetIsReg", ";", "Res", ".", "Mem", ".", "Offset", "=", "Offset", ";", "Res", ".", "Mem", ".", "OffsetRegNum", "=", "OffsetRegNum", ";", "Res", ".", "Mem", ".", "OffsetRegShifted", "=", "OffsetRegShifted", ";", "Res", ".", "Mem", ".", "ShiftType", "=", "ShiftType", ";", "Res", ".", "Mem", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Res", ".", "Mem", ".", "Preindexed"], "ground_truth": ["=", "Preindexed", ";"], "File": "ARMAsmParser79", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37922, "Length": 56, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "static", "Operand", "CreateReg", "(", "unsigned", "RegNum", ",", "bool", "Writeback", ")", "{", "Operand", "Res", ";", "Res", ".", "Kind", "=", "Register", ";", "Res", ".", "Reg", ".", "RegNum"], "ground_truth": ["=", "RegNum", ";"], "File": "ARMAsmParser79", "Func": "CreateReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37923, "Length": 28, "Cover_Rate": 0.7} {"Template_token": ["", "RegisterAsmParser", "<", "AsmParser", ">", "Y"], "ground_truth": ["(", "TheThumbTarget", ")", ";"], "File": "ARMAsmParser79", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37924, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "Operand", "Op", ";", "if", "(", "ParseOperand", "(", "Op", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "new", "Operand", "(", "Op", ")", ")", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Op", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "new", "Operand", "(", "Op", ")", ")", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser79", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37925, "Length": 70, "Cover_Rate": 0.5147058823529411} {"Template_token": ["", "Preindexed", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "int", "OffsetRegNum", ";", "bool", "OffsetRegShifted", ";", "enum", "ShiftType", "ShiftType", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "const", "MCExpr", "*", "Offset", ";", "if", "(", "ParseMemoryOffsetReg", "(", "Negative", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Offset", ",", "OffsetIsReg", ",", "OffsetRegNum", ")", ")", "return", "true", ";", "const", "AsmToken", "&", "RBracTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "RBracTok", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "Error", "(", "RBracTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Writeback", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "Op", "=", "Operand", "::", "CreateMem", "(", "BaseRegNum", ",", "OffsetIsReg", ",", "Offset", ",", "OffsetRegNum", ",", "OffsetRegShifted", ",", "ShiftType", ",", "ShiftAmount", ",", "Preindexed", ",", "Postindexed", ",", "Negative", ",", "Writeback", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Postindexed", "=", "true", ";", "Writeback", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "int", "OffsetRegNum", "=", "", ";", "bool", "OffsetRegShifted", "=", "false", ";", "enum", "ShiftType", "ShiftType", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "const", "MCExpr", "*", "Offset", ";", "const", "AsmToken", "&", "NextTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "NextTok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "NextTok", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "NextTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser79", "Func": "ParseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37926, "Length": 262, "Cover_Rate": 0.5598290598290598} {"Template_token": ["", "OffsetIsReg", "=", "!", "MaybeParseRegister", "(", "Op", ",", "false", ")", ";", "if", "(", "OffsetIsReg", ")", "OffsetRegNum", "=", "Op", ".", "getReg", "(", ")", ";", "}", "if", "(", "OffsetRegNum", "!=", "-", "", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ParseShift", "(", "ShiftType", ",", "ShiftAmount", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "OffsetRegShifted", "=", "true", ";", "}", "}", "else", "{", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Offset", ")", ")", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser79", "Func": "ParseMemoryOffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37927, "Length": 158, "Cover_Rate": 0.5392491467576792} {"Template_token": ["", "Negative", "=", "false", ";", "OffsetRegShifted", "=", "false", ";", "OffsetIsReg", "=", "false", ";", "OffsetRegNum", "=", "-", "", ";", "const", "AsmToken", "&", "NextTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "NextTok", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "NextTok", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "Negative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "OffsetRegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "OffsetRegTok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "OffsetIsReg", "=", "!", "MaybeParseRegister", "(", "Op", ",", "false", ")", ";", "if", "(", "OffsetIsReg", ")", "OffsetRegNum", "=", "Op", ".", "getReg", "(", ")", ";", "}", "if", "(", "OffsetRegNum", "!=", "-", "", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ParseShift", "(", "ShiftType", ",", "ShiftAmount", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "", ")", ";", "OffsetRegShifted", "="], "ground_truth": ["true", ";"], "File": "ARMAsmParser79", "Func": "ParseMemoryOffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37928, "Length": 188, "Cover_Rate": 0.6416382252559727} {"Template_token": ["", "const", "MCExpr", "*", "IdVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "Op", "=", "Operand", "::", "CreateImm", "(", "IdVal", ")", ";", "return", "false", ";", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Op", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Op", ")", ";", "case", "AsmToken", "::"], "ground_truth": ["Hash", ":"], "File": "ARMAsmParser79", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37929, "Length": 58, "Cover_Rate": 0.37662337662337664} {"Template_token": ["", "unsigned", "RegList", "=", "", "<<", "RegNum", ";", "int", "HighRegNum", "=", "RegNum", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "RegLoc", "=", "RegTok", ".", "getLoc", "(", ")", ";", "if", "(", "RegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "RegLoc", ",", "", ")", ";", "int", "RegNum", "=", "MatchRegisterName", "(", "RegTok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNum", "==", "-", "", ")", "return", "Error", "(", "RegLoc", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser79", "Func": "ParseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37930, "Length": 100, "Cover_Rate": 0.33557046979865773} {"Template_token": ["", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "const", "StringRef", "&", "ShiftName", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsl", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Lsr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Asr", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Ror", ";", "else", "if", "(", "ShiftName", "==", "", "||", "ShiftName", "==", "", ")", "St", "=", "Rrx", ";", "else", "return", "true", ";", "Parser", ".", "Lex", "("], "ground_truth": [")", ";"], "File": "ARMAsmParser79", "Func": "ParseShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37931, "Length": 109, "Cover_Rate": 0.5369458128078818} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorList", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMAsmParser85", "Func": "isVecListTwoD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37932, "Length": 10, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorList", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMAsmParser85", "Func": "isVecListTwoD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37933, "Length": 10, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isVecListTwoDAllLanes", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "=="], "ground_truth": ["", ";"], "File": "ARMAsmParser85", "Func": "isVecListTwoDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37934, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "if", "(", "!", "isSingleSpacedVectorAllLanes", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser85", "Func": "isVecListTwoDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37935, "Length": 10, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "isDoubleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "=="], "ground_truth": ["", ";"], "File": "ARMAsmParser85", "Func": "isVecListTwoQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37936, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "if", "(", "!", "isDoubleSpacedVectorAllLanes", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMAsmParser85", "Func": "isVecListTwoQAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37937, "Length": 10, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isVecListTwoQAllLanes", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorAllLanes", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMAsmParser85", "Func": "isVecListTwoQAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37938, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Colon", ":", "{", "MCExpr", "::", "VariantKind"], "ground_truth": ["RefKind", ";"], "File": "ARMAsmParser85", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37939, "Length": 388, "Cover_Rate": 0.6953405017921147} {"Template_token": ["", "PredicationCode", "=", "", ";", "CarrySetting", "=", "false", ";", "ProcessorIMod", "=", "", ";", "if", "(", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "return", "Mnemonic", ";", "if", "(", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", "&&", "Mnemonic", "!=", "", ")", "{", "unsigned", "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "CC", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "PredicationCode", "="], "ground_truth": ["CC", ";"], "File": "ARMAsmParser85", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37940, "Length": 338, "Cover_Rate": 0.5090361445783133} {"Template_token": ["", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser85", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37941, "Length": 212, "Cover_Rate": 0.3192771084337349} {"Template_token": ["", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getLocRange", "(", ")", ")", ";", "case", "Match_ConversionFail", ":", "return", "true", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "}", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser86", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37942, "Length": 156, "Cover_Rate": 0.5435540069686411} {"Template_token": ["", "Error", "(", "IDLoc", ",", "", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getLocRange", "(", ")", ")", ";", "case", "Match_ConversionFail"], "ground_truth": [":"], "File": "ARMAsmParser86", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37943, "Length": 113, "Cover_Rate": 0.39372822299651566} {"Template_token": ["", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "T", ".", "getCPUForArch", "(", "Arch", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser87", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37944, "Length": 44, "Cover_Rate": 0.43137254901960786} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch"], "ground_truth": [")", ";"], "File": "ARMAsmParser87", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37945, "Length": 32, "Cover_Rate": 0.3137254901960784} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveCPU", "(", "SMLoc", "L", ")", "{", "StringRef", "CPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "CPU"], "ground_truth": [")", ";"], "File": "ARMAsmParser87", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37946, "Length": 74, "Cover_Rate": 0.8043478260869565} {"Template_token": ["", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "", ",", "CPU", ")", ";", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser87", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37947, "Length": 34, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmParser88", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37948, "Length": 40, "Cover_Rate": 0.425531914893617} {"Template_token": ["", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "", "(", "Arch", ")", ";", "if", "(", "ID", "==", "", ")", "{", "Error", "(", "L", ",", "", ")", ";", "return", "false", ";", "}", "Triple"], "ground_truth": ["T", ";"], "File": "ARMAsmParser88", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37949, "Length": 44, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "case", "SPRRegisterList", ":", "Registers", "=", "o", ".", "Registers", ";", "break", ";", "case", "CoprocNum", ":", "case", "CoprocReg", ":", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "Memory", ":", "Mem", "=", "o", "."], "ground_truth": ["Mem", ";"], "File": "ARMAsmParser8", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37950, "Length": 56, "Cover_Rate": 0.35668789808917195} {"Template_token": ["", "else", "Op", "->", "Mem", ".", "Offset", ".", "Value", "=", "Offset", ";", "Op", "->", "Mem", ".", "OffsetRegShifted", "=", "OffsetRegShifted", ";", "Op", "->", "Mem", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Mem", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Op", "->", "Mem", ".", "Preindexed", "=", "Preindexed", ";", "Op", "->", "Mem", ".", "Postindexed", "=", "Postindexed", ";", "Op", "->", "Mem", ".", "Negative", "=", "Negative", ";", "Op", "->", "Mem", ".", "Writeback", "=", "Writeback", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser8", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37951, "Length": 82, "Cover_Rate": 0.34309623430962344} {"Template_token": ["", "case", "CondCode", ":", "OS", "<<", "", "<<", "CondCodeToString", "(", "getCondCode", "(", ")", ")", "<<", "", ";", "break", ";", "case", "CCOut", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "CoprocNum", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "CoprocReg", ":", "OS", "<<", "", "<<", "getCoproc", "(", ")", "<<", "", ";", "break", ";", "case", "MSRMask", ":", "OS", "<<", "", "<<", "getMSRMask", "(", ")", "<<", "", ";", "break", ";", "case", "Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "Memory", ":", "OS", "<<", "", "<<", "", "<<", "getMemBaseRegNum", "(", ")", ";", "if", "(", "getMemOffsetIsReg", "(", ")", ")", "{", "OS", "<<", "", "<<", "getMemOffsetRegNum", "(", ")", ";", "if", "(", "getMemOffsetRegShifted", "(", ")", ")", "{", "OS", "<<", "", "<<", "getMemShiftType", "(", ")", ";", "OS", "<<", "", "<<", "*", "getMemShiftAmount", "(", ")", ";", "}", "}", "else", "{", "OS", "<<", "", "<<", "*", "getMemOffset", "(", ")", ";", "}", "if", "(", "getMemOffsetIsReg", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemPreindexed", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemPostindexed", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemNegative", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemWriteback", "(", ")", ")", "OS", "<<", "", ";", "OS", "<<", "", ";", "break", ";", "case", "ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")"], "ground_truth": ["<<", "", ";"], "File": "ARMAsmParser8", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37952, "Length": 300, "Cover_Rate": 0.7194244604316546} {"Template_token": ["", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "MemBarrierOpt", ":", "OS", "<<", "", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "", ";", "break", ";", "case", "Memory", ":", "OS", "<<", "", "<<", "", "<<", "getMemBaseRegNum", "(", ")", ";", "if", "(", "getMemOffsetIsReg", "(", ")", ")", "{", "OS", "<<", "", "<<", "getMemOffsetRegNum", "(", ")", ";", "if", "(", "getMemOffsetRegShifted", "(", ")", ")", "{", "OS", "<<", "", "<<", "getMemShiftType", "(", ")", ";", "OS", "<<", "", "<<", "*", "getMemShiftAmount", "(", ")", ";", "}", "}", "else", "{", "OS", "<<", "", "<<", "*", "getMemOffset", "(", ")", ";", "}", "if", "(", "getMemOffsetIsReg", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemPreindexed", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemPostindexed", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemNegative", "(", ")", ")", "OS", "<<", "", ";", "if", "(", "getMemWriteback", "(", ")", ")", "OS", "<<", "", ";", "OS", "<<", "", ";", "break", ";", "case", "ProcIFlags", ":", "{", "OS", "<<", "", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "OS", "<<", "", "(", "", "<<", "i", ")", ";", "OS", "<<", "", ";", "break", ";", "}", "case", "Register", ":", "OS", "<<", "", "<<", "getReg", "(", ")", "<<", "", ";", "break", ";", "case", "RegisterList", ":", "case", "DPRRegisterList", ":", "case", "SPRRegisterList", ":", "{", "OS", "<<", "", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "", ";", "}", "OS", "<<", ""], "ground_truth": [";"], "File": "ARMAsmParser8", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37953, "Length": 298, "Cover_Rate": 0.7146282973621103} {"Template_token": ["", "assert", "(", "Mem", ".", "OffsetIsReg", "&&", "Mem", ".", "OffsetRegShifted", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser8", "Func": "getMemShiftType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37954, "Length": 13, "Cover_Rate": 0.5} {"Template_token": ["", "ParseMemory", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", ",", "E", ";", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", "&&", "", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "BaseRegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "BaseRegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "BaseRegTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "BaseRegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "BaseRegNum", "==", "-", "", ")", "{", "Error", "(", "BaseRegTok", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "true", ";", "bool", "Preindexed", "=", "false", ";", "bool", "Postindexed", "=", "false", ";", "bool", "OffsetIsReg", "="], "ground_truth": ["false", ";"], "File": "ARMAsmParser8", "Func": "ParseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37955, "Length": 171, "Cover_Rate": 0.3081081081081081} {"Template_token": ["", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "case", "AsmToken", "::", "Colon", ":", "{", "MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "ParsePrefix", "(", "RefKind", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmParser8", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37956, "Length": 131, "Cover_Rate": 0.3350383631713555} {"Template_token": ["", "enum", "{", "COFF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsCOFF", ")", ",", "ELF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsELF", ")", ",", "MACHO", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsMachO", ")", ",", "OMF", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsOMF", ")", ",", "WASM", "=", "(", "", "<<", "MCObjectFileInfo", "::", "IsWasm", ")", ",", "}", ";", "static", "const", "struct", "PrefixEntry", "{", "const", "char", "*", "Spelling", ";", "MCExpr", "::", "VariantKind", "VariantKind", ";", "uint8_t", "SupportedFormats", ";", "}", "PrefixEntries", "[", "]", "=", "{", "{", "", ",", "MCExpr", "::", "VK__LO16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "{", "", ",", "MCExpr", "::", "VK__HI16", ",", "COFF", "|", "ELF", "|", "MACHO", "}", ",", "}", ";", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "const", "auto", "&", "Prefix", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "PrefixEntries", ")", ",", "std", "::", "end", "(", "PrefixEntries", ")", ",", "[", "&", "IDVal", "]", "(", "const", "PrefixEntry", "&", "PE", ")", "{", "return", "PE", ".", "Spelling", "==", "IDVal", ";", "}", ")", ";", "if", "(", "Prefix", "==", "std", "::", "end", "(", "PrefixEntries", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser93", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37957, "Length": 192, "Cover_Rate": 0.42290748898678415} {"Template_token": ["", "if", "(", "MCELFStreamer", "*", "MES", "=", "dyn_cast", "<", "MCELFStreamer", ">", "(", "&", "Parser", ".", "getStreamer", "(", ")", ")", ")", "MES", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF"], "ground_truth": ["::", "EF__EABI_VER5", ")", ";"], "File": "ARMAsmParser", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37958, "Length": 32, "Cover_Rate": 0.3368421052631579} {"Template_token": ["", "else", "if", "(", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "first", ")", ")", "Kind", "=", "k_SPRRegisterList", ";", "Operand", "*", "Op", "=", "new", "Operand", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "first", ")", ";", "array_pod_sort", "(", "Op", "->", "Registers", ".", "begin", "(", ")", ",", "Op", "->", "Registers", ".", "end", "(", ")", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMAsmParser", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37959, "Length": 116, "Cover_Rate": 0.6628571428571428} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]"], "ground_truth": [")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtLdExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37960, "Length": 54, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "void", "AsmParser", "::", "cvtLdrdPre", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->"], "ground_truth": ["addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtLdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37961, "Length": 103, "Cover_Rate": 0.9903846153846154} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands"], "ground_truth": ["(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtLdWriteBackRegAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37962, "Length": 66, "Cover_Rate": 0.7674418604651163} {"Template_token": ["", "void", "AsmParser", "::", "cvtLdWriteBackRegAddrMode3", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMAsmParser", "Func": "cvtLdWriteBackRegAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37963, "Length": 49, "Cover_Rate": 0.5697674418604651} {"Template_token": ["", "cvtStExtTWriteBackReg", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands"], "ground_truth": ["(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37964, "Length": 46, "Cover_Rate": 0.4423076923076923} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addPostIdxRegOperands", "(", "Inst", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser", "Func": "cvtStExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37965, "Length": 54, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "void", "AsmParser", "::", "cvtStrdPre", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37966, "Length": 67, "Cover_Rate": 0.6442307692307693} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "("], "ground_truth": ["Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37967, "Length": 54, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode2Operands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->"], "ground_truth": ["addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStWriteBackRegAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37968, "Length": 36, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAddrMode3Operands"], "ground_truth": ["(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStWriteBackRegAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37969, "Length": 48, "Cover_Rate": 0.5581395348837209} {"Template_token": ["", "void", "AsmParser", "::", "cvtStWriteBackRegAddrModeImm12", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm12OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStWriteBackRegAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37970, "Length": 85, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8OffsetOperands", "(", "Inst", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37971, "Length": 36, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStWriteBackRegT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37972, "Length": 36, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "void", "AsmParser", "::", "cvtT2LdrdPre", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")"], "ground_truth": ["->", "addRegOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtT2LdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37973, "Length": 55, "Cover_Rate": 0.5288461538461539} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addMemImm8s4OffsetOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtT2StrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37974, "Length": 54, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addCondCodeOperands", "(", "Inst"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtVLDwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37975, "Length": 66, "Cover_Rate": 0.7674418604651163} {"Template_token": ["", "cvtVLDwbRegister", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")"], "ground_truth": ["->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtVLDwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37976, "Length": 100, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtVLDwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37977, "Length": 48, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "cvtVSTwbFixed", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMAsmParser", "Func": "cvtVSTwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37978, "Length": 28, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "void", "AsmParser", "::", "cvtVSTwbFixed", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmParser", "Func": "cvtVSTwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37979, "Length": 49, "Cover_Rate": 0.5697674418604651} {"Template_token": ["", "void", "AsmParser", "::", "cvtVSTwbRegister", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "addVecListOperands", "(", "Inst", ",", "", ")", ";", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]"], "ground_truth": [")", "->", "addCondCodeOperands", "(", "Inst", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "cvtVSTwbRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37980, "Length": 103, "Cover_Rate": 0.9903846153846154} {"Template_token": ["", "return", "Parser", ".", "Error", "(", "L", ","], "ground_truth": ["Msg", ",", "Ranges", ")", ";"], "File": "ARMAsmParser", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37981, "Length": 12, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "unsigned", "TZ", "=", "CountTrailingZeros_32", "(", "ITState", ".", "Mask", ")", ";", "if", "(", "++", "ITState", ".", "CurPosition", "==", "", "-", "TZ", ")", "ITState", ".", "CurPosition", "="], "ground_truth": ["~", "", ";"], "File": "ARMAsmParser", "Func": "forwardITPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37982, "Length": 28, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet", "=", "false", ";", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "!", "isThumb", "(", ")", ")", "||", "(", "Mnemonic", "==", "", "&&", "isThumbOne", "(", ")", ")", "||", "(", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "!", "isThumb", "(", ")", ")", "||", "(", "(", "Mnemonic", ".", "startswith", "(", "", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", ")", "&&", "!", "isThumb", "(", ")", ")", "||", "Mnemonic", ".", "startswith", "(", "", ")", "||", "(", "Mnemonic", "==", "", "&&", "isThumbOne", "(", ")", ")", ")", "{", "CanAcceptPredicationCode", "="], "ground_truth": ["false", ";"], "File": "ARMAsmParser", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37983, "Length": 175, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "if", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";", "}", "else", "CanAcceptCarrySet"], "ground_truth": ["=", "false", ";"], "File": "ARMAsmParser", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37984, "Length": 130, "Cover_Rate": 0.3641456582633053} {"Template_token": ["", "std", "::", "string", "Msg", "=", "", ";", "unsigned", "Mask", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "ErrorLoc", "=", "(", "(", "Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "", ",", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "", ")", ";", "case"], "ground_truth": ["Match_RequiresThumb2", ":"], "File": "ARMAsmParser", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37985, "Length": 207, "Cover_Rate": 0.5136476426799007} {"Template_token": ["", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveWord", "(", "", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirectiveThumb", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return", "parseDirective", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "", ")", "return"], "ground_truth": ["parseDirectiveThumbFunc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37986, "Length": 78, "Cover_Rate": 0.4431818181818182} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveCode", "(", "SMLoc", "L", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "int64_t", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Val", "==", "", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "return", "Error", "(", "L", ",", "", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", "."], "ground_truth": ["getTok", "(", ")", ".", "getLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37987, "Length": 115, "Cover_Rate": 0.6284153005464481} {"Template_token": ["", "bool", "AsmParser", "::", "parseDirectiveThumb", "(", "SMLoc", "L", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", "."], "ground_truth": ["EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmParser", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37988, "Length": 60, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isMachO", "=", "MAI", ".", "hasSubsectionsViaSymbols", "(", ")", ";", "StringRef", "Name", ";", "bool", "needFuncName", "=", "true", ";", "if", "(", "isMachO", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::"], "ground_truth": ["String", ")", ")", "return", "Error", "(", "L", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37989, "Length": 73, "Cover_Rate": 0.3395348837209302} {"Template_token": ["", "}", "Mask", ">>=", "", ";", "if", "(", "ITMask", "[", "i", "-", "", "]", "==", "'t'", ")", "Mask", "|=", "", ";", "}", "Operands", ".", "push_back", "(", "Operand", "::", "CreateITMask", "(", "Mask", ",", "Loc", ")", ")", ";", "}", "bool", "CanAcceptCarrySet", ",", "CanAcceptPredicationCode", ";", "getMnemonicAcceptInfo", "(", "Mnemonic", ",", "CanAcceptCarrySet", ",", "CanAcceptPredicationCode", ")", ";", "if", "(", "!", "CanAcceptCarrySet", "&&", "CarrySetting", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "NameLoc", ",", "", "+", "Mnemonic", "+", "", ")", ";", "}", "if", "(", "!", "CanAcceptPredicationCode", "&&", "PredicationCode", "!=", "", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "NameLoc", ",", "", "+", "Mnemonic", "+", "", ")", ";", "}", "if", "(", "CanAcceptCarrySet", ")", "{", "SMLoc", "Loc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Mnemonic", ".", "size", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCCOut", "(", "CarrySetting", "?", "", ":", "", ",", "Loc", ")", ")", ";", "}", "if", "(", "CanAcceptPredicationCode", ")", "{", "SMLoc", "Loc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Mnemonic", ".", "size", "(", ")", "+", "CarrySetting", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateCondCode", "(", "", "(", "PredicationCode", ")", ",", "Loc", ")", ")", ";", "}", "if", "(", "ProcessorIMod", ")", "{", "Operands", ".", "push_back", "(", "Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "ProcessorIMod", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "NameLoc", ")", ")", ";", "}", "while", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Start", "=", "Next", ";", "Next", "=", "Name", ".", "find", "(", "'.'", ",", "Start", "+", "", ")", ";", "StringRef", "ExtraToken", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "if", "(", "isDataTypeToken", "(", "ExtraToken", ")", "&&", "doesIgnoreDataTypeSuffix", "(", "Mnemonic", ",", "ExtraToken", ")", ")", "continue", ";", "if", "(", "ExtraToken", "!=", "", ")", "{", "SMLoc", "Loc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Start", ")", ";", "Operands", ".", "push_back", "(", "Operand", "::", "CreateToken", "(", "ExtraToken", ",", "Loc", ")", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic"], "ground_truth": [")", ")", "{"], "File": "ARMAsmParser", "Func": "ParseInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37990, "Length": 383, "Cover_Rate": 0.3347902097902098} {"Template_token": ["", "}", "if", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "inITBlock", "(", ")", "||", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "inITBlock", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "(", "Operands", ".", "size", "(", ")", "==", "", "||", "Operands", ".", "size", "(", ")", "==", "", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", "||", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser", "Func": "shouldOmitCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37991, "Length": 475, "Cover_Rate": 0.4721669980119284} {"Template_token": ["", "}", "if", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "inITBlock", "(", ")", "||", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Mnemonic", "==", "", "&&", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "(", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "isLowRegister", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "||", "!", "inITBlock", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", ")", "&&", "(", "Operands", ".", "size", "(", ")", "==", "", "||", "Operands", ".", "size", "(", ")", "==", "", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isReg", "(", ")", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "==", "", "&&", "(", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", "||", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "static_cast", "<", "Operand", "*", ">", "(", "Operands", "[", "", "]", ")", "->", "isImm", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmParser", "Func": "shouldOmitCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37992, "Length": 475, "Cover_Rate": 0.4721669980119284} {"Template_token": ["", "PredicationCode", "=", "CC", ";", "}", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", "", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "ITMask", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", ")", ";", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "", ")", ";", "}", "return", "Mnemonic"], "ground_truth": [";"], "File": "ARMAsmParser", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37993, "Length": 276, "Cover_Rate": 0.40828402366863903} {"Template_token": ["", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "", ")", "&&", "!", "(", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "Mnemonic", "==", "", "||", "(", "Mnemonic", "==", "", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "", ",", "Mnemonic", ".", "size", "(", ")", "-", "", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "", ",", "", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "~", "", ")", ";", "if", "(", "IMod", "!=", "~", ""], "ground_truth": [")", "{"], "File": "ARMAsmParser", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37994, "Length": 208, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "void", "startExplicitITBlock", "(", "", "Cond", ",", "unsigned", "Mask", ")", "{", "assert", "(", "!", "inITBlock", "(", ")", ")", ";", "ITState", ".", "Cond"], "ground_truth": ["=", "Cond", ";"], "File": "ARMAsmParser", "Func": "startExplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37995, "Length": 24, "Cover_Rate": 0.5106382978723404} {"Template_token": ["", "void", "startImplicitITBlock", "(", ")", "{", "assert", "(", "!", "inITBlock", "(", ")", ")", ";", "ITState", ".", "Cond", "="], "ground_truth": ["", ";"], "File": "ARMAsmParser", "Func": "startImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37996, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "Rn", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "+", "hasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "!", "listContainsBase", "&&", "!", "hasWritebackToken", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "if", "(", "listContainsBase", "&&", "hasWritebackToken", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "listContainsReg", "(", "Inst", ",", "", ",", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "Operands", ".", "size", "(", ")", "==", "", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", "&&", "(", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "Operand", "*", ")", "Operands", "[", "", "]", ")", "->", "getReg", "(", ")", ")", ")", "{", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "", ",", "", ",", "", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands"], "ground_truth": ["[", "", "]", "->", "getStartLoc", "(", ")", ",", "", ")", ";"], "File": "ARMAsmParser", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37997, "Length": 366, "Cover_Rate": 0.3267857142857143} {"Template_token": ["", "return", "Parser", ".", "Warning", "(", "L", ","], "ground_truth": ["Msg", ",", "Ranges", ")", ";"], "File": "ARMAsmParser", "Func": "Warning", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37998, "Length": 12, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "return", "!", "any_of", "(", "M", ",", "[", "&", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "F", ".", "getFnAttribute", "(", "Attr", ")", ".", "getValueAsString", "(", ")", "!="], "ground_truth": ["Value", ";"], "File": "ARMAsmPrinter (2)1", "Func": "checkFunctionsAttributeConsistency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37999, "Length": 30, "Cover_Rate": 0.6} {"Template_token": ["", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetThreadLocalGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "auto", "&", "TLOF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "OS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Function", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "("], "ground_truth": ["OS", ",", "&", "Global", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38000, "Length": 196, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitFunctionBodyEnd", "(", ")", "{", "if", "(", "!"], "ground_truth": ["InConstantPool", ")", "return", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitFunctionBodyEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38001, "Length": 14, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38002, "Length": 16, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "PromotedGlobals", ".", "count", "(", "GV"], "ground_truth": [")", ")", "return", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitGlobalVariable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38003, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "PromotedGlobals", ".", "count", "(", "GV", ")", ")", "return", ";", "AsmPrinter", "::", "EmitGlobalVariable", "("], "ground_truth": ["GV", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitGlobalVariable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38004, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "const", "bool", "WasThumb", "=", "isThumb", "(", "StartInfo", ")", ";", "if", "(", "!", "EndInfo", "||", "WasThumb", "!=", "isThumb", "(", "*", "EndInfo", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "WasThumb", "?", "MCAF_Code16", ":"], "ground_truth": ["MCAF_Code32", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "emitInlineAsmEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38005, "Length": 34, "Cover_Rate": 0.6415094339622641} {"Template_token": ["", "void", "AsmPrinter", "::", "emitInlineAsmEnd", "(", "const", "MCSubtargetInfo", "&", "StartInfo", ",", "const", "MCSubtargetInfo", "*", "EndInfo", ")", "const", "{", "const", "bool", "WasThumb", "=", "isThumb", "(", "StartInfo"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "emitInlineAsmEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38006, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ","], "ground_truth": ["MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38007, "Length": 88, "Cover_Rate": 0.37606837606837606} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "EmitAlignment", "(", "", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel", "(", "JTI", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "OutStreamer", "->", "EmitDataRegion", "(", "OffsetWidth", "==", "", "?", "MCDR_DataRegionJT8", ":", "MCDR_DataRegionJT16", ")", ";", "for", "(", "auto", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "MCSymbol", "*", "TBInstPC", "=", "GetCPISymbol", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "MCSymbolRefExpr", "::", "create", "(", "TBInstPC", ",", "OutContext", ")", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "MBBSymbolExpr", ",", "Expr", ",", "OutContext", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createDiv", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitValue", "(", "Expr", ",", "OffsetWidth"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitJumpTableTBInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38008, "Length": 203, "Cover_Rate": 0.7602996254681648} {"Template_token": ["", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", "."], "ground_truth": ["EmitIntValue", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "emitNonLazySymbolPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38009, "Length": 30, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutStreamer", ".", "getContext", "(", ")"], "ground_truth": [")", ",", "", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "emitNonLazySymbolPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38010, "Length": 25, "Cover_Rate": 0.3048780487804878} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "RegList", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-"], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38011, "Length": 318, "Cover_Rate": 0.40304182509505704} {"Template_token": ["", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitValue", "(", "E", ","], "ground_truth": ["Size", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38012, "Length": 75, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "isThreadLocal", "(", ")", "?", "MMIMachO", ".", "getThreadLocalGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "return", "MCSym", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38013, "Length": 112, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "isThreadLocal", "(", ")", "?", "MMIMachO", ".", "getThreadLocalGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "return", "MCSym", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "SmallString", "<", ""], "ground_truth": [">", "Name", ";"], "File": "ARMAsmPrinter (2)1", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38014, "Length": 118, "Cover_Rate": 0.5175438596491229} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", ".", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'"], "ground_truth": ["<<", "uid", ";"], "File": "ARMAsmPrinter (2)1", "Func": "GetARMJTIPICJumpTableLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38015, "Length": 27, "Cover_Rate": 0.48214285714285715} {"Template_token": ["", "MCSymbol", "*", "AsmPrinter", "::", "GetJTIPICJumpTableLabel", "(", "unsigned", "uid", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", ".", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", ";", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Name"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "GetARMJTIPICJumpTableLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38016, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "static", "MCSymbol", "*", "getPICLabel", "(", "StringRef", "Prefix", ",", "unsigned", "FunctionNumber", ",", "unsigned", "LabelId", ","], "ground_truth": ["MCContext", "&", "Ctx", ")", "{"], "File": "ARMAsmPrinter (2)1", "Func": "getPICLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38017, "Length": 19, "Cover_Rate": 0.37254901960784315} {"Template_token": ["", "static", "bool", "isThumb", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "STI", ".", "getFeatureBits", "("], "ground_truth": [")", "[", "", "]", ";"], "File": "ARMAsmPrinter (2)1", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38018, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "B", "(", "getTheThumbBETarget"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "LLVMInitializeARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38019, "Length": 44, "Cover_Rate": 0.88} {"Template_token": ["", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "case", "'A'", ":", "default", ":", "return", "true", ";", "case", "'m'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "return", "false", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38020, "Length": 83, "Cover_Rate": 0.5496688741721855} {"Template_token": ["", "O", "<<", "'#'", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";", "GetGVSymbol", "(", "GV", ",", "TF", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ","], "ground_truth": ["O", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38021, "Length": 119, "Cover_Rate": 0.34593023255813954} {"Template_token": ["", "explicit", "AsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "Streamer", ")", ",", "AFI", "(", "NULL", ")", ",", "MCP", "(", "NULL", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<"], "ground_truth": ["Subtarget", ">", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38022, "Length": 47, "Cover_Rate": 0.9791666666666666} {"Template_token": ["", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "O", ",", "MAI", ",", "false", ")", ";", "return"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter100", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38023, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "", ",", "", ",", "", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ",", "", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ",", "", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")"], "ground_truth": [";"], "File": "ARMAsmPrinter100", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38024, "Length": 244, "Cover_Rate": 0.7484662576687117} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", "{", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "O", "<<", "", ";", "O", "<<", "", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "O", "<<", "'\\t'", "<<", "*"], "ground_truth": ["CurrentFnSym", ";"], "File": "ARMAsmPrinter100", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38025, "Length": 39, "Cover_Rate": 0.75} {"Template_token": ["", "if", "(", "EnableMCInst", ")", "{", "printInstructionThroughMCStreamer", "(", "MI", ")", ";", "}", "else", "{", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", ")", "EmitAlignment", "(", "", ")", ";", "printInstruction", "(", "MI", ")"], "ground_truth": [";"], "File": "ARMAsmPrinter100", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38026, "Length": 38, "Cover_Rate": 0.6440677966101694} {"Template_token": ["", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "TLOFMacho", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "TLOFMacho", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "}", "}", "O", "<<", "", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "!=", "", ")", "O", "<<", "", "<<", "CPUString", "<<", "'\\n'", ";", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "if", "(", "!", "UnsafeFPMath", ")", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";", "if", "(", "FiniteOnlyFPMath", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "else", "O", "<<", ""], "ground_truth": ["<<", "", "<<", "", ";"], "File": "ARMAsmPrinter100", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38027, "Length": 210, "Cover_Rate": 0.6325301204819277} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber"], "ground_truth": ["(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", ";"], "File": "ARMAsmPrinter100", "Func": "GetARMJTIPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38028, "Length": 31, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "GetSetPICJumpTableLabel2", "(", "unsigned", "uid", ",", "unsigned", "uid2", ",", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", ";", "return", "OutContext", ".", "GetOrCreateTemporarySymbol", "(", "Name", "."], "ground_truth": ["str", "(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "GetARMSetPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38029, "Length": 64, "Cover_Rate": 0.927536231884058} {"Template_token": ["", "void", "LLVMInitializeAsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "X", "(", "TheTarget", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "Y", "(", "TheThumbTarget", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "TheTarget", ",", "createMCInstPrinter"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter100", "Func": "LLVMInitializeARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38030, "Length": 32, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName"], "ground_truth": ["(", "MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38031, "Length": 94, "Cover_Rate": 0.43119266055045874} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode2Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38032, "Length": 87, "Cover_Rate": 0.39908256880733944} {"Template_token": ["", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "", ")", ";", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm"], "ground_truth": ["(", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38033, "Length": 37, "Cover_Rate": 0.31092436974789917} {"Template_token": ["", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", ";", "}", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<"], "ground_truth": ["(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38034, "Length": 62, "Cover_Rate": 0.3803680981595092} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "("], "ground_truth": ["Mode", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38035, "Length": 93, "Cover_Rate": 0.41333333333333333} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode6Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->"], "ground_truth": ["getOperand", "(", "Op", "+", "", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38036, "Length": 54, "Cover_Rate": 0.3624161073825503} {"Template_token": ["", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "printPCLabel", "(", "MI", ",", "Op", "+", "", ")", ";", "return", ";", "}", "const", "MachineOperand", "&", "MO1", "=", "MI"], "ground_truth": ["->", "getOperand", "(", "Op", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38037, "Length": 38, "Cover_Rate": 0.4367816091954023} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "("], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMAsmPrinter100", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38038, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "width", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "lsb", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "lsb", "<<"], "ground_truth": ["", "<<", "width", ";"], "File": "ARMAsmPrinter100", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38039, "Length": 65, "Cover_Rate": 0.8125} {"Template_token": ["", "assert", "(", "Modifier", "&&", "", ")", ";", "if", "(", "!", "strcmp", "(", "Modifier", ",", "", ")", ")", "{", "unsigned", "ID", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "ID", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "strcmp", "(", "Modifier", ",", "", ")", "&&", "", ")", ";", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")"], "ground_truth": [")", "{"], "File": "ARMAsmPrinter100", "Func": "printCPInstOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38040, "Length": 95, "Cover_Rate": 0.6884057971014492} {"Template_token": ["", "O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "("], "ground_truth": [")", "&", "", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printHex16ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38041, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "("], "ground_truth": ["OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printHex32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38042, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "void", "printHex64ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printHex64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38043, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "void", "printHex64ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int"], "ground_truth": ["OpNum", ")", "{"], "File": "ARMAsmPrinter100", "Func": "printHex64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38044, "Length": 12, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm"], "ground_truth": ["(", ")", "&", "", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printHex8ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38045, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "ByteOffset", "=", "false", ",", "HalfWordOffset", "=", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "ByteOffset", "=", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "HalfWordOffset", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "if", "(", "ByteOffset", ")", "O", "<<", "MAI", "->", "getData8bitsDirective", "(", ")", ";", "else", "if", "(", "HalfWordOffset", ")", "O", "<<", "MAI", "->", "getData16bitsDirective", "(", ")", ";", "if", "(", "ByteOffset", "||", "HalfWordOffset", ")", "O", "<<", "'('", "<<", "*", "MBB", "->", "getSymbol", "(", ")", "<<", "", "<<", "*", "JTISymbol", "<<", "", ";", "else", "O", "<<", "", "<<", "*"], "ground_truth": ["MBB", "->", "getSymbol", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38046, "Length": 233, "Cover_Rate": 0.803448275862069} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "char", "*", "JTEntryDirective", "=", "MAI", "->", "getData32bitsDirective", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "MAI", "->", "hasSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "JTSets", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "bool", "isNew", "=", "JTSets", ".", "insert", "(", "MBB", ")", ";", "if", "(", "UseSet", "&&"], "ground_truth": ["isNew", ")", "{"], "File": "ARMAsmPrinter100", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38047, "Length": 190, "Cover_Rate": 0.5792682926829268} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand"], "ground_truth": ["(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38048, "Length": 17, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "void", "AsmPrinter", "::", "printMandatoryPredicateOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38049, "Length": 31, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "void", "AsmPrinter", "::", "printNoHashImmediate", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum"], "ground_truth": [")", "{"], "File": "ARMAsmPrinter100", "Func": "printNoHashImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38050, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "}", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ConstantPoolIndex"], "ground_truth": [":"], "File": "ARMAsmPrinter100", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38051, "Length": 290, "Cover_Rate": 0.5178571428571429} {"Template_token": ["", "int", "Id", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": [")", ".", "getImm", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38052, "Length": 17, "Cover_Rate": 0.34} {"Template_token": ["", "int", "Id", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "("], "ground_truth": [")", "<<", "", "<<", "Id", ";"], "File": "ARMAsmPrinter100", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38053, "Length": 35, "Cover_Rate": 0.7} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38054, "Length": 17, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ")", "{", "assert", "(", "Reg", "==", "", "&&", "", ")", ";", "O", "<<", "'s'"], "ground_truth": [";"], "File": "ARMAsmPrinter100", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38055, "Length": 32, "Cover_Rate": 0.64} {"Template_token": ["", "void", "AsmPrinter", "::", "printSOImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "printSOImm", "(", "O", ",", "MO", ".", "getImm"], "ground_truth": ["(", ")", ",", "VerboseAsm", ",", "MAI", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38056, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ","], "ground_truth": ["VerboseAsm", ",", "MAI", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38057, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "OffImm", "=", "MO2"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38058, "Length": 36, "Cover_Rate": 0.4675324675324675} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", ""], "ground_truth": ["<<", "-", "OffImm", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38059, "Length": 37, "Cover_Rate": 0.5692307692307692} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38060, "Length": 42, "Cover_Rate": 0.4375} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<"], "ground_truth": ["", "<<", "OffImm", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38061, "Length": 38, "Cover_Rate": 0.3958333333333333} {"Template_token": ["", "void", "AsmPrinter", "::", "printT2AddrModeImm8s4Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", "/", "", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", "*", "", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", "*", "", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38062, "Length": 101, "Cover_Rate": 0.9901960784313726} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", "/", "", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", "*", "", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm"], "ground_truth": ["*", "", ";"], "File": "ARMAsmPrinter100", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38063, "Length": 57, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg", "("], "ground_truth": [")", ";"], "File": "ARMAsmPrinter100", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38064, "Length": 35, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand"], "ground_truth": ["(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printTBAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38065, "Length": 18, "Cover_Rate": 0.33962264150943394} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeRI5Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "unsigned", "Scale", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO3", ".", "getReg", "(", ")", ")", "O", "<<", "", "<<", "getRegisterName", "(", "MO3", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "", "<<", "ImmOffs", "*", "Scale", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeRI5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38066, "Length": 135, "Cover_Rate": 0.9926470588235294} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO3", ".", "getReg", "(", ")", ")", "O", "<<", "", "<<", "getRegisterName", "(", "MO3", ".", "getReg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeRI5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38067, "Length": 94, "Cover_Rate": 0.6911764705882353} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeRROperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1"], "ground_truth": [".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38068, "Length": 53, "Cover_Rate": 0.7681159420289855} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")"], "ground_truth": [")", "<<", "", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38069, "Length": 28, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeS1Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "printThumbAddrModeRI5Operand", "(", "MI", ","], "ground_truth": ["Op", ",", "", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeS1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38070, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeS2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38071, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeS4Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "printThumbAddrModeRI5Operand", "(", "MI", ","], "ground_truth": ["Op", ",", "", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeS4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38072, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeS4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38073, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38074, "Length": 27, "Cover_Rate": 0.35064935064935066} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbITMask", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "Mask", "&", "(", "", "<<", "Pos", ")", ")"], "ground_truth": ["==", "", ";"], "File": "ARMAsmPrinter100", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38075, "Length": 79, "Cover_Rate": 0.8404255319148937} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbS4ImmOperand", "(", "const", "MachineInstr", "*"], "ground_truth": ["MI", ",", "int", "Op", ")", "{"], "File": "ARMAsmPrinter100", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38076, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "void", "AsmPrinter", "::", "printVFPf32ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "const", "ConstantFP", "*", "FP", "=", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": [")", ".", "getFPImm", "(", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38077, "Length": 30, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "auto", "&", "TLOF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "OS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Function", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Global", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Alias", ",", "*", "Mang", ")", ";", "OS", ".", "flush", "(", ")", ";", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOF", ".", "getDrectveSection"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38078, "Length": 159, "Cover_Rate": 0.375886524822695} {"Template_token": ["", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "auto", "&", "TLOF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "OS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Function", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Global", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")"], "ground_truth": ["TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Alias", ",", "*", "Mang", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38079, "Length": 154, "Cover_Rate": 0.3640661938534279} {"Template_token": ["", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "OutStreamer", "->", "EmitThumbFunc"], "ground_truth": ["(", "CurrentFnSym", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38080, "Length": 14, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "("], "ground_truth": ["", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38081, "Length": 145, "Cover_Rate": 0.6196581196581197} {"Template_token": ["", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel", "(", "JTI", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "JTISymbol", ")", ";", "OutStreamer", "->", "EmitDataRegion", "(", "MCDR_DataRegionJT32", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitValue", "(", "Expr"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38082, "Length": 188, "Cover_Rate": 0.8034188034188035} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addExpr", "(", "MBBSymbolExpr"], "ground_truth": [")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitJumpTableInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38083, "Length": 94, "Cover_Rate": 0.5371428571428571} {"Template_token": ["", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "RegList", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "("], "ground_truth": ["", ")", ".", "getIndex", "(", ")", ";"], "File": "ARMAsmPrinter102", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38084, "Length": 286, "Cover_Rate": 0.3690322580645161} {"Template_token": ["", "else", "if", "(", "Subtarget", "->", "hasV8MMainlineOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isMClass", "(", ")", "&&", "Subtarget", "->", "hasDSP", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6MOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "return", "", ";", "else", "return"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter102", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38085, "Length": 131, "Cover_Rate": 0.6787564766839378} {"Template_token": ["", "return", "MCSym", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "SmallString", "<", "", ">", "Name", ";", "Name", "=", "", ";", "getNameWithPrefix", "(", "Name", ",", "GV", ")", ";", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "return", "getSymbol", "(", "GV", ")", ";", "}", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMAsmPrinter102", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38086, "Length": 93, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::"], "ground_truth": ["VK__GOT_PREL", ";"], "File": "ARMAsmPrinter102", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38087, "Length": 37, "Cover_Rate": 0.44047619047619047} {"Template_token": ["", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ";", "case"], "ground_truth": ["", ":"], "File": "ARMAsmPrinter102", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38088, "Length": 35, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "MCSymbol", "*", "Label", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "Prefix", ")", "+", "", "+", "Twine", "(", "FunctionNumber", ")"], "ground_truth": ["+", "", "+", "Twine", "(", "LabelId", ")", ")", ";"], "File": "ARMAsmPrinter102", "Func": "getPICLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38089, "Length": 28, "Cover_Rate": 0.5283018867924528} {"Template_token": ["", "static", "bool", "isV8M", "(", "const", "Subtarget", "*", "Subtarget", ")", "{", "return", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", "&&", "!", "Subtarget", "->"], "ground_truth": ["hasV6T2Ops", "(", ")", ")", "||", "Subtarget", "->", "hasV8MMainlineOps", "(", ")", ";"], "File": "ARMAsmPrinter102", "Func": "isV8M", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38090, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "static", "bool", "isV8M", "(", "const", "Subtarget", "*", "Subtarget"], "ground_truth": [")", "{"], "File": "ARMAsmPrinter102", "Func": "isV8M", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38091, "Length": 10, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO"], "ground_truth": [".", "getGlobal", "(", ")", ";"], "File": "ARMAsmPrinter102", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38092, "Length": 197, "Cover_Rate": 0.595166163141994} {"Template_token": ["", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetThreadLocalGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "MCTargetStreamer", "&", "TS", "=", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ";", "TargetStreamer", "&", "ATS", "=", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";", "if", "(", "OptimizationGoals", ">", "", "&&", "(", "Subtarget", "->", "isTargetAEABI", "(", ")", "||", "Subtarget", "->", "isTargetGNUAEABI", "(", ")", "||", "Subtarget", "->", "isTargetMuslAEABI", "(", ")", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "OptimizationGoals", ")", ";", "OptimizationGoals", "=", "-", ""], "ground_truth": [";"], "File": "ARMAsmPrinter103", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38093, "Length": 202, "Cover_Rate": 0.7163120567375887} {"Template_token": ["", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetThreadLocalGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "MCTargetStreamer", "&", "TS", "=", "*", "OutStreamer", "->", "getTargetStreamer", "("], "ground_truth": [")", ";"], "File": "ARMAsmPrinter103", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38094, "Length": 190, "Cover_Rate": 0.6737588652482269} {"Template_token": ["", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "auto", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")"], "ground_truth": [",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter103", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38095, "Length": 153, "Cover_Rate": 0.3167701863354037} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "emitAttributes", "(", ")", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&", "TT", ".", "isThumb", "("], "ground_truth": [")", ")", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmPrinter103", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38096, "Length": 38, "Cover_Rate": 0.5671641791044776} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SyntaxUnified"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter103", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38097, "Length": 28, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "unsigned", "SrcReg", ",", "DstReg", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "SrcReg", "=", "DstReg", "=", "", ";", "}", "else", "{", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "{", "assert", "(", "DstReg", "==", "", "&&", "", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegList", ";", "unsigned", "StartOp", "=", "", "+", "", ";", "unsigned", "NumOffset", "=", "", ";", "unsigned", "Pad", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "StartOp", "=", "", ";", "NumOffset", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUndef", "(", ")", ")", "{", "assert", "(", "RegList", ".", "empty", "(", ")", "&&", "", ")", ";", "Pad", "+=", "", ";", "continue", ";", "}", "RegList", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "{", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "if", "(", "Pad", ")", "ATS", ".", "emitPad", "(", "Pad", ")", ";", "}", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter103", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38098, "Length": 344, "Cover_Rate": 0.41247002398081534} {"Template_token": ["", "SetupMachineFunction", "(", "MF", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "for", "(", "auto", "*", "GV", ":", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ")", "PromotedGlobals", ".", "insert", "(", "GV", ")", ";", "unsigned", "OptimizationGoal", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeNone", ")", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "F", ".", "optForMinSize", "(", ")", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "F", ".", "optForSize", "(", ")", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "OptimizationGoal", "=", "", ";", "else", "OptimizationGoal"], "ground_truth": ["=", "", ";"], "File": "ARMAsmPrinter103", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38099, "Length": 129, "Cover_Rate": 0.35149863760217986} {"Template_token": ["", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPV", ")", ";", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "SmallString", "<", "", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "OS", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "MCSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment"], "ground_truth": ["(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter104", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38100, "Length": 321, "Cover_Rate": 0.6458752515090543} {"Template_token": ["", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "e", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "e", ";", "++", "F", ")", "if", "(", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "SectionForGlobal", "(", "F", ",", "*", "Mang", ",", "TM", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TextSections", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "SwitchSection", "(", "TextSections", "[", "i", "]", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "const", "MCSection", "*", "StaticInitSect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_REGULAR", "|", "MachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StaticInitSect", ")", ";", "}", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getCStringSection", "(", ")", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SyntaxUnified", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "emitAttributes", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "{", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "std", "::", "string", "str", ";", "raw_string_ostream", "OS", "(", "str", ")", ";", "EmitSFIHeaders", "(", "OS"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter104", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38101, "Length": 308, "Cover_Rate": 0.7230046948356808} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")"], "ground_truth": [")", "return", "", ";"], "File": "ARMAsmPrinter104", "Func": "GetTargetBasicBlockAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38102, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "unsigned", "AsmPrinter", "::", "GetTargetBasicBlockAlign", "(", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "return"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter104", "Func": "GetTargetBasicBlockAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38103, "Length": 19, "Cover_Rate": 0.8260869565217391} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand"], "ground_truth": ["::", "MO_MachineBasicBlock", ":"], "File": "ARMAsmPrinter104", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38104, "Length": 221, "Cover_Rate": 0.5580808080808081} {"Template_token": ["", "}", "else", "if", "(", "STI", ".", "isRWPI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", "||", "STI", ".", "isROPI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "FPDenormalMode", "==", "FPDenormal", "::", "PreserveSign", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "FPDenormalMode", "==", "FPDenormal", "::", "PositiveZero", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2Base", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3Base", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "NoTrappingFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmPrinter105", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38105, "Length": 316, "Cover_Rate": 0.37753882915173237} {"Template_token": ["", "return", "false", ";", "case", "'y'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "MCSuperRegIterator", "SR", "(", "Reg", ",", "TRI", ")", ";", "SR", ".", "isValid", "(", ")", ";", "++", "SR", ")", "{", "if", "(", "!", "", ".", "contains", "(", "*", "SR", ")", ")", "continue", ";", "bool", "Lane0", "=", "TRI", "->", "getSubReg", "(", "*", "SR", ",", "", ")", "==", "Reg", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "*", "SR", ")", "<<", "(", "Lane0", "?", "", ":", "", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";", "case", "'B'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "~", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";", "return", "false", ";", "case", "'M'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "Register", "RegBegin", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "", ";", "if", "(", "", ".", "contains", "(", "RegBegin", ")", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Register", "Reg0", "=", "TRI", "->", "getSubReg", "(", "RegBegin", ",", "", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg0", ")", "<<", "", ";", "RegBegin", "=", "TRI", "->", "getSubReg", "(", "RegBegin", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "RegBegin", ")", ";", "unsigned", "RegOps", "=", "OpNum", "+", "", ";", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter105", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38106, "Length": 366, "Cover_Rate": 0.33670653173873044} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "F", ".", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionBody", "(", ")", ";", "emitXRayTable", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "MCSymbol", "*", ">", "&", "TIP", ":", "ThumbIndirectPads", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "TIP", ".", "second", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addReg", "(", "TIP", ".", "first", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "ThumbIndirectPads", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmPrinter105", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38107, "Length": 163, "Cover_Rate": 0.4478021978021978} {"Template_token": ["", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "{", "assert", "(", "DstReg", "==", "", "&&", "", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegList", ";", "unsigned", "StartOp", "=", "", "+", "", ";", "unsigned", "NumOffset", "=", "", ";", "unsigned", "Pad", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "StartOp", "=", "", ";", "NumOffset", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUndef", "(", ")", ")", "{", "assert", "(", "RegList", ".", "empty", "(", ")", "&&", "", ")", ";", "unsigned", "Width", "=", "TargetRegInfo", "->", "getRegSizeInBits", "(", "MO", ".", "getReg", "(", ")", ",", "MachineRegInfo", ")", "/", "", ";", "Pad", "+=", "Width", ";", "continue", ";", "}", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "unsigned", "RemappedReg", "=", "AFI", "->", "EHPrologueRemappedRegs", ".", "lookup", "(", "Reg", ")", ")", "Reg", "=", "RemappedReg", ";", "RegList", ".", "push_back", "(", "Reg", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "{", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "if", "(", "Pad", ")", "ATS", ".", "emitPad", "(", "Pad"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter107", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38108, "Length": 323, "Cover_Rate": 0.36251402918069586} {"Template_token": ["", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "O", "<<", "'#'", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "if", "(", "TF", "==", "", ")", "O"], "ground_truth": ["<<", "", ";"], "File": "ARMAsmPrinter107", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38109, "Length": 94, "Cover_Rate": 0.3298245614035088} {"Template_token": ["", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr"], "ground_truth": [",", "OutContext", ")", ";"], "File": "ARMAsmPrinter108", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38110, "Length": 195, "Cover_Rate": 0.43526785714285715} {"Template_token": ["", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TextSections", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "SwitchSection", "(", "TextSections", "[", "i", "]", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "const", "MCSection", "*", "StaticInitSect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_REGULAR", "|", "MachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StaticInitSect", ")", ";", "}", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getCStringSection", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmPrinter108", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38111, "Length": 171, "Cover_Rate": 0.43958868894601544} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitXXStructor", "(", "const", "Constant", "*", "CV", ")", "{", "uint64_t", "Size", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter108", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38112, "Length": 64, "Cover_Rate": 0.5765765765765766} {"Template_token": ["", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ")", ";", "}", "Stubs", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38113, "Length": 104, "Cover_Rate": 0.30057803468208094} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitJump2Table", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "OpNum", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT8", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT16", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "OffsetWidth", "==", "", ")", "{", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "", ")", ".", "addExpr", "(", "MBBSymbolExpr", ")", ".", "addImm", "(", ""], "ground_truth": [")", ".", "addReg", "(", "", ")", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38114, "Length": 269, "Cover_Rate": 0.7707736389684814} {"Template_token": ["", "EmitMachineConstantPoolValue", "(", "MachineConstantPoolValue", "*", "MCPV", ")", "{", "int", "Size", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "MCPV", "->", "getType", "(", ")", ")", ";", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPV", ")", ";", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "SmallString", "<", "", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "OS", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "MCSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant"], "ground_truth": [">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38115, "Length": 153, "Cover_Rate": 0.3722627737226277} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", "||", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "SetVector", "<", "const", "MCSection", "*", ",", "SmallVector", "<", "const", "MCSection", "*", ",", "", ">", ",", "SmallPtrSet", "<", "const", "MCSection", "*", ",", "", ">", ">", "TextSections", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "e", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "e", ";", "++", "F", ")", "if", "(", "!"], "ground_truth": ["F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "SectionForGlobal", "(", "F", ",", "Mang", ",", "TM", ")", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38116, "Length": 129, "Cover_Rate": 0.36962750716332377} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":"], "ground_truth": ["MCSymbolRefExpr", "::", "VK__TARGET1", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38117, "Length": 59, "Cover_Rate": 0.5619047619047619} {"Template_token": ["", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "MCSymbolRefExpr", "::", "VK__TARGET1", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "("], "ground_truth": ["E", ",", "Size", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38118, "Length": 51, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "raw_svector_ostream", "(", "Name", ")", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmPrinter109", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38119, "Length": 29, "Cover_Rate": 0.6444444444444445} {"Template_token": ["", "const", "ElfTargetObjectFile", "&", "TLOFELF", "=", "static_cast", "<", "const", "ElfTargetObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFELF", ".", "getAttributesSection", "(", ")", ")", ";", "OutStreamer", ".", "EmitIntValue", "(", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter10", "Func": "emitARMAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38120, "Length": 37, "Cover_Rate": 0.6727272727272727} {"Template_token": ["", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "return", ";", "const", "ElfTargetObjectFile", "&", "TLOFELF", "=", "static_cast", "<", "const", "ElfTargetObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFELF", ".", "getAttributesSection", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmPrinter10", "Func": "emitARMAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38121, "Length": 38, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "AttributeItemType", "attr", "=", "{", "AttributeItemType", "::", "NumericAttribute", ",", "Attribute", ",", "Value", ",", "StringRef", "(", "", ")", "}", ";", "ContentsSize", "+=", "getULEBSize", "(", "Attribute", ")", ";", "ContentsSize", "+=", "getULEBSize"], "ground_truth": ["(", "Value", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38122, "Length": 32, "Cover_Rate": 0.64} {"Template_token": ["", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasNEON2", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options"], "ground_truth": [".", "UnsafeFPMath", ")", "{"], "File": "ARMAsmPrinter10", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38123, "Length": 312, "Cover_Rate": 0.50814332247557} {"Template_token": ["", "emitFPU", "=", "true", ";", "}", "else", "{", "MCObjectStreamer", "&", "O", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "OutStreamer", ")", ";", "AttrEmitter", "=", "new", "ObjectAttributeEmitter", "(", "O", ")", ";", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasNEON2", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->"], "ground_truth": ["hasNEON", "(", ")", ")", "{"], "File": "ARMAsmPrinter10", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38124, "Length": 328, "Cover_Rate": 0.5342019543973942} {"Template_token": ["", "EmitULEB128", "(", "Rx", ")", ";", "if", "(", "odd", ")", "{", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "else", "{", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "}", "else", "if", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "{", "assert", "(", "", "+", "", "==", "", "&&", "", ")", ";", "unsigned", "QReg", "=", "Reg", "-", "", ";", "unsigned", "D1", "=", "", "+", "", "*", "QReg", ";", "unsigned", "D2", "=", "D1", "+", "", ";", "OutStreamer", ".", "AddComment", "(", "", ")"], "ground_truth": [";"], "File": "ARMAsmPrinter10", "Func": "EmitDwarfRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38125, "Length": 116, "Cover_Rate": 0.3431952662721893} {"Template_token": ["", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")"], "ground_truth": [",", "", ",", "", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38126, "Length": 98, "Cover_Rate": 0.30246913580246915} {"Template_token": ["", "int", "OpNum", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OutStreamer", ".", "EmitJumpTable8Region", "(", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OutStreamer", ".", "EmitJumpTable16Region", "(", ")", ";", "}", "else", "{", "OutStreamer", ".", "EmitJumpTable32Region", "(", ")", ";", "}", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "OffsetWidth", "=", "", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "OffsetWidth", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "OffsetWidth", "==", "", ")", "{", "MCInst", "BrInst", ";", "BrInst", ".", "setOpcode", "(", "", ")", ";", "BrInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "MBBSymbolExpr", ")", ")", ";", "BrInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "BrInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "BrInst"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38127, "Length": 305, "Cover_Rate": 0.7702020202020202} {"Template_token": ["", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "Create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", ""], "ground_truth": [",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38128, "Length": 156, "Cover_Rate": 0.5571428571428572} {"Template_token": ["", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "("], "ground_truth": ["ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38129, "Length": 205, "Cover_Rate": 0.49878345498783455} {"Template_token": ["", "MCInst", "TmpInst", ";", "LowerMachineInstrToMCInst", "(", "MI", ",", "TmpInst", ",", "*", "this", ")", ";", "TmpInst", ".", "setOpcode", "(", "Opcode"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitPatchedInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38130, "Length": 20, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "MCInst", "TmpInst", ";", "LowerMachineInstrToMCInst", "(", "MI", ",", "TmpInst", ",", "*", "this", ")", ";", "TmpInst", ".", "setOpcode", "("], "ground_truth": ["Opcode", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitPatchedInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38131, "Length": 20, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", "||", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::"], "ground_truth": ["S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38132, "Length": 100, "Cover_Rate": 0.4329004329004329} {"Template_token": ["", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->"], "ground_truth": ["isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "MCSymbolRefExpr", "::", "VK__TARGET1", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38133, "Length": 66, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::"], "ground_truth": ["VK_None", ":", "MCSymbolRefExpr", "::", "VK__TARGET1", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter10", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38134, "Length": 66, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "unsigned", "int", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ",", "", ")", ";", "switch", "(", "item", "."], "ground_truth": ["Type", ")", "{"], "File": "ARMAsmPrinter10", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38135, "Length": 84, "Cover_Rate": 0.4397905759162304} {"Template_token": ["", "MCSymbol", "*", "AsmPrinter", "::", "GetGVSymbol", "(", "const", "GlobalValue", "*", "GV", ")", "{", "bool", "isIndirect", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "TM", ".", "getRelocationModel", "(", ")", ")", ";", "if", "(", "!", "isIndirect", ")", "return", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "", ")", "StubSym", "="], "ground_truth": ["MachineModuleInfoImpl", "::"], "File": "ARMAsmPrinter10", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38136, "Length": 111, "Cover_Rate": 0.8409090909090909} {"Template_token": ["", "raw_svector_ostream", "(", "Name", ")", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter10", "Func": "GetARMJTIPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38137, "Length": 37, "Cover_Rate": 0.6379310344827587} {"Template_token": ["", "raw_svector_ostream", "(", "Name", ")", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter10", "Func": "GetARMSetPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38138, "Length": 43, "Cover_Rate": 0.6231884057971014} {"Template_token": ["", "raw_svector_ostream", "(", "Name", ")", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", ""], "ground_truth": ["<<", "getFunctionNumber", "(", ")", ";"], "File": "ARMAsmPrinter10", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38139, "Length": 17, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "MachineLocation", "AsmPrinter", "::", "getDebugValueLocation", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "MachineLocation", "Location", ";", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "Location", ".", "set", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ")", ";", "}", "return", "Location"], "ground_truth": [";"], "File": "ARMAsmPrinter10", "Func": "getDebugValueLocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38140, "Length": 99, "Cover_Rate": 0.99} {"Template_token": ["", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOT", ";", "case", "", ":", "return"], "ground_truth": ["MCSymbolRefExpr", "::", "VK__GOTOFF", ";"], "File": "ARMAsmPrinter10", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38141, "Length": 48, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "do", "{", "Value", ">>=", "", ";", "Size", "+=", "sizeof"], "ground_truth": ["(", "int8_t", ")", ";"], "File": "ARMAsmPrinter10", "Func": "getULEBSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38142, "Length": 13, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "const", "MCExpr", "*", "SymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Label", ",", "Ctx", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Dest", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "("], "ground_truth": ["SymbolExpr", ")", ")", ";"], "File": "ARMAsmPrinter10", "Func": "populateADROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38143, "Length": 38, "Cover_Rate": 0.4222222222222222} {"Template_token": ["", "}", "return", "true", ";", "case", "'B'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "~", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";", "return", "false", ";", "case", "'M'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "RegBegin", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "RegBegin", ")", ";", "unsigned", "RegOps", "=", "OpNum", "+", "", ";", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}", "O", "<<", "", ";", "return", "false", ";", "}", "case", "'R'", ":", "case", "'Q'", ":", "{", "if", "(", "OpNum", "==", "", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")"], "ground_truth": [")", "return", "true", ";"], "File": "ARMAsmPrinter10", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38144, "Length": 231, "Cover_Rate": 0.328125} {"Template_token": ["", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}", "O", "<<", "", ";", "return", "false", ";", "}", "case", "'R'", ":", "case", "'Q'", ":", "{", "if", "(", "OpNum", "==", "", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";", "unsigned", "Flags", "=", "FlagsOP", ".", "getImm", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "if", "(", "NumVals", "!=", "", ")", "return", "true", ";", "unsigned", "RegOp", "=", "ExtraCode", "[", "", "]", "==", "'Q'", "?", "OpNum", ":", "OpNum", "+", "", ";", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "case", "'e'", ":", "case", "'f'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "Reg", ")", ")", "return", "true", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "ExtraCode", "[", "", "]", "==", "'e'", "?", "", ":", "", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "SubReg", ")", ";", "return", "false", ";", "}", "case", "'h'", ":", "case", "'H'", ":", "return", "true", ";", "}", "}", "printOperand", "(", "MI", ","], "ground_truth": ["OpNum", ",", "O", ")", ";"], "File": "ARMAsmPrinter10", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38145, "Length": 311, "Cover_Rate": 0.44176136363636365} {"Template_token": ["", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::"], "ground_truth": ["MO_ConstantPoolIndex", ":"], "File": "ARMAsmPrinter10", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38146, "Length": 159, "Cover_Rate": 0.40664961636828645} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "Align", "(", "", ")", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetThreadLocalGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "Align", "(", "", ")", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "MCTargetStreamer", "&", "TS", "=", "*", "OutStreamer", "->", "getTargetStreamer", "("], "ground_truth": [")", ";"], "File": "ARMAsmPrinter110", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38147, "Length": 205, "Cover_Rate": 0.7118055555555556} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitJumpTableTBInst", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OffsetWidth", ")", "{", "assert", "(", "(", "OffsetWidth", "==", "", "||", "OffsetWidth", "==", "", ")", "&&", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "EmitAlignment", "(", "Align", "(", "", ")", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel", "(", "JTI", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "OutStreamer", "->", "EmitDataRegion", "(", "OffsetWidth", "==", "", "?", "MCDR_DataRegionJT8", ":", "MCDR_DataRegionJT16", ")", ";", "for", "(", "auto", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "MCSymbol", "*", "TBInstPC", "=", "GetCPISymbol", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "MCSymbolRefExpr", "::", "create", "(", "TBInstPC", ",", "OutContext", ")", ",", "MCConstantExpr", "::", "create", "("], "ground_truth": ["", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter110", "Func": "EmitJumpTableTBInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38148, "Length": 214, "Cover_Rate": 0.7838827838827839} {"Template_token": ["", "SrcReg", "=", "DstReg", "=", "", ";", "}", "else", "{", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "{", "assert", "(", "DstReg", "==", "", "&&", "", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegList", ";", "unsigned", "StartOp", "=", "", "+", "", ";", "unsigned", "NumOffset", "=", "", ";", "unsigned", "Pad", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "StartOp", "=", "", ";", "NumOffset", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUndef", "(", ")", ")", "{", "assert", "(", "RegList", ".", "empty", "(", ")", "&&", "", ")", ";", "unsigned", "Width", "=", "TargetRegInfo", "->", "getRegSizeInBits", "(", "MO", ".", "getReg", "(", ")", ",", "MachineRegInfo", ")", "/", "", ";", "Pad", "+=", "Width", ";", "continue", ";", "}", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "unsigned", "RemappedReg", "=", "AFI", "->", "EHPrologueRemappedRegs", ".", "lookup", "(", "Reg", ")", ")", "Reg", "=", "RemappedReg", ";", "RegList", ".", "push_back", "(", "Reg", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "{", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc"], "ground_truth": ["==", "", ")", ";"], "File": "ARMAsmPrinter110", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38149, "Length": 321, "Cover_Rate": 0.3562708102108768} {"Template_token": ["", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionBody", "(", ")", ";", "emitXRayTable", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "EmitAlignment", "(", "Align", "(", "", ")", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "MCSymbol", "*", ">", "&", "TIP", ":", "ThumbIndirectPads", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "TIP", ".", "second", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addReg", "(", "TIP", ".", "first"], "ground_truth": [")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "File": "ARMAsmPrinter110", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38150, "Length": 126, "Cover_Rate": 0.34332425068119893} {"Template_token": ["", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "("], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMAsmPrinter112", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38151, "Length": 313, "Cover_Rate": 0.509771986970684} {"Template_token": ["", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "}", "else", "if", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "{", "assert", "(", "", "+", "", "==", "", "&&", "", ")", ";", "unsigned", "QReg", "=", "Reg", "-", "", ";", "unsigned", "D1", "=", "", "+", "", "*", "QReg", ";", "unsigned", "D2", "=", "D1", "+", "", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_regx", ")", ";", "EmitULEB128", "(", "D1", ")", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_regx", ")", ";", "EmitULEB128", "(", "D2", ")", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_piece", ")", ";", "EmitULEB128", "("], "ground_truth": ["", ")", ";"], "File": "ARMAsmPrinter113", "Func": "EmitDwarfRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38152, "Length": 148, "Cover_Rate": 0.4228571428571429} {"Template_token": ["", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "else", "{", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "}", "else", "if", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "{", "assert", "(", "", "+", "", "==", "", "&&", "", ")", ";", "unsigned", "QReg", "=", "Reg", "-", "", ";", "unsigned", "D1", "=", "", "+", "", "*", "QReg", ";", "unsigned", "D2", "=", "D1", "+", "", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_regx", ")", ";", "EmitULEB128", "(", "D1", ")", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_regx", ")", ";", "EmitULEB128", "(", "D2", ")", ";", "OutStreamer", ".", "AddComment", "(", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter113", "Func": "EmitDwarfRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38153, "Length": 163, "Cover_Rate": 0.4657142857142857} {"Template_token": ["", "explicit", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", ",", "AFI", "(", "NULL", ")", ",", "MCP", "(", "NULL", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<"], "ground_truth": ["Subtarget", ">", "(", ")", ";"], "File": "ARMAsmPrinter11", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38154, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ")", "{", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter"], "ground_truth": ["(", "MAI", ",", "false", ")", ";"], "File": "ARMAsmPrinter11", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38155, "Length": 34, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "", ",", "", ",", "", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ",", "", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ",", "", ")", ";", "}", "Stubs", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMAsmPrinter11", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38156, "Length": 174, "Cover_Rate": 0.5403726708074534} {"Template_token": ["", "else", "{", "SmallString", "<", "", ">", "Tmp", ";", "raw_svector_ostream", "OS", "(", "Tmp", ")", ";", "OS", "<<", "", "<<", "*", "CurrentFnSym", ";", "OutStreamer", ".", "EmitRawText", "(", "OS", ".", "str", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter11", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38157, "Length": 32, "Cover_Rate": 0.367816091954023} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "EnableMCInst", ")", "{", "printInstructionThroughMCStreamer", "(", "MI", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "EmitAlignment", "(", "", ")", ";", "SmallString", "<", "", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ","], "ground_truth": ["OS", ")", ";"], "File": "ARMAsmPrinter11", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38158, "Length": 58, "Cover_Rate": 0.651685393258427} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode2OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "getReg"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMAsmPrinter11", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38159, "Length": 54, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";", "O", "<<", ""], "ground_truth": [";"], "File": "ARMAsmPrinter11", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38160, "Length": 151, "Cover_Rate": 0.6622807017543859} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode3OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", ")", "{", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38161, "Length": 98, "Cover_Rate": 0.784} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", ")", "{", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "", ")", ";", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")"], "ground_truth": ["<<", "ImmOffs", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38162, "Length": 86, "Cover_Rate": 0.688} {"Template_token": ["", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm"], "ground_truth": ["(", ")", ")", ")", "<<", "ImmOffs", "*", "", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38163, "Length": 78, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode6OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op"], "ground_truth": [",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMAsmPrinter11", "Func": "printAddrMode6OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38164, "Length": 18, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "MO2", ".", "getImm", "(", ")", ";", "}", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38165, "Length": 63, "Cover_Rate": 0.7682926829268293} {"Template_token": ["", "return", ";", "}", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "("], "ground_truth": [")", ")", "<<", "", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38166, "Length": 44, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "printPCLabel", "(", "MI", ",", "Op", "+", "", ",", "O", ")", ";", "return", ";", "}", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1"], "ground_truth": [".", "getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38167, "Length": 69, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38168, "Length": 35, "Cover_Rate": 0.4375} {"Template_token": ["", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "printNoHashImmediate", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'Q'", ":", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isLittleEndian", "(", ")", ")", "break", ";", "case", "'R'", ":", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isBigEndian", "(", ")", ")", "break", ";", "case", "'H'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", "||", "OpNum", "+", "", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNum", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmPrinter11", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38169, "Length": 211, "Cover_Rate": 0.8508064516129032} {"Template_token": ["", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "width", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "lsb", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38170, "Length": 43, "Cover_Rate": 0.5119047619047619} {"Template_token": ["", "void", "printHex16ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "("], "ground_truth": [")", "&", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printHex16ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38171, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")"], "ground_truth": ["&", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printHex16ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38172, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand", "("], "ground_truth": ["OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printHex32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38173, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "void", "printHex32ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&"], "ground_truth": ["O", ")", "{"], "File": "ARMAsmPrinter11", "Func": "printHex32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38174, "Length": 16, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "void", "printHex64ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&"], "ground_truth": ["O", ")", "{"], "File": "ARMAsmPrinter11", "Func": "printHex64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38175, "Length": 16, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "O", "<<", "", "<<", "utohexstr", "(", "MI", "->", "getOperand"], "ground_truth": ["(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printHex64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38176, "Length": 18, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "}", "case", "", ":", "{", "unsigned", "LabelId", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPIdx", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "EmitAlignment", "(", "", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "LabelId", ")", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPIdx", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "else", "EmitGlobalConstant", "(", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "return", ";", "}", "case", "", ":", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "", "(", "ImmVal", ")", ";", "{", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "DstReg", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SOImmValV1", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";", "}", "{", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter11", "Func": "printInstructionThroughMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38177, "Length": 257, "Cover_Rate": 0.31456548347613217} {"Template_token": ["", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "*", "JTISymbol", "<<", "", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "ByteOffset", "=", "false", ",", "HalfWordOffset"], "ground_truth": ["=", "false", ";"], "File": "ARMAsmPrinter11", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38178, "Length": 85, "Cover_Rate": 0.3159851301115242} {"Template_token": ["", "void", "AsmPrinter", "::", "printJTBlockOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "!", "Subtarget", "->", "isThumb2", "(", ")", "&&", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "*", "JTISymbol", "<<", "", ";", "const", "char", "*", "JTEntryDirective", "=", "MAI", "->", "getData32bitsDirective", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "MAI", "->", "hasSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "JTSets", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "bool", "isNew", "=", "JTSets", ".", "insert", "(", "MBB", ")", ";", "if", "(", "UseSet", "&&", "isNew", ")", "{", "O", "<<", "", "<<", "*", "GetSetPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ",", "MBB", ")", "<<", "','", "<<", "*", "MBB", "->", "getSymbol", "(", ")"], "ground_truth": ["<<", "'-'", "<<", "*", "JTISymbol", "<<", "'\\n'", ";"], "File": "ARMAsmPrinter11", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38179, "Length": 254, "Cover_Rate": 0.7650602409638554} {"Template_token": ["", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "MAI", "->", "hasSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "JTSets", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "bool", "isNew", "=", "JTSets", ".", "insert", "(", "MBB", ")", ";", "if", "(", "UseSet", "&&", "isNew"], "ground_truth": [")", "{"], "File": "ARMAsmPrinter11", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38180, "Length": 122, "Cover_Rate": 0.3674698795180723} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "CondCodeToString", "(", "CC"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter11", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38181, "Length": 24, "Cover_Rate": 0.5106382978723404} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38182, "Length": 17, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38183, "Length": 260, "Cover_Rate": 0.44905008635578586} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "CC", "!=", "", ")", "O", "<<", "CondCodeToString"], "ground_truth": ["(", "CC", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38184, "Length": 30, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "void", "AsmPrinter", "::", "printPredicateOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum"], "ground_truth": [",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMAsmPrinter11", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38185, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "O", "<<", "", "<<", "Imm", "<<", "", "<<", "Rot", ";", "if", "(", "VerboseAsm", ")", "{", "O", "<<", "", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";", "O", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";", "}", "}", "else", "{", "O", "<<", "", "<<"], "ground_truth": ["Imm", ";"], "File": "ARMAsmPrinter11", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38186, "Length": 49, "Cover_Rate": 0.4188034188034188} {"Template_token": ["", "printSOImm", "(", "O", ",", "V1", ",", "isVerbose", "(", ")", ",", "MAI", ")", ";", "O", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", ";", "printSOImm", "(", "O", ",", "V2", ",", "isVerbose", "(", ")", ","], "ground_truth": ["MAI", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printSOImm2PartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38187, "Length": 69, "Cover_Rate": 0.49640287769784175} {"Template_token": ["", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm"], "ground_truth": ["(", ")", ")", "==", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38188, "Length": 77, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "}", "else", "{", "O", "<<", "", "<<", "", "(", "MO3"], "ground_truth": [".", "getImm", "(", ")", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38189, "Length": 68, "Cover_Rate": 0.46258503401360546} {"Template_token": ["", "void", "AsmPrinter", "::", "printT2AddrModeImm12Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "OffImm", "=", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", ")", "O"], "ground_truth": ["<<", "", "<<", "OffImm", ";"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38190, "Length": 76, "Cover_Rate": 0.9382716049382716} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O"], "ground_truth": ["<<", "", "<<", "OffImm", ";"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38191, "Length": 50, "Cover_Rate": 0.7246376811594203} {"Template_token": ["", "void", "AsmPrinter", "::", "printT2AddrModeImm8Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": ["+", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38192, "Length": 44, "Cover_Rate": 0.44} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", "/", "", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-"], "ground_truth": ["OffImm", "*", "", ";"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38193, "Length": 42, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "void", "AsmPrinter", "::", "printT2AddrModeImm8s4Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1"], "ground_truth": [".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38194, "Length": 57, "Cover_Rate": 0.5377358490566038} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "MO3", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", ")", "{", "assert", "(", "ShAmt", "<=", "", "&&", "", ")", ";", "O", "<<", "", "<<", "ShAmt", ";", "}", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter11", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38195, "Length": 99, "Cover_Rate": 0.7615384615384615} {"Template_token": ["", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "", "(", "MO2", ".", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter11", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38196, "Length": 42, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter11", "Func": "printTBAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38197, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO2", "."], "ground_truth": ["getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38198, "Length": 54, "Cover_Rate": 0.7397260273972602} {"Template_token": ["", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "O", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeS1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38199, "Length": 11, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeS2Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ","], "ground_truth": ["O", ",", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeS2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38200, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "O"], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeS2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38201, "Length": 11, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeS4Operand", "(", "const", "MachineInstr", "*", "MI", ","], "ground_truth": ["int", "Op", ",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeS4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38202, "Length": 18, "Cover_Rate": 0.6} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeSPOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38203, "Length": 30, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbITMask", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";", "unsigned", "CondBit0", "=", "Mask", ">>", "", "&", "", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&"], "ground_truth": ["", ")", "==", "CondBit0", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38204, "Length": 92, "Cover_Rate": 0.8598130841121495} {"Template_token": ["", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")"], "ground_truth": ["*", "", ";"], "File": "ARMAsmPrinter11", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38205, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "O", "<<", "'#'", "<<", "FP", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "O", "<<", "", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";", "WriteAsOperand", "(", "O", ",", "FP", ",", "false"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter11", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38206, "Length": 42, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "O", "<<", "'#'", "<<", "FP", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "O", "<<", "", "<<", "MAI", "->", "getCommentString", "("], "ground_truth": [")", "<<", "' '", ";"], "File": "ARMAsmPrinter11", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38207, "Length": 33, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "void", "AsmPrinter", "::", "printVFPf64ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "ConstantFP", "*", "FP", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getFPImm", "(", ")", ";", "O", "<<", "'#'", "<<", "FP", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "O", "<<", "", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";", "WriteAsOperand", "(", "O", ","], "ground_truth": ["FP", ",", "false", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38208, "Length": 76, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "}", "else", "ATS", ".", "emitTextAttribute", "(", "", ",", "CPUString", ")", ";", "}", "ATS", ".", "emitAttribute", "(", "", ",", "getArchForCPU", "(", "CPUString", ",", "&", "STI", ")", ")", ";", "if", "(", "STI", ".", "hasV7Ops", "(", ")", "||", "isV8M", "(", "&", "STI", ")", ")", "{", "if", "(", "STI", ".", "isAClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "ATS", ".", "emitAttribute", "(", "", ",", "STI", ".", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "isV8M", "(", "&", "STI", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "STI", ".", "hasNEON", "(", ")", ")", "{", "if", "(", "STI", ".", "hasFPv8", "(", ")", ")", "{", "if", "(", "STI", ".", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "STI", ".", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "STI", ".", "hasV8_1aOps", "(", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "(", "STI", ".", "isFPOnlySP", "(", ")", "?", "", ":", "", ")", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "(", "STI", ".", "isFPOnlySP", "(", ")", "?", "", ":", "", ")", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "(", "STI", ".", "isFPOnlySP", "(", ")", "?", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ")", ":", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmPrinter13", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38209, "Length": 459, "Cover_Rate": 0.31852879944483} {"Template_token": ["", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "MCTargetStreamer", "&", "TS", "=", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ";", "TargetStreamer", "&", "ATS", "=", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";", "if", "(", "OptimizationGoals", ">", "", "&&", "(", "Subtarget", "->", "isTargetAEABI", "(", ")", "||", "Subtarget", "->", "isTargetGNUAEABI", "(", ")", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "OptimizationGoals", ")", ";", "OptimizationGoals", "=", "-"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter13", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38210, "Length": 127, "Cover_Rate": 0.4601449275362319} {"Template_token": ["", "MCSymbol", "*", "AsmPrinter", "::", "GetGVSymbol", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "char", "TargetFlags", ")", "{", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "", ")", "&&", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "TM", ".", "getRelocationModel", "(", ")", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "return", "MCSym", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")"], "ground_truth": [")", "{"], "File": "ARMAsmPrinter13", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38211, "Length": 150, "Cover_Rate": 0.6410256410256411} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "", ";", "return", "Subtarget", "->", "isThumb", "(", ")", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMAsmPrinter13", "Func": "getISAEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38212, "Length": 23, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")"], "ground_truth": ["return", "", ";"], "File": "ARMAsmPrinter13", "Func": "getISAEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38213, "Length": 12, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ";", "}", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMAsmPrinter13", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38214, "Length": 38, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!"], "ground_truth": ["UnsafeFPMath", ")", "{"], "File": "ARMAsmPrinter14", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38215, "Length": 188, "Cover_Rate": 0.34879406307977734} {"Template_token": ["", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "UnsafeFPMath", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "NoInfsFPMath", "&&", "NoNaNsFPMath", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter14", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38216, "Length": 327, "Cover_Rate": 0.6066790352504638} {"Template_token": ["", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "const", "MCSection", "*", "StaticInitSect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MCSectionMachO", "::", "S_REGULAR", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "("], "ground_truth": ["StaticInitSect", ")", ";"], "File": "ARMAsmPrinter14", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38217, "Length": 164, "Cover_Rate": 0.703862660944206} {"Template_token": ["", "case", "", ":", "Streamer", ".", "EmitRawText", "(", "StringRef", "(", "", ")", "+", "String", ".", "lower", "(", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Streamer", ".", "EmitRawText", "(", "StringRef", "(", "", ")", "+", "String"], "ground_truth": [".", "lower", "(", ")", ")", ";"], "File": "ARMAsmPrinter14", "Func": "EmitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38218, "Length": 43, "Cover_Rate": 0.5443037974683544} {"Template_token": ["", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "unsigned", "int", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ",", "", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItemType", "::"], "ground_truth": ["NumericAttribute", ":"], "File": "ARMAsmPrinter14", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38219, "Length": 62, "Cover_Rate": 0.32124352331606215} {"Template_token": ["", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOT", ";", "case", "", ":", "return", "MCSymbolRefExpr"], "ground_truth": ["::", "VK__GOTOFF", ";"], "File": "ARMAsmPrinter14", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38220, "Length": 60, "Cover_Rate": 0.6593406593406593} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "TRI", "->", "getAliasSet", "(", "Reg", ")", "[", "", "]", ")", "<<", "(", "(", "(", "Reg", "%", "", ")", "==", "", ")", "?", "", ":", "", ")", ";", "return", "false", ";", "}", "return", "true", ";", "case", "'B'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "~", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";", "return", "false", ";", "case", "'M'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "RegBegin", "=", "MO", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "ARMAsmPrinter14", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38221, "Length": 204, "Cover_Rate": 0.33607907742998355} {"Template_token": ["", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand"], "ground_truth": ["::", "MO_ConstantPoolIndex", ":"], "File": "ARMAsmPrinter14", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38222, "Length": 191, "Cover_Rate": 0.4860050890585242} {"Template_token": ["", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "Offset", "=", "-", "cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", "->", "getSExtValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "("], "ground_truth": [")", "==", "ExceptionHandling", "::", "", ")", "{"], "File": "ARMAsmPrinter16", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38223, "Length": 310, "Cover_Rate": 0.39390088945362134} {"Template_token": ["", "return", "Subtarget", "->", "isThumb", "(", ")", "?", "llvm", "::", "", ":", "llvm", "::"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter16", "Func": "getISAEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38224, "Length": 15, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "AttrEmitter", "=", "new", "ObjectAttributeEmitter", "(", "O", ")", ";", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmPrinter17", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38225, "Length": 414, "Cover_Rate": 0.4987951807228916} {"Template_token": ["", "if", "(", "odd", ")", "{", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "else", "{", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "", ")", ";", "EmitULEB128", "(", "", ")", ";", "}", "}", "else", "if", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "{", "assert", "(", "", "+", "", "==", "", "&&", "", ")", ";", "unsigned", "QReg", "=", "Reg", "-", "", ";", "unsigned", "D1", "=", "", "+", "", "*", "QReg", ";", "unsigned", "D2", "=", "D1", "+", "", ";", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "EmitInt8", "(", "dwarf"], "ground_truth": ["::", "DW_OP_regx", ")", ";"], "File": "ARMAsmPrinter17", "Func": "EmitDwarfRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38226, "Length": 118, "Cover_Rate": 0.329608938547486} {"Template_token": ["", "virtual", "unsigned", "getISAEncoding", "(", ")", "LLVM_OVERRIDE", "{", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "", ";", "return", "Subtarget", "->", "isThumb", "(", ")", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMAsmPrinter17", "Func": "getISAEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38227, "Length": 30, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "", ";", "return", "Subtarget", "->", "isThumb", "(", ")"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMAsmPrinter17", "Func": "getISAEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38228, "Length": 23, "Cover_Rate": 0.6571428571428571} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "LLVM_OVERRIDE", "{"], "File": "ARMAsmPrinter17", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38229, "Length": 10, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "LLVM_OVERRIDE", "{", "return"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter17", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38230, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "Offset", "=", "-", "cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", "->", "getSExtValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "{", "if", "(", "DstReg", "==", "FramePtr", "&&", "FramePtr", "!=", "", ")", "ATS", "."], "ground_truth": ["emitSetFP", "(", "FramePtr", ",", "", ",", "-", "Offset", ")", ";"], "File": "ARMAsmPrinter18", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38231, "Length": 332, "Cover_Rate": 0.43116883116883115} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isMClass", "(", ")", "&&", "Subtarget", "->", "hasDSP", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6MOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "return"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter18", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38232, "Length": 114, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionBody", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ThumbIndirectPads", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "ThumbIndirectPads", "[", "i", "]", ".", "second"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38233, "Length": 75, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "("], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMAsmPrinter1", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38234, "Length": 421, "Cover_Rate": 0.4488272921108742} {"Template_token": ["", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub"], "ground_truth": [".", "first", ",", "Stub", ".", "second", ")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38235, "Length": 139, "Cover_Rate": 0.4263803680981595} {"Template_token": ["", "InConstantPool", "=", "false", ";", "OutStreamer", ".", "EmitDataRegion"], "ground_truth": ["(", "MCDR_DataRegionEnd", ")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitFunctionBodyEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38236, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT8", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT16", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "OffsetWidth", "==", "", ")", "{", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addExpr", "(", "MBBSymbolExpr", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "continue", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "MBBSymbolExpr", ",", "MCSymbolRefExpr", "::", "Create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "CreateDiv", "(", "Expr", ",", "MCConstantExpr", "::"], "ground_truth": ["Create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38237, "Length": 270, "Cover_Rate": 0.7736389684813754} {"Template_token": ["", "int", "OpNum", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT8", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT16", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")"], "ground_truth": [";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMAsmPrinter1", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38238, "Length": 190, "Cover_Rate": 0.5444126074498568} {"Template_token": ["", "MCSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr"], "ground_truth": [",", "OutContext", ")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38239, "Length": 322, "Cover_Rate": 0.7318181818181818} {"Template_token": ["", "OutStreamer", ".", "EmitLabel", "(", "StubLabel", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer"], "ground_truth": [".", "EmitIntValue", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter1", "Func": "emitNonLazySymbolPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38240, "Length": 37, "Cover_Rate": 0.45121951219512196} {"Template_token": ["", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutStreamer"], "ground_truth": [".", "getContext", "(", ")", ")", ",", "", ")", ";"], "File": "ARMAsmPrinter1", "Func": "emitNonLazySymbolPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38241, "Length": 25, "Cover_Rate": 0.3048780487804878} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", "||", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "SetVector", "<", "const", "MCSection", "*", ",", "SmallVector", "<", "const", "MCSection", "*", ",", "", ">", ",", "SmallPtrSet", "<", "const", "MCSection", "*", ",", "", ">", ">", "TextSections", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "e", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "e", ";", "++", "F", ")", "if", "(", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "SectionForGlobal", "(", "F", ",", "*", "Mang", ",", "TM", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TextSections", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "SwitchSection", "(", "TextSections", "[", "i", "]", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMAsmPrinter1", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38242, "Length": 249, "Cover_Rate": 0.6859504132231405} {"Template_token": ["", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "SetVector", "<", "const", "MCSection", "*", ",", "SmallVector", "<", "const", "MCSection", "*", ",", "", ">", ",", "SmallPtrSet", "<", "const", "MCSection", "*", ",", "", ">", ">", "TextSections", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "e", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "e", ";", "++", "F", ")", "if", "(", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "SectionForGlobal", "(", "F", ",", "*", "Mang", ",", "TM", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TextSections", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OutStreamer", ".", "SwitchSection", "(", "TextSections", "[", "i", "]", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_SYMBOL_STUBS", ",", "", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "const", "MCSection", "*", "StaticInitSect", "=", "OutContext", ".", "getMachOSection", "(", "", ",", "", ",", "MachO", "::", "S_REGULAR", "|", "MachO"], "ground_truth": ["::", "S_ATTR_PURE_INSTRUCTIONS", ",", "SectionKind", "::", "getText", "(", ")", ")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38243, "Length": 276, "Cover_Rate": 0.7603305785123967} {"Template_token": ["", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "(", "E", ",", "Size"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter1", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38244, "Length": 44, "Cover_Rate": 0.411214953271028} {"Template_token": ["", "if", "(", "CPU", "==", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isMClass", "(", ")", "&&", "Subtarget", "->", "hasThumb2DSP", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6MOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "return", "", ";", "else", "return"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter1", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38245, "Length": 127, "Cover_Rate": 0.7696969696969697} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isMClass", "(", ")", "&&", "Subtarget", "->", "hasThumb2DSP", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6MOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")"], "ground_truth": ["return", "", ";"], "File": "ARMAsmPrinter1", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38246, "Length": 102, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "SmallString", "<", "", ">", "Name", ";", "Name", "=", "", ";", "getNameWithPrefix", "(", "Name", ",", "GV", ")", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "return", "getSymbol", "("], "ground_truth": ["GV", ")", ";"], "File": "ARMAsmPrinter1", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38247, "Length": 73, "Cover_Rate": 0.31196581196581197} {"Template_token": ["", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<"], "ground_truth": ["getFunctionNumber", "(", ")", ";"], "File": "ARMAsmPrinter1", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38248, "Length": 34, "Cover_Rate": 0.6071428571428571} {"Template_token": ["", "MCSymbol", "*", "AsmPrinter", "::", "GetSJLJEHLabel", "(", ")", "const", "{", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter1", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38249, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::"], "ground_truth": ["VK_GOTTPOFF", ";"], "File": "ARMAsmPrinter1", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38250, "Length": 32, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "MCSymbol", "*", "Label", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Twine", "(", "Prefix", ")", "+", "", "+", "Twine", "(", "FunctionNumber", ")", "+", "", "+", "Twine", "(", "LabelId", ")", ")", ";", "return"], "ground_truth": ["Label", ";"], "File": "ARMAsmPrinter1", "Func": "getPICLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38251, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "static", "MCSymbol", "*", "getPICLabel", "(", "const", "char", "*", "Prefix", ",", "unsigned", "FunctionNumber", ",", "unsigned", "LabelId", ",", "MCContext", "&", "Ctx", ")", "{", "MCSymbol", "*", "Label", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Twine", "(", "Prefix", ")", "+", "", "+"], "ground_truth": ["Twine", "(", "FunctionNumber", ")", "+", "", "+", "Twine", "(", "LabelId", ")", ")", ";"], "File": "ARMAsmPrinter1", "Func": "getPICLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38252, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")", "!="], "ground_truth": ["", ";"], "File": "ARMAsmPrinter1", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38253, "Length": 13, "Cover_Rate": 0.5} {"Template_token": ["", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "A", "(", "TheThumbLETarget", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "B", "("], "ground_truth": ["TheThumbBETarget", ")", ";"], "File": "ARMAsmPrinter1", "Func": "LLVMInitializeARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38254, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", ""], "ground_truth": [")", ")", "O", "<<", "", ";"], "File": "ARMAsmPrinter1", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38255, "Length": 152, "Cover_Rate": 0.3838383838383838} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "("], "ground_truth": [")", "->", "getSymbol", "(", ")", ";"], "File": "ARMAsmPrinter1", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38256, "Length": 150, "Cover_Rate": 0.3787878787878788} {"Template_token": ["", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "MF", ".", "getFunction", "(", ")", "->", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType"], "ground_truth": ["(", "Type", ")", ";"], "File": "ARMAsmPrinter1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38257, "Length": 82, "Cover_Rate": 0.6721311475409836} {"Template_token": ["", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", ".", "EndCOFFSymbolDef"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmPrinter1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38258, "Length": 38, "Cover_Rate": 0.3114754098360656} {"Template_token": ["", "O", "<<", "'\\n'", ";", "if", "(", "!", "GVNonLazyPtrs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "StringMap", "<", "std", "::", "string", ">", "::", "iterator", "I", "=", "GVNonLazyPtrs", ".", "begin", "(", ")", ",", "E", "=", "GVNonLazyPtrs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "O", "<<", "I", "->", "second", "<<", "", ";", "O", "<<", "", "<<", "I", "->", "getKeyData", "(", ")", "<<", "", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter20", "Func": "doFinalization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38259, "Length": 88, "Cover_Rate": 0.3963963963963964} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "O", "<<", "", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "!=", "", ")", "O", "<<", "", "<<", "CPUString", "<<", "'\\n'", ";", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "if", "(", "!", "UnsafeFPMath", ")", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";", "if", "(", "FiniteOnlyFPMath", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "else", "O", "<<", "", "<<", "", "<<", "", ";", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "O", "<<"], "ground_truth": ["", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";"], "File": "ARMAsmPrinter20", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38260, "Length": 146, "Cover_Rate": 0.7373737373737373} {"Template_token": ["", "}", "else", "if", "(", "!", "strncmp", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ",", "", ")", ")", "Name", "=", "ACPV", "->", "getSymbol", "(", ")", ";", "else", "Name", "=", "Mang", "->", "makeNameProper", "(", "ACPV", "->", "getSymbol", "(", ")", ")", ";", "O", "<<", "Name", ";", "if", "(", "ACPV", "->", "hasModifier", "(", ")", ")", "O", "<<", "", "<<", "ACPV", "->", "getModifier", "(", ")", "<<", "", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", "!=", "", ")", "{", "O", "<<", "", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "ACPV", "->", "getLabelId", "(", ")", "<<", "", "<<", "(", "unsigned", ")", "ACPV", "->", "getPCAdjustment", "(", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "O", "<<", "", ";", "O", "<<", ""], "ground_truth": [";"], "File": "ARMAsmPrinter20", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38261, "Length": 120, "Cover_Rate": 0.44776119402985076} {"Template_token": ["", "assert", "(", "ImmOffs", "&&", "", ")", ";", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";", "return", ";", "}", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "("], "ground_truth": ["", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38262, "Length": 87, "Cover_Rate": 0.5370370370370371} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38263, "Length": 125, "Cover_Rate": 0.5630630630630631} {"Template_token": ["", "}", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3"], "ground_truth": [".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38264, "Length": 130, "Cover_Rate": 0.5855855855855856} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", ")", "{", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38265, "Length": 75, "Cover_Rate": 0.6198347107438017} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode3OffsetOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", ")", "{", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38266, "Length": 89, "Cover_Rate": 0.7355371900826446} {"Template_token": ["", "if", "(", "MO1", ".", "getReg", "(", ")", "==", "", ")", "{", "bool", "isLDM", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "O", "<<", "", "(", "Mode", ",", "isLDM", ")", ";", "}", "else", "O", "<<", "", "(", "Mode", ")", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "Mode", "==", "", ")", "O", "<<", "", ";", "}", "else", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "if", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38267, "Length": 129, "Cover_Rate": 0.5657894736842105} {"Template_token": ["", "return", ";", "}", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", "==", "", ")", "{", "bool", "isFLDM", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "O", "<<", "", "(", "Mode", ",", "isFLDM", ")", ";", "}", "else", "O", "<<", "", "(", "Mode", ")", ";", "return", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38268, "Length": 157, "Cover_Rate": 0.5607142857142857} {"Template_token": ["", "bool", "AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "["], "ground_truth": ["", "]", ")", "return", "true", ";"], "File": "ARMAsmPrinter20", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38269, "Length": 34, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "printNoHashImmediate", "(", "MI", ",", "OpNum", ")", ";", "return", "false", ";", "case", "'P'", ":", "printOperand", "(", "MI", ","], "ground_truth": ["OpNum", ")", ";"], "File": "ARMAsmPrinter20", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38270, "Length": 108, "Cover_Rate": 0.45569620253164556} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "JTI", "<<", "'_'", "<<", "MO2", ".", "getImm", "(", ")", "<<", "", ";", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "ByteOffset", "=", "false", ",", "HalfWordOffset", "=", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "ByteOffset", "=", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "HalfWordOffset", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";"], "ground_truth": ["i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMAsmPrinter20", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38271, "Length": 172, "Cover_Rate": 0.49710982658959535} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "JTI", "<<", "'_'", "<<", "MO2", ".", "getImm", "(", ")", "<<", "", ";", "const", "char", "*", "JTEntryDirective", "=", "TAI", "->", "getData32bitsDirective", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "TAI", "->", "getSetDirective", "(", ")", "&&", "TM"], "ground_truth": [".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";"], "File": "ARMAsmPrinter20", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38272, "Length": 141, "Cover_Rate": 0.3780160857908847} {"Template_token": ["", "break", ";", "default", ":", "{", "if", "(", "InCPMode", "&&", "AFI", "->", "isThumbFunction", "(", ")", ")", "InCPMode", "=", "false", ";", "}", "}", "printInstruction", "("], "ground_truth": ["MI", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printMachineInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38273, "Length": 26, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "++", "EmittedInsts", ";", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "", ":", "if", "(", "!", "InCPMode", "&&", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "EmitAlignment", "(", "", ")", ";", "InCPMode", "=", "true", ";", "}", "break", ";", "default", ":", "{", "if", "(", "InCPMode", "&&", "AFI", "->", "isThumbFunction", "(", ")", ")", "InCPMode", "=", "false", ";", "}", "}", "printInstruction", "(", "MI"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter20", "Func": "printMachineInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38274, "Length": 68, "Cover_Rate": 0.8292682926829268} {"Template_token": ["", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "O", "<<", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "std", "::", "string", "Name", "=", "Mang", "->", "makeNameProper", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "O", "<<", "Name", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<"], "ground_truth": ["'_'", "<<", "MO", ".", "getIndex", "(", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38275, "Length": 148, "Cover_Rate": 0.31965442764578833} {"Template_token": ["", "int", "Id", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": [")", ".", "getImm", "(", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38276, "Length": 17, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "void", "AsmPrinter", "::", "printPCLabel", "(", "const", "MachineInstr", "*"], "ground_truth": ["MI", ",", "int", "OpNum", ")", "{"], "File": "ARMAsmPrinter20", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38277, "Length": 14, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "unsigned", "Rot", "=", "", "(", "V", ")", ";", "if", "(", "Rot", ")", "{", "O", "<<", "", "<<", "Imm", "<<", "", "<<", "Rot", ";", "if", "(", "VerboseAsm", ")", "O", "<<", "' '", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "' '", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMAsmPrinter20", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38278, "Length": 52, "Cover_Rate": 0.46017699115044247} {"Template_token": ["", "printSOImm", "(", "O", ",", "V1", ",", "VerboseAsm", ",", "TAI", ")", ";", "O", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter20", "Func": "printSOImm2PartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38279, "Length": 48, "Cover_Rate": 0.384} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "V1", "=", "", "(", "MO", ".", "getImm", "(", ")", ")", ";", "unsigned", "V2", "=", "", "(", "MO", ".", "getImm", "(", ")", ")", ";", "printSOImm", "(", "O", ",", "V1", ",", "VerboseAsm", ",", "TAI", ")", ";", "O", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter20", "Func": "printSOImm2PartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38280, "Length": 80, "Cover_Rate": 0.64} {"Template_token": ["", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")"], "ground_truth": [",", "VerboseAsm", ",", "TAI", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38281, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO2", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "}", "else", "{", "O", "<<", "", "<<", "", "(", "MO3", ".", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38282, "Length": 84, "Cover_Rate": 0.48} {"Template_token": ["", "void", "AsmPrinter", "::", "printT2AddrModeImm12Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI"], "ground_truth": ["->", "getOperand", "(", "OpNum", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38283, "Length": 26, "Cover_Rate": 0.3291139240506329} {"Template_token": ["", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-"], "ground_truth": ["OffImm", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38284, "Length": 40, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38285, "Length": 41, "Cover_Rate": 0.3942307692307692} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", "/", "", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", "<<", "", ";", "else", "if", "(", "OffImm", ">", "", ")", "O"], "ground_truth": ["<<", "", "<<", "OffImm", "<<", "", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38286, "Length": 85, "Cover_Rate": 0.8173076923076923} {"Template_token": ["", "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "MO3", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", ")", "{", "assert", "(", "ShAmt", "<=", "", "&&", "", ")", ";", "O", "<<", ""], "ground_truth": ["<<", "ShAmt", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38287, "Length": 55, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "O", "<<", "TRI", "->", "getAsmName", "(", "Reg", ")", ";", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", ";", "assert", "(", "MO2", ".", "isImm", "(", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38288, "Length": 48, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printTBAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38289, "Length": 20, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeRROperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", "<<", "TRI", "->", "getAsmName", "(", "MO2", ".", "getReg"], "ground_truth": ["(", ")", ")", "<<", "", ";"], "File": "ARMAsmPrinter20", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38290, "Length": 72, "Cover_Rate": 0.9863013698630136} {"Template_token": ["", "break", ";", "case", "Function", "::", "WeakAnyLinkage", ":", "case", "Function", "::", "WeakODRLinkage", ":", "case", "Function", "::", "LinkOnceAnyLinkage", ":", "case", "Function", "::", "LinkOnceODRLinkage", ":", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "O", "<<", "", "<<", "CurrentFnName", "<<", "", ";", "O", "<<", "", "<<", "CurrentFnName", "<<", "", ";", "}", "else", "{", "O", "<<", "TAI", "->", "getWeakRefDirective", "(", ")", "<<", "CurrentFnName", "<<", "", ";", "}", "break", ";", "}", "printVisibility", "(", "CurrentFnName", ",", "F", "->", "getVisibility", "(", ")", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "EmitAlignment", "(", "MF", ".", "getAlignment", "(", ")", ",", "F", ",", "AFI", "->", "getAlign", "(", ")", ")", ";", "O", "<<", "", ";", "O", "<<", "", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "O", "<<", "", "<<", "CurrentFnName", ";", "O", "<<", "", ";", "InCPMode", "=", "false", ";", "}", "else", "{", "EmitAlignment", "(", "MF", ".", "getAlignment", "(", ")", ",", "F", ")", ";", "}", "O", "<<", "CurrentFnName", "<<", "", ";", "DW", "->", "BeginFunction", "(", "&", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "if", "(", "++", "I", "==", "MF", ".", "end", "(", ")", "&&", "MF", ".", "front", "(", ")", ".", "empty", "(", ")", ")", "O", "<<", "", ";", "}", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ",", "VerboseAsm", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";"], "ground_truth": ["++", "II", ")", "{"], "File": "ARMAsmPrinter20", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38291, "Length": 293, "Cover_Rate": 0.6425438596491229} {"Template_token": ["", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT8", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "OffsetWidth", "=", "", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionJT16", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "OffsetWidth", "==", "", ")"], "ground_truth": ["{"], "File": "ARMAsmPrinter21", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38292, "Length": 154, "Cover_Rate": 0.40848806366047746} {"Template_token": ["", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "*", "SR", ")", "<<", "(", "Lane0", "?", "", ":", "", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";", "case", "'B'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "~", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";", "return", "false", ";", "case", "'M'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "RegBegin", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "RegBegin", ")", ";", "unsigned", "RegOps", "=", "OpNum", "+", "", ";", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}", "O", "<<", "", ";", "return", "false", ";", "}", "case", "'R'", ":", "case", "'Q'", ":", "{", "if", "(", "OpNum", "==", "", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";", "unsigned", "Flags", "=", "FlagsOP", ".", "getImm", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "if", "(", "NumVals", "!=", "", ")", "return", "true", ";", "unsigned", "RegOp", "=", "ExtraCode", "[", "", "]", "==", "'Q'", "?", "OpNum", ":", "OpNum", "+", "", ";", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "case", "'e'"], "ground_truth": [":"], "File": "ARMAsmPrinter21", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38293, "Length": 359, "Cover_Rate": 0.4169570267131243} {"Template_token": ["", "if", "(", "STI", ".", "hasFPv8", "(", ")", ")", "{", "if", "(", "STI", ".", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "STI", ".", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "STI", ".", "hasV8_1aOps", "(", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "allowsUnalignedMem", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter22", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38294, "Length": 401, "Cover_Rate": 0.30798771121351765} {"Template_token": ["", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "allowsUnalignedMem", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "isFPOnlySP", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFP16", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasMPExtension", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasDivideInMode", "(", ")", "&&", "!", "STI", ".", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "MMI", ")", "{", "if", "(", "const", "Module", "*", "SourceModule", "=", "MMI", "->", "getModule", "(", ")", ")", "{", "if", "(", "auto", "WCharWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "("], "ground_truth": ["", ")", ")", ")", "{"], "File": "ARMAsmPrinter22", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38295, "Length": 473, "Cover_Rate": 0.3632872503840246} {"Template_token": ["", "MCSym", "=", "getCurExceptionSym", "(", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ","], "ground_truth": ["OutContext", ")", ";"], "File": "ARMAsmPrinter22", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38296, "Length": 238, "Cover_Rate": 0.5129310344827587} {"Template_token": ["", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SyntaxUnified", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "emitAttributes", "(", ")", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "std", "::", "string", "str", ";", "raw_string_ostream", "OS", "(", "str", ")", ";", "EmitSFIHeaders", "(", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "OS", ".", "str", "(", ")", ")", ")", ";", "}", "initializeNaClMCStreamer", "(", "OutStreamer", ",", "OutContext", ",", "TT"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter22", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38297, "Length": 77, "Cover_Rate": 0.4695121951219512} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<"], "ground_truth": ["getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", ";"], "File": "ARMAsmPrinter22", "Func": "GetARMJTIPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38298, "Length": 31, "Cover_Rate": 0.47692307692307695} {"Template_token": ["", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix"], "ground_truth": ["(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";"], "File": "ARMAsmPrinter22", "Func": "GetARMSJLJEHLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38299, "Length": 34, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasV8FP", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->"], "ground_truth": ["hasNEON", "(", ")", ")", "{"], "File": "ARMAsmPrinter26", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38300, "Length": 265, "Cover_Rate": 0.3271604938271605} {"Template_token": ["", "RegBegin", "=", "TRI", "->", "getSubReg", "(", "RegBegin", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "RegBegin", ")", ";", "unsigned", "RegOps", "=", "OpNum", "+", "", ";", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}", "O", "<<", "", ";", "return", "false", ";", "}", "case", "'R'", ":", "case", "'Q'", ":", "{", "if", "(", "OpNum", "==", "", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";", "unsigned", "Flags", "=", "FlagsOP", ".", "getImm", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "unsigned", "RC", ";", "InlineAsm", "::", "hasRegClassConstraint", "(", "Flags", ",", "RC", ")", ";", "if", "(", "RC", "==", "", ")", "{", "if", "(", "NumVals", "!=", "", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "TRI", "->", "getSubReg", "(", "MO", ".", "getReg", "(", ")", ",", "ExtraCode", "[", "", "]", "==", "'Q'", "?", "", ":", "", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "if", "(", "NumVals", "!=", "", ")", "return", "true", ";", "unsigned", "RegOp", "=", "ExtraCode", "[", "", "]", "==", "'Q'", "?", "OpNum", ":", "OpNum", "+", "", ";", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "case", "'e'", ":", "case", "'f'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "Reg", ")", ")", "return", "true", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "ExtraCode", "[", "", "]", "==", "'e'", "?", "", ":", "", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "SubReg", ")", ";", "return", "false", ";", "}", "case", "'h'", ":", "return", "true", ";", "case", "'H'"], "ground_truth": [":", "{"], "File": "ARMAsmPrinter26", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38301, "Length": 434, "Cover_Rate": 0.4169068203650336} {"Template_token": ["", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "OptimizationGoal", "=", "", ";", "else", "OptimizationGoal", "=", "", ";", "if", "(", "OptimizationGoals", "==", "-", "", ")", "OptimizationGoals", "=", "OptimizationGoal", ";", "else", "if", "(", "OptimizationGoals", "!=", "(", "int", ")", "OptimizationGoal", ")", "OptimizationGoals", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "F", "->", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmPrinter27", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38302, "Length": 118, "Cover_Rate": 0.3215258855585831} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "Location", ".", "set", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ")", ";", "}", "return", "Location"], "ground_truth": [";"], "File": "ARMAsmPrinter29", "Func": "getDebugValueLocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38303, "Length": 71, "Cover_Rate": 0.7244897959183674} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "Location", ".", "set", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "("], "ground_truth": ["", ")", ".", "getImm", "(", ")", ")", ";"], "File": "ARMAsmPrinter29", "Func": "getDebugValueLocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38304, "Length": 51, "Cover_Rate": 0.5204081632653061} {"Template_token": ["", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", ";", "return", ";", "}", "O", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")"], "ground_truth": [")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter29", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38305, "Length": 66, "Cover_Rate": 0.40993788819875776} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMAsmPrinter29", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38306, "Length": 36, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "MO2", ".", "getImm", "(", ")", "<<", "", ")", ";", "}", "O", "<<", ""], "ground_truth": [";"], "File": "ARMAsmPrinter29", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38307, "Length": 41, "Cover_Rate": 0.47674418604651164} {"Template_token": ["", "default", ":", "return", "true", ";", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "printNoHashImmediate", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'Q'", ":", "case"], "ground_truth": ["'R'", ":"], "File": "ARMAsmPrinter29", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38308, "Length": 102, "Cover_Rate": 0.5543478260869565} {"Template_token": ["", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "{", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "printNoHashImmediate", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmPrinter29", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38309, "Length": 126, "Cover_Rate": 0.6847826086956522} {"Template_token": ["", "O", "<<", "", "<<", "*", "JTISymbol", "<<", "", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "ByteOffset", "=", "false", ",", "HalfWordOffset", "=", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "ByteOffset", "=", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "HalfWordOffset", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!="], "ground_truth": ["e", ";", "++", "i", ")", "{"], "File": "ARMAsmPrinter29", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38310, "Length": 115, "Cover_Rate": 0.42435424354243545} {"Template_token": ["", "assert", "(", "!", "Subtarget", "->", "isThumb2", "(", ")", "&&", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "*", "JTISymbol", "<<", "", ";", "const", "char", "*", "JTEntryDirective", "=", "MAI", "->", "getData32bitsDirective", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "="], "ground_truth": ["MJTI", "->", "getJumpTables", "(", ")", ";"], "File": "ARMAsmPrinter29", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38311, "Length": 109, "Cover_Rate": 0.3263473053892216} {"Template_token": ["", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "(", "val", ")"], "ground_truth": [";"], "File": "ARMAsmPrinter29", "Func": "printMemBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38312, "Length": 21, "Cover_Rate": 0.5} {"Template_token": ["", "void", "AsmPrinter", "::", "printMemBOption", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&"], "ground_truth": ["O", ")", "{"], "File": "ARMAsmPrinter29", "Func": "printMemBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38313, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "unsigned", "EncodedImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "EltBits", ";", "uint64_t", "Val", "=", "", "(", "EncodedImm", ","], "ground_truth": ["EltBits", ")", ";"], "File": "ARMAsmPrinter29", "Func": "printNEONModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38314, "Length": 27, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "=="], "ground_truth": ["Reloc", "::", "PIC_", ")", "O", "<<", "", ";"], "File": "ARMAsmPrinter29", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38315, "Length": 199, "Cover_Rate": 0.3390119250425894} {"Template_token": ["", "", "ShOpc", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "ShOpc", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "' '", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "}", "else", "if", "(", "ShOpc", "!=", "", ")"], "ground_truth": ["{"], "File": "ARMAsmPrinter29", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38316, "Length": 66, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "", "ShOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "!=", "", ")", "O", "<<", "", "<<"], "ground_truth": ["", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "File": "ARMAsmPrinter29", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38317, "Length": 40, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ")", "Expr"], "ground_truth": ["=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter2", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38318, "Length": 83, "Cover_Rate": 0.3824884792626728} {"Template_token": ["", "if", "(", "ACPV", "->", "getModifier", "(", ")", "==", "", ")", "{", "auto", "*", "F", "=", "cast", "<", "Function", ">", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ")", ";", "auto", "ConstantOffset", "=", "ConstantInt", "::", "get", "(", "ACPV", "->", "getType", "(", ")", ",", "GetPOTIndex", "(", "F", ")", "*", "DL", ".", "getPointerSize", "(", ")", ")", ";", "return", "EmitGlobalConstant", "(", "DL", ",", "ConstantOffset", ")", ";", "}", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "MCSym", "=", "getCurExceptionSym", "(", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "auto", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")"], "ground_truth": [",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter2", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38319, "Length": 340, "Cover_Rate": 0.5431309904153354} {"Template_token": ["", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "{", "assert", "(", "DstReg", "==", "", "&&", "", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegList", ";", "unsigned", "StartOp", "=", "", "+", "", ";", "unsigned", "NumOffset", "=", "", ";", "unsigned", "Pad", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "StartOp", "=", "", ";", "NumOffset", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUndef", "(", ")", ")", "{", "assert", "(", "RegList", ".", "empty", "(", ")", "&&", "", ")", ";", "unsigned", "Width", "=", "TargetRegInfo", "->", "getRegSizeInBits", "(", "MO", ".", "getReg", "(", ")", ",", "MachineRegInfo", ")", "/", "", ";", "Pad", "+=", "Width", ";", "continue", ";", "}", "RegList", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "if", "(", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "", ")", "{", "ATS", ".", "emitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "if", "(", "Pad", ")", "ATS", ".", "emitPad", "(", "Pad", ")", ";", "}", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "("], "ground_truth": ["CPI", ")", ";"], "File": "ARMAsmPrinter2", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38320, "Length": 488, "Cover_Rate": 0.5654692931633836} {"Template_token": ["", "static", "MCSymbolRefExpr", "::", "VariantKind", "getModifierVariantKind", "(", "", "Modifier", ")", "{", "switch", "(", "Modifier", ")", "{", "case", "", ":", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__SBREL", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ";", "case", "", ":", "return", "MCSymbolRefExpr", "::", "VK_SECREL", ";", "case", ""], "ground_truth": [":"], "File": "ARMAsmPrinter2", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38321, "Length": 77, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "AsmPrinter", "::", "AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "AFI", "(", "nullptr", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<"], "ground_truth": ["Subtarget", ">", "(", ")", ";"], "File": "ARMAsmPrinter30", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38322, "Length": 56, "Cover_Rate": 0.9824561403508771} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasFP16", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasMPExtension", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasDivideInMode", "(", ")", "&&", "!", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "MMI", ")", "{", "if", "(", "const", "Module", "*", "SourceModule", "=", "MMI", "->", "getModule", "(", ")", ")", "{", "if", "(", "auto", "WCharWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{", "int", "WCharWidth", "=", "WCharWidthValue", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "WCharWidth", "==", "", "||", "WCharWidth", "==", "", ")", "&&", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "WCharWidth", ")", ";", "}", "if", "(", "auto", "EnumWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{", "int", "EnumWidth", "=", "EnumWidthValue", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "EnumWidth", "==", "", "||", "EnumWidth", "==", "", ")", "&&", "", ")", ";", "int", "EnumBuildAttr", "=", "EnumWidth", "==", "", "?", "", ":", "", ";", "ATS", ".", "emitAttribute", "(", "", ",", "EnumBuildAttr", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isR9Reserved", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "("], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMAsmPrinter30", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38323, "Length": 380, "Cover_Rate": 0.33747779751332146} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createCodePrinterPass", "(", "raw_ostream", "&", "o", ",", "TargetMachine", "&", "tm", ","], "ground_truth": ["CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "verbose", ")", "{"], "File": "ARMAsmPrinter31", "Func": "createARMCodePrinterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38324, "Length": 23, "Cover_Rate": 0.5348837209302325} {"Template_token": ["", "O", "<<", "", ";", "printSuffixedName", "(", "p", ",", "", ")", ";", "O", "<<", "", ";", "}", "else", "O", "<<", "", ";", "SwitchToDataSection", "(", "", ",", "", ")", ";", "printSuffixedName", "(", "p", ",", "", ")", ";", "O", "<<", "", ";", "O", "<<", "", "<<", "p", "<<", "", ";", "O", "<<", "", ";", "}", "O", "<<", "", ";", "if", "(", "!", "GVNonLazyPtrs", ".", "empty", "(", ")", ")", "{", "SwitchToDataSection", "(", "", ",", "", ")", ";", "for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "GVNonLazyPtrs", ".", "begin", "(", ")", ",", "e", "=", "GVNonLazyPtrs", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "char", "*", "p", "=", "i", "->", "getKeyData", "(", ")", ";", "printSuffixedName", "(", "p", ",", "", ")", ";", "O", "<<", "", ";", "O", "<<", "", "<<", "p", "<<", "", ";", "O", "<<", "", ";", "}", "}", "if", "(", "!", "HiddenGVNonLazyPtrs", ".", "empty", "(", ")", ")", "{", "SwitchToSection", "(", "TAI", "->", "getDataSection", "(", ")", ")", ";", "for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "HiddenGVNonLazyPtrs", ".", "begin", "(", ")", ",", "e", "=", "HiddenGVNonLazyPtrs", ".", "end", "(", ")", ";", "i", "!="], "ground_truth": ["e", ";", "++", "i", ")", "{"], "File": "ARMAsmPrinter31", "Func": "doFinalization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38325, "Length": 190, "Cover_Rate": 0.3838383838383838} {"Template_token": ["", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "!=", "", ")", "O", "<<", "", "<<", "CPUString", "<<", "'\\n'", ";", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "if", "(", "!", "UnsafeFPMath", ")", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", "<<", "", ";", "if", "(", "FiniteOnlyFPMath", "(", ")", ")", "O", "<<", "", "<<", "", "<<", "", ";", "else", "O", "<<", "", "<<", "", "<<", "", ";", "O", "<<", "", "<<", "", "<<", "", "<<", "", "<<", ""], "ground_truth": ["<<", "", ";"], "File": "ARMAsmPrinter31", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38326, "Length": 97, "Cover_Rate": 0.470873786407767} {"Template_token": ["", "std", "::", "string", "Name", "=", "GV", "?", "Mang", "->", "getValueName", "(", "GV", ")", ":", "TAI", "->", "getGlobalPrefix", "(", ")", ";", "if", "(", "!", "GV", ")", "Name", "+=", "ACPV", "->", "getSymbol", "(", ")", ";", "if", "(", "ACPV", "->", "isNonLazyPointer", "(", ")", ")", "{", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "HiddenGVNonLazyPtrs", ".", "insert", "(", "Name", ")", ";", "else", "GVNonLazyPtrs", ".", "insert", "(", "Name", ")", ";", "printSuffixedName", "(", "Name", ",", "", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isStub", "(", ")", ")", "{", "FnStubs", ".", "insert", "(", "Name", ")", ";", "printSuffixedName", "(", "Name", ",", "", ")", ";", "}", "else", "O", "<<", "Name", ";", "if", "(", "ACPV", "->", "hasModifier", "(", ")", ")", "O", "<<", "", "<<", "ACPV", "->", "getModifier", "(", ")", "<<", "", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "("], "ground_truth": [")", "!=", "", ")", "{"], "File": "ARMAsmPrinter31", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38327, "Length": 134, "Cover_Rate": 0.5447154471544715} {"Template_token": ["", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "", ")", ";", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";", "return", ";", "}", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "("], "ground_truth": ["", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38328, "Length": 115, "Cover_Rate": 0.6845238095238095} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO2", ".", "getReg", "("], "ground_truth": [")", ")", ".", "AsmName", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38329, "Length": 155, "Cover_Rate": 0.6623931623931624} {"Template_token": ["", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "", ")", ";", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO2", "."], "ground_truth": ["getImm", "(", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38330, "Length": 40, "Cover_Rate": 0.31496062992125984} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1"], "ground_truth": [".", "getReg", "(", ")", ")", ".", "AsmName", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38331, "Length": 63, "Cover_Rate": 0.35195530726256985} {"Template_token": ["", "void", "AsmPrinter", "::", "printAddrMode4Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "if", "(", "MO1", ".", "getReg", "(", ")", "==", "", ")", "{", "bool", "isLDM", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "O", "<<", "", "(", "Mode", ",", "isLDM"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38332, "Length": 112, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "bool", "AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "return"], "ground_truth": ["true", ";"], "File": "ARMAsmPrinter31", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38333, "Length": 34, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isBigEndian", "(", ")", ")", "break", ";", "case", "'H'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNo", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMAsmPrinter31", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38334, "Length": 73, "Cover_Rate": 0.4010989010989011} {"Template_token": ["", "unsigned", "ID", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "ID", "<<", "", ";", "}", "else", "{", "assert", "(", "!", "strcmp", "(", "Modifier", ",", "", ")", "&&", "", ")", ";", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "OpNo"], "ground_truth": [")", ".", "getIndex", "(", ")", ";"], "File": "ARMAsmPrinter31", "Func": "printCPInstOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38335, "Length": 64, "Cover_Rate": 0.3516483516483517} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "TAI", "->", "getSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "std", "::", "set", "<", "MachineBasicBlock", "*", ">", "JTSets", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "if", "(", "UseSet", "&&", "JTSets", ".", "insert", "(", "MBB", ")", ".", "second", ")", "printPICJumpTableSetLabel", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ",", "MBB", ")", ";", "O", "<<", "JTEntryDirective", "<<", "' '", ";", "if", "(", "UseSet", ")", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "JTI", "<<", "'_'", "<<", "MO2", ".", "getImm", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", ";", "else", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "printBasicBlockLabel", "(", "MBB", ",", "false", ",", "false", ","], "ground_truth": ["false", ")", ";"], "File": "ARMAsmPrinter31", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38336, "Length": 213, "Cover_Rate": 0.5634920634920635} {"Template_token": ["", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "if", "(", "!", "Modifier", "||", "strcmp", "(", "Modifier", ",", "", ")", "!=", "", ")", "O", "<<", "", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "printBasicBlockLabel", "(", "MO", ".", "getMBB", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "std", "::", "string", "Name", "=", "Mang", "->", "getValueName", "(", "GV", ")", ";", "bool", "isExt", "=", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", ")", ";", "if", "(", "isExt", "&&", "isCallOp", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "printSuffixedName", "(", "Name", ",", "", ")", ";", "FnStubs", ".", "insert", "(", "Name", ")", ";", "}", "else", "O", "<<", "Name", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", ")", "ExtWeakSymbols", ".", "insert", "(", "GV", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "std", "::", "string", "Name", "(", "TAI", "->", "getGlobalPrefix", "(", ")", ")", ";", "Name", "+=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "TM", ".", "getRelocationModel", "("], "ground_truth": [")", "!=", "Reloc", "::", "Static", ")", "{"], "File": "ARMAsmPrinter31", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38337, "Length": 269, "Cover_Rate": 0.5663157894736842} {"Template_token": ["", "void", "AsmPrinter", "::", "printPCLabel", "(", "const", "MachineInstr", "*"], "ground_truth": ["MI", ",", "int", "opNum", ")", "{"], "File": "ARMAsmPrinter31", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38338, "Length": 14, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "void", "AsmPrinter", "::", "printPCLabel", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ")", "{", "int", "Id", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "opNum", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMAsmPrinter31", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38339, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "opNum"], "ground_truth": [")", ".", "getImm", "(", ")", ";"], "File": "ARMAsmPrinter31", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38340, "Length": 17, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "printOperand", "(", "MI", ",", "i", ")", ";", "if", "(", "i", "!=", "e", "-", "", ")", "O", "<<", "", ";", "}", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter31", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38341, "Length": 24, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "Reg", ")", "{", "assert", "(", "Reg", "==", "", "&&", "", ")", ";", "O", "<<"], "ground_truth": ["'s'", ";"], "File": "ARMAsmPrinter31", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38342, "Length": 18, "Cover_Rate": 0.36} {"Template_token": ["", "if", "(", "VerboseAsm", ")", "O", "<<", "' '", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "' '", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";", "}", "else", "{", "O", "<<", ""], "ground_truth": ["<<", "Imm", ";"], "File": "ARMAsmPrinter31", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38343, "Length": 35, "Cover_Rate": 0.32710280373831774} {"Template_token": ["", "unsigned", "Imm", "=", "", "(", "V", ")", ";", "unsigned", "Rot", "=", "", "(", "V", ")", ";", "if", "(", "Rot", ")", "{", "O", "<<", "", "<<", "Imm", "<<", "", "<<", "Rot", ";", "if", "(", "VerboseAsm", ")", "O", "<<", "' '", "<<", "TAI", "->", "getCommentString", "(", ")", "<<"], "ground_truth": ["' '", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";"], "File": "ARMAsmPrinter31", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38344, "Length": 57, "Cover_Rate": 0.5327102803738317} {"Template_token": ["", "O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "MO3", ".", "getReg", "(", ")", ")", "O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO3", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "else", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "ImmOffs", ";", "if", "(", "Scale", ">", "", ")", "O", "<<", "", "<<", "Scale", ";", "}", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter31", "Func": "printThumbAddrModeRI5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38345, "Length": 86, "Cover_Rate": 0.524390243902439} {"Template_token": ["", "void", "AsmPrinter", "::", "printThumbAddrModeRROperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op"], "ground_truth": ["+", "", ")", ";"], "File": "ARMAsmPrinter31", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38346, "Length": 40, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "O", "<<", "", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "", "<<", "ImmOffs", "<<", "", ";", "O", "<<", ""], "ground_truth": [";"], "File": "ARMAsmPrinter31", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38347, "Length": 44, "Cover_Rate": 0.5176470588235295} {"Template_token": ["", "Name", "!=", "E", ";", "++", "Name", ")", "if", "(", "isprint"], "ground_truth": ["(", "*", "Name", ")", ")", "OS", "<<", "*", "Name", ";"], "File": "ARMAsmPrinter31", "Func": "PrintUnmangledNameSafely", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38348, "Length": 20, "Cover_Rate": 0.3389830508474576} {"Template_token": ["", "static", "void", "PrintUnmangledNameSafely", "(", "const", "Value", "*", "V", ",", "raw_ostream", "&", "OS", ")", "{", "for", "(", "const", "char", "*", "Name", "=", "V", "->", "getNameStart", "(", ")", ",", "*", "E", "="], "ground_truth": ["Name", "+", "V", "->", "getNameLen", "(", ")", ";"], "File": "ARMAsmPrinter31", "Func": "PrintUnmangledNameSafely", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38349, "Length": 38, "Cover_Rate": 0.6440677966101694} {"Template_token": ["", "TargetMachine", "::", "registerAsmPrinter", "("], "ground_truth": ["createCodePrinterPass", ")", ";"], "File": "ARMAsmPrinter31", "Func": "Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38350, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "case", "Function", "::", "WeakODRLinkage", ":", "case", "Function", "::", "LinkOnceAnyLinkage", ":", "case", "Function", "::", "LinkOnceODRLinkage", ":", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "SwitchToTextSection", "(", "", ",", "F", ")", ";", "O", "<<", "", "<<", "CurrentFnName", "<<", "", ";", "O", "<<", "", "<<", "CurrentFnName", "<<", "", ";", "}", "else", "{", "O", "<<", "TAI", "->", "getWeakRefDirective", "(", ")", "<<", "CurrentFnName", "<<", "", ";", "}", "break", ";", "}", "printVisibility", "(", "CurrentFnName", ",", "F", "->", "getVisibility", "(", ")", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "EmitAlignment", "(", "", ",", "F", ",", "AFI", "->", "getAlign", "(", ")", ")", ";", "O", "<<", "", ";", "O", "<<", "", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "O", "<<", "", "<<", "CurrentFnName", ";", "O", "<<", "", ";", "InCPMode", "=", "false", ";", "}", "else", "EmitAlignment", "(", "", ",", "F", ")", ";", "O", "<<", "CurrentFnName", "<<", "", ";", "DW", "->", "BeginFunction", "(", "&", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "if", "(", "++", "I", "==", "MF", ".", "end", "(", ")", "&&", "MF", ".", "front", "(", ")", ".", "empty", "(", ")", ")", "O", "<<", "", ";", "}", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++"], "ground_truth": ["I", ")", "{"], "File": "ARMAsmPrinter31", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38351, "Length": 227, "Cover_Rate": 0.5022123893805309} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "TargetMachine", "&", "TM", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ")", "{", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "TM", ",", "MAI", ")", ";", "return", ""], "ground_truth": [";"], "File": "ARMAsmPrinter32", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38352, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "TargetMachine", "&", "TM", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ")", "{", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "TM", ",", "MAI", ")", ";", "return", ""], "ground_truth": [";"], "File": "ARMAsmPrinter32", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38353, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "void", "EmitAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "Value", ")", "{", "Contents", "+=", "Attribute", ";", "Contents", "+=", "Value"], "ground_truth": [";"], "File": "ARMAsmPrinter32", "Func": "EmitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38354, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "AttrEmitter", "=", "new", "AsmAttributeEmitter", "(", "OutStreamer", ")", ";", "emitFPU", "=", "true", ";", "}", "else", "{", "MCObjectStreamer", "&", "O", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "OutStreamer", ")", ";", "AttrEmitter", "=", "new", "ObjectAttributeEmitter", "(", "O", ")", ";", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")"], "ground_truth": ["&&", "emitFPU", ")", "{"], "File": "ARMAsmPrinter32", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38355, "Length": 161, "Cover_Rate": 0.32790224032586557} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "UnsafeFPMath", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "NoInfsFPMath", "&&", "NoNaNsFPMath", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmPrinter32", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38356, "Length": 177, "Cover_Rate": 0.3604887983706721} {"Template_token": ["", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "OutStreamer", ".", "EmitAssemblerFlag", "("], "ground_truth": ["MCAF_Code16", ")", ";"], "File": "ARMAsmPrinter32", "Func": "EmitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38357, "Length": 16, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "OpNum", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "unsigned", "OffsetWidth", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "OffsetWidth", "=", "", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "OffsetWidth", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "("], "ground_truth": [")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMAsmPrinter32", "Func": "EmitJump2Table", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38358, "Length": 181, "Cover_Rate": 0.565625} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitJumpTable", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "OpNum", "=", "", ";", "if", "(", "Opcode", "==", "", ")", "OpNum", "=", "", ";", "else", "if", "(", "Opcode", "==", "", ")", "OpNum", "=", "", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MBB"], "ground_truth": ["->", "getSymbol", "(", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter32", "Func": "EmitJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38359, "Length": 198, "Cover_Rate": 0.8081632653061225} {"Template_token": ["", "OS", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", ";", "MCSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "MCSym", "=", "GetBlockAddressSymbol", "(", "ACPV", "->", "getBlockAddress", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "ACPV", "->", "getSymbol", "(", ")", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")"], "ground_truth": [",", "OutContext", ")", ";"], "File": "ARMAsmPrinter32", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38360, "Length": 199, "Cover_Rate": 0.5801749271137027} {"Template_token": ["", "Contents", "+=", "UppercaseString", "(", "String", ")", ";", "Contents", "+=", ""], "ground_truth": [";"], "File": "ARMAsmPrinter32", "Func": "EmitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38361, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "RegList", ";", "unsigned", "StartOp", "=", "", "+", "", ";", "unsigned", "NumOffset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "StartOp", "=", "", ";", "NumOffset", "=", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "OutStreamer", ".", "EmitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "("], "ground_truth": [")", ";"], "File": "ARMAsmPrinter32", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38362, "Length": 316, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "OutStreamer", ".", "EmitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-"], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMAsmPrinter32", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38363, "Length": 289, "Cover_Rate": 0.40646976090014064} {"Template_token": ["", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "Contents", ",", "", ")", ";", "Contents", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmPrinter32", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38364, "Length": 44, "Cover_Rate": 0.41509433962264153} {"Template_token": ["", "Streamer", "(", "Streamer_", ")", ",", "CurrentVendor", "(", ""], "ground_truth": [")", "{"], "File": "ARMAsmPrinter32", "Func": "ObjectAttributeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38365, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "("], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMAsmPrinter32", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38366, "Length": 35, "Cover_Rate": 0.4268292682926829} {"Template_token": ["", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")"], "ground_truth": ["<<", "", ";"], "File": "ARMAsmPrinter32", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38367, "Length": 52, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "bool", "AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "", "]", ")", "{", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'Q'"], "ground_truth": [":"], "File": "ARMAsmPrinter32", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38368, "Length": 161, "Cover_Rate": 0.8702702702702703} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasFP16", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasMPExtension", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasDivideInMode", "(", ")", "&&", "!", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasTrustZone", "(", ")", "&&", "Subtarget", "->", "hasVirtualization", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasTrustZone", "(", ")", ")", "ATS", ".", "emitAttribute", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmPrinter33", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38369, "Length": 389, "Cover_Rate": 0.5350756533700137} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "["], "ground_truth": ["i", "]", ".", "first", ")", ";"], "File": "ARMAsmPrinter33", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38370, "Length": 260, "Cover_Rate": 0.8176100628930818} {"Template_token": ["", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter33", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38371, "Length": 68, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "if", "(", "!", "isIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry"], "ground_truth": ["(", "MCSym", ")", ":"], "File": "ARMAsmPrinter33", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38372, "Length": 54, "Cover_Rate": 0.38571428571428573} {"Template_token": ["", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")"], "ground_truth": ["->", "getSymbol", "(", ")", ";"], "File": "ARMAsmPrinter33", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38373, "Length": 119, "Cover_Rate": 0.3020304568527919} {"Template_token": ["", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "getSymbol"], "ground_truth": ["(", "GV", ")", ";"], "File": "ARMAsmPrinter33", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38374, "Length": 275, "Cover_Rate": 0.6979695431472082} {"Template_token": ["", "case", "'B'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "~", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'L'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "&", "", ")", ";", "return", "false", ";", "case", "'M'", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "RegBegin", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "RegBegin", ")", ";", "unsigned", "RegOps", "=", "OpNum", "+", "", ";", "while", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "RegOps", ")", ".", "getReg", "(", ")", ")", ";", "RegOps", "++", ";", "}", "O", "<<", "", ";", "return", "false", ";", "}", "case", "'R'", ":", "case", "'Q'", ":", "{", "if", "(", "OpNum", "==", "", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";", "unsigned", "Flags", "=", "FlagsOP", ".", "getImm", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "if", "(", "NumVals", "!=", "", ")", "return", "true", ";", "unsigned", "RegOp", "=", "ExtraCode", "[", "", "]", "==", "'Q'", "?", "OpNum", ":", "OpNum", "+", "", ";", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter34", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38375, "Length": 326, "Cover_Rate": 0.43178807947019865} {"Template_token": ["", "return", "emitGlobalConstant", "(", "DL", ",", "ACPC", "->", "getPromotedGlobalInit", "(", ")", ")", ";", "}", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "MCSym", "=", "getCurExceptionSym", "(", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "auto", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitLabel", "(", "DotSym"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter35", "Func": "emitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38376, "Length": 312, "Cover_Rate": 0.6459627329192547} {"Template_token": ["", "virtual", "void", "EmitConstantPool", "(", ")", "LLVM_OVERRIDE", "{", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "AsmPrinter", "::", "EmitConstantPool", "("], "ground_truth": [")", ";"], "File": "ARMAsmPrinter37", "Func": "EmitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38377, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")"], "ground_truth": ["AsmPrinter", "::", "EmitConstantPool", "(", ")", ";"], "File": "ARMAsmPrinter38", "Func": "EmitConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38378, "Length": 15, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "if", "(", "Subtarget", "->", "isMClass", "(", ")", "&&", "Subtarget", "->", "hasDSP", "(", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6MOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "return", "", ";", "else", "return"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter39", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38379, "Length": 109, "Cover_Rate": 0.5240384615384616} {"Template_token": ["", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")"], "ground_truth": [";"], "File": "ARMAsmPrinter3", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38380, "Length": 488, "Cover_Rate": 0.6515353805073432} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ")", "{", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ")", ";", "return", ""], "ground_truth": [";"], "File": "ARMAsmPrinter40", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38381, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "assert", "(", "CPUString", "==", "", "&&", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "if", "(", "!", "UnsafeFPMath", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "NoInfsFPMath", "&&", "NoNaNsFPMath", ")", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "("], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMAsmPrinter40", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38382, "Length": 113, "Cover_Rate": 0.369281045751634} {"Template_token": ["", "case", "'a'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "{", "O", "<<", "", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "return", "false", ";", "}", "case", "'c'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "return", "true", ";", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "'P'", ":", "case", "'q'", ":", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false", ";", "case", "'Q'", ":", "case", "'R'", ":", "case", "'H'", ":", "report_fatal_error", "(", "", ")", ";", "return", "true", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmPrinter40", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38383, "Length": 128, "Cover_Rate": 0.6736842105263158} {"Template_token": ["", "const", "char", "*", "p", "=", "getenv", "(", "", ")", ";", "val", "=", "p", "&&", "strlen", "(", "p", ")", ";", "}", "return", "!", "val"], "ground_truth": [";"], "File": "ARMAsmPrinter41", "Func": "check_annotate_envvar", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38384, "Length": 24, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "const", "char", "*", "p", "=", "getenv", "(", "", ")", ";", "val", "=", "p", "&&", "strlen", "(", "p", ")", ";", "}", "return", "!", "val"], "ground_truth": [";"], "File": "ARMAsmPrinter41", "Func": "check_annotate_envvar", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38385, "Length": 24, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "int", "pred_idx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "pred_idx", ">=", "", ")", "{", "MachineOperand", "&", "MO", "=", "const_cast", "<", "MachineInstr", "*", ">", "(", "MI", ")", "->", "getOperand", "(", "pred_idx", ")", ";", "if", "(", "MO", ".", "getImm", "(", ")", "==", "", ")", "{", "MO", ".", "setImm", "(", "", ")", ";", "set_pred", "=", "true", ";", "}", "}", "if", "(", "!", "set_pred", ")", "{", "OutStreamer", ".", "AddComment", "(", "", ")", ";", "uint32_t", "Val", "="], "ground_truth": ["", ";"], "File": "ARMAsmPrinter41", "Func": "try_emit_high_priority", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38386, "Length": 76, "Cover_Rate": 0.5671641791044776} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isAClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmPrinter42", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38387, "Length": 321, "Cover_Rate": 0.3153241650294695} {"Template_token": ["", "if", "(", "CPUString", "!=", "", "&&", "CPUString", "!=", "", ")", "ATS", ".", "emitTextAttribute", "(", "", ",", "CPUString", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "getArchForCPU", "(", "CPUString", ",", "Subtarget", ")", ")", ";", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isAClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmPrinter42", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38388, "Length": 413, "Cover_Rate": 0.4056974459724951} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter54", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38389, "Length": 397, "Cover_Rate": 0.49874371859296485} {"Template_token": ["", "if", "(", "!", "isIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry"], "ground_truth": ["(", "MCSym", ")", ";"], "File": "ARMAsmPrinter54", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38390, "Length": 61, "Cover_Rate": 0.43884892086330934} {"Template_token": ["", "MCSymbol", "*", "AsmPrinter", "::", "GetGVSymbol", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "char", "TargetFlags", ")", "{", "bool", "isIndirect", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "(", "TargetFlags", "&", "", ")", "&&", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "TM", ".", "getRelocationModel", "(", ")", ")", ";", "if", "(", "!", "isIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "("], "ground_truth": [")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":"], "File": "ARMAsmPrinter54", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38391, "Length": 98, "Cover_Rate": 0.7050359712230215} {"Template_token": ["", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";", "}", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "PCRelExpr"], "ground_truth": [",", "OutContext", ")", ";"], "File": "ARMAsmPrinter55", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38392, "Length": 163, "Cover_Rate": 0.3482905982905983} {"Template_token": ["", "MBBs", "[", "j", "]", "->", "setAlignment", "(", "", ")", ";", "}", "}", "}", "bool", "last_bb_was_constant_pool", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isLandingPad", "(", ")", ")", "{", "I", "->", "setAlignment", "(", "", ")", ";", "}", "if", "(", "I", "->", "empty", "(", ")", ")", "continue", ";", "bool", "is_constant_pool", "=", "I", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "last_bb_was_constant_pool", "!=", "is_constant_pool", ")", "{", "I", "->", "setAlignment"], "ground_truth": ["(", "", ")", ";"], "File": "ARMAsmPrinter55", "Func": "NaclAlignAllJumpTargetsAndConstantPools", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38393, "Length": 103, "Cover_Rate": 0.4517543859649123} {"Template_token": ["", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "("], "ground_truth": [")", ";"], "File": "ARMAsmPrinter55", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38394, "Length": 201, "Cover_Rate": 0.4486607142857143} {"Template_token": ["", "if", "(", "FlagSfiBranch", ")", "{", "NaclAlignAllJumpTargetsAndConstantPools", "(", "MF", ")", ";", "}", "return", "AsmPrinter", "::", "runOnMachineFunction", "("], "ground_truth": ["MF", ")", ";"], "File": "ARMAsmPrinter55", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38395, "Length": 19, "Cover_Rate": 0.3877551020408163} {"Template_token": ["", "else", "if", "(", "F", ".", "hasMinSize", "(", ")", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "F", ".", "hasOptSize", "(", ")", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "OptimizationGoal", "=", "", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "OptimizationGoal", "=", "", ";", "else", "OptimizationGoal", "=", "", ";", "if", "(", "OptimizationGoals", "==", "-", "", ")", "OptimizationGoals", "=", "OptimizationGoal", ";", "else", "if", "(", "OptimizationGoals", "!=", "(", "int", ")", "OptimizationGoal", ")", "OptimizationGoals", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "F", ".", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "emitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "emitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "emitFunctionBody", "(", ")", ";", "emitXRayTable", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "emitAlignment", "(", "Align", "(", "", ")", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "MCSymbol", "*", ">", "&", "TIP", ":", "ThumbIndirectPads", ")", "{", "OutStreamer", "->", "emitLabel", "("], "ground_truth": ["TIP", ".", "second", ")", ";"], "File": "ARMAsmPrinter58", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38396, "Length": 221, "Cover_Rate": 0.6021798365122616} {"Template_token": ["", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "auto", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitLabel", "("], "ground_truth": ["DotSym", ")", ";"], "File": "ARMAsmPrinter59", "Func": "emitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38397, "Length": 166, "Cover_Rate": 0.33877551020408164} {"Template_token": ["", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{", "const", "TargetLoweringObjectFileELF", "&", "TLOFELF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileELF", "&", ">", "(", "getObjFileLowering", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmPrinter61", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38398, "Length": 203, "Cover_Rate": 0.6041666666666666} {"Template_token": ["", "Triple", "TT", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ";", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SyntaxUnified", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "emitAttributes", "(", ")", ";", "bool", "isThumb", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", "||", "TT", ".", "getSubArch", "(", ")", "==", "Triple", "::", "SubArch_v7m", "||", "TT", ".", "getSubArch", "(", ")", "==", "Triple", "::", "SubArch_v6m", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&", "isThumb", ")"], "ground_truth": ["OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmPrinter61", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38399, "Length": 94, "Cover_Rate": 0.8952380952380953} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "MF", ".", "getFunction", "(", ")", "->", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", ".", "EndCOFFSymbolDef", "("], "ground_truth": [")", ";"], "File": "ARMAsmPrinter61", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38400, "Length": 75, "Cover_Rate": 0.32751091703056767} {"Template_token": ["", "explicit", "AsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Streamer", ",", "const", "MCAsmInfo", "*", "T", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "Ctx", ",", "Streamer", ",", "T", ")", ",", "AFI", "(", "NULL", ")", ",", "MCP", "(", "NULL", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget"], "ground_truth": ["<", "Subtarget", ">", "(", ")", ";"], "File": "ARMAsmPrinter66", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38401, "Length": 60, "Cover_Rate": 0.9836065573770492} {"Template_token": ["", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "O", "<<", "*", "Stubs", "[", "i", "]", ".", "first", "<<", "", ";", "O", "<<", "*", "Stubs", "[", "i", "]", ".", "second", "<<", "", ";", "}", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")"], "ground_truth": [";"], "File": "ARMAsmPrinter66", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38402, "Length": 90, "Cover_Rate": 0.3964757709251101} {"Template_token": ["", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "O", "<<", "'\\n'", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "O", "<<", "*", "Stubs", "[", "i", "]", ".", "first", "<<", "", ";", "O", "<<", "*", "Stubs", "[", "i", "]", "."], "ground_truth": ["second", "<<", "", ";"], "File": "ARMAsmPrinter66", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38403, "Length": 101, "Cover_Rate": 0.44493392070484583} {"Template_token": ["", "if", "(", "StubSym", "==", "", ")", "StubSym", "=", "GetGlobalValueSymbol", "(", "GV", ")", ";", "}", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "ACPV", "->", "getSymbol", "(", ")", ")", ";", "}", "if", "(", "ACPV", "->", "hasModifier", "(", ")", ")", "O", "<<", "", "<<", "ACPV", "->", "getModifier", "(", ")", "<<", "", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", "!=", "", ")", "{", "O", "<<", "", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "getFunctionNumber", "(", ")", "<<", "", "<<", "ACPV", "->", "getLabelId", "(", ")", "<<", "", "<<", "(", "unsigned", ")", "ACPV", "->", "getPCAdjustment", "(", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "O", "<<", "", ";", "O", "<<"], "ground_truth": ["')'", ";"], "File": "ARMAsmPrinter66", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38404, "Length": 123, "Cover_Rate": 0.30673316708229426} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "ByteOffset", "=", "false", ",", "HalfWordOffset", "=", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "ByteOffset", "=", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "HalfWordOffset", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "="], "ground_truth": ["JTBBs", "[", "i", "]", ";"], "File": "ARMAsmPrinter66", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38405, "Length": 104, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "ByteOffset", "=", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "HalfWordOffset", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "if", "(", "ByteOffset", ")", "O", "<<", "MAI", "->", "getData8bitsDirective", "(", ")", ";", "else", "if", "(", "HalfWordOffset", ")", "O", "<<", "MAI", "->", "getData16bitsDirective", "(", ")", ";", "if", "(", "ByteOffset", "||", "HalfWordOffset", ")", "O", "<<", "'('", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", "<<", "", "<<", "*", "JTISymbol", "<<", "", ";", "else", "O", "<<", "", "<<", "*", "MBB", "->"], "ground_truth": ["getSymbol", "(", "OutContext", ")", ";"], "File": "ARMAsmPrinter66", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38406, "Length": 124, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "OutStreamer", ".", "EmitLabel", "(", "JTISymbol", ")", ";", "const", "char", "*", "JTEntryDirective", "=", "MAI", "->", "getData32bitsDirective", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "MAI", "->", "hasSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "JTSets", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "bool", "isNew", "=", "JTSets", ".", "insert", "(", "MBB", ")", ";", "if", "(", "UseSet", "&&", "isNew"], "ground_truth": [")", "{"], "File": "ARMAsmPrinter66", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38407, "Length": 140, "Cover_Rate": 0.4229607250755287} {"Template_token": ["", "const", "char", "*", "JTEntryDirective", "=", "MAI", "->", "getData32bitsDirective", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "UseSet", "=", "MAI", "->", "hasSetDirective", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "JTSets", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "bool", "isNew", "=", "JTSets", ".", "insert", "(", "MBB", ")", ";", "if", "(", "UseSet", "&&", "isNew", ")", "{", "O", "<<", "", "<<", "*", "GetSetPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ",", "MBB", ")", "<<", "','", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", "<<", "'-'", "<<", "*", "JTISymbol", "<<", "'\\n'", ";", "}", "O", "<<", "JTEntryDirective", "<<", "' '", ";", "if", "(", "UseSet", ")", "O", "<<", "*", "GetSetPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ",", "MBB", ")", ";", "else", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", "<<", "'-'", "<<", "*", "JTISymbol", ";", "else", "O", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", ";", "if", "(", "i", "!=", "e", "-"], "ground_truth": ["", ")", "O", "<<", "'\\n'", ";"], "File": "ARMAsmPrinter66", "Func": "printJTBlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38408, "Length": 246, "Cover_Rate": 0.743202416918429} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "(", "int", ")", "i", "!=", "OpNum", "+", "", ")", "O", "<<", "", ";", "printOperand", "(", "MI", ",", "i", ")", ";", "}", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMAsmPrinter66", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38409, "Length": 42, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", "true", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?"], "ground_truth": ["MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter6", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38410, "Length": 67, "Cover_Rate": 0.6036036036036037} {"Template_token": ["", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "AttrEmitter", "=", "new", "AsmAttributeEmitter", "(", "OutStreamer", ")", ";", "emitFPU", "=", "true", ";", "}", "else", "{", "MCObjectStreamer", "&", "O", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "OutStreamer", ")", ";", "AttrEmitter", "=", "new", "ObjectAttributeEmitter", "(", "O", ")", ";", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "CPUString", "==", "", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ",", "", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMAsmPrinter71", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38411, "Length": 194, "Cover_Rate": 0.31596091205211724} {"Template_token": ["", "}", "else", "{", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "{", "assert", "(", "DstReg", "==", "", "&&", "", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegList", ";", "unsigned", "StartOp", "=", "", "+", "", ";", "unsigned", "NumOffset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "StartOp", "=", "", ";", "NumOffset", "=", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "SrcReg", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "OutStreamer", ".", "EmitRegSave", "(", "RegList", ",", "Opc", "==", "", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", "."], "ground_truth": ["getImm", "(", ")", "*", "", ";"], "File": "ARMAsmPrinter71", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38412, "Length": 336, "Cover_Rate": 0.47191011235955055} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitXXStructor", "(", "const", "Constant", "*", "CV", ")", "{", "uint64_t", "Size", "=", "TM", ".", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ";", "assert", "(", "GV"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmPrinter71", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38413, "Length": 56, "Cover_Rate": 0.5544554455445545} {"Template_token": ["", "uint64_t", "Size", "=", "TM", ".", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ";", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "MCSymbolRefExpr", "::", "VK__TARGET1", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "(", "E", ","], "ground_truth": ["Size", ")", ";"], "File": "ARMAsmPrinter71", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38414, "Length": 89, "Cover_Rate": 0.8811881188118812} {"Template_token": ["", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "PCRelExpr", ",", "DotExpr"], "ground_truth": [",", "OutContext", ")", ";"], "File": "ARMAsmPrinter73", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38415, "Length": 298, "Cover_Rate": 0.7321867321867321} {"Template_token": ["", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", "."], "ground_truth": ["createTempSymbol", "(", ")", ";"], "File": "ARMAsmPrinter73", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38416, "Length": 161, "Cover_Rate": 0.3955773955773956} {"Template_token": ["", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::"], "ground_truth": ["VK_None", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter73", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38417, "Length": 42, "Cover_Rate": 0.3925233644859813} {"Template_token": ["", "return", "new", "AsmPrinter", "(", "o", ",", "tm", ",", "tm", ".", "getTargetAsmInfo", "(", ")", ",", "fast"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter76", "Func": "createARMCodePrinterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38418, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "DW", "=", "getAnalysisIfAvailable", "<", "DwarfWriter", ">", "(", ")", ";", "assert", "(", "DW", "&&", "", ")", ";", "DW", "->", "BeginModule", "(", "&", "M", ",", "MMI", ",", "O", ",", "this", ",", "TAI", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "Mang", "->", "setUseQuotes", "(", "true", ")", ";", "return"], "ground_truth": ["Result", ";"], "File": "ARMAsmPrinter76", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38419, "Length": 50, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isLittleEndian", "(", ")", ")", "break", ";", "case", "'R'", ":", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isBigEndian", "(", ")", ")", "break", ";", "case", "'H'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNo", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMAsmPrinter76", "Func": "PrintAsmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38420, "Length": 90, "Cover_Rate": 0.5389221556886228} {"Template_token": ["", "if", "(", "GVar", "->", "getName", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "if", "(", "GVar", "->", "getName", "(", ")", "==", "", ")", "O", "<<", "", ";", "}", "return", ";", "}", "std", "::", "string", "name", "=", "Mang", "->", "getValueName", "(", "GVar", ")", ";", "Constant", "*", "C", "=", "GVar", "->", "getInitializer", "(", ")", ";", "const", "Type", "*", "Type", "=", "C", "->", "getType", "(", ")", ";", "unsigned", "Size", "=", "TD", "->", "getTypePaddedSize", "(", "Type", ")", ";", "unsigned", "Align", "=", "TD", "->", "getPreferredAlignmentLog", "(", "GVar", ")", ";", "bool", "isDarwin", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", ";", "printVisibility", "(", "name", ",", "GVar", "->", "getVisibility", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "O", "<<", "", "<<", "name", "<<", "", ";", "if", "(", "C", "->", "isNullValue", "(", ")", "&&", "!", "GVar", "->", "hasSection", "(", ")", "&&", "!", "GVar", "->", "isThreadLocal", "(", ")", "&&", "!", "(", "isDarwin", "&&", "TAI", "->", "SectionKindForGlobal", "(", "GVar", ")", "==", "SectionKind", "::", "RODataMergeStr", ")", ")", "{", "if", "(", "GVar", "->", "hasExternalLinkage", "(", ")", ")", "{", "SwitchToSection", "(", "TAI", "->", "SectionForGlobal", "(", "GVar", ")", ")", ";", "if", "(", "const", "char", "*", "Directive", "=", "TAI", "->", "getZeroFillDirective", "(", ")", ")", "{", "O", "<<", "", "<<", "name", "<<", "", ";", "O", "<<", "Directive", "<<", "", "<<", "name", "<<", "", "<<", "Size", "<<", "", "<<", "Align", "<<", "", ";", "return", ";", "}", "}", "if", "(", "GVar", "->", "hasLocalLinkage", "(", ")", "||", "GVar", "->", "isWeakForLinker", "(", ")", ")", "{", "if", "(", "Size", "==", "", ")", "Size", "=", "", ";", "if", "(", "isDarwin", ")", "{", "if", "(", "GVar", "->", "hasLocalLinkage", "(", ")", ")", "{", "O", "<<", "TAI", "->", "getLCOMMDirective", "(", ")", "<<", "name", "<<", "", "<<", "Size", "<<", "','", "<<", "Align", ";", "}", "else", "if", "(", "GVar", "->", "hasCommonLinkage", "(", ")", ")", "{", "O", "<<", "TAI", "->", "getCOMMDirective", "(", ")", "<<", "name", "<<", "", "<<", "Size", "<<", "','", "<<", "Align", ";", "}", "else", "{", "SwitchToSection", "(", "TAI", "->", "SectionForGlobal", "(", "GVar", ")", ")", ";", "O", "<<", "", "<<", "name", "<<", "'\\n'", "<<", "TAI", "->", "getWeakDefDirective", "(", ")", "<<", "name", "<<", "'\\n'", ";", "EmitAlignment", "(", "Align", ",", "GVar", ")", ";", "O", "<<", "name", "<<", "", ";", "if", "(", "VerboseAsm", ")", "{", "O", "<<", "", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "' '", ";", "PrintUnmangledNameSafely", "(", "GVar", ",", "O", ")", ";", "}", "O", "<<", "'\\n'", ";", "EmitGlobalConstant", "(", "C", ")", ";", "return", ";", "}", "}", "else", "if", "(", "TAI", "->", "getLCOMMDirective", "(", ")", "!=", "NULL", ")", "{", "if", "(", "GVar", "->", "hasLocalLinkage", "(", ")", ")", "{", "O", "<<", "TAI", "->", "getLCOMMDirective", "(", ")", "<<", "name", "<<", "", "<<", "Size", ";", "}", "else", "{", "O", "<<", "TAI", "->", "getCOMMDirective", "(", ")", "<<", "name", "<<", "", "<<", "Size", ";", "if", "(", "TAI", "->", "getCOMMDirectiveTakesAlignment", "(", ")", ")", "O", "<<", "','", "<<", "(", "TAI", "->", "getAlignmentIsInBytes", "("], "ground_truth": [")", "?", "(", "", "<<", "Align", ")", ":", "Align", ")", ";"], "File": "ARMAsmPrinter76", "Func": "printModuleLevelGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38421, "Length": 472, "Cover_Rate": 0.5494761350407451} {"Template_token": ["", "}", "else", "O", "<<", "Name", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", ")", "ExtWeakSymbols", ".", "insert", "(", "GV", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ";", "std", "::", "string", "Name", "(", "TAI", "->", "getGlobalPrefix", "(", ")", ")", ";", "Name", "+=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "printSuffixedName", "(", "Name", ",", "", ")", ";", "FnStubs", ".", "insert", "(", "Name", ")", ";", "}", "else", "O", "<<", "Name", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::"], "ground_truth": ["MO_ConstantPoolIndex", ":"], "File": "ARMAsmPrinter76", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38422, "Length": 169, "Cover_Rate": 0.35355648535564854} {"Template_token": ["", "static", "void", "printSOImm", "(", "raw_ostream", "&", "O", ",", "int64_t", "V", ",", "const", "TargetAsmInfo", "*", "TAI", ")", "{", "assert", "(", "V", "<", "(", "", "<<", "", ")", "&&", "", ")", ";", "unsigned", "Imm", "=", "", "(", "V", ")", ";", "unsigned", "Rot", "=", "", "(", "V", ")", ";", "if", "(", "Rot", ")", "{", "O", "<<", "", "<<", "Imm", "<<", "", "<<", "Rot", ";", "if", "(", "VerboseAsm", ")", "O", "<<", "' '", "<<", "TAI", "->", "getCommentString", "(", ")", "<<", "' '", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMAsmPrinter76", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38423, "Length": 90, "Cover_Rate": 0.8653846153846154} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "V1", "=", "", "(", "MO", ".", "getImm", "(", ")", ")", ";", "unsigned", "V2", "=", "", "(", "MO", ".", "getImm", "(", ")", ")", ";", "printSOImm", "(", "O", ",", "", "(", "V1", ")", ",", "TAI", ")", ";", "O", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ")", ";", "O", "<<", "", ";", "printOperand", "(", "MI", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter76", "Func": "printSOImm2PartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38424, "Length": 81, "Cover_Rate": 0.6183206106870229} {"Template_token": ["", "void", "AsmPrinter", "::", "printSOImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMAsmPrinter76", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38425, "Length": 37, "Cover_Rate": 0.7254901960784313} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "isRClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter78", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38426, "Length": 291, "Cover_Rate": 0.41810344827586204} {"Template_token": ["", "}", "else", "{", "if", "(", "SrcReg", "==", "", ")", "{", "int64_t", "Offset", "=", "", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Offset", "=", "", ";", "break", ";", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "", "&&", "", ")", ";", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "Offset", "=", "-", "cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", "->", "getSExtValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "DstReg", "==", "FramePtr", "&&", "FramePtr", "!=", "", ")", "ATS", ".", "emitSetFP", "(", "FramePtr", ",", "", ",", "-", "Offset", ")", ";", "else", "if", "(", "DstReg", "==", "", ")", "{", "ATS", ".", "emitPad", "(", "Offset", ")", ";", "}", "else", "{", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "if", "(", "DstReg", "==", "", ")", "{", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "", ")", ";", "}", "else", "{", "MI", "->", "dump", "(", ")"], "ground_truth": [";"], "File": "ARMAsmPrinter78", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38427, "Length": 321, "Cover_Rate": 0.4314516129032258} {"Template_token": ["", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "Create", "(", "getSymbol", "(", "GV", ")", ",", "(", "Subtarget", "->", "isTargetDarwin"], "ground_truth": ["(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "MCSymbolRefExpr", "::", "VK__TARGET1", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter78", "Func": "EmitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38428, "Length": 64, "Cover_Rate": 0.6213592233009708} {"Template_token": ["", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "&", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::"], "ground_truth": ["MO_ConstantPoolIndex", ":"], "File": "ARMAsmPrinter78", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38429, "Length": 189, "Cover_Rate": 0.42376681614349776} {"Template_token": ["", "if", "(", "isPositionIndependent", "(", ")", "||", "STI", ".", "isROPI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "FPDenormalMode", "==", "FPDenormal", "::", "PreserveSign", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "FPDenormalMode", "==", "FPDenormal", "::", "PositiveZero", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2Base", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3Base", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "NoTrappingFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmPrinter79", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38430, "Length": 261, "Cover_Rate": 0.30814639905548996} {"Template_token": ["", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "auto", "&", "TLOF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "OS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Function", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Global", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Alias", ",", "*", "Mang", ")", ";", "OS", ".", "flush"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmPrinter81", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38431, "Length": 186, "Cover_Rate": 0.43356643356643354} {"Template_token": ["", "OutStreamer", "->", "EmitLabel", "(", "JTISymbol", ")", ";", "OutStreamer", "->", "EmitDataRegion", "(", "MCDR_DataRegionJT32", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->"], "ground_truth": ["getSymbol", "(", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter81", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38432, "Length": 109, "Cover_Rate": 0.4780701754385965} {"Template_token": ["", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")"], "ground_truth": [",", "OutContext", ")", ";"], "File": "ARMAsmPrinter81", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38433, "Length": 95, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine"], "ground_truth": ["(", ")", ";"], "File": "ARMAsmPrinter83", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38434, "Length": 68, "Cover_Rate": 0.3253588516746411} {"Template_token": ["", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "checkDenormalAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "DenormalMode", "::", "getPreserveSign", "(", ")", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "checkDenormalAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "DenormalMode", "::", "getPositiveZero", "(", ")", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2Base", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3Base", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "NoTrappingFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "MMI", ")", "{", "if", "(", "const", "Module", "*", "SourceModule", "="], "ground_truth": ["MMI", "->", "getModule", "(", ")", ")", "{"], "File": "ARMAsmPrinter87", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38435, "Length": 343, "Cover_Rate": 0.3517948717948718} {"Template_token": ["", "else", "if", "(", "checkDenormalAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "DenormalMode", "::", "getPositiveZero", "(", ")", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2Base", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3Base", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "checkFunctionsAttributeConsistency", "(", "*", "MMI", "->", "getModule", "(", ")", ",", "", ",", "", ")", "||", "TM", ".", "Options", ".", "NoTrappingFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "MMI", ")", "{", "if", "(", "const", "Module", "*", "SourceModule", "=", "MMI", "->", "getModule", "(", ")", ")", "{", "if", "(", "auto", "WCharWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{", "int", "WCharWidth", "=", "WCharWidthValue", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "WCharWidth", "==", "", "||", "WCharWidth", "==", "", ")", "&&", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "WCharWidth", ")", ";", "}", "if", "(", "auto", "EnumWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ")", "{", "int", "EnumWidth", "=", "EnumWidthValue", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "EnumWidth", "==", "", "||", "EnumWidth", "==", "", ")", "&&", "", ")", ";", "int", "EnumBuildAttr", "=", "EnumWidth", "==", "", "?", "", ":", "", ";", "ATS", ".", "emitAttribute", "(", "", ",", "EnumBuildAttr", ")", ";", "}", "auto", "*", "PACValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "", ")", ")", ";", "if", "(", "PACValue", "&&", "PACValue", "->", "getZExtValue", "(", ")", "==", "", ")", "{", "if", "(", "!", "STI", ".", "hasPACBTI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "auto", "*", "BTIValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMAsmPrinter87", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38436, "Length": 477, "Cover_Rate": 0.48923076923076925} {"Template_token": ["", "else", "ATS", ".", "emitFPU", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "STI", ".", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "STI", ".", "hasV8_1aOps", "(", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "(", "STI", ".", "isFPOnlySP", "(", ")", "?", "", ":", "", ")", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "(", "STI", ".", "isFPOnlySP", "(", ")", "?", "", ":", "", ")", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "(", "STI", ".", "isFPOnlySP", "(", ")", "?", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ")", ":", "(", "STI", ".", "hasFP16", "(", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "isRWPI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", "||", "STI", ".", "isROPI", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "allowsUnalignedMem", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMAsmPrinter91", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38437, "Length": 456, "Cover_Rate": 0.3025879230258792} {"Template_token": ["", "ATS", ".", "emitAttribute", "(", "", ",", "Subtarget", "->", "hasOps", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasThumb2", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMAsmPrinter94", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38438, "Length": 339, "Cover_Rate": 0.5707070707070707} {"Template_token": ["", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ",", "", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItemType", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ",", "", ")", ";", "break", ";", "case", "AttributeItemType", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "UppercaseString", "(", "item", ".", "StringValue", ")", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "break", ";", "default", ":", "assert", "(", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMAsmPrinter96", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38439, "Length": 83, "Cover_Rate": 0.4322916666666667} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasCrypto", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "ATS", ".", "emitFPU", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "Subtarget", "->", "hasD16", "(", ")", "?", "", ":", "", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")"], "ground_truth": ["ATS", ".", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMAsmPrinter97", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38440, "Length": 218, "Cover_Rate": 0.30404463040446306} {"Template_token": ["", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "TF", "==", "", ")", "O", "<<", "", ";", "break", ";", "}", "case", "MachineOperand", "::"], "ground_truth": ["MO_ConstantPoolIndex", ":"], "File": "ARMAsmPrinter97", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38441, "Length": 236, "Cover_Rate": 0.5291479820627802} {"Template_token": ["", "void", "AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "||", "(", "TF", "==", "", ")", ")", "O", "<<", "", ";", "O", "<<", "*", "getSymbol", "("], "ground_truth": ["GV", ")", ";"], "File": "ARMAsmPrinter97", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38442, "Length": 335, "Cover_Rate": 0.7511210762331838} {"Template_token": ["", "return", "!", "any_of", "(", "M", ",", "[", "&", "]", "(", "const", "Function", "&", "F", ")", "{", "StringRef", "AttrVal", "=", "F", ".", "getFnAttribute", "(", "Attr", ")", ".", "getValueAsString", "(", ")", ";", "return", "parseDenormalFPAttribute", "(", "AttrVal"], "ground_truth": [")", "!=", "Value", ";"], "File": "ARMAsmPrinter", "Func": "checkDenormalAttributeConsistency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38443, "Length": 38, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "StringRef", "AttrVal", "=", "F", ".", "getFnAttribute", "(", "Attr", ")", ".", "getValueAsString", "(", ")", ";", "return", "parseDenormalFPAttribute", "(", "AttrVal", ")", "!=", "Value", ";", "}"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter", "Func": "checkDenormalAttributeConsistency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38444, "Length": 25, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "InConstantPool", "=", "false", ";", "OutStreamer", "->", "emitDataRegion", "("], "ground_truth": ["MCDR_DataRegionEnd", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitFunctionBodyEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38445, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "}", "else", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code32", ")", ";", "}", "if", "(", "AFI", "->", "isCmseNSEntryFunction", "(", ")", ")", "{", "MCSymbol", "*", "S", "=", "OutContext", ".", "getOrCreateSymbol", "(", "", "+", "CurrentFnSym", "->", "getName", "(", ")", ")", ";", "emitLinkage", "(", "&", "MF", "->", "getFunction", "("], "ground_truth": [")", ",", "S", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitFunctionEntryLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38446, "Length": 49, "Cover_Rate": 0.47115384615384615} {"Template_token": ["", "void", "AsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "PromotedGlobals", ".", "count", "(", "GV", ")", ")", "return", ";", "AsmPrinter", "::", "emitGlobalVariable", "(", "GV"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter", "Func": "emitGlobalVariable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38447, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "void", "AsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "PromotedGlobals", ".", "count", "(", "GV"], "ground_truth": [")", ")", "return", ";"], "File": "ARMAsmPrinter", "Func": "emitGlobalVariable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38448, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "OutStreamer", "->", "emitLabel", "(", "JTISymbol", ")", ";", "OutStreamer", "->", "emitDataRegion", "(", "MCDR_DataRegionJT32", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "("], "ground_truth": ["MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38449, "Length": 86, "Cover_Rate": 0.40186915887850466} {"Template_token": ["", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "emitAlignment", "(", "Align", "(", "", ")", ")", ";", "MCSymbol", "*", "JTISymbol", "=", "GetJTIPICJumpTableLabel", "(", "JTI", ")", ";", "OutStreamer", "->", "emitLabel", "(", "JTISymbol", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI"], "ground_truth": ["->", "getJumpTables", "(", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitJumpTableInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38450, "Length": 60, "Cover_Rate": 0.375} {"Template_token": ["", "OutStreamer", "->", "emitDataRegion", "(", "OffsetWidth", "==", "", "?", "MCDR_DataRegionJT8", ":", "MCDR_DataRegionJT16", ")", ";", "for", "(", "auto", "MBB", ":", "JTBBs", ")", "{", "const", "MCExpr", "*", "MBBSymbolExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "MCSymbol", "*", "TBInstPC", "=", "GetCPISymbol", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "MCSymbolRefExpr", "::", "create", "(", "TBInstPC", ",", "OutContext", ")", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "MBBSymbolExpr", ",", "Expr", ",", "OutContext", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createDiv", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "emitValue", "(", "Expr", ",", "OffsetWidth", ")", ";", "}", "OutStreamer", "->", "emitDataRegion", "(", "MCDR_DataRegionEnd"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter", "Func": "emitJumpTableTBInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38451, "Length": 137, "Cover_Rate": 0.5018315018315018} {"Template_token": ["", "if", "(", "ACPV", "->", "isPromotedGlobal", "(", ")", ")", "{", "auto", "*", "ACPC", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", ";", "for", "(", "const", "auto", "*", "GV", ":", "ACPC", "->", "promotedGlobals", "(", ")", ")", "{", "if", "(", "!", "EmittedPromotedGlobalLabels", ".", "count", "(", "GV", ")", ")", "{", "MCSymbol", "*", "GVSym", "=", "getSymbol", "(", "GV", ")", ";", "OutStreamer", "->", "emitLabel", "(", "GVSym", ")", ";", "EmittedPromotedGlobalLabels", ".", "insert", "(", "GV", ")", ";", "}", "}", "return", "emitGlobalConstant", "(", "DL", ",", "ACPC", "->", "getPromotedGlobalInit", "(", ")", ")", ";", "}", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "MCSym", "=", "getMBBExceptionSym", "(", "MF", "->", "front", "(", ")", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "", ":", "", ";", "MCSym", "=", "GetGVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "", ")", ";", "auto", "Sym", "=", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitLabel", "(", "DotSym"], "ground_truth": [")", ";"], "File": "ARMAsmPrinter", "Func": "emitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38452, "Length": 388, "Cover_Rate": 0.7950819672131147} {"Template_token": ["", "static", "void", "emitNonLazySymbolPointer", "(", "MCStreamer", "&", "OutStreamer", ",", "MCSymbol", "*", "StubLabel", ",", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", ")", "{", "OutStreamer", ".", "emitLabel", "(", "StubLabel", ")", ";", "OutStreamer", ".", "emitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "emitIntValue", "(", "", ",", "", ")", ";", "else", "OutStreamer", ".", "emitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ","], "ground_truth": ["OutStreamer", ".", "getContext", "(", ")", ")", ",", "", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitNonLazySymbolPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38453, "Length": 81, "Cover_Rate": 0.9878048780487805} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "emitAttributes", "(", ")", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&"], "ground_truth": ["TT", ".", "isThumb", "(", ")", ")", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38454, "Length": 38, "Cover_Rate": 0.5671641791044776} {"Template_token": ["", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&", "TT"], "ground_truth": [".", "isThumb", "(", ")", ")", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38455, "Length": 26, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "void", "AsmPrinter", "::", "emitXXStructor", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "CV", ")", "{", "uint64_t", "Size", "=", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "assert", "(", "Size", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";", "assert", "(", "GV", "&&", "", ")", ";", "const", "MCExpr", "*", "E", "=", "MCSymbolRefExpr", "::", "create", "(", "GetGVSymbol", "(", "GV", ",", "", ")", ",", "(", "Subtarget", "->", "isTargetELF", "(", ")", "?"], "ground_truth": ["MCSymbolRefExpr", "::", "VK__TARGET1", ":", "MCSymbolRefExpr", "::", "VK_None", ")", ",", "OutContext", ")", ";"], "File": "ARMAsmPrinter", "Func": "emitXXStructor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38456, "Length": 98, "Cover_Rate": 0.8909090909090909} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "", ")", "&&", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "MCSymbol", "*", "MCSym", "=", "getSymbolWithGlobalValueBase", "(", "GV", ",", "", ")", ";", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "isThreadLocal", "(", ")", "?", "MMIMachO", ".", "getThreadLocalGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "return", "MCSym", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "(", "", "|", "", ")", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";", "SmallString", "<", "", ">", "Name", ";", "if", "(", "TargetFlags", "&", "", ")", "Name"], "ground_truth": ["=", "", ";"], "File": "ARMAsmPrinter", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38457, "Length": 179, "Cover_Rate": 0.559375} {"Template_token": ["", "static", "MCSymbol", "*", "getBFLabel", "(", "StringRef", "Prefix", ",", "unsigned", "FunctionNumber", ",", "unsigned", "LabelId", ",", "MCContext", "&", "Ctx", ")", "{", "MCSymbol", "*", "Label", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "Prefix", ")", "+", "", "+"], "ground_truth": ["Twine", "(", "FunctionNumber", ")", "+", "", "+", "Twine", "(", "LabelId", ")", ")", ";"], "File": "ARMAsmPrinter", "Func": "getBFLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38458, "Length": 47, "Cover_Rate": 0.9215686274509803} {"Template_token": ["", "MCSymbol", "*", "AsmPrinter", "::", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "{", "const", "DataLayout", "&", "DL", "="], "ground_truth": ["getDataLayout", "(", ")", ";"], "File": "ARMAsmPrinter", "Func": "GetCPISymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38459, "Length": 20, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "B", "(", "getTheThumbBETarget", "("], "ground_truth": [")", ")", ";"], "File": "ARMAsmPrinter", "Func": "LLVMInitializeARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38460, "Length": 22, "Cover_Rate": 0.43137254901960786} {"Template_token": ["", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeAsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AsmPrinter", ">", "B", "(", "getTheThumbBETarget"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMAsmPrinter", "Func": "LLVMInitializeARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38461, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "if", "(", "ExtraCode", "[", "", "]", "!=", "", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "case", "'A'", ":", "default", ":", "return", "true", ";", "case", "'m'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "return", "false", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI"], "ground_truth": ["->", "getOperand", "(", "OpNum", ")", ";"], "File": "ARMAsmPrinter", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38462, "Length": 83, "Cover_Rate": 0.5608108108108109} {"Template_token": ["", "switch", "(", "ExtraCode", "[", "", "]", ")", "{", "case", "'A'", ":", "default", ":", "return", "true", ";", "case", "'m'", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "O", "<<", "InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "("], "ground_truth": ["OpNum", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmPrinter", "Func": "PrintAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38463, "Length": 54, "Cover_Rate": 0.36486486486486486} {"Template_token": ["", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";", "GetGVSymbol", "(", "MO", ".", "getGlobal", "(", ")", ",", "TF", ")", "->", "print", "(", "O"], "ground_truth": [",", "MAI", ")", ";"], "File": "ARMAsmPrinter", "Func": "PrintSymbolOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38464, "Length": 48, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "void", "AsmPrinter", "::", "PrintSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "if", "(", "TF", "&", "", ")", "O", "<<", "", ";", "else", "if", "(", "TF", "&", "", ")", "O"], "ground_truth": ["<<", "", ";"], "File": "ARMAsmPrinter", "Func": "PrintSymbolOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38465, "Length": 56, "Cover_Rate": 0.6222222222222222} {"Template_token": ["", "if", "(", "OptimizationGoals", "==", "-", "", ")", "OptimizationGoals", "=", "OptimizationGoal", ";", "else", "if", "(", "OptimizationGoals", "!=", "(", "int", ")", "OptimizationGoal", ")", "OptimizationGoals", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "F", ".", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "emitFunctionBody", "(", ")", ";", "emitXRayTable", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "emitAlignment", "(", "Align", "(", "", ")", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "MCSymbol", "*", ">", "&", "TIP", ":", "ThumbIndirectPads", ")", "{", "OutStreamer", "->", "emitLabel", "(", "TIP", ".", "second", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addReg", "(", "TIP", ".", "first", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "ThumbIndirectPads", ".", "clear", "(", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMAsmPrinter", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38466, "Length": 195, "Cover_Rate": 0.5313351498637602} {"Template_token": ["", "case", "AddrModeNone", ":", "return", "", ";", "case", "AddrMode1", ":", "return", "", ";", "case", "AddrMode2", ":", "return", "", ";", "case", "AddrMode3", ":", "return", "", ";", "case", "AddrMode4", ":", "return", "", ";", "case", "AddrMode5", ":", "return", "", ";", "case", "AddrMode5FP16", ":", "return", "", ";", "case", "AddrMode6", ":", "return", "", ";", "case", "AddrModeT1_1", ":"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInfo12", "Func": "AddrModeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38467, "Length": 54, "Cover_Rate": 0.36} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "CSYNC", ":", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInfo12", "Func": "TraceSyncBOptToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38468, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "case", "R2", ":", "case", "S2", ":", "case", "D2", ":", "case", "Q2", ":", "return", "", ";", "case", "R3", ":", "case", "S3", ":", "case", "D3", ":", "case", "Q3", ":", "return", "", ";", "case", "R4", ":", "case", "S4", ":", "case", "D4", ":", "case", "Q4", ":", "return", "", ";", "case", "R5", ":", "case", "S5", ":", "case", "D5", ":", "case", "Q5", ":", "return", "", ";", "case", "R6", ":", "case", "S6", ":", "case", "D6", ":", "case", "Q6", ":", "return", "", ";", "case", "R7", ":", "case", "S7", ":", "case", "D7", ":", "case", "Q7", ":", "return", "", ";", "case", "R8", ":", "case", "S8", ":", "case", "D8", ":", "case", "Q8", ":", "return", "", ";", "case", "R9", ":", "case", "S9", ":", "case", "D9", ":", "case", "Q9", ":", "return", "", ";", "case", "R10", ":", "case", "S10", ":", "case", "D10", ":", "case", "Q10", ":", "return", "", ";", "case", "R11", ":", "case", "S11", ":", "case", "D11", ":", "case", "Q11", ":", "return", "", ";", "case", "R12", ":", "case", "S12", ":", "case", "D12", ":", "case", "Q12", ":", "return", "", ";", "case", "SP", ":", "case", "S13", ":", "case", "D13", ":", "case", "Q13", ":", "return", "", ";", "case", "LR", ":", "case", "S14", ":", "case", "D14", ":", "case", "Q14", ":", "return", "", ";", "case", "PC", ":", "case", "S15", ":", "case", "D15", ":", "case", "Q15"], "ground_truth": [":", "return", "", ";"], "File": "ARMBaseInfo19", "Func": "getARMRegisterNumbering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38469, "Length": 210, "Cover_Rate": 0.5109489051094891} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInfo21", "Func": "ARMCondCodeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38470, "Length": 54, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "return", "StringSwitch", "<", "unsigned", ">", "(", "CC", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", "."], "ground_truth": ["Default", "(", "~", "", ")", ";"], "File": "ARMBaseInfo23", "Func": "ARMVectorCondCodeFromString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38471, "Length": 33, "Cover_Rate": 0.7021276595744681} {"Template_token": ["", "switch", "(", "CC", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInfo23", "Func": "ARMVPTPredToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38472, "Length": 17, "Cover_Rate": 0.3469387755102041} {"Template_token": ["", "bool", "hasRequiredFeatures", "(", "FeatureBitset", "ActiveFeatures"], "ground_truth": [")", "const", "{"], "File": "ARMBaseInfo23", "Func": "hasRequiredFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38473, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "bool", "isInRequiredFeatures", "(", "FeatureBitset", "TestFeatures", ")", "const", "{", "return", "(", "FeaturesRequired", "&", "TestFeatures", ")"], "ground_truth": ["==", "TestFeatures", ";"], "File": "ARMBaseInfo23", "Func": "isInRequiredFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38474, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "isInRequiredFeatures", "(", "FeatureBitset", "TestFeatures", ")", "const"], "ground_truth": ["{"], "File": "ARMBaseInfo23", "Func": "isInRequiredFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38475, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "case", "R0", ":", "case", "S0", ":", "case", "D0", ":", "case", "Q0", ":", "return", "", ";", "case", "R1", ":", "case", "S1", ":", "case", "D1", ":", "case", "Q1", ":", "return", "", ";", "case", "R2", ":", "case", "S2", ":", "case", "D2", ":", "case", "Q2", ":", "return", "", ";", "case", "R3", ":", "case", "S3", ":", "case", "D3", ":", "case", "Q3", ":", "return", "", ";", "case", "R4", ":", "case", "S4", ":", "case", "D4", ":", "case", "Q4", ":", "return", "", ";", "case", "R5", ":", "case", "S5", ":", "case", "D5", ":", "case", "Q5", ":", "return", "", ";", "case", "R6", ":", "case", "S6", ":", "case", "D6", ":", "case", "Q6", ":", "return", "", ";", "case", "R7", ":", "case", "S7", ":", "case", "D7", ":", "case", "Q7", ":", "return", "", ";", "case", "R8", ":", "case", "S8", ":", "case", "D8", ":", "case", "Q8", ":", "return", "", ";", "case", "R9", ":", "case", "S9", ":", "case", "D9", ":", "case", "Q9", ":", "return", "", ";", "case", "R10", ":", "case", "S10", ":", "case", "D10", ":", "case", "Q10", ":", "return", "", ";", "case", "R11", ":", "case", "S11", ":", "case", "D11", ":", "case", "Q11", ":", "return", "", ";", "case", "R12", ":", "case", "S12", ":", "case", "D12", ":", "case", "Q12", ":", "return", "", ";", "case", "SP", ":", "case", "S13", ":", "case", "D13", ":", "case", "Q13", ":", "return", "", ";", "case", "LR", ":", "case", "S14", ":", "case", "D14", ":", "case", "Q14", ":", "return", "", ";", "case", "PC", ":", "case", "S15", ":", "case", "D15", ":", "case", "Q15", ":", "return", "", ";", "case", "S16", ":", "case", "D16", ":", "return", "", ";", "case", "S17", ":", "case", "D17", ":", "return", "", ";", "case", "S18", ":", "case", "D18", ":", "return", "", ";", "case", "S19", ":", "case", "D19", ":", "return", "", ";", "case", "S20", ":", "case", "D20", ":", "return", "", ";", "case", "S21", ":", "case", "D21", ":", "return", "", ";", "case", "S22", ":", "case", "D22", ":", "return", "", ";", "case", "S23", ":", "case", "D23", ":", "return", "", ";", "case", "S24", ":", "case", "D24", ":", "return", "", ";", "case", "S25", ":", "case", "D25", ":", "return", "", ";", "case", "S26", ":", "case", "D26", ":", "return", "", ";", "case", "S27", ":", "case", "D27", ":", "return", "", ";", "case", "S28", ":", "case", "D28", ":", "return", "", ";", "case", "S29", ":", "case", "D29", ":", "return", "", ";", "case", "S30", ":", "case", "D30", ":", "return", "", ";", "case", "S31", ":", "case", "D31", ":", "return", "", ";", "case", "D0_D2", ":", "return", "", ";", "case", "D1_D2", ":", "case", "D1_D3", ":", "return", "", ";", "case", "D2_D4", ":", "return", "", ";", "case", "D3_D4", ":", "case", "D3_D5", ":", "return", "", ";", "case", "D4_D6", ":", "return", "", ";", "case", "D5_D6", ":", "case", "D5_D7", ":", "return", "", ";", "case", "D6_D8", ":", "return", "", ";", "case", "D7_D8", ":", "case", "D7_D9", ":", "return", "", ";", "case", "D8_D10", ":", "return", "", ";", "case", "D9_D10", ":", "case", "D9_D11", ":", "return", "", ";", "case", "D10_D12", ":", "return", "", ";", "case", "D11_D12", ":", "case", "D11_D13", ":", "return", "", ";", "case", "D12_D14", ":", "return", "", ";", "case", "D13_D14", ":", "case", "D13_D15", ":", "return", "", ";", "case", "D14_D16", ":", "return", "", ";", "case", "D15_D16", ":", "case", "D15_D17", ":", "return", "", ";", "case", "D16_D18", ":", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInfo33", "Func": "getARMRegisterNumbering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38476, "Length": 510, "Cover_Rate": 0.8018867924528302} {"Template_token": ["", "switch", "(", "NumInsts", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMBaseInfo36", "Func": "getARMVPTBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38477, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "", "expandPredBlockMask", "(", "", "BlockMask", ",", "", "Kind", ")", "{", "using", "PredBlockMask", "=", "", ";", "assert", "(", "Kind", "!=", "", "&&", "", ")", ";", "assert", "(", "countTrailingZeros", "(", "(", "unsigned", ")", "BlockMask", ")", "!=", "", "&&", "", ")", ";", "auto", "ChooseMask", "=", "[", "&", "]", "(", "PredBlockMask", "AddedThen", ",", "PredBlockMask", "AddedElse", ")", "{", "return", "Kind", "==", "", "?", "AddedThen", ":", "AddedElse", ";", "}", ";", "switch", "(", "BlockMask", ")", "{", "case", "PredBlockMask", "::", "T", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TT"], "ground_truth": [",", "PredBlockMask", "::", "TE", ")", ";"], "File": "ARMBaseInfo3", "Func": "expandPredBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38478, "Length": 86, "Cover_Rate": 0.41148325358851673} {"Template_token": ["", "inline", "static", "const", "char", "*", "AddrModeToString", "(", "AddrMode", "addrmode", ")", "{", "switch", "(", "addrmode", ")", "{", "case", "AddrModeNone", ":", "return", "", ";", "case", "AddrMode1", ":", "return", "", ";", "case", "AddrMode2", ":", "return", "", ";", "case", "AddrMode3", ":", "return", "", ";", "case", "AddrMode4", ":", "return", "", ";", "case", "AddrMode5", ":", "return", "", ";", "case", "AddrMode5FP16", ":", "return", "", ";", "case", "AddrMode6", ":", "return", "", ";", "case", "AddrModeT1_1", ":", "return", "", ";", "case", "AddrModeT1_2", ":", "return", "", ";", "case", "AddrModeT1_4", ":", "return", "", ";", "case", "AddrModeT1_s", ":", "return", "", ";", "case", "AddrModeT2_i12", ":", "return", "", ";", "case", "AddrModeT2_i8", ":", "return", "", ";", "case", "AddrModeT2_so", ":"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInfo42", "Func": "AddrModeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38479, "Length": 106, "Cover_Rate": 0.8412698412698413} {"Template_token": ["", "case", "AddrMode4", ":", "return", "", ";", "case", "AddrMode5", ":", "return", "", ";", "case", "AddrMode6", ":", "return", "", ";", "case", "AddrModeT1_1", ":", "return", "", ";", "case", "AddrModeT1_2", ":", "return", "", ";", "case", "AddrModeT1_4", ":", "return", "", ";", "case", "AddrModeT1_s", ":", "return", "", ";", "case", "AddrModeT2_i12", ":", "return", "", ";", "case", "AddrModeT2_i8", ":", "return", "", ";", "case", "AddrModeT2_so", ":", "return", "", ";", "case", "AddrModeT2_pc", ":", "return", "", ";", "case", "AddrModeT2_i8s4", ":", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInfo52", "Func": "AddrModeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38480, "Length": 72, "Cover_Rate": 0.5669291338582677} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInfo", "Func": "ARMCondCodeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38481, "Length": 66, "Cover_Rate": 0.45517241379310347} {"Template_token": ["", "inline", "static", "const", "char", "*", "IModToString", "(", "unsigned", "val", ")", "{", "switch", "(", "val", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "IE", ":", "return", "", ";", "case", "ID", ":"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInfo", "Func": "IModToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38482, "Length": 35, "Cover_Rate": 0.9459459459459459} {"Template_token": ["", "static", "inline", "bool", "isLowRegister", "(", "unsigned", "Reg", ")", "{", "using", "namespace", "", ";", "switch", "(", "Reg", ")", "{", "case", "R0", ":", "case", "R1", ":", "case", "R2", ":", "case", "R3", ":", "case", "R4", ":", "case", "R5", ":", "case", "R6", ":", "case", "R7", ":", "return", "true", ";", "default", ":", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseInfo", "Func": "isARMLowRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38483, "Length": 50, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "const", "MClassSysReg", "*", "lookupMClassSysRegAPSRNonDeprecated", "("], "ground_truth": ["unsigned", "SYSm", ")", "{"], "File": "ARMBaseInfo", "Func": "lookupMClassSysRegAPSRNonDeprecated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38484, "Length": 9, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "const", "MClassSysReg", "*", "lookupMClassSysRegBy12bitSYSmValue", "(", "unsigned", "SYSm", ")", "{", "return", "lookupMClassSysRegByM1Encoding12", "(", "SYSm"], "ground_truth": [")", ";"], "File": "ARMBaseInfo", "Func": "lookupMClassSysRegBy12bitSYSmValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38485, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "const", "MClassSysReg", "*", "lookupMClassSysRegBy8bitSYSmValue", "(", "unsigned", "SYSm", ")", "{", "return", "", "(", "(", "", "<<", "", ")", "|"], "ground_truth": ["(", "SYSm", "&", "", ")", ")", ";"], "File": "ARMBaseInfo", "Func": "lookupMClassSysRegBy8bitSYSmValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38486, "Length": 25, "Cover_Rate": 0.8928571428571429} {"Template_token": ["", "return", "", "(", "(", "", "<<", "", ")"], "ground_truth": ["|", "(", "SYSm", "&", "", ")", ")", ";"], "File": "ARMBaseInfo", "Func": "lookupMClassSysRegBy8bitSYSmValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38487, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "case", "NSHST", ":", "return", "", ";", "case", "NSHLD", ":", "return", "HasV8", "?", "", ":", "", ";", "case", "RESERVED_4", ":", "return", "", ";", "case", "OSH", ":", "return", "", ";", "case", "OSHST", ":", "return", "", ";", "case", "OSHLD", ":", "return", "HasV8"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMBaseInfo", "Func": "MemBOptToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38488, "Length": 44, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "static", "inline", "const", "MachineInstrBuilder", "&", "AddDefaultPred", "("], "ground_truth": ["const", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "ARMBaseInstrInfo (2)1", "Func": "AddDefaultPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38489, "Length": 13, "Cover_Rate": 0.40625} {"Template_token": ["", "return", "MIB", ".", "addReg", "(", "", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "("], "ground_truth": ["isDead", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "AddDefaultT1CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38490, "Length": 18, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "static", "inline", "const", "MachineInstrBuilder", "&", "AddNoT1CC", "("], "ground_truth": ["const", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "ARMBaseInstrInfo (2)1", "Func": "AddNoT1CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38491, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "static", "inline", "const", "MachineInstrBuilder", "&", "AddNoT1CC", "(", "const", "MachineInstrBuilder", "&", "MIB", ")", "{", "return", "MIB", ".", "addReg"], "ground_truth": ["(", "", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "AddNoT1CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38492, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "break", ";", "}", "switch", "(", "Load2", "->", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "}", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", "||", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", ")", "{", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "("], "ground_truth": ["", ")", ")", "->", "getSExtValue", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "areLoadsFromSameBasePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38493, "Length": 156, "Cover_Rate": 0.46017699115044247} {"Template_token": ["", "return", "MLxHazardOpcodes", ".", "count", "("], "ground_truth": ["Opcode", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "canCauseFpMLxStall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38494, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "return", "MLxHazardOpcodes", ".", "count", "(", "Opcode"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "canCauseFpMLxStall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38495, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "void", "BaseInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "bool", "GPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "GPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "GPRDest", "&&", "GPRSrc", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ")", ";", "return", ";", "}", "bool", "SPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "", ";", "unsigned", "SubRegs", "=", "", ";", "int", "Spacing", "=", "", ";", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ","], "ground_truth": ["BeginIdx", "=", "", ",", "SubRegs", "=", "", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38496, "Length": 303, "Cover_Rate": 0.38161209068010077} {"Template_token": ["", "unsigned", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg"], "ground_truth": ["(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38497, "Length": 64, "Cover_Rate": 0.3368421052631579} {"Template_token": ["", "static", "const", "MachineInstr", "*", "getBundledDefMI", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Reg", ",", "unsigned", "&", "DefIdx", ",", "unsigned", "&", "Dist", ")", "{", "Dist", "=", "", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI"], "ground_truth": [";", "++", "I", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "getBundledDefMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38498, "Length": 42, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "GetInstSizeInBytes", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "getSize", "(", ")", ")", "return", "MCID", ".", "getSize", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "if", "(", "MI", "->", "isLabel", "(", ")", ")", "return", "", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleLength", "(", "MI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI"], "ground_truth": ["!=", "", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38499, "Length": 343, "Cover_Rate": 0.7130977130977131} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "getSize", "(", ")", ")", "return", "MCID", ".", "getSize", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "if", "(", "MI", "->", "isLabel", "(", ")", ")", "return", "", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleLength", "(", "MI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo (2)1", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38500, "Length": 210, "Cover_Rate": 0.4365904365904366} {"Template_token": ["", "", "getPredicate", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "", "?", "(", "", ")", "MI", "->", "getOperand", "("], "ground_truth": ["PIdx", ")", ".", "getImm", "(", ")", ":", "", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38501, "Length": 41, "Cover_Rate": 0.8541666666666666} {"Template_token": ["", "const", "Subtarget", "&", "getSubtarget", "("], "ground_truth": [")", "const", "{"], "File": "ARMBaseInstrInfo (2)1", "Func": "getSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38502, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "static", "inline", "bool", "isCondBranchOpcode", "("], "ground_truth": ["int", "Opc", ")", "{"], "File": "ARMBaseInstrInfo (2)1", "Func": "isCondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38503, "Length": 9, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "return", "MLxEntryMap", ".", "count", "(", "Opcode"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "isFpMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38504, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "=="], "ground_truth": ["", "||", "Opc", "==", "", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "isIndirectBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38505, "Length": 13, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "=="], "ground_truth": ["", "||", "Opc", "==", "", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "isIndirectBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38506, "Length": 13, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "if", "(", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "return", "AFI", "->", "isThumb2Function", "(", ")", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38507, "Length": 49, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability"], "ground_truth": [")", "const", "override", "{"], "File": "ARMBaseInstrInfo (2)1", "Func": "isProfitableToDupForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38508, "Length": 16, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "=="], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "isPushOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38509, "Length": 17, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "if", "(", "SrcReg", "==", "MI", "->", "getOperand", "(", "CommonUse", "?", "", ":", "", ")", ".", "getReg", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "{", "const", "MachineInstr", "&", "Copy", "=", "*", "MI", ";", "MachineBasicBlock", "::", "iterator", "AND", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ")", ";", "if", "(", "AND", "==", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";", "MI", "=", "AND", ";", "return", "isSuitableForMask", "(", "MI", ",", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "("], "ground_truth": [")", ",", "CmpMask", ",", "true", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "isSuitableForMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38510, "Length": 96, "Cover_Rate": 0.6} {"Template_token": ["", "static", "inline", "bool", "isUncondBranchOpcode", "(", "int", "Opc"], "ground_truth": [")", "{"], "File": "ARMBaseInstrInfo (2)1", "Func": "isUncondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38511, "Length": 9, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "MachineOperand", "FalseReg", "=", "MI", "->", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "FalseReg", ".", "setImplicit"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38512, "Length": 130, "Cover_Rate": 0.3857566765578635} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38513, "Length": 189, "Cover_Rate": 0.5608308605341247} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "MO0", ".", "getGlobal", "(", ")", "==", "MO1", ".", "getGlobal", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI0", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "int", "CPI0", "=", "MO0", ".", "getIndex", "(", ")", ";", "int", "CPI1", "=", "MO1", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE0", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI0", "]", ";", "const", "MachineConstantPoolEntry", "&", "MCPE1", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI1", "]", ";", "bool", "isCP0", "=", "MCPE0", ".", "isMachineConstantPoolEntry", "(", ")", ";", "bool", "isCP1", "=", "MCPE1", ".", "isMachineConstantPoolEntry", "(", ")", ";", "if", "(", "isCP0", "&&", "isCP1", ")", "{", "ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "isCP0", "&&", "!", "isCP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI1", "->", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", "->", "getNumOperands", "(", ")", "!=", "MI1", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "unsigned", "Addr0", "=", "MI0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Addr1", "=", "MI1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1", ")", "{", "if", "(", "!", "MRI", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr0", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr1", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def0", "=", "MRI", "->", "getVRegDef", "(", "Addr0", ")", ";", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "if", "(", "!", "produceSameValue", "(", "Def0", ",", "Def1", ",", "MRI", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO0", ".", "isIdenticalTo", "(", "MO1", ")", ")", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38514, "Length": 402, "Cover_Rate": 0.6848381601362862} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "--", "Adjust", ";", "break", ";", "}", "}", "}", "else", "if", "(", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "", "(", "ShOpVal", ")", "==", "", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "!", "isSub", "&&", "(", "ShImm", "==", "", "||", "(", "(", "ShImm", "==", "", "||", "ShImm", "==", "", "||", "ShImm", "==", "", ")", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", ")", "Adjust", "-=", "", ";", "else", "if", "(", "!", "isSub", "&&", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", "--", "Adjust", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", "||", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "Adjust", "-=", "", ";", "break", ";", "}", "}", "}", "if", "(", "DefAlign", "<", "", "&&", "Subtarget", ".", "checkVLDnAccessAlignment", "(", ")", ")", "{", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo (2)2", "Func": "adjustDefLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38515, "Length": 455, "Cover_Rate": 0.4845580404685836} {"Template_token": ["", "bool", "CantAnalyze", "=", "false", ";", "while", "(", "I", "->", "isDebugValue", "(", ")", "||", "!", "I", "->", "isTerminator", "(", ")", ")", "{", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "--", "I", ";", "}", "if", "(", "isIndirectBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "CantAnalyze", "=", "true", ";", "}", "else", "if", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "}", "else", "if", "(", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "!", "Cond", ".", "empty", "(", ")", ")", "return", "true", ";", "assert", "(", "!", "FBB", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "analyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38516, "Length": 124, "Cover_Rate": 0.30317848410757947} {"Template_token": ["", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "MI", ".", "getOperand", "(", "", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38517, "Length": 61, "Cover_Rate": 0.32275132275132273} {"Template_token": ["", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "TrueOp", "=", "", ";", "FalseOp", "="], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "analyzeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38518, "Length": 31, "Cover_Rate": 0.3163265306122449} {"Template_token": ["", "TrueOp", "=", "", ";", "FalseOp", "=", "", ";", "Cond", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "Optimizable", "=", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)2", "Func": "analyzeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38519, "Length": 39, "Cover_Rate": 0.3979591836734694} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "", ")", ";", "unsigned", "DReg", "=", "Reg", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "DReg", "=", "", "+", "(", "Reg", "-", "", ")", "/", "", ";", "assert", "(", "TRI", "->", "isSuperRegister", "(", "Reg", ",", "DReg"], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "breakPartialRegDependency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38520, "Length": 62, "Cover_Rate": 0.31155778894472363} {"Template_token": ["", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "nullptr", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "("], "ground_truth": ["i", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38521, "Length": 92, "Cover_Rate": 0.42790697674418604} {"Template_token": ["", "static", "inline", "MachineOperand", "condCodeOp", "(", "unsigned"], "ground_truth": ["CCReg", "=", "", ")", "{"], "File": "ARMBaseInstrInfo (2)2", "Func": "condCodeOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38522, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit"], "ground_truth": ["|", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "copyFromCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38523, "Length": 59, "Cover_Rate": 0.5} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB"], "ground_truth": [".", "addImm", "(", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "copyFromCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38524, "Length": 38, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ";", "else", "MIB", ".", "addImm"], "ground_truth": ["(", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "copyToCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38525, "Length": 44, "Cover_Rate": 0.32592592592592595} {"Template_token": ["", "void", "BaseInstrInfo", "::", "copyToCPSR", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ",", "const", "Subtarget", "&", "Subtarget", ")", "const", "{", "unsigned", "Opc", "=", "Subtarget", ".", "isThumb", "(", ")", "?", "(", "Subtarget", ".", "isMClass", "(", ")", "?", "", ":", "", ")", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "("], "ground_truth": ["Opc", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "copyToCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38526, "Length": 71, "Cover_Rate": 0.5259259259259259} {"Template_token": ["", "if", "(", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "||", "(", "MO", ".", "isReg"], "ground_truth": ["(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)2", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38527, "Length": 40, "Cover_Rate": 0.3305785123966942} {"Template_token": ["", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "", ")", ";", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "NewCPV", "=", "nullptr", ";", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ",", "PCLabelId", ",", "", ",", "", ",", "ACPV", "->", "getModifier", "(", ")", ",", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", ";", "else", "if", "(", "ACPV", "->", "isExtSymbol", "(", ")", ")", "NewCPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "cast", "<"], "ground_truth": ["ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38528, "Length": 144, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "NewCPV", "=", "nullptr", ";", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ",", "PCLabelId", ",", "", ",", "", ",", "ACPV", "->", "getModifier", "(", ")", ",", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", ";", "else", "if", "(", "ACPV", "->", "isExtSymbol", "(", ")", ")", "NewCPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "NewCPV", "=", "ConstantPoolMBB", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38529, "Length": 212, "Cover_Rate": 0.6730158730158731} {"Template_token": ["", "MI", ".", "getParent", "(", ")", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "expandMEMCPY", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", ".", "isCopy", "(", ")", "||", "Subtarget", ".", "dontWidenVMOVS", "(", ")", "||", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!"], "ground_truth": ["SrcRegD", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38530, "Length": 153, "Cover_Rate": 0.36515513126491644} {"Template_token": ["", "}", "const", "MCInstrDesc", "&", "UseMCID", "=", "UseMI", ".", "getDesc", "(", ")", ";", "if", "(", "UseMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "UseMCID", ".", "getNumOperands", "(", ")", ";", "if", "(", "UseMI", ".", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "unsigned", "UseOpc", "=", "UseMI", ".", "getOpcode", "(", ")", ";", "unsigned", "NewUseOpc", "=", "", ";", "uint32_t", "ImmVal", "=", "(", "uint32_t", ")", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "uint32_t", "SOImmValV1", "=", "", ",", "SOImmValV2", "=", "", ";", "bool", "Commute", "=", "false", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Commute", "=", "UseMI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "UseOpc", "==", "", "&&", "Commute", ")", "return", "false", ";", "if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "else", "if", "(", "", "(", "-", "ImmVal", ")", ")", "{", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "="], "ground_truth": ["", ";", "break", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38531, "Length": 299, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "if", "(", "!", "DefMI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "DefMCID", "=", "DefMI", ".", "getDesc", "(", ")", ";", "if", "(", "DefMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "DefMCID", ".", "getNumOperands", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "DefMI", ".", "getOperand", "(", "NumOps", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "UseMCID", "=", "UseMI", ".", "getDesc", "(", ")", ";", "if", "(", "UseMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "UseMCID", ".", "getNumOperands", "(", ")", ";", "if", "(", "UseMI", ".", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "unsigned", "UseOpc", "=", "UseMI", ".", "getOpcode", "(", ")", ";", "unsigned", "NewUseOpc", "=", "", ";", "uint32_t", "ImmVal", "=", "(", "uint32_t", ")", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "uint32_t", "SOImmValV1", "=", "", ",", "SOImmValV2", "=", "", ";", "bool", "Commute", "=", "false", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Commute", "=", "UseMI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "UseOpc", "==", "", "&&", "Commute", ")", "return", "false", ";", "if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38532, "Length": 283, "Cover_Rate": 0.32379862700228834} {"Template_token": ["", "int", "Scale", "=", "", ";", "unsigned", "ImmOp", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ImmOp", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "ImmOp", "=", "", ";", "Scale", "=", "-"], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getAddSubImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38533, "Length": 41, "Cover_Rate": 0.41} {"Template_token": ["", "inline", "int", "getAddSubImmediate", "(", "MachineInstr", "&", "MI", ")", "{", "int", "Scale", "=", "", ";", "unsigned", "ImmOp", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "ImmOp", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "ImmOp", "=", "", ";", "Scale", "=", "-", "", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo (2)2", "Func": "getAddSubImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38534, "Length": 55, "Cover_Rate": 0.55} {"Template_token": ["", "MachineBasicBlock", "::", "const_instr_iterator", "II", "=", "++", "MI", ".", "getIterator", "(", ")", ";", "assert", "(", "II", "->", "isInsideBundle", "(", ")", "&&", "", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "int", "Idx", "=", "-", "", ";", "while", "(", "II", "!=", "E", "&&", "II", "->", "isInsideBundle", "(", ")", ")", "{", "Idx", "=", "II", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "break", ";", "if", "(", "II", "->", "getOpcode", "(", ")", "!=", "", ")", "++", "Dist", ";", "++", "II", ";", "}", "if", "(", "Idx", "==", "-", "", ")", "{", "Dist", "=", "", ";", "return", "nullptr", ";", "}", "UseIdx", "=", "Idx", ";", "return", "&", "*"], "ground_truth": ["II", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getBundledUseMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38535, "Length": 121, "Cover_Rate": 0.7756410256410257} {"Template_token": ["", "unsigned", "getFramePred", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "isFrameInstr", "("], "ground_truth": ["MI", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getFramePred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38536, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "return", "MI", ".", "getOperand", "(", "", ")", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getFramePred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38537, "Length": 12, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "MachineBasicBlock", "::", "LivenessQueryResult", "LQR", "=", "MI", ".", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "ImplicitSReg", ",", "MI", ")", ";", "if", "(", "LQR", "==", "MachineBasicBlock", "::", "LQR_Live", ")", "return", "true", ";", "else", "if", "(", "LQR", "==", "MachineBasicBlock", "::", "LQR_Unknown", ")", "return", "false", ";", "ImplicitSReg", "=", "", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getImplicitSPRUseForDPRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38538, "Length": 50, "Cover_Rate": 0.3937007874015748} {"Template_token": ["", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ".", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)2", "Func": "getInstBundleLength", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38539, "Length": 40, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "*", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "PredCost", "&&", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", ")", ")", "{", "*", "PredCost", "=", "", ";", "}", "if", "(", "!", "ItinData", ")", "return", "MI", ".", "mayLoad", "(", ")", "?", "", ":", "", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "if", "(", "!", "ItinData", "->", "isEmpty", "(", ")", "&&", "ItinData", "->", "getNumMicroOps", "(", "Class", ")", "<", "", ")", "return", "getNumMicroOps", "(", "ItinData", ",", "MI", ")", ";", "unsigned", "Latency", "=", "ItinData", "->", "getStageLatency", "(", "Class", ")", ";", "unsigned", "DefAlign", "=", "MI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Adj", "=", "adjustDefLatency", "(", "Subtarget", ",", "MI", ",", "MCID", ",", "DefAlign", ")", ";", "if", "(", "Adj", ">=", "", "||", "(", "int", ")", "Latency", ">", "-", "Adj", ")", "{", "return", "Latency", "+"], "ground_truth": ["Adj", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38540, "Length": 183, "Cover_Rate": 0.6182432432432432} {"Template_token": ["", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";", "}", "PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38541, "Length": 31, "Cover_Rate": 0.4025974025974026} {"Template_token": ["", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "getSize", "(", ")", ")", "return", "MCID", ".", "getSize", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "return", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleLength", "(", "MI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMBaseInstrInfo (2)2", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38542, "Length": 183, "Cover_Rate": 0.6466431095406361} {"Template_token": ["", "int", "RegNo", "=", "(", "int", ")", "(", "DefIdx", "+", "", ")", "-", "DefMCID", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "RegNo", "<=", "", ")", "return", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";", "int", "DefCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA7", "(", ")", ")", "{", "DefCycle", "=", "RegNo", "/", "", ";", "if", "(", "DefCycle", "<", "", ")", "DefCycle", "=", "", ";", "DefCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "DefCycle", "+="], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38543, "Length": 118, "Cover_Rate": 0.7468354430379747} {"Template_token": ["", "int", "RegNo", "=", "(", "int", ")", "(", "DefIdx", "+", "", ")", "-", "DefMCID", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "RegNo", "<=", "", ")", "return", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";", "int", "DefCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA7", "(", ")", ")", "{", "DefCycle", "=", "RegNo", "/", "", ";", "if", "(", "DefCycle", "<", "", ")", "DefCycle", "=", "", ";", "DefCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "DefCycle", "+=", "", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMBaseInstrInfo (2)2", "Func": "getLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38544, "Length": 121, "Cover_Rate": 0.7658227848101266} {"Template_token": ["", "unsigned", "llvm", "::", "getMatchingCondBranchOpcode", "(", "unsigned", "Opc", ")", "{", "if", "(", "Opc", "==", "", ")", "return", "", ";", "if", "(", "Opc", "==", "", ")", "return", "", ";", "if", "(", "Opc", "==", "", ")", "return", "", ";", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getMatchingCondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38545, "Length": 41, "Cover_Rate": 0.7592592592592593} {"Template_token": ["", "unsigned", "llvm", "::", "getMatchingCondBranchOpcode", "(", "unsigned", "Opc", ")", "{", "if", "(", "Opc", "==", "", ")", "return", "", ";", "if", "(", "Opc", "==", ""], "ground_truth": [")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getMatchingCondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38546, "Length": 27, "Cover_Rate": 0.5} {"Template_token": ["", "UseOp", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "break", ";", "case", "", ":", "UseOp", "=", "", ";", "break", ";", "default", ":", "return", "", ";", "}", "if", "(", "UseOp", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", ".", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "}", "else", "if", "(", "", "."], "ground_truth": ["contains", "(", "Reg", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)2", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38547, "Length": 92, "Cover_Rate": 0.3420074349442379} {"Template_token": ["", "case", "", ":", "case", "", ":", "UseOp", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "break", ";", "case", "", ":", "UseOp", "=", "", ";", "break", ";", "default", ":", "return", "", ";", "}", "if", "(", "UseOp", "!=", "-", "", "&&", "MI", ".", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", ".", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", ""], "ground_truth": [",", "&", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38548, "Length": 113, "Cover_Rate": 0.4200743494423792} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "getRegSequenceLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "SmallVectorImpl", "<", "RegSubRegPairAndIdx", ">", "&", "InputRegs", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "isRegSequenceLike", "(", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getRegSequenceLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38549, "Length": 50, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "int", "BaseInstrInfo", "::", "getSTMUseCycle", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MCInstrDesc", "&", "UseMCID", ",", "unsigned", "UseClass", ",", "unsigned", "UseIdx", ",", "unsigned", "UseAlign", ")", "const", "{", "int", "RegNo", "=", "(", "int", ")", "(", "UseIdx", "+", "", ")", "-", "UseMCID", ".", "getNumOperands", "("], "ground_truth": [")", "+", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38550, "Length": 46, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "isSLoad", "=", "true", ";", "break", ";", "}", "if", "(", "(", "isSLoad", "&&", "(", "RegNo", "%", "", ")", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "", ";", "}", "return", "DefCycle"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getVLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38551, "Length": 61, "Cover_Rate": 0.3193717277486911} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "UseCycle", "=", "RegNo", ";", "bool", "isSStore", "=", "false", ";", "switch", "(", "UseMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "isSStore", "=", "true", ";", "break", ";", "}", "if", "(", "(", "isSStore", "&&", "(", "RegNo", "%", "", ")", ")", "||", "UseAlign", "<", "", ")", "++", "UseCycle", ";", "}", "else", "{", "UseCycle", "=", "RegNo"], "ground_truth": ["+", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getVSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38552, "Length": 83, "Cover_Rate": 0.43455497382198954} {"Template_token": ["", "if", "(", "Subtarget", ".", "nonpipelinedVFP", "(", ")", "&&", "(", "DDomain", "==", "", "||", "UDomain", "==", "", ")", ")", "return", "true", ";", "unsigned", "Latency", "=", "SchedModel", ".", "computeOperandLatency", "(", "&", "DefMI", ",", "DefIdx", ",", "&", "UseMI", ",", "UseIdx", ")", ";", "if", "(", "Latency", "<=", "", ")", "return", "false", ";", "return", "DDomain", "==", "", "||", "DDomain", "==", "", "||", "UDomain", "==", ""], "ground_truth": ["||", "UDomain", "==", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38553, "Length": 65, "Cover_Rate": 0.46099290780141844} {"Template_token": ["", "unsigned", "Latency", "=", "SchedModel", ".", "computeOperandLatency", "(", "&", "DefMI", ",", "DefIdx", ",", "&", "UseMI", ",", "UseIdx", ")", ";", "if", "(", "Latency", "<=", "", ")", "return", "false", ";", "return", "DDomain", "==", "", "||", "DDomain", "==", "", "||", "UDomain", "=="], "ground_truth": ["", "||", "UDomain", "==", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38554, "Length": 44, "Cover_Rate": 0.3120567375886525} {"Template_token": ["", "if", "(", "DDomain", "==", "", ")", "{", "unsigned", "DefClass", "=", "DefMI", ".", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ";", "int", "DefCycle", "=", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";", "return", "(", "DefCycle", "!=", "-", "", "&&", "DefCycle", "<=", "", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)2", "Func": "hasLowDefLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38555, "Length": 48, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "hasNOP", "(", ")", "const", "{", "return", "Subtarget", ".", "getFeatureBits", "(", ")", "["], "ground_truth": ["", "]", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38556, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "", "]", ")", ";", "return", "", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "", "]", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ".", "addImm", "(", "", ")", "."], "ground_truth": ["addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38557, "Length": 165, "Cover_Rate": 0.4596100278551532} {"Template_token": ["", "for", "(", "const", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38558, "Length": 48, "Cover_Rate": 0.7868852459016393} {"Template_token": ["", "for", "(", "const", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO", ".", "isDef", "(", ")", "&&"], "ground_truth": ["!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38559, "Length": 45, "Cover_Rate": 0.7377049180327869} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo (2)2", "Func": "isEligibleForITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38560, "Length": 77, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "return", "(", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", ""], "ground_truth": ["||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38561, "Length": 31, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "unsigned", "IntrinsicID", "=", "IntInst", "->", "getIntrinsicID", "(", ")", ";", "return", "(", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID"], "ground_truth": ["==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38562, "Length": 40, "Cover_Rate": 0.547945205479452} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "MI", ".", "isCall", "(", "MachineInstr", "::", "IgnoreBundle", ")", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMBaseInstrInfo (2)2", "Func": "isIndirectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38563, "Length": 93, "Cover_Rate": 0.38271604938271603} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "=="], "ground_truth": ["", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isJumpTableBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38564, "Length": 25, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||"], "ground_truth": ["Opc", "==", "", "||", "Opc", "==", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isJumpTableBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38565, "Length": 25, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "", "<<", "", ")", "*", "", ")", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "", "<<", "", ")", "*", "", ")", "&&", "Imm", "%", "", "==", "", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "", "<<", "", ")", "*", "", ")", "&&", "Imm", "%", "", "==", "", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "", "<<", "", ")", "*", "", ")", ";", "case", "", ":", "return", "Imm", ">=", "", "&&", "Imm", "<", "(", "(", "", "<<", "", ")", "*", "", ")", ";", "case", "", ":", "return", "Imm", "<", "", "&&", "-", "Imm", "<", "(", "(", "", "<<", "", ")"], "ground_truth": ["*", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isLegalAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38566, "Length": 137, "Cover_Rate": 0.49280575539568344} {"Template_token": ["", "const", "MachineMemOperand", "*", "Dummy", ";", "return", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Dummy"], "ground_truth": [",", "FrameIndex", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38567, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")"], "ground_truth": ["const", "{"], "File": "ARMBaseInstrInfo (2)2", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38568, "Length": 16, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "=="], "ground_truth": ["", "||", "Opc", "==", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isMovRegOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38569, "Length": 13, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "UnpredCost", "+=", ""], "ground_truth": ["*", "ScalingUpFactor", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38570, "Length": 41, "Cover_Rate": 0.35344827586206895} {"Template_token": ["", "inline", "bool", "isScatter", "(", "IntrinsicInst", "*", "IntInst", ")", "{", "if", "(", "IntInst", "==", "nullptr", ")", "return", "false", ";", "unsigned", "IntrinsicID", "=", "IntInst", "->", "getIntrinsicID", "(", ")", ";", "return", "(", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||"], "ground_truth": ["IntrinsicID", "==", "", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38571, "Length": 58, "Cover_Rate": 0.7945205479452054} {"Template_token": ["", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", "||", "MI", ".", "isPosition", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugValue", "(", ")", ")", ";", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "isCall", "(", ")", "&&", "MI", ".", "definesRegister", "(", "", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38572, "Length": 96, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", ""], "ground_truth": [")", ".", "getSubReg", "(", ")", "==", "", ")", "{"], "File": "ARMBaseInstrInfo (2)2", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38573, "Length": 172, "Cover_Rate": 0.48450704225352115} {"Template_token": ["", "const", "MachineMemOperand", "*", "Dummy", ";", "return", "MI", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI"], "ground_truth": [",", "Dummy", ",", "FrameIndex", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38574, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->"], "ground_truth": ["getOpcode", "(", ")", "==", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isUnspillableTerminatorImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38575, "Length": 33, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "bool", "isUnspillableTerminatorImpl", "(", "const", "MachineInstr", "*", "MI", ")", "const", "override", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "("], "ground_truth": [")", "==", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isUnspillableTerminatorImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38576, "Length": 44, "Cover_Rate": 0.8301886792452831} {"Template_token": ["", "if", "(", "featureBits", "[", "", "]", "&&", "(", "Num", "&", "", ")", "!=", "", ")", "return", "false", ";", "if", "(", "featureBits", "[", "", "]", "&&", "(", "(", "Num", "&", "", ")", "==", "", "||"], "ground_truth": ["(", "Num", "&", "", ")", "==", "", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isValidCoprocessorNumber", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38577, "Length": 46, "Cover_Rate": 0.6764705882352942} {"Template_token": ["", "static", "inline", "bool", "isValidCoprocessorNumber", "(", "unsigned", "Num", ",", "const", "FeatureBitset", "&", "featureBits", ")", "{", "if", "(", "featureBits", "[", "", "]", "&&", "(", "Num", "&", ""], "ground_truth": [")", "!=", "", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isValidCoprocessorNumber", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38578, "Length": 32, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "static", "inline", "bool", "isVPTOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", ""], "ground_truth": ["||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isVPTOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38579, "Length": 102, "Cover_Rate": 0.6845637583892618} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "}", "if", "(", "Sub", ")", "{", "", "NewCC", "=", "getSwappedCondition", "(", "CC", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "if", "(", "SrcReg2", "!=", "", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo (2)2", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38580, "Length": 462, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", ""], "ground_truth": [")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38581, "Length": 192, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "addOperand", "("], "ground_truth": ["FalseReg", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38582, "Length": 301, "Cover_Rate": 0.7270531400966184} {"Template_token": ["", "if", "(", "isUncondBranchOpcode", "(", "Opc", ")", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "getMatchingCondBranchOpcode", "(", "Opc", ")", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg"], "ground_truth": ["(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38583, "Length": 61, "Cover_Rate": 0.3765432098765432} {"Template_token": ["", "static", "inline", "std", "::", "array", "<", "MachineOperand", ",", "", ">", "predOps", "(", "", "Pred", ",", "unsigned", "PredReg", "=", "", ")", "{", "return", "{", "{", "MachineOperand", "::", "CreateImm", "(", "static_cast", "<", "int64_t", ">", "(", "Pred", ")", ")", ",", "MachineOperand", "::", "CreateReg", "(", "PredReg", ",", "false"], "ground_truth": [")", "}", "}", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "predOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38584, "Length": 48, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "{", "{", "MachineOperand", "::", "CreateImm", "(", "static_cast", "<", "int64_t", ">", "(", "Pred", ")", ")", ",", "MachineOperand", "::", "CreateReg", "(", "PredReg", ",", "false"], "ground_truth": [")", "}", "}", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "predOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38585, "Length": 27, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "isCP0", "&&", "!", "isCP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI1", ".", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", ".", "getNumOperands", "(", ")", "!=", "MI1", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "unsigned", "Addr0", "=", "MI0", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Addr1", "=", "MI1", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1", ")", "{", "if", "(", "!", "MRI", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr0", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr1", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def0", "=", "MRI", "->", "getVRegDef", "(", "Addr0", ")", ";", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "if", "(", "!", "produceSameValue", "(", "*", "Def0", ",", "*", "Def1", ",", "MRI", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI0", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI0", ".", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO0", ".", "isIdenticalTo", "(", "MO1", ")", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)2", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38586, "Length": 272, "Cover_Rate": 0.4525790349417637} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38587, "Length": 89, "Cover_Rate": 0.7739130434782608} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)2", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38588, "Length": 79, "Cover_Rate": 0.6869565217391305} {"Template_token": ["", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "Domain", "!=", "ExeNEON", ")", "break", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLane", "=", "", ",", "SrcLane", "=", "", ",", "DDst", ",", "DSrc", ";", "DDst", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "DstReg", ",", "DstLane", ")", ";", "DSrc", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "SrcReg", ",", "SrcLane", ")", ";", "unsigned", "ImplicitSReg", ";", "if", "(", "!", "getImplicitSPRUseForDPRUse", "(", "TRI", ",", "MI", ",", "DSrc", ",", "SrcLane", ",", "ImplicitSReg", ")", ")", "break", ";", "for", "(", "unsigned", "i", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", ";", "--", "i", ")", "MI", ".", "RemoveOperand", "(", "i", "-", "", ")", ";", "if", "(", "DSrc", "==", "DDst", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "DDst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DDst", ",", "getUndefRegState", "(", "!", "MI", ".", "readsRegister", "(", "DDst", ",", "TRI", ")", ")", ")", ".", "addImm", "(", "SrcLane", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "MachineInstrBuilder", "NewMIB", ";", "NewMIB", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DDst", ")", ";", "unsigned", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "bool", "CurUndef", "=", "!", "MI", ".", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "CurUndef", "=", "!", "MI", ".", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "NewMIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "NewMIB", ")", ";", "if", "(", "SrcLane", "==", "DstLane", ")", "NewMIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "DDst", ",", "RegState", "::", "Define", ")", ";", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "CurUndef", "=", "CurReg", "==", "DSrc", "&&", "!", "MI", ".", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "CurReg", ","], "ground_truth": ["getUndefRegState", "(", "CurUndef", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "setExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38589, "Length": 460, "Cover_Rate": 0.42435424354243545} {"Template_token": ["", "static", "inline", "MachineOperand", "t1CondCodeOp", "(", "bool"], "ground_truth": ["isDead", "=", "false", ")", "{"], "File": "ARMBaseInstrInfo (2)2", "Func": "t1CondCodeOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38590, "Length": 11, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "static", "inline", "MachineOperand", "t1CondCodeOp", "(", "bool", "isDead", "=", "false", ")", "{", "return", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ",", "false", ",", "false", ","], "ground_truth": ["isDead", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "t1CondCodeOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38591, "Length": 27, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "IsPop", "=", "isPopOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "bool", "IsPush", "=", "isPushOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "!", "IsPush", "&&", "!", "IsPop", ")", "return", "false", ";", "bool", "IsVFPPushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "bool", "IsT1PushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "", ":", "", ")", "!=", "", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "", ":", "", ";", "unsigned", "FirstReg", "=", "MI", "->", "getOperand", "(", "RegListIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "RD0Reg", ",", "RegsNeeded", ";", "if", "(", "IsVFPPushPop", ")", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";", "}", "else", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI"], "ground_truth": ["->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38592, "Length": 260, "Cover_Rate": 0.50682261208577} {"Template_token": ["", "", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", "||", "PredReg", "!=", "", ")", "return", "nullptr", ";", "MI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "MI", "->", "getOperand", "(", "MI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "MI", ";", "}", "}", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1"], "ground_truth": [",", "OpIdx2", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38593, "Length": 84, "Cover_Rate": 0.60431654676259} {"Template_token": ["", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "SrcReg", "==", "", ")", "{", "copyFromCPSR", "(", "MBB", ",", "I", ",", "DestReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "", ")", "{", "copyToCPSR", "(", "MBB", ",", "I", ",", "SrcReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "assert", "(", "Opc", "&&", "", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "unsigned", "Src", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "assert", "(", "Dst", "&&", "Src", "&&", "", ")", ";", "assert", "(", "!", "DstRegs", ".", "count", "(", "Src", ")", "&&", "", ")", ";", "DstRegs", ".", "insert", "(", "Dst", ")", ";", "Mov", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "if", "(", "Opc", "==", "", ")", "Mov", ".", "addReg", "(", "Src", ")", ";", "Mov", "=", "AddDefaultPred", "(", "Mov", ")", ";", "if", "(", "Opc", "==", "", ")", "Mov", "=", "AddDefaultCC", "("], "ground_truth": ["Mov", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38594, "Length": 438, "Cover_Rate": 0.4766050054406964} {"Template_token": ["", "AddDefaultPred", "(", "LDM", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ")", ";", "AddDefaultPred", "(", "STM", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "llvm", "::", "SmallVector", "<", "unsigned", ",", "", ">", "ScratchRegs", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "I", ")", "ScratchRegs", ".", "push_back", "(", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "std", "::", "sort", "(", "ScratchRegs", ".", "begin", "(", ")", ",", "ScratchRegs", ".", "end", "(", ")", ",", "[", "&", "TRI", "]", "(", "const", "unsigned", "&", "Reg1", ",", "const", "unsigned", "&", "Reg2", ")", "->", "bool", "{", "return", "TRI", ".", "getEncodingValue", "(", "Reg1", ")", "<", "TRI", ".", "getEncodingValue", "(", "Reg2", ")", ";", "}", ")", ";", "for", "(", "const", "auto", "&", "Reg", ":", "ScratchRegs", ")", "{", "LDM", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ";", "STM", ".", "addReg", "(", "Reg", ",", "RegState", "::"], "ground_truth": ["Kill", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38595, "Length": 167, "Cover_Rate": 0.38927738927738925} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isKill"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)3", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38596, "Length": 219, "Cover_Rate": 0.47921225382932164} {"Template_token": ["", "while", "(", "II", "!=", "E", "&&", "II", "->", "isInsideBundle", "(", ")", ")", "{", "Idx", "=", "II", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "break", ";", "if", "(", "II", "->", "getOpcode", "(", ")", "!=", "", ")", "++", "Dist", ";", "++", "II", ";", "}", "if", "(", "Idx", "==", "-", "", ")", "{", "Dist", "=", "", ";", "return", "nullptr", ";", "}", "UseIdx", "=", "Idx", ";", "return", "&", "*", "II"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)3", "Func": "getBundledUseMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38597, "Length": 77, "Cover_Rate": 0.4935897435897436} {"Template_token": ["", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "isPredicated", "(", "MI", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "", "<<", "ExeVFP", ")", "|", "(", "", "<<", "ExeNEON", ")", ")", ";", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", "&&", "!", "isPredicated", "(", "MI", ")", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "std", "::", "make_pair"], "ground_truth": ["(", "ExeVFP", ",", "(", "", "<<", "ExeVFP", ")", "|", "(", "", "<<", "ExeNEON", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38598, "Length": 105, "Cover_Rate": 0.4751131221719457} {"Template_token": ["", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", "&&", "!", "isPredicated", "(", "MI", ")", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "", "<<", "ExeVFP", ")", "|", "(", "", "<<", "ExeNEON", ")", ")", ";", "}", "unsigned", "Domain", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "(", "Domain", "&", "", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "", ")", ";", "return", "std", "::", "make_pair", "("], "ground_truth": ["ExeGeneric", ",", "", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38599, "Length": 140, "Cover_Rate": 0.6334841628959276} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getInstBundleLength", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "Size", "=", "", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "("], "ground_truth": [")", ")", "{"], "File": "ARMBaseInstrInfo (2)3", "Func": "getInstBundleLength", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38600, "Length": 57, "Cover_Rate": 0.6867469879518072} {"Template_token": ["", "if", "(", "MI", "->", "isCopyLike", "(", ")", "||", "MI", "->", "isInsertSubreg", "(", ")", "||", "MI", "->", "isRegSequence", "(", ")", "||", "MI", "->", "isImplicitDef", "(", ")", ")", "return", "", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "unsigned", "Latency", "=", "", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "&", "*", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "PredCost", "&&", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", ")", ")", "{", "*", "PredCost", "="], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38601, "Length": 147, "Cover_Rate": 0.49328859060402686} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "", ")", "+", "(", "NumRegs", "%", "", ")", "+", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "int", "UOps", "=", "", "+", "NumRegs", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "++", "UOps", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "UOps", "+=", "", ";", "break", ";", "}", "return", "UOps", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget"], "ground_truth": [".", "isCortexA7", "(", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)3", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38602, "Length": 293, "Cover_Rate": 0.4246376811594203} {"Template_token": ["", "else", "if", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Latency", "-=", "", ";", "break", ";", "}", "}", "}", "if", "(", "DefAlign", "<", "", "&&", "Subtarget", ".", "isLikeA9", "(", ")", ")", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "++", "Latency", ";", "break", ";", "}", "return"], "ground_truth": ["Latency", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38603, "Length": 418, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "&&", "(", "DDomain", "==", "", "||", "UDomain", "==", "", ")", ")", "return", "true", ";", "unsigned", "Latency", "=", "SchedModel", ".", "computeOperandLatency", "(", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";", "if", "(", "Latency", "<=", "", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38604, "Length": 46, "Cover_Rate": 0.33093525179856115} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "hasHighOperandLatency", "(", "const", "TargetSchedModel", "&", "SchedModel", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "const", "{", "unsigned", "DDomain", "=", "DefMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "unsigned", "UDomain", "=", "UseMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "&&", "(", "DDomain", "==", "", "||", "UDomain", "==", "", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38605, "Length": 80, "Cover_Rate": 0.5755395683453237} {"Template_token": ["", "unsigned", "DDomain", "=", "DefMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "DDomain", "==", "", ")", "{", "unsigned", "DefClass", "=", "DefMI", "->", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ";", "int", "DefCycle", "=", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";", "return", "(", "DefCycle", "!=", "-", "", "&&", "DefCycle"], "ground_truth": ["<=", "", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "hasLowDefLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38606, "Length": 57, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "if", "(", "featureBits", "[", "", "]", "&&", "(", "(", "Num", "&", "", ")", "==", "", "||", "(", "Num", "&", "", ")", "==", "", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "isValidCoprocessorNumber", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38607, "Length": 31, "Cover_Rate": 0.3522727272727273} {"Template_token": ["", "MachineOperand", "FalseReg", "=", "MI", "->", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "addOperand", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "SeenMIs", ".", "insert", "(", "NewMI"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38608, "Length": 244, "Cover_Rate": 0.5893719806763285} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranchOpcode", "(", "Opc", ")", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "getMatchingCondBranchOpcode", "(", "Opc", ")", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", "->", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)3", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38609, "Length": 144, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "MO0", ".", "getGlobal", "(", ")", "==", "MO1", ".", "getGlobal", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI0", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "int", "CPI0", "=", "MO0", ".", "getIndex", "(", ")", ";", "int", "CPI1", "=", "MO1", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE0", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI0", "]", ";", "const", "MachineConstantPoolEntry", "&", "MCPE1", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI1", "]", ";", "bool", "isCP0", "=", "MCPE0", ".", "isMachineConstantPoolEntry", "(", ")", ";", "bool", "isCP1", "=", "MCPE1", ".", "isMachineConstantPoolEntry", "(", ")", ";", "if", "(", "isCP0", "&&", "isCP1", ")", "{", "ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "isCP0", "&&", "!", "isCP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "=="], "ground_truth": ["", ")", "{"], "File": "ARMBaseInstrInfo (2)3", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38610, "Length": 215, "Cover_Rate": 0.3589315525876461} {"Template_token": ["", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "isCP0", "&&", "!", "isCP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI1", "->", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", "->", "getNumOperands", "(", ")", "!=", "MI1", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "unsigned", "Addr0", "=", "MI0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Addr1", "=", "MI1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1", ")", "{", "if", "(", "!", "MRI", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr0", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr1", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def0", "=", "MRI", "->", "getVRegDef", "(", "Addr0", ")", ";", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "if", "(", "!", "produceSameValue", "(", "Def0", ",", "Def1", ",", "MRI", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "("], "ground_truth": ["i", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38611, "Length": 219, "Cover_Rate": 0.3656093489148581} {"Template_token": ["", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", "-", "", ")", ";", "DReg", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "SrcReg", ",", "Lane", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DReg", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "Lane", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "case", "", ":", "{", "if", "(", "Domain", "!=", "ExeNEON", ")", "break", ";", "assert", "(", "!", "isPredicated", "(", "MI", ")", "&&", "", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DReg", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "DstReg", ",", "Lane", ")", ";", "unsigned", "ImplicitSReg", ";", "if", "(", "!", "getImplicitSPRUseForDPRUse", "(", "TRI", ",", "MI", ",", "DReg", ",", "Lane", ",", "ImplicitSReg", ")", ")", "break", ";", "for", "(", "unsigned", "i", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", "-", "", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "DReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DReg", ",", "getUndefRegState", "(", "!", "MI", "->", "readsRegister", "(", "DReg", ",", "TRI", ")", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Lane", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "Domain", "!=", "ExeNEON", ")", "break", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLane", "=", "", ",", "SrcLane", "=", "", ",", "DDst", ",", "DSrc", ";", "DDst", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "DstReg", ",", "DstLane", ")", ";", "DSrc", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "SrcReg", ",", "SrcLane", ")", ";", "unsigned", "ImplicitSReg", ";", "if", "(", "!", "getImplicitSPRUseForDPRUse", "(", "TRI", ",", "MI", ",", "DSrc"], "ground_truth": [",", "SrcLane", ",", "ImplicitSReg", ")", ")", "break", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "setExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38612, "Length": 410, "Cover_Rate": 0.37822878228782286} {"Template_token": ["", "if", "(", "!", "SubIdx", ")", "return", "MIB", ".", "addReg", "(", "Reg", ",", "State", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "MIB", ".", "addReg", "("], "ground_truth": ["TRI", "->", "getSubReg", "(", "Reg", ",", "SubIdx", ")", ",", "State", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "AddDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38613, "Length": 41, "Cover_Rate": 0.5189873417721519} {"Template_token": ["", "static", "const", "MachineInstrBuilder", "&", "AddDReg", "(", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Reg", ",", "unsigned", "SubIdx", ",", "unsigned", "State", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "if", "(", "!", "SubIdx", ")", "return", "MIB", ".", "addReg", "(", "Reg"], "ground_truth": [",", "State", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "AddDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38614, "Length": 40, "Cover_Rate": 0.5063291139240507} {"Template_token": ["", "return", "false", ";", "}", "else", "{", "SecondLastInst", "=", "I", ";", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "}", "}", "}", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "true", ";", "if", "(", "isCondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "if", "(", "(", "isJumpTableBranchOpcode", "(", "SecondLastOpc", ")", "||", "isIndirectBranchOpcode", "(", "SecondLastOpc", ")", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "I", "="], "ground_truth": ["LastInst", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38615, "Length": 177, "Cover_Rate": 0.36645962732919257} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "{", "SecondLastInst", "=", "I", ";", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "}", "}", "}", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "true", ";", "if", "(", "isCondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "if", "(", "(", "isJumpTableBranchOpcode", "(", "SecondLastOpc", ")", "||", "isIndirectBranchOpcode", "(", "SecondLastOpc", ")", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38616, "Length": 221, "Cover_Rate": 0.4575569358178054} {"Template_token": ["", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "AnalyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38617, "Length": 66, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "if", "(", "Opc", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "for", "(", "unsigned", "i", "=", "", ";"], "ground_truth": ["i", "!=", "SubRegs", ";", "++", "i", ")", "{"], "File": "ARMBaseInstrInfo (2)4", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38618, "Length": 213, "Cover_Rate": 0.31140350877192985} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "*", "this", ",", "getRegisterInfo", "("], "ground_truth": [")", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38619, "Length": 36, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "MachineInstr", "*", "BaseInstrInfo", "::", "emitFrameIndexDebugValue", "(", "MachineFunction", "&", "MF", ",", "int", "FrameIx", ",", "uint64_t", "Offset", ",", "const", "MDNode", "*"], "ground_truth": ["MDPtr", ",", "DebugLoc", "DL", ")", "const", "{"], "File": "ARMBaseInstrInfo (2)4", "Func": "emitFrameIndexDebugValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38620, "Length": 26, "Cover_Rate": 0.37681159420289856} {"Template_token": ["", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MachineInstrBuilder", "(", "MI", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")"], "ground_truth": [".", "setIsUndef", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38621, "Length": 195, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "if", "(", "(", "Domain", "&", "", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "", ")", ";", "return", "std", "::", "make_pair", "(", "ExeGeneric", ","], "ground_truth": ["", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38622, "Length": 50, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "BaseInstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "isPredicated", "(", "MI", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "", "<<", "ExeVFP", ")", "|", "(", "", "<<", "ExeNEON", ")", ")", ";", "unsigned", "Domain", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "(", "Domain", "&", "", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "", ")", ";", "return", "std", "::", "make_pair", "("], "ground_truth": ["ExeGeneric", ",", "", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38623, "Length": 134, "Cover_Rate": 0.9241379310344827} {"Template_token": ["", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "unsigned", "UOps", "=", "ItinData", "->", "Itineraries", "[", "Class", "]", ".", "NumMicroOps", ";", "if", "(", "PredCost", "&&", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")"], "ground_truth": [")", ")", "*", "PredCost", "=", "", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38624, "Length": 96, "Cover_Rate": 0.4343891402714932} {"Template_token": ["", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "DefCycle", "=", "RegNo", "/", "", ";", "if", "(", "DefCycle", "<", "", ")", "DefCycle", "=", "", ";", "DefCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "DefCycle", "+=", "", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "", ";", "}", "return", "DefCycle"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38625, "Length": 80, "Cover_Rate": 0.547945205479452} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "", ")", "+", "(", "NumRegs", "%", "", ")", "+", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "Subtarget", ".", "isCortexA8", "("], "ground_truth": [")", ")", "{"], "File": "ARMBaseInstrInfo (2)4", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38626, "Length": 205, "Cover_Rate": 0.429769392033543} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getOutputLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "DepMI", ")", "const", "{", "unsigned", "Reg", "=", "DefMI", "->", "getOperand", "(", "DefIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "DepMI", "->", "readsRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "||"], "ground_truth": ["!", "isPredicated", "(", "DepMI", ")", ")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getOutputLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38627, "Length": 62, "Cover_Rate": 0.7654320987654321} {"Template_token": ["", "if", "(", "RegNo", "<=", "", ")", "return", "ItinData", "->", "getOperandCycle", "(", "UseClass", ",", "UseIdx", ")", ";", "int", "UseCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "UseCycle", "=", "RegNo", "/", "", ";", "if", "(", "UseCycle", "<", "", ")", "UseCycle", "=", "", ";", "UseCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "UseCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "UseAlign", "<", "", ")", "++", "UseCycle", ";", "}", "else", "{", "UseCycle", "=", "", ";", "}", "return", "UseCycle"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38628, "Length": 93, "Cover_Rate": 0.6642857142857143} {"Template_token": ["", "int", "RegNo", "=", "(", "int", ")", "(", "UseIdx", "+", "", ")", "-", "UseMCID", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "RegNo", "<=", "", ")", "return", "ItinData", "->", "getOperandCycle", "(", "UseClass", ",", "UseIdx", ")", ";", "int", "UseCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "UseCycle", "=", "RegNo", "/", "", "+", "", ";", "if", "(", "RegNo", "%", "", ")", "++", "UseCycle", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "UseCycle", "=", "RegNo", ";", "bool", "isSStore", "="], "ground_truth": ["false", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getVSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38629, "Length": 85, "Cover_Rate": 0.4748603351955307} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "hasHighOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "const", "{", "unsigned", "DDomain", "=", "DefMI", "->", "getDesc", "(", ")", ".", "TSFlags"], "ground_truth": ["&", "", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38630, "Length": 46, "Cover_Rate": 0.33093525179856115} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMBaseInstrInfo (2)4", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38631, "Length": 180, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "("], "ground_truth": [")", "==", "", ")", "{"], "File": "ARMBaseInstrInfo (2)4", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38632, "Length": 204, "Cover_Rate": 0.591304347826087} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg"], "ground_truth": ["(", ")", "==", "", ")", "{"], "File": "ARMBaseInstrInfo (2)4", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38633, "Length": 207, "Cover_Rate": 0.6} {"Template_token": ["", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", ""], "ground_truth": [",", "", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38634, "Length": 389, "Cover_Rate": 0.46420047732696895} {"Template_token": ["", "if", "(", "!", "SubIdx", ")", "return", "MIB", ".", "addReg", "(", "Reg", ",", "State", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubIdx", ")", ",", "State", ")", ";", "return", "MIB", ".", "addReg", "(", "Reg"], "ground_truth": [",", "State", ",", "SubIdx", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "AddDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38635, "Length": 53, "Cover_Rate": 0.654320987654321} {"Template_token": ["", "const", "MachineInstrBuilder", "&", "BaseInstrInfo", "::", "AddDReg", "(", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Reg", ",", "unsigned", "SubIdx", ",", "unsigned"], "ground_truth": ["State", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{"], "File": "ARMBaseInstrInfo (2)", "Func": "AddDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38636, "Length": 27, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "!", "FBB", "&&", "", ")", ";", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "if", "(", "I", "->", "isReturn", "(", ")", ")", "{", "CantAnalyze", "=", "!", "isPredicated", "(", "I", ")", ";", "}", "else", "{", "return", "true", ";", "}", "if", "(", "!", "isPredicated", "(", "I", ")", "&&", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isIndirectBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "I", "->", "isReturn", "(", ")", ")", ")", "{", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "", ";", "if", "(", "AllowModify", ")", "{", "MachineBasicBlock", "::", "iterator", "DI", "=", "std", "::", "next", "(", "I", ")", ";", "while", "(", "DI", "!=", "MBB", ".", "end"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38637, "Length": 157, "Cover_Rate": 0.38765432098765434} {"Template_token": ["", "assert", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "TrueOp", "=", "", ";", "FalseOp", "=", "", ";", "Cond", ".", "push_back", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MI", "->", "getOperand", "(", "", ")"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "analyzeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38638, "Length": 55, "Cover_Rate": 0.5612244897959183} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "analyzeSelect", "(", "const", "MachineInstr", "*", "MI", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "&", "TrueOp", ",", "unsigned", "&", "FalseOp", ",", "bool", "&", "Optimizable", ")", "const", "{", "assert", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "TrueOp", "=", "", ";", "FalseOp", "="], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "analyzeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38639, "Length": 62, "Cover_Rate": 0.6326530612244898} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "}", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", "||", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", ")", "{", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";", "Offset2", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "areLoadsFromSameBasePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38640, "Length": 146, "Cover_Rate": 0.40668523676880225} {"Template_token": ["", "if", "(", "!", "MLxEntryMap", ".", "insert", "(", "std", "::", "make_pair", "(", "_MLxTable", "[", "i", "]", ".", "MLxOpc", ",", "i", ")", ")", ".", "second", ")", "assert", "(", "false", "&&", "", ")", ";", "MLxHazardOpcodes", ".", "insert", "(", "_MLxTable", "[", "i"], "ground_truth": ["]", ".", "AddSubOpc", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "ARMBaseInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38641, "Length": 43, "Cover_Rate": 0.4095238095238095} {"Template_token": ["", "void", "BaseInstrInfo", "::", "breakPartialRegDependency", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "MI", "&&", "OpNum", "<", "MI", "->", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "", ")", ";", "assert", "(", "TRI", "&&", "", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "", ")", ";", "unsigned", "DReg", "=", "Reg", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "DReg", "=", "", "+", "(", "Reg", "-", "", ")", "/", "", ";", "assert", "(", "TRI", "->", "isSuperRegister", "(", "Reg", ",", "DReg", ")", "&&", "", ")", ";", "}", "assert", "(", "", ".", "contains", "(", "DReg"], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "breakPartialRegDependency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38642, "Length": 133, "Cover_Rate": 0.6584158415841584} {"Template_token": ["", "static", "MachineInstr", "*", "canFoldIntoMOVCC", "(", "unsigned", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetInstrInfo", "*", "TII", ")", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "MI", ")", "return", "", ";", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg"], "ground_truth": ["(", ")", ")", ")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38643, "Length": 172, "Cover_Rate": 0.7926267281105991} {"Template_token": ["", "static", "MachineInstr", "*", "canFoldIntoMOVCC", "(", "unsigned", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetInstrInfo", "*", "TII", ")", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "MI", ")", "return", "", ";", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "", ";", "}", "bool", "DontMoveAcrossStores", "=", "true", ";", "if", "(", "!", "MI", "->", "isSafeToMove", "(", "TII", ",", "", ",", "DontMoveAcrossStores", ")", ")", "return", "", ";", "return"], "ground_truth": ["MI", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38644, "Length": 216, "Cover_Rate": 0.9953917050691244} {"Template_token": ["", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", "||", "PredReg", "!=", "", ")", "return", "NULL", ";", "MI", "=", "TargetInstrInfo", "::", "commuteInstruction", "(", "MI", ",", "NewMI", ")", ";", "if", "(", "!", "MI", ")", "return"], "ground_truth": ["NULL", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "commuteInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38645, "Length": 47, "Cover_Rate": 0.376} {"Template_token": ["", "unsigned", "llvm", "::", "convertAddSubFlagsOpcode", "(", "unsigned", "OldOpc", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "AddSubFlagsOpcodeMap", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "OldOpc", "==", "AddSubFlagsOpcodeMap", "[", "i", "]", ".", "PseudoOpc", ")", "return", "AddSubFlagsOpcodeMap"], "ground_truth": ["[", "i", "]", ".", "MachineOpc", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "convertAddSubFlagsOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38646, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "AddSubFlagsOpcodeMap", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "OldOpc", "==", "AddSubFlagsOpcodeMap", "[", "i", "]", ".", "PseudoOpc", ")", "return", "AddSubFlagsOpcodeMap", "[", "i", "]", ".", "MachineOpc", ";", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "convertAddSubFlagsOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38647, "Length": 43, "Cover_Rate": 0.8113207547169812} {"Template_token": ["", "case", "", ":", "isPre", "=", "true", ";", "break", ";", "case", "", ":", "break", ";", "}", "unsigned", "MemOpc", "=", "getUnindexedOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "MemOpc", "==", "", ")", "return", "NULL", ";", "MachineInstr", "*", "UpdateMI", "=", "NULL", ";", "MachineInstr", "*", "MemMI", "=", "NULL", ";", "unsigned", "AddrMode", "=", "(", "TSFlags", "&", "", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "bool", "isLoad", "=", "!", "MI", "->", "mayStore", "(", ")", ";", "const", "MachineOperand", "&", "WB", "=", "isLoad", "?", "MI", "->", "getOperand", "(", "", ")", ":", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Offset", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ";", "unsigned", "WBReg", "=", "WB", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "Base", ".", "getReg", "(", ")", ";", "unsigned", "OffReg", "=", "Offset", ".", "getReg", "(", ")", ";", "unsigned", "OffImm", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getImm", "(", ")", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getImm", "(", ")", ";", "switch", "(", "AddrMode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "{", "bool", "isSub", "=", "", "(", "OffImm", ")", "==", "", ";", "unsigned", "Amt", "=", "", "(", "OffImm", ")", ";", "if", "(", "OffReg", "==", "", ")", "{", "if", "(", "", "(", "Amt", ")", "==", "-", "", ")", "return", "NULL", ";", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "Amt", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "Amt", "!=", "", ")", "{", "", "ShOpc", "=", "", "(", "OffImm", ")", ";", "unsigned", "SOOpc", "=", "", "(", "ShOpc", ",", "Amt", ")", ";", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OffReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "SOOpc", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OffReg", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "isSub", "=", "", "("], "ground_truth": ["OffImm", ")", "==", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "convertToThreeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38648, "Length": 453, "Cover_Rate": 0.37192118226600984} {"Template_token": ["", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "assert", "(", "Opc", "&&", "", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "unsigned", "Src", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "assert", "(", "Dst", "&&", "Src", "&&", "", ")", ";", "assert", "(", "!", "DstRegs", ".", "count", "(", "Src", ")", "&&", "", ")", ";", "DstRegs", ".", "insert", "(", "Dst", ")", ";", "Mov", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Dst"], "ground_truth": [")", ".", "addReg", "(", "Src", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38649, "Length": 373, "Cover_Rate": 0.4537712895377129} {"Template_token": ["", "void", "BaseInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "bool", "GPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "GPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "GPRDest", "&&", "GPRSrc", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ")", ";", "return", ";", "}", "bool", "SPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "", ";", "unsigned", "SubRegs", "=", "", ";", "int", "Spacing", "=", "", ";", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg"], "ground_truth": [",", "SrcReg", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38650, "Length": 372, "Cover_Rate": 0.45255474452554745} {"Template_token": ["", "if", "(", "usePreRAHazardRecognizer", "(", ")", ")", "{", "const", "InstrItineraryData", "*", "II", "=", "TM"], "ground_truth": ["->", "getInstrItineraryData", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "CreateTargetHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38651, "Length": 18, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return"], "ground_truth": ["(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38652, "Length": 41, "Cover_Rate": 0.7321428571428571} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "DAG", ")", ";", "return", "TargetInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "("], "ground_truth": ["II", ",", "DAG", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38653, "Length": 37, "Cover_Rate": 0.6607142857142857} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "unsigned", "CPI", "=", "Orig", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "Orig", "->", "getOperand", "(", "", ")", ".", "setIndex", "(", "CPI", ")", ";", "Orig", "->", "getOperand", "(", "", ")", ".", "setImm", "("], "ground_truth": ["PCLabelId", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "duplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38654, "Length": 55, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "if", "(", "NumBytes", "==", "", "&&", "DestReg", "!=", "BaseReg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "return", ";", "}", "bool", "isSub", "=", "NumBytes", "<", "", ";", "if", "(", "isSub", ")", "NumBytes"], "ground_truth": ["=", "-", "NumBytes", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38655, "Length": 80, "Cover_Rate": 0.3125} {"Template_token": ["", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "getOperand", "(", "", ")"], "ground_truth": [".", "setIsUndef", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38656, "Length": 143, "Cover_Rate": 0.41210374639769454} {"Template_token": ["", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "const_instr_iterator", "II", "=", "std", "::", "prev", "(", "I", ".", "getInstrIterator", "(", ")", ")", ";", "assert", "(", "II", "->", "isInsideBundle", "(", ")", "&&", "", ")", ";", "int", "Idx", "=", "-", "", ";", "while", "(", "II", "->", "isInsideBundle", "(", ")", ")", "{", "Idx", "=", "II", "->", "findRegisterDefOperandIdx", "(", "Reg", ",", "false", ",", "true", ",", "TRI", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "break", ";", "--", "II", ";", "++", "Dist", ";", "}", "assert", "(", "Idx", "!=", "-", "", "&&", "", ")", ";", "DefIdx", "=", "Idx", ";", "return", "II"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)", "Func": "getBundledDefMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38657, "Length": 100, "Cover_Rate": 0.7518796992481203} {"Template_token": ["", "while", "(", "II", "!=", "E", "&&", "II", "->", "isInsideBundle", "(", ")", ")", "{", "Idx", "=", "II", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "break", ";", "if", "(", "II", "->", "getOpcode", "(", ")", "!=", "", ")", "++", "Dist", ";", "++", "II", ";", "}", "if", "(", "Idx", "==", "-", "", ")", "{", "Dist", "=", "", ";", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getBundledUseMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38658, "Length": 67, "Cover_Rate": 0.4407894736842105} {"Template_token": ["", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SReg", ",", "", ",", "&", "", ")", ";", "Lane", "=", "", ";", "if", "(", "DReg", "!=", "", ")", "return", "DReg", ";", "Lane", "=", "", ";", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SReg", ",", "", ",", "&", "", ")", ";", "assert", "(", "DReg", "&&", "", ")", ";", "return", "DReg"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)", "Func": "getCorrespondingDRegAndLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38659, "Length": 56, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "isPredicated", "(", "MI", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "", "<<", "ExeVFP", ")", "|", "(", "", "<<", "ExeNEON", ")", ")", ";", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", "&&", "!", "isPredicated", "(", "MI", ")", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "(", "", "<<", "ExeVFP", ")", "|", "(", "", "<<", "ExeNEON", ")", ")", ";", "unsigned", "Domain", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "(", "Domain", "&", "", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "("], "ground_truth": ["ExeVFP", ",", "", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38660, "Length": 165, "Cover_Rate": 0.7819905213270142} {"Template_token": ["", "", "llvm", "::", "getInstrPredicate", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "PredReg", ")", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";", "}", "PredReg", "=", "MI", "->", "getOperand", "(", "PIdx", "+"], "ground_truth": ["", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38661, "Length": 55, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "", "&&", "(", "NumEntries"], "ground_truth": ["&", "", ")", ")", "++", "NumEntries", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38662, "Length": 154, "Cover_Rate": 0.34841628959276016} {"Template_token": ["", "if", "(", "Opc", "==", "", ")", "return", "", ";", "if", "(", "Opc", "==", ""], "ground_truth": [")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getMatchingCondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38663, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "int", "llvm", "::", "getMatchingCondBranchOpcode", "(", "int", "Opc", ")", "{", "if", "(", "Opc", "==", "", ")", "return", "", ";", "if", "(", "Opc", "==", ""], "ground_truth": [")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getMatchingCondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38664, "Length": 27, "Cover_Rate": 0.5} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "", ")", "+", "(", "NumRegs", "%", "", ")", "+", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "int", "UOps", "=", "", "+", "NumRegs", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo (2)", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38665, "Length": 264, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "default", ":", "return", "", ";", "}", "if", "(", "UseOp", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", "->", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DReg", "||", "!", "MI", "->", "definesRegister"], "ground_truth": ["(", "DReg", ",", "TRI", ")", ")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38666, "Length": 101, "Cover_Rate": 0.36727272727272725} {"Template_token": ["", "break", ";", "default", ":", "return", "", ";", "}", "if", "(", "UseOp", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", "->", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", ""], "ground_truth": [",", "&", "", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38667, "Length": 85, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "hasImplicitDefOfPhysReg"], "ground_truth": ["(", "", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)", "Func": "getPredicationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38668, "Length": 27, "Cover_Rate": 0.30337078651685395} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getPredicationCost", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isCopyLike", "(", ")", "||", "MI", "->", "isInsertSubreg", "(", ")", "||", "MI", "->", "isRegSequence", "(", ")", "||", "MI", "->", "isImplicitDef", "(", ")", ")", "return", "", ";", "if", "(", "MI", "->", "isBundle", "("], "ground_truth": [")", ")", "return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "getPredicationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38669, "Length": 52, "Cover_Rate": 0.5842696629213483} {"Template_token": ["", "if", "(", "UseCycle", "<", "", ")", "UseCycle", "=", "", ";", "UseCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "UseCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "UseAlign", "<", "", ")", "++", "UseCycle", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMBaseInstrInfo (2)", "Func": "getSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38670, "Length": 57, "Cover_Rate": 0.3904109589041096} {"Template_token": ["", "int", "DefCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "DefCycle", "=", "RegNo", "/", "", "+", "", ";", "if", "(", "RegNo", "%", "", ")", "++", "DefCycle", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "DefCycle", "=", "RegNo", ";", "bool", "isSLoad", "=", "false", ";", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo (2)", "Func": "getVLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38671, "Length": 74, "Cover_Rate": 0.4} {"Template_token": ["", "int", "UseCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "UseCycle", "=", "RegNo", "/", "", "+", "", ";", "if", "(", "RegNo", "%", "", ")", "++", "UseCycle", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "UseCycle", "=", "RegNo", ";", "bool", "isSStore", "=", "false", ";", "switch", "(", "UseMCID", "."], "ground_truth": ["getOpcode", "(", ")", ")", "{"], "File": "ARMBaseInstrInfo (2)", "Func": "getVSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38672, "Length": 64, "Cover_Rate": 0.34594594594594597} {"Template_token": ["", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "&&", "(", "DDomain", "==", "", "||", "UDomain", "==", "", ")", ")", "return", "true", ";", "int", "Latency", "=", "computeOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";", "if", "(", "Latency", "<", "", ")", "Latency", "=", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";", "if", "(", "Latency", "<=", "", ")", "return", "false", ";", "return", "DDomain", "==", "", "||", "DDomain", "==", "", "||", "UDomain", "==", "", "||", "UDomain"], "ground_truth": ["==", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38673, "Length": 78, "Cover_Rate": 0.5064935064935064} {"Template_token": ["", "hasLowDefLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ")", "const", "{", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "return", "false", ";", "unsigned", "DDomain", "=", "DefMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "DDomain", "==", "", ")", "{", "unsigned", "DefClass", "=", "DefMI", "->", "getDesc", "(", ")", ".", "getSchedClass", "("], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "hasLowDefLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38674, "Length": 64, "Cover_Rate": 0.64} {"Template_token": ["", "unsigned", "DDomain", "=", "DefMI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "if", "(", "DDomain", "==", "", ")", "{", "unsigned", "DefClass", "=", "DefMI", "->", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ";", "int", "DefCycle", "=", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";", "return", "(", "DefCycle", "!=", "-", "", "&&", "DefCycle", "<=", "", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)", "Func": "hasLowDefLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38675, "Length": 61, "Cover_Rate": 0.61} {"Template_token": ["", "return", "(", "Subtarget", ".", "getFeatureBits", "(", ")", "&", "", ")"], "ground_truth": ["!=", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38676, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "if", "(", "FBB", "==", "", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB"], "ground_truth": ["(", "FBB", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38677, "Length": 208, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "MLxEntryMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "I", "==", "MLxEntryMap", ".", "end", "(", ")", ")", "return", "false", ";", "const", "_MLxEntry", "&", "Entry", "=", "_MLxTable", "[", "I"], "ground_truth": ["->", "second", "]", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isFpMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38678, "Length": 42, "Cover_Rate": 0.4375} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "MI", ")", ";", "}", "else", "{", "if", "(", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38679, "Length": 72, "Cover_Rate": 0.72} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", "&&", "I", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!="], "ground_truth": ["", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38680, "Length": 89, "Cover_Rate": 0.7007874015748031} {"Template_token": ["", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", "&&", "I", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "true", ";", "}", "return", "false", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "getImm"], "ground_truth": ["(", ")", "!=", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38681, "Length": 110, "Cover_Rate": 0.8661417322834646} {"Template_token": ["", "unsigned", "TUnpredCost", "=", "Probability", ".", "getNumerator", "(", ")", "*", "TCycles", ";", "TUnpredCost", "/=", "Probability", ".", "getDenominator", "(", ")", ";", "uint32_t", "Comp", "=", "Probability", ".", "getDenominator", "(", ")", "-", "Probability", ".", "getNumerator", "(", ")", ";", "unsigned", "FUnpredCost", "=", "Comp", "*", "FCycles", ";", "FUnpredCost", "/=", "Probability", ".", "getDenominator", "(", ")", ";", "unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "UnpredCost", "+=", "", ";", "UnpredCost", "+=", "Subtarget", ".", "getMispredictionPenalty", "(", ")", "/"], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38682, "Length": 70, "Cover_Rate": 0.5511811023622047} {"Template_token": ["", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "if", "(", "!", "TCycles", "||", "!", "FCycles", ")", "return", "false", ";", "unsigned", "TUnpredCost", "=", "Probability", ".", "getNumerator", "(", ")", "*", "TCycles", ";", "TUnpredCost", "/=", "Probability", ".", "getDenominator", "("], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38683, "Length": 59, "Cover_Rate": 0.4645669291338583} {"Template_token": ["", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "return", "true", ";", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->"], "ground_truth": ["getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38684, "Length": 166, "Cover_Rate": 0.7942583732057417} {"Template_token": ["", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI"], "ground_truth": ["->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38685, "Length": 67, "Cover_Rate": 0.32057416267942584} {"Template_token": ["", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugValue", "(", ")", ")", ";", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "!", "MI", "->", "isCall", "(", ")", "&&", "MI", "->", "definesRegister", "(", "", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38686, "Length": 61, "Cover_Rate": 0.4959349593495935} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo (2)", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38687, "Length": 137, "Cover_Rate": 0.38591549295774646} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MachineMemOperand", "*", "Dummy"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38688, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MachineMemOperand", "*", "Dummy", ";", "return", "MI", "->", "mayStore", "(", ")", "&&", "hasStoreToStackSlot"], "ground_truth": ["(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38689, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "CmpMask", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "SrcReg", "==", "MI", "->", "getOperand", "(", "CommonUse", "?", "", ":", "", ")", ".", "getReg", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "{", "const", "MachineInstr", "&", "Copy", "=", "*", "MI", ";", "MachineBasicBlock", "::", "iterator", "AND", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ")", ";", "if", "(", "AND", "==", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";", "MI", "=", "AND", ";", "return", "isSuitableForMask", "(", "MI", ",", "Copy", ".", "getOperand", "(", ""], "ground_truth": [")", ".", "getReg", "(", ")", ",", "CmpMask", ",", "true", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isSuitableForMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38690, "Length": 129, "Cover_Rate": 0.80625} {"Template_token": ["", "static", "bool", "isSuitableForMask", "(", "MachineInstr", "*", "&", "MI", ",", "unsigned", "SrcReg", ",", "int", "CmpMask", ",", "bool", "CommonUse", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "CmpMask", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "SrcReg", "==", "MI", "->", "getOperand", "(", "CommonUse", "?", "", ":", "", ")", ".", "getReg", "(", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "{", "const", "MachineInstr", "&", "Copy", "=", "*", "MI", ";", "MachineBasicBlock", "::", "iterator", "AND", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")"], "ground_truth": [")", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isSuitableForMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38691, "Length": 106, "Cover_Rate": 0.6625} {"Template_token": ["", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", ";", "if", "(", "Subtarget", ".", "hasV5TEOps", "(", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "{", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "}", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo (2)", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38692, "Length": 498, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm"], "ground_truth": ["(", "CondCode", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38693, "Length": 140, "Cover_Rate": 0.3763440860215054} {"Template_token": ["", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranchOpcode", "(", "Opc", ")", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "getMatchingCondBranchOpcode", "(", "Opc", ")", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Pred", "[", "", "]", "."], "ground_truth": ["getImm", "(", ")", ")", ".", "addReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38694, "Length": 86, "Cover_Rate": 0.524390243902439} {"Template_token": ["", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "MIB", "->", "setMemRefs", "(", "Orig", "->", "memoperands_begin", "(", ")", ","], "ground_truth": ["Orig", "->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38695, "Length": 60, "Cover_Rate": 0.3015075376884422} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "Orig", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg"], "ground_truth": [")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38696, "Length": 76, "Cover_Rate": 0.38190954773869346} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "}", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38697, "Length": 87, "Cover_Rate": 0.6041666666666666} {"Template_token": ["", "--", "I", ";", "}", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38698, "Length": 83, "Cover_Rate": 0.5763888888888888} {"Template_token": ["", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "if", "(", "NumBits", ">", "", ")", "{", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "=", "-", "ImmedOffset", ";", "else", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "}", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "=", "-", "ImmedOffset", ";", "else", "ImmedOffset", "|=", ""], "ground_truth": ["<<", "NumBits", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38699, "Length": 362, "Cover_Rate": 0.46469833119383824} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "assert", "(", "Offset2", ">", "Offset1", ")", ";", "if", "(", "(", "Offset2", "-", "Offset1", ")", "/", "", ">", "", ")", "return", "false", ";", "if", "(", "(", "Load1", "->", "getMachineOpcode", "(", ")", "!=", "Load2", "->", "getMachineOpcode", "(", ")", ")", "&&", "!", "(", "(", "Load1", "->", "getMachineOpcode", "(", ")", "==", "", "&&", "Load2", "->", "getMachineOpcode", "(", ")", "==", "", ")", "||", "(", "Load1", "->", "getMachineOpcode", "("], "ground_truth": [")", "==", "", "&&", "Load2", "->", "getMachineOpcode", "(", ")", "==", "", ")", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "shouldScheduleLoadsNear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38700, "Length": 91, "Cover_Rate": 0.6691176470588235} {"Template_token": ["", "if", "(", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMBaseInstrInfo (2)", "Func": "verifyInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38701, "Length": 23, "Cover_Rate": 0.575} {"Template_token": ["", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "Subtarget", ".", "hasFP64", "(", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "", ";", "unsigned", "SubRegs", "=", "", ";", "int", "Spacing", "=", "", ";", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "!", "Subtarget", ".", "hasFP64", "(", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", ""], "ground_truth": [";"], "File": "ARMBaseInstrInfo100", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38702, "Length": 437, "Cover_Rate": 0.46} {"Template_token": ["", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "*", "this", ",", "getRegisterInfo", "("], "ground_truth": [")", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38703, "Length": 50, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "*", "this", ",", "getRegisterInfo", "(", ")", ",", "Subtarget", ",", "DAG", ")", ";", "return", "TargetInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "II"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38704, "Length": 46, "Cover_Rate": 0.7076923076923077} {"Template_token": ["", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "(", "Domain", "&", "", ")", "&&", "Subtarget", ".", "isCortexA8", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ExeNEON", ",", "", ")", ";", "if", "(", "Domain", "&", "", ")", "return", "std", "::", "make_pair", "(", "ExeVFP", ",", "", ")", ";", "return", "std", "::", "make_pair", "(", "ExeGeneric", ","], "ground_truth": ["", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "getExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38705, "Length": 66, "Cover_Rate": 0.3127962085308057} {"Template_token": ["", "case", "", ":", "case", "", ":", "UseOp", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "break", ";", "case", "", ":", "UseOp", "=", "", ";", "break", ";", "default", ":", "return", "", ";", "}", "if", "(", "UseOp", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", "->", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "", ","], "ground_truth": ["&", "", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38706, "Length": 113, "Cover_Rate": 0.4232209737827715} {"Template_token": ["", "UseOp", "=", "", ";", "break", ";", "default", ":", "return", "", ";", "}", "if", "(", "UseOp", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", "->", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "", ","], "ground_truth": ["&", "", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38707, "Length": 89, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc"], "ground_truth": [".", "getNumOperands", "(", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38708, "Length": 125, "Cover_Rate": 0.37091988130563797} {"Template_token": ["", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "MachineOperand", "FalseReg", "=", "MI", "->", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "FalseReg", ".", "setImplicit"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38709, "Length": 240, "Cover_Rate": 0.712166172106825} {"Template_token": ["", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", "||", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "else", "llvm_unreachable"], "ground_truth": ["(", "", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38710, "Length": 391, "Cover_Rate": 0.35545454545454547} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand"], "ground_truth": ["::", "MOInvariant", ";"], "File": "ARMBaseInstrInfo102", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38711, "Length": 107, "Cover_Rate": 0.3807829181494662} {"Template_token": ["", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "("], "ground_truth": ["MMO", ")", ";"], "File": "ARMBaseInstrInfo102", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38712, "Length": 121, "Cover_Rate": 0.4306049822064057} {"Template_token": ["", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo103", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38713, "Length": 95, "Cover_Rate": 0.3242320819112628} {"Template_token": ["", "}", "LDM", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "STM", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ScratchRegs", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "I", ")", "ScratchRegs", ".", "push_back", "(", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "std", "::", "sort", "(", "ScratchRegs", ".", "begin", "(", ")", ",", "ScratchRegs", ".", "end", "(", ")", ",", "[", "&", "TRI", "]", "(", "const", "unsigned", "&", "Reg1", ",", "const", "unsigned", "&", "Reg2", ")", "->", "bool", "{", "return", "TRI", ".", "getEncodingValue", "(", "Reg1", ")", "<", "TRI", ".", "getEncodingValue"], "ground_truth": ["(", "Reg2", ")", ";"], "File": "ARMBaseInstrInfo103", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38714, "Length": 141, "Cover_Rate": 0.32413793103448274} {"Template_token": ["", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", ""], "ground_truth": ["<<", "MI", ")", ";"], "File": "ARMBaseInstrInfo103", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38715, "Length": 145, "Cover_Rate": 0.3403755868544601} {"Template_token": ["", "expandLoadStackGuard", "(", "MI", ")", ";", "MI", ".", "getParent", "(", ")", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "expandMEMCPY", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", ".", "isCopy", "(", ")", "||", "Subtarget", ".", "dontWidenVMOVS", "(", ")", "||", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", ".", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", ".", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setIsKill", "("], "ground_truth": ["false", ")", ";"], "File": "ARMBaseInstrInfo103", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38716, "Length": 342, "Cover_Rate": 0.8028169014084507} {"Template_token": ["", "if", "(", "!", "TCycles", ")", "return", "false", ";", "const", "unsigned", "ScalingUpFactor", "=", "", ";", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "UnpredCost", "=", "TUnpredCost", "+"], "ground_truth": ["FUnpredCost", ";"], "File": "ARMBaseInstrInfo103", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38717, "Length": 49, "Cover_Rate": 0.44144144144144143} {"Template_token": ["", "if", "(", "!", "TCycles", ")", "return", "false", ";", "const", "unsigned", "ScalingUpFactor", "=", "", ";", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "UnpredCost", "+=", "", "*", "ScalingUpFactor", ";", "UnpredCost", "+=", "Subtarget", ".", "getMispredictionPenalty", "(", ")", "*", "ScalingUpFactor"], "ground_truth": ["/", "", ";"], "File": "ARMBaseInstrInfo103", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38718, "Length": 67, "Cover_Rate": 0.6036036036036037} {"Template_token": ["", "if", "(", "Instr", ".", "modifiesRegister", "(", "", ",", "TRI", ")", "||", "Instr", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "isRedundantFlagInstr", "(", "&", "CmpInstr", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "*", "I", ")", ")", "{", "Sub", "=", "&", "*", "I", ";", "break", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "if", "(", "!", "MI", "&&", "!", "Sub", ")", "return", "false", ";", "if", "(", "!", "MI", ")", "MI", "=", "Sub", ";", "if", "(", "isPredicated", "(", "*", "MI", ")", ")", "return", "false", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "}", "if", "(", "Sub", ")", "{", "", "NewCC", "=", "getSwappedCondition", "(", "CC", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "if", "(", "SrcReg2", "!=", "", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMBaseInstrInfo103", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38719, "Length": 475, "Cover_Rate": 0.4177660510114336} {"Template_token": ["", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", "||", "PredReg", "!=", "", ")", "return", "nullptr", ";", "MI", "=", "TargetInstrInfo", "::", "commuteInstruction", "(", "MI", ",", "NewMI", ")", ";", "if", "(", "!", "MI", ")"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMBaseInstrInfo105", "Func": "commuteInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38720, "Length": 51, "Cover_Rate": 0.408} {"Template_token": ["", "MI", "->", "getParent", "(", ")", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "WidenVMOVS", "||", "!", "MI", "->", "isCopy", "(", ")", "||", "Subtarget", ".", "isCortexA15", "(", ")", "||", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "MI", "->", "addRegisterKilled", "(", "SrcRegS", ",", "TRI", ",", "true", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo105", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38721, "Length": 340, "Cover_Rate": 0.7816091954022989} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "if", "(", "!", "TCycles", "||", "!", "FCycles", ")", "return", "false", ";", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", ")", ";", "unsigned", "UnpredCost", "="], "ground_truth": ["TUnpredCost", "+", "FUnpredCost", ";"], "File": "ARMBaseInstrInfo105", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38722, "Length": 74, "Cover_Rate": 0.7254901960784313} {"Template_token": ["", "static", "MachineInstr", "*", "canFoldIntoMOVCC", "(", "unsigned", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetInstrInfo", "*", "TII", ")", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "nullptr", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";"], "ground_truth": ["++", "i", ")", "{"], "File": "ARMBaseInstrInfo106", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38723, "Length": 99, "Cover_Rate": 0.45622119815668205} {"Template_token": ["", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "assert", "(", "Opc", "&&", "", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "unsigned", "Src", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "assert", "(", "Dst", "&&", "Src", "&&", "", ")", ";", "assert", "(", "!", "DstRegs", ".", "count", "(", "Src", ")", "&&", "", ")", ";", "DstRegs", ".", "insert", "(", "Dst"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo106", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38724, "Length": 338, "Cover_Rate": 0.38985005767012687} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "if", "(", "Subtarget", ".", "GVIsIndirectSymbol", "(", "GV", ",", "RM", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "unsigned", "Flag", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "Flag", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ","], "ground_truth": ["MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38725, "Length": 221, "Cover_Rate": 0.8403041825095057} {"Template_token": ["", "unsigned", "DstRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo106", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38726, "Length": 248, "Cover_Rate": 0.5649202733485194} {"Template_token": ["", "}", "if", "(", "!", "WidenVMOVS", "||", "!", "MI", "->", "isCopy", "(", ")", "||", "Subtarget", ".", "isCortexA15", "(", ")", "||", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsUndef"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38727, "Length": 265, "Cover_Rate": 0.6036446469248291} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "nullptr", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")", "++", "NumEntries", ";", "return", "NumEntries", "*", "EntrySize", "+", "InstSize"], "ground_truth": [";"], "File": "ARMBaseInstrInfo106", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38728, "Length": 173, "Cover_Rate": 0.3914027149321267} {"Template_token": ["", "void", "BaseInstrInfo", "::", "getUnconditionalBranch", "(", "MCInst", "&", "Branch", ",", "const", "MCSymbolRefExpr", "*", "BranchTarget", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb", "(", ")", ")", "Branch", ".", "setOpcode", "(", "", ")", ";", "else", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "Branch", ".", "setOpcode", "(", "", ")", ";", "else", "Branch", ".", "setOpcode", "(", "", ")", ";", "Branch", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "BranchTarget", ")", ")", ";", "Branch", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Branch", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "getUnconditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38729, "Length": 91, "Cover_Rate": 0.91} {"Template_token": ["", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", "."], "ground_truth": ["addMBB", "(", "FBB", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38730, "Length": 192, "Cover_Rate": 0.5231607629427792} {"Template_token": ["", "for", "(", "const", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO", "."], "ground_truth": ["isDef", "(", ")", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo106", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38731, "Length": 38, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "assert", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", "->", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38732, "Length": 146, "Cover_Rate": 0.3924731182795699} {"Template_token": ["", "bool", "IsPop", "=", "isPopOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "bool", "IsPush", "=", "isPushOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "!", "IsPush", "&&", "!", "IsPop", ")", "return", "false", ";", "bool", "IsVFPPushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "bool", "IsT1PushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "", ":", "", ")", "!=", "", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "", ":", "", ";", "unsigned", "FirstReg", "=", "MI", "->", "getOperand", "(", "RegListIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "RD0Reg", ",", "RegsNeeded", ";", "if", "(", "IsVFPPushPop", ")", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMBaseInstrInfo106", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38733, "Length": 181, "Cover_Rate": 0.3521400778210117} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "hasV8Ops", "(", ")", ")", "return", "isV8EligibleForIT", "(", "MI", ")", ";", "}", "else", "{", "if", "(", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")"], "ground_truth": ["==", "", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo107", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38734, "Length": 38, "Cover_Rate": 0.38} {"Template_token": ["", "bool", "GPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "GPRDest", "&&", "GPRSrc", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ")", ";", "return", ";", "}", "bool", "SPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "||", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "assert", "(", "", "+", "", "==", "", "&&", "", ")", ";", "unsigned", "EndSubReg", "=", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "?", "", ":", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "EndSubReg", "+", "", ";", "i", "!=", "e", ";"], "ground_truth": ["++", "i", ")", "{"], "File": "ARMBaseInstrInfo108", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38735, "Length": 282, "Cover_Rate": 0.5862785862785863} {"Template_token": ["", "unsigned", "UseOpc", "=", "UseMI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewUseOpc", "=", "", ";", "uint32_t", "ImmVal", "=", "(", "uint32_t", ")", "DefMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "uint32_t", "SOImmValV1", "=", "", ",", "SOImmValV2", "=", "", ";", "bool", "Commute", "=", "false", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Commute", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "Commute", ")", "return", "false", ";", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "}", "case", ""], "ground_truth": [":", "{"], "File": "ARMBaseInstrInfo108", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38736, "Length": 210, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "unsigned", "UOps", "=", "ItinData", "->", "Itineraries", "[", "Class", "]", ".", "NumMicroOps", ";", "if", "(", "PredCost", "&&", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", ")", "*"], "ground_truth": ["PredCost", "=", "", ";"], "File": "ARMBaseInstrInfo108", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38737, "Length": 48, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "if", "(", "Opc", "==", "", ")", "return", "", ";", "else", "if", "(", "Opc", "==", "", ")", "return", "", ";", "else", "if", "(", "Opc", "=="], "ground_truth": ["", ")", "return", "", ";"], "File": "ARMBaseInstrInfo108", "Func": "getMatchingCondBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38738, "Length": 29, "Cover_Rate": 0.4915254237288136} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "*"], "ground_truth": ["MI", ",", "int", "&", "FrameIndex", ")", "const", "{"], "File": "ARMBaseInstrInfo108", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38739, "Length": 16, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MachineMemOperand", "*", "Dummy", ";", "return", "MI", "->", "getDesc", "(", ")", ".", "mayLoad", "(", ")"], "ground_truth": ["&&", "hasLoadFromStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "File": "ARMBaseInstrInfo108", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38740, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "return", "AFI", "->", "isThumb2Function", "("], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo108", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38741, "Length": 53, "Cover_Rate": 0.6309523809523809} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "return", "AFI", "->", "isThumb2Function", "(", ")", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMBaseInstrInfo108", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38742, "Length": 32, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugValue", "(", ")", ")", ";", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")"], "ground_truth": ["==", "", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo108", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38743, "Length": 39, "Cover_Rate": 0.325} {"Template_token": ["", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "isTerminator", "(", ")", "||", "MI", "->", "isLabel", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugValue", "(", ")", ")", ";", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "MI", "->", "definesRegister", "(", "", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseInstrInfo108", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38744, "Length": 82, "Cover_Rate": 0.6833333333333333} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMBaseInstrInfo108", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38745, "Length": 127, "Cover_Rate": 0.3681159420289855} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MachineMemOperand"], "ground_truth": ["*", "Dummy", ";"], "File": "ARMBaseInstrInfo108", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38746, "Length": 21, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "B", ")", "return", "false", ";", "--", "I", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "isSafe", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseInstrInfo108", "Func": "OptimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38747, "Length": 420, "Cover_Rate": 0.5645161290322581} {"Template_token": ["", "}", "if", "(", "", "(", "Offset", ")", "!=", "-", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "if", "(", "NumBits", ">", "", ")", "{", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale"], "ground_truth": [")", "{"], "File": "ARMBaseInstrInfo108", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38748, "Length": 437, "Cover_Rate": 0.559539052496799} {"Template_token": ["", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "if", "(", "NumBits", ">", "", ")", "{", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "=", "-", "ImmedOffset", ";", "else", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "}", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset", "=", "-", "ImmedOffset", ";", "else", "ImmedOffset", "|=", "", "<<", "NumBits"], "ground_truth": [";"], "File": "ARMBaseInstrInfo108", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38749, "Length": 416, "Cover_Rate": 0.5326504481434059} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMBaseInstrInfo108", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38750, "Length": 258, "Cover_Rate": 0.30677764565992865} {"Template_token": ["", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "continue", ";", "}", "if", "(", "MBB", "->", "computeRegisterLiveness", "(", "TRI", ",", "CurReg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", "false", ";", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", ",", "false", ",", "true", ")", ")", ";", "}", "if", "(", "RegsNeeded", ">", "", ")", "return", "false", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "&", "*", "MI", ")", ";", "for", "(", "int", "i", "=", "RegList", ".", "size", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "MIB", ".", "addOperand", "(", "RegList", "["], "ground_truth": ["i", "]", ")", ";"], "File": "ARMBaseInstrInfo109", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38751, "Length": 146, "Cover_Rate": 0.3022774327122153} {"Template_token": ["", "void", "llvm", "::", "addPredicatedMveVpredNOp", "(", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Cond", ")", "{", "MIB", ".", "addImm", "("], "ground_truth": ["Cond", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "addPredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38752, "Length": 20, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "void", "llvm", "::", "addPredicatedMveVpredROp", "(", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Cond", ",", "unsigned", "Inactive", ")", "{", "addPredicatedMveVpredNOp", "(", "MIB", ",", "Cond", ")", ";", "MIB", ".", "addReg", "(", "Inactive"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo10", "Func": "addPredicatedMveVpredROp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38753, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "("], "ground_truth": ["", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "addUnpredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38754, "Length": 14, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState"], "ground_truth": ["::", "Undef", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "addUnpredicatedMveVpredROp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38755, "Length": 11, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo10", "Func": "addUnpredicatedMveVpredROp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38756, "Length": 11, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38757, "Length": 124, "Cover_Rate": 0.6231155778894473} {"Template_token": ["", "if", "(", "!", "isPredicable", "(", "*", "MI", ")", ")", "return", "nullptr", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "("], "ground_truth": [")", ")", "return", "nullptr", ";"], "File": "ARMBaseInstrInfo10", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38758, "Length": 92, "Cover_Rate": 0.423963133640553} {"Template_token": ["", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "expandMEMCPY", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", ".", "isCopy", "(", ")", "||", "Subtarget", ".", "dontWidenVMOVS", "(", ")", "||", "!", "Subtarget", ".", "hasFP64", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", ""], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo10", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38759, "Length": 129, "Cover_Rate": 0.30210772833723654} {"Template_token": ["", "while", "(", "CmpMI", "!=", "Br", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "if", "(", "CmpMI", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "}", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "nullptr", ";", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "!=", "", "||", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "!", "isLowRegister", "(", "Reg", ")", ")"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMBaseInstrInfo10", "Func": "findCMPToFoldIntoCBZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38760, "Length": 129, "Cover_Rate": 0.6789473684210526} {"Template_token": ["", "}", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "nullptr", ";", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "!=", "", "||", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "!", "isLowRegister", "(", "Reg"], "ground_truth": [")", ")", "return", "nullptr", ";"], "File": "ARMBaseInstrInfo10", "Func": "findCMPToFoldIntoCBZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38761, "Length": 85, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "{", "Size", "+=", "(", "*", "I", ")", "->", "getSize", "(", ")", ";", "}", "return", "std", "::", "min", "(", "Size", "/"], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "getNumLDMAddresses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38762, "Length": 32, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38763, "Length": 154, "Cover_Rate": 0.3429844097995546} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "", ">", "Accesses", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", "&&", "Accesses", ".", "size", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo10", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38764, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "", ">", "Accesses", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", "&&", "Accesses", ".", "size", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMBaseInstrInfo10", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38765, "Length": 75, "Cover_Rate": 0.9375} {"Template_token": ["", "unsigned", "TakenBranchCost", "=", "Subtarget", ".", "getMispredictionPenalty", "(", ")", ";", "unsigned", "TUnpredCycles", ",", "FUnpredCycles", ";", "if", "(", "!", "FCycles", ")", "{", "TUnpredCycles", "=", "TCycles", "+", "NotTakenBranchCost", ";", "FUnpredCycles", "=", "TakenBranchCost", ";", "}", "else", "{", "TUnpredCycles", "=", "TCycles", "+", "TakenBranchCost", ";", "FUnpredCycles", "=", "FCycles", "+", "NotTakenBranchCost", ";", "PredCost", "-=", "", "*", "ScalingUpFactor", ";", "}", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TUnpredCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FUnpredCycles", "*", "ScalingUpFactor", ")", ";", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "&&", "TCycles", "+", "FCycles", ">", "", ")", "{", "PredCost", "+=", "(", "(", "TCycles", "+", "FCycles", "-", "", ")", "/", "", ")"], "ground_truth": ["*", "ScalingUpFactor", ";"], "File": "ARMBaseInstrInfo10", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38766, "Length": 117, "Cover_Rate": 0.38741721854304634} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "&&", "OI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "{", "IsThumb1", "=", "true", ";", "return", "true", ";", "}", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "{", "IsThumb1", "=", "false", ";", "return", "true", ";", "}", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "{", "IsThumb1", "=", "true", ";", "return", "true", ";", "}", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "{", "IsThumb1", "=", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo10", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38767, "Length": 332, "Cover_Rate": 0.565587734241908} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo10", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38768, "Length": 250, "Cover_Rate": 0.5966587112171837} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "", ">", "Accesses", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Accesses", ")", "&&", "Accesses", ".", "size", "("], "ground_truth": [")", "==", "", ")", "{"], "File": "ARMBaseInstrInfo10", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38769, "Length": 50, "Cover_Rate": 0.625} {"Template_token": ["", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "}", "if", "(", "SubAdd", ")", "{", "unsigned", "Opc", "=", "SubAdd", "->", "getOpcode", "(", ")", ";", "bool", "IsSub", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "unsigned", "OpI", "=", "Opc", "!=", "", "?", "", ":", "", ";", "if", "(", "!", "IsSub", "||", "(", "SrcReg2", "!=", "", "&&", "SubAdd", "->", "getOperand", "(", "OpI", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "SubAdd", "->", "getOperand", "(", "OpI", "+", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "", "NewCC", "=", "(", "IsSub", "?", "getSwappedCondition", "(", "CC", ")", ":", "getCmpToAddCondition", "(", "CC", ")", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "}", "}", "}", "}", "if", "(", "!", "isSafe", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CmpInstr", ".", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "(", "*", "SI", ")", "->", "isLiveIn", "(", "", ")", ")", "return", "false", ";", "}", "if", "(", "!", "IsThumb1", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setReg"], "ground_truth": ["(", "", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38770, "Length": 470, "Cover_Rate": 0.37183544303797467} {"Template_token": ["", "for", "(", "auto", "I", "=", "From", ";", "I", "!=", "To", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo10", "Func": "registerDefinedBetween", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38771, "Length": 31, "Cover_Rate": 0.5535714285714286} {"Template_token": ["", "for", "(", "auto", "I", "=", "From", ";", "I", "!=", "To", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo10", "Func": "registerDefinedBetween", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38772, "Length": 31, "Cover_Rate": 0.5535714285714286} {"Template_token": ["", "if", "(", "Next", "!=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", "&&", "analyzeCompare", "(", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpMask", ",", "CmpValue", ")", "&&", "isRedundantFlagInstr"], "ground_truth": ["(", "&", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "MI", ",", "IsThumb1", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo10", "Func": "shouldSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38773, "Length": 49, "Cover_Rate": 0.494949494949495} {"Template_token": ["", "bool", "IsPush", "=", "isPushOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "!", "IsPush", "&&", "!", "IsPop", ")", "return", "false", ";", "bool", "IsVFPPushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "bool", "IsT1PushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "", ":", "", ")", "!=", "", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "", ":", "", ";", "unsigned", "RegsNeeded", ";", "const", "TargetRegisterClass", "*", "RegClass", ";", "if", "(", "IsVFPPushPop", ")", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->"], "ground_truth": ["getOperand", "(", "i", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38774, "Length": 232, "Cover_Rate": 0.4070175438596491} {"Template_token": ["", "if", "(", "!", "SubIdx", ")", "return", "MIB", ".", "addReg", "(", "Reg", ",", "State", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubIdx", ")", ",", "State", ")", ";", "return", "MIB", ".", "addReg", "(", "Reg", ",", "State", ",", "SubIdx"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo110", "Func": "AddDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38775, "Length": 53, "Cover_Rate": 0.654320987654321} {"Template_token": ["", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubIdx", ")", ",", "State", ")", ";", "return", "MIB", ".", "addReg", "(", "Reg"], "ground_truth": [",", "State", ",", "SubIdx", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "AddDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38776, "Length": 38, "Cover_Rate": 0.4691358024691358} {"Template_token": ["", "void", "llvm", "::", "addPredicatedMveVpredNOp", "(", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Cond", ")", "{", "MIB", ".", "addImm", "(", "Cond", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addReg", "("], "ground_truth": ["", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "addPredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38777, "Length": 38, "Cover_Rate": 0.926829268292683} {"Template_token": ["", "void", "llvm", "::", "addUnpredicatedMveVpredNOp", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", ""], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo110", "Func": "addUnpredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38778, "Length": 24, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addReg", "("], "ground_truth": ["", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "addUnpredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38779, "Length": 14, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "void", "llvm", "::", "addUnpredicatedMveVpredROp", "(", "MachineInstrBuilder", "&", "MIB", ",", "Register", "DestReg", ")", "{", "addUnpredicatedMveVpredNOp", "(", "MIB", ")"], "ground_truth": [";"], "File": "ARMBaseInstrInfo110", "Func": "addUnpredicatedMveVpredROp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38780, "Length": 18, "Cover_Rate": 0.6} {"Template_token": ["", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "MI", ".", "getOperand", "(", ""], "ground_truth": [")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38781, "Length": 61, "Cover_Rate": 0.3065326633165829} {"Template_token": ["", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "MI", ".", "getOperand", "(", "", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38782, "Length": 86, "Cover_Rate": 0.4321608040201005} {"Template_token": ["", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "DReg", "=", "", "+", "(", "Reg", "-", "", ")", "/", "", ";", "assert", "(", "TRI", "->", "isSuperRegister", "(", "Reg", ",", "DReg", ")", "&&", "", ")", ";", "}", "assert", "(", "", ".", "contains", "(", "DReg", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DReg", ",", "TRI", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "breakPartialRegDependency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38783, "Length": 63, "Cover_Rate": 0.3058252427184466} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";", "if", "(", "isThumb", "&&", "!", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "}", "auto", "IsNonTailCall", "=", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", ";", "}", ";", "if", "(", "llvm", "::", "any_of", "(", "MBB", ".", "instrs", "(", ")", ",", "IsNonTailCall", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Et", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerTailCall", "||", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerThunk", ")", "Et", "=", "std", "::", "prev", "(", "MBB"], "ground_truth": [".", "end", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38784, "Length": 158, "Cover_Rate": 0.3863080684596577} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "!"], "ground_truth": ["MO", ".", "isDead", "(", ")", ")", "return", "nullptr", ";"], "File": "ARMBaseInstrInfo110", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38785, "Length": 91, "Cover_Rate": 0.4212962962962963} {"Template_token": ["", "case", "", ":", "if", "(", "", "(", "OffVal", ")", "==", "", ")", "return", "false", ";", "OffVal", "=", "", "(", "OffVal", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "assert", "(", "(", "Fixup", "&", "", ")", "==", "", "&&", "", ")", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "assert", "(", "(", "(", "OffVal", "*", "Scale", "+", "Fixup", ")", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "OffVal", "+=", "Fixup", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "OffVal", "<=", "Mask", ")", "{", "if", "(", "Updt", ")", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "setImm", "(", "OffVal", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo110", "Func": "checkAndUpdateStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38786, "Length": 175, "Cover_Rate": 0.354251012145749} {"Template_token": ["", "bool", "Found", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "bool", "ClobbersCPSR", "=", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", ""], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo110", "Func": "ClobbersPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38787, "Length": 56, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "bool", "ClobbersCPSR", "=", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ";", "bool", "IsCPSR", "=", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ";", "if", "(", "ClobbersCPSR", "||"], "ground_truth": ["IsCPSR", ")", "{"], "File": "ARMBaseInstrInfo110", "Func": "ClobbersPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38788, "Length": 81, "Cover_Rate": 0.5031055900621118} {"Template_token": ["", "MachineInstr", "*", "CommutedMI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "nullptr", ";", "CommutedMI", "->", "getOperand", "(", "CommutedMI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "CommutedMI"], "ground_truth": [";"], "File": "ARMBaseInstrInfo110", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38789, "Length": 47, "Cover_Rate": 0.3381294964028777} {"Template_token": ["", "case", "", ":", "{", "Register", "PredReg", ";", "", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", "||", "PredReg", "!=", "", ")", "return", "nullptr", ";", "MachineInstr", "*", "CommutedMI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "nullptr", ";", "CommutedMI", "->", "getOperand", "(", "CommutedMI", "->", "findFirstPredOperandIdx", "(", ")", ")", "."], "ground_truth": ["setImm", "(", "", "(", "CC", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38790, "Length": 74, "Cover_Rate": 0.5323741007194245} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Val", "<=", "", "||", "", "(", "Val", ")", "!=", "-", "", "||", "", "(", "~", "Val", ")", "!=", "-", "", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "~", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")"], "ground_truth": ["return", "ForCodesize", "?", "", ":", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38791, "Length": 202, "Cover_Rate": 0.8381742738589212} {"Template_token": ["", "if", "(", "Op", ".", "getType", "(", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "std", "::", "string", "(", ")", ";", "int", "FirstPredOp", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "FirstPredOp", "!=", "(", "int", ")", "OpIdx", ")", "return", "std", "::", "string", "(", ")", ";", "std", "::", "string", "CC", "=", ""], "ground_truth": [";"], "File": "ARMBaseInstrInfo110", "Func": "createMIROperandComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38792, "Length": 51, "Cover_Rate": 0.3984375} {"Template_token": ["", "auto", "BHR", "=", "TargetInstrInfo", "::", "CreateTargetMIHazardRecognizer", "(", "II", ",", "DAG", ")", ";", "MHR", "->", "AddHazardRecognizer", "(", "std", "::", "unique_ptr", "<", "ScheduleHazardRecognizer", ">", "(", "BHR", ")", ")", ";", "return"], "ground_truth": ["MHR", ";"], "File": "ARMBaseInstrInfo110", "Func": "CreateTargetMIHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38793, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "MultiHazardRecognizer", "*", "MHR", "=", "new", "MultiHazardRecognizer", "(", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2Base", "(", ")", ")", "MHR", "->", "AddHazardRecognizer", "(", "std", "::", "make_unique", "<", "HazardRecognizerFPMLx", ">", "(", ")", ")", ";", "auto", "BHR", "=", "TargetInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ",", "DAG", ")", ";", "if", "(", "BHR", ")", "MHR", "->", "AddHazardRecognizer", "(", "std", "::", "unique_ptr"], "ground_truth": ["<", "ScheduleHazardRecognizer", ">", "(", "BHR", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38794, "Length": 68, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "MultiHazardRecognizer", "*", "MHR", "=", "new", "MultiHazardRecognizer", "(", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2Base", "(", ")", ")", "MHR", "->", "AddHazardRecognizer", "(", "std", "::", "make_unique", "<", "HazardRecognizerFPMLx", ">", "(", ")", ")", ";", "auto", "BHR", "=", "TargetInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ",", "DAG", ")", ";", "if", "(", "BHR", ")", "MHR", "->", "AddHazardRecognizer", "(", "std", "::"], "ground_truth": ["unique_ptr", "<", "ScheduleHazardRecognizer", ">", "(", "BHR", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38795, "Length": 82, "Cover_Rate": 0.9111111111111111} {"Template_token": ["", "Optional", "<", "ParamLoadedValue", ">", "BaseInstrInfo", "::", "describeLoadedValue", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "const", "{", "if", "(", "auto", "DstSrcPair", "=", "isCopyInstrImpl", "("], "ground_truth": ["MI", ")", ")", "{"], "File": "ARMBaseInstrInfo110", "Func": "describeLoadedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38796, "Length": 29, "Cover_Rate": 0.47540983606557374} {"Template_token": ["", "else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "NewCPV", "=", "ConstantPoolMBB", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "NewCPV", ",", "MCPE", ".", "getAlign", "(", ")", ")", ";", "return", "PCLabelId"], "ground_truth": [";"], "File": "ARMBaseInstrInfo110", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38797, "Length": 95, "Cover_Rate": 0.30063291139240506} {"Template_token": ["", "void", "llvm", "::", "emitRegPlusImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "Register", "DestReg", ",", "Register", "BaseReg", ",", "int", "NumBytes", ",", "", "Pred", ",", "Register", "PredReg", ",", "const", "BaseInstrInfo", "&", "TII", ",", "unsigned", "MIFlags", ")", "{", "if", "(", "NumBytes", "==", "", "&&", "DestReg", "!=", "BaseReg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "return", ";", "}", "bool", "isSub", "="], "ground_truth": ["NumBytes", "<", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38798, "Length": 114, "Cover_Rate": 0.4453125} {"Template_token": ["", "void", "BaseInstrInfo", "::", "emitCFIForLRRestoreFromReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "It", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "int64_t", "LRPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRestore", "(", "nullptr", ",", "DwarfLR", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addCFIIndex", "(", "LRPosEntry", ")", ".", "setMIFlags"], "ground_truth": ["(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "emitCFIForLRRestoreFromReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38799, "Length": 95, "Cover_Rate": 0.95} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ","], "ground_truth": ["", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "emitCFIForLRRestoreFromStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38800, "Length": 51, "Cover_Rate": 0.3469387755102041} {"Template_token": ["", "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "int", "Align", "=", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";", "int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "Align"], "ground_truth": [")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "emitCFIForLRSaveOnStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38801, "Length": 53, "Cover_Rate": 0.32515337423312884} {"Template_token": ["", "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "int", "Align", "=", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";", "int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "Align", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addCFIIndex"], "ground_truth": ["(", "StackPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "emitCFIForLRSaveOnStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38802, "Length": 81, "Cover_Rate": 0.49693251533742333} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "expandMEMCPY", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", ".", "isCopy", "(", ")", "||", "Subtarget", ".", "dontWidenVMOVS", "(", ")", "||", "!", "Subtarget", ".", "hasFP64", "(", ")", ")", "return", "false", ";", "Register", "DstRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", ".", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", ".", "RemoveOperand", "("], "ground_truth": ["ImpDefIdx", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38803, "Length": 231, "Cover_Rate": 0.5409836065573771} {"Template_token": ["", "unsigned", "MaxInsts", "=", "Subtarget", ".", "restrictIT", "(", ")", "?", "", ":", "", ";", "return", "divideCeil", "(", "NumInsts", ","], "ground_truth": ["MaxInsts", ")", "*", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "extraSizeToPredicateInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38804, "Length": 23, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "unsigned", "llvm", "::", "getBLXOpcode", "(", "const"], "ground_truth": ["MachineFunction", "&", "MF", ")", "{"], "File": "ARMBaseInstrInfo110", "Func": "getBLXOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38805, "Length": 11, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "unsigned", "llvm", "::", "getBLXpredOpcode", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hardenSlsBlr", "(", ")", ")", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "getBLXpredOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38806, "Length": 31, "Cover_Rate": 0.8611111111111112} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "getInsertSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPair", "&", "BaseReg", ",", "RegSubRegPairAndIdx", "&", "InsertedReg", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "isInsertSubregLike", "(", ")", "&&", "", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "const", "MachineOperand", "&", "MOBaseReg", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "MOInsertedReg", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "MOInsertedReg", ".", "isUndef", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MOIndex", "=", "MI", ".", "getOperand", "(", "", ")", ";", "BaseReg", ".", "Reg", "=", "MOBaseReg", ".", "getReg", "(", ")", ";", "BaseReg", ".", "SubReg", "=", "MOBaseReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "Reg", "=", "MOInsertedReg", ".", "getReg", "(", ")", ";", "InsertedReg", ".", "SubReg", "=", "MOInsertedReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "SubIdx", "=", "", "+"], "ground_truth": ["MOIndex", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "getInsertSubregLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38807, "Length": 165, "Cover_Rate": 0.9116022099447514} {"Template_token": ["", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "PredCost", "&&", "(", "MCID", ".", "isCall", "(", ")", "||", "(", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", "&&", "!", "Subtarget", ".", "cheapPredicableCPSRDef", "(", ")", ")", ")", ")", "{", "*", "PredCost", "=", "", ";", "}", "if", "(", "!", "ItinData", ")", "return", "MI", ".", "mayLoad", "(", ")", "?", "", ":", "", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "if", "(", "!", "ItinData", "->", "isEmpty", "(", ")", "&&", "ItinData", "->", "getNumMicroOps", "(", "Class", ")", "<", "", ")", "return", "getNumMicroOps", "(", "ItinData", ",", "MI", ")", ";", "unsigned", "Latency", "=", "ItinData", "->", "getStageLatency", "(", "Class", ")", ";", "unsigned", "DefAlign", "=", "MI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlign", "(", ")"], "ground_truth": [".", "value", "(", ")", ":", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38808, "Length": 136, "Cover_Rate": 0.4401294498381877} {"Template_token": ["", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";", "}", "PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+"], "ground_truth": ["", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "getInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38809, "Length": 31, "Cover_Rate": 0.4025974025974026} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", ".", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "", ")", "+", "(", "NumRegs", "%", "", ")", "+", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", ".", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands"], "ground_truth": ["(", ")", "+", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38810, "Length": 188, "Cover_Rate": 0.3500931098696462} {"Template_token": ["", "return", "Latency", ";", "}", "if", "(", "DefMO", ".", "isImplicit", "(", ")", "||", "UseMI", ".", "getOperand", "(", "UseIdx", ")", ".", "isImplicit", "(", ")", ")", "return", "-", "", ";", "unsigned", "DefAlign", "=", "DefMI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "DefMI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlign", "(", ")", ".", "value", "(", ")", ":", "", ";", "unsigned", "UseAlign", "=", "UseMI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "UseMI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlign", "(", ")", ".", "value", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefMCID", ",", "DefIdx", ",", "DefAlign", ",", "UseMCID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", "<", "", ")", "return", "Latency", ";", "int", "Adj", "=", "DefAdj", "+", "UseAdj", ";", "Adj", "+=", "adjustDefLatency", "(", "Subtarget", ",", "DefMI", ",", "DefMCID", ",", "DefAlign", ")", ";", "if", "(", "Adj", ">=", "", "||", "(", "int", ")", "Latency", ">", "-", "Adj", ")", "{", "return", "Latency"], "ground_truth": ["+", "Adj", ";"], "File": "ARMBaseInstrInfo110", "Func": "getOperandLatencyImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38811, "Length": 152, "Cover_Rate": 0.4887459807073955} {"Template_token": ["", "if", "(", "C", ".", "Flags", "&", "UnsafeRegsDead", ")", "return", "false", ";", "C", ".", "initLRU", "(", "TRI", ")", ";", "LiveRegUnits", "LRU", "=", "C", ".", "LRU", ";", "return", "(", "!", "LRU", ".", "available", "(", "", ")", "||", "!", "LRU", ".", "available", "(", "", ")", ")", ";", "}", ";", "if", "(", "!", "(", "FlagsSetInAll", "&", "UnsafeRegsDead", ")", ")", "{", "llvm", "::", "erase_if", "(", "RepeatedSequenceLocs", ",", "CantGuaranteeValueAcrossCall", ")", ";", "if", "(", "RepeatedSequenceLocs", ".", "size", "(", ")", "<", "", ")", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "}", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "OutlinerCosts", "Costs", "(", "Subtarget", ")", ";", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "unsigned", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameDefault", ";", "if", "(", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameTailCall", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", ".", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameThunk", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "Costs", ".", "CallThunk", ")", ";", "}", "else", "{", "unsigned", "NumBytesNoStackCalls", "=", "", ";", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "CandidatesWithoutStackFixups", ";", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "{", "C", ".", "initLRU", "(", "TRI", ")", ";", "const", "auto", "Last", "=", "C", ".", "getMBB", "(", ")", "->", "rbegin", "(", ")", ";", "const", "bool", "LRIsAvailable", "=", "C", ".", "getMBB", "(", ")", "->", "isReturnBlock", "(", ")", "&&", "!", "Last", "->", "isCall", "(", ")", "?", "isLRAvailable", "(", "TRI", ",", "Last", ",", "(", "MachineBasicBlock", "::", "reverse_iterator", ")", "C", ".", "front", "(", ")", ")", ":", "C", ".", "LRU", ".", "available", "(", "", ")", ";", "if", "(", "LRIsAvailable", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallNoLRSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerNoLRSave", ",", "Costs", ".", "CallNoLRSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "findRegisterToSaveLRTo", "(", "C", ")", ")", "{", "FrameID", "="], "ground_truth": ["MachineOutlinerRegSave", ";"], "File": "ARMBaseInstrInfo110", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38812, "Length": 385, "Cover_Rate": 0.5112881806108898} {"Template_token": ["", "unsigned", "SequenceSize", "=", "std", "::", "accumulate", "(", "FirstCand", ".", "front", "(", ")", ",", "std", "::", "next", "(", "FirstCand", ".", "back", "(", ")", ")", ",", "", ",", "[", "this", "]", "(", "unsigned", "Sum", ",", "const", "MachineInstr", "&", "MI", ")", "{", "return", "Sum", "+", "getInstSizeInBytes", "(", "MI", ")", ";", "}", ")", ";", "unsigned", "FlagsSetInAll", "=", "", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "std", "::", "for_each", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "[", "&", "FlagsSetInAll", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "FlagsSetInAll", "&=", "C", ".", "Flags", ";", "}", ")", ";", "auto", "CantGuaranteeValueAcrossCall", "=", "[", "&", "TRI", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "if", "(", "C", ".", "Flags", "&", "UnsafeRegsDead", ")", "return", "false", ";", "C", ".", "initLRU", "(", "TRI", ")", ";", "LiveRegUnits", "LRU", "=", "C", ".", "LRU", ";", "return", "(", "!", "LRU", ".", "available", "(", "", ")", "||", "!", "LRU", ".", "available", "(", "", ")", ")", ";", "}", ";", "if", "(", "!", "(", "FlagsSetInAll", "&", "UnsafeRegsDead", ")", ")", "{", "llvm", "::", "erase_if", "(", "RepeatedSequenceLocs", ",", "CantGuaranteeValueAcrossCall", ")", ";", "if", "(", "RepeatedSequenceLocs", ".", "size", "(", ")", "<", "", ")", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "}", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "OutlinerCosts", "Costs", "(", "Subtarget", ")", ";", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "unsigned", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameDefault", ";", "if", "(", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", "."], "ground_truth": ["FrameTailCall", ";"], "File": "ARMBaseInstrInfo110", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38813, "Length": 295, "Cover_Rate": 0.39176626826029215} {"Template_token": ["", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "MIFlags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "MIFlags", "&", "", ")", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "getParent", "(", ")", "->", "succ_empty", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "Function", "*", "Callee", "=", "nullptr", ";", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isGlobal", "(", ")", ")", "{", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "MOP", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "}", "}", "if", "(", "Callee", "&&", "(", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "auto", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "LegalTerminator", ";", "if", "(", "!", "Callee"], "ground_truth": [")", "return", "UnknownCallOutlineType", ";"], "File": "ARMBaseInstrInfo110", "Func": "getOutliningType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38814, "Length": 425, "Cover_Rate": 0.4873853211009174} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isGlobal", "(", ")", ")", "{", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "MOP", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "}", "}", "if", "(", "Callee", "&&", "(", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "auto", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "LegalTerminator", ";", "if", "(", "!", "Callee", ")", "return", "UnknownCallOutlineType", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFunction", "*", "CalleeMF", "=", "MF", "->", "getMMI", "(", ")", ".", "getMachineFunction", "(", "*", "Callee", ")", ";", "if", "(", "!", "CalleeMF", ")", "return", "UnknownCallOutlineType", ";", "MachineFrameInfo", "&", "MFI", "=", "CalleeMF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "!", "MFI", ".", "isCalleeSavedInfoValid", "(", ")", "||", "MFI", ".", "getStackSize", "(", ")", ">", "", "||", "MFI", ".", "getNumObjects", "(", ")", ">", "", ")", "return", "UnknownCallOutlineType", ";", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "}", "if", "(", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "{", "bool", "MightNeedStackFixUp", "=", "(", "Flags", "&", "(", "MachineOutlinerMBBFlags", "::", "LRUnavailableSomewhere", "|", "MachineOutlinerMBBFlags", "::", "HasCalls", ")", ")", ";", "if", "(", "!", "MightNeedStackFixUp", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "if", "(", "MI", ".", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "checkAndUpdateStackOffset", "(", "&", "MI", ",", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ",", "false", ")", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "modifiesRegister", "(", "", ","], "ground_truth": ["TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";"], "File": "ARMBaseInstrInfo110", "Func": "getOutliningType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38815, "Length": 374, "Cover_Rate": 0.4288990825688073} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "auto", "PartialUpdateClearance", "=", "Subtarget", ".", "getPartialUpdateClearance", "(", ")", ";", "if", "(", "!", "PartialUpdateClearance", ")", "return", "", ";", "assert", "(", "TRI", "&&", "", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "return", "", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "int", "UseOp", "=", "-", "", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMBaseInstrInfo110", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38816, "Length": 97, "Cover_Rate": 0.36059479553903345} {"Template_token": ["", "bool", "llvm", "::", "HasLowerConstantMaterializationCost", "(", "unsigned", "Val1", ",", "unsigned", "Val2", ",", "const", "Subtarget", "*", "Subtarget", ",", "bool", "ForCodesize", ")", "{", "unsigned", "Cost1", "=", "ConstantMaterializationCost", "(", "Val1", ",", "Subtarget", ",", "ForCodesize", ")", ";", "unsigned", "Cost2", "=", "ConstantMaterializationCost", "(", "Val2", ",", "Subtarget", ",", "ForCodesize"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo110", "Func": "HasLowerConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38817, "Length": 44, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "unsigned", "Cost2", "=", "ConstantMaterializationCost", "(", "Val2", ",", "Subtarget", ",", "ForCodesize", ")", ";", "if", "(", "Cost1", "<", "Cost2", ")", "return", "true", ";", "if", "(", "Cost1", ">", "Cost2", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo110", "Func": "HasLowerConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38818, "Length": 30, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "Opc", "=", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "MIB", ")", ";", "return", "It", ";", "}", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "CallMIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "isThumb", ")", "CallMIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CallMIB", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "return", "It", ";", "}", "const", "FunctionInfo", "&", "AFI", "=", "*", "C", ".", "getMF", "(", ")", "->"], "ground_truth": ["getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38819, "Length": 188, "Cover_Rate": 0.4113785557986871} {"Template_token": ["", "const", "MachineOperand", "&", "Op0", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Op0", ".", "isReg", "(", ")", "||", "Reg", "!=", "Op0", ".", "getReg", "(", ")", ")", "return", "None", ";", "if", "(", "Opcode", "==", "", ")", "Sign", "=", "-", "", ";", "else", "if", "(", "Opcode", "!=", "", ")", "return", "None", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "None", ";", "Offset", "=", "MI", ".", "getOperand", "(", ""], "ground_truth": [")", ".", "getImm", "(", ")", "*", "Sign", ";"], "File": "ARMBaseInstrInfo110", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38820, "Length": 97, "Cover_Rate": 0.6217948717948718} {"Template_token": ["", "if", "(", "!", "MI", ".", "isMoveReg", "(", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "", ")"], "ground_truth": [".", "getReg", "(", ")", ")", ")", "return", "None", ";"], "File": "ARMBaseInstrInfo110", "Func": "isCopyInstrImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38821, "Length": 44, "Cover_Rate": 0.55} {"Template_token": ["", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo110", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38822, "Length": 282, "Cover_Rate": 0.6308724832214765} {"Template_token": ["", "bool", "R12AvailableInBlock", "=", "LRU", ".", "available", "(", "", ")", ";", "bool", "CPSRAvailableInBlock", "=", "LRU", ".", "available", "(", "", ")", ";", "if", "(", "R12AvailableInBlock", "&&", "CPSRAvailableInBlock", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "UnsafeRegsDead", ";", "LRU", ".", "addLiveOuts", "(", "MBB", ")", ";", "if", "(", "R12AvailableInBlock", "&&", "!", "LRU", ".", "available", "(", "", ")", ")", "return", "false", ";", "if", "(", "CPSRAvailableInBlock", "&&", "!", "LRU", ".", "available", "(", "", ")", ")", "return", "false", ";", "if", "(", "any_of", "(", "MBB", ",", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", ";", "}", ")", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "HasCalls", ";", "bool", "LRIsAvailable", "=", "MBB", ".", "isReturnBlock", "(", ")", "&&", "!", "MBB", ".", "back", "(", ")", ".", "isCall", "(", ")", "?", "isLRAvailable", "(", "getRegisterInfo", "(", ")", ",", "MBB", ".", "rbegin", "(", ")", ",", "MBB", ".", "rend", "(", ")", ")", ":", "LRU", ".", "available", "(", "", ")", ";", "if", "(", "!", "LRIsAvailable", ")", "Flags", "|="], "ground_truth": ["MachineOutlinerMBBFlags", "::", "LRUnavailableSomewhere", ";"], "File": "ARMBaseInstrInfo110", "Func": "isMBBSafeToOutlineFrom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38823, "Length": 156, "Cover_Rate": 0.6290322580645161} {"Template_token": ["", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", ")", "return", "false", ";", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "false", ";", "const", "Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hardenSlsRetBr", "(", ")", "&&", "isIndirectControlFlowNotComingBack", "(", "MI"], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo110", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38824, "Length": 101, "Cover_Rate": 0.5738636363636364} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA"], "ground_truth": [")", "const", "{"], "File": "ARMBaseInstrInfo110", "Func": "isReallyTriviallyReMaterializable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38825, "Length": 16, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "&&", "OI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "{", "IsThumb1", "=", "true", ";", "return", "true", ";", "}", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "{", "IsThumb1", "=", "false", ";", "return", "true", ";", "}", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "{", "IsThumb1", "=", "true", ";", "return", "true", ";", "}", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "{", "IsThumb1", "=", "false", ";", "return", "true", ";", "}", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "{", "IsThumb1", "=", "true", ";", "return", "true"], "ground_truth": [";"], "File": "ARMBaseInstrInfo110", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38826, "Length": 402, "Cover_Rate": 0.6848381601362862} {"Template_token": ["", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugInstr", "(", ")", ")", ";", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode"], "ground_truth": ["(", ")", "==", "", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo110", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38827, "Length": 46, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMBaseInstrInfo110", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38828, "Length": 206, "Cover_Rate": 0.4940047961630695} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "CmpMask", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "SrcReg", "==", "MI", "->", "getOperand", "(", "CommonUse", "?", "", ":", "", ")", ".", "getReg", "(", ")", ")", "return", "true", ";", "break", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo110", "Func": "isSuitableForMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38829, "Length": 52, "Cover_Rate": 0.611764705882353} {"Template_token": ["", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "}", "if", "(", "SubAdd", ")", "{", "unsigned", "Opc", "=", "SubAdd", "->", "getOpcode", "(", ")", ";", "bool", "IsSub", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "unsigned", "OpI", "=", "Opc", "!=", "", "?", "", ":", "", ";", "if", "(", "!", "IsSub", "||", "(", "SrcReg2", "!=", "", "&&", "SubAdd", "->", "getOperand", "(", "OpI", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "SubAdd", "->", "getOperand", "(", "OpI", "+", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "", "NewCC", "=", "(", "IsSub", "?", "getSwappedCondition", "(", "CC", ")", ":", "getCmpToAddCondition", "(", "CC", ")", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "}", "}", "}", "}", "if", "(", "!"], "ground_truth": ["isSafe", ")", "{"], "File": "ARMBaseInstrInfo110", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38830, "Length": 465, "Cover_Rate": 0.3621495327102804} {"Template_token": ["", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", "."], "ground_truth": ["getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38831, "Length": 149, "Cover_Rate": 0.35645933014354064} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "TSFlags", "&", "", ")", "{", "assert", "(", "MCID", ".", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "assert", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", "||", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ")", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "}", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseInstrInfo110", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38832, "Length": 87, "Cover_Rate": 0.35080645161290325} {"Template_token": ["", "unsigned", "Size", "=", "getInstSizeInBytes", "(", "MI", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "Size", "/="], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo110", "Func": "predictBranchSizeForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38833, "Length": 20, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "findCMPToFoldIntoCBZ", "(", "&"], "ground_truth": ["MI", ",", "&", "getRegisterInfo", "(", ")", ")", ")", "return", "", ";"], "File": "ARMBaseInstrInfo110", "Func": "predictBranchSizeForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38834, "Length": 24, "Cover_Rate": 0.39344262295081966} {"Template_token": ["", "const", "MachineConstantPoolEntry", "&", "MCPE0", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI0", "]", ";", "const", "MachineConstantPoolEntry", "&", "MCPE1", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI1", "]", ";", "bool", "isCP0", "=", "MCPE0", ".", "isMachineConstantPoolEntry", "(", ")", ";", "bool", "isCP1", "=", "MCPE1", ".", "isMachineConstantPoolEntry", "(", ")", ";", "if", "(", "isCP0", "&&", "isCP1", ")", "{", "ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "isCP0", "&&", "!", "isCP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI1", ".", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", ".", "getNumOperands", "(", ")", "!=", "MI1", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "Register", "Addr0", "=", "MI0", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Addr1", "=", "MI1", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1", ")", "{", "if", "(", "!", "MRI", "||", "!", "Register", "::", "isVirtualRegister", "(", "Addr0", ")", "||", "!", "Register", "::", "isVirtualRegister", "(", "Addr1", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def0", "=", "MRI", "->", "getVRegDef", "(", "Addr0", ")", ";", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "if", "(", "!", "produceSameValue", "(", "*", "Def0", ",", "*", "Def1", ","], "ground_truth": ["MRI", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo110", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38835, "Length": 260, "Cover_Rate": 0.43261231281198004} {"Template_token": ["", "void", "BaseInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "unsigned", "Opcode", "=", "Orig", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "MachineInstr", "*", "MI", "=", "MBB", ".", "getParent", "(", ")", "->", "CloneMachineInstr", "(", "&", "Orig", ")", ";", "MI", "->", "substituteRegister", "(", "Orig", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "DestReg", ",", "SubIdx", ",", "TRI", ")", ";", "MBB", ".", "insert", "(", "I", ",", "MI", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "Orig", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "("], "ground_truth": ["CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ".", "cloneMemRefs", "(", "Orig", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38836, "Length": 176, "Cover_Rate": 0.9513513513513514} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "!", "Subtarget", ".", "isThumb", "(", ")"], "ground_truth": [")", "MIB", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "restoreLRFromStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38837, "Length": 51, "Cover_Rate": 0.4396551724137931} {"Template_token": ["", "void", "BaseInstrInfo", "::", "restoreLRFromStack", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "It", ")", "const", "{", "unsigned", "Opc", "=", "Subtarget", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::"], "ground_truth": ["Define", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "restoreLRFromStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38838, "Length": 64, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "if", "(", "", "(", "Offset", ")", "!=", "-", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38839, "Length": 438, "Cover_Rate": 0.4839779005524862} {"Template_token": ["", "unsigned", "Opc", "=", "Subtarget", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "int", "Align", "=", "-", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::"], "ground_truth": ["Kill", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Align", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "saveLROnStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38840, "Length": 72, "Cover_Rate": 0.7128712871287128} {"Template_token": ["", "void", "BaseInstrInfo", "::", "saveLROnStack", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "It", ")", "const", "{", "unsigned", "Opc", "=", "Subtarget", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "int", "Align", "=", "-", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")"], "ground_truth": [".", "addReg", "(", "", ")", ".", "addImm", "(", "Align", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "saveLROnStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38841, "Length": 88, "Cover_Rate": 0.8712871287128713} {"Template_token": ["", "return", "Subtarget", ".", "isMClass", "(", ")", "&&", "MF", ".", "getFunction"], "ground_truth": ["(", ")", ".", "hasMinSize", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "shouldOutlineFromFunctionByDefault", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38842, "Length": 17, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "shouldOutlineFromFunctionByDefault", "(", "MachineFunction"], "ground_truth": ["&", "MF", ")", "const", "{"], "File": "ARMBaseInstrInfo110", "Func": "shouldOutlineFromFunctionByDefault", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38843, "Length": 11, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "bool", "IsThumb1", ";", "if", "(", "Next", "!=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", "&&", "analyzeCompare", "(", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpMask", ",", "CmpValue", ")", "&&", "isRedundantFlagInstr", "(", "&", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue"], "ground_truth": [",", "&", "MI", ",", "IsThumb1", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo110", "Func": "shouldSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38844, "Length": 52, "Cover_Rate": 0.5252525252525253} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "shouldSink", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "Next", "=", "&", "MI", ";", "++", "Next", ";", "Register", "SrcReg", ",", "SrcReg2", ";", "int64_t", "CmpMask", ",", "CmpValue", ";", "bool", "IsThumb1", ";", "if", "(", "Next", "!=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", "&&", "analyzeCompare", "(", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpMask", ",", "CmpValue", ")", "&&", "isRedundantFlagInstr", "(", "&", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "MI", ",", "IsThumb1", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMBaseInstrInfo110", "Func": "shouldSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38845, "Length": 98, "Cover_Rate": 0.98989898989899} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegClass", ";", "if", "(", "IsVFPPushPop", ")", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "CurRegEnc", "=", "FirstRegEnc", "-", "", ";", "CurRegEnc", ">=", "", "&&", "RegsNeeded", ";", "--", "CurRegEnc", ")", "{", "unsigned", "CurReg", "=", "RegClass", "->", "getRegister", "(", "CurRegEnc", ")", ";", "if", "(", "IsT1PushPop", "&&", "CurRegEnc", ">", "TRI", "->", "getEncodingValue", "(", "", ")", ")", "continue", ";", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "MI", "->", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "CurReg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "if", "(", "IsVFPPushPop", ")", "return", "false", ";", "else", "continue", ";", "}", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "}", "if", "(", "RegsNeeded", ">", "", ")", "return", "false", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx"], "ground_truth": [";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38846, "Length": 337, "Cover_Rate": 0.5790378006872853} {"Template_token": ["", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "needsStackRealignment", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex"], "ground_truth": ["(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "ARMBaseInstrInfo112", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38847, "Length": 446, "Cover_Rate": 0.531585220500596} {"Template_token": ["", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "needsStackRealignment", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg"], "ground_truth": [",", "", ",", "", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo112", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38848, "Length": 258, "Cover_Rate": 0.30787589498806683} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "getSize", "(", ")", ")", "return", "MCID", ".", "getSize", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "getInlineAsmLength", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "return", "", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "return", "getInstBundleLength", "(", "MI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMBaseInstrInfo113", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38849, "Length": 200, "Cover_Rate": 0.4319654427645788} {"Template_token": ["", "return", "(", "Subtarget", ".", "getFeatureBits", "(", ")", "&", "", ")"], "ground_truth": ["!=", "", ";"], "File": "ARMBaseInstrInfo113", "Func": "hasNOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38850, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "MachineOperand", "FalseReg", "=", "MI", "->", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "addOperand", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "", ",", "NewMI", "->"], "ground_truth": ["getNumOperands", "(", ")", "-", "", ")", ";"], "File": "ARMBaseInstrInfo113", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38851, "Length": 237, "Cover_Rate": 0.6015228426395939} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "AnalyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "false", ";", "MachineInstr", "*", "LastInst", "=", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "{", "if", "(", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isCondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "*", "SecondLastInst", "=", "I", ";", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "true", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "isCondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode"], "ground_truth": ["(", "LastOpc", ")", ")", "{"], "File": "ARMBaseInstrInfo114", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38852, "Length": 222, "Cover_Rate": 0.6132596685082873} {"Template_token": ["", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "NewMIs", ";", "if", "(", "isPre", ")", "{", "if", "(", "isLoad", ")", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "WBReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ";", "else", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "WBReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ";", "NewMIs", ".", "push_back", "(", "MemMI", ")", ";", "NewMIs", ".", "push_back", "(", "UpdateMI", ")", ";", "}", "else", "{", "if", "(", "isLoad", ")", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ";", "else", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ";", "if", "(", "WB", ".", "isDead", "(", ")", ")", "UpdateMI", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", ")", ";", "NewMIs", ".", "push_back", "(", "UpdateMI", ")", ";", "NewMIs", ".", "push_back", "(", "MemMI", ")", ";", "}", "if", "(", "LV", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "LiveVariables", "::", "VarInfo", "&", "VI", "=", "LV", "->", "getVarInfo", "(", "Reg", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")"], "ground_truth": [")", "{"], "File": "ARMBaseInstrInfo114", "Func": "convertToThreeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38853, "Length": 374, "Cover_Rate": 0.3018563357546408} {"Template_token": ["", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "", ")", "DestRC", "=", "", ";", "if", "(", "SrcRC", "==", "", ")", "SrcRC", "=", "", ";", "if", "(", "DestRC", "!=", "SrcRC", ")", "{", "if", "(", "DestRC", "->", "getSize", "(", ")", "!=", "SrcRC", "->", "getSize", "(", ")", ")", "return", "false", ";", "if", "(", "DestRC", "->", "getSize", "(", ")", "!=", "", "&&", "DestRC", "->", "getSize", "(", ")", "!=", "", ")", "return", "false", ";", "}", "if", "(", "DestRC", "==", "", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg"], "ground_truth": [")", ".", "addReg", "(", "SrcReg", ")", ")", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38854, "Length": 127, "Cover_Rate": 0.3527777777777778} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "", "||", "DestRC", "==", "", "||", "SrcRC", "==", "", "||", "SrcRC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "", "||", "DestRC", "==", "", "||", "DestRC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")"], "ground_truth": [".", "addReg", "(", "SrcReg", ")", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38855, "Length": 143, "Cover_Rate": 0.3972222222222222} {"Template_token": ["", "ConstantPoolValue", "*", "NewCPV", "=", "", ";", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "ACPV", "->", "getGV", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isExtSymbol", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "ACPV", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "ACPV", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38856, "Length": 94, "Cover_Rate": 0.44761904761904764} {"Template_token": ["", "unsigned", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", "."], "ground_truth": ["addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38857, "Length": 59, "Cover_Rate": 0.3241758241758242} {"Template_token": ["", "MachineInstr", "*", "BaseInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo114", "Func": "foldMemoryOperandImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38858, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")"], "ground_truth": ["++", "NumEntries", ";"], "File": "ARMBaseInstrInfo114", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38859, "Length": 154, "Cover_Rate": 0.3297644539614561} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "return", ""], "ground_truth": [";"], "File": "ARMBaseInstrInfo114", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38860, "Length": 248, "Cover_Rate": 0.8671328671328671} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38861, "Length": 72, "Cover_Rate": 0.35467980295566504} {"Template_token": ["", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "", ")", "RC", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "&&", "", ")", ";", "if", "(", "Align", ">=", "", "&&", "(", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMBaseInstrInfo114", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38862, "Length": 327, "Cover_Rate": 0.7767220902612827} {"Template_token": ["", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "&&", "", ")", ";", "if", "(", "Align", ">=", "", "&&", "(", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMBaseInstrInfo114", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38863, "Length": 130, "Cover_Rate": 0.3087885985748218} {"Template_token": ["", "int", "CPI1", "=", "MO1", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE0", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI0", "]", ";", "const", "MachineConstantPoolEntry", "&", "MCPE1", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI1", "]", ";", "ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue"], "ground_truth": ["(", "ACPV1", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38864, "Length": 79, "Cover_Rate": 0.3134920634920635} {"Template_token": ["", "if", "(", "MI1", "->", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", "->", "getNumOperands", "(", ")", "!=", "MI1", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "(", "", ")", ";", "if", "(", "MO0", ".", "getOffset", "(", ")", "!=", "MO1", ".", "getOffset", "(", ")", ")", "return", "false", ";", "const", "MachineFunction", "*", "MF", "=", "MI0", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "int", "CPI0", "=", "MO0", ".", "getIndex", "(", ")", ";", "int", "CPI1", "=", "MO1", ".", "getIndex", "("], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo114", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38865, "Length": 115, "Cover_Rate": 0.45634920634920634} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "Orig", "->", "memoperands_begin", "(", ")", ",", "Orig", "->", "memoperands_end", "(", ")", ")", ";", "break", ";", "}", "}", "MachineInstr", "*", "NewMI", "=", "prior", "(", "I", ")", ";", "NewMI", "->", "getOperand", "(", "", ")", ".", "setSubReg", "("], "ground_truth": ["SubIdx", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38866, "Length": 78, "Cover_Rate": 0.3236514522821577} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "RemoveBranch", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38867, "Length": 69, "Cover_Rate": 0.5847457627118644} {"Template_token": ["", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "if", "(", "NumBits", ">", "", ")", "{", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "if", "(", "isSub", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "&=", "~", "(", "Mask", "*", "Scale", ")", ";", "}", "}", "Offset", "=", "(", "isSub", ")", "?", "-"], "ground_truth": ["Offset", ":", "Offset", ";"], "File": "ARMBaseInstrInfo114", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38868, "Length": 242, "Cover_Rate": 0.33751743375174337} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "", ")", "RC", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "RC", "==", "", "||", "RC", "==", "", ")", "&&", "", ")", ";", "if", "(", "Align", ">=", "", "&&", "(", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF"], "ground_truth": [")", ")", ")", "{"], "File": "ARMBaseInstrInfo114", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38869, "Length": 241, "Cover_Rate": 0.5262008733624454} {"Template_token": ["", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "", ")", "RC", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC"], "ground_truth": ["==", "", ")", "{"], "File": "ARMBaseInstrInfo114", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38870, "Length": 249, "Cover_Rate": 0.5436681222707423} {"Template_token": ["", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CmpValue", "="], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo116", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38871, "Length": 65, "Cover_Rate": 0.32663316582914576} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "", ";", "CmpValue", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "", ";", "CmpMask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CmpValue", "="], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo116", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38872, "Length": 138, "Cover_Rate": 0.6934673366834171} {"Template_token": ["", "unsigned", "Opc", "=", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", "?", "isThumb", "?", "", ":", "", ":", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";", "if", "(", "isThumb", "&&", "!", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "}", "auto", "IsNonTailCall", "=", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", ";", "}", ";", "if", "(", "std", "::", "any_of", "(", "MBB", ".", "instr_begin", "(", ")", ",", "MBB", ".", "instr_end", "(", ")", ",", "IsNonTailCall", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Et", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerTailCall", "||", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerThunk", ")", "Et", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "", ")", ")", "MBB", ".", "addLiveIn", "(", "", ")", ";", "saveLROnStack", "(", "MBB", ",", "It", ")", ";", "unsigned", "StackAlignment", "=", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "STI", ".", "getRegisterInfo", "("], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo116", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38873, "Length": 257, "Cover_Rate": 0.5099206349206349} {"Template_token": ["", "ScheduleHazardRecognizer", "*", "BaseInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2Base", "(", ")", ")", "return", "new", "HazardRecognizer", "(", "II"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMBaseInstrInfo116", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38874, "Length": 41, "Cover_Rate": 0.7884615384615384} {"Template_token": ["", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2Base", "(", ")", ")", "return", "new", "HazardRecognizer", "("], "ground_truth": ["II", ",", "DAG", ")", ";"], "File": "ARMBaseInstrInfo116", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38875, "Length": 37, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "UseOpc", "==", "", "&&", "Commute", ")", "return", "false", ";", "const", "bool", "ToSP", "=", "DefMI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "const", "unsigned", "t2ADD", "=", "ToSP", "?", "", ":", "", ";", "const", "unsigned", "t2SUB", "=", "ToSP", "?", "", ":", "", ";", "if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?", "t2ADD", ":", "t2SUB", ";", "else", "if", "(", "", "(", "-", "ImmVal", ")", ")", "{", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "UseOpc", "==", "", "?", "t2SUB", ":", "t2ADD", ";", "}", "else", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "}", "}", "}", "unsigned", "OpIdx", "=", "Commute", "?", "", ":", "", ";", "Register", "Reg1", "=", "UseMI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "UseMI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "Register", "NewReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewUseOpc", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg1", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "SOImmValV1", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "UseMI", ".", "setDesc", "(", "get", "(", "NewUseOpc", ")", ")", ";", "UseMI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "NewReg"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo116", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38876, "Length": 381, "Cover_Rate": 0.3931888544891641} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "FoldImmediate", "(", "MachineInstr", "&", "UseMI", ",", "MachineInstr", "&", "DefMI", ",", "Register", "Reg", ",", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "unsigned", "DefOpc", "=", "DefMI", ".", "getOpcode", "(", ")", ";", "if", "(", "DefOpc", "!=", "", "&&", "DefOpc", "!=", "", ")", "return", "false", ";", "if", "(", "!", "DefMI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "DefMCID", "=", "DefMI", ".", "getDesc", "(", ")", ";", "if", "(", "DefMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "DefMCID", ".", "getNumOperands", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "DefMI", ".", "getOperand", "(", "NumOps", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "UseMCID", "=", "UseMI", ".", "getDesc", "(", ")", ";", "if", "(", "UseMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "UseMCID", ".", "getNumOperands", "(", ")", ";", "if", "(", "UseMI", ".", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "unsigned", "UseOpc", "=", "UseMI", ".", "getOpcode", "(", ")", ";", "unsigned", "NewUseOpc", "=", "", ";", "uint32_t", "ImmVal", "=", "(", "uint32_t", ")", "DefMI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "uint32_t", "SOImmValV1", "=", "", ",", "SOImmValV2", "=", "", ";", "bool", "Commute", "=", "false", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Commute", "=", "UseMI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo116", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38877, "Length": 295, "Cover_Rate": 0.304437564499484} {"Template_token": ["", "if", "(", "MI", ".", "isDebugInstr", "(", ")", "||", "MI", ".", "isIndirectDebugValue", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Invisible", ";", "if", "(", "MI", ".", "isKill", "(", ")", "||", "MI", ".", "isImplicitDef", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Invisible", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "MIFlags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "MIFlags", "&", "", ")", "==", "", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "{", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "getParent", "(", ")", "->", "succ_empty", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "Function", "*", "Callee", "=", "nullptr", ";", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isGlobal", "(", ")", ")", "{", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "MOP", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "}", "}", "if", "(", "Callee", "&&", "(", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "auto", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "LegalTerminator", ";", "if", "(", "!", "Callee", ")"], "ground_truth": ["return", "UnknownCallOutlineType", ";"], "File": "ARMBaseInstrInfo116", "Func": "getOutliningType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38878, "Length": 452, "Cover_Rate": 0.5728770595690748} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "BaseInstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "Candidate", "&", "C", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "MachineBasicBlock", "::", "iterator", "CallPt", ";", "unsigned", "Opc", ";", "bool", "isThumb", "=", "Subtarget", ".", "isThumb", "(", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "Opc", "=", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "MIB", ")", ";", "return", "It", ";", "}", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "CallMIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "isThumb", ")", "CallMIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CallMIB", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "return", "It", ";", "}", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "unsigned", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "Reg", ",", "", ",", "true", ")", ";", "CallPt", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "", ",", "Reg", ",", "true", ")", ";", "It", "--", ";", "return", "CallPt", ";", "}", "saveLROnStack", "(", "MBB", ",", "It", ")"], "ground_truth": [";"], "File": "ARMBaseInstrInfo116", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38879, "Length": 308, "Cover_Rate": 0.8774928774928775} {"Template_token": ["", "const", "auto", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", "."], "ground_truth": ["getReg", "(", ")", "==", "BaseReg", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo116", "Func": "isLDMBaseRegInList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38880, "Length": 31, "Cover_Rate": 0.36470588235294116} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Align", "Alignment", "=", "MFI", ".", "getObjectAlign", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Alignment", ")", ";", "switch", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ")", "{", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", ";", "if", "(", "Subtarget", ".", "hasV5TEOps", "(", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMBaseInstrInfo116", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38881, "Length": 474, "Cover_Rate": 0.30859375} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "!", "Subtarget", ".", "isThumb", "(", ")", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ")", ".", "add"], "ground_truth": ["(", "predOps", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo116", "Func": "restoreLRFromStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38882, "Length": 74, "Cover_Rate": 0.6324786324786325} {"Template_token": ["", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "Next", "=", "&", "MI", ";", "++", "Next", ";", "Register", "SrcReg", ",", "SrcReg2", ";", "int", "CmpMask", ",", "CmpValue", ";", "bool", "IsThumb1", ";", "if", "(", "Next", "!=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", "&&", "analyzeCompare", "(", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpMask", ",", "CmpValue", ")", "&&", "isRedundantFlagInstr", "(", "&", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "MI", ",", "IsThumb1", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo116", "Func": "shouldSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38883, "Length": 86, "Cover_Rate": 0.8686868686868687} {"Template_token": ["", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "Next", "=", "&", "MI", ";", "++", "Next", ";", "Register", "SrcReg", ",", "SrcReg2", ";", "int", "CmpMask", ",", "CmpValue", ";", "bool", "IsThumb1"], "ground_truth": [";"], "File": "ARMBaseInstrInfo116", "Func": "shouldSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38884, "Length": 34, "Cover_Rate": 0.3434343434343434} {"Template_token": ["", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "Subtarget", ".", "hasV6Ops", "(", ")", ")", "{", "if", "(", "!", "", ".", "contains", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "!", "", ".", "contains", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI"], "ground_truth": [".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMBaseInstrInfo116", "Func": "verifyInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38885, "Length": 92, "Cover_Rate": 0.3357664233576642} {"Template_token": ["", "if", "(", "!", "MLxEntryMap", ".", "insert", "(", "std", "::", "make_pair", "(", "_MLxTable", "[", "i", "]", ".", "MLxOpc", ",", "i", ")", ")", ".", "second", ")", "assert", "(", "false", "&&", "", ")", ";", "MLxHazardOpcodes", ".", "insert", "(", "_MLxTable", "[", "i", "]", ".", "AddSubOpc"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo11", "Func": "ARMBaseInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38886, "Length": 43, "Cover_Rate": 0.41346153846153844} {"Template_token": ["", "bool", "GPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "GPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "GPRDest", "&&", "GPRSrc", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ")", ";", "return", ";", "}", "bool", "SPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", ";", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get"], "ground_truth": ["(", "Opc", ")", ",", "DestReg", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38887, "Length": 206, "Cover_Rate": 0.6912751677852349} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TID", ".", "getImplicitDefs", "(", ")", "&&", "!", "TID", ".", "hasOptionalDef", "(", ")", ")", "return", "false", ";", "bool", "Found", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "Found", "="], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo11", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38888, "Length": 98, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "bool", "Found", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "=="], "ground_truth": ["", ")", "{"], "File": "ARMBaseInstrInfo11", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38889, "Length": 57, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "if", "(", "!", "Node", "->", "isMachineOpcode", "(", ")", ")", "return", "", ";", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "return", "", ";", "unsigned", "Opcode", "=", "Node", "->", "getMachineOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "ItinData", "->", "getStageLatency", "(", "get", "(", "Opcode", ")", ".", "getSchedClass", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMBaseInstrInfo11", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38890, "Length": 69, "Cover_Rate": 0.7040816326530612} {"Template_token": ["", "}", "break", ";", "}", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "", ")", "?", "", ":", "(", "(", "Opc", "==", "", ")", "?", "", ":", "", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "", ":", "", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "", "&&", "(", "NumEntries", "&", "", ")", ")", "++", "NumEntries", ";", "return", "NumEntries", "*", "EntrySize"], "ground_truth": ["+", "InstSize", ";"], "File": "ARMBaseInstrInfo11", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38891, "Length": 282, "Cover_Rate": 0.5310734463276836} {"Template_token": ["", "DefCycle", "=", "RegNo", "/", "", ";", "if", "(", "DefCycle", "<", "", ")", "DefCycle", "=", "", ";", "DefCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "", ")", ";", "if", "(", "(", "RegNo", "%", "", ")", "||", "DefAlign", "<", "", ")", "++", "DefCycle", ";", "DefCycle", "+=", "", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "", ";", "}", "return", "DefCycle"], "ground_truth": [";"], "File": "ARMBaseInstrInfo11", "Func": "getLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38892, "Length": 71, "Cover_Rate": 0.4863013698630137} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "", ")", "+", "(", "NumRegs", "%", "", ")", "+", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "if", "(", "NumRegs", "<", "", ")", "return", "", ";", "UOps", "=", "(", "NumRegs", "/", "", ")", ";", "if", "(", "NumRegs", "%", "", ")", "++", "UOps", ";", "return", "UOps", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "UOps", "=", "(", "NumRegs"], "ground_truth": ["/", "", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38893, "Length": 224, "Cover_Rate": 0.4357976653696498} {"Template_token": ["", "if", "(", "isZeroCost", "(", "DefTID", ".", "Opcode", ")", ")", "return", "", ";", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "return", "DefTID", ".", "mayLoad", "(", ")", "?", "", ":", "", ";", "if", "(", "!", "UseNode", "->", "isMachineOpcode", "(", ")", ")", "{", "int", "Latency", "=", "ItinData", "->", "getOperandCycle", "(", "DefTID", ".", "getSchedClass", "(", ")", ",", "DefIdx", ")", ";", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "return", "Latency", "<=", "", "?", "", ":", "Latency", "-", "", ";", "else", "return", "Latency", "<=", "", "?", "", ":", "Latency", "-", "", ";", "}", "const", "TargetInstrDesc", "&", "UseTID", "=", "get", "(", "UseNode", "->", "getMachineOpcode", "(", ")", ")", ";", "const", "MachineSDNode", "*", "DefMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "DefNode", ")", ";", "unsigned", "DefAlign", "=", "!", "DefMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "DefMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "const", "MachineSDNode", "*", "UseMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "UseNode", ")", ";", "unsigned", "UseAlign", "=", "!", "UseMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "UseMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefTID", ",", "DefIdx", ",", "DefAlign", ",", "UseTID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", ">", "", "&&", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA9", "(", ")", ")", ")", "{", "switch", "(", "DefTID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "", "||", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo11", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38894, "Length": 302, "Cover_Rate": 0.7173396674584323} {"Template_token": ["", "int", "BaseInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "SDNode", "*", "DefNode", ",", "unsigned", "DefIdx", ",", "SDNode", "*", "UseNode", ",", "unsigned", "UseIdx", ")", "const", "{", "if", "(", "!", "DefNode", "->", "isMachineOpcode", "(", ")", ")", "return", "", ";", "const", "TargetInstrDesc", "&", "DefTID", "=", "get", "(", "DefNode", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "isZeroCost", "(", "DefTID", ".", "Opcode", ")", ")", "return", "", ";", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "return", "DefTID", ".", "mayLoad", "(", ")", "?", "", ":", "", ";", "if", "(", "!", "UseNode", "->", "isMachineOpcode", "(", ")", ")", "{", "int", "Latency", "=", "ItinData", "->", "getOperandCycle", "(", "DefTID", ".", "getSchedClass", "(", ")", ",", "DefIdx", ")", ";", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "return", "Latency", "<=", "", "?", "", ":", "Latency", "-", "", ";", "else", "return", "Latency", "<=", "", "?", "", ":", "Latency", "-", "", ";", "}", "const", "TargetInstrDesc", "&", "UseTID", "=", "get", "(", "UseNode", "->", "getMachineOpcode", "(", ")", ")", ";", "const", "MachineSDNode", "*", "DefMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "DefNode", ")", ";", "unsigned", "DefAlign", "=", "!", "DefMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "DefMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "const", "MachineSDNode", "*", "UseMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "UseNode", ")", ";", "unsigned", "UseAlign", "=", "!", "UseMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "UseMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefTID", ",", "DefIdx", ",", "DefAlign", ",", "UseTID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", ">", "", "&&", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA9", "(", ")", ")", ")", "{", "switch", "(", "DefTID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "", "||", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "--", "Latency", ";", "break", ";", "}", "}", "}", "return", "Latency"], "ground_truth": [";"], "File": "ARMBaseInstrInfo11", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38895, "Length": 402, "Cover_Rate": 0.9548693586698337} {"Template_token": ["", "if", "(", "RegNo", "<=", "", ")", "return", "ItinData", "->", "getOperandCycle", "(", "UseClass", ",", "UseIdx", ")", ";", "int", "UseCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", ")", "{", "UseCycle", "=", "RegNo", "/", "", ";", "if", "(", "UseCycle", "<", "", ")", "UseCycle", "=", "", ";", "UseCycle", "+=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "UseCycle", "=", "(", "RegNo", "/", ""], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo11", "Func": "getSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38896, "Length": 67, "Cover_Rate": 0.4785714285714286} {"Template_token": ["", "int", "BaseInstrInfo", "::", "getVSTMUseCycle", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "TargetInstrDesc", "&", "UseTID", ",", "unsigned", "UseClass", ",", "unsigned", "UseIdx", ",", "unsigned", "UseAlign", ")", "const", "{", "int", "RegNo", "=", "(", "int", ")", "(", "UseIdx", "+", "", ")", "-", "UseTID", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "RegNo", "<=", "", ")", "return", "ItinData", "->", "getOperandCycle", "(", "UseClass", ",", "UseIdx", ")", ";", "int", "UseCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")"], "ground_truth": [")", "{"], "File": "ARMBaseInstrInfo11", "Func": "getVSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38897, "Length": 74, "Cover_Rate": 0.40217391304347827} {"Template_token": ["", "if", "(", "FBB", "==", "", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", "."], "ground_truth": ["getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38898, "Length": 122, "Cover_Rate": 0.43416370106761565} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "return", ""], "ground_truth": [";"], "File": "ARMBaseInstrInfo11", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38899, "Length": 297, "Cover_Rate": 0.8608695652173913} {"Template_token": ["", "if", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "return", "AFI", "->", "isThumb2Function", "(", ")", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo11", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38900, "Length": 45, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "NumCycles", "=="], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo11", "Func": "isProfitableToDupForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38901, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "const", "BranchProbability", "&", "Probability"], "ground_truth": [")", "const", "{"], "File": "ARMBaseInstrInfo11", "Func": "isProfitableToDupForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38902, "Length": 18, "Cover_Rate": 0.75} {"Template_token": ["", "if", "(", "CmpMask", "!=", "~", "", ")", "{", "if", "(", "!", "isSuitableForMask", "(", "MI", ",", "SrcReg", ",", "CmpMask", ",", "false", ")", ")", "{", "MI", "=", "", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "UI", "=", "MRI", "->", "use_begin", "(", "SrcReg", ")", ",", "UE", "=", "MRI", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", ")", "continue", ";", "MachineInstr", "*", "PotentialAND", "=", "&", "*", "UI", ";", "if", "(", "!", "isSuitableForMask", "(", "PotentialAND", ",", "SrcReg", ",", "CmpMask", ",", "true", ")", ")", "continue", ";", "MI", "=", "PotentialAND", ";", "break", ";", "}", "if", "(", "!", "MI", ")", "return", "false", ";", "}", "}", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "B", ")", "return", "false", ";", "--", "I", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMBaseInstrInfo11", "Func": "OptimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38903, "Length": 286, "Cover_Rate": 0.6941747572815534} {"Template_token": ["", "MachineBasicBlock", "::", "const_iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "B", ")", "return", "false", ";", "--", "I", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "CmpInstr", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo11", "Func": "OptimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38904, "Length": 185, "Cover_Rate": 0.44902912621359226} {"Template_token": ["", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "Orig", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "Orig", "->", "memoperands_begin", "(", ")", ",", "Orig"], "ground_truth": ["->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38905, "Length": 98, "Cover_Rate": 0.48514851485148514} {"Template_token": ["", "unsigned", "RotAmt", "=", "", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", ""], "ground_truth": [")", ")", "==", "", "&&", "", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38906, "Length": 324, "Cover_Rate": 0.4148527528809219} {"Template_token": ["", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "MI", "->", "getOperand", "(", "MI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "MI", ";", "}", "}", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ","], "ground_truth": ["OpIdx1", ",", "OpIdx2", ")", ";"], "File": "ARMBaseInstrInfo120", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38907, "Length": 46, "Cover_Rate": 0.32857142857142857} {"Template_token": ["", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", "||", "PredReg", "!=", "", ")", "return", "nullptr", ";", "MI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI"], "ground_truth": [",", "OpIdx1", ",", "OpIdx2", ")", ";"], "File": "ARMBaseInstrInfo120", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38908, "Length": 48, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "unsigned", "DefOpc", "=", "DefMI", "->", "getOpcode", "(", ")", ";", "if", "(", "DefOpc", "!=", "", "&&", "DefOpc", "!=", "", ")", "return", "false", ";", "if", "(", "!", "DefMI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "DefMCID", "=", "DefMI", "->", "getDesc", "(", ")", ";", "if", "(", "DefMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "DefMCID", ".", "getNumOperands", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "DefMI", "->", "getOperand", "(", "NumOps", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "UseMCID", "=", "UseMI", "->", "getDesc", "(", ")", ";", "if", "(", "UseMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "UseMCID", ".", "getNumOperands", "(", ")", ";", "if", "(", "UseMI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "unsigned", "UseOpc", "=", "UseMI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewUseOpc", "=", "", ";", "uint32_t", "ImmVal", "=", "(", "uint32_t", ")", "DefMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "uint32_t", "SOImmValV1", "=", "", ",", "SOImmValV2", "=", "", ";", "bool", "Commute", "=", "false", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Commute", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":"], "ground_truth": ["{"], "File": "ARMBaseInstrInfo120", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38909, "Length": 277, "Cover_Rate": 0.3169336384439359} {"Template_token": ["", "unsigned", "Class", "=", "Desc", ".", "getSchedClass", "(", ")", ";", "int", "ItinUOps", "=", "ItinData", "->", "getNumMicroOps", "(", "Class", ")", ";", "if", "(", "ItinUOps", ">=", "", ")", "{", "if", "(", "Subtarget", ".", "isSwift", "(", ")", "&&", "(", "Desc", ".", "mayLoad", "(", ")", "||", "Desc", ".", "mayStore", "(", ")", ")", ")", "return", "getNumMicroOpsSwiftLdSt", "(", "ItinData", ",", "MI", ")", ";", "return", "ItinUOps", ";", "}", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", ";", "return", "(", "NumRegs", "/", "", ")", "+", "(", "NumRegs", "%", "", ")", "+", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "NumRegs", "=", "MI", "->", "getNumOperands", "(", ")", "-", "Desc", ".", "getNumOperands", "(", ")", "+", "", ";", "if", "(", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "int", "UOps", "=", "", "+", "NumRegs", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMBaseInstrInfo120", "Func": "getNumMicroOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38910, "Length": 336, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "if", "(", "MI1", "->", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", "->", "getNumOperands", "(", ")", "!=", "MI1", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "unsigned", "Addr0", "=", "MI0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Addr1", "=", "MI1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1", ")", "{", "if", "(", "!", "MRI", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr0", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Addr1", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def0", "=", "MRI", "->", "getVRegDef", "(", "Addr0", ")", ";", "MachineInstr", "*", "Def1", "=", "MRI", "->", "getVRegDef", "(", "Addr1", ")", ";", "if", "(", "!", "produceSameValue", "(", "Def0", ",", "Def1", ",", "MRI", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "i", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO0", ".", "isIdenticalTo", "(", "MO1", ")", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMBaseInstrInfo120", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38911, "Length": 191, "Cover_Rate": 0.31833333333333336} {"Template_token": ["", "if", "(", "ImplicitSReg", "!=", "", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "Domain", "!=", "ExeNEON", ")", "break", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLane", "=", "", ",", "SrcLane", "=", "", ",", "DDst", ",", "DSrc", ";", "DDst", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "DstReg", ",", "DstLane", ")", ";", "DSrc", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "SrcReg", ",", "SrcLane", ")", ";", "unsigned", "ImplicitSReg", ";", "if", "(", "!", "getImplicitSPRUseForDPRUse", "(", "TRI", ",", "MI", ",", "DSrc", ",", "SrcLane", ",", "ImplicitSReg", ")", ")", "break", ";", "for", "(", "unsigned", "i", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", "-", "", ")", ";", "if", "(", "DSrc", "==", "DDst", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "DDst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DDst", ",", "getUndefRegState", "(", "!", "MI", "->", "readsRegister", "(", "DDst", ",", "TRI", ")", ")", ")", ".", "addImm", "(", "SrcLane", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "MachineInstrBuilder", "NewMIB", ";", "NewMIB", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DDst", ")", ";", "unsigned", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "bool", "CurUndef", "=", "!", "MI", "->", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "CurReg", "=", "SrcLane", "==", "", "&&", "DstLane", "==", "", "?", "DSrc", ":", "DDst", ";", "CurUndef", "=", "!", "MI", "->", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "NewMIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "NewMIB", ")", ";", "if", "(", "SrcLane", "==", "DstLane", ")", "NewMIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "DDst", ",", "RegState"], "ground_truth": ["::", "Define", ")", ";"], "File": "ARMBaseInstrInfo120", "Func": "setExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38912, "Length": 403, "Cover_Rate": 0.37074517019319225} {"Template_token": ["", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "if", "(", "!", "isPredicable", "(", "*", "MI", ")", ")", "return", "nullptr", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "nullptr", ";", "}", "bool", "DontMoveAcrossStores", "=", "true", ";", "if", "(", "!", "MI", "->", "isSafeToMove", "(", "nullptr", ",", "DontMoveAcrossStores", ")", ")", "return", "nullptr", ";", "return"], "ground_truth": ["MI", ";"], "File": "ARMBaseInstrInfo123", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38913, "Length": 158, "Cover_Rate": 0.728110599078341} {"Template_token": ["", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "Spacing", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "!", "Subtarget", ".", "hasFP64", "(", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "SrcReg", "==", "", ")", "{", "copyFromCPSR", "(", "MBB", ",", "I", ",", "DestReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "", ")", "{", "copyToCPSR", "(", "MBB", ",", "I", ",", "SrcReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "else", "if", "(", "SrcReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "DestReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "else", "if", "(", "SrcReg", "==", "", ")", "{", "assert", "(", "", ".", "contains", "(", "DestReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "assert", "(", "Opc", "&&", "", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "Register", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo123", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38914, "Length": 432, "Cover_Rate": 0.33384853168469864} {"Template_token": ["", "void", "BaseInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "bool", "GPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "GPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "GPRDest", "&&", "GPRSrc", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "return", ";", "}", "bool", "SPRDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "Subtarget", ".", "hasFP64", "(", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Subtarget", ".", "hasNEON", "(", ")", "?", "", ":", "", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "addUnpredicatedMveVpredROp", "(", "MIB", ",", "DestReg", ")", ";", "else", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "", ";", "unsigned", "SubRegs", "=", "", ";", "int", "Spacing", "=", "", ";", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "hasNEON", "(", ")", "?", "", ":", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "Subtarget", ".", "hasNEON", "(", ")", "?", "", ":", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "", ";", "BeginIdx", "=", "", ";", "SubRegs", "=", "", ";", "}", "else", "if", "(", "", ".", "contains", "(", "DestReg", ","], "ground_truth": ["SrcReg", ")", ")", "{"], "File": "ARMBaseInstrInfo123", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38915, "Length": 436, "Cover_Rate": 0.3369397217928903} {"Template_token": ["", "while", "(", "CmpMI", "!=", "Br", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "if", "(", "CmpMI", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "}", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Register", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")"], "ground_truth": [".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo123", "Func": "findCMPToFoldIntoCBZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38916, "Length": 80, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "else", "if", "(", "", "(", "-", "ImmVal", ")", ")", "{", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "UseOpc", "==", "", "&&", "Commute", ")", "return", "false", ";", "if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "else", "if", "(", "", "(", "-", "ImmVal", ")", ")", "{", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "}", "}", "}", "unsigned", "OpIdx", "=", "Commute", "?", "", ":", "", ";", "Register", "Reg1", "=", "UseMI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "UseMI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "("], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo123", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38917, "Length": 329, "Cover_Rate": 0.3751425313568985} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Val", "<=", "", "||", "", "(", "Val", ")", "!=", "-", "", "||", "", "(", "~", "Val", ")", "!=", "-", "", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "~", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "ForCodesize", "?", "", ":", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "return", "ForCodesize", "?", "", ":", "", ";", "return", "ForCodesize", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo126", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38918, "Length": 195, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "extraSizeToPredicateInstructions", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "NumInsts", ")", "const", "{", "return", "Subtarget", ".", "isThumb2", "(", ")", "?", "divideCeil", "(", "NumInsts", ",", "", ")"], "ground_truth": ["*", "", ":", "", ";"], "File": "ARMBaseInstrInfo126", "Func": "extraSizeToPredicateInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38919, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "int", "Threshold", "=", "", "+", "Adj", ";", "return", "Latency", "<=", "Threshold", "?", "", ":", "Latency", "-", "Adj", ";", "}", "const", "MCInstrDesc", "&", "UseMCID", "=", "get", "(", "UseNode", "->", "getMachineOpcode", "(", ")", ")", ";", "auto", "*", "DefMN", "=", "cast", "<", "MachineSDNode", ">", "(", "DefNode", ")", ";", "unsigned", "DefAlign", "=", "!", "DefMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "DefMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "auto", "*", "UseMN", "=", "cast", "<", "MachineSDNode", ">", "(", "UseNode", ")", ";", "unsigned", "UseAlign", "=", "!", "UseMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "UseMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefMCID", ",", "DefIdx", ",", "DefAlign", ",", "UseMCID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", ">", "", "&&", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isCortexA7", "(", ")", ")", ")", "{", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "", "||", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "--", "Latency", ";", "break", ";", "}", "}", "}", "else", "if", "(", "DefIdx", "==", "", "&&", "Latency", ">", "", "&&", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "", "||", "(", "(", "ShImm", "==", "", "||", "ShImm", "==", "", "||", "ShImm", "==", "", ")", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "Latency", "-=", "", ";", "else", "if", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Latency", "-=", "", ";", "break", ";", "}", "}", "if", "(", "DefAlign", "<", "", "&&", "Subtarget", ".", "checkVLDnAccessAlignment", "(", ")", ")", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo126", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38920, "Length": 469, "Cover_Rate": 0.33668341708542715} {"Template_token": ["", "}", "}", "MachineBasicBlock", "::", "iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "B", ")", "return", "false", ";", "MachineInstr", "*", "SubAdd", "=", "nullptr", ";", "if", "(", "SrcReg2", "!=", "", ")", "MI", "=", "nullptr", ";", "else", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", ".", "getParent", "(", ")", "||", "CmpValue", "!=", "", ")", "{", "if", "(", "CmpInstr", ".", "getOpcode", "(", ")", "==", "", "||", "CmpInstr", ".", "getOpcode", "(", ")", "==", "", "||", "CmpInstr", ".", "getOpcode", "(", ")", "==", "", ")", "MI", "=", "nullptr", ";", "else", "return", "false", ";", "}", "bool", "IsThumb1", "=", "false", ";", "if", "(", "MI", "&&", "!", "isOptimizeCompareCandidate", "(", "MI", ",", "IsThumb1", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "if", "(", "MI", "&&", "IsThumb1", ")", "{", "--", "I", ";", "if", "(", "I", "!=", "E", "&&", "!", "MI", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "{", "bool", "CanReorder", "=", "true", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "CanReorder", "=", "false", ";", "break", ";", "}", "}", "if", "(", "CanReorder", ")", "{", "MI", "=", "MI", "->", "removeFromParent", "(", ")", ";", "E", "=", "CmpInstr", ";", "CmpInstr", ".", "getParent", "(", ")", "->", "insert", "(", "E", ",", "MI", ")", ";", "}", "}", "I", "=", "CmpInstr", ";", "E", "=", "MI", ";", "}", "bool", "SubAddIsThumb1", "=", "false", ";", "do", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "--", "I", ";", "if", "(", "isRedundantFlagInstr", "(", "&", "CmpInstr", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "Instr", ",", "SubAddIsThumb1", ")", ")", "{", "SubAdd", "=", "&", "*", "I", ";", "break", ";", "}", "if", "(", "I", "==", "E", ")", "break", ";", "if", "(", "Instr", ".", "modifiesRegister", "(", "", ",", "TRI", ")", "||", "Instr", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "I", "==", "B", ")", "{", "return", "false", ";", "}", "}", "while", "(", "true", ")", ";", "if", "(", "!", "MI", "&&", "!", "SubAdd", ")", "return", "false", ";", "if", "(", "SubAdd", ")", "{", "MI", "=", "SubAdd", ";", "IsThumb1", "=", "SubAddIsThumb1", ";", "}", "if", "(", "isPredicated", "(", "*", "MI", ")", ")", "return", "false", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++"], "ground_truth": ["IO", ")", "{"], "File": "ARMBaseInstrInfo126", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38921, "Length": 449, "Cover_Rate": 0.34968847352024923} {"Template_token": ["", "unsigned", "FuncOp", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "Opc", "=", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", "?", "isThumb", "?", "", ":", "", ":", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";", "if", "(", "isThumb", "&&", "!", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Subtarget", ".", "getReturnOpcode", "(", ")", ")", ")", ".", "add", "(", "predOps", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMBaseInstrInfo127", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38922, "Length": 143, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "outliner", "::", "OutlinedFunction", "BaseInstrInfo", "::", "getOutliningCandidateInfo", "(", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "&", "RepeatedSequenceLocs", ")", "const", "{", "outliner", "::", "Candidate", "&", "FirstCand", "=", "RepeatedSequenceLocs", "[", "", "]", ";", "unsigned", "SequenceSize", "=", "std", "::", "accumulate", "(", "FirstCand", ".", "front", "(", ")", ",", "std", "::", "next", "(", "FirstCand", ".", "back", "(", ")", ")", ",", "", ",", "[", "this", "]", "(", "unsigned", "Sum", ",", "const", "MachineInstr", "&", "MI", ")", "{", "return", "Sum", "+", "getInstSizeInBytes", "(", "MI", ")", ";", "}", ")", ";", "unsigned", "FlagsSetInAll", "=", "", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "std", "::", "for_each", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "[", "&", "FlagsSetInAll", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "FlagsSetInAll", "&=", "C", ".", "Flags", ";", "}", ")", ";", "auto", "CantGuaranteeValueAcrossCall", "=", "[", "&", "TRI", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "if", "(", "C", ".", "Flags", "&", "UnsafeRegsDead", ")", "return", "false", ";", "C", ".", "initLRU", "(", "TRI", ")", ";", "LiveRegUnits", "LRU", "=", "C", ".", "LRU", ";", "return", "(", "!", "LRU", ".", "available", "(", "", ")", "||", "!", "LRU", ".", "available", "(", "", ")", ")", ";", "}", ";", "if", "(", "!", "(", "FlagsSetInAll", "&", "UnsafeRegsDead", ")", ")", "{", "RepeatedSequenceLocs", ".", "erase", "(", "std", "::", "remove_if", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "CantGuaranteeValueAcrossCall", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ")", ";", "if", "(", "RepeatedSequenceLocs", ".", "size", "(", ")", "<", "", ")", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "}", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "OutlinerCosts", "Costs", "(", "Subtarget", ")", ";", "unsigned", "FrameID", "=", "", ";", "unsigned", "NumBytesToCreateFrame", "=", "", ";", "if", "(", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameTailCall", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", ".", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameThunk", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "Costs", ".", "CallThunk", ")", ";", "}", "else", "{", "unsigned", "NumBytesNoStackCalls", "=", "", ";", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "CandidatesWithoutStackFixups", ";", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "{", "C", ".", "initLRU", "(", "TRI", ")", ";", "if", "(", "C", ".", "LRU", ".", "available", "(", "", ")", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesNoStackCalls", "+=", "Costs"], "ground_truth": [".", "CallNoLRSave", ";"], "File": "ARMBaseInstrInfo127", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38923, "Length": 456, "Cover_Rate": 0.8014059753954306} {"Template_token": ["", "}", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "CallMIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "isThumb", ")", "CallMIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CallMIB", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "unsigned", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "", ")"], "ground_truth": [")", "MBB", ".", "addLiveIn", "(", "", ")", ";"], "File": "ARMBaseInstrInfo127", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38924, "Length": 99, "Cover_Rate": 0.3046153846153846} {"Template_token": ["", "auto", "IsNonTailCall", "=", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", ";", "}", ";", "if", "(", "llvm", "::", "any_of", "(", "MBB", ".", "instrs", "(", ")", ",", "IsNonTailCall", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Et", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerTailCall", "||", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerThunk", ")", "Et", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "", ")", ")", "MBB", ".", "addLiveIn", "(", "", ")", ";", "bool", "Auth", "=", "OF", ".", "Candidates", ".", "front", "(", ")", ".", "getMF", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "shouldSignReturnAddress", "(", "true", ")", ";", "saveLROnStack", "(", "MBB", ",", "It", ",", "true", ",", "Auth", ")", ";", "assert", "(", "OF", ".", "FrameConstructionID", "!="], "ground_truth": ["MachineOutlinerDefault", "&&", "", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38925, "Length": 158, "Cover_Rate": 0.3674418604651163} {"Template_token": ["", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "if", "(", "!", "isPredicable", "(", "*", "MI", ")", ")", "return", "nullptr", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ",", "", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead"], "ground_truth": ["(", ")", ")", "return", "nullptr", ";"], "File": "ARMBaseInstrInfo128", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38926, "Length": 144, "Cover_Rate": 0.7128712871287128} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "bool", "ClobbersCPSR", "=", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ";", "bool", "IsCPSR", "=", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "("], "ground_truth": [")", "==", "", ";"], "File": "ARMBaseInstrInfo128", "Func": "ClobbersPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38927, "Length": 53, "Cover_Rate": 0.37857142857142856} {"Template_token": ["", "}", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "bool", "IsIndirect", "=", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ";", "unsigned", "TargetFlags", "=", "", ";", "if", "(", "Subtarget", ".", "isTargetMachO", "(", ")", ")", "{", "TargetFlags", "|=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetCOFF", "(", ")", ")", "{", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "TargetFlags", "|=", "", ";", "else", "if", "(", "IsIndirect", ")", "TargetFlags", "|=", "", ";", "}", "else", "if", "(", "Subtarget", ".", "isGVInGOT", "(", "GV", ")", ")", "{", "TargetFlags", "|=", "", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TargetFlags", ")", ";", "if", "(", "IsIndirect", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm"], "ground_truth": ["(", "", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38928, "Length": 169, "Cover_Rate": 0.30124777183600715} {"Template_token": ["", "Register", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", ".", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", ".", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState"], "ground_truth": ["::", "Implicit", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38929, "Length": 238, "Cover_Rate": 0.5804878048780487} {"Template_token": ["", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "return", "It", ";", "}", "const", "FunctionInfo", "&", "AFI", "=", "*", "C", ".", "getMF", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "unsigned", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "Reg", ",", "", ",", "true", ")", ";", "if", "(", "!", "AFI", ".", "isLRSpilled", "(", ")", ")", "emitCFIForLRSaveToReg", "(", "MBB", ",", "It", ",", "Reg", ")", ";", "CallPt", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "", ",", "Reg", ",", "true", ")", ";", "if", "(", "!", "AFI", ".", "isLRSpilled", "(", ")", ")", "emitCFIForLRRestoreFromReg", "("], "ground_truth": ["MBB", ",", "It", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38930, "Length": 154, "Cover_Rate": 0.3347826086956522} {"Template_token": ["", "if", "(", "CFn", ".", "hasFnAttribute", "(", "", ")", ")", "F", ".", "addFnAttr", "(", "CFn", ".", "getFnAttribute", "(", "", ")", ")", ";", "GenInstrInfo", "::", "mergeOutliningCandidateAttributes", "(", "F", ",", "Candidates"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo128", "Func": "mergeOutliningCandidateAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38931, "Length": 30, "Cover_Rate": 0.375} {"Template_token": ["", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "MachineOperand", "TrueReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "FalseClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "TrueClass", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "FalseClass", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "TrueClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "add", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "NewMI", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "FalseReg", ".", "setImplicit"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38932, "Length": 303, "Cover_Rate": 0.6544276457883369} {"Template_token": ["", "MachineInstr", "*", "BaseInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "SeenMIs", ",", "bool", "PreferFalse", ")", "const", "{", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "MachineOperand", "TrueReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "FalseClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "TrueClass", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "FalseClass", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "TrueClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "add", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "NewMI", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "add", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "SeenMIs", ".", "insert", "(", "NewMI", ")", ";", "SeenMIs", ".", "erase", "(", "DefMI", ")", ";", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MI", "."], "ground_truth": ["getParent", "(", ")", ")", "NewMI", "->", "clearKillInfo", "(", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38933, "Length": 445, "Cover_Rate": 0.9611231101511879} {"Template_token": ["", "if", "(", "MI0", ".", "getNumOperands", "(", ")", "!=", "MI1", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO0", "=", "MI0", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", ".", "getOperand", "(", "", ")", ";", "if", "(", "MO0", ".", "getOffset", "(", ")", "!=", "MO1", ".", "getOffset", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "MO0", ".", "getGlobal", "(", ")", "==", "MO1", ".", "getGlobal", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI0", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "int", "CPI0", "=", "MO0", ".", "getIndex", "(", ")", ";", "int", "CPI1", "=", "MO1", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE0", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI0", "]", ";", "const", "MachineConstantPoolEntry", "&", "MCPE1", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI1", "]", ";", "bool", "isCP0", "=", "MCPE0", ".", "isMachineConstantPoolEntry", "(", ")", ";", "bool", "isCP1", "=", "MCPE1", ".", "isMachineConstantPoolEntry", "(", ")", ";", "if", "(", "isCP0", "&&", "isCP1", ")", "{", "ConstantPoolValue", "*", "ACPV0", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE0", ".", "Val", ".", "MachineCPVal", ")", ";", "ConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";", "return", "ACPV0", "->", "hasSameValue", "(", "ACPV1", ")", ";", "}", "else", "if", "(", "!", "isCP0", "&&", "!", "isCP1", ")", "{", "return", "MCPE0", ".", "Val", ".", "ConstVal", "==", "MCPE1", ".", "Val", ".", "ConstVal", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "MI1", ".", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", ".", "getNumOperands", "(", ")", "!=", "MI1", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "Register", "Addr0", "=", "MI0", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Addr1", "=", "MI1", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Addr0", "!=", "Addr1"], "ground_truth": [")", "{"], "File": "ARMBaseInstrInfo128", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38934, "Length": 342, "Cover_Rate": 0.5579119086460033} {"Template_token": ["", "}", "else", "{", "unsigned", "Opc", "=", "Subtarget", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "!", "Subtarget", ".", "isThumb", "(", ")", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "CFI", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addCFIIndex", "(", "StackPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "int64_t", "LRPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRestore"], "ground_truth": ["(", "nullptr", ",", "DwarfLR", ")", ")", ";"], "File": "ARMBaseInstrInfo128", "Func": "restoreLRFromStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38935, "Length": 199, "Cover_Rate": 0.42795698924731185} {"Template_token": ["", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "", ":", "", ")", "!=", "", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "", ":", "", ";", "unsigned", "RegsNeeded", ";", "const", "TargetRegisterClass", "*", "RegClass", ";", "if", "(", "IsVFPPushPop", ")", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "CurRegEnc", "=", "FirstRegEnc", "-", "", ";", "CurRegEnc", ">=", "", "&&", "RegsNeeded", ";", "--", "CurRegEnc", ")", "{", "unsigned", "CurReg", "=", "RegClass", "->", "getRegister", "(", "CurRegEnc", ")", ";", "if", "(", "IsT1PushPop", "&&", "CurRegEnc", ">", "TRI", "->", "getEncodingValue", "(", "", ")", ")", "continue", ";", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "MI", "->", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "CurReg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "if", "(", "IsVFPPushPop", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseInstrInfo128", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38936, "Length": 339, "Cover_Rate": 0.5916230366492147} {"Template_token": ["", "int", "Sign", "=", "", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", ")", "Sign", "=", "-", "", ";", "else", "if", "(", "Opcode", "!=", "", ")", "return", "None", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "None", ";", "Offset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Sign", ";", "return", "DestSourcePair", "{", "MI", ".", "getOperand", "(", "", ")", ",", "MI", ".", "getOperand"], "ground_truth": ["(", "", ")", "}", ";"], "File": "ARMBaseInstrInfo129", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38937, "Length": 109, "Cover_Rate": 0.8195488721804511} {"Template_token": ["", "if", "(", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameTailCall", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", ".", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameThunk", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "Costs", ".", "CallThunk", ")", ";", "}", "else", "{", "unsigned", "NumBytesNoStackCalls", "=", "", ";", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "CandidatesWithoutStackFixups", ";", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "{", "C", ".", "initLRU", "(", "TRI", ")", ";", "const", "auto", "Last", "=", "C", ".", "getMBB", "(", ")", "->", "rbegin", "(", ")", ";", "const", "bool", "LRIsAvailable", "=", "C", ".", "getMBB", "(", ")", "->", "isReturnBlock", "(", ")", "&&", "!", "Last", "->", "isCall", "(", ")", "?", "isLRAvailable", "(", "TRI", ",", "Last", ",", "(", "MachineBasicBlock", "::", "reverse_iterator", ")", "C", ".", "front", "(", ")", ")", ":", "C", ".", "LRU", ".", "available", "(", "", ")", ";", "if", "(", "LRIsAvailable", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallNoLRSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerNoLRSave", ",", "Costs", ".", "CallNoLRSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "findRegisterToSaveLRTo", "(", "C", ")", ")", "{", "FrameID", "=", "MachineOutlinerRegSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallRegSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerRegSave", ",", "Costs", ".", "CallRegSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "C", ".", "UsedInSequence", ".", "available", "(", "", ")", ")", "{", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallDefault", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerDefault", ",", "Costs", ".", "CallDefault", ")", ";", "SetCandidateCallInfo", "(", "MachineOutlinerDefault", ",", "Costs", ".", "CallDefault", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "return", "outliner", "::", "OutlinedFunction"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo12", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38938, "Length": 304, "Cover_Rate": 0.40860215053763443} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "--", "I", ";", "}", "MachineInstr", "*", "LastInst", "=", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "isIndirectBranchOpcode", "(", "LastOpc", ")", ")", "return", "true", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "I", ")", ")", "return", "false", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "{", "if", "(", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isCondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "*", "SecondLastInst", "=", "I", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "AllowModify", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "while", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")"], "ground_truth": [")", "{"], "File": "ARMBaseInstrInfo130", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38939, "Length": 182, "Cover_Rate": 0.3691683569979716} {"Template_token": ["", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", "."], "ground_truth": ["addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "ARMBaseInstrInfo132", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38940, "Length": 456, "Cover_Rate": 0.5371024734982333} {"Template_token": ["", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", ""], "ground_truth": [",", "", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo132", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38941, "Length": 448, "Cover_Rate": 0.5346062052505967} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo13", "Func": "getTailPredVectorWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38942, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMBaseInstrInfo13", "Func": "getTailPredVectorWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38943, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "static", "inline", "bool", "isLoopStart", "(", "MachineInstr", "&", "MI"], "ground_truth": [")", "{"], "File": "ARMBaseInstrInfo13", "Func": "isLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38944, "Length": 10, "Cover_Rate": 0.3125} {"Template_token": ["", "return", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode"], "ground_truth": ["(", ")", "==", "", ";"], "File": "ARMBaseInstrInfo13", "Func": "isLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38945, "Length": 17, "Cover_Rate": 0.53125} {"Template_token": ["", "static", "inline", "bool", "isVCTP", "(", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo13", "Func": "isVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38946, "Length": 42, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "if", "(", "!", "MI", ")", "return", "NULL", ";", "MI", "->", "getOperand", "(", "MI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "MI", ";", "}", "}", "return", "TargetInstrInfoImpl", "::", "commuteInstruction", "("], "ground_truth": ["MI", ",", "NewMI", ")", ";"], "File": "ARMBaseInstrInfo14", "Func": "commuteInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38947, "Length": 42, "Cover_Rate": 0.336} {"Template_token": ["", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "", ";", "unsigned", "SubRegs", "=", "", ";", "int", "Spacing", "=", "", ";", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "else", "if", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "", ",", "BeginIdx", "=", "", ",", "SubRegs", "=", "", ",", "Spacing", "=", "", ";", "assert", "(", "Opc", "&&", "", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*"], "ground_truth": ["Spacing", ")", ";"], "File": "ARMBaseInstrInfo14", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38948, "Length": 410, "Cover_Rate": 0.5473965287049399} {"Template_token": ["", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "if", "(", "I", "->", "isReturn", "(", ")", ")", "{", "CantAnalyze", "=", "true", ";", "}", "else", "{", "return", "true", ";", "}", "if", "(", "!", "isPredicated", "(", "*", "I", ")", "&&", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isIndirectBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "I", "->", "isReturn", "(", ")", ")", ")", "{", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "AllowModify", ")", "{", "MachineBasicBlock", "::", "iterator", "DI", "=", "std", "::", "next", "(", "I", ")", ";", "while", "(", "DI", "!=", "MBB", ".", "instr_end", "(", ")", ")", "{", "MachineInstr", "&", "InstToDelete", "=", "*", "DI", ";", "++", "DI", ";", "if", "(", "isSpeculationBarrierEndBBOpcode", "(", "InstToDelete", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "InstToDelete", ".", "eraseFromParent", "(", ")", ";", "}", "}", "}", "if", "(", "CantAnalyze"], "ground_truth": [")", "{"], "File": "ARMBaseInstrInfo15", "Func": "analyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38949, "Length": 154, "Cover_Rate": 0.3283582089552239} {"Template_token": ["", "bool", "isThumb", "=", "Subtarget", ".", "isThumb", "(", ")", ";", "unsigned", "FuncOp", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "Opc", "=", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", "?", "isThumb", "?", "", ":", "", ":", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";", "if", "(", "isThumb", "&&", "!", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "}", "auto", "IsNonTailCall", "=", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", ";", "}", ";", "if", "(", "llvm", "::", "any_of", "(", "MBB", ".", "instrs", "(", ")", ",", "IsNonTailCall", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Et", "=", "MBB", ".", "end"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo15", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38950, "Length": 183, "Cover_Rate": 0.4986376021798365} {"Template_token": ["", "unsigned", "Opc", "=", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", "?", "isThumb", "?", "", ":", "", ":", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";", "if", "(", "isThumb", "&&", "!", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "}", "auto", "IsNonTailCall", "=", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", "&&", "!", "MI", ".", "isReturn", "(", ")", ";", "}", ";", "if", "(", "llvm", "::", "any_of", "(", "MBB", ".", "instrs", "(", ")", ",", "IsNonTailCall", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Et", "=", "MBB", ".", "end"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo15", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38951, "Length": 165, "Cover_Rate": 0.44959128065395093} {"Template_token": ["", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "Opc", "=", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "MIB", ")", ";", "return", "It", ";", "}", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "CallMIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "isThumb", ")", "CallMIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CallMIB", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "return", "It"], "ground_truth": [";"], "File": "ARMBaseInstrInfo15", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38952, "Length": 168, "Cover_Rate": 0.3853211009174312} {"Template_token": ["", "--", "I", ";", "}", "if", "(", "!", "isUnpredicatedTerminator", "(", "I", ")", ")", "return", "false", ";", "MachineInstr", "*", "LastInst", "=", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "{", "if", "(", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isCondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "", ")", ")", ";", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMBaseInstrInfo16", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38953, "Length": 125, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "DebugLoc", "dl", ";", "FunctionInfo", "*", "AFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "BOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "int", "BccOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "assert", "(", "TBB", "&&", "", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "FBB", "=="], "ground_truth": ["", ")", "{"], "File": "ARMBaseInstrInfo16", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38954, "Length": 105, "Cover_Rate": 0.3736654804270463} {"Template_token": ["", "void", "BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "", ")", "RC", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC"], "ground_truth": ["==", "", ")", "{"], "File": "ARMBaseInstrInfo16", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38955, "Length": 184, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "", ")", "RC", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "RC", "==", "", "||", "RC", "==", "", ")", "&&", "", ")", ";", "if", "(", "Align", ">=", "", "&&", "(", "getRegisterInfo", "(", ")", ".", "canRealignStack", "("], "ground_truth": ["MF", ")", ")", ")", "{"], "File": "ARMBaseInstrInfo16", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38956, "Length": 291, "Cover_Rate": 0.6452328159645233} {"Template_token": ["", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "LDM", ",", "STM", ";", "if", "(", "isThumb1", "||", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "MachineOperand", "LDWb", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "add", "(", "LDWb", ")", ";", "}", "else", "{", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "if", "(", "isThumb1", "||", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "MachineOperand", "STWb", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "add", "(", "STWb", ")", ";", "}", "else", "{", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "MachineOperand", "LDBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", ".", "add", "(", "LDBase", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MachineOperand", "STBase", "(", "MI", "->", "getOperand", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMBaseInstrInfo17", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38957, "Length": 235, "Cover_Rate": 0.5119825708061002} {"Template_token": ["", "{", "MO_GOT", ",", "", "}", ",", "{", "MO_SBREL", ",", "", "}", ",", "{", "MO_DLLIMPORT", ",", "", "}", ",", "{", "MO_SECREL", ",", "", "}", ",", "{", "MO_NONLAZY", ",", "", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")"], "ground_truth": [";"], "File": "ARMBaseInstrInfo18", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38958, "Length": 37, "Cover_Rate": 0.47435897435897434} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Src", ",", "const", "MachineOperand", "*", "&", "Dest", ")", "const", "{", "if", "(", "!", "MI", ".", "isMoveReg", "(", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "Dest", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Src", "=", "&", "MI", ".", "getOperand", "(", ""], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo18", "Func": "isCopyInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38959, "Length": 88, "Cover_Rate": 0.9361702127659575} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Src", ",", "const", "MachineOperand", "*", "&", "Dest", ")", "const", "{", "if", "(", "!", "MI", ".", "isMoveReg", "(", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "Dest", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Src", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo18", "Func": "isCopyInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38960, "Length": 91, "Cover_Rate": 0.9680851063829787} {"Template_token": ["", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", "&&", "Imm", "%", "", "==", "", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", "&&", "Imm", "%", "", "==", "", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*"], "ground_truth": ["", ")", "-", "", ")", ";"], "File": "ARMBaseInstrInfo18", "Func": "isLegalAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38961, "Length": 142, "Cover_Rate": 0.5440613026819924} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "", ")", ";", "unsigned", "DReg", "=", "Reg", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "DReg", "=", "", "+", "(", "Reg", "-", "", ")", "/", "", ";", "assert", "(", "TRI", "->", "isSuperRegister", "(", "Reg", ",", "DReg", ")", "&&", "", ")", ";", "}", "assert", "(", "", ".", "contains", "(", "DReg", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DReg", ",", "TRI", ")", "&&", "", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DReg", ")", "."], "ground_truth": ["addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "breakPartialRegDependency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38962, "Length": 127, "Cover_Rate": 0.616504854368932} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "getKillRegState"], "ground_truth": ["(", "KillSrc", ")", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "copyFromCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38963, "Length": 62, "Cover_Rate": 0.5040650406504065} {"Template_token": ["", "if", "(", "Subtarget", ".", "isMClass", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "("], "ground_truth": ["", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "copyToCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38964, "Length": 56, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "const", "unsigned", "Mask", "=", "", ";", "return", "std", "::", "make_pair", "(", "TF", "&"], "ground_truth": ["Mask", ",", "TF", "&", "~", "Mask", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "decomposeMachineOperandsTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38965, "Length": 21, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "I", "->", "getOperand", "(", "", ")", ".", "setIndex", "(", "CPI", ")", ";", "I", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "PCLabelId", ")", ";", "break", ";", "}", "}", "if", "(", "!", "I", "->", "isBundledWithSucc", "(", ")", ")"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo1", "Func": "duplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38966, "Length": 90, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ",", "PCLabelId", ",", "", ",", "", ",", "ACPV", "->", "getModifier", "(", ")", ",", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", ";", "else", "if", "(", "ACPV", "->", "isExtSymbol", "(", ")", ")", "NewCPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38967, "Length": 150, "Cover_Rate": 0.47468354430379744} {"Template_token": ["", "if", "(", "NumBytes", "==", "", "&&", "DestReg", "!=", "BaseReg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "return", ";", "}", "bool", "isSub", "=", "NumBytes", "<", "", ";", "if", "(", "isSub", ")", "NumBytes", "=", "-", "NumBytes", ";", "while", "(", "NumBytes", ")", "{", "unsigned", "RotAmt", "=", "", "(", "NumBytes", ")", ";", "unsigned", "ThisVal", "=", "NumBytes", "&", "", "(", "", ",", "RotAmt", ")", ";", "assert", "(", "ThisVal", "&&", "", ")", ";", "NumBytes", "&=", "~", "ThisVal"], "ground_truth": [";"], "File": "ARMBaseInstrInfo1", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38968, "Length": 116, "Cover_Rate": 0.453125} {"Template_token": ["", "void", "BaseInstrInfo", "::", "expandLoadStackGuardBase", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "LoadImmOpc", ",", "unsigned", "LoadOpc", ")", "const", "{", "assert", "(", "!", "Subtarget", ".", "isROPI", "(", ")", "&&", "!", "Subtarget", ".", "isRWPI", "(", ")", "&&", "", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL"], "ground_truth": [",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38969, "Length": 247, "Cover_Rate": 0.8697183098591549} {"Template_token": ["", "}", "else", "{", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "MachineOperand", "LDBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", ".", "add", "(", "LDBase", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MachineOperand", "STBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "STM", ".", "add", "(", "STBase", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ScratchRegs", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "I", ")", "ScratchRegs", ".", "push_back", "(", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "llvm", "::", "sort", "(", "ScratchRegs", ",", "[", "&", "TRI", "]", "(", "const", "unsigned", "&", "Reg1", ",", "const", "unsigned", "&", "Reg2", ")", "->", "bool", "{", "return", "TRI", ".", "getEncodingValue", "(", "Reg1", ")", "<", "TRI", ".", "getEncodingValue", "(", "Reg2", ")", ";", "}", ")", ";", "for", "(", "const", "auto", "&", "Reg"], "ground_truth": [":", "ScratchRegs", ")", "{"], "File": "ARMBaseInstrInfo1", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38970, "Length": 182, "Cover_Rate": 0.4053452115812918} {"Template_token": ["", "expandLoadStackGuard", "(", "MI", ")", ";", "MI", ".", "getParent", "(", ")", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "expandMEMCPY", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", ".", "isCopy", "(", ")", "||", "Subtarget", ".", "dontWidenVMOVS", "(", ")", "||", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", ".", "findRegisterDefOperandIdx"], "ground_truth": ["(", "DstRegD", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38971, "Length": 236, "Cover_Rate": 0.5539906103286385} {"Template_token": ["", "case", "", ":", "{", "Commute", "=", "UseMI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "UseOpc", "==", "", "&&", "Commute", ")", "return", "false", ";", "if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "else", "if", "(", "", "(", "-", "ImmVal", ")", ")", "{", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "case", "", ":", "NewUseOpc", "=", "", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "UseOpc", "==", "", "&&", "Commute", ")", "return", "false", ";", "if", "(", "", "(", "ImmVal", ")", ")", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "else", "if", "(", "", "(", "-", "ImmVal", ")", ")", "{", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "UseOpc", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewUseOpc", "="], "ground_truth": ["", ";", "break", ";"], "File": "ARMBaseInstrInfo1", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38972, "Length": 322, "Cover_Rate": 0.3671607753705815} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "getExtractSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPairAndIdx", "&", "InputReg", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "isExtractSubregLike", "(", ")", "&&", "", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "const", "MachineOperand", "&", "MOReg", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "MOReg", ".", "isUndef", "(", ")", ")", "return", "false", ";", "InputReg", ".", "Reg", "=", "MOReg", ".", "getReg", "(", ")", ";", "InputReg", ".", "SubReg", "=", "MOReg", ".", "getSubReg", "(", ")", ";", "InputReg", ".", "SubIdx", "=", "DefIdx", "==", "", "?", "", ":", "", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo1", "Func": "getExtractSubregLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38973, "Length": 117, "Cover_Rate": 0.9} {"Template_token": ["", "const", "MachineOperand", "&", "MOInsertedReg", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "MOInsertedReg", ".", "isUndef", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MOIndex", "=", "MI", ".", "getOperand", "(", "", ")", ";", "BaseReg", ".", "Reg", "=", "MOBaseReg", ".", "getReg", "(", ")", ";", "BaseReg", ".", "SubReg", "=", "MOBaseReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "Reg", "=", "MOInsertedReg", ".", "getReg", "(", ")", ";", "InsertedReg", ".", "SubReg", "=", "MOInsertedReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "SubIdx", "=", "MOIndex", ".", "getImm", "("], "ground_truth": [")", "==", "", "?", "", ":", "", ";"], "File": "ARMBaseInstrInfo1", "Func": "getInsertSubregLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38974, "Length": 91, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "Size", "=", "", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ".", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "assert", "(", "!", "I", "->", "isBundle"], "ground_truth": ["(", ")", "&&", "", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "getInstBundleLength", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38975, "Length": 57, "Cover_Rate": 0.6951219512195121} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getLDMVariableDefsSize", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "getNumOperands", "(", ")", "+", "", "-", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "getLDMVariableDefsSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38976, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ")", "--", "Latency", ";", "}", "return", "Latency", ";", "}", "if", "(", "DefMO", ".", "isImplicit", "(", ")", "||", "UseMI", ".", "getOperand", "(", "UseIdx", ")", ".", "isImplicit", "(", ")", ")", "return", "-", "", ";", "unsigned", "DefAlign", "=", "DefMI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "DefMI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "unsigned", "UseAlign", "=", "UseMI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "UseMI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefMCID", ",", "DefIdx", ",", "DefAlign", ",", "UseMCID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", "<", "", ")", "return", "Latency", ";", "int", "Adj", "=", "DefAdj", "+"], "ground_truth": ["UseAdj", ";"], "File": "ARMBaseInstrInfo1", "Func": "getOperandLatencyImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38977, "Length": 130, "Cover_Rate": 0.429042904290429} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "getPredicationCost", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isCopyLike", "(", ")", "||", "MI", ".", "isInsertSubreg", "(", ")", "||", "MI", ".", "isRegSequence", "(", ")", "||"], "ground_truth": ["MI", ".", "isImplicitDef", "(", ")", ")", "return", "", ";"], "File": "ARMBaseInstrInfo1", "Func": "getPredicationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38978, "Length": 41, "Cover_Rate": 0.41836734693877553} {"Template_token": ["", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "return", "", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "isCall", "(", ")", "||", "(", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", "&&", "!", "Subtarget", ".", "cheapPredicableCPSRDef", "(", ")", ")", ")", "{", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo1", "Func": "getPredicationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38979, "Length": 50, "Cover_Rate": 0.5102040816326531} {"Template_token": ["", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "isRegSequenceLike", "(", ")", "&&", "", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "const", "MachineOperand", "*", "MOReg", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "MOReg", "->", "isUndef", "(", ")", ")", "InputRegs", ".", "push_back", "(", "RegSubRegPairAndIdx", "(", "MOReg", "->", "getReg", "(", ")", ",", "MOReg", "->", "getSubReg", "(", ")", ",", "", ")", ")", ";", "MOReg", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "MOReg", "->", "isUndef", "(", ")", ")", "InputRegs", ".", "push_back", "(", "RegSubRegPairAndIdx", "(", "MOReg", "->", "getReg", "(", ")", ",", "MOReg", "->", "getSubReg", "(", ")", ",", "", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo1", "Func": "getRegSequenceLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38980, "Length": 128, "Cover_Rate": 0.7852760736196319} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "getRegSequenceLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "SmallVectorImpl", "<", "RegSubRegPairAndIdx", ">", "&", "InputRegs", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "isRegSequenceLike", "(", ")", "&&", "", ")", ";", "switch", "(", "MI", "."], "ground_truth": ["getOpcode", "(", ")", ")", "{"], "File": "ARMBaseInstrInfo1", "Func": "getRegSequenceLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38981, "Length": 59, "Cover_Rate": 0.3619631901840491} {"Template_token": ["", "using", "namespace", "II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_COFFSTUB", ",", "", "}", ",", "{", "MO_GOT", ",", "", "}", ",", "{", "MO_SBREL", ",", "", "}", ",", "{", "MO_DLLIMPORT", ",", "", "}", ",", "{", "MO_SECREL", ",", ""], "ground_truth": ["}", ",", "{", "MO_NONLAZY", ",", "", "}", "}", ";"], "File": "ARMBaseInstrInfo1", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38982, "Length": 58, "Cover_Rate": 0.6904761904761905} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isAddrMode3OpImm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "const", "MachineOperand", "&", "Offset", "=", "MI", "."], "ground_truth": ["getOperand", "(", "Op", "+", "", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isAddrMode3OpImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38983, "Length": 29, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isAddrMode3OpMinusReg", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "const", "MachineOperand", "&", "Offset", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MachineOperand", "&", "Opc", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "assert", "(", "Opc", ".", "isImm", "(", ")", ")", ";", "assert", "(", "Offset", ".", "isReg", "(", ")", ")", ";", "int64_t", "OpcImm", "=", "Opc", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "", "(", "OpcImm", ")", "==", "", ";", "return", "(", "isSub", "&&", "Offset", ".", "getReg", "(", ")"], "ground_truth": ["!=", "", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isAddrMode3OpMinusReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38984, "Length": 93, "Cover_Rate": 0.9489795918367347} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isAm2ScaledReg", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "unsigned", "OffImm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isAm2ScaledReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38985, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Src", ",", "const", "MachineOperand", "*", "&", "Dest", ")", "const", "{", "if", "(", "!", "MI", ".", "isMoveReg", "(", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "Dest", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Src", "=", "&", "MI", "."], "ground_truth": ["getOperand", "(", "", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isCopyInstrImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38986, "Length": 88, "Cover_Rate": 0.9361702127659575} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isCPSRDefined", "(", "const", "MachineInstr", "&", "MI", ")", "{", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", ""], "ground_truth": ["&&", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo1", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38987, "Length": 56, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseInstrInfo1", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38988, "Length": 48, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "default", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo1", "Func": "isEligibleForITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38989, "Length": 59, "Cover_Rate": 0.4041095890410959} {"Template_token": ["", "unsigned", "OffImm", "=", "Opc", ".", "getImm", "(", ")", ";", "return", "", "(", "OffImm", ")"], "ground_truth": ["!=", "", ";"], "File": "ARMBaseInstrInfo1", "Func": "isLdstScaledReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38990, "Length": 17, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "MachineOperand", "&", "Opc", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "OffImm", "=", "Opc", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "OffImm", ")", "==", "", ";", "unsigned", "Amt", "=", "", "(", "OffImm", ")", ";", "", "ShiftOpc", "=", "", "(", "OffImm", ")", ";", "if", "(", "ShiftOpc", "==", ""], "ground_truth": [")", "return", "false", ";"], "File": "ARMBaseInstrInfo1", "Func": "isLdstScaledRegNotPlusLsl2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38991, "Length": 58, "Cover_Rate": 0.5420560747663551} {"Template_token": ["", "const", "MachineOperand", "&", "Opc", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "OffImm", "=", "Opc", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "("], "ground_truth": ["OffImm", ")", "==", "", ";"], "File": "ARMBaseInstrInfo1", "Func": "isLdstScaledRegNotPlusLsl2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38992, "Length": 33, "Cover_Rate": 0.308411214953271} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isLdstSoMinusReg", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "unsigned", "OffImm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ".", "getImm", "(", ")", ";", "return", "", "(", "OffImm"], "ground_truth": [")", "==", "", ";"], "File": "ARMBaseInstrInfo1", "Func": "isLdstSoMinusReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38993, "Length": 39, "Cover_Rate": 0.8863636363636364} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "", ">", "Accesses", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo1", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38994, "Length": 71, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "", ">", "Accesses", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->"], "ground_truth": ["getFrameIndex", "(", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isLoadFromStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38995, "Length": 48, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", ")", "return", "false", ";", "const", "FunctionInfo", "*", "AFI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return"], "ground_truth": ["isV8EligibleForIT", "(", "&", "MI", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38996, "Length": 114, "Cover_Rate": 0.926829268292683} {"Template_token": ["", "TUnpredCycles", "=", "TCycles", "+", "NotTakenBranchCost", ";", "FUnpredCycles", "=", "TakenBranchCost", ";", "}", "else", "{", "TUnpredCycles", "=", "TCycles", "+", "TakenBranchCost", ";", "FUnpredCycles", "=", "FCycles", "+", "NotTakenBranchCost", ";", "PredCost", "-=", "", "*", "ScalingUpFactor", ";", "}", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TUnpredCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FUnpredCycles", "*", "ScalingUpFactor", ")", ";", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "&&", "TCycles", "+", "FCycles", ">", "", ")", "{", "PredCost", "+=", "(", "(", "TCycles", "+", "FCycles", "-", "", ")", "/", "", ")", "*", "ScalingUpFactor", ";", "}", "}", "else", "{", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale"], "ground_truth": ["(", "TCycles", "*", "ScalingUpFactor", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38997, "Length": 113, "Cover_Rate": 0.4396887159533074} {"Template_token": ["", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "OI"], "ground_truth": ["->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo1", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38998, "Length": 99, "Cover_Rate": 0.3018292682926829} {"Template_token": ["", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "return", "true", ";", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "", "||", "OI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "OI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", ""], "ground_truth": [")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo1", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38999, "Length": 166, "Cover_Rate": 0.5060975609756098} {"Template_token": ["", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugInstr", "(", ")", ")", ";", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "isCall", "(", ")", "&&", "MI", ".", "definesRegister", "(", "", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo1", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39000, "Length": 68, "Cover_Rate": 0.5528455284552846} {"Template_token": ["", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", "||", "MI", ".", "isPosition", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I"], "ground_truth": ["->", "isDebugInstr", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39001, "Length": 53, "Cover_Rate": 0.43089430894308944} {"Template_token": ["", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Accesses", ")", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMBaseInstrInfo1", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39002, "Length": 41, "Cover_Rate": 0.5694444444444444} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", "||", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo1", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39003, "Length": 424, "Cover_Rate": 0.3035075161059413} {"Template_token": ["", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "", ":", "", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "add", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "", "(", "", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "NewMI", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "add", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "SeenMIs", ".", "insert", "(", "NewMI"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo1", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39004, "Length": 350, "Cover_Rate": 0.8373205741626795} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")"], "ground_truth": [";"], "File": "ARMBaseInstrInfo1", "Func": "removeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39005, "Length": 89, "Cover_Rate": 0.7007874015748031} {"Template_token": ["", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "("], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo1", "Func": "removeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39006, "Length": 39, "Cover_Rate": 0.30708661417322836} {"Template_token": ["", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "else", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "if", "(", "", "(", "Offset", ")", "!=", "-", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx"], "ground_truth": [")", ".", "getImm", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39007, "Length": 416, "Cover_Rate": 0.4970131421744325} {"Template_token": ["", "++", "Next", ";", "unsigned", "SrcReg", ",", "SrcReg2", ";", "int", "CmpMask", ",", "CmpValue", ";", "if", "(", "Next", "!=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", "&&", "analyzeCompare", "(", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ","], "ground_truth": ["CmpMask", ",", "CmpValue", ")", "&&", "isRedundantFlagInstr", "(", "&", "*", "Next", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "MI", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo1", "Func": "shouldSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39008, "Length": 60, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", "||", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ","], "ground_truth": ["", ",", "", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39009, "Length": 506, "Cover_Rate": 0.37343173431734317} {"Template_token": ["", "const", "MachineSDNode", "*", "DefMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "DefNode", ")", ";", "unsigned", "DefAlign", "=", "!", "DefMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "DefMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "const", "MachineSDNode", "*", "UseMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "UseNode", ")", ";", "unsigned", "UseAlign", "=", "!", "UseMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "UseMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefMCID", ",", "DefIdx", ",", "DefAlign", ",", "UseMCID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", ">", "", "&&", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA9", "(", ")", ")", ")", "{", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "", "||", "(", "ShImm", "==", "", "&&", "", "(", "ShOpVal", ")", "==", "", ")", ")", "--", "Latency", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "--", "Latency", ";", "break", ";", "}", "}", "}", "if", "(", "DefAlign", "<", "", "&&", "Subtarget", ".", "isCortexA9", "(", ")", ")", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo21", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39010, "Length": 320, "Cover_Rate": 0.33613445378151263} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||"], "ground_truth": ["Opc", "==", "", ";"], "File": "ARMBaseInstrInfo22", "Func": "isIndirectBranchOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39011, "Length": 13, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "bool", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "int", "PIdx", "=", "MI", "->"], "ground_truth": ["findFirstPredOperandIdx", "(", ")", ";"], "File": "ARMBaseInstrInfo22", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39012, "Length": 19, "Cover_Rate": 0.4634146341463415} {"Template_token": ["", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "PIdx"], "ground_truth": [")", ".", "getImm", "(", ")", "!=", "", ";"], "File": "ARMBaseInstrInfo22", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39013, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isAddImmediate", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Destination", ",", "const", "MachineOperand", "*", "&", "Source", ",", "int64_t", "&", "Offset", ")", "const", "{", "int", "Sign", "=", "", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", ")", "Sign", "=", "-", "", ";", "else", "if", "(", "Opcode", "!=", "", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isImm"], "ground_truth": ["(", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo25", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39014, "Length": 104, "Cover_Rate": 0.7074829931972789} {"Template_token": ["", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "Destination", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Source", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Sign", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo25", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39015, "Length": 79, "Cover_Rate": 0.5374149659863946} {"Template_token": ["", "getNoopForMachoTarget", "(", "NopInst", ")"], "ground_truth": [";"], "File": "ARMBaseInstrInfo26", "Func": "getNoopForElfTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39016, "Length": 5, "Cover_Rate": 0.3125} {"Template_token": ["", "return", "{", "{", "MachineOperand", "::", "CreateImm", "(", "static_cast", "<", "int64_t", ">", "(", "Pred", ")", ")", ",", "MachineOperand", "::", "CreateReg", "(", "PredReg"], "ground_truth": [",", "", ")", "}", "}", ";"], "File": "ARMBaseInstrInfo29", "Func": "predOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39017, "Length": 27, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "return", "{", "{", "MachineOperand", "::", "CreateImm", "(", "static_cast", "<", "int64_t", ">", "(", "Pred", ")", ")", ",", "MachineOperand"], "ground_truth": ["::", "CreateReg", "(", "PredReg", ",", "", ")", "}", "}", ";"], "File": "ARMBaseInstrInfo29", "Func": "predOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39018, "Length": 27, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "return", "(", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", "||", "IntrinsicID", "=="], "ground_truth": ["", "||", "IntrinsicID", "==", "", ")", ";"], "File": "ARMBaseInstrInfo2", "Func": "isGatherScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39019, "Length": 59, "Cover_Rate": 0.5130434782608696} {"Template_token": ["", "inline", "bool", "isLegalAddressImm", "(", "unsigned", "Opcode", ",", "int", "Imm", ",", "const", "TargetInstrInfo", "*", "TII", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "Opcode", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", ""], "ground_truth": [")", "*", "", ")", "-", "", ")", ";"], "File": "ARMBaseInstrInfo2", "Func": "isLegalAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39020, "Length": 69, "Cover_Rate": 0.46621621621621623} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo30", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39021, "Length": 266, "Cover_Rate": 0.6734177215189874} {"Template_token": ["", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "return"], "ground_truth": ["", ";"], "File": "ARMBaseInstrInfo30", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39022, "Length": 241, "Cover_Rate": 0.6602739726027397} {"Template_token": ["", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isJumpTableBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMBaseInstrInfo31", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39023, "Length": 132, "Cover_Rate": 0.37183098591549296} {"Template_token": ["", "}", "else", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "return", "true", ";", "}", "else", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "return", "true", ";", "}", "else", "if", "(", "Opc", "==", ""], "ground_truth": ["||", "Opc", "==", "", ")", "{"], "File": "ARMBaseInstrInfo31", "Func": "canFoldMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39024, "Length": 49, "Cover_Rate": 0.3161290322580645} {"Template_token": ["", "if", "(", "DestRC", "!=", "SrcRC", ")", "{", "if", "(", "(", "(", "DestRC", "==", "", ")", "&&", "(", "SrcRC", "==", "", ")", ")", "||", "(", "(", "SrcRC", "==", "", ")", "&&", "(", "DestRC", "==", "", ")", ")", ")", "{", "}", "else", "{", "return", "false", ";", "}", "}", "if", "(", "DestRC", "==", "", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "(", "DestRC", "==", "", ")", "||", "(", "DestRC", "==", "", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", "."], "ground_truth": ["addReg", "(", "SrcReg", ")", ")", ";"], "File": "ARMBaseInstrInfo31", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39025, "Length": 154, "Cover_Rate": 0.55} {"Template_token": ["", "return", "false", ";", "}", "}", "if", "(", "DestRC", "==", "", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "(", "DestRC", "==", "", ")", "||", "(", "DestRC", "==", "", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "}", "else", "if", "(", "DestRC", "=="], "ground_truth": ["", ")", "{"], "File": "ARMBaseInstrInfo31", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39026, "Length": 122, "Cover_Rate": 0.4357142857142857} {"Template_token": ["", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";", "}", "PredReg", "=", "MI", "->", "getOperand", "(", "PIdx", "+", ""], "ground_truth": [")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo31", "Func": "getInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39027, "Length": 40, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "unsigned", "BaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo31", "Func": "isStoreToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39028, "Length": 131, "Cover_Rate": 0.458041958041958} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMBaseInstrInfo31", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39029, "Length": 142, "Cover_Rate": 0.6094420600858369} {"Template_token": ["", "void", "BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", "||", "RC", "==", ""], "ground_truth": [")", "{"], "File": "ARMBaseInstrInfo31", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39030, "Length": 119, "Cover_Rate": 0.44402985074626866} {"Template_token": ["", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCyles"], "ground_truth": [",", "float", "Probability", ",", "float", "Confidence", ")", "const", "{"], "File": "ARMBaseInstrInfo33", "Func": "isProfitableToDupForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39031, "Length": 19, "Cover_Rate": 0.76} {"Template_token": ["", "unsigned", "SrcRegS", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "", ")"], "ground_truth": ["MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";"], "File": "ARMBaseInstrInfo34", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39032, "Length": 173, "Cover_Rate": 0.5073313782991202} {"Template_token": ["", "MI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "MI", "->", "addRegisterKilled", "(", "SrcRegS", ",", "TRI", ",", "true", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*"], "ground_truth": ["MI", ")", ";"], "File": "ARMBaseInstrInfo34", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39033, "Length": 111, "Cover_Rate": 0.3255131964809384} {"Template_token": ["", "FUnpredCycles", "=", "FCycles", "+", "NotTakenBranchCost", ";", "}", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TUnpredCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FUnpredCycles", "*", "ScalingUpFactor", ")", ";", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "&&", "TCycles", "+", "FCycles", ">", "", ")", "{", "PredCost", "+=", "(", "(", "TCycles", "+", "FCycles", "-", "", ")", "/", "", ")", "*", "ScalingUpFactor", ";", "}", "}", "else", "{", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FCycles", "*", "ScalingUpFactor", ")", ";", "UnpredCost", "=", "TUnpredCost"], "ground_truth": ["+", "FUnpredCost", ";"], "File": "ARMBaseInstrInfo37", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39034, "Length": 110, "Cover_Rate": 0.43824701195219123} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "BranchProbability", "Probability", ")", "const", "{", "if", "(", "!", "TCycles", ")", "return", "false", ";", "const", "unsigned", "ScalingUpFactor", "=", "", ";", "unsigned", "PredCost", "=", "(", "TCycles", "+", "FCycles", "+", "TExtra", "+", "FExtra", ")", "*", "ScalingUpFactor", ";", "unsigned", "UnpredCost", ";", "if", "(", "!", "Subtarget", ".", "hasBranchPredictor", "(", ")", ")", "{", "unsigned", "NotTakenBranchCost", "=", ""], "ground_truth": [";"], "File": "ARMBaseInstrInfo37", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39035, "Length": 77, "Cover_Rate": 0.30677290836653387} {"Template_token": ["", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", "&&", "Imm", "%", "", "==", "", ";", "case", "", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", "&&", "Imm", "%", "", "==", "", ";", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo38", "Func": "isLegalAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39036, "Length": 65, "Cover_Rate": 0.32338308457711445} {"Template_token": ["", "bool", "isUnspillableTerminatorImpl", "(", "const", "MachineInstr", "*", "MI"], "ground_truth": [")", "const", "override", "{"], "File": "ARMBaseInstrInfo38", "Func": "isUnspillableTerminatorImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39037, "Length": 11, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "inline", "bool", "isLowOverheadTerminatorOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||"], "ground_truth": ["Opc", "==", "", "||", "Opc", "==", "", ";"], "File": "ARMBaseInstrInfo39", "Func": "isLowOverheadTerminatorOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39038, "Length": 30, "Cover_Rate": 0.7317073170731707} {"Template_token": ["", "bool", "isUnspillableTerminatorImpl", "(", "const", "MachineInstr", "*", "MI", ")", "const", "override", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->"], "ground_truth": ["getOpcode", "(", ")", "==", "", ";"], "File": "ARMBaseInstrInfo39", "Func": "isUnspillableTerminatorImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39039, "Length": 36, "Cover_Rate": 0.8372093023255814} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpValue", "=", "MI", "->", "getOperand", "(", ""], "ground_truth": [")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "AnalyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39040, "Length": 51, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "CmpValue", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseInstrInfo43", "Func": "AnalyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39041, "Length": 45, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "}", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", "||", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "Load1", "->", "getOperand", "(", "", ")", "!=", "Load2", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")", ")", ")", "{", "Offset1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load1", "->", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";", "Offset2", "=", "cast", "<", "ConstantSDNode", ">", "(", "Load2", "->", "getOperand", "(", "", ")"], "ground_truth": [")", "->", "getSExtValue", "(", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "areLoadsFromSameBasePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39042, "Length": 120, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "ConvertToSetZeroFlag", "(", "MachineInstr", "*", "MI", ",", "MachineInstr", "*", "CmpInstr", ")", "const", "{", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "--", "I", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "="], "ground_truth": ["*", "I", ";"], "File": "ARMBaseInstrInfo43", "Func": "ConvertToSetZeroFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39043, "Length": 77, "Cover_Rate": 0.3347826086956522} {"Template_token": ["", "MachineInstr", "*", "MemMI", "=", "NULL", ";", "unsigned", "AddrMode", "=", "(", "TSFlags", "&", "", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "bool", "isLoad", "=", "!", "TID", ".", "mayStore", "(", ")", ";", "const", "MachineOperand", "&", "WB", "=", "isLoad", "?", "MI", "->", "getOperand", "(", "", ")", ":", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Offset", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ";", "unsigned", "WBReg", "=", "WB", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "Base", ".", "getReg", "(", ")", ";", "unsigned", "OffReg", "=", "Offset", ".", "getReg", "(", ")", ";", "unsigned", "OffImm", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getImm", "(", ")", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getImm", "(", ")", ";", "switch", "(", "AddrMode", ")", "{", "default", ":", "assert", "(", "false", "&&", "", ")", ";", "return", "NULL", ";", "case", "", ":", "{", "bool", "isSub", "=", "", "(", "OffImm", ")", "==", "", ";", "unsigned", "Amt", "=", "", "(", "OffImm", ")", ";", "if", "(", "OffReg", "==", "", ")", "{", "if", "(", "", "(", "Amt", ")", "==", "-", "", ")", "return", "NULL", ";", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "Amt", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "Amt", "!=", "", ")", "{", "", "ShOpc", "=", "", "(", "OffImm", ")", ";", "unsigned", "SOOpc", "=", "", "(", "ShOpc", ",", "Amt", ")", ";", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OffReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "SOOpc", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OffReg", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "{", "bool", "isSub", "=", "", "(", "OffImm", ")", "==", "", ";", "unsigned", "Amt", "=", "", "(", "OffImm", ")", ";", "if", "(", "OffReg", "==", "", ")", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "", ":", "", ")", ",", "WBReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "Amt", ")", ".", "addImm", "(", "Pred", ")"], "ground_truth": [".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "convertToThreeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39044, "Length": 479, "Cover_Rate": 0.38660209846650523} {"Template_token": ["", "unsigned", "PCLabelId", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "NewCPV", "=", "", ";", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "ACPV", "->", "getGV", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isExtSymbol", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "ACPV", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "ACPV", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "new", "ConstantPoolValue", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "NewCPV", ","], "ground_truth": ["MCPE", ".", "getAlignment", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39045, "Length": 151, "Cover_Rate": 0.6317991631799164} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumT", ",", "MachineBasicBlock", "&", "FMBB", ","], "ground_truth": ["unsigned", "NumF", ")", "const", "{"], "File": "ARMBaseInstrInfo43", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39046, "Length": 21, "Cover_Rate": 0.6} {"Template_token": ["", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumT", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned"], "ground_truth": ["NumF", ")", "const", "{"], "File": "ARMBaseInstrInfo43", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39047, "Length": 18, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", "(", "", ")", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "}", "break", ";", "case", "", ":", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", "(", "", ")", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo43", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39048, "Length": 333, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39049, "Length": 67, "Cover_Rate": 0.33004926108374383} {"Template_token": ["", "case", "", ":", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", "(", "", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", "(", "", ")", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", ""], "ground_truth": [",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39050, "Length": 414, "Cover_Rate": 0.45594713656387664} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "RC", "=", "", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "case", "", ":", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "break", ";", "case", "", ":", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", "(", "", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "("], "ground_truth": ["isKill", ")", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39051, "Length": 448, "Cover_Rate": 0.4933920704845815} {"Template_token": ["", "if", "(", "!", "MI", ".", "isMoveReg", "(", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "Dest", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Src", "=", "MI", ".", "getOperand"], "ground_truth": ["(", "", ")", ";"], "File": "ARMBaseInstrInfo44", "Func": "isCopyInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39052, "Length": 62, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "MachineOperand", "&", "Src", ",", "MachineOperand", "&", "Dest", ")", "const", "{", "if", "(", "!", "MI", ".", "isMoveReg", "(", ")", "||", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "("], "ground_truth": ["", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo44", "Func": "isCopyInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39053, "Length": 64, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "unsigned", "Reg", "=", "DefMO", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "*", "DefMCID", "=", "&", "DefMI", "->", "getDesc", "(", ")", ";", "const", "MCInstrDesc", "*", "UseMCID", "=", "&", "UseMI", "->", "getDesc", "(", ")", ";", "unsigned", "DefAdj", "=", "", ";", "if", "(", "DefMI", "->", "isBundle", "(", ")", ")", "{", "DefMI", "=", "getBundledDefMI", "(", "&", "getRegisterInfo", "(", ")", ",", "DefMI", ",", "Reg", ",", "DefIdx", ",", "DefAdj", ")", ";", "DefMCID", "=", "&", "DefMI", "->", "getDesc", "(", ")", ";", "}", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", "||", "DefMI", "->", "isInsertSubreg", "(", ")", "||", "DefMI", "->", "isRegSequence", "(", ")", "||", "DefMI", "->", "isImplicitDef", "(", ")", ")", "{", "return", "", ";", "}", "unsigned", "UseAdj", "=", "", ";", "if", "(", "UseMI", "->", "isBundle", "(", ")", ")", "{", "unsigned", "NewUseIdx", ";", "const", "MachineInstr", "*", "NewUseMI", "=", "getBundledUseMI", "(", "&", "getRegisterInfo", "(", ")", ",", "UseMI", ",", "Reg", ",", "NewUseIdx", ",", "UseAdj", ")", ";", "if", "(", "!", "NewUseMI", ")", "return", "-", "", ";", "UseMI", "=", "NewUseMI", ";", "UseIdx", "=", "NewUseIdx", ";", "UseMCID", "=", "&", "UseMI", "->", "getDesc", "(", ")", ";", "}", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "Subtarget", ".", "isCortexA9", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "UseMI", "->", "isBranch", "(", ")", ")", "return", "", ";", "unsigned", "Latency", "=", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";", "if", "(", "Latency", ">", "", "&&", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "const", "MachineFunction", "*", "MF", "=", "DefMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ")"], "ground_truth": ["--", "Latency", ";"], "File": "ARMBaseInstrInfo47", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39054, "Length": 268, "Cover_Rate": 0.5594989561586639} {"Template_token": ["", "unsigned", "Reg", "=", "DefMI", "->", "getOperand", "(", "DefIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "DepMI", "->", "readsRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "||", "!", "isPredicated", "(", "DepMI", ")", ")", "return", "", ";", "return", "getInstrLatency", "(", "ItinData", ","], "ground_truth": ["DefMI", ")", ";"], "File": "ARMBaseInstrInfo47", "Func": "getOutputLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39055, "Length": 45, "Cover_Rate": 0.6338028169014085} {"Template_token": ["", "if", "(", "DepMI", "->", "readsRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "||", "!", "isPredicated", "(", "DepMI", ")"], "ground_truth": [")", "return", "", ";"], "File": "ARMBaseInstrInfo47", "Func": "getOutputLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39056, "Length": 23, "Cover_Rate": 0.323943661971831} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Sub", ")", "{", "", "NewCC", "=", "getSwappedCondition", "(", "CC", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "if", "(", "SrcReg2", "!=", "", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "else", "switch", "(", "CC", ")", "{", "default", ":", "isSafe", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "}", "}", "}", "if", "(", "!", "isSafe", "&&", "!", "Sub", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseInstrInfo47", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39057, "Length": 366, "Cover_Rate": 0.38006230529595014} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", ""], "ground_truth": [",", "", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo47", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39058, "Length": 431, "Cover_Rate": 0.513095238095238} {"Template_token": ["", "switch", "(", "RC", "->", "getSize", "(", ")", "/", "", ")", "{", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMBaseInstrInfo47", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39059, "Length": 267, "Cover_Rate": 0.31785714285714284} {"Template_token": ["", "Create", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ",", "ACPV", "->", "getModifier", "(", ")", ")", ";", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "NewCPV", "=", "ConstantPoolMBB", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "NewCPV", ",", "MCPE", ".", "getAlignment", "(", ")", ")", ";", "return", "PCLabelId"], "ground_truth": [";"], "File": "ARMBaseInstrInfo4", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39060, "Length": 164, "Cover_Rate": 0.5093167701863354} {"Template_token": ["", "bool", "isThumb", "=", "Subtarget", ".", "isThumb", "(", ")", ";", "unsigned", "FuncOp", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "Opc", "=", "Call", "->", "getOperand", "(", "FuncOp", ")", ".", "isReg", "(", ")", "?", "isThumb", "?", "", ":", "", ":", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "add"], "ground_truth": ["(", "Call", "->", "getOperand", "(", "FuncOp", ")", ")", ";"], "File": "ARMBaseInstrInfo50", "Func": "buildOutlinedFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39061, "Length": 85, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "auto", "Costs", "=", "std", "::", "make_unique", "<", "OutlinerCosts", ">", "(", "Subtarget", ")", ";", "unsigned", "FrameID", "=", "", ";", "unsigned", "NumBytesToCreateFrame", "=", "", ";", "if", "(", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", "->", "FrameTailCall", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", "->", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "Costs", "->"], "ground_truth": ["FrameThunk", ";"], "File": "ARMBaseInstrInfo50", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39062, "Length": 145, "Cover_Rate": 0.327313769751693} {"Template_token": ["", "Opc", "=", "isThumb", "?", "Subtarget", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "MIB", ")", ";", "return", "It", ";", "}", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "CallMIB", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "isThumb", ")", "CallMIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CallMIB", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "return", "It"], "ground_truth": [";"], "File": "ARMBaseInstrInfo50", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39063, "Length": 144, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Sub", ")", "{", "", "NewCC", "=", "getSwappedCondition", "(", "CC", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "if", "(", "SrcReg2", "!=", "", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "else", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "}", "}", "}", "if", "(", "!", "isSafe", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "CmpInstr", "->", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "(", "*", "SI", ")", "->", "isLiveIn", "(", "", ")", ")", "return", "false", ";", "}", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "CmpInstr", "->", "eraseFromParent", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "OperandsToUpdate", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "OperandsToUpdate", "[", "i", "]", ".", "first", "->", "setImm", "(", "OperandsToUpdate", "[", "i", "]", ".", "second", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseInstrInfo52", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39064, "Length": 489, "Cover_Rate": 0.48415841584158414} {"Template_token": ["", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2", "(", ")", ")", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "HazardRecognizer", "(", "II", ",", "*", "this", ",", "getRegisterInfo", "(", ")", ",", "Subtarget", ")", ";", "return", "TargetInstrInfoImpl", "::", "CreateTargetPostRAHazardRecognizer", "(", "II"], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo54", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39065, "Length": 51, "Cover_Rate": 0.9107142857142857} {"Template_token": ["", "MachineOperand", "LDWb", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "add", "(", "LDWb", ")", ";", "}", "else", "{", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "if", "(", "isThumb1", "||", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "MachineOperand", "STWb", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "add", "(", "STWb", ")", ";", "}", "else", "{", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "MachineOperand", "LDBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", ".", "add", "(", "LDBase", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MachineOperand", "STBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "STM", ".", "add", "(", "STBase", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "unsigned", ",", ""], "ground_truth": [">", "ScratchRegs", ";"], "File": "ARMBaseInstrInfo58", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39066, "Length": 226, "Cover_Rate": 0.4923747276688453} {"Template_token": ["", "const", "BaseInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "LDM", ",", "STM", ";", "if", "(", "isThumb1", "||", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "MachineOperand", "LDWb", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "add", "(", "LDWb", ")", ";", "}", "else", "{", "LDM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "if", "(", "isThumb1", "||", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "MachineOperand", "STWb", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "isThumb1", "?", "", ":", "", ")", ")", ".", "add", "(", "STWb", ")", ";", "}", "else", "{", "STM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ";", "}", "MachineOperand", "LDBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "LDM", ".", "add", "(", "LDBase", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MachineOperand", "STBase", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "STM", ".", "add", "(", "STBase", ")", ".", "add", "(", "predOps", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMBaseInstrInfo58", "Func": "expandMEMCPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39067, "Length": 261, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill"], "ground_truth": [")", ".", "addImm", "(", "", ")", ";"], "File": "ARMBaseInstrInfo5", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39068, "Length": 130, "Cover_Rate": 0.4961832061068702} {"Template_token": ["", "if", "(", "isPredicated", "(", "MI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "getParent", "(", ")", "->", "succ_empty", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Legal", ";", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isCPI", "(", ")", "||", "MOP", ".", "isJTI", "(", ")", "||", "MOP", ".", "isCFIIndex", "(", ")", "||", "MOP", ".", "isFI", "(", ")", "||", "MOP", ".", "isTargetIndex", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "Function", "*", "Callee", "=", "nullptr", ";", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isGlobal", "(", ")", ")", "{", "Callee", "=", "dyn_cast", "<", "Function", ">", "(", "MOP", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "}", "}", "if", "(", "Callee", "&&", "(", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", "||", "Callee", "->", "getName", "(", ")", "==", "", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "auto", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "UnknownCallOutlineType", "=", "outliner", "::", "InstrType", "::", "LegalTerminator", ";", "if", "(", "!", "Callee"], "ground_truth": [")", "return", "UnknownCallOutlineType", ";"], "File": "ARMBaseInstrInfo65", "Func": "getOutliningType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39069, "Length": 263, "Cover_Rate": 0.3283395755305868} {"Template_token": ["", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "", ":", "", ")", "!=", "", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "", ":", "", ";", "unsigned", "FirstReg", "=", "MI", "->", "getOperand", "(", "RegListIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "RD0Reg", ",", "RegsNeeded", ";", "if", "(", "IsVFPPushPop", ")", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";", "}", "else", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "CurReg", "=", "FirstReg", "-", "", ";", "CurReg", ">=", "RD0Reg", "&&", "RegsNeeded", ";", "--", "CurReg", ")", "{", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded"], "ground_truth": [";"], "File": "ARMBaseInstrInfo66", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39070, "Length": 192, "Cover_Rate": 0.3847695390781563} {"Template_token": ["", "assert", "(", "!", "FBB", "&&", "", ")", ";", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "if", "(", "I", "->", "isReturn", "(", ")", ")", "{", "CantAnalyze", "=", "true", ";", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "&&", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "enableMachinePipeliner", "(", ")", ")", "{", "if", "(", "!", "Cond", ".", "empty", "(", ")", ")", "return", "true", ";", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "I", "->", "getOpcode", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "else", "{", "return", "true", ";", "}", "if", "(", "!", "isPredicated", "(", "*", "I", ")", "&&", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isIndirectBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "I", "->", "isReturn", "(", ")", ")", ")", "{", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "AllowModify"], "ground_truth": [")", "{"], "File": "ARMBaseInstrInfo70", "Func": "analyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39071, "Length": 230, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "BuildMI", "(", "&", "MBB", ",", "LoopDec", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "LoopDec", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "", ","], "ground_truth": ["false", ")", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "createTripCountGreaterCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39072, "Length": 74, "Cover_Rate": 0.3045267489711934} {"Template_token": ["", "if", "(", "ImpDefIdx", "!=", "-", "", ")", "MI", ".", "removeOperand", "(", "ImpDefIdx", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "MI", ".", "addRegisterKilled", "(", "SrcRegS", ",", "TRI", ",", "true", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMBaseInstrInfo70", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39073, "Length": 132, "Cover_Rate": 0.32195121951219513} {"Template_token": ["", "Register", "SrcRegS", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "", ",", "&", "", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "", ",", "&", "", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ","], "ground_truth": ["MI", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39074, "Length": 148, "Cover_Rate": 0.36097560975609755} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "Size", "=", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "if", "(", "!", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")"], "ground_truth": ["Size", "=", "alignTo", "(", "Size", ",", "", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "getInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39075, "Length": 94, "Cover_Rate": 0.4563106796116505} {"Template_token": ["", "}", "if", "(", "SomeMFI", ".", "shouldSignReturnAddress", "(", "true", ")", ")", "{", "Costs", ".", "CallDefault", "+=", "", ";", "Costs", ".", "SaveRestoreLROnStack", "+=", "", ";", "}", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "unsigned", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameDefault", ";", "if", "(", "RepeatedSequenceLocs", "[", "", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameTailCall", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", ".", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", "||", "LastInstrOpcode", "==", "", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameThunk", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "Costs", ".", "CallThunk", ")", ";", "}", "else", "{", "unsigned", "NumBytesNoStackCalls", "=", "", ";", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "CandidatesWithoutStackFixups", ";", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "{", "const", "auto", "Last", "=", "C", ".", "getMBB", "(", ")", "->", "rbegin", "(", ")", ";", "const", "bool", "LRIsAvailable", "=", "C", ".", "getMBB", "(", ")", "->", "isReturnBlock", "(", ")", "&&", "!", "Last", "->", "isCall", "(", ")", "?", "isLRAvailable", "(", "TRI", ",", "Last", ",", "(", "MachineBasicBlock", "::", "reverse_iterator", ")", "C", ".", "front", "(", ")", ")", ":", "C", ".", "isAvailableAcrossAndOutOfSeq", "(", "", ",", "TRI", ")", ";", "if", "(", "LRIsAvailable", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallNoLRSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerNoLRSave", ",", "Costs", ".", "CallNoLRSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "findRegisterToSaveLRTo", "(", "C", ")", ")", "{", "FrameID", "=", "MachineOutlinerRegSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallRegSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerRegSave", ",", "Costs", ".", "CallRegSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "C", ".", "isAvailableInsideSeq", "(", "", ",", "TRI", ")", ")", "{", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallDefault", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerDefault", ",", "Costs", ".", "CallDefault", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "NumBytesNoStackCalls", "+=", "SequenceSize", ";", "}", "if", "(", "NumBytesNoStackCalls", "<=", "RepeatedSequenceLocs", ".", "size", "(", ")", "*", "Costs", ".", "CallDefault", ")", "{", "RepeatedSequenceLocs", "="], "ground_truth": ["CandidatesWithoutStackFixups", ";"], "File": "ARMBaseInstrInfo70", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39076, "Length": 349, "Cover_Rate": 0.33049242424242425} {"Template_token": ["", "assert", "(", "!", "BytesAdded", "&&", "", ")", ";", "FunctionInfo", "*", "AFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "BOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "int", "BccOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "", ":", "", ")", ";", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", "||", "AFI", "->", "isThumb2Function", "(", ")", ";", "assert", "(", "TBB", "&&", "", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc"], "ground_truth": [")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "insertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39077, "Length": 190, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "return", "It", ";", "}", "const", "FunctionInfo", "&", "AFI", "=", "*", "C", ".", "getMF", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "unsigned", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "!=", "", "&&", "", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "Reg", ",", "", ",", "true", ")", ";", "if", "(", "!", "AFI", ".", "isLRSpilled", "(", ")", ")", "emitCFIForLRSaveToReg", "(", "MBB", ",", "It", ",", "Reg", ")", ";", "CallPt", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "copyPhysReg", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "", ",", "Reg", ",", "true", ")", ";", "if", "(", "!", "AFI", ".", "isLRSpilled", "(", ")", ")", "emitCFIForLRRestoreFromReg", "(", "MBB", ",", "It", ")", ";", "It", "--", ";", "return", "CallPt", ";", "}", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "", ")", ")", "MBB", ".", "addLiveIn", "(", "", ")", ";", "bool", "Auth", "=", "!", "AFI", ".", "isLRSpilled", "(", ")", "&&", "AFI", ".", "shouldSignReturnAddress", "(", "true", ")", ";", "saveLROnStack", "(", "MBB", ",", "It", ",", "!", "AFI", ".", "isLRSpilled", "(", ")", ",", "Auth", ")", ";", "CallPt", "=", "MBB", ".", "insert", "(", "It", ",", "CallMIB", ")", ";", "restoreLRFromStack", "(", "MBB", ",", "It", ",", "!", "AFI", ".", "isLRSpilled", "(", ")", ",", "Auth", ")", ";", "It", "--", ";", "return"], "ground_truth": ["CallPt", ";"], "File": "ARMBaseInstrInfo70", "Func": "insertOutlinedCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39078, "Length": 244, "Cover_Rate": 0.5315904139433552} {"Template_token": ["", "assert", "(", "!", "BytesRemoved", "&&", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "", ";", "I", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo70", "Func": "removeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39079, "Length": 124, "Cover_Rate": 0.8435374149659864} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "size", "(", ")", "==", "", ")", "{", "", "CC", "=", "(", "", ")", "(", "int", ")", "Cond", "[", "", "]", ".", "getImm", "(", ")", ";", "Cond", "[", "", "]", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMBaseInstrInfo70", "Func": "reverseBranchCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39080, "Length": 63, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "size", "(", ")", "==", "", ")", "{", "", "CC", "=", "(", "", ")", "(", "int", ")", "Cond", "[", "", "]", ".", "getImm", "(", ")", ";", "Cond", "[", "", "]", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMBaseInstrInfo70", "Func": "reverseBranchCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39081, "Length": 59, "Cover_Rate": 0.8428571428571429} {"Template_token": ["", "return", "MI", "==", "EndLoop", "||", "MI", "=="], "ground_truth": ["LoopCount", ";"], "File": "ARMBaseInstrInfo70", "Func": "shouldIgnoreForPipelining", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39082, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "shouldIgnoreForPipelining", "(", "const", "MachineInstr", "*", "MI", ")", "const", "override", "{", "return", "MI", "==", "EndLoop", "||", "MI"], "ground_truth": ["==", "LoopCount", ";"], "File": "ARMBaseInstrInfo70", "Func": "shouldIgnoreForPipelining", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39083, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "false", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", ".", "operands", "(", ")", ",", "", ")", ")", "{", "if", "(", "MO", ".", "isImplicit", "(", ")", "||", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "<", "", "||", "Reg", ">", "", ")", "{", "if", "(", "!", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "Reg", "==", "", ")", "&&", "!", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "Reg", "==", "", ")", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", ";", "if", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "||", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "+", "", ")", "{", "ErrInfo", "=", "", ";", "return", "false", ";", "}", "}", "", "AddrMode", "=", "(", "", ")", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", ";", "switch", "(", "AddrMode", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "uint32_t", "Imm", "=", "", ";", "for", "(", "auto", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "Imm", "=", "Op", ".", "getImm", "("], "ground_truth": [")", ";"], "File": "ARMBaseInstrInfo70", "Func": "verifyInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39084, "Length": 320, "Cover_Rate": 0.64} {"Template_token": ["", "if", "(", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "||", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "TSFlags", "&", "", "&&", "MO", ".", "isDead"], "ground_truth": ["(", ")", ")", "continue", ";"], "File": "ARMBaseInstrInfo71", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39085, "Length": 67, "Cover_Rate": 0.44666666666666666} {"Template_token": ["", "}", "if", "(", "HasStmts", "&&", "CanReorder", ")", "{", "MI", "=", "MI", "->", "removeFromParent", "(", ")", ";", "E", "=", "CmpInstr", ";", "CmpInstr", ".", "getParent", "(", ")", "->", "insert", "(", "E", ",", "MI", ")", ";", "}", "I", "=", "CmpInstr", ";", "E", "=", "MI", ";", "}", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "do", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "--", "I", ";", "if", "(", "isRedundantFlagInstr", "(", "&", "CmpInstr", ",", "SrcReg", ",", "SrcReg2", ",", "CmpValue", ",", "&", "Instr", ")", ")", "{", "SubAdd", "=", "&", "*", "I", ";", "break", ";", "}", "if", "(", "I", "==", "E", ")", "break", ";", "if", "(", "Instr", ".", "modifiesRegister", "(", "", ",", "TRI", ")", "||", "Instr", ".", "readsRegister", "(", "", ",", "TRI", ")", ")", "return", "false", ";", "}", "while", "(", "I", "!=", "B", ")", ";", "if", "(", "!", "MI", "&&", "!", "SubAdd", ")", "return", "false", ";", "if", "(", "SubAdd", ")", "{", "MI", "=", "SubAdd", ";", "IsThumb1", "=", "false", ";", "}", "if", "(", "isPredicated", "(", "*", "MI", ")", ")", "return", "false", ";", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "}", "if", "(", "SubAdd", ")", "{", "unsigned", "Opc", "=", "SubAdd", "->", "getOpcode", "(", ")", ";", "bool", "IsSub", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "!", "IsSub", "||", "(", "SrcReg2", "!=", "", "&&", "SubAdd", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "SubAdd", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")"], "ground_truth": ["==", "SrcReg", ")", ")", "{"], "File": "ARMBaseInstrInfo72", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39086, "Length": 481, "Cover_Rate": 0.40251046025104603} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc"], "ground_truth": ["==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "File": "ARMBaseInstrInfo73", "Func": "isVPTOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39087, "Length": 93, "Cover_Rate": 0.6241610738255033} {"Template_token": ["", "static", "inline", "bool", "isVPTOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc"], "ground_truth": ["==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";"], "File": "ARMBaseInstrInfo73", "Func": "isVPTOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39088, "Length": 102, "Cover_Rate": 0.6845637583892618} {"Template_token": ["", "else", "if", "(", "Opcode", "!=", "", ")", "return", "None", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "None", ";", "Offset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Sign", ";", "return", "RegImmPair", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg"], "ground_truth": ["(", ")", ",", "Offset", "}", ";"], "File": "ARMBaseInstrInfo78", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39089, "Length": 83, "Cover_Rate": 0.538961038961039} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "Found", "=", "true", ";", "}", "}", "return", "Found"], "ground_truth": [";"], "File": "ARMBaseInstrInfo83", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39090, "Length": 68, "Cover_Rate": 0.5396825396825397} {"Template_token": ["", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "unsigned", "UOps", "=", "ItinData", "->", "Itineraries", "[", "Class", "]", ".", "NumMicroOps", ";", "if", "(", "PredCost", "&&", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "", ")", ")", "*", "PredCost", "=", "", ";", "if", "(", "UOps", ")", "return", "ItinData"], "ground_truth": ["->", "getStageLatency", "(", "Class", ")", ";"], "File": "ARMBaseInstrInfo83", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39091, "Length": 86, "Cover_Rate": 0.40375586854460094} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "", "||", "ShAmt", "==", "", ")", "--", "Latency", ";", "break", ";", "}", "}", "}", "if", "(", "DefAlign", "<", "", "&&", "Subtarget", ".", "isCortexA9", "(", ")", ")", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMBaseInstrInfo83", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39092, "Length": 392, "Cover_Rate": 0.38735177865612647} {"Template_token": ["", "bool", "BaseInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "isTerminator", "(", ")", "||", "MI", "->", "isLabel", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->"], "ground_truth": ["isDebugValue", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo83", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39093, "Length": 75, "Cover_Rate": 0.646551724137931} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "Define", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::"], "ground_truth": ["Define", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo83", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39094, "Length": 342, "Cover_Rate": 0.40762812872467225} {"Template_token": ["", "MachineInstr", "*", "PotentialAND", "=", "&", "*", "UI", ";", "if", "(", "!", "isSuitableForMask", "(", "PotentialAND", ",", "SrcReg", ",", "CmpMask", ",", "true", ")", ")", "continue", ";", "MI", "=", "PotentialAND", ";", "break", ";", "}", "if", "(", "!", "MI", ")", "return", "false", ";", "}", "}", "if", "(", "MI", "->", "getParent", "(", ")", "!=", "CmpInstr", "->", "getParent", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "CmpInstr", ",", "E", "=", "MI", ",", "B", "=", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "if", "(", "I", "==", "B", ")", "return", "false", ";", "--", "I", ";", "for", "(", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "isSafe", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo83", "Func": "OptimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39095, "Length": 449, "Cover_Rate": 0.603494623655914} {"Template_token": ["", "if", "(", "Align", ">=", "", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ","], "ground_truth": ["", ",", "", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo83", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39096, "Length": 268, "Cover_Rate": 0.3198090692124105} {"Template_token": ["", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", ".", "pred_begin", "(", ")", ";", "if", "(", "!", "Pred", "->", "empty", "(", ")", ")", "{", "MachineInstr", "*", "LastMI", "=", "&", "*", "Pred", "->", "rbegin", "(", ")", ";", "if", "(", "LastMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "LastMI", ";", "if", "(", "CmpMI", "!=", "Pred", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", "||", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "P", "=", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "P", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}", "}", "}", "}", "}", "unsigned", "UnpredCost", "=", "Probability", ".", "getNumerator", "(", ")", "*", "NumCycles", ";", "UnpredCost", "/=", "Probability", "."], "ground_truth": ["getDenominator", "(", ")", ";"], "File": "ARMBaseInstrInfo85", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39097, "Length": 164, "Cover_Rate": 0.6212121212121212} {"Template_token": ["", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Offset", "+=", "InstrOffs"], "ground_truth": ["*", "Scale", ";"], "File": "ARMBaseInstrInfo87", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39098, "Length": 285, "Cover_Rate": 0.33807829181494664} {"Template_token": ["", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "--", "I", ";", "while", "(", "isPredicated", "(", "*", "I", ")", "||", "I", "->", "isTerminator", "(", ")", "||", "I", "->", "isDebugValue", "(", ")", ")", "{", "bool", "CantAnalyze", "=", "false", ";", "while", "(", "I", "->", "isDebugValue", "(", ")", "||", "!", "I", "->", "isTerminator", "(", ")", ")", "{", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "--", "I", ";", "}", "if", "(", "isIndirectBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "||", "isJumpTableBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "CantAnalyze", "=", "true", ";", "}", "else", "if", "(", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "", ")", ".", "getMBB"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseInstrInfo94", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39099, "Length": 127, "Cover_Rate": 0.3105134474327628} {"Template_token": ["", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "FBB", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "", "]", ")", ";", "return", "", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "", "]", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ".", "addImm", "("], "ground_truth": ["", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMBaseInstrInfo95", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39100, "Length": 203, "Cover_Rate": 0.5654596100278552} {"Template_token": ["", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")"], "ground_truth": [";"], "File": "ARMBaseInstrInfo97", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39101, "Length": 125, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "SmallVector", "<", "std", "::", "pair", "<", "MachineOperand", "*", ",", "", ">", ",", "", ">", "OperandsToUpdate", ";", "bool", "isSafe", "=", "false", ";", "I", "=", "CmpInstr", ";", "E", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "!", "isSafe", "&&", "++", "I", "!=", "E", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "for", "(", "unsigned", "IO", "=", "", ",", "EO", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "!", "isSafe", "&&", "IO", "!=", "EO", ";", "++", "IO", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "", ")", "Instr", ".", "getOperand", "(", "IO", "-", "", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CC", "=", "", ";", "break", ";", "}", "if", "(", "Sub", ")", "{", "", "NewCC", "=", "getSwappedCondition", "(", "CC", ")", ";", "if", "(", "NewCC", "==", "", ")", "return", "false", ";", "if", "(", "SrcReg2", "!=", "", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseInstrInfo97", "Func": "optimizeCompareInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39102, "Length": 474, "Cover_Rate": 0.3688715953307393} {"Template_token": ["", "unsigned", "RegsNeeded", ";", "const", "TargetRegisterClass", "*", "RegClass", ";", "if", "(", "IsVFPPushPop", ")", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "", ";", "RegClass", "=", "&", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "CurRegEnc", "=", "FirstRegEnc", "-", "", ";", "CurRegEnc", ">=", "", "&&", "RegsNeeded", ";", "--", "CurRegEnc", ")", "{", "unsigned", "CurReg", "=", "RegClass", "->", "getRegister", "(", "CurRegEnc", ")", ";", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--"], "ground_truth": ["RegsNeeded", ";"], "File": "ARMBaseInstrInfo97", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39103, "Length": 215, "Cover_Rate": 0.38256227758007116} {"Template_token": ["", "Create", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ",", "PCLabelId", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "cast", "<", "ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "NewCPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelId", ",", "", ",", "", ")", ";", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "NewCPV", "=", "ConstantPoolMBB", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ",", "cast", "<", "ConstantPoolMBB", ">", "(", "ACPV"], "ground_truth": [")", "->", "getMBB", "(", ")", ",", "PCLabelId", ",", "", ")", ";"], "File": "ARMBaseInstrInfo", "Func": "duplicateCPV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39104, "Length": 133, "Cover_Rate": 0.4389438943894389} {"Template_token": ["", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "if", "(", "MI", "->", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "*", "Subreg", ",", "MI", ")", "!="], "ground_truth": ["MachineBasicBlock", "::", "LQR_Dead", ")", "return", "true", ";"], "File": "ARMBaseInstrInfo", "Func": "isAnySubRegLive", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39105, "Length": 46, "Cover_Rate": 0.6865671641791045} {"Template_token": ["", "if", "(", "!", "IsPush", "&&", "!", "IsPop", ")", "return", "false", ";", "bool", "IsVFPPushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "bool", "IsT1PushPop", "=", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ";", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "&&", "", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "", ":", "", ")", "!=", "", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "", ":", "", ";", "unsigned", "FirstReg", "=", "MI", "->", "getOperand", "(", "RegListIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "RD0Reg", ",", "RegsNeeded", ";", "if", "(", "IsVFPPushPop", ")", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";", "}", "else", "{", "RD0Reg", "=", "", ";", "RegsNeeded", "=", "NumBytes", "/", "", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "RegList", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "CurReg", "=", "FirstReg", "-", "", ";", "CurReg", ">=", "RD0Reg", "&&", "RegsNeeded", ";", "--", "CurReg", ")", "{", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "isAnySubRegLive", "(", "CurReg", ",", "TRI", ",", "MI", ")", ")", "{", "if", "(", "IsVFPPushPop", ")", "return", "false", ";", "else", "continue", ";", "}", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "true", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "}", "if", "(", "RegsNeeded", ">", "", ")", "return", "false", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "&"], "ground_truth": ["*", "MI", ")", ";"], "File": "ARMBaseInstrInfo", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39106, "Length": 389, "Cover_Rate": 0.7733598409542743} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "cannotEliminateFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI"], "ground_truth": [".", "adjustsStack", "(", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo10", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39107, "Length": 47, "Cover_Rate": 0.7121212121212122} {"Template_token": ["", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI"], "ground_truth": [".", "adjustsStack", "(", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo10", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39108, "Length": 24, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "("], "ground_truth": ["MF", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo10", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39109, "Length": 49, "Cover_Rate": 0.4224137931034483} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "Pred"], "ground_truth": [",", "PredReg", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBaseRegisterInfo10", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39110, "Length": 129, "Cover_Rate": 0.7413793103448276} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx"], "ground_truth": [")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBaseRegisterInfo10", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39111, "Length": 53, "Cover_Rate": 0.3045977011494253} {"Template_token": ["", "bool", "UseSplitPush", "=", "STI", ".", "splitFramePushPop", "(", "*", "MF", ")", ";", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "(", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{", "return"], "ground_truth": ["CSR_FIQ_SaveList", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39112, "Length": 108, "Cover_Rate": 0.4954128440366973} {"Template_token": ["", "}", "}", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "F", "->", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_iOS_SwiftError_SaveList", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "("], "ground_truth": [")", "?", "CSR_iOS_CXX_TLS_PE_SaveList", ":", "CSR_iOS_CXX_TLS_SaveList", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39113, "Length": 72, "Cover_Rate": 0.3302752293577982} {"Template_token": ["", "assert", "(", "MF", "&&", "", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getInfo", "<", "FunctionInfo", ">"], "ground_truth": ["(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_iOS_CXX_TLS_ViaCopy_SaveList", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getCalleeSavedRegsViaCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39114, "Length": 39, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return"], "ground_truth": ["CSR_NoRegs_RegMask", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39115, "Length": 44, "Cover_Rate": 0.3963963963963964} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_iOS_SwiftError_RegMask", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return"], "ground_truth": ["CSR_iOS_CXX_TLS_RegMask", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39116, "Length": 55, "Cover_Rate": 0.4954954954954955} {"Template_token": ["", "return", "STI", ".", "useR7AsFramePointer", "("], "ground_truth": [")", "?", "", ":", "", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getFramePointerReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39117, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "static", "unsigned", "getFramePointerReg", "(", "const"], "ground_truth": ["Subtarget", "&", "STI", ")", "{"], "File": "ARMBaseRegisterInfo10", "Func": "getFramePointerReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39118, "Length": 10, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")"], "ground_truth": [")", "return", "getFramePointerReg", "(", "STI", ")", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39119, "Length": 39, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "for", "(", "MCSuperRegIterator", "Supers", "(", "Reg", ",", "RI", ")", ";", "Supers", ".", "isValid", "(", ")", ";", "++", "Supers", ")", "if", "(", "", "."], "ground_truth": ["contains", "(", "*", "Supers", ")", ")", "return", "RI", "->", "getSubReg", "(", "*", "Supers", ",", "Odd", "?", "", ":", "", ")", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getPairedGPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39120, "Length": 44, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "Paired", ";", "}", "else", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Paired", ")", ",", "Odd", ",", "this", ")", ";", "}", "if", "(", "PairedPhys", "&&", "is_contained", "(", "Order", ",", "PairedPhys", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Order", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "Order", "[", "I", "]", ";", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39121, "Length": 126, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "useSoftFloat", "(", ")", "&&", "STI", ".", "hasVFP2", "(", ")", "&&", "!", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "CSR_NoRegs_RegMask", ";", "else", "return"], "ground_truth": ["CSR_FPRegs_RegMask", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getSjLjDispatchPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39122, "Length": 43, "Cover_Rate": 0.7413793103448276} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", ".", "getLocalFrameSize", "(", ")", "<", "", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseRegisterInfo10", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39123, "Length": 76, "Cover_Rate": 0.7102803738317757} {"Template_token": ["", "static", "inline", "bool", "isArea2Register", "(", "unsigned", "Reg", ",", "bool", "isIOS", ")", "{", "using", "namespace"], "ground_truth": ["", ";"], "File": "ARMBaseRegisterInfo10", "Func": "isARMArea2Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39124, "Length": 16, "Cover_Rate": 0.37209302325581395} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "Offset", "==", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "isSigned", "=", "true", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMBaseRegisterInfo10", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39125, "Length": 164, "Cover_Rate": 0.5377049180327869} {"Template_token": ["", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "("], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo10", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39126, "Length": 70, "Cover_Rate": 0.3056768558951965} {"Template_token": ["", "break", ";", "default", ":", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "+=", "MFI", ".", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", ".", "getLocalFrameMaxAlign"], "ground_truth": ["(", ")", ">", "StackAlign", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{"], "File": "ARMBaseRegisterInfo10", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39127, "Length": 132, "Cover_Rate": 0.40993788819875776} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "if", "(", "!", "DstSubReg", ")", "return", "true", ";", "if", "(", "getRegSizeInBits", "(", "*", "NewRC", ")", "<", "", "&&", "getRegSizeInBits", "(", "*", "DstRC", ")", "<", "", "&&", "getRegSizeInBits", "(", "*", "SrcRC", ")", "<", "", ")", "return", "true", ";", "auto", "NewRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "NewRC", ")", ";", "auto", "SrcRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "SrcRC", ")", ";", "auto", "DstRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "DstRC", ")", ";", "if", "(", "SrcRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "if", "(", "DstRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "auto", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "auto", "It", "=", "AFI", "->", "getCoalescedWeight", "(", "MBB", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "It", "->", "second", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NewRCWeight", ".", "RegWeight", "<<", "", ")", ";", "unsigned", "SizeMultiplier", "=", "MBB", "->", "size", "(", ")"], "ground_truth": ["/", "", ";"], "File": "ARMBaseRegisterInfo10", "Func": "shouldCoalesce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39128, "Length": 179, "Cover_Rate": 0.6729323308270677} {"Template_token": ["", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF"], "ground_truth": [")", "const", "{"], "File": "ARMBaseRegisterInfo10", "Func": "trackLivenessAfterRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39129, "Length": 9, "Cover_Rate": 0.5625} {"Template_token": ["", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";", "if", "(", "(", "Hint", ".", "first", "==", "(", "unsigned", ")", "", "||", "Hint", ".", "first", "==", "(", "unsigned", ")", ""], "ground_truth": [")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Hint", ".", "second", ")", ")", "{"], "File": "ARMBaseRegisterInfo10", "Func": "updateRegAllocHint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39130, "Length": 60, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "getFramePointerReg", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF"], "ground_truth": [")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo11", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39131, "Length": 48, "Cover_Rate": 0.5274725274725275} {"Template_token": ["", "Register", "BaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF"], "ground_truth": [")", ")", "return", "getFramePointerReg", "(", "STI", ")", ";"], "File": "ARMBaseRegisterInfo11", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39132, "Length": 51, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")"], "ground_truth": [")", "return", "getFramePointerReg", "(", "STI", ")", ";"], "File": "ARMBaseRegisterInfo11", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39133, "Length": 25, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "const", "TargetRegisterClass", "*", "BaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterClass", "*", "Super", "=", "RC", ";", "TargetRegisterClass", "::", "sc_iterator", "I", "=", "RC", "->", "getSuperClasses", "(", ")", ";", "do", "{", "switch", "(", "Super", "->", "getID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Super", ";", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMBaseRegisterInfo11", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39134, "Length": 72, "Cover_Rate": 0.5950413223140496} {"Template_token": ["", "do", "{", "switch", "(", "Super", "->", "getID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Super", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")"], "ground_truth": [")", "return", "Super", ";"], "File": "ARMBaseRegisterInfo11", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39135, "Length": 53, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasD32", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC"], "ground_truth": ["=", "", ";"], "File": "ARMBaseRegisterInfo11", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39136, "Length": 121, "Cover_Rate": 0.4763779527559055} {"Template_token": ["", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "MFI", ".", "getLocalFrameSize", "(", ")", ">=", "", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseRegisterInfo11", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39137, "Length": 47, "Cover_Rate": 0.415929203539823} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo11", "Func": "isInlineAsmReadOnlyReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39138, "Length": 32, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", ""], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo11", "Func": "isInlineAsmReadOnlyReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39139, "Length": 39, "Cover_Rate": 0.36792452830188677} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", ""], "ground_truth": [")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo11", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39140, "Length": 101, "Cover_Rate": 0.4410480349344978} {"Template_token": ["", "return", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "needsStackRealignment", "("], "ground_truth": ["MF", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39141, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "return", "(", "RealignStack", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "!", "MFI", "->", "hasVarSizedObjects"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39142, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "return", "(", "RealignStack", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "!"], "ground_truth": ["MFI", "->", "hasVarSizedObjects", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39143, "Length": 44, "Cover_Rate": 0.7719298245614035} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "canSimplifyCallFramePseudos", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "("], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39144, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "canSimplifyCallFramePseudos", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")"], "ground_truth": ["->", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39145, "Length": 24, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "int", "PIdx", "=", "Old", "->", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ","], "ground_truth": ["TII", ",", "Amount", ",", "Pred", ",", "PredReg", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39146, "Length": 127, "Cover_Rate": 0.4349315068493151} {"Template_token": ["", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "if", "(", "Value", ")", "{", "Value", "->", "first", "=", "FrameReg", ";", "Value", "->", "second", "=", "Offset", ";", "}", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ","], "ground_truth": ["FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39147, "Length": 152, "Cover_Rate": 0.304} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "FrameIndexValue", "*", "Value", ",", "RegScavenger", "*", "RS", ")", "const", "{", "unsigned", "i", "=", "", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ")", ";", "if", "(", "FrameReg", "!=", "", ")", "SPAdj", "=", "", ";", "Offset", "+=", "SPAdj", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", "", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "if", "(", "Value", ")", "{", "Value", "->", "first", "=", "FrameReg", ";", "Value", "->", "second", "=", "Offset", ";", "}", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "("], "ground_truth": [")", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39148, "Length": 424, "Cover_Rate": 0.848} {"Template_token": ["", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "||", "HasFP", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "HasFP", "||", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ")", "{", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ","], "ground_truth": ["TII", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39149, "Length": 273, "Cover_Rate": 0.4619289340101523} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "||", "HasFP", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "HasFP", "||", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ")", "{", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", ";", "}", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB"], "ground_truth": [",", "MBBI", ",", "dl", ",", "TII", ",", "VARegSaveSize", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39150, "Length": 499, "Cover_Rate": 0.8443316412859561} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")"], "ground_truth": [".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39151, "Length": 65, "Cover_Rate": 0.42483660130718953} {"Template_token": ["", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "GPRCS1Size", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "GPRCS2Size", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "DPRCSSize", ")", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "{", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "}", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "{", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "("], "ground_truth": ["MaxAlign", "-", "", ")", ")", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39152, "Length": 477, "Cover_Rate": 0.520174482006543} {"Template_token": ["", "unsigned", "Limit", "=", "(", "", "<<", "", ")", "-", "", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "E", ";", "++", "BB", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "I", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "const", "TargetInstrDesc", "&", "Desc", "=", "TII", ".", "get", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "(", "", "<<", "", ")", "-", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ";", "if", "(", "AddrMode", "==", "", "&&", "hasFP", "(", "MF", ")"], "ground_truth": [")", "return", "(", "", "<<", "", ")", "-", "", ";"], "File": "ARMBaseRegisterInfo12", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39153, "Length": 205, "Cover_Rate": 0.8266129032258065} {"Template_token": ["", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";", "static", "const", "TargetRegisterClass", "*", "const", "ThumbCalleeSavedRegClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";", "static", "const", "TargetRegisterClass", "*", "const", "DarwinCalleeSavedRegClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";", "static", "const", "TargetRegisterClass", "*", "const", "DarwinThumbCalleeSavedRegClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";", "if", "(", "STI", ".", "isThumb1Only"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMBaseRegisterInfo12", "Func": "getCalleeSavedRegClasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39154, "Length": 249, "Cover_Rate": 0.5777262180974478} {"Template_token": ["", "int", "BaseRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum"], "ground_truth": [",", "bool", "isEH", ")", "const", "{"], "File": "ARMBaseRegisterInfo12", "Func": "getDwarfRegNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39155, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "return", "GenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNum", ",", ""], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "getDwarfRegNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39156, "Length": 10, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "unsigned", "FrameReg", ";", "return", "getFrameIndexReference", "(", "MF", ",", "FI", ","], "ground_truth": ["FrameReg", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "getFrameIndexOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39157, "Length": 13, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "else", "if", "(", "AFI", "->", "isDPRCalleeSavedAreaFrame", "(", "FI", ")", ")", "Offset", "-=", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ";", "else", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "}", "else", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39158, "Length": 100, "Cover_Rate": 0.38022813688212925} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF"], "ground_truth": [")", "const", "{"], "File": "ARMBaseRegisterInfo12", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39159, "Length": 12, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "case", "", ":", "if", "(", "A", "->", "getSize", "(", ")", "==", "", ")", "{", "if", "(", "B", "==", "&", "", ")", "return", "&", "", ";", "assert", "(", "B", "==", "&", "", "&&", "", ")", ";", "if", "(", "A", "==", "&", "", ")", "return", "A", ";", "return", "&", "", ";", "}", "assert", "(", "A", "->", "getSize", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "B", "==", "&", "", ")", "return", "&", "", ";", "return", "&", "", ";", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMBaseRegisterInfo12", "Func": "getMatchingSuperRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39160, "Length": 84, "Cover_Rate": 0.4692737430167598} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMBaseRegisterInfo12", "Func": "getRARegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39161, "Length": 11, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "case", "D22", ":", "return", "", ";", "case", "D23", ":", "return", "", ";", "case", "D24", ":", "return", "", ";", "case", "D25", ":", "return", "", ";", "case", "D26", ":", "return", "", ";", "case", "D27", ":", "return", "", ";", "case", "D28", ":", "return", "", ";", "case", "D29", ":", "return", "", ";", "case", "D30", ":", "return", "", ";", "case", "D31", ":", "return", "", ";", "case", "S0", ":", "case", "S1", ":", "case", "S2", ":", "case", "S3", ":", "case", "S4", ":", "case", "S5", ":", "case", "S6", ":", "case", "S7", ":", "case", "S8", ":", "case", "S9", ":", "case", "S10", ":", "case", "S11", ":", "case", "S12", ":", "case", "S13", ":", "case", "S14", ":", "case", "S15", ":", "case", "S16", ":", "case", "S17", ":", "case", "S18", ":", "case", "S19", ":", "case", "S20", ":", "case", "S21", ":", "case", "S22", ":", "case", "S23", ":", "case", "S24", ":", "case", "S25", ":", "case", "S26", ":", "case", "S27", ":", "case", "S28", ":", "case", "S29", ":", "case", "S30", ":", "case", "S31", ":", "{", "if", "(", "isSPVFP", ")", "*", "isSPVFP", "=", "true", ";", "switch", "(", "RegEnum", ")", "{", "default", ":", "return", "", ";", "case", "S0", ":", "return", "", ";", "case", "S1", ":", "return", "", ";", "case", "S2", ":", "return", "", ";", "case", "S3", ":", "return", "", ";", "case", "S4", ":", "return", "", ";", "case", "S5", ":", "return", "", ";", "case", "S6", ":", "return", "", ";", "case", "S7", ":", "return", "", ";", "case", "S8", ":", "return", "", ";", "case", "S9", ":", "return", "", ";", "case", "S10", ":", "return", "", ";", "case", "S11", ":", "return", "", ";", "case", "S12", ":", "return", "", ";", "case", "S13", ":", "return", "", ";", "case", "S14", ":", "return", "", ";", "case", "S15", ":", "return", "", ";", "case", "S16", ":", "return", "", ";", "case", "S17", ":", "return", "", ";", "case", "S18", ":", "return", "", ";", "case", "S19", ":", "return", "", ";", "case", "S20", ":", "return", "", ";", "case", "S21", ":", "return", "", ";", "case", "S22", ":", "return", "", ";", "case", "S23", ":", "return", "", ";", "case", "S24", ":", "return", "", ";", "case", "S25", ":", "return", ""], "ground_truth": [";"], "File": "ARMBaseRegisterInfo12", "Func": "getRegisterNumbering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39162, "Length": 332, "Cover_Rate": 0.5203761755485894} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", ""], "ground_truth": [":"], "File": "ARMBaseRegisterInfo12", "Func": "getRegisterPairOdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39163, "Length": 147, "Cover_Rate": 0.332579185520362} {"Template_token": ["", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved"], "ground_truth": [".", "set", "(", "", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39164, "Length": 49, "Cover_Rate": 0.620253164556962} {"Template_token": ["", "return", "(", "(", "NoFramePointerElim", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->"], "ground_truth": ["isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39165, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")"], "ground_truth": ["/", "", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo12", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39166, "Length": 39, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "if", "(", "Reg", "==", "CSRegs", "[", "i"], "ground_truth": ["]", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo12", "Func": "isCalleeSavedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39167, "Length": 27, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "*", "MI", ",", "const", "BaseInstrInfo", "&", "TII", ",", "const", "unsigned", "*", "CSRegs", ")", "{", "return", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "(", "int", ")", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "(", "int", ")", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "(", "int", ")", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->"], "ground_truth": ["getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39168, "Length": 84, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "case", "", ":", "if", "(", "FramePtr", "==", "Reg", "&&", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "return", "STI", ".", "isR9Reserved", "("], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "isReservedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39169, "Length": 37, "Cover_Rate": 0.42045454545454547} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";", "if", "(", "(", "Hint", ".", "first", "==", "(", "unsigned", ")", "", "||", "Hint", ".", "first", "==", "(", "unsigned", ")", "", ")", "&&", "Hint", ".", "second", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Hint", ".", "second", ")", ")", "{", "unsigned", "OtherReg", "=", "Hint", ".", "second", ";", "Hint", "=", "MRI", "->", "getRegAllocationHint", "("], "ground_truth": ["OtherReg", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "UpdateRegAllocHint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39170, "Length": 69, "Cover_Rate": 0.5564516129032258} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "cannotEliminateFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "adjustsStack"], "ground_truth": ["(", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo13", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39171, "Length": 47, "Cover_Rate": 0.7121212121212122} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex"], "ground_truth": ["(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBaseRegisterInfo13", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39172, "Length": 65, "Cover_Rate": 0.37790697674418605} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "("], "ground_truth": ["Idx", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBaseRegisterInfo13", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39173, "Length": 65, "Cover_Rate": 0.37790697674418605} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "CSR_iOS_CXX_TLS_RegMask", ";", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_RegMask"], "ground_truth": [":", "CSR_AAPCS_RegMask", ";"], "File": "ARMBaseRegisterInfo13", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39174, "Length": 28, "Cover_Rate": 0.3835616438356164} {"Template_token": ["", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "Scale", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "="], "ground_truth": ["-", "InstrOffs", ";"], "File": "ARMBaseRegisterInfo13", "Func": "getFrameIndexInstrOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39175, "Length": 126, "Cover_Rate": 0.39009287925696595} {"Template_token": ["", "}", "else", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Paired", ")", ",", "Odd", ",", "this", ")", ";", "}", "if", "(", "PairedPhys", "&&", "std", "::", "find", "(", "Order", ".", "begin", "(", ")", ",", "Order", ".", "end", "(", ")", ",", "PairedPhys", ")", "!=", "Order", ".", "end", "(", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Order", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "Order", "[", "I", "]", ";", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";", "if", "(", "!", "Paired", "||", "MRI", ".", "isReserved", "(", "Paired", ")", ")", "continue", ";", "Hints", ".", "push_back", "(", "Reg", ")"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo13", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39176, "Length": 151, "Cover_Rate": 0.49508196721311476} {"Template_token": ["", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "case", "", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "return", "", "-", "FP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";", "}", "case"], "ground_truth": ["", ":"], "File": "ARMBaseRegisterInfo13", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39177, "Length": 51, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "case", "", ":", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "case", "", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "return", "", "-", "FP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";", "}", "case", "", ":", "case", "", ":", "return", "", "-", ""], "ground_truth": [";"], "File": "ARMBaseRegisterInfo13", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39178, "Length": 62, "Cover_Rate": 0.49206349206349204} {"Template_token": ["", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "Reserved", ".", "set", "(", "", ",", "", "+", "", ")", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "for", "(", "MCSubRegIterator", "SI", "(", "*", "I", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")"], "ground_truth": [";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";"], "File": "ARMBaseRegisterInfo13", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39179, "Length": 230, "Cover_Rate": 0.8949416342412452} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame"], "ground_truth": ["(", "MF", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo13", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39180, "Length": 53, "Cover_Rate": 0.4953271028037383} {"Template_token": ["", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID"], "ground_truth": [",", "", ",", "this", ",", "MF", ")", ")", ";"], "File": "ARMBaseRegisterInfo13", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39181, "Length": 92, "Cover_Rate": 0.42201834862385323} {"Template_token": ["", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg"], "ground_truth": [")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "ARMBaseRegisterInfo13", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39182, "Length": 145, "Cover_Rate": 0.6651376146788991} {"Template_token": ["", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "}", "assert", "(", "Done", "&&", "", ")", ";", "(", "void", ")", "Done"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo13", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39183, "Length": 69, "Cover_Rate": 0.34673366834170855} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", "TargetRegisterClass", "*", "NewRC", ")", "const", "{", "auto", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "if", "(", "!", "DstSubReg", ")", "return", "true", ";", "if", "(", "NewRC", "->", "getSize", "(", ")", "<", "", "&&", "DstRC", "->", "getSize", "(", ")", "<", "", "&&", "SrcRC", "->", "getSize", "(", ")", "<", "", ")", "return", "true", ";", "auto", "NewRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "NewRC", ")", ";", "auto", "SrcRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "SrcRC", ")", ";", "auto", "DstRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "DstRC", ")", ";", "if", "(", "SrcRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "if", "(", "DstRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "auto", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "auto", "It", "=", "AFI", "->", "getCoalescedWeight", "(", "MBB", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "It", "->", "second", "<<", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NewRCWeight", ".", "RegWeight", "<<", "", ")", ";", "unsigned", "SizeMultiplier", "=", "MBB", "->", "size", "(", ")", "/", "", ";", "SizeMultiplier", "=", "SizeMultiplier", "?", "SizeMultiplier", ":", "", ";", "if", "(", "It", "->", "second", "<", "NewRCWeight", ".", "WeightLimit"], "ground_truth": ["*", "SizeMultiplier", ")", "{"], "File": "ARMBaseRegisterInfo13", "Func": "shouldCoalesce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39184, "Length": 250, "Cover_Rate": 0.9398496240601504} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb1Only", "(", ")", ")", "FramePtr", "=", "", ";", "else", "FramePtr", "=", "", ";", "}", "else", "if", "(", "STI", ".", "isTargetWindows", "(", ")", ")", "FramePtr", "=", "", ";", "else", "FramePtr", "=", "STI", ".", "isThumb", "(", ")"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMBaseRegisterInfo15", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39185, "Length": 50, "Cover_Rate": 0.4672897196261682} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMBaseRegisterInfo15", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39186, "Length": 41, "Cover_Rate": 0.38317757009345793} {"Template_token": ["", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "assert", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&"], "ground_truth": ["", ")", ";"], "File": "ARMBaseRegisterInfo15", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39187, "Length": 247, "Cover_Rate": 0.4678030303030303} {"Template_token": ["", "if", "(", "!", "MF", ")", "return", "RegList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo15", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39188, "Length": 59, "Cover_Rate": 0.45384615384615384} {"Template_token": ["", "const", "TargetRegisterClass", "*", "BaseRegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "", ")"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMBaseRegisterInfo15", "Func": "getCrossCopyRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39189, "Length": 24, "Cover_Rate": 0.8} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Super", "=", "RC", ";", "TargetRegisterClass", "::", "sc_iterator", "I", "=", "RC", "->", "getSuperClasses", "(", ")", ";", "do", "{", "switch", "(", "Super", "->", "getID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Super", ";", "}", "Super", "=", "*", "I", "++", ";", "}", "while", "(", "Super", ")"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo15", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39190, "Length": 66, "Cover_Rate": 0.673469387755102} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Super", "=", "RC", ";", "TargetRegisterClass", "::", "sc_iterator", "I", "=", "RC", "->", "getSuperClasses", "(", ")", ";", "do", "{", "switch", "(", "Super", "->", "getID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseRegisterInfo15", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39191, "Length": 41, "Cover_Rate": 0.41836734693877553} {"Template_token": ["", "unsigned", "PairedPhys", "=", "", ";", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Hint", ".", "second", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Hint", ".", "second", ")", ",", "Odd", ",", "this", ")", ";", "if", "(", "PairedPhys", "&&", "MRI", ".", "isReserved", "(", "PairedPhys", ")", ")", "PairedPhys", "=", "", ";", "}", "if", "(", "PairedPhys", "&&", "std", "::", "find", "(", "Order", ".", "begin", "(", ")", ",", "Order", ".", "end", "(", ")", ",", "PairedPhys", ")", "!=", "Order", ".", "end", "(", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Order", ".", "size", "(", ")", ";", "I", "!="], "ground_truth": ["E", ";", "++", "I", ")", "{"], "File": "ARMBaseRegisterInfo15", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39192, "Length": 112, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "nullptr", ";", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")"], "ground_truth": [")", "?", "CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "File": "ARMBaseRegisterInfo15", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39193, "Length": 31, "Cover_Rate": 0.6739130434782609} {"Template_token": ["", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "nullptr", ";", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")"], "ground_truth": [")", "?", "CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "File": "ARMBaseRegisterInfo15", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39194, "Length": 31, "Cover_Rate": 0.6739130434782609} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", "->", "getLocalFrameSize", "(", ")", "<"], "ground_truth": ["", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo15", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39195, "Length": 81, "Cover_Rate": 0.7232142857142857} {"Template_token": ["", "}", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "Offset", "==", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "isSigned", "=", "true", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits"], "ground_truth": [")", "-", "", ";"], "File": "ARMBaseRegisterInfo15", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39196, "Length": 181, "Cover_Rate": 0.6198630136986302} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "("], "ground_truth": ["FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ")", ";"], "File": "ARMBaseRegisterInfo15", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39197, "Length": 104, "Cover_Rate": 0.47706422018348627} {"Template_token": ["", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "FunctionInfo", "*", "AFI", "=", "MBB", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ","], "ground_truth": ["MF", ")", ")", ";"], "File": "ARMBaseRegisterInfo15", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39198, "Length": 164, "Cover_Rate": 0.7522935779816514} {"Template_token": ["", "}", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "=", "-", "Offset", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{", "if", "(", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMBaseRegisterInfo15", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39199, "Length": 147, "Cover_Rate": 0.4551083591331269} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", ""], "ground_truth": [";"], "File": "ARMBaseRegisterInfo15", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39200, "Length": 69, "Cover_Rate": 0.34673366834170855} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")"], "ground_truth": [")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBaseRegisterInfo16", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39201, "Length": 53, "Cover_Rate": 0.3045977011494253} {"Template_token": ["", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{", "return", "CSR_FIQ_SaveList", ";", "}", "else", "{", "return", "CSR_GenericInt_SaveList", ";", "}", "}", "if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "F", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "CSR_iOS_SwiftError_SaveList", ";", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SwiftError_SaveList", ":", "CSR_AAPCS_SwiftError_SaveList", ";", "}", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_iOS_CXX_TLS_PE_SaveList", ":", "CSR_iOS_CXX_TLS_SaveList", ";", "return"], "ground_truth": ["RegList", ";"], "File": "ARMBaseRegisterInfo16", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39202, "Length": 120, "Cover_Rate": 0.48582995951417} {"Template_token": ["", "if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SwiftError_RegMask", ":", "CSR_AAPCS_SwiftError_RegMask", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "CSR_iOS_CXX_TLS_RegMask", ";", "return", "STI", ".", "isTargetDarwin", "(", ")"], "ground_truth": ["?", "CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "File": "ARMBaseRegisterInfo16", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39203, "Length": 68, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SwiftError_RegMask", ":", "CSR_AAPCS_SwiftError_RegMask", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "CC", "==", "CallingConv", "::", "CXX_FAST_TLS", ")"], "ground_truth": ["return", "CSR_iOS_CXX_TLS_RegMask", ";"], "File": "ARMBaseRegisterInfo16", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39204, "Length": 57, "Cover_Rate": 0.4596774193548387} {"Template_token": ["", "if", "(", "PairedPhys", "&&", "is_contained", "(", "Order", ",", "PairedPhys", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "Order", ")", "{", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";", "MCPhysReg", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";", "if", "(", "!", "Paired", "||", "MRI", ".", "isReserved", "(", "Paired", ")", ")", "continue", ";", "Hints", ".", "push_back", "(", "Reg", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo16", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39205, "Length": 83, "Cover_Rate": 0.3132075471698113} {"Template_token": ["", "bool", "enableMultipleCopyHints", "(", ")", "const", "override", "{", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseRegisterInfo17", "Func": "enableMultipleCopyHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39206, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "default", ":", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "return", "false", ";", "}", "unsigned", "Paired", "=", "Hint", ".", "second", ";", "if", "(", "Paired", "==", "", ")", "return", "false", ";", "unsigned", "PairedPhys", "=", "", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "Paired", ";", "}", "else", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Paired", ")", ",", "Odd", ",", "this", ")", ";", "}", "if", "(", "PairedPhys", "&&", "is_contained", "(", "Order", ",", "PairedPhys", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "Reg", ":", "Order", ")", "{", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg"], "ground_truth": [",", "!", "Odd", ",", "this", ")", ";"], "File": "ARMBaseRegisterInfo17", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39207, "Length": 145, "Cover_Rate": 0.5390334572490706} {"Template_token": ["", "unsigned", "Odd", ";", "switch", "(", "Hint", ".", "first", ")", "{", "case", "", ":", "Odd", "=", "", ";", "break", ";", "case", "", ":", "Odd", "=", "", ";", "break", ";", "default", ":", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "return", "false", ";", "}", "unsigned", "Paired", "=", "Hint", ".", "second", ";", "if", "(", "Paired", "==", "", ")", "return", "false", ";", "unsigned", "PairedPhys", "=", "", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "Paired", ";", "}", "else", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Paired", ")", ",", "Odd", ",", "this", ")", ";", "}", "if", "(", "PairedPhys", "&&", "is_contained", "(", "Order", ",", "PairedPhys", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "Reg", ":", "Order", ")", "{", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";", "if", "(", "!", "Paired", "||", "MRI", ".", "isReserved", "(", "Paired", ")", ")", "continue", ";", "Hints", ".", "push_back", "(", "Reg", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo17", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39208, "Length": 198, "Cover_Rate": 0.7360594795539034} {"Template_token": ["", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "STI", ".", "isTargetDarwin", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasD32", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo17", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39209, "Length": 178, "Cover_Rate": 0.6846153846153846} {"Template_token": ["", "return", "!", "getReservedRegs", "(", "MF", ")", ".", "test", "(", "PhysReg"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo17", "Func": "isAsmClobberable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39210, "Length": 12, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "isAsmClobberable", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "PhysReg"], "ground_truth": [")", "const", "{"], "File": "ARMBaseRegisterInfo17", "Func": "isAsmClobberable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39211, "Length": 12, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "for", "(", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ";", "++", "i", ")", "assert", "(", "i", "+", "", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "", ")", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "Offset", "==", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "isSigned", "=", "true", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "(", "BaseReg", "==", "", "?", "", ":", "", ")", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", ""], "ground_truth": [")", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo17", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39212, "Length": 197, "Cover_Rate": 0.6437908496732027} {"Template_token": ["", "break", ";", "case", "", ":", "NumBits", "=", "(", "BaseReg", "==", "", "?", "", ":", "", ")", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale"], "ground_truth": [")", "return", "true", ";"], "File": "ARMBaseRegisterInfo17", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39213, "Length": 99, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMBaseRegisterInfo17", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39214, "Length": 101, "Cover_Rate": 0.5024875621890548} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->"], "ground_truth": ["isThumb2Function", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo17", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39215, "Length": 131, "Cover_Rate": 0.6517412935323383} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";", "if", "(", "(", "Hint", ".", "first", "==", "(", "unsigned", ")", "", "||", "Hint", ".", "first", "==", "(", "unsigned", ")", "", ")", "&&", "Register", "::", "isVirtualRegister", "(", "Hint", ".", "second", ")", ")", "{", "unsigned", "OtherReg", "=", "Hint"], "ground_truth": [".", "second", ";"], "File": "ARMBaseRegisterInfo17", "Func": "updateRegAllocHint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39216, "Length": 56, "Cover_Rate": 0.3522012578616352} {"Template_token": ["", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";", "}", "if", "(", "ghcCall", ")", "return", "CSR_NoRegs_SaveList", ";", "else", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", "."], "ground_truth": ["isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";"], "File": "ARMBaseRegisterInfo19", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39217, "Length": 63, "Cover_Rate": 0.7590361445783133} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getEHExceptionRegister", "(", ")", "const", "{", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo19", "Func": "getEHExceptionRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39218, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo19", "Func": "getEHExceptionRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39219, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getEHHandlerRegister", "("], "ground_truth": [")", "const", "{"], "File": "ARMBaseRegisterInfo19", "Func": "getEHHandlerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39220, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getEHHandlerRegister", "("], "ground_truth": [")", "const", "{"], "File": "ARMBaseRegisterInfo19", "Func": "getEHHandlerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39221, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "NULL", ";", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", "."], "ground_truth": ["isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "File": "ARMBaseRegisterInfo19", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39222, "Length": 31, "Cover_Rate": 0.6739130434782609} {"Template_token": ["", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "="], "ground_truth": ["", ";"], "File": "ARMBaseRegisterInfo1", "Func": "canCombineSubRegIndices", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39223, "Length": 243, "Cover_Rate": 0.332421340629275} {"Template_token": ["", "cannotEliminateFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "adjustsStack", "(", ")", ")", "return", "true", ";", "return", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "needsStackRealignment"], "ground_truth": ["(", "MF", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39224, "Length": 54, "Cover_Rate": 0.9310344827586207} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "cannotEliminateFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "("], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39225, "Length": 23, "Cover_Rate": 0.39655172413793105} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "RealignStack", "&&", "(", "!", "MFI", "->", "hasVarSizedObjects"], "ground_truth": ["(", ")", "||", "EnableBasePointer", ")", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39226, "Length": 27, "Cover_Rate": 0.675} {"Template_token": ["", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "Old", "->", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "Pred", ",", "PredReg", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMBaseRegisterInfo1", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39227, "Length": 141, "Cover_Rate": 0.4684385382059801} {"Template_token": ["", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "Old", "->", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Opc", "==", "", "||", "Opc", "=="], "ground_truth": ["", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39228, "Length": 166, "Cover_Rate": 0.5514950166112956} {"Template_token": ["", "static", "void", "emitSPUpdate", "(", "bool", "is", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "const", "BaseInstrInfo", "&"], "ground_truth": ["TII", ",", "int", "NumBytes", ",", "", "Pred", "=", "", ",", "unsigned", "PredReg", "=", "", ")", "{"], "File": "ARMBaseRegisterInfo1", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39229, "Length": 39, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "DarwinCalleeSavedRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "return", "STI", ".", "isTargetDarwin", "(", ")", "?"], "ground_truth": ["DarwinCalleeSavedRegs", ":", "CalleeSavedRegs", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39230, "Length": 99, "Cover_Rate": 0.55} {"Template_token": ["", "const", "TargetRegisterClass", "*", "BaseRegisterInfo", "::", "getCrossCopyRegClass", "("], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", ")", "const", "{"], "File": "ARMBaseRegisterInfo1", "Func": "getCrossCopyRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39231, "Length": 14, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "const", "TargetRegisterClass", "*", "BaseRegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "", ")", "return", "", ";", "return", "RC"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo1", "Func": "getCrossCopyRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39232, "Length": 27, "Cover_Rate": 0.9} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getEHHandlerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39233, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getEHHandlerRegister", "(", ")", "const", "{", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getEHHandlerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39234, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "Idx", "+", ""], "ground_truth": [";"], "File": "ARMBaseRegisterInfo1", "Func": "getFrameIndexInstrOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39235, "Length": 104, "Cover_Rate": 0.31901840490797545} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";", "return", ""], "ground_truth": [";"], "File": "ARMBaseRegisterInfo1", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39236, "Length": 42, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "A", "->", "getSize", "(", ")", "==", "", ")", "{", "if", "(", "B", "==", "&", "", ")", "return", "&", "", ";", "assert", "(", "B", "==", "&", "", "&&", "", ")", ";", "if", "(", "A", "==", "&", "", ")", "return", "A", ";", "return", "&", "", ";", "}", "if", "(", "A", "->", "getSize", "(", ")", "==", "", ")", "{", "if", "(", "B", "==", "&", "", ")", "return", "&", "", ";", "return", "&", "", ";", "}", "if", "(", "A", "->", "getSize", "(", ")", "==", "", ")", "{", "if", "(", "B", "==", "&", "", ")", "return", "", ";", "return", "&", "", ";", "}", "assert", "(", "A", "->", "getSize", "(", ")", "==", "", "&&", "", ")", ";", "return", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "A", "->", "getSize", "(", ")", "==", "", ")", "{", "if", "(", "B", "==", "&", "", ")", "return", "&", "", ";", "if", "(", "B", "==", "&", "", ")", "return", "", ";", "return", "A", ";", "}", "if", "(", "A", "->", "getSize", "(", ")", "==", "", ")", "{", "if", "(", "B", "==", "&", "", ")", "return", "&", "", ";", "if", "(", "B", "==", "&", "", ")", "return", "", ";", "return", "A", ";", "}", "assert", "(", "A", "->", "getSize", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "B", "!=", "&", "", ")", "return", "", ";", "return", "A", ";", "}", "case", ""], "ground_truth": [":"], "File": "ARMBaseRegisterInfo1", "Func": "getMatchingSuperRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39237, "Length": 242, "Cover_Rate": 0.49287169042769857} {"Template_token": ["", "const", "TargetRegisterClass", "*", "BaseRegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMBaseRegisterInfo1", "Func": "getPointerRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39238, "Length": 15, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPROdd5", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPREven6", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPROdd6", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "RC", "!=", "", "&&", "RC", "!=", "", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "HintType", "==", "", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairEven", "(", "HintReg", ",", "MF", ")", "==", "", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPREven1", ")", ";", "else", "return", "makeArrayRef", "(", "GPREven4", ")", ";", "}", "else", "if", "(", "FramePtr", "==", "", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPREven2", ")", ";", "else", "return", "makeArrayRef", "(", "GPREven5", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPREven3", ")", ";", "else", "return", "makeArrayRef", "(", "GPREven6", ")", ";", "}", "}", "else", "if", "(", "HintType", "==", "", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairOdd", "(", "HintReg", ",", "MF", ")", "==", "", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "makeArrayRef", "(", "GPROdd1", ")", ";", "else", "return", "makeArrayRef", "(", "GPROdd4", ")", ";", "}", "else", "if", "(", "FramePtr", "==", ""], "ground_truth": [")", "{"], "File": "ARMBaseRegisterInfo1", "Func": "getRawAllocationOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39239, "Length": 338, "Cover_Rate": 0.32221163012392756} {"Template_token": ["", "return", "(", "isReservedReg", "(", "MF", ",", "", ")", "||", "isReservedReg", "(", "MF", ",", "", ")", ")", "?", "", ":", "", ";", "case", "", ":", "return", "isReservedReg", "(", "MF", ",", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "isReservedReg", "(", "MF", ",", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getRegisterPairEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39240, "Length": 147, "Cover_Rate": 0.32450331125827814} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "(", "isReservedReg", "(", "MF", ",", "", ")", "||", "isReservedReg", "(", "MF", ",", "", ")", ")", "?", "", ":", "", ";", "case", "", ":", "return", "isReservedReg", "(", "MF", ",", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "isReservedReg", "(", "MF", ",", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMBaseRegisterInfo1", "Func": "getRegisterPairOdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39241, "Length": 174, "Cover_Rate": 0.3841059602649007} {"Template_token": ["", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "assert", "(", "", "==", "", "+", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "Reserved", ".", "set", "(", "", "+", "i", ")", ";", "}", "return"], "ground_truth": ["Reserved", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39242, "Length": 67, "Cover_Rate": 0.39880952380952384} {"Template_token": ["", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMBaseRegisterInfo1", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39243, "Length": 75, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "FunctionInfo", "*", "AFI", "=", "MBB", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ","], "ground_truth": ["BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39244, "Length": 164, "Cover_Rate": 0.8723404255319149} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack", "("], "ground_truth": ["MF", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39245, "Length": 60, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack"], "ground_truth": ["(", "MF", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39246, "Length": 83, "Cover_Rate": 0.9880952380952381} {"Template_token": ["", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")"], "ground_truth": ["const", "{"], "File": "ARMBaseRegisterInfo1", "Func": "requiresVirtualBaseRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39247, "Length": 9, "Cover_Rate": 0.5625} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off"], "ground_truth": [",", "TII", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39248, "Length": 107, "Cover_Rate": 0.5846994535519126} {"Template_token": ["", "else", "if", "(", "Type", "==", "(", "unsigned", ")", "", ")", "return", "getRegisterPairOdd", "(", "Reg", ",", "MF", ")", ";", "else", "if", "(", "Type", "==", "(", "unsigned", ")", "", ")", "return", "getRegisterPairEven"], "ground_truth": ["(", "Reg", ",", "MF", ")", ";"], "File": "ARMBaseRegisterInfo1", "Func": "ResolveRegAllocHint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39249, "Length": 36, "Cover_Rate": 0.4186046511627907} {"Template_token": ["", "void", "BaseRegisterInfo", "::", "UpdateRegAllocHint", "(", "unsigned", "Reg", ",", "unsigned", "NewReg", ",", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";", "if", "(", "(", "Hint", ".", "first", "==", "(", "unsigned", ")", "", "||", "Hint", ".", "first", "==", "(", "unsigned", ")", "", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "("], "ground_truth": ["Hint", ".", "second", ")", ")", "{"], "File": "ARMBaseRegisterInfo1", "Func": "UpdateRegAllocHint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39250, "Length": 77, "Cover_Rate": 0.6416666666666667} {"Template_token": ["", "if", "(", "NoFramePointerElim", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "return", "true", ";", "return", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI"], "ground_truth": ["->", "isFrameAddressTaken", "(", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "cannotEliminateFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39251, "Length": 26, "Cover_Rate": 0.52} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "", "Pred", "=", "(", "", ")", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "unsigned", "PredReg", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII"], "ground_truth": [",", "Amount", ",", "Pred", ",", "PredReg", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39252, "Length": 153, "Cover_Rate": 0.5625} {"Template_token": ["", "unsigned", "FrameReg", "=", "", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MFI", "->", "getStackSize", "(", ")", "+", "SPAdj", ";", "if", "(", "AFI", "->", "isGPRCalleeSavedArea1Frame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getGPRCalleeSavedArea1Offset", "(", ")", ";", "else", "if", "(", "AFI", "->", "isGPRCalleeSavedArea2Frame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getGPRCalleeSavedArea2Offset", "(", ")", ";", "else", "if", "(", "AFI", "->", "isDPRCalleeSavedAreaFrame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ";", "else", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "assert", "(", "SPAdj", "==", "", "&&", "", ")", ";", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Offset", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Offset", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Offset", "==", "", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "findScratchRegister", "(", "RS", ",", "&", "", ",", "AFI", ")", ";", "if", "(", "ScratchReg", "==", "", ")", "ScratchReg", "=", "RS", "->", "scavengeRegister", "(", "&", "", ",", "II"], "ground_truth": [",", "SPAdj", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39253, "Length": 229, "Cover_Rate": 0.447265625} {"Template_token": ["", "if", "(", "HasFP", "||", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ")", "{", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", ""], "ground_truth": [",", "STI", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39254, "Length": 221, "Cover_Rate": 0.3739424703891709} {"Template_token": ["", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "||", "HasFP", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "HasFP", "||", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ")", "{", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", ";", "}", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII"], "ground_truth": [",", "VARegSaveSize", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39255, "Length": 412, "Cover_Rate": 0.6971235194585449} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg"], "ground_truth": ["(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39256, "Length": 65, "Cover_Rate": 0.4276315789473684} {"Template_token": ["", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "GPRCS2Size", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "DPRCSSize", ")", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "{", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "}", "AFI", "->", "setGPRCalleeSavedArea1Size"], "ground_truth": ["(", "GPRCS1Size", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39257, "Length": 272, "Cover_Rate": 0.384180790960452} {"Template_token": ["", "if", "(", "!", "I", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "const", "TargetInstrDesc", "&", "Desc", "=", "TII", ".", "get", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "(", "", "<<", "", ")", "-", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "Limit", "=", "std", "::", "min", "("], "ground_truth": ["Limit", ",", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39258, "Length": 93, "Cover_Rate": 0.3924050632911392} {"Template_token": ["", "static", "unsigned", "findScratchRegister", "(", "RegScavenger", "*", "RS", ",", "const", "TargetRegisterClass", "*", "RC", ",", "FunctionInfo", "*", "AFI", ")", "{", "unsigned", "Reg", "=", "RS", "?", "RS", "->", "FindUnusedReg", "(", "RC", ")", ":", "(", "unsigned", ")", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";", "return", "Reg"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo20", "Func": "findScratchRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39259, "Length": 48, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";", "return", ""], "ground_truth": [";"], "File": "ARMBaseRegisterInfo20", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39260, "Length": 30, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "case", "R8", ":", "case", "D8", ":", "case", "Q8", ":", "return", "", ";", "case", "R9", ":", "case", "D9", ":", "case", "Q9", ":", "return", "", ";", "case", "R10", ":", "case", "D10", ":", "case", "Q10", ":", "return", "", ";", "case", "R11", ":", "case", "D11", ":", "case", "Q11", ":", "return", "", ";", "case", "R12", ":", "case", "D12", ":", "case", "Q12", ":", "return", "", ";", "case", "SP", ":", "case", "D13", ":", "case", "Q13", ":", "return", "", ";", "case", "LR", ":", "case", "D14", ":", "case", "Q14", ":", "return", "", ";", "case", "PC", ":", "case", "D15", ":", "case", "Q15", ":", "return", "", ";", "case", "D16", ":", "return", "", ";", "case", "D17", ":", "return", "", ";", "case", "D18", ":", "return", "", ";", "case", "D19", ":", "return", "", ";", "case", "D20", ":", "return", "", ";", "case", "D21", ":", "return", "", ";", "case", "D22", ":", "return", "", ";", "case", "D23", ":", "return", "", ";", "case", "D24", ":", "return", "", ";", "case", "D25", ":", "return", "", ";", "case", "D26", ":", "return", "", ";", "case", "D27", ":", "return", "", ";", "case", "D28", ":", "return", "", ";", "case", "D29", ":", "return", "", ";", "case", "D30", ":", "return", "", ";", "case", "D31", ":", "return", "", ";", "case", "S0", ":", "case", "S1", ":", "case", "S2", ":", "case", "S3", ":", "case", "S4", ":", "case", "S5", ":", "case", "S6", ":", "case", "S7", ":", "case", "S8", ":", "case", "S9", ":", "case", "S10", ":", "case", "S11", ":", "case", "S12", ":", "case", "S13", ":", "case", "S14", ":", "case", "S15", ":", "case", "S16", ":", "case", "S17", ":", "case", "S18", ":", "case", "S19", ":", "case", "S20", ":", "case", "S21", ":", "case", "S22", ":", "case", "S23", ":", "case", "S24", ":", "case", "S25", ":", "case", "S26", ":", "case", "S27", ":", "case", "S28", ":", "case", "S29", ":", "case", "S30", ":", "case", "S31", ":", "{", "if", "(", "isSPVFP", ")", "*", "isSPVFP", "=", "true", ";", "switch", "(", "RegEnum", ")", "{", "default", ":", "return", "", ";", "case", "S0", ":", "return"], "ground_truth": ["", ";"], "File": "ARMBaseRegisterInfo20", "Func": "getRegisterNumbering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39261, "Length": 314, "Cover_Rate": 0.49216300940438873} {"Template_token": ["", "BitVector", "BaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "("], "ground_truth": ["MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39262, "Length": 54, "Cover_Rate": 0.6835443037974683} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "NoFramePointerElim", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||"], "ground_truth": ["MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39263, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "NoFramePointerElim", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||"], "ground_truth": ["MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo20", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39264, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "!", "EnableBasePointer", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseRegisterInfo21", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39265, "Length": 52, "Cover_Rate": 0.45217391304347826} {"Template_token": ["", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "FrameIndex", "==", "RS", "->", "getScavengingFrameIndex", "(", ")", ")", "{", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ","], "ground_truth": ["Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";"], "File": "ARMBaseRegisterInfo21", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39266, "Length": 359, "Cover_Rate": 0.6331569664902998} {"Template_token": ["", "const", "FrameLowering", "*", "TFI", "=", "static_cast", "<", "const", "FrameLowering", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "FrameIndex", "==", "RS", "->", "getScavengingFrameIndex", "(", ")", ")", "{", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "Done", "=", "false"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo21", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39267, "Length": 206, "Cover_Rate": 0.36331569664902996} {"Template_token": ["", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";", "}", "if", "(", "ghcCall", ")", "{", "return", "CSR_GHC_SaveList"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo21", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39268, "Length": 27, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPREven3", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPROdd3", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPREven4", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPROdd4", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPREven5", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPROdd5", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPREven6", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPROdd6", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "RC", "!=", "&", "", "&&", "RC", "!=", "&", "", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "HintType", "==", "", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairEven", "(", "HintReg", ",", "MF", ")", "==", "", ")", "return", "RC", "->", "getRawAllocationOrder", "(", "MF", ")", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF"], "ground_truth": [")", ")", "{"], "File": "ARMBaseRegisterInfo21", "Func": "getRawAllocationOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39269, "Length": 361, "Cover_Rate": 0.3434823977164605} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "(", "MRI", ".", "isReserved", "(", "", ")", "||", "MRI", ".", "isReserved", "(", "", ")", ")", "?", "", ":", "", ";", "case", "", ":", "return", "MRI", ".", "isReserved", "(", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "MRI", ".", "isReserved", "(", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMBaseRegisterInfo21", "Func": "getRegisterPairOdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39270, "Length": 258, "Cover_Rate": 0.5560344827586207} {"Template_token": ["", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "assert", "(", "", "==", "", "+", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "Reserved", ".", "set", "(", "", "+", "i", ")", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "for", "(", "MCSubRegIterator", "SI", "(", "*", "I", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "return"], "ground_truth": ["Reserved", ";"], "File": "ARMBaseRegisterInfo21", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39271, "Length": 215, "Cover_Rate": 0.8811475409836066} {"Template_token": ["", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", "->", "getLocalFrameSize", "(", ")", "<", "", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseRegisterInfo21", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39272, "Length": 37, "Cover_Rate": 0.30833333333333335} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "hasBasePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", "->"], "ground_truth": ["hasVarSizedObjects", "(", ")", ")", "{"], "File": "ARMBaseRegisterInfo21", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39273, "Length": 93, "Cover_Rate": 0.775} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMBaseRegisterInfo22", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39274, "Length": 41, "Cover_Rate": 0.3504273504273504} {"Template_token": ["", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "assert", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "("], "ground_truth": ["PIdx", "+", "", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseRegisterInfo22", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39275, "Length": 207, "Cover_Rate": 0.39204545454545453} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "static_cast", "<", "const", "FrameLowering", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "assert", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMBaseRegisterInfo22", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39276, "Length": 325, "Cover_Rate": 0.615530303030303} {"Template_token": ["", "const", "MCPhysReg", "*", "BaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_SaveList", ";", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "=="], "ground_truth": ["", ")", "{"], "File": "ARMBaseRegisterInfo22", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39277, "Length": 123, "Cover_Rate": 0.8913043478260869} {"Template_token": ["", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_RegMask"], "ground_truth": [":", "CSR_AAPCS_RegMask", ";"], "File": "ARMBaseRegisterInfo22", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39278, "Length": 33, "Cover_Rate": 0.4925373134328358} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "STI", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "getFramePointerReg", "(", "STI", ")", ";", "return", ""], "ground_truth": [";"], "File": "ARMBaseRegisterInfo22", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39279, "Length": 43, "Cover_Rate": 0.7413793103448276} {"Template_token": ["", "}", "else", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "Paired", ")", ")", "{", "PairedPhys", "=", "getPairedGPR", "(", "VRM", "->", "getPhys", "(", "Paired", ")", ",", "Odd", ",", "this", ")", ";", "}", "if", "(", "PairedPhys", "&&", "std", "::", "find", "(", "Order", ".", "begin", "(", ")", ",", "Order", ".", "end", "(", ")", ",", "PairedPhys", ")", "!=", "Order", ".", "end", "(", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "Order", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "Order", "[", "I", "]", ";", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo22", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39280, "Length": 130, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "case", "", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "return", "", "-", "FP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";", "}", "case", "", ":", "case", "", ":", "return", "", "-"], "ground_truth": ["", ";"], "File": "ARMBaseRegisterInfo22", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39281, "Length": 59, "Cover_Rate": 0.4645669291338583} {"Template_token": ["", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "assert", "(", "", "==", "", "+", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "Reserved", ".", "set", "(", "", "+", "i", ")", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "for", "(", "MCSubRegIterator", "SI", "(", "*", "I", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "return", "Reserved"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo22", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39282, "Length": 188, "Cover_Rate": 0.706766917293233} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", "->", "getLocalFrameSize", "(", ")", "<", "", ")", "return", "false", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseRegisterInfo22", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39283, "Length": 88, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "using", "namespace", "", ";", "switch", "(", "Reg", ")", "{", "case", "R0", ":", "case", "R1", ":", "case", "R2", ":", "case", "R3", ":", "case", "R4", ":", "case", "R5", ":", "case", "R6", ":", "case", "R7", ":", "case", "LR", ":", "case"], "ground_truth": ["SP", ":", "case", "PC", ":"], "File": "ARMBaseRegisterInfo22", "Func": "isARMArea1Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39284, "Length": 42, "Cover_Rate": 0.525} {"Template_token": ["", "switch", "(", "Reg", ")", "{", "case", "D15", ":", "case", "D14", ":"], "ground_truth": ["case", "D13", ":", "case", "D12", ":"], "File": "ARMBaseRegisterInfo22", "Func": "isARMArea3Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39285, "Length": 17, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack", "("], "ground_truth": ["MF", ")", ";"], "File": "ARMBaseRegisterInfo22", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39286, "Length": 60, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "F", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "CSR_iOS_SwiftError_SaveList", ";", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SwiftError_SaveList", ":", "CSR_AAPCS_SwiftError_SaveList", ";", "}", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "MF", "->", "getInfo", "<", "FunctionInfo", ">"], "ground_truth": ["(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_iOS_CXX_TLS_PE_SaveList", ":", "CSR_iOS_CXX_TLS_SaveList", ";"], "File": "ARMBaseRegisterInfo23", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39287, "Length": 81, "Cover_Rate": 0.3537117903930131} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", "."], "ground_truth": ["hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SwiftError_RegMask", ":", "CSR_AAPCS_SwiftError_RegMask", ";"], "File": "ARMBaseRegisterInfo23", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39288, "Length": 65, "Cover_Rate": 0.5752212389380531} {"Template_token": ["", "}", "if", "(", "PairedPhys", "&&", "is_contained", "(", "Order", ",", "PairedPhys", ")", ")", "Hints", ".", "push_back", "(", "PairedPhys", ")", ";", "for", "(", "unsigned", "Reg", ":", "Order", ")", "{", "if", "(", "Reg", "==", "PairedPhys", "||", "(", "getEncodingValue", "(", "Reg", ")", "&", "", ")", "!=", "Odd", ")", "continue", ";", "unsigned", "Paired", "=", "getPairedGPR", "(", "Reg", ",", "!", "Odd", ",", "this", ")", ";", "if", "(", "!", "Paired", "||", "MRI", ".", "isReserved", "(", "Paired", ")", ")", "continue", ";", "Hints", ".", "push_back", "(", "Reg", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo23", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39289, "Length": 84, "Cover_Rate": 0.31226765799256506} {"Template_token": ["", "auto", "SrcRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "SrcRC", ")", ";", "auto", "DstRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "DstRC", ")", ";", "if", "(", "SrcRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "if", "(", "DstRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "auto", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "auto", "It", "=", "AFI", "->", "getCoalescedWeight", "(", "MBB", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<"], "ground_truth": ["It", "->", "second", "<<", "", ")", ";"], "File": "ARMBaseRegisterInfo23", "Func": "shouldCoalesce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39290, "Length": 91, "Cover_Rate": 0.337037037037037} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")"], "ground_truth": [".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBaseRegisterInfo25", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39291, "Length": 53, "Cover_Rate": 0.3045977011494253} {"Template_token": ["", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred"], "ground_truth": [")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBaseRegisterInfo25", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39292, "Length": 92, "Cover_Rate": 0.5287356321839081} {"Template_token": ["", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "("], "ground_truth": ["MF", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo26", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39293, "Length": 44, "Cover_Rate": 0.411214953271028} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "RealignStack", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr"], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo26", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39294, "Length": 54, "Cover_Rate": 0.5046728971962616} {"Template_token": ["", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{", "return", "CSR_FIQ_SaveList", ";", "}", "else", "{", "return", "CSR_GenericInt_SaveList", ";", "}", "}", "if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "F", "->", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "CSR_iOS_SwiftError_SaveList", ";", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SwiftError_SaveList", ":", "CSR_AAPCS_SwiftError_SaveList", ";", "}", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "MF", "->", "getInfo", "<", "FunctionInfo", ">"], "ground_truth": ["(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_iOS_CXX_TLS_PE_SaveList", ":", "CSR_iOS_CXX_TLS_SaveList", ";"], "File": "ARMBaseRegisterInfo27", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39295, "Length": 154, "Cover_Rate": 0.6724890829694323} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "if", "(", "STI", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::"], "ground_truth": ["SwiftError", ")", ")", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SwiftError_RegMask", ":", "CSR_AAPCS_SwiftError_RegMask", ";"], "File": "ARMBaseRegisterInfo27", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39296, "Length": 65, "Cover_Rate": 0.5752212389380531} {"Template_token": ["", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";"], "ground_truth": ["++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";"], "File": "ARMBaseRegisterInfo27", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39297, "Length": 163, "Cover_Rate": 0.649402390438247} {"Template_token": ["", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo27", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39298, "Length": 226, "Cover_Rate": 0.900398406374502} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "return", "(", "RealignStack", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "(", "!", "MFI", "->", "hasVarSizedObjects", "("], "ground_truth": [")", "||", "EnableBasePointer", ")", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39299, "Length": 48, "Cover_Rate": 0.7868852459016393} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "="], "ground_truth": ["MF", ".", "getFrameInfo", "(", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39300, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39301, "Length": 153, "Cover_Rate": 0.31160896130346233} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "GPRCS1Size", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "GPRCS2Size", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "DPRCSSize", ")", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "", ",", "STI", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "{", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "{", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ","], "ground_truth": ["RegState", "::", "Kill", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39302, "Length": 504, "Cover_Rate": 0.4836852207293666} {"Template_token": ["", "int64_t", "InstrOffs", "=", "", ";", ";", "int", "Scale", "=", "", ";", "unsigned", "ImmIdx", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "InstrOffs", "=", "MI", "->", "getOperand", "(", "Idx", "+", "", ")", ".", "getImm", "(", ")", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", "->", "getOperand", "(", "Idx", "+", "", ")", ";", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "Scale", "=", "", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "}", "case", "", ":", "{", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "=="], "ground_truth": ["", ")", "InstrOffs", "=", "-", "InstrOffs", ";"], "File": "ARMBaseRegisterInfo29", "Func": "getFrameIndexInstrOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39303, "Length": 203, "Cover_Rate": 0.632398753894081} {"Template_token": ["", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ","], "ground_truth": ["", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39304, "Length": 12, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";", "return"], "ground_truth": ["", ";"], "File": "ARMBaseRegisterInfo29", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39305, "Length": 13, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMBaseRegisterInfo29", "Func": "getRegisterPairEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39306, "Length": 156, "Cover_Rate": 0.3443708609271523} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMBaseRegisterInfo29", "Func": "getRegisterPairOdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39307, "Length": 138, "Cover_Rate": 0.304635761589404} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "(", "isReservedReg", "(", "MF", ",", "", ")", "||", "isReservedReg", "(", "MF", ",", "", ")", ")", "?", "", ":", "", ";", "case", "", ":", "return", "isReservedReg", "(", "MF", ",", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "isReservedReg", "(", "MF", ",", "", ")", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case"], "ground_truth": ["", ":"], "File": "ARMBaseRegisterInfo29", "Func": "getRegisterPairOdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39308, "Length": 216, "Cover_Rate": 0.4768211920529801} {"Template_token": ["", "if", "(", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved"], "ground_truth": [".", "set", "(", "", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39309, "Length": 43, "Cover_Rate": 0.4479166666666667} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "isTargetDarwin", "("], "ground_truth": [")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo29", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39310, "Length": 23, "Cover_Rate": 0.3382352941176471} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "true", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "("], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39311, "Length": 34, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "/", "", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->"], "ground_truth": ["hasVarSizedObjects", "(", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39312, "Length": 40, "Cover_Rate": 0.625} {"Template_token": ["", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "Offset", "==", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "isSigned", "=", "true", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseRegisterInfo29", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39313, "Length": 230, "Cover_Rate": 0.7958477508650519} {"Template_token": ["", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "Offset", "==", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "isSigned", "=", "true", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits"], "ground_truth": [")", "-", "", ";"], "File": "ARMBaseRegisterInfo29", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39314, "Length": 216, "Cover_Rate": 0.7474048442906575} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "FramePtr", "==", "Reg", "&&", "hasFP", "(", "MF", ")", ")", "return", "true", ";", "break", ";", "case", "", ":", "return", "STI", ".", "isR9Reserved", "(", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo29", "Func": "isReservedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39315, "Length": 38, "Cover_Rate": 0.3917525773195876} {"Template_token": ["", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ","], "ground_truth": ["BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39316, "Length": 52, "Cover_Rate": 0.4} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", "."], "ground_truth": ["addImm", "(", "Offset", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39317, "Length": 85, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ForceAllBaseRegAlloc", ")", "return", "true", ";", "break", ";", "default", ":", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "=", "-", "Offset"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo29", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39318, "Length": 97, "Cover_Rate": 0.30218068535825543} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack"], "ground_truth": ["(", "MF", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39319, "Length": 60, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttr"], "ground_truth": ["(", "Attribute", "::", "StackAlignment", ")", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39320, "Length": 72, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done"], "ground_truth": ["=", "false", ";"], "File": "ARMBaseRegisterInfo29", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39321, "Length": 72, "Cover_Rate": 0.4044943820224719} {"Template_token": ["", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "BasePtr", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "BasePtr", ";", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "getFrameRegister", "("], "ground_truth": ["MF", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39322, "Length": 139, "Cover_Rate": 0.3850415512465374} {"Template_token": ["", "BitVector", "BaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")"], "ground_truth": ["Reserved", ".", "set", "(", "BasePtr", ")", ";"], "File": "ARMBaseRegisterInfo2", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39323, "Length": 105, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "const", "uint16_t", "*", "RegList", "=", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", "if", "(", "!", "MF", ")", "return", "RegList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{", "return", "CSR_FIQ_SaveList", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMBaseRegisterInfo31", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39324, "Length": 107, "Cover_Rate": 0.823076923076923} {"Template_token": ["", "if", "(", "Size", "==", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "NumRegs", "==", "", ")", "{", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", "==", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", ")", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "else", "if", "(", "SubIndices", "[", "", "]", "==", "", ")", "{", "if", "(", "Size", ">=", "", "&&", "SubIndices", "[", "", "]", "==", "", ")", "{", "NewSubIdx", "=", "", ";", "return", "true", ";", "}", "}", "}", "return", "false"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo32", "Func": "canCombineSubRegIndices", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39325, "Length": 415, "Cover_Rate": 0.5692729766803841} {"Template_token": ["", "const", "uint16_t", "*", "BaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF"], "ground_truth": [")", "const", "{"], "File": "ARMBaseRegisterInfo32", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39326, "Length": 14, "Cover_Rate": 0.4} {"Template_token": ["", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", "."], "ground_truth": ["isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";"], "File": "ARMBaseRegisterInfo32", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39327, "Length": 20, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "case", "LR", ":", "case", "SP", ":", "case", "PC", ":", "return", "true", ";", "case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case", "R11", ":", "case", "R12", ":", "return", "!", "SplitFramePushPop", ";", "default", ":", "return", "false"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo32", "Func": "isARMArea1Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39328, "Length": 36, "Cover_Rate": 0.43373493975903615} {"Template_token": ["", "case", "D11", ":", "case", "D10", ":", "case", "D9", ":", "case", "D8", ":", "case", "D7", ":", "case", "D6", ":", "case", "D5", ":", "case", "D4", ":", "case", "D3", ":", "case", "D2", ":", "case", "D1", ":", "case", "D0", ":", "case", "D31", ":", "case", "D30", ":", "case", "D29", ":", "case", "D28", ":", "case", "D27", ":", "case", "D26", ":", "case", "D25", ":", "case", "D24", ":", "case", "D23", ":", "case", "D22", ":", "case", "D21", ":", "case", "D20", ":", "case", "D19", ":", "case", "D18", ":", "case", "D17", ":", "case"], "ground_truth": ["D16", ":"], "File": "ARMBaseRegisterInfo32", "Func": "isARMArea3Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39329, "Length": 84, "Cover_Rate": 0.6614173228346457} {"Template_token": ["", "void", "BaseRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "unsigned", "i", "=", "", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "FrameInfo", "*", "TFI", "=", "static_cast", "<", "const", "FrameInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo36", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39330, "Length": 454, "Cover_Rate": 0.7978910369068541} {"Template_token": ["", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "MI", "."], "ground_truth": ["setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";"], "File": "ARMBaseRegisterInfo36", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39331, "Length": 252, "Cover_Rate": 0.4428822495606327} {"Template_token": ["", "void", "BaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx"], "ground_truth": [")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMBaseRegisterInfo36", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39332, "Length": 143, "Cover_Rate": 0.9662162162162162} {"Template_token": ["", "void", "BaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")"], "ground_truth": ["->", "getContext", "(", ")", ")", ",", "Val", ")", ";"], "File": "ARMBaseRegisterInfo36", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39333, "Length": 83, "Cover_Rate": 0.5608108108108109} {"Template_token": ["", "static", "const", "unsigned", "GPREven3", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPROdd3", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPREven4", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPROdd4", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPREven5", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPROdd5", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPREven6", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "GPROdd6", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "HintType", "==", "", ")", "{", "if", "(", "isPhysicalRegister", "(", "HintReg", ")", "&&", "getRegisterPairEven", "(", "HintReg", ",", "MF", ")", "==", "", ")", "return", "std", "::", "make_pair", "(", "RC", "->", "allocation_order_begin", "(", "MF", ")", ",", "RC", "->", "allocation_order_end", "(", "MF", ")", ")", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "std", "::", "make_pair", "(", "GPREven1", ",", "GPREven1", "+", "(", "sizeof", "(", "GPREven1", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "else", "return", "std", "::", "make_pair", "(", "GPREven4", ",", "GPREven4", "+", "(", "sizeof", "(", "GPREven4", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "}", "else", "if", "(", "FramePtr", "==", "", ")", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "std", "::", "make_pair", "(", "GPREven2", ",", "GPREven2", "+", "(", "sizeof", "(", "GPREven2", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "else", "return", "std", "::", "make_pair", "(", "GPREven5", ",", "GPREven5", "+", "(", "sizeof", "(", "GPREven5", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "isR9Reserved", "(", ")", ")", "return", "std", "::", "make_pair", "(", "GPREven3", ",", "GPREven3", "+", "(", "sizeof", "(", "GPREven3", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";", "else", "return", "std", "::", "make_pair", "(", "GPREven6", ",", "GPREven6", "+", "(", "sizeof", "("], "ground_truth": ["GPREven6", ")", "/", "sizeof", "(", "unsigned", ")", ")", ")", ";"], "File": "ARMBaseRegisterInfo36", "Func": "getAllocationOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39334, "Length": 500, "Cover_Rate": 0.39588281868566905} {"Template_token": ["", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";", "return", ""], "ground_truth": [";"], "File": "ARMBaseRegisterInfo36", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39335, "Length": 30, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "BitVector", "BaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo36", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39336, "Length": 35, "Cover_Rate": 0.30973451327433627} {"Template_token": ["", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseRegisterInfo36", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39337, "Length": 158, "Cover_Rate": 0.5374149659863946} {"Template_token": ["", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseRegisterInfo36", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39338, "Length": 106, "Cover_Rate": 0.36054421768707484} {"Template_token": ["", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "=", "-", "Offset", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{", "if", "(", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")", ")", "return", "false", ";", "}", "if", "(", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "isFrameOffsetLegal", "(", "MI", ",", "Offset", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMBaseRegisterInfo36", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39339, "Length": 117, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "}", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ForceAllBaseRegAlloc", ")", "return", "true", ";", "break", ";", "default", ":", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "=", "-", "Offset", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{", "if", "(", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMBaseRegisterInfo36", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39340, "Length": 232, "Cover_Rate": 0.6863905325443787} {"Template_token": ["", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo37", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39341, "Length": 45, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", "."], "ground_truth": ["getInfo", "<", "FunctionInfo", ">", "(", ")", ";"], "File": "ARMBaseRegisterInfo37", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39342, "Length": 38, "Cover_Rate": 0.34234234234234234} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")"], "ground_truth": ["return", "FramePtr", ";"], "File": "ARMBaseRegisterInfo37", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39343, "Length": 39, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF"], "ground_truth": [")", ")", "return", "FramePtr", ";"], "File": "ARMBaseRegisterInfo37", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39344, "Length": 27, "Cover_Rate": 0.6} {"Template_token": ["", "case", "", ":", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "case", "", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "return", "", "-", "FP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";", "}", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMBaseRegisterInfo37", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39345, "Length": 57, "Cover_Rate": 0.48717948717948717} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ")", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")"], "ground_truth": [")", "AddDefaultCC", "(", "MIB", ")", ";"], "File": "ARMBaseRegisterInfo37", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39346, "Length": 76, "Cover_Rate": 0.3486238532110092} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex"], "ground_truth": ["(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ")", ";"], "File": "ARMBaseRegisterInfo37", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39347, "Length": 92, "Cover_Rate": 0.42201834862385323} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "=", "-", "Offset", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{", "if", "(", "isFrameOffsetLegal", "(", "MI", ","], "ground_truth": ["FPOffset", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo37", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39348, "Length": 106, "Cover_Rate": 0.3281733746130031} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ";", "++", "i", ")", "{", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "=", "-", "Offset", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment"], "ground_truth": ["(", ")", ";"], "File": "ARMBaseRegisterInfo37", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39349, "Length": 213, "Cover_Rate": 0.6594427244582043} {"Template_token": ["", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack", "(", "MF"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo37", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39350, "Length": 61, "Cover_Rate": 0.6354166666666666} {"Template_token": ["", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMBaseRegisterInfo3", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39351, "Length": 187, "Cover_Rate": 0.350844277673546} {"Template_token": ["", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", "if", "(", "!", "MF", ")", "return", "RegList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{", "return", "CSR_FIQ_SaveList", ";", "}", "else", "{", "return", "CSR_GenericInt_SaveList"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo41", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39352, "Length": 101, "Cover_Rate": 0.8347107438016529} {"Template_token": ["", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", "if", "(", "!", "MF", ")", "return", "RegList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "("], "ground_truth": ["", ")", ")", "{"], "File": "ARMBaseRegisterInfo41", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39353, "Length": 62, "Cover_Rate": 0.512396694214876} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getThisReturnPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "nullptr", ";", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_ThisReturn_RegMask", ":"], "ground_truth": ["CSR_AAPCS_ThisReturn_RegMask", ";"], "File": "ARMBaseRegisterInfo41", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39354, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "unsigned", "StackAlign", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack", "("], "ground_truth": ["MF", ")", ";"], "File": "ARMBaseRegisterInfo41", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39355, "Length": 57, "Cover_Rate": 0.6195652173913043} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getAttributes"], "ground_truth": ["(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "StackAlignment", ")", ")", ";"], "File": "ARMBaseRegisterInfo41", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39356, "Length": 71, "Cover_Rate": 0.7717391304347826} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", "const", "Subtarget", "&", "sti", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ","], "ground_truth": ["", ")", ",", "STI", "(", "sti", ")", ",", "BasePtr", "(", "", ")", "{"], "File": "ARMBaseRegisterInfo42", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39357, "Length": 31, "Cover_Rate": 0.36904761904761907} {"Template_token": ["", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";", "}", "if", "(", "ghcCall", ")", "{", "return", "CSR_GHC_SaveList", ";", "}", "else", "{", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_SaveList"], "ground_truth": [":", "CSR_AAPCS_SaveList", ";"], "File": "ARMBaseRegisterInfo43", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39358, "Length": 66, "Cover_Rate": 0.7021276595744681} {"Template_token": ["", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?"], "ground_truth": ["CSR_iOS_RegMask", ":", "CSR_AAPCS_RegMask", ";"], "File": "ARMBaseRegisterInfo43", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39359, "Length": 20, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "return", "", ";", "case", "", ":", "{", "bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";", "return", "", "-", "HasFP", ";", "}", "case", "", ":", "{", "bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";", "bool", "IsPagerando", "=", "MF", ".", "getFunction"], "ground_truth": ["(", ")", ".", "isPagerando", "(", ")", ";"], "File": "ARMBaseRegisterInfo4", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39360, "Length": 74, "Cover_Rate": 0.4457831325301205} {"Template_token": ["", "}", "case", "", ":", "{", "bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";", "bool", "IsPagerando", "=", "MF", ".", "getFunction", "(", ")", ".", "isPagerando", "(", ")", ";", "return", "", "-", "HasFP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "||", "IsPagerando", "?", "", ":", "", ")", ";", "}", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBaseRegisterInfo4", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39361, "Length": 66, "Cover_Rate": 0.39759036144578314} {"Template_token": ["", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo4", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39362, "Length": 96, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "if", "(", "Value", ")", "*", "Value", "=", "Offset", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "!", "ReuseFrameIndexVals", ")"], "ground_truth": ["ScratchReg", "=", "", ";"], "File": "ARMBaseRegisterInfo51", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39363, "Length": 248, "Cover_Rate": 0.505091649694501} {"Template_token": ["", "case", "", ":", "UnspilledCS1GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "default", ":", "UnspilledCS2GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "}", "}", "}", "}", "bool", "ForceLRSpill", "=", "false", ";", "if", "(", "!", "LRSpilled", "&&", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "FnSize", "=", "TII", ".", "GetFunctionSizeInBytes", "(", "MF", ")", ";", "if", "(", "FnSize", ">=", "(", "", "<<", "", ")", ")", "{", "CanEliminateFrame", "=", "false", ";", "ForceLRSpill", "=", "true", ";", "}", "}", "bool", "BigStack", "=", "RS", "&&", "estimateStackSize", "(", "MF", ")", "+", "(", "hasFP", "(", "MF", ")", "?", "", ":", "", ")", ">=", "estimateRSStackSizeLimit", "(", "MF", ")", ";", "bool", "ExtraCSSpill", "=", "false", ";", "if", "(", "BigStack", "||", "!", "CanEliminateFrame", "||", "cannotEliminateFrame", "(", "MF", ")", ")", "{", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "!", "LRSpilled", "&&", "CS1Spilled", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "", ")", ";", "AFI", "->", "setCSRegisterIsSpilled", "(", "", ")", ";", "NumGPRSpills", "++", ";", "UnspilledCS1GPRs", ".", "erase", "(", "std", "::", "find", "(", "UnspilledCS1GPRs", ".", "begin", "(", ")", ",", "UnspilledCS1GPRs", ".", "end", "(", ")", ",", "(", "unsigned", ")", "", ")", ")", ";", "ForceLRSpill", "=", "false", ";", "ExtraCSSpill", "=", "true", ";", "}", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "FramePtr", ")", ";", "NumGPRSpills", "++", ";", "}", "unsigned", "TargetAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TargetAlign", "==", "", "&&", "(", "NumGPRSpills", "&", "", ")", ")", "{", "if", "(", "CS1Spilled", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UnspilledCS1GPRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", "[", "i", "]", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "isLowRegister", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "AFI", "->", "setCSRegisterIsSpilled", "(", "Reg", ")", ";", "if", "(", "!", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "break", ";", "}", "}", "}", "else", "if", "(", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "front", "(", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "AFI", "->", "setCSRegisterIsSpilled", "(", "Reg", ")", ";", "if", "(", "!", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "}", "if", "(", "BigStack", "&&", "!", "ExtraCSSpill", ")", "{", "unsigned", "NumExtras", "=", "TargetAlign", "/", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Extras", ";", "while", "(", "NumExtras", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", ".", "back", "(", ")", ";", "UnspilledCS1GPRs", ".", "pop_back", "(", ")", ";", "if", "(", "!", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "{", "Extras", ".", "push_back", "(", "Reg"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo51", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39364, "Length": 478, "Cover_Rate": 0.44423791821561337} {"Template_token": ["", "bool", "UseSplitPush", "=", "STI", ".", "splitFramePushPop", "(", ")", ";", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "(", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", "."], "ground_truth": ["getValueAsString", "(", ")", "==", "", ")", "{"], "File": "ARMBaseRegisterInfo54", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39365, "Length": 103, "Cover_Rate": 0.47685185185185186} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "UseSplitPush", "=", "STI", ".", "splitFramePushPop", "(", ")", ";", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "(", "UseSplitPush", "?", "CSR_AAPCS_SplitPush_SaveList", ":", "CSR_AAPCS_SaveList", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo54", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39366, "Length": 71, "Cover_Rate": 0.3287037037037037} {"Template_token": ["", "else", "if", "(", "STI", ".", "isTargetWindows", "(", ")", ")", "return", "", ";", "else", "return", "STI", ".", "isThumb", "(", ")"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMBaseRegisterInfo54", "Func": "getFramePointerReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39367, "Length": 24, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")"], "ground_truth": [".", "Options", ".", "RealignStack", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo55", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39368, "Length": 65, "Cover_Rate": 0.5508474576271186} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "RealignStack", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseRegisterInfo55", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39369, "Length": 41, "Cover_Rate": 0.3474576271186441} {"Template_token": ["", "const", "unsigned", "*", "BaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF"], "ground_truth": [")", "const", "{"], "File": "ARMBaseRegisterInfo55", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39370, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "const", "unsigned", "*", "BaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*"], "ground_truth": ["MF", ")", "const", "{"], "File": "ARMBaseRegisterInfo55", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39371, "Length": 14, "Cover_Rate": 0.5} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")"], "ground_truth": ["const", "{"], "File": "ARMBaseRegisterInfo55", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39372, "Length": 13, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "return", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "?", "CSR_iOS_RegMask"], "ground_truth": [":", "CSR_AAPCS_RegMask", ";"], "File": "ARMBaseRegisterInfo55", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39373, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "(", "STI", ".", "isTargetIOS", "("], "ground_truth": [")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";"], "File": "ARMBaseRegisterInfo57", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39374, "Length": 13, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "getFramePointerReg", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "return", "MRI", "->", "canReserveReg"], "ground_truth": ["(", "BasePtr", ")", ";"], "File": "ARMBaseRegisterInfo5", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39375, "Length": 106, "Cover_Rate": 0.8907563025210085} {"Template_token": ["", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "getFramePointerReg", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "return", "MRI", "->", "canReserveReg", "(", "BasePtr"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo5", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39376, "Length": 70, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ")", "{", "return"], "ground_truth": ["CSR_FIQ_SaveList", ";"], "File": "ARMBaseRegisterInfo5", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39377, "Length": 61, "Cover_Rate": 0.48031496062992124} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")"], "ground_truth": ["return", "CSR_NoRegs_RegMask", ";"], "File": "ARMBaseRegisterInfo5", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39378, "Length": 44, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "StackAlignment", ")", ")", ";", "return", "requiresRealignment", "&&", "canRealignStack", "(", "MF"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo5", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39379, "Length": 85, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ","], "ground_truth": ["Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";"], "File": "ARMBaseRegisterInfo65", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39380, "Length": 212, "Cover_Rate": 0.39849624060150374} {"Template_token": ["", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "(", "BaseReg", "==", "", "?", "", ":", "", ")", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")"], "ground_truth": ["!=", "", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo66", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39381, "Length": 129, "Cover_Rate": 0.40822784810126583} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "("], "ground_truth": [")", "->", "getStackAlignment", "(", ")", ";"], "File": "ARMBaseRegisterInfo68", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39382, "Length": 51, "Cover_Rate": 0.6} {"Template_token": ["", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->"], "ground_truth": ["getFnAttributes", "(", ")", ".", "hasStackAlignmentAttr", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo68", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39383, "Length": 73, "Cover_Rate": 0.8588235294117647} {"Template_token": ["", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv"], "ground_truth": ["::", "GHC", ":", "false", ")", ";"], "File": "ARMBaseRegisterInfo6", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39384, "Length": 34, "Cover_Rate": 0.40963855421686746} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getThisReturnPreservedMask"], "ground_truth": ["(", "CallingConv", "::", "ID", ")", "const", "{"], "File": "ARMBaseRegisterInfo6", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39385, "Length": 13, "Cover_Rate": 0.38235294117647056} {"Template_token": ["", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";", "}", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ","], "ground_truth": ["", ",", "", ",", "", ",", "", ",", "", "}", ";"], "File": "ARMBaseRegisterInfo76", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39386, "Length": 85, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "return", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_RegMask"], "ground_truth": [":", "CSR_AAPCS_RegMask", ";"], "File": "ARMBaseRegisterInfo77", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39387, "Length": 56, "Cover_Rate": 0.9824561403508771} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "STI", ".", "isTargetNaCl", "("], "ground_truth": [")", ")", "return", "CSR_NaCl_RegMask", ";"], "File": "ARMBaseRegisterInfo77", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39388, "Length": 25, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "const", "MCPhysReg", "*", "BaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_SaveList", ";", "const", "MCPhysReg", "*", "RegList", "=", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", "if", "(", "!", "MF", ")", "return", "RegList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo85", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39389, "Length": 108, "Cover_Rate": 0.7659574468085106} {"Template_token": ["", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "==", "", ")", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "MI", ".", "setDesc", "(", "TII", ".", "get"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMBaseRegisterInfo8", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39390, "Length": 314, "Cover_Rate": 0.5518453427065027} {"Template_token": ["", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "(", "", ")", ";", "Reserved", ".", "set", "("], "ground_truth": ["", ")", ";"], "File": "ARMBaseRegisterInfo8", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39391, "Length": 53, "Cover_Rate": 0.4690265486725664} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo8", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39392, "Length": 49, "Cover_Rate": 0.3288590604026846} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "getFramePointerReg", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isGPRegisterReserved", "(", "BasePtr", "-", "", ")", ")", "return", "false", ";", "if", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "return", "MRI", "->", "canReserveReg"], "ground_truth": ["(", "BasePtr", ")", ";"], "File": "ARMBaseRegisterInfo91", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39393, "Length": 118, "Cover_Rate": 0.9752066115702479} {"Template_token": ["", "bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";", "return", "", "-", "HasFP", ";", "}", "case", "", ":", "{", "bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")"], "ground_truth": [":", "true", ";"], "File": "ARMBaseRegisterInfo91", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39394, "Length": 54, "Cover_Rate": 0.3724137931034483} {"Template_token": ["", "if", "(", "STI", ".", "isGPRegisterReserved", "(", "BasePtr", "-", "", ")", ")", "return", "false", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "MFI", ".", "getLocalFrameSize", "(", ")", ">=", "", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo91", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39395, "Length": 79, "Cover_Rate": 0.5524475524475524} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "!"], "ground_truth": ["TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo93", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39396, "Length": 63, "Cover_Rate": 0.4921875} {"Template_token": ["", "BaseRegisterInfo", "::", "BaseRegisterInfo", "(", ")", ":", "GenRegisterInfo", "(", "", ",", "", ",", "", ",", "", ")", "{", "_MC", "::", "initLLVMToCVRegMapping", "(", "this"], "ground_truth": [")", ";"], "File": "ARMBaseRegisterInfo", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39397, "Length": 24, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "STI", "."], "ground_truth": ["getFramePointerReg", "(", ")", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo", "Func": "canRealignStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39398, "Length": 78, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "Register", "FrameReg", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "assert", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "this", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")"], "ground_truth": ["==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39399, "Length": 316, "Cover_Rate": 0.5064102564102564} {"Template_token": ["", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "this", ")", ";", "}", "if", "(", "Done", ")", "return", ";", "assert", "(", "(", "Offset", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", "||", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ScratchReg", "=", "", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "Register", "PredReg", "=", "(", "PIdx", "==", "-", "", ")", "?", "Register", "(", ")", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "TII", ".", "getRegClass", "(", "MCID", ",", "FIOperandNum", ",", "this", ",", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Offset", "==", "", "&&", "(", "Register", "::", "isVirtualRegister", "(", "FrameReg", ")", "||", "RegClass", "->", "contains", "(", "FrameReg", ")", ")", ")", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "else", "{", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RegClass", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg"], "ground_truth": [",", "TII", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39400, "Length": 333, "Cover_Rate": 0.5336538461538461} {"Template_token": ["", "unsigned", "getBaseRegister", "(", ")", "const", "{", "return"], "ground_truth": ["BasePtr", ";"], "File": "ARMBaseRegisterInfo", "Func": "getBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39401, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "assert", "(", "MF", "&&", "", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_iOS_CXX_TLS_ViaCopy_SaveList", ";", "return", "nullptr"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo", "Func": "getCalleeSavedRegsViaCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39402, "Length": 42, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF"], "ground_truth": ["->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_iOS_CXX_TLS_ViaCopy_SaveList", ";"], "File": "ARMBaseRegisterInfo", "Func": "getCalleeSavedRegsViaCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39403, "Length": 32, "Cover_Rate": 0.5614035087719298} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "CFGuard_Check", ")", "return", "CSR_Win_AAPCS_CFGuard_Check_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "SwiftTail", ")", "{", "return", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SwiftTail_RegMask"], "ground_truth": [":", "CSR_AAPCS_SwiftTail_RegMask", ";"], "File": "ARMBaseRegisterInfo", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39404, "Length": 75, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "case", "", ":", "ImmIdx", "=", "Idx", "+", "", ";", "InstrOffs", "=", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "Scale", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo", "Func": "getFrameIndexInstrOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39405, "Length": 110, "Cover_Rate": 0.3470031545741325} {"Template_token": ["", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "STI", ".", "getFramePointerReg", "(", ")", ";", "return"], "ground_truth": ["", ";"], "File": "ARMBaseRegisterInfo", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39406, "Length": 29, "Cover_Rate": 0.5} {"Template_token": ["", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "STI", ".", "getFramePointerReg", "(", ")", ";", "return"], "ground_truth": ["", ";"], "File": "ARMBaseRegisterInfo", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39407, "Length": 29, "Cover_Rate": 0.5} {"Template_token": ["", "ArrayRef", "<", "MCPhysReg", ">", "BaseRegisterInfo", "::", "getIntraCallClobberedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "IntraCallClobberedRegs", "[", "]", "=", "{"], "ground_truth": ["", "}", ";"], "File": "ARMBaseRegisterInfo", "Func": "getIntraCallClobberedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39408, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "switch", "(", "Super", "->", "getID", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Super", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", "Super", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "Super", ";", "break", ";", "}", "Super", "=", "*", "I", "++", ";", "}", "while", "(", "Super", ")", ";", "return"], "ground_truth": ["RC", ";"], "File": "ARMBaseRegisterInfo", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39409, "Length": 98, "Cover_Rate": 0.620253164556962} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo", "Func": "getNoPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39410, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "static", "MCPhysReg", "getPairedGPR", "(", "MCPhysReg", "Reg", ",", "bool", "Odd", ",", "const", "MCRegisterInfo", "*", "RI", ")", "{", "for", "(", "MCSuperRegIterator", "Supers", "(", "Reg", ",", "RI", ")", ";", "Supers", ".", "isValid", "(", ")", ";", "++", "Supers", ")", "if", "(", "", ".", "contains", "(", "*", "Supers", ")"], "ground_truth": [")", "return", "RI", "->", "getSubReg", "(", "*", "Supers", ",", "Odd", "?", "", ":", "", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "getPairedGPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39411, "Length": 60, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "const", "TargetRegisterClass", "*", "BaseRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind"], "ground_truth": [")", "const", "{"], "File": "ARMBaseRegisterInfo", "Func": "getPointerRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39412, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "Odd", "=", "", ";", "break", ";", "case", "", ":", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "VirtReg", ")", "->", "contains", "(", "", ")", ")", "Hints", ".", "push_back", "(", "", ")", ";", "return", "false", ";", "default", ":", "return", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "}", "Register", "Paired", "=", "Hint", ".", "second", ";", "if", "(", "!", "Paired", ")", "return", "false", ";", "Register", "PairedPhys", ";", "if", "(", "Paired", ".", "isPhysical", "("], "ground_truth": [")", ")", "{"], "File": "ARMBaseRegisterInfo", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39413, "Length": 94, "Cover_Rate": 0.3022508038585209} {"Template_token": ["", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "Register", ",", "Register", ">", "Hint", "=", "MRI", ".", "getRegAllocationHint", "(", "VirtReg", ")", ";", "unsigned", "Odd", ";", "switch", "(", "Hint", ".", "first", ")", "{", "case", "", ":", "Odd", "=", "", ";", "break", ";", "case", "", ":", "Odd", "=", "", ";", "break", ";", "case", "", ":", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "VirtReg", ")", "->", "contains", "(", "", ")", ")", "Hints", ".", "push_back", "(", "", ")", ";", "return", "false", ";", "default", ":", "return", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ")", ";", "}", "Register", "Paired", "=", "Hint", ".", "second", ";", "if", "(", "!", "Paired", ")", "return", "false", ";", "Register", "PairedPhys", ";", "if", "(", "Paired", ".", "isPhysical", "(", ")", ")", "{", "PairedPhys", "="], "ground_truth": ["Paired", ";"], "File": "ARMBaseRegisterInfo", "Func": "getRegAllocationHints", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39414, "Length": 148, "Cover_Rate": 0.4758842443729904} {"Template_token": ["", "return", "", "-", "HasFP", ";", "}", "case", "", ":", "{", "bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";", "return", "", "-", "HasFP", "-", "(", "STI", ".", "isR9Reserved"], "ground_truth": ["(", ")", "?", "", ":", "", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39415, "Length": 49, "Cover_Rate": 0.32450331125827814} {"Template_token": ["", "unsigned", "BaseRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "{", "bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")"], "ground_truth": ["?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";"], "File": "ARMBaseRegisterInfo", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39416, "Length": 80, "Cover_Rate": 0.5298013245033113} {"Template_token": ["", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "STI", ".", "getFramePointerReg", "(", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "!", "STI", ".", "hasD32", "(", ")", ")", "{", "static_assert", "(", "", "==", "", "+"], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39417, "Length": 77, "Cover_Rate": 0.30196078431372547} {"Template_token": ["", "static_assert", "(", "", "==", "", "+", "", ",", "", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39418, "Length": 103, "Cover_Rate": 0.403921568627451} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getSjLjDispatchPreservedMask", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "useSoftFloat", "(", ")", "&&", "STI", ".", "hasVFP2Base", "(", ")", "&&", "!", "STI", ".", "isThumb1Only", "("], "ground_truth": [")", ")", "return", "CSR_NoRegs_RegMask", ";"], "File": "ARMBaseRegisterInfo", "Func": "getSjLjDispatchPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39419, "Length": 53, "Cover_Rate": 0.9137931034482759} {"Template_token": ["", "if", "(", "!", "STI", ".", "useSoftFloat", "(", ")", "&&", "STI", ".", "hasVFP2Base", "(", ")", "&&", "!", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "CSR_NoRegs_RegMask", ";", "else", "return", "CSR_FPRegs_RegMask"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo", "Func": "getSjLjDispatchPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39420, "Length": 29, "Cover_Rate": 0.5} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getThisReturnPreservedMask", "(", "const", "MachineFunction"], "ground_truth": ["&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{"], "File": "ARMBaseRegisterInfo", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39421, "Length": 19, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getThisReturnPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "nullptr", ";", "return", "STI", ".", "isTargetDarwin", "(", ")", "?"], "ground_truth": ["CSR_iOS_ThisReturn_RegMask", ":", "CSR_AAPCS_ThisReturn_RegMask", ";"], "File": "ARMBaseRegisterInfo", "Func": "getThisReturnPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39422, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getTLSCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", "&&", "", ")", ";", "return"], "ground_truth": ["CSR_iOS_TLSCall_RegMask", ";"], "File": "ARMBaseRegisterInfo", "Func": "getTLSCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39423, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "const", "uint32_t", "*", "BaseRegisterInfo", "::", "getTLSCallPreservedMask", "("], "ground_truth": ["const", "MachineFunction", "&", "MF", ")", "const", "{"], "File": "ARMBaseRegisterInfo", "Func": "getTLSCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39424, "Length": 14, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "if", "(", "hasStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "MFI", "."], "ground_truth": ["getLocalFrameSize", "(", ")", ">=", "", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39425, "Length": 43, "Cover_Rate": 0.3805309734513274} {"Template_token": ["", "case", "LR", ":", "case", "SP", ":", "case", "PC", ":", "return", "true", ";", "case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case", "R11", ":", "case", "R12", ":", "return", "!", "isIOS", ";", "default", ":", "return", "false"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo", "Func": "isARMArea1Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39426, "Length": 36, "Cover_Rate": 0.43373493975903615} {"Template_token": ["", "return", "true", ";", "case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case", "R11", ":", "case", "R12", ":", "return", "!", "isIOS", ";", "default", ":", "return"], "ground_truth": ["false", ";"], "File": "ARMBaseRegisterInfo", "Func": "isARMArea1Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39427, "Length": 27, "Cover_Rate": 0.3253012048192771} {"Template_token": ["", "switch", "(", "Reg", ")", "{", "case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case"], "ground_truth": ["R11", ":", "case", "R12", ":"], "File": "ARMBaseRegisterInfo", "Func": "isARMArea2Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39428, "Length": 20, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "return", "!", "getReservedRegs", "(", "MF", ")", ".", "test"], "ground_truth": ["(", "PhysReg", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "isAsmClobberable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39429, "Length": 12, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "!", "getReservedRegs", "(", "MF", ")"], "ground_truth": [".", "test", "(", "PhysReg", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "isAsmClobberable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39430, "Length": 12, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "NumBits", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "", ";", "}", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "(", "BaseReg", "==", "", "?", "", ":", "", ")", ";", "Scale", "=", "", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "!="], "ground_truth": ["", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39431, "Length": 112, "Cover_Rate": 0.3660130718954248} {"Template_token": ["", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "STI", ".", "getFramePointerReg", "(", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "("], "ground_truth": ["Reserved", ",", "BasePtr", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "isInlineAsmReadOnlyReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39432, "Length": 49, "Cover_Rate": 0.45794392523364486} {"Template_token": ["", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "Register", "BaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "", ",", "this", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", "."], "ground_truth": ["addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39433, "Length": 156, "Cover_Rate": 0.6446280991735537} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "", ";", "Offset", "+=", "MFI", ".", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", ".", "getLocalFrameMaxAlign", "(", ")", ">", "TFI", "->", "getStackAlign", "(", ")", ")", "&&", "canRealignStack", "("], "ground_truth": ["MF", ")", ")", ")", "{"], "File": "ARMBaseRegisterInfo", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39434, "Length": 119, "Cover_Rate": 0.3753943217665615} {"Template_token": ["", "requiresFrameIndexScavenging", "(", "const", "MachineFunction"], "ground_truth": ["&", "MF", ")", "const", "{"], "File": "ARMBaseRegisterInfo", "Func": "requiresFrameIndexScavenging", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39435, "Length": 9, "Cover_Rate": 0.5625} {"Template_token": ["", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true"], "ground_truth": [";"], "File": "ARMBaseRegisterInfo", "Func": "requiresRegisterScavenging", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39436, "Length": 12, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF"], "ground_truth": [")", "const", "{"], "File": "ARMBaseRegisterInfo", "Func": "requiresVirtualBaseRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39437, "Length": 12, "Cover_Rate": 0.75} {"Template_token": ["", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF"], "ground_truth": [")", "const", "{"], "File": "ARMBaseRegisterInfo", "Func": "requiresVirtualBaseRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39438, "Length": 9, "Cover_Rate": 0.5625} {"Template_token": ["", "if", "(", "getRegSizeInBits", "(", "*", "NewRC", ")", "<", "", "&&", "getRegSizeInBits", "(", "*", "DstRC", ")", "<", "", "&&", "getRegSizeInBits", "(", "*", "SrcRC", ")", "<", "", ")", "return", "true", ";", "auto", "NewRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "NewRC", ")", ";", "auto", "SrcRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "SrcRC", ")", ";", "auto", "DstRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "DstRC", ")", ";", "if", "(", "SrcRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "if", "(", "DstRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "auto", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "auto", "It", "=", "AFI", "->", "getCoalescedWeight"], "ground_truth": ["(", "MBB", ")", ";"], "File": "ARMBaseRegisterInfo", "Func": "shouldCoalesce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39439, "Length": 119, "Cover_Rate": 0.44074074074074077} {"Template_token": ["", "bool", "BaseRegisterInfo", "::", "shouldRewriteCopySrc", "(", "const", "TargetRegisterClass", "*", "DefRC", ",", "unsigned", "DefSubReg", ",", "const", "TargetRegisterClass"], "ground_truth": ["*", "SrcRC", ",", "unsigned", "SrcSubReg", ")", "const", "{"], "File": "ARMBaseRegisterInfo", "Func": "shouldRewriteCopySrc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39440, "Length": 23, "Cover_Rate": 0.30666666666666664} {"Template_token": ["", "void", "adjustBBSize", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "Size", ")", "{", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+="], "ground_truth": ["Size", ";"], "File": "ARMBasicBlockInfo10", "Func": "adjustBBSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39441, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "void", "clear", "(", ")", "{", "BBInfo", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "ARMBasicBlockInfo10", "Func": "clear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39442, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "clear", "(", ")", "{", "BBInfo", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMBasicBlockInfo10", "Func": "clear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39443, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "BBInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "computeBlockSize"], "ground_truth": ["(", "&", "MBB", ")", ";"], "File": "ARMBasicBlockInfo10", "Func": "computeAllBlockSizes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39444, "Length": 25, "Cover_Rate": 0.8064516129032258} {"Template_token": ["", "unsigned", "getOffsetOf", "(", "MachineBasicBlock", "*", "MBB", ")", "const"], "ground_truth": ["{"], "File": "ARMBasicBlockInfo10", "Func": "getOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39445, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "void", "insert", "(", "unsigned", "BBNum", ",", "BasicBlockInfo", "BBI", ")", "{", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "BBNum", ",", "BBI"], "ground_truth": [")", ";"], "File": "ARMBasicBlockInfo10", "Func": "insert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39446, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "void", "insert", "(", "unsigned", "BBNum", ",", "BasicBlockInfo"], "ground_truth": ["BBI", ")", "{"], "File": "ARMBasicBlockInfo10", "Func": "insert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39447, "Length": 10, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "unsigned", "postKnownBits", "(", "Align", "Align", "=", "Align", "::", "None", "(", ")", ")", "const", "{", "return", "std", "::", "max", "(", "Log2", "(", "std", "::", "max", "(", "PostAlign"], "ground_truth": [",", "Align", ")", ")", ",", "internalKnownBits", "(", ")", ")", ";"], "File": "ARMBasicBlockInfo11", "Func": "postKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39448, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "unsigned", "postOffset", "(", "Align", "Alignment", "=", "Align", "::", "None", "(", ")", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "const", "Align", "PA", "=", "std", "::", "max"], "ground_truth": ["(", "PostAlign", ",", "Alignment", ")", ";"], "File": "ARMBasicBlockInfo11", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39449, "Length": 34, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "void", "BasicBlockUtils", "::", "adjustBBOffsetsAfter", "(", "MachineBasicBlock", "*", "BB", ")", "{", "assert", "(", "BB", "->", "getParent", "(", ")", "==", "&", "MF", "&&", "", ")", ";", "unsigned", "BBNum", "=", "BB", "->", "getNumber", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "BB", "->", "getName", "(", ")", "<<", "", "<<", "", "<<", "BB", "->", "getNumber", "(", ")", "<<", "", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "", "<<", "MF", ".", "getNumBlockIDs", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "BBNum", "+", "", ",", "e", "=", "MF", ".", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "Align", "Align", "=", "MF", ".", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";", "const", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postOffset", "(", "Align", ")", ";", "const", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postKnownBits", "(", "Align", ")", ";", "if", "(", "i", ">", "BBNum", "+", "", "&&", "BBInfo", "[", "i", "]", ".", "Offset", "==", "Offset", "&&", "BBInfo", "[", "i", "]", ".", "KnownBits", "==", "KnownBits", ")", "break", ";", "BBInfo", "[", "i", "]", ".", "Offset", "="], "ground_truth": ["Offset", ";"], "File": "ARMBasicBlockInfo1", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39450, "Length": 191, "Cover_Rate": 0.9455445544554455} {"Template_token": ["", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "BBI", ".", "Size", "=", "", ";", "BBI", ".", "Unalign", "=", "", ";", "BBI", ".", "PostAlign", "=", "", ";", "for", "(", "MachineInstr", "&", "I", ":", "*", "MBB", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back"], "ground_truth": ["(", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMBasicBlockInfo2", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39451, "Length": 110, "Cover_Rate": 0.6962025316455697} {"Template_token": ["", "return", "std", "::", "max", "(", "Log2", "(", "std", "::", "max", "(", "PostAlign", ",", "Align", ")"], "ground_truth": [")", ",", "internalKnownBits", "(", ")", ")", ";"], "File": "ARMBasicBlockInfo3", "Func": "postKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39452, "Length": 22, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "const", "Align", "PA", "=", "std", "::", "max", "(", "PostAlign", ",", "Alignment", ")", ";", "if", "(", "PA", "==", "Align", "(", "", ")", ")", "return"], "ground_truth": ["PO", ";"], "File": "ARMBasicBlockInfo3", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39453, "Length": 32, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "BBI", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "("], "ground_truth": [")", "==", "", ")", "{"], "File": "ARMBasicBlockInfo4", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39454, "Length": 69, "Cover_Rate": 0.41317365269461076} {"Template_token": ["", "unsigned", "BBNum", "=", "BB", "->", "getNumber", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "BB", "->", "getName", "(", ")", "<<", "", "<<", "", "<<", "BB", "->", "getNumber", "(", ")", "<<", "", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", "<<", "", "<<", "MF", ".", "getNumBlockIDs", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "BBNum", "+", "", ",", "e", "=", "MF", ".", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "LogAlign", "=", "MF", ".", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postOffset", "("], "ground_truth": ["LogAlign", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39455, "Length": 112, "Cover_Rate": 0.5628140703517588} {"Template_token": ["", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", "&", "*", "I", "!=", "MI", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "", ")", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes"], "ground_truth": ["(", "*", "I", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "getOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39456, "Length": 60, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "unsigned", "BasicBlockUtils", "::", "getOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", "&", "*", "I", "!=", "MI", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "", ")", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*"], "ground_truth": ["I", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "getOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39457, "Length": 82, "Cover_Rate": 0.9425287356321839} {"Template_token": ["", "if", "(", "Size", "&", "(", "(", "", "<<", "Bits", ")", "-", "", ")", ")", "Bits", "=", "countTrailingZeros", "(", "Size", ")", ";", "return", "Bits"], "ground_truth": [";"], "File": "ARMBasicBlockInfo", "Func": "internalKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39458, "Length": 24, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "Bits", "=", "Unalign", "?", "Unalign", ":", "KnownBits", ";", "if", "(", "Size", "&", "(", "(", "", "<<", "Bits", ")", "-", "", ")", ")", "Bits", "=", "countTrailingZeros", "("], "ground_truth": ["Size", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "internalKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39459, "Length": 30, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "BasicBlockUtils", "::", "isBBInRange", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "DestBB", ",", "unsigned", "MaxDisp", ")", "const", "{", "unsigned", "PCAdj", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "getOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMBasicBlockInfo", "Func": "isBBInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39460, "Length": 128, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMBasicBlockInfo", "Func": "mayOptimizeThumb2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39461, "Length": 24, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "unsigned", "postKnownBits", "(", "unsigned", "LogAlign", "=", "", ")", "const", "{", "return", "std", "::", "max", "(", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")"], "ground_truth": [",", "LogAlign", ")", ",", "internalKnownBits", "(", ")", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "postKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39462, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "unsigned", "postKnownBits", "(", "unsigned", "LogAlign"], "ground_truth": ["=", "", ")", "const", "{"], "File": "ARMBasicBlockInfo", "Func": "postKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39463, "Length": 10, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "if", "(", "!", "LA", ")", "return", "PO", ";", "return", "PO", "+", "UnknownPadding", "(", "LA", ",", "internalKnownBits", "("], "ground_truth": [")", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39464, "Length": 20, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "unsigned", "LA", "=", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")", ",", "LogAlign", ")", ";", "if", "(", "!", "LA", ")", "return", "PO", ";", "return", "PO", "+", "UnknownPadding", "(", "LA"], "ground_truth": [",", "internalKnownBits", "(", ")", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39465, "Length": 35, "Cover_Rate": 0.660377358490566} {"Template_token": ["", "inline", "unsigned", "UnknownPadding", "(", "unsigned", "LogAlign", ",", "unsigned", "KnownBits", ")", "{", "if", "(", "KnownBits", "<", "LogAlign", ")", "return", "(", "", "<<", "LogAlign", ")", "-", "(", ""], "ground_truth": ["<<", "KnownBits", ")", ";"], "File": "ARMBasicBlockInfo", "Func": "UnknownPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39466, "Length": 30, "Cover_Rate": 0.8823529411764706} {"Template_token": ["", "bool", "BlockPlacement", "::", "blockIsBefore", "(", "MachineBasicBlock", "*", "BB", ",", "MachineBasicBlock", "*", "Other", ")", "{", "return", "BBUtils", "->", "getOffsetOf", "(", "Other", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "BB"], "ground_truth": [")", ";"], "File": "ARMBlockPlacement (2)", "Func": "blockIsBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39467, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "BlockPlacement", "::", "blockIsBefore", "(", "MachineBasicBlock", "*", "BB", ",", "MachineBasicBlock", "*", "Other"], "ground_truth": [")", "{"], "File": "ARMBlockPlacement (2)", "Func": "blockIsBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39468, "Length": 14, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "new", "BlockPlacement", "(", ")"], "ground_truth": [";"], "File": "ARMBlockPlacement (2)", "Func": "createARMBlockPlacementPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39469, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "WlsInstr", ")", "return", "WlsInstr", ";", "if", "(", "Predecessor", "->", "pred_size", "(", ")", "==", "", ")", "return", "findWLSInBlock", "(", "*", "Predecessor", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr"], "ground_truth": [";"], "File": "ARMBlockPlacement (2)", "Func": "findWLS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39470, "Length": 31, "Cover_Rate": 0.4492753623188406} {"Template_token": ["", "MachineBasicBlock", "*", "LoopExit", "=", "getWhileLoopStartTargetBB", "(", "*", "WlsInstr", ")", ";", "if", "(", "!", "LoopExit", "->", "getPrevNode", "(", ")", ")", "return", "false", ";", "if", "(", "blockIsBefore", "(", "Predecessor", ",", "LoopExit", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "Predecessor", "->", "getFullName", "(", ")", "<<", "", "<<", "LoopExit", "->", "getFullName", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "It", "=", "++", "LoopExit", "->", "getIterator", "(", ")", ";", "It", "!=", "Predecessor", "->", "getIterator", "(", ")", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "!", "isWhileLoopStart", "(", "Terminator", ")", ")", "continue", ";", "MachineBasicBlock", "*", "WLSTarget", "=", "getWhileLoopStartTargetBB"], "ground_truth": ["(", "Terminator", ")", ";"], "File": "ARMBlockPlacement (2)", "Func": "fixBackwardsWLS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39471, "Length": 125, "Cover_Rate": 0.6009615384615384} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineLoopInfo"], "ground_truth": [">", "(", ")", ";"], "File": "ARMBlockPlacement (2)", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39472, "Length": 9, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "From", ",", "Terminator", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "", "::", "AL", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", ";", "if", "(", "BBPrevious", "->", "isSuccessor", "(", "BB", ")", ")", "FixFallthrough", "(", "BBPrevious", ",", "BB", ")", ";", "if", "(", "BeforePrev", "->", "isSuccessor", "(", "Before", ")", ")", "FixFallthrough", "(", "BeforePrev", ",", "Before", ")", ";", "if", "(", "BBNext", "&&", "BB", "->", "isSuccessor", "(", "BBNext", ")", ")", "FixFallthrough", "(", "BB", ",", "BBNext", ")", ";", "F", "->", "RenumberBlocks", "(", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "("], "ground_truth": ["BB", ")", ";"], "File": "ARMBlockPlacement (2)", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39473, "Length": 149, "Cover_Rate": 0.3941798941798942} {"Template_token": ["", "bool", "BlockPlacement", "::", "processPostOrderLoops", "(", "MachineLoop", "*", "ML", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "InnerML", ":", "*", "ML", ")", "Changed", "|=", "processPostOrderLoops", "(", "InnerML", ")", ";", "return", "Changed", "|", "fixBackwardsWLS", "(", "ML"], "ground_truth": [")", ";"], "File": "ARMBlockPlacement (2)", "Func": "processPostOrderLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39474, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "InnerML", ":", "*", "ML", ")", "Changed", "|=", "processPostOrderLoops", "(", "InnerML", ")", ";", "return", "Changed", "|", "fixBackwardsWLS"], "ground_truth": ["(", "ML", ")", ";"], "File": "ARMBlockPlacement (2)", "Func": "processPostOrderLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39475, "Length": 29, "Cover_Rate": 0.725} {"Template_token": ["", "MachineBasicBlock", "*", "NewBlock", "=", "Preheader", "->", "getParent", "(", ")", "->", "CreateMachineBasicBlock", "(", "Preheader", "->", "getBasicBlock", "(", ")", ")", ";", "Preheader", "->", "getParent", "(", ")", "->", "insert", "(", "++", "Preheader", "->", "getIterator", "(", ")", ",", "NewBlock", ")", ";", "Br", "->", "removeFromParent", "(", ")", ";", "NewBlock", "->", "insert", "(", "NewBlock", "->", "end", "(", ")", ",", "Br", ")", ";", "Preheader", "->", "replaceSuccessor", "(", "Br", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "NewBlock", ")", ";", "NewBlock", "->", "addSuccessor", "(", "Br", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "NewBlock", ",", "Br", ",", "WLS", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "WLS", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ")", ";", "MIB", ".", "add", "(", "WLS", "->"], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "ARMBlockPlacement (2)", "Func": "revertWhileToDoLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39476, "Length": 136, "Cover_Rate": 0.3685636856368564} {"Template_token": ["", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "Subtarget", "&", "ST", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "ST", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "RevertedWhileLoops", ".", "clear", "(", ")", ";", "for", "(", "auto", "*", "ML", ":", "*", "MLI", ")", "Changed", "|=", "processPostOrderLoops", "(", "ML", ")", ";", "for", "(", "auto", "*", "WlsInstr", ":", "RevertedWhileLoops", ")", "Changed", "|=", "revertWhileToDoLoop", "(", "WlsInstr", ")", ";", "return"], "ground_truth": ["Changed", ";"], "File": "ARMBlockPlacement1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39477, "Length": 175, "Cover_Rate": 0.9408602150537635} {"Template_token": ["", "MachineInstr", "&", "Terminator", "=", "*", "(", "--", "From", "->", "terminators", "(", ")", ".", "end", "(", ")", ")", ";", "if", "(", "!", "Terminator", ".", "isUnconditionalBranch", "(", ")", ")", "{", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "&", "Terminator", ",", "To", ",", "", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "From", ",", "Terminator", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "", "::", "AL", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "}", ";", "if", "(", "BBPrevious", "->", "isSuccessor", "(", "BB", ")", ")", "FixFallthrough", "(", "BBPrevious", ",", "BB", ")", ";", "if", "(", "AfterNext", "&&", "After", "->", "isSuccessor", "(", "AfterNext", ")", ")", "FixFallthrough", "(", "After", ",", "AfterNext", ")", ";", "if", "(", "BBNext", "&&", "BB", "->", "isSuccessor", "(", "BBNext", ")", ")", "FixFallthrough", "(", "BB", ",", "BBNext", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "After"], "ground_truth": [")", ";"], "File": "ARMBlockPlacement3", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39478, "Length": 187, "Cover_Rate": 0.5565476190476191} {"Template_token": ["", "MIB", ".", "addReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "}", ";", "if", "(", "BBPrevious", "->", "isSuccessor", "(", "BB", ")", ")", "FixFallthrough", "(", "BBPrevious", ",", "BB", ")", ";", "if", "(", "AfterNext", "&&", "After", "->", "isSuccessor", "(", "AfterNext", ")", ")", "FixFallthrough", "(", "After", ",", "AfterNext", ")", ";", "if", "(", "BBNext", "&&", "BB", "->", "isSuccessor", "(", "BBNext", ")", ")", "FixFallthrough", "(", "BB", ",", "BBNext", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "After"], "ground_truth": [")", ";"], "File": "ARMBlockPlacement3", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39479, "Length": 103, "Cover_Rate": 0.30654761904761907} {"Template_token": ["", "for", "(", "auto", "&", "Terminator", ":", "Preheader", "->", "terminators", "(", ")", ")", "{", "if", "(", "Terminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "LoopExit", "=", "Terminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "LoopExit", "->", "getPrevNode", "(", ")", ")", "continue", ";", "if", "(", "blockIsBefore", "(", "Preheader", ",", "LoopExit", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "Preheader", "->", "getFullName", "(", ")", "<<", "", "<<", "LoopExit", "->", "getFullName", "(", ")", "<<", "", ")", ";", "bool", "CanMove", "=", "true", ";", "for", "(", "auto", "&", "LoopExitTerminator", ":", "LoopExit", "->", "terminators", "(", ")", ")", "{", "if", "(", "LoopExitTerminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "LoopExit2", "=", "LoopExitTerminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "blockIsBefore", "(", "LoopExit2", ",", "LoopExit", ")", "&&", "(", "LoopExit2", "==", "Preheader", "||", "blockIsBefore", "(", "LoopExit2", ",", "Preheader", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", ")", ";", "CanMove", "=", "false", ";", "break", ";", "}", "}", "if", "(", "CanMove", ")", "{", "for", "(", "auto", "It", "=", "LoopExit", "->", "getIterator", "(", ")", ";", "It", "!=", "Preheader", "->", "getIterator", "(", ")", ";", "It", "++", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "Terminator", ".", "getOpcode", "(", ")", "!=", "", "&&", "Terminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "LETarget", "=", "Terminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "LETarget", "==", "LoopExit", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", ")", ";", "CanMove", "=", "false", ";", "break", ";", "}", "}", "}", "if", "(", "!", "CanMove", ")", "break", ";", "}", "if", "(", "CanMove", ")", "{", "moveBasicBlock", "(", "LoopExit"], "ground_truth": [",", "Preheader", ")", ";"], "File": "ARMBlockPlacement3", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39480, "Length": 310, "Cover_Rate": 0.6163021868787276} {"Template_token": ["", "for", "(", "auto", "&", "LoopExitTerminator", ":", "LoopExit", "->", "terminators", "(", ")", ")", "{", "if", "(", "LoopExitTerminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "LoopExit2", "=", "LoopExitTerminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "blockIsBefore", "(", "LoopExit2", ",", "LoopExit", ")", "&&", "(", "LoopExit2", "==", "Preheader", "||", "blockIsBefore", "(", "LoopExit2", ",", "Preheader", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", ")", ";", "CanMove", "=", "false", ";", "break", ";", "}", "}", "if", "(", "CanMove", ")", "{", "for", "(", "auto", "It", "=", "LoopExit", "->", "getIterator", "(", ")", ";", "It", "!=", "Preheader", "->", "getIterator", "(", ")", ";", "It", "++", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "Terminator", ".", "getOpcode", "(", ")", "!=", "", "&&", "Terminator", ".", "getOpcode", "(", ")", "!="], "ground_truth": ["", ")", "continue", ";"], "File": "ARMBlockPlacement3", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39481, "Length": 153, "Cover_Rate": 0.30417495029821073} {"Template_token": ["", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "Terminator", ".", "getOpcode", "(", ")", "==", "", ")", "return", "&", "Terminator", ";", "}", "return"], "ground_truth": ["nullptr", ";"], "File": "ARMBlockPlacement6", "Func": "findWLSInBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39482, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "static", "MachineInstr", "*", "findWLSInBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMBlockPlacement6", "Func": "findWLSInBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39483, "Length": 23, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "if", "(", "!", "WlsInstr", ")", "return", "false", ";", "MachineBasicBlock", "*", "Predecessor", "=", "WlsInstr", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "LoopExit", "=", "WlsInstr", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "LoopExit", "->", "getPrevNode", "(", ")", ")", "return", "false", ";", "if", "(", "blockIsBefore", "(", "Predecessor", ",", "LoopExit", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "Predecessor", "->", "getFullName", "(", ")", "<<", "", "<<", "LoopExit", "->", "getFullName", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "It", "=", "++", "LoopExit", "->", "getIterator", "(", ")", ";", "It", "!=", "Predecessor", "->", "getIterator", "(", ")", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "Terminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "WLSTarget", "=", "Terminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "WLSTarget", "==", "Predecessor", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", "", ")", ";", "return", "false", ";", "}", "}", "}", "moveBasicBlock", "(", "Predecessor", ","], "ground_truth": ["LoopExit", ")", ";"], "File": "ARMBlockPlacement6", "Func": "fixBackwardsWLS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39484, "Length": 189, "Cover_Rate": 0.883177570093458} {"Template_token": ["", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "!", "isWhileLoopStart", "(", "Terminator", ")", ")", "continue", ";", "MachineBasicBlock", "*", "WLSTarget", "=", "getWhileLoopStartTargetBB", "(", "Terminator", ")", ";", "if", "(", "WLSTarget", "==", "Predecessor", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", "", ")", ";", "return", "revertWhileToDo", "(", "WlsInstr", ",", "ML", ")", ";", "}", "}", "}", "moveBasicBlock", "(", "Predecessor", ","], "ground_truth": ["LoopExit", ")", ";"], "File": "ARMBlockPlacement7", "Func": "fixBackwardsWLS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39485, "Length": 82, "Cover_Rate": 0.4019607843137255} {"Template_token": ["", "MachineBasicBlock", "*", "LoopExit", "=", "getWhileLoopStartTargetBB", "(", "*", "WlsInstr", ")", ";", "if", "(", "!", "LoopExit", "->", "getPrevNode", "(", ")", ")", "return", "false", ";", "if", "(", "blockIsBefore", "(", "Predecessor", ",", "LoopExit", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "Predecessor", "->", "getFullName", "(", ")", "<<", "", "<<", "LoopExit", "->", "getFullName", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "It", "=", "++", "LoopExit", "->", "getIterator", "(", ")", ";", "It", "!=", "Predecessor", "->", "getIterator", "(", ")", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "!", "isWhileLoopStart", "(", "Terminator", ")", ")", "continue", ";", "MachineBasicBlock", "*", "WLSTarget", "=", "getWhileLoopStartTargetBB", "(", "Terminator", ")", ";", "if", "(", "WLSTarget", "==", "Predecessor", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", "", ")", ";", "return", "revertWhileToDo", "(", "WlsInstr"], "ground_truth": [",", "ML", ")", ";"], "File": "ARMBlockPlacement7", "Func": "fixBackwardsWLS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39486, "Length": 153, "Cover_Rate": 0.75} {"Template_token": ["", "Preheader", "->", "getParent", "(", ")", "->", "insert", "(", "++", "Preheader", "->", "getIterator", "(", ")", ",", "NewBlock", ")", ";", "Br", "->", "removeFromParent", "(", ")", ";", "NewBlock", "->", "insert", "(", "NewBlock", "->", "end", "(", ")", ",", "Br", ")", ";", "Preheader", "->", "replaceSuccessor", "(", "Br", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "NewBlock", ")", ";", "NewBlock", "->", "addSuccessor", "(", "Br", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "NewBlock", ",", "Br", ",", "WLS", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "WLS", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ")", ";", "MIB", ".", "add", "(", "WLS", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "WLS", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "WLS", "->", "getOpcode", "(", ")", "==", "", ")", "MIB", ".", "add", "("], "ground_truth": ["WLS", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMBlockPlacement7", "Func": "revertWhileToDo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39487, "Length": 151, "Cover_Rate": 0.40482573726541554} {"Template_token": ["", "MachineBasicBlock", "*", "BBPrevious", "=", "BB", "->", "getPrevNode", "(", ")", ";", "assert", "(", "BBPrevious", "&&", "", ")", ";", "MachineBasicBlock", "*", "AfterNext", "=", "After", "->", "getNextNode", "(", ")", ";", "MachineBasicBlock", "*", "BBNext", "=", "BB", "->", "getNextNode", "(", ")", ";", "BB", "->", "moveAfter", "(", "After", ")", ";", "auto", "FixFallthrough", "=", "[", "&", "]", "(", "MachineBasicBlock", "*", "From", ",", "MachineBasicBlock", "*", "To", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", ")", ";", "assert", "(", "From", "->", "isSuccessor", "(", "To", ")", "&&", "", ")", ";", "MachineInstr", "&", "Terminator", "=", "*", "(", "--", "From", "->", "terminators", "(", ")", ".", "end", "(", ")", ")", ";", "if", "(", "!", "Terminator", ".", "isUnconditionalBranch", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "From", ",", "Terminator", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "", "::", "AL", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "}", ";", "if", "(", "BBPrevious", "->", "isSuccessor", "(", "BB", ")", ")", "FixFallthrough", "(", "BBPrevious", ",", "BB", ")", ";", "if", "(", "AfterNext", "&&", "After", "->", "isSuccessor", "(", "AfterNext", ")", ")", "FixFallthrough", "(", "After", ","], "ground_truth": ["AfterNext", ")", ";"], "File": "ARMBlockPlacement8", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39488, "Length": 242, "Cover_Rate": 0.7682539682539683} {"Template_token": ["", "if", "(", "!", "blockIsBefore", "(", "LoopExit2", ",", "LoopExit", ")", "&&", "(", "LoopExit2", "==", "Preheader", "||", "blockIsBefore", "(", "LoopExit2", ",", "Preheader", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", ")", ";", "CanMove", "=", "false", ";", "break", ";", "}", "}", "if", "(", "CanMove", ")", "{", "for", "(", "auto", "It", "=", "LoopExit", "->", "getIterator", "(", ")", ";", "It", "!=", "Preheader", "->", "getIterator", "(", ")", ";", "It", "++", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "Terminator", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineBasicBlock", "*", "LETarget", "=", "Terminator", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "LETarget", "==", "LoopExit", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", ")", ";", "CanMove", "=", "false", ";", "break", ";", "}", "}", "}", "if", "(", "!", "CanMove", ")", "break", ";", "}", "if", "(", "CanMove", ")", "{", "moveBasicBlock", "(", "LoopExit", ",", "Preheader", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "}", "}", "return"], "ground_truth": ["Changed", ";"], "File": "ARMBlockPlacement8", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39489, "Length": 180, "Cover_Rate": 0.36511156186612576} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "It", ";", "for", "(", "auto", "&", "Terminator", ":", "MBB", "->", "terminators", "(", ")", ")", "{", "if", "(", "!", "isWhileLoopStart", "(", "Terminator", ")", ")", "continue", ";", "MachineBasicBlock", "*", "WLSTarget", "=", "getWhileLoopStartTargetBB", "(", "Terminator", ")", ";", "if", "(", "WLSTarget", "==", "Predecessor", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "", "", ")", ";", "return", "false", ";", "}", "}", "}", "moveBasicBlock", "(", "Predecessor", ",", "LoopExit", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMBlockPlacement", "Func": "fixBackwardsWLS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39490, "Length": 76, "Cover_Rate": 0.38190954773869346} {"Template_token": ["", "assert", "(", "BeforePrev", "&&", "", ")", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "BB", "->", "moveBefore", "(", "Before", ")", ";", "auto", "FixFallthrough", "=", "[", "&", "]", "(", "MachineBasicBlock", "*", "From", ",", "MachineBasicBlock", "*", "To", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", ")", ";", "assert", "(", "From", "->", "isSuccessor", "(", "To", ")", "&&", "", ")", ";", "MachineInstr", "&", "Terminator", "=", "*", "(", "--", "From", "->", "terminators", "(", ")", ".", "end", "(", ")", ")", ";", "if", "(", "!", "Terminator", ".", "isUnconditionalBranch", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "From", ",", "Terminator", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "", "::", "AL", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "}", ";", "if", "(", "BBPrevious", "->", "isSuccessor", "(", "BB", ")", ")", "FixFallthrough", "(", "BBPrevious", ",", "BB", ")", ";", "if", "(", "BeforePrev", "->", "isSuccessor", "(", "Before", ")", ")", "FixFallthrough", "(", "BeforePrev", ",", "Before", ")", ";", "if", "(", "BBNext", "&&", "BB", "->", "isSuccessor", "(", "BBNext", ")", ")", "FixFallthrough", "(", "BB", ",", "BBNext", ")", ";", "F", "->", "RenumberBlocks"], "ground_truth": ["(", ")", ";"], "File": "ARMBlockPlacement", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39491, "Length": 244, "Cover_Rate": 0.7031700288184438} {"Template_token": ["", "MachineBasicBlock", "*", "BeforePrev", "=", "Before", "->", "getPrevNode", "(", ")", ";", "assert", "(", "BeforePrev", "&&", "", ")", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "BB", "->", "moveBefore", "(", "Before", ")", ";", "auto", "FixFallthrough", "=", "[", "&", "]", "(", "MachineBasicBlock", "*", "From", ",", "MachineBasicBlock", "*", "To", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "From", "->", "getName", "(", ")", "<<", "", "<<", "To", "->", "getName", "(", ")", "<<", "", ")", ";", "assert", "(", "From", "->", "isSuccessor", "(", "To", ")", "&&", "", ")", ";", "MachineInstr", "&", "Terminator", "=", "*", "(", "--", "From", "->", "terminators", "(", ")", ".", "end", "(", ")", ")", ";", "if", "(", "!", "Terminator", ".", "isUnconditionalBranch", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "From", ",", "Terminator", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "", "::", "AL", ")", ";", "MIB", ".", "addReg", "(", ""], "ground_truth": [")", ";"], "File": "ARMBlockPlacement", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39492, "Length": 161, "Cover_Rate": 0.46397694524495675} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";", "MF", ".", "RenumberBlocks"], "ground_truth": ["(", ")", ";"], "File": "ARMBlockPlacement", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39493, "Length": 79, "Cover_Rate": 0.47878787878787876} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "instr_end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", ".", "getName", "(", ")", "<<", "", ")", ";", "OpCode", "=", "", ";", "MIFlags", "=", "MachineInstr", "::", "FrameSetup", ";", "auto", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";", "MBBI", "=", "NextMBBI", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "OpCode", "==", "", "?", "", ":", "", ")", "<<", "", "<<", "MBB", ".", "getName", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ",", "TII", ".", "get", "(", "OpCode", ")"], "ground_truth": [")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ARMBranchTargets", "Func": "addBTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39494, "Length": 123, "Cover_Rate": 0.6243654822335025} {"Template_token": ["", "auto", "MBBI", "=", "llvm", "::", "find_if_not", "(", "MBB", ".", "instrs", "(", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isMetaInstruction", "(", ")", ";", "}", ")", ";", "if", "(", "IsFirstBB", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "instr_end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", ".", "getName", "(", ")", "<<", "", ")", ";", "OpCode", "=", "", ";", "MIFlags", "=", "MachineInstr", "::", "FrameSetup", ";", "auto", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";", "MBBI", "=", "NextMBBI", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "OpCode", "==", "", "?", "", ":", "", ")", "<<", "", "<<", "MBB", ".", "getName", "(", ")"], "ground_truth": ["<<", "", ")", ";"], "File": "ARMBranchTargets", "Func": "addBTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39495, "Length": 134, "Cover_Rate": 0.6802030456852792} {"Template_token": ["", "return", "new", "BranchTargets"], "ground_truth": ["(", ")", ";"], "File": "ARMBranchTargets", "Func": "createARMBranchTargetsPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39496, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "void", "BranchTargets", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")"], "ground_truth": ["const", "{"], "File": "ARMBranchTargets", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39497, "Length": 11, "Cover_Rate": 0.44} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "_BRANCH_TARGETS_NAME"], "ground_truth": [";"], "File": "ARMBranchTargets", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39498, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "bool", "NeedBTI", "=", "false", ";", "bool", "IsFirstBB", "=", "&", "MBB", "==", "&", "MF", ".", "front", "(", ")", ";", "if", "(", "IsFirstBB", ")", "NeedBTI", "=", "true", ";", "if", "(", "MBB", ".", "hasAddressTaken", "(", ")", "||", "MBB", ".", "isEHPad", "(", ")", "||", "JumpTableTargets", ".", "count", "(", "&", "MBB", ")", ")", "NeedBTI", "=", "true", ";", "if", "(", "NeedBTI", ")", "{", "addBTI", "(", "TII", ",", "MBB", ",", "IsFirstBB", ")", ";", "MadeChange", "=", "true"], "ground_truth": [";"], "File": "ARMBranchTargets", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39499, "Length": 84, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "const", "InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "SmallPtrSet", "<", "const", "MachineBasicBlock", "*", ",", "", ">", "JumpTableTargets", ";", "if", "(", "const", "MachineJumpTableInfo", "*", "JTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ")", "for", "(", "const", "MachineJumpTableEntry", "&", "JTE", ":", "JTI", "->", "getJumpTables", "(", ")", ")", "for", "(", "const", "MachineBasicBlock", "*", "MBB", ":", "JTE", ".", "MBBs", ")", "JumpTableTargets", ".", "insert", "(", "MBB", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB"], "ground_truth": [":", "MF", ")", "{"], "File": "ARMBranchTargets", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39500, "Length": 92, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "static", "bool", "CC__AAPCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMCallingConv (2)", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39501, "Length": 80, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMCallingConv (2)", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39502, "Length": 49, "Cover_Rate": 0.5764705882352941} {"Template_token": ["", "static", "bool", "CC__APCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true"], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMCallingConv (2)", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39503, "Length": 52, "Cover_Rate": 0.611764705882353} {"Template_token": ["", "if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State"], "ground_truth": [",", "false", ")", ")", "return", "false", ";"], "File": "ARMCallingConv (2)", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39504, "Length": 46, "Cover_Rate": 0.5411764705882353} {"Template_token": ["", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i"], "ground_truth": ["]", "&&", "", ")", ";"], "File": "ARMCallingConv (2)", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39505, "Length": 88, "Cover_Rate": 0.3013698630136986} {"Template_token": ["", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack"], "ground_truth": ["(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv (2)", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39506, "Length": 68, "Cover_Rate": 0.35602094240837695} {"Template_token": ["", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMCallingConv (2)", "Func": "f64RetAssign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39507, "Length": 70, "Cover_Rate": 0.44871794871794873} {"Template_token": ["", "return", "RetCC__APCS_Custom_f64", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo"], "ground_truth": [",", "ArgFlags", ",", "State", ")", ";"], "File": "ARMCallingConv (2)", "Func": "RetCC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39508, "Length": 16, "Cover_Rate": 0.32} {"Template_token": ["", "static", "bool", "RetCC__AAPCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "return", "RetCC__APCS_Custom_f64", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ","], "ground_truth": ["ArgFlags", ",", "State", ")", ";"], "File": "ARMCallingConv (2)", "Func": "RetCC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39509, "Length": 47, "Cover_Rate": 0.94} {"Template_token": ["", "if", "(", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMCallingConv (2)", "Func": "RetCC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39510, "Length": 45, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "static", "const", "uint16_t", "ShadowRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "ShadowRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]"], "ground_truth": [",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv11", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39511, "Length": 172, "Cover_Rate": 0.7049180327868853} {"Template_token": ["", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ","], "ground_truth": ["Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv11", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39512, "Length": 65, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMCallingConv11", "Func": "f64RetAssign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39513, "Length": 70, "Cover_Rate": 0.4430379746835443} {"Template_token": ["", "static", "bool", "f64RetAssign", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "CCState", "&", "State", ")", "{", "static", "const", "uint16_t", "HiRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "uint16_t", "LoRegList", "[", "]", "=", "{", "", ","], "ground_truth": ["", "}", ";"], "File": "ARMCallingConv11", "Func": "f64RetAssign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39514, "Length": 53, "Cover_Rate": 0.33544303797468356} {"Template_token": ["", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "PendingHAMembers", "=", "State", ".", "getPendingLocs", "(", ")", ";", "assert", "(", "PendingHAMembers", ".", "size", "(", ")", "<", "", ")", ";", "if", "(", "PendingHAMembers", ".", "size", "(", ")", ">", "", ")", "assert", "(", "PendingHAMembers", "[", "", "]", ".", "getLocVT", "(", ")", "==", "LocVT", ")", ";", "PendingHAMembers", ".", "push_back", "(", "CCValAssign", "::", "getPending", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "if", "(", "ArgFlags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "{", "assert", "(", "PendingHAMembers", ".", "size", "(", ")", ">", "", "&&", "PendingHAMembers", ".", "size", "(", ")", "<=", "", "&&", "", ")", ";", "ArrayRef", "<", "uint16_t", ">", "RegList", ";", "switch", "(", "LocVT", ".", "SimpleTy", ")", "{", "case", "", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingHAMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingHAMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingHAMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingHAMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "for", "(", "unsigned", "regNo", "=", "", ";", "regNo", "<", "", ";", "++", "regNo", ")", "State", ".", "AllocateReg", "(", "SRegList", "[", "regNo", "]", ")", ";", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "Align", "=", "std", "::", "min", "(", "Size", ",", "", ")", ";", "for", "(", "auto", "It", ":", "PendingHAMembers", ")", "{", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Align", ")", ")", ";", "State", ".", "addLoc", "("], "ground_truth": ["It", ")", ";"], "File": "ARMCallingConv14", "Func": "CC_ARM_AAPCS_Custom_HA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39515, "Length": 300, "Cover_Rate": 0.8547008547008547} {"Template_token": ["", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingHAMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingHAMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingHAMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingHAMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "for", "(", "unsigned", "regNo", "=", "", ";", "regNo", "<", "", ";", "++", "regNo", ")", "State", ".", "AllocateReg", "(", "SRegList", "[", "regNo", "]", ")", ";", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "Align", "=", "std", "::", "min"], "ground_truth": ["(", "Size", ",", "", ")", ";"], "File": "ARMCallingConv14", "Func": "CC_ARM_AAPCS_Custom_HA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39516, "Length": 153, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "assert", "(", "(", "!", "Reg", "||", "Reg", "==", "", ")", "&&", "", ")", ";", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMCallingConv14", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39517, "Length": 109, "Cover_Rate": 0.36824324324324326} {"Template_token": ["", "static", "bool", "f64AssignAPCS", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "CCState", "&", "State", ",", "bool", "CanFail", ")", "{", "static", "const", "MCPhysReg", "RegList", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", ""], "ground_truth": [")", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv14", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39518, "Length": 183, "Cover_Rate": 0.9384615384615385} {"Template_token": ["", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i"], "ground_truth": ["]", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv14", "Func": "f64RetAssign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39519, "Length": 93, "Cover_Rate": 0.5886075949367089} {"Template_token": ["", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMCallingConv14", "Func": "f64RetAssign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39520, "Length": 96, "Cover_Rate": 0.6075949367088608} {"Template_token": ["", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "LocVT", "!=", "", ")", "RegList", "=", "SRegList", ";", "for", "(", "auto", "Reg", ":", "RegList", ")", "State", ".", "AllocateReg", "(", "Reg", ")", ";", "for", "(", "auto", "&"], "ground_truth": ["It", ":", "PendingMembers", ")", "{"], "File": "ARMCallingConv19", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39521, "Length": 167, "Cover_Rate": 0.31992337164750956} {"Template_token": ["", "break", ";", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "("], "ground_truth": ["It", ")", ";"], "File": "ARMCallingConv19", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39522, "Length": 201, "Cover_Rate": 0.3850574712643678} {"Template_token": ["", "case", "", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "LocVT", "!=", "", ")", "RegList", "=", "SRegList", ";", "for", "(", "auto", "Reg", ":", "RegList", ")", "State", ".", "AllocateReg", "(", "Reg", ")", ";", "unsigned", "RestAlign", "=", "std", "::", "min"], "ground_truth": ["(", "Align", ",", "Size", ")", ";"], "File": "ARMCallingConv1", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39523, "Length": 262, "Cover_Rate": 0.47377938517179025} {"Template_token": ["", "RegList", "=", "RRegList", ";", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "unsigned", "RegAlign", "=", "alignTo", "(", "Align", ",", "", ")", "/", "", ";", "while", "(", "RegIdx", "%", "RegAlign", "!=", "", "&&", "RegIdx", "<", "RegList", ".", "size", "(", ")", ")", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx"], "ground_truth": ["++", "]", ")", ")", ";"], "File": "ARMCallingConv1", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39524, "Length": 266, "Cover_Rate": 0.4810126582278481} {"Template_token": ["", "break", ";", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMCallingConv20", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39525, "Length": 199, "Cover_Rate": 0.38122605363984674} {"Template_token": ["", "unsigned", "StackAlign", "=", "DL", ".", "getStackAlignment", "(", ")", ";", "unsigned", "Align", "=", "std", "::", "min", "(", "PendingMembers", "[", "", "]", ".", "getExtraInfo", "(", ")", ",", "StackAlign", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "RegList", ";", "switch", "(", "LocVT", ".", "SimpleTy", ")", "{", "case", "", ":", "{", "RegList", "=", "RRegList", ";", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "unsigned", "RegAlign", "=", "alignTo", "(", "Align", ",", "", ")", "/", "", ";", "while", "(", "RegIdx", "%", "RegAlign", "!=", "", "&&", "RegIdx", "<", "RegList", ".", "size", "(", ")", ")", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/"], "ground_truth": ["", ";"], "File": "ARMCallingConv22", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39526, "Length": 236, "Cover_Rate": 0.43947858472998136} {"Template_token": ["", "case", "", ":", "RegList", "=", "SRegList", ";", "NumRegs", "=", "", ";", "break", ";", "case", "", ":", "RegList", "=", "DRegList", ";", "NumRegs", "=", "", ";", "break", ";", "case", "", ":", "RegList", "=", "QRegList", ";", "NumRegs", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "NumRegs", ",", "PendingHAMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingHAMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingHAMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It"], "ground_truth": [")", ";"], "File": "ARMCallingConv27", "Func": "CC_ARM_AAPCS_Custom_HA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39527, "Length": 115, "Cover_Rate": 0.3133514986376022} {"Template_token": ["", "static", "const", "uint16_t", "HiRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "uint16_t", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "uint16_t", "ShadowRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "ShadowRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ";", "assert", "(", "(", "!", "Reg", "||", "Reg", "==", "", ")", "&&", "", ")", ";", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned"], "ground_truth": ["i", ";"], "File": "ARMCallingConv28", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39528, "Length": 143, "Cover_Rate": 0.4831081081081081} {"Template_token": ["", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMCallingConv28", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39529, "Length": 134, "Cover_Rate": 0.4527027027027027} {"Template_token": ["", "NumRegs", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "NumRegs", ",", "PendingHAMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingHAMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingHAMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingHAMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "for", "(", "unsigned", "regNo", "=", "", ";", "regNo", "<", "", ";", "++", "regNo", ")", "State", ".", "AllocateReg", "(", "SRegList", "[", "regNo", "]", ")", ";", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "Align", "=", "Size", ";", "if", "(", "LocVT", ".", "SimpleTy", "==", "", "||", "LocVT", ".", "SimpleTy", "==", "", ")", "{", "Align", "=", "", ";", "}", "for", "(", "auto", "It", ":", "PendingHAMembers", ")", "{", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Align", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "Align", "="], "ground_truth": ["", ";"], "File": "ARMCallingConv2", "Func": "CC_ARM_AAPCS_Custom_HA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39530, "Length": 189, "Cover_Rate": 0.48091603053435117} {"Template_token": ["", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Align", "(", "Size", ")", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMCallingConv4", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39531, "Length": 184, "Cover_Rate": 0.3031301482701812} {"Template_token": ["", "if", "(", "!", "ArgFlags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "return", "true", ";", "auto", "&", "DL", "=", "State", ".", "getMachineFunction", "(", ")", ".", "getDataLayout", "(", ")", ";", "unsigned", "StackAlign", "=", "DL", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";", "unsigned", "Align", "=", "std", "::", "min", "(", "PendingMembers", "[", "", "]", ".", "getExtraInfo", "(", ")", ",", "StackAlign", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "RegList", ";", "switch", "(", "LocVT", ".", "SimpleTy", ")", "{", "case", "", ":", "{", "RegList", "=", "RRegList", ";", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "unsigned", "RegAlign", "=", "alignTo", "(", "Align", ",", "", ")", "/", "", ";", "while", "(", "RegIdx", "%", "RegAlign", "!=", "", "&&", "RegIdx", "<", "RegList", ".", "size", "(", ")", ")", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Size", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "LocVT", "!=", "", ")", "RegList", "=", "SRegList", ";", "for", "(", "auto", "Reg", ":", "RegList", ")", "State", ".", "AllocateReg"], "ground_truth": ["(", "Reg", ")", ";"], "File": "ARMCallingConv6", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39532, "Length": 384, "Cover_Rate": 0.7007299270072993} {"Template_token": ["", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList"], "ground_truth": ["[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv6", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39533, "Length": 97, "Cover_Rate": 0.3368055555555556} {"Template_token": ["", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Align", "(", "Size", ")", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "LocVT", "!=", "", ")", "RegList", "=", "SRegList", ";", "for", "(", "auto", "Reg", ":", "RegList", ")", "State", ".", "AllocateReg", "(", "Reg", ")", ";", "const", "Align", "RestAlign", "=", "std", "::", "min", "(", "Alignment", ",", "Align", "(", "Size", ")", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Alignment", ")", ")", ";", "State", ".", "addLoc", "("], "ground_truth": ["It", ")", ";"], "File": "ARMCallingConv9", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39534, "Length": 268, "Cover_Rate": 0.46048109965635736} {"Template_token": ["", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "LocVT", "==", "", "&&", "State", ".", "getNextStackOffset", "(", ")", "==", "", ")", "{", "unsigned", "RegIdx", "=", "State", ".", "getFirstUnallocated", "(", "RegList", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "if", "(", "RegIdx", ">=", "RegList", ".", "size", "(", ")", ")", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Align", "(", "Size", ")", ")", ")", ";", "else", "It", ".", "convertToReg", "(", "State", ".", "AllocateReg", "(", "RegList", "[", "RegIdx", "++", "]", ")", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}", "PendingMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "LocVT", "!=", "", ")", "RegList", "=", "SRegList", ";", "for", "(", "auto", "Reg", ":", "RegList", ")", "State", ".", "AllocateReg", "(", "Reg", ")", ";", "const", "Align", "RestAlign", "=", "std", "::", "min", "(", "Alignment", ",", "Align", "(", "Size", ")", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Alignment", ")", ")", ";", "State", ".", "addLoc", "("], "ground_truth": ["It", ")", ";"], "File": "ARMCallingConv", "Func": "CC_ARM_AAPCS_Custom_Aggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39535, "Length": 314, "Cover_Rate": 0.5432525951557093} {"Template_token": ["", "static", "bool", "CC__AAPCS_Custom_f64", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo"], "ground_truth": ["LocInfo", ",", "", "ArgFlags", ",", "CCState", "&", "State", ")", "{"], "File": "ARMCallingConv", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39536, "Length": 26, "Cover_Rate": 0.325} {"Template_token": ["", "if", "(", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMCallingConv", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39537, "Length": 46, "Cover_Rate": 0.575} {"Template_token": ["", "static", "bool", "CC__AAPCS_VFP_Custom_f16", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ","], "ground_truth": ["", "ArgFlags", ",", "CCState", "&", "State", ")", "{"], "File": "ARMCallingConv", "Func": "CC_ARM_AAPCS_VFP_Custom_f16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39538, "Length": 26, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "static", "bool", "CC__APCS_Custom_f64", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo"], "ground_truth": [",", "State", ",", "true", ")", ")", "return", "false", ";"], "File": "ARMCallingConv", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39539, "Length": 47, "Cover_Rate": 0.5875} {"Template_token": ["", "static", "bool", "CC__APCS_Custom_f64", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMCallingConv", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39540, "Length": 75, "Cover_Rate": 0.9375} {"Template_token": ["", "if", "(", "Reg", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMCallingConv", "Func": "CustomAssignInRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39541, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ","], "ground_truth": ["LocInfo", ")", ")", ";"], "File": "ARMCallingConv", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39542, "Length": 74, "Cover_Rate": 0.30327868852459017} {"Template_token": ["", "static", "bool", "f64AssignAAPCS", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "CCState", "&", "State", ",", "bool", "CanFail", ")", "{", "static", "const", "unsigned", "HiRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "unsigned", "ShadowRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "ShadowRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i"], "ground_truth": ["]", "==", "Reg", ")", "break", ";"], "File": "ARMCallingConv", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39543, "Length": 155, "Cover_Rate": 0.6352459016393442} {"Template_token": ["", "static", "const", "unsigned", "RegList", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State"], "ground_truth": [".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMCallingConv", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39544, "Length": 153, "Cover_Rate": 0.7846153846153846} {"Template_token": ["", "return", "RetCC__APCS_Custom_f64", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo"], "ground_truth": [",", "ArgFlags", ",", "State", ")", ";"], "File": "ARMCallingConv", "Func": "RetCC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39545, "Length": 16, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "return", "RetCC__APCS_Custom_f64", "(", "ValNo", ",", "ValVT", ",", "LocVT", ","], "ground_truth": ["LocInfo", ",", "ArgFlags", ",", "State", ")", ";"], "File": "ARMCallingConv", "Func": "RetCC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39546, "Length": 16, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "if", "(", "LocVT", "==", "", "&&", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMCallingConv", "Func": "RetCC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39547, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "if", "(", "AssignFn", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Info", ".", "Flags", ",", "State", ")", ")", "return", "true", ";", "StackSize", "=", "std", "::", "max", "(", "StackSize", ",", "static_cast", "<", "uint64_t", ">", "(", "State", ".", "getNextStackOffset", "(", ")", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMCallLowering (2)", "Func": "assignArg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39548, "Length": 46, "Cover_Rate": 0.5974025974025974} {"Template_token": ["", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "unsigned", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", "}", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ")", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "NextVA"], "ground_truth": [".", "getLocReg", "(", ")", ",", "NextVA", ")", ";"], "File": "ARMCallLowering (2)", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39549, "Length": 74, "Cover_Rate": 0.3045267489711934} {"Template_token": ["", "assert", "(", "NextVA", ".", "getValVT", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "VA", ".", "getValNo", "(", ")", "==", "NextVA", ".", "getValNo", "(", ")", "&&", "", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "unsigned", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", "}", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ")", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "NextVA", ".", "getLocReg", "(", ")", ",", "NextVA", ")", ";", "bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isLittle", "(", ")", ";", "if", "(", "!", "IsLittle", ")", "std", "::", "swap", "(", "NewRegs", "[", "", "]", ",", "NewRegs", "[", "", "]", ")", ";", "MIRBuilder", ".", "buildMerge", "(", "Arg", ".", "Reg", ",", "NewRegs", ")", ";", "return", ""], "ground_truth": [";"], "File": "ARMCallLowering (2)", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39550, "Length": 169, "Cover_Rate": 0.6954732510288066} {"Template_token": ["", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";", "auto", "LoadVReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "buildLoad", "(", "LoadVReg", ",", "Addr", ",", "Size", ",", "", ",", "MPO", ")", ";", "MIRBuilder", ".", "buildTrunc", "("], "ground_truth": ["ValVReg", ",", "LoadVReg", ")", ";"], "File": "ARMCallLowering (2)", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39551, "Length": 103, "Cover_Rate": 0.7202797202797203} {"Template_token": ["", "if", "(", "STI", ".", "hasV5TOps", "(", ")", ")", "return", "", ";", "if", "(", "STI", ".", "hasV4TOps", "(", ")", ")", "return", "", ";", "return", ""], "ground_truth": [";"], "File": "ARMCallLowering (2)", "Func": "getCallOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39552, "Length": 25, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "unsigned", "getCallOpcode", "(", "const", "Subtarget", "&", "STI", ",", "bool", "isDirect", ")", "{", "if", "(", "isDirect", ")", "return", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "return", "", ";", "if", "(", "STI", ".", "hasV5TOps", "(", ")", ")", "return", "", ";", "if", "(", "STI", ".", "hasV4TOps", "("], "ground_truth": [")", ")", "return", "", ";"], "File": "ARMCallLowering (2)", "Func": "getCallOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39553, "Length": 60, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "", ")", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "AddrReg", ",", "FI", ")", ";", "return", "AddrReg"], "ground_truth": [";"], "File": "ARMCallLowering (2)", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39554, "Length": 48, "Cover_Rate": 0.41739130434782606} {"Template_token": ["", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "("], "ground_truth": [")", ",", "", ")", ")", ";"], "File": "ARMCallLowering (2)", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39555, "Length": 50, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StructT", "->", "getNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "StructT", "->", "getElementType", "(", "i", ")", "!=", "StructT", "->", "getElementType", "(", "", ")", ")", "return", "false", ";", "return", "true", ";", "}", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "T", ",", "true", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", ".", "isVector", "(", ")", "||", "!", "(", "VT", ".", "isInteger", "(", ")", "||", "VT"], "ground_truth": [".", "isFloatingPoint", "(", ")", ")", ")", "return", "false", ";"], "File": "ARMCallLowering (2)", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39556, "Length": 92, "Cover_Rate": 0.4946236559139785} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "isDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "STI", ",", "isDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "isThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Callee", ")", ";", "if", "(", "!", "isDirect", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "isThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "SplitRegs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "false", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";", "if", "(", "!", "SplitRegs", ".", "empty", "("], "ground_truth": [")", ")", "{"], "File": "ARMCallLowering (2)", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39557, "Length": 499, "Cover_Rate": 0.7618320610687023} {"Template_token": ["", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMCallLowering (2)", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39558, "Length": 54, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val"], "ground_truth": [",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";"], "File": "ARMCallLowering (2)", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39559, "Length": 35, "Cover_Rate": 0.3153153153153153} {"Template_token": ["", "assert", "(", "VRegs", ".", "size", "(", ")", "==", "SplitEVTs", ".", "size", "(", ")", "&&", "", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "LLVMContext", "&", "Ctx", "=", "Val", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SplitEVTs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "ArgInfo", "CurArgInfo", "(", "VRegs", "[", "i", "]", ",", "SplitEVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ")", ";", "setArgFlags", "(", "CurArgInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "CurArgInfo", ",", "SplitVTs", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "VRegs", "[", "i", "]", ")", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";", "return", "handleAssignments", "(", "MIRBuilder", ",", "SplitVTs"], "ground_truth": [",", "RetHandler", ")", ";"], "File": "ARMCallLowering (2)", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39560, "Length": 197, "Cover_Rate": 0.6234177215189873} {"Template_token": ["", "if", "(", "!", "Val", ")", "return", "true", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "EVT", ",", "", ">", "SplitEVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Val", "->", "getType", "(", ")", ",", "SplitEVTs", ")", ";", "assert", "(", "VRegs", ".", "size", "(", ")", "==", "SplitEVTs", ".", "size", "(", ")", "&&", "", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "LLVMContext", "&", "Ctx", "=", "Val", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "SplitEVTs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "ArgInfo", "CurArgInfo", "(", "VRegs", "[", "i", "]", ",", "SplitEVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ")", ";", "setArgFlags", "(", "CurArgInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "CurArgInfo", ",", "SplitVTs", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", "."], "ground_truth": ["buildUnmerge", "(", "Regs", ",", "VRegs", "[", "i", "]", ")", ";"], "File": "ARMCallLowering (2)", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39561, "Length": 241, "Cover_Rate": 0.7626582278481012} {"Template_token": ["", "void", "markPhysRegUsed", "(", "unsigned", "PhysReg", ")", "override", "{", "MIB", ".", "addDef", "(", "PhysReg", ",", "RegState", "::"], "ground_truth": ["Implicit", ")", ";"], "File": "ARMCallLowering (2)", "Func": "markPhysRegUsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39562, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "SmallVector", "<", "EVT", ",", "", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")", "{", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "if", "(", "i", "==", "e", "-", "", ")", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";", "}", "SplitArgs", ".", "push_back", "(", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "SplitTy", ",", "DL", ")", ")", ",", "SplitTy", ",", "Flags", ","], "ground_truth": ["OrigArg", ".", "IsFixed", "}", ")", ";"], "File": "ARMCallLowering (2)", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39563, "Length": 251, "Cover_Rate": 0.6693333333333333} {"Template_token": ["", "bool", "IsVarArg", "=", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "IsVarArg", "=", "true", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "IsVarArg", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "SplitRegs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "IsVarArg", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";", "if", "(", "!", "SplitRegs", ".", "empty", "(", ")", ")", "{", "MIRBuilder", ".", "buildMerge", "(", "OrigRet", ".", "Reg", ",", "SplitRegs", ")", ";", "}", "}", "CallSeqStart", ".", "addImm", "(", "ArgHandler", ".", "StackSize", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "ArgHandler", ".", "StackSize", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMCallLowering10", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39564, "Length": 350, "Cover_Rate": 0.529500756429652} {"Template_token": ["", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";", "MRI", ".", "setType", "(", "ValVReg", ",", "LLT", "::"], "ground_truth": ["scalar", "(", "", ")", ")", ";"], "File": "ARMCallLowering11", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39565, "Length": 98, "Cover_Rate": 0.7313432835820896} {"Template_token": ["", "assert", "(", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "<=", "", "&&", "", ")", ";", "assert", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "MIRBuilder", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "PhysReg"], "ground_truth": [")", ";"], "File": "ARMCallLowering11", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39566, "Length": 45, "Cover_Rate": 0.4787234042553192} {"Template_token": ["", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ","], "ground_truth": ["true", ")", ";"], "File": "ARMCallLowering11", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39567, "Length": 47, "Cover_Rate": 0.42342342342342343} {"Template_token": ["", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "("], "ground_truth": [")", ",", "", ")", ")", ";"], "File": "ARMCallLowering11", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39568, "Length": 64, "Cover_Rate": 0.5765765765765766} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", "."], "ground_truth": ["getSizeInBits", "(", ")", ";"], "File": "ARMCallLowering11", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39569, "Length": 38, "Cover_Rate": 0.4367816091954023} {"Template_token": ["", "auto", "&", "Args", "=", "F", ".", "getArgumentList", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "", ",", "DL", ",", "F", ")", ";", "ArgInfos", ".", "push_back", "("], "ground_truth": ["AInfo", ")", ";"], "File": "ARMCallLowering11", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39570, "Length": 115, "Cover_Rate": 0.4956896551724138} {"Template_token": ["", "assert", "(", "!", "Val", "==", "!", "VReg", "&&", "", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VReg", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMCallLowering11", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39571, "Length": 56, "Cover_Rate": 0.7} {"Template_token": ["", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeSet", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "FuncReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";", "return", "handleAssignments", "(", "MIRBuilder", ",", "RetInfo", ","], "ground_truth": ["RetHandler", ")", ";"], "File": "ARMCallLowering11", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39572, "Length": 72, "Cover_Rate": 0.43373493975903615} {"Template_token": ["", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "Size", "==", "", "&&", "", ")", ";", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size"], "ground_truth": [",", "", ")", ";"], "File": "ARMCallLowering12", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39573, "Length": 53, "Cover_Rate": 0.803030303030303} {"Template_token": ["", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "Size", "==", "", "&&", "", ")", ";", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "ValVReg", ","], "ground_truth": ["Addr", ",", "*", "MMO", ")", ";"], "File": "ARMCallLowering12", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39574, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "void", "assignValueToReg", "(", "unsigned", "ValVReg", ",", "unsigned", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "assert", "(", "VA", ".", "getLocReg", "(", ")"], "ground_truth": ["==", "PhysReg", "&&", "", ")", ";"], "File": "ARMCallLowering12", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39575, "Length": 39, "Cover_Rate": 0.3277310924369748} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "return", "VTSize", "==", "", "||", "VTSize", "==", "", "||"], "ground_truth": ["VTSize", "==", "", ";"], "File": "ARMCallLowering12", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39576, "Length": 51, "Cover_Rate": 0.6219512195121951} {"Template_token": ["", "bool", "CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "DL", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "auto", "&", "Args", "=", "F", ".", "getArgumentList", "(", ")", ";", "unsigned", "ArgIdx", "=", "", ";", "for", "(", "auto", "&", "Arg"], "ground_truth": [":", "Args", ")", "{"], "File": "ARMCallLowering12", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39577, "Length": 93, "Cover_Rate": 0.375} {"Template_token": ["", "bool", "CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "!", "Val", "==", "!", "VReg", "&&", "", ")", ";", "auto", "Ret", "=", "AddDefaultPred", "(", "MIRBuilder", ".", "buildInstrNoInsert", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VReg", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "("], "ground_truth": ["Ret", ")", ";"], "File": "ARMCallLowering12", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39578, "Length": 67, "Cover_Rate": 0.9178082191780822} {"Template_token": ["", "bool", "CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "!", "Val", "==", "!", "VReg", "&&", "", ")", ";", "auto", "Ret", "=", "AddDefaultPred", "(", "MIRBuilder", "."], "ground_truth": ["buildInstrNoInsert", "(", "", ")", ")", ";"], "File": "ARMCallLowering12", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39579, "Length": 43, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeSet", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "FuncReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "return", "handleAssignments", "(", "MIRBuilder", ",", "AssignFn", ",", "RetInfo", ","], "ground_truth": ["RetHandler", ")", ";"], "File": "ARMCallLowering12", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39580, "Length": 51, "Cover_Rate": 0.3072289156626506} {"Template_token": ["", "bool", "CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", ",", "ArrayRef", "<", "ArgInfo", ">", "OrigArgs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "isDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "isDirect", "?", "", ":", "STI", ".", "hasV5TOps", "(", ")", "?", "", ":", "STI", ".", "hasV4TOps", "(", ")", "?", "", ":", "", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ".", "add", "(", "Callee", ")", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "if", "(", "Callee", ".", "isReg", "(", ")", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "", ")", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "("], "ground_truth": ["Reg", ")", ";"], "File": "ARMCallLowering13", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39581, "Length": 356, "Cover_Rate": 0.5650793650793651} {"Template_token": ["", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasByValOrInAllocaAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL"], "ground_truth": [",", "F", ")", ";"], "File": "ARMCallLowering13", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39582, "Length": 176, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasByValOrInAllocaAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs"], "ground_truth": [";"], "File": "ARMCallLowering13", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39583, "Length": 118, "Cover_Rate": 0.3430232558139535} {"Template_token": ["", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VReg", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMCallLowering13", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39584, "Length": 72, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "VReg", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";", "return", "handleAssignments", "(", "MIRBuilder", ",", "SplitVTs", ",", "RetHandler"], "ground_truth": [")", ";"], "File": "ARMCallLowering13", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39585, "Length": 167, "Cover_Rate": 0.7292576419213974} {"Template_token": ["", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "MemTy", "=", "LLT", "::", "scalar", "(", "", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";", "auto", "LoadVReg", "=", "buildLoad", "(", "LLT", "::", "scalar", "(", "", ")", ",", "Addr", ",", "MemTy", ",", "MPO", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "LoadVReg", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMCallLowering14", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39586, "Length": 101, "Cover_Rate": 0.8859649122807017} {"Template_token": ["", "MachineInstrBuilder", "buildLoad", "(", "const", "DstOp", "&", "Res", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "("], "ground_truth": [")", ";"], "File": "ARMCallLowering14", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39587, "Length": 29, "Cover_Rate": 0.4393939393939394} {"Template_token": ["", "MachineInstrBuilder", "buildLoad", "(", "const", "DstOp", "&", "Res", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "MemTy", ",", "inferAlignFromPtrInfo", "(", "MF", ",", "MPO", ")", ")", ";", "return", "MIRBuilder", ".", "buildLoad", "(", "Res", ",", "Addr"], "ground_truth": [",", "*", "MMO", ")", ";"], "File": "ARMCallLowering14", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39588, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "if", "(", "isDirect", ")", "return", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "return", "gettBLXrOpcode", "(", "MF", ")", ";", "if", "(", "STI", ".", "hasV5TOps", "(", ")", ")", "return", "getBLXOpcode", "(", "MF", ")", ";", "if", "(", "STI", ".", "hasV4TOps", "(", ")", ")", "return", "", ";", "return"], "ground_truth": ["", ";"], "File": "ARMCallLowering14", "Func": "getCallOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39589, "Length": 57, "Cover_Rate": 0.6867469879518072} {"Template_token": ["", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "", "Flags", ")", "override", "{", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "bool", "IsImmutable", "=", "!", "Flags", ".", "isByVal", "("], "ground_truth": [")", ";"], "File": "ARMCallLowering14", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39590, "Length": 66, "Cover_Rate": 0.532258064516129} {"Template_token": ["", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "IsImmutable", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "return", "MIRBuilder", ".", "buildFrameIndex", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")"], "ground_truth": [",", "", ")", ",", "FI", ")", ".", "getReg", "(", "", ")", ";"], "File": "ARMCallLowering14", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39591, "Length": 55, "Cover_Rate": 0.4435483870967742} {"Template_token": ["", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "Info", ".", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", "[", "", "]", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "ArgAssignFn", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "ArgHandler", ",", "ArgAssigner", ",", "ArgInfos", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "("], "ground_truth": ["MIB", ")", ";"], "File": "ARMCallLowering14", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39592, "Length": 281, "Cover_Rate": 0.47068676716917923} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasPassPointeeByValueCopyAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "AssignFn", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ",", "Idx", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "("], "ground_truth": ["*", "MBB", ".", "begin", "(", ")", ")", ";"], "File": "ARMCallLowering14", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39593, "Length": 249, "Cover_Rate": 0.7366863905325444} {"Template_token": ["", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ",", "Idx", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "ArgHandler", ",", "ArgAssigner", ",", "SplitArgInfos", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ")", "return", "false", ";", "MIRBuilder", ".", "setMBB", "(", "MBB"], "ground_truth": [")", ";"], "File": "ARMCallLowering14", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39594, "Length": 126, "Cover_Rate": 0.3727810650887574} {"Template_token": ["", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "", ")", ";", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", "."], "ground_truth": ["add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMCallLowering14", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39595, "Length": 59, "Cover_Rate": 0.5130434782608696} {"Template_token": ["", "bool", "CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "", ")", ";", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "("], "ground_truth": ["Ret", ")", ";"], "File": "ARMCallLowering14", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39596, "Length": 109, "Cover_Rate": 0.9478260869565217} {"Template_token": ["", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "splitToValueTypes", "(", "OrigRetInfo", ",", "SplitRetInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueAssigner", "RetAssigner", "(", "AssignFn", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "return", "determineAndHandleAssignments", "(", "RetHandler", ",", "RetAssigner", ",", "SplitRetInfos", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")"], "ground_truth": [",", "F", ".", "isVarArg", "(", ")", ")", ";"], "File": "ARMCallLowering14", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39597, "Length": 101, "Cover_Rate": 0.47417840375586856} {"Template_token": ["", "Register", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", "}", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ")", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "NextVA", ".", "getLocReg", "(", ")", ",", "NextVA", ")", ";", "bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isLittle", "(", ")", ";", "if", "(", "!", "IsLittle", ")", "std", "::", "swap", "(", "NewRegs", "[", "", "]", ",", "NewRegs", "[", "", "]", ")", ";", "MIRBuilder", ".", "buildMerge", "(", "Arg", ".", "Regs", "[", "", "]", ","], "ground_truth": ["NewRegs", ")", ";"], "File": "ARMCallLowering15", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39598, "Length": 117, "Cover_Rate": 0.45} {"Template_token": ["", "uint64_t", "ValSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getFixedSizeInBits", "(", ")", ";", "uint64_t", "LocSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getFixedSizeInBits", "(", ")", ";", "assert", "(", "ValSize", "<=", "", "&&", "", ")", ";", "assert", "(", "LocSize", "<=", "", "&&", "", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "ValSize", "==", "LocSize", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "<"], "ground_truth": ["LocSize", "&&", "", ")", ";"], "File": "ARMCallLowering15", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39599, "Length": 77, "Cover_Rate": 0.5347222222222222} {"Template_token": ["", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "IsDirect", "=", "!", "Info", ".", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "MF", ",", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", ""], "ground_truth": [">", "ArgInfos", ";"], "File": "ARMCallLowering15", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39600, "Length": 251, "Cover_Rate": 0.4211409395973154} {"Template_token": ["", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ",", "[", "&", "]", "(", "Register", "Reg", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "setMBB", "(", "MBB"], "ground_truth": [")", ";"], "File": "ARMCallLowering16", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39601, "Length": 127, "Cover_Rate": 0.3956386292834891} {"Template_token": ["", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "", ")", "{", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "", "]", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "if", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", ">", "", ")", "{", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")"], "ground_truth": ["{"], "File": "ARMCallLowering16", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39602, "Length": 208, "Cover_Rate": 0.3961904761904762} {"Template_token": ["", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "T", ",", "true", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "("], "ground_truth": [")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMCallLowering18", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39603, "Length": 45, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "DL", ",", "MRI", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "DL", ",", "MRI", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "false", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ","], "ground_truth": ["ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";"], "File": "ARMCallLowering18", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39604, "Length": 143, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "useSoftFloat", "(", ")", "||", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "auto", "&", "Args", "=", "F", ".", "getArgumentList", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "AInfo", ",", "ArgInfos", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "Idx", "++", ";", "}", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "return", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos"], "ground_truth": [",", "ArgHandler", ")", ";"], "File": "ARMCallLowering18", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39605, "Length": 224, "Cover_Rate": 0.8327137546468402} {"Template_token": ["", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMCallLowering18", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39606, "Length": 60, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "bool", "IsDirect", "=", "!", "Info", ".", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ")", ";", "bool", "IsVarArg", "=", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "Info", ".", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "IsVarArg", "=", "true", ";", "if", "(", "Arg", ".", "Flags", "[", "", "]", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "IsVarArg", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI"], "ground_truth": [",", "MIB", ",", "ArgAssignFn", ")", ";"], "File": "ARMCallLowering19", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39607, "Length": 277, "Cover_Rate": 0.48596491228070177} {"Template_token": ["", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*"], "ground_truth": ["MBB", ".", "begin", "(", ")", ")", ";"], "File": "ARMCallLowering19", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39608, "Length": 108, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "EVT", ",", "", ">", "SplitVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "nullptr", ",", "nullptr", ",", "", ")", ";", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "", "]", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlign", "(", "OrigArg", ".", "Ty", ")", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "", "]", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "", "]", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlign", "(", "SplitTy", ")", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", "."], "ground_truth": ["isVarArg", "(", ")", ")", ";"], "File": "ARMCallLowering19", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39609, "Length": 209, "Cover_Rate": 0.6510903426791277} {"Template_token": ["", "CCValAssign", "NextVA", "=", "VAs", "[", "", "]", ";", "assert", "(", "NextVA", ".", "needsCustom", "(", ")", "&&", "", ")", ";", "assert", "(", "NextVA", ".", "getValVT", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "VA", ".", "getValNo", "(", ")", "==", "NextVA", ".", "getValNo", "(", ")", "&&", "", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "Register", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "("], "ground_truth": ["LLT", "::", "scalar", "(", "", ")", ")", "}", ";"], "File": "ARMCallLowering1", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39610, "Length": 102, "Cover_Rate": 0.39080459770114945} {"Template_token": ["", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";", "auto", "LoadVReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "buildLoad", "(", "LoadVReg", ",", "Addr", ",", "Size", ",", "", ",", "MPO", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "LoadVReg", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMCallLowering1", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39611, "Length": 128, "Cover_Rate": 0.8951048951048951} {"Template_token": ["", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";", "auto", "LoadVReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "buildLoad", "(", "LoadVReg", ",", "Addr", ",", "Size", ",", "", ",", "MPO", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "LoadVReg", ")"], "ground_truth": [";"], "File": "ARMCallLowering1", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39612, "Length": 53, "Cover_Rate": 0.3706293706293706} {"Template_token": ["", "auto", "LocSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "ValSize", "<=", "", "&&", "", ")", ";", "assert", "(", "LocSize", "<=", "", "&&", "", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "ValSize", "==", "LocSize", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "<", "LocSize", "&&", "", ")", ";", "auto", "PhysRegToVReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "LocSize", ")", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "PhysRegToVReg", ",", "PhysReg", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ","], "ground_truth": ["PhysRegToVReg", ")", ";"], "File": "ARMCallLowering1", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39613, "Length": 97, "Cover_Rate": 0.6423841059602649} {"Template_token": ["", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "Val", ",", "Addr"], "ground_truth": [",", "*", "MMO", ")", ";"], "File": "ARMCallLowering1", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39614, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "("], "ground_truth": ["MPO", ".", "getAddrSpace", "(", ")", ",", "", ")", ")", ";"], "File": "ARMCallLowering1", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39615, "Length": 87, "Cover_Rate": 0.7565217391304347} {"Template_token": ["", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ","], "ground_truth": ["true", ")", ";"], "File": "ARMCallLowering1", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39616, "Length": 66, "Cover_Rate": 0.5739130434782609} {"Template_token": ["", "bool", "isArgumentHandler", "("], "ground_truth": [")", "const", "override", "{"], "File": "ARMCallLowering1", "Func": "isArgumentHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39617, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "IsDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")"], "ground_truth": [")", ";"], "File": "ARMCallLowering1", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39618, "Length": 242, "Cover_Rate": 0.42680776014109345} {"Template_token": ["", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ","], "ground_truth": ["MF", ")", ";"], "File": "ARMCallLowering1", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39619, "Length": 105, "Cover_Rate": 0.3431372549019608} {"Template_token": ["", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "setMBB"], "ground_truth": ["(", "MBB", ")", ";"], "File": "ARMCallLowering1", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39620, "Length": 99, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")", "{", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "if", "(", "i", "==", "e", "-", "", ")", "Flags", ".", "setInConsecutiveRegsLast"], "ground_truth": ["(", ")", ";"], "File": "ARMCallLowering1", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39621, "Length": 116, "Cover_Rate": 0.3569230769230769} {"Template_token": ["", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ";", "return", "MIRBuilder", ".", "buildLoad", "(", "Res", ","], "ground_truth": ["Addr", ",", "*", "MMO", ")", ";"], "File": "ARMCallLowering21", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39622, "Length": 31, "Cover_Rate": 0.43661971830985913} {"Template_token": ["", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")", "&&", "", ")", ";", "auto", "LoadVReg", "=", "buildLoad", "(", "LLT", "::", "scalar", "(", "", ")", ",", "Addr", ",", "Size"], "ground_truth": [",", "", ",", "MPO", ")", ";"], "File": "ARMCallLowering22", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39623, "Length": 87, "Cover_Rate": 0.6397058823529411} {"Template_token": ["", "MachineInstrBuilder", "buildLoad", "(", "const", "DstOp", "&", "Res", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "unsigned", "Alignment", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ";", "return", "MIRBuilder", ".", "buildLoad", "(", "Res", ",", "Addr"], "ground_truth": [",", "*", "MMO", ")", ";"], "File": "ARMCallLowering22", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39624, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "("], "ground_truth": ["MPO", ".", "getAddrSpace", "(", ")", ",", "", ")", ")", ";"], "File": "ARMCallLowering23", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39625, "Length": 87, "Cover_Rate": 0.7565217391304347} {"Template_token": ["", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "nullptr", ",", "nullptr", ",", "", ")", ";", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "", "]", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "", "]", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]"], "ground_truth": [";"], "File": "ARMCallLowering23", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39626, "Length": 140, "Cover_Rate": 0.4229607250755287} {"Template_token": ["", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "isDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "isDirect", "?", "", ":", "STI", ".", "hasV5TOps", "(", ")", "?", "", ":", "STI", ".", "hasV4TOps", "(", ")", "?", "", ":", "", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ".", "add", "(", "Callee", ")", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "if", "(", "Callee", ".", "isReg", "(", ")", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "CalleeReg", ",", "", ")", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "SplitRegs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "false", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMCallLowering26", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39627, "Length": 413, "Cover_Rate": 0.6693679092382496} {"Template_token": ["", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg"], "ground_truth": [".", "getType", "(", ")", ")", ";"], "File": "ARMCallLowering26", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39628, "Length": 170, "Cover_Rate": 0.513595166163142} {"Template_token": ["", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}"], "ground_truth": [")", ";"], "File": "ARMCallLowering26", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39629, "Length": 70, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "EVT", ",", "", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", "."], "ground_truth": ["size", "(", ")", ";"], "File": "ARMCallLowering26", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39630, "Length": 140, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "ArgHandler", ",", "ArgAssigner", ",", "SplitArgInfos", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ")", "return", "false", ";", "MIRBuilder", ".", "setMBB", "(", "MBB"], "ground_truth": [")", ";"], "File": "ARMCallLowering29", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39631, "Length": 106, "Cover_Rate": 0.31547619047619047} {"Template_token": ["", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "AssignFn", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*"], "ground_truth": ["MBB", ".", "begin", "(", ")", ")", ";"], "File": "ARMCallLowering29", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39632, "Length": 140, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "ArgInfo", "OrigRetInfo", "(", "VRegs", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "splitToValueTypes", "(", "OrigRetInfo", ",", "SplitRetInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueAssigner", "RetAssigner", "(", "AssignFn", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "return", "determineAndHandleAssignments", "(", "RetHandler", ",", "RetAssigner", ",", "SplitRetInfos", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ","], "ground_truth": ["F", ".", "isVarArg", "(", ")", ")", ";"], "File": "ARMCallLowering29", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39633, "Length": 132, "Cover_Rate": 0.6255924170616114} {"Template_token": ["", "if", "(", "!", "Val", ")", "return", "true", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "ArgInfo", "OrigRetInfo", "(", "VRegs", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ","], "ground_truth": ["F", ")", ";"], "File": "ARMCallLowering29", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39634, "Length": 96, "Cover_Rate": 0.4549763033175355} {"Template_token": ["", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "IsVarArg", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Info", ".", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "ArgInfos", ",", "MF", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ",", "IsVarArg", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";", "}", "CallSeqStart", ".", "addImm", "(", "ArgHandler", ".", "StackSize", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "", ")", ".", "addImm", "(", "ArgHandler", ".", "StackSize", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMCallLowering2", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39635, "Length": 192, "Cover_Rate": 0.3356643356643357} {"Template_token": ["", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasPassPointeeByValueCopyAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ","], "ground_truth": ["", ">", "SplitArgInfos", ";"], "File": "ARMCallLowering2", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39636, "Length": 174, "Cover_Rate": 0.5612903225806452} {"Template_token": ["", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildPtrAdd", "(", "AddrReg", ",", "SPReg", ",", "OffsetReg", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MIRBuilder"], "ground_truth": [".", "getMF", "(", ")", ",", "Offset", ")", ";"], "File": "ARMCallLowering30", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39637, "Length": 45, "Cover_Rate": 0.3146853146853147} {"Template_token": ["", "const", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "IsDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "bool", "IsVarArg", "=", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "IsVarArg", "=", "true", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge"], "ground_truth": ["(", "Regs", ",", "Arg", ".", "Reg", ")", ";"], "File": "ARMCallLowering33", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39638, "Length": 372, "Cover_Rate": 0.5679389312977099} {"Template_token": ["", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasByValOrInAllocaAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMCallLowering33", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39639, "Length": 141, "Cover_Rate": 0.3960674157303371} {"Template_token": ["", "bool", "CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasByValOrInAllocaAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ","], "ground_truth": ["", ">", "SplitRegs", ";"], "File": "ARMCallLowering33", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39640, "Length": 204, "Cover_Rate": 0.5730337078651685} {"Template_token": ["", "bool", "CallLowering", "::", "lowerReturnVal", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ",", "MachineInstrBuilder", "&", "Ret", ")", "const", "{", "if", "(", "!", "Val", ")", "return", "true", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "EVT", ",", "", ">", "SplitEVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Val", "->", "getType", "(", ")", ",", "SplitEVTs", ")", ";", "assert", "(", "VRegs", ".", "size", "(", ")", "==", "SplitEVTs", ".", "size", "(", ")", "&&", ""], "ground_truth": [")", ";"], "File": "ARMCallLowering33", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39641, "Length": 135, "Cover_Rate": 0.43130990415335463} {"Template_token": ["", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "unsigned", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", "}", ";", "MIRBuilder", ".", "buildExtract", "(", "NewRegs", "[", "", "]", ",", "Arg", ".", "Reg", ",", "", ")", ";", "MIRBuilder", ".", "buildExtract", "(", "NewRegs", "[", "", "]", ",", "Arg", ".", "Reg", ",", "", ")", ";", "bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isLittle", "(", ")", ";", "if", "(", "!", "IsLittle", ")", "std", "::", "swap", "(", "NewRegs", "[", ""], "ground_truth": ["]", ",", "NewRegs", "[", "", "]", ")", ";"], "File": "ARMCallLowering34", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39642, "Length": 114, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "", ")", ".", "add", "(", "Callee", ")", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "DL", ",", "MRI", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "DL", ",", "MRI", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "false", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMCallLowering34", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39643, "Length": 223, "Cover_Rate": 0.5703324808184144} {"Template_token": ["", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "AInfo", ",", "ArgInfos", ",", "DL", ",", "MF", ".", "getRegInfo"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMCallLowering34", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39644, "Length": 153, "Cover_Rate": 0.6144578313253012} {"Template_token": ["", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "("], "ground_truth": [")", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "File": "ARMCallLowering34", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39645, "Length": 131, "Cover_Rate": 0.6931216931216931} {"Template_token": ["", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "SplitRegs", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "ARMCallLowering36", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39646, "Length": 181, "Cover_Rate": 0.5468277945619335} {"Template_token": ["", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "AInfo", ",", "ArgInfos", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "Idx", "++", ";", "}", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "return", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ","], "ground_truth": ["ArgHandler", ")", ";"], "File": "ARMCallLowering38", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39647, "Length": 88, "Cover_Rate": 0.3295880149812734} {"Template_token": ["", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "unsigned", "Idx", "=", "", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "Idx", "+", "", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "AInfo", ",", "ArgInfos", ",", "DL", ",", "MF", "."], "ground_truth": ["getRegInfo", "(", ")", ")", ";"], "File": "ARMCallLowering38", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39648, "Length": 121, "Cover_Rate": 0.45318352059925093} {"Template_token": ["", "assert", "(", "VA", ".", "needsCustom", "(", ")", "&&", "", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "", "&&", "", ")", ";", "CCValAssign", "NextVA", "=", "VAs", "[", "", "]", ";", "assert", "(", "NextVA", ".", "needsCustom", "(", ")", "&&", "", ")", ";", "assert", "(", "NextVA", ".", "getValVT", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "VA", ".", "getValNo", "(", ")", "==", "NextVA", ".", "getValNo", "(", ")", "&&", "", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "assert", "(", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "unsigned", "NewRegs", "[", "]", "=", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", "}", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ")", ";", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "NextVA", ".", "getLocReg", "(", ")", ",", "NextVA", ")", ";", "bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget"], "ground_truth": [">", "(", ")", ".", "isLittle", "(", ")", ";"], "File": "ARMCallLowering47", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39649, "Length": 178, "Cover_Rate": 0.7091633466135459} {"Template_token": ["", "assignValueToReg", "(", "NewRegs", "[", "", "]", ",", "NextVA", ".", "getLocReg", "(", ")", ",", "NextVA", ")", ";", "bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isLittle", "(", ")", ";", "if", "(", "!", "IsLittle", ")", "std", "::", "swap", "(", "NewRegs", "[", "", "]", ",", "NewRegs", "[", "", "]", ")", ";", "MIRBuilder", ".", "buildSequence", "(", "Arg", ".", "Reg", ",", "NewRegs", ",", "{", "", ",", "", "}", ")", ";", "return"], "ground_truth": ["", ";"], "File": "ARMCallLowering47", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39650, "Length": 76, "Cover_Rate": 0.30278884462151395} {"Template_token": ["", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeSet", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMCallLowering47", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39651, "Length": 109, "Cover_Rate": 0.5767195767195767} {"Template_token": ["", "bool", "CallLowering", "::", "lowerReturnVal", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ",", "MachineInstrBuilder", "&", "Ret", ")", "const", "{", "if", "(", "!", "Val", ")", "return", "true", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitVTs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeSet", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "DL", ",", "MF", ".", "getRegInfo", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FuncReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ","], "ground_truth": ["AssignFn", ")", ";"], "File": "ARMCallLowering47", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39652, "Length": 178, "Cover_Rate": 0.9417989417989417} {"Template_token": ["", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "IsDirect", "=", "!", "Info", ".", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "MF", ",", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "Info", ".", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", "[", "", "]", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB"], "ground_truth": [")", ";"], "File": "ARMCallLowering48", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39653, "Length": 365, "Cover_Rate": 0.6517857142857143} {"Template_token": ["", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "isDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "isDirect", "?", "", ":", "STI", ".", "hasV5TOps", "(", ")", "?", "", ":", "STI", ".", "hasV4TOps", "(", ")", "?", "", ":", "", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ".", "add", "(", "Callee", ")", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "if", "(", "Callee", ".", "isReg", "(", ")", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "CalleeReg", ",", "", ")", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "SplitRegs", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "SplitRegs", ".", "push_back", "(", "Reg", ")", ";", "}"], "ground_truth": [")", ";"], "File": "ARMCallLowering6", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39654, "Length": 387, "Cover_Rate": 0.6142857142857143} {"Template_token": ["", "if", "(", "Callee", ".", "isReg", "(", ")", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "CalleeReg", ",", "", ")", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ","], "ground_truth": ["MIB", ",", "ArgAssignFn", ")", ";"], "File": "ARMCallLowering6", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39655, "Length": 221, "Cover_Rate": 0.35079365079365077} {"Template_token": ["", "static", "bool", "isSupportedType", "(", "const", "DataLayout", "&", "DL", ",", "const", "TargetLowering", "&", "TLI", ",", "Type", "*", "T", ")", "{", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "T", ",", "true", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", ".", "isVector", "(", ")", "||", "!", "(", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "isFloatingPoint", "(", ")", ")", ")", "return", "false", ";", "unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")"], "ground_truth": [".", "getSizeInBits", "(", ")", ";"], "File": "ARMCallLowering9", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39656, "Length": 79, "Cover_Rate": 0.7181818181818181} {"Template_token": ["", "unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "VTSize", "==", "", ")", "return", "VT", ".", "isFloatingPoint", "(", ")", ";", "return", "VTSize", "==", "", "||", "VTSize", "==", "", "||", "VTSize", "==", ""], "ground_truth": ["||", "VTSize", "==", "", ";"], "File": "ARMCallLowering9", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39657, "Length": 43, "Cover_Rate": 0.39090909090909093} {"Template_token": ["", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", "||", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Size", "=", "", ";", "assert", "(", "MRI", ".", "getType", "(", "ValVReg", ")", ".", "isScalar", "(", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMCallLowering", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39658, "Length": 88, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "ValSize", "==", "LocSize", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "<", "LocSize", "&&", "", ")", ";", "auto", "PhysRegToVReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "scalar", "(", "LocSize", ")", ",", "PhysReg", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg"], "ground_truth": [",", "PhysRegToVReg", ")", ";"], "File": "ARMCallLowering", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39659, "Length": 59, "Cover_Rate": 0.4097222222222222} {"Template_token": ["", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "assert", "(", "VA", ".", "getLocReg", "(", ")", "==", "PhysReg", "&&", "", ")", ";", "auto", "ValSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "auto", "LocSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "ValSize", "<="], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMCallLowering", "Func": "assignValueToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39660, "Length": 59, "Cover_Rate": 0.4097222222222222} {"Template_token": ["", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "inferAlignFromPtrInfo", "(", "MF", ",", "MPO", ")", ")", ";", "return", "MIRBuilder", ".", "buildLoad", "(", "Res", ","], "ground_truth": ["Addr", ",", "*", "MMO", ")", ";"], "File": "ARMCallLowering", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39661, "Length": 36, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", "||", "Size", "==", "", ")", "&&", "", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF"], "ground_truth": ["(", ")", ".", "getFrameInfo", "(", ")", ";"], "File": "ARMCallLowering", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39662, "Length": 52, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "return", "MIRBuilder", ".", "buildFrameIndex", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", ""], "ground_truth": [")", ",", "FI", ")", ".", "getReg", "(", "", ")", ";"], "File": "ARMCallLowering", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39663, "Length": 41, "Cover_Rate": 0.37962962962962965} {"Template_token": ["", "bool", "isIncomingArgumentHandler", "(", ")", "const", "override", "{", "return", "true"], "ground_truth": [";"], "File": "ARMCallLowering", "Func": "isIncomingArgumentHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39664, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "T", "->", "isStructTy", "(", ")", ")", "{", "auto", "StructT", "=", "cast", "<", "StructType", ">", "(", "T", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StructT", "->", "getNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "StructT", "->", "getElementType", "(", "i", ")", "!=", "StructT", "->", "getElementType", "(", "", ")", ")", "return", "false", ";", "return", "isSupportedType", "(", "DL", ",", "TLI", ",", "StructT", "->", "getElementType", "(", "", ")", ")", ";", "}", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "T", ",", "true", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", ".", "isVector", "(", ")", "||", "!", "(", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "isFloatingPoint", "(", ")", ")", ")", "return", "false", ";", "unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "VTSize", "==", "", ")", "return", "VT", "."], "ground_truth": ["isFloatingPoint", "(", ")", ";"], "File": "ARMCallLowering", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39665, "Length": 150, "Cover_Rate": 0.7177033492822966} {"Template_token": ["", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "", ")", ";", "bool", "IsDirect", "=", "!", "Info", ".", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info"], "ground_truth": [".", "Callee", ",", "CalleeIdx", ")", ")", ";"], "File": "ARMCallLowering", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39666, "Length": 223, "Cover_Rate": 0.3912280701754386} {"Template_token": ["", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasPassPointeeByValueAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitArgInfos", ";", "unsigned", "Idx"], "ground_truth": ["=", "", ";"], "File": "ARMCallLowering", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39667, "Length": 167, "Cover_Rate": 0.545751633986928} {"Template_token": ["", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "("], "ground_truth": ["Ret", ")", ";"], "File": "ARMCallLowering", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39668, "Length": 69, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "unsigned", "Opcode", "=", "ST", ".", "getReturnOpcode", "(", ")", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opcode", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMCallLowering", "Func": "lowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39669, "Length": 72, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "auto", "&", "TLI", "=", "*", "getTLI", "<", "TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "ArgInfo", "OrigRetInfo", "(", "VRegs", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "", ">", "SplitRetInfos", ";", "splitToValueTypes", "(", "OrigRetInfo", ",", "SplitRetInfos", ",", "MF", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ","], "ground_truth": ["Ret", ",", "AssignFn", ")", ";"], "File": "ARMCallLowering", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39670, "Length": 110, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "", "]", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ")", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")", "{", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "if", "(", "i", "==", "e", "-", "", ")", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";", "}", "Register", "PartReg", "=", "OrigArg", ".", "Regs", "[", "i", "]", ";", "SplitArgs", ".", "emplace_back", "(", "PartReg", ",", "SplitTy", ",", "Flags", ",", "OrigArg", "."], "ground_truth": ["IsFixed", ")", ";"], "File": "ARMCallLowering", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39671, "Length": 141, "Cover_Rate": 0.43119266055045874} {"Template_token": ["", "assert", "(", "ACPV", "->", "isGlobalValue", "(", ")", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "if", "(", "GV", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ")", ";", "}", "emitWordLE", "(", "", ")", ";", "}", "else", "{", "const", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "uint32_t", "(", "*", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMCodeEmitter10", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39672, "Length": 330, "Cover_Rate": 0.7036247334754797} {"Template_token": ["", "JTI", "->", "addConstantPoolEntryAddr", "(", "CPI", ",", "MCE", ".", "getCurrentPCValue", "(", ")", ")", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", "<<", "*", "ACPV", "<<", "'\\n'", ")", ";", "assert", "(", "ACPV", "->", "isGlobalValue", "(", ")", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "if", "(", "GV", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ")", ";", "}", "emitWordLE", "(", "", ")", ";", "}", "else", "{", "const", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">"], "ground_truth": ["(", "CV", ")", ")", "{"], "File": "ARMCodeEmitter10", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39673, "Length": 253, "Cover_Rate": 0.5394456289978679} {"Template_token": ["", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "unsigned", "NumDefs", "=", "TID", ".", "getNumDefs", "(", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Lo16", "=", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ";", "Binary", "|=", "Lo16", "&", "", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "TID", ".", "Opcode", "==", "", ")", "||", "(", "TID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter10", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39674, "Length": 250, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitSaturateInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitVFPLoadStoreInstruction", "(", "MI", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter10", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39675, "Length": 136, "Cover_Rate": 0.33251833740831294} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "Binary", "|=", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "emitJumpTableAddress", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ",", "", ")", ";", "emitWordLE", "(", "Binary", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter10", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39676, "Length": 86, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Form", "=", "TID", ".", "TSFlags", "&", "", ";", "bool", "IsPrePost", "=", "(", "TID", ".", "TSFlags", "&", "", ")", "!=", "", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "Skipped", "=", "false", ";", "if", "(", "IsPrePost", "&&", "Form", "==", "", ")", "{", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM2Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "AM2Opc", ")", ")", "Binary", "|=", "", "(", "AM2Opc", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO2", ".", "getReg", "(", ")", ")", ")", ";", "Binary", "|=", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "AM2Opc", ")", ")", "{", "Binary", "|=", "getShiftOp", "("], "ground_truth": ["AM2Opc", ")", "<<", "", ";"], "File": "ARMCodeEmitter10", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39677, "Length": 331, "Cover_Rate": 0.8213399503722084} {"Template_token": ["", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{", "assert", "(", "ShiftAmt", "!=", "", "&&", "", ")", ";", "if", "(", "ShiftAmt", "==", "", ")", "ShiftAmt", "=", "", ";", "}", "assert", "(", "ShiftAmt", "<", "", "&&", "", ")", ";", "Binary", "|=", "ShiftAmt"], "ground_truth": ["<<", "", ";"], "File": "ARMCodeEmitter10", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39678, "Length": 79, "Cover_Rate": 0.3640552995391705} {"Template_token": ["", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "{", "assert", "(", "ShiftAmt", "!=", "", "&&", "", ")", ";", "if", "(", "ShiftAmt", "==", "", ")", "ShiftAmt", "=", "", ";", "}", "assert", "(", "ShiftAmt", "<", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMCodeEmitter10", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39679, "Length": 90, "Cover_Rate": 0.4147465437788018} {"Template_token": ["", "if", "(", "TID", ".", "Opcode", "==", "", "||", "TID", ".", "Opcode", "==", "", ")", "{", "emitDataProcessingInstruction", "(", "MI", ",", "", ")", ";", "unsigned", "JTIndex", "=", "(", "TID", ".", "Opcode", "==", "", ")", "?", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ":", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "emitInlineJumpTable", "(", "JTIndex", ")", ";", "return", ";", "}", "else", "if", "(", "TID", ".", "Opcode"], "ground_truth": ["==", "", ")", "{"], "File": "ARMCodeEmitter10", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39680, "Length": 73, "Cover_Rate": 0.37244897959183676} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "Skipped", "=", "false", ";", "if", "(", "IsPrePost", "&&", "Form", "==", "", ")", "{", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "TID", ".", "Opcode", "==", "", "||", "TID", ".", "Opcode", "==", "", ")", "++", "OpIdx", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")"], "ground_truth": ["!=", "-", "", ")", "++", "OpIdx", ";"], "File": "ARMCodeEmitter10", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39681, "Length": 118, "Cover_Rate": 0.3575757575757576} {"Template_token": ["", "void", "CodeEmitter", "::", "emitNEON2RegInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEON2RegInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39682, "Length": 30, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "encodeNEONRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "Binary", "|=", "encodeNEONRn", "(", "MI"], "ground_truth": [",", "OpIdx", "++", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEON3RegInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39683, "Length": 52, "Cover_Rate": 0.4369747899159664} {"Template_token": ["", "RegT", "=", "getRegisterNumbering", "(", "RegT", ")", ";", "Binary", "|=", "(", "RegT", "<<", "", ")", ";", "Binary", "|=", "encodeNEONRn", "(", "MI", ",", "", ")", ";", "emitWordLE", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39684, "Length": 29, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "CodeEmitter", "::", "emitNEONDupInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "(", "IsThumb", "?", "", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "", ";", "unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39685, "Length": 51, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "LaneShift", "=", "", ";", "unsigned", "Lane", "=", "MI", ".", "getOperand", "(", "LnOpIdx", ")", ".", "getImm", "(", ")", "<<", "LaneShift", ";", "unsigned", "Opc1", "=", "Lane", ">>", "", ";", "unsigned", "Opc2", "=", "Lane", "&", "", ";", "assert", "(", "(", "Opc1", "&", "", ")", "=="], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEONLaneInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39686, "Length": 85, "Cover_Rate": 0.3346456692913386} {"Template_token": ["", "unsigned", "LaneShift", ";", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "LaneShift", "=", "", ";", "unsigned", "Lane", "=", "MI", ".", "getOperand", "(", "LnOpIdx", ")", ".", "getImm", "(", ")", "<<", "LaneShift", ";", "unsigned", "Opc1", "=", "Lane", ">>", "", ";", "unsigned", "Opc2", "=", "Lane", "&", "", ";", "assert", "(", "(", "Opc1", "&", "", ")", "==", "", "&&", "", ")", ";", "Binary", "|=", "(", "Opc1", "<<", "", ")", ";", "Binary", "|=", "(", "Opc2", "<<", "", ")", ";", "emitWordLE", "("], "ground_truth": ["Binary", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEONLaneInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39687, "Length": 109, "Cover_Rate": 0.42913385826771655} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitLoadStoreInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitMiscLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "emitMOVi32immInstruction", "(", "MI", ")", ";", "else", "emitMOVi2piecesInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLEApcrelJTInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "emitPseudoMoveInstruction", "(", "MI", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter10", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39688, "Length": 125, "Cover_Rate": 0.3443526170798898} {"Template_token": ["", "assert", "(", "(", "Pos", "<", "", "||", "(", "Pos", "<", "", "&&", "TID", ".", "Opcode", "!=", "", "&&", "TID", ".", "Opcode", "!=", "", ")", ")", "&&", "", ")", ";", "Binary", "|=", "Pos", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", ";", "if", "(", "TID", ".", "getNumOperands", "(", ")", "==", "", ")", "{", "unsigned", "ShiftOp", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "", "Opc", "=", "", "(", "ShiftOp", ")", ";", "if", "(", "Opc", "==", "", ")", "Binary"], "ground_truth": ["|=", "(", "", "<<", "", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitSaturateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39689, "Length": 91, "Cover_Rate": 0.36693548387096775} {"Template_token": ["", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";", "}", "if", "(", "Binary", "&", "", ")", "Binary", "|=", "NumRegs", "*", "", ";", "else", "Binary", "|=", "NumRegs"], "ground_truth": [";"], "File": "ARMCodeEmitter10", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39690, "Length": 142, "Cover_Rate": 0.6396396396396397} {"Template_token": ["", "static", "unsigned", "encodeNEONRd", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "RegD", "=", "getRegisterNumbering", "(", "RegD", ")", ";", "Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegD", ">>", "", ")", "&", ""], "ground_truth": [")", "<<", "", ";"], "File": "ARMCodeEmitter10", "Func": "encodeNEONRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39691, "Length": 63, "Cover_Rate": 0.8873239436619719} {"Template_token": ["", "Binary", "|=", "(", "RegM", "&", "", ")", ";", "Binary", "|=", "(", "(", "RegM", ">>", "", ")", "&", "", ")", "<<", "", ";", "return", "Binary"], "ground_truth": [";"], "File": "ARMCodeEmitter10", "Func": "encodeNEONRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39692, "Length": 25, "Cover_Rate": 0.373134328358209} {"Template_token": ["", "RegN", "=", "getRegisterNumbering", "(", "RegN", ")", ";", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegN", ">>", "", ")", "&"], "ground_truth": ["", ")", "<<", "", ";"], "File": "ARMCodeEmitter10", "Func": "encodeNEONRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39693, "Length": 31, "Cover_Rate": 0.43661971830985913} {"Template_token": ["", "static", "unsigned", "encodeNEONRn", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "RegN", "=", "getRegisterNumbering", "(", "RegN", ")", ";", "Binary", "|=", "(", "RegN", "&"], "ground_truth": ["", ")", "<<", "", ";"], "File": "ARMCodeEmitter10", "Func": "encodeNEONRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39694, "Length": 49, "Cover_Rate": 0.6901408450704225} {"Template_token": ["", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", "->", "contains", "(", "RegD", ")", ";", "RegD", "=", "getRegisterNumbering", "(", "RegD", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegD", "<<", "", ";", "else", "{", "Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";", "}", "return", "Binary"], "ground_truth": [";"], "File": "ARMCodeEmitter10", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39695, "Length": 77, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "unsigned", "RegM", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", "->", "contains", "(", "RegM", ")", ";", "RegM", "=", "getRegisterNumbering", "(", "RegM", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegM", ";", "else", "{", "Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", ""], "ground_truth": [")", ";"], "File": "ARMCodeEmitter10", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39696, "Length": 59, "Cover_Rate": 0.6483516483516484} {"Template_token": ["", "static", "unsigned", "encodeVFPRn", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "="], "ground_truth": ["", ";"], "File": "ARMCodeEmitter10", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39697, "Length": 32, "Cover_Rate": 0.32323232323232326} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ","], "ground_truth": ["", ")", ";"], "File": "ARMCodeEmitter10", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39698, "Length": 47, "Cover_Rate": 0.31333333333333335} {"Template_token": ["", "}", "unsigned", "Reg", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "uint32_t", "Binary", ";", "Binary", "=", "Imm12", "&", "", ";", "if", "(", "Imm12", ">=", "", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<", ""], "ground_truth": [")", ";"], "File": "ARMCodeEmitter10", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39699, "Length": 53, "Cover_Rate": 0.4344262295081967} {"Template_token": ["", "unsigned", "getImmMinusOneOpValue", "(", "const", "MachineInstr", "&"], "ground_truth": ["MI", ",", "unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter10", "Func": "getImmMinusOneOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39700, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getImmMinusOneOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op"], "ground_truth": [")", "const", "{"], "File": "ARMCodeEmitter10", "Func": "getImmMinusOneOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39701, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";", "}", "}", "while", "(", "MCE", ".", "finishFunction", "(", "MF", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMCodeEmitter10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39702, "Length": 115, "Cover_Rate": 0.359375} {"Template_token": ["", "unsigned", "VFPThumb2PostEncoder", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Val", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter10", "Func": "VFPThumb2PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39703, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "addPCLabel", "(", "unsigned", "LabelID", ")", "{", "DOUT", "<<", "", "<<", "LabelID", "<<", "", "<<", "(", "void"], "ground_truth": ["*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "'\\n'", ";"], "File": "ARMCodeEmitter11", "Func": "addPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39704, "Length": 32, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "DOUT", "<<", "", "<<", "LabelID", "<<", "", "<<", "(", "void", "*"], "ground_truth": [")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "'\\n'", ";"], "File": "ARMCodeEmitter11", "Func": "addPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39705, "Length": 20, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createCodeEmitterPass", "(", "BaseTargetMachine", "&", "TM", ",", "MachineCodeEmitter", "&"], "ground_truth": ["MCE", ")", "{"], "File": "ARMCodeEmitter11", "Func": "createARMCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39706, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createCodeEmitterPass", "(", "BaseTargetMachine", "&", "TM", ",", "MachineCodeEmitter", "&", "MCE", ")", "{", "return", "new", "Emitter", "<", "MachineCodeEmitter", ">", "(", "TM", ","], "ground_truth": ["MCE", ")", ";"], "File": "ARMCodeEmitter11", "Func": "createARMCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39707, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createJITCodeEmitterPass", "(", "BaseTargetMachine", "&", "TM", ",", "JITCodeEmitter", "&", "JCE", ")", "{", "return", "new", "Emitter", "<", "JITCodeEmitter", ">", "("], "ground_truth": ["TM", ",", "JCE", ")", ";"], "File": "ARMCodeEmitter11", "Func": "createARMJITCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39708, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "return", "new", "Emitter", "<", "JITCodeEmitter", ">"], "ground_truth": ["(", "TM", ",", "JCE", ")", ";"], "File": "ARMCodeEmitter11", "Func": "createARMJITCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39709, "Length": 12, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "new", "Emitter", "<", "ObjectCodeEmitter", ">"], "ground_truth": ["(", "TM", ",", "OCE", ")", ";"], "File": "ARMCodeEmitter11", "Func": "createARMObjectCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39710, "Length": 12, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "new", "Emitter", "<", "ObjectCodeEmitter", ">", "(", "TM", ","], "ground_truth": ["OCE", ")", ";"], "File": "ARMCodeEmitter11", "Func": "createARMObjectCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39711, "Length": 12, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI"], "ground_truth": [",", "", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39712, "Length": 30, "Cover_Rate": 0.379746835443038} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitConstPoolAddress", "(", "unsigned", "CPI", ",", "unsigned", "Reloc", ")", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "CPI", ","], "ground_truth": ["", ",", "true", ")", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitConstPoolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39713, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "DOUT", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", "<<", "*", "ACPV", "<<", "'\\n'", ";", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "if", "(", "GV", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ")", ";", "}", "emitWordLE", "(", "", ")", ";", "}", "else", "{", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast"], "ground_truth": ["<", "ConstantInt", ">", "(", "CV", ")", ")", "{"], "File": "ARMCodeEmitter11", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39714, "Length": 261, "Cover_Rate": 0.5576923076923077} {"Template_token": ["", "if", "(", "GV", ")", "{", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ")", ";", "}", "emitWordLE", "(", "", ")", ";", "}", "else", "{", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "==", "Type", "::", "getFloatTy", "(", "CFP", "->", "getContext", "(", ")", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "==", "Type", "::", "getDoubleTy", "(", "CFP", "->", "getContext", "(", ")", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39715, "Length": 321, "Cover_Rate": 0.6858974358974359} {"Template_token": ["", "DOUT", "<<", "", "<<", "std", "::", "hex", "<<", "std", "::", "setw", "(", "", ")", "<<", "std", "::", "setfill", "(", "'0'", ")", "<<", "(", "unsigned", ")", "(", "Binary", ">>", ""], "ground_truth": [")", "<<", "std", "::", "dec", "<<", "", ";"], "File": "ARMCodeEmitter11", "Func": "emitDWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39716, "Length": 37, "Cover_Rate": 0.4111111111111111} {"Template_token": ["", "}", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO1", ")", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isImm", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "TID", "."], "ground_truth": ["OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "Binary", "|=", "(", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "/", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter11", "Func": "emitExtendInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39717, "Length": 65, "Cover_Rate": 0.3282828282828283} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitExternalSymbolAddress", "(", "const", "char", "*", "ES"], "ground_truth": [",", "unsigned", "Reloc", ")", "{"], "File": "ARMCodeEmitter11", "Func": "emitExternalSymbolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39718, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "MachineRelocation", "MR", "=", "Indirect", "?", "MachineRelocation", "::", "getIndirectSymbol", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "GV", ",", "ACPV", ",", "NeedStub", ")", ":", "MachineRelocation", "::", "getGV", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc"], "ground_truth": [",", "GV", ",", "ACPV", ",", "NeedStub", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitGlobalAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39719, "Length": 43, "Cover_Rate": 0.5657894736842105} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "MBBs", "=", "(", "*", "MJTEs", ")", "[", "JTIndex", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IsPIC", ")", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ",", "JTBase", ")", ";", "else", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ")", ";", "emitWordLE", "("], "ground_truth": ["", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitInlineJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39720, "Length": 76, "Cover_Rate": 0.59375} {"Template_token": ["", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMCodeEmitter11", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39721, "Length": 121, "Cover_Rate": 0.41156462585034015} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitLEApcrelJTInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ","], "ground_truth": ["TID", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39722, "Length": 53, "Cover_Rate": 0.4608695652173913} {"Template_token": ["", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "("], "ground_truth": ["i", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39723, "Length": 66, "Cover_Rate": 0.3384615384615385} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitMachineBasicBlock", "(", "MachineBasicBlock", "*", "BB"], "ground_truth": [",", "unsigned", "Reloc", ",", "intptr_t", "JTBase", ")", "{"], "File": "ARMCodeEmitter11", "Func": "emitMachineBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39724, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitMachineBasicBlock", "(", "MachineBasicBlock", "*", "BB", ",", "unsigned", "Reloc"], "ground_truth": [",", "intptr_t", "JTBase", ")", "{"], "File": "ARMCodeEmitter11", "Func": "emitMachineBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39725, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitMiscInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "emitWordLE", "("], "ground_truth": ["Binary", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitMiscInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39726, "Length": 39, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "TID", ".", "Opcode", "==", "", "||", "TID", ".", "Opcode", "==", "", ")", "++", "OpIdx", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "MO2", ".", "getReg"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMCodeEmitter11", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39727, "Length": 153, "Cover_Rate": 0.4540059347181009} {"Template_token": ["", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter11", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39728, "Length": 117, "Cover_Rate": 0.34718100890207715} {"Template_token": ["", "unsigned", "V2", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V1", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V2", ")", ";", "emitWordLE", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter11", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39729, "Length": 118, "Cover_Rate": 0.5566037735849056} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitMulFrmInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI"], "ground_truth": [",", "OpIdx", "++", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitMulFrmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39730, "Length": 103, "Cover_Rate": 0.5852272727272727} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "TID", ".", "getNumOperands", "(", ")", ">", "OpIdx", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter11", "Func": "emitMulFrmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39731, "Length": 111, "Cover_Rate": 0.6306818181818182} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitPseudoInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getDesc", "(", ")", ".", "Opcode", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "TargetInstrInfo", "::", "INLINEASM", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", "[", "", "]", ")", "{", "llvm_report_error", "(", "", ")", ";", "}", "break", ";", "}", "case", "TargetInstrInfo", "::", "DBG_LABEL", ":", "case", "TargetInstrInfo", "::", "EH_LABEL", ":", "MCE", ".", "emitLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "TargetInstrInfo", "::", "IMPLICIT_DEF", ":", "case", "TargetInstrInfo", "::", "DECLARE", ":", "case", "", ":", "break", ";", "case", "", ":", "emitConstPoolInstruction", "("], "ground_truth": ["MI", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39732, "Length": 120, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "assert", "(", "(", "Binary", "&", "", ")", "==", "", "&&", "(", "Binary", "&", "", ")", "==", "", "&&", "(", "Binary", "&", "", ")", "==", "", "&&", "", ")", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::"], "ground_truth": ["TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";"], "File": "ARMCodeEmitter11", "Func": "emitVFPArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39733, "Length": 94, "Cover_Rate": 0.47474747474747475} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "const", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "Base", ")", "<<", "", ";", "if", "(", "Base", ".", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "&", "Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "Offset", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "", "(", "Offset", ".", "getImm", "(", ")", ")", "==", "", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "ImmOffs", ";", "emitWordLE", "(", "Binary", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter11", "Func": "emitVFPLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39734, "Length": 103, "Cover_Rate": 0.6167664670658682} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")"], "ground_truth": [")", "break", ";"], "File": "ARMCodeEmitter11", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39735, "Length": 109, "Cover_Rate": 0.6055555555555555} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!="], "ground_truth": ["e", ";", "++", "i", ")", "{"], "File": "ARMCodeEmitter11", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39736, "Length": 80, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "DOUT", "<<", "", "<<", "std", "::", "hex", "<<", "std", "::", "setw", "(", "", ")", "<<"], "ground_truth": ["std", "::", "setfill", "(", "'0'", ")", "<<", "Binary", "<<", "std", "::", "dec", "<<", "", ";"], "File": "ARMCodeEmitter11", "Func": "emitWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39737, "Length": 30, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "Emitter", "<", "CodeEmitter", ">", "::", "getMachineSoImmOpValue", "(", "unsigned", "SoImm", ")", "{", "int", "SoImmVal", "=", "", "(", "SoImm", ")", ";", "assert", "(", "SoImmVal", "!=", "-", "", "&&", "", ")", ";", "unsigned", "Binary", "=", "(", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ";", "return"], "ground_truth": ["Binary", ";"], "File": "ARMCodeEmitter11", "Func": "getMachineSoImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39738, "Length": 60, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "unsigned", "Binary", "=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter11", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39739, "Length": 142, "Cover_Rate": 0.4717607973421927} {"Template_token": ["", "switch", "(", "", "(", "Imm", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "}", "return"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter11", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39740, "Length": 46, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "unsigned", "Emitter", "<", "CodeEmitter", ">", "::", "getShiftOp", "(", "unsigned", "Imm", ")", "const", "{", "switch", "(", "", "(", "Imm", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "}", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter11", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39741, "Length": 59, "Cover_Rate": 0.8194444444444444} {"Template_token": ["", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "("], "ground_truth": ["MI", ")", ";"], "File": "ARMCodeEmitter12", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39742, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "}", ")", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "uint32_t", "(", "*", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt"], "ground_truth": ["(", ")", ".", "getZExtValue", "(", ")", ")", ";"], "File": "ARMCodeEmitter12", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39743, "Length": 158, "Cover_Rate": 0.3237704918032787} {"Template_token": ["", "}", "else", "{", "const", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "uint32_t", "(", "*", "CI", "->"], "ground_truth": ["getValue", "(", ")", ".", "getRawData", "(", ")", ")", ";"], "File": "ARMCodeEmitter12", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39744, "Length": 154, "Cover_Rate": 0.3155737704918033} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Lo16", "=", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ";", "Binary", "|=", "Lo16", "&", "", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "", ";", "Binary", "|=", "(", "widthm1", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "++", "OpIdx"], "ground_truth": [";"], "File": "ARMCodeEmitter12", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39745, "Length": 390, "Cover_Rate": 0.6724137931034483} {"Template_token": ["", "}", "case", "", ":", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "emitLEApcrelJTInstruction", "(", "MI", ")", ";", "break", ";", "}", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "emitPseudoInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitDataProcessingInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitSaturateInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMCodeEmitter12", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39746, "Length": 185, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "void", "CodeEmitter", "::", "emitLEApcrelJTInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "Binary", "|=", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "Binary", "|=", "", "<<"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter12", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39747, "Length": 76, "Cover_Rate": 0.6909090909090909} {"Template_token": ["", "void", "CodeEmitter", "::", "emitLEApcrelJTInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI"], "ground_truth": [",", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter12", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39748, "Length": 61, "Cover_Rate": 0.5545454545454546} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "bool", "IsUpdating", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "getRegisterNumbering", "(", "MO", ".", "getReg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMCodeEmitter12", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39749, "Length": 166, "Cover_Rate": 0.7477477477477478} {"Template_token": ["", "if", "(", "MCID", ".", "Opcode", "==", "", "||", "MCID", ".", "Opcode", "==", "", ")", "++", "OpIdx", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "if", "(", "unsigned", "ImmOffs", "="], "ground_truth": ["", "(", "AM3Opc", ")", ")", "{"], "File": "ARMCodeEmitter12", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39750, "Length": 167, "Cover_Rate": 0.5060606060606061} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "assert", "(", "(", "Binary", "&", "", ")", "==", "", "&&", "(", "Binary", "&", "", ")", "==", "", "&&", "(", "Binary", "&", "", ")", "==", "", "&&", "", ")", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "Binary", "|=", "encodeVFPRn", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "OpIdx", "==", "MCID", ".", "getNumOperands", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "emitWordLE", "(", "Binary", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter12", "Func": "emitVFPArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39751, "Length": 135, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "unsigned", "getHiLo16ImmOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter12", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39752, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getHiLo16ImmOpValue", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter12", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39753, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI"], "ground_truth": [".", "getDesc", "(", ")", ";"], "File": "ARMCodeEmitter12", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39754, "Length": 105, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "Binary", "|=", "SBits", "<<", "", ";", "if", "(", "SOpc", "==", "", ")", "return", "Binary", ";", "if", "(", "Rs", ")", "{", "assert", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "return", "Binary", "|", "(", "getRegisterNumbering", "(", "Rs", ")", "<<", ""], "ground_truth": [")", ";"], "File": "ARMCodeEmitter12", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39755, "Length": 118, "Cover_Rate": 0.39864864864864863} {"Template_token": ["", "bool", "CodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "&&", "", ")", ";", "JTI", "=", "(", "(", "BaseTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getJITInfo", "(", ")", ";", "II", "=", "(", "const", "BaseInstrInfo", "*", ")", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TD", "=", "MF", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "IsThumb", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter12", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39756, "Length": 225, "Cover_Rate": 0.7234726688102894} {"Template_token": ["", "Skipped", "=", "true", ";", "}", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRd", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM2Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "AM2Opc", ")", ")", "Binary", "|="], "ground_truth": ["", "(", "AM2Opc", ")", ";"], "File": "ARMCodeEmitter13", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39757, "Length": 174, "Cover_Rate": 0.41330166270783847} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "bool", "IsUpdating", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "RegNum", "<", "", ")", ";", "Binary", "|=", ""], "ground_truth": ["<<", "RegNum", ";"], "File": "ARMCodeEmitter13", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39758, "Length": 196, "Cover_Rate": 0.8596491228070176} {"Template_token": ["", "void", "CodeEmitter", "::", "emitLoadStoreMultipleInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "bool", "IsUpdating", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "", "Mode", "=", "", "(", "MI", "."], "ground_truth": ["getOpcode", "(", ")", ")", ";"], "File": "ARMCodeEmitter13", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39759, "Length": 91, "Cover_Rate": 0.3991228070175439} {"Template_token": ["", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegD", ")", ";", "RegD", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegD", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegD"], "ground_truth": ["<<", "", ";"], "File": "ARMCodeEmitter13", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39760, "Length": 34, "Cover_Rate": 0.3177570093457944} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "encodeVFPRm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "unsigned", "RegM", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegM", ")", ";", "RegM", "=", "II", "->", "getRegisterInfo", "("], "ground_truth": [")", ".", "getEncodingValue", "(", "RegM", ")", ";"], "File": "ARMCodeEmitter13", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39761, "Length": 57, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegN", ")", ";", "RegN", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegN", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegN", "<<", "", ";", "else", "{", "Binary", "|=", "(", "(", "RegN", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";", "}", "return", "Binary"], "ground_truth": [";"], "File": "ARMCodeEmitter13", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39762, "Length": 83, "Cover_Rate": 0.7757009345794392} {"Template_token": ["", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "return", "", ";", "}", "unsigned", "Reg", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "Imm12", "==", "INT32_MIN", ")", "Imm12", "=", "", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Imm12", "<", "", ")", "{", "Imm12", "="], "ground_truth": ["-", "Imm12", ";"], "File": "ARMCodeEmitter13", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39763, "Length": 69, "Cover_Rate": 0.4423076923076923} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "return", "", ";", "}", "unsigned", "Reg", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "Imm12", "==", "INT32_MIN", ")", "Imm12", "=", "", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Imm12", "<", "", ")", "{", "Imm12", "=", "-", "Imm12"], "ground_truth": [";"], "File": "ARMCodeEmitter13", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39764, "Length": 79, "Cover_Rate": 0.5064102564102564} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")"], "ground_truth": [",", "", ",", "true", ",", "false", ")", ";"], "File": "ARMCodeEmitter13", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39765, "Length": 87, "Cover_Rate": 0.38666666666666666} {"Template_token": ["", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "", ")", ";", "else", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMCodeEmitter13", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39766, "Length": 188, "Cover_Rate": 0.8355555555555556} {"Template_token": ["", "JTI", "=", "(", "(", "BaseTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getJITInfo", "(", ")", ";", "II", "=", "(", "const", "BaseInstrInfo", "*", ")", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TD", "=", "MF", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&"], "ground_truth": ["MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";"], "File": "ARMCodeEmitter13", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39767, "Length": 97, "Cover_Rate": 0.31596091205211724} {"Template_token": ["", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "", ";", "Binary", "|=", "(", "widthm1", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "++", "OpIdx", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "emitWordLE", "(", "Binary", "|", "getMachineSoRegOpValue", "(", "MI", ",", "MCID"], "ground_truth": [",", "MO", ",", "OpIdx", ")", ")", ";"], "File": "ARMCodeEmitter14", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39768, "Length": 351, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "("], "ground_truth": [")", ";"], "File": "ARMCodeEmitter14", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39769, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter14", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39770, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "MJTEs", "=", "nullptr", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "IsThumb", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction", "(", "MF"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter14", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39771, "Length": 104, "Cover_Rate": 0.33766233766233766} {"Template_token": ["", "II", "=", "(", "const", "BaseInstrInfo", "*", ")", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TD", "=", "MF", ".", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "IsThumb", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I"], "ground_truth": [")", "emitInstruction", "(", "*", "I", ")", ";"], "File": "ARMCodeEmitter15", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39772, "Length": 228, "Cover_Rate": 0.742671009771987} {"Template_token": ["", "MachineRelocation", "MR", "=", "Indirect", "?", "MachineRelocation", "::", "getIndirectSymbol", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "GV", ",", "ACPV", ",", "MayNeedFarStub", ")", ":", "MachineRelocation", "::", "getGV", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "GV", ",", "ACPV", ",", "MayNeedFarStub", ")", ";", "MCE", ".", "addRelocation", "(", "MR", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter16", "Func": "emitGlobalAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39773, "Length": 50, "Cover_Rate": 0.684931506849315} {"Template_token": ["", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand"], "ground_truth": ["(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMCodeEmitter16", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39774, "Length": 118, "Cover_Rate": 0.32065217391304346} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "RegNum", "<", "", ")", ";", "Binary", "|=", "", "<<"], "ground_truth": ["RegNum", ";"], "File": "ARMCodeEmitter16", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39775, "Length": 156, "Cover_Rate": 0.8125} {"Template_token": ["", "void", "CodeEmitter", "::", "emitMOVi2piecesInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "MO1", ".", "isImm", "(", ")", "&&", "", "(", "MO1", ".", "isImm", "(", ")", ")", "!=", "-", "", "&&", "", ")", ";", "unsigned", "V1", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "V2", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V1", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", ""], "ground_truth": [";"], "File": "ARMCodeEmitter16", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39776, "Length": 176, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "break", ";", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitLoadStoreInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitMiscLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "emitMOVi2piecesInstruction", "(", "MI"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter16", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39777, "Length": 116, "Cover_Rate": 0.3918918918918919} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "getMachineSoRegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "TargetInstrDesc", "&", "TID", ",", "const", "MachineOperand", "&", "MO", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "Binary", "=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable"], "ground_truth": ["(", "", ")", ";"], "File": "ARMCodeEmitter16", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39778, "Length": 166, "Cover_Rate": 0.5570469798657718} {"Template_token": ["", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MCE", ".", "setModuleInfo", "(", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName"], "ground_truth": ["(", ")", "<<", "", ")", ";"], "File": "ARMCodeEmitter16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39779, "Length": 95, "Cover_Rate": 0.3177257525083612} {"Template_token": ["", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MCE", ".", "setModuleInfo", "(", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")"], "ground_truth": [",", "E", "=", "MBB", "->", "end", "(", ")", ";"], "File": "ARMCodeEmitter16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39780, "Length": 109, "Cover_Rate": 0.36454849498327757} {"Template_token": ["", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "IsThumb", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction"], "ground_truth": ["(", "MF", ")", ";"], "File": "ARMCodeEmitter17", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39781, "Length": 133, "Cover_Rate": 0.415625} {"Template_token": ["", "JTI", "->", "addPCLabelAddr", "(", "LabelID", ",", "MCE"], "ground_truth": [".", "getCurrentPCValue", "(", ")", ")", ";"], "File": "ARMCodeEmitter19", "Func": "addPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39782, "Length": 13, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "void", "CodeEmitter", "::", "addPCLabel", "(", "unsigned", "LabelID", ")", "{", "DOUT", "<<", "", "<<", "LabelID", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "'\\n'", ";", "JTI", "->", "addPCLabelAddr", "(", "LabelID", ",", "MCE", ".", "getCurrentPCValue", "("], "ground_truth": [")", ")", ";"], "File": "ARMCodeEmitter19", "Func": "addPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39783, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "void", "CodeEmitter", "::", "emitBranchInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "abort", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter19", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39784, "Length": 42, "Cover_Rate": 0.5753424657534246} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "abort", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter19", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39785, "Length": 43, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "bool", "isUnary", "=", "TID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "++", "OpIdx", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "emitWordLE", "(", "Binary", "|", "getMachineSoRegOpValue", "(", "MI", ",", "TID", ",", "MO", ",", "OpIdx", ")", ")", ";", "return", ";", "}", "if", "(", "MO", ".", "isReg", "("], "ground_truth": [")", ")", "{"], "File": "ARMCodeEmitter19", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39786, "Length": 103, "Cover_Rate": 0.3588850174216028} {"Template_token": ["", "DOUT", "<<", "", "<<", "std", "::", "hex", "<<", "std", "::", "setw", "(", "", ")", "<<", "std", "::", "setfill", "(", "'0'", ")", "<<", "(", "unsigned", ")", "Binary", "<<", "std", "::", "dec", "<<", "", ";", "DOUT", "<<", "", "<<", "std", "::", "hex", "<<", "std", "::", "setw", "(", "", ")", "<<", "std", "::", "setfill", "(", "'0'", ")", "<<", "(", "unsigned", ")", "(", "Binary", ">>", "", ")", "<<", "std", "::", "dec", "<<", "", ";", "MCE", ".", "emitDWordLE", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter19", "Func": "emitDWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39787, "Length": 77, "Cover_Rate": 0.8850574712643678} {"Template_token": ["", "void", "CodeEmitter", "::", "emitGlobalAddress", "(", "GlobalValue", "*", "GV", ",", "unsigned", "Reloc", ",", "bool", "NeedStub"], "ground_truth": [",", "intptr_t", "ACPV", ")", "{"], "File": "ARMCodeEmitter19", "Func": "emitGlobalAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39788, "Length": 19, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getGV", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "GV", ",", "ACPV"], "ground_truth": [",", "NeedStub", ")", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitGlobalAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39789, "Length": 24, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "JTI", "->", "addJumpTableBaseAddr", "(", "JTIndex", ",", "JTBase", ")", ";", "DOUT", "<<", "", "<<", "JTIndex", "<<", "", "<<", "(", "void", "*", ")", "JTBase", "<<", "'\\n'", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "MBBs", "=", "(", "*", "MJTEs", ")", "[", "JTIndex", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IsPIC", ")", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ",", "JTBase", ")", ";", "else", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]"], "ground_truth": [",", "", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitInlineJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39790, "Length": 96, "Cover_Rate": 0.768} {"Template_token": ["", "case", "", ":", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitVFPLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitVFPLoadStoreMultipleInstruction", "("], "ground_truth": ["MI", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39791, "Length": 139, "Cover_Rate": 0.4929078014184397} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", "."], "ground_truth": ["isImplicit", "(", ")", ")", "break", ";"], "File": "ARMCodeEmitter19", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39792, "Length": 126, "Cover_Rate": 0.65625} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")"], "ground_truth": [")", "&&", "RegNum", "<", "", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39793, "Length": 61, "Cover_Rate": 0.3177083333333333} {"Template_token": ["", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "AM3Opc", ")", ")", "{", "Binary", "|=", "(", "ImmOffs", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "ImmOffs", "&", "", ")", ";", "}", "emitWordLE", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter19", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39794, "Length": 191, "Cover_Rate": 0.610223642172524} {"Template_token": ["", "void", "CodeEmitter", "::", "emitMOVi2piecesInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MachineOperand", "&", "MO0", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "MO1", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "V1", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "V2", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "", "(", "V1", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")"], "ground_truth": ["<<", "", ";"], "File": "ARMCodeEmitter19", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39795, "Length": 150, "Cover_Rate": 0.7317073170731707} {"Template_token": ["", "abort", "(", ")", ";", "}", "break", ";", "}", "case", "TargetInstrInfo", "::", "DBG_LABEL", ":", "case", "TargetInstrInfo", "::", "EH_LABEL", ":", "MCE", ".", "emitLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "TargetInstrInfo", "::", "IMPLICIT_DEF", ":", "case", "TargetInstrInfo", "::", "DECLARE", ":", "case", "", ":", "break", ";", "case", "", ":", "emitConstPoolInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitLoadStoreInstruction", "(", "MI", ",", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39796, "Length": 127, "Cover_Rate": 0.4150326797385621} {"Template_token": ["", "void", "CodeEmitter", "::", "emitVFPLoadStoreMultipleInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "", ")", ";", "unsigned", "NumRegs", "="], "ground_truth": ["", ";"], "File": "ARMCodeEmitter19", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39797, "Length": 99, "Cover_Rate": 0.559322033898305} {"Template_token": ["", "DOUT", "<<", "", "<<", "std", "::", "hex", "<<", "std", "::", "setw", "(", "", ")", "<<", "std", "::", "setfill", "(", "'0'", ")", "<<", "Binary", "<<", "std", "::", "dec", "<<", "", ";", "MCE", ".", "emitWordLE", "("], "ground_truth": ["Binary", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39798, "Length": 37, "Cover_Rate": 0.7872340425531915} {"Template_token": ["", "RegD", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegD", ",", "isSPVFP", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegD", "<<", "", ";", "else", "{", "Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")"], "ground_truth": ["<<", "", ";"], "File": "ARMCodeEmitter19", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39799, "Length": 38, "Cover_Rate": 0.3958333333333333} {"Template_token": ["", "RegM", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegM", ",", "isSPVFP", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegM", ";", "else", "{", "Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", "", ")", ";", "Binary", "|=", "(", "RegM", "&", "", ")", "<<", "", ";", "}", "return"], "ground_truth": ["Binary", ";"], "File": "ARMCodeEmitter19", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39800, "Length": 48, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "false", ";", "RegN", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegN", ","], "ground_truth": ["isSPVFP", ")", ";"], "File": "ARMCodeEmitter19", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39801, "Length": 35, "Cover_Rate": 0.3645833333333333} {"Template_token": ["", "case", "", ":", "Binary", "|=", "", "<<", "", ";", "break", ";", "case", "", ":", "Binary", "|=", "", "<<", "", ";", "break", ";", "case", "", ":", "Binary", "|=", "", "<<", ""], "ground_truth": [";", "break", ";"], "File": "ARMCodeEmitter19", "Func": "getAddrModeUPBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39802, "Length": 33, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "getMachineSoImmOpValue", "(", "unsigned", "SoImm", ")", "{", "unsigned", "Binary", "=", "(", "", "(", "SoImm", ")", ">>", ""], "ground_truth": [")", "<<", "", ";"], "File": "ARMCodeEmitter19", "Func": "getMachineSoImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39803, "Length": 23, "Cover_Rate": 0.575} {"Template_token": ["", "unsigned", "Binary", "=", "(", "", "(", "SoImm", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "", "(", "SoImm"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter19", "Func": "getMachineSoImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39804, "Length": 21, "Cover_Rate": 0.525} {"Template_token": ["", "switch", "(", "SOpc", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", ""], "ground_truth": [";", "break", ";"], "File": "ARMCodeEmitter19", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39805, "Length": 113, "Cover_Rate": 0.3741721854304636} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter19", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39806, "Length": 27, "Cover_Rate": 0.38028169014084506} {"Template_token": ["", "bool", "CodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "&&", "", ")", ";", "II", "=", "(", "(", "TargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getInstrInfo", "(", ")", ";", "TD", "=", "(", "(", "TargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getTargetData", "(", ")", ";", "JTI", "=", "(", "(", "TargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getJITInfo", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "do", "{", "DOUT", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB"], "ground_truth": [")", "{"], "File": "ARMCodeEmitter19", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39807, "Length": 200, "Cover_Rate": 0.7782101167315175} {"Template_token": ["", "void", "CodeEmitter", "::", "emitConstPoolAddress", "(", "unsigned", "CPI", ",", "unsigned", "Reloc", ")", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "CPI", ",", ""], "ground_truth": [",", "true", ")", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitConstPoolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39808, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "("], "ground_truth": [")", ".", "getZExtValue", "(", ")", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39809, "Length": 220, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "unsigned", "NumDefs", "=", "TID", ".", "getNumDefs", "(", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "TID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")"], "ground_truth": ["<<", "", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39810, "Length": 120, "Cover_Rate": 0.4013377926421405} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO2", ".", "isReg", "(", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO1", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO2", ")", ";", "++", "OpIdx", ";", "}", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO1", ")", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isImm", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "Binary", "|=", "(", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "/", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter1", "Func": "emitExtendInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39811, "Length": 164, "Cover_Rate": 0.841025641025641} {"Template_token": ["", "void", "CodeEmitter", "::", "emitExternalSymbolAddress", "(", "const", "char", "*", "ES", ",", "unsigned", "Reloc", ")", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "ES"], "ground_truth": [")", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitExternalSymbolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39812, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "void", "CodeEmitter", "::", "emitGlobalAddress", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Reloc", ",", "bool", "MayNeedFarStub", ",", "bool", "Indirect", ",", "intptr_t", "ACPV", ")", "{", "MachineRelocation", "MR", "=", "Indirect", "?", "MachineRelocation", "::", "getIndirectSymbol", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "const_cast", "<", "GlobalValue", "*", ">", "(", "GV", ")", ",", "ACPV", ",", "MayNeedFarStub", ")", ":", "MachineRelocation", "::", "getGV", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "const_cast", "<", "GlobalValue", "*", ">", "("], "ground_truth": ["GV", ")", ",", "ACPV", ",", "MayNeedFarStub", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitGlobalAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39813, "Length": 80, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "case", "", ":", "emitPseudoInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitDataProcessingInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMCodeEmitter1", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39814, "Length": 133, "Cover_Rate": 0.42765273311897106} {"Template_token": ["", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getJumpTable", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "JTIndex", ",", "", ",", "true"], "ground_truth": [")", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitJumpTableAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39815, "Length": 24, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "void", "CodeEmitter", "::", "emitLEApcrelJTInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "Binary", "|=", ""], "ground_truth": ["<<", "", ";"], "File": "ARMCodeEmitter1", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39816, "Length": 78, "Cover_Rate": 0.6964285714285714} {"Template_token": ["", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "TID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "emitJumpTableAddress", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ",", "", ")", ";", "emitWordLE", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter1", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39817, "Length": 77, "Cover_Rate": 0.6875} {"Template_token": ["", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM2Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "AM2Opc", ")", ")", "Binary", "|=", "", "(", "AM2Opc", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO2", ".", "getReg", "(", ")", ")", ")", ";", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "AM2Opc", ")", ")", "{", "Binary", "|=", "getShiftOp", "(", "AM2Opc", ")", "<<", "", ";", "Binary", "|=", "ShImm", "<<", ""], "ground_truth": [";"], "File": "ARMCodeEmitter1", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39818, "Length": 181, "Cover_Rate": 0.49184782608695654} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "RegNum", "<", "", ")", ";", "Binary", "|=", "", "<<", "RegNum", ";", "}", "emitWordLE", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter1", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39819, "Length": 171, "Cover_Rate": 0.76} {"Template_token": ["", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getBB", "(", "MCE", ".", "getCurrentPCOffset", "("], "ground_truth": [")", ",", "Reloc", ",", "BB", ",", "JTBase", ")", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitMachineBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39820, "Length": 22, "Cover_Rate": 0.5641025641025641} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "OpIdx", "==", "TID", ".", "getNumOperands", "(", ")", "||", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "||", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "("], "ground_truth": ["OpIdx", ")", ".", "getImm", "(", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39821, "Length": 135, "Cover_Rate": 0.7258064516129032} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "OpIdx", "==", "TID", ".", "getNumOperands", "(", ")", "||", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "||", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "emitWordLE", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter1", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39822, "Length": 89, "Cover_Rate": 0.478494623655914} {"Template_token": ["", "emitLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "emitInlineJumpTable", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ")", ";", "return", ";", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "if", "(", "TID", ".", "Opcode", "==", "", "||", "TID", ".", "Opcode"], "ground_truth": ["==", "", ")", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39823, "Length": 67, "Cover_Rate": 0.3383838383838384} {"Template_token": ["", "emitInlineJumpTable", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ")", ";", "return", ";", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "if", "(", "TID", ".", "Opcode", "==", "", "||", "TID", ".", "Opcode", "==", "", ")", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", ""], "ground_truth": [")", ";"], "File": "ARMCodeEmitter1", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39824, "Length": 70, "Cover_Rate": 0.35353535353535354} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")"], "ground_truth": ["<<", "", ";"], "File": "ARMCodeEmitter1", "Func": "emitMulFrmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39825, "Length": 61, "Cover_Rate": 0.35260115606936415} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":"], "ground_truth": ["break", ";"], "File": "ARMCodeEmitter1", "Func": "emitPseudoMoveInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39826, "Length": 48, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "assert", "(", "(", "Binary", "&", "", ")", "==", "", "&&", "(", "Binary", "&", "", ")", "==", "", "&&", "(", "Binary", "&", "", ")", "==", "", "&&", "", ")", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "if", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "Binary", "|=", "encodeVFPRn", "("], "ground_truth": ["MI", ",", "OpIdx", "++", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitVFPArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39827, "Length": 80, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "false", ";", "RegD", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegD", ",", "&", "isSPVFP", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegD", "<<", "", ";", "else", "{", "Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "RegD", "&", "", ")", "<<"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter1", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39828, "Length": 73, "Cover_Rate": 0.7525773195876289} {"Template_token": ["", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "Binary", "|=", "SBits", "<<", "", ";", "if", "(", "SOpc", "==", "", ")", "return", "Binary", ";", "if", "(", "Rs", ")", "{", "assert", "(", "", "(", "MO2", ".", "getImm"], "ground_truth": ["(", ")", ")", "==", "", ")", ";"], "File": "ARMCodeEmitter1", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39829, "Length": 150, "Cover_Rate": 0.5033557046979866} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "getShiftOp", "(", "unsigned", "Imm", ")", "const", "{", "switch", "(", "", "(", "Imm", ")", ")", "{", "default", ":", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMCodeEmitter1", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39830, "Length": 25, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB"], "ground_truth": [")", "{"], "File": "ARMCodeEmitter1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39831, "Length": 118, "Cover_Rate": 0.38943894389438943} {"Template_token": ["", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "LabelID", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue"], "ground_truth": ["(", ")", "<<", "'\\n'", ")", ";"], "File": "ARMCodeEmitter20", "Func": "addPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39832, "Length": 27, "Cover_Rate": 0.5094339622641509} {"Template_token": ["", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "="], "ground_truth": ["dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{"], "File": "ARMCodeEmitter20", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39833, "Length": 163, "Cover_Rate": 0.3431578947368421} {"Template_token": ["", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CV", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "CV", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "if", "(", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "emitGlobalAddress", "(", "GV", ",", "", ",", "isa", "<", "Function", ">", "(", "GV", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val", ")", ";", "}", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CV", ")", ")", "{", "if", "(", "CFP", "->", "getType", "(", ")", "==", "Type", "::", "getFloatTy", "(", "CFP", "->", "getContext", "(", ")", ")", ")", "emitWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "==", "Type", "::", "getDoubleTy", "(", "CFP", "->", "getContext", "(", ")", ")", ")", "emitDWordLE", "(", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter20", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39834, "Length": 240, "Cover_Rate": 0.5052631578947369} {"Template_token": ["", "llvm", "::", "dbgs", "(", ")", ".", "write_hex", "(", "Binary", ")"], "ground_truth": ["<<", "", ";", ")", ";"], "File": "ARMCodeEmitter20", "Func": "emitDWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39835, "Length": 15, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IsPIC", ")", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "", ",", "JTBase", ")", ";", "else", "emitMachineBasicBlock", "(", "MBBs", "[", "i"], "ground_truth": ["]", ",", "", ")", ";"], "File": "ARMCodeEmitter20", "Func": "emitInlineJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39836, "Length": 50, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitWordLE", "(", "unsigned", "Binary", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", ";", "llvm", "::", "dbgs", "(", ")", ".", "write_hex", "(", "Binary", ")", "<<"], "ground_truth": ["", ";", ")", ";"], "File": "ARMCodeEmitter20", "Func": "emitWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39837, "Length": 37, "Cover_Rate": 0.8222222222222222} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitLoadStoreInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitMiscLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "emitMOVi2piecesInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLEApcrelJTInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMCodeEmitter25", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39838, "Length": 102, "Cover_Rate": 0.34459459459459457} {"Template_token": ["", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";", "}", "Binary", "|=", "NumRegs", "*"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter25", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39839, "Length": 111, "Cover_Rate": 0.502262443438914} {"Template_token": ["", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "C", ")", ")", "errs", "(", ")", "<<", "F", "->", "getName", "(", ")", ";", "else", "errs", "(", ")", "<<", "*", "C", ";", "errs", "(", ")", "<<", "'\\n'", ";", "}", ")", ";", "switch", "(", "C", "->", "getValueID", "(", ")", ")", "{", "default", ":", "{", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "case", "Value", "::", "GlobalVariableVal", ":", "{", "emitGlobalAddress", "(", "static_cast", "<", "const", "GlobalValue", "*", ">", "(", "C", ")", ",", "", ",", "isa", "<", "Function", ">", "(", "C", ")", ",", "false", ")", ";", "emitWordLE", "(", "", ")", ";", "break", ";", "}", "case", "Value", "::", "ConstantIntVal", ":", "{", "const", "ConstantInt", "*", "CI", "=", "static_cast", "<", "const", "ConstantInt", "*", ">", "(", "C", ")", ";", "uint32_t", "Val", "=", "*", "(", "uint32_t", "*", ")", "CI", "->", "getValue", "(", ")", ".", "getRawData", "(", ")", ";", "emitWordLE", "(", "Val"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter26", "Func": "emitConstantToMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39840, "Length": 167, "Cover_Rate": 0.4562841530054645} {"Template_token": ["", "return", ";", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "getNumDefs", "(", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Lo16", "=", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ";", "Binary", "|=", "Lo16", "&", "", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "", ";", "Binary", "|=", "(", "widthm1", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "++", "OpIdx", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", "."], "ground_truth": ["getOperand", "(", "OpIdx", ")", ";"], "File": "ARMCodeEmitter26", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39841, "Length": 437, "Cover_Rate": 0.7199341021416804} {"Template_token": ["", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "", ";", "Binary", "|=", "(", "widthm1", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "", ";", "++", "OpIdx", ";", "}", "}", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "emitWordLE", "(", "Binary", "|", "getMachineSoRegOpValue", "(", "MI", ",", "MCID", ",", "MO", ",", "OpIdx", ")", ")", ";", "return", ";", "}", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "emitWordLE", "(", "Binary", "|", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")"], "ground_truth": [")", ")", ";"], "File": "ARMCodeEmitter26", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39842, "Length": 369, "Cover_Rate": 0.6079077429983526} {"Template_token": ["", "void", "CodeEmitter", "::", "emitLEApcrelInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter26", "Func": "emitLEApcrelInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39843, "Length": 48, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "Skipped", "=", "false", ";", "if", "(", "IsPrePost", "&&", "Form", "==", "", ")", "{", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRd", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM2Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "AM2Opc", ")", ")", "Binary", "|="], "ground_truth": ["", "(", "AM2Opc", ")", ";"], "File": "ARMCodeEmitter26", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39844, "Length": 196, "Cover_Rate": 0.4298245614035088} {"Template_token": ["", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", "->", "contains", "(", "RegD", ")", ";", "RegD", "=", "getRegisterNumbering", "(", "RegD", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")", "<<", "", ";", "}", "else", "{", "Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "RegD", "&", "", ")", "<<"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter26", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39845, "Length": 93, "Cover_Rate": 0.768595041322314} {"Template_token": ["", "static", "unsigned", "encodeVFPRm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "{", "unsigned", "RegM", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", "->", "contains", "(", "RegM", ")", ";", "RegM", "=", "getRegisterNumbering", "(", "RegM", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegM", "&", "", ")", ";", "Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", ""], "ground_truth": [")", "<<", "", ";"], "File": "ARMCodeEmitter26", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39846, "Length": 77, "Cover_Rate": 0.6814159292035398} {"Template_token": ["", "uint32_t", "Binary", "=", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "Reg", "=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "Binary", "|=", "(", "Reg", "<<", "", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "uint32_t", "ImmOffs", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "", "(", "MO1", ".", "getImm", "(", ")", ")", "==", "", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "ImmOffs", "&", "", ";", "return"], "ground_truth": ["Binary", ";"], "File": "ARMCodeEmitter26", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39847, "Length": 101, "Cover_Rate": 0.7651515151515151} {"Template_token": ["", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "", ")", ".", "getLimitedValue", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex"], "ground_truth": ["(", ")", ",", "Reloc", ")", ";"], "File": "ARMCodeEmitter26", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39848, "Length": 156, "Cover_Rate": 0.6046511627906976} {"Template_token": ["", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "", ";", "Binary", "|=", "(", "msb", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "", ";", "Binary", "|=", "(", "widthm1", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "lsb", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "MCID", "."], "ground_truth": ["TSFlags", "&", "", ";"], "File": "ARMCodeEmitter2", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39849, "Length": 265, "Cover_Rate": 0.424} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", "||", "MCID", ".", "Opcode", "==", "", ")", "{", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "getNumDefs", "(", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRd", ")", "<<", "", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Lo16", "=", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ";", "Binary", "|=", "Lo16", "&", "", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "", ")", ">>", "", ")", ";", "Binary", "|=", "Hi16", "&", "", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "", ")", "||", "(", "MCID", ".", "Opcode", "==", "", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMCodeEmitter2", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39850, "Length": 263, "Cover_Rate": 0.4208} {"Template_token": ["", "void", "CodeEmitter", "::", "emitNEONDupInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "(", "IsThumb", "?", "", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "", ";", "unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "RegT", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegT", ")", ";", "Binary", "|=", "(", "RegT", "<<", ""], "ground_truth": [")", ";"], "File": "ARMCodeEmitter6", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39851, "Length": 68, "Cover_Rate": 0.7640449438202247} {"Template_token": ["", "RegTOpIdx", "=", "", ";", "RegNOpIdx", "=", "", ";", "LnOpIdx", "=", "", ";", "}", "else", "{", "RegTOpIdx", "=", "", ";", "RegNOpIdx", "=", "", ";", "LnOpIdx", "=", "", ";", "}", "Binary", "|=", "(", "IsThumb", "?", "", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "", ";", "unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "RegTOpIdx", ")", ".", "getReg", "(", ")", ";", "RegT", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegT", ")", ";", "Binary", "|=", "(", "RegT", "<<", "", ")", ";", "Binary", "|=", "encodeNEONRn", "(", "MI", ",", "RegNOpIdx", ")", ";", "unsigned", "LaneShift", ";", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "LaneShift", "=", "", ";", "unsigned", "Lane", "=", "MI", ".", "getOperand", "(", "LnOpIdx", ")", ".", "getImm", "(", ")", "<<", "LaneShift", ";", "unsigned", "Opc1", "=", "Lane", ">>", "", ";", "unsigned", "Opc2", "=", "Lane", "&", "", ";", "assert", "(", "(", "Opc1", "&", "", ")", "==", "", "&&", "", ")", ";", "Binary", "|=", "(", "Opc1"], "ground_truth": ["<<", "", ")", ";"], "File": "ARMCodeEmitter6", "Func": "emitNEONLaneInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39852, "Length": 182, "Cover_Rate": 0.7109375} {"Template_token": ["", "RegTOpIdx", "=", "", ";", "RegNOpIdx", "=", "", ";", "LnOpIdx", "=", "", ";", "}", "Binary", "|=", "(", "IsThumb", "?", "", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "", ";", "unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "RegTOpIdx", ")", ".", "getReg", "(", ")", ";", "RegT", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegT", ")", ";", "Binary", "|=", "(", "RegT", "<<", "", ")", ";", "Binary", "|=", "encodeNEONRn", "(", "MI", ",", "RegNOpIdx", ")", ";", "unsigned", "LaneShift", ";", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "if", "(", "(", "Binary", "&", "(", "", "<<", "", ")", ")", "!=", "", ")", "LaneShift", "=", "", ";", "else", "LaneShift", "=", "", ";", "unsigned", "Lane", "=", "MI", ".", "getOperand", "(", "LnOpIdx", ")", ".", "getImm", "(", ")", "<<", "LaneShift", ";", "unsigned", "Opc1", "=", "Lane", ">>", "", ";", "unsigned", "Opc2", "=", "Lane", "&", "", ";", "assert", "(", "(", "Opc1", "&", "", ")", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMCodeEmitter6", "Func": "emitNEONLaneInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39853, "Length": 159, "Cover_Rate": 0.62109375} {"Template_token": ["", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "break", ";", "case", "", ":", "emitConstPoolInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitLoadStoreInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitMiscLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "emitMOVi32immInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMOVi2piecesInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLEApcrelJTInstruction", "(", "MI", ")", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMCodeEmitter6", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39854, "Length": 161, "Cover_Rate": 0.44598337950138506} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";", "}", "if", "(", "Binary", "&", "", ")", "Binary", "|=", "NumRegs", "*", "", ";", "else", "Binary", "|=", "NumRegs", ";", "emitWordLE", "("], "ground_truth": ["Binary", ")", ";"], "File": "ARMCodeEmitter6", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39855, "Length": 157, "Cover_Rate": 0.7040358744394619} {"Template_token": ["", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI"], "ground_truth": [".", "getOperand", "(", "i", ")", ";"], "File": "ARMCodeEmitter6", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39856, "Length": 102, "Cover_Rate": 0.45739910313901344} {"Template_token": ["", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "RegN", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "RegN", ")", ";", "Binary", "|=", "(", "RegN", "&", "", ")"], "ground_truth": ["<<", "", ";"], "File": "ARMCodeEmitter6", "Func": "encodeNEONRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39857, "Length": 38, "Cover_Rate": 0.5205479452054794} {"Template_token": ["", "unsigned", "getMovi32Value", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["unsigned", "OpIdx", ",", "unsigned", "Reloc", ")", "{"], "File": "ARMCodeEmitter6", "Func": "getMovi32Value", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39858, "Length": 15, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "return", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "("], "ground_truth": ["OpIdx", ")", ",", "Reloc", ")", ";"], "File": "ARMCodeEmitter6", "Func": "getMovi32Value", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39859, "Length": 15, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "FunctionPass", "*", "createCodeEmitterPass", "(", "TargetMachine", "&", "TM"], "ground_truth": [",", "MachineCodeEmitter", "&", "MCE", ")", "{"], "File": "ARMCodeEmitter7", "Func": "createARMCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39860, "Length": 13, "Cover_Rate": 0.5} {"Template_token": ["", "return", "new", "Emitter", "<", "JITCodeEmitter", ">", "(", "TM", ","], "ground_truth": ["JCE", ")", ";"], "File": "ARMCodeEmitter7", "Func": "createARMJITCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39861, "Length": 12, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "return", "new", "Emitter", "<", "JITCodeEmitter", ">", "("], "ground_truth": ["TM", ",", "JCE", ")", ";"], "File": "ARMCodeEmitter7", "Func": "createARMJITCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39862, "Length": 12, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitBranchInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "", ")", "abort", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter7", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39863, "Length": 45, "Cover_Rate": 0.5921052631578947} {"Template_token": ["", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "(", "*", "MCPEs", ")", "[", "CPIndex", "]", ";", "JTI", "->", "addConstantPoolEntryAddr", "(", "CPI", ",", "MCE", ".", "getCurrentPCValue", "(", ")", ")", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "DOUT", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", "<<", "*", "ACPV", "<<", "'\\n'", ";", "GlobalValue", "*", "GV", "=", "ACPV", "->", "getGV", "(", ")", ";", "if", "(", "GV", ")", "{", "assert", "(", "!", "ACPV", "->", "isStub", "(", ")", "&&", "", ")", ";", "if", "(", "ACPV", "->", "isNonLazyPointer", "(", ")", ")", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getIndirectSymbol", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "", ",", "GV", ",", "(", "intptr_t", ")", "ACPV", ",", "false", ")", ")", ";", "else", "emitGlobalAddress", "(", "GV", ",", "", ",", "ACPV", "->", "isStub", "(", ")", "||", "isa", "<", "Function", ">", "(", "GV", ")", ",", "(", "intptr_t", ")", "ACPV", ")", ";", "}", "else", "{", "assert", "(", "!", "ACPV", "->", "isNonLazyPointer", "(", ")", "&&", "", ")", ";", "emitExternalSymbolAddress", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "", ")", ";", "}", "emitWordLE", "(", "", ")", ";", "}", "else", "{", "Constant", "*", "CV", "=", "MCPE", ".", "Val", ".", "ConstVal", ";", "DOUT", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "("], "ground_truth": [")", "<<", "", ";"], "File": "ARMCodeEmitter7", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39864, "Length": 231, "Cover_Rate": 0.463855421686747} {"Template_token": ["", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitGlobalAddress", "(", "GlobalValue", "*", "GV", ",", "unsigned", "Reloc", ",", "bool", "NeedStub", ","], "ground_truth": ["intptr_t", "ACPV", ")", "{"], "File": "ARMCodeEmitter7", "Func": "emitGlobalAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39865, "Length": 22, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "case", "", ":", "emitDataProcessingInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitVFPLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMCodeEmitter7", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39866, "Length": 144, "Cover_Rate": 0.5052631578947369} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM3Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "AM3Opc", ")", ")", "{", "Binary", "|=", "(", "ImmOffs", ">>", ""], "ground_truth": [")", "<<", "", ";"], "File": "ARMCodeEmitter7", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39867, "Length": 112, "Cover_Rate": 0.35443037974683544} {"Template_token": ["", "unsigned", "V2", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "", "(", "V1", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")"], "ground_truth": ["<<", "", ";"], "File": "ARMCodeEmitter7", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39868, "Length": 81, "Cover_Rate": 0.3894230769230769} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "", ")", ";", "else", "{", "cerr", "<<", "", "<<", "MO", "<<", "", ";", "abort", "(", ")", ";", "}", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter7", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39869, "Length": 100, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "TID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB"], "ground_truth": ["(", ")", ",", "", ")", ";"], "File": "ARMCodeEmitter7", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39870, "Length": 134, "Cover_Rate": 0.5826086956521739} {"Template_token": ["", "unsigned", "Binary", "=", "(", "", "(", "SoImm"], "ground_truth": [")", ">>", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter7", "Func": "getMachineSoImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39871, "Length": 14, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "Binary", "|=", "SBits", "<<", "", ";", "if", "(", "SOpc", "==", ""], "ground_truth": [")", "return", "Binary", ";"], "File": "ARMCodeEmitter7", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39872, "Length": 175, "Cover_Rate": 0.5737704918032787} {"Template_token": ["", "switch", "(", "", "(", "Imm", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter7", "Func": "getShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39873, "Length": 29, "Cover_Rate": 0.3918918918918919} {"Template_token": ["", "DOUT", "<<", "", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";", "}", "}", "while", "(", "MCE", ".", "finishFunction", "(", "MF", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMCodeEmitter7", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39874, "Length": 108, "Cover_Rate": 0.4153846153846154} {"Template_token": ["", "unsigned", "RegD", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegD", ")", ";", "RegD", "=", "getRegisterNumbering", "(", "RegD", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary"], "ground_truth": ["|=", "RegD", "<<", "", ";"], "File": "ARMCodeEmitter9", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39875, "Length": 47, "Cover_Rate": 0.47474747474747475} {"Template_token": ["", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegM", ";", "else", "{", "Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", "", ")", ";", "Binary", "|=", "(", "RegM", "&", ""], "ground_truth": [")", "<<", "", ";"], "File": "ARMCodeEmitter9", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39876, "Length": 33, "Cover_Rate": 0.3626373626373626} {"Template_token": ["", "void", "CodeEmitter", "::", "addPCLabel", "(", "unsigned", "LabelID", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "LabelID", "<<", "", "<<", "(", "void", "*", ")", "MCE"], "ground_truth": [".", "getCurrentPCValue", "(", ")", "<<", "'\\n'", ")", ";"], "File": "ARMCodeEmitter", "Func": "addPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39877, "Length": 34, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "assert", "(", "(", "Binary", "&", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "UBit", "=", "(", "Binary"], "ground_truth": [">>", "", ")", "&", "", ";"], "File": "ARMCodeEmitter", "Func": "convertNEONDataProcToThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39878, "Length": 24, "Cover_Rate": 0.5} {"Template_token": ["", "return", "new", "CodeEmitter", "(", "TM", ",", "JCE"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter", "Func": "createARMJITCodeEmitterPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39879, "Length": 9, "Cover_Rate": 0.36} {"Template_token": ["", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "CPI", ",", ""], "ground_truth": [",", "true", ")", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitConstPoolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39880, "Length": 24, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "unsigned", "CPIndex", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "(", "*", "MCPEs", ")", "[", "CPIndex", "]", ";", "JTI", "->", "addConstantPoolEntryAddr", "(", "CPI", ",", "MCE", ".", "getCurrentPCValue", "(", ")", ")", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "{", "ConstantPoolValue", "*", "ACPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "", "<<", "*", "ACPV", "<<", "'\\n'", ")", ";", "assert", "(", "ACPV", "->", "isGlobalValue", "(", ")", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "ConstantPoolConstant", ">"], "ground_truth": ["(", "ACPV", ")", "->", "getGV", "(", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitConstPoolInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39881, "Length": 124, "Cover_Rate": 0.5020242914979757} {"Template_token": ["", "void", "CodeEmitter", "::", "emitExternalSymbolAddress", "(", "const", "char", "*", "ES", ",", "unsigned", "Reloc", ")", "const", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "("], "ground_truth": [")", ",", "Reloc", ",", "ES", ")", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitExternalSymbolAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39882, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "MachineRelocation", "MR", "=", "Indirect", "?", "MachineRelocation", "::", "getIndirectSymbol", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "const_cast", "<", "GlobalValue", "*", ">", "(", "GV", ")", ",", "ACPV", ",", "MayNeedFarStub", ")", ":", "MachineRelocation", "::", "getGV", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "const_cast", "<", "GlobalValue"], "ground_truth": ["*", ">", "(", "GV", ")", ",", "ACPV", ",", "MayNeedFarStub", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitGlobalAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39883, "Length": 57, "Cover_Rate": 0.6404494382022472} {"Template_token": ["", "void", "CodeEmitter", "::", "emitInlineJumpTable", "(", "unsigned", "JTIndex", ")", "{", "uintptr_t", "JTBase", "=", "MCE", ".", "getCurrentPCValue", "(", ")", ";", "JTI", "->", "addJumpTableBaseAddr", "(", "JTIndex", ",", "JTBase", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "JTIndex", "<<", "", "<<", "(", "void", "*"], "ground_truth": [")", "JTBase", "<<", "'\\n'", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitInlineJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39884, "Length": 48, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "case", "", ":", "emitPseudoInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitDataProcessingInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitSaturateInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "emitVFPConversionInstruction", "(", "MI"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39885, "Length": 152, "Cover_Rate": 0.3645083932853717} {"Template_token": ["", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getJumpTable", "(", "MCE", ".", "getCurrentPCOffset", "(", ")"], "ground_truth": [",", "Reloc", ",", "JTIndex", ",", "", ",", "true", ")", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitJumpTableAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39886, "Length": 24, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "Binary", "|=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "emitConstPoolAddress", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")"], "ground_truth": [",", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitLEApcrelInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39887, "Length": 69, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39888, "Length": 39, "Cover_Rate": 0.33620689655172414} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "Binary", "|=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "", ")", "<<", "", ";", "Binary", "|=", ""], "ground_truth": ["<<", "", ";"], "File": "ARMCodeEmitter", "Func": "emitLEApcrelJTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39889, "Length": 53, "Cover_Rate": 0.45689655172413796} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "Binary", "=", "", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "Binary", "=", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "Skipped", "=", "false", ";", "if", "(", "IsPrePost", "&&", "Form", "==", "", ")", "{", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRd", ")"], "ground_truth": ["<<", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39890, "Length": 148, "Cover_Rate": 0.31223628691983124} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "bool", "Skipped", "=", "false", ";", "if", "(", "IsPrePost", "&&", "Form", "==", "", ")", "{", "++", "OpIdx", ";", "Skipped", "=", "true", ";", "}", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRd", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "ImplicitRn", ")", "<<", "", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "if", "(", "!", "Skipped", "&&", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM2Opc", "=", "(", "ImplicitRn", "==", "", ")", "?", "", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "", "(", "AM2Opc", ")", "==", "", "?", "", ":", "", ")", "<<", "", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "AM2Opc", ")", ")", "Binary", "|=", "", "(", "AM2Opc", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "", "<<", "", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO2", ".", "getReg", "(", ")", ")", ")", ";", "Binary", "|=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO2"], "ground_truth": [".", "getReg", "(", ")", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39891, "Length": 241, "Cover_Rate": 0.5084388185654009} {"Template_token": ["", "void", "CodeEmitter", "::", "emitLoadStoreMultipleInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "bool", "IsUpdating", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "if", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "{", "IsUpdating", "=", "true", ";", "Binary", "|=", "", ";", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "unsigned", "RegNum", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "("], "ground_truth": [")", ")", "&&", "RegNum", "<", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39892, "Length": 221, "Cover_Rate": 0.884} {"Template_token": ["", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getBB", "(", "MCE", ".", "getCurrentPCOffset", "(", ")"], "ground_truth": [",", "Reloc", ",", "BB", ",", "JTBase", ")", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitMachineBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39893, "Length": 22, "Cover_Rate": 0.55} {"Template_token": ["", "void", "CodeEmitter", "::", "emitMiscArithInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "if", "(", "MCID", ".", "Opcode", "==", "", "||", "MCID", ".", "Opcode", "==", "", ")", "{", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "OpIdx", "==", "MCID", ".", "getNumOperands", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "assert", "(", "ShiftAmt", "!=", "", "&&", "", ")", ";", "if", "(", "ShiftAmt", "==", "", ")", "ShiftAmt", "=", "", ";", "}", "assert", "(", "ShiftAmt", "<", "", "&&", "", ")", ";", "Binary", "|=", "ShiftAmt", "<<", "", ";", "emitWordLE", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39894, "Length": 229, "Cover_Rate": 0.9385245901639344} {"Template_token": ["", "emitDataProcessingInstruction", "(", "MI", ",", "", ")", ";", "unsigned", "JTIndex", "=", "(", "MCID", ".", "Opcode", "==", "", ")", "?", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ":", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "emitInlineJumpTable", "(", "JTIndex", ")", ";", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "", ")", "{", "emitLoadStoreInstruction", "(", "MI", ",", "", ")", ";", "emitInlineJumpTable", "(", "MI", ".", "getOperand", "(", "", ")"], "ground_truth": [".", "getIndex", "(", ")", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39895, "Length": 79, "Cover_Rate": 0.3910891089108911} {"Template_token": ["", "void", "CodeEmitter", "::", "emitMiscInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getDesc", "(", ")", ".", "Opcode", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Imm", "=", "getMachineOpValue", "(", "MI", ",", "", ")", ";", "Binary", "&=", "~", "(", "", ">>", "", ")", ";", "Binary", "|=", "(", "Imm", "&", "", ")", ">>", "", ";", "Binary", "&=", "~", "(", "", ">>", "", ")", ";", "Binary", "|=", "(", "Imm", "&"], "ground_truth": ["", ")", ">>", "", ";"], "File": "ARMCodeEmitter", "Func": "emitMiscInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39896, "Length": 85, "Cover_Rate": 0.7264957264957265} {"Template_token": ["", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "", ")", ";", "assert", "(", "MO1", ".", "isImm", "(", ")", "&&", "", "(", "MO1", ".", "getImm", "(", ")", ")", "&&", "", ")", ";", "unsigned", "V1", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "V2", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V1", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&"], "ground_truth": ["MI", ")", "<<", "", ";"], "File": "ARMCodeEmitter", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39897, "Length": 122, "Cover_Rate": 0.5922330097087378} {"Template_token": ["", "assert", "(", "MO1", ".", "isImm", "(", ")", "&&", "", "(", "MO1", ".", "getImm", "(", ")", ")", "&&", "", ")", ";", "unsigned", "V1", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "V2", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "", ";", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V1", ")", ";", "emitWordLE", "(", "Binary", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39898, "Length": 92, "Cover_Rate": 0.44660194174757284} {"Template_token": ["", "Binary", "|=", "Lo16", "&", "", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "", ")", "&", "", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "unsigned", "Hi16", "=", "getMovi32Value", "(", "MI", ",", "MO1", ",", "", ")", ">>", "", ";", "Binary", "=", "", "<<", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI"], "ground_truth": [")", "<<", "", ";"], "File": "ARMCodeEmitter", "Func": "emitMOVi32immInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39899, "Length": 57, "Cover_Rate": 0.3081081081081081} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "MCID", ".", "getNumDefs", "(", ")", "==", "", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ","], "ground_truth": ["OpIdx", "++", ")", "<<", "", ";"], "File": "ARMCodeEmitter", "Func": "emitMulFrmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39900, "Length": 67, "Cover_Rate": 0.3872832369942196} {"Template_token": ["", "Binary", "|=", "encodeNEONRd", "(", "MI", ",", "", ")", ";", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Op", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "Cmode", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "I", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "Imm3", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "Imm4", "=", "Imm", "&", "", ";", "Binary", "|=", "(", "I", "<<", "", ")", "|", "(", "Imm3", "<<", "", ")", "|", "(", "Cmode", "<<", "", ")", "|", "(", "Op", "<<", "", ")", "|", "Imm4", ";", "if", "(", "IsThumb", ")", "Binary", "=", "convertNEONDataProcToThumb", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEON1RegModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39901, "Length": 113, "Cover_Rate": 0.8188405797101449} {"Template_token": ["", "unsigned", "Cmode", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "I", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "Imm3", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "unsigned", "Imm4", "=", "Imm", "&", "", ";", "Binary", "|=", "(", "I", "<<", "", ")", "|", "(", "Imm3", "<<", "", ")", "|", "(", "Cmode", "<<", "", ")", "|", "(", "Op", "<<", "", ")", "|", "Imm4", ";", "if", "(", "IsThumb", ")", "Binary", "=", "convertNEONDataProcToThumb", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEON1RegModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39902, "Length": 79, "Cover_Rate": 0.572463768115942} {"Template_token": ["", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "Binary", "|=", "encodeNEONRm", "(", "MI", ",", "OpIdx", ")", ";", "if", "(", "IsThumb", ")", "Binary", "=", "convertNEONDataProcToThumb", "(", "Binary", ")", ";", "emitWordLE", "(", "Binary"], "ground_truth": [")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEON2RegInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39903, "Length": 44, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "Binary", "|=", "encodeNEONRn", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "Binary", "|=", "encodeNEONRm", "(", "MI", ",", "OpIdx", ")", ";", "if", "(", "IsThumb", ")", "Binary", "=", "convertNEONDataProcToThumb", "(", "Binary", ")", ";", "emitWordLE", "(", "Binary", ")"], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "emitNEON3RegInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39904, "Length": 73, "Cover_Rate": 0.6134453781512605} {"Template_token": ["", "Binary", "|=", "(", "IsThumb", "?", "", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "", ";", "unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "("], "ground_truth": [")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39905, "Length": 32, "Cover_Rate": 0.34408602150537637} {"Template_token": ["", "Binary", "|=", "(", "IsThumb", "?", "", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "", ";", "unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "RegT", "=", "II", "->", "getRegisterInfo", "("], "ground_truth": [")", ".", "getEncodingValue", "(", "RegT", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39906, "Length": 45, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "case", "", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "Binary", "=", "", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "emitWordLE", "(", "Binary", ")", ";", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getSymbolName", "(", ")", "[", "", "]", ")", "{", "report_fatal_error", "(", "", ")", ";", "}", "break", ";", "}", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "MCE", ".", "emitLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMCSymbol", "(", ")", ")", ";", "break", ";", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "break", ";", "case", "", ":", "emitConstPoolInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", ""], "ground_truth": [":"], "File": "ARMCodeEmitter", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39907, "Length": 172, "Cover_Rate": 0.41849148418491483} {"Template_token": ["", "break", ";", "}", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "MCE", ".", "emitLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getMCSymbol", "(", ")", ")", ";", "break", ";", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "break", ";", "case", "", ":", "emitConstPoolInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "", ",", "", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "emitLoadStoreInstruction", "(", "MI", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39908, "Length": 129, "Cover_Rate": 0.31386861313868614} {"Template_token": ["", "case", "", ":", "Binary", "|=", "(", "", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "break", ";", "case", "", ":", "Binary", "|=", "(", "", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "break", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", ""], "ground_truth": [")", ";"], "File": "ARMCodeEmitter", "Func": "emitPseudoMoveInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39909, "Length": 48, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "switch", "(", "Opcode"], "ground_truth": [")", "{"], "File": "ARMCodeEmitter", "Func": "emitPseudoMoveInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39910, "Length": 52, "Cover_Rate": 0.3270440251572327} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", "<<", "", ";", "unsigned", "Pos", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "", "||", "MCID", ".", "Opcode", "==", "", ")", "Pos", "-=", "", ";", "assert", "(", "(", "Pos", "<", "", "||", "(", "Pos", "<", "", "&&", "MCID", ".", "Opcode", "!=", "", "&&", "MCID", ".", "Opcode", "!=", "", ")", ")", "&&", "", ")", ";", "Binary", "|=", "Pos", "<<", "", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "", ")", ";", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "", ")", "{", "unsigned", "ShiftOp", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "", "Opc", "=", "", "(", "ShiftOp", ")", ";", "if", "(", "Opc", "==", "", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "ShiftAmt", "==", "", "&&", "Opc", "==", "", ")", "ShiftAmt", "=", "", ";", "assert", "(", "ShiftAmt", "<", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMCodeEmitter", "Func": "emitSaturateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39911, "Length": 183, "Cover_Rate": 0.7379032258064516} {"Template_token": ["", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "++", "OpIdx", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "Binary", "|=", "encodeVFPRn", "(", "MI", ",", "OpIdx", "++", ")", ";", "if", "(", "OpIdx", "==", "MCID", ".", "getNumOperands", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")"], "ground_truth": ["||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{"], "File": "ARMCodeEmitter", "Func": "emitVFPArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39912, "Length": 101, "Cover_Rate": 0.63125} {"Template_token": ["", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "++", ")", ";", "const", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "Base", ")", "<<", "", ";", "if", "(", "Base", ".", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "&", "Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "Offset", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "", "(", "Offset", ".", "getImm", "(", ")", ")", "==", "", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|="], "ground_truth": ["ImmOffs", ";"], "File": "ARMCodeEmitter", "Func": "emitVFPLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39913, "Length": 93, "Cover_Rate": 0.4325581395348837} {"Template_token": ["", "", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";", "}", "if", "(", "Binary", "&", "", ")"], "ground_truth": ["Binary", "|=", "NumRegs", "*", "", ";"], "File": "ARMCodeEmitter", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39914, "Length": 118, "Cover_Rate": 0.5315315315315315} {"Template_token": ["", "void", "CodeEmitter", "::", "emitVFPLoadStoreMultipleInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "bool", "IsUpdating", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "IsUpdating", ")", "++", "OpIdx", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "", ";", "", "Mode", "=", "", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|=", "getAddrModeUPBits", "(", "", "(", "Mode", ")", ")", ";", "if", "(", "IsUpdating", ")", "Binary", "|=", "", "<<", "", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "", ")", ";", "unsigned", "NumRegs", "=", "", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";", "}", "if", "(", "Binary", "&", "", ")", "Binary", "|=", "NumRegs", "*", "", ";", "else", "Binary"], "ground_truth": ["|=", "NumRegs", ";"], "File": "ARMCodeEmitter", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39915, "Length": 202, "Cover_Rate": 0.9099099099099099} {"Template_token": ["", "errs", "(", ")", ".", "write_hex", "(", "Binary", ")"], "ground_truth": ["<<", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39916, "Length": 12, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "RegD", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegD", ")", ";", "Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegD", ">>", "", ")", "&", "", ")", "<<", "", ";", "return"], "ground_truth": ["Binary", ";"], "File": "ARMCodeEmitter", "Func": "encodeNEONRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39917, "Length": 40, "Cover_Rate": 0.5063291139240507} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "encodeNEONRm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "unsigned", "RegM", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", ""], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "encodeNEONRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39918, "Length": 34, "Cover_Rate": 0.4533333333333333} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "RegM", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegM", ")", ";", "Binary", "|=", "(", "RegM", "&", "", ")", ";", "Binary", "|=", "(", "(", "RegM", ">>", "", ")", "&", "", ")", "<<", "", ";", "return", "Binary"], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "encodeNEONRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39919, "Length": 43, "Cover_Rate": 0.5733333333333334} {"Template_token": ["", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegN", ">>", "", ")", "&", "", ")", "<<", "", ";", "return", "Binary"], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "encodeNEONRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39920, "Length": 27, "Cover_Rate": 0.34177215189873417} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegD", ")", ";", "RegD", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegD", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegD", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegD", "&", "", ")", ">>", "", ")", "<<", "", ";", "}", "else", "{", "Binary", "|=", "(", "(", "RegD", "&", ""], "ground_truth": [")", ">>", "", ")", "<<", "", ";"], "File": "ARMCodeEmitter", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39921, "Length": 75, "Cover_Rate": 0.5813953488372093} {"Template_token": ["", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegM", ")", ";", "RegM", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegM", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegM", "&", "", ")", ";", "Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", "", ")", "<<", "", ";", "}", "else", "{", "Binary", "|=", "(", "(", "RegM", "&", "", ")", ">>", "", ")", ";", "Binary", "|=", "(", "RegM", "&", ""], "ground_truth": [")", "<<", "", ";"], "File": "ARMCodeEmitter", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39922, "Length": 76, "Cover_Rate": 0.628099173553719} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "encodeVFPRn", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "", ";", "bool", "isSPVFP", "=", "", ".", "contains", "(", "RegN", ")", ";", "RegN", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegN", ")", ";", "if", "(", "!", "isSPVFP", ")", "{", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";", "Binary", "|=", "(", "(", "RegN", "&", "", ")", ">>", "", ")", "<<", "", ";", "}", "else", "{", "Binary", "|=", "(", "(", "RegN", "&", "", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "(", "RegN", "&", "", ")", "<<", "", ";", "}", "return"], "ground_truth": ["Binary", ";"], "File": "ARMCodeEmitter", "Func": "encodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39923, "Length": 118, "Cover_Rate": 0.9147286821705426} {"Template_token": ["", "uint32_t", "getAddrMode2OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "getAddrMode2OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39924, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "uint32_t", "getAddrMode2OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39925, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "uint32_t", "getAddrMode3OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "getAddrMode3OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39926, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "uint32_t", "getAddrMode3OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39927, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "", ";", "}", "unsigned", "Reg", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "Imm12", "==", "INT32_MIN", ")", "Imm12", "=", "", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "Imm12", "<", "", ")", "{", "Imm12", "=", "-", "Imm12", ";", "isAdd", "=", "false"], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39928, "Length": 62, "Cover_Rate": 0.44285714285714284} {"Template_token": ["", "unsigned", "getAddrMode6AddressOpValue", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getAddrMode6AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39929, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getAddrMode6DupAddressOpValue", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getAddrMode6DupAddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39930, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getAddrMode6DupAddressOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter", "Func": "getAddrMode6DupAddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39931, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getAddrMode6OneLane32AddressOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned"], "ground_truth": ["Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getAddrMode6OneLane32AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39932, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "return", "", ";", "}", "unsigned", "Reg", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "uint32_t", "Binary", ";", "Binary", "=", "Imm12", "&", "", ";", "if", "(", "Imm12", ">=", "", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg"], "ground_truth": ["<<", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39933, "Length": 62, "Cover_Rate": 0.484375} {"Template_token": ["", "unsigned", "getAddrModeImm12OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "return", "", ";", "}", "unsigned", "Reg", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "uint32_t", "Binary", ";", "Binary", "=", "Imm12", "&"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39934, "Length": 100, "Cover_Rate": 0.78125} {"Template_token": ["", "uint32_t", "getAddrModeISOpValue", "(", "const", "MachineInstr", "&", "MI"], "ground_truth": [",", "unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39935, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "CodeEmitter", "::", "getAddrModeSBit", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MCInstrDesc", "&", "MCID", ")", "const", "{", "for", "(", "unsigned", "i", "=", "MI", ".", "getNumOperands", "(", ")", ",", "e", "=", "MCID"], "ground_truth": [".", "getNumOperands", "(", ")", ";", "i", ">=", "e", ";", "--", "i", ")", "{"], "File": "ARMCodeEmitter", "Func": "getAddrModeSBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39936, "Length": 44, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "uint32_t", "getAddrModeThumbSPOpValue", "(", "const", "MachineInstr", "&"], "ground_truth": ["MI", ",", "unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getAddrModeThumbSPOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39937, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "Binary", "|=", "", "<<", ""], "ground_truth": [";", "break", ";"], "File": "ARMCodeEmitter", "Func": "getAddrModeUPBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39938, "Length": 33, "Cover_Rate": 0.4024390243902439} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "Binary", "|=", "", "<<", "", ";", "break", ";", "case", "", ":", "Binary", "|=", "", "<<", "", ";", "break", ";", "case", "", ":", "Binary", "|=", "", "<<"], "ground_truth": ["", ";", "break", ";"], "File": "ARMCodeEmitter", "Func": "getAddrModeUPBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39939, "Length": 55, "Cover_Rate": 0.6707317073170732} {"Template_token": ["", "unsigned", "getAdrLabelOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39940, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getAdrLabelOpValue", "(", "const", "MachineInstr", "&"], "ground_truth": ["MI", ",", "unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39941, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "("], "ground_truth": ["AU", ")", ";"], "File": "ARMCodeEmitter", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39942, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "unsigned", "getBLXTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getARMBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39943, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getARMBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39944, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&"], "ground_truth": ["MI", ",", "unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getARMBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39945, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getBitfieldInvertedMaskOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39946, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&"], "ground_truth": ["MI", ",", "unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39947, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "uint32_t", "getLdStmModeOpValue", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["unsigned", "OpIdx", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getLdStmModeOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39948, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "uint32_t", "getLdStSORegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "getLdStSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39949, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "", ")", ".", "getLimitedValue", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO"], "ground_truth": [".", "getMBB", "(", ")", ",", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39950, "Length": 175, "Cover_Rate": 0.6628787878787878} {"Template_token": ["", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "Binary", "|=", "SBits", "<<", "", ";", "if", "(", "SOpc", "==", "", ")", "return", "Binary", ";", "if", "(", "Rs", ")", "{", "assert", "(", "", "(", "MO2", ".", "getImm", "("], "ground_truth": [")", ")", "==", "", ")", ";"], "File": "ARMCodeEmitter", "Func": "getMachineSoRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39951, "Length": 133, "Cover_Rate": 0.44039735099337746} {"Template_token": ["", "unsigned", "getNEONVcvtImm32OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter", "Func": "getNEONVcvtImm32OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39952, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getRegisterListOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39953, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getShiftRight16Imm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned"], "ground_truth": ["Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39954, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getShiftRight32Imm", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter", "Func": "getShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39955, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getSOImmOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39956, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getSORegImmOpValue", "(", "const", "MachineInstr", "&", "MI"], "ground_truth": [",", "unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39957, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getSORegRegOpValue", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getSORegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39958, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getSORegRegOpValue", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getSORegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39959, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getSsatBitPosValue", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getSsatBitPosValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39960, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getSsatBitPosValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter", "Func": "getSsatBitPosValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39961, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getT2AddrModeImm12OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeImm12OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39962, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getT2AddrModeImm12OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39963, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getT2AddrModeImm8OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned"], "ground_truth": ["Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeImm8OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39964, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getT2AddrModeImm8OffsetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeImm8OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39965, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getT2AddrModeImm8OpValue", "(", "const", "MachineInstr", "&", "MI"], "ground_truth": [",", "unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39966, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getT2AddrModeSORegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39967, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getT2AdrLabelOpValue", "(", "const", "MachineInstr", "&", "MI"], "ground_truth": [",", "unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getT2AdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39968, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getT2SOImmOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned"], "ground_truth": ["Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getT2SOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39969, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getT2SORegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMCodeEmitter", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39970, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getThumbAddrModeRegRegOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned"], "ground_truth": ["Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39971, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getThumbBCCTargetOpValue", "(", "const", "MachineInstr", "&", "MI"], "ground_truth": [",", "unsigned", "Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getThumbBCCTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39972, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getThumbBLTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned"], "ground_truth": ["Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getThumbBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39973, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getThumbBRTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "getThumbBRTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39974, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "unsigned", "getThumbCBTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned"], "ground_truth": ["Op", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getThumbCBTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39975, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "getThumbCBTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op"], "ground_truth": [")", "const", "{"], "File": "ARMCodeEmitter", "Func": "getThumbCBTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39976, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "NEONThumb2DataIPostEncoder", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["unsigned", "Val", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "NEONThumb2DataIPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39977, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "unsigned", "NEONThumb2DupPostEncoder", "(", "const", "MachineInstr", "&", "MI", ","], "ground_truth": ["unsigned", "Val", ")", "const", "{"], "File": "ARMCodeEmitter", "Func": "NEONThumb2DupPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39978, "Length": 13, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "TD", "=", "Target", ".", "getDataLayout", "(", ")", ";", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "IsPIC", "=", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "IsThumb", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ";", "MCE", ".", "setModuleInfo", "(", "MMI", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";", "}", "}", "while", "(", "MCE", ".", "finishFunction", "(", "MF", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMCodeEmitter", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39979, "Length": 222, "Cover_Rate": 0.7207792207792207} {"Template_token": ["", "Val", "&=", "", ";", "Val", "|=", "", ";", "}", "return", "Val"], "ground_truth": [";"], "File": "ARMCodeEmitter", "Func": "VFPThumb2PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39980, "Length": 12, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "auto", "ZExt", "=", "cast", "<", "ZExtInst", ">", "(", "V", ")", ";", "if", "(", "ZExt", "->", "getDestTy", "(", ")", "!=", "ExtTy", ")", "continue", ";", "Value", "*", "Src", "=", "ZExt", "->", "getOperand", "(", "", ")", ";", "if", "(", "ZExt", "->", "getSrcTy", "(", ")", "==", "ZExt", "->", "getDestTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ZExt", "<<", "", ")", ";", "ReplaceAllUsersOfWith", "(", "ZExt", ",", "Src", ")", ";", "continue", ";", "}", "if", "(", "NewInsts", ".", "count", "(", "Src", ")", "&&", "isa", "<", "TruncInst", ">", "(", "Src", ")", "&&", "Src", "->", "getType", "(", ")", "==", "OrigTy", ")", "{", "auto", "*", "Trunc", "=", "cast", "<", "TruncInst", ">", "(", "Src", ")", ";", "assert", "(", "Trunc", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "==", "ExtTy", "&&", "", ")", ";", "ReplaceAllUsersOfWith", "(", "ZExt", ",", "Trunc", "->", "getOperand", "(", "", ")", ")", ";", "}", "}", "for", "(", "auto", "*", "I", ":", "InstsToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "I", "->", "dropAllReferences", "(", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "InstsToRemove", ".", "clear", "(", ")", ";", "NewInsts", ".", "clear", "(", ")", ";", "TruncTysMap", ".", "clear", "(", ")", ";", "Promoted", ".", "clear", "(", ")", ";", "SafeToPromote", "->", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39981, "Length": 209, "Cover_Rate": 0.8228346456692913} {"Template_token": ["", "Builder", ".", "SetInsertPoint", "(", "Trunc", ")", ";", "IntegerType", "*", "SrcTy", "=", "cast", "<", "IntegerType", ">", "(", "Trunc", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "IntegerType", "*", "DestTy", "=", "cast", "<", "IntegerType", ">", "(", "TruncTysMap", "[", "Trunc", "]", "[", "", "]", ")", ";", "unsigned", "NumBits", "=", "DestTy", "->", "getScalarSizeInBits", "(", ")", ";", "ConstantInt", "*", "Mask", "=", "ConstantInt", "::", "get", "(", "SrcTy", ",", "APInt", "::", "getMaxValue", "(", "NumBits", ")", "."], "ground_truth": ["getZExtValue", "(", ")", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "ConvertTruncs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39982, "Length": 77, "Cover_Rate": 0.4031413612565445} {"Template_token": ["", "static", "bool", "EqualTypeSize", "(", "Value", "*", "V", ")", "{", "return", "V", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "CodeGenPrepare", "::"], "ground_truth": ["TypeSize", ";"], "File": "ARMCodeGenPrepare10", "Func": "EqualTypeSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39983, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getOpcode", "(", ")", ";", "return", "Opc", "==", "Instruction", "::", "AShr", "||", "Opc", "==", "Instruction", "::", "SDiv", "||"], "ground_truth": ["Opc", "==", "Instruction", "::", "SRem", "||", "Opc", "==", "Instruction", "::", "SExt", ";"], "File": "ARMCodeGenPrepare10", "Func": "GenerateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39984, "Length": 40, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getOpcode"], "ground_truth": ["(", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "GenerateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39985, "Length": 29, "Cover_Rate": 0.3411764705882353} {"Template_token": ["", "return", "V", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")"], "ground_truth": [">", "CodeGenPrepare", "::", "TypeSize", ";"], "File": "ARMCodeGenPrepare10", "Func": "GreaterThanTypeSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39986, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "static", "bool", "GreaterThanTypeSize", "("], "ground_truth": ["Value", "*", "V", ")", "{"], "File": "ARMCodeGenPrepare10", "Func": "GreaterThanTypeSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39987, "Length": 9, "Cover_Rate": 0.36} {"Template_token": ["", "if", "(", "GenerateSignBits", "(", "V", ")", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "Instruction", ">"], "ground_truth": ["(", "V", ")", ")", "return", "true", ";"], "File": "ARMCodeGenPrepare10", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39988, "Length": 24, "Cover_Rate": 0.39344262295081966} {"Template_token": ["", "ConstantInt", "*", "OverflowConst", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "bool", "NegImm", "=", "OverflowConst", "->", "isNegative", "(", ")", ";", "bool", "IsDecreasing", "=", "(", "(", "Opc", "==", "Instruction", "::", "Sub", ")", "&&", "!", "NegImm", ")", "||", "(", "(", "Opc", "==", "Instruction", "::", "Add", ")", "&&", "NegImm", ")", ";", "if", "(", "!", "IsDecreasing", ")", "return", "false", ";", "auto", "*", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ";", "if", "(", "CI", "->", "isSigned", "(", ")", "||", "CI", "->", "isEquality", "(", ")", ")", "return", "false", ";", "ConstantInt", "*", "ICmpConst", "=", "nullptr", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "return", "false", ";", "APInt", "Total", "=", "ICmpConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "", "?", "ICmpConst", "->", "getValue", "(", ")", ".", "zext", "(", "", ")", ":", "ICmpConst", "->", "getValue", "(", ")", ";", "Total", "+=", "OverflowConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "", "?", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ".", "zext", "(", "", ")", ":", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ";", "APInt", "Max", "=", "APInt", "::", "getAllOnesValue", "(", "CodeGenPrepare", "::"], "ground_truth": ["TypeSize", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "isSafeWrap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39989, "Length": 236, "Cover_Rate": 0.5552941176470588} {"Template_token": ["", "static", "bool", "isSource", "(", "Value", "*", "V", ")", "{", "if", "(", "!", "isa", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "true", ";", "else", "if", "(", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "true", ";", "else", "if", "(", "isa", "<", "BitCastInst", ">", "("], "ground_truth": ["V", ")", ")", "return", "true", ";"], "File": "ARMCodeGenPrepare10", "Func": "isSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39990, "Length": 68, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "Type", "*", "Ty", "=", "V", "->", "getType", "(", ")", ";", "if", "(", "Ty", "->", "isVoidTy", "(", ")", "||", "Ty", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "Ty", "=", "cast", "<", "PointerType", ">", "(", "Ld", "->", "getPointerOperandType", "(", ")"], "ground_truth": [")", "->", "getElementType", "(", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39991, "Length": 59, "Cover_Rate": 0.5514018691588785} {"Template_token": ["", "static", "bool", "LessOrEqualTypeSize", "(", "Value"], "ground_truth": ["*", "V", ")", "{"], "File": "ARMCodeGenPrepare10", "Func": "LessOrEqualTypeSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39992, "Length": 9, "Cover_Rate": 0.36} {"Template_token": ["", "return", "V", "->", "getType", "(", ")", "->"], "ground_truth": ["getScalarSizeInBits", "(", ")", "<", "CodeGenPrepare", "::", "TypeSize", ";"], "File": "ARMCodeGenPrepare10", "Func": "LessThanTypeSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39993, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "return", "V", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<"], "ground_truth": ["CodeGenPrepare", "::", "TypeSize", ";"], "File": "ARMCodeGenPrepare10", "Func": "LessThanTypeSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39994, "Length": 15, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Call", "->", "getNumArgOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Arg", "=", "Call", "->", "getArgOperand", "(", "i", ")", ";", "TruncTysMap", "[", "Call", "]", ".", "push_back", "(", "Arg", "->", "getType", "(", ")", ")", ";", "}", "}", "else", "if", "(", "auto", "*", "Switch", "=", "dyn_cast", "<", "SwitchInst", ">", "(", "I", ")", ")", "TruncTysMap", "[", "I", "]", ".", "push_back", "(", "Switch", "->", "getCondition", "(", ")", "->", "getType", "(", ")", ")", ";", "else", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "TruncTysMap", "[", "I", "]", ".", "push_back", "(", "I", "->", "getOperand", "(", "i", ")", "->", "getType", "(", ")", ")", ";", "}", "}", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "!", "isa", "<", "TruncInst", ">", "(", "V", ")", "||", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "auto", "*", "Trunc", "=", "cast", "<", "TruncInst", ">", "(", "V", ")", ";", "TruncTysMap", "[", "Trunc", "]", ".", "push_back", "(", "Trunc", "->", "getDestTy", "(", ")", ")", ";", "}", "PrepareWrappingAdds", "(", ")", ";", "ExtendSources", "("], "ground_truth": [")", ";"], "File": "ARMCodeGenPrepare10", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39995, "Length": 199, "Cover_Rate": 0.5292553191489362} {"Template_token": ["", "auto", "Const", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "NewConst", "=", "ConstantInt", "::", "get", "(", "Ctx", ",", "Const", "->", "getValue", "(", ")", ".", "abs", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Value", "*", "NewVal", "=", "Builder", ".", "CreateSub", "(", "I", "->", "getOperand", "(", "", ")", ",", "NewConst", ")", ";", "if", "(", "auto", "*", "NewInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "NewVal", ")", ")", "{", "NewInst", "->", "copyIRFlags", "(", "I", ")", ";", "NewInsts", ".", "insert", "(", "NewInst", ")", ";", "}", "InstsToRemove", ".", "insert", "(", "I", ")", ";", "I", "->", "replaceAllUsesWith", "(", "NewVal"], "ground_truth": [")", ";"], "File": "ARMCodeGenPrepare10", "Func": "PrepareWrappingAdds", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39996, "Length": 106, "Cover_Rate": 0.4491525423728814} {"Template_token": ["", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "(", "I", ")", ";", "}", "}", "for", "(", "auto", "*", "V", ":", "*", "Visited", ")", "{", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "continue", ";", "if", "(", "Sources", "->", "count", "(", "I", ")", "||", "Sinks", "->", "count", "(", "I", ")", ")", "continue", ";", "if", "(", "!", "shouldPromote", "(", "I", ")", "||", "SafeToPromote", "->", "count", "(", "I", ")", "||", "NewInsts", ".", "count", "(", "I", ")", ")", "continue", ";", "assert", "(", "EnableDSP", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "Function", "*", "DSPInst", "=", "", "(", "M", ",", "getNarrowIntrinsic", "(", "I", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "I", "->", "getOperand", "("], "ground_truth": ["", ")", ",", "I", "->", "getOperand", "(", "", ")", "}", ";"], "File": "ARMCodeGenPrepare10", "Func": "PromoteTree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39997, "Length": 170, "Cover_Rate": 0.43147208121827413} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "From", "<<", "", "<<", "*", "To", "<<", "", ")", ";", "for", "(", "Use", "&", "U", ":", "From", "->", "uses", "(", ")", ")", "{", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "InstTo", "&&", "User", "->", "isIdenticalTo", "(", "InstTo", ")", ")", "{", "ReplacedAll", "=", "false", ";", "continue", ";", "}", "Users", ".", "push_back", "(", "User"], "ground_truth": [")", ";"], "File": "ARMCodeGenPrepare10", "Func": "ReplaceAllUsersOfWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39998, "Length": 74, "Cover_Rate": 0.46835443037974683} {"Template_token": ["", "if", "(", "AllVisited", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "isa", "<", "ICmpInst", ">", "(", "I", ")", ")", "{", "auto", "&", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "I", ")", ";", "if", "(", "CI", ".", "isSigned", "(", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CI", "<<", "", ")", ";", "for", "(", "auto", "&", "Op", ":", "CI", ".", "operands"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMCodeGenPrepare10", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39999, "Length": 89, "Cover_Rate": 0.31448763250883394} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", "||", "DisableCGP", ")", "return", "false", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "bool", "MadeChange", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "auto", "&", "Insts", "=", "BB", ".", "getInstList", "(", ")", ";", "for", "(", "auto", "&", "I", ":", "Insts", ")", "{", "if", "(", "AllVisited", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "isa", "<", "ICmpInst", ">", "(", "I", ")", ")", "{", "auto", "&", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "I", ")", ";", "if", "(", "CI", ".", "isSigned", "(", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CI", "<<", "", ")", ";", "for", "(", "auto", "&", "Op", ":", "CI", ".", "operands", "(", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ")", "MadeChange", "|=", "TryToPromote", "("], "ground_truth": ["I", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40000, "Length": 229, "Cover_Rate": 0.8091872791519434} {"Template_token": ["", "if", "(", "isSource", "(", "V", ")", ")", "return", "true", ";", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMCodeGenPrepare10", "Func": "shouldPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40001, "Length": 30, "Cover_Rate": 0.379746835443038} {"Template_token": ["", "auto", "*", "Trunc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Builder", ".", "CreateTrunc", "(", "V", ",", "TruncTy", ")", ")", ";", "if", "(", "Trunc", ")", "NewInsts", ".", "insert", "(", "Trunc", ")", ";", "return", "Trunc", ";", "}", ";", "for", "(", "auto", "I", ":", "*", "Sinks", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Call", "->", "getNumArgOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Arg", "=", "Call", "->", "getArgOperand", "(", "i", ")", ";", "Type", "*", "Ty", "=", "TruncTysMap", "[", "Call", "]", "[", "i", "]", ";", "if", "(", "Instruction", "*", "Trunc", "=", "InsertTrunc", "(", "Arg", ",", "Ty", ")", ")", "{", "Trunc", "->", "moveBefore", "(", "Call", ")", ";", "Call", "->", "setArgOperand", "(", "i", ",", "Trunc"], "ground_truth": [")", ";"], "File": "ARMCodeGenPrepare10", "Func": "TruncateSinks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40002, "Length": 145, "Cover_Rate": 0.3493975903614458} {"Template_token": ["", "static", "bool", "isSafeOverflow", "(", "Instruction", "*", "I", ")", "{", "if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I", ")", "&&", "I", "->", "hasNoUnsignedWrap", "(", ")", ")", "return", "true", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "Instruction", "::", "Add", "&&", "Opc", "!=", "Instruction", "::", "Sub", ")", "return", "false", ";", "if", "(", "!", "I", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "ICmpInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", "||", "!", "isa", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "ConstantInt", "*", "OverflowConst", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "bool", "NegImm", "=", "OverflowConst", "->", "isNegative", "(", ")", ";", "bool", "IsDecreasing", "=", "(", "(", "Opc", "==", "Instruction", "::", "Sub", ")", "&&", "!", "NegImm", ")", "||", "(", "(", "Opc", "==", "Instruction", "::", "Add", ")", "&&", "NegImm", ")", ";", "if", "(", "!", "IsDecreasing", ")", "return", "false", ";", "auto", "*", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ";", "if", "(", "CI", "->", "isSigned", "(", ")", "||", "CI", "->", "isEquality", "(", ")", ")", "return", "false", ";", "ConstantInt", "*", "ICmpConst", "=", "nullptr", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "return", "false", ";", "APInt", "Total", "=", "ICmpConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "", "?", "ICmpConst", "->", "getValue", "(", ")", ".", "zext", "(", "", ")", ":", "ICmpConst", "->", "getValue", "(", ")", ";", "Total", "+=", "OverflowConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "", "?", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ".", "zext", "(", "", ")", ":", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ";", "APInt", "Max", "=", "APInt", "::", "getAllOnesValue", "(", "CodeGenPrepare", "::", "TypeSize", ")", ";", "if", "(", "Total", ".", "getBitWidth", "(", ")", ">", "Max", ".", "getBitWidth", "(", ")", ")", "{", "if", "(", "Total", ".", "ugt", "(", "Max", ".", "zext", "(", "Total", ".", "getBitWidth", "(", ")", ")", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMCodeGenPrepare11", "Func": "isSafeOverflow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40003, "Length": 366, "Cover_Rate": 0.8394495412844036} {"Template_token": ["", "static", "bool", "isSource", "(", "Value", "*", "V", ")", "{", "if", "(", "!", "isa", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "true", ";", "else", "if", "(", "isa", "<", "LoadInst", ">", "(", "V"], "ground_truth": [")", ")", "return", "true", ";"], "File": "ARMCodeGenPrepare11", "Func": "isSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40004, "Length": 54, "Cover_Rate": 0.45} {"Template_token": ["", "const", "IntegerType", "*", "IntTy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "Ty", ")", ";", "if", "(", "!", "IntTy", ")", "return", "false", ";", "return", "IntTy", "->", "getBitWidth", "(", ")", "=="], "ground_truth": ["CodeGenPrepare", "::", "TypeSize", ";"], "File": "ARMCodeGenPrepare11", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40005, "Length": 32, "Cover_Rate": 0.31683168316831684} {"Template_token": ["", "if", "(", "isa", "<", "StoreInst", ">", "(", "V", ")", "||", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<", "SwitchInst", ">", "(", "V", ")", "||", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "(", "isa", "<", "Constant", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantExpr", ">", "(", "V", ")", ")", "||", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "auto", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Trunc", ")", "||", "isSupportedType", "(", "Trunc", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "isa", "<", "CastInst", ">", "(", "V", ")", "&&", "!", "isa", "<", "SExtInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "cast", "<", "CastInst", ">", "(", "V", ")", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "!", "isSupportedType", "(", "V", ")", ")", "return", "false", ";", "if", "(", "generateSignBits", "("], "ground_truth": ["V", ")", ")", "{"], "File": "ARMCodeGenPrepare11", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40006, "Length": 255, "Cover_Rate": 0.864406779661017} {"Template_token": ["", "TruncTysMap", "[", "ZExt", "]", "=", "TruncTysMap", "[", "V", "]", ";", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "V", ":", "Sources", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "Promoted", ".", "insert", "(", "V", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "Sinks", ".", "count", "(", "I", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "(", "Op", "->", "getType", "(", ")", "==", "ExtTy", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "Op", "->", "getType", "(", ")", ")", ")", "continue", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "FixConst", "(", "Const", ",", "I", ")", ";", "else", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "I", "->", "setOperand", "(", "i", ",", "UndefValue", "::", "get", "(", "ExtTy", ")", ")", ";", "}", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "(", "I", ")", ";", "}", "}", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "shouldPromote", "(", "V", ")", "||", "isPromotedResultSafe", "(", "V", ")", ")", "continue", ";", "assert", "(", "EnableDSP", "&&", "", ")", ";", "InsertDSPIntrinsic", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "}", "auto", "InsertTrunc", "=", "[", "&", "]", "(", "Value", "*", "V", ")", "->", "Instruction", "*", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "return", "nullptr", ";", "if", "(", "(", "!", "Promoted", ".", "count", "(", "V", ")", "&&", "!", "NewInsts", ".", "count", "(", "V", ")", ")", "||", "!", "TruncTysMap", ".", "count", "(", "V", ")", "||", "Sources", ".", "count", "(", "V", ")", ")", "return", "nullptr", ";", "Type", "*", "TruncTy", "=", "TruncTysMap", "[", "V", "]", ";", "if", "(", "TruncTy", "==", "ExtTy"], "ground_truth": [")", "return", "nullptr", ";"], "File": "ARMCodeGenPrepare11", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40007, "Length": 460, "Cover_Rate": 0.359375} {"Template_token": ["", "if", "(", "AllVisited", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "isa", "<", "ICmpInst", ">", "(", "I", ")", ")", "{", "auto", "&", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "I", ")", ";", "if", "(", "CI", ".", "isSigned", "(", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "continue", ";", "for", "(", "auto", "&", "Op", ":", "CI", ".", "operands", "(", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ")", "MadeChange", "|=", "TryToPromote", "(", "I", ")", ";", "}", "}", "}", "Promoter", "->", "Cleanup", "(", ")", ";", "LLVM_DEBUG", "(", "if", "(", "verifyFunction", "(", "F", ",", "&", "dbgs", "(", ")", ")", ")", "{", "dbgs", "(", ")", ";", "report_fatal_error", "(", "", ")"], "ground_truth": [";"], "File": "ARMCodeGenPrepare11", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40008, "Length": 130, "Cover_Rate": 0.4744525547445255} {"Template_token": ["", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Sinks", ";", "WorkList", ".", "insert", "(", "V", ")", ";", "SmallPtrSet", "<", "Value", "*", ",", "", ">", "CurrentVisited", ";", "CurrentVisited", ".", "clear", "(", ")", ";", "auto", "AddLegalInst", "=", "[", "&", "]", "(", "Value", "*", "V", ")", "{", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "(", "shouldPromote", "(", "V", ")", "&&", "!", "isLegalToPromote", "(", "V", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "return", "false", ";", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")"], "ground_truth": ["Sources", ".", "insert", "(", "V", ")", ";"], "File": "ARMCodeGenPrepare11", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40009, "Length": 236, "Cover_Rate": 0.4591439688715953} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "V", ":", "Sources", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMCodeGenPrepare12", "Func": "ExtendSources", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40010, "Length": 98, "Cover_Rate": 0.36704119850187267} {"Template_token": ["", "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMCodeGenPrepare12", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40011, "Length": 58, "Cover_Rate": 0.5858585858585859} {"Template_token": ["", "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "true", ";", "}", "if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I"], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare12", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40012, "Length": 72, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "bool", "IsDecreasing", "=", "(", "(", "Opc", "==", "Instruction", "::", "Sub", ")", "&&", "!", "NegImm", ")", "||", "(", "(", "Opc", "==", "Instruction", "::", "Add", ")", "&&", "NegImm", ")", ";", "if", "(", "!", "IsDecreasing", ")", "return", "false", ";", "auto", "*", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ";", "if", "(", "CI", "->", "isSigned", "(", ")", "||", "CI", "->", "isEquality", "(", ")", ")", "return", "false", ";", "ConstantInt", "*", "ICmpConst", "=", "nullptr", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "return", "false", ";", "APInt", "Total", "=", "ICmpConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "", "?", "ICmpConst", "->", "getValue", "(", ")", ".", "zext", "(", "", ")", ":", "ICmpConst", "->", "getValue", "(", ")", ";", "Total", "+=", "OverflowConst", "->", "getValue", "(", ")", ".", "getBitWidth", "(", ")", "<", "", "?", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ".", "zext", "(", "", ")", ":", "OverflowConst", "->", "getValue", "(", ")", ".", "abs", "(", ")", ";", "APInt", "Max", "=", "APInt", "::", "getAllOnesValue", "(", "CodeGenPrepare", "::", "TypeSize", ")", ";", "if", "(", "Total", ".", "getBitWidth", "(", ")", ">", "Max", ".", "getBitWidth", "(", ")", ")", "{", "if", "(", "Total", ".", "ugt", "(", "Max", ".", "zext", "(", "Total", ".", "getBitWidth", "(", ")", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Max", ".", "getBitWidth", "(", ")", ">", "Total", ".", "getBitWidth", "(", ")", ")", "{", "if", "(", "Total", ".", "zext", "(", "Max", ".", "getBitWidth", "(", ")", ")", ".", "ugt", "(", "Max", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMCodeGenPrepare12", "Func": "isSafeOverflow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40013, "Length": 284, "Cover_Rate": 0.6498855835240275} {"Template_token": ["", "PromoteTree", "(", "Visited", ",", "Sources", ",", "Sinks", ",", "SafeToPromote", ")", ";", "TruncateSinks", "(", "Sources", ",", "Sinks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", ";", "for", "(", "auto", "*", "V", ":", "Sources", ")", "V", "->", "dump", "(", ")", ";", "for", "(", "auto", "*", "I", ":", "NewInsts", ")", "I", "->", "dump", "(", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "!", "Sources", ".", "count", "(", "V", ")", ")", "V", "->", "dump", "(", ")", ";", "}", ")"], "ground_truth": [";"], "File": "ARMCodeGenPrepare12", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40014, "Length": 89, "Cover_Rate": 0.483695652173913} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", ";", "for", "(", "auto", "*", "V", ":", "Sources", ")", "V", "->", "dump", "(", ")", ";", "for", "(", "auto", "*", "I", ":", "NewInsts", ")", "I", "->", "dump", "(", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "!", "Sources", ".", "count", "(", "V", ")", ")", "V", "->", "dump", "(", ")", ";", "}"], "ground_truth": [")", ";"], "File": "ARMCodeGenPrepare12", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40015, "Length": 71, "Cover_Rate": 0.3858695652173913} {"Template_token": ["", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "(", "Op", "->", "getType", "(", ")", "==", "ExtTy", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "Op", "->", "getType", "(", ")", ")", ")", "continue", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "Constant", "*", "NewConst", "=", "ConstantExpr", "::", "getZExt", "(", "Const", ",", "ExtTy", ")", ";", "I", "->", "setOperand", "(", "i", ",", "NewConst", ")", ";", "}", "else", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "I", "->", "setOperand", "(", "i", ",", "UndefValue", "::", "get", "(", "ExtTy", ")", ")", ";", "}", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "(", "I", ")", ";", "}", "}", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "continue", ";", "if", "(", "Sources", ".", "count", "(", "I", ")", "||", "Sinks", ".", "count", "(", "I", ")", ")", "continue", ";", "if", "(", "!", "shouldPromote", "(", "I", ")", "||", "SafeToPromote", ".", "count", "("], "ground_truth": ["I", ")", "||", "NewInsts", ".", "count", "(", "I", ")", ")", "continue", ";"], "File": "ARMCodeGenPrepare12", "Func": "PromoteTree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40016, "Length": 196, "Cover_Rate": 0.448512585812357} {"Template_token": ["", "SmallVector", "<", "Instruction", "*", ",", "", ">", "Users", ";", "Instruction", "*", "InstTo", "=", "dyn_cast", "<", "Instruction", ">", "(", "To", ")", ";", "for", "(", "Use", "&", "U", ":", "From", "->", "uses", "(", ")", ")", "{", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "("], "ground_truth": ["U", ".", "getUser", "(", ")", ")", ";"], "File": "ARMCodeGenPrepare12", "Func": "ReplaceAllUsersOfWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40017, "Length": 50, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "{", "Ctx", "}", ";", "auto", "InsertTrunc", "=", "[", "&", "]", "(", "Value", "*", "V", ")", "->", "Instruction", "*", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "return", "nullptr", ";", "if", "(", "(", "!", "Promoted", ".", "count", "(", "V", ")", "&&", "!", "NewInsts", ".", "count", "(", "V", ")", ")", "||", "!", "TruncTysMap", ".", "count", "(", "V", ")", "||", "Sources", ".", "count", "(", "V", ")", ")", "return", "nullptr", ";", "Type", "*", "TruncTy", "=", "TruncTysMap", "[", "V", "]", ";", "if", "(", "TruncTy", "==", "ExtTy", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "TruncTy", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "auto", "*", "Trunc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Builder", ".", "CreateTrunc", "(", "V", ",", "TruncTy", ")", ")", ";", "if", "(", "Trunc", ")", "NewInsts", ".", "insert", "(", "Trunc", ")", ";", "return", "Trunc", ";", "}", ";", "for", "(", "auto", "I", ":", "Sinks", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Call", "->", "getNumArgOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Arg", "=", "Call", "->", "getArgOperand", "(", "i", ")", ";", "if", "(", "Instruction", "*", "Trunc", "=", "InsertTrunc", "(", "Arg", ")", ")", "{", "Trunc", "->", "moveBefore", "(", "Call", ")", ";", "Call", "->", "setArgOperand", "(", "i", ",", "Trunc", ")", ";", "}", "}", "continue", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "Instruction", "*", "Trunc", "=", "InsertTrunc", "(", "I", "->", "getOperand", "(", "i", ")", ")", ")", "{", "Trunc", "->", "moveBefore", "(", "I"], "ground_truth": [")", ";"], "File": "ARMCodeGenPrepare12", "Func": "TruncateSinks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40018, "Length": 316, "Cover_Rate": 0.8777777777777778} {"Template_token": ["", "unsigned", "VSize", "=", "", ";", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "{", "auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "Ld", "->", "getPointerOperandType", "(", ")", ")", ";", "VSize", "=", "PtrTy", "->", "getElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "}", "else", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "{", "VSize", "=", "ZExt", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMCodeGenPrepare1", "Func": "isLegalToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40019, "Length": 85, "Cover_Rate": 0.5246913580246914} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "isNarrowInstSupported", "(", "Instruction", "*", "I", ")", "{", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", "||", "!", "EnableDSP", "||", "!", "isSupportedType", "(", "I", ")", ")", "return", "false", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "!", "ST", "->", "hasThumb2", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", "&&", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Sub"], "ground_truth": [")", "return", "false", ";"], "File": "ARMCodeGenPrepare1", "Func": "isNarrowInstSupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40020, "Length": 74, "Cover_Rate": 0.6607142857142857} {"Template_token": ["", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getOpcode", "(", ")", ";", "return", "Opc", "==", "Instruction", "::", "AShr", "||", "Opc", "==", "Instruction", "::", "SDiv", "||", "Opc"], "ground_truth": ["==", "Instruction", "::", "SRem", ";"], "File": "ARMCodeGenPrepare1", "Func": "isSigned", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40021, "Length": 34, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "else", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "return", "isa", "<", "LoadInst", ">", "(", "ZExt", "->", "getOperand", "(", "", ")", ")", "&&", "ZExt", "->", "getOperand", "(", "", ")", "->", "hasOneUse", "(", ")", ";", "else", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "Call", "->", "hasRetAttr", "("], "ground_truth": ["Attribute", "::", "AttrKind", "::", "ZExt", ")", ";"], "File": "ARMCodeGenPrepare1", "Func": "isSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40022, "Length": 67, "Cover_Rate": 0.3850574712643678} {"Template_token": ["", "else", "if", "(", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "{", "if", "(", "!", "isa", "<", "IntegerType", ">", "(", "Load", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Load", "->", "hasOneUse", "(", ")", "&&", "isa", "<", "ZExtInst", ">", "(", "*", "Load", "->", "use_begin", "("], "ground_truth": [")", ")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare1", "Func": "isSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40023, "Length": 58, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "IntegerType", "*", "IntTy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "IntTy", ")", "return", "false", ";", "if", "(", "IntTy", "->", "getBitWidth", "(", ")", "==", "", ")", "return", "false", ";", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "ZExt", "->"], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "ARMCodeGenPrepare1", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40024, "Length": 63, "Cover_Rate": 0.6494845360824743} {"Template_token": ["", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<", "SwitchInst", ">", "(", "V", ")", "||", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "else", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "ZExtInst", ">", "(", "Cast", ")", ")", "return", "Cast", "->", "getDestTy", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "", ";", "else", "if", "(", "auto", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "V", ")", ")", "return", "Trunc", "->", "getDestTy", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "TypeSize", ";", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMCodeGenPrepare1", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40025, "Length": 192, "Cover_Rate": 0.5962732919254659} {"Template_token": ["", "if", "(", "isa", "<", "ConstantInt", ">", "(", "V", ")", "||", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "StoreInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", "||", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "ICmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "V", ")", ")", "return", "ICmp", "->", "isEquality", "(", ")", "||", "!", "ICmp", "->", "isSigned", "(", ")", ";", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<", "SwitchInst", ">", "(", "V", ")", "||", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "else", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "ZExtInst", ">", "(", "Cast", ")", ")", "return", "Cast", "->", "getDestTy", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "", ";", "else", "if", "(", "auto", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "V", ")", ")", "return", "Trunc", "->", "getDestTy", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "TypeSize", ";", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMCodeGenPrepare1", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40026, "Length": 243, "Cover_Rate": 0.7546583850931677} {"Template_token": ["", "if", "(", "!", "isa", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "TerminatorInst", ">", "(", "I", ")", "||", "isa", "<", "TruncInst", ">", "(", "I", ")", "||", "isa", "<", "ICmpInst", ">", "(", "I", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "I", ")", ")", "return", "!", "ZExt", "->", "getDestTy", "(", ")", "->", "isIntegerTy", "(", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMCodeGenPrepare1", "Func": "shouldPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40027, "Length": 85, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "Const", "->", "isNegative", "(", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "Const", "->", "isNegative", "(", ")", ")", "return", "false", ";", "bool", "NegImm", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", "->", "isNegative", "(", ")", ";", "bool", "IsDecreasing", "=", "(", "(", "Opc", "==", "Instruction", "::", "Sub", ")", "&&", "!", "NegImm", ")", "||", "(", "(", "Opc", "==", "Instruction", "::", "Add", ")", "&&", "NegImm", ")", ";", "if", "(", "!", "IsDecreasing"], "ground_truth": [")", "return", "false", ";"], "File": "ARMCodeGenPrepare3", "Func": "isSafeOverflow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40028, "Length": 116, "Cover_Rate": 0.4496124031007752} {"Template_token": ["", "auto", "InsertZExt", "=", "[", "&", "]", "(", "Value", "*", "V", ",", "Instruction", "*", "InsertPt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "Builder", ".", "SetInsertPoint", "(", "InsertPt", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "auto", "*", "ZExt", "=", "cast", "<", "Instruction", ">", "(", "Builder", ".", "CreateZExt", "(", "V", ",", "ExtTy", ")", ")", ";", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "ZExt", "->", "moveBefore", "(", "InsertPt", ")", ";", "else", "ZExt", "->", "moveAfter", "(", "InsertPt", ")", ";", "ReplaceAllUsersOfWith", "(", "V", ",", "ZExt", ")", ";", "NewInsts", ".", "insert", "(", "ZExt", ")", ";", "TruncTysMap", "[", "ZExt", "]", "=", "TruncTysMap", "[", "V", "]", ";", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "V", ":", "Sources", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "Promoted", ".", "insert", "(", "V", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "Sinks", ".", "count", "(", "I", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "(", "Op", "->", "getType", "(", ")", "==", "ExtTy", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "Op", "->", "getType", "(", ")", ")", ")", "continue", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "FixConst", "(", "Const", ",", "I", ")", ";", "else", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "I", "->", "setOperand", "(", "i", ",", "UndefValue", "::", "get", "(", "ExtTy", ")", ")", ";", "}", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "(", "I", ")", ";", "}", "}", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "shouldPromote", "(", "V", ")", "||"], "ground_truth": ["isPromotedResultSafe", "(", "V", ")", ")", "continue", ";"], "File": "ARMCodeGenPrepare3", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40029, "Length": 463, "Cover_Rate": 0.36370777690494893} {"Template_token": ["", "Value", "*", "Src", "=", "ZExt", "->", "getOperand", "(", "", ")", ";", "if", "(", "ZExt", "->", "getSrcTy", "(", ")", "==", "ZExt", "->", "getDestTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ZExt", "<<", "", ")", ";", "ReplaceAllUsersOfWith", "(", "ZExt", ",", "Src", ")", ";", "continue", ";", "}", "if", "(", "NewInsts", ".", "count", "(", "Src", ")", "&&", "isa", "<", "TruncInst", ">", "(", "Src", ")", "&&", "Src", "->", "getType", "(", ")", "==", "OrigTy", ")", "{", "auto", "*", "Trunc", "=", "cast", "<", "TruncInst", ">"], "ground_truth": ["(", "Src", ")", ";"], "File": "ARMCodeGenPrepare4", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40030, "Length": 88, "Cover_Rate": 0.3776824034334764} {"Template_token": ["", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";", "return", "!", "isa", "<", "OverflowingBinaryOperator", ">", "(", "V"], "ground_truth": [")", ";"], "File": "ARMCodeGenPrepare4", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40031, "Length": 34, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";", "return", "!", "isa", "<", "OverflowingBinaryOperator"], "ground_truth": [">", "(", "V", ")", ";"], "File": "ARMCodeGenPrepare4", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40032, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "isa", "<", "SExtInst", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Cast", ")", "||", "isSupportedType", "(", "Cast", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "!", "isSupportedType", "(", "V"], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare4", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40033, "Length": 99, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "bool", "CodeGenPrepare", "::", "isSupportedValue", "(", "Value", "*", "V", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "return", "EqualTypeSize", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "V", ")", "||", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<", "SwitchInst", ">", "(", "V", ")", "||", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "(", "isa", "<", "Constant", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantExpr", ">", "(", "V", ")", ")", "||", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Cast", ")", "||", "isSupportedType", "(", "Cast", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "!", "isSupportedType", "(", "V", ")", ")", "return", "false", ";", "if", "(", "generateSignBits", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMCodeGenPrepare4", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40034, "Length": 307, "Cover_Rate": 0.9967532467532467} {"Template_token": ["", "assert", "(", "OrigTy", "->", "getPrimitiveSizeInBits", "(", ")", "<", "ExtTy", "->", "getPrimitiveSizeInBits", "(", ")", "&&", "", ")", ";", "this", "->", "Visited", "=", "&", "Visited", ";", "this", "->", "Sources", "=", "&", "Sources", ";", "this", "->", "Sinks", "=", "&", "Sinks", ";", "this", "->", "SafeToPromote", "=", "&", "SafeToPromote", ";", "for", "(", "auto", "*", "I", ":", "Sinks", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Call", "->", "getNumArgOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Arg", "=", "Call", "->", "getArgOperand", "(", "i", ")", ";", "TruncTysMap", "[", "Call", "]", ".", "push_back", "(", "Arg", "->", "getType", "(", ")", ")", ";", "}", "}", "else", "if", "(", "auto", "*", "Switch", "=", "dyn_cast", "<", "SwitchInst", ">", "(", "I", ")", ")", "TruncTysMap", "[", "I", "]", ".", "push_back", "(", "Switch", "->", "getCondition", "(", ")", "->", "getType", "(", ")", ")", ";", "else", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "TruncTysMap", "[", "I", "]", ".", "push_back", "(", "I", "->", "getOperand", "(", "i", ")", "->", "getType", "(", ")", ")", ";", "}", "}", "PrepareConstants", "(", ")", ";", "ExtendSources", "(", ")", ";", "ConvertTruncs", "(", ")", ";", "PromoteTree", "(", ")", ";", "TruncateSinks", "("], "ground_truth": [")", ";"], "File": "ARMCodeGenPrepare4", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40035, "Length": 209, "Cover_Rate": 0.6852459016393443} {"Template_token": ["", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "return", "false", ";", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "if", "(", "!", "isSink", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I"], "ground_truth": ["->", "operands", "(", ")", ")", "{"], "File": "ARMCodeGenPrepare4", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40036, "Length": 172, "Cover_Rate": 0.3239171374764595} {"Template_token": ["", "Value", "*", "Src", "=", "ZExt", "->", "getOperand", "(", "", ")", ";", "if", "(", "ZExt", "->", "getSrcTy", "(", ")", "==", "ZExt", "->", "getDestTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ZExt", "<<", "", ")", ";", "ReplaceAllUsersOfWith", "(", "ZExt", ",", "Src", ")", ";", "continue", ";", "}", "if", "(", "NewInsts", ".", "count", "(", "Src", ")", "&&", "isa", "<", "TruncInst", ">", "(", "Src", ")", "&&", "Src", "->", "getType", "(", ")", "==", "OrigTy", ")", "{", "auto", "*", "Trunc", "=", "cast", "<", "TruncInst", ">", "(", "Src", ")", ";", "assert", "(", "Trunc", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "==", "ExtTy", "&&", "", ")", ";", "ReplaceAllUsersOfWith", "(", "ZExt", ",", "Trunc", "->", "getOperand", "(", "", ")", ")", ";", "}", "}", "for", "(", "auto", "*", "I", ":", "InstsToRemove"], "ground_truth": [")", "{"], "File": "ARMCodeGenPrepare5", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40037, "Length": 129, "Cover_Rate": 0.5330578512396694} {"Template_token": ["", "if", "(", "isa", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "return", "EqualTypeSize", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "case", "Instruction", "::", "Call", ":", "{", "auto", "*", "Call", "=", "cast", "<", "CallInst", ">", "(", "I", ")", ";", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "}", "}", "}", "else", "if", "(", "isa", "<", "Constant", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantExpr", ">", "(", "V", ")", ")", "{", "return", "isSupportedType", "(", "V", ")", ";", "}", "else", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "return", "isa", "<", "BasicBlock", ">", "(", "V"], "ground_truth": [")", ";"], "File": "ARMCodeGenPrepare6", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40038, "Length": 125, "Cover_Rate": 0.4770992366412214} {"Template_token": ["", "this", "->", "OrigTy", "=", "cast", "<", "IntegerType", ">", "(", "OrigTy", ")", ";", "assert", "(", "OrigTy", "->", "getPrimitiveSizeInBits", "(", ")", "<", "ExtTy", "->", "getPrimitiveSizeInBits", "(", ")", "&&", "", ")", ";", "this", "->", "Visited", "=", "&", "Visited", ";", "this", "->", "Sources", "=", "&", "Sources", ";", "this", "->", "Sinks", "=", "&", "Sinks", ";", "this", "->", "SafeToPromote", "=", "&", "SafeToPromote", ";", "for", "(", "auto", "*", "I", ":", "Sinks", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Call", "->", "getNumArgOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Arg", "=", "Call", "->", "getArgOperand", "(", "i", ")", ";", "TruncTysMap", "[", "Call", "]", ".", "push_back", "(", "Arg", "->"], "ground_truth": ["getType", "(", ")", ")", ";"], "File": "ARMCodeGenPrepare7", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40039, "Length": 125, "Cover_Rate": 0.3462603878116344} {"Template_token": ["", "if", "(", "Opc", "!=", "Instruction", "::", "Add", "&&", "Opc", "!=", "Instruction", "::", "Sub", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", "<<", "", ")", ";", "auto", "*", "NewConst", "=", "ConstantInt", "::", "get", "(", "Ctx", ",", "Const", "->", "getValue", "(", ")", ".", "abs", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Value", "*", "NewVal", "=", "Opc", "==", "Instruction", "::", "Sub", "?", "Builder", ".", "CreateAdd", "(", "I", "->", "getOperand", "(", "", ")", ",", "NewConst", ")", ":", "Builder", ".", "CreateSub", "(", "I", "->", "getOperand", "(", "", ")", ",", "NewConst", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewVal", "<<", "", ")", ";", "if", "(", "auto", "*", "NewInst", "=", "dyn_cast", "<", "Instruction", ">", "("], "ground_truth": ["NewVal", ")", ")", "{"], "File": "ARMCodeGenPrepare7", "Func": "PrepareConstants", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40040, "Length": 125, "Cover_Rate": 0.4370629370629371} {"Template_token": ["", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "return", "false", ";", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "if", "(", "!", "isSink", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ")", ")", "return", "false", ";", "}", "}", "}", "if", "(", "isSource", "(", "V", ")", "||", "shouldPromote", "(", "V", ")", ")", "{", "for", "(", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ".", "getUser", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "I", ":", "CurrentVisited", ")", "I", "->", "dump", "(", ")", ";", ")", ";", "unsigned", "ToPromote", "=", "", ";", "for", "(", "auto", "*", "V", ":", "CurrentVisited", ")", "{", "if", "(", "Sources", ".", "count", "("], "ground_truth": ["V", ")", ")", "continue", ";"], "File": "ARMCodeGenPrepare7", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40041, "Length": 266, "Cover_Rate": 0.502835538752363} {"Template_token": ["", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "("], "ground_truth": ["V", ")", "->", "getOpcode", "(", ")", ";"], "File": "ARMCodeGenPrepare8", "Func": "GenerateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40042, "Length": 29, "Cover_Rate": 0.31868131868131866} {"Template_token": ["", "static", "bool", "GenerateSignBits", "(", "Value", "*", "V", ")", "{", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "Arg", "->", "hasSExtAttr", "(", ")", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")"], "ground_truth": ["->", "getOpcode", "(", ")", ";"], "File": "ARMCodeGenPrepare8", "Func": "GenerateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40043, "Length": 59, "Cover_Rate": 0.6483516483516484} {"Template_token": ["", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Cast", ")", "||", "isSupportedType", "(", "Cast", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "!", "isSupportedType", "(", "V", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMCodeGenPrepare8", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40044, "Length": 129, "Cover_Rate": 0.43728813559322033} {"Template_token": ["", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "V", ")", "||", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<", "SwitchInst", ">", "(", "V", ")", "||", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "(", "isa", "<", "Constant", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantExpr", ">", "(", "V", ")", ")", "||", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Cast", ")", "||", "isSupportedType", "(", "Cast", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "("], "ground_truth": ["V", ")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare8", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40045, "Length": 201, "Cover_Rate": 0.6813559322033899} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createCodeGenPreparePass", "(", ")", "{", "return", "new", "CodeGenPrepare"], "ground_truth": ["(", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "createARMCodeGenPreparePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40046, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createCodeGenPreparePass"], "ground_truth": ["(", ")", "{"], "File": "ARMCodeGenPrepare", "Func": "createARMCodeGenPreparePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40047, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "delete", "Promoter", ";", "return", "false"], "ground_truth": [";"], "File": "ARMCodeGenPrepare", "Func": "doFinalization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40048, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "Promoter", "=", "new", "IRPromoter", "("], "ground_truth": ["&", "M", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40049, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getOpcode"], "ground_truth": ["(", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "generateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40050, "Length": 29, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "cast", "<", "Instruction", ">", "(", "V", ")", "->", "getOpcode", "(", ")", ";", "return", "Opc", "==", "Instruction", "::", "AShr", "||", "Opc", "==", "Instruction", "::", "SDiv"], "ground_truth": ["||", "Opc", "==", "Instruction", "::", "SRem", ";"], "File": "ARMCodeGenPrepare", "Func": "generateSignBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40051, "Length": 48, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig"], "ground_truth": [">", "(", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40052, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "AU", ".", "addRequired", "<", "TargetPassConfig"], "ground_truth": [">", "(", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40053, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", "||", "!", "EnableDSP", "||", "!", "isSupportedType", "(", "I", ")", ")", "return", "false", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "!", "ST", "->", "hasThumb2", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", "&&", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Sub", ")", "return", "false", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "isa", "<", "Constant", ">", "(", "Op", ")", ")", "{", "if", "(", "!", "EnableDSPWithImms", ")", "return", "false", ";", "}", "}", "return", "true"], "ground_truth": [";"], "File": "ARMCodeGenPrepare", "Func": "isLegalToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40054, "Length": 101, "Cover_Rate": 0.7112676056338029} {"Template_token": ["", "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I", ")", ")", "return", "isSafeOverflow"], "ground_truth": ["(", "I", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40055, "Length": 59, "Cover_Rate": 0.686046511627907} {"Template_token": ["", "auto", "UsesNarrowValue", "=", "[", "]", "(", "Value", "*", "V", ")", "{", "return", "V", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "CodeGenPrepare", "::", "TypeSize", ";", "}", ";", "if", "(", "auto", "*", "Store", "=", "dyn_cast", "<", "StoreInst", ">", "(", "V", ")", ")", "return", "UsesNarrowValue", "(", "Store", "->", "getValueOperand", "(", ")", ")", ";", "if", "(", "auto", "*", "Return", "=", "dyn_cast", "<", "ReturnInst", ">", "(", "V", ")", ")", "return", "UsesNarrowValue", "(", "Return", "->", "getReturnValue", "(", ")", ")", ";", "if", "(", "auto", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "V", ")", ")", "return", "UsesNarrowValue", "(", "Trunc", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "return"], "ground_truth": ["UsesNarrowValue", "(", "ZExt", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "isSink", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40056, "Length": 126, "Cover_Rate": 0.7590361445783133} {"Template_token": ["", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "true", ";", "else", "if", "(", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "true", ";", "else", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMCodeGenPrepare", "Func": "isSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40057, "Length": 57, "Cover_Rate": 0.6705882352941176} {"Template_token": ["", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "Ty", "=", "cast", "<", "PointerType", ">", "(", "Ld", "->", "getPointerOperandType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "const", "IntegerType", "*", "IntTy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "Ty", ")", ";", "if", "(", "!", "IntTy", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "IntTy", "->", "getBitWidth", "(", ")", "==", "CodeGenPrepare", "::"], "ground_truth": ["TypeSize", ";"], "File": "ARMCodeGenPrepare", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40058, "Length": 75, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "Type", "*", "Ty", "=", "V", "->", "getType", "(", ")", ";", "if", "(", "Ty", "->", "isVoidTy", "(", ")", "||", "Ty", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "Ty", "=", "cast", "<", "PointerType", ">", "(", "Ld", "->", "getPointerOperandType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "const", "IntegerType", "*", "IntTy", "=", "dyn_cast", "<", "IntegerType", ">"], "ground_truth": ["(", "Ty", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40059, "Length": 72, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "auto", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Trunc", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "ZExt", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isSupportedType", "("], "ground_truth": ["V", ")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40060, "Length": 157, "Cover_Rate": 0.5164473684210527} {"Template_token": ["", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "I", "->", "getOperand", "(", "", ")", ",", "I", "->", "getOperand", "(", "", ")", "}", ";", "CallInst", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "DSPInst", ",", "Args", ")", ";", "ReplaceAllUsersOfWith", "(", "I", ",", "Call", ")", ";", "InstsToRemove", ".", "push_back", "(", "I", ")", ";", "NewInsts", ".", "insert", "(", "Call", ")", ";", "TruncTysMap", "[", "Call", "]", "=", "OrigTy", ";", "}", ";", "auto", "InsertZExt", "=", "[", "&", "]", "(", "Value", "*", "V", ",", "Instruction", "*", "InsertPt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "Builder", ".", "SetInsertPoint", "(", "InsertPt", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "auto", "*", "ZExt", "=", "cast", "<", "Instruction", ">", "(", "Builder", ".", "CreateZExt", "(", "V", ",", "ExtTy", ")", ")", ";", "if", "(", "isa", "<", "Argument", ">", "(", "V", ")", ")", "ZExt", "->", "moveBefore", "(", "InsertPt", ")", ";", "else", "ZExt", "->", "moveAfter", "(", "InsertPt", ")", ";", "ReplaceAllUsersOfWith", "(", "V", ",", "ZExt", ")", ";", "NewInsts", ".", "insert", "(", "ZExt", ")", ";", "TruncTysMap", "[", "ZExt", "]", "=", "TruncTysMap", "[", "V", "]", ";", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "V", ":", "Sources", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "Promoted", ".", "insert", "(", "V", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "*", "V", ":", "Visited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "Sinks", ".", "count", "(", "I", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "(", "Op", "->", "getType", "(", ")", "==", "ExtTy", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "Op", "->", "getType", "(", ")", ")", ")", "continue", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "FixConst", "(", "Const", ",", "I", ")", ";", "else", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "I", "->", "setOperand", "(", "i", ",", "UndefValue", "::", "get", "(", "ExtTy", ")", ")", ";", "}", "if", "(", "shouldPromote", "(", "I", ")", ")", "{", "I", "->", "mutateType", "(", "ExtTy", ")", ";", "Promoted", ".", "insert", "(", "I"], "ground_truth": [")", ";"], "File": "ARMCodeGenPrepare", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40061, "Length": 502, "Cover_Rate": 0.394344069128044} {"Template_token": ["", "auto", "&", "CI", "=", "cast", "<", "ICmpInst", ">", "(", "I", ")", ";", "if", "(", "CI", ".", "isSigned", "(", ")", "||", "!", "isa", "<", "IntegerType", ">", "(", "CI", ".", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CI", "<<", "", ")", ";", "for", "(", "auto", "&", "Op", ":", "CI", ".", "operands", "(", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ")", "MadeChange", "|=", "TryToPromote", "(", "I", ")", ";", "}", "}", "}", "Promoter", "->", "Cleanup", "(", ")", ";", "LLVM_DEBUG", "(", "if", "(", "verifyFunction", "(", "F", ",", "&", "dbgs", "("], "ground_truth": [")", ")", ")", "{"], "File": "ARMCodeGenPrepare", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40062, "Length": 111, "Cover_Rate": 0.3867595818815331} {"Template_token": ["", "static", "bool", "shouldPromote", "(", "Value", "*", "V", ")", "{", "if", "(", "!", "isa", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", "||", "isSink", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<"], "ground_truth": ["", ")", ";"], "File": "ARMCodeGenPrepare", "Func": "shouldPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40063, "Length": 44, "Cover_Rate": 0.4631578947368421} {"Template_token": ["", "TypeSize", "=", "OrigTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "TypeSize", ">", "", "||", "TypeSize", "<", "", ")", "return", "false", ";", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "!", "shouldPromote", "(", "V", ")", "||", "!", "isLegalToPromote", "(", "V", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", "<<", "TypeSize", "<<", "", ")", ";", "SetVector", "<", "Value", "*", ">", "WorkList", ";", "SmallPtrSet", "<", "Value", "*", ",", "", ">", "Sources", ";", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Sinks", ";", "WorkList", ".", "insert", "(", "V", ")", ";", "SmallPtrSet", "<", "Value", "*", ",", "", ">", "CurrentVisited", ";", "CurrentVisited", ".", "clear", "(", ")", ";", "auto", "AddLegalInst", "=", "[", "&", "]", "(", "Value", "*", "V", ")", "{", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "(", "shouldPromote", "(", "V", ")", "&&", "!", "isLegalToPromote", "(", "V", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "else", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ")", ")", "return", "false", ";", "}", "}", "if", "(", "isSource", "(", "V", ")", "||", "shouldPromote", "(", "V", ")", ")", "{", "for", "(", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ".", "getUser", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "I", ":", "CurrentVisited", ")", "I", "->", "dump", "(", ")", ";", ")", ";", "unsigned", "ToPromote", "=", "", ";", "for", "(", "auto", "*", "V", ":", "CurrentVisited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "Sinks", ".", "count", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ")", "continue", ";", "++", "ToPromote", ";", "}", "if", "(", "ToPromote", "<", "", ")", "return", "false"], "ground_truth": [";"], "File": "ARMCodeGenPrepare", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40064, "Length": 495, "Cover_Rate": 0.9339622641509434} {"Template_token": ["", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "(", "shouldPromote", "(", "V", ")", "&&", "!", "isLegalToPromote", "(", "V", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "V", "<<", "", ")", ";", "return", "false", ";", "}", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "else", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ")", ")", "return", "false", ";", "}", "}", "if", "(", "isSource", "(", "V", ")", "||", "shouldPromote", "(", "V", ")", ")", "{", "for", "(", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ".", "getUser", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "I", ":", "CurrentVisited", ")", "I", "->", "dump", "(", ")", ";", ")", ";", "unsigned", "ToPromote", "=", "", ";", "for", "(", "auto", "*", "V", ":", "CurrentVisited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "Sinks", ".", "count", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ")", "continue", ";", "++", "ToPromote", ";", "}", "if", "(", "ToPromote", "<", "", ")", "return", "false", ";", "Promoter", "->", "Mutate", "(", "OrigTy", ",", "CurrentVisited", ",", "Sources", ",", "Sinks", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMCodeGenPrepare", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40065, "Length": 365, "Cover_Rate": 0.6886792452830188} {"Template_token": ["", "std", "::", "vector", "<", "BasicBlockInfo", ">", "BBInfo", ";", "BBInfo", ".", "resize", "(", "MF", "->", "getNumBlockIDs", "(", ")"], "ground_truth": [")", ";"], "File": "ARMComputeBlockSize", "Func": "computeAllBlockSizes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40066, "Length": 19, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "std", "::", "vector", "<", "BasicBlockInfo", ">", "computeAllBlockSizes", "(", "MachineFunction", "*", "MF", ")", "{", "std", "::", "vector", "<", "BasicBlockInfo", ">", "BBInfo", ";", "BBInfo", ".", "resize", "(", "MF", "->", "getNumBlockIDs", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "computeBlockSize", "(", "MF", ",", "&", "MBB", ",", "BBInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", ")", ";", "return"], "ground_truth": ["BBInfo", ";"], "File": "ARMComputeBlockSize", "Func": "computeAllBlockSizes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40067, "Length": 61, "Cover_Rate": 0.9838709677419355} {"Template_token": ["", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "=="], "ground_truth": ["", ")", "{"], "File": "ARMComputeBlockSize", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40068, "Length": 58, "Cover_Rate": 0.3352601156069364} {"Template_token": ["", "static", "bool", "mayOptimizeThumb2Instruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMComputeBlockSize", "Func": "mayOptimizeThumb2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40069, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "BBNum", "+", "", ",", "e", "=", "MF", "->", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "LogAlign", "=", "MF", "->", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postOffset", "(", "LogAlign"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40070, "Length": 54, "Cover_Rate": 0.39705882352941174} {"Template_token": ["", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postKnownBits", "(", "LogAlign", ")", ";", "if", "(", "i", ">", "BBNum", "+", "", "&&", "BBInfo", "[", "i", "]", ".", "Offset", "==", "Offset", "&&", "BBInfo", "[", "i", "]", ".", "KnownBits", "=="], "ground_truth": ["KnownBits", ")", "break", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "adjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40071, "Length": 43, "Cover_Rate": 0.3161764705882353} {"Template_token": ["", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "AnalyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "MF", "->", "begin", "(", ")", "&&", "!", "TII", "->", "AnalyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->"], "ground_truth": ["getIterator", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40072, "Length": 150, "Cover_Rate": 0.5836575875486382} {"Template_token": ["", "if", "(", "std", "::", "find", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ",", "NextBB", ")", "==", "MBB", "->", "succ_end", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "TBB", ",", "*", "FBB", ";", "SmallVector", "<", "MachineOperand", ",", ""], "ground_truth": [">", "Cond", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40073, "Length": 45, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "static", "bool", "BBIsJumpedOver", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "if", "(", "MBB", "->", "pred_size", "(", ")", "!=", "", "||", "MBB", "->", "succ_size", "(", ")", "!=", "", ")", "return", "false", ";", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB"], "ground_truth": ["->", "pred_begin", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "BBIsJumpedOver", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40074, "Length": 52, "Cover_Rate": 0.46017699115044247} {"Template_token": ["", "static", "bool", "BBIsJumpedOver", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "if", "(", "MBB", "->", "pred_size", "(", ")", "!=", "", "||", "MBB", "->", "succ_size", "(", ")", "!=", "", ")", "return", "false", ";", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB"], "ground_truth": ["->", "succ_begin", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "BBIsJumpedOver", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40075, "Length": 41, "Cover_Rate": 0.36283185840707965} {"Template_token": ["", "static", "bool", "CompareMBBNumbers", "(", "const", "MachineBasicBlock", "*", "LHS", ",", "const", "MachineBasicBlock", "*", "RHS", ")", "{", "return", "LHS", "->", "getNumber", "(", ")", "<", "RHS", "->", "getNumber"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "CompareMBBNumbers", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40076, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "CPUser", "(", "MachineInstr", "*", "mi", ",", "MachineInstr", "*", "cpemi", ",", "unsigned", "maxdisp", ",", "bool", "neg", ",", "bool", "soimm", ")", ":", "MI", "(", "mi", ")", ",", "CPEMI", "(", "cpemi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "NegOk"], "ground_truth": ["(", "neg", ")", ",", "IsSoImm", "(", "soimm", ")", ",", "KnownAlignment", "(", "false", ")", "{"], "File": "ARMConstantIslandPass (2)1", "Func": "CPUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40077, "Length": 50, "Cover_Rate": 0.847457627118644} {"Template_token": ["", "FunctionPass", "*", "llvm", "::"], "ground_truth": ["createConstantIslandPass", "(", ")", "{"], "File": "ARMConstantIslandPass (2)1", "Func": "createARMConstantIslandPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40078, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "computeBlockSize", "(", "UserMBB", ")", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand"], "ground_truth": ["(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40079, "Length": 215, "Cover_Rate": 0.31432748538011696} {"Template_token": ["", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "MaxAlign", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "MF", "->", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40080, "Length": 156, "Cover_Rate": 0.4574780058651026} {"Template_token": ["", "if", "(", "MI", "==", "MBB", ".", "end", "(", ")", ")", "continue", ";", "unsigned", "JTOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB"], "ground_truth": [")", ")", ",", "JumpTableBB", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40081, "Length": 166, "Cover_Rate": 0.4486486486486487} {"Template_token": ["", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WaterBB", "->", "getNumber", "(", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "BestGrowth", "==", "", ")", "return", "true", ";", "}", "if", "(", "IP", "=="], "ground_truth": ["B", ")", "break", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40082, "Length": 108, "Cover_Rate": 0.6033519553072626} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "", ";", "}", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "nullptr", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";", "return", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", "?", "", ":", "", ";", "}", "}", "return", ""], "ground_truth": [";"], "File": "ARMConstantIslandPass (2)1", "Func": "findInRangeCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40083, "Length": 225, "Cover_Rate": 0.8064516129032258} {"Template_token": ["", "CC", "=", "", "(", "CC", ")", ";", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMConstantIslandPass (2)1", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40084, "Length": 495, "Cover_Rate": 0.8935018050541517} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "fixupImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40085, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "ConstantIslands", "::", "fixupUnconditionalBr", "(", "ImmBranch", "&", "Br", ")", "{", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "isThumb1", ")", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40086, "Length": 38, "Cover_Rate": 0.3619047619047619} {"Template_token": ["", "if", "(", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "return", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "JumpTableEntryIndices", "[", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "("], "ground_truth": [")", "]", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getCombinedIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40087, "Length": 40, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "Align", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI"], "ground_truth": ["]", ".", "getAlignment", "(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getCPELogAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40088, "Length": 52, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "Align", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getCPELogAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40089, "Length": 57, "Cover_Rate": 0.4672131147540984} {"Template_token": ["", "return", "(", "KnownAlignment", "?", "MaxDisp", ":", "MaxDisp", "-"], "ground_truth": ["", ")", "-", "", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getMaxDisp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40090, "Length": 13, "Cover_Rate": 0.65} {"Template_token": ["", "static", "inline", "unsigned", "getUnconditionalBrDisp", "(", "int", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "(", "(", "", "<<", "", ")", "-", ""], "ground_truth": [")", "*", "", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getUnconditionalBrDisp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40091, "Length": 30, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "unsigned", "KnownBits", "=", "BBI", ".", "internalKnownBits", "(", ")", ";", "UserOffset", "+=", "(", "isThumb", "?", "", ":", "", ")", ";", "U", ".", "KnownAlignment", "=", "(", "KnownBits", ">=", "", ")", ";", "if", "(", "isThumb", "&&", "U", "."], "ground_truth": ["KnownAlignment", ")", "UserOffset", "&=", "~", "", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getUserOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40092, "Length": 42, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "unsigned", "ConstantIslands", "::", "getUserOffset", "(", "CPUser", "&", "U", ")", "const", "{", "unsigned", "UserOffset", "=", "getOffsetOf", "(", "U", ".", "MI", ")", ";", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "U", ".", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ";", "unsigned", "KnownBits", "=", "BBI", ".", "internalKnownBits", "(", ")", ";", "UserOffset", "+=", "(", "isThumb", "?", "", ":"], "ground_truth": ["", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getUserOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40093, "Length": 60, "Cover_Rate": 0.6896551724137931} {"Template_token": ["", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addOperand", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "&", "*", "--", "NewIsland", "->", "getIterator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")"], "ground_truth": [".", "setIndex", "(", "ID", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40094, "Length": 164, "Cover_Rate": 0.3374485596707819} {"Template_token": ["", "unsigned", "PCAdj", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "getOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMConstantIslandPass (2)1", "Func": "isBBInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40095, "Length": 110, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";", "dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "format", "(", "", ",", "UserOffset", ")", "<<", "", "<<", "Block", "<<", "", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<"], "ground_truth": ["format", "(", "", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "isCPEntryInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40096, "Length": 76, "Cover_Rate": 0.562962962962963} {"Template_token": ["", "if", "(", "TrialOffset", "-", "UserOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "if", "(", "NegativeOK", ")", "{", "if", "(", "UserOffset", "-", "TrialOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "isOffsetInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40097, "Length": 33, "Cover_Rate": 0.532258064516129} {"Template_token": ["", "if", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "EntryReg", ")", "return", "false", ";", "if", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")"], "ground_truth": ["!=", "BaseReg", ")", "return", "false", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "isSimpleIndexCalc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40098, "Length": 36, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "unsigned", "NextBlockOffset", ",", "NextBlockAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockAlignment", "=", "", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "("], "ground_truth": [")", "]", ".", "Offset", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40099, "Length": 63, "Cover_Rate": 0.3073170731707317} {"Template_token": ["", "static", "bool", "jumpTableFollowsTB", "(", "MachineInstr", "*", "JTMI", ",", "MachineInstr", "*", "CPEMI", ")", "{", "MachineFunction", "::", "iterator", "MBB", "=", "JTMI", "->", "getParent", "(", ")", "->", "getIterator", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "jumpTableFollowsTB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40100, "Length": 38, "Cover_Rate": 0.5205479452054794} {"Template_token": ["", "static", "bool", "jumpTableFollowsTB", "(", "MachineInstr", "*", "JTMI", ",", "MachineInstr", "*", "CPEMI", ")", "{", "MachineFunction", "::", "iterator", "MBB", "=", "JTMI", "->", "getParent", "(", ")", "->", "getIterator", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "++", "MBB", ";", "return", "MBB", "!=", "MF", "->", "end", "(", ")", "&&", "MBB", "->", "begin", "(", ")", "!=", "MBB", "->", "end", "(", ")"], "ground_truth": ["&&", "&", "*", "MBB", "->", "begin", "(", ")", "==", "CPEMI", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "jumpTableFollowsTB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40101, "Length": 72, "Cover_Rate": 0.9863013698630136} {"Template_token": ["", "bool", "ConstantIslands", "::", "mayOptimizeThumb2Instruction", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMConstantIslandPass (2)1", "Func": "mayOptimizeThumb2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40102, "Length": 36, "Cover_Rate": 0.6101694915254238} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister"], "ground_truth": ["(", "Reg", ")", ")", "{"], "File": "ARMConstantIslandPass (2)1", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40103, "Length": 268, "Cover_Rate": 0.4281150159744409} {"Template_token": ["", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber"], "ground_truth": ["(", ")", "]", ".", "Offset", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40104, "Length": 249, "Cover_Rate": 0.3977635782747604} {"Template_token": ["", "unsigned", "Opcode", "=", "U", ".", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "Bits", "=", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}", "break", ";", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "!", "U", ".", "KnownAlignment", ")", "MaxOffs", "-=", "", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "MaxOffs", ",", "false", ",", "true", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "U", ".", "MI", ")", ";", "U", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]"], "ground_truth": [".", "Size", "-=", "", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "optimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40105, "Length": 226, "Cover_Rate": 0.7337662337662337} {"Template_token": ["", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "continue", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "CPUser", "&", "User", "=", "CPUsers", "[", "JumpTableUserIndices", "[", "JTI", "]", "]", ";", "unsigned", "DeadSize", "=", "", ";", "bool", "CanDeleteLEA", "=", "false", ";", "bool", "BaseRegKill", "=", "false", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&&", "!", "PreservedBaseReg", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstr", "*", "CPEMI", "=", "User", ".", "CPEMI", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineBasicBlock", "::", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI_JT", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "User", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "BaseRegKill", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "NewJTMI", ")", ";", "unsigned", "JTOpc", "=", "ByteOk", "?", "", ":", "", ";", "CPEMI", "->", "setDesc", "(", "TII", "->", "get", "(", "JTOpc", ")", ")", ";", "if", "(", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "{", "NewJTMI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "NewJTMI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "if", "(", "CanDeleteLEA", ")", "{", "User", ".", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40106, "Length": 360, "Cover_Rate": 0.4358353510895884} {"Template_token": ["", "if", "(", "isSimpleIndexCalc", "(", "*", "I", ",", "EntryReg", ",", "BaseReg", ")", ")", "{", "RemovableAdd", "=", "&", "*", "I", ";", "break", ";", "}", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "I", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "false", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "BaseRegKill", "=", "BaseRegKill", "||", "MO", ".", "isKill", "(", ")", ";", "CanDeleteLEA", "=", "false", ";", "}", "}", "}", "if", "(", "!", "RemovableAdd", ")", "return", "true", ";", "for", "(", "++", "I", ";", "&", "*", "I", "!=", "JumpMI", ";", "++", "I", ")", "{", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "I", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO"], "ground_truth": [".", "getReg", "(", ")", ")", "continue", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "preserveBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40107, "Length": 204, "Cover_Rate": 0.5298701298701298} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "T2JumpTables", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "="], "ground_truth": ["JT", "[", "JTI", "]", ".", "MBBs", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40108, "Length": 146, "Cover_Rate": 0.5447761194029851} {"Template_token": ["", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40109, "Length": 427, "Cover_Rate": 0.674565560821485} {"Template_token": ["", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "computeBlockSize", "(", "OrigBB"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40110, "Length": 176, "Cover_Rate": 0.6048109965635738} {"Template_token": ["", "MachineBasicBlock", "*", "OrigBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "OrigBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "OrigBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "("], "ground_truth": [")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40111, "Length": 209, "Cover_Rate": 0.718213058419244} {"Template_token": ["", "if", "(", "KnownBits", "<", "LogAlign", ")", "return", "(", "", "<<", "LogAlign", ")", "-", "(", "", "<<", "KnownBits", ")", ";", "return", ""], "ground_truth": [";"], "File": "ARMConstantIslandPass (2)1", "Func": "UnknownPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40112, "Length": 22, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "MBBI", ";", "unsigned", "MBBId", "=", "MBB", "->", "getNumber", "(", ")", ";", "assert", "(", "!", "MBBId", "||", "BBInfo", "[", "MBBId", "-", "", "]", ".", "postOffset", "(", ")", "<=", "BBInfo", "[", "MBBId", "]", ".", "Offset", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPUsers", ".", "size", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CPUser", "&", "U", "="], "ground_truth": ["CPUsers", "[", "i", "]", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40113, "Length": 91, "Cover_Rate": 0.441747572815534} {"Template_token": ["", "MachineBasicBlock", "*", "TBB", "=", "", ",", "*", "FBB", "=", "", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "prior", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "AnalyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "MF", "->", "begin", "(", ")", "&&", "!", "TII", "->", "AnalyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "removeSuccessor"], "ground_truth": ["(", "BB", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40114, "Length": 221, "Cover_Rate": 0.8700787401574803} {"Template_token": ["", "MachineFunction", "::", "iterator", "MBBI", "=", "MBB", ";", "if", "(", "llvm", "::", "next", "(", "MBBI", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "MBB", "->", "succ_begin", "(", ")", ",", "E", "=", "MBB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "("], "ground_truth": ["*", "I", "==", "NextBB", ")", "return", "true", ";"], "File": "ARMConstantIslandPass10", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40115, "Length": 78, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "bool", "BBHasFallthrough", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineFunction", "::", "iterator", "MBBI", "=", "MBB", ";", "if", "(", "llvm", "::", "next", "(", "MBBI", ")", "==", "MBB", "->", "getParent", "(", ")"], "ground_truth": ["->", "end", "(", ")", ")", "return", "false", ";"], "File": "ARMConstantIslandPass10", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40116, "Length": 38, "Cover_Rate": 0.4175824175824176} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "I", ")", ")", "BBI"], "ground_truth": [".", "Unalign", "=", "", ";"], "File": "ARMConstantIslandPass10", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40117, "Length": 74, "Cover_Rate": 0.46540880503144655} {"Template_token": ["", "BBI", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "("], "ground_truth": [")", ".", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMConstantIslandPass10", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40118, "Length": 68, "Cover_Rate": 0.4276729559748428} {"Template_token": ["", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "&=", "~", "(", "(", "", "<<", "LogAlign", ")", "-", "", ")", ";", "BaseInsertOffset", "-=", "UPad", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", ">=", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ".", "Offset", ")", "BaseInsertOffset", "=", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ".", "Offset", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "WorstCaseAlign", "(", "BaseInsertOffset", "+", "", ",", "LogAlign", ",", "KnownBits", ")", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "=", "RoundUpToAlignment", "(", "EndInsertOffset", ",", "", "<<", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", "+", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getITInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "!=", "", ")", "MI", "=", "LastIT", ";", "}", "NewMBB", "=", "splitBlockBeforeInstr", "("], "ground_truth": ["MI", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40119, "Length": 348, "Cover_Rate": 0.5028901734104047} {"Template_token": ["", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "CPEntries", ".", "push_back", "(", "CPEs", ")", ";", "++", "NumCPEs", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", "<<", "Size", "<<", "", "<<"], "ground_truth": ["Align", "<<", "'\\n'", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40120, "Length": 159, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WaterBB", "->", "getNumber", "(", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "BestGrowth", "==", "", ")", "return", "true", ";", "}", "if", "(", "IP", "==", "B", ")", "break", ";", "}", "return", "BestGrowth", "!=", "~"], "ground_truth": ["", ";"], "File": "ARMConstantIslandPass10", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40121, "Length": 95, "Cover_Rate": 0.5688622754491018} {"Template_token": ["", "ConstantIslands", "::", "CPEntry", "*", "ConstantIslands", "::", "findConstPoolEntry", "(", "unsigned", "CPI", ",", "const", "MachineInstr", "*", "CPEMI", ")", "{", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "return", "&", "CPEs", "[", "i", "]", ";", "}", "return"], "ground_truth": ["NULL", ";"], "File": "ARMConstantIslandPass10", "Func": "findConstPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40122, "Length": 76, "Cover_Rate": 0.987012987012987} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPI", "<<", ""], "ground_truth": ["<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "findInRangeCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40123, "Length": 139, "Cover_Rate": 0.48771929824561405} {"Template_token": ["", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "("], "ground_truth": ["Br", ".", "UncondBr", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40124, "Length": 395, "Cover_Rate": 0.7117117117117117} {"Template_token": ["", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass10", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40125, "Length": 313, "Cover_Rate": 0.563963963963964} {"Template_token": ["", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "Align", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "getCPELogAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40126, "Length": 43, "Cover_Rate": 0.4387755102040816} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMConstantIslandPass10", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40127, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "int", "result", "=", "findInRangeCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "{", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ","], "ground_truth": ["WaterBB", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40128, "Length": 178, "Cover_Rate": 0.3545816733067729} {"Template_token": ["", "if", "(", "I", "->", "isBranch", "(", ")", ")", "{", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "I", ")", ";", "if", "(", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false"], "ground_truth": [";"], "File": "ARMConstantIslandPass10", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40129, "Length": 260, "Cover_Rate": 0.37572254335260113} {"Template_token": ["", "unsigned", "internalKnownBits", "(", ")", "const", "{", "return", "Unalign", "?", "Unalign", ":"], "ground_truth": ["KnownBits", ";"], "File": "ARMConstantIslandPass10", "Func": "internalKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40130, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "unsigned", "internalKnownBits", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMConstantIslandPass10", "Func": "internalKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40131, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "DEBUG", "(", "{", "unsigned", "Block", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";", "dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "format", "(", "", ",", "UserOffset", ")", "<<", "", "<<", "Block", "<<", "", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";", "}"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass10", "Func": "isCPEntryInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40132, "Length": 95, "Cover_Rate": 0.6506849315068494} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CmpMI", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")"], "ground_truth": ["]", ".", "Size", "-=", "", ";"], "File": "ARMConstantIslandPass10", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40133, "Length": 382, "Cover_Rate": 0.60828025477707} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ImmBranch", "&", "Br", "=", "ImmBranches", "[", "i", "]", ";", "unsigned", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "Bits", "=", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc"], "ground_truth": ["=", "", ";"], "File": "ARMConstantIslandPass10", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40134, "Length": 294, "Cover_Rate": 0.4681528662420382} {"Template_token": ["", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "="], "ground_truth": ["PrevI", ";"], "File": "ARMConstantIslandPass10", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40135, "Length": 296, "Cover_Rate": 0.35449101796407184} {"Template_token": ["", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "OptOk", ")", "continue", ";", "for", "(", "--", "PrevI", ";", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ";", "--", "PrevI", ")", ";", "MachineInstr", "*", "LeaMI", "=", "PrevI", ";", "if", "(", "(", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "LeaMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "OptOk", "=", "false", ";", "if", "(", "!", "OptOk", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "AddrMI", "<<", "", "<<", "*", "LeaMI", ")", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "MBB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "JTOpIdx", "+", "", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "NewJTMI", ")", ";", "unsigned", "NewSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "NewJTMI"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass10", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40136, "Length": 487, "Cover_Rate": 0.5832335329341317} {"Template_token": ["", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "unsigned", "LA", "=", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")", ",", "LogAlign", ")", ";", "if", "(", "!", "LA", ")", "return"], "ground_truth": ["PO", ";"], "File": "ARMConstantIslandPass10", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40137, "Length": 30, "Cover_Rate": 0.5660377358490566} {"Template_token": ["", "if", "(", "CPEs", "[", "j", "]", ".", "RefCount", "==", "", "&&", "CPEs", "[", "j", "]", ".", "CPEMI", ")", "{", "removeDeadCPEMI", "(", "CPEs", "[", "j", "]", ".", "CPEMI", ")", ";", "CPEs", "[", "j", "]", ".", "CPEMI", "=", "NULL", ";", "MadeChange", "=", "true", ";", "}", "}", "}", "return"], "ground_truth": ["MadeChange", ";"], "File": "ARMConstantIslandPass10", "Func": "removeUnusedCPEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40138, "Length": 48, "Cover_Rate": 0.39669421487603307} {"Template_token": ["", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j"], "ground_truth": ["!=", "ee", ";", "++", "j", ")", "{"], "File": "ARMConstantIslandPass10", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40139, "Length": 101, "Cover_Rate": 0.3754646840148699} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs"], "ground_truth": ["[", "j", "]", ";"], "File": "ARMConstantIslandPass10", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40140, "Length": 139, "Cover_Rate": 0.516728624535316} {"Template_token": ["", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "MF", "->", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "isThumb2", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "if", "(", "!", "isThumb1", ")", "MF", "->", "EnsureAlignment", "(", "", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialPlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear", "(", ")", ";", "PushPopMIs", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40141, "Length": 471, "Cover_Rate": 0.7942664418212478} {"Template_token": ["", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "OrigBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "OrigBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*"], "ground_truth": ["IP", ";"], "File": "ARMConstantIslandPass10", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40142, "Length": 204, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "i", "]", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", "+", "", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", ""], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass10", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40143, "Length": 91, "Cover_Rate": 0.3939393939393939} {"Template_token": ["", "if", "(", "MBB", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "OldOffset", "=", "BBOffsets", "[", "i", "]", "-", "delta", ";", "if", "(", "(", "OldOffset", "%", "", ")", "==", "", "&&", "(", "BBOffsets", "[", "i", "]", "%", "", ")", "!=", "", ")", "{", "BBSizes", "[", "i", "]", "+=", "", ";", "delta", "+=", "", ";", "}", "else", "if", "(", "(", "OldOffset", "%", "", ")", "!=", "", "&&", "(", "BBOffsets", "[", "i", "]", "%", "", ")", "==", "", ")", "{", "BBSizes", "[", "i", "]", "-=", "", ";", "delta", "-=", "", ";", "}", "}", "MachineInstr", "*", "ThumbJTMI", "=", "prior", "(", "MBB", "->", "end", "(", ")", ")", ";", "if", "(", "ThumbJTMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "NewMIOffset", "=", "GetOffsetOf", "(", "ThumbJTMI", ")", ";", "unsigned", "OldMIOffset", "=", "NewMIOffset", "-", "delta", ";", "if", "(", "(", "OldMIOffset", "%", "", ")", "==", "", "&&", "(", "NewMIOffset", "%", "", ")", "!=", "", ")", "{", "BBSizes", "[", "i", "]", "-=", "", ";", "delta", "-=", "", ";", "}", "else", "if", "(", "(", "OldMIOffset", "%", "", ")", "!=", "", "&&", "(", "NewMIOffset", "%", "", ")", "==", "", ")", "{", "BBSizes", "[", "i", "]", "+=", "", ";", "delta", "+="], "ground_truth": ["", ";"], "File": "ARMConstantIslandPass11", "Func": "AdjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40144, "Length": 196, "Cover_Rate": 0.632258064516129} {"Template_token": ["", "if", "(", "next", "(", "MBBI", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "NextBB", "=", "next", "(", "MBBI"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass11", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40145, "Length": 29, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "DoDump", ")", "{", "DOUT", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "UserOffset", "<<", "", "<<", "CPEOffset", "<<", "", "<<"], "ground_truth": ["int", "(", "CPEOffset", "-", "UserOffset", ")", "<<", "", "<<", "*", "MI", ";"], "File": "ARMConstantIslandPass11", "Func": "CPEIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40146, "Length": 46, "Cover_Rate": 0.4380952380952381} {"Template_token": ["", "*", "NewMBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "UserMBB", ")", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "*", "NewMBB", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator"], "ground_truth": ["MI", "=", "UserMI", ";"], "File": "ARMConstantIslandPass11", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40147, "Length": 183, "Cover_Rate": 0.366} {"Template_token": ["", "if", "(", "--", "CPE", "->", "RefCount", "==", "", ")", "{", "RemoveDeadCPEMI", "(", "CPEMI", ")", ";", "CPE", "->", "CPEMI"], "ground_truth": ["=", "NULL", ";"], "File": "ARMConstantIslandPass11", "Func": "DecrementOldEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40148, "Length": 21, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">"], "ground_truth": ["CPEs", ";"], "File": "ARMConstantIslandPass11", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40149, "Length": 105, "Cover_Rate": 0.4861111111111111} {"Template_token": ["", "DOUT", "<<", "", "<<", "J", "<<", "", "<<", "BBOffsets", "[", "J", "]", "<<", ""], "ground_truth": ["<<", "BBSizes", "[", "J", "]", "<<", "", ";"], "File": "ARMConstantIslandPass11", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40150, "Length": 22, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DOUT", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "("], "ground_truth": ["Br", ".", "UncondBr", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40151, "Length": 218, "Cover_Rate": 0.40370370370370373} {"Template_token": ["", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";", "if", "(", "!", "Br", ".", "isCond", ")", "return", "FixUpUnconditionalBr", "("], "ground_truth": ["MF", ",", "Br", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "FixUpImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40152, "Length": 46, "Cover_Rate": 0.5974025974025974} {"Template_token": ["", "unsigned", "Offset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "Offset", "%", "", "!=", "", ")", "Offset", "+=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "MBB", "->", "end", "("], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "GetOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40153, "Length": 65, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "unsigned", "UserOffset", "=", "GetOffsetOf", "(", "UserMI", ")", "+", "(", "isThumb", "?", "", ":", "", ")", ";", "int", "result", "=", "LookForExistingCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "if", "(", "!", "LookForWater", "(", "U", ",", "UserOffset", ",", "&", "NewMBB", ")", ")", "{", "DOUT", "<<", "", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "&", "NewMBB", ")", ";", "}", "MachineBasicBlock", "*", "NewIsland", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "NumCPEs", "++", ";", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "=", "BBOffsets", "[", "NewMBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "BBOffsets", "[", "NewIsland", "->", "getNumber", "("], "ground_truth": [")", "]", "%", "", "!=", "", ")", "Size", "+=", "", ";"], "File": "ARMConstantIslandPass11", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40154, "Length": 244, "Cover_Rate": 0.6559139784946236} {"Template_token": ["", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "unsigned", "UserOffset", "=", "GetOffsetOf", "(", "UserMI", ")", "+", "(", "isThumb", "?", "", ":", "", ")", ";", "int", "result", "=", "LookForExistingCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "if", "(", "!", "LookForWater", "(", "U", ",", "UserOffset", ",", "&", "NewMBB", ")", ")", "{", "DOUT", "<<", "", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "&", "NewMBB", ")", ";", "}", "MachineBasicBlock", "*", "NewIsland", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass11", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40155, "Length": 147, "Cover_Rate": 0.3951612903225806} {"Template_token": ["", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "DOUT", "<<", "", ";", "return", "", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ","], "ground_truth": ["U", ".", "NegOk", ")", ")", "{"], "File": "ARMConstantIslandPass11", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40156, "Length": 140, "Cover_Rate": 0.5166051660516605} {"Template_token": ["", "return", "", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ")", ")", "{", "DOUT", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";", "return", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", "?", "", ":", "", ";", "}", "}", "return"], "ground_truth": ["", ";"], "File": "ARMConstantIslandPass11", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40157, "Length": 215, "Cover_Rate": 0.7933579335793358} {"Template_token": ["", "UserOffset", "-=", "", ";", "TotalAdj", "=", "", ";", "}", "if", "(", "isThumb", "&&", "TrialOffset", "%", "", "!=", "", ")", "{", "TrialOffset", "+=", "", ";", "TotalAdj", "+=", "", ";", "}", "if", "(", "isThumb2", "&&", "TotalAdj", "!=", "", ")", "MaxDisp", "-=", "(", "", "-", "TotalAdj", ")", ";", "if", "(", "UserOffset", "<=", "TrialOffset", ")", "{", "if", "(", "TrialOffset", "-", "UserOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "if", "(", "NegativeOK", ")", "{", "if", "(", "UserOffset", "-", "TrialOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMConstantIslandPass11", "Func": "OffsetIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40158, "Length": 85, "Cover_Rate": 0.6910569105691057} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "("], "ground_truth": [")", "]", "-=", "", ";"], "File": "ARMConstantIslandPass11", "Func": "OptimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40159, "Length": 133, "Cover_Rate": 0.5541666666666667} {"Template_token": ["", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "if", "(", "PrevI", "==", "MBB", "->", "begin", "(", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "--", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "OptOk", ")", "continue", ";", "MachineInstr", "*", "LeaMI", "=", "--", "PrevI", ";", "if", "(", "(", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "LeaMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "OptOk", "=", "false", ";", "if", "(", "!", "OptOk", ")"], "ground_truth": ["continue", ";"], "File": "ARMConstantIslandPass11", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40160, "Length": 458, "Cover_Rate": 0.6189189189189189} {"Template_token": ["", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "if", "(", "BBSizes", "[", "CPEBB", "->", "getNumber", "(", ")", "]", "!=", "", ")", "{", "Size", "+=", "BBSizes", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ";", "BBSizes", "[", "CPEBB", "->", "getNumber", "(", ")", "]", "=", "", ";", "}", "}", "AdjustBBOffsetsAfter", "(", "CPEBB", ","], "ground_truth": ["-", "Size", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "RemoveDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40161, "Length": 55, "Cover_Rate": 0.4661016949152542} {"Template_token": ["", "unsigned", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "i", "]", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "CPEs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "if", "(", "CPEs", "[", "j", "]", ".", "RefCount", "==", "", "&&", "CPEs", "[", "j", "]", ".", "CPEMI", ")", "{", "RemoveDeadCPEMI", "(", "CPEs", "[", "j"], "ground_truth": ["]", ".", "CPEMI", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "RemoveUnusedCPEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40162, "Length": 94, "Cover_Rate": 0.7768595041322314} {"Template_token": ["", "MachineBasicBlock", "*", "OrigBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "OrigBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "OrigBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "OrigBB", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "NumSplit", "++", ";", "while", "(", "!", "OrigBB", "->", "succ_empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "Succ", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "TargetInstrInfo", "::", "PHI", ")", "&&", "", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "unsigned", "NewBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber", "(", ")", ";", "unsigned", "NewBBI", "=", "NewBB", "->", "getNumber", "(", ")", ";", "BBSizes", "[", "NewBBI", "]", "=", "NewBBSize", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "OrigBBI", "]", "-="], "ground_truth": ["NewBBSize", "-", "delta", ";"], "File": "ARMConstantIslandPass11", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40163, "Length": 384, "Cover_Rate": 0.8992974238875878} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "PushPopMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40164, "Length": 92, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";", "WaterList", ".", "insert", "(", "IP"], "ground_truth": [",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "UpdateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40165, "Length": 41, "Cover_Rate": 0.40594059405940597} {"Template_token": ["", "void", "ConstantIslands", "::", "verify", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "BBOffsets", ".", "size", "(", ")", "==", "BBSizes", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BBOffsets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "assert", "(", "BBOffsets", "[", "i", "-", "", "]", "+", "BBSizes", "[", "i", "-", "", "]", "==", "BBOffsets", "[", "i", "]", ")", ";", "if", "(", "!", "isThumb", ")", "return", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MBBI", ";", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "begin", "(", ")", "->", "getOpcode", "("], "ground_truth": [")", "==", "", ")", "{"], "File": "ARMConstantIslandPass11", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40166, "Length": 133, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "CPEOffset", "<", "UserOffset", ")", "UserOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "OffsetIsInRange", "(", "UserOffset", ",", "CPEOffset", ",", "MaxDisp", ",", "U", "."], "ground_truth": ["NegOk", ",", "U", ".", "IsSoImm", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "WaterIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40167, "Length": 39, "Cover_Rate": 0.4588235294117647} {"Template_token": ["", "unsigned", "MaxDisp", "=", "U", ".", "MaxDisp", ";", "unsigned", "CPEOffset", "=", "BBOffsets", "[", "Water", "->", "getNumber", "(", ")", "]", "+", "BBSizes"], "ground_truth": ["[", "Water", "->", "getNumber", "(", ")", "]", ";"], "File": "ARMConstantIslandPass11", "Func": "WaterIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40168, "Length": 28, "Cover_Rate": 0.32941176470588235} {"Template_token": ["", "void", "ConstantIslands", "::", "doInitialPlacement", "(", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "CPEMIs", ")", "{", "MachineBasicBlock", "*", "BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "AlignConstantIslands", "?", "MaxAlign", ":", "", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "CPEntries", ".", "push_back", "(", "CPEs", ")", ";", "++", "NumCPEs", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", "<<", "Size", "<<", "", "<<", "Align", "<<", "'\\n'", ")", ";", "}", "DEBUG", "(", "BB", "->"], "ground_truth": ["dump", "(", ")", ")", ";"], "File": "ARMConstantIslandPass12", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40169, "Length": 360, "Cover_Rate": 0.9917355371900827} {"Template_token": ["", "void", "ConstantIslands", "::", "doInitialPlacement", "(", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "CPEMIs", ")", "{", "MachineBasicBlock", "*", "BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "AlignConstantIslands", "?", "MaxAlign", ":", "", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "("], "ground_truth": ["CPEMI", ")", ";"], "File": "ARMConstantIslandPass12", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40170, "Length": 267, "Cover_Rate": 0.7355371900826446} {"Template_token": ["", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "HighWaterMark"], "ground_truth": ["=", "NewIsland", ";"], "File": "ARMConstantIslandPass12", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40171, "Length": 228, "Cover_Rate": 0.46247464503042596} {"Template_token": ["", "unsigned", "internalKnownBits", "(", ")", "const", "{", "unsigned", "Bits", "=", "Unalign", "?", "Unalign", ":", "KnownBits", ";", "if", "(", "Size", "&", "(", "(", "", "<<", "Bits", ")", "-", "", ")", ")", "Bits", "=", "CountTrailingZeros_32", "(", "Size", ")", ";", "return"], "ground_truth": ["Bits", ";"], "File": "ARMConstantIslandPass12", "Func": "internalKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40172, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", "+", "", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "dumpBBs", "(", ")", ";", "DEBUG", "(", "MF", "->", "dump", "(", ")", ")", ";", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass12", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40173, "Length": 69, "Cover_Rate": 0.3382352941176471} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "BB", "->", "getNumber", "(", ")", "+", "", ",", "e", "=", "BB", "->", "getParent", "(", ")", "->", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BBOffsets", "[", "i", "]", "+=", "delta", ";", "if", "(", "!", "isThumb", ")", "continue", ";", "MachineBasicBlock", "*", "MBB", "=", "MBBI", ";", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "!", "HasInlineAsm", ")", "{", "if", "(", "MBB", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "OldOffset", "=", "BBOffsets", "[", "i", "]", "-", "delta", ";", "if", "(", "(", "OldOffset", "%", "", ")", "==", "", "&&", "(", "BBOffsets", "[", "i", "]", "%", "", ")", "!=", "", ")", "{", "BBSizes", "[", "i", "]", "+=", "", ";", "delta", "+=", "", ";", "}", "else", "if", "(", "(", "OldOffset", "%", "", ")", "!=", "", "&&", "(", "BBOffsets", "[", "i", "]", "%", "", ")", "==", "", ")", "{", "BBSizes", "[", "i", "]", "-=", "", ";", "delta", "-=", "", ";", "}", "}", "MachineInstr", "*", "ThumbJTMI", "=", "prior", "(", "MBB", "->", "end", "(", ")", ")", ";", "if", "(", "ThumbJTMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "NewMIOffset", "=", "GetOffsetOf", "(", "ThumbJTMI", ")", ";", "unsigned", "OldMIOffset", "=", "NewMIOffset", "-", "delta", ";", "if", "(", "(", "OldMIOffset", "%", "", ")", "==", "", "&&", "(", "NewMIOffset", "%", "", ")", "!=", "", ")", "{", "BBSizes", "[", "i", "]", "-=", "", ";", "delta", "-=", "", ";", "}", "else", "if", "(", "(", "OldMIOffset", "%", "", ")", "!=", "", "&&", "(", "NewMIOffset", "%", "", ")", "==", "", ")", "{", "BBSizes", "[", "i", "]", "+=", "", ";", "delta", "+=", "", ";", "}", "}", "if", "(", "delta", "==", "", ")", "return", ";", "}", "MBBI", "=", "llvm", "::", "next"], "ground_truth": ["(", "MBBI", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "AdjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40174, "Length": 282, "Cover_Rate": 0.889589905362776} {"Template_token": ["", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "GetOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "{", "if", "(", "BrOffset", "-", "DestOffset", "<=", "MaxDisp", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass14", "Func": "BBIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40175, "Length": 88, "Cover_Rate": 0.624113475177305} {"Template_token": ["", "unsigned", "PCAdj", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBOffsets", "[", "DestBB", "->", "getNumber", "(", ")", "]", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "GetOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<="], "ground_truth": ["DestOffset", ")", "{"], "File": "ARMConstantIslandPass14", "Func": "BBIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40176, "Length": 94, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "DoDump", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "UserOffset", "<<", "", "<<", "CPEOffset", "<<"], "ground_truth": ["", "<<", "int", "(", "CPEOffset", "-", "UserOffset", ")", "<<", "", "<<", "*", "MI", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "CPEIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40177, "Length": 51, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "EndInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "}", "EndInsertOffset", "+=", "CPUsers", "[", "CPUIndex", "]", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "MI", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "llvm", "::", "getITInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "!=", "", ")", "MI", "=", "LastIT", ";", "}", "NewMBB", "=", "SplitBlockBeforeInstr", "(", "MI", ")"], "ground_truth": [";"], "File": "ARMConstantIslandPass14", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40178, "Length": 300, "Cover_Rate": 0.5272407732864675} {"Template_token": ["", "assert", "(", "CPE", "&&", "", ")", ";", "if", "(", "--", "CPE", "->", "RefCount", "==", "", ")", "{", "RemoveDeadCPEMI", "(", "CPEMI"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass14", "Func": "DecrementOldEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40179, "Length": 22, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "assert", "(", "CPE", "&&", "", ")", ";", "if", "(", "--", "CPE", "->", "RefCount", "==", "", ")", "{", "RemoveDeadCPEMI", "(", "CPEMI", ")", ";", "CPE", "->", "CPEMI", "=", "NULL", ";", "--"], "ground_truth": ["NumCPEs", ";"], "File": "ARMConstantIslandPass14", "Func": "DecrementOldEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40180, "Length": 31, "Cover_Rate": 0.49206349206349204} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass14", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40181, "Length": 115, "Cover_Rate": 0.5251141552511416} {"Template_token": ["", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "CPEntries", ".", "push_back", "(", "CPEs", ")", ";", "++", "NumCPEs"], "ground_truth": [";"], "File": "ARMConstantIslandPass14", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40182, "Length": 102, "Cover_Rate": 0.4657534246575342} {"Template_token": ["", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "J", "<<", "", "<<", "BBOffsets", "[", "J"], "ground_truth": ["]", "<<", "", "<<", "BBSizes", "[", "J", "]", "<<", "", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40183, "Length": 27, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBOffsets", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "J", "<<", "", "<<", "BBOffsets", "[", "J", "]", "<<"], "ground_truth": ["", "<<", "BBSizes", "[", "J", "]", "<<", "", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40184, "Length": 50, "Cover_Rate": 0.847457627118644} {"Template_token": ["", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->"], "ground_truth": ["back", "(", ")", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40185, "Length": 356, "Cover_Rate": 0.644927536231884} {"Template_token": ["", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ","], "ground_truth": ["-", "delta", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40186, "Length": 213, "Cover_Rate": 0.3858695652173913} {"Template_token": ["", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "", ")", ";", "HasFarJump", "=", "true", ";", "++", "NumUBrFixed"], "ground_truth": [";"], "File": "ARMConstantIslandPass14", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40187, "Length": 49, "Cover_Rate": 0.44954128440366975} {"Template_token": ["", "unsigned", "ConstantIslands", "::", "GetOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "Offset", "%", "", "!=", "", "||", "HasInlineAsm", ")", ")", "Offset", "+=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin"], "ground_truth": ["(", ")", ";", ";", "++", "I", ")", "{"], "File": "ARMConstantIslandPass14", "Func": "GetOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40188, "Length": 77, "Cover_Rate": 0.6754385964912281} {"Template_token": ["", "int", "result", "=", "LookForExistingCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "LookForWater", "(", "U", ",", "UserOffset", ",", "IP", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "{", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", "."], "ground_truth": ["CPEMI", ",", "ID", ",", "", ")", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40189, "Length": 301, "Cover_Rate": 0.5744274809160306} {"Template_token": ["", "void", "ConstantIslands", "::", "JumpTableFunctionScan", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";"], "ground_truth": ["++", "MBBI", ")", "{"], "File": "ARMConstantIslandPass14", "Func": "JumpTableFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40190, "Length": 39, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs"], "ground_truth": ["[", "i", "]", ".", "CPI", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40191, "Length": 160, "Cover_Rate": 0.5693950177935944} {"Template_token": ["", "unsigned", "WBBId", "=", "WaterBB", "->", "getNumber", "(", ")", ";", "if", "(", "isThumb", "&&", "(", "BBOffsets", "[", "WBBId", "]", "+", "BBSizes", "[", "WBBId", "]", ")", "%", "", "!=", "", ")", "{", "if", "(", "!", "FoundWaterThatWouldPad", ")", "{", "FoundWaterThatWouldPad", "=", "true", ";", "IPThatWouldPad", "=", "IP", ";", "}", "}", "else", "{", "WaterIter", "=", "IP", ";", "return", "true", ";", "}", "}", "if", "(", "IP", "==", "B", ")", "break", ";", "}", "if", "(", "FoundWaterThatWouldPad", ")", "{", "WaterIter", "=", "IPThatWouldPad", ";", "return", "true"], "ground_truth": [";"], "File": "ARMConstantIslandPass14", "Func": "LookForWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40192, "Length": 78, "Cover_Rate": 0.4148936170212766} {"Template_token": ["", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "OptOk", ")", "continue", ";", "for", "(", "--", "PrevI", ";", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ";", "--", "PrevI", ")", ";", "MachineInstr", "*", "LeaMI", "=", "PrevI", ";", "if", "(", "(", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "LeaMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "OptOk", "=", "false", ";", "if", "(", "!", "OptOk", ")", "continue", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "MBB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "JTOpIdx", "+", "", ")", ".", "getImm", "(", ")", ")", ";", "unsigned", "NewSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "NewJTMI", ")", ";", "unsigned", "OrigSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "AddrMI", ")", ";", "OrigSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "LeaMI", ")", ";", "OrigSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "AddrMI", "->", "eraseFromParent", "(", ")", ";", "LeaMI", "->", "eraseFromParent", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "int", "delta", "=", "OrigSize", "-", "NewSize", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "delta", ")", ";", "++", "NumTBs", ";", "MadeChange", "="], "ground_truth": ["true", ";"], "File": "ARMConstantIslandPass14", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40193, "Length": 482, "Cover_Rate": 0.6062893081761006} {"Template_token": ["", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{", "OptOk", "="], "ground_truth": ["false", ";"], "File": "ARMConstantIslandPass14", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40194, "Length": 404, "Cover_Rate": 0.5081761006289308} {"Template_token": ["", "if", "(", "MJTI", "==", "", ")", "return", "false", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "T2JumpTables", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size"], "ground_truth": ["(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{"], "File": "ARMConstantIslandPass14", "Func": "ReorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40195, "Length": 178, "Cover_Rate": 0.6544117647058824} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "int", "DTNumber", "=", "MBB", "->", "getNumber", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass14", "Func": "ReorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40196, "Length": 148, "Cover_Rate": 0.5441176470588235} {"Template_token": ["", "MachineConstantPool", "&", "MCP", "=", "*", "MF", ".", "getConstantPool", "(", ")", ";", "TII", "=", "(", "const", "InstrInfo", "*", ")", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "STI", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "HasInlineAsm", "=", "false", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "isThumb2", "&&", "AdjustJumpTableBlocks", ")", "{", "JumpTableFunctionScan", "(", "MF", ")", ";", "MadeChange", "|=", "ReorderThumb2JumpTables", "(", "MF", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "}", "if", "(", "!", "isThumb1", ")", "MF", ".", "EnsureAlignment", "(", "", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", ".", "isEmpty", "(", ")", ")", "{", "DoInitialPlacement", "(", "MF", ",", "CPEMIs", ")", ";", "if", "(", "isThumb1", ")", "MF", ".", "EnsureAlignment", "(", "", ")", ";", "}", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "InitialFunctionScan", "(", "MF", ",", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "RemoveUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "HandleConstantPoolUser", "(", "MF", ",", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">"], "ground_truth": ["", ")", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40197, "Length": 281, "Cover_Rate": 0.5008912655971479} {"Template_token": ["", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";", "WaterList", ".", "insert", "(", "IP", ",", "NewBB"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass14", "Func": "UpdateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40198, "Length": 33, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "NewBB", "->", "getParent", "(", ")", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "("], "ground_truth": [")", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "UpdateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40199, "Length": 73, "Cover_Rate": 0.7849462365591398} {"Template_token": ["", "void", "ConstantIslands", "::", "verify", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "BBOffsets", ".", "size", "(", ")", "==", "BBSizes", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BBOffsets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "assert", "(", "BBOffsets", "[", "i", "-", "", "]", "+", "BBSizes", "[", "i", "-", "", "]", "==", "BBOffsets", "[", "i", "]", ")", ";", "if", "(", "!", "isThumb", ")", "return", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "*", "MBB", "="], "ground_truth": ["MBBI", ";"], "File": "ARMConstantIslandPass14", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40200, "Length": 111, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "MachineFunction", "::", "iterator", "OldNext", "=", "std", "::", "next", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "analyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "&", "MF", "->", "front", "(", ")", "&&", "!", "TII", "->", "analyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", "BB", ")", ";", "BB", "->", "updateTerminator", "(", "OldNext", "!=", "MF", "->", "end", "(", ")", "?", "&", "*", "OldNext", ":", "nullptr", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMaskPair", ":", "BB", "->", "liveins", "(", ")", ")", "NewBB", "->", "addLiveIn", "(", "RegMaskPair", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "replaceSuccessor", "(", "BB", ","], "ground_truth": ["NewBB", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40201, "Length": 255, "Cover_Rate": 0.7611940298507462} {"Template_token": ["", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "if", "(", "!", "PrevCanFallthough", ")", "{", "Changed", "=", "true", ";", "MBB", ".", "setAlignment", "(", "Alignment", ")", ";", "}", "PrevCanFallthough", "=", "MBB", ".", "canFallThrough", "(", ")", ";", "if", "(", "STI", "->", "hasLOB", "(", ")", ")", "{", "for", "(", "const", "auto", "&", "MI", ":", "reverse", "(", "MBB", ".", "terminators", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "MBB", ".", "getNextNode", "(", ")", ")", "continue", ";", "if", "(", "isLoopStart", "(", "MI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "PrevCanFallthough", "=", "true"], "ground_truth": [";"], "File": "ARMConstantIslandPass15", "Func": "AlignBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40202, "Length": 119, "Cover_Rate": 0.54337899543379} {"Template_token": ["", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "Align", ".", "value", "(", ")", ";", "EndInsertOffset", "-=", "Align", ".", "value", "(", ")", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "&", "*", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "Register", "PredReg", ";", "", "CC", "=", "getITInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "!=", "", ")", "MI", "=", "LastIT", ";", "}", "if", "(", "STI", "->", "isTargetWindows", "(", ")", "&&", "isThumb", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", "&", "", ")", "==", "", ")", "{", "--", "MI", ";", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", "&", "", ")", "==", "", ")", ";", "}", "Register", "PredReg", ";", "assert", "(", "!", "isThumb", "||", "getITInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", ";", "NewMBB", "=", "splitBlockBeforeInstr", "(", "&"], "ground_truth": ["*", "MI", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40203, "Length": 327, "Cover_Rate": 0.36495535714285715} {"Template_token": ["", "BB", "->", "setAlignment", "(", "MaxAlign", ")", ";", "Align", "FuncAlign", "=", "MaxAlign", ";", "if", "(", "MaxAlign", "==", "", ")", "FuncAlign", "=", "Align", "(", "", ")", ";", "MF", "->", "ensureAlignment", "(", "FuncAlign", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxLogAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "MF", "->", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "CPs", "[", "i", "]", ".", "getSizeInBytes", "(", "TD", ")", ";", "Align", "Alignment", "=", "CPs", "[", "i", "]", ".", "getAlign", "(", ")", ";", "assert", "(", "isAligned", "(", "Alignment", ",", "Size", ")", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2", "(", "Alignment"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass15", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40204, "Length": 148, "Cover_Rate": 0.4327485380116959} {"Template_token": ["", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "JTI", ")", ")", ";", "JumpTableEntryIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "JTI", ",", "CPEntries", ".", "size", "(", ")"], "ground_truth": ["-", "", ")", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40205, "Length": 198, "Cover_Rate": 0.4771084337349398} {"Template_token": ["", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "JTI", ")", ")", ";", "JumpTableEntryIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "JTI", ",", "CPEntries", ".", "size", "(", ")", "-", "", ")", ")", ";", "if", "(", "!", "LastCorrectlyNumberedBB", ")", "LastCorrectlyNumberedBB", "="], "ground_truth": ["&", "MBB", ";"], "File": "ARMConstantIslandPass15", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40206, "Length": 229, "Cover_Rate": 0.5518072289156627} {"Template_token": ["", "LLVM_DEBUG", "(", "{", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBInfo", ".", "size", "(", ")", ";"], "ground_truth": ["J", "!=", "E", ";", "++", "J", ")", "{"], "File": "ARMConstantIslandPass15", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40207, "Length": 36, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "bool", "ConstantIslands", "::", "findAvailableWater", "(", "CPUser", "&", "U", ",", "unsigned", "UserOffset", ",", "water_iterator", "&", "WaterIter", ",", "bool", "CloserWater", ")", "{", "if", "(", "WaterList", ".", "empty", "(", ")", ")", "return", "false", ";", "unsigned", "BestGrowth", "=", "~", "", ";", "MachineBasicBlock", "*", "UserBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "const", "Align", "CPEAlign", "=", "getCPEAlign", "(", "U", ".", "CPEMI", ")", ";", "unsigned", "MinNoSplitDisp", "=", "BBInfo", "[", "UserBB", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPEAlign", ")", ";", "if", "(", "CloserWater", "&&", "MinNoSplitDisp", ">", "U", ".", "getMaxDisp", "(", ")", "/", "", ")", "return", "false", ";", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "WaterBB", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "CloserWater", "&&", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "return", "true", ";", "if", "(", "!", "CloserWater", "&&", "BestGrowth", "==", "", ")", "return", "true", ";", "}", "if", "(", "IP", "==", "B", ")", "break", ";", "}", "return", "BestGrowth", "!=", "~"], "ground_truth": ["", ";"], "File": "ARMConstantIslandPass15", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40208, "Length": 268, "Cover_Rate": 0.9962825278810409} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DestBB", ")", ";", "std", "::", "next", "(", "MBB", "->", "getIterator", "(", ")", ")", "->", "removeSuccessor", "(", "DestBB", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "NextBB", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB"], "ground_truth": [")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40209, "Length": 372, "Cover_Rate": 0.6607460035523979} {"Template_token": ["", "if", "(", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";", "if", "(", "!", "Br", ".", "isCond", ")", "return", "fixupUnconditionalBr", "(", "Br", ")", ";", "return", "fixupConditionalBr", "(", "Br"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass15", "Func": "fixupImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40210, "Length": 37, "Cover_Rate": 0.5211267605633803} {"Template_token": ["", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumUBrFixed", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<"], "ground_truth": ["*", "MI", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40211, "Length": 69, "Cover_Rate": 0.5433070866141733} {"Template_token": ["", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "MBB"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass15", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40212, "Length": 42, "Cover_Rate": 0.33070866141732286} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "("], "ground_truth": ["AU", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40213, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "", ")", ";", "return", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]"], "ground_truth": [".", "getAlign", "(", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "getCPEAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40214, "Length": 47, "Cover_Rate": 0.3533834586466165} {"Template_token": ["", "return", "isThumb1", "?", "Align", "(", "", ")", ":", "Align", "(", "", ")", ";", "case", "", ":", "return", "isThumb1", "?", "Align", "(", "", ")", ":", "Align", "(", "", ")", ";", "case", "", ":", "return", "Align", "(", "", ")", ";", "case"], "ground_truth": ["", ":"], "File": "ARMConstantIslandPass15", "Func": "getCPEAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40215, "Length": 41, "Cover_Rate": 0.3082706766917293} {"Template_token": ["", "unsigned", "ConstantIslands", "::", "getUserOffset", "(", "CPUser", "&", "U", ")", "const", "{", "unsigned", "UserOffset", "=", "BBUtils", "->", "getOffsetOf", "(", "U", ".", "MI", ")", ";", "SmallVectorImpl", "<", "BasicBlockInfo", ">", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "U", ".", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ";", "unsigned", "KnownBits", "=", "BBI", ".", "internalKnownBits"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "getUserOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40216, "Length": 65, "Cover_Rate": 0.6372549019607843} {"Template_token": ["", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ",", "CloserWater", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "Align", "Alignment", "=", "isThumb", "?", "Align", "(", "", ")", ":", "Align", "(", "", ")", ";", "if", "(", "NewMBB", "->", "getAlignment", "(", ")", "<", "Alignment", ")", "NewMBB", "->", "setAlignment", "(", "Alignment", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "="], "ground_truth": ["NewIsland", ";"], "File": "ARMConstantIslandPass15", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40217, "Length": 202, "Cover_Rate": 0.4089068825910931} {"Template_token": ["", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "{", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "unsigned", "CPI", "=", "I", ".", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "assert", "(", "CPI", "<", "CPEMIs", ".", "size", "(", ")", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "const", "Align", "CPEAlign", "=", "getCPEAlign", "(", "CPEMI", ")", ";", "const", "unsigned", "LogCPEAlign", "=", "Log2", "(", "CPEAlign", ")", ";", "if", "(", "LogCPEAlign", ">=", "", ")", "Scale", "=", "", ";", "else", "Scale", "=", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMConstantIslandPass15", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40218, "Length": 377, "Cover_Rate": 0.4553140096618358} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";", "dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "format", "(", "", ",", "UserOffset", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";", "}"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass15", "Func": "isCPEntryInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40219, "Length": 87, "Cover_Rate": 0.5612903225806452} {"Template_token": ["", "const", "unsigned", "CPEOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPEAlign", ")", ";", "unsigned", "NextBlockOffset", ";", "Align", "NextBlockAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "NextBlockAlignment", "=", "NextBlock", "->", "getAlignment", "(", ")", ";", "}", "unsigned", "Size", "=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPEEnd", "=", "CPEOffset", "+", "Size", ";", "if", "(", "CPEEnd", ">", "NextBlockOffset", ")", "{", "Growth", "=", "CPEEnd", "-", "NextBlockOffset", ";", "Growth", "+=", "offsetToAlignment", "(", "CPEEnd", ",", "NextBlockAlignment", ")", ";", "if", "(", "CPEOffset", "<", "UserOffset", ")", "UserOffset", "+=", "Growth", "+", "UnknownPadding", "(", "MF", "->", "getAlignment", "(", ")"], "ground_truth": [",", "Log2", "(", "CPEAlign", ")", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40220, "Length": 156, "Cover_Rate": 0.7255813953488373} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "++", "MBB", ";", "return", "MBB", "!=", "MF", "->", "end", "(", ")", "&&", "!", "MBB", "->", "empty", "(", ")", "&&", "&", "*", "MBB", "->"], "ground_truth": ["begin", "(", ")", "==", "CPEMI", ";"], "File": "ARMConstantIslandPass15", "Func": "jumpTableFollowsTB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40221, "Length": 39, "Cover_Rate": 0.5735294117647058} {"Template_token": ["", "MachineFunction", "::", "iterator", "MBB", "=", "JTMI", "->", "getParent", "(", ")", "->", "getIterator", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "++", "MBB"], "ground_truth": [";"], "File": "ARMConstantIslandPass15", "Func": "jumpTableFollowsTB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40222, "Length": 28, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "struct", "ImmCompare", "{", "MachineInstr", "*", "MI", "=", "nullptr", ";", "unsigned", "NewOpc", "=", "", ";", "}", ";", "auto", "FindCmpForCBZ", "=", "[", "this", "]", "(", "ImmBranch", "&", "Br", ",", "ImmCompare", "&", "ImmCmp", ",", "MachineBasicBlock", "*", "DestBB", ")", "{", "ImmCmp", ".", "MI", "=", "nullptr", ";", "ImmCmp", ".", "NewOpc", "=", "", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "return", "false", ";", "Register", "PredReg", ";", "unsigned", "NewOpc", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "return", "false", ";", "unsigned", "BrOffset", "=", "BBUtils", "->", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", ">=", "DestOffset", "||", "(", "DestOffset", "-", "BrOffset", ")", ">", "", ")", "return", "false", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "CmpMI", "=", "findCMPToFoldIntoCBZ", "(", "Br", ".", "MI", ",", "TRI", ")", ";", "if", "(", "!", "CmpMI", "||", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "ImmCmp", ".", "MI", "=", "CmpMI", ";", "ImmCmp", ".", "NewOpc", "=", "NewOpc", ";", "return", "true", ";", "}", ";", "auto", "TryConvertToLE", "=", "[", "this", "]", "(", "ImmBranch", "&", "Br", ",", "ImmCompare", "&", "Cmp", ")", "{", "if", "(", "Br", ".", "MI", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "STI", "->", "hasLOB", "(", ")", "||", "STI", "->", "hasMinSize", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "MBB", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "DestBB", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "", ")", ")", "return", "false", ";", "if", "(", "!", "DT", "->", "dominates", "(", "DestBB", ",", "MBB", ")", ")", "return", "false", ";", "Cmp", ".", "NewOpc", "=", "Cmp", ".", "NewOpc", "==", "", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Br", ".", "MI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI"], "ground_truth": ["=", "MIB", ";"], "File": "ARMConstantIslandPass15", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40223, "Length": 423, "Cover_Rate": 0.3740053050397878} {"Template_token": ["", "struct", "ImmCompare", "{", "MachineInstr", "*", "MI", "=", "nullptr", ";", "unsigned", "NewOpc", "=", "", ";", "}", ";", "auto", "FindCmpForCBZ", "=", "[", "this", "]", "(", "ImmBranch", "&", "Br", ",", "ImmCompare", "&", "ImmCmp", ",", "MachineBasicBlock", "*", "DestBB", ")", "{", "ImmCmp", ".", "MI", "=", "nullptr", ";", "ImmCmp", ".", "NewOpc", "=", "", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "return", "false", ";", "Register", "PredReg", ";", "unsigned", "NewOpc", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "return", "false", ";", "unsigned", "BrOffset", "=", "BBUtils", "->", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", ">=", "DestOffset", "||", "(", "DestOffset", "-", "BrOffset", ")", ">", "", ")", "return", "false", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "CmpMI", "=", "findCMPToFoldIntoCBZ", "(", "Br", ".", "MI", ",", "TRI", ")", ";", "if", "(", "!", "CmpMI", "||", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "ImmCmp", ".", "MI", "=", "CmpMI", ";", "ImmCmp", ".", "NewOpc", "=", "NewOpc", ";", "return", "true", ";", "}", ";", "auto", "TryConvertToLE", "=", "[", "this", "]", "(", "ImmBranch", "&", "Br", ",", "ImmCompare", "&", "Cmp", ")", "{", "if", "(", "Br", ".", "MI", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "STI", "->", "hasLOB", "(", ")", "||", "STI", "->", "hasMinSize", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "MBB", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "DestBB", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "", ")", ")", "return", "false", ";", "if", "(", "!", "DT", "->", "dominates", "(", "DestBB", ",", "MBB", ")", ")", "return", "false", ";", "Cmp", ".", "NewOpc", "=", "Cmp", ".", "NewOpc", "==", "", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Br", ".", "MI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "MIB", ";", "++", "NumLEInserted", ";", "return", "true", ";", "}", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "ImmBranch", "&", "Br", ":", "reverse", "(", "ImmBranches", ")", ")", "{", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "ExitBB", "=", "&", "MBB", "->", "back", "(", ")", "==", "Br", ".", "MI", "?", "MBB", "->", "getFallThrough", "(", ")", ":", "MBB", "->", "back", "(", ")", ".", "getOperand", "(", "", ")"], "ground_truth": [".", "getMBB", "(", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40224, "Length": 503, "Cover_Rate": 0.4447391688770999} {"Template_token": ["", "}", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}", "break", ";", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "!", "U", ".", "KnownAlignment", ")", "MaxOffs", "-=", "", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "MaxOffs", ",", "false", ",", "true", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "U", ".", "MI", ")", ";", "U", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "-", "", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++"], "ground_truth": ["NumT2CPShrunk", ";"], "File": "ARMConstantIslandPass15", "Func": "optimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40225, "Length": 164, "Cover_Rate": 0.5559322033898305} {"Template_token": ["", "Register", "EntryReg", "=", "JumpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "LEAMI", ")", ";", "for", "(", "++", "I", ";", "&", "*", "I", "!=", "JumpMI", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", "&&", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "EntryReg", ")", "RemovableAdd", "=", "&", "*", "I", ";", "}", "if", "(", "!", "RemovableAdd", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "J", "(", "RemovableAdd", ")", ";", "for", "(", "++", "J", ";", "&", "*", "J", "!=", "JumpMI", ";", "++", "J", ")", "{", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "J", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "J", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "EntryReg", ")", "return", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")"], "ground_truth": ["==", "EntryReg", ")", "return", ";"], "File": "ARMConstantIslandPass15", "Func": "RemoveDeadAddBetweenLEAAndJT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40226, "Length": 186, "Cover_Rate": 0.788135593220339} {"Template_token": ["", "}", "if", "(", "!", "RemovableAdd", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "J", "(", "RemovableAdd", ")", ";", "for", "(", "++", "J", ";", "&", "*", "J", "!=", "JumpMI", ";", "++", "J", ")", "{", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "J", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "J", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||"], "ground_truth": ["!", "MO", ".", "getReg", "(", ")", ")", "continue", ";"], "File": "ARMConstantIslandPass15", "Func": "RemoveDeadAddBetweenLEAAndJT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40227, "Length": 84, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "JTBBs", ")", "{", "int", "DTNumber", "=", "MBB", "->", "getNumber", "(", ")", ";", "if", "(", "DTNumber", "<", "JTNumber", ")", "{", "MachineBasicBlock", "*", "NewBB", "=", "adjustJTTargetBlockForward", "(", "MBB", ",", "MI", "->", "getParent", "(", ")", ")", ";", "if", "(", "NewBB", ")", "MJTI", "->", "ReplaceMBBInJumpTable", "(", "JTI", ",", "MBB"], "ground_truth": [",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40228, "Length": 86, "Cover_Rate": 0.35537190082644626} {"Template_token": ["", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "for", "(", "MCPhysReg", "L", ":", "LRs", ")", "if", "(", "!", "MRI", ".", "isReserved", "(", "L", ")", ")", "NewBB", "->", "addLiveIn", "(", "L", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBUtils", "->", "insert", "(", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "llvm", "::", "lower_bound", "(", "WaterList", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::"], "ground_truth": ["next", "(", "IP", ")", ",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40229, "Length": 206, "Cover_Rate": 0.5493333333333333} {"Template_token": ["", "void", "ConstantIslands", "::", "updateForInsertedWaterBlock", "(", "MachineBasicBlock", "*", "NewBB", ")", "{", "NewBB", "->", "getParent", "(", ")", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBUtils", "->", "insert", "(", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "llvm", "::", "lower_bound", "(", "WaterList", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";", "WaterList", ".", "insert", "(", "IP"], "ground_truth": [",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "updateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40230, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "NewBB", "->", "getParent", "(", ")", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBUtils", "->", "insert", "(", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "llvm", "::", "lower_bound", "(", "WaterList", ",", "NewBB", ",", "CompareMBBNumbers"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass15", "Func": "updateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40231, "Length": 40, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UserMBB", "->", "getNumber", "(", ")", "<<", "format", "(", "", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "&", "*", "++", "UserMBB", "->", "getIterator", "(", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "computeBlockSize", "(", "MF", ",", "UserMBB", ",", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ")", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++"], "ground_truth": ["MI", ";"], "File": "ARMConstantIslandPass16", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40232, "Length": 343, "Cover_Rate": 0.4872159090909091} {"Template_token": ["", "unsigned", "Delta", "=", "isThumb1", "?", "", ":", "", ";", "unsigned", "CPEOffset", "=", "UserBBI", ".", "postOffset", "(", "CPELogAlign", ")", "+", "Delta", ";", "if", "(", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UserMBB", "->", "getNumber", "(", ")", "<<", "format", "(", "", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "&", "*", "++", "UserMBB", "->", "getIterator", "(", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "computeBlockSize", "(", "MF", ",", "UserMBB", ",", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ")", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "["], "ground_truth": ["CPUIndex", "]", ";"], "File": "ARMConstantIslandPass16", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40233, "Length": 477, "Cover_Rate": 0.6775568181818182} {"Template_token": ["", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "JTI", ")", ")", ";", "JumpTableEntryIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "JTI", ",", "CPEntries", ".", "size", "(", ")", "-", "", ")", ")", ";", "if", "(", "!", "LastCorrectlyNumberedBB", ")", "LastCorrectlyNumberedBB", "=", "&", "MBB", ";", "}", "if", "(", "LastCorrectlyNumberedBB", ")", "MF", "->", "RenumberBlocks", "("], "ground_truth": ["LastCorrectlyNumberedBB", ")", ";"], "File": "ARMConstantIslandPass16", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40234, "Length": 234, "Cover_Rate": 0.6157894736842106} {"Template_token": ["", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "JTI", ")", ")", ";", "JumpTableEntryIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "JTI", ",", "CPEntries", ".", "size", "(", ")", "-", "", ")", ")", ";", "if", "(", "!", "LastCorrectlyNumberedBB", ")", "LastCorrectlyNumberedBB", "=", "&", "MBB", ";", "}", "if", "(", "LastCorrectlyNumberedBB", ")", "MF", "->", "RenumberBlocks"], "ground_truth": ["(", "LastCorrectlyNumberedBB", ")", ";"], "File": "ARMConstantIslandPass16", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40235, "Length": 125, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "", "<<", "unsigned", "(", "BBI"], "ground_truth": [".", "PostAlign", ")", "<<", "format", "(", "", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "File": "ARMConstantIslandPass16", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40236, "Length": 54, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "unsigned", "MinNoSplitDisp", "=", "BBInfo", "[", "UserBB", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "if", "(", "CloserWater", "&&", "MinNoSplitDisp", ">", "U", ".", "getMaxDisp", "(", ")", "/", "", ")", "return", "false", ";", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->"], "ground_truth": ["getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{"], "File": "ARMConstantIslandPass16", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40237, "Length": 129, "Cover_Rate": 0.5098814229249012} {"Template_token": ["", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", ""], "ground_truth": [";"], "File": "ARMConstantIslandPass16", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40238, "Length": 273, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "Scale", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "isLowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "}", "break", ";", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "!", "U", ".", "KnownAlignment", ")", "MaxOffs", "-=", "", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "MaxOffs", ",", "false", ",", "true"], "ground_truth": [")", ")", "{"], "File": "ARMConstantIslandPass16", "Func": "optimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40239, "Length": 108, "Cover_Rate": 0.36486486486486486} {"Template_token": ["", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "isPositionIndependentOrROPI", "=", "STI", "->", "getTargetLowering", "(", ")", "->", "isPositionIndependent", "(", ")", "||", "STI", "->", "isROPI", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "MF", "->", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40240, "Length": 308, "Cover_Rate": 0.43937232524964337} {"Template_token": ["", "}", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI"], "ground_truth": [",", "ID", ",", "", ")", ")", ";"], "File": "ARMConstantIslandPass17", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40241, "Length": 194, "Cover_Rate": 0.3702290076335878} {"Template_token": ["", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "=", "BBOffsets", "[", "NewMBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "(", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "%", "", "!=", "", "||", "HasInlineAsm", ")", ")", "Size", "+=", "", ";", "BBSizes", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "+=", "Size", ";", "AdjustBBOffsetsAfter", "(", "NewIsland", ",", "Size", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";", "break", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "ID", "<<", "", "<<", "CPI", "<<", "'\\t'", "<<", "*", "UserMI", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMConstantIslandPass17", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40242, "Length": 198, "Cover_Rate": 0.37786259541984735} {"Template_token": ["", "bool", "ConstantIslands", "::", "OptimizeThumb2Branches", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ImmBranch", "&", "Br", "=", "ImmBranches", "[", "i", "]", ";", "unsigned", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "Bits", "=", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-"], "ground_truth": ["", ";"], "File": "ARMConstantIslandPass17", "Func": "OptimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40243, "Length": 328, "Cover_Rate": 0.5774647887323944} {"Template_token": ["", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "{", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBOffsets", "[", "DestBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "", ")", ";", "++", "NumCBZ", ";", "MadeChange", "="], "ground_truth": ["true", ";"], "File": "ARMConstantIslandPass17", "Func": "OptimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40244, "Length": 447, "Cover_Rate": 0.7869718309859155} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ";", "if", "(", "MJTI", "==", "", ")", "return", "false", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "T2JumpTables", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", ""], "ground_truth": [")", ".", "getReg", "(", ")", ";"], "File": "ARMConstantIslandPass17", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40245, "Length": 355, "Cover_Rate": 0.44654088050314467} {"Template_token": ["", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "HandleConstantPoolUser", "(", "MF", ",", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "llvm_unreachable", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "FixUpImmediateBr", "(", "MF", ",", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "llvm_unreachable", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "OptimizeThumb2Instructions", "(", "MF", ")", ";", "verify", "(", "MF", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "UndoLRSpillRestore", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBSizes", ".", "clear", "(", ")", ";", "BBOffsets", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass17", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40246, "Length": 217, "Cover_Rate": 0.44834710743801653} {"Template_token": ["", "static", "bool", "BBIsJumpedOver", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "if", "(", "MBB", "->", "pred_size", "(", ")", "!=", "", "||", "MBB", "->", "succ_size", "(", ")", "!=", "", ")", "return", "false", ";", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "MachineInstr", "*", "PredMI", "=", "&", "Pred", "->", "back", "(", ")", ";", "if", "(", "PredMI", "->", "getOpcode", "(", ")", "==", "", "||", "PredMI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "PredMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "Succ", ";", "return", "false"], "ground_truth": [";"], "File": "ARMConstantIslandPass18", "Func": "BBIsJumpedOver", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40247, "Length": 98, "Cover_Rate": 0.9514563106796117} {"Template_token": ["", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "CPUsers", ".", "size", "(", ")", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "CPUsers", "[", "CPUIndex", "]", ".", "MaxDisp", ",", "!", "isThumb", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb", "?", "", ":", "", ")", ";", "EndInsertOffset", "-=", "(", "isThumb", "?", ""], "ground_truth": [":", "", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40248, "Length": 179, "Cover_Rate": 0.37763713080168776} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "Fn", ".", "CreateMachineBasicBlock", "(", ")", ";", "Fn", ".", "push_back", "(", "BB", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "Fn", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "const", "TargetData", "&", "TD", "=", "*", "Fn", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "CPEntries", ".", "push_back", "(", "CPEs", ")", ";", "NumCPEs", "++", ";", "DOUT", "<<", "", "<<", "i", "<<", "", "<<"], "ground_truth": ["i", "<<", "", ";"], "File": "ARMConstantIslandPass18", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40249, "Length": 192, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DOUT", "<<", "", "<<", "*", "BMI", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DOUT", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBSizes", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->"], "ground_truth": ["back", "(", ")", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40250, "Length": 370, "Cover_Rate": 0.6851851851851852} {"Template_token": ["", "MachineBasicBlock", "*", "NextBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DOUT", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBSizes", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "delta", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMConstantIslandPass18", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40251, "Length": 233, "Cover_Rate": 0.43148148148148147} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";", "if", "(", "!", "Br", ".", "isCond", ")", "return", "FixUpUnconditionalBr", "(", "Fn", ",", "Br", ")", ";", "return", "FixUpConditionalBr", "(", "Fn", ","], "ground_truth": ["Br", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "FixUpImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40252, "Length": 62, "Cover_Rate": 0.8051948051948052} {"Template_token": ["", "bool", "ConstantIslands", "::", "FixUpImmediateBr", "(", "MachineFunction", "&", "Fn", ",", "ImmBranch", "&", "Br", ")", "{", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";", "if", "(", "!", "Br", ".", "isCond", ")", "return", "FixUpUnconditionalBr", "(", "Fn", ",", "Br", ")", ";", "return", "FixUpConditionalBr", "(", "Fn", ","], "ground_truth": ["Br", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "FixUpImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40253, "Length": 76, "Cover_Rate": 0.987012987012987} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "assert", "(", "isThumb", "&&", "", ")", ";", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "", ")", ";", "HasFarJump", "=", "true", ";", "NumUBrFixed", "++", ";", "DOUT", "<<", "", "<<"], "ground_truth": ["*", "MI", ";"], "File": "ARMConstantIslandPass18", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40254, "Length": 81, "Cover_Rate": 0.801980198019802} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "assert", "(", "isThumb", "&&", "", ")", ";", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "", ")", ";", "HasFarJump", "=", "true", ";", "NumUBrFixed", "++", ";", "DOUT", "<<", "", "<<", "*", "MI", ";", "return", "true"], "ground_truth": [";"], "File": "ARMConstantIslandPass18", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40255, "Length": 84, "Cover_Rate": 0.8316831683168316} {"Template_token": ["", "static", "inline", "unsigned", "getUnconditionalBrDisp", "(", "int", "Opc", ")", "{", "return", "(", "Opc", "==", "", ")", "?", "(", "(", "", "<<", "", ")", "-", "", ")", "*"], "ground_truth": ["", ":", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";"], "File": "ARMConstantIslandPass18", "Func": "getUnconditionalBrDisp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40256, "Length": 40, "Cover_Rate": 0.9302325581395349} {"Template_token": ["", "MachineInstr", "*", "UserMI", "=", "U", ".", "MI", ";", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "unsigned", "UserOffset", "=", "GetOffsetOf", "(", "UserMI", ")", "+", "(", "isThumb", "?", "", ":", "", ")", ";", "if", "(", "UserMI", "->", "getOpcode", "(", ")", "==", "", ")", "UserOffset", "+=", "", ";", "int", "result", "=", "LookForExistingCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "if", "(", "!", "LookForWater", "(", "U", ",", "UserOffset", ",", "&", "NewMBB", ")", ")", "{", "DOUT", "<<", "", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "&", "NewMBB", ")", ";", "}", "MachineBasicBlock", "*", "NewIsland", "=", "Fn", ".", "CreateMachineBasicBlock", "(", ")", ";", "Fn", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "NumCPEs", "++", ";", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "=", "BBOffsets", "[", "NewMBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "%", "", "!=", "", ")", "Size", "+=", "", ";", "BBSizes", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "+=", "Size", ";", "AdjustBBOffsetsAfter", "(", "NewIsland", ",", "Size", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";", "break", ";", "}", "DOUT", "<<", "", "<<", "ID", "<<", "", "<<", "CPI", "<<", "", "<<", "*", "UserMI", ";", "return", "true"], "ground_truth": [";"], "File": "ARMConstantIslandPass18", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40257, "Length": 361, "Cover_Rate": 0.9304123711340206} {"Template_token": ["", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "I", ")", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "TSFlags", "=", "I", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "switch", "(", "TSFlags", "&", "", ")", "{", "default", ":", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Bits", "=", "", ";", "break", ";", "}", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMConstantIslandPass18", "Func": "InitialFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40258, "Length": 213, "Cover_Rate": 0.310948905109489} {"Template_token": ["", "AFI", "->", "setAlign", "(", "", ")", ";", "if", "(", "(", "Offset", "+", "MBBSize", ")", "%", "", "!=", "", ")", "MBBSize", "+=", "", ";", "continue", ";", "default", ":", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "I", ")", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "TSFlags", "=", "I", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "switch", "(", "TSFlags", "&", "", ")", "{", "default", ":", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Bits", "=", "", ";", "break", ";", "}", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "CPUsers", ".", "push_back", "(", "CPUser", "(", "I", ",", "CPEMI"], "ground_truth": [",", "MaxOffs", ")", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "InitialFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40259, "Length": 389, "Cover_Rate": 0.5678832116788322} {"Template_token": ["", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ",", "false", ")", ")", "{", "DOUT", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";", "return", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMConstantIslandPass18", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40260, "Length": 190, "Cover_Rate": 0.7169811320754716} {"Template_token": ["", "if", "(", "WaterIsInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ")", ")", "{", "if", "(", "isThumb", "&&", "(", "BBOffsets", "[", "WaterBB", "->", "getNumber", "(", ")", "]", "+", "BBSizes", "[", "WaterBB", "->", "getNumber", "(", ")", "]", ")", "%", "", "!=", "", ")", "{", "if", "(", "!", "WaterBBThatWouldPad", ")", "{", "WaterBBThatWouldPad", "=", "WaterBB", ";", "IPThatWouldPad", "=", "IP", ";", "}", "}", "else", "{", "*", "NewMBB", "=", "AcceptWater", "(", "WaterBB", ",", "IP"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass18", "Func": "LookForWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40261, "Length": 69, "Cover_Rate": 0.3520408163265306} {"Template_token": ["", "if", "(", "isThumb", "&&", "UserOffset", "%", "", "!=", "", ")", "UserOffset", "-=", "", ";", "if", "(", "isThumb", "&&", "TrialOffset", "%", "", "!=", "", ")", "TrialOffset", "+=", "", ";", "if", "(", "UserOffset", "<=", "TrialOffset", ")", "{", "if", "(", "TrialOffset", "-", "UserOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "if", "(", "NegativeOK"], "ground_truth": [")", "{"], "File": "ARMConstantIslandPass18", "Func": "OffsetIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40262, "Length": 53, "Cover_Rate": 0.6091954022988506} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "HasFarJump", "=", "false", ";", "Fn", ".", "RenumberBlocks", "(", ")", ";", "AFI", "->", "setAlign", "(", "isThumb", "?", "", ":", "", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", ".", "isEmpty", "(", ")", ")", "{", "DoInitialPlacement", "(", "Fn", ",", "CPEMIs", ")", ";", "if", "(", "isThumb", ")", "AFI", "->", "setAlign", "(", "", ")", ";", "}", "AFI", "->", "initConstPoolEntryUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "InitialFunctionScan", "(", "Fn", ",", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "RemoveUnusedCPEntries", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "while", "(", "true", ")", "{", "bool", "Change", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Change", "|=", "HandleConstantPoolUser", "(", "Fn", ",", "i", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Change", "|=", "FixUpImmediateBr", "(", "Fn", ",", "ImmBranches", "[", "i", "]", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "Change", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "verify", "(", "Fn", ")", ";", "if", "(", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", "&&", "isThumb", ")", "MadeChange", "|=", "UndoLRSpillRestore", "(", ")", ";", "BBSizes", ".", "clear", "(", ")", ";", "BBOffsets", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40263, "Length": 266, "Cover_Rate": 0.8444444444444444} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Change", "|=", "HandleConstantPoolUser", "(", "Fn", ",", "i", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Change", "|=", "FixUpImmediateBr", "(", "Fn", ",", "ImmBranches", "[", "i", "]", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "Change", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "verify", "(", "Fn", ")", ";", "if", "(", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", "&&", "isThumb", ")", "MadeChange", "|=", "UndoLRSpillRestore", "(", ")", ";", "BBSizes", ".", "clear", "(", ")", ";", "BBOffsets", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "ARMConstantIslandPass18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40264, "Length": 127, "Cover_Rate": 0.4031746031746032} {"Template_token": ["", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "isThumb", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "NumSplit", "++", ";", "while", "(", "!", "OrigBB", "->", "succ_empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "Succ", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "TargetInstrInfo", "::", "PHI", ")", "&&", "", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "unsigned", "NewBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "="], "ground_truth": ["NewBB", "->", "end", "(", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40265, "Length": 259, "Cover_Rate": 0.6256038647342995} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "PushPopMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40266, "Length": 91, "Cover_Rate": 0.7583333333333333} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "}", "return"], "ground_truth": ["MadeChange", ";"], "File": "ARMConstantIslandPass18", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40267, "Length": 69, "Cover_Rate": 0.575} {"Template_token": ["", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "assert", "(", "(", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", "%", "", "==", "", "&&", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "%", "", "==", "", ")", "||", "(", "BBOffsets"], "ground_truth": ["[", "MBB", "->", "getNumber", "(", ")", "]", "%", "", "!=", "", "&&", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "%", "", "!=", "", ")", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40268, "Length": 80, "Cover_Rate": 0.41237113402061853} {"Template_token": ["", "assert", "(", "BBOffsets", ".", "size", "(", ")", "==", "BBSizes", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BBOffsets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "assert", "(", "BBOffsets", "[", "i", "-", "", "]", "+", "BBSizes", "[", "i", "-", "", "]", "==", "BBOffsets", "[", "i", "]", ")", ";", "if", "(", "isThumb", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++"], "ground_truth": ["MBBI", ")", "{"], "File": "ARMConstantIslandPass18", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40269, "Length": 93, "Cover_Rate": 0.4793814432989691} {"Template_token": ["", "MachineFunction", "::", "iterator", "I", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "Water", ")", ")", ";", "unsigned", "CPEOffset", "=", "BBOffsets", "[", "Water", "->", "getNumber", "(", ")", "]", "+", "BBSizes", "[", "Water", "->", "getNumber", "(", ")", "]", ";", "if", "(", "CPEOffset", "<", "UserOffset", ")", "UserOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "OffsetIsInRange", "(", "UserOffset", ",", "CPEOffset", ",", "MaxDisp", ",", "!", "isThumb"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass18", "Func": "WaterIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40270, "Length": 70, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "bool", "B", "=", "TII", "->", "AnalyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "MF", "->", "begin", "(", ")", "&&", "!", "TII", "->", "AnalyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMConstantIslandPass19", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40271, "Length": 125, "Cover_Rate": 0.48828125} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "MBB", "->", "succ_begin", "(", ")", ",", "E", "=", "MBB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++"], "ground_truth": ["I", ")", "if", "(", "*", "I", "==", "NextBB", ")", "return", "true", ";"], "File": "ARMConstantIslandPass19", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40272, "Length": 38, "Cover_Rate": 0.4175824175824176} {"Template_token": ["", "MachineFunction", "::", "iterator", "MBBI", "=", "MBB", ";", "if", "(", "std", "::", "next", "(", "MBBI", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "end", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMConstantIslandPass19", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40273, "Length": 29, "Cover_Rate": 0.31868131868131866} {"Template_token": ["", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "WaterBB", "->", "getNumber", "(", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "BestGrowth", "==", "", ")", "return", "true", ";", "}", "if", "(", "IP", "==", "B", ")", "break", ";", "}", "return", "BestGrowth", "!=", "~", ""], "ground_truth": [";"], "File": "ARMConstantIslandPass19", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40274, "Length": 105, "Cover_Rate": 0.621301775147929} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CC", "=", "", "(", "CC", ")", ";", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", ""], "ground_truth": ["<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";"], "File": "ARMConstantIslandPass19", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40275, "Length": 316, "Cover_Rate": 0.5673249551166966} {"Template_token": ["", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "std", "::", "prev", "(", "MachineFunction", "::", "iterator", "(", "NewIsland", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")"], "ground_truth": [".", "setIndex", "(", "ID", ")", ";"], "File": "ARMConstantIslandPass19", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40276, "Length": 197, "Cover_Rate": 0.397979797979798} {"Template_token": ["", "MachineBasicBlock", "*", "OrigBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "OrigBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "OrigBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "computeBlockSize", "(", "OrigBB", ")", ";", "computeBlockSize", "(", "NewBB", ")", ";", "adjustBBOffsetsAfter", "(", "OrigBB"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass19", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40277, "Length": 266, "Cover_Rate": 0.9204152249134948} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")"], "ground_truth": [",", "OrigBB", ",", "CompareMBBNumbers", ")", ";"], "File": "ARMConstantIslandPass19", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40278, "Length": 142, "Cover_Rate": 0.4913494809688581} {"Template_token": ["", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "computeBlockSize", "(", "MF", ",", "UserMBB", ",", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ")", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset"], "ground_truth": [")", ")", ";"], "File": "ARMConstantIslandPass23", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40279, "Length": 236, "Cover_Rate": 0.3300699300699301} {"Template_token": ["", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++", "NumCPEs", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", "<<", "Size", "<<", "", "<<", "Align"], "ground_truth": ["<<", "'\\n'", ")", ";"], "File": "ARMConstantIslandPass23", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40280, "Length": 156, "Cover_Rate": 0.46987951807228917} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")"], "ground_truth": ["<<", "", "<<", "unsigned", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "(", "", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "File": "ARMConstantIslandPass23", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40281, "Length": 64, "Cover_Rate": 0.6464646464646465} {"Template_token": ["", "MachineBasicBlock", "*", "UserBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "unsigned", "MinNoSplitDisp", "=", "BBInfo", "[", "UserBB", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "if", "(", "CloserWater", "&&", "MinNoSplitDisp", ">", "U", ".", "getMaxDisp", "(", ")", "/", "", ")", "return", "false", ";", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "WaterBB", ")", "<<", "", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "CloserWater", "&&", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "return", "true", ";", "if", "(", "!", "CloserWater", "&&", "BestGrowth", "==", "", ")", "return", "true", ";", "}", "if", "(", "IP", "==", "B"], "ground_truth": [")", "break", ";"], "File": "ARMConstantIslandPass23", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40282, "Length": 208, "Cover_Rate": 0.8221343873517787} {"Template_token": ["", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DestBB", ")", ";", "std", "::", "next", "(", "MBB", "->", "getIterator", "(", ")", ")", "->", "removeSuccessor", "(", "DestBB", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "NextBB", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMConstantIslandPass23", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40283, "Length": 304, "Cover_Rate": 0.5305410122164049} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "PushPopMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add"], "ground_truth": ["(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMConstantIslandPass24", "Func": "undoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40284, "Length": 111, "Cover_Rate": 0.7928571428571428} {"Template_token": ["", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "analyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "&", "MF", "->", "front", "(", ")", "&&", "!", "TII", "->", "analyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->"], "ground_truth": ["getIterator", "(", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40285, "Length": 124, "Cover_Rate": 0.40129449838187703} {"Template_token": ["", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMaskPair", ":", "BB", "->", "liveins", "(", ")", ")", "NewBB", "->", "addLiveIn", "(", "RegMaskPair", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass25", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40286, "Length": 108, "Cover_Rate": 0.34951456310679613} {"Template_token": ["", "MF", "->", "push_back", "(", "BB", ")", ";", "const", "Align", "MaxAlign", "=", "MCP", "->", "getConstantPoolAlign", "(", ")", ";", "const", "unsigned", "MaxLogAlign", "=", "Log2", "(", "MaxAlign", ")", ";", "BB", "->", "setAlignment", "(", "MaxAlign", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxLogAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "MF", "->", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "Align", "Alignment", "=", "CPs", "[", "i", "]", ".", "getAlign", "(", ")", ";", "assert", "(", "isAligned", "(", "Alignment", ",", "Size", ")", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2", "(", "Alignment", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxLogAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i"], "ground_truth": [")", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40287, "Length": 265, "Cover_Rate": 0.7981927710843374} {"Template_token": ["", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "int", "result", "=", "findInRangeCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ",", "CloserWater", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "Align", "Alignment", "=", "isThumb", "?", "Align", "(", "", ")", ":", "Align", "(", "", ")", ";", "if", "(", "NewMBB", "->", "getAlignment", "(", ")", "<", "Alignment", ")", "NewMBB", "->", "setAlignment", "(", "Alignment", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "add", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPEAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "NewIsland", ",", "Size", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "*", "--", "NewIsland", "->", "getIterator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "("], "ground_truth": ["ID", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40288, "Length": 427, "Cover_Rate": 0.830739299610895} {"Template_token": ["", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "Align", "Alignment", "=", "isThumb", "?", "Align", "(", "", ")", ":", "Align", "(", "", ")", ";", "if", "(", "NewMBB", "->", "getAlignment", "(", ")", "<", "Alignment", ")", "NewMBB", "->", "setAlignment", "(", "Alignment", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "add", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPEAlign", "("], "ground_truth": ["U", ".", "CPEMI", ")", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40289, "Length": 210, "Cover_Rate": 0.4085603112840467} {"Template_token": ["", "unsigned", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "if", "(", "I", ".", "isBranch", "(", ")", ")", "{", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMConstantIslandPass25", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40290, "Length": 384, "Cover_Rate": 0.5099601593625498} {"Template_token": ["", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "if", "(", "!", "BBHasFallthrough", "(", "&", "MBB", ")", ")", "WaterList", ".", "push_back", "(", "&", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "I", ":", "MBB", ")", "{", "if", "(", "I", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "unsigned", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "if", "(", "I", ".", "isBranch", "(", ")", ")", "{", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "="], "ground_truth": ["", ";"], "File": "ARMConstantIslandPass25", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40291, "Length": 335, "Cover_Rate": 0.4448871181938911} {"Template_token": ["", "Br", ".", "MI", "=", "MIB", ";", "++", "NumLEInserted", ";", "return", "true", ";", "}", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "ImmBranch", "&", "Br", ":", "reverse", "(", "ImmBranches", ")", ")", "{", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "ExitBB", "=", "&", "MBB", "->", "back", "(", ")", "==", "Br", ".", "MI", "?", "MBB", "->", "getFallThrough", "(", ")", ":", "MBB", "->", "back", "(", ")", ".", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "ImmCompare", "Cmp", ";", "if", "(", "FindCmpForCBZ", "(", "Br", ",", "Cmp", ",", "ExitBB", ")", "&&", "TryConvertToLE", "(", "Br", ",", "Cmp", ")", ")", "{", "DestBB", "=", "ExitBB", ";", "MadeChange", "=", "true", ";", "}", "else", "{", "FindCmpForCBZ", "(", "Br", ",", "Cmp", ",", "DestBB", ")", ";", "MadeChange", "|=", "TryShrinkBranch", "(", "Br", ")", ";", "}", "unsigned", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode", "!=", "", "&&", "Opcode", "!=", "", ")", "||", "!", "Cmp", ".", "NewOpc", ")", "continue", ";", "Register", "Reg", "=", "Cmp", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "KillMI", "=", "Br", ".", "MI", ";", "bool", "RegKilled", "=", "false", ";", "do", "{", "--", "KillMI", ";", "if", "(", "KillMI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "{", "KillMI", "->", "clearRegisterKills", "(", "Reg", ",", "TRI", ")", ";", "RegKilled", "=", "true", ";", "break", ";", "}", "}", "while", "(", "KillMI", "!=", "Cmp", ".", "MI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Cmp", ".", "MI", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "Br", ".", "MI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Cmp", ".", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegKilled", ")", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "Cmp", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "if", "(", "Br", ".", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "-", "", ")", ";", "}", "else", "if", "(", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "MachineInstr", "*", "LastMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "-", "LastMI", "->", "getDesc", "(", ")", ".", "getSize", "(", ")", ")", ";", "LastMI", "->", "eraseFromParent", "(", ")", ";", "}", "BBUtils", "->", "adjustBBOffsetsAfter", "("], "ground_truth": ["MBB", ")", ";"], "File": "ARMConstantIslandPass25", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40292, "Length": 444, "Cover_Rate": 0.3967828418230563} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBUtils", "->", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "JumpTableEntryIndices", ".", "clear", "(", ")", ";", "JumpTableUserIndices", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40293, "Length": 345, "Cover_Rate": 0.4921540656205421} {"Template_token": ["", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "assert", "(", "std", "::", "is_sorted", "(", "MF", "->", "begin", "(", ")", ",", "MF", "->", "end", "(", ")", ",", "[", "&", "BBInfo", "]", "(", "const", "MachineBasicBlock", "&", "LHS", ",", "const", "MachineBasicBlock", "&", "RHS", ")", "{", "return", "BBInfo", "[", "LHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", "<", "BBInfo", "[", "RHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "}", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPUsers", ".", "size", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "i", "]", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp"], "ground_truth": ["(", ")", "+", "", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{"], "File": "ARMConstantIslandPass25", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40294, "Length": 162, "Cover_Rate": 0.7714285714285715} {"Template_token": ["", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "std", "::", "vector", "<", "CPEntry"], "ground_truth": [">", "CPEs", ";"], "File": "ARMConstantIslandPass26", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40295, "Length": 147, "Cover_Rate": 0.4049586776859504} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "AlignConstantIslands", "?", "MaxAlign", ":", "", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "TargetData", "&", "TD", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass26", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40296, "Length": 251, "Cover_Rate": 0.6914600550964187} {"Template_token": ["", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "CPUsers", ".", "push_back", "(", "CPUser", "(", "I", ",", "CPEMI", ",", "MaxOffs", ",", "NegOk", ",", "IsSoImm", ")", ")", ";", "CPEntry", "*", "CPE", "=", "findConstPoolEntry", "(", "CPI", ",", "CPEMI", ")", ";", "assert", "(", "CPE", "&&", "", ")", ";", "CPE", "->", "RefCount", "++", ";", "break", ";", "}", "}", "if", "(", "isThumb", "&&", "!", "MBB", ".", "empty", "(", ")", "&&", "MBB", ".", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&"], "ground_truth": ["(", "(", "Offset", "%", "", ")", "!=", "", "||", "HasInlineAsm", ")", ")", "MBBSize", "+=", "", ";"], "File": "ARMConstantIslandPass27", "Func": "InitialFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40297, "Length": 307, "Cover_Rate": 0.3633136094674556} {"Template_token": ["", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "AnalyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "MF", "->", "begin", "(", ")", "&&", "!", "TII", "->", "AnalyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "removeSuccessor", "("], "ground_truth": ["BB", ")", ";"], "File": "ARMConstantIslandPass28", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40298, "Length": 223, "Cover_Rate": 0.87109375} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UserMBB", "->", "getNumber", "(", ")", "<<", "format", "(", "", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "UserMBB", ")", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Delta", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand"], "ground_truth": ["(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMConstantIslandPass28", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40299, "Length": 318, "Cover_Rate": 0.4847560975609756} {"Template_token": ["", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++", "NumCPEs"], "ground_truth": [";"], "File": "ARMConstantIslandPass28", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40300, "Length": 260, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "int", "ConstantIslands", "::", "findInRangeCPEntry", "(", "CPUser", "&", "U", ",", "unsigned", "UserOffset", ")", "{", "MachineInstr", "*", "UserMI", "=", "U", ".", "MI", ";", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "["], "ground_truth": ["CPI", "]", ";"], "File": "ARMConstantIslandPass28", "Func": "findInRangeCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40301, "Length": 94, "Cover_Rate": 0.3298245614035088} {"Template_token": ["", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true"], "ground_truth": [";"], "File": "ARMConstantIslandPass28", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40302, "Length": 301, "Cover_Rate": 0.3609112709832134} {"Template_token": ["", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "int", "DTNumber", "=", "MBB", "->", "getNumber", "(", ")", ";", "if", "(", "DTNumber", "<", "JTNumber", ")", "{", "MachineBasicBlock", "*", "NewBB", "=", "adjustJTTargetBlockForward", "(", "MBB"], "ground_truth": [",", "MI", "->", "getParent", "(", ")", ")", ";"], "File": "ARMConstantIslandPass28", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40303, "Length": 150, "Cover_Rate": 0.5597014925373134} {"Template_token": ["", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "int", "DTNumber", "=", "MBB", "->", "getNumber", "(", ")", ";", "if", "(", "DTNumber", "<", "JTNumber", ")", "{", "MachineBasicBlock", "*", "NewBB", "=", "adjustJTTargetBlockForward", "(", "MBB", ",", "MI", "->", "getParent", "(", ")", ")", ";", "if", "(", "NewBB", ")", "MJTI", "->", "ReplaceMBBInJumpTable", "(", "JTI", ",", "JTBBs", "[", "j", "]", ",", "NewBB", ")", ";", "MadeChange", "=", "true"], "ground_truth": [";"], "File": "ARMConstantIslandPass28", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40304, "Length": 116, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass28", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40305, "Length": 332, "Cover_Rate": 0.5561139028475712} {"Template_token": ["", "bool", "IdxRegKill", "=", "true", ";", "if", "(", "isThumb2", ")", "{", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&&", "!", "PreservedBaseReg", ")", "continue", ";", "}", "else", "{", "unsigned", "BaseReg", "=", "User", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "User", ".", "MI", "->", "getIterator", "(", ")", "==", "User", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Shift", "=", "User", ".", "MI", "->", "getPrevNode", "(", ")", ";", "if", "(", "Shift", "->", "getOpcode", "(", ")", "!=", "", "||", "Shift", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", "||", "!", "Shift", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "IdxReg", "=", "Shift", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "ShiftedIdxReg", "=", "Shift", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "IdxReg", "&&", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "continue", ";", "MachineInstr", "*", "Load", "=", "User", ".", "MI", "->", "getNextNode", "(", ")", ";", "if", "(", "Load", "->", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", "||", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "ShiftedIdxReg", "||", "!", "Load", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "registerDefinedBetween", "(", "BaseReg", ",", "Load", "->", "getNextNode", "(", ")", ",", "MBB", "->", "end", "(", ")", ",", "TRI", ")", ")", "continue", ";", "if", "(", "isPositionIndependent_ROPI_PIP", ")", "{", "MachineInstr", "*", "Add", "=", "Load", "->", "getNextNode", "(", ")", ";", "if", "(", "Add", "->", "getOpcode", "(", ")", "!=", "", "||", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", "||", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "||", "!", "Add", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "if", "(", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "registerDefinedBetween", "(", "IdxReg", ",", "Add", "->", "getNextNode", "(", ")", ",", "MI", ",", "TRI", ")", ")", "continue", ";", "Add", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "", ";", "}", "else", "{", "if", "(", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", "->", "getOperand", "(", ""], "ground_truth": [")", ".", "getReg", "(", ")", ")", "continue", ";"], "File": "ARMConstantIslandPass2", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40306, "Length": 465, "Cover_Rate": 0.3563218390804598} {"Template_token": ["", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "CPEntry", "&", "CPE", ":", "CPEs", ")", "if", "(", "CPE", ".", "CPEMI", "==", "CPEMI", ")", "return", "&", "CPE", ";", "return", "nullptr"], "ground_truth": [";"], "File": "ARMConstantIslandPass33", "Func": "findConstPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40307, "Length": 37, "Cover_Rate": 0.6727272727272727} {"Template_token": ["", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPE", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPE", ".", "CPI", "<<", "", ")", ";", "U", ".", "CPEMI", "=", "CPE", ".", "CPEMI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "UserMI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "MO", ".", "setIndex", "(", "CPE", ".", "CPI", ")", ";", "break", ";", "}", "CPE", "."], "ground_truth": ["RefCount", "++", ";"], "File": "ARMConstantIslandPass33", "Func": "findInRangeCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40308, "Length": 89, "Cover_Rate": 0.39732142857142855} {"Template_token": ["", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "NewBB", ".", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "const", "MachineJumpTableInfo", "&", "MJTI", "=", "*", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "MachineJumpTableEntry", "&", "JTE", "=", "MJTI", ".", "getJumpTables", "(", ")", "[", "JTI", "]", ";", "for", "(", "const", "MachineBasicBlock", "*", "MBB", ":", "JTE", ".", "MBBs", ")", "{", "if", "(", "MBB", "!=", "&", "OldBB", ")", "continue", ";", "--", "BlockJumpTableRefCount", "[", "MBB", "]", ";", "++", "BlockJumpTableRefCount", "[", "&", "NewBB"], "ground_truth": ["]", ";"], "File": "ARMConstantIslandPass33", "Func": "fixupBTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40309, "Length": 89, "Cover_Rate": 0.47593582887700536} {"Template_token": ["", "void", "ConstantIslands", "::", "fixupBTI", "(", "unsigned", "JTI", ",", "MachineBasicBlock", "&", "OldBB", ",", "MachineBasicBlock", "&", "NewBB", ")", "{", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "NewBB", ".", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "const", "MachineJumpTableInfo", "&", "MJTI", "=", "*", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "MachineJumpTableEntry", "&", "JTE", "=", "MJTI", ".", "getJumpTables", "(", ")", "[", "JTI", "]", ";", "for", "(", "const", "MachineBasicBlock", "*", "MBB", ":", "JTE", ".", "MBBs", ")", "{", "if", "(", "MBB", "!=", "&", "OldBB", ")", "continue", ";", "--", "BlockJumpTableRefCount", "["], "ground_truth": ["MBB", "]", ";"], "File": "ARMConstantIslandPass33", "Func": "fixupBTI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40310, "Length": 99, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "return", "MBB", ".", "isEHPad", "(", ")", "||", "MBB", ".", "hasAddressTaken", "(", ")", "||", "&"], "ground_truth": ["MBB", "==", "&", "MBB", ".", "getParent", "(", ")", "->", "front", "(", ")", ";"], "File": "ARMConstantIslandPass33", "Func": "isAlwaysIndirectTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40311, "Length": 27, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "return", "MBB", ".", "isEHPad", "(", ")", "||", "MBB", ".", "hasAddressTaken", "(", ")", "||", "&", "MBB", "==", "&", "MBB", ".", "getParent", "(", ")"], "ground_truth": ["->", "front", "(", ")", ";"], "File": "ARMConstantIslandPass33", "Func": "isAlwaysIndirectTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40312, "Length": 27, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "for", "(", "CPEntry", "&", "CPE", ":", "CPEs", ")", "{", "if", "(", "CPE", ".", "RefCount", "==", "", "&&", "CPE", "."], "ground_truth": ["CPEMI", ")", "{"], "File": "ARMConstantIslandPass33", "Func": "removeUnusedCPEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40313, "Length": 22, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":"], "ground_truth": ["JTBBs", ")", "{"], "File": "ARMConstantIslandPass33", "Func": "reorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40314, "Length": 87, "Cover_Rate": 0.35655737704918034} {"Template_token": ["", "if", "(", "!", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "branchTargetEnforcement", "(", ")", ")", "return", ";", "if", "(", "const", "MachineJumpTableInfo", "*", "JTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ")", "for", "(", "const", "MachineJumpTableEntry", "&", "JTE", ":", "JTI", "->", "getJumpTables", "(", ")", ")", "for", "(", "const", "MachineBasicBlock", "*", "MBB", ":", "JTE", ".", "MBBs", ")", "{", "if", "(", "isAlwaysIndirectTarget", "(", "*", "MBB", ")", ")", "BlockJumpTableRefCount", "[", "MBB", "]", "=", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "else", "++", "BlockJumpTableRefCount", "["], "ground_truth": ["MBB", "]", ";"], "File": "ARMConstantIslandPass33", "Func": "scanFunctionJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40315, "Length": 87, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "for", "(", "CPUser", "&", "U", ":", "CPUsers", ")", "{", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", "+", "", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", ")", ";"], "File": "ARMConstantIslandPass33", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40316, "Length": 56, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "&", "*", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "="], "ground_truth": ["", ";"], "File": "ARMConstantIslandPass34", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40317, "Length": 221, "Cover_Rate": 0.31392045454545453} {"Template_token": ["", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", ""], "ground_truth": ["<<", "LogAlign", ";"], "File": "ARMConstantIslandPass34", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40318, "Length": 282, "Cover_Rate": 0.4005681818181818} {"Template_token": ["", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "="], "ground_truth": ["true", ";"], "File": "ARMConstantIslandPass35", "Func": "undoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40319, "Length": 95, "Cover_Rate": 0.5080213903743316} {"Template_token": ["", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getITInstrPredicate", "("], "ground_truth": ["MI", ",", "PredReg", ")", ";"], "File": "ARMConstantIslandPass36", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40320, "Length": 363, "Cover_Rate": 0.5283842794759825} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "OptOk", ")", "continue", ";", "for", "(", "--", "PrevI", ";", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ";", "--", "PrevI", ")", ";", "MachineInstr", "*", "LeaMI", "=", "PrevI", ";", "if", "(", "(", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", "&&", "LeaMI", "->", "getOpcode", "(", ")", "!=", "", ")", "||", "LeaMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "OptOk", "=", "false", ";", "if", "(", "!", "OptOk", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "AddrMI", "<<", "", "<<", "*", "LeaMI", ")", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineBasicBlock", "::", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI_JT", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "JTOpIdx", "+", "", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "NewJTMI", ")", ";", "unsigned", "NewSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "NewJTMI", ")", ";", "unsigned", "OrigSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "AddrMI", ")", ";", "OrigSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "LeaMI", ")", ";", "OrigSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "AddrMI", "->", "eraseFromParent", "(", ")"], "ground_truth": [";"], "File": "ARMConstantIslandPass36", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40321, "Length": 402, "Cover_Rate": 0.476303317535545} {"Template_token": ["", "bool", "MadeChange", "=", "false", ";", "if", "(", "isThumb2", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "if", "(", "!", "isThumb1", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialPlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "ARMConstantIslandPass36", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40322, "Length": 425, "Cover_Rate": 0.7264957264957265} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass38", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40323, "Length": 226, "Cover_Rate": 0.37666666666666665} {"Template_token": ["", "STI", "=", "&", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "isPositionIndependentOrROPI", "=", "STI", "->", "getTargetLowering", "(", ")", "->", "isPositionIndependent", "(", ")", "||", "STI", "->", "isROPI", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "if", "(", "STI", "->", "hardenSlsRetBr", "(", ")", ")", "GenerateTBB", "=", "false", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "MadeChange", "|=", "AlignBlocks", "(", "MF", ",", "STI", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass39", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40324, "Length": 340, "Cover_Rate": 0.4702627939142462} {"Template_token": ["", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBUtils", "->", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "ARMConstantIslandPass39", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40325, "Length": 246, "Cover_Rate": 0.34024896265560167} {"Template_token": ["", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "replaceSuccessor", "(", "BB", ",", "NewBB"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass3", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40326, "Length": 98, "Cover_Rate": 0.3798449612403101} {"Template_token": ["", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "std", "::", "next", "(", "MBBI", ")", ";", "if", "(", "std", "::", "find", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ",", "NextBB", ")", "==", "MBB", "->", "succ_end", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMConstantIslandPass3", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40327, "Length": 43, "Cover_Rate": 0.3412698412698413} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass3", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40328, "Length": 238, "Cover_Rate": 0.4311594202898551} {"Template_token": ["", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ",", "CloserWater", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID"], "ground_truth": [")", ".", "addOperand", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";"], "File": "ARMConstantIslandPass3", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40329, "Length": 220, "Cover_Rate": 0.4480651731160896} {"Template_token": ["", "default", ":", "continue", ";", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMConstantIslandPass3", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40330, "Length": 298, "Cover_Rate": 0.4238975817923186} {"Template_token": ["", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CmpMI", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI"], "ground_truth": ["=", "NewBR", ";"], "File": "ARMConstantIslandPass3", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40331, "Length": 219, "Cover_Rate": 0.3487261146496815} {"Template_token": ["", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CmpMI", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br"], "ground_truth": [".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "ARMConstantIslandPass3", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40332, "Length": 199, "Cover_Rate": 0.31687898089171973} {"Template_token": ["", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "continue", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "CPUser", "&", "User", "=", "CPUsers", "[", "JumpTableUserIndices", "[", "JTI", "]", "]", ";", "unsigned", "DeadSize", "=", "", ";", "bool", "CanDeleteLEA", "=", "false", ";", "bool", "BaseRegKill", "=", "false", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&&", "!", "PreservedBaseReg", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstr", "*", "CPEMI", "=", "User", ".", "CPEMI", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineBasicBlock", "::", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI_JT", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "User", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "BaseRegKill", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "NewJTMI", ")", ";", "unsigned", "JTOpc", "=", "ByteOk", "?", "", ":", "", ";", "CPEMI", "->", "setDesc", "(", "TII", "->", "get", "(", "JTOpc", ")", ")", ";", "if", "(", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "{", "NewJTMI", "->", "getOperand", "(", "", ")", ".", "setReg"], "ground_truth": ["(", "", ")", ";"], "File": "ARMConstantIslandPass3", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40333, "Length": 376, "Cover_Rate": 0.45410628019323673} {"Template_token": ["", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "="], "ground_truth": ["false", ";"], "File": "ARMConstantIslandPass3", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40334, "Length": 206, "Cover_Rate": 0.3097744360902256} {"Template_token": ["", "unsigned", "CPEOffset", "=", "UserBBI", ".", "postOffset", "(", "CPEAlign", ")", "+", "Delta", ";", "if", "(", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "UserMBB", ")", "<<", "format", "(", "", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "&", "*", "++", "UserMBB", "->", "getIterator", "(", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "BBUtils", "->", "computeBlockSize", "(", "UserMBB", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "const", "Align", "Align", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "Align", ">=", "CPEAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "Align", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "Log2", "(", "Align", ")", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "UserMI", ";", "++", "I", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ",", "PredReg", "=", "", ";", "I", "->", "getOpcode", "(", ")", "!=", "", "&&", "getITInstrPredicate", "(", "*", "I", ",", "PredReg", ")", "!=", "", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", ",", "I"], "ground_truth": ["=", "std", "::", "next", "(", "I", ")", ")", "{"], "File": "ARMConstantIslandPass41", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40335, "Length": 386, "Cover_Rate": 0.42936596218020023} {"Template_token": ["", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxLogAlign", ";", "++", "a", ")", "if"], "ground_truth": ["(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";"], "File": "ARMConstantIslandPass41", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40336, "Length": 118, "Cover_Rate": 0.34705882352941175} {"Template_token": ["", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "("], "ground_truth": [")", ")", ";"], "File": "ARMConstantIslandPass41", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40337, "Length": 384, "Cover_Rate": 0.5509325681492109} {"Template_token": ["", "for", "(", "MachineInstr", "&", "I", ":", "*", "MBB", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign"], "ground_truth": ["=", "", ";"], "File": "ARMConstantIslandPass44", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40338, "Length": 56, "Cover_Rate": 0.3971631205673759} {"Template_token": ["", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "computeBlockSize", "(", "UserMBB", ")", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "&", "*", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")"], "ground_truth": ["{"], "File": "ARMConstantIslandPass44", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40339, "Length": 455, "Cover_Rate": 0.6546762589928058} {"Template_token": ["", "unsigned", "ConstantIslands", "::", "getOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "("], "ground_truth": [")", ";", "&", "*", "I", "!=", "MI", ";", "++", "I", ")", "{"], "File": "ARMConstantIslandPass44", "Func": "getOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40340, "Length": 58, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", ".", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "JumpTableUserIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "CPI", ",", "CPUsers", ".", "size", "(", ")", ")", ")", ";", "CPI", "=", "JumpTableEntryIndices", "["], "ground_truth": ["CPI", "]", ";"], "File": "ARMConstantIslandPass44", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40341, "Length": 394, "Cover_Rate": 0.5412087912087912} {"Template_token": ["", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "continue", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "CPUser", "&", "User", "=", "CPUsers", "[", "JumpTableUserIndices", "[", "JTI", "]", "]", ";", "unsigned", "DeadSize", "=", "", ";", "bool", "CanDeleteLEA", "=", "false", ";", "bool", "BaseRegKill", "=", "false", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&&", "!", "PreservedBaseReg", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineInstr", "*", "CPEMI", "=", "User", ".", "CPEMI", ";", "unsigned", "Opc", "=", "ByteOk", "?", "", ":", "", ";", "MachineBasicBlock", "::", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI_JT", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "User", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "BaseRegKill", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "", "<<", "*", "NewJTMI", ")", ";", "unsigned", "JTOpc", "=", "ByteOk", "?", "", ":", "", ";", "CPEMI", "->", "setDesc", "(", "TII", "->", "get", "(", "JTOpc", ")", ")", ";", "if", "(", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "{", "NewJTMI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "NewJTMI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "if", "(", "CanDeleteLEA", ")", "{", "User", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "", ";", "User", ".", "MI", "=", "NewJTMI", ";", "User", ".", "MaxDisp", "=", "", ";", "User", ".", "NegOk", "=", "false", ";", "User", ".", "IsSoImm", "=", "false", ";", "User", ".", "KnownAlignment", "=", "false", ";", "}", "else", "{", "int", "CPEntryIdx", "=", "JumpTableEntryIndices", "[", "JTI", "]", ";", "auto", "&", "CPEs", "=", "CPEntries", "[", "CPEntryIdx", "]", ";", "auto", "Entry", "=", "std", "::", "find_if", "(", "CPEs", ".", "begin", "(", ")", ",", "CPEs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "CPEntry", "&", "E", ")", "{", "return", "E", ".", "CPEMI", "==", "User", ".", "CPEMI", ";", "}", ")", ";", "++", "Entry", "->", "RefCount", ";", "CPUsers", ".", "emplace_back", "(", "CPUser", "(", "NewJTMI", ",", "User", ".", "CPEMI", ",", "", ",", "false", ",", "false", ")", ")", ";", "}", "}", "unsigned", "NewSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "*", "NewJTMI", ")", ";", "unsigned", "OrigSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass44", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40342, "Length": 509, "Cover_Rate": 0.6147342995169082} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "", "<<", "Log2", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "(", "", ",", "BBInfo", "["], "ground_truth": ["J", "]", ".", "Size", ")", ";"], "File": "ARMConstantIslandPass45", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40343, "Length": 64, "Cover_Rate": 0.5871559633027523} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "", "<<", "Log2", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "("], "ground_truth": ["", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "File": "ARMConstantIslandPass45", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40344, "Length": 64, "Cover_Rate": 0.5871559633027523} {"Template_token": ["", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "CPEBB", ",", "-", "Size", ")", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";", "CPEBB", "->", "setAlignment", "(", "Align", "::"], "ground_truth": ["None", "(", ")", ")", ";"], "File": "ARMConstantIslandPass45", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40345, "Length": 73, "Cover_Rate": 0.553030303030303} {"Template_token": ["", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "["], "ground_truth": ["j", "]", ";"], "File": "ARMConstantIslandPass45", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40346, "Length": 495, "Cover_Rate": 0.6875} {"Template_token": ["", "bool", "ConstantIslands", "::", "fixupConditionalBr", "(", "ImmBranch", "&", "Br", ")", "{", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CC", "=", "", "(", "CC", ")", ";", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMConstantIslandPass46", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40347, "Length": 233, "Cover_Rate": 0.40663176265270506} {"Template_token": ["", "BB", "->", "updateTerminator", "(", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "removeSuccessor", "(", "BB", ")", ";", "JTBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "++"], "ground_truth": ["NumJTInserted", ";"], "File": "ARMConstantIslandPass47", "Func": "AdjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40348, "Length": 114, "Cover_Rate": 0.4470588235294118} {"Template_token": ["", "assert", "(", "OffsetOfNextBlock", "==", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", ";", "if", "(", "BBHasFallthrough", "(", "UserMBB", ")", "&&", "OffsetIsInRange", "(", "UserOffset", ",", "OffsetOfNextBlock", "+", "(", "isThumb1", "?", "", ":", "", ")", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "if", "(", "&", "UserMBB", "->", "back", "(", ")", "==", "UserMI", ")", "assert", "(", "BBHasFallthrough", "(", "UserMBB", ")", "&&", "", ")", ";", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "UserMBB", ")", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "CPUsers", ".", "size", "(", ")", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "EndInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "}", "EndInsertOffset", "+=", "CPUsers", "[", "CPUIndex", "]", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "}", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "NewMBB", "=", "SplitBlockBeforeInstr", "(", "prior"], "ground_truth": ["(", "MI", ")", ")", ";"], "File": "ARMConstantIslandPass47", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40349, "Length": 426, "Cover_Rate": 0.8402366863905325} {"Template_token": ["", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "CPEntries", ".", "push_back"], "ground_truth": ["(", "CPEs", ")", ";"], "File": "ARMConstantIslandPass47", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40350, "Length": 84, "Cover_Rate": 0.38009049773755654} {"Template_token": ["", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBSizes", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "MBB", ","], "ground_truth": ["delta", ")", ";"], "File": "ARMConstantIslandPass47", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40351, "Length": 272, "Cover_Rate": 0.4892086330935252} {"Template_token": ["", "if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "", ")", ";", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "", ")", ";", "HasFarJump", "=", "true", ";", "NumUBrFixed", "++"], "ground_truth": [";"], "File": "ARMConstantIslandPass47", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40352, "Length": 59, "Cover_Rate": 0.5412844036697247} {"Template_token": ["", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "NumCPEs", "++", ";", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "=", "BBOffsets", "[", "NewMBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "isThumb", "&&", "(", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "%", "", "!=", "", "||", "HasInlineAsm", ")", ")", "Size", "+=", "", ";", "BBSizes", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "+=", "Size", ";", "AdjustBBOffsetsAfter", "(", "NewIsland", ",", "Size", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass47", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40353, "Length": 168, "Cover_Rate": 0.3193916349809886} {"Template_token": ["", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "I", ")", ";", "if", "(", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "}", "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "CPUsers", ".", "push_back", "(", "CPUser", "(", "I", ",", "CPEMI", ",", "MaxOffs", ",", "NegOk", ",", "IsSoImm", ")", ")", ";", "CPEntry", "*", "CPE", "=", "findConstPoolEntry", "(", "CPI", ",", "CPEMI", ")", ";", "assert", "(", "CPE", "&&", "", ")", ";", "CPE", "->", "RefCount"], "ground_truth": ["++", ";"], "File": "ARMConstantIslandPass47", "Func": "InitialFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40354, "Length": 341, "Cover_Rate": 0.41840490797546015} {"Template_token": ["", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "}", "if", "(", "!", "isThumb1", ")", "MF", ".", "EnsureAlignment", "(", "", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", ".", "isEmpty", "(", ")", ")", "{", "DoInitialPlacement", "(", "MF", ",", "CPEMIs", ")", ";", "if", "(", "isThumb1", ")", "MF", ".", "EnsureAlignment", "(", "", ")", ";", "}", "AFI", "->", "initConstPoolEntryUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "InitialFunctionScan", "(", "MF", ",", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "RemoveUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "HandleConstantPoolUser", "(", "MF", ",", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "llvm_unreachable", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i"], "ground_truth": [")", "BRChange", "|=", "FixUpImmediateBr", "(", "MF", ",", "ImmBranches", "[", "i", "]", ")", ";"], "File": "ARMConstantIslandPass47", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40355, "Length": 207, "Cover_Rate": 0.4579646017699115} {"Template_token": ["", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "!", "Succ", "->", "begin", "(", ")", "->", "isPHI", "(", ")", ")", "&&", "", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "llvm", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP"], "ground_truth": [",", "OrigBB", ")", ";"], "File": "ARMConstantIslandPass47", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40356, "Length": 138, "Cover_Rate": 0.3247058823529412} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "}", "return"], "ground_truth": ["MadeChange", ";"], "File": "ARMConstantIslandPass47", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40357, "Length": 69, "Cover_Rate": 0.575} {"Template_token": ["", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "if", "(", "STI", "->", "hardenSlsRetBr", "(", ")", ")", "GenerateTBB", "=", "false", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "MadeChange", "|=", "AlignBlocks", "(", "MF", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "="], "ground_truth": ["true", ";"], "File": "ARMConstantIslandPass48", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40358, "Length": 340, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "UserMI", ";", "++", "I", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ",", "PredReg", "=", "", ";", "I", "->", "getOpcode", "(", ")", "!=", "", "&&", "getITInstrPredicate", "(", "*", "I", ",", "PredReg", ")", "!=", "", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", ",", "I", "=", "std", "::", "next", "(", "I", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "BaseInsertOffset", ",", "Offset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", "+", "", ")", ";", "assert", "(", "I", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "&", "*", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getITInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "!=", "", ")", "MI", "=", "LastIT", ";", "}", "if", "(", "STI", "->", "isTargetWindows", "(", ")", "&&", "isThumb", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", "&", "", ")"], "ground_truth": ["==", "", ")", "{"], "File": "ARMConstantIslandPass4", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40359, "Length": 381, "Cover_Rate": 0.4280898876404494} {"Template_token": ["", "for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBInfo", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "(", "", ",", "BBInfo", "["], "ground_truth": ["J", "]", ".", "Size", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40360, "Length": 87, "Cover_Rate": 0.7981651376146789} {"Template_token": ["", "bool", "ConstantIslands", "::", "findAvailableWater", "(", "CPUser", "&", "U", ",", "unsigned", "UserOffset", ",", "water_iterator", "&", "WaterIter", ",", "bool", "CloserWater", ")", "{", "if", "(", "WaterList", ".", "empty", "(", ")", ")", "return", "false", ";", "unsigned", "BestGrowth", "=", "~", "", ";", "MachineBasicBlock", "*", "UserBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "unsigned", "MinNoSplitDisp", "=", "BBInfo", "[", "UserBB", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "getCPELogAlign", "(", "U", ".", "CPEMI"], "ground_truth": [")", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40361, "Length": 81, "Cover_Rate": 0.30798479087452474} {"Template_token": ["", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth"], "ground_truth": [";"], "File": "ARMConstantIslandPass4", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40362, "Length": 94, "Cover_Rate": 0.3574144486692015} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "NextBB", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ","], "ground_truth": ["Br", ".", "UncondBr", ")", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40363, "Length": 199, "Cover_Rate": 0.35346358792184723} {"Template_token": ["", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "NextBB", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MBB", ",", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "MI", "->", "getParent", "(", ")", ",", "-", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMConstantIslandPass4", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40364, "Length": 248, "Cover_Rate": 0.4404973357015986} {"Template_token": ["", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size"], "ground_truth": ["+=", "", ";"], "File": "ARMConstantIslandPass4", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40365, "Length": 47, "Cover_Rate": 0.35877862595419846} {"Template_token": ["", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", "."], "ground_truth": ["Size", "+=", "", ";"], "File": "ARMConstantIslandPass4", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40366, "Length": 47, "Cover_Rate": 0.35877862595419846} {"Template_token": ["", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBInfo", ".", "front", "(", ")", ".", "KnownBits", "=", "MF", "->", "getAlignment", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "if", "(", "!", "BBHasFallthrough", "(", "&", "MBB", ")", ")", "WaterList", ".", "push_back", "(", "&", "MBB", ")", ";", "for", "(", "MachineInstr", "&", "I", ":", "MBB", ")", "{", "if", "(", "I", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "unsigned", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "if", "(", "I", ".", "isBranch", "(", ")", ")", "{", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "="], "ground_truth": ["", ";"], "File": "ARMConstantIslandPass4", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40367, "Length": 505, "Cover_Rate": 0.6733333333333333} {"Template_token": ["", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";", "CPEBB", "->", "setAlignment", "(", "", ")", ";", "}", "else", "CPEBB", "->", "setAlignment", "(", "getCPELogAlign", "(", "&", "*", "CPEBB", "->", "begin", "(", ")", ")", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "CPEBB", ")", ";", "assert", "(", "!", "BBIsJumpedOver", "(", "CPEBB"], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40368, "Length": 65, "Cover_Rate": 0.5158730158730159} {"Template_token": ["", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBUtils", "->", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "JumpTableEntryIndices", ".", "clear", "(", ")", ";", "JumpTableUserIndices", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear", "(", ")", ";", "PushPopMIs", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40369, "Length": 250, "Cover_Rate": 0.3486750348675035} {"Template_token": ["", "MachineBasicBlock", "*", "ConstantIslands", "::", "splitBlockBeforeInstr", "(", "MachineInstr", "*", "MI", ")", "{", "MachineBasicBlock", "*", "OrigBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "OrigBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "OrigBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get"], "ground_truth": ["(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40370, "Length": 119, "Cover_Rate": 0.4265232974910394} {"Template_token": ["", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")"], "ground_truth": [";"], "File": "ARMConstantIslandPass4", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40371, "Length": 111, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "MF", "->", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "isThumb2", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters"], "ground_truth": ["<<", "'\\n'", ")", ";"], "File": "ARMConstantIslandPass50", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40372, "Length": 212, "Cover_Rate": 0.3216995447647951} {"Template_token": ["", "unsigned", "BBNum", "=", "BB", "->", "getNumber", "(", ")", ";", "for", "(", "unsigned", "i", "=", "BBNum", "+", "", ",", "e", "=", "MF", "->", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "LogAlign", "=", "MF", "->", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postOffset", "(", "LogAlign", ")", ";", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postKnownBits", "("], "ground_truth": ["LogAlign", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "AdjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40373, "Length": 78, "Cover_Rate": 0.5735294117647058} {"Template_token": ["", "unsigned", "BBNum", "=", "BB", "->", "getNumber", "(", ")", ";", "for", "(", "unsigned", "i", "=", "BBNum", "+", "", ",", "e", "=", "MF", "->", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "LogAlign", "=", "MF", "->", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postOffset", "(", "LogAlign", ")", ";", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "", "]", ".", "postKnownBits", "(", "LogAlign", ")", ";", "if", "(", "i", ">", "BBNum", "+", "", "&&", "BBInfo", "[", "i", "]", ".", "Offset", "==", "Offset", "&&"], "ground_truth": ["BBInfo", "[", "i", "]", ".", "KnownBits", "==", "KnownBits", ")", "break", ";"], "File": "ARMConstantIslandPass51", "Func": "AdjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40374, "Length": 106, "Cover_Rate": 0.7794117647058824} {"Template_token": ["", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "removeSuccessor", "(", "BB"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass51", "Func": "AdjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40375, "Length": 118, "Cover_Rate": 0.4645669291338583} {"Template_token": ["", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "GetOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "{", "if", "(", "BrOffset", "-", "DestOffset", "<="], "ground_truth": ["MaxDisp", ")", "return", "true", ";"], "File": "ARMConstantIslandPass51", "Func": "BBIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40376, "Length": 112, "Cover_Rate": 0.7832167832167832} {"Template_token": ["", "if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "BBI", ".", "PostAlign", "=", ""], "ground_truth": [";"], "File": "ARMConstantIslandPass51", "Func": "ComputeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40377, "Length": 63, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "BBI", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", "->", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "", ":", "", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "I", ")", ")", "BBI", ".", "Unalign", "=", "", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "BBI", ".", "PostAlign"], "ground_truth": ["=", "", ";"], "File": "ARMConstantIslandPass51", "Func": "ComputeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40378, "Length": 74, "Cover_Rate": 0.46540880503144655} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";", "dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "format", "(", "", ",", "UserOffset", ")", "<<", "", "<<", "Block", "<<", "", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";", "}", ")"], "ground_truth": [";"], "File": "ARMConstantIslandPass51", "Func": "CPEIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40379, "Length": 79, "Cover_Rate": 0.541095890410959} {"Template_token": ["", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i"], "ground_truth": [")", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40380, "Length": 159, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "AlignConstantIslands", "?", "MaxAlign", ":", "", ")", ";", "MF", "->", "EnsureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "TargetData", "&", "TD", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")"], "ground_truth": [".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40381, "Length": 234, "Cover_Rate": 0.6446280991735537} {"Template_token": ["", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40382, "Length": 457, "Cover_Rate": 0.8234234234234235} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ","], "ground_truth": ["Br", ".", "UncondBr", ")", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40383, "Length": 211, "Cover_Rate": 0.3801801801801802} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", "."], "ground_truth": ["getMBB", "(", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "FixUpImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40384, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "KnownAlignment", "?", "MaxDisp", ":"], "ground_truth": ["MaxDisp", "-", "", ";"], "File": "ARMConstantIslandPass51", "Func": "getMaxDisp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40385, "Length": 9, "Cover_Rate": 0.5625} {"Template_token": ["", "unsigned", "getMaxDisp", "("], "ground_truth": [")", "const", "{"], "File": "ARMConstantIslandPass51", "Func": "getMaxDisp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40386, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "unsigned", "ConstantIslands", "::", "GetOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin"], "ground_truth": ["(", ")", ";", ";", "++", "I", ")", "{"], "File": "ARMConstantIslandPass51", "Func": "GetOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40387, "Length": 53, "Cover_Rate": 0.6022727272727273} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "U", ".", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ";", "unsigned", "KnownBits", "=", "BBI", ".", "internalKnownBits"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "GetUserOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40388, "Length": 29, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "ConstantIslands", "::", "OffsetIsInRange", "(", "unsigned", "UserOffset", ",", "unsigned", "TrialOffset", ",", "unsigned", "MaxDisp", ",", "bool", "NegativeOK", ",", "bool", "IsSoImm", ")", "{", "if", "(", "UserOffset", "<=", "TrialOffset", ")", "{", "if", "(", "TrialOffset", "-", "UserOffset", "<=", "MaxDisp", ")", "return", "true", ";", "}", "else", "if", "(", "NegativeOK", ")", "{", "if", "(", "UserOffset", "-", "TrialOffset", "<="], "ground_truth": ["MaxDisp", ")", "return", "true", ";"], "File": "ARMConstantIslandPass51", "Func": "OffsetIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40389, "Length": 57, "Cover_Rate": 0.9193548387096774} {"Template_token": ["", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "UserOffset", "=", "GetUserOffset", "(", "U", ")", ";", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "Bits", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "!", "U", ".", "KnownAlignment", ")", "MaxOffs", "-=", "", ";", "if", "(", "CPEIsInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "MaxOffs", ",", "false", ",", "true", ")", ")", "{", "U", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2CPShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "MadeChange", "|=", "OptimizeThumb2Branches", "(", ")"], "ground_truth": [";"], "File": "ARMConstantIslandPass51", "Func": "OptimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40390, "Length": 123, "Cover_Rate": 0.41836734693877553} {"Template_token": ["", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill"], "ground_truth": ["(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{"], "File": "ARMConstantIslandPass51", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40391, "Length": 307, "Cover_Rate": 0.3871374527112232} {"Template_token": ["", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "Size", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")"], "ground_truth": ["]", ".", "Size", "=", "", ";"], "File": "ARMConstantIslandPass51", "Func": "RemoveDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40392, "Length": 55, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";", "CPEBB", "->", "setAlignment", "(", "", ")", ";", "}", "else", "CPEBB", "->", "setAlignment", "(", "getCPELogAlign", "(", "CPEBB", "->", "begin", "(", ")", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "CPEBB", ")", ";", "assert", "(", "!", "BBIsJumpedOver", "(", "CPEBB", ")", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "RemoveDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40393, "Length": 52, "Cover_Rate": 0.45217391304347826} {"Template_token": ["", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "int", "DTNumber", "=", "MBB", "->", "getNumber", "(", ")", ";", "if", "(", "DTNumber", "<", "JTNumber", ")", "{", "MachineBasicBlock", "*", "NewBB", "=", "AdjustJTTargetBlockForward", "(", "MBB", ",", "MI", "->"], "ground_truth": ["getParent", "(", ")", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "ReorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40394, "Length": 81, "Cover_Rate": 0.30111524163568776} {"Template_token": ["", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "RemoveUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "HandleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "FixUpImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "OptimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "UndoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "["], "ground_truth": ["i", "]", "[", "j", "]", ";"], "File": "ARMConstantIslandPass51", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40395, "Length": 295, "Cover_Rate": 0.5060034305317325} {"Template_token": ["", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB"], "ground_truth": ["=", "*", "IP", ";"], "File": "ARMConstantIslandPass51", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40396, "Length": 179, "Cover_Rate": 0.6193771626297578} {"Template_token": ["", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "}", "return"], "ground_truth": ["MadeChange", ";"], "File": "ARMConstantIslandPass51", "Func": "UndoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40397, "Length": 57, "Cover_Rate": 0.40714285714285714} {"Template_token": ["", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "NewBB", ",", "CompareMBBNumbers", ")", ";", "WaterList", ".", "insert", "(", "IP", ","], "ground_truth": ["NewBB", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "UpdateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40398, "Length": 33, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "NewBB", "->", "getParent", "(", ")", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")"], "ground_truth": [",", "NewBB", ",", "CompareMBBNumbers", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "UpdateForInsertedWaterBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40399, "Length": 56, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "unsigned", "CPELogAlign", "=", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ";", "unsigned", "CPEOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPELogAlign", ")", ";", "unsigned", "NextBlockOffset", ",", "NextBlockAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockAlignment", "=", "", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "NextBlockAlignment", "=", "NextBlock", "->", "getAlignment", "(", ")", ";", "}", "unsigned", "Size", "=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPEEnd", "=", "CPEOffset", "+", "Size", ";", "if", "(", "CPEEnd", ">", "NextBlockOffset", ")", "{", "Growth", "=", "CPEEnd", "-", "NextBlockOffset", ";", "Growth", "+=", "OffsetToAlignment", "(", "CPEEnd", ",", "", "<<", "NextBlockAlignment", ")", ";", "if", "(", "CPEOffset", "<", "UserOffset", ")", "UserOffset", "+=", "Growth", "+", "UnknownPadding"], "ground_truth": ["(", "MF", "->", "getAlignment", "(", ")", ",", "CPELogAlign", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "WaterIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40400, "Length": 163, "Cover_Rate": 0.8109452736318408} {"Template_token": ["", "unsigned", "NextBlockOffset", ",", "NextBlockAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockAlignment", "=", "", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "NextBlockAlignment", "=", "NextBlock", "->", "getAlignment", "(", ")", ";", "}", "unsigned", "Size", "=", "U", ".", "CPEMI", "->", "getOperand"], "ground_truth": ["(", "", ")", ".", "getImm", "(", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "WaterIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40401, "Length": 84, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "unsigned", "LogAlign", "=", "isThumb", "?", "", ":", "", ";", "if", "(", "NewMBB", "->", "getLogAlignment", "(", ")", "<", "LogAlign", ")", "NewMBB", "->", "setLogAlignment", "(", "LogAlign", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "add", "(", "CPEMI", "->", "getOperand", "("], "ground_truth": ["", ")", ")", ".", "addImm", "(", "Size", ")", ";"], "File": "ARMConstantIslandPass52", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40402, "Length": 163, "Cover_Rate": 0.32086614173228345} {"Template_token": ["", "unsigned", "CPELogAlign", "=", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ";", "unsigned", "CPEOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPELogAlign", ")", ";", "unsigned", "NextBlockOffset", ",", "NextBlockLogAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockLogAlignment", "=", "", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "NextBlockLogAlignment", "=", "NextBlock", "->", "getLogAlignment", "(", ")", ";", "}", "unsigned", "Size", "=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPEEnd", "=", "CPEOffset", "+", "Size", ";", "if", "(", "CPEEnd"], "ground_truth": [">", "NextBlockOffset", ")", "{"], "File": "ARMConstantIslandPass52", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40403, "Length": 129, "Cover_Rate": 0.6} {"Template_token": ["", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "unsigned", "CPELogAlign", "=", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ";", "unsigned", "CPEOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPELogAlign", ")", ";", "unsigned", "NextBlockOffset", ",", "NextBlockLogAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockLogAlignment", "=", "", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber"], "ground_truth": ["(", ")", "]", ".", "Offset", ";"], "File": "ARMConstantIslandPass52", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40404, "Length": 100, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "Register", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "KillMI", "=", "Br", ".", "MI", ";", "bool", "RegKilled", "=", "false", ";", "do", "{", "--", "KillMI", ";", "if", "(", "KillMI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "{", "KillMI", "->", "clearRegisterKills", "(", "Reg", ",", "TRI", ")", ";", "RegKilled", "=", "true", ";", "break", ";", "}", "}", "while", "(", "KillMI", "!=", "CmpMI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "CmpMI", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "Br", ".", "MI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegKilled", ")", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumCBZ", ";", "MadeChange", "="], "ground_truth": ["true", ";"], "File": "ARMConstantIslandPass52", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40405, "Length": 204, "Cover_Rate": 0.3086232980332829} {"Template_token": ["", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "BBUtils", "->", "adjustBBSize", "(", "CPEBB", ",", "-", "Size", ")", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", "."], "ground_truth": ["Size", "=", "", ";"], "File": "ARMConstantIslandPass52", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40406, "Length": 42, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", "->", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "isPositionIndependentOrROPI", "=", "STI", "->", "getTargetLowering", "(", ")", "->", "isPositionIndependent", "(", ")", "||", "STI", "->", "isROPI", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureLogAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange"], "ground_truth": ["|=", "optimizeThumb2JumpTables", "(", ")", ";"], "File": "ARMConstantIslandPass52", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40407, "Length": 451, "Cover_Rate": 0.637906647807638} {"Template_token": ["", "adjustJTTargetBlockForward", "(", "MachineBasicBlock", "*", "BB", ",", "MachineBasicBlock", "*", "JTBB", ")", "{", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "AnalyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "MF", "->", "begin", "(", ")", "&&", "!", "TII", "->", "AnalyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI"], "ground_truth": [",", "NewBB", ")", ";"], "File": "ARMConstantIslandPass53", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40408, "Length": 181, "Cover_Rate": 0.6908396946564885} {"Template_token": ["", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "JTI", ")", ")", ";", "JumpTableEntryIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "JTI", ",", "CPEntries", ".", "size", "(", ")", "-", "", ")", ")", ";", "if", "(", "!", "LastCorrectlyNumberedBB", ")", "LastCorrectlyNumberedBB", "=", "&", "MBB", ";", "}", "if", "(", "LastCorrectlyNumberedBB", ")", "MF", "->", "RenumberBlocks"], "ground_truth": ["(", "LastCorrectlyNumberedBB", ")", ";"], "File": "ARMConstantIslandPass53", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40409, "Length": 154, "Cover_Rate": 0.4301675977653631} {"Template_token": ["", "void", "ConstantIslands", "::", "doInitialJumpTablePlacement", "(", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "CPEMIs", ")", "{", "unsigned", "i", "=", "CPEntries", ".", "size", "(", ")", ";", "auto", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "MachineBasicBlock", "*", "LastCorrectlyNumberedBB", "=", "nullptr", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "auto", "MI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "JTOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++"], "ground_truth": [")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";"], "File": "ARMConstantIslandPass53", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40410, "Length": 272, "Cover_Rate": 0.7597765363128491} {"Template_token": ["", "if", "(", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "UserMBB", ")", "<<", "format", "(", "", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "&", "*", "++", "UserMBB", "->", "getIterator", "(", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "computeBlockSize", "(", "MF", ",", "UserMBB", ",", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ")", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex"], "ground_truth": ["++", ";"], "File": "ARMConstantIslandPass54", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40411, "Length": 500, "Cover_Rate": 0.7102272727272727} {"Template_token": ["", "unsigned", "Size", "=", "TD", ".", "getTypePaddedSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "CPEntries", ".", "push_back", "("], "ground_truth": ["CPEs", ")", ";"], "File": "ARMConstantIslandPass55", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40412, "Length": 101, "Cover_Rate": 0.4675925925925926} {"Template_token": ["", "void", "ConstantIslands", "::", "DoInitialPlacement", "(", "MachineFunction", "&", "Fn", ",", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "CPEMIs", ")", "{", "MachineBasicBlock", "*", "BB", "=", "Fn", ".", "CreateMachineBasicBlock", "(", ")", ";", "Fn", ".", "push_back", "(", "BB", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "Fn", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "const", "TargetData", "&", "TD", "=", "*", "Fn", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypePaddedSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", "", ")", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "BB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "std", "::", "vector", "<", "CPEntry"], "ground_truth": [">", "CPEs", ";"], "File": "ARMConstantIslandPass55", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40413, "Length": 178, "Cover_Rate": 0.8240740740740741} {"Template_token": ["", "unsigned", "ID", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "if", "(", "!", "LookForWater", "(", "U", ",", "UserOffset", ",", "&", "NewMBB", ")", ")", "{", "DOUT", "<<", "", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "&", "NewMBB", ")", ";", "}", "MachineBasicBlock", "*", "NewIsland", "=", "Fn", ".", "CreateMachineBasicBlock", "(", ")", ";", "Fn", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "NumCPEs"], "ground_truth": ["++", ";"], "File": "ARMConstantIslandPass55", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40414, "Length": 128, "Cover_Rate": 0.32989690721649484} {"Template_token": ["", "i", "<", "e", ";", "++", "i", ")", "{", "BBOffsets", "[", "i", "]", "+=", "delta", ";", "if", "(", "!", "isThumb", ")", "continue", ";", "MachineBasicBlock", "*", "MBB", "=", "MBBI", ";", "if", "(", "!", "MBB", "->", "empty", "(", ")", ")", "{", "if", "(", "MBB", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "OldOffset", "=", "BBOffsets", "[", "i", "]", "-", "delta", ";", "if", "(", "(", "OldOffset", "%", "", ")", "==", "", "&&", "(", "BBOffsets", "[", "i", "]", "%", "", ")", "!=", "", ")", "{", "BBSizes", "[", "i", "]", "+=", "", ";", "delta", "+=", "", ";", "}", "else", "if", "(", "(", "OldOffset", "%", "", ")", "!=", "", "&&", "(", "BBOffsets", "[", "i", "]", "%", "", ")", "==", "", ")", "{", "BBSizes", "[", "i", "]", "-=", "", ";", "delta", "-=", "", ";", "}", "}", "MachineInstr", "*", "ThumbJTMI", "=", "prior", "("], "ground_truth": ["MBB", "->", "end", "(", ")", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "AdjustBBOffsetsAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40415, "Length": 146, "Cover_Rate": 0.46496815286624205} {"Template_token": ["", "unsigned", "PCAdj", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBOffsets", "[", "DestBB", "->", "getNumber", "(", ")", "]", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "GetOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{", "if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp"], "ground_truth": [")", "return", "true", ";"], "File": "ARMConstantIslandPass58", "Func": "BBIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40416, "Length": 107, "Cover_Rate": 0.7482517482517482} {"Template_token": ["", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "UserOffset", "<<", "", "<<", "CPEOffset", "<<", "", "<<", "int", "(", "CPEOffset", "-", "UserOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "}", "return", "OffsetIsInRange", "(", "UserOffset", ",", "CPEOffset", ","], "ground_truth": ["MaxDisp", ",", "NegOk", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "CPEIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40417, "Length": 61, "Cover_Rate": 0.5446428571428571} {"Template_token": ["", "bool", "ConstantIslands", "::", "CPEIsInRange", "(", "MachineInstr", "*", "MI", ",", "unsigned", "UserOffset", ",", "MachineInstr", "*", "CPEMI", ",", "unsigned", "MaxDisp", ",", "bool", "NegOk", ",", "bool", "DoDump", ")", "{", "unsigned", "CPEOffset", "=", "GetOffsetOf"], "ground_truth": ["(", "CPEMI", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "CPEIsInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40418, "Length": 34, "Cover_Rate": 0.30357142857142855} {"Template_token": ["", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "&", "UserMBB", "->", "back", "(", ")", "==", "UserMI", ")", "assert", "(", "BBHasFallthrough", "(", "UserMBB", ")", "&&", "", ")", ";", "*", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "UserMBB", ")", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "*", "NewMBB", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset"], "ground_truth": [";"], "File": "ARMConstantIslandPass58", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40419, "Length": 245, "Cover_Rate": 0.47297297297297297} {"Template_token": ["", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::"], "ground_truth": ["next", "(", "MI", ")", ")", "{"], "File": "ARMConstantIslandPass58", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40420, "Length": 176, "Cover_Rate": 0.33976833976833976} {"Template_token": ["", "MF", ".", "push_back", "(", "BB", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "const", "TargetData", "&", "TD", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "(", "Size", "&", ""], "ground_truth": [")", "==", "", "&&", "", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "DoInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40421, "Length": 96, "Cover_Rate": 0.4304932735426009} {"Template_token": ["", "for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBOffsets", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "J", "<<", "", "<<", "BBOffsets", "[", "J", "]", "<<", "", "<<", "BBSizes", "["], "ground_truth": ["J", "]", "<<", "", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40422, "Length": 52, "Cover_Rate": 0.8524590163934426} {"Template_token": ["", "void", "ConstantIslands", "::", "dumpBBs", "(", ")", "{", "for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBOffsets", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "J", "<<", "", "<<", "BBOffsets", "[", "J"], "ground_truth": ["]", "<<", "", "<<", "BBSizes", "[", "J", "]", "<<", "", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40423, "Length": 59, "Cover_Rate": 0.9672131147540983} {"Template_token": ["", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "NumCBrFixed", "++", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBSizes", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40424, "Length": 443, "Cover_Rate": 0.7910714285714285} {"Template_token": ["", "bool", "ConstantIslands", "::", "FixUpUnconditionalBr", "(", "MachineFunction", "&", "MF", ",", "ImmBranch", "&", "Br", ")", "{", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "", ")", ";", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40425, "Length": 66, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "", ")", ";", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "", ")", ";", "HasFarJump", "=", "true", ";", "NumUBrFixed", "++", ";", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", ""], "ground_truth": ["<<", "*", "MI", ")", ";"], "File": "ARMConstantIslandPass58", "Func": "FixUpUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40426, "Length": 91, "Cover_Rate": 0.8198198198198198} {"Template_token": ["", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ")", ")", "{", "DOUT", "(", "llvm", "::", "dbgs", "(", ")", "<<", "", "<<", "CPI", "<<", "", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i"], "ground_truth": ["]", ".", "CPEMI", ";"], "File": "ARMConstantIslandPass58", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40427, "Length": 138, "Cover_Rate": 0.4842105263157895} {"Template_token": ["", "MachineBasicBlock", "*", "BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "MaxAlign", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++", "NumCPEs"], "ground_truth": [";"], "File": "ARMConstantIslandPass60", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40428, "Length": 296, "Cover_Rate": 0.8554913294797688} {"Template_token": ["", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "std", "::", "prev", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addOperand", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "std", "::", "prev", "(", "MachineFunction", "::", "iterator", "(", "NewIsland", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i"], "ground_truth": [")", ".", "isCPI", "(", ")", ")", "{"], "File": "ARMConstantIslandPass60", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40429, "Length": 358, "Cover_Rate": 0.7291242362525459} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "->", "isBranch", "(", ")", ")", "{", "bool", "isCond", "=", "false", ";", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "UOpc", "=", "Opc", ";", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", "->", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", "->", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "="], "ground_truth": ["", ";"], "File": "ARMConstantIslandPass60", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40430, "Length": 381, "Cover_Rate": 0.4841168996188056} {"Template_token": ["", "static", "bool", "jumpTableFollowsTB", "(", "MachineInstr", "*", "JTMI", ",", "MachineInstr", "*", "CPEMI", ")", "{", "MachineFunction", "::", "iterator", "MBB", "=", "JTMI", "->"], "ground_truth": ["getParent", "(", ")", ";"], "File": "ARMConstantIslandPass60", "Func": "jumpTableFollowsTB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40431, "Length": 24, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")"], "ground_truth": [".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMConstantIslandPass61", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40432, "Length": 135, "Cover_Rate": 0.4639175257731959} {"Template_token": ["", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addOperand", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "&", "*", "--", "NewIsland", "->", "getIterator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")"], "ground_truth": [".", "setIndex", "(", "ID", ")", ";"], "File": "ARMConstantIslandPass61", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40433, "Length": 153, "Cover_Rate": 0.31941544885177453} {"Template_token": ["", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ",", "CloserWater", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")"], "ground_truth": [")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";"], "File": "ARMConstantIslandPass62", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40434, "Length": 153, "Cover_Rate": 0.30237154150197626} {"Template_token": ["", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ",", "CloserWater", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "unsigned", "Align", "=", "isThumb", "?", "", ":", "", ";", "if", "(", "NewMBB", "->", "getAlignment", "(", ")", "<", "Align", ")", "NewMBB", "->", "setAlignment", "(", "Align", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "add", "(", "CPEMI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "&", "*", "--", "NewIsland", "->", "getIterator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{", "UserMI", "->", "getOperand", "(", "i", ")", ".", "setIndex", "(", "ID", ")", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ID", "<<", "", "<<", "CPI", "<<", "format", "(", "", ",", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Offset", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMConstantIslandPass62", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40435, "Length": 400, "Cover_Rate": 0.7905138339920948} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "", ")", ";", "if", "(", "!", "AFI", "->", "isLRSpilled", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "Br", ".", "MaxDisp", "=", "(", "", "<<", "", ")", "*", "", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "HasFarJump", "=", "true", ";", "++", "NumUBrFixed", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<"], "ground_truth": ["*", "MI", ")", ";"], "File": "ARMConstantIslandPass68", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40436, "Length": 95, "Cover_Rate": 0.7983193277310925} {"Template_token": ["", "bool", "ConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "mf", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "<<", "", "<<", "MCP", "->", "getConstantPoolAlign", "(", ")", ".", "value", "(", ")", "<<", "", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", "->", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "isPositionIndependentOrROPI", "=", "STI", "->", "getTargetLowering", "(", ")", "->", "isPositionIndependent", "(", ")", "||", "STI", "->", "isROPI", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "if", "(", "STI", "->", "hardenSlsRetBr", "(", ")", ")", "GenerateTBB", "=", "false", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass6", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40437, "Length": 314, "Cover_Rate": 0.44039270687237025} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "default", ":", "continue", ";", "case", "", ":", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";", "continue", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "isCond", "=", "true", ";", "UOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "I", ",", "MaxOffs", ",", "isCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "PushPopMIs", ".", "push_back", "(", "&", "I", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "continue", ";", "for", "(", "unsigned", "op", "=", "", ",", "e", "=", "I", ".", "getNumOperands", "(", ")", ";", "op", "!=", "e", ";", "++", "op", ")", "if", "(", "I", ".", "getOperand", "(", "op", ")", ".", "isCPI", "(", ")", "||", "I", ".", "getOperand", "(", "op", ")", ".", "isJTI", "(", ")", ")", "{", "unsigned", "Bits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "bool", "NegOk", "=", "false", ";", "bool", "IsSoImm", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "NegOk", "=", "true", ";", "IsSoImm", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Bits", "=", "", ";", "NegOk", "="], "ground_truth": ["true", ";"], "File": "ARMConstantIslandPass70", "Func": "initializeFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40438, "Length": 351, "Cover_Rate": 0.4978723404255319} {"Template_token": ["", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "", "&&", "", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "std", "::", "vector", "<", "CPEntry", ">", "CPEs", ";", "CPEs", ".", "push_back", "(", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "CPEntries", ".", "push_back", "("], "ground_truth": ["CPEs", ")", ";"], "File": "ARMConstantIslandPass72", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40439, "Length": 270, "Cover_Rate": 0.743801652892562} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass75", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40440, "Length": 312, "Cover_Rate": 0.515702479338843} {"Template_token": ["", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|="], "ground_truth": ["optimizeThumb2Instructions", "(", ")", ";"], "File": "ARMConstantIslandPass77", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40441, "Length": 204, "Cover_Rate": 0.3417085427135678} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Br", ".", "MI", ")", ";", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "", ")", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", ">=", "DestOffset", "||", "(", "DestOffset", "-", "BrOffset", ")", ">", "", ")", "continue", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "while", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "if", "(", "CmpMI", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "}", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "!=", "", "||", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "registerDefinedBetween", "(", "Reg", ",", "CmpMI", "->", "getNextNode", "(", ")", ",", "Br", ".", "MI", ",", "TRI", ")", ")", "continue", ";", "MachineBasicBlock", "::", "iterator", "KillMI", "=", "Br", ".", "MI", ";", "bool", "RegKilled", "=", "false", ";", "do", "{", "--", "KillMI", ";", "if", "(", "KillMI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "{", "KillMI", "->", "clearRegisterKills", "(", "Reg", ",", "TRI", ")", ";", "RegKilled", "="], "ground_truth": ["true", ";"], "File": "ARMConstantIslandPass79", "Func": "optimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40442, "Length": 398, "Cover_Rate": 0.5349462365591398} {"Template_token": ["", "CC", "=", "", "(", "CC", ")", ";", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "NumCBrFixed", "++", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB"], "ground_truth": ["->", "back", "(", ")", ")", ";"], "File": "ARMConstantIslandPass7", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40443, "Length": 363, "Cover_Rate": 0.657608695652174} {"Template_token": ["", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "{", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland"], "ground_truth": [";"], "File": "ARMConstantIslandPass7", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40444, "Length": 180, "Cover_Rate": 0.3435114503816794} {"Template_token": ["", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "!", "Succ", "->", "begin", "(", ")", "->", "isPHI", "(", ")", ")", "&&", "", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "llvm", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "unsigned", "NewBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantIslandPass7", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40445, "Length": 221, "Cover_Rate": 0.5224586288416075} {"Template_token": ["", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "LastIT", "=", "&", "*", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getITInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "!=", "", ")", "MI", "=", "LastIT", ";", "}", "if", "(", "STI", "->", "isTargetWindows", "(", ")", "&&", "isThumb", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", "&", "", ")", "==", "", ")", "{", "--", "MI", ";", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", "&", ""], "ground_truth": [")", "==", "", ")", ";"], "File": "ARMConstantIslandPass81", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40446, "Length": 339, "Cover_Rate": 0.4307496823379924} {"Template_token": ["", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "NULL", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "JTBB", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "assert", "(", "isThumb2", "&&", "", ")", ";", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "removeSuccessor", "(", "BB", ")", ";", "JTBB", "->", "addSuccessor", "(", "NewBB", ")"], "ground_truth": [";"], "File": "ARMConstantIslandPass82", "Func": "AdjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40447, "Length": 125, "Cover_Rate": 0.4716981132075472} {"Template_token": ["", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "", "]", "-", "(", "isThumb1", "?", "", ":", "", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "EndInsertOffset", "-=", "(", "isThumb1", "?", "", ":", "", ")", ";", "}", "EndInsertOffset", "+=", "CPUsers", "[", "CPUIndex", "]", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", ""], "ground_truth": [")", "LastIT", "=", "MI", ";"], "File": "ARMConstantIslandPass82", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40448, "Length": 296, "Cover_Rate": 0.4868421052631579} {"Template_token": ["", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr"], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass82", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40449, "Length": 235, "Cover_Rate": 0.3969594594594595} {"Template_token": ["", "NewOpc", "=", "", ";", "Bits", "=", "", ";", "Scale", "=", "", ";", "break", ";", "}", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "", "<<", "(", "Bits", "-", "", ")", ")", "-", "", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", ")", "continue", ";", "NewOpc", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Pred", "==", "", ")", "NewOpc", "=", "", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "GetOffsetOf", "(", "Br", ".", "MI", ")", "+", "", "-", "", ";", "unsigned", "DestOffset", "=", "BBOffsets", "[", "DestBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "BrOffset", "<", "DestOffset", "&&", "(", "DestOffset", "-", "BrOffset", ")", "<=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "Br", ".", "MI", ";", "if", "(", "CmpMI", "!=", "Br", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "", "&&", "CmpMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "isLowRegister", "(", "Reg", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "", ")", ";", "++"], "ground_truth": ["NumCBZ", ";"], "File": "ARMConstantIslandPass82", "Func": "OptimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40450, "Length": 446, "Cover_Rate": 0.7610921501706485} {"Template_token": ["", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ";", "if", "(", "MJTI", "==", "", ")", "return", "false", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "T2JumpTables", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MCID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "="], "ground_truth": ["false", ";"], "File": "ARMConstantIslandPass82", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40451, "Length": 496, "Cover_Rate": 0.6238993710691824} {"Template_token": ["", "if", "(", "MJTI", "==", "", ")", "return", "false", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "T2JumpTables", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "MCID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP"], "ground_truth": [".", "getIndex", "(", ")", ";"], "File": "ARMConstantIslandPass82", "Func": "ReorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40452, "Length": 113, "Cover_Rate": 0.41544117647058826} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "++", "NumSplit", ";", "while", "(", "!", "OrigBB", "->", "succ_empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "!", "Succ", "->", "begin", "(", ")", "->", "isPHI", "(", ")", ")", "&&", "", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "llvm", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber", "(", ")", ";", "unsigned", "NewBBI", "=", "NewBB", "->", "getNumber", "(", ")", ";", "int", "delta", "=", "isThumb1", "?", "", ":", "", ";", "unsigned", "OrigBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "OrigBB", "->", "begin", "(", ")", ",", "E", "=", "OrigBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "OrigBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "BBSizes", "[", "OrigBBI", "]", "=", "OrigBBSize", ";", "BBOffsets", "[", "NewBBI", "]", "=", "BBOffsets", "[", "OrigBBI", "]", "+", "BBSizes", "[", "OrigBBI", "]", ";", "unsigned", "NewBBSize", "=", "", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "BBSizes", "[", "NewBBI", "]", "=", "NewBBSize", ";", "MachineInstr", "*", "ThumbJTMI", "=", "prior", "(", "NewBB", "->", "end", "(", ")", ")", ";", "if", "(", "ThumbJTMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "OrigOffset", "=", "BBOffsets", "[", "OrigBBI", "]", "+", "BBSizes", "[", "OrigBBI"], "ground_truth": ["]", "-", "delta", ";"], "File": "ARMConstantIslandPass82", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40453, "Length": 435, "Cover_Rate": 0.7552083333333334} {"Template_token": ["", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")"], "ground_truth": ["MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";"], "File": "ARMConstantIslandPass86", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40454, "Length": 242, "Cover_Rate": 0.3422913719943423} {"Template_token": ["", "if", "(", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UserMBB", "->", "getNumber", "(", ")", "<<", "format", "(", "", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "UserMBB", ")", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "else", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Delta", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "", ")", ";", "unsigned", "KnownBits", "=", "UserBBI", ".", "internalKnownBits", "(", ")", ";", "unsigned", "UPad", "=", "UnknownPadding", "(", "LogAlign", ",", "KnownBits", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", "-", "UPad", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", "<<", "", "<<", "LogAlign", "<<", "", "<<", "KnownBits", "<<", "", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "", ",", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", "+", "", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", ""], "ground_truth": [")", ".", "getImm", "(", ")", ";"], "File": "ARMConstantIslandPass89", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40455, "Length": 346, "Cover_Rate": 0.5148809523809523} {"Template_token": ["", "MachineBasicBlock", "*", "ConstantIslands", "::", "adjustJTTargetBlockForward", "(", "MachineBasicBlock", "*", "BB", ",", "MachineBasicBlock", "*", "JTBB", ")", "{", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "AnalyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "&", "MF", "->", "front", "(", ")", "&&", "!", "TII", "->", "AnalyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "("], "ground_truth": ["JTBB", ")", ";"], "File": "ARMConstantIslandPass8", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40456, "Length": 125, "Cover_Rate": 0.4844961240310077} {"Template_token": ["", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "replaceSuccessor", "(", "BB", ",", "NewBB", ")", ";", "++", "NumJTInserted"], "ground_truth": [";"], "File": "ARMConstantIslandPass", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40457, "Length": 98, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "CPUser", "(", "MachineInstr", "*", "mi", ",", "MachineInstr", "*", "cpemi", ",", "unsigned", "maxdisp", ",", "bool", "neg", ",", "bool", "soimm", ")", ":", "MI", "(", "mi", ")", ",", "CPEMI", "(", "cpemi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "NegOk", "(", "neg", ")", ",", "IsSoImm", "(", "soimm", ")", "{", "HighWaterMark", "=", "CPEMI", "->", "getParent", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass", "Func": "CPUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40458, "Length": 53, "Cover_Rate": 0.9814814814814815} {"Template_token": ["", "MF", "->", "push_back", "(", "BB", ")", ";", "unsigned", "MaxAlign", "=", "Log2_32", "(", "MCP", "->", "getConstantPoolAlignment", "(", ")", ")", ";", "BB", "->", "setAlignment", "(", "MaxAlign", ")", ";", "MF", "->", "ensureAlignment", "(", "BB", "->", "getAlignment", "(", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "InsPoint", "(", "MaxAlign", "+", "", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "MF", "->", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "", "&&", "", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++"], "ground_truth": ["NumCPEs", ";"], "File": "ARMConstantIslandPass", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40459, "Length": 272, "Cover_Rate": 0.8192771084337349} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "JTOpcode", "=", "", ";", "break", ";", "}", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOp", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "MI", "->", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOp", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back"], "ground_truth": ["(", "CPEMI", ")", ";"], "File": "ARMConstantIslandPass", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40460, "Length": 197, "Cover_Rate": 0.5116883116883116} {"Template_token": ["", "for", "(", "unsigned", "J", "=", "", ",", "E", "=", "BBInfo", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "PostAlign", ")", "<<"], "ground_truth": ["format", "(", "", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "File": "ARMConstantIslandPass", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40461, "Length": 87, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "dbgs", "(", ")", "<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "", "<<", "unsigned", "(", "BBI"], "ground_truth": [".", "Unalign", ")", "<<", "", "<<", "unsigned", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "(", "", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "File": "ARMConstantIslandPass", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40462, "Length": 54, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "unsigned", "BestGrowth", "=", "~", "", ";", "MachineBasicBlock", "*", "UserBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "unsigned", "MinNoSplitDisp", "=", "BBInfo", "[", "UserBB", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "if", "(", "CloserWater", "&&", "MinNoSplitDisp", ">", "U", ".", "getMaxDisp", "(", ")", "/", "", ")", "return", "false", ";", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", "||", "WaterBB", "==", "U", ".", "MI", "->", "getParent", "(", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth"], "ground_truth": [";"], "File": "ARMConstantIslandPass", "Func": "findAvailableWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40463, "Length": 151, "Cover_Rate": 0.5968379446640316} {"Template_token": ["", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "NextBB", ")", "<<", "", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br"], "ground_truth": [".", "UncondBr", ")", ")", ";"], "File": "ARMConstantIslandPass", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40464, "Length": 220, "Cover_Rate": 0.38394415357766143} {"Template_token": ["", "CC", "=", "", "(", "CC", ")", ";", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40465, "Length": 233, "Cover_Rate": 0.40663176265270506} {"Template_token": ["", "bool", "ConstantIslands", "::", "fixupUnconditionalBr", "(", "ImmBranch", "&", "Br", ")", "{", "MachineInstr", "*", "MI", "=", "Br", ".", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "isThumb1", ")", "llvm_unreachable"], "ground_truth": ["(", "", ")", ";"], "File": "ARMConstantIslandPass", "Func": "fixupUnconditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40466, "Length": 38, "Cover_Rate": 0.3619047619047619} {"Template_token": ["", "case", "", ":", "return", "isThumb1", "?", "", ":", "", ";", "case", "", ":", "return", "isThumb1", "?", "", ":", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "unsigned", "CPI", "=", "getCombinedIndex", "("], "ground_truth": ["CPEMI", ")", ";"], "File": "ARMConstantIslandPass", "Func": "getCPELogAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40467, "Length": 48, "Cover_Rate": 0.3609022556390977} {"Template_token": ["", "}", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "", ")", ";", "unsigned", "Align", "=", "MCP", "->", "getConstants", "(", ")", "["], "ground_truth": ["CPI", "]", ".", "getAlignment", "(", ")", ";"], "File": "ARMConstantIslandPass", "Func": "getCPELogAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40468, "Length": 42, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "", ")", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "I", ")", ";", "}", "return"], "ground_truth": ["Offset", ";"], "File": "ARMConstantIslandPass", "Func": "getOffsetOf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40469, "Length": 27, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::"], "ground_truth": ["NoVRegs", ")", ";"], "File": "ARMConstantIslandPass", "Func": "getRequiredProperties", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40470, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "int", "result", "=", "findInRangeCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "", ")", "return", "false", ";", "else", "if", "(", "result", "==", "", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ",", "CloserWater", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "find", "(", "WaterList", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "const", "unsigned", "Align", "=", "isThumb", "?", "", ":", "", ";", "if", "(", "NewMBB", "->", "getAlignment", "(", ")", "<", "Align", ")", "NewMBB", "->", "setAlignment", "(", "Align", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", "->", "getIterator", "(", ")", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "="], "ground_truth": ["NewIsland", ";"], "File": "ARMConstantIslandPass", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40471, "Length": 278, "Cover_Rate": 0.549407114624506} {"Template_token": ["", "unsigned", "PCAdj", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "", "<<", "MaxDisp", "<<", "", "<<", "getOffsetOf", "(", "MI", ")", "<<", "", "<<", "DestOffset", "<<", "", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<="], "ground_truth": ["DestOffset", ")", "{"], "File": "ARMConstantIslandPass", "Func": "isBBInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40472, "Length": 96, "Cover_Rate": 0.6713286713286714} {"Template_token": ["", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";", "dbgs", "(", ")", "<<", "", "<<", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "<<", "", "<<", "MaxDisp", "<<", "format", "(", "", ",", "UserOffset", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", ""], "ground_truth": ["<<", "format", "(", "", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";"], "File": "ARMConstantIslandPass", "Func": "isCPEntryInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40473, "Length": 84, "Cover_Rate": 0.5874125874125874} {"Template_token": ["", "unsigned", "CPELogAlign", "=", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ";", "unsigned", "CPEOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPELogAlign", ")", ";", "unsigned", "NextBlockOffset", ",", "NextBlockAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockAlignment", "=", "", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]"], "ground_truth": [".", "Offset", ";"], "File": "ARMConstantIslandPass", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40474, "Length": 90, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&&", "!", "PreservedBaseReg", ")", "continue", ";", "}", "else", "{", "unsigned", "BaseReg", "=", "User", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "User", ".", "MI", "->", "getIterator", "(", ")", "==", "User", ".", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Shift", "=", "User", ".", "MI", "->", "getPrevNode", "(", ")", ";", "if", "(", "Shift", "->", "getOpcode", "(", ")", "!=", "", "||", "Shift", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", "||", "!", "Shift", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "IdxReg", "=", "Shift", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "ShiftedIdxReg", "=", "Shift", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "IdxReg", "&&", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "continue", ";", "MachineInstr", "*", "Load", "=", "User", ".", "MI", "->", "getNextNode", "(", ")", ";", "if", "(", "Load", "->", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", "||", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "ShiftedIdxReg", "||", "!", "Load", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "registerDefinedBetween", "(", "BaseReg", ",", "Load", "->", "getNextNode", "(", ")", ",", "MBB", "->", "end", "(", ")", ",", "TRI", ")", ")", "continue", ";", "if", "(", "isPositionIndependentOrROPI", ")", "{", "MachineInstr", "*", "Add", "=", "Load", "->", "getNextNode", "(", ")", ";", "if", "(", "Add", "->", "getOpcode", "(", ")", "!=", "", "||", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "BaseReg", "||", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "||", "!", "Add", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "continue", ";", "if", "(", "Add", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "registerDefinedBetween", "(", "IdxReg", ",", "Add", "->", "getNextNode", "(", ")", ",", "MI", ",", "TRI", ")", ")", "continue", ";", "Add", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "", ";", "}", "else", "{", "if", "(", "Load", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "registerDefinedBetween", "(", "IdxReg", ",", "Load", "->", "getNextNode", "(", ")", ",", "MI", ",", "TRI", ")", ")", "continue", ";", "}", "CanDeleteLEA", "=", "true", ";", "Shift", "->", "eraseFromParent", "(", ")", ";", "Load", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", "", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<"], "ground_truth": ["*", "MI", ")", ";"], "File": "ARMConstantIslandPass", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40475, "Length": 495, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "false", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "BaseRegKill", "=", "BaseRegKill", "||", "MO", ".", "isKill", "(", ")", ";", "CanDeleteLEA", "=", "false", ";", "}", "}", "}", "if", "(", "!", "RemovableAdd", ")", "return", "true", ";", "for", "(", "++", "I", ";", "&", "*", "I", "!=", "JumpMI", ";", "++", "I", ")", "{", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "I", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")"], "ground_truth": [")", "continue", ";"], "File": "ARMConstantIslandPass", "Func": "preserveBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40476, "Length": 159, "Cover_Rate": 0.4087403598971722} {"Template_token": ["", "for", "(", "auto", "I", "=", "From", ";", "I", "!=", "To", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMConstantIslandPass", "Func": "registerDefinedBetween", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40477, "Length": 31, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "static", "bool", "registerDefinedBetween", "(", "unsigned", "Reg", ",", "MachineBasicBlock", "::", "iterator", "From", ",", "MachineBasicBlock"], "ground_truth": ["::", "iterator", "To", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{"], "File": "ARMConstantIslandPass", "Func": "registerDefinedBetween", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40478, "Length": 23, "Cover_Rate": 0.41818181818181815} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "J", "(", "RemovableAdd", ")", ";", "for", "(", "++", "J", ";", "&", "*", "J", "!=", "JumpMI", ";", "++", "J", ")", "{", "for", "(", "unsigned", "K", "=", "", ",", "E", "=", "J", "->", "getNumOperands", "(", ")", ";", "K", "!=", "E", ";", "++", "K", ")", "{", "const", "MachineOperand", "&", "MO", "=", "J", "->", "getOperand", "(", "K", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "EntryReg", ")", "return", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "EntryReg", ")", "return", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "RemovableAdd", ")", ";", "RemovableAdd", "->", "eraseFromParent", "(", ")", ";", "DeadSize", "+=", ""], "ground_truth": [";"], "File": "ARMConstantIslandPass", "Func": "RemoveDeadAddBetweenLEAAndJT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40479, "Length": 136, "Cover_Rate": 0.576271186440678} {"Template_token": ["", "MachineBasicBlock", "*", "CPEBB", "=", "CPEMI", "->", "getParent", "(", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "Size", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";", "CPEBB", "->", "setAlignment", "(", "", ")"], "ground_truth": [";"], "File": "ARMConstantIslandPass", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40480, "Length": 72, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "CPEMI", "->", "eraseFromParent", "(", ")", ";", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "Size", ";", "if", "(", "CPEBB", "->", "empty", "(", ")", ")", "{", "BBInfo", "[", "CPEBB", "->", "getNumber", "(", ")", "]", ".", "Size", "=", "", ";", "CPEBB", "->", "setAlignment", "(", "", ")", ";", "}", "else", "CPEBB", "->", "setAlignment", "(", "getCPELogAlign", "(", "&", "*", "CPEBB", "->", "begin", "(", ")", ")", ")", ";", "adjustBBOffsetsAfter", "(", "CPEBB", ")", ";", "assert", "(", "!", "BBIsJumpedOver", "(", "CPEBB", ")", "&&", ""], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass", "Func": "removeDeadCPEMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40481, "Length": 82, "Cover_Rate": 0.7008547008547008} {"Template_token": ["", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "", ",", "NoBRIters", "=", "", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ""], "ground_truth": ["<<", "NoBRIters", "<<", "'\\n'", ")", ";"], "File": "ARMConstantIslandPass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40482, "Length": 224, "Cover_Rate": 0.3195435092724679} {"Template_token": ["", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "", ")", "report_fatal_error", "(", "", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "GenerateTBB", "&&", "!", "STI", "->", "genExecuteOnly", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "JumpTableEntryIndices", ".", "clear", "(", ")", ";", "JumpTableUserIndices", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear", "(", ")", ";", "PushPopMIs", ".", "clear", "(", ")", ";", "T2JumpTables", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMConstantIslandPass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40483, "Length": 405, "Cover_Rate": 0.5777460770328102} {"Template_token": ["", "void", "ConstantIslands", "::", "scanFunctionJumpTables", "(", ")", "{", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "I", ":", "MBB", ")", "if", "(", "I", ".", "isBranch", "(", ")", "&&", "(", "I", ".", "getOpcode", "(", ")", "==", "", "||", "I", ".", "getOpcode", "(", ")", "==", "", ")"], "ground_truth": [")", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";"], "File": "ARMConstantIslandPass", "Func": "scanFunctionJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40484, "Length": 59, "Cover_Rate": 0.9076923076923077} {"Template_token": ["", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "computeBlockSize", "(", "MF", ",", "OrigBB", ",", "BBInfo", "[", "OrigBB", "->", "getNumber", "(", ")", "]", ")", ";", "computeBlockSize", "(", "MF", ",", "NewBB", ",", "BBInfo", "[", "NewBB", "->", "getNumber", "(", ")", "]", ")", ";", "adjustBBOffsetsAfter", "(", "OrigBB", ")"], "ground_truth": [";"], "File": "ARMConstantIslandPass", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40485, "Length": 147, "Cover_Rate": 0.47266881028938906} {"Template_token": ["", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "OrigBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "", ":", "", ")", ":", "", ";", "if", "(", "!", "isThumb", ")", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "else", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ","], "ground_truth": ["BasicBlockInfo", "(", ")", ")", ";"], "File": "ARMConstantIslandPass", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40486, "Length": 158, "Cover_Rate": 0.5080385852090032} {"Template_token": ["", "bool", "ConstantIslands", "::", "undoLRSpillRestore", "(", ")", "{", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "PushPopMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MI", "->", "getParent", "(", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MadeChange", "=", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg"], "ground_truth": ["(", ")", "==", "", "&&", "MI", "->", "getNumExplicitOperands", "(", ")", "==", "", ")", "{"], "File": "ARMConstantIslandPass", "Func": "undoLRSpillRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40487, "Length": 162, "Cover_Rate": 0.8617021276595744} {"Template_token": ["", "return", "BBInfo", "[", "LHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", "<", "BBInfo", "[", "RHS", ".", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "}", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "CPUsers", ".", "size", "(", ")", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "i", "]", ";", "unsigned", "UserOffset", "=", "getUserOffset"], "ground_truth": ["(", "U", ")", ";"], "File": "ARMConstantIslandPass", "Func": "verify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40488, "Length": 88, "Cover_Rate": 0.44221105527638194} {"Template_token": ["", "void", "ConstantPoolMBB", "::", "addSelectionDAGCSEId", "(", "FoldingSetNodeID", "&"], "ground_truth": ["ID", ")", "{"], "File": "ARMConstantPoolValue (2)", "Func": "addSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40489, "Length": 10, "Cover_Rate": 0.4} {"Template_token": ["", "void", "ConstantPoolValue", "::", "dump", "(", ")", "const", "{", "errs", "(", ")", "<<", ""], "ground_truth": ["<<", "*", "this", ";"], "File": "ARMConstantPoolValue (2)", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40490, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "void", "ConstantPoolValue", "::", "dump", "(", ")", "const", "{", "errs", "(", ")", "<<", ""], "ground_truth": ["<<", "*", "this", ";"], "File": "ARMConstantPoolValue (2)", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40491, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "int", "ConstantPoolMBB", "::", "getExistingMachineCPValue", "(", "MachineConstantPool", "*"], "ground_truth": ["CP", ",", "unsigned", "Alignment", ")", "{"], "File": "ARMConstantPoolValue (2)", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40492, "Length": 13, "Cover_Rate": 0.52} {"Template_token": ["", "const", "GlobalValue", "*", "ConstantPoolConstant", "::", "getGV", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMConstantPoolValue (2)", "Func": "getGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40493, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "const", "char", "*", "ConstantPoolValue", "::", "getModifierText", "(", ")", "const", "{", "switch", "(", "Modifier", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMConstantPoolValue (2)", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40494, "Length": 51, "Cover_Rate": 0.8225806451612904} {"Template_token": ["", "O", "<<", "", "<<", "MBB", "->", "getNumber", "("], "ground_truth": [")", ";"], "File": "ARMConstantPoolValue (2)", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40495, "Length": 10, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "void", "ConstantPoolMBB", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "O", "<<", "", "<<", "MBB", "->", "getNumber", "(", ")", ";", "ConstantPoolValue", "::", "print", "("], "ground_truth": ["O", ")", ";"], "File": "ARMConstantPoolValue (2)", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40496, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "void", "ConstantPoolValue", "::", "AddSelectionDAGCSEId", "(", "FoldingSetNodeID", "&", "ID", ")", "{", "ID", ".", "AddPointer", "(", "CVal", ")", ";", "ID", ".", "AddPointer", "(", "S", ")", ";", "ID", ".", "AddInteger", "(", "LabelId", ")", ";", "ID", ".", "AddInteger", "("], "ground_truth": ["PCAdjust", ")", ";"], "File": "ARMConstantPoolValue10", "Func": "AddSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40497, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "ID", ".", "AddPointer", "(", "S", ")", ";", "ID", ".", "AddInteger", "(", "LabelId"], "ground_truth": [")", ";"], "File": "ARMConstantPoolValue10", "Func": "AddSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40498, "Length": 14, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "if", "(", "S1", "&&", "S2", "&&", "strcmp", "(", "S1", ",", "S2", ")", "==", "", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMConstantPoolValue10", "Func": "CPV_streq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40499, "Length": 21, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "if", "(", "S1", "&&", "S2", "&&", "strcmp", "(", "S1", ",", "S2", ")", "==", "", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMConstantPoolValue10", "Func": "CPV_streq", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40500, "Length": 21, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "const", "BlockAddress", "*", "ConstantPoolValue", "::", "getBlockAddress", "("], "ground_truth": [")", "const", "{"], "File": "ARMConstantPoolValue10", "Func": "getBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40501, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "const", "GlobalValue", "*", "ConstantPoolValue", "::", "getGV", "(", ")", "const", "{", "return", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "CVal"], "ground_truth": [")", ";"], "File": "ARMConstantPoolValue10", "Func": "getGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40502, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "const", "char", "*", "getModifier", "(", ")", "const", "{", "return", "Modifier"], "ground_truth": [";"], "File": "ARMConstantPoolValue10", "Func": "getModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40503, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "virtual", "unsigned", "getRelocationInfo", "(", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMConstantPoolValue10", "Func": "getRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40504, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "virtual", "unsigned", "getRelocationInfo", "(", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMConstantPoolValue10", "Func": "getRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40505, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "bool", "hasModifier", "(", ")", "const", "{", "return", "Modifier", "!=", "NULL"], "ground_truth": [";"], "File": "ARMConstantPoolValue10", "Func": "hasModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40506, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "if", "(", "ACPV", "->", "LabelId", "==", "LabelId", ")", "return", "true", ";", "if", "(", "Kind", "==", "", "||", "Kind", "==", "", ")", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMConstantPoolValue10", "Func": "hasSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40507, "Length": 28, "Cover_Rate": 0.35443037974683544} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["", ";"], "File": "ARMConstantPoolValue10", "Func": "isBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40508, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "bool", "isLSDA", "(", ")", "{", "return", "Kind", "=="], "ground_truth": ["", ";"], "File": "ARMConstantPoolValue10", "Func": "isLSDA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40509, "Length": 10, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "free", "(", "(", "void", "*", ")", "S"], "ground_truth": [")", ";"], "File": "ARMConstantPoolValue10", "Func": "~ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40510, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "ConstantPoolValue", "::", "~", "ConstantPoolValue", "(", ")", "{", "free", "(", "(", "void", "*"], "ground_truth": [")", "S", ")", ";"], "File": "ARMConstantPoolValue10", "Func": "~ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40511, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "ConstantPoolSymbol", "*", "ConstantPoolSymbol", "::", "Create", "(", "LLVMContext", "&", "C", ",", "StringRef", "s"], "ground_truth": [",", "unsigned", "ID", ",", "unsigned", "char", "PCAdj", ")", "{"], "File": "ARMConstantPoolValue11", "Func": "Create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40512, "Length": 21, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "ConstantPoolSymbol", "*", "ConstantPoolSymbol", "::", "Create", "(", "LLVMContext", "&", "C", ",", "StringRef", "s", ",", "unsigned", "ID", ",", "unsigned", "char"], "ground_truth": ["PCAdj", ")", "{"], "File": "ARMConstantPoolValue11", "Func": "Create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40513, "Length": 21, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "switch", "(", "Modifier", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", ""], "ground_truth": [":"], "File": "ARMConstantPoolValue11", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40514, "Length": 32, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "const", "GlobalVariable", "*", "getPromotedGlobal", "(", ")", "const", "{", "return", "dyn_cast_or_null", "<", "GlobalVariable", ">", "("], "ground_truth": ["GVar", ")", ";"], "File": "ARMConstantPoolValue11", "Func": "getPromotedGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40515, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "GlobalValue", "*", "getGV", "(", ")", "const", "{", "return", "GV"], "ground_truth": [";"], "File": "ARMConstantPoolValue13", "Func": "getGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40516, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "O", ")", "print", "(", "*", "O"], "ground_truth": [")", ";"], "File": "ARMConstantPoolValue13", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40517, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "return", "getExistingMachineCPValueImpl", "<", "ConstantPoolMBB", ">"], "ground_truth": ["(", "CP", ",", "Alignment", ")", ";"], "File": "ARMConstantPoolValue15", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40518, "Length": 11, "Cover_Rate": 0.44} {"Template_token": ["", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "Constants", "[", "i", "]", ".", "getAlign", "(", ")", ">=", "Alignment", ")", "{", "auto", "*", "CPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ")", ";", "if", "(", "Derived", "*", "APC", "=", "dyn_cast", "<", "Derived", ">", "(", "CPV", ")", ")", "if", "(", "cast", "<", "Derived", ">", "(", "this", ")", "->", "equals", "(", "APC", ")", ")", "return", "i", ";", "}", "}", "return", "-"], "ground_truth": ["", ";"], "File": "ARMConstantPoolValue15", "Func": "getExistingMachineCPValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40519, "Length": 81, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "Constants", "[", "i", "]", ".", "getAlign", "(", ")", ">=", "Alignment", ")", "{", "auto", "*", "CPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ")", ";", "if", "(", "Derived", "*", "APC", "=", "dyn_cast", "<", "Derived", ">", "(", "CPV", ")", ")", "if", "(", "cast", "<", "Derived", ">", "(", "this", ")", "->", "equals", "(", "APC", ")", ")", "return", "i", ";", "}", "}", "return", "-", ""], "ground_truth": [";"], "File": "ARMConstantPoolValue15", "Func": "getExistingMachineCPValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40520, "Length": 81, "Cover_Rate": 0.6136363636363636} {"Template_token": ["", "bool", "isValue", "("], "ground_truth": [")", "const", "{"], "File": "ARMConstantPoolValue17", "Func": "isValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40521, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "ID", ".", "AddPointer", "(", "CVal", ")", ";", "for", "(", "const", "auto", "*", "GV", ":", "GVars", ")", "ID", ".", "AddPointer"], "ground_truth": ["(", "GV", ")", ";"], "File": "ARMConstantPoolValue1", "Func": "addSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40522, "Length": 23, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "ConstantPoolConstant", "::", "ConstantPoolConstant", "(", "const", "GlobalVariable", "*", "GV", ",", "const", "Constant", "*", "C", ")", ":", "ConstantPoolValue", "(", "(", "Type", "*", ")", "C", "->", "getType", "(", ")"], "ground_truth": [",", "", ",", "", ",", "", ",", "", ",", "false", ")", ",", "CVal", "(", "C", ")", "{"], "File": "ARMConstantPoolValue1", "Func": "ARMConstantPoolConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40523, "Length": 43, "Cover_Rate": 0.7818181818181819} {"Template_token": ["", "return", "APV", "->", "isGlobalValue", "(", ")", "||", "APV", "->", "isBlockAddress", "(", ")", "||", "APV", "->", "isLSDA", "(", ")", "||", "APV"], "ground_truth": ["->", "isPromotedGlobal", "(", ")", ";"], "File": "ARMConstantPoolValue1", "Func": "classof", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40524, "Length": 25, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "return", "new", "ConstantPoolSymbol", "(", "C", ",", "s", ",", "", ","], "ground_truth": ["", ",", "Modifier", ",", "false", ")", ";"], "File": "ARMConstantPoolValue1", "Func": "Create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40525, "Length": 17, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "LLVM_DUMP_METHOD", "void", "ConstantPoolValue", "::", "dump", "(", ")", "const", "{", "errs", "(", ")", "<<", "", "<<", "*"], "ground_truth": ["this", ";"], "File": "ARMConstantPoolValue1", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40526, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "if", "(", "index", "!=", "-", "", ")", "{", "auto", "*", "CPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "CP", "->"], "ground_truth": ["getConstants", "(", ")", "[", "index", "]", ".", "Val", ".", "MachineCPVal", ")", ";"], "File": "ARMConstantPoolValue1", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40527, "Length": 32, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "auto", "*", "CPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "CP", "->", "getConstants", "(", ")", "[", "index", "]", ".", "Val", ".", "MachineCPVal", ")", ";", "auto", "*", "Constant", "=", "cast", "<", "ConstantPoolConstant", ">", "(", "CPV", ")", ";", "Constant", "->", "GVars", ".", "insert", "(", "GVars", ".", "begin", "(", ")", ",", "GVars", ".", "end", "(", ")", ")", ";", "}", "return", "index"], "ground_truth": [";"], "File": "ARMConstantPoolValue1", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40528, "Length": 59, "Cover_Rate": 0.6276595744680851} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMConstantPoolValue1", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40529, "Length": 69, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "const", "Constant", "*", "getPromotedGlobalInit", "(", ")", "const", "{", "return"], "ground_truth": ["CVal", ";"], "File": "ARMConstantPoolValue1", "Func": "getPromotedGlobalInit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40530, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "Constant", "*", "getPromotedGlobalInit", "(", ")", "const", "{", "return"], "ground_truth": ["CVal", ";"], "File": "ARMConstantPoolValue1", "Func": "getPromotedGlobalInit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40531, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "if", "(", "ACPV", "->", "Kind", "==", "Kind", "&&", "ACPV", "->", "PCAdjust", "==", "PCAdjust", "&&", "ACPV", "->", "Modifier"], "ground_truth": ["==", "Modifier", "&&", "ACPV", "->", "LabelId", "==", "LabelId", "&&", "ACPV", "->", "AddCurrentAddress", "==", "AddCurrentAddress", ")", "{"], "File": "ARMConstantPoolValue1", "Func": "hasSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40532, "Length": 33, "Cover_Rate": 0.5076923076923077} {"Template_token": ["", "return", "Kind", "=="], "ground_truth": ["", ";"], "File": "ARMConstantPoolValue1", "Func": "isPromotedGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40533, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "void", "ConstantPoolMBB", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "O", "<<", "printMBBReference", "(", "*", "MBB", ")", ";", "ConstantPoolValue", "::", "print", "(", "O"], "ground_truth": [")", ";"], "File": "ARMConstantPoolValue1", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40534, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "void", "ConstantPoolMBB", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "O", "<<", "printMBBReference", "(", "*", "MBB"], "ground_truth": [")", ";"], "File": "ARMConstantPoolValue1", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40535, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "return", "iterator_range", "<", "promoted_iterator", ">", "(", "GVars", ".", "begin"], "ground_truth": ["(", ")", ",", "GVars", ".", "end", "(", ")", ")", ";"], "File": "ARMConstantPoolValue1", "Func": "promotedGlobals", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40536, "Length": 19, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "bool", "isNonLazyPointer", "(", ")", "const", "{", "return", "Kind", "=="], "ground_truth": ["", ";"], "File": "ARMConstantPoolValue23", "Func": "isNonLazyPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40537, "Length": 11, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "bool", "isStub", "("], "ground_truth": [")", "const", "{"], "File": "ARMConstantPoolValue23", "Func": "isStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40538, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "unsigned", "AlignMask", "=", "Alignment", "-", "", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "Constants", "=", "CP", "->", "getConstants", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Constants", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "(", "ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "ConstantPoolMBB", "*", "APMBB", "=", "dyn_cast", "<", "ConstantPoolMBB", ">", "(", "CPV", ")", ";", "if", "(", "!", "APMBB"], "ground_truth": [")", "continue", ";"], "File": "ARMConstantPoolValue24", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40539, "Length": 108, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "ConstantPoolSymbol", "::", "hasSameValue", "(", "ConstantPoolValue", "*", "ACPV", ")", "{", "const", "ConstantPoolSymbol", "*", "ACPS", "=", "dyn_cast", "<", "ConstantPoolSymbol", ">", "(", "ACPV", ")", ";", "return", "ACPS", "&&", "CPV_streq", "(", "ACPS", "->", "S", ",", "S"], "ground_truth": [")", "&&", "ConstantPoolValue", "::", "hasSameValue", "(", "ACPV", ")", ";"], "File": "ARMConstantPoolValue24", "Func": "hasSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40540, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "ConstantPoolSymbol", "::", "~", "ConstantPoolSymbol"], "ground_truth": ["(", ")", "{"], "File": "ARMConstantPoolValue24", "Func": "~ARMConstantPoolSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40541, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "ConstantPoolSymbol", "::", "~", "ConstantPoolSymbol", "(", ")"], "ground_truth": ["{"], "File": "ARMConstantPoolValue24", "Func": "~ARMConstantPoolSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40542, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "(", "ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "if", "(", "CPV", "->", "GV", "==", "GV", "&&", "CPV", "->", "S", "==", "S", "&&", "CPV", "->", "LabelId", "==", "LabelId", "&&", "CPV", "->", "Kind", "==", "Kind", "&&", "CPV", "->", "PCAdjust", "==", "PCAdjust", ")", "return", "i", ";", "}", "}", "return", "-", ""], "ground_truth": [";"], "File": "ARMConstantPoolValue25", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40543, "Length": 85, "Cover_Rate": 0.5902777777777778} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMConstantPoolValue25", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40544, "Length": 24, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "if", "(", "Modifier", ")", "O", "<<", "", "<<", "Modifier", "<<", "", ";", "if", "(", "PCAdjust", "!=", "", ")", "{", "O", "<<", "", "<<", "LabelId", "<<", "", "<<"], "ground_truth": ["(", "unsigned", ")", "PCAdjust", ";"], "File": "ARMConstantPoolValue25", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40545, "Length": 32, "Cover_Rate": 0.3368421052631579} {"Template_token": ["", "static", "bool", "classof", "("], "ground_truth": ["const", "ConstantPoolMBB", "*", ")", "{"], "File": "ARMConstantPoolValue29", "Func": "classof", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40546, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "return", "dyn_cast_or_null", "<", "BlockAddress", ">", "("], "ground_truth": ["CVal", ")", ";"], "File": "ARMConstantPoolValue34", "Func": "getBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40547, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "dyn_cast_or_null", "<", "GlobalValue", ">", "("], "ground_truth": ["CVal", ")", ";"], "File": "ARMConstantPoolValue34", "Func": "getGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40548, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "ConstantPoolValue", "::", "print", "("], "ground_truth": ["O", ")", ";"], "File": "ARMConstantPoolValue35", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40549, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "void", "ConstantPoolMBB", "::", "print", "(", "raw_ostream", "&", "O"], "ground_truth": [")", "const", "{"], "File": "ARMConstantPoolValue35", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40550, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "O", "<<", "", "<<", "LabelId", "<<", "", "<<", "(", "unsigned", ")", "PCAdjust", ";", "if", "(", "AddCurrentAddress", ")", "O", "<<", "", ";", "O", "<<", ""], "ground_truth": [";"], "File": "ARMConstantPoolValue3", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40551, "Length": 25, "Cover_Rate": 0.33783783783783783} {"Template_token": ["", "int", "ConstantPoolSymbol", "::", "getExistingMachineCPValue", "(", "MachineConstantPool", "*", "CP", ",", "unsigned", "Alignment", ")", "{", "unsigned", "AlignMask", "=", "Alignment", "-", "", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "Constants", "=", "CP", "->", "getConstants", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Constants", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "(", "ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "ConstantPoolSymbol", "*", "APS", "=", "dyn_cast", "<", "ConstantPoolSymbol", ">", "(", "CPV"], "ground_truth": [")", ";"], "File": "ARMConstantPoolValue5", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40552, "Length": 114, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "void", "ConstantPoolValue", "::", "AddSelectionDAGCSEId", "(", "FoldingSetNodeID", "&", "ID", ")", "{", "ID", ".", "AddPointer", "(", "GV", ")", ";", "ID", ".", "AddPointer", "(", "S", ")", ";", "ID", ".", "AddInteger", "("], "ground_truth": ["LabelId", ")", ";"], "File": "ARMConstantPoolValue7", "Func": "AddSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40553, "Length": 31, "Cover_Rate": 0.7948717948717948} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "(", "ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "if", "(", "CPV", "->", "GV", "==", "GV", "&&", "CPV", "->", "S", "==", "S", "&&", "CPV", "->", "LabelId", "==", "LabelId", "&&", "CPV", "->", "PCAdjust", "==", "PCAdjust"], "ground_truth": [")", "return", "i", ";"], "File": "ARMConstantPoolValue7", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40554, "Length": 46, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "ConstantPoolValue", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "if", "(", "GV", ")", "O", "<<", "GV"], "ground_truth": ["->", "getName", "(", ")", ";"], "File": "ARMConstantPoolValue7", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40555, "Length": 23, "Cover_Rate": 0.3108108108108108} {"Template_token": ["", "return", "ACPV", "->", "isMachineBasicBlock"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantPoolValue", "Func": "classof", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40556, "Length": 7, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "return", "MBB", "==", "A", "->", "MBB", "&&"], "ground_truth": ["ConstantPoolValue", "::", "equals", "(", "A", ")", ";"], "File": "ARMConstantPoolValue", "Func": "equals", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40557, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "unsigned", "getLabelId", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMConstantPoolValue", "Func": "getLabelId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40558, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getRelocationInfo", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "ARMConstantPoolValue", "Func": "getRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40559, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "unsigned", "getRelocationInfo", "(", ")", "const", "override"], "ground_truth": ["{"], "File": "ARMConstantPoolValue", "Func": "getRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40560, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "return", "S", ".", "c_str", "("], "ground_truth": [")", ";"], "File": "ARMConstantPoolValue", "Func": "getSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40561, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "return", "S", ".", "c_str"], "ground_truth": ["(", ")", ";"], "File": "ARMConstantPoolValue", "Func": "getSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40562, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "bool", "hasModifier", "(", ")", "const", "{", "return", "Modifier", "!="], "ground_truth": ["", ";"], "File": "ARMConstantPoolValue", "Func": "hasModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40563, "Length": 11, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "return", "Kind", "==", ""], "ground_truth": [";"], "File": "ARMConstantPoolValue", "Func": "isBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40564, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "return", "Kind"], "ground_truth": ["==", "", ";"], "File": "ARMConstantPoolValue", "Func": "isExtSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40565, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "bool", "isGlobalValue", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMConstantPoolValue", "Func": "isGlobalValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40566, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "isGlobalValue", "("], "ground_truth": [")", "const", "{"], "File": "ARMConstantPoolValue", "Func": "isGlobalValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40567, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "isMachineBasicBlock", "("], "ground_truth": [")", "const", "{"], "File": "ARMConstantPoolValue", "Func": "isMachineBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40568, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "Kind"], "ground_truth": ["==", "", ";"], "File": "ARMConstantPoolValue", "Func": "isMachineBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40569, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "bool", "mustAddCurrentAddress", "(", ")", "const", "{", "return", "AddCurrentAddress"], "ground_truth": [";"], "File": "ARMConstantPoolValue", "Func": "mustAddCurrentAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40570, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "mustAddCurrentAddress", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMConstantPoolValue", "Func": "mustAddCurrentAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40571, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "O", ")", "print"], "ground_truth": ["(", "*", "O", ")", ";"], "File": "ARMConstantPoolValue", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40572, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "O", ")", "print"], "ground_truth": ["(", "*", "O", ")", ";"], "File": "ARMConstantPoolValue", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40573, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "mcld", "::", "TargetRegistry", "::", "RegisterDiagnosticLineInfo", "(", "mcld", "::", "TheTarget"], "ground_truth": [",", "mcld", "::", "createDiagLineInfo", ")", ";"], "File": "ARMDiagnostic", "Func": "MCLDInitializeARMDiagnosticLineInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40574, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", "&&", "!", "ITBlock", ".", "instrLastInITBlock", "(", ")", ")", "S", "=", "SoftFail", ";", "break", ";", "default", ":", "break", ";", "}", "unsigned", "CC", ";", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "ITBlock", ".", "advanceITState", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "I", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateImm", "(", "CC", ")", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "else", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "return", "S", ";", "}", "}", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand"], "ground_truth": ["::", "CreateImm", "(", "CC", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40575, "Length": 232, "Cover_Rate": 0.596401028277635} {"Template_token": ["", "void", "advanceITState", "("], "ground_truth": [")", "{"], "File": "ARMDisassembler (2)", "Func": "advanceITState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40576, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "static", "bool", "Check", "(", "DecodeStatus", "&", "Out", ",", "DecodeStatus", "In", ")", "{", "switch", "(", "In", ")", "{", "case", "MCDisassembler", "::", "Success", ":", "return", "true", ";", "case", "MCDisassembler", "::", "SoftFail", ":", "Out", "=", "In", ";", "return", "true", ";", "case", "MCDisassembler", "::", "Fail", ":", "Out", "="], "ground_truth": ["In", ";"], "File": "ARMDisassembler (2)", "Func": "Check", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40577, "Length": 46, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "static", "MCDisassembler", "*", "createThumbDisassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "ThumbDisassembler", "(", "STI"], "ground_truth": [")", ";"], "File": "ARMDisassembler (2)", "Func": "createThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40578, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "static", "MCDisassembler", "*", "createThumbDisassembler", "(", "const", "Target", "&", "T"], "ground_truth": [",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "File": "ARMDisassembler (2)", "Func": "createThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40579, "Length": 16, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Op", "=", "", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Op", "=", "", ";", "bool", "writeback", "=", "(", "P", "==", "", ")", "||", "(", "W", "==", "", ")", ";", "unsigned", "idx_mode", "=", "", ";", "if", "(", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "else", "if", "(", "!", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "reg", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Opc", "=", "", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "unsigned", "amt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Opc", "==", "", "&&", "amt", "==", "", ")", "Opc", "=", "", ";", "unsigned", "imm", "=", "", "(", "Op", ",", "amt", ",", "Opc", ",", "idx_mode", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "unsigned", "tmp", "=", "", "(", "Op", ",", "imm", ",", "", ",", "idx_mode", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "tmp", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrMode2IdxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40580, "Length": 440, "Cover_Rate": 0.668693009118541} {"Template_token": ["", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Op", "=", "", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Op", "=", "", ";", "bool", "writeback", "=", "(", "P", "==", "", ")", "||", "(", "W", "==", "", ")", ";", "unsigned", "idx_mode", "=", "", ";", "if", "(", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "else", "if", "(", "!", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "reg", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Opc", "=", "", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", ""], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrMode2IdxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40581, "Length": 203, "Cover_Rate": 0.30851063829787234} {"Template_token": ["", "if", "(", "U", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ",", "imm", ")", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40582, "Length": 42, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40583, "Length": 48, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "static", "DecodeStatus", "DecodeAddrMode7Operand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t"], "ground_truth": ["Address", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40584, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "static", "DecodeStatus", "DecodeAddrMode7Operand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ","], "ground_truth": ["const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40585, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40586, "Length": 93, "Cover_Rate": 0.6413793103448275} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40587, "Length": 124, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "uint32_t", "msb_mask", "=", "", ";", "if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", "", "<<", "(", "msb", "+", "", ")", ")", "-", "", ";", "uint32_t", "lsb_mask", "=", "(", "", "<<", "lsb", ")", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "~", "(", "msb_mask", "^", "lsb_mask", ")", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40588, "Length": 56, "Cover_Rate": 0.43410852713178294} {"Template_token": ["", "static", "DecodeStatus", "DecodeBitfieldMaskOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "msb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "lsb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "{", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "lsb", "=", "msb", ";", "}", "uint32_t", "msb_mask", "=", "", ";", "if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", ""], "ground_truth": ["<<", "(", "msb", "+", "", ")", ")", "-", "", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40589, "Length": 97, "Cover_Rate": 0.751937984496124} {"Template_token": ["", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "return", "S", ";", "}", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40590, "Length": 133, "Cover_Rate": 0.6456310679611651} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40591, "Length": 70, "Cover_Rate": 0.33980582524271846} {"Template_token": ["", "static", "DecodeStatus", "DecodeCCOutOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeCCOutOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40592, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "static", "DecodeStatus", "DecodeCoprocessor", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*"], "ground_truth": ["Decoder", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40593, "Length": 20, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "unsigned", "imod", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "M", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40594, "Length": 132, "Cover_Rate": 0.42996742671009774} {"Template_token": ["", "static", "DecodeStatus", "DecodeDoubleRegLoad", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDoubleRegLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40595, "Length": 147, "Cover_Rate": 0.9735099337748344} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rn", "==", "", "||", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40596, "Length": 125, "Cover_Rate": 0.6218905472636815} {"Template_token": ["", "unsigned", "Register", "=", "DPairDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40597, "Length": 20, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40598, "Length": 56, "Cover_Rate": 0.9824561403508771} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40599, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "regs", "==", "", "||", "regs", ">", "", "||", "(", "Vd", "+", "regs", ")", ">", "", ")", "{", "regs", "=", "Vd", "+", "regs", ">", "", "?", "", "-", "Vd", ":", "regs", ";", "regs", "=", "std", "::", "max", "(", "", ",", "regs", ")", ";", "regs", "=", "std", "::", "min", "("], "ground_truth": ["", ",", "regs", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40600, "Length": 86, "Cover_Rate": 0.46236559139784944} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPR_8RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ","], "ground_truth": ["Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40601, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ","], "ground_truth": ["Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPR_VFP2RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40602, "Length": 23, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRnopcRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeGPRnopcRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40603, "Length": 55, "Cover_Rate": 0.9322033898305084} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRnopcRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address"], "ground_truth": [",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeGPRnopcRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40604, "Length": 20, "Cover_Rate": 0.3389830508474576} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "(", "RegNo", "&", "", ")", "||", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateReg", "(", "RegisterPair", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40605, "Length": 51, "Cover_Rate": 0.6219512195121951} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "(", "RegNo", "&", "", ")", "||", "RegNo", "==", "", ")", "S", "=", "MCDisassembler"], "ground_truth": ["::", "SoftFail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40606, "Length": 29, "Cover_Rate": 0.35365853658536583} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40607, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "unsigned", "Imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Imm", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeImm0_4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40608, "Length": 40, "Cover_Rate": 0.6557377049180327} {"Template_token": ["", "static", "DecodeStatus", "DecodeIT", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mask", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "{", "pred", "=", "", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "mask", "==", ""], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40609, "Length": 80, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrMode7Operand", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePostIdxReg", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "Cond", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeLDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40610, "Length": 75, "Cover_Rate": 0.31645569620253167} {"Template_token": ["", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrModeImm12Operand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40611, "Length": 137, "Cover_Rate": 0.631336405529954} {"Template_token": ["", "if", "(", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeLDRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40612, "Length": 84, "Cover_Rate": 0.34854771784232363} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeLDRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40613, "Length": 162, "Cover_Rate": 0.6721991701244814} {"Template_token": ["", "if", "(", "Val", "&", "~", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40614, "Length": 29, "Cover_Rate": 0.58} {"Template_token": ["", "static", "DecodeStatus", "DecodeMemBarrierOption", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "&", "~", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40615, "Length": 44, "Cover_Rate": 0.88} {"Template_token": ["", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "==", "", ")", "{", "if", "(", "!", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "==", "", "&&", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "==", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ")", ";", "return", "S", ";", "}", "return", "DecodeRFEInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeRegListOperand", "(", "Inst", ",", "reglist", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeMemMultipleWritebackInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40616, "Length": 237, "Cover_Rate": 0.4514285714285714} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "cop", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40617, "Length": 64, "Cover_Rate": 0.3121951219512195} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "CRm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "opc1", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "cop", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "opc1", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40618, "Length": 119, "Cover_Rate": 0.5804878048780487} {"Template_token": ["", "static", "DecodeStatus", "DecodeMSRMask", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "Val", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "Val", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40619, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "static", "DecodeStatus", "DecodeMSRMask", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address"], "ground_truth": [",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40620, "Length": 20, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Q", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMDisassembler (2)", "Func": "DecodeNEONModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40621, "Length": 227, "Cover_Rate": 0.739413680781759} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Q", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeNEONModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40622, "Length": 118, "Cover_Rate": 0.38436482084690554} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "add", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "add", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40623, "Length": 63, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "add", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "add", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40624, "Length": 60, "Cover_Rate": 0.6593406593406593} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "if", "(", "Val", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40625, "Length": 80, "Cover_Rate": 0.7476635514018691} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40626, "Length": 33, "Cover_Rate": 0.308411214953271} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeQADDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40627, "Length": 162, "Cover_Rate": 0.8393782383419689} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeQADDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40628, "Length": 72, "Cover_Rate": 0.37305699481865284} {"Template_token": ["", "unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40629, "Length": 25, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "if", "(", "RegNo", ">", "", "||", "(", "RegNo", "&", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "RegNo", ">>=", "", ";", "unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo"], "ground_truth": ["]", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40630, "Length": 31, "Cover_Rate": 0.4492753623188406} {"Template_token": ["", "writebackLoad", "=", "true", ";", "writebackReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Val", "&", "(", "", "<<", "i", ")", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40631, "Length": 81, "Cover_Rate": 0.413265306122449} {"Template_token": ["", "if", "(", "RegNo", "==", "", "||", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler (2)", "Func": "DecoderGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40632, "Length": 35, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40633, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight32Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40634, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40635, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight8Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val"], "ground_truth": [",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40636, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "Ra", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40637, "Length": 114, "Cover_Rate": 0.4978165938864629} {"Template_token": ["", "static", "DecodeStatus", "DecodeSMLAInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Ra", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40638, "Length": 153, "Cover_Rate": 0.6681222707423581} {"Template_token": ["", "uint32_t", "imm", "=", "Val", "&", "", ";", "uint32_t", "rot", "=", "(", "Val", "&", "", ")", ">>", "", ";", "uint32_t", "rot_imm", "=", "(", "imm", ">>", "rot", ")", "|", "(", "imm", "<<", "(", "(", "", "-", "rot", ")", "&", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "rot_imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40639, "Length": 58, "Cover_Rate": 0.7341772151898734} {"Template_token": ["", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "}", "if", "(", "Shift", "==", "", "&&", "imm", "==", "", ")", "Shift", "=", "", ";", "unsigned", "Op", "=", "Shift", "|", "(", "imm", "<<", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Op", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40640, "Length": 68, "Cover_Rate": 0.35602094240837695} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "SPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40641, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrModeImm12Operand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSTRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40642, "Length": 112, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSTRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40643, "Length": 74, "Cover_Rate": 0.34101382488479265} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSTRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40644, "Length": 162, "Cover_Rate": 0.7465437788018433} {"Template_token": ["", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Rt", "==", "Rn", "||", "Rn", "=="], "ground_truth": ["Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40645, "Length": 77, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40646, "Length": 31, "Cover_Rate": 0.34065934065934067} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40647, "Length": 67, "Cover_Rate": 0.7362637362637363} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm12", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40648, "Length": 60, "Cover_Rate": 0.4580152671755725} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40649, "Length": 91, "Cover_Rate": 0.41363636363636364} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40650, "Length": 48, "Cover_Rate": 0.46601941747572817} {"Template_token": ["", "if", "(", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40651, "Length": 64, "Cover_Rate": 0.38323353293413176} {"Template_token": ["", "unsigned", "sign1", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "sign2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Val", "=", "fieldFromInstruction", "(", "Insn"], "ground_truth": [",", "", ",", "", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40652, "Length": 47, "Cover_Rate": 0.3821138211382114} {"Template_token": ["", "unsigned", "S", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "J1", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "J2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "imm10", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm11", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "tmp", "=", "(", "S", "<<", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", "|", "(", "imm10", "<<", "", ")", "|", "imm11", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")"], "ground_truth": [")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40653, "Length": 156, "Cover_Rate": 0.8342245989304813} {"Template_token": ["", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "imm10", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm11", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "tmp", "=", "(", "S", "<<", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", "|", "(", "imm10", "<<", "", ")", "|", "imm11", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand"], "ground_truth": ["(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40654, "Length": 110, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40655, "Length": 32, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "W", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "P", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "bool", "writeback", "=", "(", "W", "==", "", ")", "|", "(", "P", "==", "", ")", ";", "addr", "|=", "(", "U", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "Rt", "==", "Rt2", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LDRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40656, "Length": 199, "Cover_Rate": 0.7158273381294964} {"Template_token": ["", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "Rt", "==", "Rt2", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LDRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40657, "Length": 86, "Cover_Rate": 0.30935251798561153} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm12", "(", "Inst", ",", "imm", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LoadImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40658, "Length": 191, "Cover_Rate": 0.5472779369627507} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LoadLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40659, "Length": 66, "Cover_Rate": 0.3013698630136986} {"Template_token": ["", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LoadLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40660, "Length": 69, "Cover_Rate": 0.3150684931506849} {"Template_token": ["", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "unsigned", "addrmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "addrmode", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "addrmode", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeSOReg", "(", "Inst", ",", "addrmode"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40661, "Length": 170, "Cover_Rate": 0.46321525885558584} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "(", "Rn", "<<", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LoadT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40662, "Length": 134, "Cover_Rate": 0.5583333333333333} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40663, "Length": 111, "Cover_Rate": 0.5606060606060606} {"Template_token": ["", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40664, "Length": 106, "Cover_Rate": 0.5353535353535354} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40665, "Length": 34, "Cover_Rate": 0.6181818181818182} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2ShifterImmOperand", "(", "MCInst", "&", "Inst", ",", "uint32_t", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40666, "Length": 27, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "W", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "P", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "bool", "writeback", "=", "(", "W", "==", "", ")", "|", "(", "P", "==", "", ")", ";", "addr", "|=", "(", "U", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check"], "ground_truth": ["(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40667, "Length": 100, "Cover_Rate": 0.38022813688212925} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rn", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40668, "Length": 233, "Cover_Rate": 0.8694029850746269} {"Template_token": ["", "unsigned", "Register", "=", "", ";", "switch", "(", "RegNo", ")", "{", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "case", "", ":", "Register", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::"], "ground_truth": ["Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodetcGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40669, "Length": 71, "Cover_Rate": 0.5819672131147541} {"Template_token": ["", "static", "DecodeStatus", "DecodetGPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*"], "ground_truth": ["Decoder", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodetGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40670, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddrModeIS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40671, "Length": 55, "Cover_Rate": 0.6043956043956044} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbAddrModePC", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "imm", "=", "Val", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40672, "Length": 39, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40673, "Length": 55, "Cover_Rate": 0.5339805825242718} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40674, "Length": 24, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40675, "Length": 36, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Rdm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rdm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "=="], "ground_truth": ["", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40676, "Length": 116, "Cover_Rate": 0.5497630331753555} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "=="], "ground_truth": ["", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40677, "Length": 73, "Cover_Rate": 0.3459715639810427} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBCCTargetOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40678, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40679, "Length": 74, "Cover_Rate": 0.5} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBLXOffset", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "S", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "J1", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "J2", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40680, "Length": 147, "Cover_Rate": 0.9607843137254902} {"Template_token": ["", "unsigned", "J2", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40681, "Length": 110, "Cover_Rate": 0.7189542483660131} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbCmpBROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", "<<", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbCmpBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40682, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "flags", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40683, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40684, "Length": 84, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40685, "Length": 87, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-"], "ground_truth": ["imm", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40686, "Length": 152, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "("], "ground_truth": ["", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40687, "Length": 137, "Cover_Rate": 0.5436507936507936} {"Template_token": ["", "static", "DecodeStatus", "DecodeVCVTQ", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "imm", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40688, "Length": 249, "Cover_Rate": 0.9880952380952381} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "size", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", "&&", "Rm", "!=", "", "&&", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40689, "Length": 287, "Cover_Rate": 0.8541666666666666} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "align", "*=", "", "*", "size", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairSpacedRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", "&&", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40690, "Length": 318, "Cover_Rate": 0.8324607329842932} {"Template_token": ["", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "index", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40691, "Length": 155, "Cover_Rate": 0.31376518218623484} {"Template_token": ["", "unsigned", "inc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40692, "Length": 186, "Cover_Rate": 0.6220735785953178} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40693, "Length": 413, "Cover_Rate": 0.77196261682243} {"Template_token": ["", "align", "*=", "", "*", "size", ";", "}", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "else", "if", "(", "Rm", "!="], "ground_truth": ["", ")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD4DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40694, "Length": 220, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "align", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "}", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40695, "Length": 289, "Cover_Rate": 0.4661290322580645} {"Template_token": ["", "case", "", ":", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "align", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "}", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")"], "ground_truth": ["{"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40696, "Length": 267, "Cover_Rate": 0.4306451612903226} {"Template_token": ["", "if", "(", "type", "==", "", "&&", "(", "align", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST1Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40697, "Length": 44, "Cover_Rate": 0.33587786259541985} {"Template_token": ["", "if", "(", "type", "==", "", "&&", "(", "align", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn"], "ground_truth": [",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST1Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40698, "Length": 69, "Cover_Rate": 0.5267175572519084} {"Template_token": ["", "unsigned", "type", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")"], "ground_truth": [":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40699, "Length": 91, "Cover_Rate": 0.674074074074074} {"Template_token": ["", "unsigned", "type", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40700, "Length": 54, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "align", "&", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":"], "ground_truth": ["DecodeVSTInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST3Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40701, "Length": 48, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "align", "&", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst"], "ground_truth": [",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST3Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40702, "Length": 48, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLDST4Instruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn"], "ground_truth": [",", "", ",", "", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST4Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40703, "Length": 32, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn", ",", "Address", ","], "ground_truth": ["Decoder", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLDST4Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40704, "Length": 25, "Cover_Rate": 0.30864197530864196} {"Template_token": ["", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40705, "Length": 117, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40706, "Length": 143, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVMOVSRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40707, "Length": 142, "Cover_Rate": 0.6068376068376068} {"Template_token": ["", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "<<", "size", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40708, "Length": 77, "Cover_Rate": 0.4967741935483871} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "align", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVST1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40709, "Length": 303, "Cover_Rate": 0.7197149643705463} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVST2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40710, "Length": 363, "Cover_Rate": 0.8175675675675675} {"Template_token": ["", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVST2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40711, "Length": 262, "Cover_Rate": 0.5900900900900901} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "align", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "}", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", ""], "ground_truth": [")", "{"], "File": "ARMDisassembler (2)", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40712, "Length": 314, "Cover_Rate": 0.6108949416342413} {"Template_token": ["", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "insn32", "=", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", ";", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONLdStInsn", "=", "insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler"], "ground_truth": ["::", "Fail", ")", "{"], "File": "ARMDisassembler (2)", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40713, "Length": 385, "Cover_Rate": 0.42168674698795183} {"Template_token": ["", "unsigned", "CC", "=", "", ";", "if", "(", "instrInITBlock", "(", ")", ")", "CC", "=", "ITStates", ".", "back"], "ground_truth": ["(", ")", ";"], "File": "ARMDisassembler (2)", "Func": "getITCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40714, "Length": 19, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "unsigned", "CC", "=", "", ";", "if", "(", "instrInITBlock", "(", ")", ")", "CC", "=", "ITStates", ".", "back", "(", ")", ";", "return"], "ground_truth": ["CC", ";"], "File": "ARMDisassembler (2)", "Func": "getITCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40715, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "return", "!", "ITStates", ".", "empty"], "ground_truth": ["(", ")", ";"], "File": "ARMDisassembler (2)", "Func": "instrInITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40716, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "ITStates", ".", "size", "(", ")", "=="], "ground_truth": ["", ";"], "File": "ARMDisassembler (2)", "Func": "instrLastInITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40717, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "void", "LLVMInitializeDisassembler", "(", ")", "{", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "TheTarget", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "("], "ground_truth": ["TheThumbTarget", ",", "createThumbDisassembler", ")", ";"], "File": "ARMDisassembler (2)", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40718, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "ITStates", ".", "push_back", "(", "CCBits", ")", ";", "else", "ITStates", ".", "push_back", "(", "CCBits", "^", ""], "ground_truth": [")", ";"], "File": "ARMDisassembler (2)", "Func": "setITState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40719, "Length": 36, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "ITStates", ".", "push_back", "(", "CCBits", ")", ";", "else", "ITStates", ".", "push_back", "(", "CCBits", "^", "", ")", ";", "}", "ITStates", ".", "push_back", "("], "ground_truth": ["CCBits", ")", ";"], "File": "ARMDisassembler (2)", "Func": "setITState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40720, "Length": 44, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "MCDisassembler", "(", "STI"], "ground_truth": [")", "{"], "File": "ARMDisassembler (2)", "Func": "ThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40721, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "static", "bool", "tryAddingSymbolicOperand", "(", "uint64_t", "Address", ",", "int32_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "InstSize", ",", "MCInst", "&", "MI", ",", "const", "void", "*", "Decoder", ")", "{", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "return", "Dis", "->", "tryAddingSymbolicOperand", "(", "MI", ",", "(", "uint32_t", ")", "Value", ",", "Address", ",", "isBranch", ",", ""], "ground_truth": [",", "InstSize", ")", ";"], "File": "ARMDisassembler (2)", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40722, "Length": 62, "Cover_Rate": 0.9841269841269841} {"Template_token": ["", "static", "bool", "tryAddingSymbolicOperand", "(", "uint64_t", "Address", ",", "int32_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "InstSize", ",", "MCInst", "&", "MI", ",", "const"], "ground_truth": ["void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler (2)", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40723, "Length": 26, "Cover_Rate": 0.4126984126984127} {"Template_token": ["", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "("], "ground_truth": [")", ")", "{"], "File": "ARMDisassembler (2)", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40724, "Length": 56, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ITBlock", ".", "size", "(", ")", ">", "", ")", "S", "=", "SoftFail", ";", "break", ";", "default", ":", "break", ";", "}", "unsigned", "CC", ";", "if", "(", "!", "ITBlock", ".", "empty", "(", ")", ")", "{", "CC", "=", "ITBlock", ".", "back", "(", ")", ";", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "ITBlock", ".", "pop_back", "(", ")", ";", "}", "else", "CC", "=", "", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "I", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateImm", "(", "CC", ")", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "else", "MI", ".", "insert", "(", "I", ",", "MCOperand"], "ground_truth": ["::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40725, "Length": 211, "Cover_Rate": 0.5341772151898734} {"Template_token": ["", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "<<", "align", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler10", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40726, "Length": 71, "Cover_Rate": 0.6396396396396397} {"Template_token": ["", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40727, "Length": 53, "Cover_Rate": 0.4774774774774775} {"Template_token": ["", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler10", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40728, "Length": 47, "Cover_Rate": 0.32413793103448274} {"Template_token": ["", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address"], "ground_truth": [",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40729, "Length": 54, "Cover_Rate": 0.3724137931034483} {"Template_token": ["", "static", "DecodeStatus", "DecodeArmMOVTWInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler10", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40730, "Length": 201, "Cover_Rate": 0.9852941176470589} {"Template_token": ["", "uint32_t", "msb_mask", "=", "", ";", "if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", "", "<<", "(", "msb", "+", "", ")", ")", "-", "", ";", "uint32_t", "lsb_mask", "=", "(", "", "<<", "lsb", ")", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "~", "(", "msb_mask", "^"], "ground_truth": ["lsb_mask", ")", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40731, "Length": 53, "Cover_Rate": 0.43089430894308944} {"Template_token": ["", "static", "DecodeStatus", "DecodeBranchImmInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "pred", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")"], "ground_truth": [";"], "File": "ARMDisassembler10", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40732, "Length": 67, "Cover_Rate": 0.32524271844660196} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "coproc", "==", "", "||", "coproc", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "coproc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CRd", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "=", "", "(", "U", "?", "", ":", "", ",", "imm", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "|=", "U", "<<", "", ";", "default", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler10", "Func": "DecodeCopMemInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40733, "Length": 357, "Cover_Rate": 0.4654498044328553} {"Template_token": ["", "unsigned", "coproc", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "coproc", "==", "", "||", "coproc", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "coproc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CRd", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler10", "Func": "DecodeCopMemInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40734, "Length": 280, "Cover_Rate": 0.3650586701434159} {"Template_token": ["", "unsigned", "M", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler10", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40735, "Length": 216, "Cover_Rate": 0.8089887640449438} {"Template_token": ["", "static", "DecodeStatus", "DecodeCPSInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "imod", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "M", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler10", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40736, "Length": 258, "Cover_Rate": 0.9662921348314607} {"Template_token": ["", "static", "DecodeStatus", "DecodeDoubleRegLoad", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "(", "Rt", "&", "", ")", "||", "Rt", "==", "", "||", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", "+", ""], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeDoubleRegLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40737, "Length": 134, "Cover_Rate": 0.7204301075268817} {"Template_token": ["", "static", "DecodeStatus", "DecodeDoubleRegStore", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "(", "Rt", "&", "", ")", "||", "Rt", "==", "", "||", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40738, "Length": 141, "Cover_Rate": 0.5802469135802469} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40739, "Length": 68, "Cover_Rate": 0.5528455284552846} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrModeImm12Operand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40740, "Length": 193, "Cover_Rate": 0.8894009216589862} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeLDRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40741, "Length": 138, "Cover_Rate": 0.5726141078838174} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::"], "ground_truth": ["SoftFail", ";"], "File": "ARMDisassembler10", "Func": "DecodeLDRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40742, "Length": 90, "Cover_Rate": 0.37344398340248963} {"Template_token": ["", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "Val", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40743, "Length": 46, "Cover_Rate": 0.5974025974025974} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "MCDisassembler", "::", "Fail", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", ""], "ground_truth": [")", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeMemMultipleWritebackInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40744, "Length": 158, "Cover_Rate": 0.31287128712871287} {"Template_token": ["", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Q", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler10", "Func": "DecodeNEONModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40745, "Length": 150, "Cover_Rate": 0.48859934853420195} {"Template_token": ["", "static", "DecodeStatus", "DecodePostIdxReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40746, "Length": 39, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "add", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40747, "Length": 36, "Cover_Rate": 0.3956043956043956} {"Template_token": ["", "static", "DecodeStatus", "DecodeQPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "RegNo", ">>=", "", ";", "unsigned", "Register", "=", "QPRDecoderTable"], "ground_truth": ["[", "RegNo", "]", ";"], "File": "ARMDisassembler10", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40748, "Length": 43, "Cover_Rate": 0.7049180327868853} {"Template_token": ["", "switch", "(", "mode", ")", "{", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeRFEInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40749, "Length": 78, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeRFEInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40750, "Length": 64, "Cover_Rate": 0.45390070921985815} {"Template_token": ["", "if", "(", "RegNo", "==", "", "||", "RegNo", "==", "", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecoderGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40751, "Length": 15, "Cover_Rate": 0.3125} {"Template_token": ["", "static", "DecodeStatus", "DecoderGPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", "==", "", "||", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder"], "ground_truth": [")", ";"], "File": "ARMDisassembler10", "Func": "DecoderGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40752, "Length": 47, "Cover_Rate": 0.9791666666666666} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Ra", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Ra", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler10", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40753, "Length": 201, "Cover_Rate": 0.8777292576419214} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Shift", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "="], "ground_truth": ["", ";"], "File": "ARMDisassembler10", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40754, "Length": 71, "Cover_Rate": 0.3717277486910995} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "type", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "", "ShOp", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler10", "Func": "DecodeSORegMemOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40755, "Length": 100, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rs", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Shift", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "Shift", "="], "ground_truth": ["", ";"], "File": "ARMDisassembler10", "Func": "DecodeSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40756, "Length": 65, "Cover_Rate": 0.34946236559139787} {"Template_token": ["", "unsigned", "Vd", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "Val", "&", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")"], "ground_truth": [";", "++", "i", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40757, "Length": 62, "Cover_Rate": 0.5210084033613446} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "Val", "&", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs"], "ground_truth": ["-", "", ")", ";", "++", "i", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40758, "Length": 69, "Cover_Rate": 0.5798319327731093} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler10", "Func": "DecodeSTRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40759, "Length": 99, "Cover_Rate": 0.45622119815668205} {"Template_token": ["", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40760, "Length": 97, "Cover_Rate": 0.5025906735751295} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40761, "Length": 51, "Cover_Rate": 0.5604395604395604} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "imm", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40762, "Length": 60, "Cover_Rate": 0.6593406593406593} {"Template_token": ["", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "imm", "|=", "", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm8", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40763, "Length": 92, "Cover_Rate": 0.5644171779141104} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm8s4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40764, "Length": 51, "Cover_Rate": 0.49514563106796117} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40765, "Length": 84, "Cover_Rate": 0.6614173228346457} {"Template_token": ["", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["imm", "<<", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40766, "Length": 28, "Cover_Rate": 0.45901639344262296} {"Template_token": ["", "bool", "writeback", "=", "(", "W", "==", "", ")", "|", "(", "P", "==", "", ")", ";", "addr", "|=", "(", "U", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "Rt", "==", "Rt2", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm8s4", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2LDRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40767, "Length": 163, "Cover_Rate": 0.5863309352517986} {"Template_token": ["", "unsigned", "load", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40768, "Length": 67, "Cover_Rate": 0.32367149758454106} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "addr", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "addr", "|=", "Rn", "<<", "", ";", "unsigned", "load", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40769, "Length": 122, "Cover_Rate": 0.5893719806763285} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", ""], "ground_truth": [")", "<<", "", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40770, "Length": 77, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "unsigned", "ctrl", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "ctrl", "==", "", ")", "{", "unsigned", "byte", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "byte", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "}", "}", "else", "{", "unsigned", "unrot", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", "|", "", ";", "unsigned", "rot", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "(", "unrot", ">>", "rot", ")", "|", "(", "unrot", "<<", "("], "ground_truth": ["(", "", "-", "rot", ")", "&", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40771, "Length": 203, "Cover_Rate": 0.8388429752066116} {"Template_token": ["", "bool", "writeback", "=", "(", "W", "==", "", ")", "|", "(", "P", "==", "", ")", ";", "addr", "|=", "(", "U", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40772, "Length": 124, "Cover_Rate": 0.4714828897338403} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "W", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "P", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "bool", "writeback", "=", "(", "W", "==", "", ")", "|", "(", "P", "==", "", ")", ";", "addr", "|=", "(", "U", "<<", "", ")", "|"], "ground_truth": ["(", "Rn", "<<", "", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40773, "Length": 113, "Cover_Rate": 0.4296577946768061} {"Template_token": ["", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler10", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40774, "Length": 125, "Cover_Rate": 0.4664179104477612} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbAddrModeIS", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbAddrModeIS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40775, "Length": 90, "Cover_Rate": 0.989010989010989} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40776, "Length": 72, "Cover_Rate": 0.6990291262135923} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40777, "Length": 31, "Cover_Rate": 0.30097087378640774} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbAddSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40778, "Length": 53, "Cover_Rate": 0.6794871794871795} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Rm", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40779, "Length": 109, "Cover_Rate": 0.5165876777251185} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", "."], "ground_truth": ["addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40780, "Length": 50, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40781, "Length": 55, "Cover_Rate": 0.7236842105263158} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBLXOffset", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder"], "ground_truth": [")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40782, "Length": 75, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ","], "ground_truth": ["", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40783, "Length": 55, "Cover_Rate": 0.6790123456790124} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address"], "ground_truth": [",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeThumbBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40784, "Length": 20, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "unsigned", "flags", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "imod", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40785, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "flags", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40786, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40787, "Length": 48, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "unsigned", "Vm", "=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ","], "ground_truth": ["Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40788, "Length": 95, "Cover_Rate": 0.40772532188841204} {"Template_token": ["", "Vm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", ""], "ground_truth": ["-", "imm", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40789, "Length": 160, "Cover_Rate": 0.6866952789699571} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40790, "Length": 131, "Cover_Rate": 0.5622317596566524} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!="], "ground_truth": ["", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40791, "Length": 167, "Cover_Rate": 0.5202492211838006} {"Template_token": ["", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!="], "ground_truth": ["", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeVLD1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40792, "Length": 154, "Cover_Rate": 0.36492890995260663} {"Template_token": ["", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!="], "ground_truth": ["", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40793, "Length": 301, "Cover_Rate": 0.6093117408906883} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40794, "Length": 195, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", ""], "ground_truth": [")", "{"], "File": "ARMDisassembler10", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40795, "Length": 93, "Cover_Rate": 0.3110367892976589} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeVLD3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40796, "Length": 295, "Cover_Rate": 0.5514018691588785} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "size", "==", "", ")", "{", "size", "=", "", ";", "align", "=", "", ";", "}", "else", "{", "if", "(", "size", "==", "", ")", "{", "size", "=", "", "<<", "size", ";", "align", "*=", "", ";", "}", "else", "{", "size", "=", "", "<<", "size", ";", "align", "*=", "", "*", "size", ";", "}", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "else", "if", "(", "Rm"], "ground_truth": ["!=", "", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeVLD4DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40797, "Length": 326, "Cover_Rate": 0.800982800982801} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40798, "Length": 136, "Cover_Rate": 0.5811965811965812} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "=="], "ground_truth": ["", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40799, "Length": 81, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "static", "DecodeStatus", "DecodeVMOVSRR", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVMOVSRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40800, "Length": 158, "Cover_Rate": 0.6752136752136753} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler10", "Func": "DecodeVMOVSRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40801, "Length": 206, "Cover_Rate": 0.8803418803418803} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "<<", "size", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler10", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40802, "Length": 134, "Cover_Rate": 0.864516129032258} {"Template_token": ["", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40803, "Length": 73, "Cover_Rate": 0.47096774193548385} {"Template_token": ["", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm"], "ground_truth": ["!=", "", ")", "{"], "File": "ARMDisassembler10", "Func": "DecodeVST1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40804, "Length": 177, "Cover_Rate": 0.44472361809045224} {"Template_token": ["", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeVST2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40805, "Length": 203, "Cover_Rate": 0.4572072072072072} {"Template_token": ["", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand"], "ground_truth": ["::", "CreateReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeVST3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40806, "Length": 264, "Cover_Rate": 0.5776805251641138} {"Template_token": ["", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeThumb2Instruction16", "(", "MI", ",", "insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "ITBlock", ".", "empty", "(", ")", ")", "result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "firstcond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CondBit0", "=", "Mask", ">>", "", "&", "", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "ITBlock", ".", "insert", "(", "ITBlock", ".", "begin", "(", ")", ",", "firstcond", ")", ";", "else", "ITBlock", ".", "insert", "(", "ITBlock", ".", "begin", "(", ")", ",", "firstcond", "^", "", ")", ";", "}", "ITBlock", ".", "push_back", "(", "firstcond", ")", ";", "}", "return", "result", ";", "}", "if", "(", "Region", ".", "readBytes", "(", "Address", ",", "", ",", "(", "uint8_t", "*", ")", "bytes", ",", "NULL", ")", "==", "-", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "insn32", "=", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", ";", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeThumbInstruction32", "(", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "size", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return"], "ground_truth": ["result", ";"], "File": "ARMDisassembler10", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40807, "Length": 347, "Cover_Rate": 0.3961187214611872} {"Template_token": ["", "void", "*", "DisInfo", "=", "Dis", "->", "getDisInfoBlock", "(", ")", ";", "uint64_t", "ReferenceType", ";", "ReferenceType", "=", "LLVMDisassembler_ReferenceType_In_PCrel_Load", ";", "const", "char", "*", "ReferenceName", ";", "(", "void", ")", "SymbolLookUp", "(", "DisInfo", ",", "Value", ",", "&", "ReferenceType", ",", "Address", ",", "&", "ReferenceName", ")", ";", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_LitPool_SymAddr", "||", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_LitPool_CstrAddr", ")", "(", "*", "Dis", "->"], "ground_truth": ["CommentStream", ")", "<<", "", "<<", "ReferenceName", ";"], "File": "ARMDisassembler10", "Func": "tryAddingPcLoadReferenceComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40808, "Length": 61, "Cover_Rate": 0.5648148148148148} {"Template_token": ["", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "LLVMSymbolLookupCallback", "SymbolLookUp", "=", "Dis", "->", "getLLVMSymbolLookupCallback", "(", ")", ";", "if", "(", "SymbolLookUp", ")", "{", "void", "*", "DisInfo", "=", "Dis", "->", "getDisInfoBlock", "(", ")", ";", "uint64_t", "ReferenceType", ";", "ReferenceType", "=", "LLVMDisassembler_ReferenceType_In_PCrel_Load", ";", "const", "char", "*"], "ground_truth": ["ReferenceName", ";"], "File": "ARMDisassembler10", "Func": "tryAddingPcLoadReferenceComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40809, "Length": 51, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "}", "else", "if", "(", "isBranch", ")", "{", "SymbolicOp", ".", "Value", "=", "Value", ";", "}", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_SymbolStub", ")", "(", "*", "Dis", "->", "CommentStream", ")", "<<", "", "<<", "ReferenceName", ";", "if", "(", "!", "Name", "&&", "!", "isBranch", ")", "return", "false", ";", "}", "MCContext", "*", "Ctx", "=", "Dis", "->", "getMCContext", "(", ")", ";", "const", "MCExpr", "*", "Add", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "AddSymbol", ".", "Present", ")", "{", "if", "(", "SymbolicOp", ".", "AddSymbol", ".", "Name", ")", "{", "StringRef", "Name", "(", "SymbolicOp", ".", "AddSymbol", ".", "Name", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", "->", "GetOrCreateSymbol", "(", "Name", ")", ";", "Add", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "*", "Ctx", ")", ";", "}", "else", "{", "Add", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "AddSymbol", ".", "Value", ",", "*", "Ctx", ")", ";", "}", "}", "const", "MCExpr", "*", "Sub", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Present", ")", "{", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", "{", "StringRef", "Name", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", "->", "GetOrCreateSymbol", "(", "Name", ")", ";", "Sub", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "*", "Ctx", ")", ";", "}", "else", "{", "Sub", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Value", ",", "*", "Ctx", ")", ";", "}", "}", "const", "MCExpr", "*", "Off", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "Value", "!=", "", ")", "Off", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "Value", ",", "*", "Ctx", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "Sub", ")", "{", "const", "MCExpr", "*", "LHS", ";", "if", "(", "Add", ")", "LHS", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Add", ",", "Sub", ",", "*", "Ctx", ")", ";", "else", "LHS", "=", "MCUnaryExpr", "::", "CreateMinus", "(", "Sub", ",", "*", "Ctx", ")", ";", "if", "(", "Off", "!=", "", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "LHS", ",", "Off", ",", "*", "Ctx", ")", ";", "else", "Expr", "=", "LHS", ";", "}", "else", "if", "(", "Add", ")", "{", "if", "(", "Off", "!=", "", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Add", ",", "Off", ",", "*", "Ctx", ")", ";", "else", "Expr", "="], "ground_truth": ["Add", ";"], "File": "ARMDisassembler10", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40810, "Length": 343, "Cover_Rate": 0.5212765957446809} {"Template_token": ["", "unsigned", "CC", ";", "if", "(", "!", "ITBlock", ".", "empty", "(", ")", ")", "{", "CC", "=", "ITBlock", ".", "back", "(", ")", ";", "ITBlock", ".", "pop_back", "(", ")", ";", "}", "else", "CC", "=", "", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "I", "->", "setImm", "(", "CC", ")", ";", "++"], "ground_truth": ["I", ";"], "File": "ARMDisassembler10", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40811, "Length": 115, "Cover_Rate": 0.7278481012658228} {"Template_token": ["", "static", "MCDisassembler", "*", "createThumbDisassembler", "(", "const", "Target", "&", "T", ")", "{", "return", "new"], "ground_truth": ["ThumbDisassembler", ";"], "File": "ARMDisassembler11", "Func": "createThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40812, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "static", "MCDisassembler", "*", "createThumbDisassembler", "(", "const", "Target", "&", "T"], "ground_truth": [")", "{"], "File": "ARMDisassembler11", "Func": "createThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40813, "Length": 11, "Cover_Rate": 0.6875} {"Template_token": ["", "}", "if", "(", "op1", "==", "", "&&", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "DEBUG", "(", "showBitVector", "(", "errs", "(", ")", ",", "insn", ")", ")", ";", "setSlice", "(", "insn", ",", "", ",", "", ",", "", ")", ";", "return", "decodeInstruction", "(", "insn", ")", ";", "}", "if", "(", "op1", "==", "", "&&", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "=="], "ground_truth": ["", ")", "return", "T2Morph2LoadLiteral", "(", "decodeThumbInstruction", "(", "insn", ")", ")", ";"], "File": "ARMDisassembler11", "Func": "decodeThumbSideEffect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40814, "Length": 108, "Cover_Rate": 0.4153846153846154} {"Template_token": ["", "EDInstInfo", "*", "ThumbDisassembler", "::", "getEDInfo", "(", ")", "const", "{", "return", "instInfo"], "ground_truth": [";"], "File": "ARMDisassembler11", "Func": "getEDInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40815, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "if", "(", "Thumb2PreloadOpcodeNoPCI", "(", "Opcode", ")", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "Opcode", "=", "T2Morph2Preload2PCI", "(", "Opcode", ")", ";", "Format", "Format", "=", "Formats", "[", "Opcode", "]", ";", "Size", "=", "IsThumb2", "?", "", ":", "", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "Opcode", "<<", "", "<<", "", "(", "Opcode", ")", "<<", "", "<<", "stringForFormat", "(", "Format", ")", "<<", "'('", "<<", "(", "int", ")", "Format", "<<", "", ";", "showBitVector", "(", "errs", "(", ")", ",", "insn", ")", ";", "}", ")", ";", "BasicMCBuilder", "*", "Builder", "=", "CreateMCBuilder", "(", "Opcode", ",", "Format", ")", ";", "Builder", "->", "SetSession", "(", "const_cast", "<", "Session", "*", ">", "(", "&", "SO", ")", ")", ";", "if", "(", "!", "Builder", ")", "return", "false", ";", "if", "(", "!", "Builder", "->", "Build", "(", "MI", ",", "insn", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMDisassembler11", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40816, "Length": 136, "Cover_Rate": 0.4133738601823708} {"Template_token": ["", "ITCounter", "=", "CountITSize", "(", "slice", "(", "bits7_0", ",", "", ",", "", ")", ")", ";", "ITState", "=", "bits7_0"], "ground_truth": [";"], "File": "ARMDisassembler11", "Func": "InitIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40817, "Length": 18, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "os", "<<", "", "<<", "", ";", "os", "<<", "'|'", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "--", "i", ")", "{", "if", "(", "insn", ">>", "(", "i", "-", "", ")", "&", "", ")", "os", "<<", "", ";", "else", "os", "<<", "", ";", "os", "<<", "(", "i", "%", "", "==", ""], "ground_truth": ["?", "'|'", ":", "':'", ")", ";"], "File": "ARMDisassembler11", "Func": "showBitVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40818, "Length": 60, "Cover_Rate": 0.6185567010309279} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMDisassembler11", "Func": "T2Morph2LoadLiteral", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40819, "Length": 57, "Cover_Rate": 0.31666666666666665} {"Template_token": ["", "static", "inline", "unsigned", "T2Morph2Preload2PCI", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler11", "Func": "T2Morph2Preload2PCI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40820, "Length": 55, "Cover_Rate": 0.5729166666666666} {"Template_token": ["", "void", "Session", "::", "UpdateIT", "(", ")", "{", "assert", "(", "ITCounter", ")", ";", "--", "ITCounter", ";", "if", "(", "ITCounter", "==", "", ")"], "ground_truth": ["ITState", "=", "", ";"], "File": "ARMDisassembler11", "Func": "UpdateIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40821, "Length": 25, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "ITCounter", "==", "", ")", "ITState", "=", "", ";", "else", "{", "unsigned", "short", "NewITState4_0", "=", "slice", "(", "ITState", ","], "ground_truth": ["", ",", "", ")", "<<", "", ";"], "File": "ARMDisassembler11", "Func": "UpdateIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40822, "Length": 27, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "switch", "(", "In", ")", "{", "case", "MCDisassembler", "::", "Success", ":", "return", "true", ";", "case", "MCDisassembler", "::", "SoftFail", ":", "Out", "=", "In", ";", "return", "true", ";", "case", "MCDisassembler", "::", "Fail", ":", "Out", "="], "ground_truth": ["In", ";"], "File": "ARMDisassembler13", "Func": "Check", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40823, "Length": 34, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "", "<<", "align", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40824, "Length": 80, "Cover_Rate": 0.7079646017699115} {"Template_token": ["", "static", "DecodeStatus", "DecodeAddrMode7Operand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "DecodeGPRRegisterClass", "(", "Inst", ",", "Val"], "ground_truth": [",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40825, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "static", "DecodeStatus", "DecodeAddrMode7Operand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "DecodeGPRRegisterClass", "(", "Inst", ",", "Val", ",", "Address"], "ground_truth": [",", "Decoder", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40826, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler13", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40827, "Length": 81, "Cover_Rate": 0.5510204081632653} {"Template_token": ["", "unsigned", "add", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler13", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40828, "Length": 117, "Cover_Rate": 0.7959183673469388} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst"], "ground_truth": [".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40829, "Length": 147, "Cover_Rate": 0.7135922330097088} {"Template_token": ["", "static", "DecodeStatus", "DecodeBitfieldMaskOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "msb", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "lsb", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "uint32_t", "msb_mask", "=", "", ";", "if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", "", "<<", "(", "msb", "+", "", ")", ")", "-", "", ";", "uint32_t", "lsb_mask", "=", "(", "", "<<", "lsb", ")", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "~", "(", "msb_mask", "^", "lsb_mask", ")", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler13", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40830, "Length": 124, "Cover_Rate": 0.992} {"Template_token": ["", "if", "(", "lsb", ">", "msb", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "uint32_t", "msb_mask", "=", "", ";", "if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", "", "<<", "(", "msb", "+", "", ")", ")", "-", "", ";", "uint32_t", "lsb_mask", "=", "(", "", "<<", "lsb", ")", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "~", "(", "msb_mask", "^", "lsb_mask", ")", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler13", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40831, "Length": 71, "Cover_Rate": 0.568} {"Template_token": ["", "static", "DecodeStatus", "DecodeBranchImmInstruction", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "pred", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler13", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40832, "Length": 103, "Cover_Rate": 0.5722222222222222} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "iflags", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40833, "Length": 84, "Cover_Rate": 0.31226765799256506} {"Template_token": ["", "unsigned", "imod", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "M", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "S", "=", "MCDisassembler", "::"], "ground_truth": ["SoftFail", ";"], "File": "ARMDisassembler13", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40834, "Length": 234, "Cover_Rate": 0.8698884758364313} {"Template_token": ["", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "(", "Rt", "&", "", ")", "||", "Rt", "==", "", "||", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40835, "Length": 152, "Cover_Rate": 0.6204081632653061} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPRRegListOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "(", "Val", "&", "", ")", "/", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40836, "Length": 120, "Cover_Rate": 0.96} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo"], "ground_truth": [",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeDPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40837, "Length": 23, "Cover_Rate": 0.5} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPR_8RegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t"], "ground_truth": ["Address", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler13", "Func": "DecodeDPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40838, "Length": 22, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address"], "ground_truth": [",", "Decoder", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeDPR_VFP2RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40839, "Length": 23, "Cover_Rate": 0.5} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRnopcRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", "==", "", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeGPRnopcRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40840, "Length": 33, "Cover_Rate": 0.717391304347826} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRnopcRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ","], "ground_truth": ["uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler13", "Func": "DecodeGPRnopcRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40841, "Length": 22, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "GPRDecoderTable", "["], "ground_truth": ["RegNo", "]", ";"], "File": "ARMDisassembler13", "Func": "DecodeGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40842, "Length": 41, "Cover_Rate": 0.6949152542372882} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::"], "ground_truth": ["Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40843, "Length": 33, "Cover_Rate": 0.559322033898305} {"Template_token": ["", "static", "DecodeStatus", "DecodeIT", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mask", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "{", "pred", "=", "", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "(", "mask", "&", "", ")", "==", "", ")", "{", "mask", "&=", "", ";", "mask", "|=", "", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "pred", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mask", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler13", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40844, "Length": 124, "Cover_Rate": 0.992} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt"], "ground_truth": [")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler13", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40845, "Length": 66, "Cover_Rate": 0.3013698630136986} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40846, "Length": 102, "Cover_Rate": 0.4657534246575342} {"Template_token": ["", "static", "DecodeStatus", "DecodeLDRPreReg", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeLDRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40847, "Length": 191, "Cover_Rate": 0.7860082304526749} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "Val", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40848, "Length": 30, "Cover_Rate": 0.379746835443038} {"Template_token": ["", "if", "(", "pred", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "("], "ground_truth": ["", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeMemMultipleWritebackInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40849, "Length": 194, "Cover_Rate": 0.3826429980276134} {"Template_token": ["", "if", "(", "!", "Val", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["Val", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40850, "Length": 22, "Cover_Rate": 0.44} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "add", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "add", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler13", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40851, "Length": 63, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "RegNo", ">>=", "", ";", "unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40852, "Length": 24, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "writebackLoad", "=", "true", ";", "writebackReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "if", "(", "CountPopulation_32", "(", "Val", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Val", "&", "(", "", "<<", "i", ")", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "writebackLoad", "&&", "writebackReg", "==", "Inst", ".", "end", "(", ")", "[", "-", "", "]", ".", "getReg", "(", ")", ")", "Check"], "ground_truth": ["(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40853, "Length": 125, "Cover_Rate": 0.6218905472636815} {"Template_token": ["", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler13", "Func": "DecodeRFEInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40854, "Length": 55, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40855, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight16Imm", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40856, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["", "-", "Val", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40857, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight64Imm", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler13", "Func": "DecodeShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40858, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight8Imm", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned"], "ground_truth": ["Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler13", "Func": "DecodeShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40859, "Length": 22, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["", "-", "Val", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40860, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Ra", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40861, "Length": 96, "Cover_Rate": 0.4155844155844156} {"Template_token": ["", "uint32_t", "rot_imm", "=", "(", "imm", ">>", "rot", ")", "|", "(", "imm", "<<", "(", "(", "", "-", "rot", ")", "&", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "rot_imm", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40862, "Length": 40, "Cover_Rate": 0.49382716049382713} {"Template_token": ["", "static", "DecodeStatus", "DecodeSORegImmOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "type", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMDisassembler13", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40863, "Length": 65, "Cover_Rate": 0.33678756476683935} {"Template_token": ["", "static", "DecodeStatus", "DecodeSORegImmOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "type", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Shift", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "="], "ground_truth": ["", ";"], "File": "ARMDisassembler13", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40864, "Length": 115, "Cover_Rate": 0.5958549222797928} {"Template_token": ["", "static", "DecodeStatus", "DecodeSORegMemOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "type", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "", "ShOp", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMDisassembler13", "Func": "DecodeSORegMemOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40865, "Length": 120, "Cover_Rate": 0.48} {"Template_token": ["", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "shift", ";", "if", "(", "U", ")", "shift", "=", "", "(", "", ",", "imm", ",", "ShOp", ")", ";", "else", "shift", "=", "", "(", "", ",", "imm", ","], "ground_truth": ["ShOp", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeSORegMemOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40866, "Length": 79, "Cover_Rate": 0.316} {"Template_token": ["", "static", "DecodeStatus", "DecodeSPRRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "SPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeSPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40867, "Length": 58, "Cover_Rate": 0.9830508474576272} {"Template_token": ["", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeSTRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40868, "Length": 89, "Cover_Rate": 0.4063926940639269} {"Template_token": ["", "static", "DecodeStatus", "DecodeSTRPreReg", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeSTRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40869, "Length": 215, "Cover_Rate": 0.9817351598173516} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40870, "Length": 97, "Cover_Rate": 0.49743589743589745} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm0_1020s4", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "="], "ground_truth": ["MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40871, "Length": 29, "Cover_Rate": 0.3118279569892473} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40872, "Length": 51, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm8s4", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2AddrModeImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40873, "Length": 53, "Cover_Rate": 0.5047619047619047} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler13", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40874, "Length": 87, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Val", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Val", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Val", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Val", "|=", "sign1", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40875, "Length": 78, "Cover_Rate": 0.624} {"Template_token": ["", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Val", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Val", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Val", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Val", "|=", "sign1", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40876, "Length": 78, "Cover_Rate": 0.624} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2BROperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val"], "ground_truth": [",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler13", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40877, "Length": 22, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["mode", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2CPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40878, "Length": 116, "Cover_Rate": 0.4312267657992565} {"Template_token": ["", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*="], "ground_truth": ["-", "", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40879, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", "<<", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler13", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40880, "Length": 19, "Cover_Rate": 0.30158730158730157} {"Template_token": ["", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", "<<", "", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40881, "Length": 40, "Cover_Rate": 0.6349206349206349} {"Template_token": ["", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm8", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler13", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40882, "Length": 82, "Cover_Rate": 0.3923444976076555} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::"], "ground_truth": ["Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40883, "Length": 107, "Cover_Rate": 0.31750741839762614} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "}", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "int", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40884, "Length": 158, "Cover_Rate": 0.4688427299703264} {"Template_token": ["", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler13", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40885, "Length": 91, "Cover_Rate": 0.455} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2ShifterImmOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "uint32_t", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40886, "Length": 53, "Cover_Rate": 0.9298245614035088} {"Template_token": ["", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm8s4", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40887, "Length": 122, "Cover_Rate": 0.46037735849056605} {"Template_token": ["", "unsigned", "op", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "length", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "length", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rn", "+", "i", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler13", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40888, "Length": 153, "Cover_Rate": 0.5930232558139535} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rn", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "op", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "length", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "length", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rn", "+", "i", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler13", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40889, "Length": 235, "Cover_Rate": 0.9108527131782945} {"Template_token": ["", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2BROperand", "(", "Inst", ",", "brtarget", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumb2BCCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40890, "Length": 87, "Cover_Rate": 0.3320610687022901} {"Template_token": ["", "if", "(", "pred", "==", "", "||", "pred", "==", "", ")", "{", "unsigned", "opc", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "opc", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "}", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "return", "DecodeMemBarrierOption", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ";", "}", "unsigned", "brtarget", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2BROperand", "(", "Inst", ",", "brtarget", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumb2BCCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40891, "Length": 214, "Cover_Rate": 0.816793893129771} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "imm", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddrModeIS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40892, "Length": 48, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbAddrModePC", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "imm", "=", "Val", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm", "+", "", ",", "Decoder", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40893, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40894, "Length": 48, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40895, "Length": 48, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40896, "Length": 17, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40897, "Length": 41, "Cover_Rate": 0.5125} {"Template_token": ["", "Rdm", "|=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Rm", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40898, "Length": 110, "Cover_Rate": 0.5164319248826291} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBCCTargetOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "Val", "<<", "", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40899, "Length": 36, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBCCTargetOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", "<<"], "ground_truth": ["", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40900, "Length": 36, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBLTargetOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", ""], "ground_truth": [">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40901, "Length": 42, "Cover_Rate": 0.875} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40902, "Length": 25, "Cover_Rate": 0.5208333333333334} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBLXOffset", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand"], "ground_truth": ["::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40903, "Length": 77, "Cover_Rate": 0.927710843373494} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBROperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const"], "ground_truth": ["void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler13", "Func": "DecodeThumbBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40904, "Length": 22, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBROperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*"], "ground_truth": ["Decoder", ")", "{"], "File": "ARMDisassembler13", "Func": "DecodeThumbBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40905, "Length": 22, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "unsigned", "flags", "=", "fieldFromInstruction16", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["flags", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40906, "Length": 36, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40907, "Length": 67, "Cover_Rate": 0.5630252100840336} {"Template_token": ["", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40908, "Length": 79, "Cover_Rate": 0.33617021276595743} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40909, "Length": 107, "Cover_Rate": 0.4553191489361702} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "imm", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40910, "Length": 100, "Cover_Rate": 0.425531914893617} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "regs", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "else", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40911, "Length": 275, "Cover_Rate": 0.889967637540453} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40912, "Length": 107, "Cover_Rate": 0.34627831715210355} {"Template_token": ["", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40913, "Length": 222, "Cover_Rate": 0.5235849056603774} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLD2DupInstruction", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "", "<<", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "align", "*=", "", "*", "size", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40914, "Length": 264, "Cover_Rate": 0.8770764119601329} {"Template_token": ["", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40915, "Length": 230, "Cover_Rate": 0.4637096774193548} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLD3DupInstruction", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40916, "Length": 246, "Cover_Rate": 0.8172757475083057} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40917, "Length": 377, "Cover_Rate": 0.702048417132216} {"Template_token": ["", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", "<<", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40918, "Length": 406, "Cover_Rate": 0.67779632721202} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMDisassembler13", "Func": "DecodeVLDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40919, "Length": 493, "Cover_Rate": 0.41779661016949154} {"Template_token": ["", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40920, "Length": 105, "Cover_Rate": 0.4449152542372881} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler13", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40921, "Length": 206, "Cover_Rate": 0.8728813559322034} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVMOVSRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40922, "Length": 74, "Cover_Rate": 0.3135593220338983} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40923, "Length": 98, "Cover_Rate": 0.6242038216560509} {"Template_token": ["", "static", "DecodeStatus", "DecodeVST1LN", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", ""], "ground_truth": [")", "{"], "File": "ARMDisassembler13", "Func": "DecodeVST1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40924, "Length": 314, "Cover_Rate": 0.785} {"Template_token": ["", "static", "DecodeStatus", "DecodeVST3LN", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVST3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40925, "Length": 300, "Cover_Rate": 0.6535947712418301} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "index", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVST3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40926, "Length": 155, "Cover_Rate": 0.33769063180827885} {"Template_token": ["", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", "<<", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40927, "Length": 329, "Cover_Rate": 0.6673427991886409} {"Template_token": ["", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", "<<", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40928, "Length": 164, "Cover_Rate": 0.332657200811359} {"Template_token": ["", "Add", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "AddSymbol", ".", "Value", ",", "*", "Ctx", ")", ";", "}", "}", "const", "MCExpr", "*", "Sub", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Present", ")", "{", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", "{", "StringRef", "Name", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", "->", "GetOrCreateSymbol", "(", "Name", ")", ";", "Sub", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "*", "Ctx", ")", ";", "}", "else", "{", "Sub", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Value", ",", "*", "Ctx", ")", ";", "}", "}", "const", "MCExpr", "*", "Off", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "Value", "!=", "", ")", "Off", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "Value", ",", "*", "Ctx", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "Sub", ")", "{", "const", "MCExpr", "*", "LHS", ";", "if", "(", "Add", ")", "LHS", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Add", ",", "Sub", ",", "*", "Ctx", ")", ";", "else", "LHS", "=", "MCUnaryExpr", "::", "CreateMinus", "(", "Sub", ",", "*", "Ctx", ")", ";", "if", "(", "Off", "!=", "", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "LHS", ",", "Off", ",", "*", "Ctx", ")", ";", "else", "Expr", "="], "ground_truth": ["LHS", ";"], "File": "ARMDisassembler13", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40929, "Length": 197, "Cover_Rate": 0.3102362204724409} {"Template_token": ["", "void", "advanceVPTState", "("], "ground_truth": [")", "{"], "File": "ARMDisassembler15", "Func": "advanceVPTState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40930, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "VPTStates", ".", "pop_back", "("], "ground_truth": [")", ";"], "File": "ARMDisassembler15", "Func": "advanceVPTState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40931, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "DecVal", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "("], "ground_truth": ["MCOperand", "::", "createImm", "(", "isNeg", "?", "-", "DecVal", ":", "DecVal", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeBFLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40932, "Length": 39, "Cover_Rate": 0.3391304347826087} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", "&&", "!", "zeroPermitted", ")", "S", "=", "MCDisassembler", "::", "Fail", ";", "uint64_t", "DecVal", ";", "if", "(", "isSigned", ")", "DecVal", "=", "SignExtend32", "<", "size", "+", "", ">", "(", "Val", "<<", "", ")", ";", "else", "DecVal", "=", "("], "ground_truth": ["Val", "<<", "", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeBFLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40933, "Length": 52, "Cover_Rate": 0.45217391304347826} {"Template_token": ["", "unsigned", "Register", "=", "CLRMGPRDecoderTable", "[", "RegNo", "]", ";", "if", "(", "Register", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler15", "Func": "DecodeCLRMGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40934, "Length": 31, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "bool", "hasD32", "=", "featureBits", "[", "", "]", ";", "if", "(", "RegNo", ">", "", "||", "(", "!", "hasD32", "&&", "RegNo", ">", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPRDecoderTable", "[", "RegNo"], "ground_truth": ["]", ";"], "File": "ARMDisassembler15", "Func": "DecodeDPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40935, "Length": 58, "Cover_Rate": 0.5918367346938775} {"Template_token": ["", "static", "DecodeStatus", "DecodeExpandedImmOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val"], "ground_truth": [",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler15", "Func": "DecodeExpandedImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40936, "Length": 20, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "if", "(", "RegNo", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler15", "Func": "DecodeGPRspRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40937, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler15", "Func": "DecodeGPRwithZRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40938, "Length": 37, "Cover_Rate": 0.6379310344827587} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "RegNo"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeGPRwithZRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40939, "Length": 34, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "if", "(", "RegNo", "==", "", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler15", "Func": "DecodeGPRwithZRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40940, "Length": 52, "Cover_Rate": 0.5842696629213483} {"Template_token": ["", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "mask", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "pred", "&", "", ")", "{", "unsigned", "LowBit", "=", "mask", "&", "-", "mask", ";", "unsigned", "BitsAboveLowBit", "=", "", "&", "(", "-", "LowBit", "<<", "", ")", ";", "mask", "^="], "ground_truth": ["BitsAboveLowBit", ";"], "File": "ARMDisassembler15", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40941, "Length": 49, "Cover_Rate": 0.35} {"Template_token": ["", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "true", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ",", "Address", ",", "Decoder", ")", ")", "||", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "false", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMDisassembler15", "Func": "DecodeLOLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40942, "Length": 159, "Cover_Rate": 0.39650872817955113} {"Template_token": ["", "case", "", ":", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "true", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ",", "Address", ",", "Decoder", ")", ")", "||", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "false", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "uint32_t", "CanonicalLCTP", "=", "", ",", "SBZMask", "=", "", ";", "if", "(", "(", "Insn", "&", "~", "SBZMask", ")", "!=", "CanonicalLCTP", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Insn", "!=", "CanonicalLCTP", ")", "Check", "(", "S", ","], "ground_truth": ["MCDisassembler", "::", "SoftFail", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeLOLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40943, "Length": 230, "Cover_Rate": 0.57356608478803} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "Val", "=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler15", "Func": "DecodeLongShiftOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40944, "Length": 32, "Cover_Rate": 0.6037735849056604} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", ""], "ground_truth": [")", ")", "{"], "File": "ARMDisassembler15", "Func": "DecodeMveAddrModeQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40945, "Length": 68, "Cover_Rate": 0.5037037037037037} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "if", "(", "imm", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "imm", "*=", "-", "", ";", "}", "if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "*=", "(", "", "<<", "shift"], "ground_truth": [")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMveAddrModeQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40946, "Length": 99, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMveAddrModeRQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40947, "Length": 48, "Cover_Rate": 0.46601941747572817} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qd", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "cmode", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", ""], "ground_truth": [",", "", ")", "<<", "", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40948, "Length": 103, "Cover_Rate": 0.46396396396396394} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rda", "==", "Rm", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "return", "S", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEOverlappingLongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40949, "Length": 153, "Cover_Rate": 0.36255924170616116} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "start", "+", "Val", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler15", "Func": "DecodeMVEPairVectorIndexOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40950, "Length": 17, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "static", "DecodeStatus", "DecodeMVEPairVectorIndexOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "start"], "ground_truth": ["+", "Val", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEPairVectorIndexOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40951, "Length": 41, "Cover_Rate": 0.9111111111111111} {"Template_token": ["", "Qm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Qd"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVADCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40952, "Length": 73, "Cover_Rate": 0.3173913043478261} {"Template_token": ["", "Qn", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Qm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["Qd", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVADCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40953, "Length": 122, "Cover_Rate": 0.5304347826086957} {"Template_token": ["", "unsigned", "fc", ";", "if", "(", "scalar", ")", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "predicate_decoder", "(", "Inst", ",", "fc", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40954, "Length": 185, "Cover_Rate": 0.6085526315789473} {"Template_token": ["", "if", "(", "scalar", ")", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "predicate_decoder", "(", "Inst", ",", "fc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40955, "Length": 218, "Cover_Rate": 0.7171052631578947} {"Template_token": ["", "static", "DecodeStatus", "DecodeMveVCTP", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler15", "Func": "DecodeMveVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40956, "Length": 78, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "static", "DecodeStatus", "DecodeMveVCTP", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMveVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40957, "Length": 75, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Qd", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";", "unsigned", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVMOVDRegtoQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40958, "Length": 147, "Cover_Rate": 0.6024590163934426} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMVEPairVectorIndexOperand", "<", "", ">", "(", "Inst", ","], "ground_truth": ["index", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVMOVQtoDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40959, "Length": 99, "Cover_Rate": 0.45} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVPNOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40960, "Length": 27, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "static", "DecodeStatus", "DecodeMVE_MEM_1_pre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const"], "ground_truth": ["void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler15", "Func": "DecodeMVE_MEM_1_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40961, "Length": 20, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "return", "DecodeMVE_MEM_pre", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ",", "fieldFromInstruction", "(", "Val", ",", "", ",", ""], "ground_truth": [")", ",", "DecoderGPRRegisterClass", ",", "DecodeT2AddrModeImm7", "<", "shift", ",", "", ">", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVE_MEM_2_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40962, "Length": 30, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "static", "DecodeStatus", "DecodeMVE_MEM_3_pre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address"], "ground_truth": [",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler15", "Func": "DecodeMVE_MEM_3_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40963, "Length": 20, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "|", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "RnDecoder", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "AddrDecoder", "(", "Inst", ",", "addr"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVE_MEM_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40964, "Length": 103, "Cover_Rate": 0.6602564102564102} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "AddrDecoder", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVE_MEM_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40965, "Length": 48, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "Val", "<", "MinLog", "||", "Val", ">", "MaxLog", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "<<", "Val", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler15", "Func": "DecodePowerTwoOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40966, "Length": 32, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "static", "DecodeStatus", "DecodePowerTwoOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler15", "Func": "DecodePowerTwoOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40967, "Length": 27, "Cover_Rate": 0.45} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Val", "!=", "", "&&", "!", "Insts", "[", "Inst", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "if", "(", "Val", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40968, "Length": 97, "Cover_Rate": 0.6783216783216783} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Val", "!=", "", "&&", "!", "Insts", "[", "Inst", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")"], "ground_truth": [")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40969, "Length": 59, "Cover_Rate": 0.4125874125874126} {"Template_token": ["", "static", "DecodeStatus", "DecodePredNoALOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", ">=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["Val", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodePredNoALOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40970, "Length": 43, "Cover_Rate": 0.8431372549019608} {"Template_token": ["", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Code", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler15", "Func": "DecodeRestrictedFPPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40971, "Length": 47, "Cover_Rate": 0.39166666666666666} {"Template_token": ["", "static", "DecodeStatus", "DecodeRestrictedIPredicateOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Val", "&", "", ")", "==", "", "?", "", ":", "", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler15", "Func": "DecodeRestrictedIPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40972, "Length": 47, "Cover_Rate": 0.9038461538461539} {"Template_token": ["", "unsigned", "Code", ";", "switch", "(", "Val", "&", "", ")", "{", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Code", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler15", "Func": "DecodeRestrictedSPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40973, "Length": 64, "Cover_Rate": 0.6881720430107527} {"Template_token": ["", "static", "DecodeStatus", "DecodeRestrictedUPredicateOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t"], "ground_truth": ["Address", ",", "const", "void", "*", "Decoder", ")", "{"], "File": "ARMDisassembler15", "Func": "DecodeRestrictedUPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40974, "Length": 20, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "static", "DecodeStatus", "DecodeRestrictedUPredicateOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Val", "&", "", ")", "==", "", "?", "", ":", "", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler15", "Func": "DecodeRestrictedUPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40975, "Length": 47, "Cover_Rate": 0.9038461538461539} {"Template_token": ["", "if", "(", "WriteBack", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7", "<", "shift", ">", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler15", "Func": "DecodeT2AddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40976, "Length": 85, "Cover_Rate": 0.6204379562043796} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2AddrModeImm7s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40977, "Length": 55, "Cover_Rate": 0.5339805825242718} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm7s4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7S4", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2AddrModeImm7s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40978, "Length": 102, "Cover_Rate": 0.9902912621359223} {"Template_token": ["", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "DS", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "(", "!", "Check", "(", "DS", ",", "DecodeGPRspRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "||", "(", "!", "Check", "(", "DS", ",", "DecodeGPRspRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "TypeT3", ")", "{", "Inst", ".", "setOpcode", "(", "sign1", "?", "", ":", "", ")", ";", "S", "=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm12", ")", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "sign1", "?", "", ":", ""], "ground_truth": [")", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2AddSubSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40979, "Length": 109, "Cover_Rate": 0.34935897435897434} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2Adr", "(", "MCInst", "&", "Inst", ",", "uint32_t", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "sign1", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "sign2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "assert", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "DecodeStatus", "S", "=", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ";", "unsigned", "Val", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Val", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", ""], "ground_truth": [")", "<<", "", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40980, "Length": 120, "Cover_Rate": 0.6282722513089005} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "*=", "("], "ground_truth": ["", "<<", "shift", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40981, "Length": 39, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2Imm7S4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "INT32_MIN", ")", ")", ";", "else", "{", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-"], "ground_truth": ["", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2Imm7S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40982, "Length": 61, "Cover_Rate": 0.7439024390243902} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7", "<", "shift", ">", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler15", "Func": "DecodeTAddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40983, "Length": 66, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "static", "DecodeStatus", "DecodeTAddrModeImm7", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7", "<", "shift", ">", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeTAddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40984, "Length": 102, "Cover_Rate": 0.9622641509433962} {"Template_token": ["", "unsigned", "Register", "=", "GPRDecoderTable", "[", "(", "RegNo", ")", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["Register", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodetGPREvenRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40985, "Length": 22, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "static", "DecodeStatus", "DecodetGPREvenRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void"], "ground_truth": ["*", "Decoder", ")", "{"], "File": "ARMDisassembler15", "Func": "DecodetGPREvenRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40986, "Length": 20, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "static", "DecodeStatus", "DecodetGPROddRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "(", "RegNo", ")", "+", "", ">", ""], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodetGPROddRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40987, "Length": 35, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "}", "return", "DecodeVMOVModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "imm", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler15", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40988, "Length": 198, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "}", "return", "DecodeVMOVModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "imm", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler15", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40989, "Length": 307, "Cover_Rate": 0.7580246913580246} {"Template_token": ["", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode"], "ground_truth": ["(", "", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40990, "Length": 243, "Cover_Rate": 0.6} {"Template_token": ["", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")"], "ground_truth": ["{"], "File": "ARMDisassembler15", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40991, "Length": 177, "Cover_Rate": 0.43703703703703706} {"Template_token": ["", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Q", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", ""], "ground_truth": [":"], "File": "ARMDisassembler15", "Func": "DecodeVMOVModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40992, "Length": 119, "Cover_Rate": 0.38762214983713356} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Imm", "=", "", ";", "unsigned", "CurBit", "=", "", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "CurBit", "^=", "(", "Val", ">>", "i", ")", "&", "", ";", "Imm", "|=", "(", "CurBit", "<<", "i", ")", ";", "if", "(", "(", "Val", "&", "~", "(", "~", "", "<<", "i", ")", ")", "==", "", ")", "{", "Imm", "|=", "", "<<", "i", ";", "break", ";", "}", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler15", "Func": "DecodeVPTMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40993, "Length": 92, "Cover_Rate": 0.8141592920353983} {"Template_token": ["", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "reglist", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegListOperand", "(", "Inst", ",", "reglist", ",", "Address", ",", "Decoder", ")", ")", ")", "{", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler15", "Func": "DecodeVSCCLRM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40994, "Length": 78, "Cover_Rate": 0.35454545454545455} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "reglist", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ","], "ground_truth": ["", ",", "", ")", "<<", "", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeVSCCLRM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40995, "Length": 77, "Cover_Rate": 0.35} {"Template_token": ["", "if", "(", "!", "featureBits", "[", "", "]", "&&", "!", "featureBits", "[", "", "]", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "unsigned", "Sysreg", "=", "FixedRegForVSTRVLDR_SYSREG", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Sysreg", ")", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "|", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "Writeback", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm7s4", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler15", "Func": "DecodeVSTRVLDR_SYSREG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40996, "Length": 177, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", "&&", "", "", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Insn", "=", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", ";", "DecodeStatus", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "checkDecodedInstruction", "(", "MI", ",", "Size", ",", "Address", ",", "CS", ",", "Insn", ",", "Result", ")", ";", "}", "struct", "DecodeTable", "{", "const", "uint8_t", "*", "P", ";", "bool", "DecodePred", ";", "}", ";", "const", "DecodeTable", "Tables", "[", "]", "=", "{", "{", "DecoderTableVFP32", ",", "false", "}", ",", "{", "DecoderTableVFPV832", ",", "false", "}", ",", "{", "DecoderTableNEONData32", ",", "true", "}", ",", "{", "DecoderTableNEONLoadStore32", ",", "true", "}", ",", "{", "DecoderTableNEONDup32", ",", "true", "}", ",", "{", "DecoderTablev8NEON32", ",", "false", "}", ",", "{", "DecoderTablev8Crypto32", ",", "false", "}", ",", "}", ";", "for", "(", "auto", "Table", ":", "Tables", ")", "{", "Result", "=", "decodeInstruction", "(", "Table", ".", "P", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "Table", ".", "DecodePred", "&&", "!", "DecodePredicateOperand", "(", "MI", ",", "", ",", "Address", ",", "this", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableCoProc32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "checkDecodedInstruction", "(", "MI", ",", "Size", ",", "Address"], "ground_truth": [",", "CS", ",", "Insn", ",", "Result", ")", ";"], "File": "ARMDisassembler15", "Func": "getARMInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40997, "Length": 302, "Cover_Rate": 0.867816091954023} {"Template_token": ["", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "getThumbInstruction", "(", "MI", ",", "Size", ",", "Bytes", ",", "Address", ",", "CS", ")", ";", "return", "getInstruction", "(", "MI", ",", "Size", ","], "ground_truth": ["Bytes", ",", "Address", ",", "CS", ")", ";"], "File": "ARMDisassembler15", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40998, "Length": 39, "Cover_Rate": 0.5571428571428572} {"Template_token": ["", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "checkDecodedInstruction", "(", "MI", ",", "Size", ",", "Address", ",", "CS", ",", "Insn32", ",", "Result", ")", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "Result", ",", "MI", ")", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONLdStInsn", "=", "Insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONDataInsn", "=", "Insn32", ";", "NEONDataInsn", "&=", "", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "", ")", ">>", "", ";", "NEONDataInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "uint32_t", "NEONCryptoInsn", "=", "Insn32", ";", "NEONCryptoInsn", "&=", "", ";", "NEONCryptoInsn", "|=", "(", "NEONCryptoInsn", "&", "", ")", ">>", "", ";", "NEONCryptoInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8Crypto32", ",", "MI", ",", "NEONCryptoInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "uint32_t", "NEONv8Insn", "=", "Insn32", ";", "NEONv8Insn", "&=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8NEON32", ",", "MI", ",", "NEONv8Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb2CoProc32", ",", "MI", ",", "Insn32", ","], "ground_truth": ["Address", ",", "this", ",", "STI", ")", ";"], "File": "ARMDisassembler15", "Func": "getThumbInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 40999, "Length": 488, "Cover_Rate": 0.46037735849056605} {"Template_token": ["", "unsigned", "getVPTPred", "(", ")", "{", "unsigned", "Pred", "=", "", ";", "if", "(", "instrInVPTBlock", "(", ")", ")", "Pred", "=", "VPTStates", ".", "back", "(", ")", ";", "return", "Pred"], "ground_truth": [";"], "File": "ARMDisassembler15", "Func": "getVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41000, "Length": 27, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "instrInVPTBlock", "(", ")"], "ground_truth": ["{"], "File": "ARMDisassembler15", "Func": "instrInVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41001, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "return", "VPTStates", ".", "size", "("], "ground_truth": [")", "==", "", ";"], "File": "ARMDisassembler15", "Func": "instrLastInVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41002, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheLETarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheBETarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbLETarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbBETarget", "("], "ground_truth": [")", ",", "createDisassembler", ")", ";"], "File": "ARMDisassembler15", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41003, "Length": 44, "Cover_Rate": 0.8627450980392157} {"Template_token": ["", "unsigned", "char", "CCBits", "=", "static_cast", "<", "unsigned", "char", ">", "(", "Firstcond", "&", "", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "NumTZ", "+", "", ";", "Pos", "<=", "", ";", "++", "Pos", ")", "{", "unsigned", "Else", "=", "(", "Mask", ">>", "Pos", ")", "&", "", ";", "ITStates", ".", "push_back", "(", "CCBits", "^", "Else", ")", ";", "}", "ITStates", ".", "push_back"], "ground_truth": ["(", "CCBits", ")", ";"], "File": "ARMDisassembler15", "Func": "setITState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41004, "Length": 69, "Cover_Rate": 0.7582417582417582} {"Template_token": ["", "for", "(", "unsigned", "Pos", "=", "NumTZ", "+", "", ";", "Pos", "<=", "", ";", "++", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "", ";", "if", "(", "T", ")", "VPTStates", ".", "push_back", "(", "", ")", ";", "else", "VPTStates", ".", "push_back", "(", "", ")", ";", "}", "VPTStates", ".", "push_back"], "ground_truth": ["(", "", ")", ";"], "File": "ARMDisassembler15", "Func": "setVPTState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41005, "Length": 59, "Cover_Rate": 0.6344086021505376} {"Template_token": ["", "VPTBlock", ".", "advanceVPTState", "(", ")", ";", "}", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "CC", "!=", "", "&&", "!", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "SoftFail", ")", ";", "I", "->", "setImm", "(", "CC", ")", ";", "++", "I"], "ground_truth": [";"], "File": "ARMDisassembler15", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41006, "Length": 116, "Cover_Rate": 0.5321100917431193} {"Template_token": ["", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONLdStInsn", "=", "insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONDataInsn", "=", "insn32", ";", "NEONDataInsn", "&=", "", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "", ")", ">>", "", ";", "NEONDataInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONCryptoInsn", "=", "insn32", ";", "NEONCryptoInsn", "&=", "", ";", "NEONCryptoInsn", "|=", "(", "NEONCryptoInsn", "&", "", ")", ">>", "", ";", "NEONCryptoInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTablev8Crypto32", ",", "MI", ",", "NEONCryptoInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "result", ";", "}", "MI", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMDisassembler16", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41007, "Length": 484, "Cover_Rate": 0.4959016393442623} {"Template_token": ["", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "}", "if", "(", "Shift", "==", "", "&&", "imm", "==", "", ")", "Shift", "=", "", ";", "unsigned", "Op", "=", "Shift", "|", "(", "imm", "<<", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Op", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler17", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41008, "Length": 68, "Cover_Rate": 0.35602094240837695} {"Template_token": ["", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "imm", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler17", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41009, "Length": 213, "Cover_Rate": 0.8452380952380952} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler18", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41010, "Length": 81, "Cover_Rate": 0.39705882352941174} {"Template_token": ["", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler18", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41011, "Length": 93, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "static", "DecodeStatus", "DecodeBitfieldMaskOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "msb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "lsb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "uint32_t", "msb_mask", "=", "", ";", "if", "(", "msb", "!=", "", ")", "msb_mask", "=", "(", "", "<<", "("], "ground_truth": ["msb", "+", "", ")", ")", "-", "", ";"], "File": "ARMDisassembler18", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41012, "Length": 91, "Cover_Rate": 0.7398373983739838} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::"], "ground_truth": ["SoftFail", ";"], "File": "ARMDisassembler18", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41013, "Length": 126, "Cover_Rate": 0.47191011235955055} {"Template_token": ["", "static", "DecodeStatus", "DecodeCPSInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "imod", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "M", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "mode", ")", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41014, "Length": 216, "Cover_Rate": 0.8089887640449438} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler18", "Func": "DecodeDoubleRegLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41015, "Length": 74, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "(", "Rt", "&", "", ")", "||", "Rt", "==", "", "||", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler18", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41016, "Length": 90, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "unsigned", "Vd", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "regs", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "regs", "=", "regs", ">>", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler18", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41017, "Length": 102, "Cover_Rate": 0.7846153846153846} {"Template_token": ["", "static", "DecodeStatus", "DecodeIT", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mask", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "{", "pred", "="], "ground_truth": ["", ";"], "File": "ARMDisassembler18", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41018, "Length": 62, "Cover_Rate": 0.5391304347826087} {"Template_token": ["", "unsigned", "regs", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler18", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41019, "Length": 80, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++"], "ground_truth": ["i", ")", "{"], "File": "ARMDisassembler18", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41020, "Length": 43, "Cover_Rate": 0.3467741935483871} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "imm", ")", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41021, "Length": 48, "Cover_Rate": 0.5274725274725275} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler18", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41022, "Length": 39, "Cover_Rate": 0.30708661417322836} {"Template_token": ["", "unsigned", "tmp", "=", "(", "S", "<<", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", "|", "(", "imm10", "<<", "", ")", "|", "imm11", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst"], "ground_truth": [".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41023, "Length": 76, "Cover_Rate": 0.40641711229946526} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "Inst", ".", "setOpcode", "("], "ground_truth": ["", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeT2CPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41024, "Length": 143, "Cover_Rate": 0.5355805243445693} {"Template_token": ["", "addr", "|=", "Rn", "<<", "", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm8", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler18", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41025, "Length": 130, "Cover_Rate": 0.6280193236714976} {"Template_token": ["", "break", ";", "default", ":", "{", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "}", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41026, "Length": 141, "Cover_Rate": 0.4208955223880597} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbCmpBROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeThumbCmpBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41027, "Length": 70, "Cover_Rate": 0.9210526315789473} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbCmpBROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler18", "Func": "DecodeThumbCmpBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41028, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler18", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41029, "Length": 76, "Cover_Rate": 0.3261802575107296} {"Template_token": ["", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", "&&", "cmode", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn"], "ground_truth": [",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler18", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41030, "Length": 126, "Cover_Rate": 0.5407725321888412} {"Template_token": ["", "if", "(", "Region", ".", "readBytes", "(", "Address", ",", "", ",", "(", "uint8_t", "*", ")", "bytes", ",", "NULL", ")", "==", "-", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "insn32", "=", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", ";", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONLdStInsn", "=", "insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONDataInsn", "=", "insn32", ";", "NEONDataInsn", "&=", "", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "", ")", ">>", "", ";", "NEONDataInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "Size", "=", "", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler18", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41031, "Length": 458, "Cover_Rate": 0.5725} {"Template_token": ["", "for", "(", "unsigned", "Pos", "=", "NumTZ", "+", "", ";", "Pos", "<=", "", ";", "++", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "ITStates", ".", "push_back", "(", "CCBits", ")", ";", "else", "ITStates", ".", "push_back", "("], "ground_truth": ["CCBits", "^", "", ")", ";"], "File": "ARMDisassembler18", "Func": "setITState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41032, "Length": 53, "Cover_Rate": 0.4774774774774775} {"Template_token": ["", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "ITStates", ".", "push_back", "(", "CCBits", ")", ";", "else", "ITStates", ".", "push_back", "(", "CCBits", "^"], "ground_truth": ["", ")", ";"], "File": "ARMDisassembler18", "Func": "setITState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41033, "Length": 36, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "}", "else", "if", "(", "isBranch", ")", "{", "SymbolicOp", ".", "Value", "=", "Value", ";", "}", "if", "(", "ReferenceType", "==", "LLVMDisassembler_ReferenceType_Out_SymbolStub", ")", "(", "*", "Dis", "->", "CommentStream", ")", "<<", "", "<<", "ReferenceName", ";", "if", "(", "!", "Name", "&&", "!", "isBranch", ")", "return", "false", ";", "}", "MCContext", "*", "Ctx", "=", "Dis", "->", "getMCContext", "(", ")", ";", "const", "MCExpr", "*", "Add", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "AddSymbol", ".", "Present", ")", "{", "if", "(", "SymbolicOp", ".", "AddSymbol", ".", "Name", ")", "{", "StringRef", "Name", "(", "SymbolicOp", ".", "AddSymbol", ".", "Name", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", "->", "GetOrCreateSymbol", "(", "Name", ")", ";", "Add", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "*", "Ctx", ")", ";", "}", "else", "{", "Add", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "AddSymbol", ".", "Value", ",", "*", "Ctx", ")", ";", "}", "}", "const", "MCExpr", "*", "Sub", "=", "NULL", ";", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Present", ")", "{", "if", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", "{", "StringRef", "Name", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Name", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", "->", "GetOrCreateSymbol", "(", "Name", ")", ";", "Sub", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "*", "Ctx", ")", ";", "}", "else", "{", "Sub", "=", "MCConstantExpr", "::", "Create", "(", "SymbolicOp", ".", "SubtractSymbol", ".", "Value", ",", "*"], "ground_truth": ["Ctx", ")", ";"], "File": "ARMDisassembler18", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41034, "Length": 209, "Cover_Rate": 0.3142857142857143} {"Template_token": ["", "static", "DecodeStatus", "DecodeBankedReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "R", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "R", ")", "{", "if", "(", "SysM", "==", "", "||", "SysM", "==", "", "||", "SysM", "==", "", "||", "SysM", "==", "", "||", "SysM", "==", "", "||", "SysM", "==", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "if", "(", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", "&&", "SysM", "!=", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler1", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41035, "Length": 132, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "static", "DecodeStatus", "DecodeBankedReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "R", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "R"], "ground_truth": [")", "{"], "File": "ARMDisassembler1", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41036, "Length": 50, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "CRm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "opc1", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "cop", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "opc1", ")", ")", ";"], "File": "ARMDisassembler1", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41037, "Length": 119, "Cover_Rate": 0.5804878048780487} {"Template_token": ["", "unsigned", "CRm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "opc1", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "cop", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "opc1", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler1", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41038, "Length": 112, "Cover_Rate": 0.5463414634146342} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler1", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41039, "Length": 82, "Cover_Rate": 0.6259541984732825} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "("], "ground_truth": [")", ")", "{"], "File": "ARMDisassembler1", "Func": "DecodeT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41040, "Length": 40, "Cover_Rate": 0.3053435114503817} {"Template_token": ["", "bool", "hasMP", "=", "featureBits", "[", "", "]", ";", "bool", "hasV7Ops", "=", "featureBits", "[", "", "]", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", "||", "!", "hasMP", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "unsigned", "addrmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "addrmode", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "addrmode", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ","], "ground_truth": ["", ")", "<<", "", ";"], "File": "ARMDisassembler1", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41041, "Length": 301, "Cover_Rate": 0.6688888888888889} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst"], "ground_truth": [",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler1", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41042, "Length": 50, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler1", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41043, "Length": 52, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "Size", "=", "", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "Result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Firstcond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "ITBlock", ".", "setITState", "(", "Firstcond", ",", "Mask", ")", ";", "}", "return", "Result", ";", "}", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Insn32", "=", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONLdStInsn", "=", "Insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "("], "ground_truth": ["MI", ")", ")", ";"], "File": "ARMDisassembler1", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41044, "Length": 467, "Cover_Rate": 0.5270880361173815} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "TheBETarget", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "("], "ground_truth": ["TheThumbLETarget", ",", "createThumbDisassembler", ")", ";"], "File": "ARMDisassembler1", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41045, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "TheThumbLETarget", ",", "createThumbDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "TheThumbBETarget", ","], "ground_truth": ["createThumbDisassembler", ")", ";"], "File": "ARMDisassembler1", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41046, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "decodeInstruction", "(", "insn", ")", ";", "}", "if", "(", "op1", "==", "", "&&", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "return", "T2Morph2LoadLiteral", "(", "decodeThumbInstruction", "(", "insn", ")", ")", ";", "if", "(", "(", "op1", "==", "", "||", "op1", "==", "", ")", "&&", "slice", "(", "op2", ",", "", ",", ""], "ground_truth": [")", "==", "", ")", "return", "decodeInstruction", "(", "insn", ")", ";"], "File": "ARMDisassembler20", "Func": "decodeThumbSideEffect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41047, "Length": 84, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "}", "unsigned", "Opcode", "=", "decodeThumbSideEffect", "(", "IsThumb2", ",", "insn", ")", ";", "Format", "Format", "=", "Formats", "[", "Opcode", "]", ";", "Size", "=", "IsThumb2", "?", "", ":", "", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "Opcode", "<<", "", "<<", "", "(", "Opcode", ")", "<<", "", "<<", "stringForFormat", "(", "Format", ")", "<<", "'('", "<<", "(", "int", ")", "Format", "<<", "", ";", "showBitVector", "(", "errs", "(", ")", ",", "insn", ")", ";", "}", ")", ";", "BasicMCBuilder", "*", "Builder", "=", "CreateMCBuilder", "(", "Opcode", ",", "Format", ")", ";", "if", "(", "!", "Builder", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMDisassembler20", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41048, "Length": 92, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "FirstCond", "==", "", "&&", "ITCounter", "!=", "", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "ITState", "="], "ground_truth": ["bits7_0", ";"], "File": "ARMDisassembler20", "Func": "InitIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41049, "Length": 32, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ARMDisassembler20", "Func": "T2Morph2LoadLiteral", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41050, "Length": 90, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2LoadImm12", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "(", "Rn", "<<", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::"], "ground_truth": ["Fail", ";"], "File": "ARMDisassembler21", "Func": "DecodeT2LoadImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41051, "Length": 178, "Cover_Rate": 0.5174418604651163} {"Template_token": ["", "if", "(", "Region", ".", "readBytes", "(", "Address", ",", "", ",", "bytes", ")", "==", "-", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "insn32", "=", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", ";", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONLdStInsn", "=", "insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ","], "ground_truth": ["this", ",", "STI", ")", ";"], "File": "ARMDisassembler21", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41052, "Length": 397, "Cover_Rate": 0.4627039627039627} {"Template_token": ["", "}", "else", "if", "(", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "{", "VCC", "=", "VPTBlock", ".", "getVPTPred", "(", ")", ";", "VPTBlock", ".", "advanceVPTState", "(", ")", ";", "}", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "CCI", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "CCI", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", "||", "CCI", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "}", "if", "(", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "{", "CCI", "=", "MI", ".", "insert", "(", "CCI", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "CCI", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "CCI", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "else", "MI", ".", "insert", "(", "CCI", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "if", "(", "CC", "!=", "", ")", "{", "Check", "(", "S", ",", "SoftFail", ")", ";", "}", "MCInst", "::", "iterator", "VCCI", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "VCCPos", ";", "for", "(", "VCCPos", "=", "", ";", "VCCPos", "<", "NumOps", ";", "++", "VCCPos", ",", "++", "VCCI", ")", "{", "if", "(", "", "(", "OpInfo", "[", "VCCPos", "]", ".", "OperandType", ")", "||", "VCCI", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "}", "if", "(", "isVectorPredicable", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "VCCI", "=", "MI", ".", "insert", "(", "VCCI", ",", "MCOperand", "::", "createImm", "(", "VCC", ")", ")", ";", "++", "VCCI", ";", "if", "(", "VCC", "==", "", ")", "VCCI", "=", "MI", ".", "insert", "(", "VCCI", ",", "MCOperand"], "ground_truth": ["::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler22", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41053, "Length": 302, "Cover_Rate": 0.4131326949384405} {"Template_token": ["", "const", "FeatureBitset", "&", "FeatureBits", "=", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "S", "=", "SoftFail", ";", "else", "return", "Success", ";", "break", ";", "case", "", ":", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "(", "FeatureBits", "[", "", "]", ")", "!=", "", ")", "S", "=", "SoftFail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", "&&", "!", "ITBlock", ".", "instrLastInITBlock", "(", ")", ")", "S", "=", "SoftFail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "(", "!", "isVectorPredicable", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "||", "(", "isVectorPredicable", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", ")", "S", "=", "SoftFail", ";", "unsigned", "CC", "=", "", ";", "unsigned", "VCC", "=", "", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "{", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "ITBlock", ".", "advanceITState", "(", ")", ";", "}", "else", "if", "(", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "{", "VCC", "=", "VPTBlock", ".", "getVPTPred", "(", ")", ";", "VPTBlock", ".", "advanceVPTState", "(", ")", ";", "}", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "CCI", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "CCI", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", "||", "CCI"], "ground_truth": ["==", "MI", ".", "end", "(", ")", ")", "break", ";"], "File": "ARMDisassembler22", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41054, "Length": 334, "Cover_Rate": 0.45690834473324216} {"Template_token": ["", "if", "(", "pred", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "return", "S", ";", "}", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";"], "File": "ARMDisassembler22", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41055, "Length": 123, "Cover_Rate": 0.5642201834862385} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRPairnospRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";", "if", "(", "(", "RegNo", "&", "", ")", "||", "RegNo", ">", "", ")"], "ground_truth": ["return", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler22", "Func": "DecodeGPRPairnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41056, "Length": 70, "Cover_Rate": 0.9210526315789473} {"Template_token": ["", "return", "MCDisassembler", "::", "Success", ";", "}", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "if", "(", "RegNo", "==", "", ")"], "ground_truth": ["return", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler22", "Func": "DecodeGPRwithAPSR_NZCVnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41057, "Length": 37, "Cover_Rate": 0.44047619047619047} {"Template_token": ["", "unsigned", "Register", "=", "QQQQPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler22", "Func": "DecodeMQQQQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41058, "Length": 25, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "const", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "unsigned", "Imm12", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "unsigned", "TypeT3", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "sign1", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "sign2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "S", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "DS", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "(", "!", "Check", "(", "DS", ",", "DecodeGPRspRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "||", "(", "!", "Check", "(", "DS", ",", "DecodeGPRspRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "TypeT3", ")", "{", "Inst", ".", "setOpcode", "(", "sign1", "?", "", ":", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm12", ")", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "sign1", "?", "", ":", ""], "ground_truth": [")", ";"], "File": "ARMDisassembler22", "Func": "DecodeT2AddSubSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41059, "Length": 215, "Cover_Rate": 0.7263513513513513} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbTableBranch", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "const", "FeatureBitset", "&", "FeatureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn"], "ground_truth": [",", "", ",", "", ")", ";"], "File": "ARMDisassembler22", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41060, "Length": 73, "Cover_Rate": 0.503448275862069} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "&&", "!", "FeatureBits", "[", "", "]", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler22", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41061, "Length": 81, "Cover_Rate": 0.5586206896551724} {"Template_token": ["", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "checkDecodedInstruction", "(", "MI", ",", "Size", ",", "Address", ",", "CS", ",", "Insn32", ",", "Result", ")", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "Result", ",", "MI", ")", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONLdStInsn", "=", "Insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONDataInsn", "=", "Insn32", ";", "NEONDataInsn", "&=", "", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "", ")", ">>", "", ";", "NEONDataInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "uint32_t", "NEONCryptoInsn", "=", "Insn32", ";", "NEONCryptoInsn", "&=", "", ";", "NEONCryptoInsn", "|=", "(", "NEONCryptoInsn", "&", "", ")", ">>", "", ";", "NEONCryptoInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8Crypto32", ",", "MI", ",", "NEONCryptoInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "uint32_t", "NEONv8Insn", "=", "Insn32", ";", "NEONv8Insn", "&=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8NEON32", ",", "MI", ",", "NEONv8Insn", ",", "Address", ",", "this"], "ground_truth": [",", "STI", ")", ";"], "File": "ARMDisassembler22", "Func": "getThumbInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41062, "Length": 472, "Cover_Rate": 0.43302752293577984} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "featureBits", "[", "", "]", "&&", "!", "featureBits", "[", "", "]", ")", "{", "if", "(", "Rt", "==", "", "||", "Rt", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ";", "}", "else", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMDisassembler23", "Func": "DecodeForVMRSandVMSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41063, "Length": 100, "Cover_Rate": 0.6289308176100629} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "{", "if", "(", "Mask", "!=", "", ")", "S", "=", "MCDisassembler", "::"], "ground_truth": ["SoftFail", ";"], "File": "ARMDisassembler23", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41064, "Length": 121, "Cover_Rate": 0.3538011695906433} {"Template_token": ["", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "{", "if", "(", "Mask", "!=", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "if", "(", "Mask", "==", "", "||", "(", "Mask", "!=", "", "&&", "ValLow", ">", "", ")", "||", "(", "!", "(", "FeatureBits", "[", "", "]", ")", "&&", "(", "Mask", "&", "", ")", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "}", "}", "else", "{", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler23", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41065, "Length": 124, "Cover_Rate": 0.36257309941520466} {"Template_token": ["", "}", "unsigned", "Opcode", "=", "decodeThumbSideEffect", "(", "IsThumb2", ",", "insn", ")", ";", "if", "(", "Thumb2PreloadOpcodeNoPCI", "(", "Opcode", ")", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "Opcode", "=", "T2Morph2Preload2PCI", "(", "Opcode", ")", ";", "Format", "Format", "=", "Formats", "[", "Opcode", "]", ";", "Size", "=", "IsThumb2", "?", "", ":", "", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "", "<<", "Opcode", "<<", "", "<<", "", "(", "Opcode", ")", "<<", "", "<<", "stringForFormat", "(", "Format", ")", "<<", "'('", "<<", "(", "int", ")", "Format", "<<", "", ";", "showBitVector", "(", "errs", "(", ")", ",", "insn", ")", ";", "}", ")", ";", "BasicMCBuilder", "*", "Builder", "=", "CreateMCBuilder", "(", "Opcode", ",", "Format", ")", ";", "if", "(", "!", "Builder", ")", "return", "false", ";", "Builder", "->", "SetSession", "(", "const_cast", "<", "Session", "*", ">", "(", "&", "SO", ")", ")", ";", "if", "(", "!", "Builder", "->", "Build", "(", "MI", ",", "insn", ")", ")", "return", "false", ";", "delete"], "ground_truth": ["Builder", ";"], "File": "ARMDisassembler24", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41066, "Length": 150, "Cover_Rate": 0.45592705167173253} {"Template_token": ["", "static", "DecodeStatus", "DecodeCoprocessor", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "==", "", "||", "Val", "==", "", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler26", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41067, "Length": 35, "Cover_Rate": 0.35353535353535354} {"Template_token": ["", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "opc1", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CRm", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler27", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41068, "Length": 99, "Cover_Rate": 0.48292682926829267} {"Template_token": ["", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "opc1", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler27", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41069, "Length": 88, "Cover_Rate": 0.4292682926829268} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Rt", "==", "Rn", "||", "Rn", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler27", "Func": "DecodeSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41070, "Length": 113, "Cover_Rate": 0.5406698564593302} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", "."], "ground_truth": ["addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "imm", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler27", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41071, "Length": 50, "Cover_Rate": 0.33557046979865773} {"Template_token": ["", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeThumb2Instruction16", "(", "MI", ",", "insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Firstcond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "ITBlock", ".", "setITState", "(", "Firstcond", ",", "Mask", ")", ";", "}", "return", "result", ";", "}", "if", "(", "Region", ".", "readBytes", "(", "Address", ",", "", ",", "(", "uint8_t", "*", ")", "bytes", ",", "NULL", ")", "==", "-", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "insn32", "=", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", "|", "(", "bytes", "[", "", "]", "<<", "", ")", ";", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeThumbInstruction32", "(", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeThumb2Instruction32", "(", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeVFPInstruction32", "(", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeNEONDupInstruction32", "(", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction32", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "ARMDisassembler27", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41072, "Length": 425, "Cover_Rate": 0.5434782608695652} {"Template_token": ["", "if", "(", "!", "(", "FeatureBits", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "(", "FeatureBits", "&", "", ")", ")", "{", "if", "(", "Mask", "!=", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "if", "(", "Mask", "==", "", "||", "(", "Mask", "!=", "", "&&", "ValLow", ">", "", ")", "||", "(", "!", "(", "FeatureBits", "&", "", ")", "&&", "(", "Mask", "&", "", ")", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "}", "}", "else", "{", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler28", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41073, "Length": 141, "Cover_Rate": 0.5381679389312977} {"Template_token": ["", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "!", "add", ")", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMDisassembler28", "Func": "DecodeT2LoadImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41074, "Length": 148, "Cover_Rate": 0.3169164882226981} {"Template_token": ["", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "U", ")", "{", "if", "(", "imm", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "imm", "=", "-"], "ground_truth": ["imm", ";"], "File": "ARMDisassembler28", "Func": "DecodeT2LoadLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41075, "Length": 79, "Cover_Rate": 0.3015267175572519} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2ShifterImmOperand", "(", "MCInst", "&", "Inst", ",", "uint32_t", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler28", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41076, "Length": 27, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2ShifterImmOperand", "(", "MCInst", "&", "Inst", ",", "uint32_t", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*"], "ground_truth": ["Decoder", ")", "{"], "File": "ARMDisassembler28", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41077, "Length": 20, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler28", "Func": "DecodeVLD4DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41078, "Length": 174, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler30", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41079, "Length": 93, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler30", "Func": "DecodeVMOVSRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41080, "Length": 162, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "(", "FeatureBits", "[", "", "]", ")", "!=", "", ")", "S", "=", "SoftFail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", "&&", "!", "ITBlock", ".", "instrLastInITBlock", "(", ")", ")", "S", "=", "SoftFail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "(", "!", "isVectorPredicable", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "||", "(", "isVectorPredicable", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", ")", "S", "=", "SoftFail", ";", "unsigned", "CC", "=", "", ";", "unsigned", "VCC", "=", "", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "{", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "ITBlock", ".", "advanceITState", "(", ")", ";", "}", "else", "if", "(", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "{", "VCC", "=", "VPTBlock", ".", "getVPTPred", "(", ")", ";", "VPTBlock", ".", "advanceVPTState", "(", ")", ";", "}", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "CCI", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "CCI", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", "||", "CCI", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "}", "if", "(", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "{", "CCI", "=", "MI", ".", "insert", "(", "CCI", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "CCI", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "("], "ground_truth": ["CCI", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler33", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41081, "Length": 305, "Cover_Rate": 0.4326241134751773} {"Template_token": ["", "else", "DecVal", "=", "(", "Val", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "DecVal", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", "."], "ground_truth": ["addOperand", "(", "MCOperand", "::", "createImm", "(", "isNeg", "?", "-", "DecVal", ":", "DecVal", ")", ")", ";"], "File": "ARMDisassembler34", "Func": "DecodeBFLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41082, "Length": 48, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "Val", "==", "", "||", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "featureBits", "[", "", "]", "&&", "!", "(", "Val", "==", "", "||", "Val", "==", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "featureBits", "[", "", "]", "&&", "(", "(", "Val", "&", "", ")", "==", "", "||", "(", "Val", "&", "", ")", "==", "", "||", "(", "Val", "&", "", ")", "==", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler34", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41083, "Length": 115, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "featureBits", "[", "", "]", "&&", "!", "(", "Val", "==", "", "||", "Val", "==", "", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler34", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41084, "Length": 45, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "if", "(", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ";"], "File": "ARMDisassembler34", "Func": "DecodeGPRwithZRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41085, "Length": 60, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ",", "Address", ",", "Decoder", ")", ")", "||", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "false", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "uint32_t", "CanonicalLCTP", "=", "", ",", "SBZMask", "=", "", ";", "if", "(", "(", "Insn", "&", "~", "SBZMask", ")", "!=", "CanonicalLCTP", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Insn", "!=", "CanonicalLCTP", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler34", "Func": "DecodeLOLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41086, "Length": 245, "Cover_Rate": 0.6171284634760705} {"Template_token": ["", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "if", "(", "imm", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "imm", "*=", "-", "", ";", "}", "if", "(", "imm", "!=", "INT32_MIN", ")", "imm"], "ground_truth": ["<<=", "shift", ";"], "File": "ARMDisassembler34", "Func": "DecodeMveAddrModeQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41087, "Length": 76, "Cover_Rate": 0.5801526717557252} {"Template_token": ["", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler34", "Func": "DecodeMVEOverlappingLongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41088, "Length": 147, "Cover_Rate": 0.4260869565217391} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2Imm7", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "<<=", "shift", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler34", "Func": "DecodeT2Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41089, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "<<=", "shift", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler34", "Func": "DecodeT2Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41090, "Length": 52, "Cover_Rate": 0.65} {"Template_token": ["", "}", ";", "const", "DecodeTable", "Tables", "[", "]", "=", "{", "{", "DecoderTableVFP32", ",", "false", "}", ",", "{", "DecoderTableVFPV832", ",", "false", "}", ",", "{", "DecoderTableNEONData32", ",", "true", "}", ",", "{", "DecoderTableNEONLoadStore32", ",", "true", "}", ",", "{", "DecoderTableNEONDup32", ",", "true", "}", ",", "{", "DecoderTablev8NEON32", ",", "false", "}", ",", "{", "DecoderTablev8Crypto32", ",", "false", "}", ",", "}", ";", "for", "(", "auto", "Table", ":", "Tables", ")", "{", "Result", "=", "decodeInstruction", "(", "Table", ".", "P", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "Table", ".", "DecodePred", "&&", "!", "DecodePredicateOperand", "(", "MI", ",", "", ",", "Address", ",", "this", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "Result"], "ground_truth": [";"], "File": "ARMDisassembler34", "Func": "getARMInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41091, "Length": 119, "Cover_Rate": 0.3342696629213483} {"Template_token": ["", "DecodeStatus", "Disassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&"], "ground_truth": ["OS", ",", "raw_ostream", "&", "CS", ")", "const", "{"], "File": "ARMDisassembler34", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41092, "Length": 32, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "", "]", ")", "return", "getThumbInstruction", "("], "ground_truth": ["MI", ",", "Size", ",", "Bytes", ",", "Address", ",", "OS", ",", "CS", ")", ";"], "File": "ARMDisassembler34", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41093, "Length": 27, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheLETarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheBETarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbLETarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbBETarget", "(", ")", ",", "createDisassembler"], "ground_truth": [")", ";"], "File": "ARMDisassembler34", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41094, "Length": 44, "Cover_Rate": 0.88} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheBETarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbLETarget", "(", ")", ",", "createDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbBETarget", "(", ")", ",", "createDisassembler"], "ground_truth": [")", ";"], "File": "ARMDisassembler34", "Func": "LLVMInitializeARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41095, "Length": 33, "Cover_Rate": 0.66} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "addr", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "addr", "|=", "Rn", "<<", "", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "load"], "ground_truth": [")", "{"], "File": "ARMDisassembler36", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41096, "Length": 80, "Cover_Rate": 0.3864734299516908} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "imm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "("], "ground_truth": ["imm", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler37", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41097, "Length": 125, "Cover_Rate": 0.8389261744966443} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Op", "=", "", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Op", "=", "", ";", "bool", "writeback", "=", "(", "P", "==", "", ")", "||", "(", "W", "==", "", ")", ";", "unsigned", "idx_mode", "=", "", ";", "if", "(", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "else", "if", "(", "!", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "reg", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Opc", "=", ""], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeAddrMode2IdxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41098, "Length": 269, "Cover_Rate": 0.4088145896656535} {"Template_token": ["", "static", "DecodeStatus", "DecodeAddrMode5FP16Operand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "U", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "(", "", ","], "ground_truth": ["imm", ")", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrMode5FP16Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41099, "Length": 108, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrMode5FP16Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41100, "Length": 67, "Cover_Rate": 0.4855072463768116} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41101, "Length": 72, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "static", "DecodeStatus", "DecodeAddrMode7Operand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "DecodeGPRRegisterClass", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder"], "ground_truth": [")", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41102, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "static", "DecodeStatus", "DecodeAddrMode7Operand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address"], "ground_truth": [",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41103, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm"], "ground_truth": ["+", "", ",", "Decoder", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41104, "Length": 78, "Cover_Rate": 0.5379310344827586} {"Template_token": ["", "unsigned", "add", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!"], "ground_truth": ["add", ")", "imm", "=", "INT32_MIN", ";"], "File": "ARMDisassembler39", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41105, "Length": 83, "Cover_Rate": 0.5724137931034483} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41106, "Length": 174, "Cover_Rate": 0.8529411764705882} {"Template_token": ["", "unsigned", "R", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "", "(", "(", "R", "<<", "", ")", "|", "SysM", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["Val", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41107, "Length": 55, "Cover_Rate": 0.6626506024096386} {"Template_token": ["", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "", "(", "(", "R", "<<", "", ")", "|"], "ground_truth": ["SysM", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41108, "Length": 31, "Cover_Rate": 0.37349397590361444} {"Template_token": ["", "static", "DecodeStatus", "DecodeBFAfterTargetOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "uint64_t", "LocImm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Val", "=", "LocImm", "+", "(", "", "<<", "Val", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "Val", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand"], "ground_truth": ["::", "createImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeBFAfterTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41109, "Length": 78, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "static", "DecodeStatus", "DecodeBFAfterTargetOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "uint64_t", "LocImm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Val", "=", "LocImm", "+", "(", ""], "ground_truth": ["<<", "Val", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeBFAfterTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41110, "Length": 44, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", "&&", "!", "zeroPermitted", ")", "S", "=", "MCDisassembler", "::", "Fail", ";", "uint64_t", "DecVal", ";", "if", "(", "isSigned", ")", "DecVal", "=", "SignExtend32", "<", "size", "+", "", ">", "(", "Val", "<<", "", ")", ";", "else", "DecVal", "=", "(", "Val", "<<", ""], "ground_truth": [")", ";"], "File": "ARMDisassembler39", "Func": "DecodeBFLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41111, "Length": 52, "Cover_Rate": 0.45217391304347826} {"Template_token": ["", "if", "(", "pred", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41112, "Length": 73, "Cover_Rate": 0.3348623853211009} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41113, "Length": 69, "Cover_Rate": 0.3165137614678899} {"Template_token": ["", "static", "DecodeStatus", "DecodeCLRMGPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", ""], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeCLRMGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41114, "Length": 31, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "if", "(", "Val", "==", "", "||", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "!", "isValidCoprocessorNumber", "(", "Val", ",", "featureBits"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41115, "Length": 52, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M"], "ground_truth": [")", "{"], "File": "ARMDisassembler39", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41116, "Length": 97, "Cover_Rate": 0.31596091205211724} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeDoubleRegLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41117, "Length": 127, "Cover_Rate": 0.8410596026490066} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rn", "==", "", "||", "Rd", "==", "Rn", "||", "Rd", "==", "Rt", "||", "Rd", "==", "Rt", "+", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41118, "Length": 98, "Cover_Rate": 0.48756218905472637} {"Template_token": ["", "if", "(", "RegNo", ">", "", "||", "(", "!", "hasD32", "&&", "RegNo", ">", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeDPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41119, "Length": 45, "Cover_Rate": 0.45918367346938777} {"Template_token": ["", "unsigned", "regs", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "regs", "==", "", "||", "regs", ">", "", "||", "(", "Vd", "+", "regs", ")", ">", "", ")", "{", "regs", "=", "Vd", "+", "regs", ">", "", "?", "", "-", "Vd", ":", "regs", ";", "regs", "=", "std", "::", "max", "(", "", ",", "regs", ")", ";", "regs", "=", "std", "::", "min", "(", "", ",", "regs", ")", ";", "S", "=", "MCDisassembler"], "ground_truth": ["::", "SoftFail", ";"], "File": "ARMDisassembler39", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41120, "Length": 73, "Cover_Rate": 0.3924731182795699} {"Template_token": ["", "regs", "=", "Vd", "+", "regs", ">", "", "?", "", "-", "Vd", ":", "regs", ";", "regs", "=", "std", "::", "max", "(", "", ",", "regs", ")", ";", "regs", "=", "std", "::", "min", "(", "", ",", "regs", ")", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41121, "Length": 111, "Cover_Rate": 0.5967741935483871} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeDPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address"], "ground_truth": [",", "Decoder", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeDPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41122, "Length": 23, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPR_VFP2RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address"], "ground_truth": [",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeDPR_VFP2RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41123, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPR_VFP2RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeDPR_VFP2RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41124, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "featureBits", "[", "", "]", "&&", "!", "featureBits", "[", "", "]", ")", "{", "if", "(", "Rt", "==", "", "||", "Rt", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ";", "}", "else", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";", "}", "if", "(", "featureBits", "[", "", "]", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Val", ",", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeForVMRSandVMSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41125, "Length": 211, "Cover_Rate": 0.6452599388379205} {"Template_token": ["", "if", "(", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41126, "Length": 28, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "RegNo", "&", "", ")", "S", "=", "MCDisassembler", "::"], "ground_truth": ["SoftFail", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41127, "Length": 23, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41128, "Length": 25, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "GPRDecoderTable", "["], "ground_truth": ["RegNo", "]", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41129, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithAPSRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41130, "Length": 31, "Cover_Rate": 0.4189189189189189} {"Template_token": ["", "return", "MCDisassembler", "::", "Success", ";", "}", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "if", "(", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithAPSR_NZCVnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41131, "Length": 42, "Cover_Rate": 0.5} {"Template_token": ["", "}", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "if", "(", "RegNo", "==", "", ")"], "ground_truth": ["return", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithAPSR_NZCVnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41132, "Length": 32, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithZRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41133, "Length": 34, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRwithZRnospRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithZRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41134, "Length": 27, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "if", "(", "RegNo", "==", "", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithZRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41135, "Length": 34, "Cover_Rate": 0.38202247191011235} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "if", "(", "RegNo", "==", "", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeGPRwithZRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41136, "Length": 49, "Cover_Rate": 0.550561797752809} {"Template_token": ["", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm8", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "const", "FeatureBitset", "&", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm8", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imm8", "==", "", "&&", "pred", "!=", "", "&&", "(", "(", "FeatureBits", "[", "", "]", ")", "!=", "", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeHINTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41137, "Length": 127, "Cover_Rate": 0.8466666666666667} {"Template_token": ["", "static", "DecodeStatus", "DecodeHPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "DecodeSPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ","], "ground_truth": ["Decoder", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeHPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41138, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "Rm", "|=", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Cond", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "!=", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeLDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41139, "Length": 98, "Cover_Rate": 0.41350210970464135} {"Template_token": ["", "if", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "!=", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrMode7Operand", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePostIdxReg", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeLDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41140, "Length": 119, "Cover_Rate": 0.5021097046413502} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrModeImm12Operand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41141, "Length": 174, "Cover_Rate": 0.8018433179723502} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41142, "Length": 90, "Cover_Rate": 0.4147465437788018} {"Template_token": ["", "static", "DecodeStatus", "DecodeLOLoop", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "S", ";", "unsigned", "Imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "true", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ",", "Address", ",", "Decoder", ")", ")", "||", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "false", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeLOLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41143, "Length": 226, "Cover_Rate": 0.5635910224438903} {"Template_token": ["", "static", "DecodeStatus", "DecodeLongShiftOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "Val", "=", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeLongShiftOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41144, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41145, "Length": 17, "Cover_Rate": 0.34} {"Template_token": ["", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "==", "", ")", "{", "if", "(", "!", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "==", "", "&&", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "==", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ")", ";", "return", "S", ";", "}", "return", "DecodeRFEInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeRegListOperand", "(", "Inst", ",", "reglist", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMemMultipleWritebackInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41146, "Length": 224, "Cover_Rate": 0.4266666666666667} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "QQQQPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMQQQQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41147, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "switch", "(", "ValLow", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler39", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41148, "Length": 172, "Cover_Rate": 0.42053789731051344} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "(", "FeatureBits", "[", "", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMDisassembler39", "Func": "DecodeMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41149, "Length": 131, "Cover_Rate": 0.3202933985330073} {"Template_token": ["", "unsigned", "Qd", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "cmode", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "cmode", "==", "", "&&", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41150, "Length": 115, "Cover_Rate": 0.5180180180180181} {"Template_token": ["", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "cmode", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "cmode", "==", "", "&&", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41151, "Length": 75, "Cover_Rate": 0.33783783783783783} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rda", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Rda", "==", "Rm", ")", "return", "MCDisassembler", "::", "SoftFail", ";", "return", "S", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "=="], "ground_truth": ["", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeMVEOverlappingLongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41152, "Length": 276, "Cover_Rate": 0.6540284360189573} {"Template_token": ["", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPREvenRegisterClass", "(", "Inst", ",", "RdaLo", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPROddRegisterClass", "(", "Inst", ",", "RdaHi", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "||", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Saturate", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Saturate", ")", ")", ";", "}", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEOverlappingLongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41153, "Length": 168, "Cover_Rate": 0.3981042654028436} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "start"], "ground_truth": ["+", "Val", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEPairVectorIndexOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41154, "Length": 21, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "unsigned", "Qn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Qn", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Qm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Qd"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVADCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41155, "Length": 146, "Cover_Rate": 0.6347826086956522} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "predicate_decoder", "(", "Inst", ",", "fc", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41156, "Length": 132, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "unsigned", "Qn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "fc", ";", "if", "(", "scalar", ")", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41157, "Length": 101, "Cover_Rate": 0.33223684210526316} {"Template_token": ["", "static", "DecodeStatus", "DecodeMveVCTP", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeMveVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41158, "Length": 27, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "DecodeStatus", "DecodeMVEVCVTt1fp", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qd", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";", "unsigned", "Qm", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")"], "ground_truth": ["<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVCVTt1fp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41159, "Length": 81, "Cover_Rate": 0.47928994082840237} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeVCVTImmOperand", "(", "Inst", ",", "imm6", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVCVTt1fp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41160, "Length": 75, "Cover_Rate": 0.4437869822485207} {"Template_token": ["", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Qd", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", ";", "unsigned", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVMOVDRegtoQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41161, "Length": 99, "Cover_Rate": 0.4057377049180328} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMVEPairVectorIndexOperand", "<", "", ">", "(", "Inst", ",", "index", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMVEPairVectorIndexOperand", "<", "", ">", "(", "Inst", ",", "index", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVMOVDRegtoQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41162, "Length": 126, "Cover_Rate": 0.5163934426229508} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMVEPairVectorIndexOperand", "<", "", ">", "(", "Inst", ",", "index", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMVEPairVectorIndexOperand", "<", "", ">", "(", "Inst", ",", "index", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVMOVQtoDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41163, "Length": 102, "Cover_Rate": 0.4636363636363636} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVPNOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41164, "Length": 31, "Cover_Rate": 0.5254237288135594} {"Template_token": ["", "return", "DecodeMVE_MEM_pre", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ",", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ",", "DecodetGPRRegisterClass", ",", "DecodeTAddrModeImm7", "<"], "ground_truth": ["shift", ">", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVE_MEM_1_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41165, "Length": 28, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "static", "DecodeStatus", "DecodeMVE_MEM_1_pre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t"], "ground_truth": ["Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeMVE_MEM_1_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41166, "Length": 20, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "return", "DecodeMVE_MEM_pre", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ",", "fieldFromInstruction", "(", "Val", ",", ""], "ground_truth": [",", "", ")", ",", "DecoderGPRRegisterClass", ",", "DecodeT2AddrModeImm7", "<", "shift", ",", "", ">", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVE_MEM_2_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41167, "Length": 30, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "static", "DecodeStatus", "DecodeMVE_MEM_3_pre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "DecodeMVE_MEM_pre", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ",", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ",", "DecodeMQPRRegisterClass", ","], "ground_truth": ["DecodeMveAddrModeQ", "<", "shift", ">", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVE_MEM_3_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41168, "Length": 48, "Cover_Rate": 0.9795918367346939} {"Template_token": ["", "static", "inline", "DecodeStatus", "DecodeMVE_MEM_pre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ",", "unsigned", "Rn", ",", "OperandDecoder", "RnDecoder", ",", "OperandDecoder", "AddrDecoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qd", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "|", "(", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", "<<"], "ground_truth": ["", ")", "|", "(", "Rn", "<<", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVE_MEM_pre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41169, "Length": 80, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "unsigned", "Vn", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vn", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "q", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "rotate", "=", "(", "fieldFromInstruction", "(", "Insn", ","], "ground_truth": ["", ",", "", ")", "<<", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeNEONComplexLane64Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41170, "Length": 94, "Cover_Rate": 0.3298245614035088} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "add", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41171, "Length": 48, "Cover_Rate": 0.5274725274725275} {"Template_token": ["", "static", "DecodeStatus", "DecodePowerTwoOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "<", "MinLog", "||", "Val", ">", "MaxLog", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "<<", "Val", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodePowerTwoOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41172, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "static", "DecodeStatus", "DecodePredicateOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Val", "!=", "", "&&", "!", "Insts", "[", "Inst", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler39", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41173, "Length": 98, "Cover_Rate": 0.6853146853146853} {"Template_token": ["", "if", "(", "RegNo", ">", "", "||", "(", "RegNo", "&", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "RegNo", ">>=", "", ";", "unsigned", "Register", "=", "QPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41174, "Length": 48, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Val", "&", "(", "", "<<", "i", ")", ")", "{", "if", "(", "CLRM", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeCLRMGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "{", "return", "MCDisassembler", "::", "Fail", ";", "}", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "NeedDisjointWriteback", "&&", "WritebackReg", "==", "Inst", ".", "end", "(", ")", "[", "-", "", "]", ".", "getReg"], "ground_truth": ["(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41175, "Length": 124, "Cover_Rate": 0.48249027237354086} {"Template_token": ["", "switch", "(", "Val", "&", "", ")", "{", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case", "", ":", "Code", "=", "", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler39", "Func": "DecodeRestrictedSPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41176, "Length": 37, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "static", "DecodeStatus", "DecodeRestrictedUPredicateOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Val", "&", "", ")", "==", "", "?", ""], "ground_truth": [":", "", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeRestrictedUPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41177, "Length": 42, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "case", "", ":", "mode", "=", "", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeRFEInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41178, "Length": 66, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "unsigned", "opc1", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "cop", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Inst", ".", "getOpcode", "("], "ground_truth": [")", "==", "", ")", "{"], "File": "ARMDisassembler39", "Func": "DecoderForMRRC2AndMCRR2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41179, "Length": 87, "Cover_Rate": 0.3118279569892473} {"Template_token": ["", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "opc1", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["CRm", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecoderForMRRC2AndMCRR2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41180, "Length": 196, "Cover_Rate": 0.7025089605734767} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "(", "RegNo", "==", "", "&&", "!", "featureBits", "[", "", "]", ")", "||", "RegNo", "==", "", ")", "S", "="], "ground_truth": ["MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler39", "Func": "DecoderGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41181, "Length": 53, "Cover_Rate": 0.5578947368421052} {"Template_token": ["", "const", "FeatureBitset", "&", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "!", "FeatureBits", "[", "", "]", "||", "!", "FeatureBits", "[", "", "]", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", ""], "ground_truth": [",", "", ")", "!=", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSETPANInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41182, "Length": 93, "Cover_Rate": 0.5284090909090909} {"Template_token": ["", "static", "DecodeStatus", "DecodeSETPANInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "const", "FeatureBitset", "&", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "!", "FeatureBits", "[", "", "]", "||", "!"], "ground_truth": ["FeatureBits", "[", "", "]", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSETPANInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41183, "Length": 88, "Cover_Rate": 0.5} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight16Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const"], "ground_truth": ["MCDisassembler", "*", "Decoder", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41184, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight16Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", ""], "ground_truth": ["-", "Val", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41185, "Length": 34, "Cover_Rate": 0.85} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["", "-", "Val", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41186, "Length": 14, "Cover_Rate": 0.35} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight64Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler"], "ground_truth": ["*", "Decoder", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41187, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight8Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", ""], "ground_truth": ["-", "Val", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41188, "Length": 34, "Cover_Rate": 0.85} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Ra", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41189, "Length": 75, "Cover_Rate": 0.32751091703056767} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Ra", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSMLAInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41190, "Length": 126, "Cover_Rate": 0.5502183406113537} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "type", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Shift", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler39", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41191, "Length": 107, "Cover_Rate": 0.5602094240837696} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rs", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Shift", "=", "", ";", "switch", "(", "type", ")", "{", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case", "", ":", "Shift", "=", "", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler39", "Func": "DecodeSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41192, "Length": 88, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "static", "DecodeStatus", "DecodeSPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41193, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "unsigned", "regs", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "regs", "==", "", "||", "(", "Vd", "+", "regs", ")", ">", "", ")", "{", "regs", "=", "Vd", "+", "regs", ">", "", "?", "", "-", "Vd", ":", "regs", ";", "regs", "=", "std", "::", "max", "(", "", ",", "regs", ")", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41194, "Length": 131, "Cover_Rate": 0.7660818713450293} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "(", "regs", "-", "", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeSPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41195, "Length": 72, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "static", "DecodeStatus", "DecodeSPR_8RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSPR_8RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41196, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrModeImm12Operand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeSTRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41197, "Length": 75, "Cover_Rate": 0.3456221198156682} {"Template_token": ["", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrModeImm12Operand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeSTRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41198, "Length": 140, "Cover_Rate": 0.6451612903225806} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeSTRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41199, "Length": 169, "Cover_Rate": 0.7788018433179723} {"Template_token": ["", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "pred", "==", "", ")", "return", "DecodeCPSInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Rt", "==", "Rn", "||", "Rn", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41200, "Length": 176, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41201, "Length": 39, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41202, "Length": 51, "Cover_Rate": 0.5604395604395604} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "WriteBack", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7", "<", "shift", ">", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41203, "Length": 109, "Cover_Rate": 0.7956204379562044} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "WriteBack", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7", "<", "shift", ">", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41204, "Length": 109, "Cover_Rate": 0.7956204379562044} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm7s4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7S4", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm7s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41205, "Length": 99, "Cover_Rate": 0.9611650485436893} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm8S4", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41206, "Length": 51, "Cover_Rate": 0.49514563106796117} {"Template_token": ["", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41207, "Length": 66, "Cover_Rate": 0.3905325443786982} {"Template_token": ["", "unsigned", "sign1", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "sign2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "assert", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "DecodeStatus", "S", "=", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ";", "unsigned", "Val", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Val", "|=", "fieldFromInstruction", "(", "Insn", ","], "ground_truth": ["", ",", "", ")", "<<", "", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41208, "Length": 100, "Cover_Rate": 0.5235602094240838} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41209, "Length": 46, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "imm", ">", "", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2CPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41210, "Length": 159, "Cover_Rate": 0.5598591549295775} {"Template_token": ["", "unsigned", "Opcode", "=", "", ";", "if", "(", "imm", "==", "", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "imm", "==", "", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "imm", "==", "", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "imm"], "ground_truth": ["==", "", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeT2HintSpaceInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41211, "Length": 51, "Cover_Rate": 0.38345864661654133} {"Template_token": ["", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "*="], "ground_truth": ["(", "", "<<", "shift", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41212, "Length": 29, "Cover_Rate": 0.34523809523809523} {"Template_token": ["", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "*=", "(", "", "<<", "shift", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41213, "Length": 46, "Cover_Rate": 0.5476190476190477} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-"], "ground_truth": ["", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41214, "Length": 25, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41215, "Length": 44, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2Imm8S4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "Val", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "INT32_MIN", ")", ")", ";", "else", "{", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", "*", "", ")", ")", ";", "}", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41216, "Length": 81, "Cover_Rate": 0.9878048780487805} {"Template_token": ["", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", "*", "", ")", ")", ";", "}", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm8S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41217, "Length": 41, "Cover_Rate": 0.5} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2LdStPre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "addr", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "addr", "|=", "Rn", "<<", "", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "Rt", "==", "", ")", "Inst", ".", "setOpcode", "(", "", ")", ";", "else", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "load", ")"], "ground_truth": ["{"], "File": "ARMDisassembler39", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41218, "Length": 280, "Cover_Rate": 0.7671232876712328} {"Template_token": ["", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "Rt", "==", "", ")", "Inst", ".", "setOpcode", "(", "", ")", ";", "else", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "load", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41219, "Length": 181, "Cover_Rate": 0.4958904109589041} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", "||", "!", "hasMP", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm12", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2LoadImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41220, "Length": 182, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ","], "ground_truth": ["", ")", "<<", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41221, "Length": 65, "Cover_Rate": 0.3282828282828283} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2ShifterImmOperand", "(", "MCInst", "&", "Inst", ",", "uint32_t", "Val", ",", "uint64_t", "Address"], "ground_truth": [",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "File": "ARMDisassembler39", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41222, "Length": 20, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2ShifterImmOperand", "(", "MCInst", "&", "Inst", ",", "uint32_t", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "S", "=", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41223, "Length": 54, "Cover_Rate": 0.9818181818181818} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2SOImm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "unsigned", "ctrl", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "ctrl", "==", "", ")", "{", "unsigned", "byte", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "byte", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "}", "}", "else", "{", "unsigned", "unrot", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")"], "ground_truth": ["|", "", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41224, "Length": 188, "Cover_Rate": 0.7768595041322314} {"Template_token": ["", "if", "(", "ctrl", "==", "", ")", "{", "unsigned", "byte", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "byte", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler39", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41225, "Length": 79, "Cover_Rate": 0.32644628099173556} {"Template_token": ["", "addr", "|=", "(", "U", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm8s4", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41226, "Length": 133, "Cover_Rate": 0.5057034220532319} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "W", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "P", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "bool", "writeback", "=", "(", "W", "==", "", ")", "|", "(", "P", "==", "", ")", ";", "addr", "|=", "(", "U", "<<", "", ")", "|", "(", "Rn", "<<", "", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41227, "Length": 136, "Cover_Rate": 0.5171102661596958} {"Template_token": ["", "static", "DecodeStatus", "DecodeTAddrModeImm7", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2Imm7", "<", "shift", ">", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeTAddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41228, "Length": 102, "Cover_Rate": 0.9622641509433962} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rn", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41229, "Length": 208, "Cover_Rate": 0.7761194029850746} {"Template_token": ["", "if", "(", "op", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeTBLInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41230, "Length": 97, "Cover_Rate": 0.3619402985074627} {"Template_token": ["", "static", "DecodeStatus", "DecodetGPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodetGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41231, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "}", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "return", "DecodeMemBarrierOption", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ";", "}", "unsigned", "brtarget", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "brtarget", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2BROperand", "(", "Inst", ",", "brtarget", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumb2BCCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41232, "Length": 152, "Cover_Rate": 0.5846153846153846} {"Template_token": ["", "unsigned", "imm", "=", "Val", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm", "+", "", ",", "Decoder", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41233, "Length": 42, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "imm", "=", "Val", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41234, "Length": 19, "Cover_Rate": 0.30158730158730157} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41235, "Length": 48, "Cover_Rate": 0.46601941747572817} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41236, "Length": 51, "Cover_Rate": 0.49514563106796117} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41237, "Length": 29, "Cover_Rate": 0.5576923076923077} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddSPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41238, "Length": 24, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbAddSPReg", "(", "MCInst", "&", "Inst", ",", "uint16_t", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Rdm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rdm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41239, "Length": 87, "Cover_Rate": 0.41232227488151657} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41240, "Length": 55, "Cover_Rate": 0.7236842105263158} {"Template_token": ["", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ","], "ground_truth": ["Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbBLTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41241, "Length": 79, "Cover_Rate": 0.5337837837837838} {"Template_token": ["", "unsigned", "J1", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "J2", "=", "(", "Val", ">>", "", ")", "&", "", ";", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand"], "ground_truth": ["(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41242, "Length": 116, "Cover_Rate": 0.7581699346405228} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41243, "Length": 55, "Cover_Rate": 0.7236842105263158} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41244, "Length": 50, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["Val", "<<", "", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbCmpBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41245, "Length": 40, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst"], "ground_truth": [".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "<<", "", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbCmpBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41246, "Length": 40, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbCPS", "(", "MCInst", "&", "Inst", ",", "uint16_t", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "unsigned", "imod", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "", ";", "unsigned", "flags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "flags", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41247, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "const", "FeatureBitset", "&", "FeatureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "&&", "!", "FeatureBits", "[", "", "]", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm"], "ground_truth": [",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41248, "Length": 119, "Cover_Rate": 0.8206896551724138} {"Template_token": ["", "const", "FeatureBitset", "&", "FeatureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", "&&", "!", "FeatureBits", "[", "", "]", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbTableBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41249, "Length": 95, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "if", "(", "Inst", ".", "getOpcode", "(", ")", "!=", "", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeTSBInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41250, "Length": 40, "Cover_Rate": 0.5970149253731343} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "DecodeSETPANInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "Pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeTSTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41251, "Length": 117, "Cover_Rate": 0.7452229299363057} {"Template_token": ["", "unsigned", "Pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "DecodeSETPANInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeTSTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41252, "Length": 102, "Cover_Rate": 0.6496815286624203} {"Template_token": ["", "static", "DecodeStatus", "DecodeVCVTD", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "bool", "hasFullFP16", "=", "featureBits", "[", "", "]", ";", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "("], "ground_truth": ["", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41253, "Length": 250, "Cover_Rate": 0.6172839506172839} {"Template_token": ["", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "}", "return", "DecodeVMOVModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41254, "Length": 143, "Cover_Rate": 0.3530864197530864} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "DecodedVal", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVCVTImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41255, "Length": 42, "Cover_Rate": 0.328125} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "}", "}", "return", "DecodeVMOVModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "imm", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41256, "Length": 145, "Cover_Rate": 0.35802469135802467} {"Template_token": ["", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41257, "Length": 173, "Cover_Rate": 0.35020242914979755} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41258, "Length": 124, "Cover_Rate": 0.41471571906354515} {"Template_token": ["", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "align", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "}", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", ""], "ground_truth": ["*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLD4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41259, "Length": 409, "Cover_Rate": 0.6596774193548387} {"Template_token": ["", "if", "(", "type", "==", "", "&&", "(", "align", "&", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn", ",", "Address"], "ground_truth": [",", "Decoder", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLDST1Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41260, "Length": 69, "Cover_Rate": 0.5267175572519084} {"Template_token": ["", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "size", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "type", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "", "&&", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLDST2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41261, "Length": 89, "Cover_Rate": 0.6592592592592592} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLDST3Instruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "size", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "align", "&", "", ")", "return", "MCDisassembler", "::"], "ground_truth": ["Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLDST3Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41262, "Length": 66, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLDST4Instruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLDST4Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41263, "Length": 32, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeVMOVModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41264, "Length": 130, "Cover_Rate": 0.4234527687296417} {"Template_token": ["", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Q", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVMOVModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41265, "Length": 120, "Cover_Rate": 0.39087947882736157} {"Template_token": ["", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41266, "Length": 131, "Cover_Rate": 0.5598290598290598} {"Template_token": ["", "static", "DecodeStatus", "DecodeVMOVRRS", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler39", "Func": "DecodeVMOVRRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41267, "Length": 233, "Cover_Rate": 0.9957264957264957} {"Template_token": ["", "static", "DecodeStatus", "DecodeVMOVSRR", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "Rt", "==", "", "||", "Rt2", "==", "", "||", "Rm", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", "+", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVMOVSRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41268, "Length": 182, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Imm", "=", "", ";", "unsigned", "CurBit", "=", "", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "CurBit", "^=", "(", "Val", ">>", "i", ")", "&", "", ";", "Imm", "|=", "(", "CurBit", "<<", "i", ")", ";", "if", "(", "(", "Val", "&", "~", "(", "~", "", "<<", "i", ")", ")", "==", "", ")", "{", "Imm", "|=", "", "<<", "i", ";", "break", ";", "}", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler39", "Func": "DecodeVPTMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41269, "Length": 92, "Cover_Rate": 0.8141592920353983} {"Template_token": ["", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "CurBit", "^=", "(", "Val", ">>", "i", ")", "&", "", ";", "Imm", "|=", "(", "CurBit", "<<", "i", ")", ";", "if", "(", "(", "Val", "&", "~", "(", "~", "", "<<", "i", ")", ")", "==", "", ")", "{", "Imm", "|=", "", "<<", "i", ";", "break", ";", "}", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVPTMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41270, "Length": 72, "Cover_Rate": 0.6371681415929203} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "reglist", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegListOperand", "(", "Inst", ",", "reglist", ",", "Address", ",", "Decoder", ")", ")", ")", "{", "return", "MCDisassembler", "::", "Fail", ";", "}", "}", "else", "{", "unsigned", "reglist", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|"], "ground_truth": ["(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVSCCLRM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41271, "Length": 151, "Cover_Rate": 0.6863636363636364} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "reglist", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ","], "ground_truth": ["", ",", "", ")", "<<", "", ")", "|", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVSCCLRM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41272, "Length": 77, "Cover_Rate": 0.35} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41273, "Length": 93, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41274, "Length": 85, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVST2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41275, "Length": 225, "Cover_Rate": 0.5067567567567568} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn"], "ground_truth": [",", "", ",", "", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVST3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41276, "Length": 204, "Cover_Rate": 0.44638949671772427} {"Template_token": ["", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["index", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41277, "Length": 268, "Cover_Rate": 0.5214007782101168} {"Template_token": ["", "static", "void", "tryAddingPcLoadReferenceComment", "(", "uint64_t", "Address", ",", "int", "Value", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "("], "ground_truth": ["Decoder", ")", ";"], "File": "ARMDisassembler39", "Func": "tryAddingPcLoadReferenceComment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41278, "Length": 31, "Cover_Rate": 0.7560975609756098} {"Template_token": ["", "return", "Decoder", "->", "tryAddingSymbolicOperand", "(", "MI", ",", "(", "uint32_t", ")", "Value", ",", "Address", ",", "isBranch", ",", ""], "ground_truth": [",", "", ",", "InstSize", ")", ";"], "File": "ARMDisassembler39", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41279, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "static", "bool", "tryAddingSymbolicOperand", "(", "uint64_t", "Address", ",", "int32_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "InstSize"], "ground_truth": [",", "MCInst", "&", "MI", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "File": "ARMDisassembler39", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41280, "Length": 26, "Cover_Rate": 0.52} {"Template_token": ["", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "MI", ".", "clear", "(", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableThumbSBit16", ",", "MI", ",", "Insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "MI", ".", "clear", "(", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb216", ",", "MI", ",", "Insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "Result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Firstcond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "ITBlock", ".", "setITState", "(", "Firstcond", ",", "Mask", ")", ";", "}", "return", "Result", ";", "}", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Insn32", "=", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", ";", "MI", ".", "clear", "(", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "MI", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMDisassembler3", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41281, "Length": 329, "Cover_Rate": 0.34342379958246344} {"Template_token": ["", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler47", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41282, "Length": 149, "Cover_Rate": 0.6260504201680672} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "wb", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrMode6Operand", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "Rm", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler47", "Func": "DecodeVLDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41283, "Length": 406, "Cover_Rate": 0.3314285714285714} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rn", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "wb", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrMode6Operand", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "else", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMDisassembler47", "Func": "DecodeVSTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41284, "Length": 366, "Cover_Rate": 0.3193717277486911} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2BROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", ")", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler48", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41285, "Length": 73, "Cover_Rate": 0.9864864864864865} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler48", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41286, "Length": 55, "Cover_Rate": 0.7236842105263158} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler48", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41287, "Length": 50, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONLdStInsn", "=", "insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "", ",", "", ")", "==", "", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONDataInsn", "=", "insn32", ";", "NEONDataInsn", "&=", "", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "", ")", ">>", "", ";", "NEONDataInsn", "|=", "", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return"], "ground_truth": ["result", ";"], "File": "ARMDisassembler4", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41288, "Length": 307, "Cover_Rate": 0.3753056234718826} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", "&&", "!", "ITBlock", ".", "instrLastInITBlock", "(", ")", ")", "S", "=", "SoftFail", ";", "break", ";", "default", ":", "break", ";", "}", "unsigned", "CC", ";", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "ITBlock", ".", "advanceITState", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "I", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "CC", "!=", "", "&&", "!", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "SoftFail", ")", ";", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createImm", "(", "CC", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler51", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41289, "Length": 200, "Cover_Rate": 0.42735042735042733} {"Template_token": ["", "default", ":", "break", ";", "}", "unsigned", "CC", ";", "CC", "=", "ITBlock", ".", "getITCC", "(", ")", ";", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "ITBlock", ".", "advanceITState", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "I", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "CC", "!=", "", "&&", "!", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "SoftFail", ")", ";", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "else", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "S", ";", "}", "}", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand"], "ground_truth": ["::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler51", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41290, "Length": 249, "Cover_Rate": 0.532051282051282} {"Template_token": ["", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "opc1", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["CRm", ")", ")", ";"], "File": "ARMDisassembler56", "Func": "DecoderForMRRC2AndMCRR2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41291, "Length": 208, "Cover_Rate": 0.7402135231316725} {"Template_token": ["", "struct", "DecodeTable", "{", "const", "uint8_t", "*", "P", ";", "bool", "DecodePred", ";", "}", ";", "const", "DecodeTable", "Tables", "[", "]", "=", "{", "{", "DecoderTableVFP32", ",", "false", "}", ",", "{", "DecoderTableVFPV832", ",", "false", "}", ",", "{", "DecoderTableNEONData32", ",", "true", "}", ",", "{", "DecoderTableNEONLoadStore32", ",", "true", "}", ",", "{", "DecoderTableNEONDup32", ",", "true", "}", ",", "{", "DecoderTablev8NEON32", ",", "false", "}", ",", "{", "DecoderTablev8Crypto32", ",", "false", "}", ",", "}", ";", "for", "(", "auto", "Table", ":", "Tables", ")", "{", "Result", "=", "decodeInstruction", "(", "Table", ".", "P", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "Table", ".", "DecodePred", "&&", "!", "DecodePredicateOperand", "(", "MI", ",", "", ",", "Address", ",", "this"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler58", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41292, "Length": 127, "Cover_Rate": 0.41368078175895767} {"Template_token": ["", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "true", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ",", "Address", ",", "Decoder", ")", ")", "||", "!", "Check", "(", "S", ",", "DecodeBFLabelOperand", "<", "false", ",", "false", ",", "", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ",", "Address", ",", "Decoder", ")", ")", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler61", "Func": "DecodeLOLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41293, "Length": 219, "Cover_Rate": 0.7474402730375427} {"Template_token": ["", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb216", ",", "MI", ",", "Insn16", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "Result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Firstcond", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "ITBlock", ".", "setITState", "(", "Firstcond", ",", "Mask", ")", ";", "if", "(", "Firstcond", "==", "", "&&", "!", "isPowerOf2_32", "(", "Mask", ")", ")", "CS", "<<", "", ";", "}", "return", "Result", ";", "}", "if", "(", "Bytes", ".", "size", "(", ")", "<", "", ")", "{", "Size", "=", "", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Insn32", "=", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", "|", "(", "Bytes", "[", "", "]", "<<", "", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMVE32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "if", "(", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "VPTBlock", ".", "instrInVPTBlock", "(", ")", ")", "Result", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "if", "(", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "unsigned", "Mask", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "VPTBlock", ".", "setVPTState", "(", "Mask", ")", ";", "}", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler61", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41294, "Length": 422, "Cover_Rate": 0.39587242026266417} {"Template_token": ["", "static", "DecodeStatus", "DecodeVCVTImmOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler68", "Func": "DecodeVCVTImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41295, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "static", "DecodeStatus", "DecodeVCVTImmOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler68", "Func": "DecodeVCVTImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41296, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "wb", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler68", "Func": "DecodeVLDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41297, "Length": 414, "Cover_Rate": 0.30598669623059865} {"Template_token": ["", "static", "bool", "tryAddingSymbolicOperand", "(", "uint64_t", "Address", ",", "int32_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "InstSize", ",", "MCInst", "&", "MI", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "Decoder", "->", "tryAddingSymbolicOperand", "(", "MI", ",", "(", "uint32_t", ")", "Value", ",", "Address", ","], "ground_truth": ["isBranch", ",", "", ",", "InstSize", ")", ";"], "File": "ARMDisassembler6", "Func": "tryAddingSymbolicOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41298, "Length": 47, "Cover_Rate": 0.9791666666666666} {"Template_token": ["", "unsigned", "Imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "uint64_t", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "(", "FeatureBits", "&", "", ")", "==", "", "||", "(", "FeatureBits", "&", "", ")", "==", ""], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler71", "Func": "DecodeSETPANInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41299, "Length": 63, "Cover_Rate": 0.3539325842696629} {"Template_token": ["", "uint64_t", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "if", "(", "(", "FeatureBits", "&", "", ")", "==", "", "||", "(", "FeatureBits", "&", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler71", "Func": "DecodeSETPANInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41300, "Length": 114, "Cover_Rate": 0.6404494382022472} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRnospRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "RegNo", "==", "", ")", "S", "="], "ground_truth": ["MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler81", "Func": "DecodeGPRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41301, "Length": 39, "Cover_Rate": 0.6610169491525424} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRnospRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler81", "Func": "DecodeGPRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41302, "Length": 27, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "}", "else", "if", "(", "imm", "==", "", ")", "{", "Opcode", "=", "", ";", "}", "Inst", ".", "setOpcode", "(", "Opcode", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["imm", ")", ")", ";"], "File": "ARMDisassembler81", "Func": "DecodeT2HintSpaceInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41303, "Length": 40, "Cover_Rate": 0.3007518796992481} {"Template_token": ["", "addr", "|=", "Rn", "<<", "", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Rn", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler"], "ground_truth": ["::", "Fail", ";"], "File": "ARMDisassembler82", "Func": "DecodeT2LdStPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41304, "Length": 116, "Cover_Rate": 0.332378223495702} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Rt", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "U", ")", "{", "if", "(", "imm", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "imm", "=", "-", "imm"], "ground_truth": [";"], "File": "ARMDisassembler82", "Func": "DecodeT2LoadLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41305, "Length": 127, "Cover_Rate": 0.7470588235294118} {"Template_token": ["", "unsigned", "Register", "=", "DPairDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler84", "Func": "DecodeDPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41306, "Length": 25, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "unsigned", "Register", "=", "DPairSpacedDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler84", "Func": "DecodeDPairSpacedRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41307, "Length": 25, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLD1DupInstruction", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "", ",", "", ")", ";", "align", "*=", "(", "", "<<", "size", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler84", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41308, "Length": 269, "Cover_Rate": 0.8328173374613003} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairSpacedRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "else", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler84", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41309, "Length": 188, "Cover_Rate": 0.432183908045977} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler84", "Func": "DecodeVLDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41310, "Length": 503, "Cover_Rate": 0.34954829742876997} {"Template_token": ["", "case", "ESize8", ":", "Imm64", "=", "Imm8", ";", "break", ";", "case", "ESize16", ":", "Imm64", "=", "Imm8", "<<", "", "*", "(", "cmode", ">>", "", "&", "", ")", ";", "break", ";", "case", "ESize32", ":", "{", "if", "(", "cmode", "==", "", ")", "Imm64", "=", "(", "Imm8", "<<", "", ")", "|", "", ";", "else", "if", "(", "cmode", "==", "", ")", "Imm64", "=", "(", "Imm8", "<<", "", ")", "|", "", ";", "else", "{", "Imm64", "=", "Imm8", "<<", "", "*", "(", "cmode", ">>", "", "&", "", ")", ";", "}", "break", ";", "}", "case", "ESize64"], "ground_truth": [":", "{"], "File": "ARMDisassemblerCore1", "Func": "decodeN1VImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41311, "Length": 89, "Cover_Rate": 0.42788461538461536} {"Template_token": ["", "case", "ESize16", ":", "Imm64", "=", "Imm8", "<<", "", "*", "(", "cmode", ">>", "", "&", "", ")", ";", "break", ";", "case", "ESize32", ":", "{", "if", "(", "cmode", "==", "", ")", "Imm64", "=", "(", "Imm8", "<<", "", ")", "|", "", ";", "else", "if", "(", "cmode", "==", "", ")", "Imm64", "=", "(", "Imm8", "<<", "", ")", "|", "", ";", "else", "{", "Imm64", "=", "Imm8", "<<", "", "*", "(", "cmode", ">>", "", "&", "", ")", ";", "}", "break", ";", "}", "case", "ESize64"], "ground_truth": [":", "{"], "File": "ARMDisassemblerCore1", "Func": "decodeN1VImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41312, "Length": 80, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "static", "inline", "unsigned", "decodeSaturatePos", "(", "unsigned", "Opcode", ",", "uint32_t", "insn", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ";", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ";", "case", ""], "ground_truth": [":"], "File": "ARMDisassemblerCore1", "Func": "decodeSaturatePos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41313, "Length": 53, "Cover_Rate": 0.5047619047619047} {"Template_token": ["", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ";", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ";", "case", "", ":", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";", "case", "", ":", "return", "slice", "(", "insn", ",", "", ",", "", ")", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return"], "ground_truth": ["", ";"], "File": "ARMDisassemblerCore1", "Func": "decodeSaturatePos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41314, "Length": 71, "Cover_Rate": 0.6761904761904762} {"Template_token": ["", "bool", "ThreeReg", "=", "NumOps", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx"], "ground_truth": [";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleArithMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41315, "Length": 106, "Cover_Rate": 0.4076923076923077} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Rot", "=", "(", "insn", ">>", "", ")", "&", "", ";", "unsigned", "Imm", "=", "insn", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Imm", ",", "", "*", "Rot", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "", "SubMode", "=", "getAMSubModeForBits", "(", "getPUBits", "(", "insn", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "SubMode", ")", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "else", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleBrFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41316, "Length": 286, "Cover_Rate": 0.4366412213740458} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "OpIdx", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "OpIdx", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", "==", "", "&&", "getIBit", "(", "insn", ")", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "unsigned", "ShImm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "getImmShiftSE", "(", "ShOp", ",", "ShImm", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "AddrOpcode", ",", "ShImm", ",", "ShOp", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "OpIdx", "=", "", ";", "return", "true"], "ground_truth": [";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleBrMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41317, "Length": 287, "Cover_Rate": 0.5774647887323944} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "if", "(", "NumDefs", "&&", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", ">=", "NumOps", ")", "return", "false", ";", "if", "(", "SaturateOpcode", "(", "Opcode", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeSaturatePos", "(", "Opcode", ",", "insn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "OpIdx", "+=", "", ";", "return", "true", ";", "}", "unsigned", "ShAmt", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "if", "(", "Opcode", "==", "", "&&", "ShAmt", "==", "", ")", "ShAmt", "=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ShAmt", ")", ")", ";", "OpIdx", "+=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Opcode", "==", "", "?", "", ":", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "uint32_t", "mask", "=", "", ";", "if", "(", "!", "getBFCInvMask", "(", "insn", ",", "mask", ")", ")", "return", "false", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mask", ")", ")", ";", "OpIdx", "+=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ")", ")", ";", "OpIdx", "+=", "", ";", "return", "true", ";", "}", "bool", "RmRn", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "!", "isUnary", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "RmRn", "?", "decodeRm", "(", "insn", ")", ":", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "isUnary", "&&", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleDPFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41318, "Length": 438, "Cover_Rate": 0.597544338335607} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "unsigned", "short", "NumDefs", "=", "TID", ".", "getNumDefs", "(", ")", ";", "bool", "isUnary", "=", "isUnaryDP", "(", "TID", ".", "TSFlags", ")", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "if", "(", "NumDefs", "&&", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", ">=", "NumOps", ")", "return", "false", ";", "if", "(", "!", "isUnary", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx"], "ground_truth": [";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleDPSoRegFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41319, "Length": 145, "Cover_Rate": 0.31938325991189426} {"Template_token": ["", "if", "(", "ThreeReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "unsigned", "rot", "=", "(", "insn", ">>", "", ")", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "rot", "<<", "", ")", ")", ";", "++"], "ground_truth": ["OpIdx", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleExtFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41320, "Length": 120, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "assert", "(", "(", "!", "isPrePost", "||", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "+", "", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "if", "(", "getIBit", "(", "insn", ")", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleLdStFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41321, "Length": 174, "Cover_Rate": 0.3107142857142857} {"Template_token": ["", "static", "bool", "DisassembleLdStMiscFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "bool", "isStore", ",", "BO", "B", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "bool", "isPrePost", "=", "isPrePostLdSt", "(", "TID", ".", "TSFlags", ")", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "(", "(", "!", "isStore", "&&", "TID", ".", "getNumDefs", "(", ")", ">", "", ")", "||", "(", "isStore", "&&", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", "||", "isPrePost", ")", ")", ")", "&&", "", ")", ";", "if", "(", "isPrePost", "&&", "isStore", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "bool", "DualReg", "=", "HasDualReg", "(", "Opcode", ")", ";", "if", "(", "OpIdx", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "DualReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", "+", "", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "isPrePost", "&&", "!", "isStore", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")"], "ground_truth": [")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleLdStMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41322, "Length": 292, "Cover_Rate": 0.503448275862069} {"Template_token": ["", "static", "bool", "DisassembleMiscFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "if", "(", "MemBarrierInstr", "(", "insn", ")", ")", "return", "true", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Option", "=", "slice", "(", "insn", ",", "", ",", "", ")", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice"], "ground_truth": ["(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41323, "Length": 128, "Cover_Rate": 0.44912280701754387} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "unsigned", "RegClass", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeNEONRn", "(", "insn"], "ground_truth": [")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONDupFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41324, "Length": 70, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "unsigned", "RegClass", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")"], "ground_truth": [")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONDupFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41325, "Length": 92, "Cover_Rate": 0.6301369863013698} {"Template_token": ["", "ElemSize", "esize", "=", "Opcode", "==", "", "?", "ESize32", ":", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "?", "ESize16", ":", "ESize32", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", ""], "ground_truth": [",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONGetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41326, "Length": 69, "Cover_Rate": 0.33658536585365856} {"Template_token": ["", "ElemSize", "esize", "=", "Opcode", "==", "", "?", "ESize8", ":", "(", "Opcode", "==", "", "?", "ESize16", ":", "ESize32", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn"], "ground_truth": [")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONSetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41327, "Length": 75, "Cover_Rate": 0.32051282051282054} {"Template_token": ["", "assert", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", "&&", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "ElemSize", "esize", "=", "Opcode", "==", "", "?", "ESize8", ":", "(", "Opcode", "==", "", "?", "ESize16", ":", "ESize32", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "("], "ground_truth": ["insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNEONSetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41328, "Length": 142, "Cover_Rate": 0.6068376068376068} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "unsigned"], "ground_truth": ["Imm", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleNVectorShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41329, "Length": 145, "Cover_Rate": 0.4461538461538462} {"Template_token": ["", "int", "Offset", "=", "Negative", "?", "-", "", "-", "Imm12", ":", "", "*", "Imm12", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "NumOpsAdded", "=", "", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "unsigned", "ShImm", "=", "slice", "(", "insn", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassemblePreLoadFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41330, "Length": 94, "Cover_Rate": 0.4017094017094017} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "int", "size", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "?", "", ":", "", ";", "int", "fbits", "=", "size", "-", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "decodeVFPRd", "(", "insn", ",", "SP", ")", ")", ")", ")", ";", "assert", "(", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "assert", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "fbits", ")", ")", ";", "NumOpsAdded", "=", "", ";", "}", "else", "{", "unsigned", "d", ",", "m", ";", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "{", "d", "=", "decodeVFPRd", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ","], "ground_truth": ["", ",", "d", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleVFPConv1Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41331, "Length": 209, "Cover_Rate": 0.5} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "bool", "SP", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "bool", "fixed_point", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "RegClassID", "=", "SP", "?", "", ":", "", ";", "if", "(", "fixed_point", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "int", "size", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "?", "", ":", "", ";", "int", "fbits", "=", "size", "-", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "decodeVFPRd", "(", "insn", ",", "SP", ")", ")", ")", ")", ";", "assert", "(", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "assert", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "fbits", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleVFPConv1Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41332, "Length": 224, "Cover_Rate": 0.5358851674641149} {"Template_token": ["", "bool", "isSPVFP", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "?", "true", ":", "false", ";", "unsigned", "RegClassID", "=", "isSPVFP", "?", "", ":", "", ";", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", ",", "isSPVFP", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "RegD", ")", ")", ")", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "unsigned", "char", "Imm8", "="], "ground_truth": ["insn", "&", "", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleVFPLdStFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41333, "Length": 102, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "OpIdx", "=", "", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "", "SubMode", "=", "getAMSubModeForBits", "(", "getPUBits", "(", "insn", ")", ")", ";", "if", "(", "SubMode", "!=", "", "&&", "SubMode", "!=", "", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "unsigned", "char", "Imm8", "=", "insn", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "SubMode", ",", "Imm8", ")", ")", ")", ";", "int64_t", "CondVal", "=", "insn", ">>", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CondVal", "==", "", "?", "", ":", "CondVal", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "bool", "isSPVFP", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "?", "true", ":", "false", ";", "unsigned", "RegClassID", "=", "isSPVFP", "?", "", ":", "", ";", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn"], "ground_truth": [",", "isSPVFP", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleVFPLdStMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41334, "Length": 211, "Cover_Rate": 0.6187683284457478} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "unsigned", "RegEnum", "=", "", ";", "switch", "(", "OpInfo", "[", "", "]", ".", "RegClass", ")", "{", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRd", "(", "insn", ",", "false", ")", ")", ";", "break", ";", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRd", "(", "insn", ",", "true", ")", ")", ";", "break", ";", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ";", "break", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleVFPMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41335, "Length": 97, "Cover_Rate": 0.375968992248062} {"Template_token": ["", "static", "inline", "unsigned", "getAddrMode", "(", "uint64_t", "TSFlags", ")", "{", "return", "(", "TSFlags"], "ground_truth": ["&", "", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "getAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41336, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "return", "(", "TSFlags", "&", "", ")", ">>"], "ground_truth": ["", ";"], "File": "ARMDisassemblerCore1", "Func": "getIndexMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41337, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "return", "(", "TSFlags", "&", "", ")"], "ground_truth": [">>", "", ";"], "File": "ARMDisassemblerCore1", "Func": "getIndexMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41338, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "static", "inline", "bool", "isPrePostLdSt", "(", "uint64_t", "TSFlags", ")", "{", "return", "(", "TSFlags", "&"], "ground_truth": ["", ")", "!=", "", ";"], "File": "ARMDisassemblerCore1", "Func": "isPrePostLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41339, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "return", "(", "TSFlags", "&", ""], "ground_truth": [")", ";"], "File": "ARMDisassemblerCore1", "Func": "isUnaryDP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41340, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "unsigned", "op7_4", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "(", "op7_4", ">=", "", "&&", "op7_4", "<="], "ground_truth": ["", ")", ")", "return", "true", ";"], "File": "ARMDisassemblerCore1", "Func": "MemBarrierInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41341, "Length": 38, "Cover_Rate": 0.7450980392156863} {"Template_token": ["", "static", "inline", "bool", "MemBarrierInstr", "(", "uint32_t", "insn", ")", "{", "unsigned", "op7_4", "=", "slice", "(", "insn", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "MemBarrierInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41342, "Length": 21, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "if", "(", "!", "SP", ")", "return", "Status", ";", "if", "(", "Opcode", "==", "", ")", "SP", "->", "InitIT", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "else", "if", "(", "InITBlock", "(", ")", ")", "SP", "->", "UpdateIT", "(", ")", ";", "return", "Status"], "ground_truth": [";"], "File": "ARMDisassemblerCore1", "Func": "RunBuildAfterHook", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41343, "Length": 44, "Cover_Rate": 0.6984126984126984} {"Template_token": ["", "assert", "(", "From", "<", "", "&&", "To", "<", "", "&&", "From", ">=", "To", ")", ";", "uint32_t", "Mask", "=", "(", "(", "", "<<", "(", "From", "-", "To", "+", "", ")", ")", "-", "", ")", ";", "Bits", "&=", "~", "(", "Mask", "<<"], "ground_truth": ["To", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "setSlice", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41344, "Length": 43, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "assert", "(", "N", "==", "", "||", "N", "==", "", ")", ";", "uint64_t", "Result", ";", "unsigned", "bit6", "=", "slice", "(", "byte", ",", "", ",", "", ")", ";", "if", "(", "N", "==", "", ")", "{", "Result", "=", "slice", "(", "byte", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "byte", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "bit6", ")", "Result", "|=", "", "<<", "", ";", "else", "Result", "|=", "", "<<", "", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMDisassemblerCore1", "Func": "VFPExpandImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41345, "Length": 77, "Cover_Rate": 0.5460992907801419} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Rot", "=", "(", "insn", ">>", "", ")", "&", "", ";", "unsigned", "Imm", "=", "insn", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Imm", ",", "", "*", "Rot", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "", "SubMode", "=", "getAMSubModeForBits", "(", "getPUBits", "(", "insn", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "("], "ground_truth": ["SubMode", ")", ")", ")", ";"], "File": "ARMDisassemblerCore2", "Func": "DisassembleBrFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41346, "Length": 214, "Cover_Rate": 0.3267175572519084} {"Template_token": ["", "if", "(", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", "==", "", "&&", "getIBit", "(", "insn", ")", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "unsigned", "ShImm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "getImmShiftSE", "(", "ShOp", ",", "ShImm", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "AddrOpcode", ",", "ShImm", ",", "ShOp", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMDisassemblerCore2", "Func": "DisassembleBrMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41347, "Length": 156, "Cover_Rate": 0.3183673469387755} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Option", "=", "slice", "(", "insn", ",", "", ",", "", ")", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Option", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "PreLoadOpcode", "(", "Opcode", ")", ")", "return", "DisassemblePreLoadFrm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "assert", "(", "", "&&", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMDisassemblerCore2", "Func": "DisassembleMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41348, "Length": 210, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "unsigned", "Rm", "=", "decodeRm", "(", "insn", ")", ";", "unsigned", "Rd", "=", "decodeNEONRd", "(", "insn", ")", ";", "bool", "WB", "=", "Rm", "!=", "", ";", "unsigned", "RmEnum", "=", "", ";", "if", "(", "WB", "&&", "Rm", "!=", "", ")", "RmEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "Rm", ")", ";", "if", "(", "Store", ")", "{", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpIdx", "+", "", ")", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RmEnum", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "while", "(", "OpIdx", "<", "NumOps", "&&", "(", "unsigned", ")", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "RegClass", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "Rd", ",", "DRegPair", ")", ")", ")", ";", "Rd", "+=", "Inc", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeLaneIndex", "(", "insn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "}", "else", "{", "RegClass", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "while", "(", "OpIdx", "<", "NumOps", "&&", "(", "unsigned", ")", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "RegClass", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "Rd", ",", "DRegPair", ")", ")", ")", ";", "Rd", "+=", "Inc", ";", "++", "OpIdx", ";", "}", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpIdx", "+", "", ")", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "OpIdx", "+="], "ground_truth": ["", ";"], "File": "ARMDisassemblerCore2", "Func": "DisassembleNLdSt0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41349, "Length": 484, "Cover_Rate": 0.6436170212765957} {"Template_token": ["", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "", "SubMode", "=", "getAMSubModeForBits", "(", "getPUBits", "(", "insn", ")", ")", ";", "if", "(", "SubMode", "!=", "", "&&", "SubMode", "!=", "", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "SubMode", ")", ")", ")", ";", "int64_t", "CondVal", "=", "insn", ">>", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CondVal", "==", "", "?", "", ":", "CondVal", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "bool", "isSPVFP", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "unsigned", "RegClassID", "=", "isSPVFP", "?", "", ":", "", ";", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", ",", "isSPVFP", ")", ";", "unsigned", "char", "Imm8", "=", "insn", "&", "", ";", "unsigned", "Regs", "=", "isSPVFP", "?", "Imm8", ":", "Imm8", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Regs", ";", "++", "i", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "RegD", "+", "i"], "ground_truth": [")", ")", ")", ";"], "File": "ARMDisassemblerCore2", "Func": "DisassembleVFPLdStMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41350, "Length": 199, "Cover_Rate": 0.5940298507462687} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "if", "(", "Opcode", "==", "", ")", "return", "true", ";", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "unsigned", "RegEnum", "=", "", ";", "switch", "(", "OpInfo", "[", "", "]", ".", "RegClass", ")", "{", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRd", "(", "insn", ",", "false", ")", ")", ";", "break", ";", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRd", "(", "insn", ",", "true", ")", ")", ";", "break", ";", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ";", "break", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegEnum"], "ground_truth": [")", ")", ";"], "File": "ARMDisassemblerCore2", "Func": "DisassembleVFPMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41351, "Length": 129, "Cover_Rate": 0.5} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Rot", "=", "(", "insn", ">>", "", ")", "&", "", ";", "unsigned", "Imm", "=", "insn", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Imm", ",", "", "*", "Rot", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "", "SubMode", "=", "getAMSubModeForBits", "(", "getPUBits", "(", "insn", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "SubMode", ")", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "else", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "int", "Imm32", "=", "", ";", "if", "(", "Opcode", "==", "", ")", "{", "Imm32", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "}", "else", "if", "(", "Opcode", "=="], "ground_truth": ["", ")", "{"], "File": "ARMDisassemblerCore4", "Func": "DisassembleBrFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41352, "Length": 383, "Cover_Rate": 0.5956454121306376} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "if", "(", "Opcode", "==", "", ")", "return", "true", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm"], "ground_truth": ["(", "insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore4", "Func": "DisassembleBrMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41353, "Length": 90, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "BasicMCBuilder", "(", "BasicMCBuilder", "&", "B", ")", ":", "Opcode", "(", "B", ".", "Opcode", ")", ",", "Format", "(", "B", ".", "Format", ")", ",", "NumOps", "(", "B", ".", "NumOps", ")", ",", "Disasm", "(", "B", ".", "Disasm", ")", ",", "SP", "(", "B", ".", "SP", ")", "{", "Err", "="], "ground_truth": ["", ";"], "File": "ARMDisassemblerCore", "Func": "ARMBasicMCBuilder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41354, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "BasicMCBuilder", "(", "BasicMCBuilder", "&", "B", ")", ":", "Opcode", "(", "B", ".", "Opcode", ")", ",", "Format", "(", "B", ".", "Format", ")", ",", "NumOps", "(", "B", ".", "NumOps", ")", ",", "Disasm", "(", "B", ".", "Disasm", ")", ",", "SP", "(", "B", ".", "SP", ")", "{", "Err", "="], "ground_truth": ["", ";"], "File": "ARMDisassemblerCore", "Func": "ARMBasicMCBuilder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41355, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "if", "(", "Disasm", "==", "NULL", ")", "return", "false", ";", "unsigned", "NumOpsAdded", "=", "", ";", "bool", "OK", "=", "(", "*", "Disasm", ")", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "this", ")", ";", "if", "(", "!", "OK", "||", "this", "->", "Err", "!=", "", ")", "return", "false", ";", "if", "(", "NumOpsAdded", ">=", "NumOps", ")", "return", "true"], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "BuildIt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41356, "Length": 58, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "if", "(", "CondField", "==", ""], "ground_truth": [")", "return", "", ";"], "File": "ARMDisassemblerCore", "Func": "CondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41357, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "if", "(", "CondField", "==", "", ")", "return", "", ";", "return", "CondField"], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "CondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41358, "Length": 12, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "", ";", "}", "return", "new", "BasicMCBuilder", "(", "Opcode", ",", "Format", ",", "Insts"], "ground_truth": ["[", "Opcode", "]", ".", "getNumOperands", "(", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "CreateMCBuilder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41359, "Length": 31, "Cover_Rate": 0.5} {"Template_token": ["", "assert", "(", "(", "size", "==", "", "||", "size", "==", "", "||", "size", "==", "", ")", "&&", "", ")", ";", "unsigned", "index_align", "=", "insn", ">>", ""], "ground_truth": ["&", "", ";"], "File": "ARMDisassemblerCore", "Func": "decodeLaneIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41360, "Length": 28, "Cover_Rate": 0.509090909090909} {"Template_token": ["", "assert", "(", "(", "size", "==", "", "||", "size", "==", "", "||", "size", "==", "", ")", "&&", "", ")", ";", "unsigned", "index_align", "=", "insn", ">>", ""], "ground_truth": ["&", "", ";"], "File": "ARMDisassemblerCore", "Func": "decodeLaneIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41361, "Length": 28, "Cover_Rate": 0.509090909090909} {"Template_token": ["", "return", "(", "insn", ">>", ""], "ground_truth": [")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "decodeN3VImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41362, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "static", "unsigned", "decodeN3VImm", "(", "uint32_t"], "ground_truth": ["insn", ")", "{"], "File": "ARMDisassemblerCore", "Func": "decodeN3VImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41363, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "static", "unsigned", "decodeNEONRd", "(", "uint32_t", "insn", ")", "{", "return", "(", "(", "insn", ">>", "", ")", "&", "", ")", "<<", "", "|", "(", "(", "insn", ">>", ""], "ground_truth": [")", "&", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "decodeNEONRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41364, "Length": 31, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "return", "(", "(", "insn", ">>", "", ")", "&", "", ")", "<<", "", "|", "(", "(", "insn", ">>", "", ")", "&"], "ground_truth": ["", ")", ";"], "File": "ARMDisassemblerCore", "Func": "decodeNEONRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41365, "Length": 23, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "case", "ESize16", ":", "return", "(", "insn", ">>", "", ")", "&", "", ";", "case", "ESize32", ":", "return", "(", "insn", ">>", "", ")", "&"], "ground_truth": ["", ";"], "File": "ARMDisassemblerCore", "Func": "decodeNVLaneDupIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41366, "Length": 24, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "case", "ESize8", ":", "return", "(", "insn", ">>", "", ")", "&", "", ";", "case", "ESize16", ":", "return", "(", "insn", ">>", "", ")"], "ground_truth": ["&", "", ";"], "File": "ARMDisassemblerCore", "Func": "decodeNVLaneDupIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41367, "Length": 24, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "(", "(", "insn", ">>", "", ")", "&", "", ")", "<<", "", "|", "(", "(", "insn", ">>", "", ")", "&", "", ")", ";", "case", "ESize16", ":", "return", "(", "(", "insn", ">>", "", ")", "&", "", ")", "<<", "", "|", "(", "(", "insn", ">>", "", ")", "&", "", ")", ";", "case", "ESize32"], "ground_truth": [":"], "File": "ARMDisassemblerCore", "Func": "decodeNVLaneOpIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41368, "Length": 52, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "unsigned", "L", "=", "(", "insn", ">>", "", ")", "&", "", ";", "unsigned", "imm6", "=", "(", "insn", ">>", "", ")", "&", "", ";", "if", "(", "L", "==", "", ")", "{", "if", "(", "imm6", ">>", "", "==", "", ")", "esize", "=", "ESize8", ";", "else", "if", "(", "imm6", ">>", "", "==", "", ")", "esize", "=", "ESize16", ";", "else", "if", "(", "imm6", ">>", "", "==", "", ")", "esize", "=", "ESize32", ";", "else", "assert", "(", "", "&&", "", ")", ";", "}", "else", "esize", "=", "ESize64", ";", "if", "(", "LeftShift", ")", "return", "esize", "==", "ESize64"], "ground_truth": ["?", "imm6", ":", "(", "imm6", "-", "esize", ")", ";"], "File": "ARMDisassemblerCore", "Func": "decodeNVSAmt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41369, "Length": 98, "Cover_Rate": 0.725925925925926} {"Template_token": ["", "if", "(", "L", "==", "", ")", "{", "if", "(", "imm6", ">>", "", "==", "", ")", "esize", "=", "ESize8", ";", "else", "if", "(", "imm6", ">>", "", "==", "", ")", "esize", "=", "ESize16", ";", "else", "if", "(", "imm6", ">>", "", "==", "", ")"], "ground_truth": ["esize", "=", "ESize32", ";"], "File": "ARMDisassemblerCore", "Func": "decodeNVSAmt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41370, "Length": 45, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "inline", "unsigned", "decodeRd", "(", "uint32_t", "insn", ")", "{", "return", "(", "insn", ">>", ""], "ground_truth": [")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "decodeRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41371, "Length": 18, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "return", "(", "insn", ">>"], "ground_truth": ["", ")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "decodeRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41372, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "switch", "(", "esize", ")", "{", "case", "ESize16", ":", "return", "(", "(", "(", "insn", ">>", "", ")", "&", "", ")", "<<", "", ")", "|", "(", "(", "insn", ">>", "", ")", "&", "", ")", ";", "case", "ESize32", ":", "return", "(", "insn", ">>", "", ")", "&", "", ";", "default", ":", "assert", "(", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMDisassemblerCore", "Func": "decodeRestrictedDmIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41373, "Length": 54, "Cover_Rate": 0.7714285714285715} {"Template_token": ["", "return", "(", "insn", "&", ""], "ground_truth": [")", ";"], "File": "ARMDisassemblerCore", "Func": "decodeRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41374, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "static", "inline", "unsigned", "decodeRm", "(", "uint32_t"], "ground_truth": ["insn", ")", "{"], "File": "ARMDisassemblerCore", "Func": "decodeRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41375, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "(", "insn", ">>", ""], "ground_truth": [")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "decodeRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41376, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "return", "(", "insn", ">>", "", ")", "&"], "ground_truth": ["", ";"], "File": "ARMDisassemblerCore", "Func": "decodeRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41377, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "static", "inline", "unsigned", "decodeRs", "(", "uint32_t"], "ground_truth": ["insn", ")", "{"], "File": "ARMDisassemblerCore", "Func": "decodeRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41378, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "return", "(", "insn", ">>", ""], "ground_truth": [")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "decodeRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41379, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "static", "unsigned", "decodeVCVTFractionBits", "("], "ground_truth": ["uint32_t", "insn", ")", "{"], "File": "ARMDisassemblerCore", "Func": "decodeVCVTFractionBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41380, "Length": 8, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "", "-", "(", "(", "insn"], "ground_truth": [">>", "", ")", "&", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "decodeVCVTFractionBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41381, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "return", "isSPVFP", "?", "(", "decodeRd", "(", "insn", ")", "<<", "", "|", "getDBit", "(", "insn", ")", ")", ":", "(", "decodeRd"], "ground_truth": ["(", "insn", ")", "|", "getDBit", "(", "insn", ")", "<<", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "decodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41382, "Length": 31, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "static", "unsigned", "decodeVFPRn", "(", "uint32_t", "insn", ",", "bool", "isSPVFP", ")", "{", "return", "isSPVFP", "?", "(", "decodeRn", "(", "insn", ")", "<<", "", "|", "getNBit", "(", "insn", ")", ")", ":", "(", "decodeRn", "(", "insn", ")", "|", "getNBit", "(", "insn", ")"], "ground_truth": ["<<", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "decodeVFPRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41383, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "bool", "ThreeReg", "=", "NumOps", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "unsigned", "ShiftAmt", "=", "(", "insn", ">>", "", ")", "&", "", ";", "", "Opc", "=", "", ";", "if", "(", "Opcode", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "Opcode", "==", "", ")", "Opc", "=", "", ";", "getImmShiftSE", "(", "Opc", ",", "ShiftAmt", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Opc", ",", "ShiftAmt"], "ground_truth": [")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleArithMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41384, "Length": 201, "Cover_Rate": 0.6442307692307693} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "unsigned", "Rot", "=", "(", "insn", ">>", "", ")", "&", "", ";", "unsigned", "Imm", "=", "insn", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Imm"], "ground_truth": [",", "", "*", "Rot", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleBrFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41385, "Length": 293, "Cover_Rate": 0.44869831546707506} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "bool", "OneCopOpc", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "NoGPR", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "LdStCop", "=", "LdStCopOpcode", "(", "Opcode", ")", ";", "OpIdx", "=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "GetCoprocessor", "(", "insn", ")", ")", ")", ";", "if", "(", "LdStCop", ")", "{", "unsigned", "PW", "=", "getPBit", "(", "insn", ")", "<<", "", "|", "getWBit", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeRd", "(", "insn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "PW", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "unsigned", "Offset", "=", "", "(", "AddrOpcode", ",", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ",", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "OpIdx", "=", "", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "OpIdx", "=", "", ";", "}", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "OneCopOpc", "?", "GetCopOpc", "("], "ground_truth": ["insn", ")", ":", "GetCopOpc1", "(", "insn", ",", "NoGPR", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41386, "Length": 244, "Cover_Rate": 0.5754716981132075} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "if", "(", "NumDefs", "&&", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", ">=", "NumOps", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "uint32_t", "mask", "=", "", ";", "if", "(", "!", "getBFCInvMask", "(", "insn", ",", "mask", ")", ")", "return", "false", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mask", ")", ")", ";", "OpIdx", "+=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ")", ")", ";", "OpIdx", "+=", "", ";", "return", "true", ";", "}", "bool", "RmRn", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "!", "isUnary", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "RmRn", "?", "decodeRm", "(", "insn", ")", ":"], "ground_truth": ["decodeRn", "(", "insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleDPFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41387, "Length": 306, "Cover_Rate": 0.4857142857142857} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", "+", "", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", ")", "&&", "", ")", ";", "unsigned", "Rs", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "Rs", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "ShOp", ",", "", ")", ")", ")", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "unsigned", "ShImm", "=", "slice", "(", "insn", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleDPSoRegFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41388, "Length": 204, "Cover_Rate": 0.44933920704845814} {"Template_token": ["", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "unsigned", "rot", "=", "(", "insn", ">>", "", ")", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "rot", "<<", "", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleExtFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41389, "Length": 90, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "unsigned", "rot", "=", "(", "insn", ">>", "", ")", "&", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "rot", "<<", ""], "ground_truth": [")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleExtFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41390, "Length": 87, "Cover_Rate": 0.3411764705882353} {"Template_token": ["", "return", "DisassembleLdStFrm", "(", "MI", ",", "Opcode", ",", "insn", ","], "ground_truth": ["NumOps", ",", "NumOpsAdded", ",", "false", ",", "B", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41391, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "static", "bool", "DisassembleLdFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short"], "ground_truth": ["NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41392, "Length": 26, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "static", "bool", "DisassembleLdMiscFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&"], "ground_truth": ["NumOpsAdded", ",", "BO", "B", ")", "{"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41393, "Length": 26, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "return", "DisassembleLdStMiscFrm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ","], "ground_truth": ["NumOpsAdded", ",", "false", ",", "B", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41394, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "isStore", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "bool", "isDW", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++"], "ground_truth": ["OpIdx", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdStExFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41395, "Length": 109, "Cover_Rate": 0.3892857142857143} {"Template_token": ["", "if", "(", "OpIdx", "+", "", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", ")", "&&", "", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "if", "(", "getIBit", "(", "insn", ")", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "unsigned", "Imm12", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "unsigned", "Offset", "=", "", "(", "AddrOpcode", ",", "Imm12", ",", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "unsigned", "ShImm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "getImmShiftSE", "(", "ShOp", ",", "ShImm", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "AddrOpcode", ",", "ShImm", ",", "ShOp", ")", ")", ")", ";", "}", "OpIdx", "+=", "", ";", "return", "true"], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdStFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41396, "Length": 196, "Cover_Rate": 0.35} {"Template_token": ["", "++", "OpIdx", ";", "if", "(", "isPrePost", "&&", "!", "isStore", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "assert", "(", "(", "!", "isPrePost", "||", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "+", "", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", ")", "&&", "", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "if", "(", "getIBit", "(", "insn", ")", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "unsigned", "Imm12", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "unsigned", "Offset", "=", "", "(", "AddrOpcode", ",", "Imm12", ",", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["Offset", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdStFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41397, "Length": 235, "Cover_Rate": 0.41964285714285715} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "NumOpsAdded", "=", "", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "++", "NumOpsAdded", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "int64_t", "CondVal", "=", "insn", ">>", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CondVal", "==", "", "?", "", ":", "CondVal", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NumOpsAdded", "+=", "", ";", "unsigned", "RegListBits", "=", "insn", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "(", "RegListBits", ">>", "i", ")", "&", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "i", ")", ")", ")", ";", "++"], "ground_truth": ["NumOpsAdded", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleLdStMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41398, "Length": 195, "Cover_Rate": 0.7768924302788844} {"Template_token": ["", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "NumOpsAdded", "=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")"], "ground_truth": ["{"], "File": "ARMDisassemblerCore", "Func": "DisassembleMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41399, "Length": 242, "Cover_Rate": 0.5667447306791569} {"Template_token": ["", "assert", "(", "NumDefs", ">", "", "&&", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "if", "(", "NumDefs", "==", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++"], "ground_truth": ["OpIdx", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41400, "Length": 95, "Cover_Rate": 0.31986531986531985} {"Template_token": ["", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "OpIdx", "+=", "", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "DisassembleMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41401, "Length": 116, "Cover_Rate": 0.39057239057239057} {"Template_token": ["", "static", "bool", "DisassembleN2RegFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opc", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded"], "ground_truth": [",", "BO", "B", ")", "{"], "File": "ARMDisassemblerCore", "Func": "DisassembleN2RegFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41402, "Length": 26, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "static", "bool", "DisassembleN2RegFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opc", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps"], "ground_truth": [",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{"], "File": "ARMDisassemblerCore", "Func": "DisassembleN2RegFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41403, "Length": 26, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "return", "DisassembleNVectorShift", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps"], "ground_truth": [",", "NumOpsAdded", ",", "false", ",", "B", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleN2RegVecShRFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41404, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "return", "DisassembleNVdVnVmOptImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ","], "ground_truth": ["N3V_None", ",", "B", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleN3RegFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41405, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "return", "DisassembleNVdVnVmOptImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "N3V_VectorShift", ","], "ground_truth": ["B", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleN3RegVecShFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41406, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "ElemSize", "esize", "=", "Opcode", "==", "", "?", "ESize32", ":", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "?", "ESize16", ":", "ESize32", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeNEONRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeNVLaneOpIndex", "(", "insn", ",", "esize", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNGetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41407, "Length": 93, "Cover_Rate": 0.45365853658536587} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", "&&", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "ElemSize", "esize", "=", "Opcode", "==", "", "?", "ESize32", ":", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")"], "ground_truth": ["?", "ESize16", ":", "ESize32", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNGetLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41408, "Length": 86, "Cover_Rate": 0.4195121951219512} {"Template_token": ["", "if", "(", "Name", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "if", "(", "Name", ".", "endswith", "(", "", ")", "||", "Name", ".", "endswith", "(", "", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "if", "(", "Name", ".", "endswith", "(", "", ")", "||", "Name", ".", "endswith", "(", "", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMDisassemblerCore", "Func": "DisassembleNLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41409, "Length": 77, "Cover_Rate": 0.32489451476793246} {"Template_token": ["", "bool", "DblSpaced", "=", "false", ";", "if", "(", "Name", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "if", "(", "Name", ".", "endswith", "(", "", ")", "||", "Name", ".", "endswith", "(", "", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "if", "(", "Name", ".", "endswith", "(", "", ")", "||", "Name", ".", "endswith", "(", "", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "}", "else", "{", "if", "(", "Name", ".", "startswith", "(", "", ")", "||", "Name", ".", "startswith", "(", "", ")", ")"], "ground_truth": ["DblSpaced", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41410, "Length": 111, "Cover_Rate": 0.46835443037974683} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "unsigned", "RegClass", "=", "", ";", "unsigned", "Inc", "=", "DblSpaced", "?", "", ":", "", ";", "unsigned", "Rn", "=", "decodeRn", "(", "insn", ")", ";", "unsigned", "Rm", "=", "decodeRm", "(", "insn", ")", ";", "unsigned", "Rd", "=", "decodeNEONRd", "(", "insn", ")", ";", "bool", "WB", "=", "Rm", "!=", "", ";", "unsigned", "RmEnum", "=", "", ";", "if", "(", "WB", "&&", "Rm", "!=", "", ")", "RmEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "Rm", ")", ";", "if", "(", "Store", ")", "{", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpIdx", "+", "", ")", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "OpIdx", "+", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RmEnum", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "while", "(", "OpIdx", "<", "NumOps", "&&", "(", "unsigned", ")", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "RegClass", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "Rd", ")", ")", ")", ";", "Rd", "+="], "ground_truth": ["Inc", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNLdSt0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41411, "Length": 308, "Cover_Rate": 0.41847826086956524} {"Template_token": ["", "static", "bool", "DisassembleNVCVTFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opc", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "return", "DisassembleNVdVmOptImm", "(", "MI", ",", "Opc", ",", "insn", ",", "NumOps", ","], "ground_truth": ["NumOpsAdded", ",", "N2V_VectorConvert_Between_Float_Fixed", ",", "B", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVCVTFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41412, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opc", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "assert", "(", "NumOps", ">=", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "ElemSize", "esize", "=", "ESizeNA", ";", "if", "(", "Flag", "==", "N2V_VectorDupLane", ")", "{", "assert", "(", "Opc", ">=", "", "&&", "Opc", "<=", "", "&&", "", ")", ";", "esize", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "ESize8", ":", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "?", "ESize16", ":", "ESize32", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "int", "Idx", ";", "while", "(", "OpIdx", "<", "NumOps", "&&", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "unsigned", "imm", "=", "", ";", "if", "(", "Flag", "==", "N2V_VectorDupLane", ")", "imm", "="], "ground_truth": ["decodeNVLaneDupIndex", "(", "insn", ",", "esize", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVdVmOptImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41413, "Length": 327, "Cover_Rate": 0.7822966507177034} {"Template_token": ["", "return", "DisassembleNVdVmOptImm", "(", "MI", ",", "Opc", ",", "insn", ",", "NumOps"], "ground_truth": [",", "NumOpsAdded", ",", "N2V_VectorDupLane", ",", "B", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVecDupLnFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41414, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "static", "bool", "DisassembleNVecMulScalarFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ","], "ground_truth": ["BO", "B", ")", "{"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVecMulScalarFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41415, "Length": 26, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeNEONRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx"], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVectorShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41416, "Length": 177, "Cover_Rate": 0.5446153846153846} {"Template_token": ["", "OpIdx", "=", "", ";", "unsigned", "Rn", "=", "decodeNEONRn", "(", "insn", ")", ";", "unsigned", "Len", "=", "slice", "(", "insn", ",", "", ",", "", ")", "+", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeNEONRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "int", "Idx", ";", "if", "(", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "++", "OpIdx", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Len", ";", "++", "i", ")", "{", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Rn", "+"], "ground_truth": ["i", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleNVTBLFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41417, "Length": 145, "Cover_Rate": 0.4723127035830619} {"Template_token": ["", "NumOpsAdded", "=", "", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")", "?", "", ":", "", ";", "", "ShOp", "=", "getShiftOpcForBits", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "unsigned", "ShImm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "getImmShiftSE", "(", "ShOp", ",", "ShImm", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "AddrOpcode", ","], "ground_truth": ["ShImm", ",", "ShOp", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassemblePreLoadFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41418, "Length": 94, "Cover_Rate": 0.4051724137931034} {"Template_token": ["", "static", "bool", "DisassemblePseudo", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ","], "ground_truth": ["BO", ")", "{"], "File": "ARMDisassemblerCore", "Func": "DisassemblePseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41419, "Length": 25, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "static", "bool", "DisassemblePseudo", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", ")", "{", "assert", "(", "", "&&", "", ")"], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "DisassemblePseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41420, "Length": 32, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "unsigned", "Pos", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "Pos", "+=", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Pos", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "NumOpsAdded", "==", "", ")", "{", "", "Opc", "=", "(", "slice", "(", "insn", ",", "", ",", "", ")", "!=", "", "?", "", ":", "", ")", ";", "unsigned", "ShAmt", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "if", "(", "ShAmt", "==", "", ")", "{", "if", "(", "Opc", "==", "", ")", "ShAmt", "=", "", ";", "else", "Opc", "=", "", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Opc", ",", "ShAmt", ")", ")", ")", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "DisassembleSatFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41421, "Length": 143, "Cover_Rate": 0.6163793103448276} {"Template_token": ["", "static", "bool", "DisassembleStFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "return", "DisassembleLdStFrm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded"], "ground_truth": [",", "true", ",", "B", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleStFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41422, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "return", "DisassembleLdStFrm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "true", ","], "ground_truth": ["B", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleStFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41423, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "assert", "(", "(", "RegClass", "==", "", "||", "RegClass", "==", "", ")", "&&", "", ")", ";", "bool", "isSP", "=", "(", "RegClass", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeVFPRd", "(", "insn", ",", "isSP", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeVFPRn", "(", "insn", ",", "isSP", ")", ")", ")", ")", ";", "++"], "ground_truth": ["OpIdx", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPBinaryFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41424, "Length": 120, "Cover_Rate": 0.5194805194805194} {"Template_token": ["", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "{", "d", "=", "decodeVFPRd", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "d", ")", ")", ")", ";", "m", "=", "decodeVFPRm", "(", "insn", ",", "SP", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "m", ")", ")", ")", ";", "}", "else", "{", "d", "=", "decodeVFPRd", "(", "insn", ",", "SP", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "d", ")", ")", ")", ";", "m", "=", "decodeVFPRm", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "m", ")", ")", ")", ";", "}", "NumOpsAdded", "=", ""], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv1Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41425, "Length": 134, "Cover_Rate": 0.32057416267942584} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "bool", "SP", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "bool", "fixed_point", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "RegClassID", "=", "SP", "?", "", ":", "", ";", "if", "(", "fixed_point", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "int", "size", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "?", "", ":", "", ";", "int", "fbits", "=", "size", "-", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "decodeVFPRd", "(", "insn", ",", "SP", ")", ")", ")", ")", ";", "assert", "(", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "assert", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "fbits", ")", ")", ";", "NumOpsAdded", "=", "", ";", "}", "else", "{", "unsigned", "d", ",", "m", ";", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "{", "d", "=", "decodeVFPRd", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "d", ")", ")", ")", ";", "m", "=", "decodeVFPRm", "(", "insn", ",", "SP", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "m", ")", ")", ")", ";", "}", "else", "{", "d", "=", "decodeVFPRd", "(", "insn", ",", "SP", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ","], "ground_truth": ["d", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv1Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41426, "Length": 346, "Cover_Rate": 0.8277511961722488} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRn", "(", "insn", ",", "true", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv2Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41427, "Length": 31, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "bool", "DisassembleVFPConv2Frm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRn", "(", "insn", ",", "true", ")", ")", ")", ")", ";", "NumOpsAdded", "="], "ground_truth": ["", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv2Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41428, "Length": 85, "Cover_Rate": 0.9139784946236559} {"Template_token": ["", "unsigned", "Sm", "=", "decodeVFPRm", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Sm", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Sm", "+", "", ")", ")", ")", ";", "OpIdx", "+=", "", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRm", "(", "insn", ",", "false", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv3Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41429, "Length": 88, "Cover_Rate": 0.411214953271028} {"Template_token": ["", "static", "bool", "DisassembleVFPConv4Frm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRn", "(", "insn", ",", "true", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv4Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41430, "Length": 88, "Cover_Rate": 0.946236559139785} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRn", "(", "insn", ","], "ground_truth": ["true", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv4Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41431, "Length": 33, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "OpIdx", "=", "", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "unsigned", "Sm", "=", "decodeVFPRm", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Sm", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "Sm", "+", "", ")", ")", ")", ";", "OpIdx", "+=", "", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRm"], "ground_truth": ["(", "insn", ",", "false", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv5Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41432, "Length": 97, "Cover_Rate": 0.44495412844036697} {"Template_token": ["", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", ",", "isSPVFP", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "RegD", ")", ")", ")", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "", "AddrOpcode", "=", "getUBit", "(", "insn", ")"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPLdStFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41433, "Length": 68, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "SubMode", ")", ")", ")", ";", "int64_t", "CondVal", "=", "insn", ">>", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CondVal", "==", "", "?", "", ":", "CondVal", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "bool", "isSPVFP", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "unsigned", "RegClassID", "=", "isSPVFP", "?", "", ":", "", ";", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", ",", "isSPVFP", ")", ";", "unsigned", "char", "Imm8", "=", "insn", "&", "", ";", "unsigned", "Regs", "=", "isSPVFP", "?", "Imm8", ":", "Imm8"], "ground_truth": ["/", "", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPLdStMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41434, "Length": 131, "Cover_Rate": 0.34203655352480417} {"Template_token": ["", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "APInt", "immRaw", "=", "VFPExpandImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ",", "Opcode", "==", "", "?", "", ":", "", ")", ";", "APFloat", "immFP", "=", "APFloat", "(", "immRaw", ",", "true", ")", ";", "double", "imm", "=", "Opcode", "==", "", "?", "immFP", ".", "convertToDouble", "(", ")", ":", "immFP", ".", "convertToFloat", "("], "ground_truth": [")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41435, "Length": 99, "Cover_Rate": 0.32247557003257327} {"Template_token": ["", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRd", "(", "insn", ",", "false", ")", ")", ";", "break", ";", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeVFPRd", "(", "insn", ",", "true", ")", ")", ";", "break", ";", "case", "", ":", "RegEnum", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ";", "break", ";", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegEnum", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "APInt", "immRaw", "=", "VFPExpandImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", ""], "ground_truth": [")", ",", "Opcode", "==", "", "?", "", ":", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41436, "Length": 156, "Cover_Rate": 0.50814332247557} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "unsigned", "RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "assert", "(", "(", "RegClass", "==", "", "||", "RegClass", "==", "", ")", "&&", "", ")", ";", "bool", "isSP", "=", "(", "RegClass", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeVFPRd", "(", "insn", ",", "isSP", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "RegClass", "=", "OpInfo", "[", "OpIdx", "]"], "ground_truth": [".", "RegClass", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPUnaryFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41437, "Length": 101, "Cover_Rate": 0.45495495495495497} {"Template_token": ["", "bool", "isSP", "=", "(", "RegClass", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeVFPRd", "(", "insn", ",", "isSP", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "assert", "(", "(", "RegClass", "==", "", "||", "RegClass", "==", "", ")", "&&", "", ")", ";", "isSP", "=", "(", "RegClass", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "decodeVFPRm", "(", "insn", ",", "isSP", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPUnaryFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41438, "Length": 119, "Cover_Rate": 0.536036036036036} {"Template_token": ["", "return", "(", "TSFlags"], "ground_truth": ["&", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "getAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41439, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "static", "inline", "unsigned", "getAddrMode", "(", "unsigned", "TSFlags", ")", "{", "return", "(", "TSFlags", "&"], "ground_truth": ["", ")", ";"], "File": "ARMDisassemblerCore", "Func": "getAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41440, "Length": 16, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "static", "inline", "unsigned", "getAM3IBit", "(", "uint32_t", "insn", ")", "{", "return", "(", "insn", ">>", "", ")", "&", ""], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "getAM3IBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41441, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "getAMSubModeForBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41442, "Length": 30, "Cover_Rate": 0.46875} {"Template_token": ["", "static", "inline", "bool", "getBFCInvMask", "(", "uint32_t", "insn", ",", "uint32_t", "&", "mask", ")", "{", "uint32_t", "lsb", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "uint32_t", "msb", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "uint32_t", "Val", "=", "", ";", "if", "(", "msb", "<", "lsb", ")", "{", "DEBUG", "(", "errs", "(", ")"], "ground_truth": ["<<", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "getBFCInvMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41443, "Length": 58, "Cover_Rate": 0.6236559139784946} {"Template_token": ["", "return", "slice", "(", "insn", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "GetCopOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41444, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "static", "inline", "unsigned", "GetCopOpc"], "ground_truth": ["(", "uint32_t", "insn", ")", "{"], "File": "ARMDisassemblerCore", "Func": "GetCopOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41445, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "static", "inline", "unsigned", "GetCopOpc1", "(", "uint32_t", "insn", ",", "bool", "CDP", ")", "{", "return", "CDP", "?", "slice", "(", "insn", ",", "", ",", "", ")"], "ground_truth": [":", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ARMDisassemblerCore", "Func": "GetCopOpc1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41446, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "static", "inline", "unsigned", "GetCopOpc2", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMDisassemblerCore", "Func": "GetCopOpc2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41447, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMDisassemblerCore", "Func": "GetCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41448, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "return", "(", "insn", ">>"], "ground_truth": ["", ")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "getDBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41449, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "inline", "unsigned", "getIBit", "("], "ground_truth": ["uint32_t", "insn", ")", "{"], "File": "ARMDisassemblerCore", "Func": "getIBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41450, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "(", "TSFlags", "&", ""], "ground_truth": [")", ">>", "", ";"], "File": "ARMDisassemblerCore", "Func": "getIndexMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41451, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "static", "inline", "unsigned", "getMBit", "(", "uint32_t", "insn", ")", "{", "return", "(", "insn", ">>", "", ")"], "ground_truth": ["&", "", ";"], "File": "ARMDisassemblerCore", "Func": "getMBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41452, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "inline", "unsigned", "getMBit", "("], "ground_truth": ["uint32_t", "insn", ")", "{"], "File": "ARMDisassemblerCore", "Func": "getMBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41453, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "(", "insn", ">>", ""], "ground_truth": [")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "getNBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41454, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "inline", "unsigned", "getNBit", "(", "uint32_t", "insn", ")", "{", "return", "(", "insn", ">>", "", ")"], "ground_truth": ["&", "", ";"], "File": "ARMDisassemblerCore", "Func": "getNBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41455, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "inline", "unsigned", "getPBit", "(", "uint32_t", "insn", ")", "{", "return", "(", "insn", ">>"], "ground_truth": ["", ")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "getPBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41456, "Length": 18, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "inline", "unsigned", "getPUBits", "(", "uint32_t"], "ground_truth": ["insn", ")", "{"], "File": "ARMDisassemblerCore", "Func": "getPUBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41457, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "(", "insn", ">>", ""], "ground_truth": [")", "&", "", ";"], "File": "ARMDisassemblerCore", "Func": "getPUBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41458, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "(", "insn", ">>", "", ")", "&"], "ground_truth": ["", ";"], "File": "ARMDisassemblerCore", "Func": "getSBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41459, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "inline", "unsigned", "getSBit", "("], "ground_truth": ["uint32_t", "insn", ")", "{"], "File": "ARMDisassemblerCore", "Func": "getSBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41460, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "inline", "unsigned", "getWBit", "("], "ground_truth": ["uint32_t", "insn", ")", "{"], "File": "ARMDisassemblerCore", "Func": "getWBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41461, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "InITBlock", "(", ")", "{", "if", "(", "SP", ")", "return", "SP", "->", "ITCounter", ">", "", ";", "return", "false"], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "InITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41462, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "(", "TSFlags", "&", ""], "ground_truth": [")", "!=", "", ";"], "File": "ARMDisassemblerCore", "Func": "isPrePostLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41463, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "(", "TSFlags", "&", "", ")"], "ground_truth": ["!=", "", ";"], "File": "ARMDisassemblerCore", "Func": "isPrePostLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41464, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "bool", "LdStCopOpcode", "(", "unsigned", "Opcode", ")", "{", "if", "(", "(", "Opcode", ">=", "", "&&", "Opcode", "<=", "", ")", "||", "(", "Opcode", ">=", "", "&&", "Opcode", "<=", "", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "LdStCopOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41465, "Length": 36, "Cover_Rate": 0.8} {"Template_token": ["", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "(", "op7_4", ">=", "", "&&", "op7_4", "<=", "", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "MemBarrierInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41466, "Length": 29, "Cover_Rate": 0.5686274509803921} {"Template_token": ["", "return", "Insts", "[", "Opcode", "]", "."], "ground_truth": ["Name", ";"], "File": "ARMDisassemblerCore", "Func": "OpcodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41467, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return"], "ground_truth": ["false", ";"], "File": "ARMDisassemblerCore", "Func": "PreLoadOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41468, "Length": 31, "Cover_Rate": 0.5740740740740741} {"Template_token": ["", "bool", "BasicMCBuilder", "::", "RunBuildAfterHook", "(", "bool", "Status", ",", "MCInst", "&", "MI", ",", "uint32_t", "insn", ")", "{", "if", "(", "!", "SP", ")", "return", "Status", ";", "if", "(", "Opcode", "==", "", ")", "Status", "=", "SP", "->", "InitIT", "(", "slice", "(", "insn"], "ground_truth": [",", "", ",", "", ")", ")", "?", "Status", ":", "false", ";"], "File": "ARMDisassemblerCore", "Func": "RunBuildAfterHook", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41469, "Length": 50, "Cover_Rate": 0.7246376811594203} {"Template_token": ["", "bool", "BasicMCBuilder", "::", "RunBuildAfterHook", "(", "bool", "Status", ",", "MCInst", "&", "MI", ",", "uint32_t", "insn", ")", "{", "if", "(", "!", "SP", ")", "return", "Status", ";", "if", "(", "Opcode", "==", "", ")", "Status", "=", "SP", "->", "InitIT", "(", "slice", "(", "insn", ",", "", ","], "ground_truth": ["", ")", ")", "?", "Status", ":", "false", ";"], "File": "ARMDisassemblerCore", "Func": "RunBuildAfterHook", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41470, "Length": 50, "Cover_Rate": 0.7246376811594203} {"Template_token": ["", "Err", "=", "ErrCode"], "ground_truth": [";"], "File": "ARMDisassemblerCore", "Func": "SetErr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41471, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SP", "="], "ground_truth": ["sp", ";"], "File": "ARMDisassemblerCore", "Func": "SetSession", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41472, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "uint32_t", "Mask", "=", "(", "(", "", "<<", "(", "From", "-", "To", "+", "", ")", ")", "-", "", ")", ";", "Bits", "&=", "~", "(", "Mask", "<<", "To", ")", ";", "Bits", "|=", "(", "Val", "&"], "ground_truth": ["Mask", ")", "<<", "To", ";"], "File": "ARMDisassemblerCore", "Func": "setSlice", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41473, "Length": 38, "Cover_Rate": 0.5205479452054794} {"Template_token": ["", "}", "else", "{", "Result", "=", "(", "uint64_t", ")", "slice", "(", "byte", ",", "", ",", "", ")", "<<", "", "|", "(", "uint64_t", ")", "slice", "(", "byte", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "bit6", ")", "Result", "|=", "", "<<", "", ";", "else", "Result", "|=", "", "<<", "", ";", "}", "return", "APInt", "(", "N"], "ground_truth": [",", "Result", ")", ";"], "File": "ARMDisassemblerCore", "Func": "VFPExpandImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41474, "Length": 59, "Cover_Rate": 0.4041095890410959} {"Template_token": ["", "Result", "=", "(", "uint64_t", ")", "slice", "(", "byte", ",", "", ",", "", ")", "<<", "", "|", "(", "uint64_t", ")", "slice", "(", "byte", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "bit6", ")", "Result", "|=", "", "<<", "", ";", "else", "Result", "|=", "", "<<", "", ";", "}", "return", "APInt", "(", "N", ","], "ground_truth": ["Result", ")", ";"], "File": "ARMDisassemblerCore", "Func": "VFPExpandImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41475, "Length": 56, "Cover_Rate": 0.3835616438356164} {"Template_token": ["", "if", "(", "ITBlock", ".", "instrInITBlock", "(", ")", ")", "ITBlock", ".", "advanceITState", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "unsigned", "short", "NumOps", "=", "Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "I", "==", "MI", ".", "end", "(", ")", ")", "break", ";", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "else", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "S", ";", "}", "}", "I", "=", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createImm", "(", "CC", ")", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "", ")", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "else", "MI", ".", "insert", "(", "I", ",", "MCOperand", "::", "createReg", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler", "Func": "AddThumbPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41476, "Length": 211, "Cover_Rate": 0.4806378132118451} {"Template_token": ["", "Disassembler", "(", ")", ":", "MCDisassembler", "(", ")"], "ground_truth": ["{"], "File": "ARMDisassembler", "Func": "ARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41477, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "static", "MCDisassembler", "*", "createDisassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "Disassembler", "("], "ground_truth": ["STI", ",", "Ctx", ")", ";"], "File": "ARMDisassembler", "Func": "createARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41478, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "static", "MCDisassembler", "*", "createThumbDisassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "ThumbDisassembler", "(", "STI", ","], "ground_truth": ["Ctx", ")", ";"], "File": "ARMDisassembler", "Func": "createThumbDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41479, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Op", "=", "", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "Op", "=", "", ";", "bool", "writeback", "=", "(", "P", "==", "", ")", "||", "(", "W", "==", "", ")", ";", "unsigned", "idx_mode", "=", "", ";", "if", "(", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "else", "if", "(", "!", "P", "&&", "writeback", ")", "idx_mode", "=", "", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "", "||", "Rn", "==", "Rt", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "reg", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "", "Opc", "=", "", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "unsigned", "amt", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Opc", "==", "", "&&", "amt", "==", "", ")", "Opc", "=", "", ";", "unsigned", "imm", "=", "", "(", "Op", ",", "amt", ",", "Opc", ",", "idx_mode", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "}", "else", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "unsigned", "tmp", "=", "", "(", "Op", ",", "imm", ",", "", ",", "idx_mode", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "tmp", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodeAddrMode2IdxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41480, "Length": 458, "Cover_Rate": 0.6960486322188449} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "U", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "(", ""], "ground_truth": [",", "imm", ")", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41481, "Length": 45, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "<<", "align"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41482, "Length": 56, "Cover_Rate": 0.5045045045045045} {"Template_token": ["", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "=", "INT32_MIN", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "if", "(", "Rn", "==", "", ")", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "Address", "+", "imm", "+", "", ",", "Decoder", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41483, "Length": 57, "Cover_Rate": 0.3931034482758621} {"Template_token": ["", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "add", ")", "imm", "*=", "-", "", ";", "if", "(", "imm", "==", "", "&&", "!", "add", ")", "imm", "="], "ground_truth": ["INT32_MIN", ";"], "File": "ARMDisassembler", "Func": "DecodeAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41484, "Length": 71, "Cover_Rate": 0.4896551724137931} {"Template_token": ["", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["imm", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeArmMOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41485, "Length": 118, "Cover_Rate": 0.5784313725490197} {"Template_token": ["", "static", "DecodeStatus", "DecodeBankedReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "R", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "SysM", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "", "(", "(", "R", "<<", "", ")", "|", "SysM", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeBankedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41486, "Length": 63, "Cover_Rate": 0.7590361445783133} {"Template_token": ["", "static", "DecodeStatus", "DecodeBitfieldMaskOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "msb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "lsb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "{", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "lsb", "="], "ground_truth": ["msb", ";"], "File": "ARMDisassembler", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41487, "Length": 71, "Cover_Rate": 0.5503875968992248} {"Template_token": ["", "static", "DecodeStatus", "DecodeBitfieldMaskOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "msb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "lsb", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "lsb", ">", "msb", ")", "{", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "lsb", "=", "msb", ";", "}", "uint32_t", "msb_mask", "=", ""], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodeBitfieldMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41488, "Length": 77, "Cover_Rate": 0.5968992248062015} {"Template_token": ["", "static", "DecodeStatus", "DecodeBranchImmInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "pred", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "imm", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "imm", ")", ")", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41489, "Length": 129, "Cover_Rate": 0.6262135922330098} {"Template_token": ["", "if", "(", "featureBits", "[", "", "]", "&&", "!", "(", "Val", "==", "", "||", "Val", "==", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41490, "Length": 40, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "imod", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "M", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "iflags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", "||", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "mode", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeCPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41491, "Length": 156, "Cover_Rate": 0.50814332247557} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41492, "Length": 75, "Cover_Rate": 0.373134328358209} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeDoubleRegStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41493, "Length": 72, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "static", "DecodeStatus", "DecodeDPairRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeDPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41494, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "if", "(", "RegNo", ">", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPairSpacedDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeDPairSpacedRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41495, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "featureBits", "[", "", "]", "&&", "!", "featureBits", "[", "", "]", ")", "{", "if", "(", "Rt", "==", "", "||", "Rt", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ";", "}", "else", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeForVMRSandVMSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41496, "Length": 83, "Cover_Rate": 0.39712918660287083} {"Template_token": ["", "if", "(", "(", "RegNo", "&", "", ")", "||", "RegNo", "==", "", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "RegisterPair", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41497, "Length": 40, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler", "Func": "DecodeGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41498, "Length": 20, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "static", "DecodeStatus", "DecodeGPRwithAPSRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodeGPRwithAPSRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41499, "Length": 27, "Cover_Rate": 0.36486486486486486} {"Template_token": ["", "unsigned", "imm8", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "const", "MCDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MCDisassembler", "*", ">", "(", "Decoder", ")", ";", "const", "FeatureBitset", "&", "FeatureBits", "=", "Dis", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm8", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imm8", "==", "", "&&", "pred", "!=", "", "&&", "(", "(", "FeatureBits", "[", "", "]", ")", "!="], "ground_truth": ["", ")", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler", "Func": "DecodeHINTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41500, "Length": 112, "Cover_Rate": 0.7466666666666667} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm8", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imm8", "==", "", "&&", "pred", "!=", "", "&&", "(", "(", "FeatureBits", "[", "", "]", ")", "!=", "", ")", ")", "S", "=", "MCDisassembler"], "ground_truth": ["::", "SoftFail", ";"], "File": "ARMDisassembler", "Func": "DecodeHINTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41501, "Length": 70, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "return", "DecodeSPRRegisterClass", "(", "Inst", ",", "RegNo", ","], "ground_truth": ["Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeHPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41502, "Length": 12, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "static", "DecodeStatus", "DecodeHPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "DecodeSPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address"], "ground_truth": [",", "Decoder", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeHPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41503, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler", "Func": "DecodeInstSyncBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41504, "Length": 17, "Cover_Rate": 0.34} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DestRegDecoder", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DestRegDecoder", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DestRegDecoder", "(", "Inst", ",", "Vn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")"], "ground_truth": [")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeNEONComplexLane64Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41505, "Length": 96, "Cover_Rate": 0.3368421052631579} {"Template_token": ["", "unsigned", "Q", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler", "Func": "DecodeNEONModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41506, "Length": 102, "Cover_Rate": 0.3322475570032573} {"Template_token": ["", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "add", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["add", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41507, "Length": 60, "Cover_Rate": 0.6593406593406593} {"Template_token": ["", "static", "DecodeStatus", "DecodePredicateOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "if", "(", "Val", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41508, "Length": 100, "Cover_Rate": 0.9345794392523364} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "if", "(", "Val", "==", "", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodePredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41509, "Length": 80, "Cover_Rate": 0.7476635514018691} {"Template_token": ["", "if", "(", "RegNo", ">", "", "||", "(", "RegNo", "&", "", ")", "!=", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "RegNo", ">>="], "ground_truth": ["", ";"], "File": "ARMDisassembler", "Func": "DecodeQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41510, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Val", "&", "(", "", "<<", "i", ")", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "NeedDisjointWriteback", "&&", "WritebackReg", "==", "Inst", ".", "end", "(", ")", "[", "-", "", "]", ".", "getReg", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "}", "}", "return"], "ground_truth": ["S", ";"], "File": "ARMDisassembler", "Func": "DecodeRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41511, "Length": 95, "Cover_Rate": 0.46116504854368934} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "NeedDisjointWriteback", "=", "true", ";", "WritebackReg", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "if", "(", "Val", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "Val", "&", "(", "", "<<", "i", ")", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "NeedDisjointWriteback", "&&", "WritebackReg", "==", "Inst", ".", "end", "(", ")", "[", "-", "", "]", ".", "getReg", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "}", "}", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodeRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41512, "Length": 136, "Cover_Rate": 0.6601941747572816} {"Template_token": ["", "static", "DecodeStatus", "DecoderForMRRC2AndMCRR2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "CRm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "opc1", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "cop", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "(", "cop", "&", "~", "", ")", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cop", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "opc1", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "=="], "ground_truth": ["", ")", "{"], "File": "ARMDisassembler", "Func": "DecoderForMRRC2AndMCRR2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41513, "Length": 210, "Cover_Rate": 0.7526881720430108} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight16Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val", ")"], "ground_truth": [")", ";"], "File": "ARMDisassembler", "Func": "DecodeShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41514, "Length": 34, "Cover_Rate": 0.85} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler", "Func": "DecodeShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41515, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler", "Func": "DecodeShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41516, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", ""], "ground_truth": ["-", "Val", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41517, "Length": 14, "Cover_Rate": 0.35} {"Template_token": ["", "static", "DecodeStatus", "DecodeShiftRight8Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void"], "ground_truth": ["*", "Decoder", ")", "{"], "File": "ARMDisassembler", "Func": "DecodeShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41518, "Length": 20, "Cover_Rate": 0.5} {"Template_token": ["", "switch", "(", "type", ")", "{", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "case", "", ":", "ShOp", "=", "", ";", "break", ";", "}", "if", "(", "ShOp", "==", "", "&&", "imm", "==", "", ")", "ShOp", "=", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "shift", ";", "if", "(", "U", ")", "shift", "=", "", "(", "", ",", "imm", ",", "ShOp", ")", ";", "else", "shift", "=", "", "(", ""], "ground_truth": [",", "imm", ",", "ShOp", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeSORegMemOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41519, "Length": 134, "Cover_Rate": 0.5037593984962406} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeImm0_1020s4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("], "ground_truth": ["imm", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41520, "Length": 87, "Cover_Rate": 0.9560439560439561} {"Template_token": ["", "static", "DecodeStatus", "DecodeT2AddrModeSOReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMDisassembler", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41521, "Length": 81, "Cover_Rate": 0.47928994082840237} {"Template_token": ["", "case", "", ":", "if", "(", "Rn", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41522, "Length": 84, "Cover_Rate": 0.4970414201183432} {"Template_token": ["", "unsigned", "Val", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Val", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Val", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "Val", "|=", "sign1"], "ground_truth": ["<<", "", ";"], "File": "ARMDisassembler", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41523, "Length": 44, "Cover_Rate": 0.35772357723577236} {"Template_token": ["", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "imm10", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm11", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "tmp", "=", "(", "S", "<<", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", "|", "(", "imm10", "<<", "", ")", "|", "imm11", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst"], "ground_truth": [".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41524, "Length": 120, "Cover_Rate": 0.6417112299465241} {"Template_token": ["", "unsigned", "iflags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "mode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "imod", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "mode", ")", ")", ";", "if", "(", "iflags", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "{", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "imm", ">", "", ")", "return"], "ground_truth": ["MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeT2CPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41525, "Length": 208, "Cover_Rate": 0.7323943661971831} {"Template_token": ["", "int", "imm", "=", "Val", "&", "", ";", "if", "(", "Val", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41526, "Length": 44, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "else", "if", "(", "!", "(", "Val", "&", "", ")", ")", "imm", "*=", "-", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success"], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41527, "Length": 32, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")"], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodeT2LoadImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41528, "Length": 148, "Cover_Rate": 0.34101382488479265} {"Template_token": ["", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "U", ")", "{", "if", "(", "imm", "==", "", ")", "imm", "=", "INT32_MIN", ";", "else", "imm", "=", "-", "imm"], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodeT2LoadLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41529, "Length": 92, "Cover_Rate": 0.34980988593155893} {"Template_token": ["", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "setOpcode", "(", "", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "if", "(", "!", "hasV7Ops", "||", "!", "hasMP", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "unsigned", "addrmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "addrmode", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "addrmode", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", ""], "ground_truth": [")", "<<", "", ";"], "File": "ARMDisassembler", "Func": "DecodeT2LoadShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41530, "Length": 271, "Cover_Rate": 0.5995575221238938} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41531, "Length": 165, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "Val", "==", "", ")", "S"], "ground_truth": ["=", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41532, "Length": 19, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "if", "(", "Val", "==", "", ")", "S", "=", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMDisassembler", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41533, "Length": 27, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", ")", ")", ";", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "(", "imm", "<<", "", ")", "|", "imm", ")", ")", ";", "break", ";", "}", "}", "else", "{", "unsigned", "unrot", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")"], "ground_truth": ["|", "", ";"], "File": "ARMDisassembler", "Func": "DecodeT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41534, "Length": 103, "Cover_Rate": 0.4256198347107438} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddrModeIS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41535, "Length": 55, "Cover_Rate": 0.6043956043956044} {"Template_token": ["", "unsigned", "imm", "=", "Val", "<<", "", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm", "+", "", ",", "Decoder", ")", ";", "return", "MCDisassembler"], "ground_truth": ["::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41536, "Length": 42, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41537, "Length": 17, "Cover_Rate": 0.3269230769230769} {"Template_token": ["", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "break", ";", "case", "", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddSpecialReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41538, "Length": 42, "Cover_Rate": 0.3088235294117647} {"Template_token": ["", "unsigned", "Rdm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rdm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rdm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn"], "ground_truth": [",", "", ",", "", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41539, "Length": 110, "Cover_Rate": 0.5213270142180095} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder"], "ground_truth": [")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbBCCTargetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41540, "Length": 50, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "tmp", "=", "(", "Val", "&", "~", "", ")", "|", "(", "I1", "<<", "", ")", "|", "(", "I2", "<<", "", ")", ";", "int", "imm32", "=", "SignExtend32", "<", "", ">", "(", "tmp", "<<", "", ")", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "", ")", "+", "imm32", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")"], "ground_truth": [")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41541, "Length": 94, "Cover_Rate": 0.6143790849673203} {"Template_token": ["", "static", "DecodeStatus", "DecodeThumbBROperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "", ">", "(", "Val", "<<", "", ")", ")", ")", ";", "return", "MCDisassembler", "::"], "ground_truth": ["Success", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41542, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "(", "Val", "<<", "", ")", "+", "", ",", "true", ",", "", ",", "Inst", ",", "Decoder", ")", ")"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "<<", "", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbCmpBROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41543, "Length": 40, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "unsigned", "imod", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "|", "", ";", "unsigned", "flags", "=", "fieldFromInstruction", "(", "Insn", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41544, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "unsigned", "flags", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imod"], "ground_truth": [")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbCPS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41545, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ","], "ground_truth": ["Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeTSTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41546, "Length": 48, "Cover_Rate": 0.3057324840764331} {"Template_token": ["", "static", "DecodeStatus", "DecodeVCVTQ", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";", "bool", "hasFullFP16", "=", "featureBits", "[", "", "]", ";", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "", ")", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "", ")", "{", "if", "(", "op", "==", "", ")", "{", "Inst", ".", "setOpcode", "(", "", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", ""], "ground_truth": [")", ";"], "File": "ARMDisassembler", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41547, "Length": 227, "Cover_Rate": 0.5604938271604938} {"Template_token": ["", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", "&&", "Rm", "!=", "", "&&", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ","], "ground_truth": ["Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41548, "Length": 101, "Cover_Rate": 0.3005952380952381} {"Template_token": ["", "case", "", ":", "align", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41549, "Length": 164, "Cover_Rate": 0.3685393258426966} {"Template_token": ["", "unsigned", "size", "=", "", "<<", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "align", "*=", "", "*", "size", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairSpacedRegisterClass", "(", "Inst", ",", "Rd", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41550, "Length": 133, "Cover_Rate": 0.3481675392670157} {"Template_token": ["", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", ""], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41551, "Length": 160, "Cover_Rate": 0.32388663967611336} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address"], "ground_truth": [",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41552, "Length": 92, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "inc", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "+", "", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "if", "(", "Rm", "==", "", ")", "Inst", ".", "addOperand", "("], "ground_truth": ["MCOperand", "::", "createReg", "(", "", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD3DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41553, "Length": 210, "Cover_Rate": 0.7023411371237458} {"Template_token": ["", "static", "DecodeStatus", "DecodeVLD3LN", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "", ")"], "ground_truth": ["{"], "File": "ARMDisassembler", "Func": "DecodeVLD3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41554, "Length": 327, "Cover_Rate": 0.611214953271028} {"Template_token": ["", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "size", "==", "", ")", "{", "if", "(", "align", "==", "", ")", "return", "MCDisassembler", "::", "Fail", ";", "align", "=", "", ";", "}", "else", "{", "if", "(", "size", "==", "", ")", "{", "align", "*=", "", ";", "}", "else", "{", "size", "=", "", "<<", "size", ";", "align", "*=", "", "*", "size", ";", "}", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "", "*", "inc", ")", "%", "", ",", "Address", ",", "Decoder", ")", ")", ")"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVLD4DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41555, "Length": 183, "Cover_Rate": 0.4485294117647059} {"Template_token": ["", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", "<<"], "ground_truth": ["size", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41556, "Length": 87, "Cover_Rate": 0.5612903225806452} {"Template_token": ["", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", "", ":", "align", "=", "", ";", "break", ";", "case", "", ":", "align", "=", "", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::"], "ground_truth": ["Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVST1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41557, "Length": 236, "Cover_Rate": 0.5605700712589073} {"Template_token": ["", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "}", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "Rm", "!=", "", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")"], "ground_truth": [")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeVST3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41558, "Length": 386, "Cover_Rate": 0.8446389496717724} {"Template_token": ["", "static", "DecodeStatus", "DecodeVST4LN", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", "<<", "", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "unsigned", "align", "=", "", ";", "unsigned", "index", "=", "", ";", "unsigned", "inc", "=", "", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "align", "=", "", ";", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "inc", "=", "", ";", "break", ";", "case", "", ":", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "", ",", "", ")", ")", "{", "case", ""], "ground_truth": [":"], "File": "ARMDisassembler", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41559, "Length": 210, "Cover_Rate": 0.4085603112840467} {"Template_token": ["", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONLdStInsn", "=", "Insn32", ";", "NEONLdStInsn", "&=", "", ";", "NEONLdStInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "", ",", "", ")", "==", "", ")", "{", "uint32_t", "NEONDataInsn", "=", "Insn32", ";", "NEONDataInsn", "&=", "", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "", ")", ">>", "", ";", "NEONDataInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "uint32_t", "NEONCryptoInsn", "=", "Insn32", ";", "NEONCryptoInsn", "&=", "", ";", "NEONCryptoInsn", "|=", "(", "NEONCryptoInsn", "&", "", ")", ">>", "", ";", "NEONCryptoInsn", "|=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8Crypto32", ",", "MI", ",", "NEONCryptoInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "uint32_t", "NEONv8Insn", "=", "Insn32", ";", "NEONv8Insn", "&=", "", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8NEON32", ",", "MI", ",", "NEONv8Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb2CoProc32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail"], "ground_truth": [")", "{"], "File": "ARMDisassembler", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41560, "Length": 375, "Cover_Rate": 0.39556962025316456} {"Template_token": ["", "static", "int", "calculate_cpu_arch", "(", "int", "cpu_arch", ",", "int", "secondary_arch", ")", "{", "if", "(", "(", "secondary_arch", "<", "", ")", "||", "(", "(", "cpu_arch", "+", "secondary_arch", ")", "!=", "(", "ELFAttributeData", "::", "CPU_Arch__V4T", "+", "ELFAttributeData", "::", "CPU_Arch__V6_M", ")", ")", ")", "return", "cpu_arch", ";", "if", "(", "(", "cpu_arch", "==", "ELFAttributeData", "::", "CPU_Arch__V4T", ")", "&&", "(", "secondary_arch", "==", "ELFAttributeData", "::", "CPU_Arch__V6_M"], "ground_truth": [")", ")", "return", "ELFAttributeData", "::", "CPU_Arch__V4T_Plus_V6_M", ";"], "File": "ARMELFAttributeData", "Func": "calculate_cpu_arch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41561, "Length": 63, "Cover_Rate": 0.6847826086956522} {"Template_token": ["", "return", "(", "x", "*", "(", "y", ">>", "", ")", "+", "(", "y", ">>"], "ground_truth": ["", ")", ")", ";"], "File": "ARMELFAttributeData", "Func": "calculate_fp_config_hash", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41562, "Length": 17, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "if", "(", "(", "static_cast", "<", "uint8_t", ">", "(", "data", "[", "", "]", ")", "==", "ELFAttributeData", "::", "Tag_CPU_arch", ")", "&&", "(", "(", "data", "[", "", "]", "==", "ELFAttributeData", "::", "CPU_Arch__V4T", ")", "||", "(", "data", "[", "", "]", "==", "ELFAttributeData", "::", "CPU_Arch__V6_M", ")", ")", ")", "return", "static_cast", "<", "uint32_t", ">", "(", "data", "[", "", "]", ")", ";", "return", "-", ""], "ground_truth": [";"], "File": "ARMELFAttributeData", "Func": "decode_secondary_compatibility_attribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41563, "Length": 59, "Cover_Rate": 0.5175438596491229} {"Template_token": ["", "static", "void", "encode_secondary_compatibility_attribute", "(", "ELFAttributeValue", "&", "pValue", ",", "int", "pArch", ")", "{", "if", "(", "(", "pArch", "<", "", ")", "||", "(", "pArch", ">", "ELFAttributeData", "::", "CPU_Arch_Max", ")", ")", "{", "pValue", ".", "setStringValue", "(", "", ")", ";", "}", "else", "{", "char", "new_value", "[", "]", "=", "{", "ELFAttributeData", "::", "Tag_CPU_arch", ",", "static_cast", "<", "char", ">", "(", "pArch", ")", ",", "", "}", ";", "pValue", ".", "setStringValue", "(", "std", "::", "string", "(", "new_value", ",", "sizeof", "("], "ground_truth": ["new_value", ")", ")", ")", ";"], "File": "ARMELFAttributeData", "Func": "encode_secondary_compatibility_attribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41564, "Length": 77, "Cover_Rate": 0.9506172839506173} {"Template_token": ["", "}", "}", "else", "{", "UnknownAttrsMap", "::", "const_iterator", "attr_it", "=", "m_UnknownAttrs", ".", "find", "(", "pTag", ")", ";", "if", "(", "attr_it", "==", "m_UnknownAttrs", ".", "end", "(", ")", ")", "{", "return", "NULL", ";", "}", "else", "{", "return", "&", "attr_it"], "ground_truth": ["->", "second", ";"], "File": "ARMELFAttributeData", "Func": "getAttributeValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41565, "Length": 39, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "if", "(", "!", "attr_value", "->", "isUninitialized", "(", ")", ")", "{", "return", "std", "::", "make_pair", "(", "attr_value", ",", "false", ")", ";", "}", "else", "{", "attr_value", "->", "setType", "(", "GetAttributeValueType", "(", "pTag", ")", ")", ";", "return", "std", "::", "make_pair", "(", "attr_value"], "ground_truth": [",", "true", ")", ";"], "File": "ARMELFAttributeData", "Func": "getOrCreateAttributeValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41566, "Length": 43, "Cover_Rate": 0.4215686274509804} {"Template_token": ["", "assert", "(", "static_cast", "<", "size_t", ">", "(", "cpu_arch", ")", "<", "(", "sizeof", "(", "generic_cpu_name_table", ")", "/", "sizeof", "(", "generic_cpu_name_table", "[", "", "]", ")", ")", ")", ";", "return", "generic_cpu_name_table", "[", "cpu_arch"], "ground_truth": ["]", ";"], "File": "ARMELFAttributeData", "Func": "get_generic_cpu_name", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41567, "Length": 32, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "assert", "(", "static_cast", "<", "size_t", ">", "(", "cpu_arch", ")", "<", "(", "sizeof", "(", "generic_cpu_name_table", ")", "/", "sizeof", "(", "generic_cpu_name_table", "[", "", "]", ")", ")", ")", ";", "return", "generic_cpu_name_table", "["], "ground_truth": ["cpu_arch", "]", ";"], "File": "ARMELFAttributeData", "Func": "get_generic_cpu_name", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41568, "Length": 32, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "m_CPURawName", ".", "clear", "(", ")", ";", "m_SecondaryCPUArch", "=", "-", "", ";", "m_VFPArgs", "=", "-", "", ";", "m_FPArch", "=", "-", "", ";", "m_HardFPUse", "=", "-"], "ground_truth": ["", ";"], "File": "ARMELFAttributeData", "Func": "preMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41569, "Length": 26, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "m_CPUName", ".", "clear", "(", ")", ";", "m_CPURawName", ".", "clear", "(", ")", ";", "m_SecondaryCPUArch", "=", "-", "", ";", "m_VFPArgs", "=", "-", "", ";", "m_FPArch", "=", "-", "", ";", "m_HardFPUse", "=", "-", "", ";", "m_MPextensionUse", "=", "-", "", ";", "m_DIVUse", "=", "-", "", ";", "return", "true"], "ground_truth": [";"], "File": "ARMELFAttributeData", "Func": "preMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41570, "Length": 45, "Cover_Rate": 0.7377049180327869} {"Template_token": ["", "bool", "ELFAttributeData", "::", "usingThumb", "(", ")", "const", "{", "int", "arch", "=", "m_Attrs", "[", "Tag_CPU_arch", "]", ".", "getIntValue", "(", ")", ";", "if", "(", "(", "arch", "==", "CPU_Arch__V6_M", ")", "||", "(", "arch", "==", "CPU_Arch__V6S_M", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMELFAttributeData", "Func": "usingThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41571, "Length": 37, "Cover_Rate": 0.5211267605633803} {"Template_token": ["", "void", "ELFDynamic", "::", "applyTargetEntries", "(", "const", "ELFFileFormat", "&", "pFormat", ")", "{", "if", "(", "pFormat", ".", "hasGOT", "(", ")", ")", "applyOne", "(", "llvm", "::", "ELF", "::", "DT_PLTGOT", ",", "pFormat", ".", "getGOT", "("], "ground_truth": [")", ".", "addr", "(", ")", ")", ";"], "File": "ARMELFDynamic", "Func": "applyTargetEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41572, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "if", "(", "pFormat", ".", "hasGOT", "(", ")", ")", "reserveOne", "("], "ground_truth": ["llvm", "::", "ELF", "::", "DT_PLTGOT", ")", ";"], "File": "ARMELFDynamic", "Func": "reserveTargetEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41573, "Length": 17, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "if", "(", "Sec", ".", "getKind", "(", ")", ".", "isExecuteOnly", "(", ")", "&&", "!", "TextSection", "->", "hasInstructions", "(", ")", "&&", "!", "TextSection", "->", "hasData", "(", ")", ")", "{", "TextSection", "->", "setFlags", "(", "TextSection", "->", "getFlags", "(", ")", "|", "ELF", "::"], "ground_truth": ["SHF__PURECODE", ")", ";"], "File": "ARMELFObjectWriter (2)2", "Func": "addTargetSectionFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41574, "Length": 42, "Cover_Rate": 0.5316455696202531} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::"], "ground_truth": ["createELFObjectWriter", "(", "uint8_t", "OSABI", ")", "{"], "File": "ARMELFObjectWriter (2)2", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41575, "Length": 14, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "createELFObjectWriter", "(", "uint8_t", "OSABI", ")", "{", "return", "std", "::", "make_unique", "<", "ELFObjectWriter", ">", "(", "OSABI"], "ground_truth": [")", ";"], "File": "ARMELFObjectWriter (2)2", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41576, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "return", "GetRelocTypeInner", "(", "Target", ",", "Fixup"], "ground_truth": [",", "IsPCRel", ",", "Ctx", ")", ";"], "File": "ARMELFObjectWriter (2)2", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41577, "Length": 12, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "unsigned", "ELFObjectWriter", "::", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{", "return", "GetRelocTypeInner", "(", "Target", ",", "Fixup", ",", "IsPCRel", ",", "Ctx"], "ground_truth": [")", ";"], "File": "ARMELFObjectWriter (2)2", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41578, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "default", ":", "return", "true", ";", "case", "ELF", "::", "R__PREL31", ":", "case", "ELF", "::", "R__ABS32", ":", "return"], "ground_truth": ["false", ";"], "File": "ARMELFObjectWriter (2)2", "Func": "needsRelocateWithSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41579, "Length": 18, "Cover_Rate": 0.45} {"Template_token": ["", "default", ":", "return", "true", ";", "case", "ELF", "::", "R__PREL31", ":", "case", "ELF", "::", "R__ABS32", ":", "return", "false"], "ground_truth": [";"], "File": "ARMELFObjectWriter (2)2", "Func": "needsRelocateWithSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41580, "Length": 18, "Cover_Rate": 0.45} {"Template_token": ["", "switch", "(", "Type", ")", "{", "default", ":", "return", "true", ";", "case", "ELF", "::"], "ground_truth": ["R__PREL31", ":"], "File": "ARMELFObjectWriter11", "Func": "needsRelocateWithSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41581, "Length": 15, "Cover_Rate": 0.375} {"Template_token": ["", "default", ":", "return", "true", ";", "case", "ELF", "::", "R__PREL31", ":", "case", "ELF", "::", "R__ABS32"], "ground_truth": [":"], "File": "ARMELFObjectWriter11", "Func": "needsRelocateWithSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41582, "Length": 15, "Cover_Rate": 0.375} {"Template_token": ["", "return", "llvm", "::", "make_unique", "<", "ELFObjectWriter", ">"], "ground_truth": ["(", "OSABI", ")", ";"], "File": "ARMELFObjectWriter12", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41583, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "return", "ELF", "::", "R__GOT_PREL", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "return", "ELF", "::", "R__PREL31", ";", "}", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "return", "ELF", "::", "R__CALL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R__TLS_CALL", ";", "default", ":", "return", "ELF", "::", "R__CALL", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "return", "ELF", "::", "R__JUMP24", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP19", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP24", ";", "case", "", ":", "return", "ELF", "::", "R__MOVT_PREL", ";", "case", "", ":", "return", "ELF", "::", "R__MOVW_PREL_NC", ";", "case", "", ":", "return", "ELF", "::", "R__THM_MOVT_PREL", ";", "case", "", ":", "return", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP11", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP8", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R__THM_TLS_CALL", ";", "default", ":", "return", "ELF", "::", "R__THM_CALL", ";", "}", "}", "}", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "Ctx", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS8", ";", "}", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS16", ";", "}", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "return", "ELF", "::", "R__GOT_BREL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "return", "ELF", "::", "R__TLS_GD32", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "return", "ELF", "::", "R__TLS_LE32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "return", "ELF", "::", "R__TLS_IE32", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "return", "ELF", "::", "R__GOTOFF32", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "return", "ELF", "::", "R__GOT_PREL", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "return", "ELF", "::", "R__TARGET1", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "return", "ELF", "::", "R__TARGET2", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "return", "ELF", "::", "R__PREL31", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "return", "ELF", "::", "R__SBREL32", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "return", "ELF", "::", "R__TLS_LDO32", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R__TLS_CALL", ";", "case", "MCSymbolRefExpr", "::"], "ground_truth": ["VK_TLSDESC", ":"], "File": "ARMELFObjectWriter12", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41584, "Length": 413, "Cover_Rate": 0.5543624161073826} {"Template_token": ["", "break", ";", "case", "ELF", "::", "R__ABS32", ":", "InNormalSection", "=", "StringSwitch", "<", "bool", ">", "(", "Section", ".", "getSectionName", "(", ")", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Default", "(", "true", ")", ";", "EmitThisSym", "=", "false", ";", "break", ";", "}", "}", "else", "{", "NonPCRelCount", "++", ";", "InNormalSection", "=", "StringSwitch", "<", "bool", ">", "(", "Section", ".", "getSectionName", "(", ")", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Case", "(", "", ",", "false", ")", ".", "Default", "(", "true", ")", ";", "switch", "(", "RelocType", ")", "{", "default", ":", "EmitThisSym", "=", "true", ";", "break", ";", "case", "ELF", "::", "R__ABS32", ":", "EmitThisSym", "=", "false", ";", "break", ";", "case", "ELF", "::", "R__PREL31", ":", "EmitThisSym", "=", "false", ";", "break", ";", "}", "}", "if", "(", "EmitThisSym", ")", "return"], "ground_truth": ["&", "Symbol", ";"], "File": "ARMELFObjectWriter15", "Func": "ExplicitRelSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41585, "Length": 159, "Cover_Rate": 0.34120171673819744} {"Template_token": ["", "unsigned", "ELFObjectWriter", "::", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ",", "bool", "IsRelocWithSymbol", ",", "int64_t", "Addend", ")", "const", "{", "return", "GetRelocTypeInner", "(", "Target", ",", "Fixup", ",", "IsPCRel"], "ground_truth": [")", ";"], "File": "ARMELFObjectWriter15", "Func": "GetRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41586, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "createELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ",", "bool", "IsLittleEndian", ")", "{", "return", "createELFObjectWriter", "(", "llvm", "::", "make_unique", "<", "ELFObjectWriter", ">", "(", "OSABI", ")", ","], "ground_truth": ["OS", ",", "IsLittleEndian", ")", ";"], "File": "ARMELFObjectWriter18", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41587, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "ELFObjectWriter", "(", "OSABI", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS"], "ground_truth": [",", "IsLittleEndian", ")", ";"], "File": "ARMELFObjectWriter1", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41588, "Length": 20, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP19", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP11", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP8", ";", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__THM_TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS8", ";", "break", ";", "}", "break", ";", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS16", ";", "break", ";", "}", "break", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "Type", "=", "ELF", "::", "R__NONE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF"], "ground_truth": ["::", "R__SBREL32", ";"], "File": "ARMELFObjectWriter20", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41589, "Length": 429, "Cover_Rate": 0.4886104783599089} {"Template_token": ["", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__SBREL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "Type", "=", "ELF", "::", "R__TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSDESC", ":", "Type", "=", "ELF", "::", "R__TLS_GOTDESC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSLDM", ":", "Type", "=", "ELF", "::", "R__TLS_LDM32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ":", "Type", "=", "ELF", "::", "R__TLS_DESCSEQ", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF"], "ground_truth": ["::", "R__MOVT_BREL", ";"], "File": "ARMELFObjectWriter20", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41590, "Length": 279, "Cover_Rate": 0.31776765375854216} {"Template_token": ["", "}", "case", "", ":", "return", "ELF", "::", "R__THM_BF16", ";", "case", "", ":", "return", "ELF", "::", "R__THM_BF12", ";", "case", "", ":", "return", "ELF", "::", "R__THM_BF18", ";", "}", "}", "switch", "(", "Kind", ")", "{", "default", ":", "Ctx", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS8", ";", "}", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS16", ";", "}", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "return", "ELF", "::", "R__GOT_BREL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "return", "ELF", "::", "R__TLS_GD32", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "return", "ELF", "::", "R__TLS_LE32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "return", "ELF", "::", "R__TLS_IE32", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "return", "ELF", "::", "R__GOTOFF32", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "return", "ELF", "::", "R__GOT_PREL", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "return", "ELF", "::", "R__TARGET1", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "return", "ELF", "::", "R__TARGET2", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "return", "ELF", "::", "R__PREL31", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "return", "ELF", "::", "R__SBREL32", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "return", "ELF", "::", "R__TLS_LDO32", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R__TLS_CALL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSDESC", ":", "return", "ELF", "::", "R__TLS_GOTDESC", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSLDM", ":", "return", "ELF", "::", "R__TLS_LDM32", ";", "case", "MCSymbolRefExpr", "::"], "ground_truth": ["VK__TLSDESCSEQ", ":"], "File": "ARMELFObjectWriter21", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41591, "Length": 323, "Cover_Rate": 0.3491891891891892} {"Template_token": ["", "unsigned", "ELFObjectWriter", "::", "getEFlags", "(", ")", "const", "{", "return", "ELF", "::", "EF__EABIMASK", "&"], "ground_truth": ["DefaultEABIVersion", ";"], "File": "ARMELFObjectWriter22", "Func": "getEFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41592, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_ABS_NC", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMELFObjectWriter22", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41593, "Length": 197, "Cover_Rate": 0.37169811320754714} {"Template_token": ["", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__REL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSGD", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK__PLT", ":", "Type", "=", "ELF", "::", "R__PLT32", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMELFObjectWriter29", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41594, "Length": 170, "Cover_Rate": 0.3159851301115242} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__THM_TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "Type", "=", "ELF", "::", "R__NONE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "Type", "=", "ELF", "::", "R__TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESC", ":", "Type", "=", "ELF", "::", "R__TLS_GOTDESC", ";", "break", ";", "case", "MCSymbolRefExpr", "::"], "ground_truth": ["VK__TLSDESCSEQ", ":"], "File": "ARMELFObjectWriter30", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41595, "Length": 251, "Cover_Rate": 0.3915756630265211} {"Template_token": ["", "case", "", ":", "return", "ELF", "::", "R__THM_BF12", ";", "case", "", ":", "return", "ELF", "::", "R__THM_BF18", ";", "}", "}", "switch", "(", "Kind", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS8", ";", "}", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS16", ";", "}", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "return", "ELF", "::", "R__GOT_BREL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "return", "ELF", "::", "R__TLS_GD32", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "return", "ELF", "::", "R__TLS_LE32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "return", "ELF", "::", "R__TLS_IE32", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "return", "ELF", "::", "R__GOTOFF32", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "return", "ELF", "::", "R__GOT_PREL", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "return", "ELF", "::", "R__TARGET1", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "return", "ELF", "::", "R__TARGET2", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "return", "ELF", "::", "R__PREL31", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "return", "ELF", "::", "R__SBREL32", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "return", "ELF", "::", "R__TLS_LDO32", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL"], "ground_truth": [":"], "File": "ARMELFObjectWriter31", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41596, "Length": 284, "Cover_Rate": 0.307027027027027} {"Template_token": ["", "return", "ELF", "::", "R__PREL31", ";", "}", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "return", "ELF", "::", "R__CALL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R__TLS_CALL", ";", "default", ":", "return", "ELF", "::", "R__CALL", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "return", "ELF", "::", "R__JUMP24", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP19", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP24", ";", "case", "", ":", "return", "ELF", "::", "R__MOVT_PREL", ";", "case", "", ":", "return", "ELF", "::", "R__MOVW_PREL_NC", ";", "case", "", ":", "return", "ELF", "::", "R__THM_MOVT_PREL", ";", "case", "", ":", "return", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP11", ";", "case", "", ":", "return", "ELF", "::", "R__THM_JUMP8", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "return", "ELF", "::", "R__THM_TLS_CALL", ";", "default", ":", "return", "ELF", "::", "R__THM_CALL", ";", "}", "case", "", ":", "case", "", ":", "return", "ELF", "::", "R__THM_PC8", ";", "case", "", ":", "return", "ELF", "::", "R__THM_ALU_PREL_11_0", ";", "case", "", ":", "return", "ELF", "::", "R__THM_PC12", ";", "case", "", ":", "return", "ELF", "::", "R__THM_BF16", ";", "case", "", ":", "return", "ELF", "::", "R__THM_BF12", ";", "case", "", ":", "return", "ELF", "::", "R__THM_BF18", ";", "}", "}", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", "{", "default", ":", "Ctx", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_NONE", ":", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS8", ";", "}", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS16", ";", "}", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "return", "ELF", "::", "R__NONE", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "return", "ELF", "::", "R__GOT_BREL", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "return", "ELF", "::", "R__TLS_GD32", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "return", "ELF", "::", "R__TLS_LE32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "return", "ELF", "::", "R__TLS_IE32", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R__ABS32", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "return", "ELF", "::", "R__GOTOFF32", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "return", "ELF", "::", "R__GOT_PREL", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "return", "ELF", "::", "R__TARGET1", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "return", "ELF", "::", "R__TARGET2", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "return", "ELF", "::", "R__PREL31", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "return", "ELF", "::", "R__SBREL32", ";", "case", "MCSymbolRefExpr", "::"], "ground_truth": ["VK__TLSLDO", ":"], "File": "ARMELFObjectWriter32", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41597, "Length": 434, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__THM_TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS8", ";", "break", ";", "}", "break", ";", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS16", ";", "break", ";", "}", "break", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "Type", "=", "ELF", "::", "R__NONE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__SBREL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "Type", "=", "ELF", "::", "R__TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSDESC", ":", "Type", "=", "ELF", "::", "R__TLS_GOTDESC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ":", "Type", "=", "ELF", "::", "R__TLS_DESCSEQ", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMELFObjectWriter35", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41598, "Length": 382, "Cover_Rate": 0.4993464052287582} {"Template_token": ["", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_ABS_NC"], "ground_truth": [";"], "File": "ARMELFObjectWriter37", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41599, "Length": 257, "Cover_Rate": 0.4821763602251407} {"Template_token": ["", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "isAbsolute", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "unsigned", "Type", "=", "", ";", "if", "(", "IsPCRel", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__REL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSGD", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK__PLT", ":", "Type", "=", "ELF", "::", "R__PLT32", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4"], "ground_truth": [":"], "File": "ARMELFObjectWriter37", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41600, "Length": 255, "Cover_Rate": 0.47842401500938087} {"Template_token": ["", "Type", "=", "ELF", "::", "R__THM_JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__THM_TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS8", ";", "break", ";", "}", "break", ";", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS16", ";", "break", ";", "}", "break", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "Type", "=", "ELF", "::", "R__NONE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr"], "ground_truth": ["::", "VK__TARGET2", ":"], "File": "ARMELFObjectWriter40", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41601, "Length": 316, "Cover_Rate": 0.4087968952134541} {"Template_token": ["", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__SBREL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "Type", "=", "ELF", "::", "R__TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSDESC", ":", "Type", "=", "ELF", "::", "R__TLS_GOTDESC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSLDM", ":", "Type", "=", "ELF", "::", "R__TLS_LDM32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ":", "Type", "=", "ELF", "::", "R__TLS_DESCSEQ", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__MOVT_BREL", ";", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__MOVW_ABS_NC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__MOVW_BREL_NC", ";", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_ABS", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_BREL", ";", "break", ";", "}", "break", ";", "case", "", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_ABS_NC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_BREL_NC", ";", "break", ";", "}", "break", ";", "}", "}", "return", "Type"], "ground_truth": [";"], "File": "ARMELFObjectWriter53", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41602, "Length": 328, "Cover_Rate": 0.3474576271186441} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK__PLT", ":", "Type", "=", "ELF", "::", "R__PLT32", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_ABS_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_ABS", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMELFObjectWriter54", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41603, "Length": 339, "Cover_Rate": 0.6360225140712945} {"Template_token": ["", "default", ":", "report_fatal_error", "(", "", ")", ";", "return", "ELF", "::", "R__NONE", ";", "case", "FK_Data_1", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS8", ";", "break", ";", "}", "break", ";", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS16", ";", "break", ";", "}", "break", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "Type", "=", "ELF", "::", "R__NONE", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "Type", "=", "ELF", "::", "R__GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "Type", "=", "ELF", "::", "R__TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTOFF", ":", "Type", "=", "ELF", "::", "R__GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__GOT_PREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET1", ":", "Type", "=", "ELF", "::", "R__TARGET1", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TARGET2", ":", "Type", "=", "ELF", "::", "R__TARGET2", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__PREL31", ":", "Type", "=", "ELF", "::", "R__PREL31", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__SBREL", ":", "Type", "=", "ELF", "::", "R__SBREL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSLDO", ":", "Type", "=", "ELF", "::", "R__TLS_LDO32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESC", ":", "Type", "=", "ELF", "::", "R__TLS_GOTDESC", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSDESCSEQ", ":", "Type", "=", "ELF", "::", "R__TLS_DESCSEQ", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMELFObjectWriter6", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41604, "Length": 306, "Cover_Rate": 0.4} {"Template_token": ["", "MCObjectWriter", "*", "llvm", "::", "createELFObjectWriter", "(", "raw_ostream", "&", "OS", ",", "uint8_t", "OSABI", ",", "bool"], "ground_truth": ["IsLittleEndian", ")", "{"], "File": "ARMELFObjectWriter", "Func": "createARMELFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41605, "Length": 17, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__REL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "Type", "=", "ELF", "::", "R__PLT32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__THM_TLS_CALL"], "ground_truth": [";"], "File": "ARMELFObjectWriter", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41606, "Length": 206, "Cover_Rate": 0.30884557721139433} {"Template_token": ["", "unsigned", "Type", "=", "", ";", "if", "(", "IsPCRel", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R__REL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_TLSGD", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R__TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ":", "Type", "=", "ELF", "::", "R__GOT_PREL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "Type", "=", "ELF", "::", "R__PLT32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__CALL", ";", "break", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__JUMP24", ";", "break", ";", "case", "", ":", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_JUMP24", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVT_PREL", ";", "break", ";", "case", "", ":", "Type", "=", "ELF", "::", "R__THM_MOVW_PREL_NC", ";", "break", ";", "case", "", ":", "case", "", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK__TLSCALL", ":", "Type", "=", "ELF", "::", "R__THM_TLS_CALL", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R__THM_CALL", ";", "break", ";", "}", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCSymbolRefExpr", "::", "VK__NONE", ":", "Type", "=", "ELF", "::"], "ground_truth": ["R__NONE", ";"], "File": "ARMELFObjectWriter", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41607, "Length": 307, "Cover_Rate": 0.46026986506746626} {"Template_token": ["", "bool", "ELFObjectWriter", "::", "needsRelocateWithSymbol", "(", "unsigned", "Type", ")", "const", "{", "switch", "(", "Type", ")", "{", "default", ":", "return", "true", ";", "case", "ELF"], "ground_truth": ["::", "R__PREL31", ":"], "File": "ARMELFObjectWriter", "Func": "needsRelocateWithSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41608, "Length": 25, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", "{", "Reset", "("], "ground_truth": [")", ";"], "File": "ARMELFStreamer (2)", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41609, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "size_t", "TargetELFStreamer", "::", "calculateContentSize", "(", ")", "const", "{", "size_t", "Result", "=", "", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItem", "::", "HiddenAttribute", ":", "break", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Result", "+=", "getULEB128Size", "(", "item", ".", "Tag", ")", ";", "Result", "+=", "getULEB128Size", "(", "item", ".", "IntValue", ")", ";", "break", ";", "case", "AttributeItem", "::", "TextAttribute", ":", "Result", "+=", "getULEB128Size", "(", "item", ".", "Tag", ")", ";", "Result", "+=", "item", ".", "StringValue", ".", "size", "(", ")", "+", "", ";", "break", ";", "case", "AttributeItem", "::", "NumericAndTextAttributes", ":", "Result", "+=", "getULEB128Size", "(", "item", ".", "Tag", ")", ";", "Result", "+=", "getULEB128Size", "(", "item", ".", "IntValue", ")", ";", "Result", "+=", "item", ".", "StringValue", ".", "size", "(", ")"], "ground_truth": ["+", "", ";"], "File": "ARMELFStreamer (2)", "Func": "calculateContentSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41610, "Length": 142, "Cover_Rate": 0.9466666666666667} {"Template_token": ["", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "LastEMS", ";", "LastEMS", "=", "LastMappingSymbols", ".", "lookup", "(", "Section", ")", ";", "MCELFStreamer", "::", "ChangeSection", "(", "Section"], "ground_truth": [",", "Subsection", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41611, "Length": 29, "Cover_Rate": 0.6590909090909091} {"Template_token": ["", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMELFStreamer (2)", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41612, "Length": 49, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")"], "ground_truth": [".", "setRelaxAll", "(", "true", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41613, "Length": 28, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "new", "TargetStreamer", "(", "S"], "ground_truth": [")", ";"], "File": "ARMELFStreamer (2)", "Func": "createARMNullTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41614, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "return", "new", "TargetStreamer", "(", "S"], "ground_truth": [")", ";"], "File": "ARMELFStreamer (2)", "Func": "createARMNullTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41615, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "new", "TargetELFStreamer", "(", "S", ")", ";", "return", "new", "TargetStreamer", "(", "S"], "ground_truth": [")", ";"], "File": "ARMELFStreamer (2)", "Func": "createARMObjectTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41616, "Length": 22, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "return", "new", "TargetAsmStreamer", "(", "S", ",", "OS", ",", "*", "InstPrint", ",", "isVerboseAsm"], "ground_truth": [")", ";"], "File": "ARMELFStreamer (2)", "Func": "createARMTargetAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41617, "Length": 14, "Cover_Rate": 0.4} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitArch", "(", "unsigned", "Value", ")", "{", "Arch", "="], "ground_truth": ["Value", ";"], "File": "ARMELFStreamer (2)", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41618, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitArch", "(", "unsigned"], "ground_truth": ["Value", ")", "{"], "File": "ARMELFStreamer (2)", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41619, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitArchExtension", "(", "unsigned", "ArchExt", ")", "{", "OS", "<<", "", "<<", "", "(", "ArchExt"], "ground_truth": [")", "<<", "", ";"], "File": "ARMELFStreamer (2)", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41620, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "void", "EmitMappingSymbol", "(", ")", "{", "if", "(", "LastEMS", "==", "EMS_"], "ground_truth": [")", "return", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitARMMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41621, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "return", ";", "case", "MCAF_Code16", ":", "IsThumb", "=", "true", ";", "return", ";", "case", "MCAF_Code32", ":", "IsThumb", "=", "false", ";", "return", ";", "case", "MCAF_Code64", ":", "return", ";", "case"], "ground_truth": ["MCAF_SubsectionsViaSymbols", ":"], "File": "ARMELFStreamer (2)", "Func": "EmitAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41622, "Length": 28, "Cover_Rate": 0.509090909090909} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "Value", ")", "{", "setAttributeItem", "(", "Attribute", ",", "Value"], "ground_truth": [",", "true", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41623, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "setAttributeItem", "(", "Attribute", ","], "ground_truth": ["Value", ",", "true", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41624, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "MCELFStreamer", "::", "EmitBytes", "(", "Data"], "ground_truth": [")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41625, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "void", "ELFStreamer", "::", "emitCantUnwind", "(", ")"], "ground_truth": ["{"], "File": "ARMELFStreamer (2)", "Func": "emitCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41626, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "void", "ELFStreamer", "::", "emitCantUnwind"], "ground_truth": ["(", ")", "{"], "File": "ARMELFStreamer (2)", "Func": "emitCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41627, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "if", "(", "LastEMS", "==", "EMS_Data", ")", "return", ";", "EmitMappingSymbol", "("], "ground_truth": ["", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitDataMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41628, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "MCDataFragment", "*", "Frag", "=", "getOrCreateDataFragment", "(", ")", ";", "Frag", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Frag", "->", "getContents", "("], "ground_truth": [")", ".", "size", "(", ")", ",", "Expr", ",", "Kind", ")", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41629, "Length": 36, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "MCDataFragment", "*", "Frag", "=", "getOrCreateDataFragment", "(", ")", ";", "Frag", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Frag", "->", "getContents", "(", ")", "."], "ground_truth": ["size", "(", ")", ",", "Expr", ",", "Kind", ")", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41630, "Length": 36, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "uint64_t", "Intval", "=", "Opcodes", "[", "", "]", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", ";", "EmitIntValue", "(", "Intval", ",", "Opcodes", ".", "size", "(", ")", ")", ";", "}", "SwitchSection", "(", "&", "FnStart", "->", "getSection", "(", ")"], "ground_truth": [")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41631, "Length": 75, "Cover_Rate": 0.352112676056338} {"Template_token": ["", "FnStart", "=", "getContext", "(", ")", ".", "createTempSymbol"], "ground_truth": ["(", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41632, "Length": 10, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "ELFStreamer", "::", "emitFnStart", "(", ")", "{", "assert", "(", "FnStart", "==", "nullptr", ")", ";", "FnStart", "=", "getContext", "(", ")"], "ground_truth": [".", "createTempSymbol", "(", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41633, "Length": 24, "Cover_Rate": 0.8} {"Template_token": ["", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMELFStreamer (2)", "Func": "emitFPUDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41634, "Length": 176, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "void", "ELFStreamer", "::", "emitHandlerData", "(", ")", "{", "FlushUnwindOpcodes", "(", "false", ")"], "ground_truth": [";"], "File": "ARMELFStreamer (2)", "Func": "emitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41635, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "void", "ELFStreamer", "::", "emitHandlerData", "(", ")", "{", "FlushUnwindOpcodes", "(", "false", ")"], "ground_truth": [";"], "File": "ARMELFStreamer (2)", "Func": "emitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41636, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{", "getStreamer", "(", ")", ".", "emitInst", "("], "ground_truth": ["Inst", ",", "Suffix", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41637, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitInst", "(", "uint32_t", "Inst"], "ground_truth": [",", "char", "Suffix", ")", "{"], "File": "ARMELFStreamer (2)", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41638, "Length": 12, "Cover_Rate": 0.5} {"Template_token": ["", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "if", "(", "IsThumb", ")", "EmitThumbMappingSymbol"], "ground_truth": ["(", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41639, "Length": 23, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "setAttributeItems", "(", "Attribute", ",", "IntValue", ",", "StringValue", ","], "ground_truth": ["true", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41640, "Length": 11, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "if", "(", "!", "Streamer", ".", "IsThumb", ")", "return", ";", "Streamer", ".", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Symbol", ")", ";", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", "->", "getType", "(", ")", ";", "if", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC"], "ground_truth": [")", "Streamer", ".", "EmitThumbFunc", "(", "Symbol", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41641, "Length": 57, "Cover_Rate": 0.75} {"Template_token": ["", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "("], "ground_truth": ["Name", "+", "", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41642, "Length": 27, "Cover_Rate": 0.4153846153846154} {"Template_token": ["", "assert", "(", "FPReg", "==", "", "&&", "", ")", ";", "FlushPendingOffset", "(", ")", ";", "FPReg", "=", "Reg", ";", "FPOffset", "=", "SPOffset", "+", "Offset", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "UnwindOpAsm", ".", "EmitSetSP", "(", "MRI", "->", "getEncodingValue"], "ground_truth": ["(", "FPReg", ")", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41643, "Length": 48, "Cover_Rate": 0.5853658536585366} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitObjectArch", "(", "unsigned", "Value"], "ground_truth": [")", "{"], "File": "ARMELFStreamer (2)", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41644, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "void", "ELFStreamer", "::", "emitPad", "(", "int64_t", "Offset", ")", "{", "SPOffset", "-=", "Offset", ";", "PendingOffset", "-="], "ground_truth": ["Offset", ";"], "File": "ARMELFStreamer (2)", "Func": "emitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41645, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "DF", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "create", "(", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "PersonalityRef", ",", "MCFixup", "::", "getKindForSize", "("], "ground_truth": ["", ",", "false", ")", ")", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitPersonalityFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41646, "Length": 35, "Cover_Rate": 0.3763440860215054} {"Template_token": ["", "assert", "(", "Index", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";", "PersonalityIndex", "="], "ground_truth": ["Index", ";"], "File": "ARMELFStreamer (2)", "Func": "emitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41647, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "RegList", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "MRI", "->", "getEncodingValue", "(", "RegList", "[", "i", "]", ")", ";", "assert", "(", "Reg", "<", "(", "IsVector", "?", "", ":", "", ")", "&&", "", ")", ";", "unsigned", "Bit", "=", "(", "", "<<", "Reg", ")", ";", "if", "(", "(", "Mask", "&", "Bit", ")", "==", "", ")", "{", "Mask", "|=", "Bit", ";", "++", "Count", ";", "}", "}", "SPOffset", "-=", "Count", "*", "(", "IsVector", "?", ""], "ground_truth": [":", "", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41648, "Length": 101, "Cover_Rate": 0.6644736842105263} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitTextAttribute", "(", "unsigned", "Attribute", ",", "StringRef", "Value", ")", "{", "setAttributeItem", "(", "Attribute", ",", "Value", ","], "ground_truth": ["true", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41649, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "void", "EmitThumbFunc", "(", "MCSymbol", "*", "Func", ")", "override", "{", "getAssembler", "(", ")", "."], "ground_truth": ["setIsThumbFunc", "(", "Func", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41650, "Length": 18, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "EmitMappingSymbol", "(", "", ")", ";", "LastEMS", "=", "EMS_Thumb"], "ground_truth": [";"], "File": "ARMELFStreamer (2)", "Func": "EmitThumbMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41651, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "SRE", "->"], "ground_truth": ["getSymbol", "(", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41652, "Length": 27, "Cover_Rate": 0.3068181818181818} {"Template_token": ["", "void", "ELFStreamer", "::", "emitUnwindRaw", "(", "int64_t", "Offset", ",", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{", "FlushPendingOffset", "(", ")", ";", "SPOffset", "=", "SPOffset", "-", "Offset", ";", "UnwindOpAsm", ".", "EmitRaw", "("], "ground_truth": ["Opcodes", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41653, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "TargetStreamer", "&", "ATS", "=", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";", "ATS", ".", "finishAttributeSection", "(", ")", ";", "MCELFStreamer", "::", "FinishImpl", "("], "ground_truth": [")", ";"], "File": "ARMELFStreamer (2)", "Func": "FinishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41654, "Length": 25, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "EmitValue", "(", "PersonalityRef", ",", "", ")", ";", "}", "assert", "(", "(", "Opcodes", ".", "size", "(", ")", "%", "", ")", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "Opcodes", ".", "size", "(", ")", ";", "I", "+=", "", ")", "{", "uint64_t", "Intval", "=", "Opcodes", "[", "I", "]", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", ";", "EmitIntValue", "(", "Intval", ",", "", ")", ";", "}", "if", "(", "NoHandlerData", "&&", "!", "Personality", ")", "EmitIntValue", "(", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41655, "Length": 102, "Cover_Rate": 0.42323651452282157} {"Template_token": ["", "assert", "(", "Index", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";", "return", "(", "Twine", "(", "", ")", "+", "Twine", "(", "Index", ")"], "ground_truth": [")", ".", "str", "(", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "GetAEABIUnwindPersonalityName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41656, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "static", "std", "::", "string", "GetAEABIUnwindPersonalityName", "(", "unsigned", "Index", ")", "{", "assert", "(", "Index", "<", ""], "ground_truth": ["::", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "GetAEABIUnwindPersonalityName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41657, "Length": 21, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Contents", "[", "i", "]", ".", "Tag", "==", "Attribute", ")", "return", "&", "Contents", "[", "i", "]", ";", "return", "nullptr"], "ground_truth": [";"], "File": "ARMELFStreamer (2)", "Func": "getAttributeItem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41658, "Length": 39, "Cover_Rate": 0.8125} {"Template_token": ["", "ELFStreamer", "&", "TargetELFStreamer", "::", "getStreamer", "("], "ground_truth": [")", "{"], "File": "ARMELFStreamer (2)", "Func": "getStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41659, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "return", "static_cast", "<", "ELFStreamer", "&"], "ground_truth": [">", "(", "Streamer", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "getStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41660, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "void", "ELFStreamer", "::", "Reset", "(", ")", "{", "ExTab", "=", "nullptr", ";", "FnStart", "=", "nullptr", ";", "Personality", "=", "nullptr", ";", "PersonalityIndex", "=", "", "::", "NUM_PERSONALITY_INDEX", ";", "FPReg", "=", "", ";", "FPOffset", "=", "", ";", "SPOffset", "=", "", ";", "PendingOffset", "=", "", ";", "UsedFP", "="], "ground_truth": ["false", ";"], "File": "ARMELFStreamer (2)", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41661, "Length": 45, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "if", "(", "!", "OverwriteExisting", ")", "return", ";", "Item", "->", "Type", "=", "AttributeItem", "::", "TextAttribute", ";", "Item", "->", "StringValue", "=", "Value", ";", "return", ";", "}", "AttributeItem", "Item"], "ground_truth": ["=", "{"], "File": "ARMELFStreamer (2)", "Func": "setAttributeItem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41662, "Length": 28, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "void", "TargetELFStreamer", "::", "switchVendor", "(", "StringRef", "Vendor", ")", "{", "assert", "(", "!", "Vendor", ".", "empty", "("], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "switchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41663, "Length": 21, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", "{", "EHReset", "(", ")"], "ground_truth": [";"], "File": "ARMELFStreamer11", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41664, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "auto", "LastMappingSymbol", "=", "LastMappingSymbols", ".", "find", "(", "Section", ")", ";", "if", "(", "LastMappingSymbol", "!=", "LastMappingSymbols", ".", "end", "(", ")", ")", "{", "LastEMSInfo", "=", "std", "::", "move", "(", "LastMappingSymbol"], "ground_truth": ["->", "second", ")", ";"], "File": "ARMELFStreamer11", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41665, "Length": 32, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "void", "ChangeSection", "(", "MCSection", "*", "Section", ",", "const", "MCExpr", "*", "Subsection", ")", "override", "{", "LastMappingSymbols", "[", "getCurrentSection", "(", ")", ".", "first", "]", "=", "std", "::", "move", "(", "LastEMSInfo", ")", ";", "MCELFStreamer", "::", "ChangeSection", "(", "Section", ",", "Subsection", ")", ";", "auto", "LastMappingSymbol", "=", "LastMappingSymbols", ".", "find", "("], "ground_truth": ["Section", ")", ";"], "File": "ARMELFStreamer11", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41666, "Length": 49, "Cover_Rate": 0.532608695652174} {"Template_token": ["", "EmitMappingSymbol", "(", "", ")", ";", "LastEMSInfo", "->", "State"], "ground_truth": ["=", "EMS_", ";"], "File": "ARMELFStreamer11", "Func": "EmitARMMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41667, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "if", "(", "LastEMSInfo", "->", "State", "==", "EMS_", ")"], "ground_truth": ["return", ";"], "File": "ARMELFStreamer11", "Func": "EmitARMMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41668, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMELFStreamer11", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41669, "Length": 124, "Cover_Rate": 0.5821596244131455} {"Template_token": ["", "assert", "(", "FnStart", "&&", "", ")", ";", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "uint64_t", "Intval", "=", "Opcodes", "[", "", "]", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", ";", "EmitIntValue", "(", "Intval", ",", "Opcodes", ".", "size", "(", ")", ")", ";", "}", "SwitchSection", "(", "&", "FnStart", "->", "getSection", "(", ")", ")", ";", "EHReset", "(", ")"], "ground_truth": [";"], "File": "ARMELFStreamer11", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41670, "Length": 199, "Cover_Rate": 0.9342723004694836} {"Template_token": ["", "if", "(", "IsThumb", ")", "EmitThumbMappingSymbol", "(", ")", ";", "else", "EmitMappingSymbol", "(", ")"], "ground_truth": [";"], "File": "ARMELFStreamer11", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41671, "Length": 13, "Cover_Rate": 0.325} {"Template_token": ["", "else", "EmitMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ","], "ground_truth": ["STI", ")", ";"], "File": "ARMELFStreamer11", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41672, "Length": 14, "Cover_Rate": 0.35} {"Template_token": ["", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", "+", "", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ")", ";", "EmitLabel", "(", "Symbol", ",", "Loc", ",", "F", ")", ";", "Symbol", "->", "setType", "(", "ELF", "::", "STT_NOTYPE", ")", ";", "Symbol", "->", "setBinding", "(", "ELF", "::", "STB_LOCAL", ")", ";", "Symbol", "->", "setExternal", "(", "false", ")", ";", "Symbol", "->", "setOffset", "("], "ground_truth": ["Offset", ")", ";"], "File": "ARMELFStreamer11", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41673, "Length": 68, "Cover_Rate": 0.7906976744186046} {"Template_token": ["", "EmitLabel", "(", "Symbol", ",", "Loc", ",", "F", ")", ";", "Symbol", "->", "setType", "(", "ELF", "::", "STT_NOTYPE", ")", ";", "Symbol", "->", "setBinding", "(", "ELF"], "ground_truth": ["::", "STB_LOCAL", ")", ";"], "File": "ARMELFStreamer11", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41674, "Length": 27, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "EmitMappingSymbol", "(", "", ")", ";", "LastEMSInfo", "->", "State", "="], "ground_truth": ["EMS_Thumb", ";"], "File": "ARMELFStreamer11", "Func": "EmitThumbMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41675, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "if", "(", "LastEMSInfo", "->", "State", "==", "EMS_Thumb", ")", "return", ";", "FlushPendingMappingSymbol", "(", ")", ";", "EmitMappingSymbol", "(", "", ")", ";", "LastEMSInfo", "->", "State"], "ground_truth": ["=", "EMS_Thumb", ";"], "File": "ARMELFStreamer11", "Func": "EmitThumbMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41676, "Length": 25, "Cover_Rate": 0.8064516129032258} {"Template_token": ["", "EmitMappingSymbol", "(", "", ",", "EMS", "->", "Loc", ",", "EMS", "->", "F", ",", "EMS", "->", "Offset", ")", ";", "EMS", "->", "resetInfo", "("], "ground_truth": [")", ";"], "File": "ARMELFStreamer11", "Func": "FlushPendingMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41677, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "bool", "hasInfo", "(", ")", "{", "return", "F", "!=", "nullptr"], "ground_truth": [";"], "File": "ARMELFStreamer11", "Func": "hasInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41678, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "MCTargetStreamer", "&", "TS", "=", "*", "getTargetStreamer", "(", ")", ";", "TargetStreamer", "&", "ATS", "=", "static_cast", "<", "TargetStreamer", "&", ">", "(", "TS", ")", ";", "ATS", ".", "reset", "(", ")", ";", "MappingSymbolCounter", "=", ""], "ground_truth": [";"], "File": "ARMELFStreamer11", "Func": "reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41679, "Length": 32, "Cover_Rate": 0.5614035087719298} {"Template_token": ["", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*"], "ground_truth": [">", "(", "&", "Fn", ")", ")", ";"], "File": "ARMELFStreamer11", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41680, "Length": 48, "Cover_Rate": 0.31788079470198677} {"Template_token": ["", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6M", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7R", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7M", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V8A", ":", "case", "", "::", "V8_1A", ":", "case", "", "::", "V8_2A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", ""], "ground_truth": ["::", "V8MBaseline", ":"], "File": "ARMELFStreamer12", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41681, "Length": 187, "Cover_Rate": 0.3431192660550459} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitObjectArch", "(", "", "Value", ")", "{", "EmittedArch", "="], "ground_truth": ["Value", ";"], "File": "ARMELFStreamer12", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41682, "Length": 13, "Cover_Rate": 0.8125} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "("], "ground_truth": ["OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", ",", "IsThumb", "(", "IsThumb", ")", "{"], "File": "ARMELFStreamer14", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41683, "Length": 65, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "std"], "ground_truth": ["::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", ",", "IsThumb", "(", "IsThumb", ")", "{"], "File": "ARMELFStreamer14", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41684, "Length": 65, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "IsThumb", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "("], "ground_truth": [")", ".", "setRelaxAll", "(", "true", ")", ";"], "File": "ARMELFStreamer14", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41685, "Length": 61, "Cover_Rate": 0.5865384615384616} {"Template_token": ["", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "}", "else", "{", "AttributeSection", "=", "Streamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ")", ";", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ","], "ground_truth": ["", ")", ";"], "File": "ARMELFStreamer14", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41686, "Length": 125, "Cover_Rate": 0.3633720930232558} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", "{", "Reset", "(", ")"], "ground_truth": [";"], "File": "ARMELFStreamer15", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41687, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "LastEMS", ";", "LastEMS", "=", "LastMappingSymbols", "."], "ground_truth": ["lookup", "(", "Section", ")", ";"], "File": "ARMELFStreamer15", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41688, "Length": 20, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "MCELFStreamer", "*", "createELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ",", "bool", "IsThumb", ")", "{", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";", "new", "TargetELFStreamer", "(", "*", "S", ")", ";", "S", "->", "getAssembler", "(", ")", "."], "ground_truth": ["setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";"], "File": "ARMELFStreamer15", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41689, "Length": 68, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "new", "TargetELFStreamer", "(", "*", "S", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", "."], "ground_truth": ["setRelaxAll", "(", "true", ")", ";"], "File": "ARMELFStreamer15", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41690, "Length": 35, "Cover_Rate": 0.3431372549019608} {"Template_token": ["", "MCStreamer", "*", "createMCAsmStreamer", "(", "MCContext", "&", "Ctx", ",", "formatted_raw_ostream", "&", "OS", ",", "bool", "isVerboseAsm", ",", "bool", "useCFI", ",", "bool", "useDwarfDirectory", ",", "MCInstPrinter", "*", "InstPrint", ",", "MCCodeEmitter", "*", "CE", ",", "MCAsmBackend", "*", "TAB", ",", "bool", "ShowInst", ")", "{", "MCStreamer", "*", "S", "=", "llvm", "::", "createAsmStreamer", "(", "Ctx", ",", "OS", ",", "isVerboseAsm", ",", "useCFI", ",", "useDwarfDirectory", ",", "InstPrint", ",", "CE", ","], "ground_truth": ["TAB", ",", "ShowInst", ")", ";"], "File": "ARMELFStreamer15", "Func": "createMCAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41691, "Length": 64, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "MCStreamer", "*", "S", "=", "llvm", "::", "createAsmStreamer", "(", "Ctx", ",", "OS", ",", "isVerboseAsm", ",", "useCFI", ",", "useDwarfDirectory"], "ground_truth": [",", "InstPrint", ",", "CE", ",", "TAB", ",", "ShowInst", ")", ";"], "File": "ARMELFStreamer15", "Func": "createMCAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41692, "Length": 27, "Cover_Rate": 0.32926829268292684} {"Template_token": ["", "OS", "<<", "", "<<", "GetArchName"], "ground_truth": ["(", "Arch", ")", "<<", "", ";"], "File": "ARMELFStreamer15", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41693, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ","], "ground_truth": ["false", ")", ";"], "File": "ARMELFStreamer15", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41694, "Length": 319, "Cover_Rate": 0.6758474576271186} {"Template_token": ["", "MCDataFragment", "*", "Frag", "=", "getOrCreateDataFragment", "(", ")", ";", "Frag", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "Frag", "->", "getContents", "(", ")", ".", "size", "("], "ground_truth": [")", ",", "Expr", ",", "Kind", ")", ")", ";"], "File": "ARMELFStreamer15", "Func": "EmitFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41695, "Length": 36, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Opcodes", ".", "data", "("], "ground_truth": [")", ")", ",", "Opcodes", ".", "size", "(", ")", ")", ")", ";"], "File": "ARMELFStreamer15", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41696, "Length": 163, "Cover_Rate": 0.8190954773869347} {"Template_token": ["", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", ""], "ground_truth": [")", ";"], "File": "ARMELFStreamer15", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41697, "Length": 91, "Cover_Rate": 0.457286432160804} {"Template_token": ["", "void", "ELFStreamer", "::", "emitFnStart", "(", ")", "{", "assert", "(", "FnStart", "==", "", ")", ";", "FnStart", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "EmitLabel", "(", "FnStart"], "ground_truth": [")", ";"], "File": "ARMELFStreamer15", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41698, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitFPU", "(", "unsigned", "FPU", ")", "{", "OS", "<<", "", "<<", "GetFPUName", "(", "FPU", ")", "<<"], "ground_truth": ["", ";"], "File": "ARMELFStreamer15", "Func": "emitFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41699, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{", "OS", "<<", "", ";", "if", "(", "Suffix", ")", "OS", "<<", ""], "ground_truth": ["<<", "Suffix", ";"], "File": "ARMELFStreamer15", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41700, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{", "OS", "<<", "", ";", "if", "(", "Suffix", ")", "OS"], "ground_truth": ["<<", "", "<<", "Suffix", ";"], "File": "ARMELFStreamer15", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41701, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Symbol", ")", ";", "MCELF", "::", "SetType", "(", "SD", ",", "ELF", "::", "STT_NOTYPE", ")", ";", "MCELF", "::", "SetBinding", "(", "SD", ",", "ELF", "::", "STB_LOCAL", ")", ";", "SD", ".", "setExternal", "(", "false", ")", ";", "AssignSection", "(", "Symbol", ",", "getCurrentSection", "(", ")", ".", "first", ")", ";", "const", "MCExpr", "*", "Value", "=", "MCSymbolRefExpr", "::", "Create", "(", "Start", ","], "ground_truth": ["getContext", "(", ")", ")", ";"], "File": "ARMELFStreamer15", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41702, "Length": 70, "Cover_Rate": 0.5691056910569106} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitObjectArch", "(", "unsigned", "Arch", ")", "{", "OS", "<<", "", "<<", "GetArchName", "("], "ground_truth": ["Arch", ")", "<<", "'\\n'", ";"], "File": "ARMELFStreamer15", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41703, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "const", "MCSymbol", "*", "PersonalitySym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "PersonalitySym", ",", "MCSymbolRefExpr", "::", "VK__NONE", ",", "getContext", "(", ")", ")", ";", "AddValueSymbols", "(", "PersonalityRef", ")"], "ground_truth": [";"], "File": "ARMELFStreamer15", "Func": "EmitPersonalityFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41704, "Length": 39, "Cover_Rate": 0.42391304347826086} {"Template_token": ["", "void", "EmitThumbFunc", "(", "MCSymbol", "*", "Func", ")", "override", "{", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Func", ")", ";", "SD", ".", "setFlags", "(", "SD", ".", "getFlags", "(", ")", "|", "ELF_Other_ThumbFunc"], "ground_truth": [")", ";"], "File": "ARMELFStreamer15", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41705, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Func", ")", ";", "SD", ".", "setFlags", "(", "SD", ".", "getFlags", "(", ")"], "ground_truth": ["|", "ELF_Other_ThumbFunc", ")", ";"], "File": "ARMELFStreamer15", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41706, "Length": 36, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitUnwindRaw", "(", "int64_t", "Offset", ",", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{", "OS", "<<", "", "<<", "Offset", ";", "for", "(", "SmallVectorImpl", "<", "uint8_t", ">", "::", "const_iterator", "OCI", "=", "Opcodes", ".", "begin", "(", ")", ",", "OCE", "=", "Opcodes", ".", "end", "(", ")", ";", "OCI", "!=", "OCE", ";", "++", "OCI", ")", "OS", "<<", "", "<<", "utohexstr"], "ground_truth": ["(", "*", "OCI", ")", ";"], "File": "ARMELFStreamer15", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41707, "Length": 64, "Cover_Rate": 0.927536231884058} {"Template_token": ["", "for", "(", "SmallVectorImpl", "<", "uint8_t", ">", "::", "const_iterator", "OCI", "=", "Opcodes", ".", "begin"], "ground_truth": ["(", ")", ",", "OCE", "=", "Opcodes", ".", "end", "(", ")", ";"], "File": "ARMELFStreamer15", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41708, "Length": 24, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ","], "ground_truth": ["Size", ")", ";"], "File": "ARMELFStreamer15", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41709, "Length": 9, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size"], "ground_truth": [")", ";"], "File": "ARMELFStreamer15", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41710, "Length": 9, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "break", ";", "case", "AttributeItem", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue"], "ground_truth": [".", "upper", "(", ")", ")", ";"], "File": "ARMELFStreamer15", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41711, "Length": 120, "Cover_Rate": 0.33707865168539325} {"Template_token": ["", "void", "TargetELFStreamer", "::", "finishAttributeSection", "(", ")", "{", "if", "(", "FPU", "!=", "", ")", "emitFPUDefaultAttributes", "(", ")", ";", "if", "(", "Arch", "!=", "", ")", "emitArchDefaultAttributes", "(", ")", ";", "if", "(", "Contents", ".", "empty", "(", ")", ")", "return", ";", "std", "::", "sort", "(", "Contents", ".", "begin", "(", ")", ",", "Contents", ".", "end", "(", ")", ",", "AttributeItem", "::", "LessTag", ")", ";", "ELFStreamer", "&", "Streamer", "=", "getStreamer", "(", ")", ";", "if", "(", "AttributeSection", ")", "{", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "}", "else", "{", "AttributeSection", "=", "Streamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "break", ";", "case", "AttributeItem", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue", ".", "upper", "(", ")", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "break", ";", "case", "AttributeItem", "::", "NumericAndTextAttributes", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue", ".", "upper", "("], "ground_truth": [")", ")", ";"], "File": "ARMELFStreamer15", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41712, "Length": 324, "Cover_Rate": 0.9101123595505618} {"Template_token": ["", "int64_t", "LastRegSaveSPOffset", "=", "SPOffset", "-", "PendingOffset", ";", "UnwindOpAsm", ".", "EmitSPOffset", "(", "LastRegSaveSPOffset", "-", "FPOffset", ")", ";", "UnwindOpAsm", ".", "EmitSetSP", "(", "MRI", "->", "getEncodingValue", "(", "FPReg", ")", ")", ";", "}", "else", "{", "FlushPendingOffset", "(", ")", ";", "}", "UnwindOpAsm", ".", "Finalize", "(", "PersonalityIndex", ",", "Opcodes", ")", ";", "if", "(", "NoHandlerData", "&&", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", ")", "return", ";", "SwitchToExTabSection", "(", "*", "FnStart", ")", ";", "assert", "(", "!", "ExTab", ")", ";", "ExTab", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "EmitLabel", "(", "ExTab", ")", ";", "if", "(", "Personality", ")", "{", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "Personality", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "("], "ground_truth": [")", ")", ";"], "File": "ARMELFStreamer15", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41713, "Length": 109, "Cover_Rate": 0.5828877005347594} {"Template_token": ["", "switch", "(", "ID", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMELFStreamer15", "Func": "GetArchDefaultCPUArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41714, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "return", "DEFAULT_CPU_NAME", ";", "}", "return"], "ground_truth": ["NULL", ";"], "File": "ARMELFStreamer15", "Func": "GetArchDefaultCPUName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41715, "Length": 17, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "static", "const", "char", "*", "GetArchDefaultCPUName", "(", "unsigned", "ID", ")", "{", "switch", "("], "ground_truth": ["ID", ")", "{"], "File": "ARMELFStreamer15", "Func": "GetArchDefaultCPUName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41716, "Length": 15, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":"], "ground_truth": ["return", "NAME", ";"], "File": "ARMELFStreamer15", "Func": "GetArchName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41717, "Length": 13, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Contents", "[", "i"], "ground_truth": ["]", ".", "Tag", "==", "Attribute", ")", "return", "&", "Contents", "[", "i", "]", ";"], "File": "ARMELFStreamer15", "Func": "getAttributeItem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41718, "Length": 36, "Cover_Rate": 0.75} {"Template_token": ["", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Contents", "[", "i", "]", ".", "Tag", "==", "Attribute", ")", "return", "&", "Contents", "[", "i", "]", ";", "return"], "ground_truth": ["", ";"], "File": "ARMELFStreamer15", "Func": "getAttributeItem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41719, "Length": 39, "Cover_Rate": 0.8125} {"Template_token": ["", "FnStart", "=", "NULL", ";", "Personality", "=", "NULL", ";", "PersonalityIndex", "=", "", "::", "NUM_PERSONALITY_INDEX", ";", "FPReg", "=", "", ";", "FPOffset", "="], "ground_truth": ["", ";"], "File": "ARMELFStreamer15", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41720, "Length": 22, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSectionELF", "*", "EHSection", "=", "NULL", ";", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "Kind", ",", "FnSection", ".", "getEntrySize", "(", ")", ","], "ground_truth": ["Group", "->", "getName", "(", ")", ")", ";"], "File": "ARMELFStreamer15", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41721, "Length": 59, "Cover_Rate": 0.34911242603550297} {"Template_token": ["", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V4T", ":", "case", "", "::", "V5T", ":", "case", "", "::", "V5TE", ":", "case", "", "::", "V6", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6T2", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6K", ":", "case", "", "::", "V6KZ", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6M", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7R", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7EM", ":", "case", "", "::", "V7M", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V8A", ":", "case", "", "::", "V8_1A", ":", "case", "", "::", "V8_2A", ":", "case", "", "::", "V8_3A", ":", "case", "", "::", "V8_4A", ":", "case", "", "::", "V8_5A", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "", "::", "V8MBaseline", ":", "case", "", "::", "V8MMainline", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumbDerived", ",", "false", ")", ";", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "break", ";", "case", "", "::", "IWMMXT", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "", "::", "IWMMXT2", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv2", ","], "ground_truth": ["false", ")", ";"], "File": "ARMELFStreamer16", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41722, "Length": 402, "Cover_Rate": 0.7015706806282722} {"Template_token": ["", "void", "emitFill", "(", "const", "MCExpr", "&", "NumBytes", ",", "uint64_t", "FillValue", ",", "SMLoc", "Loc", ")", "override", "{", "EmitDataMappingSymbol", "(", ")", ";", "MCObjectStreamer", "::", "emitFill", "(", "NumBytes", ",", "FillValue", ","], "ground_truth": ["Loc", ")", ";"], "File": "ARMELFStreamer16", "Func": "emitFill", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41723, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item"], "ground_truth": [".", "Tag", ")", ";"], "File": "ARMELFStreamer16", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41724, "Length": 116, "Cover_Rate": 0.3473053892215569} {"Template_token": ["", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "nullptr", ",", "&", "FnSection", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";", "SwitchSection", "(", "EHSection"], "ground_truth": [")", ";"], "File": "ARMELFStreamer18", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41725, "Length": 70, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "if", "(", "FnSecName", "!=", "", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "nullptr", ",", "&", "FnSection", ")", ";", "assert", "(", "EHSection", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMELFStreamer18", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41726, "Length": 72, "Cover_Rate": 0.496551724137931} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb"], "ground_truth": [")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", "{"], "File": "ARMELFStreamer19", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41727, "Length": 48, "Cover_Rate": 0.9056603773584906} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TAB", ","], "ground_truth": ["OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", "{"], "File": "ARMELFStreamer19", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41728, "Length": 48, "Cover_Rate": 0.9056603773584906} {"Template_token": ["", "static", "bool", "classof", "(", "const"], "ground_truth": ["MCStreamer", "*", "S", ")", "{"], "File": "ARMELFStreamer1", "Func": "classof", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41729, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "if", "(", "NoExecStack", ")", "S", "->", "getAssembler", "(", ")", ".", "setNoExecStack", "(", "true", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMELFStreamer1", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41730, "Length": 51, "Cover_Rate": 0.6219512195121951} {"Template_token": ["", "MCELFStreamer", "::", "EmitBytes", "(", "Data", ",", "AddrSpace"], "ground_truth": [")", ";"], "File": "ARMELFStreamer1", "Func": "EmitBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41731, "Length": 9, "Cover_Rate": 0.36} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitFnStart", "(", ")", "{", "assert", "(", "FnStart", "==", "", ")", ";", "FnStart", "=", "getContext", "(", ")"], "ground_truth": [".", "CreateTempSymbol", "(", ")", ";"], "File": "ARMELFStreamer1", "Func": "EmitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41732, "Length": 24, "Cover_Rate": 0.8} {"Template_token": ["", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "Personality", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "PersonalityRef", ",", "", ",", "", ")", ";", "uint32_t", "Entry", "=", "", ";", "uint32_t", "NumExtraEntryWords", "=", "", ";", "Entry", "|=", "NumExtraEntryWords", "<<", "", ";", "Entry", "|=", "UNWIND_OPCODE_FINISH", "<<", "", ";", "Entry", "|=", "UNWIND_OPCODE_FINISH", "<<", "", ";", "Entry", "|=", "UNWIND_OPCODE_FINISH"], "ground_truth": [";"], "File": "ARMELFStreamer1", "Func": "EmitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41733, "Length": 61, "Cover_Rate": 0.5446428571428571} {"Template_token": ["", "else", "EmitMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst"], "ground_truth": [")", ";"], "File": "ARMELFStreamer1", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41734, "Length": 12, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "MCELF", "::", "SetBinding", "(", "SD", ",", "ELF", "::", "STB_LOCAL", ")", ";", "SD", ".", "setExternal", "(", "false", ")", ";", "Symbol", "->", "setSection", "(", "*", "getCurrentSection", "(", ")", ")", ";", "const", "MCExpr", "*", "Value", "=", "MCSymbolRefExpr", "::", "Create", "(", "Start"], "ground_truth": [",", "getContext", "(", ")", ")", ";"], "File": "ARMELFStreamer1", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41735, "Length": 44, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitPersonality", "(", "const"], "ground_truth": ["MCSymbol", "*", "Per", ")", "{"], "File": "ARMELFStreamer1", "Func": "EmitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41736, "Length": 11, "Cover_Rate": 0.6875} {"Template_token": ["", "MCDataFragment", "*", "DF", "=", "getOrCreateDataFragment", "(", ")", ";", "DF", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "PersonalityRef", ",", "MCFixup"], "ground_truth": ["::", "getKindForSize", "(", "", ",", "false", ")", ")", ")", ";"], "File": "ARMELFStreamer1", "Func": "EmitPersonalityFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41737, "Length": 43, "Cover_Rate": 0.4673913043478261} {"Template_token": ["", "void", "EmitThumbFunc", "(", "MCSymbol", "*", "Func", ")", "{", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Func", ")", ";", "SD", ".", "setFlags", "(", "SD", ".", "getFlags"], "ground_truth": ["(", ")", "|", "ELF_Other_ThumbFunc", ")", ";"], "File": "ARMELFStreamer1", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41738, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "ExTab", "=", "NULL", ";", "FnStart", "=", "NULL", ";", "Personality", "=", "NULL"], "ground_truth": [";"], "File": "ARMELFStreamer1", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41739, "Length": 12, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "Kind", ",", "FnSection", ".", "getEntrySize", "(", ")", ",", "Group", "->", "getName", "(", ")", ")", ";", "}", "else", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "Kind", ")", ";", "}", "assert", "(", "EHSection"], "ground_truth": [")", ";"], "File": "ARMELFStreamer1", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41740, "Length": 73, "Cover_Rate": 0.4319526627218935} {"Template_token": ["", "MCStreamer", "*", "S", "=", "llvm", "::", "createNullStreamer", "(", "Ctx", ")", ";", "new", "TargetStreamer", "(", "*", "S", ")", ";", "return", "S"], "ground_truth": [";"], "File": "ARMELFStreamer20", "Func": "createARMNullStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41741, "Length": 21, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "void", "ELFStreamer", "::", "emitFnEnd", "(", ")", "{", "assert", "(", "FnStart", "&&", "", ")", ";", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMELFStreamer20", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41742, "Length": 127, "Cover_Rate": 0.596244131455399} {"Template_token": ["", "assert", "(", "FnStart", "==", "nullptr", ")", ";", "FnStart", "=", "getContext", "(", ")", ".", "CreateTempSymbol"], "ground_truth": ["(", ")", ";"], "File": "ARMELFStreamer20", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41743, "Length": 17, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMELFStreamer20", "Func": "emitFPUDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41744, "Length": 91, "Cover_Rate": 0.3204225352112676} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitThumbSet", "(", "MCSymbol", "*", "Symbol", ",", "const", "MCExpr", "*"], "ground_truth": ["Value", ")", "{"], "File": "ARMELFStreamer20", "Func": "emitThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41745, "Length": 15, "Cover_Rate": 0.5} {"Template_token": ["", "}", "assert", "(", "(", "Opcodes", ".", "size", "(", ")", "%", "", ")", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "Opcodes", ".", "size", "(", ")", ";", "I", "+=", "", ")", "{", "uint64_t", "Intval", "=", "Opcodes", "[", "I", "]", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", "|", "Opcodes", "["], "ground_truth": ["I", "+", "", "]", "<<", "", ";"], "File": "ARMELFStreamer20", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41746, "Length": 73, "Cover_Rate": 0.3029045643153527} {"Template_token": ["", "UnwindOpAsm", ".", "EmitSPOffset", "(", "LastRegSaveSPOffset", "-", "FPOffset", ")", ";", "UnwindOpAsm", ".", "EmitSetSP", "(", "MRI", "->", "getEncodingValue", "(", "FPReg", ")", ")", ";", "}", "else", "{", "FlushPendingOffset", "(", ")", ";", "}", "UnwindOpAsm", ".", "Finalize", "(", "PersonalityIndex", ",", "Opcodes", ")", ";", "if", "(", "NoHandlerData", "&&", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", ")", "return", ";", "SwitchToExTabSection", "(", "*", "FnStart", ")", ";", "assert", "(", "!", "ExTab", ")", ";", "ExTab", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "EmitLabel", "("], "ground_truth": ["ExTab", ")", ";"], "File": "ARMELFStreamer20", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41747, "Length": 77, "Cover_Rate": 0.31950207468879666} {"Template_token": ["", "static", "const", "char", "*", "GetFPUName", "(", "unsigned", "ID", ")", "{", "switch", "(", "ID", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "return", "nullptr"], "ground_truth": [";"], "File": "ARMELFStreamer20", "Func": "GetFPUName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41748, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "OS", "<<", "", "<<", "S", "->", "getSymbol", "(", ")", ".", "getName", "(", ")"], "ground_truth": ["<<", "", ";"], "File": "ARMELFStreamer22", "Func": "AnnotateTLSDescriptorSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41749, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "OS", "<<", "", "<<", "S", "->", "getSymbol", "(", ")"], "ground_truth": [".", "getName", "(", ")", "<<", "", ";"], "File": "ARMELFStreamer22", "Func": "AnnotateTLSDescriptorSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41750, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ",", "bool", "IsThumb", ",", "bool", "IsAndroid", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "IsAndroid", "(", "IsAndroid", ")", "{", "EHReset", "(", ")"], "ground_truth": [";"], "File": "ARMELFStreamer22", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41751, "Length": 77, "Cover_Rate": 0.9871794871794872} {"Template_token": ["", "auto", "LastMappingSymbol", "=", "LastMappingSymbols", ".", "find", "(", "Section", ")", ";", "if", "(", "LastMappingSymbol", "!=", "LastMappingSymbols", ".", "end", "(", ")", ")", "{", "LastEMSInfo", "=", "std", "::", "move", "(", "LastMappingSymbol", "->"], "ground_truth": ["second", ")", ";"], "File": "ARMELFStreamer22", "Func": "changeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41752, "Length": 32, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "Reg", "=", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ";", "assert", "(", "Reg", "<", "(", "IsVector", "?", "", ":", "", ")", "&&", "", ")", ";", "unsigned", "Bit", "=", "(", "", "<<", "Reg", ")", ";", "if", "(", "(", "Mask", "&", "Bit", ")", "==", "", ")", "{", "Mask", "|=", "Bit", ";", "++", "Count", ";", "}", "--", "Idx", ";", "}", "Mask_", "=", "Mask", ";", "return", "{", "Idx", ","], "ground_truth": ["Count", "}", ";"], "File": "ARMELFStreamer22", "Func": "collectHWRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41753, "Length": 67, "Cover_Rate": 0.4785714285714286} {"Template_token": ["", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "IsThumb", ",", "IsAndroid", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "("], "ground_truth": ["ELF", "::", "EF__EABI_VER5", ")", ";"], "File": "ARMELFStreamer22", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41754, "Length": 48, "Cover_Rate": 0.44036697247706424} {"Template_token": ["", "MCTargetStreamer", "*", "createObjectTargetELFStreamer", "(", "MCStreamer"], "ground_truth": ["&", "S", ")", "{"], "File": "ARMELFStreamer22", "Func": "createARMObjectTargetELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41755, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitArchDefaultAttributes", "(", ")", "{", "using", "namespace", "BuildAttrs", ";", "ELFStreamer", "&", "S", "=", "getStreamer", "(", ")", ";", "S", ".", "setAttributeItem", "(", "CPU_name", ",", "", "(", "Arch", ")", ",", "false", ")", ";", "if", "(", "EmittedArch", "==", "", "::", "INVALID", ")", "S", ".", "setAttributeItem", "(", "CPU_arch", ",", "", "(", "Arch", ")", ",", "false", ")", ";", "else", "S", ".", "setAttributeItem", "(", "CPU_arch", ",", "", "(", "EmittedArch", ")", ",", "false", ")", ";", "switch", "(", "Arch", ")", "{", "case", "", "::", "V2", ":", "case", "", "::", "V2A", ":", "case", "", "::", "V3", ":", "case", "", "::", "V3M", ":", "case", "", "::", "V4", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V4T", ":", "case", "", "::", "V5T", ":", "case", "", "::", "XSCALE", ":", "case", "", "::", "V5TE", ":", "case", "", "::", "V6", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6T2", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6K", ":", "case", "", "::", "V6KZ", ":", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", "::", "V6M", ":", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7A", ":", "S", ".", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7R", ":", "S", ".", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", "::", "V7EM", ":", "case", "", "::", "V7M", ":", "S", ".", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ","], "ground_truth": ["AllowThumb32", ",", "false", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41756, "Length": 366, "Cover_Rate": 0.5312046444121916} {"Template_token": ["", "OS", "<<", "", "<<", "", "(", "ArchExt"], "ground_truth": [")", "<<", "", ";"], "File": "ARMELFStreamer22", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41757, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitWinCFIAllocStack", "(", "unsigned", "Size", ",", "bool"], "ground_truth": ["Wide", ")", "{"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFIAllocStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41758, "Length": 12, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "for", "(", ";", "I", ">=", "", ";", "I", "--", ")", "OS", "<<", "LS", "<<"], "ground_truth": ["(", "(", "Opcode", ">>", "(", "", "*", "I", ")", ")", "&", "", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFICustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41759, "Length": 28, "Cover_Rate": 0.345679012345679} {"Template_token": ["", "for", "(", "I", "=", "", ";", "I", ">", "", ";", "I", "--", ")", "if", "(", "Opcode", "&", "(", ""], "ground_truth": ["<<", "(", "", "*", "I", ")", ")", ")", "break", ";"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFICustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41760, "Length": 29, "Cover_Rate": 0.35802469135802467} {"Template_token": ["", "else", "OS", "<<", "", "<<", "CondCodeToString", "(", "static_cast", "<", "", ">"], "ground_truth": ["(", "Condition", ")", ")", "<<", "", ";"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFIEpilogStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41761, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "First", "!=", "Last", ")", "OS", "<<", "", "<<", "First", "<<", "", "<<", "Last", "<<", "", ";", "else", "OS", "<<", "", "<<", "First"], "ground_truth": ["<<", "", ";"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFISaveFRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41762, "Length": 27, "Cover_Rate": 0.675} {"Template_token": ["", "OS", "<<", "", "<<"], "ground_truth": ["Offset", "<<", "", ";"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFISaveLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41763, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitWinCFISaveSP", "(", "unsigned", "Reg"], "ground_truth": [")", "{"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFISaveSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41764, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "Value", ")", "{", "getStreamer", "(", ")", ".", "setAttributeItem", "("], "ground_truth": ["Attribute", ",", "Value", ",", "true", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41765, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "void", "emitFill", "(", "const", "MCExpr", "&", "NumBytes", ",", "uint64_t", "FillValue", ",", "SMLoc", "Loc", ")", "override", "{", "emitDataMappingSymbol", "("], "ground_truth": [")", ";"], "File": "ARMELFStreamer22", "Func": "emitFill", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41766, "Length": 20, "Cover_Rate": 0.625} {"Template_token": ["", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "uint64_t", "Intval", "=", "Opcodes", "[", "", "]", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", ";", "emitIntValue", "(", "Intval", ",", "Opcodes", ".", "size", "(", ")", ")", ";", "}", "SwitchSection", "(", "&", "FnStart", "->", "getSection", "(", ")", ")", ";", "EHReset", "("], "ground_truth": [")", ";"], "File": "ARMELFStreamer22", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41767, "Length": 82, "Cover_Rate": 0.38317757009345793} {"Template_token": ["", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "!", "IsAndroid", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "emitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "emitInt32", "(", "", "::", "EXIDX_CANTUNWIND", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "create", "(", "ExTab", ",", "MCSymbolRefExpr", "::"], "ground_truth": ["VK__PREL31", ",", "getContext", "(", ")", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41768, "Length": 85, "Cover_Rate": 0.397196261682243} {"Template_token": ["", "assert", "(", "FnStart", "==", "nullptr", ")", ";", "FnStart", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "emitLabel", "(", "FnStart"], "ground_truth": [")", ";"], "File": "ARMELFStreamer22", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41769, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "FnStart", "=", "getContext", "(", ")", ".", "createTempSymbol", "("], "ground_truth": [")", ";"], "File": "ARMELFStreamer22", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41770, "Length": 10, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "S", ".", "setAttributeItem", "(", "", ",", ""], "ground_truth": [",", "false", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitFPUDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41771, "Length": 221, "Cover_Rate": 0.4393638170974155} {"Template_token": ["", "if", "(", "IsThumb", ")", "EmitThumbMappingSymbol", "(", ")", ";", "else", "EmitMappingSymbol", "("], "ground_truth": [")", ";"], "File": "ARMELFStreamer22", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41772, "Length": 13, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitIntTextAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ","], "ground_truth": ["StringRef", "StringValue", ")", "{"], "File": "ARMELFStreamer22", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41773, "Length": 15, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitIntTextAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ")", "{", "getStreamer", "(", ")", ".", "setAttributeItems", "(", "Attribute", ",", "IntValue", ","], "ground_truth": ["StringValue", ",", "true", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41774, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "Streamer", ".", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Symbol", ")", ";", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Symbol"], "ground_truth": [")", "->", "getType", "(", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41775, "Length": 27, "Cover_Rate": 0.35526315789473684} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitLabel", "(", "MCSymbol", "*", "Symbol", ")", "{", "ELFStreamer", "&", "Streamer", "=", "getStreamer", "(", ")", ";", "if", "(", "!", "Streamer", ".", "IsThumb", ")", "return", ";", "Streamer", ".", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Symbol", ")", ";", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", "->", "getType", "(", ")", ";", "if", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "=="], "ground_truth": ["ELF", "::", "STT_GNU_IFUNC", ")", "Streamer", ".", "emitThumbFunc", "(", "Symbol", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41776, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "void", "EmitMappingSymbol", "(", "StringRef", "Name", ",", "SMLoc", "Loc", ",", "MCFragment", "*", "F", ",", "uint64_t", "Offset", ")", "{", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", "+", "", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ")", ";", "emitLabelAtPos", "(", "Symbol", ",", "Loc", ",", "F", ",", "Offset", ")", ";", "Symbol", "->", "setType", "(", "ELF", "::", "STT_NOTYPE", ")", ";", "Symbol", "->", "setBinding", "(", "ELF", "::", "STB_LOCAL"], "ground_truth": [")", ";"], "File": "ARMELFStreamer22", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41777, "Length": 73, "Cover_Rate": 0.9864864864864865} {"Template_token": ["", "FlushPendingOffset", "(", ")", ";", "if", "(", "IsVector", ")", "UnwindOpAsm", ".", "EmitVFPRegSave", "(", "Mask", ")", ";", "else", "UnwindOpAsm", ".", "EmitRegSave", "(", "Mask", ")", ";", "}", "else", "if", "(", "Idx", ">", "", "&&", "RegList", "[", "Idx", "-", "", "]", "==", "", ")", "{", "--", "Idx", ";", "SPOffset", "-=", "", ";", "FlushPendingOffset", "(", ")"], "ground_truth": [";"], "File": "ARMELFStreamer22", "Func": "emitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41778, "Length": 52, "Cover_Rate": 0.33121019108280253} {"Template_token": ["", "if", "(", "!", "IsThumb", ")", "return", "Val", ";", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", "&&", "Symbol", "->", "isDefined", "(", ")", ")", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Symbol", ")", ";", "return", "Val"], "ground_truth": [";"], "File": "ARMELFStreamer22", "Func": "emitSymbolAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41779, "Length": 57, "Cover_Rate": 0.6951219512195121} {"Template_token": ["", "getStreamer", "(", ")", ".", "setAttributeItem", "(", "Attribute", ",", "Value", ","], "ground_truth": ["true", ")", ";"], "File": "ARMELFStreamer22", "Func": "emitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41780, "Length": 13, "Cover_Rate": 0.5} {"Template_token": ["", "void", "TargetELFStreamer", "::", "emitTextAttribute", "(", "unsigned"], "ground_truth": ["Attribute", ",", "StringRef", "Value", ")", "{"], "File": "ARMELFStreamer22", "Func": "emitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41781, "Length": 12, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";", "emitSymbolAttribute", "(", "Func", ",", "MCSA_ELF_TypeFunction"], "ground_truth": [")", ";"], "File": "ARMELFStreamer22", "Func": "emitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41782, "Length": 16, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "void", "emitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "override", "{", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "{", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK__SBREL", "&&", "!", "(", "Size", "==", "", ")", ")", "{", "getContext", "(", ")", ".", "reportError", "(", "Loc", ",", "", ")", ";", "return", ";", "}", "getOrCreateDataFragment", "(", ")", ";", "}", "emitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "emitValueImpl", "(", "Value", ",", "Size", ",", "Loc"], "ground_truth": [")", ";"], "File": "ARMELFStreamer22", "Func": "emitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41783, "Length": 86, "Cover_Rate": 0.9885057471264368} {"Template_token": ["", "void", "TargetELFStreamer", "::", "finishAttributeSection", "(", ")", "{", "ELFStreamer", "&", "S", "=", "getStreamer", "(", ")", ";", "if", "(", "FPU", "!=", "", ")", "emitFPUDefaultAttributes", "(", ")", ";", "if", "(", "Arch", "!=", "", "::", "INVALID", ")", "emitArchDefaultAttributes", "(", ")", ";", "if", "(", "S", ".", "Contents", ".", "empty", "(", ")", ")", "return", ";", "auto", "LessTag", "=", "[", "]", "(", "const", "MCELFStreamer", "::", "AttributeItem", "&", "LHS", ",", "const", "MCELFStreamer", "::", "AttributeItem", "&", "RHS", ")", "->", "bool", "{", "return", "(", "RHS", ".", "Tag", "!=", "", ")", "&&", "(", "(", "LHS", ".", "Tag", "==", "", ")", "||", "(", "LHS", ".", "Tag", "<", "RHS", ".", "Tag", ")", ")", ";", "}", ";", "llvm", "::", "sort", "(", "S", "."], "ground_truth": ["Contents", ",", "LessTag", ")", ";"], "File": "ARMELFStreamer22", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41784, "Length": 114, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "MCTargetStreamer", "&", "TS", "=", "*", "getTargetStreamer", "(", ")", ";", "TargetStreamer", "&", "ATS", "=", "static_cast", "<", "TargetStreamer"], "ground_truth": ["&", ">", "(", "TS", ")", ";"], "File": "ARMELFStreamer22", "Func": "finishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41785, "Length": 22, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "static", "void", "printRegs", "(", "formatted_raw_ostream", "&", "OS", ",", "ListSeparator", "&", "LS", ",", "int", "First", ","], "ground_truth": ["int", "Last", ")", "{"], "File": "ARMELFStreamer22", "Func": "printRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41786, "Length": 19, "Cover_Rate": 0.40425531914893614} {"Template_token": ["", "SmallString", "<", "", ">", "EHSecName", "(", "Prefix", ")", ";", "if", "(", "FnSecName", "!=", "", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "true", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";", "SwitchSection", "(", "EHSection", ")", ";", "emitValueToAlignment", "(", "", ",", "", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMELFStreamer22", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41787, "Length": 108, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "true", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";", "SwitchSection", "(", "EHSection", ")", ";", "emitValueToAlignment", "(", "", ",", "", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMELFStreamer22", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41788, "Length": 66, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "assert", "(", "getStreamer", "(", ")", ".", "Contents", ".", "empty", "(", ")", "&&", "", ")", ";", "CurrentVendor", "="], "ground_truth": ["Vendor", ";"], "File": "ARMELFStreamer22", "Func": "switchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41789, "Length": 19, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "assert", "(", "getStreamer", "(", ")", ".", "Contents", ".", "empty", "(", ")", "&&", "", ")", ";", "CurrentVendor", "=", "Vendor"], "ground_truth": [";"], "File": "ARMELFStreamer22", "Func": "switchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41790, "Length": 19, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "StringRef", "Name", "=", "ELFAttrs", "::", "attrTypeAsString", "(", "Attribute", ",", "", ")", ";", "if", "(", "!", "Name", ".", "empty", "(", ")", ")", "OS"], "ground_truth": ["<<", "", "<<", "Name", ";"], "File": "ARMELFStreamer23", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41791, "Length": 27, "Cover_Rate": 0.4153846153846154} {"Template_token": ["", "void", "setAttributeItem", "(", "unsigned", "Attribute", ",", "StringRef", "Value", ",", "bool", "OverwriteExisting", ")", "{", "if", "(", "AttributeItem", "*", "Item", "=", "getAttributeItem", "(", "Attribute", ")", ")", "{", "if", "(", "!", "OverwriteExisting", ")", "return", ";", "Item", "->", "Type", "=", "AttributeItem", "::", "TextAttribute", ";", "Item", "->", "StringValue", "=", "std", "::", "string", "(", "Value"], "ground_truth": [")", ";"], "File": "ARMELFStreamer23", "Func": "setAttributeItem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41792, "Length": 51, "Cover_Rate": 0.6219512195121951} {"Template_token": ["", "Item", "->", "Type", "=", "AttributeItem", "::", "NumericAndTextAttributes", ";", "Item", "->", "IntValue", "=", "IntValue", ";", "Item", "->", "StringValue", "=", "std", "::", "string", "(", "StringValue", ")", ";", "return", ";", "}", "AttributeItem", "Item", "=", "{", "AttributeItem", "::", "NumericAndTextAttributes", ",", "Attribute", ",", "IntValue", ",", "std", "::", "string"], "ground_truth": ["(", "StringValue", ")", "}", ";"], "File": "ARMELFStreamer23", "Func": "setAttributeItems", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41793, "Length": 48, "Cover_Rate": 0.5274725274725275} {"Template_token": ["", "void", "setAttributeItems", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ",", "bool", "OverwriteExisting", ")", "{", "if", "(", "AttributeItem", "*", "Item", "=", "getAttributeItem", "(", "Attribute", ")", ")", "{", "if", "(", "!", "OverwriteExisting", ")", "return", ";", "Item", "->", "Type", "=", "AttributeItem", "::"], "ground_truth": ["NumericAndTextAttributes", ";"], "File": "ARMELFStreamer23", "Func": "setAttributeItems", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41794, "Length": 43, "Cover_Rate": 0.4725274725274725} {"Template_token": ["", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "true", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";", "SwitchSection", "(", "EHSection", ")"], "ground_truth": [";"], "File": "ARMELFStreamer23", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41795, "Length": 77, "Cover_Rate": 0.4935897435897436} {"Template_token": ["", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "true", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";", "SwitchSection", "(", "EHSection"], "ground_truth": [")", ";"], "File": "ARMELFStreamer23", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41796, "Length": 81, "Cover_Rate": 0.5192307692307693} {"Template_token": ["", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "!", "IsAndroid", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab"], "ground_truth": [")", "{"], "File": "ARMELFStreamer27", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41797, "Length": 73, "Cover_Rate": 0.33796296296296297} {"Template_token": ["", "void", "ELFStreamer", "::", "emitFnEnd", "(", ")", "{", "assert", "(", "FnStart", "&&", "", ")", ";", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "!", "IsAndroid", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "", "::", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "uint64_t", "Intval", "=", "Opcodes", "[", "", "]", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", "|", "Opcodes", "[", "", "]", "<<", "", ";", "EmitIntValue", "(", "Intval", ",", "Opcodes", ".", "size", "("], "ground_truth": [")", ")", ";"], "File": "ARMELFStreamer27", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41798, "Length": 194, "Cover_Rate": 0.8981481481481481} {"Template_token": ["", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "if", "(", "IsThumb", ")", "EmitThumbMappingSymbol"], "ground_truth": ["(", ")", ";"], "File": "ARMELFStreamer27", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41799, "Length": 23, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", "+"], "ground_truth": ["", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ")", ";"], "File": "ARMELFStreamer27", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41800, "Length": 27, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "EmitMappingSymbol", "(", "StringRef", "Name", ",", "SMLoc", "Loc", ",", "MCFragment", "*", "F", ",", "uint64_t", "Offset", ")", "{", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", "+", "", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ")", ";", "EmitLabelAtPos", "(", "Symbol", ",", "Loc", ",", "F", ",", "Offset", ")", ";", "Symbol", "->", "setType", "(", "ELF", "::"], "ground_truth": ["STT_NOTYPE", ")", ";"], "File": "ARMELFStreamer27", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41801, "Length": 64, "Cover_Rate": 0.7901234567901234} {"Template_token": ["", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "const", "SMLoc", "&", "Loc", ")", "override", "{", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK__SBREL", "&&", "!", "(", "Size", "==", "", ")", ")", "getContext", "(", ")", ".", "FatalError", "(", "Loc", ",", "", ")", ";", "EmitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size"], "ground_truth": [")", ";"], "File": "ARMELFStreamer29", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41802, "Length": 76, "Cover_Rate": 0.987012987012987} {"Template_token": ["", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ")", ";", "break", ";", "case", "AttributeItem", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMELFStreamer29", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41803, "Length": 168, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "if", "(", "FnSecName", "!=", "", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSectionELF", "*", "EHSection", "=", "nullptr", ";", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "FnSection", ".", "getEntrySize", "(", ")", ",", "Group", "->", "getName", "(", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMELFStreamer29", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41804, "Length": 67, "Cover_Rate": 0.40606060606060607} {"Template_token": ["", "SmallString", "<", "", ">", "EHSecName", "(", "Prefix", ")", ";", "if", "(", "FnSecName", "!=", "", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSectionELF", "*", "EHSection", "=", "nullptr", ";", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "FnSection", ".", "getEntrySize", "(", ")", ",", "Group", "->", "getName", "(", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMELFStreamer29", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41805, "Length": 76, "Cover_Rate": 0.46060606060606063} {"Template_token": ["", "const", "MCSymbolData", "&", "SD", "=", "Streamer", ".", "getOrCreateSymbolData", "(", "Symbol", ")", ";", "if", "(", "MCELF", "::", "GetType", "(", "SD", ")", "&", "(", "ELF", "::", "STT_FUNC", "<<", "ELF_STT_Shift", ")", ")", "Streamer"], "ground_truth": [".", "EmitThumbFunc", "(", "Symbol", ")", ";"], "File": "ARMELFStreamer30", "Func": "emitLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41806, "Length": 36, "Cover_Rate": 0.5625} {"Template_token": ["", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", "+", "", "+", "Twine", "(", "MappingSymbolCounter", "++", ")", ")", ")", ";", "emitLabelAtPos", "(", "Symbol", ",", "Loc"], "ground_truth": [",", "F", ",", "Offset", ")", ";"], "File": "ARMELFStreamer34", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41807, "Length": 38, "Cover_Rate": 0.4691358024691358} {"Template_token": ["", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";", "SwitchSection", "(", "EHSection", ")"], "ground_truth": [";"], "File": "ARMELFStreamer34", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41808, "Length": 74, "Cover_Rate": 0.4805194805194805} {"Template_token": ["", "MCELFStreamer", "*", "createELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "IsThumb", ")", "{", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "TAB", ",", "OS"], "ground_truth": [",", "Emitter", ",", "IsThumb", ")", ";"], "File": "ARMELFStreamer35", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41809, "Length": 45, "Cover_Rate": 0.5844155844155844} {"Template_token": ["", "MCELFStreamer", "*", "createELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "IsThumb", ")", "{", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5"], "ground_truth": [")", ";"], "File": "ARMELFStreamer35", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41810, "Length": 58, "Cover_Rate": 0.7532467532467533} {"Template_token": ["", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "WMMX_arch", ",", "AllowWMMXv1", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed"], "ground_truth": [",", "false", ")", ";"], "File": "ARMELFStreamer35", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41811, "Length": 241, "Cover_Rate": 0.5} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitArchExtension", "(", "unsigned", "ArchExt"], "ground_truth": [")", "{"], "File": "ARMELFStreamer35", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41812, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")"], "ground_truth": [";"], "File": "ARMELFStreamer35", "Func": "emitFPUDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41813, "Length": 82, "Cover_Rate": 0.3025830258302583} {"Template_token": ["", "switch", "(", "ID", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "\\"], "ground_truth": ["return", "NAME", ";"], "File": "ARMELFStreamer35", "Func": "GetArchExtName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41814, "Length": 21, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "FlushPendingOffset", "(", ")", ";", "}", "UnwindOpAsm", ".", "Finalize", "(", "PersonalityIndex", ",", "Opcodes", ")", ";", "if", "(", "NoHandlerData", "&&", "PersonalityIndex", "==", "", "::", "AEABI_UNWIND_CPP_PR0", ")", "return", ";", "SwitchToExTabSection", "(", "*", "FnStart", ")", ";", "assert", "(", "!", "ExTab", ")", ";", "ExTab", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "emitLabel", "(", "ExTab", ")", ";", "if", "(", "Personality", ")", "{", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "create", "(", "Personality", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "emitValue", "(", "PersonalityRef", ",", "", ")", ";", "}", "assert", "(", "(", "Opcodes", ".", "size", "(", ")", "%", "", ")", "==", "", "&&", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "Opcodes", ".", "size", "(", ")", ";", "I", "+=", "", ")", "{", "uint64_t", "Intval", "=", "Opcodes", "[", "I", "]", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", "|", "Opcodes", "[", "I"], "ground_truth": ["+", "", "]", "<<", "", "|", "Opcodes", "[", "I", "+", "", "]", "<<", "", ";"], "File": "ARMELFStreamer36", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41815, "Length": 158, "Cover_Rate": 0.6556016597510373} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "std"], "ground_truth": ["::", "move", "(", "TAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ")", ",", "IsThumb", "(", "IsThumb", ")", "{"], "File": "ARMELFStreamer37", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41816, "Length": 56, "Cover_Rate": 0.9180327868852459} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter"], "ground_truth": [")", ")", ",", "IsThumb", "(", "IsThumb", ")", "{"], "File": "ARMELFStreamer37", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41817, "Length": 56, "Cover_Rate": 0.9180327868852459} {"Template_token": ["", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ",", "IsThumb", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "return"], "ground_truth": ["S", ";"], "File": "ARMELFStreamer37", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41818, "Length": 59, "Cover_Rate": 0.6210526315789474} {"Template_token": ["", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "setAttributeItem", "(", "MPextension_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZVirtualization", ","], "ground_truth": ["false", ")", ";"], "File": "ARMELFStreamer39", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41819, "Length": 152, "Cover_Rate": 0.32548179871520344} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "SK_ELFStreamer", ",", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", "{", "Reset", "("], "ground_truth": [")", ";"], "File": "ARMELFStreamer3", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41820, "Length": 54, "Cover_Rate": 0.9818181818181818} {"Template_token": ["", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "LastEMS", ";", "LastEMS", "=", "LastMappingSymbols", ".", "lookup", "(", "Section"], "ground_truth": [")", ";"], "File": "ARMELFStreamer3", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41821, "Length": 20, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "virtual", "void", "EmitBytes", "(", "StringRef", "Data", ")", "{", "EmitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitBytes"], "ground_truth": ["(", "Data", ")", ";"], "File": "ARMELFStreamer3", "Func": "EmitBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41822, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Opcodes", ".", "data", "(", ")", ")", ",", "Opcodes", ".", "size", "(", ")", ")", ")", ";", "}", "SwitchSection", "(", "&", "FnStart", "->", "getSection", "(", ")", ")", ";", "Reset", "("], "ground_truth": [")", ";"], "File": "ARMELFStreamer3", "Func": "EmitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41823, "Length": 100, "Cover_Rate": 0.5347593582887701} {"Template_token": ["", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "=="], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMELFStreamer3", "Func": "EmitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41824, "Length": 71, "Cover_Rate": 0.37967914438502676} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitHandlerData", "(", ")", "{", "FlushUnwindOpcodes", "("], "ground_truth": ["false", ")", ";"], "File": "ARMELFStreamer3", "Func": "EmitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41825, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitPad", "(", "int64_t", "Offset", ")", "{", "SPOffset", "-="], "ground_truth": ["Offset", ";"], "File": "ARMELFStreamer3", "Func": "EmitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41826, "Length": 13, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "void", "ELFStreamer", "::", "EmitPersonality", "(", "const", "MCSymbol", "*", "Per", ")", "{", "Personality", "=", "Per"], "ground_truth": [";"], "File": "ARMELFStreamer3", "Func": "EmitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41827, "Length": 15, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "RegList", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "MRI", "->", "getEncodingValue", "(", "RegList", "[", "i", "]", ")", ";", "assert", "(", "Reg", "<", "(", "IsVector", "?", "", ":", "", ")", "&&", "", ")", ";", "unsigned", "Bit", "=", "(", "", "<<", "Reg", ")", ";", "if", "(", "(", "Mask", "&", "Bit", ")", "==", "", ")", "{", "Mask", "|=", "Bit", ";", "++", "Count", ";", "}", "}", "SPOffset", "-=", "Count", "*", "(", "IsVector", "?", "", ":", "", ")", ";", "FlushPendingOffset", "(", ")", ";", "if", "(", "IsVector", ")", "UnwindOpAsm", ".", "EmitVFPRegSave", "(", "Mask", ")", ";", "else", "UnwindOpAsm", ".", "EmitRegSave", "("], "ground_truth": ["Mask", ")", ";"], "File": "ARMELFStreamer3", "Func": "EmitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41828, "Length": 124, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "assert", "(", "(", "NewSPReg", "==", "", "||", "NewSPReg", "==", "FPReg", ")", "&&", "", ")", ";", "UsedFP", "=", "true", ";", "FPReg", "="], "ground_truth": ["NewFPReg", ";"], "File": "ARMELFStreamer3", "Func": "EmitSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41829, "Length": 23, "Cover_Rate": 0.38333333333333336} {"Template_token": ["", "virtual", "void", "EmitValueImpl", "(", "const", "MCExpr", "*"], "ground_truth": ["Value", ",", "unsigned", "Size", ")", "{"], "File": "ARMELFStreamer3", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41830, "Length": 13, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "if", "(", "UsedFP", ")", "{", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "int64_t", "LastRegSaveSPOffset", "=", "SPOffset", "-", "PendingOffset", ";", "UnwindOpAsm", ".", "EmitSPOffset", "(", "LastRegSaveSPOffset", "-", "FPOffset", ")", ";", "UnwindOpAsm", ".", "EmitSetSP", "(", "MRI", "->", "getEncodingValue", "(", "FPReg", ")", ")", ";", "}", "else", "{", "FlushPendingOffset", "(", ")", ";", "}", "UnwindOpAsm", ".", "Finalize", "(", "PersonalityIndex", ",", "Opcodes", ")", ";", "if", "(", "NoHandlerData", "&&", "PersonalityIndex", "==", "AEABI_UNWIND_CPP_PR0", ")", "return", ";", "SwitchToExTabSection", "(", "*", "FnStart", ")", ";", "assert", "(", "!", "ExTab", ")", ";", "ExTab", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "EmitLabel", "(", "ExTab", ")", ";", "if", "(", "Personality", ")", "{", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "Personality", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "PersonalityRef", ",", "", ")", ";", "}", "EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Opcodes", ".", "data", "(", ")", ")", ",", "Opcodes", ".", "size", "("], "ground_truth": [")", ")", ")", ";"], "File": "ARMELFStreamer3", "Func": "FlushUnwindOpcodes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41831, "Length": 159, "Cover_Rate": 0.8688524590163934} {"Template_token": ["", "assert", "(", "Index", "<", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";", "return", "(", "Twine", "(", "", ")", "+", "Twine", "(", "Index", ")", ")", ".", "str", "("], "ground_truth": [")", ";"], "File": "ARMELFStreamer3", "Func": "GetAEABIUnwindPersonalityName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41832, "Length": 26, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "PendingOffset", "=", "", ";", "UsedFP", "=", "false", ";", "CantUnwind", "=", "false", ";", "Opcodes", ".", "clear", "(", ")", ";", "UnwindOpAsm", ".", "Reset", "("], "ground_truth": [")", ";"], "File": "ARMELFStreamer3", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41833, "Length": 24, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "SmallString", "<", "", ">", "EHSecName", "(", "Prefix", ")", ";", "if", "(", "FnSecName", "!=", "", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSectionELF", "*", "EHSection", "=", "NULL", ";", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "Kind", ",", "FnSection", ".", "getEntrySize", "(", ")", ",", "Group", "->", "getName", "(", ")", ")", ";", "}", "else", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ","], "ground_truth": ["Type", ",", "Flags", ",", "Kind", ")", ";"], "File": "ARMELFStreamer3", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41834, "Length": 95, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "MCELFStreamer", "::", "EmitAssemblerFlag", "(", "Flag", ")", ";", "switch", "(", "Flag", ")", "{", "case", "MCAF_SyntaxUnified", ":", "return", ";", "case", "MCAF_Code16", ":", "IsThumb", "="], "ground_truth": ["true", ";"], "File": "ARMELFStreamer43", "Func": "EmitAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41835, "Length": 24, "Cover_Rate": 0.4} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitArch", "(", "unsigned", "Arch", ")", "{", "OS", "<<", "", "<<", "", "("], "ground_truth": ["Arch", ")", "<<", "", ";"], "File": "ARMELFStreamer44", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41836, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "RealTimeProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "MicroControllerProfile", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "CPU_arch_profile", ",", "ApplicationProfile", ",", "false", ")", ";", "setAttributeItem", "(", "_ISA_use", ",", "Allowed", ",", "false", ")", ";", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false"], "ground_truth": [")", ";"], "File": "ARMELFStreamer44", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41837, "Length": 270, "Cover_Rate": 0.5532786885245902} {"Template_token": ["", "OS", "<<", "", "<<", "", "(", "ArchExt", ")"], "ground_truth": ["<<", "", ";"], "File": "ARMELFStreamer44", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41838, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "void", "TargetAsmStreamer", "::", "emitArchExtension", "(", "unsigned", "ArchExt", ")", "{", "OS", "<<", "", "<<", "", "(", "ArchExt"], "ground_truth": [")", "<<", "", ";"], "File": "ARMELFStreamer44", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41839, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "Symbol", "->", "setExternal", "(", "false", ")", ";", "AssignSection", "(", "Symbol", ",", "getCurrentSection", "(", ")", ".", "first", ")", ";", "const", "MCExpr", "*", "Value", "=", "MCSymbolRefExpr", "::", "create", "(", "Start", ",", "getContext", "(", ")", ")", ";", "Symbol", "->", "setVariableValue", "("], "ground_truth": ["Value", ")", ";"], "File": "ARMELFStreamer44", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41840, "Length": 41, "Cover_Rate": 0.33884297520661155} {"Template_token": ["", "OS", "<<", "", "<<", "", "(", "Arch", ")"], "ground_truth": ["<<", "'\\n'", ";"], "File": "ARMELFStreamer44", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41841, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "OS", "<<", "", "<<", "", "(", "Arch", ")"], "ground_truth": ["<<", "'\\n'", ";"], "File": "ARMELFStreamer44", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41842, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "const", "SMLoc", "&", "Loc", ")", "override", "{", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK__SBREL", "&&", "!", "(", "Size", "==", "", ")"], "ground_truth": [")", "getContext", "(", ")", ".", "reportFatalError", "(", "Loc", ",", "", ")", ";"], "File": "ARMELFStreamer44", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41843, "Length": 63, "Cover_Rate": 0.8181818181818182} {"Template_token": ["", "if", "(", "AttributeSection", ")", "{", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "}", "else", "{", "AttributeSection", "=", "Streamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "["], "ground_truth": ["i", "]", ";"], "File": "ARMELFStreamer50", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41844, "Length": 163, "Cover_Rate": 0.46839080459770116} {"Template_token": ["", "ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCTargetStreamer", "*", "TargetStreamer", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TargetStreamer", ",", "TAB"], "ground_truth": [",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "", ")", ",", "LastEMS", "(", "EMS_None", ")", "{"], "File": "ARMELFStreamer52", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41845, "Length": 54, "Cover_Rate": 0.9152542372881356} {"Template_token": ["", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItem", "::", "HiddenAttribute", ":", "break", ";", "case", "AttributeItem", "::", "NumericAttribute", ":", "Result", "+=", "getULEBSize", "(", "item", ".", "Tag"], "ground_truth": [")", ";"], "File": "ARMELFStreamer52", "Func": "calculateContentSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41846, "Length": 36, "Cover_Rate": 0.3185840707964602} {"Template_token": ["", "TargetELFStreamer", "*", "TS", "=", "new", "TargetELFStreamer", "(", ")", ";", "ELFStreamer", "*", "S", "=", "new", "ELFStreamer", "(", "Context", ",", "TS", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "if", "(", "NoExecStack", ")", "S", "->", "getAssembler", "(", ")", ".", "setNoExecStack", "("], "ground_truth": ["true", ")", ";"], "File": "ARMELFStreamer52", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41847, "Length": 72, "Cover_Rate": 0.6792452830188679} {"Template_token": ["", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF__EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "if", "(", "NoExecStack", ")", "S", "->", "getAssembler", "(", ")", ".", "setNoExecStack"], "ground_truth": ["(", "true", ")", ";"], "File": "ARMELFStreamer52", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41848, "Length": 43, "Cover_Rate": 0.4056603773584906} {"Template_token": ["", "return", "llvm", "::", "createAsmStreamer", "(", "Ctx", ",", "S", ",", "OS", ",", "isVerboseAsm", ",", "useLoc", ",", "useCFI", ",", "useDwarfDirectory", ",", "InstPrint", ",", "CE"], "ground_truth": [",", "TAB", ",", "ShowInst", ")", ";"], "File": "ARMELFStreamer52", "Func": "createMCAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41849, "Length": 28, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "if", "(", "PersonalityIndex", "<", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ","], "ground_truth": ["getContext", "(", ")", ")", ";"], "File": "ARMELFStreamer52", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41850, "Length": 80, "Cover_Rate": 0.42780748663101603} {"Template_token": ["", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "EXIDX_CANTUNWIND", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Opcodes", ".", "data", "(", ")", ")", ",", "Opcodes", ".", "size", "(", ")", ")", ")", ";", "}", "SwitchSection", "(", "&", "FnStart", "->", "getSection", "("], "ground_truth": [")", ")", ";"], "File": "ARMELFStreamer52", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41851, "Length": 168, "Cover_Rate": 0.8983957219251337} {"Template_token": ["", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMELFStreamer52", "Func": "emitFPUDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41852, "Length": 79, "Cover_Rate": 0.30739299610894943} {"Template_token": ["", "case", "", ":", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", "", ":", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "setAttributeItem", "(", "", ",", "", ",", "false", ")", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMELFStreamer52", "Func": "emitFPUDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41853, "Length": 113, "Cover_Rate": 0.4396887159533074} {"Template_token": ["", "}", "const", "size_t", "VendorHeaderSize", "=", "", "+", "CurrentVendor", ".", "size", "(", ")", "+", "", ";", "const", "size_t", "TagHeaderSize", "=", "", "+", "", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "", ",", "", ")", ";", "Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "", ")", ";", "for", "(", "size_t", "i", "=", "", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "{", "AttributeItem", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ")", ";", "switch", "(", "item", ".", "Type"], "ground_truth": [")", "{"], "File": "ARMELFStreamer52", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41854, "Length": 123, "Cover_Rate": 0.4019607843137255} {"Template_token": ["", "void", "ELFStreamer", "::", "FinishImpl", "(", ")", "{", "MCTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TargetStreamer", "&", "ATS", "=", "static_cast", "<", "TargetStreamer"], "ground_truth": ["&", ">", "(", "TS", ")", ";"], "File": "ARMELFStreamer52", "Func": "FinishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41855, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "ELFStreamer", "*", "S", "=", "static_cast", "<", "ELFStreamer", "*", ">", "("], "ground_truth": ["Streamer", ")", ";"], "File": "ARMELFStreamer52", "Func": "getStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41856, "Length": 13, "Cover_Rate": 0.5} {"Template_token": ["", "size_t", "Size", "=", "", ";", "do", "{", "Value", ">>=", "", ";", "Size", "+=", "sizeof", "(", "int8_t"], "ground_truth": [")", ";"], "File": "ARMELFStreamer52", "Func": "getULEBSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41857, "Length": 18, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "FnSecName", "!=", "", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<"], "ground_truth": ["const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";"], "File": "ARMELFStreamer53", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41858, "Length": 74, "Cover_Rate": 0.4805194805194805} {"Template_token": ["", "void", "ChangeSection", "(", "MCSection", "*", "Section", ",", "const", "MCExpr", "*", "Subsection", ")", "override", "{", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "="], "ground_truth": ["std", "::", "move", "(", "LastEMSInfo", ")", ";"], "File": "ARMELFStreamer54", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41859, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "if", "(", "!", "ExTab", "&&", "!", "CantUnwind", ")", "FlushUnwindOpcodes", "(", "true", ")", ";", "SwitchToExIdxSection", "(", "*", "FnStart", ")", ";", "if", "(", "PersonalityIndex", "<", "NUM_PERSONALITY_INDEX", ")", "EmitPersonalityFixup", "(", "GetAEABIUnwindPersonalityName", "(", "PersonalityIndex", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "FnStartRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "FnStart", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "FnStartRef", ",", "", ",", "", ")", ";", "if", "(", "CantUnwind", ")", "{", "EmitIntValue", "(", "EXIDX_CANTUNWIND", ",", "", ",", "", ")", ";", "}", "else", "if", "(", "ExTab", ")", "{", "const", "MCSymbolRefExpr", "*", "ExTabEntryRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "ExTab", ",", "MCSymbolRefExpr", "::", "VK__PREL31", ",", "getContext", "(", ")", ")", ";", "EmitValue", "(", "ExTabEntryRef", ",", "", ",", "", ")", ";", "}", "else", "{", "assert", "(", "PersonalityIndex", "==", "AEABI_UNWIND_CPP_PR0", "&&", "", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "Opcodes", ".", "data", "(", ")", ")", ",", "Opcodes", ".", "size", "("], "ground_truth": [")", ")", ",", "", ")", ";"], "File": "ARMELFStreamer63", "Func": "EmitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41860, "Length": 165, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "&", "FnSection", ")", ";", "assert", "(", "EHSection", "&&", "", ")", ";", "SwitchSection", "(", "EHSection"], "ground_truth": [")", ";"], "File": "ARMELFStreamer64", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41861, "Length": 52, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "override", "{", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr"], "ground_truth": ["::", "VK__SBREL", "&&", "!", "(", "Size", "==", "", ")", ")", "getContext", "(", ")", ".", "reportFatalError", "(", "Loc", ",", "", ")", ";"], "File": "ARMELFStreamer", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41862, "Length": 61, "Cover_Rate": 0.8133333333333334} {"Template_token": ["", "SwitchToEHSection", "(", "", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel"], "ground_truth": ["(", ")", ",", "FnStart", ")", ";"], "File": "ARMELFStreamer", "Func": "SwitchToExTabSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41863, "Length": 21, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "long", "int", "ELFWriterInfo", "::", "computeRelocation", "(", "unsigned", "SymOffset", ",", "unsigned", "RelOffset", ",", "unsigned", "RelTy", ")", "const", "{", "llvm_unreachable", "(", ""], "ground_truth": ["", ")", ";"], "File": "ARMELFWriterInfo2", "Func": "computeRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41864, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "llvm_unreachable", "(", "", ""], "ground_truth": [")", ";"], "File": "ARMELFWriterInfo2", "Func": "getAbsoluteLabelMachineRelTy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41865, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "long", "int", "ELFWriterInfo", "::", "getDefaultAddendForRelTy", "(", "unsigned", "RelTy", ",", "long", "int", "Modifier", ")", "const", "{", "llvm_unreachable", "(", "", ""], "ground_truth": [")", ";"], "File": "ARMELFWriterInfo2", "Func": "getDefaultAddendForRelTy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41866, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "long", "int", "ELFWriterInfo", "::", "getDefaultAddendForRelTy", "(", "unsigned", "RelTy", ",", "long", "int", "Modifier", ")", "const", "{", "llvm_unreachable", "(", "", ""], "ground_truth": [")", ";"], "File": "ARMELFWriterInfo2", "Func": "getDefaultAddendForRelTy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41867, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "ELF", "::", "R__CALL", ";", "case", "", ":", "return", "ELF", "::", "R__MOVT_ABS", ";", "case", "", ":", "return", "ELF"], "ground_truth": ["::", "R__MOVW_ABS_NC", ";"], "File": "ARMELFWriterInfo2", "Func": "getRelocationType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41868, "Length": 38, "Cover_Rate": 0.40425531914893614} {"Template_token": ["", "switch", "(", "MachineRelTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMELFWriterInfo2", "Func": "getRelocationType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41869, "Length": 31, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMELFWriterInfo2", "Func": "isPCRelativeRel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41870, "Length": 5, "Cover_Rate": 0.3125} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "return"], "ground_truth": ["", ";"], "File": "ARMELFWriterInfo", "Func": "computeRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41871, "Length": 10, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "assert", "(", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMELFWriterInfo", "Func": "getAbsoluteLabelMachineRelTy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41872, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "long", "int", "ELFWriterInfo", "::", "getDefaultAddendForRelTy", "(", "unsigned", "RelTy", ",", "long", "int", "Modifier"], "ground_truth": [")", "const", "{"], "File": "ARMELFWriterInfo", "Func": "getDefaultAddendForRelTy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41873, "Length": 15, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "", ":", "return", "ELF", "::", "R__CALL", ";", "break", ";", "case", "", ":", "return", "ELF", "::", "R__MOVT_ABS", ";", "break", ";", "case", "", ":", "return", "ELF", "::", "R__MOVW_ABS_NC", ";"], "ground_truth": ["break", ";"], "File": "ARMELFWriterInfo", "Func": "getRelocationType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41874, "Length": 39, "Cover_Rate": 0.3577981651376147} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "return"], "ground_truth": ["", ";"], "File": "ARMELFWriterInfo", "Func": "getRelocationTySize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41875, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "assert", "(", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMELFWriterInfo", "Func": "isPCRelativeRel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41876, "Length": 7, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMELFWriterInfo", "Func": "isPCRelativeRel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41877, "Length": 7, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "assert", "(", "", "&&", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMEmulation", "Func": "emulateARMLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41878, "Length": 31, "Cover_Rate": 0.4025974025974026} {"Template_token": ["", "pConfig", ".", "attribute", "(", ")", ".", "constraint", "(", ")", ".", "enableAsNeeded", "(", ")", ";", "pConfig", ".", "attribute", "(", ")", ".", "constraint", "(", ")", ".", "setSharedSystem", "(", ")", ";", "pConfig", ".", "attribute", "(", ")", ".", "predefined", "(", ")", ".", "unsetWholeArchive", "(", ")", ";", "pConfig", ".", "attribute", "(", ")", ".", "predefined", "(", ")", ".", "unsetAsNeeded", "(", ")", ";", "pConfig", ".", "attribute", "(", ")", ".", "predefined", "(", ")", ".", "setDynamic", "(", ")", ";", "if", "(", "pConfig", ".", "options", "(", ")", ".", "getScriptList", "(", ")", ".", "empty", "(", ")", "&&", "pConfig", ".", "codeGenType", "(", ")", "!=", "LinkerConfig", "::", "Object", ")", "{", "pScript", ".", "sectionMap", "(", ")", ".", "insert", "(", "", ",", "", ")", ";", "pScript", ".", "sectionMap", "(", ")", ".", "insert", "(", "", ",", "", ")", ";", "pScript", ".", "sectionMap", "(", ")", ".", "insert", "(", "", ",", "", ")", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMEmulation", "Func": "MCLDEmulateARMELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41879, "Length": 140, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "mcld", "::", "TargetRegistry", "::", "RegisterEmulation", "(", "mcld", "::"], "ground_truth": ["TheThumbTarget", ",", "mcld", "::", "emulateLD", ")", ";"], "File": "ARMEmulation", "Func": "MCLDInitializeARMEmulation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41880, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "const_iterator", "begin", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMException", "Func": "begin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41881, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "ExSectionTuple", "*", "exTuple", "=", "it", "->", "second", ".", "get", "(", ")", ";", "LDSection", "*", "const", "text", "=", "exTuple", "->", "getTextSection", "(", ")", ";", "LDSection", "*", "const", "exIdx", "=", "exTuple", "->", "getExIdxSection", "(", ")", ";", "if", "(", "(", "text", "->", "kind", "(", ")", "==", "LDFileFormat", "::", "Ignore", ")", "||", "(", "text", "->", "kind", "(", ")", "==", "LDFileFormat", "::", "Folded", ")", ")", "{", "exIdx", "->", "setKind", "(", "LDFileFormat", "::", "Ignore", ")", ";", "", "deadIt", "=", "it", "++", ";", "exMap", "->", "erase", "(", "deadIt", ")", ";", "continue", ";", "}", "RegionFragment", "*", "textFrag", "=", "findRegionFragment", "(", "*", "text", ")", ";", "RegionFragment", "*", "exIdxFrag", "=", "findRegionFragment", "(", "*", "exIdx", ")", ";", "exTuple", "->", "setTextFragment", "(", "textFrag", ")", ";", "exTuple", "->", "setExIdxFragment", "(", "exIdxFrag", ")", ";", "if", "(", "exIdxFrag", "==", "NULL", ")", "{", "", "deadIt", "=", "it", "++"], "ground_truth": [";"], "File": "ARMException", "Func": "create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41882, "Length": 133, "Cover_Rate": 0.39465875370919884} {"Template_token": ["", "const_iterator", "end", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMException", "Func": "end", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41883, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "erase", "(", "iterator"], "ground_truth": ["it", ")", "{"], "File": "ARMException", "Func": "erase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41884, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "SectMap", "::", "const_iterator", "it", "=", "m_SectToExData", ".", "find", "(", "&", "pSect", ")", ";", "if", "(", "it", "==", "m_SectToExData", ".", "end", "(", ")", ")", "{", "return"], "ground_truth": ["NULL", ";"], "File": "ARMException", "Func": "getByExSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41885, "Length": 27, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "RegionFragment", "*", "getExIdxFragment", "(", ")", "const", "{", "return", "m_pExIdxFragment"], "ground_truth": [";"], "File": "ARMException", "Func": "getExIdxFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41886, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "RegionFragment", "*", "getTextFragment", "("], "ground_truth": [")", "const", "{"], "File": "ARMException", "Func": "getTextFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41887, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "LDSection", "*", "getTextSection", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMException", "Func": "getTextSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41888, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "it", "==", "m_ExIdxToTuple", ".", "end", "(", ")", ")", "{", "return", "NULL"], "ground_truth": [";"], "File": "ARMException", "Func": "getTupleByExIdx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41889, "Length": 14, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "void", "setExIdxFragment", "(", "RegionFragment", "*"], "ground_truth": ["pFragment", ")", "{"], "File": "ARMException", "Func": "setExIdxFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41890, "Length": 8, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "m_pExIdxFragment", "="], "ground_truth": ["pFragment", ";"], "File": "ARMException", "Func": "setExIdxFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41891, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "m_pExIdxSection", "=", "pSection"], "ground_truth": [";"], "File": "ARMException", "Func": "setExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41892, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "void", "setTextFragment", "(", "RegionFragment", "*"], "ground_truth": ["pFragment", ")", "{"], "File": "ARMException", "Func": "setTextFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41893, "Length": 8, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "m_pTextFragment", "=", "pFragment"], "ground_truth": [";"], "File": "ARMException", "Func": "setTextFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41894, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "m_pTextSection", "=", "pSection"], "ground_truth": [";"], "File": "ARMException", "Func": "setTextSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41895, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "m_pTextSection", "="], "ground_truth": ["pSection", ";"], "File": "ARMException", "Func": "setTextSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41896, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "ExpandMI", "(", "MBB"], "ground_truth": [",", "MBBI", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41897, "Length": 47, "Cover_Rate": 0.6619718309859155} {"Template_token": ["", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";", "MIB", ".", "addOperand", "("], "ground_truth": ["MO", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41898, "Length": 235, "Cover_Rate": 0.5316742081447964} {"Template_token": ["", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";", "MIB", ".", "addOperand", "(", "MO", ")"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41899, "Length": 219, "Cover_Rate": 0.49547511312217196} {"Template_token": ["", "NEONRegSpacing", "RegSpc", "=", "(", "NEONRegSpacing", ")", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand"], "ground_truth": ["(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41900, "Length": 271, "Cover_Rate": 0.6642156862745098} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "IsExt", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB"], "ground_truth": [",", "MIB", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41901, "Length": 184, "Cover_Rate": 0.8105726872246696} {"Template_token": ["", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg"], "ground_truth": [",", "", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "GetDSubRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41902, "Length": 78, "Cover_Rate": 0.3577981651376147} {"Template_token": ["", "case", "MachineOperand", "::", "MO_Register", ":", "case", "MachineOperand", "::", "MO_Immediate", ":", "case", "MachineOperand", "::", "MO_CImmediate", ":", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_FrameIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "case", "MachineOperand", "::", "MO_RegisterLiveOut", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_Metadata", ":", "case", "MachineOperand"], "ground_truth": ["::", "MO_MCSymbol", ":"], "File": "ARMExpandPseudoInsts (2)", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41903, "Length": 95, "Cover_Rate": 0.7196969696969697} {"Template_token": ["", "case", "MachineOperand", "::", "MO_Immediate", ":", "case", "MachineOperand", "::", "MO_CImmediate", ":", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_FrameIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::"], "ground_truth": ["MO_GlobalAddress", ":"], "File": "ARMExpandPseudoInsts (2)", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41904, "Length": 59, "Cover_Rate": 0.44696969696969696} {"Template_token": ["", "assert", "(", "std", "::", "is_sorted", "(", "std", "::", "begin", "(", "NEONLdStTable", ")", ",", "std", "::", "end", "(", "NEONLdStTable", ")", ")", "&&", "", ")", ";", "TableChecked", "=", "true", ";", "}", "auto", "I", "=", "std", "::", "lower_bound", "(", "std", "::", "begin", "(", "NEONLdStTable", ")", ",", "std", "::", "end"], "ground_truth": ["(", "NEONLdStTable", ")", ",", "Opcode", ")", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41905, "Length": 53, "Cover_Rate": 0.5353535353535354} {"Template_token": ["", "auto", "I", "=", "std", "::", "lower_bound", "(", "std", "::", "begin", "(", "NEONLdStTable", ")", ",", "std", "::", "end", "(", "NEONLdStTable", ")", ",", "Opcode", ")", ";", "if", "(", "I", "!=", "std", "::", "end", "(", "NEONLdStTable", ")", "&&", "I", "->", "PseudoOpc", "==", "Opcode", ")", "return", "I", ";", "return", "nullptr"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts (2)", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41906, "Length": 47, "Cover_Rate": 0.47474747474747475} {"Template_token": ["", "bool", "ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";", "if", "(", "VerifyPseudo", ")", "MF", ".", "verify", "(", "this", ",", "", ")", ";", "return", "Modified"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41907, "Length": 111, "Cover_Rate": 0.9910714285714286} {"Template_token": ["", "unsigned", "DstReg", "=", "", ";", "bool", "DstIsDead", "=", "false", ";", "if", "(", "TableEntry", "->", "IsLoad", ")", "{", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MachineOperand", "MO", "=", "MI", "."], "ground_truth": ["getOperand", "(", "OpIdx", "++", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41908, "Length": 219, "Cover_Rate": 0.3686868686868687} {"Template_token": ["", "bool", "ExpandPseudo", "::", "ExpandMBB", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "ExpandMI", "(", "MBB", ",", "MBBI", ")", ";", "MBBI", "="], "ground_truth": ["NMBBI", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41909, "Length": 66, "Cover_Rate": 0.9295774647887324} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "&", "MI", ",", "PredReg", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ";", "bool", "isCC", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "isCC", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "if", "(", "!", "STI", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ")", "{", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "", "(", "ImmVal", ")", ";", "LO16", "=", "LO16", ".", "addImm", "(", "SOImmValV1", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "SOImmValV2", ")", ";", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "("], "ground_truth": ["", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41910, "Length": 287, "Cover_Rate": 0.4296407185628742} {"Template_token": ["", "return", ";", "}", "unsigned", "LO16Opc", "=", "", ";", "unsigned", "HI16Opc", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")"], "ground_truth": [",", "MI", ".", "memoperands_end", "(", ")", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41911, "Length": 242, "Cover_Rate": 0.36227544910179643} {"Template_token": ["", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx"], "ground_truth": ["!=", "", ")", "{"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41912, "Length": 228, "Cover_Rate": 0.5193621867881549} {"Template_token": ["", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "ImplicitDefine", "|", "getDeadRegState", "(", "DstIsDead", ")"], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41913, "Length": 293, "Cover_Rate": 0.6674259681093394} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs"], "ground_truth": [")", "MIB", ".", "addReg", "(", "D2", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41914, "Length": 165, "Cover_Rate": 0.4700854700854701} {"Template_token": ["", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcIsKill", ")", "MIB", "->", "addRegisterKilled"], "ground_truth": ["(", "SrcReg", ",", "TRI", ",", "true", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41915, "Length": 154, "Cover_Rate": 0.43874643874643876} {"Template_token": ["", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand"], "ground_truth": ["(", "OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41916, "Length": 103, "Cover_Rate": 0.39615384615384613} {"Template_token": ["", "void", "ExpandPseudo", "::", "ExpandVTBL", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "Opc", ",", "bool", "IsExt", ",", "unsigned", "NumRegs", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "IsExt", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "("], "ground_truth": ["D3", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41917, "Length": 190, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "("], "ground_truth": [")", "const", "{"], "File": "ARMExpandPseudoInsts11", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41918, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "static", "void", "addExclusiveRegPair", "(", "MachineInstrBuilder", "&", "MIB", ",", "MachineOperand", "&", "Reg", ",", "unsigned", "Flags", ",", "bool", "IsThumb", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "if", "(", "IsThumb", ")", "{", "Register", "RegLo", "=", "TRI", "->", "getSubReg", "(", "Reg", ".", "getReg", "(", ")", ",", "", ")", ";", "Register", "RegHi", "=", "TRI", "->", "getSubReg", "(", "Reg", ".", "getReg", "(", ")", ",", "", ")", ";", "MIB", ".", "addReg", "(", "RegLo", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "RegHi", ",", "Flags", ")", ";", "}", "else", "MIB", ".", "addReg", "(", "Reg", ".", "getReg", "("], "ground_truth": [")", ",", "Flags", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "addExclusiveRegPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41919, "Length": 94, "Cover_Rate": 0.9494949494949495} {"Template_token": ["", "Register", "RegHi", "=", "TRI", "->", "getSubReg", "(", "Reg", ".", "getReg", "(", ")", ",", "", ")", ";", "MIB", ".", "addReg", "(", "RegLo", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "RegHi", ","], "ground_truth": ["Flags", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "addExclusiveRegPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41920, "Length": 34, "Cover_Rate": 0.3434343434343434} {"Template_token": ["", "if", "(", "LdrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "TempReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "StrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB"], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41921, "Length": 276, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "!", "TableEntry", "->", "IsLoad", ")", "GetDSubRegs", "(", "MO", ".", "getReg", "(", ")", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "unsigned", "SrcFlags", "=", "(", "getUndefRegState", "(", "MO", ".", "isUndef", "(", ")", ")", "|", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "SrcFlags", ")", ";", "MIB", ".", "addImm", "(", "Lane", ")", ";", "OpIdx", "+=", "", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";", "MIB", ".", "add", "(", "MO"], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41922, "Length": 231, "Cover_Rate": 0.37318255250403876} {"Template_token": ["", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "LO16", ".", "setMIFlags", "(", "MIFlags", ")", ";", "HI16", ".", "setMIFlags", "(", "MIFlags", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "break", ";", "}", "default", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "break", ";", "}", "}", "LO16", ".", "cloneMemRefs", "(", "MI", ")", ";", "HI16", ".", "cloneMemRefs", "(", "MI", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "if", "(", "RequiresBundling", ")", "finalizeBundle", "(", "MBB", ",", "LO16", "->", "getIterator", "(", ")", ",", "MBBI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "isCC", ")", "LO16", ".", "add", "(", "makeImplicit", "(", "MI", "."], "ground_truth": ["getOperand", "(", "", ")", ")", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41923, "Length": 352, "Cover_Rate": 0.39819004524886875} {"Template_token": ["", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "RealOpc", "!=", "", "&&", "TableEntry", "->", "RealOpc", "!=", "", "&&", "TableEntry", "->", "RealOpc", "!=", "", ")", "{", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", "||", "RegSpc", "==", "SingleLowSpc", "||", "RegSpc", "==", "SingleHighQSpc", "||", "RegSpc", "==", "SingleHighTSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "}", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";", "MIB", ".", "add", "(", "MO", ")", ";", "}", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "ImplicitDefine", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ","], "ground_truth": ["MIB", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41924, "Length": 280, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "MachineOperand", "VdSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VdSrc", ")", ";", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MachineOperand", "VmSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VmSrc", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++"], "ground_truth": [")", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41925, "Length": 127, "Cover_Rate": 0.4601449275362319} {"Template_token": ["", "MIB", ".", "addReg", "(", "D0", ")", ";", "MachineOperand", "VmSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VmSrc", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MI", ".", "eraseFromParent", "(", ")"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41926, "Length": 83, "Cover_Rate": 0.3007246376811594} {"Template_token": ["", "}", "else", "if", "(", "RegSpc", "==", "SingleHighTSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "else", "if", "(", "RegSpc", "==", "EvenDblSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", ""], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "GetDSubRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41927, "Length": 151, "Cover_Rate": 0.438953488372093} {"Template_token": ["", "}", "else", "if", "(", "RegSpc", "==", "SingleHighTSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "else", "if", "(", "RegSpc", "==", "EvenDblSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "D0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg"], "ground_truth": ["(", "Reg", ",", "", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "GetDSubRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41928, "Length": 162, "Cover_Rate": 0.47093023255813954} {"Template_token": ["", "StringRef", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "ARMExpandPseudoInsts13", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41929, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "case", "MachineOperand", "::", "MO_RegisterLiveOut", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_Metadata", ":", "case", "MachineOperand", "::", "MO_MCSymbol", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_CFIIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_IntrinsicID", ":", "case", "MachineOperand", "::"], "ground_truth": ["MO_Predicate", ":"], "File": "ARMExpandPseudoInsts13", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41930, "Length": 57, "Cover_Rate": 0.375} {"Template_token": ["", "case", "MachineOperand", "::", "MO_CImmediate", ":", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "case", "MachineOperand", "::", "MO_ShuffleMask", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_FrameIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts13", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41931, "Length": 67, "Cover_Rate": 0.4407894736842105} {"Template_token": ["", "static", "std", "::", "atomic", "<", "bool", ">", "TableChecked", "(", "false", ")", ";", "if", "(", "!", "TableChecked", ".", "load", "(", "std", "::", "memory_order_relaxed", ")", ")", "{", "assert", "(", "std", "::", "is_sorted", "(", "std", "::", "begin", "(", "NEONLdStTable", ")", ",", "std", "::", "end", "(", "NEONLdStTable", ")", ")", "&&", "", ")", ";", "TableChecked", ".", "store", "(", "true", ",", "std", "::", "memory_order_relaxed", ")", ";", "}", "auto", "I", "=", "llvm", "::", "lower_bound", "(", "NEONLdStTable", ","], "ground_truth": ["Opcode", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41932, "Length": 73, "Cover_Rate": 0.6822429906542056} {"Template_token": ["", "MachineOperand", "NewMO", "=", "MO", ";", "NewMO", ".", "setImplicit", "(", ")", ";", "return"], "ground_truth": ["NewMO", ";"], "File": "ARMExpandPseudoInsts13", "Func": "makeImplicit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41933, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "static", "MachineOperand", "makeImplicit", "(", "const", "MachineOperand", "&", "MO", ")", "{", "MachineOperand", "NewMO", "=", "MO", ";", "NewMO", ".", "setImplicit", "(", ")", ";", "return", "NewMO"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts13", "Func": "makeImplicit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41934, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "Desc", ".", "getNumOperands", "(", ")", ",", "e", "=", "OldMI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "OldMI", ".", "getOperand", "("], "ground_truth": ["i", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "TransferImpOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41935, "Length": 39, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "bool", "isCC", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "isCC", "?", "", ":", "", ")", ";", "bool", "RequiresBundling", "=", "STI", "->", "isTargetWindows", "(", ")", "&&", "IsAnAddressOperand", "(", "MO", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "STI", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ")", "{", "assert", "(", "!", "STI", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "", "(", "ImmVal", ")", ";", "LO16", "=", "LO16", ".", "addImm", "(", "SOImmValV1", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "SOImmValV2", ")", ";", "LO16", ".", "cloneMemRefs", "(", "MI", ")", ";", "HI16", ".", "cloneMemRefs", "(", "MI", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "isCC", ")", "LO16", ".", "add", "(", "makeImplicit", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "unsigned", "LO16Opc", "=", "", ";", "unsigned", "HI16Opc", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "="], "ground_truth": ["", ";"], "File": "ARMExpandPseudoInsts14", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41936, "Length": 344, "Cover_Rate": 0.4095238095238095} {"Template_token": ["", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "TempReg", ")", ";", "unsigned", "Flags", "=", "getKillRegState", "(", "New", ".", "isDead", "(", ")", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "Flags", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end"], "ground_truth": ["(", ")", ";"], "File": "ARMExpandPseudoInsts15", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41937, "Length": 357, "Cover_Rate": 0.4401972872996301} {"Template_token": ["", "unsigned", "SubRegIndex", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", ")", "{", "SubRegIndex", "=", "", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "SubRegIndex", "=", "", ";", "}", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "SubRegIndex", ")", ";", "unsigned", "DstRegPair", "=", "TRI", "->", "getMatchingSuperReg", "(", "SubReg", ",", "", ",", "&", "", ")", ";", "MIB", ".", "addReg", "(", "DstRegPair", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "else", "{", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand"], "ground_truth": [")", "{"], "File": "ARMExpandPseudoInsts15", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41938, "Length": 250, "Cover_Rate": 0.35014005602240894} {"Template_token": ["", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "("], "ground_truth": ["SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts15", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41939, "Length": 202, "Cover_Rate": 0.38330170777988615} {"Template_token": ["", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MachineOperand", "VmSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VmSrc", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MIB", "."], "ground_truth": ["getInstr", "(", ")", "->", "dump", "(", ")", ";", ")", ";"], "File": "ARMExpandPseudoInsts15", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41940, "Length": 120, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "case", "MachineOperand", "::", "MO_Register", ":", "case", "MachineOperand", "::", "MO_Immediate", ":", "case", "MachineOperand", "::", "MO_CImmediate", ":", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_FrameIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "case", "MachineOperand", "::", "MO_RegisterLiveOut", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_Metadata", ":", "case", "MachineOperand", "::", "MO_MCSymbol", ":", "return", "true"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts15", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41941, "Length": 98, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg"], "ground_truth": ["(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts16", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41942, "Length": 172, "Cover_Rate": 0.4398976982097187} {"Template_token": ["", "void", "ExpandPseudo", "::", "ExpandVTBL", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "Opc", ",", "bool", "IsExt", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "IsExt", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2"], "ground_truth": [",", "D3", ";"], "File": "ARMExpandPseudoInsts16", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41943, "Length": 132, "Cover_Rate": 0.584070796460177} {"Template_token": ["", "}", "const", "NEONLdStTableEntry", "*", "I", "=", "std", "::", "lower_bound", "(", "NEONLdStTable", ",", "NEONLdStTable", "+", "NumEntries", ",", "Opcode", ")", ";", "if", "(", "I", "!=", "NEONLdStTable", "+", "NumEntries", "&&", "I", "->", "PseudoOpc", "==", "Opcode", ")", "return"], "ground_truth": ["I", ";"], "File": "ARMExpandPseudoInsts16", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41944, "Length": 36, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdrexOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "LdrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "TempReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "StrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LivePhysRegs", "LiveRegs", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "DoneBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "StoreBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "LoadCmpBB", ")", ";", "StoreBB", "->", "clearLiveIns", "(", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "StoreBB", ")", ";", "LoadCmpBB", "->", "clearLiveIns", "(", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI"], "ground_truth": [",", "*", "LoadCmpBB", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41945, "Length": 436, "Cover_Rate": 0.5669700910273082} {"Template_token": ["", "MIB", ".", "addReg", "(", "AddrReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "TempReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB"], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41946, "Length": 315, "Cover_Rate": 0.38228155339805825} {"Template_token": ["", "if", "(", "TableEntry", "->", "IsLoad", ")", "{", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx"], "ground_truth": ["++", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41947, "Length": 209, "Cover_Rate": 0.34039087947882735} {"Template_token": ["", "bool", "RequiresBundling", "=", "STI", "->", "isTargetWindows", "(", ")", "&&", "IsAnAddressOperand", "(", "MO", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "if", "(", "!", "STI", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ")", "{", "assert", "(", "!", "STI", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "", "(", "ImmVal", ")", ";", "LO16", "=", "LO16", ".", "addImm", "(", "SOImmValV1", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "SOImmValV2", ")", ";", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "unsigned", "LO16Opc", "=", "", ";", "unsigned", "HI16Opc", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|"], "ground_truth": ["", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41948, "Length": 484, "Cover_Rate": 0.6149936467598475} {"Template_token": ["", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++"], "ground_truth": [")", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41949, "Length": 217, "Cover_Rate": 0.49095022624434387} {"Template_token": ["", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++"], "ground_truth": [")", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41950, "Length": 192, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit"], "ground_truth": ["|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";"], "File": "ARMExpandPseudoInsts18", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41951, "Length": 88, "Cover_Rate": 0.3876651982378855} {"Template_token": ["", "unsigned", "RegLo", "=", "TRI", "->", "getSubReg", "(", "Reg", ".", "getReg", "(", ")", ",", "", ")", ";", "unsigned", "RegHi", "=", "TRI", "->", "getSubReg", "(", "Reg", ".", "getReg", "(", ")", ",", "", ")", ";", "MIB", ".", "addReg", "(", "RegLo", ",", "Flags", "|", "getKillRegState", "("], "ground_truth": ["Reg", ".", "isDead", "(", ")", ")", ")", ";"], "File": "ARMExpandPseudoInsts1", "Func": "addExclusiveRegPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41952, "Length": 50, "Cover_Rate": 0.3968253968253968} {"Template_token": ["", "for", "(", "auto", "I", "=", "LiveRegs", ".", "begin", "(", ")", ";", "I", "!=", "LiveRegs", ".", "end", "(", ")", ";"], "ground_truth": ["++", "I", ")", "MBB", "->", "addLiveIn", "(", "*", "I", ")", ";"], "File": "ARMExpandPseudoInsts1", "Func": "addPostLoopLiveIns", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41953, "Length": 30, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "MF", "->", "insert", "(", "++", "LoadCmpBB", "->", "getIterator", "(", ")", ",", "StoreBB", ")", ";", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "if", "(", "UxtOp", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "UxtOp", ")", ",", "Desired", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Desired", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "IsThumb", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "LoadCmpBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Desired", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "LoadCmpBB", ",", "LiveRegs", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdrexOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "if", "(", "LdrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addOperand", "(", "Desired", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "StatusReg", ")", ";", "MIB", ".", "addOperand", "(", "New", ")", ";", "MIB", ".", "addOperand", "(", "Addr", ")", ";", "if", "(", "StrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41954, "Length": 376, "Cover_Rate": 0.4895833333333333} {"Template_token": ["", "LoadCmpBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Desired", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "LoadCmpBB", ",", "LiveRegs", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdrexOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "if", "(", "LdrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addOperand", "(", "Desired", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "StatusReg", ")", ";", "MIB", ".", "addOperand", "(", "New", ")", ";", "MIB", ".", "addOperand", "(", "Addr", ")", ";", "if", "(", "StrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState"], "ground_truth": ["::", "Kill", ")", ";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41955, "Length": 351, "Cover_Rate": 0.45703125} {"Template_token": ["", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LDREXD", ")", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "Dest", ",", "RegState", "::", "Define", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addOperand", "(", "Addr", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "addPostLoopLiveIns", "(", "DoneBB", ",", "LiveRegs", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41956, "Length": 442, "Cover_Rate": 0.5224586288416075} {"Template_token": ["", "LoadCmpBB", "->", "addLiveIn", "(", "Desired", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "LoadCmpBB", ",", "LiveRegs", ")", ";", "unsigned", "LDREXD", "=", "IsThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LDREXD", ")", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "Dest", ",", "RegState", "::", "Define", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addOperand", "(", "Addr", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "addPostLoopLiveIns", "(", "DoneBB", ",", "LiveRegs", ")", ";", "MBB", ".", "addSuccessor", "("], "ground_truth": ["LoadCmpBB", ")", ";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41957, "Length": 455, "Cover_Rate": 0.5378250591016549} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "ExpandMI", "(", "MBB", ",", "MBBI", ",", "NMBBI", ")", ";", "MBBI", "="], "ground_truth": ["NMBBI", ";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41958, "Length": 58, "Cover_Rate": 0.7945205479452054} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ";", "bool", "isCC", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "isCC", "?", "", ":", "", ")", ";", "bool", "RequiresBundling", "=", "STI", "->", "isTargetWindows", "(", ")", "&&", "IsAnAddressOperand", "(", "MO", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "if", "(", "!", "STI", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ")", "{", "assert", "(", "!", "STI", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "", "(", "ImmVal", ")", ";", "LO16", "=", "LO16", ".", "addImm", "(", "SOImmValV1", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "SOImmValV2", ")", ";", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", "."], "ground_truth": ["addReg", "(", "", ")", ";"], "File": "ARMExpandPseudoInsts1", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41959, "Length": 303, "Cover_Rate": 0.38697318007662834} {"Template_token": ["", "const", "DebugLoc", "&", "DL", "=", "RetI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "ClearBB", ",", "*", "DoneBB", ";", "if", "(", "STI", "->", "hasMinSize", "(", ")", ")", "{", "ClearBB", "=", "DoneBB", "=", "&", "MBB", ";", "}", "else", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "ClearBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "DoneBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "ClearBB", ")", ";", "MF", "->", "insert", "(", "++", "ClearBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MBBI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "ClearBB", ")", ";", "MBB", ".", "addSuccessor", "(", "DoneBB", ")", ";", "ClearBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "RetI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "assert", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "", ")", ";", "ClearBB", "->", "addLiveIn", "(", "Reg", ")", ";", "DoneBB", "->", "addLiveIn", "(", "Reg", ")", ";", "}", "ClearBB", "->", "addLiveIn", "(", "", ")", ";", "DoneBB", "->", "addLiveIn", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "}", "for", "(", "unsigned", "D", "=", "", ";", "D", "<", "", ";", "D", "++", ")", "{", "if", "(", "ClearRegs", "[", "D", "*", "", "+", "", "]", "&&", "ClearRegs", "[", "D", "*", "", "+", "", "]", ")", "{", "unsigned", "Reg", "=", "", "+", "D", ";", "BuildMI", "(", "ClearBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "if", "(", "ClearRegs", "[", "D", "*", "", "+", "", "]", ")", "{", "unsigned", "Reg", "=", "", "+", "D", "*", "", ";", "BuildMI", "(", "ClearBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "if", "(", "ClearRegs", "[", "D", "*", "", "+", "", "]"], "ground_truth": [")", "{"], "File": "ARMExpandPseudoInsts20", "Func": "CMSEClearFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41960, "Length": 495, "Cover_Rate": 0.621859296482412} {"Template_token": ["", "void", "ExpandPseudo", "::", "CMSEClearGPRegs", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "ClearRegs", ",", "unsigned", "ClobberReg", ")", "{", "if", "(", "STI", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "MachineInstrBuilder", "CLRM", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "R", ":", "ClearRegs", ")", "CLRM", ".", "addReg", "(", "R", ",", "RegState", "::", "Define", ")", ";", "CLRM", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "CLRM", ".", "addReg", "(", "", ",", "RegState"], "ground_truth": ["::", "Define", "|", "RegState", "::", "Implicit", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSEClearGPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41961, "Length": 111, "Cover_Rate": 0.5} {"Template_token": ["", "for", "(", "int", "R", "=", "", ";", "R", "<", "", ";", "++", "R", ")", "PopMIB2", ".", "addReg", "(", "", "+", "R", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "int", "Reg", "=", "", ";", "Reg", "<", "", ";", "++", "Reg", ")", "PopMIB", ".", "addReg", "(", "Reg", ","], "ground_truth": ["RegState", "::", "Define", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSEPopCalleeSaves", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41962, "Length": 89, "Cover_Rate": 0.3111888111888112} {"Template_token": ["", "else", "if", "(", "STI", "->", "hasV8MMainlineOps", "(", ")", ")", "CMSERestoreFPRegsV8", "("], "ground_truth": ["MBB", ",", "MBBI", ",", "DL", ",", "AvailableRegs", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSERestoreFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41963, "Length": 20, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "else", "if", "(", "STI", "->", "hasV8MMainlineOps", "(", ")", ")", "CMSERestoreFPRegsV8", "(", "MBB", ","], "ground_truth": ["MBBI", ",", "DL", ",", "AvailableRegs", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSERestoreFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41964, "Length": 20, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Reg", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "MachineInstrBuilder", "VLLDM", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "STI", "->", "fixCMSE_CVE_2021_35465", "(", ")", ")", "{", "auto", "Bundler", "=", "MIBundleBuilder", "(", "MBB", ",", "VLLDM", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "if", "(", "STI", "->", "hasFPRegs", "(", ")", ")", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ")", ";", "else", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addImm", "(", "InlineAsm", "::", "Extra_HasSideEffects", ")", ")", ";", "finalizeBundle", "(", "MBB", ",", "Bundler", ".", "begin", "(", ")", ",", "Bundler", ".", "end", "(", ")", ")", ";", "}", "for", "(", "const", "auto", "&", "Regs", ":", "ClearedFPRegs", ")", "{", "unsigned", "Reg", ",", "SaveReg1", ",", "SaveReg2", ";", "std", "::", "tie", "(", "Reg", ",", "SaveReg1", ",", "SaveReg2", ")", "=", "Regs", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "addReg", "(", "SaveReg2", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", ""], "ground_truth": [")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSERestoreFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41965, "Length": 508, "Cover_Rate": 0.5019762845849802} {"Template_token": ["", "}", "else", "{", "NonclearedFPRegs", ".", "push_back", "(", "Reg", ")", ";", "}", "}", "}", "}", "bool", "passesFPReg", "=", "(", "!", "NonclearedFPRegs", ".", "empty", "(", ")", "||", "!", "ClearedFPRegs", ".", "empty", "(", ")", ")", ";", "if", "(", "passesFPReg", ")", "assert", "(", "STI", "->", "hasFPRegs", "(", ")", "&&", "", ")", ";", "MachineInstrBuilder", "VLSTM", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "auto", "R", ":", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "VLSTM", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", "|", "(", "LiveRegs", ".", "contains", "(", "R", ")", "?", "", ":", "RegState", "::", "Undef", ")", ")", ";", "for", "(", "const", "auto", "&", "Regs", ":", "ClearedFPRegs", ")", "{", "unsigned", "Reg", ",", "SaveReg1", ",", "SaveReg2", ";", "std", "::", "tie", "(", "Reg", ",", "SaveReg1", ",", "SaveReg2", ")", "=", "Regs", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "addReg", "(", "SaveReg2", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "for", "(", "unsigned", "Reg", ":", "NonclearedFPRegs", ")", "{", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "STI", "->", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "SReg0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SReg0", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "("], "ground_truth": ["predOps", "(", "", ")", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSESaveClearFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41966, "Length": 378, "Cover_Rate": 0.33303964757709253} {"Template_token": ["", "MachineInstrBuilder", "VLSTM", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "auto", "R", ":", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "VLSTM", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", "|", "(", "LiveRegs", ".", "contains", "(", "R", ")", "?", "", ":", "RegState", "::", "Undef", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "VPUSH", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ","], "ground_truth": ["", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSESaveClearFPRegsV81", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41967, "Length": 124, "Cover_Rate": 0.35327635327635326} {"Template_token": ["", "if", "(", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "||", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")"], "ground_truth": ["||", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", ")", "return", "true", ";"], "File": "ARMExpandPseudoInsts20", "Func": "definesOrUsesFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41968, "Length": 35, "Cover_Rate": 0.3645833333333333} {"Template_token": ["", "if", "(", "Op", ".", "isDef", "(", ")", ")", "{", "if", "(", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "||", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "||", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", ")", "DefFP", "=", "true", ";", "continue", ";", "}", "if", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "{", "int", "R", "=", "Reg", "-", "", ";", "ClearRegs", ".", "reset", "(", "R", "*", "", ","], "ground_truth": ["(", "R", "+", "", ")", "*", "", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "determineFPRegsToClear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41969, "Length": 83, "Cover_Rate": 0.3593073593073593} {"Template_token": ["", "llvm", "::", "sort", "(", "OpRegs", ")", ";", "std", "::", "set_difference", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "OpRegs", ".", "begin", "("], "ground_truth": [")", ",", "OpRegs", ".", "end", "(", ")", ",", "std", "::", "back_inserter", "(", "ClearRegs", ")", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "determineGPRegsToClear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41970, "Length": 43, "Cover_Rate": 0.34959349593495936} {"Template_token": ["", "}", "llvm", "::", "sort", "(", "OpRegs", ")", ";", "std", "::", "set_difference", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "OpRegs", ".", "begin", "(", ")", ",", "OpRegs", ".", "end", "(", ")", ",", "std", "::", "back_inserter"], "ground_truth": ["(", "ClearRegs", ")", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "determineGPRegsToClear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41971, "Length": 44, "Cover_Rate": 0.35772357723577236} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "MachineOperand", "&", "Dest", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Register", "TempReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "&&", "", ")", ";", "Register", "AddrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "DesiredReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "NewReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "IsThumb", ")", "{", "assert", "(", "STI", "->", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "assert", "(", "(", "UxtOp", "==", "", "||", "UxtOp", "==", "", "||", "UxtOp", "==", "", ")", "&&", "", ")", ";", "assert", "(", "(", "UxtOp", "==", "", "||", "", ".", "contains", "(", "DesiredReg", ")", ")", "&&", "", ")", ";", "}", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "auto", "LoadCmpBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "StoreBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "DoneBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoadCmpBB", ")", ";", "MF", "->", "insert", "(", "++", "LoadCmpBB", "->", "getIterator", "(", ")", ",", "StoreBB", ")", ";", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "if", "("], "ground_truth": ["UxtOp", ")", "{"], "File": "ARMExpandPseudoInsts20", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41972, "Length": 254, "Cover_Rate": 0.31592039800995025} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "unsigned", "Flags", "=", "getKillRegState", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "|", "getDefRegState", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isDef", "(", ")", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "", ")", ",", "Flags", ")", ";", "}", "if", "(", "NewOpc", "==", "", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState"], "ground_truth": ["::", "Implicit", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "ExpandMQQPRLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41973, "Length": 255, "Cover_Rate": 0.7024793388429752} {"Template_token": ["", "SubRegIndex", "=", "", ";", "}", "Register", "SubReg", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "SubRegIndex", ")", ";", "unsigned", "DstRegPair", "=", "TRI", "->", "getMatchingSuperReg", "(", "SubReg", ",", "", ",", "&", "", ")", ";", "MIB", ".", "addReg", "(", "DstRegPair", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "else", "{", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "!", "IsVLD2DUP", ")", "{", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", "||", "RegSpc", "==", "SingleLowSpc", "||", "RegSpc", "==", "SingleHighQSpc", "||", "RegSpc", "==", "SingleHighTSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "}", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";", "MIB", ".", "add", "(", "MO"], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41974, "Length": 428, "Cover_Rate": 0.5558441558441558} {"Template_token": ["", "auto", "I", "=", "llvm", "::", "lower_bound", "(", "NEONLdStTable", ",", "Opcode", ")", ";", "if", "(", "I", "!=", "std", "::", "end", "(", "NEONLdStTable", ")", "&&", "I", "->", "PseudoOpc", "==", "Opcode", ")", "return", "I", ";", "return"], "ground_truth": ["nullptr", ";"], "File": "ARMExpandPseudoInsts20", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41975, "Length": 35, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "if", "(", "!", "STI", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ")", "{", "assert", "(", "!", "STI", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "", "(", "ImmVal", ")", ";", "LO16", "=", "LO16", ".", "addImm", "(", "SOImmValV1", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "SOImmValV2", ")", ";", "LO16", ".", "cloneMemRefs", "(", "MI", ")", ";", "HI16", ".", "cloneMemRefs", "(", "MI", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "isCC", ")", "LO16", ".", "add", "(", "makeImplicit", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "unsigned", "LO16Opc", "=", "", ";", "unsigned", "HI16Opc", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "break", ";", "}", "default", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF"], "ground_truth": ["|", "", ")", ";"], "File": "ARMExpandPseudoInsts21", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41976, "Length": 509, "Cover_Rate": 0.6484076433121019} {"Template_token": ["", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "RealOpc", "!=", "", "&&", "TableEntry", "->", "RealOpc", "!=", "", "&&", "TableEntry", "->", "RealOpc", "!=", "", ")", "{", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", "||", "RegSpc", "==", "SingleLowSpc", "||", "RegSpc", "==", "SingleHighQSpc", "||", "RegSpc", "==", "SingleHighTSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "}", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";", "MIB", ".", "add", "(", "MO", ")", ";", "}", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::"], "ground_truth": ["ImplicitDefine", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";"], "File": "ARMExpandPseudoInsts21", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41977, "Length": 205, "Cover_Rate": 0.3019145802650957} {"Template_token": ["", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMExpandPseudoInsts21", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41978, "Length": 212, "Cover_Rate": 0.3122238586156112} {"Template_token": ["", "}", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcIsKill", "&&", "!", "SrcIsUndef", ")", "MIB", "->", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ",", "true", ")", ";", "else", "if", "(", "!", "SrcIsUndef", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";", "MIB", ".", "cloneMemRefs"], "ground_truth": ["(", "MI", ")", ";"], "File": "ARMExpandPseudoInsts21", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41979, "Length": 226, "Cover_Rate": 0.45934959349593496} {"Template_token": ["", "MachineOperand", "VdSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VdSrc", ")", ";", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MachineOperand", "VmSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VmSrc", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB"], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts21", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41980, "Length": 152, "Cover_Rate": 0.6307053941908713} {"Template_token": ["", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "ExpandMBB", "(", "MBB", ")", ";", "if", "(", "VerifyPseudo", ")", "MF", ".", "verify", "(", "this", ",", "", ")", ";", "return", "Modified"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts21", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41981, "Length": 47, "Cover_Rate": 0.5164835164835165} {"Template_token": ["", "void", "ExpandPseudo", "::", "TransferImpOps", "(", "MachineInstr", "&", "OldMI", ",", "MachineInstrBuilder", "&", "UseMI", ",", "MachineInstrBuilder", "&", "DefMI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "OldMI", ".", "getDesc", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "OldMI", ".", "operands", "(", ")", ",", "Desc", ".", "getNumOperands", "(", ")", ")", ")", "{", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", "."], "ground_truth": ["getReg", "(", ")", ")", ";"], "File": "ARMExpandPseudoInsts23", "Func": "TransferImpOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41982, "Length": 69, "Cover_Rate": 0.7340425531914894} {"Template_token": ["", "llvm", "::", "drop_begin", "(", "OldMI", ".", "operands", "(", ")", ",", "Desc", ".", "getNumOperands", "(", ")", ")", ")", "{", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "UseMI", ".", "add", "(", "MO", ")", ";", "else", "DefMI", ".", "add"], "ground_truth": ["(", "MO", ")", ";"], "File": "ARMExpandPseudoInsts23", "Func": "TransferImpOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41983, "Length": 56, "Cover_Rate": 0.5957446808510638} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineOperand", "&", "Dest", "=", "MI", ".", "getOperand", "(", "", ")", ";", "unsigned", "TempReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "&&", "", ")", ";", "unsigned", "AddrReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "DesiredReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "New", "=", "MI", ".", "getOperand", "(", "", ")", ";", "New", ".", "setIsKill", "(", "false", ")", ";", "unsigned", "DestLo", "=", "TRI", "->", "getSubReg", "(", "Dest", ".", "getReg", "(", ")", ",", "", ")", ";", "unsigned", "DestHi", "=", "TRI", "->", "getSubReg", "(", "Dest", ".", "getReg", "(", ")", ",", "", ")", ";", "unsigned", "DesiredLo", "=", "TRI", "->", "getSubReg", "(", "DesiredReg", ",", "", ")", ";", "unsigned", "DesiredHi", "=", "TRI", "->", "getSubReg", "(", "DesiredReg", ",", "", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "auto", "LoadCmpBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "StoreBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "DoneBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoadCmpBB", ")", ";", "MF", "->", "insert", "(", "++", "LoadCmpBB", "->", "getIterator", "(", ")", ",", "StoreBB", ")", ";", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "unsigned", "LDREXD", "=", "IsThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LDREXD", ")", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "Dest", ",", "RegState", "::", "Define", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", ""], "ground_truth": [")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";"], "File": "ARMExpandPseudoInsts24", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41984, "Length": 443, "Cover_Rate": 0.5544430538172715} {"Template_token": ["", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "isCC", ")", "LO16", ".", "add", "(", "makeImplicit", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "unsigned", "LO16Opc", "=", "", ";", "unsigned", "HI16Opc", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "break", ";", "}", "default", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "break", ";", "}", "}", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "if", "(", "RequiresBundling", ")", "finalizeBundle", "(", "MBB", ",", "LO16", "->", "getIterator", "(", ")", ",", "MBBI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "isCC", ")", "LO16", ".", "add", "(", "makeImplicit", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ","], "ground_truth": ["HI16", ")", ";"], "File": "ARMExpandPseudoInsts24", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41985, "Length": 452, "Cover_Rate": 0.5478787878787879} {"Template_token": ["", "if", "(", "RegSpc", "==", "SingleSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "}", "else", "if", "(", "RegSpc", "==", "EvenDblSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "D0", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "", ")", ";", "}", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "hasWriteBack", ")", "{", "bool", "WBIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "unsigned", "WBReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "MIB", ".", "addReg", "(", "WBReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "WBIsDead", ")", ")", ";", "}", "bool", "AddrIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "AddrIsKill", ")", ")", ";", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "hasWriteBack", ")", "{", "bool", "OffsetIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "OffsetIsKill", ")", ")", ";", "}", "MIB", "=", "AddDefaultPred", "(", "MIB"], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts25", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41986, "Length": 388, "Cover_Rate": 0.6818980667838312} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";", "return"], "ground_truth": ["Modified", ";"], "File": "ARMExpandPseudoInsts25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41987, "Length": 44, "Cover_Rate": 0.5569620253164557} {"Template_token": ["", "bool", "ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "("], "ground_truth": [")", ";", "MFI", "!=", "E", ";"], "File": "ARMExpandPseudoInsts25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41988, "Length": 64, "Cover_Rate": 0.810126582278481} {"Template_token": ["", "void", "ExpandPseudo", "::", "TransferImpOps", "(", "MachineInstr", "&", "OldMI", ",", "MachineInstrBuilder", "&", "UseMI", ",", "MachineInstrBuilder", "&", "DefMI", ")", "{", "const", "TargetInstrDesc", "&", "Desc", "=", "OldMI", ".", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "Desc", ".", "getNumOperands", "(", ")"], "ground_truth": [",", "e", "=", "OldMI", ".", "getNumOperands", "(", ")", ";"], "File": "ARMExpandPseudoInsts25", "Func": "TransferImpOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41989, "Length": 48, "Cover_Rate": 0.34532374100719426} {"Template_token": ["", "unsigned", "RegElts", "=", "TableEntry", "->", "RegElts", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "unsigned", "Lane", "=", "MI", ".", "getOperand", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "RegSpc", "!=", "OddDblSpc", "&&", "", ")", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "&&", "Lane", ">=", "RegElts", ")", "{", "RegSpc", "=", "OddDblSpc", ";", "Lane", "-=", "RegElts", ";", "}", "assert", "(", "Lane", "<", "RegElts", "&&", "", ")", ";", "unsigned", "D0", "=", "", ",", "D1", "=", "", ",", "D2", "=", "", ",", "D3", "=", "", ";", "unsigned", "DstReg", "=", "", ";", "bool", "DstIsDead", "=", "false", ";", "if", "(", "TableEntry", "->", "IsLoad", ")", "{", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "!", "TableEntry", "->", "IsLoad", ")", "GetDSubRegs", "(", "MO", ".", "getReg", "(", ")", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "unsigned", "SrcFlags", "=", "(", "getUndefRegState", "(", "MO", ".", "isUndef", "(", ")", ")", "|", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "SrcFlags", ")", ";", "MIB", ".", "addImm", "(", "Lane", ")", ";", "OpIdx", "+="], "ground_truth": ["", ";"], "File": "ARMExpandPseudoInsts29", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41990, "Length": 451, "Cover_Rate": 0.7381342062193126} {"Template_token": ["", "}", "assert", "(", "Lane", "<", "RegElts", "&&", "", ")", ";", "unsigned", "D0", "=", "", ",", "D1", "=", "", ",", "D2", "=", "", ",", "D3", "=", "", ";", "unsigned", "DstReg", "=", "", ";", "bool", "DstIsDead", "=", "false", ";", "if", "(", "TableEntry", "->", "IsLoad", ")", "{", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "!", "TableEntry", "->", "IsLoad", ")", "GetDSubRegs", "(", "MO", ".", "getReg", "(", ")", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "unsigned", "SrcFlags", "=", "(", "getUndefRegState", "(", "MO", ".", "isUndef", "(", ")", ")", "|", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ","], "ground_truth": ["SrcFlags", ")", ";"], "File": "ARMExpandPseudoInsts29", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41991, "Length": 321, "Cover_Rate": 0.5253682487725041} {"Template_token": ["", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "getUndefRegState"], "ground_truth": ["(", "SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts29", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41992, "Length": 170, "Cover_Rate": 0.4381443298969072} {"Template_token": ["", "void", "ExpandPseudo", "::", "CMSESaveClearFPRegs", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "&", "DL", ",", "const", "LivePhysRegs", "&", "LiveRegs", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "ScratchRegs", ")", "{", "if", "(", "STI", "->", "hasV8_1MMainlineOps", "(", ")", ")", "CMSESaveClearFPRegsV81", "("], "ground_truth": ["MBB", ",", "MBBI", ",", "DL", ",", "LiveRegs", ")", ";"], "File": "ARMExpandPseudoInsts30", "Func": "CMSESaveClearFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41993, "Length": 50, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "!", "TableEntry", "->", "IsLoad", ")", "GetDSubRegs", "(", "MO", ".", "getReg", "(", ")", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "unsigned", "SrcFlags", "=", "(", "getUndefRegState", "(", "MO", ".", "isUndef", "(", ")", ")", "|", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D1", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "SrcFlags", ")", ";", "MIB", ".", "addImm", "(", "Lane", ")", ";", "OpIdx", "+=", "", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "("], "ground_truth": ["OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41994, "Length": 198, "Cover_Rate": 0.3378839590443686} {"Template_token": ["", "void", "ExpandPseudo", "::", "ExpandVLD", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "NEONLdStTableEntry", "*", "TableEntry", "=", "LookupNEONLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "TableEntry", "&&", "TableEntry", "->", "IsLoad", "&&", "", ")", ";", "NEONRegSpacing", "RegSpc", "=", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++"], "ground_truth": [")", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41995, "Length": 325, "Cover_Rate": 0.8084577114427861} {"Template_token": ["", "const", "NEONLdStTableEntry", "*", "TableEntry", "=", "LookupNEONLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "TableEntry", "&&", "!", "TableEntry", "->", "IsLoad", "&&", "", ")", ";", "NEONRegSpacing", "RegSpc", "=", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx"], "ground_truth": ["++", ")", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41996, "Length": 240, "Cover_Rate": 0.7570977917981072} {"Template_token": ["", "unsigned", "OpIdx", "=", "", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "IsExt", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "("], "ground_truth": ["OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41997, "Length": 141, "Cover_Rate": 0.5361216730038023} {"Template_token": ["", "MIB", ".", "addReg", "(", "D0", ")", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcIsKill", ")", "(", "*", "MIB", ")", ".", "addRegisterKilled", "(", "SrcReg", ",", "TRI"], "ground_truth": [",", "true", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41998, "Length": 95, "Cover_Rate": 0.3612167300380228} {"Template_token": ["", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";", "return", "Modified"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts34", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41999, "Length": 72, "Cover_Rate": 0.6990291262135923} {"Template_token": ["", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|="], "ground_truth": ["ExpandMBB", "(", "*", "MFI", ")", ";"], "File": "ARMExpandPseudoInsts34", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42000, "Length": 69, "Cover_Rate": 0.6699029126213593} {"Template_token": ["", "}", "}", "}", "bool", "returnsFPReg", "=", "(", "!", "NonclearedFPRegs", ".", "empty", "(", ")", "||", "!", "ClearedFPRegs", ".", "empty", "(", ")", ")", ";", "if", "(", "returnsFPReg", ")", "assert", "(", "STI", "->", "hasFPRegs", "(", ")", "&&", "", ")", ";", "for", "(", "unsigned", "Reg", ":", "NonclearedFPRegs", ")", "{", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Reg", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "MachineInstrBuilder", "VLLDM", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "STI", "->", "fixCMSE_CVE_2021_35465", "(", ")", ")", "{", "auto", "Bundler", "=", "MIBundleBuilder", "(", "MBB", ",", "VLLDM", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ")", ";", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "if", "(", "STI", "->", "hasFPRegs", "(", ")", ")", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Undef", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ")", ";", "else", "Bundler", ".", "append", "(", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addImm", "(", "InlineAsm", "::", "Extra_HasSideEffects", ")", ")", ";", "finalizeBundle", "(", "MBB", ",", "Bundler", ".", "begin", "(", ")", ",", "Bundler", ".", "end", "(", ")", ")", ";", "}", "for", "(", "const", "auto", "&", "Regs", ":", "ClearedFPRegs", ")", "{", "unsigned", "Reg", ",", "SaveReg1", ",", "SaveReg2", ";", "std", "::", "tie", "(", "Reg", ",", "SaveReg1"], "ground_truth": [",", "SaveReg2", ")", "=", "Regs", ";"], "File": "ARMExpandPseudoInsts35", "Func": "CMSERestoreFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42001, "Length": 467, "Cover_Rate": 0.4614624505928854} {"Template_token": ["", "unsigned", "Reg", ",", "SaveReg1", ",", "SaveReg2", ";", "std", "::", "tie", "(", "Reg", ",", "SaveReg1", ",", "SaveReg2", ")", "=", "Regs", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "addReg", "(", "SaveReg2", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "SaveReg1", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "for", "(", "unsigned", "Reg", ":", "NonclearedFPRegs", ")", "{", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "STI", "->", "isLittle", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "SReg0", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SReg0", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SReg0", "+", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", "+", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Reg", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "if", "(", "passesFPReg", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SpareReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SpareReg", ")", ".", "addReg", "(", "SpareReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add"], "ground_truth": ["(", "condCodeOp", "(", ")", ")", ";"], "File": "ARMExpandPseudoInsts35", "Func": "CMSESaveClearFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42002, "Length": 416, "Cover_Rate": 0.36651982378854625} {"Template_token": ["", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "||", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "||", "(", "Reg", ">=", ""], "ground_truth": ["&&", "Reg", "<=", "", ")", ")", "return", "true", ";"], "File": "ARMExpandPseudoInsts35", "Func": "definesOrUsesFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42003, "Length": 55, "Cover_Rate": 0.5729166666666666} {"Template_token": ["", "if", "(", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "||", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "||", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", ")", "DefFP", "=", "true", ";", "continue", ";", "}", "if", "(", "Reg", ">=", "", "&&", "Reg", "<=", "", ")", "{", "int", "R", "=", "Reg", "-", "", ";", "ClearRegs", ".", "reset", "(", "R", "*", "", ",", "(", "R", "+", "", ")", "*", "", ")", ";", "}", "else", "if", "(", "Reg", ">=", "", "&&", "Reg"], "ground_truth": ["<=", "", ")", "{"], "File": "ARMExpandPseudoInsts35", "Func": "determineFPRegsToClear", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42004, "Length": 87, "Cover_Rate": 0.37662337662337664} {"Template_token": ["", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "TempReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "StrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB"], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts37", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42005, "Length": 244, "Cover_Rate": 0.3057644110275689} {"Template_token": ["", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "unsigned", "SubRegIndex", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", ")", "{", "SubRegIndex", "=", "", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "", ")", ";", "SubRegIndex", "=", "", ";", "}", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "SubRegIndex", ")", ";", "unsigned", "DstRegPair", "=", "TRI", "->", "getMatchingSuperReg", "(", "SubReg", ",", "", ",", "&", "", ")", ";", "MIB", ".", "addReg", "(", "DstRegPair", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "else", "{", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "RealOpc", "!=", "", "&&", "TableEntry", "->", "RealOpc", "!=", "", "&&", "TableEntry", "->", "RealOpc", "!=", "", ")", "{", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", "||", "RegSpc", "==", "SingleLowSpc", "||", "RegSpc", "==", "SingleHighQSpc", "||", "RegSpc", "==", "SingleHighTSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "}", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx"], "ground_truth": ["!=", "", ")", "{"], "File": "ARMExpandPseudoInsts39", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42006, "Length": 514, "Cover_Rate": 0.7460087082728593} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "NEONLdStTableEntry", "*", "TableEntry", "=", "LookupNEONLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "TableEntry", "&&", "!", "TableEntry", "->", "IsLoad", "&&", "", ")", ";", "NEONRegSpacing", "RegSpc", "=", "(", "NEONRegSpacing", ")", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "("], "ground_truth": ["SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts39", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42007, "Length": 314, "Cover_Rate": 0.6254980079681275} {"Template_token": ["", "if", "(", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", "||", "TableEntry", "->", "RealOpc", "==", "", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "", "&&", "", "", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";", "if", "(", "NumRegs", ">", "", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState"], "ground_truth": ["(", "SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts39", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42008, "Length": 180, "Cover_Rate": 0.35856573705179284} {"Template_token": ["", "if", "(", "STI", "->", "hasV8_1MMainlineOps", "(", ")", ")", "CMSERestoreFPRegsV81", "(", "MBB", ",", "MBBI", ",", "DL", ",", "AvailableRegs", ")", ";", "else", "CMSERestoreFPRegsV8", "(", "MBB", ",", "MBBI", ","], "ground_truth": ["DL", ",", "AvailableRegs", ")", ";"], "File": "ARMExpandPseudoInsts3", "Func": "CMSERestoreFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42009, "Length": 31, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "void", "ExpandPseudo", "::", "CMSERestoreFPRegs", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "&", "DL", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "AvailableRegs", ")", "{", "if", "(", "STI", "->", "hasV8_1MMainlineOps", "(", ")", ")", "CMSERestoreFPRegsV81", "(", "MBB", ",", "MBBI", ",", "DL"], "ground_truth": [",", "AvailableRegs", ")", ";"], "File": "ARMExpandPseudoInsts3", "Func": "CMSERestoreFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42010, "Length": 45, "Cover_Rate": 0.7758620689655172} {"Template_token": ["", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "AvailableRegs", ".", "size", "(", ")", ">=", "", ")", "{", "unsigned", "SaveReg2", "=", "AvailableRegs", ".", "pop_back_val", "(", ")", ";", "unsigned", "SaveReg1", "=", "AvailableRegs", ".", "pop_back_val", "(", ")", ";", "ClearedFPRegs", ".", "emplace_back", "(", "Reg", ",", "SaveReg1", ",", "SaveReg2", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "SaveReg1", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SaveReg2", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "NonclearedFPRegs", ".", "push_back", "(", "Reg", ")", ";", "}", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "AvailableRegs", ".", "size", "(", ")", ">=", "", ")", "{", "unsigned", "SaveReg", "=", "AvailableRegs", ".", "pop_back_val", "(", ")", ";", "ClearedFPRegs", ".", "emplace_back", "(", "Reg", ",", "SaveReg", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "SaveReg", ")", ".", "addReg", "(", "Reg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "NonclearedFPRegs", ".", "push_back", "(", "Reg", ")", ";", "}", "}", "}", "}", "for", "(", "unsigned", "Reg", ":", "NonclearedFPRegs", ")", "{", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "Reg", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "("], "ground_truth": ["Reg", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMExpandPseudoInsts3", "Func": "CMSERestoreFPRegsV8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42011, "Length": 303, "Cover_Rate": 0.44493392070484583} {"Template_token": ["", "if", "(", "STI", "->", "hasV8_1MMainlineOps", "(", ")", ")", "CMSESaveClearFPRegsV81"], "ground_truth": ["(", "MBB", ",", "MBBI", ",", "DL", ")", ";"], "File": "ARMExpandPseudoInsts3", "Func": "CMSESaveClearFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42012, "Length": 17, "Cover_Rate": 0.30357142857142855} {"Template_token": ["", "MachineInstrBuilder", "VPUSH", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "int", "Reg", "=", "", ";", "Reg", "<=", "", ";", "++", "Reg", ")", "VPUSH", ".", "addReg", "(", "Reg", ")", ";", "(", "void", ")", "CMSEClearFPRegsV81", "(", "MBB", ",", "MBBI", ",", "ClearRegs", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "-", "", ")"], "ground_truth": [".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMExpandPseudoInsts3", "Func": "CMSESaveClearFPRegsV81", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42013, "Length": 104, "Cover_Rate": 0.39097744360902253} {"Template_token": ["", "bool", "DefFP", "=", "determineFPRegsToClear", "(", "*", "MBBI", ",", "ClearRegs", ")", ";", "if", "(", "!", "DefFP", "&&", "ClearRegs", ".", "count", "(", ")", "==", "ClearRegs", ".", "size", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "CMSE_FP_SAVE_SIZE", ">>", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "VPUSH", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMExpandPseudoInsts3", "Func": "CMSESaveClearFPRegsV81", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42014, "Length": 133, "Cover_Rate": 0.5} {"Template_token": ["", "auto", "DoneBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoadCmpBB", ")", ";", "MF", "->", "insert", "(", "++", "LoadCmpBB", "->", "getIterator", "(", ")", ",", "StoreBB", ")", ";", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "if", "(", "UxtOp", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "UxtOp", ")", ",", "Desired", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Desired", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "IsThumb", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "LoadCmpBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Desired", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "LoadCmpBB", ",", "LiveRegs", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdrexOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "if", "(", "LdrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "add", "(", "Desired", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", "."], "ground_truth": ["getReg", "(", ")", ")", ";"], "File": "ARMExpandPseudoInsts40", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42015, "Length": 342, "Cover_Rate": 0.4259028642590286} {"Template_token": ["", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "add", "(", "Addr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&"], "ground_truth": ["MBB", ")", ";"], "File": "ARMExpandPseudoInsts40", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42016, "Length": 396, "Cover_Rate": 0.45517241379310347} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PC_ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineInstrBuilder", "PicADD", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NotThumb", "?", "", ":", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "PC_ID", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "(", "void", ")", "PicADD", ";", "LO16", "=", "LO16", ".", "addImm", "("], "ground_truth": ["PC_ID", ")", ";"], "File": "ARMExpandPseudoInsts44", "Func": "AddPICADD_MOVi16_PICID", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42017, "Length": 112, "Cover_Rate": 0.6549707602339181} {"Template_token": ["", "MachineInstrBuilder", "PicADD", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NotThumb", "?", "", ":", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "PC_ID", ")", ".", "addImm", "("], "ground_truth": ["Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMExpandPseudoInsts44", "Func": "AddPICADD_MOVi16_PICID", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42018, "Length": 61, "Cover_Rate": 0.3567251461988304} {"Template_token": ["", "}", "const", "bool", "ShouldUseMOV16PIC", "=", "FlagSfiDisableCP", "&&", "IsRelocPIC", "&&", "(", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", "||", "MO", ".", "isGlobal", "(", ")", ")", ";", "if", "(", "ShouldUseMOV16PIC", ")", "{", "if", "(", "isThumb2", ")", "llvm_unreachable", "(", "", ")", ";", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "int", "i", "=", "MO", ".", "getIndex", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "{", "unsigned", "TF", "=", "MO", ".", "getTargetFlags"], "ground_truth": ["(", ")", ";"], "File": "ARMExpandPseudoInsts44", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42019, "Length": 331, "Cover_Rate": 0.3641364136413641} {"Template_token": ["", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "IsRelocPIC", "=", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";", "if", "(", "VerifyPseudo", ")", "MF", ".", "verify", "(", "this"], "ground_truth": [",", "", ")", ";"], "File": "ARMExpandPseudoInsts44", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42020, "Length": 101, "Cover_Rate": 0.7112676056338029} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";", "if", "(", "VerifyPseudo", ")", "MF", ".", "verify", "(", "this", ",", ""], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts44", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42021, "Length": 54, "Cover_Rate": 0.38028169014084506} {"Template_token": ["", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ")", ";", "unsigned", "SBCrr", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "SBCrr", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "StoreBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "StoreBB", "->", "addLiveIn", "(", "New", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "StoreBB", ",", "LiveRegs", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addOperand", "(", "Addr", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "addPostLoopLiveIns", "(", "DoneBB", ",", "LiveRegs", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts4", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42022, "Length": 423, "Cover_Rate": 0.4839816933638444} {"Template_token": ["", "unsigned", "DesiredHi", "=", "TRI", "->", "getSubReg", "(", "Desired", ".", "getReg", "(", ")", ",", "", ")", ";", "LivePhysRegs", "LiveRegs", "(", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "I", "!=", "MBBI", ";", "--", "I", ")", "LiveRegs", ".", "stepBackward", "(", "*", "I", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "auto", "LoadCmpBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "StoreBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "DoneBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoadCmpBB", ")", ";", "MF", "->", "insert", "(", "++", "LoadCmpBB", "->", "getIterator", "(", ")", ",", "StoreBB", ")", ";", "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Dest", ".", "getReg", "(", ")", ")", ";", "LoadCmpBB", "->", "addLiveIn", "(", "Desired", ".", "getReg", "(", ")", ")", ";", "addPostLoopLiveIns", "(", "LoadCmpBB", ",", "LiveRegs", ")", ";", "unsigned", "LDREXD", "=", "IsThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LDREXD", ")", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "Dest", ",", "RegState", "::", "Define", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "Addr", ".", "getReg", "(", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "DestLo", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredLo", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ")", ";", "unsigned", "SBCrr", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "SBCrr", ")", ")", ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "DestHi", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHi", ",", "getKillRegState", "(", "Desired", ".", "isDead", "(", ")", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor"], "ground_truth": ["(", "StoreBB", ")", ";"], "File": "ARMExpandPseudoInsts4", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42023, "Length": 450, "Cover_Rate": 0.5148741418764302} {"Template_token": ["", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "case", "MachineOperand", "::", "MO_RegisterLiveOut", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_Metadata", ":", "case", "MachineOperand", "::", "MO_MCSymbol", ":", "return", "true", ";", "case", "MachineOperand", "::"], "ground_truth": ["MO_CFIIndex", ":"], "File": "ARMExpandPseudoInsts4", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42024, "Length": 59, "Cover_Rate": 0.4154929577464789} {"Template_token": ["", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StatusReg", ")", ".", "addDef", "(", "", ",", "RegState", "::", "Dead", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "StatusReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdrexOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "LdrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPrr", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPrr", ")", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "Bcc", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StrexOp", ")", ",", "StatusReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "if", "(", "StrexOp", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&"], "ground_truth": ["MBB", ")", ";"], "File": "ARMExpandPseudoInsts59", "Func": "ExpandCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42025, "Length": 418, "Cover_Rate": 0.47285067873303166} {"Template_token": ["", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "unsigned", "STREXD", "=", "IsThumb", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "STREXD", ")", ",", "StatusReg", ")", ";", "addExclusiveRegPair", "(", "MIB", ",", "New", ",", "", ",", "IsThumb", ",", "TRI", ")", ";", "MIB", ".", "addReg", "(", "AddrReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "CMPri", "=", "IsThumb", "?", "", ":", "", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "CMPri", ")", ")", ".", "addReg", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "Bcc", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LivePhysRegs", "LiveRegs", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "DoneBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "StoreBB", ")", ";", "computeLiveIns", "(", "LiveRegs", ",", "MRI", ",", "*", "LoadCmpBB", ")", ";", "StoreBB", "->", "clearLiveIns", "("], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts59", "Func": "ExpandCMP_SWAP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42026, "Length": 267, "Cover_Rate": 0.3182359952324195} {"Template_token": ["", "void", "ExpandPseudo", "::", "ExpandLaneOp", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "NEONLdStTableEntry", "*", "TableEntry", "=", "LookupNEONLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "TableEntry", "&&", "", ")", ";", "NEONRegSpacing", "RegSpc", "=", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "unsigned", "RegElts", "=", "TableEntry", "->", "RegElts", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "unsigned", "Lane", "=", "MI", ".", "getOperand", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "RegSpc", "!=", "OddDblSpc", "&&", "", ")", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "&&", "Lane", ">=", "RegElts", ")", "{", "RegSpc", "=", "OddDblSpc", ";", "Lane", "-=", "RegElts", ";", "}", "assert", "(", "Lane", "<", "RegElts", "&&", "", ")", ";", "unsigned", "D0", "=", "", ",", "D1", "=", "", ",", "D2", "=", "", ",", "D3", "=", "", ";", "unsigned", "DstReg", "=", "", ";", "bool", "DstIsDead", "="], "ground_truth": ["false", ";"], "File": "ARMExpandPseudoInsts5", "Func": "ExpandLaneOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42027, "Length": 191, "Cover_Rate": 0.32154882154882153} {"Template_token": ["", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "(", "*", "LO16", ")", ".", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "(", "*", "HI16", ")", ".", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "TransferImpOps", "(", "MI", ",", "LO16", ",", "HI16"], "ground_truth": [")", ";"], "File": "ARMExpandPseudoInsts5", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42028, "Length": 259, "Cover_Rate": 0.38088235294117645} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF"], "ground_truth": [".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "File": "ARMExpandPseudoInsts5", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42029, "Length": 88, "Cover_Rate": 0.7787610619469026} {"Template_token": ["", "bool", "ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts67", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42030, "Length": 81, "Cover_Rate": 0.6044776119402985} {"Template_token": ["", "MIB", ".", "add", "(", "VdSrc", ")", ";", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MachineOperand", "VmSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "VmSrc", ".", "setIsRenamable", "(", "false", ")", ";", "MIB", ".", "add", "(", "VmSrc", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|"], "ground_truth": ["getKillRegState", "(", "SrcIsKill", ")", ")", ";"], "File": "ARMExpandPseudoInsts6", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42031, "Length": 138, "Cover_Rate": 0.5411764705882353} {"Template_token": ["", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_FrameIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "case", "MachineOperand", "::", "MO_RegisterLiveOut", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_Metadata", ":", "case", "MachineOperand", "::", "MO_MCSymbol", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_CFIIndex", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_IntrinsicID", ":", "case", "MachineOperand", "::", "MO_Predicate", ":", "case", "MachineOperand", "::", "MO_Placeholder"], "ground_truth": [":"], "File": "ARMExpandPseudoInsts73", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42032, "Length": 98, "Cover_Rate": 0.6447368421052632} {"Template_token": ["", "return", "false", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_TargetIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "return", "true", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "case", "MachineOperand", "::"], "ground_truth": ["MO_RegisterLiveOut", ":"], "File": "ARMExpandPseudoInsts73", "Func": "IsAnAddressOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42033, "Length": 46, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "unsigned", "HI16Opc", "=", "", ";", "bool", "isThumb2", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "isThumb2", ")", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "else", "{", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "const", "bool", "ShouldUseMOV16PIC", "=", "!", "STI", "->", "useConstIslands", "(", ")", "&&", "IsRelocPIC", "&&", "(", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", "||", "MO", ".", "isGlobal", "(", ")", ")", ";", "if", "(", "ShouldUseMOV16PIC", ")", "{", "if", "(", "isThumb2", ")", "llvm_unreachable", "(", "", ")", ";", "LO16Opc", "=", "", ";", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "int", "i", "=", "MO", ".", "getIndex", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "{", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "{", "assert", "(", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMExpandPseudoInsts75", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42034, "Length": 422, "Cover_Rate": 0.4617067833698031} {"Template_token": ["", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "int", "i", "=", "MO", ".", "getIndex", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "{", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addJumpTableIndex", "(", "MO", ".", "getIndex", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "{", "assert", "(", "", "&&", "", ")", ";", "}", "if", "(", "ShouldUseMOV16PIC", ")", "{", "AddPICADD_MOVi16_PICID", "(", "MI", ",", "MBB", ",", "MBBI", ",", "!", "isThumb2", ",", "PredReg", ",", "Pred", ",", "DstReg", ",", "DstIsDead", ",", "LO16", ",", "HI16", ")", ";", "}", "LO16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "HI16", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "LO16", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "HI16", ".", "addImm", "(", "Pred", ")"], "ground_truth": [".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMExpandPseudoInsts75", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42035, "Length": 307, "Cover_Rate": 0.3358862144420131} {"Template_token": ["", "HI16Opc", "=", "", ";", "}", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "LO16Opc", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "HI16Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "char", "*", "ES", "=", "MO", ".", "getSymbolName", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addExternalSymbol", "(", "ES", ",", "TF", "|", "", ")", ";", "break", ";", "}", "default", ":", "{", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "int", "i", "=", "MO", ".", "getIndex", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addConstantPoolIndex", "(", "i", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|"], "ground_truth": ["", ")", ";"], "File": "ARMExpandPseudoInsts78", "Func": "ExpandMOV32BitImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42036, "Length": 329, "Cover_Rate": 0.3194174757281553} {"Template_token": ["", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "IsRelocPIC", "=", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";", "if", "(", "VerifyPseudo", ")", "MF", ".", "verify", "(", "this", ",", "", ")", ";", "return", "Modified"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts78", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42037, "Length": 84, "Cover_Rate": 0.65625} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "NewLdOpc", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "MachineInstr", "*", "NewMI", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewLdOpc", ")", ",", "DstReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ")", ";", "NewMI", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ","], "ground_truth": ["DstReg", ")", ";"], "File": "ARMExpandPseudoInsts79", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42038, "Length": 301, "Cover_Rate": 0.5766283524904214} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*"], "ground_truth": ["MFI", ")", ";"], "File": "ARMExpandPseudoInsts79", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42039, "Length": 41, "Cover_Rate": 0.6119402985074627} {"Template_token": ["", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "("], "ground_truth": ["OpIdx", "++", ")", ")", ";"], "File": "ARMExpandPseudoInsts81", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42040, "Length": 201, "Cover_Rate": 0.4797136038186158} {"Template_token": ["", "NEONRegSpacing", "RegSpc", "=", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "=", "", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "HasWriteBack", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "("], "ground_truth": ["true", ")", ";"], "File": "ARMExpandPseudoInsts81", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42041, "Length": 307, "Cover_Rate": 0.7326968973747017} {"Template_token": ["", "void", "ExpandPseudo", "::", "ExpandVST", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "NEONLdStTableEntry", "*", "TableEntry", "=", "LookupNEONLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "TableEntry", "&&", "!", "TableEntry", "->", "IsLoad", "&&", "", ")", ";", "NEONRegSpacing", "RegSpc", "=", "TableEntry", "->", "RegSpacing", ";", "unsigned", "NumRegs", "=", "TableEntry", "->", "NumRegs", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TableEntry", "->", "RealOpc", ")", ")", ";", "unsigned", "OpIdx", "="], "ground_truth": ["", ";"], "File": "ARMExpandPseudoInsts81", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42042, "Length": 100, "Cover_Rate": 0.3021148036253776} {"Template_token": ["", "}", "case", "", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "AddDefaultPred", "(", "LO16", ")", ";", "AddDefaultPred", "(", "HI16", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "MBBI", "=", "NMBBI", ";", "}", "return", "Modified"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts8", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42043, "Length": 259, "Cover_Rate": 0.49521988527724664} {"Template_token": ["", "NewMI", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "MachineInstrBuilder", "LO16", ",", "HI16", ";", "LO16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DstReg", ")", ";", "HI16", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "", ")", "&", "", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ")", ";", "HI16", "=", "HI16", ".", "addImm", "(", "Hi16", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "LO16", "=", "LO16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "HI16", "=", "HI16", ".", "addGlobalAddress", "(", "GV", ",", "MO", ".", "getOffset", "(", ")", ",", "TF", "|", "", ")", ";", "}", "AddDefaultPred", "(", "LO16", ")", ";", "AddDefaultPred", "(", "HI16", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "MBBI", "=", "NMBBI", ";", "}", "return", "Modified"], "ground_truth": [";"], "File": "ARMExpandPseudoInsts8", "Func": "ExpandMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42044, "Length": 334, "Cover_Rate": 0.638623326959847} {"Template_token": ["", "bool", "ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "("], "ground_truth": ["*", "MFI", ")", ";"], "File": "ARMExpandPseudoInsts", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42045, "Length": 109, "Cover_Rate": 0.8650793650793651} {"Template_token": ["", "const", "MachineInstrBuilder", "&", "FastISel", "::", "AddOptionalDefs", "(", "const", "MachineInstrBuilder", "&", "MIB", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MIB", ";", "if", "(", "TII", ".", "isPredicable", "(", "MI", ")", "||", "isNEONPred", "(", "MI", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{", "if", "(", "CPSR", ")"], "ground_truth": ["AddDefaultT1CC", "(", "MIB", ")", ";"], "File": "ARMFastISel (2)1", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42046, "Length": 65, "Cover_Rate": 0.8552631578947368} {"Template_token": ["", "const", "MachineInstrBuilder", "&", "FastISel", "::", "AddOptionalDefs", "(", "const", "MachineInstrBuilder", "&", "MIB", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MIB", ";", "if", "(", "TII", ".", "isPredicable", "(", "MI", ")", "||", "isNEONPred", "(", "MI", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{", "if", "(", "CPSR", ")", "AddDefaultT1CC", "(", "MIB", ")", ";", "else", "AddDefaultCC", "(", "MIB", ")", ";", "}", "return", "MIB"], "ground_truth": [";"], "File": "ARMFastISel (2)1", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42047, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "TD", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "TD", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "||", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ";", "continue", ";", "}", "goto", "unsupported_gep"], "ground_truth": [";"], "File": "ARMFastISel (2)1", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42048, "Length": 262, "Cover_Rate": 0.3753581661891118} {"Template_token": ["", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "}", "if", "(", "!", "UseImm", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "SrcReg1", ")", ";", "if", "(", "isICmp", ")", "MIB", ".", "addImm", "(", "Imm", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "isDoubleTy", "(", ")", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel (2)1", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42049, "Length": 325, "Cover_Rate": 0.47307132459970885} {"Template_token": ["", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL"], "ground_truth": [",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";"], "File": "ARMFastISel (2)1", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42050, "Length": 242, "Cover_Rate": 0.3896940418679549} {"Template_token": ["", "bool", "IsThreadLocal", "=", "GVar", "&&", "GVar", "->", "isThreadLocal", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "IsThreadLocal", ")", "return", "", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "==", "(", "RelocM", "!=", "Reloc", "::", "Static", ")", ")", "{", "unsigned", "Opc", ";", "switch", "(", "RelocM", ")", "{", "case", "Reloc", "::", "PIC_", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "Reloc", "::", "DynamicNoPIC", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "default", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id"], "ground_truth": [",", "", ",", "PCAdj", ")", ";"], "File": "ARMFastISel (2)1", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42051, "Length": 243, "Cover_Rate": 0.3557833089311859} {"Template_token": ["", "}", "break", ";", "case", "", ":", "case", "", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", "."], "ground_truth": ["Reg", "=", "ResultReg", ";"], "File": "ARMFastISel (2)1", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42052, "Length": 129, "Cover_Rate": 0.3993808049535604} {"Template_token": ["", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "useAM3", ")", "{", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "if", "(", "needsLowering", "&&", "isThumb2", ")", "needsLowering", "=", "!", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", ")", ";", "}", "else", "{", "needsLowering", "=", "(", "Addr", ".", "Offset", ">", "", "||", "Addr", ".", "Offset", "<", "-", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMFastISel (2)1", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42053, "Length": 179, "Cover_Rate": 0.5541795665634675} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "UseFastISel", "=", "false", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "if", "(", "UseFastISel"], "ground_truth": [")", "{"], "File": "ARMFastISel (2)1", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42054, "Length": 70, "Cover_Rate": 0.5785123966942148} {"Template_token": ["", "bool", "UseFastISel", "=", "false", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "if", "(", "UseFastISel", ")", "{", "TM", ".", "Options", "."], "ground_truth": ["NoFramePointerElim", "=", "true", ";"], "File": "ARMFastISel (2)1", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42055, "Length": 63, "Cover_Rate": 0.5206611570247934} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL"], "ground_truth": [",", "II", ",", "ResultReg", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42056, "Length": 41, "Cover_Rate": 0.6949152542372882} {"Template_token": ["", "unsigned", "FastISel", "::", "FastEmitInst_extractsubreg", "(", "MVT", "RetVT", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "uint32_t", "Idx", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op0"], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_extractsubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42057, "Length": 43, "Cover_Rate": 0.4942528735632184} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return"], "ground_truth": ["ResultReg", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42058, "Length": 95, "Cover_Rate": 0.6597222222222222} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")"], "ground_truth": [",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42059, "Length": 103, "Cover_Rate": 0.6477987421383647} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ","], "ground_truth": ["ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42060, "Length": 126, "Cover_Rate": 0.7924528301886793} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42061, "Length": 77, "Cover_Rate": 0.4425287356321839} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42062, "Length": 128, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY"], "ground_truth": [")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42063, "Length": 158, "Cover_Rate": 0.7348837209302326} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "("], "ground_truth": ["Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42064, "Length": 77, "Cover_Rate": 0.3581395348837209} {"Template_token": ["", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "", "||", "RetVT", "==", "", "||", "RetVT", "==", "", ")", "CopyVT", "=", "", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg"], "ground_truth": ["(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42065, "Length": 138, "Cover_Rate": 0.3424317617866005} {"Template_token": ["", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")"], "ground_truth": [",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "", ",", "Name", ")", ";"], "File": "ARMFastISel (2)1", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42066, "Length": 38, "Cover_Rate": 0.3838383838383838} {"Template_token": ["", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMFastISel (2)1", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42067, "Length": 268, "Cover_Rate": 0.3091118800461361} {"Template_token": ["", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ".", "SimpleTy", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1"], "ground_truth": [")", ".", "addReg", "(", "Op2", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42068, "Length": 124, "Cover_Rate": 0.43661971830985913} {"Template_token": ["", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ","], "ground_truth": ["ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42069, "Length": 90, "Cover_Rate": 0.39823008849557523} {"Template_token": ["", "}", "", "Pred", "=", "getComparePred", "(", "Predicate", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "if", "(", "!", "EmitCmp", "(", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "isUnsigned", "(", ")", ")", ")", "return", "false", ";", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "FastEmitBranch", "(", "FBB", ",", "DL", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "TruncInst", "*", "TI", "=", "dyn_cast", "<", "TruncInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "MVT", "SourceVT", ";", "if", "(", "TI", "->", "hasOneUse", "(", ")", "&&", "TI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "(", "isLoadTypeLegal", "(", "TI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "SourceVT", ")", ")", ")", "{", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "", ")", ";", "FastEmitBranch", "(", "FBB", ",", "DL", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt"], "ground_truth": [">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{"], "File": "ARMFastISel (2)1", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42070, "Length": 349, "Cover_Rate": 0.4840499306518724} {"Template_token": ["", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "TargetMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "UpdateValueMap", "(", "I", ","], "ground_truth": ["DestReg", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42071, "Length": 85, "Cover_Rate": 0.40669856459330145} {"Template_token": ["", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel (2)1", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42072, "Length": 50, "Cover_Rate": 0.37593984962406013} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42073, "Length": 117, "Cover_Rate": 0.8796992481203008} {"Template_token": ["", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", ")", "Opc"], "ground_truth": ["=", "isSigned", "?", "", ":", "", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42074, "Length": 73, "Cover_Rate": 0.3427230046948357} {"Template_token": ["", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op", ")", ")", ";", "unsigned", "IntReg", "=", "MoveToIntReg", "(", "DstVT", ",", "ResultReg", ")", ";", "if", "(", "IntReg", "==", "", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42075, "Length": 118, "Cover_Rate": 0.5539906103286385} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ","], "ground_truth": ["Result", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42076, "Length": 115, "Cover_Rate": 0.8582089552238806} {"Template_token": ["", "bool", "FastISel", "::", "SelectFPTrunc", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42077, "Length": 129, "Cover_Rate": 0.9626865671641791} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst"], "ground_truth": [">", "(", "I", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42078, "Length": 42, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "unsigned", "AddrReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "AddrReg", "==", "", ")", "return", "false", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "IB", "->", "getNumSuccessors", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "FuncInfo", ".", "MBBMap", "[", "IB", "->", "getSuccessor", "(", "i", ")", "]", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel (2)1", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42079, "Length": 117, "Cover_Rate": 0.8796992481203008} {"Template_token": ["", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "", ",", "!", "isSigned", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return"], "ground_truth": ["false", ";"], "File": "ARMFastISel (2)1", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42080, "Length": 111, "Cover_Rate": 0.3639344262295082} {"Template_token": ["", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "=="], "ground_truth": ["", ")", "return", "false", ";"], "File": "ARMFastISel (2)1", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42081, "Length": 180, "Cover_Rate": 0.3249097472924188} {"Template_token": ["", "unsigned", "MovCCOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "!", "UseImm", ")", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "!", "isNegativeImm", ")", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "else", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "UseImm", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op2Reg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addImm", "(", "Imm", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg"], "ground_truth": [")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42082, "Length": 175, "Cover_Rate": 0.36382536382536385} {"Template_token": ["", "int", "Offset", "=", "Addr", ".", "Offset", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "if", "(", "useAM3", ")", "{", "int", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "if", "("], "ground_truth": ["useAM3", ")", "{"], "File": "ARMFastISel (2)2", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42083, "Length": 137, "Cover_Rate": 0.5169811320754717} {"Template_token": ["", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "MIB", ".", "add", "(", "CPSR", "?", "t1CondCodeOp"], "ground_truth": ["(", ")", ":", "condCodeOp", "(", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42084, "Length": 30, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "Address", "(", ")", "{", "Base", ".", "Reg", "="], "ground_truth": ["", ";"], "File": "ARMFastISel (2)2", "Func": "Address", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42085, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "Address", "(", ")", "{", "Base", ".", "Reg"], "ground_truth": ["=", "", ";"], "File": "ARMFastISel (2)2", "Func": "Address", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42086, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "Imm", "<", "", "&&", "Imm", "!=", "(", "int", ")", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "-", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "}", "else", "if", "(", "const", "ConstantFP", "*", "ConstFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "if", "(", "ConstFP", "->", "isZero", "(", ")", "&&", "!", "ConstFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "}", "unsigned", "CmpOpc", ";", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "else", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "else", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "CmpOpc", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg1", ",", "", ")", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ";", "if", "(", "isICmp", ")", "MIB", ".", "addImm", "(", "Imm", ")", ";", "AddOptionalDefs", "(", "MIB"], "ground_truth": [")", ";"], "File": "ARMFastISel (2)2", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42087, "Length": 464, "Cover_Rate": 0.6065359477124183} {"Template_token": ["", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "Value", "*", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "("], "ground_truth": ["Call", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42088, "Length": 315, "Cover_Rate": 0.5545774647887324} {"Template_token": ["", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "unsigned", "R", ":", "RegArgs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "("], "ground_truth": ["UsedRegs", ",", "TRI", ")", ";"], "File": "ARMFastISel (2)2", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42089, "Length": 222, "Cover_Rate": 0.3908450704225352} {"Template_token": ["", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMFastISel (2)2", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42090, "Length": 228, "Cover_Rate": 0.3671497584541063} {"Template_token": ["", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMFastISel (2)2", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42091, "Length": 180, "Cover_Rate": 0.32085561497326204} {"Template_token": ["", "explicit", "FastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", ":", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ",", "Subtarget", "(", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "funcInfo", ".", "MF", "->", "getSubtarget", "(", ")", ")", ")", ",", "M", "(", "const_cast", "<", "Module", "&", ">", "(", "*", "funcInfo", ".", "Fn", "->", "getParent", "(", ")", ")", ")", ",", "TM", "(", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ")", ",", "TII", "("], "ground_truth": ["*", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "Subtarget", "->", "getTargetLowering", "(", ")", ")", "{"], "File": "ARMFastISel (2)2", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42092, "Length": 90, "Cover_Rate": 0.7317073170731707} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "unsigned", "ResultReg", "=", "", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "*", "FuncInfo", ".", "MF", ")", ")", "ResultReg", "=", "fastEmit_i", "(", "VT", ",", "VT", ",", "", ",", "CI", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "if", "(", "VT", "!=", "", ")", "return", "", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", "."], "ground_truth": ["get", "(", "", ")", ",", "ResultReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42093, "Length": 343, "Cover_Rate": 0.6712328767123288} {"Template_token": ["", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering", ")", "{", "Addr", ".", "Base", ".", "Reg", "=", "fastEmit_ri_", "(", "", ",", "", ",", "Addr", ".", "Base", ".", "Reg", ",", "false", ",", "Addr", ".", "Offset", ",", "", ")", ";", "Addr", ".", "Offset", "=", ""], "ground_truth": [";"], "File": "ARMFastISel (2)2", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42094, "Length": 139, "Cover_Rate": 0.4440894568690096} {"Template_token": ["", "}", "}", "bool", "RV", ";", "unsigned", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "&&", "", ")", ";", "RV", "=", "EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";", "assert", "(", "RV", "&&", "", ")", ";", "(", "void", ")", "RV", ";", "unsigned", "Size", "=", "VT", "."], "ground_truth": ["getSizeInBits", "(", ")", "/", "", ";"], "File": "ARMFastISel (2)2", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42095, "Length": 60, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "else", "if", "(", "Len", ">=", "", ")", "VT", "=", "", ";", "else", "{", "assert", "(", "Len", "==", "", "&&", "", ")", ";", "VT", "=", "", ";", "}", "}", "else", "{", "if", "(", "Len", ">=", "", "&&", "Alignment", "==", "", ")", "VT", "=", "", ";", "else", "{", "VT", "=", "", ";", "}", "}", "bool", "RV", ";", "unsigned", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "&&", "", ")", ";", "RV", "=", "EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";", "assert", "(", "RV", "&&", "", ")", ";", "(", "void", ")", "RV", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "", ";", "Len", "-=", "Size", ";", "Dest", ".", "Offset", "+=", "Size", ";", "Src", ".", "Offset", "+="], "ground_truth": ["Size", ";"], "File": "ARMFastISel (2)2", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42096, "Length": 126, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?"], "ground_truth": ["RetCC__AAPCS", ":", "CC__AAPCS", ")", ";"], "File": "ARMFastISel (2)2", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42097, "Length": 101, "Cover_Rate": 0.452914798206278} {"Template_token": ["", "CCAssignFn", "*", "FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv"], "ground_truth": ["::", "Swift", ":"], "File": "ARMFastISel (2)2", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42098, "Length": 159, "Cover_Rate": 0.7130044843049327} {"Template_token": ["", "FastISel", "*", "", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*"], "ground_truth": ["libInfo", ")", "{"], "File": "ARMFastISel (2)2", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42099, "Length": 14, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "if", "(", "funcInfo", ".", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "useFastISel", "(", ")", ")", "return"], "ground_truth": ["new", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ";"], "File": "ARMFastISel (2)2", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42100, "Length": 26, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "*", "CPSR", "=", "true", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel (2)2", "Func": "DefinesOptionalPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42101, "Length": 37, "Cover_Rate": 0.4625} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "["], "ground_truth": ["", "]", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "fastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42102, "Length": 62, "Cover_Rate": 0.4305555555555556} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMFastISel (2)2", "Func": "fastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42103, "Length": 69, "Cover_Rate": 0.40588235294117647} {"Template_token": ["", "unsigned", "FastISel", "::", "fastEmitInst_rr", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "unsigned", "Op1", ",", "bool", "Op1IsKill", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill"], "ground_truth": ["*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "fastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42104, "Length": 122, "Cover_Rate": 0.583732057416268} {"Template_token": ["", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "MaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "MaterializeGV", "(", "GV", ","], "ground_truth": ["VT", ")", ";"], "File": "ARMFastISel (2)2", "Func": "fastMaterializeConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42105, "Length": 86, "Cover_Rate": 0.7166666666666667} {"Template_token": ["", "unsigned", "FastISel", "::", "getLibcallReg", "(", "const", "Twine", "&", "Name", ")", "{", "Type", "*", "GVTy", "=", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ",", "", ")", ";", "EVT", "LCREVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "GVTy", ")", ";", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "nullptr", ",", "Name", ")", ";", "assert", "(", "GV", "->", "getType", "(", ")", "==", "GVTy", "&&", "", ")", ";", "return", "MaterializeGV", "(", "GV", ",", "LCREVT", "."], "ground_truth": ["getSimpleVT", "(", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42106, "Length": 102, "Cover_Rate": 0.9902912621359223} {"Template_token": ["", "bool", "FastISel", "::", "isNEONPred", "(", "const", "MachineInstr", "*", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", "||", "AFI", "->", "isThumb2Function", "(", ")", ")", "return", "MI", "->", "isPredicable", "(", ")", ";", "for", "(", "const", "MCOperandInfo", "&", "opInfo", ":", "MCID", ".", "operands", "(", ")", ")", "if", "(", "opInfo"], "ground_truth": [".", "isPredicate", "(", ")", ")", "return", "true", ";"], "File": "ARMFastISel (2)2", "Func": "isARMNEONPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42107, "Length": 71, "Cover_Rate": 0.8987341772151899} {"Template_token": ["", "return", "TLI", "."], "ground_truth": ["isPositionIndependent", "(", ")", ";"], "File": "ARMFastISel (2)2", "Func": "isPositionIndependent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42108, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "if", "(", "evt", "==", "", "||", "!", "evt", ".", "isSimple", "(", ")", ")", "return", "false", ";", "VT", "=", "evt", ".", "getSimpleVT"], "ground_truth": ["(", ")", ";"], "File": "ARMFastISel (2)2", "Func": "isTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42109, "Length": 24, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg1", ",", "", ")", ";", "SrcReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ","], "ground_truth": ["ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42110, "Length": 145, "Cover_Rate": 0.5576923076923077} {"Template_token": ["", "}", "else", "if", "(", "TruncInst", "*", "TI", "=", "dyn_cast", "<", "TruncInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "MVT", "SourceVT", ";", "if", "(", "TI", "->", "hasOneUse", "(", ")", "&&", "TI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "(", "isLoadTypeLegal", "(", "TI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "SourceVT", ")", ")", ")", "{", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "", ")", ")", ";", "OpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "OpReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "", ")", "?", "FBB", ":", "TBB", ";", "fastEmitBranch", "(", "Target", ",", "DbgLoc", ")", ";", "return", "true", ";", "}", "unsigned", "CmpReg", "=", "getRegForValue", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "CmpReg", "==", "", ")", "return", "false", ";", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "CmpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ","], "ground_truth": ["CmpReg", ",", "", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42111, "Length": 330, "Cover_Rate": 0.44} {"Template_token": ["", "unsigned", "arg_size", "=", "CS", ".", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "ArgIdx", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "SwiftSelf", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "SwiftError", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "ArgIdx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Subtarget", "->", "genLongCalls", "(", ")", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "if", "(", "!", "IntrMemName", ")", "MIB", ".", "addGlobalAddress", "(", "GV", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42112, "Length": 489, "Cover_Rate": 0.5531674208144797} {"Template_token": ["", "bool", "FastISel", "::", "SelectCmp", "(", "const", "Instruction", "*", "I", ")", "{", "const", "CmpInst", "*", "CI", "=", "cast", "<", "CmpInst", ">", "(", "I", ")", ";", "", "Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "if", "(", "!", "EmitCmp", "(", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "isUnsigned", "(", ")", ",", "CI", "->", "isEquality", "(", ")", ")", ")", "return", "false", ";", "unsigned", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "fastMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "updateValueMap", "(", "I", ",", "DestReg", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel (2)2", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42113, "Length": 190, "Cover_Rate": 0.926829268292683} {"Template_token": ["", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I32", ":", "RTLIB", "::", "UDIV_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I64", ":", "RTLIB", "::", "UDIV_I64", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I128", ":", "RTLIB", "::", "UDIV_I128", ";", "assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "", ")", ";", "return", "EmitLibcall", "(", "I"], "ground_truth": [",", "LC", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectDiv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42114, "Length": 76, "Cover_Rate": 0.41304347826086957} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", "||", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->"], "ground_truth": ["isFloatTy", "(", ")", ")", "return", "false", ";"], "File": "ARMFastISel (2)2", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42115, "Length": 56, "Cover_Rate": 0.4028776978417266} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "="], "ground_truth": ["isSigned", "?", "", ":", "", ";"], "File": "ARMFastISel (2)2", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42116, "Length": 94, "Cover_Rate": 0.42727272727272725} {"Template_token": ["", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "updateValueMap", "(", "I", ",", "Result", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel (2)2", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42117, "Length": 95, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "bool", "FastISel", "::", "SelectIndirectBr", "(", "const", "Instruction", "*", "I", ")", "{", "unsigned", "AddrReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "AddrReg", "==", "", ")", "return", "false", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "assert", "(", "isThumb2", "||", "Subtarget", "->", "hasV4TOps", "(", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst"], "ground_truth": [">", "(", "I", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42118, "Length": 95, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "DstVT", ")", ")", "return", "false", ";", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Src", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "", ",", "!", "isSigned", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII"], "ground_truth": [".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FP", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42119, "Length": 252, "Cover_Rate": 0.802547770700637} {"Template_token": ["", "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "", ",", "!", "isSigned", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII"], "ground_truth": [".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FP", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42120, "Length": 200, "Cover_Rate": 0.6369426751592356} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "if", "(", "!", "TLI", ".", "hasStandaloneRem", "(", "VT", ")", ")", "{", "return", "false", ";", "}", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I8", ":", "RTLIB", "::", "UREM_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I16", ":", "RTLIB", "::", "UREM_I16", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I32", ":", "RTLIB", "::", "UREM_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I64", ":", "RTLIB", "::", "UREM_I64", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I128", ":"], "ground_truth": ["RTLIB", "::", "UREM_I128", ";"], "File": "ARMFastISel (2)2", "Func": "SelectRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42121, "Length": 131, "Cover_Rate": 0.6968085106382979} {"Template_token": ["", "return", "false", ";", "}", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I8", ":", "RTLIB", "::", "UREM_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I16", ":", "RTLIB", "::", "UREM_I16", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I32"], "ground_truth": [":", "RTLIB", "::", "UREM_I32", ";"], "File": "ARMFastISel (2)2", "Func": "SelectRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42122, "Length": 69, "Cover_Rate": 0.3670212765957447} {"Template_token": ["", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", "."], "ground_truth": ["getLocReg", "(", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42123, "Length": 223, "Cover_Rate": 0.3932980599647266} {"Template_token": ["", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "{", "assert", "(", "VT", "==", "", "&&", "", ")", ";", "Imm", "=", "(", "int", ")", "ConstInt", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "~", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "unsigned", "Op2Reg", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2Reg", "==", "", ")", "return", "false", ";", "}", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "CondReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "CondReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", "."], "ground_truth": ["addImm", "(", "", ")", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42124, "Length": 189, "Cover_Rate": 0.3442622950819672} {"Template_token": ["", "EVT", "SrcVT", ",", "DestVT", ";", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Op", "->", "getType", "(", ")", ",", "true", ")", ";", "DestVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&"], "ground_truth": ["SrcVT", "!=", "", ")", "return", "false", ";"], "File": "ARMFastISel (2)2", "Func": "SelectTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42125, "Length": 56, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "if", "(", "DestVT", "!=", "", "&&", "DestVT", "!=", "", "&&", "DestVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue"], "ground_truth": ["(", "Op", ")", ";"], "File": "ARMFastISel (2)2", "Func": "SelectTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42126, "Length": 42, "Cover_Rate": 0.31343283582089554} {"Template_token": ["", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "else", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "else", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "CmpOpc", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg1", ",", "", ")", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ";", "if", "(", "isICmp", ")", "MIB", ".", "addImm", "(", "Imm", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "isDoubleTy", "(", ")", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc"], "ground_truth": [",", "TII", ".", "get", "(", "", ")", ")", ")", ";"], "File": "ARMFastISel (2)3", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42127, "Length": 401, "Cover_Rate": 0.5255570117955439} {"Template_token": ["", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "LLVMContext", "*", "Context", "=", "&", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "unsigned", "ConstAlign", "=", "MF", "->", "getDataLayout", "(", ")", ".", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", "->", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "ConstAlign", ")", ";", "unsigned", "TempReg", "=", "MF", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc"], "ground_truth": [")", ",", "TempReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";"], "File": "ARMFastISel (2)3", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42128, "Length": 171, "Cover_Rate": 0.4180929095354523} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "if", "(", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":"], "ground_truth": ["CC__AAPCS", ")", ";"], "File": "ARMFastISel (2)3", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42129, "Length": 93, "Cover_Rate": 0.4170403587443946} {"Template_token": ["", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "if", "(", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "GHC"], "ground_truth": [":"], "File": "ARMFastISel (2)3", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42130, "Length": 121, "Cover_Rate": 0.5426008968609866} {"Template_token": ["", "}", "for", "(", "const", "Argument", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "getArgNo", "(", ")", ">=", "", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "StructRet", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "MCPhysReg", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "unsigned", "ArgNo", "=", "Arg", ".", "getArgNo", "(", ")", ";", "unsigned", "SrcReg", "=", "GPRArgRegs", "[", "ArgNo", "]", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC"], "ground_truth": [")", ";"], "File": "ARMFastISel (2)3", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42131, "Length": 234, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "(", "I", ")", ";", "for", "(", "const", "BasicBlock", "*", "SuccBB", ":", "IB", "->", "successors", "(", ")", ")", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "FuncInfo", ".", "MBBMap", "[", "SuccBB", "]", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel (2)3", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42132, "Length": 43, "Cover_Rate": 0.36134453781512604} {"Template_token": ["", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{", "if", "(", "CPSR", ")", "AddDefaultT1CC", "(", "MIB", ")", ";", "else", "AddDefaultCC", "(", "MIB"], "ground_truth": [")", ";"], "File": "ARMFastISel (2)", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42133, "Length": 31, "Cover_Rate": 0.4492753623188406} {"Template_token": ["", "if", "(", "isNEONPred", "(", "MI", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{", "if", "(", "CPSR", ")", "AddDefaultT1CC"], "ground_truth": ["(", "MIB", ")", ";"], "File": "ARMFastISel (2)", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42134, "Length": 37, "Cover_Rate": 0.5362318840579711} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->"], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42135, "Length": 315, "Cover_Rate": 0.48761609907120745} {"Template_token": ["", "}", "else", "if", "(", "const", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "Obj", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "if", "(", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "Obj", "->", "getType", "(", ")", ")", ")", "if", "(", "Ty", "->", "getAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMFastISel (2)", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42136, "Length": 295, "Cover_Rate": 0.456656346749226} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "EnableLongCalls", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "EnableLongCalls", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "EnableLongCalls", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel (2)", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42137, "Length": 351, "Cover_Rate": 0.6041308089500861} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "useAM3", ")", ";", "if", "(", "needVMOV", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "ResultReg", ")", ")", ";", "ResultReg", "=", "MoveReg", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel (2)", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42138, "Length": 408, "Cover_Rate": 0.6570048309178744} {"Template_token": ["", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "", ";", "StrOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "StrOpc", ")", ",", "SrcReg", ",", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "StrOpc", ")", ")", "."], "ground_truth": ["addReg", "(", "SrcReg", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42139, "Length": 327, "Cover_Rate": 0.5746924428822495} {"Template_token": ["", "explicit", "FastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", ":", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ",", "M", "(", "const_cast", "<", "Module", "&", ">", "(", "*", "funcInfo", ".", "Fn", "->", "getParent", "(", ")", ")", ")", ",", "TM", "(", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ")", ",", "TII", "(", "*", "TM", ".", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "TM", ".", "getTargetLowering", "(", ")", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "Context", "=", "&", "funcInfo", ".", "Fn", "->"], "ground_truth": ["getContext", "(", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42140, "Length": 114, "Cover_Rate": 0.991304347826087} {"Template_token": ["", "return", "Len", "<="], "ground_truth": ["", ";"], "File": "ARMFastISel (2)", "Func": "ARMIsMemCpySmall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42141, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}", "}", "if", "(", "IsIndirect", ")", "{", "MachineInstrBuilder", "MIB", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", "."], "ground_truth": ["addImm", "(", "", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42142, "Length": 247, "Cover_Rate": 0.34985835694050993} {"Template_token": ["", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")"], "ground_truth": [".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42143, "Length": 231, "Cover_Rate": 0.5032679738562091} {"Template_token": ["", "unsigned", "FastISel", "::", "MoveToFPReg", "(", "MVT", "VT", ",", "unsigned", "SrcReg", ")", "{", "if", "(", "VT", "==", "", ")", "return", "", ";", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "("], "ground_truth": ["", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMMoveToFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42144, "Length": 65, "Cover_Rate": 0.8904109589041096} {"Template_token": ["", "if", "(", "UseReg", ")", "return", "isThumb2", "?", "", ":", "", ";", "else", "return", "isThumb2", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMFastISel (2)", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42145, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "case", "", ":", "if", "(", "!", "useAM3", ")", "{", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "if", "(", "needsLowering", "&&", "isThumb2", ")", "needsLowering", "=", "!", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", ")", ";", "}", "else", "{", "needsLowering", "=", "(", "Addr", ".", "Offset", ">", "", "||", "Addr", ".", "Offset", "<", "-", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase"], "ground_truth": [";"], "File": "ARMFastISel (2)", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42146, "Length": 212, "Cover_Rate": 0.6563467492260062} {"Template_token": ["", "unsigned", "FastISel", "::", "constrainOperandRegClass", "(", "const", "MCInstrDesc", "&", "II", ",", "unsigned", "Op", ",", "unsigned", "OpNum", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ")", ")", "{", "const", "TargetRegisterClass", "*", "RegClass", "=", "TII", ".", "getRegClass", "(", "II", ",", "OpNum", ",", "&", "TRI", ",", "*", "FuncInfo", ".", "MF", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "Op", ",", "RegClass", ")"], "ground_truth": [")", "{"], "File": "ARMFastISel (2)", "Func": "constrainOperandRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42147, "Length": 62, "Cover_Rate": 0.5535714285714286} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "UseFastISel", "=", "false", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "if", "(", "UseFastISel", ")", "{", "TM", ".", "Options", ".", "NoFramePointerElim", "=", "true", ";", "return", "new", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ";", "}", "return", ""], "ground_truth": [";"], "File": "ARMFastISel (2)", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42148, "Length": 91, "Cover_Rate": 0.7520661157024794} {"Template_token": ["", "UseFastISel", "|=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "!", "Subtarget"], "ground_truth": ["->", "isThumb", "(", ")", ";"], "File": "ARMFastISel (2)", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42149, "Length": 45, "Cover_Rate": 0.371900826446281} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ","], "ground_truth": ["ResultReg", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42150, "Length": 21, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "unsigned", "FastISel", "::", "FastEmitInst_extractsubreg", "(", "MVT", "RetVT", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "uint32_t", "Idx", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op0", ")", "&&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")"], "ground_truth": [".", "addReg", "(", "Op0", ",", "getKillRegState", "(", "Op0IsKill", ")", ",", "Idx", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_extractsubreg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42151, "Length": 83, "Cover_Rate": 0.9540229885057471} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc"], "ground_truth": [",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42152, "Length": 84, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "("], "ground_truth": ["TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_ii", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42153, "Length": 112, "Cover_Rate": 0.7133757961783439} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_ii", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42154, "Length": 116, "Cover_Rate": 0.7388535031847133} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")"], "ground_truth": [",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42155, "Length": 114, "Cover_Rate": 0.6705882352941176} {"Template_token": ["", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42156, "Length": 80, "Cover_Rate": 0.4371584699453552} {"Template_token": ["", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return"], "ground_truth": ["ResultReg", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42157, "Length": 80, "Cover_Rate": 0.4371584699453552} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return"], "ground_truth": ["ResultReg", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42158, "Length": 83, "Cover_Rate": 0.39712918660287083} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg"], "ground_truth": ["(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42159, "Length": 79, "Cover_Rate": 0.37799043062200954} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")"], "ground_truth": [".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42160, "Length": 142, "Cover_Rate": 0.6396396396396397} {"Template_token": ["", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "", "||", "RetVT", "==", "", "||", "RetVT", "==", "", ")", "CopyVT", "=", "", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel (2)", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42161, "Length": 150, "Cover_Rate": 0.37220843672456577} {"Template_token": ["", "unsigned", "AdjStackUp", "=", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackUp", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "", ")", ")", ";", "if", "(", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "MVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ","], "ground_truth": ["ResultReg", ")", ";"], "File": "ARMFastISel (2)", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42162, "Length": 226, "Cover_Rate": 0.5607940446650124} {"Template_token": ["", "unsigned", "FastISel", "::", "getLibcallReg", "(", "const", "Twine", "&", "Name", ")", "{", "Type", "*", "GVTy", "=", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ",", "", ")", ";", "EVT", "LCREVT", "=", "TLI", ".", "getValueType", "(", "GVTy", ")", ";", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "", ",", "Name", ")", ";", "assert", "(", "GV", "->", "getType", "(", ")", "==", "GVTy", "&&", ""], "ground_truth": [")", ";"], "File": "ARMFastISel (2)", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42163, "Length": 88, "Cover_Rate": 0.8712871287128713} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", "||", "AFI", "->", "isThumb2Function", "(", ")", ")", "return", "MI", "->", "isPredicable", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMFastISel (2)", "Func": "isARMNEONPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42164, "Length": 77, "Cover_Rate": 0.8279569892473119} {"Template_token": ["", "bool", "FastISel", "::", "isNEONPred", "(", "const", "MachineInstr", "*", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", "||", "AFI", "->"], "ground_truth": ["isThumb2Function", "(", ")", ")", "return", "MI", "->", "isPredicable", "(", ")", ";"], "File": "ARMFastISel (2)", "Func": "isARMNEONPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42165, "Length": 47, "Cover_Rate": 0.5053763440860215} {"Template_token": ["", "if", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMFastISel (2)", "Func": "isLoadTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42166, "Length": 20, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "", "||", "!", "evt", ".", "isSimple", "(", ")", ")", "return", "false", ";", "VT", "=", "evt", ".", "getSimpleVT"], "ground_truth": ["(", ")", ";"], "File": "ARMFastISel (2)", "Func": "isTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42167, "Length": 36, "Cover_Rate": 0.5901639344262295} {"Template_token": ["", "if", "(", "evt", "==", "", "||", "!", "evt", ".", "isSimple", "(", ")", ")", "return", "false", ";", "VT", "=", "evt", "."], "ground_truth": ["getSimpleVT", "(", ")", ";"], "File": "ARMFastISel (2)", "Func": "isTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42168, "Length": 24, "Cover_Rate": 0.39344262295081966} {"Template_token": ["", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", "."], "ground_truth": ["needsCustom", "(", ")", ")", "{"], "File": "ARMFastISel (2)", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42169, "Length": 368, "Cover_Rate": 0.4294049008168028} {"Template_token": ["", "bool", "is64bit", "=", "VT", "==", "", "||", "VT", "==", "", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMFastISel (2)", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42170, "Length": 105, "Cover_Rate": 0.36971830985915494} {"Template_token": ["", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg1", ",", "", ")", ";", "SrcReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "UpdateValueMap", "(", "I", ","], "ground_truth": ["ResultReg", ")", ";"], "File": "ARMFastISel (2)", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42171, "Length": 129, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "EnableLongCalls", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "unsigned", "char", "OpFlags", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::"], "ground_truth": ["PIC_", ")", "OpFlags", "=", "", ";"], "File": "ARMFastISel (2)", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42172, "Length": 357, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I32", ":", "RTLIB", "::", "UDIV_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I64", ":", "RTLIB", "::", "UDIV_I64", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I128", ":", "RTLIB", "::", "UDIV_I128", ";", "assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMFastISel (2)", "Func": "SelectDiv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42173, "Length": 68, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I8", ":", "RTLIB", "::", "UDIV_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I16", ":", "RTLIB", "::", "UDIV_I16", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I32", ":", "RTLIB", "::", "UDIV_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I64", ":", "RTLIB", "::", "UDIV_I64", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIV_I128", ":"], "ground_truth": ["RTLIB", "::", "UDIV_I128", ";"], "File": "ARMFastISel (2)", "Func": "SelectDiv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42174, "Length": 103, "Cover_Rate": 0.5597826086956522} {"Template_token": ["", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue"], "ground_truth": ["(", "V", ")", ";"], "File": "ARMFastISel (2)", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42175, "Length": 46, "Cover_Rate": 0.3458646616541353} {"Template_token": ["", "MVT", "DstVT", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")"], "ground_truth": ["Opc", "=", "isSigned", "?", "", ":", "", ";"], "File": "ARMFastISel (2)", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42176, "Length": 82, "Cover_Rate": 0.38497652582159625} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")"], "ground_truth": [",", "ResultReg", ")", ".", "addReg", "(", "Op", ")", ")", ";"], "File": "ARMFastISel (2)", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42177, "Length": 134, "Cover_Rate": 0.6291079812206573} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", ""], "ground_truth": [")", "return", "false", ";"], "File": "ARMFastISel (2)", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42178, "Length": 68, "Cover_Rate": 0.5074626865671642} {"Template_token": ["", "bool", "FastISel", "::", "SelectIndirectBr", "(", "const", "Instruction", "*", "I", ")", "{", "unsigned", "AddrReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "AddrReg", "==", "", ")", "return", "false", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";", "const", "IndirectBrInst", "*", "IB", "=", "cast", "<", "IndirectBrInst", ">", "("], "ground_truth": ["I", ")", ";"], "File": "ARMFastISel (2)", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42179, "Length": 84, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "UpdateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ","], "ground_truth": ["Alignment", ")", ")", "return", "true", ";"], "File": "ARMFastISel (2)", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42180, "Length": 207, "Cover_Rate": 0.3606271777003484} {"Template_token": ["", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "", ",", "!", "isSigned", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return"], "ground_truth": ["false", ";"], "File": "ARMFastISel (2)", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42181, "Length": 128, "Cover_Rate": 0.419672131147541} {"Template_token": ["", "bool", "FastISel", "::", "SelectLoad", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "getAlignment"], "ground_truth": ["(", ")", ")", ")", "return", "false", ";"], "File": "ARMFastISel (2)", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42182, "Length": 99, "Cover_Rate": 0.9} {"Template_token": ["", "MVT", "VT", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I8", ":", "RTLIB", "::", "UREM_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I16", ":"], "ground_truth": ["RTLIB", "::", "UREM_I16", ";"], "File": "ARMFastISel (2)", "Func": "SelectRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42183, "Length": 72, "Cover_Rate": 0.4161849710982659} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I8", ":", "RTLIB", "::", "UREM_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I16", ":", "RTLIB", "::", "UREM_I16", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "isSigned"], "ground_truth": ["?", "RTLIB", "::", "SREM_I32", ":", "RTLIB", "::", "UREM_I32", ";"], "File": "ARMFastISel (2)", "Func": "SelectRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42184, "Length": 78, "Cover_Rate": 0.4508670520231214} {"Template_token": ["", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", "."], "ground_truth": ["Flags", ".", "isSExt", "(", ")", ")", "{"], "File": "ARMFastISel (2)", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42185, "Length": 179, "Cover_Rate": 0.3231046931407942} {"Template_token": ["", "unsigned", "MovCCOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "!", "UseImm", ")", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "!", "isNegativeImm", ")", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "else", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op2Reg", ",", "", ")", ";", "Op1Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op1Reg", ",", "", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op2Reg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "{", "Op1Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op1Reg", ",", "", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addImm", "(", "Imm", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel (2)", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42186, "Length": 230, "Cover_Rate": 0.41894353369763204} {"Template_token": ["", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "if", "(", "!", "EmitStore", "(", "VT", ",", "SrcReg", ",", "Addr", ",", "cast", "<", "StoreInst", ">", "("], "ground_truth": ["I", ")", "->", "getAlignment", "(", ")", ")", ")", "return", "false", ";"], "File": "ARMFastISel (2)", "Func": "SelectStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42187, "Length": 57, "Cover_Rate": 0.41605839416058393} {"Template_token": ["", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "MaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "MaterializeGV", "(", "GV", ",", "VT", ")", ";", "else", "if", "(", "isa", "<", "ConstantInt", ">", "(", "C", ")", ")", "return"], "ground_truth": ["MaterializeInt", "(", "C", ",", "VT", ")", ";"], "File": "ARMFastISel (2)", "Func": "TargetMaterializeConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42188, "Length": 75, "Cover_Rate": 0.635593220338983} {"Template_token": ["", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "int", "FI", "=", "Addr", ".", "Base", ".", "FI", ";", "int", "Offset", "=", "Addr", ".", "Offset", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "if", "(", "useAM3", ")", "{", "signed", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "MIB", ".", "addMemOperand", "("], "ground_truth": ["MMO", ")", ";"], "File": "ARMFastISel (3)", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42189, "Length": 138, "Cover_Rate": 0.5247148288973384} {"Template_token": ["", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "int", "FI", "=", "Addr", ".", "Base", ".", "FI", ";", "int", "Offset", "=", "Addr", ".", "Offset", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "if", "(", "useAM3", ")", "{", "signed", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "MIB", ".", "addMemOperand", "("], "ground_truth": ["MMO", ")", ";"], "File": "ARMFastISel (3)", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42190, "Length": 138, "Cover_Rate": 0.5247148288973384} {"Template_token": ["", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "CmpOpc", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg1", ",", "", ")", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder"], "ground_truth": ["MIB", ";"], "File": "ARMFastISel (3)", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42191, "Length": 268, "Cover_Rate": 0.3758765778401122} {"Template_token": ["", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel (3)", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42192, "Length": 196, "Cover_Rate": 0.3288590604026846} {"Template_token": ["", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ","], "ground_truth": ["", ">", "UsedRegs", ";"], "File": "ARMFastISel (3)", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42193, "Length": 281, "Cover_Rate": 0.4714765100671141} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "}", "case", "CallingConv", "::", "C", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":"], "ground_truth": ["CC__AAPCS", ")", ";"], "File": "ARMFastISel (3)", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42194, "Length": 82, "Cover_Rate": 0.3923444976076555} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return"], "ground_truth": ["ResultReg", ";"], "File": "ARMFastISel (3)", "Func": "fastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42195, "Length": 184, "Cover_Rate": 0.8288288288288288} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMFastISel (3)", "Func": "fastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42196, "Length": 96, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "switch", "(", "ArgVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "Value", "*", "ArgVal", "=", "Args", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "fastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMFastISel (3)", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42197, "Length": 345, "Cover_Rate": 0.39160045402951194} {"Template_token": ["", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Subtarget", "->", "genLongCalls", "(", ")", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg"], "ground_truth": ["(", "IntrMemName", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42198, "Length": 296, "Cover_Rate": 0.317937701396348} {"Template_token": ["", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "if", "(", "!", "EmitCmp", "(", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "isUnsigned", "(", ")", ")", ")", "return", "false", ";", "unsigned", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*"], "ground_truth": ["Context", ")", ",", "", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42199, "Length": 87, "Cover_Rate": 0.4371859296482412} {"Template_token": ["", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")"], "ground_truth": [".", "addReg", "(", "Op", ")", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42200, "Length": 95, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "bool", "FastISel", "::", "SelectFPExt", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "("], "ground_truth": ["V", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42201, "Length": 69, "Cover_Rate": 0.518796992481203} {"Template_token": ["", "MVT", "DstVT", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMFastISel (3)", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42202, "Length": 99, "Cover_Rate": 0.4647887323943662} {"Template_token": ["", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "updateValueMap", "(", "I"], "ground_truth": [",", "Result", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42203, "Length": 56, "Cover_Rate": 0.417910447761194} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMFastISel (3)", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42204, "Length": 68, "Cover_Rate": 0.5074626865671642} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->"], "ground_truth": ["isIntegerTy", "(", "", ")", ")", "return", "false", ";"], "File": "ARMFastISel (3)", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42205, "Length": 311, "Cover_Rate": 0.5644283121597096} {"Template_token": ["", "bool", "FastISel", "::", "SelectIntrinsicCall", "(", "const", "IntrinsicInst", "&", "I", ")", "{", "switch", "(", "I", ".", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "{", "MachineFrameInfo", "*", "MFI", "=", "FuncInfo", ".", "MF", "->", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "unsigned", "LdrOpc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")"], "ground_truth": ["==", "", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42206, "Length": 242, "Cover_Rate": 0.43920145190562615} {"Template_token": ["", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "", ",", "!", "isSigned", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMFastISel (3)", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42207, "Length": 116, "Cover_Rate": 0.3778501628664495} {"Template_token": ["", "bool", "FastISel", "::", "SelectLoad", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "Address", "Addr"], "ground_truth": [";"], "File": "ARMFastISel (3)", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42208, "Length": 51, "Cover_Rate": 0.4636363636363636} {"Template_token": ["", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "["], "ground_truth": ["", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42209, "Length": 186, "Cover_Rate": 0.3345323741007194} {"Template_token": ["", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "CondReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "CondReg", "==", "", ")", "return", "false", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1Reg", "==", "", ")", "return", "false", ";", "int", "Imm", "=", "", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "{", "assert", "(", "VT", "==", "", "&&", "", ")", ";", "Imm", "=", "(", "int", ")", "ConstInt", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "~", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "unsigned", "Op2Reg", "=", "", ";", "if", "(", "!", "UseImm"], "ground_truth": [")", "{"], "File": "ARMFastISel (3)", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42210, "Length": 186, "Cover_Rate": 0.33879781420765026} {"Template_token": ["", "bool", "FastISel", "::", "SelectRet", "(", "const", "Instruction", "*", "I", ")", "{", "const", "ReturnInst", "*", "Ret", "=", "cast", "<", "ReturnInst", ">", "(", "I", ")", ";", "const", "Function", "&", "F", "=", "*", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "if", "(", "TLI", ".", "supportSplitCSR", "(", "FuncInfo", ".", "MF", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RetRegs", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMFastISel10", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42211, "Length": 205, "Cover_Rate": 0.35964912280701755} {"Template_token": ["", "int", "Offset", "=", "Addr", ".", "Offset", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "if", "(", "useAM3", ")", "{", "int", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "if", "(", "useAM3", ")", "{", "int", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")"], "ground_truth": [";"], "File": "ARMFastISel11", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42212, "Length": 168, "Cover_Rate": 0.6339622641509434} {"Template_token": ["", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "const", "APInt", "&", "CIVal", "=", "ConstInt", "->", "getValue", "(", ")", ";", "Imm", "=", "(", "isZExt", ")", "?", "(", "int", ")", "CIVal", ".", "getZExtValue", "(", ")", ":", "(", "int", ")", "CIVal", ".", "getSExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", "&&", "Imm", "!=", "(", "int", ")", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "-", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "}", "else", "if", "(", "const", "ConstantFP", "*", "ConstFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "if", "(", "ConstFP", "->", "isZero", "(", ")", "&&", "!", "ConstFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "}", "unsigned", "CmpOpc", ";", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")"], "ground_truth": ["CmpOpc", "=", "", ";"], "File": "ARMFastISel11", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42213, "Length": 242, "Cover_Rate": 0.3319615912208505} {"Template_token": ["", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "Value", "*", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "Register", "CalleeReg", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget"], "ground_truth": ["->", "genLongCalls", "(", ")", ")", ";"], "File": "ARMFastISel11", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42214, "Length": 237, "Cover_Rate": 0.42021276595744683} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "false", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "Register", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "Value", "*", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT"], "ground_truth": [")", ";"], "File": "ARMFastISel11", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42215, "Length": 232, "Cover_Rate": 0.41134751773049644} {"Template_token": ["", "bool", "is64bit", "=", "VT", "==", "", ";", "if", "(", "TLI", ".", "isFPImmLegal", "(", "Val", ",", "VT", ")", ")", "{", "int", "Imm", ";", "unsigned", "Opc", ";", "if", "(", "is64bit", ")", "{", "Imm", "=", "", "(", "Val", ")", ";", "Opc", "=", "", ";", "}", "else", "{", "Imm", "=", "", "(", "Val", ")", ";", "Opc", "=", "", ";", "}", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")"], "ground_truth": [",", "DestReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel11", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42216, "Length": 100, "Cover_Rate": 0.37174721189591076} {"Template_token": ["", "}", "else", "{", "Imm", "=", "", "(", "Val", ")", ";", "Opc", "=", "", ";", "}", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "DestReg", ";", "}", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "CFP", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "cast", "<", "Constant", ">", "(", "CFP", ")"], "ground_truth": [",", "Align", ")", ";"], "File": "ARMFastISel11", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42217, "Length": 128, "Cover_Rate": 0.4758364312267658} {"Template_token": ["", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "(", "Subtarget", "->", "isTargetMachO", "(", ")", "||", "!", "IsPositionIndependent", ")", ")", "{", "unsigned", "Opc", ";", "unsigned", "char", "TF", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "TF", "=", "", ";", "if", "(", "IsPositionIndependent", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Alignment", ".", "value", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "IsPositionIndependent", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMFastISel11", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42218, "Length": 217, "Cover_Rate": 0.33129770992366414} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Alignment", ".", "value", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "IsPositionIndependent", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "IsPositionIndependent", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMFastISel11", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42219, "Length": 215, "Cover_Rate": 0.3282442748091603} {"Template_token": ["", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "unsigned", "ResultReg", "=", "", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "ResultReg", "=", "fastEmit_i", "(", "VT", ",", "VT", ",", "", ",", "CI", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "if", "(", "VT", "!=", "", ")", "return", "", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";", "else", "{", "ResultReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ","], "ground_truth": ["ResultReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMFastISel11", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42220, "Length": 305, "Cover_Rate": 0.6015779092702169} {"Template_token": ["", "VT", "=", "", ";", "}", "}", "else", "{", "if", "(", "Len", ">=", "", "&&", "Alignment", "==", "", ")", "VT", "=", "", ";", "else", "{", "VT", "=", "", ";", "}", "}", "bool", "RV", ";", "Register", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "&&", "", ")", ";", "RV", "=", "EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";", "assert", "(", "RV", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMFastISel11", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42221, "Length": 72, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "if", "(", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "if", "(", "Return", ")", "report_fatal_error", "(", "", ")", ";", "else", "return"], "ground_truth": ["CC__APCS_GHC", ";"], "File": "ARMFastISel11", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42222, "Length": 139, "Cover_Rate": 0.5864978902953587} {"Template_token": ["", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg"], "ground_truth": ["(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel11", "Func": "fastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42223, "Length": 87, "Cover_Rate": 0.5117647058823529} {"Template_token": ["", "bool", "FastISel", "::", "FinishCall", "(", "MVT", "RetVT", ",", "SmallVectorImpl", "<", "Register", ">", "&", "UsedRegs", ",", "const", "Instruction", "*", "I", ",", "CallingConv", "::", "ID", "CC", ",", "unsigned", "&", "NumBytes", ",", "bool", "isVarArg", ")", "{", "unsigned", "AdjStackUp", "=", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackUp", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "", ")", ")", ";", "if", "(", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "MVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", "."], "ground_truth": ["getRegClassFor", "(", "DestVT", ")", ";"], "File": "ARMFastISel11", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42224, "Length": 164, "Cover_Rate": 0.4089775561097257} {"Template_token": ["", "if", "(", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "MVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMFastISel11", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42225, "Length": 197, "Cover_Rate": 0.4912718204488778} {"Template_token": ["", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "fastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "", "&&", "", ")", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMFastISel11", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42226, "Length": 386, "Cover_Rate": 0.435665914221219} {"Template_token": ["", "Register", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "!", "Arg", ".", "isValid", "(", ")", ")", "return", "false", ";", "Flags", ".", "setOrigAlign", "(", "Align", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Subtarget", "->", "genLongCalls", "(", ")", ")", "UseReg", "=", "true", ";", "Register", "CalleeReg", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "if", "(", "!", "IntrMemName", ")", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "IntrMemName", ",", "", ")", ";", "for", "(", "Register", "R", ":", "RegArgs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel11", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42227, "Length": 339, "Cover_Rate": 0.38391845979614947} {"Template_token": ["", "bool", "FastISel", "::", "SelectFPExt", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")"], "ground_truth": [";"], "File": "ARMFastISel11", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42228, "Length": 76, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op", ")", ")", ";", "unsigned", "IntReg", "=", "MoveToIntReg", "(", "DstVT", ",", "ResultReg", ")", ";", "if", "(", "IntReg", "==", "", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "IntReg", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel11", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42229, "Length": 179, "Cover_Rate": 0.817351598173516} {"Template_token": ["", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "updateValueMap", "(", "I", ","], "ground_truth": ["Result", ")", ";"], "File": "ARMFastISel11", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42230, "Length": 64, "Cover_Rate": 0.45390070921985815} {"Template_token": ["", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "updateValueMap", "(", "I", ",", "Result", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel11", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42231, "Length": 67, "Cover_Rate": 0.475177304964539} {"Template_token": ["", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FP", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel11", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42232, "Length": 100, "Cover_Rate": 0.3194888178913738} {"Template_token": ["", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "Register", "ResultReg", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "getAlignment", "(", ")", ")", ")", "return", "false", ";", "updateValueMap", "(", "I", ","], "ground_truth": ["ResultReg", ")", ";"], "File": "ARMFastISel11", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42233, "Length": 75, "Cover_Rate": 0.39893617021276595} {"Template_token": ["", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "Register", "ResultReg", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "getAlignment", "(", ")", ")", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel11", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42234, "Length": 61, "Cover_Rate": 0.324468085106383} {"Template_token": ["", "bool", "FastISel", "::", "SelectRet", "(", "const", "Instruction", "*", "I", ")", "{", "const", "ReturnInst", "*", "Ret", "=", "cast", "<", "ReturnInst", ">", "(", "I", ")", ";", "const", "Function", "&", "F", "=", "*", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "if", "(", "TLI", ".", "supportSwiftError", "(", ")", "&&", "F", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "false", ";", "if", "(", "TLI", ".", "supportSplitCSR", "(", "FuncInfo", ".", "MF", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RetRegs", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "CC", ",", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc"], "ground_truth": ["(", ")", ")", "return", "false", ";"], "File": "ARMFastISel11", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42235, "Length": 280, "Cover_Rate": 0.492091388400703} {"Template_token": ["", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "_AAPCS", ":", "case", "CallingConv", "::", "_APCS", ":", "break", ";", "}", "unsigned", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPRArgRegs", "["], "ground_truth": ["]", "=", "{"], "File": "ARMFastISel13", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42236, "Length": 218, "Cover_Rate": 0.5141509433962265} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "if", "(", "useAM3", ")", "{", "signed", "Imm", "=", "(", "Addr", ".", "Offset", "<", "", ")", "?", "(", "", "|", "-", "Addr", ".", "Offset", ")", ":", "Addr", ".", "Offset", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "Addr", ".", "Offset", ")", ";", "}", "MIB", ".", "addMemOperand"], "ground_truth": ["(", "MMO", ")", ";"], "File": "ARMFastISel15", "Func": "AddLoadStoreOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42237, "Length": 106, "Cover_Rate": 0.39849624060150374} {"Template_token": ["", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "if", "(", "isZExt", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isZExt", ")", "{", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "isBoolZext", "=", "true", ";", "break", ";", "}", "return", "", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "if", "(", "isBoolZext", ")", "MIB", ".", "addImm", "("], "ground_truth": ["", ")", ";"], "File": "ARMFastISel15", "Func": "ARMEmitIntExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42238, "Length": 133, "Cover_Rate": 0.4716312056737589} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "isZExt", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "useAM3", "=", "true", ";", "}", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc"], "ground_truth": ["=", "", ";"], "File": "ARMFastISel15", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42239, "Length": 245, "Cover_Rate": 0.4029605263157895} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "isZExt", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "useAM3", "=", "true", ";", "}", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", ""], "ground_truth": [";"], "File": "ARMFastISel15", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42240, "Length": 338, "Cover_Rate": 0.555921052631579} {"Template_token": ["", "unsigned", "DestReg1", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";", "Opc", "=", "UseGOTOFF", "?", "", ":", "", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";", "Opc", "=", "UseGOTOFF", "?", "", ":", "", ";", "}", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "==", "", ")", "{", "GlobalBaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AFI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "}", "unsigned", "DestReg2", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ")", ".", "addReg", "(", "DestReg1", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")"], "ground_truth": [";"], "File": "ARMFastISel15", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42241, "Length": 209, "Cover_Rate": 0.7133105802047781} {"Template_token": ["", "Opc", "=", "", ";", "}", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "DestReg", ";", "}", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "=="], "ground_truth": ["", ")", "{"], "File": "ARMFastISel15", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42242, "Length": 86, "Cover_Rate": 0.31970260223048325} {"Template_token": ["", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMFastISel15", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42243, "Length": 293, "Cover_Rate": 0.47030497592295345} {"Template_token": ["", "if", "(", "VT", "!=", "", "&&", "VT", "!=", "", "&&", "VT", "!=", "", "&&", "VT", "!=", "", ")", "return", "false", ";", "const", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "C", ")", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "isUInt", "<", "", ">", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align"], "ground_truth": ["==", "", ")", "{"], "File": "ARMFastISel15", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42244, "Length": 281, "Cover_Rate": 0.655011655011655} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "", ";", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", ""], "ground_truth": [")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";"], "File": "ARMFastISel15", "Func": "ARMMoveToIntReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42245, "Length": 53, "Cover_Rate": 0.726027397260274} {"Template_token": ["", "assert", "(", "VT", ".", "isSimple", "(", ")", "&&", "", ")", ";", "bool", "needsLowering", "=", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "useAM3", ")", "{", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "if", "(", "needsLowering", "&&", "isThumb2", ")", "needsLowering", "=", "!", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", ")", ";", "}", "else", "{", "needsLowering", "=", "(", "Addr", ".", "Offset", ">", "", "||", "Addr", ".", "Offset", "<", "-", "", ")", ";", "}", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMFastISel15", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42246, "Length": 124, "Cover_Rate": 0.3668639053254438} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only"], "ground_truth": ["(", ")", ")", "return", "new", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ";"], "File": "ARMFastISel15", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42247, "Length": 52, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "new", "FastISel", "(", "funcInfo"], "ground_truth": [",", "libInfo", ")", ";"], "File": "ARMFastISel15", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42248, "Length": 24, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "EVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMFastISel15", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42249, "Length": 192, "Cover_Rate": 0.47642679900744417} {"Template_token": ["", "return", "MaterializeGV", "(", "GV", ",", "TLI", ".", "getValueType", "(", "GV", "->"], "ground_truth": ["getType", "(", ")", ")", ")", ";"], "File": "ARMFastISel15", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42250, "Length": 17, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc"], "ground_truth": [")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1", ")", ".", "addReg", "(", "Op2", ")", ")", ";"], "File": "ARMFastISel15", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42251, "Length": 109, "Cover_Rate": 0.41762452107279696} {"Template_token": ["", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg"], "ground_truth": [")", ";"], "File": "ARMFastISel15", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42252, "Length": 124, "Cover_Rate": 0.5391304347826087} {"Template_token": ["", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attributes", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attributes", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attributes", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attributes", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attributes", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attributes", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "EnableLongCalls", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp"], "ground_truth": ["(", "UseReg", ")", ";"], "File": "ARMFastISel15", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42253, "Length": 318, "Cover_Rate": 0.36013590033975085} {"Template_token": ["", "bool", "FastISel", "::", "SelectIntExt", "(", "const", "Instruction", "*", "I", ")", "{", "Type", "*", "DestTy", "=", "I", "->", "getType", "(", ")", ";", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "", ")", ";", "Type", "*", "SrcTy", "=", "Src", "->", "getType", "(", ")", ";", "EVT", "SrcVT", ",", "DestVT", ";", "SrcVT", "=", "TLI", ".", "getValueType", "(", "SrcTy", ",", "true", ")", ";", "DestVT", "=", "TLI", ".", "getValueType", "(", "DestTy", ",", "true", ")", ";", "bool", "isZExt", "=", "isa", "<", "ZExtInst", ">", "(", "I", ")", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "isZExt", ")", ";", "if", "(", "ResultReg", "==", "", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "ResultReg"], "ground_truth": [")", ";"], "File": "ARMFastISel15", "Func": "SelectIntExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42254, "Length": 126, "Cover_Rate": 0.9692307692307692} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "DstVT", ")", ")", "return", "false", ";", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "Src", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "EVT", "DestVT", "=", "", ";", "SrcReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "!", "isSigned", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMFastISel15", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42255, "Length": 138, "Cover_Rate": 0.47750865051903113} {"Template_token": ["", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "EVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags"], "ground_truth": [".", "isSExt", "(", ")", ")", "{"], "File": "ARMFastISel15", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42256, "Length": 217, "Cover_Rate": 0.444672131147541} {"Template_token": ["", "EVT", "DestVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "DestVT", "!=", "", ")", "return", "false", ";", "unsigned", "Opc", "=", "", ";", "unsigned", "ShiftImm", ";", "Value", "*", "Src2Value", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Src2Value", ")", ")", "{", "ShiftImm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShiftImm", "==", "", "||", "ShiftImm", ">=", "", ")", "return", "false", ";", "Opc", "=", "", ";", "}", "Value", "*", "Src1Value", "=", "I", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "Reg1", "==", "", ")", "return", "false", ";", "unsigned", "Reg2", "=", "", ";", "if", "(", "Opc", "==", "", ")", "{", "Reg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "Reg2", "==", "", ")", "return", "false", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "if", "(", "ResultReg", "==", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Reg1", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", "(", "ShiftTy", ",", "ShiftImm", ")", ")", ";", "else", "if", "(", "Opc"], "ground_truth": ["==", "", ")", "{"], "File": "ARMFastISel15", "Func": "SelectShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42257, "Length": 222, "Cover_Rate": 0.7424749163879598} {"Template_token": ["", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "MaterializeGV", "(", "GV", ",", "VT", ")", ";", "else", "if", "(", "isa", "<", "ConstantInt", ">", "(", "C"], "ground_truth": [")", ")", "return", "MaterializeInt", "(", "C", ",", "VT", ")", ";"], "File": "ARMFastISel15", "Func": "TargetMaterializeConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42258, "Length": 43, "Cover_Rate": 0.3944954128440367} {"Template_token": ["", "bool", "FastISel", "::", "TargetSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "return", "SelectLoad", "(", "I", ")", ";", "case", "Instruction", "::", "Store", ":", "return", "SelectStore", "(", "I", ")", ";", "case", "Instruction", "::", "Br", ":", "return", "SelectBranch", "(", "I", ")", ";", "case", "Instruction", "::", "IndirectBr", ":", "return", "SelectIndirectBr", "(", "I", ")", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "SelectCmp", "(", "I", ")", ";", "case", "Instruction", "::", "FPExt", ":", "return", "SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "UIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToI", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "FPToUI", ":", "return", "SelectFPToI", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "Add", ":", "return", "SelectBinaryIntOp", "(", "I", ","], "ground_truth": ["", ")", ";"], "File": "ARMFastISel15", "Func": "TargetSelectInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42259, "Length": 167, "Cover_Rate": 0.38657407407407407} {"Template_token": ["", "case", "Instruction", "::", "FPExt", ":", "return", "SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "UIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToI", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "FPToUI", ":", "return", "SelectFPToI", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "Add", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "Or", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "Sub", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FAdd", ":", "return", "SelectBinaryFPOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FSub", ":", "return", "SelectBinaryFPOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FMul", ":", "return", "SelectBinaryFPOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::"], "ground_truth": ["SDiv", ":"], "File": "ARMFastISel15", "Func": "TargetSelectInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42260, "Length": 157, "Cover_Rate": 0.36342592592592593} {"Template_token": ["", "}", "else", "{", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Addr", ".", "BaseType", "=", "Address", "::", "FrameIndexBase", ";", "Addr", ".", "Base", ".", "FI", "=", "SI"], "ground_truth": ["->", "second", ";"], "File": "ARMFastISel17", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42261, "Length": 222, "Cover_Rate": 0.34365325077399383} {"Template_token": ["", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "EnableLongCalls", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "EnableLongCalls", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "EnableLongCalls", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")"], "ground_truth": ["MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";"], "File": "ARMFastISel17", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42262, "Length": 324, "Cover_Rate": 0.5547945205479452} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "return", "", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "("], "ground_truth": ["MIB", ")", ";"], "File": "ARMFastISel17", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42263, "Length": 376, "Cover_Rate": 0.5280898876404494} {"Template_token": ["", "bool", "UseFastISel", "=", "false", ";", "UseFastISel", "|=", "STI", ".", "isTargetMachO", "(", ")", "&&", "!", "STI", ".", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "STI", ".", "isTargetLinux", "(", ")", "&&", "!", "STI", ".", "isThumb", "(", ")", ";", "UseFastISel", "|=", "STI", ".", "isTargetNaCl", "(", ")", "&&", "!", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "UseFastISel", ")", "{", "TM", ".", "Options", ".", "NoFramePointerElim", "=", "true", ";", "return", "new", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ";", "}", "return", "nullptr"], "ground_truth": [";"], "File": "ARMFastISel17", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42264, "Length": 76, "Cover_Rate": 0.5984251968503937} {"Template_token": ["", "case", "CallingConv", "::", "_AAPCS", ":", "case", "CallingConv", "::", "_APCS", ":", "break", ";", "}", "unsigned", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPRArgRegs", "["], "ground_truth": ["]", "=", "{"], "File": "ARMFastISel17", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42265, "Length": 201, "Cover_Rate": 0.4785714285714286} {"Template_token": ["", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "nullptr", ",", "Name", ")", ";", "assert", "(", "GV", "->", "getType", "(", ")"], "ground_truth": ["==", "GVTy", "&&", "", ")", ";"], "File": "ARMFastISel17", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42266, "Length": 53, "Cover_Rate": 0.5247524752475248} {"Template_token": ["", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "nullptr", ",", "Name", ")", ";", "assert", "(", "GV", "->", "getType", "(", ")", "==", "GVTy", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMFastISel17", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42267, "Length": 53, "Cover_Rate": 0.5247524752475248} {"Template_token": ["", "EVT", "FPVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "FPVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "VT", "=", "FPVT", ".", "getSimpleVT", "(", ")", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isDoubleTy", "(", ")", "||", "Ty", "->", "isFloatTy", "(", ")", ")", ";", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "bool", "is64bit", "=", "VT", "==", "", "||", "VT", "==", "", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor"], "ground_truth": ["(", "VT", ".", "SimpleTy", ")", ")", ";"], "File": "ARMFastISel17", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42268, "Length": 201, "Cover_Rate": 0.7077464788732394} {"Template_token": ["", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg1", ",", "", ")", ";", "SrcReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel17", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42269, "Length": 118, "Cover_Rate": 0.4573643410852713} {"Template_token": ["", "if", "(", "TI", "->", "hasOneUse", "(", ")", "&&", "TI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "(", "isLoadTypeLegal", "(", "TI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "SourceVT", ")", ")", ")", "{", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "", ")", ")", ";", "OpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "OpReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "", ")", ";", "fastEmitBranch", "(", "FBB", ",", "DbgLoc", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "", ")", "?", "FBB", ":", "TBB", ";", "fastEmitBranch", "(", "Target", ",", "DbgLoc", ")", ";", "return", "true", ";", "}", "unsigned", "CmpReg", "=", "getRegForValue", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "CmpReg", "==", "", ")", "return", "false", ";", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "CmpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "CmpReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "CmpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}", "unsigned", "BrOpc", "=", "isThumb2", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMFastISel17", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42270, "Length": 383, "Cover_Rate": 0.5086321381142098} {"Template_token": ["", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "EnableLongCalls", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "("], "ground_truth": ["IntrMemName", ")", ";"], "File": "ARMFastISel17", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42271, "Length": 307, "Cover_Rate": 0.33117583603020495} {"Template_token": ["", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FP", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel17", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42272, "Length": 114, "Cover_Rate": 0.3737704918032787} {"Template_token": ["", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RetRegs", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "unsigned", "RetOpc", "=", "isThumb2", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "RetOpc", ")", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RetRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RetRegs"], "ground_truth": ["[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";"], "File": "ARMFastISel17", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42273, "Length": 494, "Cover_Rate": 0.894927536231884} {"Template_token": ["", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "if", "(", "DestVT", "!=", "", "&&", "DestVT", "!=", "", "&&", "DestVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "!", "SrcReg"], "ground_truth": [")", "return", "false", ";"], "File": "ARMFastISel17", "Func": "SelectTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42274, "Length": 50, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "unsigned", "FastISel", "::", "EmitIntExt", "(", "MVT", "SrcVT", ",", "unsigned", "SrcReg", ",", "MVT", "DestVT", ",", "bool", "isZExt", ")", "{", "if", "(", "DestVT", "!=", "", "&&", "DestVT", "!=", "", "&&", "DestVT", "!=", "", ")", "return", "", ";", "unsigned", "Opc", ";", "bool", "isBoolZext", "=", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "", ")", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "isZExt", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "isZExt", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isZExt", ")", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "isBoolZext", "=", "true", ";", "break", ";", "}", "return", "", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "if", "(", "isBoolZext", ")", "MIB", ".", "addImm", "(", "", ")", ";", "else", "MIB", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")"], "ground_truth": [";"], "File": "ARMFastISel18", "Func": "ARMEmitIntExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42275, "Length": 265, "Cover_Rate": 0.8412698412698413} {"Template_token": ["", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}", "}", "if", "(", "IsIndirect", ")", "{", "MachineInstrBuilder", "MIB", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";", "else", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";", "DestReg", "=", "NewDestReg", ";", "AddOptionalDefs", "(", "MIB"], "ground_truth": [")", ";"], "File": "ARMFastISel18", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42276, "Length": 231, "Cover_Rate": 0.3581395348837209} {"Template_token": ["", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "", ")", ";", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "I", "->", "use_empty", "(", ")", ")", "continue", ";", "unsigned", "SrcReg", "=", "GPRArgRegs", "[", "Idx", "]", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ","], "ground_truth": ["getKillRegState", "(", "true", ")", ")", ";"], "File": "ARMFastISel18", "Func": "FastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42277, "Length": 147, "Cover_Rate": 0.34834123222748814} {"Template_token": ["", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "return", "MaterializeGV", "(", "GV", ",", "LCREVT", ".", "getSimpleVT", "("], "ground_truth": [")", ")", ";"], "File": "ARMFastISel18", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42278, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "", ",", "Name", ")", ";", "EVT", "LCREVT", "=", "TLI", ".", "getValueType", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "", ";", "return", "MaterializeGV", "(", "GV", ",", "LCREVT", ".", "getSimpleVT", "("], "ground_truth": [")", ")", ";"], "File": "ARMFastISel18", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42279, "Length": 64, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "EVT", "SrcEVT", ",", "DestEVT", ";", "SrcEVT", "=", "TLI", ".", "getValueType", "(", "SrcTy", ",", "true", ")", ";", "DestEVT", "=", "TLI", ".", "getValueType", "(", "DestTy", ",", "true", ")", ";", "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "!", "DestEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "DestEVT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "isZExt", ")", ";", "if", "(", "ResultReg", "==", "", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ","], "ground_truth": ["ResultReg", ")", ";"], "File": "ARMFastISel18", "Func": "SelectIntExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42280, "Length": 115, "Cover_Rate": 0.6686046511627907} {"Template_token": ["", "CCAssignFn", "*", "FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "if", "(", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "CallingConv", "::"], "ground_truth": ["_AAPCS", ":"], "File": "ARMFastISel19", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42281, "Length": 180, "Cover_Rate": 0.8071748878923767} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "FuncInfo", ".", "MF", "->", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "unsigned", "LdrOpc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MinAlign", "(", "MTI", ".", "getDestAlignment", "(", ")", ",", "MTI", ".", "getSourceAlignment", "(", ")", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMFastISel19", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42282, "Length": 386, "Cover_Rate": 0.6892857142857143} {"Template_token": ["", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{", "if", "(", "CPSR", ")", "AddDefaultT1CC", "(", "MIB", ")", ";", "else", "AddDefaultCC", "("], "ground_truth": ["MIB", ")", ";"], "File": "ARMFastISel23", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42283, "Length": 26, "Cover_Rate": 0.36619718309859156} {"Template_token": ["", "if", "(", "TII", ".", "isPredicable", "(", "MI", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&"], "ground_truth": ["CPSR", ")", ")", "{"], "File": "ARMFastISel23", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42284, "Length": 30, "Cover_Rate": 0.4225352112676056} {"Template_token": ["", "unsigned", "Opcode", "=", "Instruction", "::", "UserOp1", ";", "if", "(", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Obj", ")", ")", "{", "if", "(", "FuncInfo", ".", "MBBMap", "[", "I", "->", "getParent", "(", ")", "]", "!=", "FuncInfo", ".", "MBB", ")", "return", "false", ";", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "U", "=", "I", ";", "}", "else", "if", "(", "const", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "Obj", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "if", "(", "const", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "Obj", "->", "getType", "(", ")", ")", ")", "if", "(", "Ty", "->", "getAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Alloca", ":", "{", "assert", "(", "false", "&&", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Obj", ")", ")", "{", "(", "void", ")", "GV", ";", "return", "false", ";", "}", "Reg", "=", "getRegForValue", "(", "Obj", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "Offset", "!=", "", ")", "{", "", "Pred", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "!", "isThumb", ")", "emitRegPlusImmediate", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "Reg", ",", "Reg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "static_cast", "<"], "ground_truth": ["const", "BaseInstrInfo", "&", ">", "(", "TII", ")", ")", ";"], "File": "ARMFastISel23", "Func": "ARMComputeRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42285, "Length": 242, "Cover_Rate": 0.7492260061919505} {"Template_token": ["", "default", ":", "break", ";", "case", "Instruction", "::", "Alloca", ":", "{", "assert", "(", "false", "&&", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Obj", ")", ")", "{", "(", "void", ")", "GV", ";", "return", "false", ";", "}", "Reg", "=", "getRegForValue", "(", "Obj", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "Offset", "!=", "", ")", "{", "", "Pred", "=", "", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "!", "isThumb", ")", "emitRegPlusImmediate", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "Reg", ",", "Reg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "static_cast", "<", "const", "BaseInstrInfo", "&", ">", "(", "TII", ")", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "Reg", ",", "Reg", ",", "Offset"], "ground_truth": [",", "Pred", ",", "PredReg", ",", "static_cast", "<", "const", "BaseInstrInfo", "&", ">", "(", "TII", ")", ")", ";"], "File": "ARMFastISel23", "Func": "ARMComputeRegOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42286, "Length": 164, "Cover_Rate": 0.5077399380804953} {"Template_token": ["", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo"], "ground_truth": [">", "(", ")", ";"], "File": "ARMFastISel23", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42287, "Length": 25, "Cover_Rate": 0.32051282051282054} {"Template_token": ["", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "("], "ground_truth": [")", ";"], "File": "ARMFastISel23", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42288, "Length": 33, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "if", "(", "CondReg", "==", "", ")", "return", "false", ";", "unsigned", "CmpOpc", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "BrOpc", "=", "isThumb", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get"], "ground_truth": ["(", "CmpOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addReg", "(", "CondReg", ")", ")", ";"], "File": "ARMFastISel23", "Func": "ARMSelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42289, "Length": 61, "Cover_Rate": 0.3096446700507614} {"Template_token": ["", "bool", "FastISel", "::", "SelectLoad", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "LoadAlloca", "(", "I", ")", ")", "return", "true", ";", "EVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "Reg"], "ground_truth": ["=", "", ";"], "File": "ARMFastISel23", "Func": "ARMSelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42290, "Length": 46, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "assert", "(", "SrcReg", "!=", "", "&&", "", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "SrcReg", ",", "true", ",", "SI", "->", "second", ",", "RC", ",", "TM", ".", "getRegisterInfo", "(", ")", ")", ";", "return", "true", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "ARMFastISel23", "Func": "ARMStoreAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42291, "Length": 76, "Cover_Rate": 0.5467625899280576} {"Template_token": ["", "if", "(", "EnableFastISel", ")", "return", "new", "FastISel"], "ground_truth": ["(", "funcInfo", ")", ";"], "File": "ARMFastISel23", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42292, "Length": 11, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "bool", "FastISel", "::", "DefinesOptionalPredicate", "(", "MachineInstr", "*", "MI", ",", "bool", "*", "CPSR", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TID", ".", "hasOptionalDef", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMFastISel23", "Func": "DefinesOptionalPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42293, "Length": 37, "Cover_Rate": 0.33035714285714285} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY"], "ground_truth": [")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel23", "Func": "FastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42294, "Length": 100, "Cover_Rate": 0.704225352112676} {"Template_token": ["", "unsigned", "FastISel", "::", "FastEmitInst_rf", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "const", "ConstantFP", "*", "FPImm", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel23", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42295, "Length": 171, "Cover_Rate": 0.9941860465116279} {"Template_token": ["", "unsigned", "FastISel", "::", "FastEmitInst_ri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "uint64_t", "Imm", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel23", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42296, "Length": 169, "Cover_Rate": 0.9941176470588236} {"Template_token": ["", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::"], "ground_truth": ["Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel23", "Func": "FastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42297, "Length": 70, "Cover_Rate": 0.35353535353535354} {"Template_token": ["", "if", "(", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "true", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMFastISel23", "Func": "isLoadTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42298, "Length": 28, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "bool", "FastISel", "::", "isTypeLegal", "(", "const", "Type", "*", "Ty", ",", "EVT", "&", "VT", ")", "{", "VT", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "VT", "==", "", "||", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "return", "TLI", ".", "isTypeLegal", "("], "ground_truth": ["VT", ")", ";"], "File": "ARMFastISel23", "Func": "isTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42299, "Length": 50, "Cover_Rate": 0.9433962264150944} {"Template_token": ["", "VT", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "VT", "==", "", "||", "!", "VT", "."], "ground_truth": ["isSimple", "(", ")", ")", "return", "false", ";"], "File": "ARMFastISel23", "Func": "isTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42300, "Length": 27, "Cover_Rate": 0.5094339622641509} {"Template_token": ["", "", "Flags", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "Register", "CalleeReg", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "CallOpc", ")", ",", "CalleeReg", ",", "isThumb2", "?", "", ":", "", ")", ";", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "}", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "Register", "R", ":", "RegArgs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "SmallVector", "<", "Register", ",", "", ">"], "ground_truth": ["UsedRegs", ";"], "File": "ARMFastISel24", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42301, "Length": 257, "Cover_Rate": 0.44082332761578047} {"Template_token": ["", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "false", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "Register", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "Value", "*", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlign"], "ground_truth": ["(", "ArgTy", ")", ")", ";"], "File": "ARMFastISel24", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42302, "Length": 245, "Cover_Rate": 0.4202401372212693} {"Template_token": ["", "if", "(", "IsPositionIndependent", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Alignment", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "IsPositionIndependent", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "IsPositionIndependent", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get"], "ground_truth": ["(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";"], "File": "ARMFastISel24", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42303, "Length": 265, "Cover_Rate": 0.3897058823529412} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering", ")", "{", "Addr", ".", "Base", ".", "Reg", "=", "fastEmit_ri_", "(", "", ",", "", ",", "Addr", ".", "Base", ".", "Reg", ",", "Addr", ".", "Offset", ",", "", ")", ";", "Addr", ".", "Offset", "=", ""], "ground_truth": [";"], "File": "ARMFastISel24", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42304, "Length": 102, "Cover_Rate": 0.3279742765273312} {"Template_token": ["", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMFastISel24", "Func": "fastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42305, "Length": 71, "Cover_Rate": 0.45806451612903226} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel24", "Func": "fastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42306, "Length": 129, "Cover_Rate": 0.832258064516129} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")"], "ground_truth": [",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel24", "Func": "fastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42307, "Length": 67, "Cover_Rate": 0.39880952380952384} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ")", ".", "addReg", "(", "Op1", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel24", "Func": "fastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42308, "Length": 71, "Cover_Rate": 0.39664804469273746} {"Template_token": ["", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "MVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "", "||", "RetVT", "==", "", "||", "RetVT", "==", "", ")", "CopyVT", "=", "", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg"], "ground_truth": [")", ";"], "File": "ARMFastISel24", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42309, "Length": 272, "Cover_Rate": 0.6766169154228856} {"Template_token": ["", "if", "(", "!", "GV", ")", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "nullptr", ",", "Name", ")", ";", "return", "MaterializeGV", "(", "GV", ",", "LCREVT", "."], "ground_truth": ["getSimpleVT", "(", ")", ")", ";"], "File": "ARMFastISel24", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42310, "Length": 43, "Cover_Rate": 0.39814814814814814} {"Template_token": ["", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "fastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "", "&&", "", ")", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "ArgVal", ")", ")", "continue", ";", "Address", "Addr", ";", "Addr", ".", "BaseType", "=", "Address", "::"], "ground_truth": ["RegBase", ";"], "File": "ARMFastISel24", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42311, "Length": 360, "Cover_Rate": 0.4072398190045249} {"Template_token": ["", "GetReturnInfo", "(", "CC", ",", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "Register", "DstReg", "=", "VA", "."], "ground_truth": ["getLocReg", "(", ")", ";"], "File": "ARMFastISel24", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42312, "Length": 311, "Cover_Rate": 0.5115131578947368} {"Template_token": ["", "bool", "FastISel", "::", "EmitLibcall", "(", "const", "Instruction", "*", "I", ",", "RTLIB", "::", "Libcall", "Call", ")", "{", "CallingConv", "::", "ID", "CC", "=", "TLI", ".", "getLibcallCallingConv", "(", "Call", ")", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "false", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg"], "ground_truth": ["=", "", ";"], "File": "ARMFastISel25", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42313, "Length": 378, "Cover_Rate": 0.6528497409326425} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "EnableLongCalls", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "EnableLongCalls", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "EnableLongCalls", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel25", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42314, "Length": 351, "Cover_Rate": 0.6062176165803109} {"Template_token": ["", "bool", "FastISel", "::", "SelectSelect", "(", "const", "Instruction", "*", "I", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "CondReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "CondReg", "==", "", ")", "return", "false", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1Reg", "==", "", ")", "return", "false", ";", "int", "Imm", "=", "", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "{", "assert", "(", "VT", "==", "", "&&", "", ")", ";", "Imm", "=", "(", "int", ")", "ConstInt", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "~", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "unsigned", "Op2Reg", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2Reg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CmpOpc", "=", "isThumb2", "?", "", ":", "", ";", "CondReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "CmpOpc", ")", ",", "CondReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "MovCCOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "!", "UseImm", ")", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "!", "isNegativeImm", ")", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "else", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op2Reg", ",", "", ")", ";", "Op1Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op1Reg", ",", "", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op2Reg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "{", "Op1Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op1Reg", ",", "", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg"], "ground_truth": ["(", "Op1Reg", ")", ".", "addImm", "(", "Imm", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMFastISel25", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42315, "Length": 497, "Cover_Rate": 0.9052823315118397} {"Template_token": ["", "Address", "(", ")", ":", "BaseType", "(", "RegBase", ")", ",", "Offset", "(", ""], "ground_truth": [")", ",", "Scale", "(", "", ")", ",", "PlusReg", "(", "", ")", "{"], "File": "ARMFastISel26", "Func": "Address", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42316, "Length": 24, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "Address", "(", ")", ":", "BaseType", "(", "RegBase", ")", ",", "Offset", "(", "", ")", ",", "Scale", "(", "", ")", ",", "PlusReg", "(", "", ")", "{", "Base", ".", "Reg", "="], "ground_truth": ["", ";"], "File": "ARMFastISel26", "Func": "Address", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42317, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "||", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Addr", ".", "BaseType", "=", "Address", "::", "FrameIndexBase", ";", "Addr", ".", "Base", ".", "FI", "=", "SI", "->", "second", ";", "return", "true", ";", "}", "break", ";", "}", "}", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Obj", ")", ")", "{", "unsigned", "Tmp", "=", "MaterializeGV", "(", "GV", ",", "TLI", ".", "getValueType", "(", "Obj", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "Tmp", "==", "", ")", "return", "false", ";", "Addr", ".", "Base", ".", "Reg", "=", "Tmp", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "Base", ".", "Reg", "==", "", ")", "Addr", ".", "Base", ".", "Reg", "="], "ground_truth": ["getRegForValue", "(", "Obj", ")", ";"], "File": "ARMFastISel26", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42318, "Length": 307, "Cover_Rate": 0.40288713910761154} {"Template_token": ["", "case", "Instruction", "::", "BitCast", ":", "{", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "}", "case", "Instruction", "::", "IntToPtr", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "PtrToInt", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "const", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "TD", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "TD", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "||", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")"], "ground_truth": ["&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ")", "{"], "File": "ARMFastISel26", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42319, "Length": 342, "Cover_Rate": 0.44881889763779526} {"Template_token": ["", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "const", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "NULL", ")", ";", "if", "(", "isThumb", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel26", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42320, "Length": 356, "Cover_Rate": 0.7206477732793523} {"Template_token": ["", "Opc", "=", "isThumb", "?", "", ":", "", ";", "RC", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "isThumb", "?", "", ":", "", ";", "RC", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "isThumb", "?", "", ":", "", ";", "RC", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ")", ";", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ","], "ground_truth": ["MIB", ")", ";"], "File": "ARMFastISel26", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42321, "Length": 134, "Cover_Rate": 0.5982142857142857} {"Template_token": ["", "", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Res", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "Res", ";", "}", "case", "", ":", "StrOpc", "=", "isThumb", "?", "", ":", "", ";", "break", ";", "case", "", ":", "StrOpc", "=", "isThumb", "?", "", ":", "", ";", "break", ";", "case", "", ":", "StrOpc", "=", "isThumb", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "StrOpc", "="], "ground_truth": ["", ";"], "File": "ARMFastISel26", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42322, "Length": 132, "Cover_Rate": 0.4835164835164835} {"Template_token": ["", "unsigned", "FastISel", "::", "MaterializeFP", "(", "const", "ConstantFP", "*", "CFP", ",", "EVT", "VT", ")", "{", "const", "APFloat", "Val", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "bool", "is64bit", "=", "VT", "==", "", ";", "if", "(", "TLI", ".", "isFPImmLegal", "(", "Val", ",", "VT", ")", ")", "{", "unsigned", "Opc", "=", "is64bit", "?", "", ":", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFPImm", "(", "CFP", ")", ")", ";", "return", "DestReg", ";", "}", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "CFP", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "cast", "<"], "ground_truth": ["Constant", ">", "(", "CFP", ")", ",", "Align", ")", ";"], "File": "ARMFastISel26", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42323, "Length": 165, "Cover_Rate": 0.6962025316455697} {"Template_token": ["", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "}", "AddOptionalDefs", "(", "MIB"], "ground_truth": [")", ";"], "File": "ARMFastISel26", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42324, "Length": 187, "Cover_Rate": 0.6233333333333333} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "isUInt", "<", "", ">", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", ";", "return", "DestReg", ";", "}", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align"], "ground_truth": [")", ";"], "File": "ARMFastISel26", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42325, "Length": 116, "Cover_Rate": 0.46215139442231074} {"Template_token": ["", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "const", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "C", ")", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "isUInt", "<", "", ">", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", ";", "return", "DestReg", ";", "}", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "C", "->", "getType", "("], "ground_truth": [")", ")", ";"], "File": "ARMFastISel26", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42326, "Length": 129, "Cover_Rate": 0.5139442231075697} {"Template_token": ["", "unsigned", "FastISel", "::", "MoveToFPReg", "(", "EVT", "VT", ",", "unsigned", "SrcReg", ")", "{", "if", "(", "VT", "==", "", ")", "return", "", ";", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")"], "ground_truth": [")", ";"], "File": "ARMFastISel26", "Func": "ARMMoveToFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42327, "Length": 34, "Cover_Rate": 0.4657534246575342} {"Template_token": ["", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ","], "ground_truth": ["TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";"], "File": "ARMFastISel26", "Func": "ARMMoveToFPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42328, "Length": 44, "Cover_Rate": 0.6027397260273972} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "", ";", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg"], "ground_truth": ["(", "SrcReg", ")", ")", ";"], "File": "ARMFastISel26", "Func": "ARMMoveToIntReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42329, "Length": 53, "Cover_Rate": 0.726027397260274} {"Template_token": ["", "bool", "isDarwin", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", ";", "if", "(", "isThumb", "&&", "isExternal", ")", "{", "return", "isDarwin", "?", "", ":", "", ";", "}", "else", "if"], "ground_truth": ["(", "isThumb", ")", "{"], "File": "ARMFastISel26", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42330, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "case", "CallingConv", "::", "C", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::"], "ground_truth": ["_AAPCS_VFP", ":"], "File": "ARMFastISel26", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42331, "Length": 63, "Cover_Rate": 0.4375} {"Template_token": ["", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "Fast", ":", "(", "void", ")", "RetFastCC__APCS", ";", "(", "void", ")", "FastCC__APCS", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS"], "ground_truth": [":", "CC__AAPCS", ")", ";"], "File": "ARMFastISel26", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42332, "Length": 113, "Cover_Rate": 0.7847222222222222} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">"], "ground_truth": ["(", ")", ";"], "File": "ARMFastISel26", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42333, "Length": 28, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "EVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC"], "ground_truth": [")", ";"], "File": "ARMFastISel26", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42334, "Length": 178, "Cover_Rate": 0.4823848238482385} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TID", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "("], "ground_truth": [")", ")", "return", "true", ";"], "File": "ARMFastISel26", "Func": "isARMNEONPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42335, "Length": 38, "Cover_Rate": 0.42696629213483145} {"Template_token": ["", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "", "||", "!", "evt"], "ground_truth": [".", "isSimple", "(", ")", ")", "return", "false", ";"], "File": "ARMFastISel26", "Func": "isTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42336, "Length": 28, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "if", "(", "!", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", ")", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "Address", "Addr", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "Addr", ".", "Base", ".", "Reg", "=", "", ";", "Addr", ".", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "if", "(", "!", "EmitStore", "(", "ArgVT", ",", "Arg", ",", "Addr", ")", ")", "return", "false", ";", "}", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel26", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42337, "Length": 269, "Cover_Rate": 0.3544137022397892} {"Template_token": ["", "case", "CCValAssign", "::", "AExt", ":", "{", "bool", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "if", "(", "!", "Emitted", ")", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "if", "(", "!", "Emitted", ")", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "assert", "(", "Emitted", "&&", "", ")", ";", "(", "void", ")", "Emitted", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "if", "(", "!", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", ")", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "Address"], "ground_truth": ["Addr", ";"], "File": "ARMFastISel26", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42338, "Length": 355, "Cover_Rate": 0.46772068511198944} {"Template_token": ["", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "const", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isDoubleTy", "(", ")", "||", "Ty", "->", "isFloatTy", "(", ")", ")", ";", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMFastISel26", "Func": "SelectBinaryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42339, "Length": 102, "Cover_Rate": 0.3893129770992366} {"Template_token": ["", "break", ";", "}", "", "Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "unsigned", "Arg1", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Arg1", "==", "", ")", "return", "false", ";", "unsigned", "Arg2", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Arg2", "==", "", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "Arg1", ")", ".", "addReg", "(", "Arg2", ")", ")", ";", "if", "(", "isFloat", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";", "unsigned", "BrOpc", "=", "isThumb", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Pred", ")", "."], "ground_truth": ["addReg", "(", "", ")", ";"], "File": "ARMFastISel26", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42340, "Length": 175, "Cover_Rate": 0.30755711775043937} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "false", ";", "if", "(", "EnableLongCalls", ")", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "const", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back"], "ground_truth": ["(", "ArgVT", ")", ";"], "File": "ARMFastISel26", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42341, "Length": 315, "Cover_Rate": 0.4350828729281768} {"Template_token": ["", "break", ";", "case", "", ":", "CmpOpc", "=", "isThumb", "?", "", ":", "", ";", "CondReg", "=", "", ";", "break", ";", "}", "", "Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "unsigned", "Arg1", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Arg1", "==", "", ")", "return", "false", ";", "unsigned", "Arg2", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Arg2", "==", "", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "Arg1", ")", ".", "addReg", "(", "Arg2", ")", ")", ";", "if", "(", "isFloat", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";", "unsigned", "MovCCOpc", "=", "isThumb", "?", "", ":", "", ";", "TargetRegisterClass", "*", "RC", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "TargetMaterializeConstant", "("], "ground_truth": ["Zero", ")", ";"], "File": "ARMFastISel26", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42342, "Length": 201, "Cover_Rate": 0.48086124401913877} {"Template_token": ["", "if", "(", "isFloat", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";", "unsigned", "MovCCOpc", "=", "isThumb", "?", "", ":", "", ";", "TargetRegisterClass", "*", "RC", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "TargetMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "CondReg", ")", ";", "UpdateValueMap", "(", "I", ","], "ground_truth": ["DestReg", ")", ";"], "File": "ARMFastISel26", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42343, "Length": 132, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel26", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42344, "Length": 116, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "bool", "FastISel", "::", "SelectFPToSI", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "const", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "const", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "="], "ground_truth": ["", ";"], "File": "ARMFastISel26", "Func": "SelectFPToSI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42345, "Length": 103, "Cover_Rate": 0.515} {"Template_token": ["", "bool", "FastISel", "::", "SelectFPToSI", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "const", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "const", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "OpTy", "->", "isDoubleTy"], "ground_truth": ["(", ")", ")", "Opc", "=", "", ";"], "File": "ARMFastISel26", "Func": "SelectFPToSI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42346, "Length": 116, "Cover_Rate": 0.58} {"Template_token": ["", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result"], "ground_truth": [")", ";"], "File": "ARMFastISel26", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42347, "Length": 102, "Cover_Rate": 0.7669172932330827} {"Template_token": ["", "if", "(", "CondReg", "==", "", ")", "return", "false", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1Reg", "==", "", ")", "return", "false", ";", "unsigned", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2Reg", "==", "", ")", "return", "false", ";", "unsigned", "CmpOpc", "=", "isThumb", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "MovCCOpc", "=", "isThumb", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addReg", "(", "Op2Reg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg"], "ground_truth": [")", ";"], "File": "ARMFastISel26", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42348, "Length": 163, "Cover_Rate": 0.6626016260162602} {"Template_token": ["", "bool", "FastISel", "::", "SelectSIToFP", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "const", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "DstVT", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMFastISel26", "Func": "SelectSIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42349, "Length": 63, "Cover_Rate": 0.3423913043478261} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I16", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "="], "ground_truth": ["RTLIB", "::", "SREM_I64", ";"], "File": "ARMFastISel26", "Func": "SelectSRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42350, "Length": 73, "Cover_Rate": 0.5177304964539007} {"Template_token": ["", "unsigned", "SrcReg", "=", "", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "SrcReg", "=", "getRegForValue", "(", "Op0", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", ""], "ground_truth": [")", ",", "Addr", ")", ")", "return", "false", ";"], "File": "ARMFastISel26", "Func": "SelectStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42351, "Length": 67, "Cover_Rate": 0.6203703703703703} {"Template_token": ["", "Value", "*", "Op0", "=", "I", "->", "getOperand", "(", "", ")", ";", "unsigned", "SrcReg", "=", "", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "SrcReg", "=", "getRegForValue", "("], "ground_truth": ["Op0", ")", ";"], "File": "ARMFastISel26", "Func": "SelectStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42352, "Length": 48, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "SDiv", ":", "return", "SelectSDiv", "(", "I", ")", ";", "case", "Instruction", "::", "SRem", ":", "return", "SelectSRem", "(", "I", ")", ";", "case", "Instruction", "::", "Call", ":", "return", "SelectCall", "(", "I", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "SelectSelect", "(", "I", ")", ";", "case", "Instruction", "::", "Ret", ":", "return", "SelectRet", "(", "I", ")", ";", "default", ":", "break", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMFastISel26", "Func": "TargetSelectInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42353, "Length": 71, "Cover_Rate": 0.31981981981981983} {"Template_token": ["", "return", "SelectLoad", "(", "I", ")", ";", "case", "Instruction", "::", "Store", ":", "return", "SelectStore", "(", "I", ")", ";", "case", "Instruction", "::", "Br", ":", "return", "SelectBranch", "(", "I", ")", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "SelectCmp", "(", "I", ")", ";", "case", "Instruction", "::", "FPExt", ":", "return", "SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectSIToFP", "(", "I", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToSI", "(", "I", ")", ";", "case", "Instruction", "::", "FAdd", ":", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FSub", ":", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FMul", ":", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "SDiv", ":", "return", "SelectSDiv", "("], "ground_truth": ["I", ")", ";"], "File": "ARMFastISel26", "Func": "TargetSelectInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42354, "Length": 138, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned"], "ground_truth": ["NumBytes", ";"], "File": "ARMFastISel28", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42355, "Length": 193, "Cover_Rate": 0.31900826446280994} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "EnableLongCalls", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "EnableLongCalls"], "ground_truth": [")", ";"], "File": "ARMFastISel28", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42356, "Length": 264, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "useAM3", ")", ";", "if", "(", "needVMOV", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "ResultReg", ")", ")", ";", "ResultReg", "=", "MoveReg", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel28", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42357, "Length": 306, "Cover_Rate": 0.534965034965035} {"Template_token": ["", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "Context", "=", "&", "funcInfo", "."], "ground_truth": ["Fn", "->", "getContext", "(", ")", ";"], "File": "ARMFastISel28", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42358, "Length": 32, "Cover_Rate": 0.3595505617977528} {"Template_token": ["", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?"], "ground_truth": ["RetCC__APCS", ":", "CC__APCS", ")", ";"], "File": "ARMFastISel28", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42359, "Length": 57, "Cover_Rate": 0.38513513513513514} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM"], "ground_truth": [".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";"], "File": "ARMFastISel28", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42360, "Length": 28, "Cover_Rate": 0.4307692307692308} {"Template_token": ["", "const", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "", "||", "RetVT", "==", ""], "ground_truth": ["||", "RetVT", "==", "", ")", "CopyVT", "=", "", ";"], "File": "ARMFastISel28", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42361, "Length": 151, "Cover_Rate": 0.3793969849246231} {"Template_token": ["", "continue", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", "||", "!", "VA", ".", "isRegLoc", "(", ")", "||", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "else", "{", "switch", "(", "static_cast", "<", "EVT", ">", "(", "ArgVT", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ","], "ground_truth": ["Arg", ",", "DestVT", ",", "true", ")", ";"], "File": "ARMFastISel28", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42362, "Length": 337, "Cover_Rate": 0.3909512761020882} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "("], "ground_truth": ["Opc", ")", ")", ".", "addReg", "(", "AddrReg", ")", ")", ";"], "File": "ARMFastISel28", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42363, "Length": 29, "Cover_Rate": 0.3670886075949367} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg"], "ground_truth": ["(", "AddrReg", ")", ")", ";"], "File": "ARMFastISel28", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42364, "Length": 38, "Cover_Rate": 0.4810126582278481} {"Template_token": ["", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ".", "getRetAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "EVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "("], "ground_truth": ["SrcReg", ")", ";"], "File": "ARMFastISel28", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42365, "Length": 304, "Cover_Rate": 0.6166328600405679} {"Template_token": ["", "case", "Instruction", "::", "FPTrunc", ":", "return", "SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "UIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToI", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "FPToUI", ":", "return", "SelectFPToI", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "Add", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "Or", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "Sub", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FAdd", ":", "return", "SelectBinaryFPOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FSub", ":", "return", "SelectBinaryFPOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FMul", ":", "return", "SelectBinaryFPOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "SDiv", ":", "return", "SelectDiv", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "UDiv", ":", "return", "SelectDiv", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "SRem", ":", "return", "SelectRem", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "URem", ":", "return", "SelectRem", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "Call", ":", "if", "(", "const", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "return", "SelectIntrinsicCall", "(", "*", "II", ")", ";", "return", "SelectCall", "(", "I", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "SelectSelect", "(", "I", ")", ";", "case", "Instruction", "::", "Ret", ":", "return", "SelectRet", "(", "I", ")", ";", "case", "Instruction", "::"], "ground_truth": ["Trunc", ":"], "File": "ARMFastISel28", "Func": "TargetSelectInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42366, "Length": 253, "Cover_Rate": 0.6537467700258398} {"Template_token": ["", "}", "if", "(", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "Obj", "->", "getType", "(", ")", ")", ")", "if", "(", "Ty", "->", "getAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "GTI", ".", "getStructTypeOrNull", "(", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr"], "ground_truth": [";"], "File": "ARMFastISel29", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42367, "Length": 411, "Cover_Rate": 0.6332819722650231} {"Template_token": ["", "}", "else", "if", "(", "const", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "Obj", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "if", "(", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "Obj", "->", "getType", "(", ")", ")", ")", "if", "(", "Ty", "->", "getAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "GTI", ".", "getStructTypeOrNull", "(", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "("], "ground_truth": ["Op", ")", "->", "getZExtValue", "(", ")", ";"], "File": "ARMFastISel29", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42368, "Length": 286, "Cover_Rate": 0.4406779661016949} {"Template_token": ["", "LLVMContext", "*", "Context", "=", "&", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "unsigned", "ConstAlign", "=", "MF", "->", "getDataLayout", "(", ")", ".", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", "->", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "ConstAlign", ")", ";", "unsigned", "TempReg", "=", "MF", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "TempReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "Opc", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "UseGOT_PREL", "?", "", ":", "", ";", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", "."], "ground_truth": ["addReg", "(", "TempReg", ")", ".", "addImm", "(", "PCLabelIndex", ")", ";"], "File": "ARMFastISel29", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42369, "Length": 251, "Cover_Rate": 0.6354430379746835} {"Template_token": ["", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "MCPhysReg", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "unsigned", "SrcReg", "=", "GPRArgRegs", "[", "Idx", "]", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "updateValueMap", "(", "&", "*", "I"], "ground_truth": [",", "ResultReg", ")", ";"], "File": "ARMFastISel29", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42370, "Length": 221, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::"], "ground_truth": ["COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "ARMFastISel29", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42371, "Length": 270, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "unsigned", "RetOpc", "=", "isThumb2", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "RetOpc", ")", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RetRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RetRegs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel29", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42372, "Length": 220, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "CallingConv", "::", "ID", "CC", "=", "TLI", ".", "getLibcallCallingConv", "(", "Call", ")", ";", "if", "(", "FuncInfo", ".", "MF", "->", "getFunction", "(", ")", ".", "isPagerando", "(", ")", ")", "return", "false", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "false", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "Value", "*", "Op", ":", "I", "->"], "ground_truth": ["operands", "(", ")", ")", "{"], "File": "ARMFastISel2", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42373, "Length": 229, "Cover_Rate": 0.39145299145299145} {"Template_token": ["", "return", "TLI", ".", "isPositionIndependent", "(", ")"], "ground_truth": ["||", "Subtarget", "->", "isPIP", "(", ")", ";"], "File": "ARMFastISel2", "Func": "isPositionIndependent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42374, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")"], "ground_truth": [")", ";"], "File": "ARMFastISel2", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42375, "Length": 259, "Cover_Rate": 0.45518453427065025} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "RetRegs", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "CC", ",", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT"], "ground_truth": ["(", ")", ";"], "File": "ARMFastISel2", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42376, "Length": 249, "Cover_Rate": 0.437609841827768} {"Template_token": ["", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs"], "ground_truth": [",", "TRI", ")", ";"], "File": "ARMFastISel31", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42377, "Length": 277, "Cover_Rate": 0.4593698175787728} {"Template_token": ["", "bool", "isVarArg", "=", "FTy", "->", "isVarArg", "(", ")", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CS", ".", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SwiftSelf", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SwiftError", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT"], "ground_truth": [";"], "File": "ARMFastISel31", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42378, "Length": 395, "Cover_Rate": 0.43694690265486724} {"Template_token": ["", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Subtarget", "->", "genLongCalls", "(", ")", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "if", "(", "!", "IntrMemName", ")", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "IntrMemName", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept"], "ground_truth": ["(", "UsedRegs", ",", "TRI", ")", ";"], "File": "ARMFastISel31", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42379, "Length": 305, "Cover_Rate": 0.33738938053097345} {"Template_token": ["", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "Register", "CalleeReg", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "Register", "R", ":", "RegArgs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC"], "ground_truth": [")", ")", ";"], "File": "ARMFastISel32", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42380, "Length": 258, "Cover_Rate": 0.4558303886925795} {"Template_token": ["", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "else", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "CmpOpc", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg1", ",", "", ")", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg2", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ";", "if", "(", "isICmp", ")", "MIB", ".", "addImm", "(", "Imm", ")", ";", "AddOptionalDefs", "(", "MIB"], "ground_truth": [")", ";"], "File": "ARMFastISel33", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42381, "Length": 309, "Cover_Rate": 0.40339425587467365} {"Template_token": ["", "const", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", ";", "if", "(", "isThumb", ")", "CallOpc", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "", ":", "", ";", "else", "CallOpc", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "", ":", "", ";", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII"], "ground_truth": [".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";"], "File": "ARMFastISel34", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42382, "Length": 181, "Cover_Rate": 0.3786610878661088} {"Template_token": ["", "if", "(", "!", "isThumb", "&&", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", ")", "return", "", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMFastISel34", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42383, "Length": 197, "Cover_Rate": 0.6566666666666666} {"Template_token": ["", "Reloc", "::", "Model", "RelocM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "return", "", ";", "if", "(", "!", "isThumb", "&&", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", ")", "return", "", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg"], "ground_truth": [")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";"], "File": "ARMFastISel34", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42384, "Length": 257, "Cover_Rate": 0.8566666666666667} {"Template_token": ["", "unsigned", "AdjStackDown", "=", "TM", ".", "getRegisterInfo", "(", ")", "->", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "isVector", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ">", "", ")", "return", "false", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "bool", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "assert", "(", "Emitted", "&&", "", ")", ";", "Emitted", "=", "Emitted", ";", "Emitted", "=", "true", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "ZExt", ":", "{", "bool", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "assert", "(", "Emitted", "&&", "", ")", ";", "Emitted", "=", "Emitted", ";", "Emitted", "=", "true", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::"], "ground_truth": ["AExt", ":", "{"], "File": "ARMFastISel34", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42385, "Length": 251, "Cover_Rate": 0.3285340314136126} {"Template_token": ["", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "{", "bool", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "if", "(", "!", "Emitted", ")", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "if", "(", "!", "Emitted", ")", "Emitted", "=", "FastEmitExtend", "(", "", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "assert", "(", "Emitted", "&&", "", ")", ";", "Emitted", "=", "Emitted", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "if", "(", "!", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", ")", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "Address", "Addr", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "Addr", ".", "Base", ".", "Reg", "=", "", ";", "Addr", ".", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "if", "(", "!", "EmitStore", "(", "ArgVT", ",", "Arg", ",", "Addr"], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMFastISel34", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42386, "Length": 406, "Cover_Rate": 0.5314136125654451} {"Template_token": ["", "if", "(", "FTy", "->", "isVarArg", "(", ")", ")", "return", "false", ";", "const", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "const", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ","], "ground_truth": ["", ">", "RegArgs", ";"], "File": "ARMFastISel34", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42387, "Length": 375, "Cover_Rate": 0.5289139633286318} {"Template_token": ["", "unsigned", "char", "TF", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "TF", "=", "", ";", "switch", "(", "RelocM", ")", "{", "case", "Reloc", "::", "PIC_", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "default", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}", "}", "if", "(", "IsIndirect", ")", "{", "MachineInstrBuilder", "MIB", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";", "else", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ","], "ground_truth": ["NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";"], "File": "ARMFastISel35", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42388, "Length": 517, "Cover_Rate": 0.7281690140845071} {"Template_token": ["", "FastISel", "*", "", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "UseFastISel", "=", "false", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "UseFastISel", "|=", "Subtarget", "->", "isTargetLinux", "(", ")", "&&"], "ground_truth": ["!", "Subtarget", "->", "isThumb", "(", ")", ";"], "File": "ARMFastISel35", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42389, "Length": 77, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "return", "TM", ".", "getTargetLowering", "("], "ground_truth": [")", ";"], "File": "ARMFastISel35", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42390, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "EnableLongCalls", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg"], "ground_truth": [")", "{"], "File": "ARMFastISel35", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42391, "Length": 353, "Cover_Rate": 0.38203463203463206} {"Template_token": ["", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", ")", "return", "false", ";", "int", "Imm", "=", "", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "const", "APInt", "&", "CIVal", "=", "ConstInt", "->", "getValue", "(", ")", ";", "Imm", "=", "(", "isZExt", ")", "?", "(", "int", ")", "CIVal", ".", "getZExtValue", "(", ")", ":", "(", "int", ")", "CIVal", ".", "getSExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", "&&", "Imm", "!=", "(", "int", ")", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "-", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "}", "else", "if", "(", "const", "ConstantFP", "*", "ConstFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "if", "(", "ConstFP", "->", "isZero", "(", ")", "&&", "!", "ConstFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "}", "unsigned", "CmpOpc", ";", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "Register", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", ""], "ground_truth": [";"], "File": "ARMFastISel36", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42392, "Length": 383, "Cover_Rate": 0.5253772290809328} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc"], "ground_truth": [")", ",", "ResultReg", ")", ";"], "File": "ARMFastISel36", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42393, "Length": 244, "Cover_Rate": 0.392914653784219} {"Template_token": ["", "bool", "useAM3", "=", "false", ";", "bool", "needVMOV", "=", "false", ";", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "isZExt", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "useAM3", "=", "true", ";", "}", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3"], "ground_truth": [")", ";"], "File": "ARMFastISel36", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42394, "Length": 401, "Cover_Rate": 0.6457326892109501} {"Template_token": ["", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "Register", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "", ";", "StrOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", ""], "ground_truth": [")", "return", "false", ";"], "File": "ARMFastISel36", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42395, "Length": 186, "Cover_Rate": 0.3315508021390374} {"Template_token": ["", "unsigned", "FastISel", "::", "MaterializeFP", "(", "const", "ConstantFP", "*", "CFP", ",", "MVT", "VT", ")", "{", "const", "APFloat", "Val", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "bool", "is64bit", "=", "VT", "==", "", ";", "if", "(", "TLI", ".", "isFPImmLegal", "(", "Val", ",", "VT", ")", ")", "{", "int", "Imm", ";", "unsigned", "Opc", ";", "if", "(", "is64bit", ")", "{", "Imm", "=", "", "(", "Val", ")", ";", "Opc", "=", "", ";", "}", "else", "{", "Imm", "=", "", "(", "Val", ")", ";", "Opc", "=", "", ";", "}", "Register", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "DestReg", ";", "}", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "CFP", "->", "getType", "(", ")", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "cast", "<", "Constant", ">", "(", "CFP", ")"], "ground_truth": [",", "Alignment", ")", ";"], "File": "ARMFastISel36", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42396, "Length": 172, "Cover_Rate": 0.6935483870967742} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Alignment", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "IsPositionIndependent", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "IsPositionIndependent", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "IsPositionIndependent"], "ground_truth": [")", "{"], "File": "ARMFastISel36", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42397, "Length": 254, "Cover_Rate": 0.3735294117647059} {"Template_token": ["", "&", "", ";", "Register", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "unsigned", "ResultReg", "=", "", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "ResultReg", "=", "fastEmit_i", "(", "VT", ",", "VT", ",", "", ",", "CI", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "if", "(", "VT", "!=", "", ")", "return", "", ";", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "C", "->", "getType", "(", ")", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Alignment", ")", ";", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addConstantPoolIndex"], "ground_truth": ["(", "Idx", ")", ")", ";"], "File": "ARMFastISel36", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42398, "Length": 166, "Cover_Rate": 0.34156378600823045} {"Template_token": ["", "Register", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "return"], "ground_truth": ["MoveReg", ";"], "File": "ARMFastISel36", "Func": "ARMMoveToIntReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42399, "Length": 47, "Cover_Rate": 0.6438356164383562} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg"], "ground_truth": [")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel36", "Func": "fastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42400, "Length": 62, "Cover_Rate": 0.4305555555555556} {"Template_token": ["", "unsigned", "FastISel", "::", "fastEmitInst_ri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "uint64_t", "Imm", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg"], "ground_truth": [")", ".", "addReg", "(", "Op0", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel36", "Func": "fastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42401, "Length": 93, "Cover_Rate": 0.5535714285714286} {"Template_token": ["", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel36", "Func": "fastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42402, "Length": 127, "Cover_Rate": 0.7559523809523809} {"Template_token": ["", "unsigned", "FastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "AI", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "AI", ")", ")", "return", "", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "AI", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "ResultReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg"], "ground_truth": [",", "", ")", ";"], "File": "ARMFastISel36", "Func": "fastMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42403, "Length": 125, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "AI", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "Register", "ResultReg", "=", "createResultReg", "("], "ground_truth": ["RC", ")", ";"], "File": "ARMFastISel36", "Func": "fastMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42404, "Length": 83, "Cover_Rate": 0.4742857142857143} {"Template_token": ["", "case", "", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "Register", "SrcReg1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "Register", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "Register", "ResultReg", "=", "createResultReg", "(", "&", "", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg1", ",", "", ")", ";", "SrcReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "("], "ground_truth": ["Opc", ")", ",", "SrcReg2", ",", "", ")", ";"], "File": "ARMFastISel36", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42405, "Length": 112, "Cover_Rate": 0.4307692307692308} {"Template_token": ["", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "TruncInst", "*", "TI", "=", "dyn_cast", "<", "TruncInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "MVT", "SourceVT", ";", "if", "(", "TI", "->", "hasOneUse", "(", ")", "&&", "TI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "(", "isLoadTypeLegal", "(", "TI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "SourceVT", ")", ")", ")", "{", "unsigned", "TstOpc", "=", "isThumb2", "?", "", ":", "", ";", "Register", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "", ")", ")", ";", "OpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "OpReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}", "unsigned", "BrOpc", "=", "isThumb2", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "", ")", "?", "FBB", ":", "TBB", ";", "fastEmitBranch", "(", "Target", ",", "DbgLoc", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel36", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42406, "Length": 345, "Cover_Rate": 0.4637096774193548} {"Template_token": ["", "Register", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "fastMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "updateValueMap", "(", "I", ","], "ground_truth": ["DestReg", ")", ";"], "File": "ARMFastISel36", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42407, "Length": 85, "Cover_Rate": 0.4271356783919598} {"Template_token": ["", "if", "(", "!", "EmitCmp", "(", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "isUnsigned", "(", ")", ")", ")", "return", "false", ";", "unsigned", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "Register", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "fastMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "updateValueMap", "(", "I", ","], "ground_truth": ["DestReg", ")", ";"], "File": "ARMFastISel36", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42408, "Length": 136, "Cover_Rate": 0.6834170854271356} {"Template_token": ["", "bool", "FastISel", "::", "SelectFPExt", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "Register", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "Register", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "updateValueMap", "(", "I", ",", "Result", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel36", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42409, "Length": 135, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "Opc", "=", "isSigned", "?", "", ":", "", ";", "else", "return", "false", ";", "Register", "ResultReg", "=", "createResultReg", "(", "TLI"], "ground_truth": [".", "getRegClassFor", "(", "", ")", ")", ";"], "File": "ARMFastISel36", "Func": "SelectFPToI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42410, "Length": 74, "Cover_Rate": 0.3378995433789954} {"Template_token": ["", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "Register", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "Register", "Result", "=", "createResultReg", "(", "&", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", "."], "ground_truth": ["get", "(", "", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";"], "File": "ARMFastISel36", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42411, "Length": 96, "Cover_Rate": 0.6808510638297872} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "Register", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "Register", "Result", "=", "createResultReg"], "ground_truth": ["(", "&", "", ")", ";"], "File": "ARMFastISel36", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42412, "Length": 84, "Cover_Rate": 0.5957446808510638} {"Template_token": ["", "bool", "FastISel", "::", "SelectIndirectBr", "(", "const", "Instruction", "*", "I", ")", "{", "Register", "AddrReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "AddrReg", "==", "", ")", "return", "false", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "assert", "(", "isThumb2", "||", "Subtarget", "->", "hasV4TOps"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMFastISel36", "Func": "SelectIndirectBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42413, "Length": 53, "Cover_Rate": 0.4076923076923077} {"Template_token": ["", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "", "&&", "RVVT", "!=", "", "&&", "RVVT", "!=", "", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "", "&&", "", ")", ";", "if", "(", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "}", "}", "Register", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "unsigned", "RetOpc", ";", "if", "(", "IsCmseNSEntry", ")", "if", "(", "isThumb2", ")", "RetOpc", "=", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "else", "RetOpc", "=", "Subtarget", "->", "getReturnOpcode", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "RetOpc", ")", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "for", "(", "unsigned", "R", ":", "RetRegs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel36", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42414, "Length": 293, "Cover_Rate": 0.4819078947368421} {"Template_token": ["", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Op", "->", "getType", "(", ")", ",", "true", ")", ";", "DestVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "if", "(", "DestVT", "!=", "", "&&", "DestVT", "!=", "", "&&", "DestVT", "!=", "", ")", "return", "false", ";", "Register", "SrcReg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "SrcReg"], "ground_truth": [")", ";"], "File": "ARMFastISel36", "Func": "SelectTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42415, "Length": 91, "Cover_Rate": 0.6791044776119403} {"Template_token": ["", "EVT", "SrcVT", ",", "DestVT", ";", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Op", "->", "getType", "(", ")", ",", "true", ")", ";", "DestVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "if", "(", "DestVT", "!=", "", "&&", "DestVT", "!=", "", "&&", "DestVT", "!=", "", ")", "return", "false", ";", "Register", "SrcReg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "!", "SrcReg", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMFastISel36", "Func": "SelectTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42416, "Length": 89, "Cover_Rate": 0.664179104477612} {"Template_token": ["", "explicit", "FastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", ":", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ",", "Subtarget", "(", "&", "funcInfo", ".", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ")", ",", "M", "(", "const_cast", "<", "Module", "&", ">", "(", "*", "funcInfo", ".", "Fn", "->", "getParent", "(", ")", ")", ")", ",", "TM", "(", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ")", ",", "TII", "(", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "Subtarget", "->", "getTargetLowering", "(", ")", ")", "{", "AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumbFunction"], "ground_truth": ["(", ")", ";"], "File": "ARMFastISel37", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42417, "Length": 106, "Cover_Rate": 0.8983050847457628} {"Template_token": ["", "bool", "IsThreadLocal", "=", "GVar", "&&", "GVar", "->", "isThreadLocal", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "IsThreadLocal", ")", "return", "", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "*", "FuncInfo", ".", "MF", ")", "&&", "(", "Subtarget", "->", "isTargetMachO", "(", ")", "||", "!", "IsPositionIndependent", ")", ")", "{", "unsigned", "Opc", ";", "unsigned", "char", "TF", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "TF", "=", "", ";", "if", "(", "IsPositionIndependent", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "IsPositionIndependent", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "IsPositionIndependent", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}", "}", "if", "(", "IsIndirect", ")", "{", "MachineInstrBuilder"], "ground_truth": ["MIB", ";"], "File": "ARMFastISel3", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42418, "Length": 452, "Cover_Rate": 0.6838124054462935} {"Template_token": ["", "unsigned", "FastISel", "::", "MaterializeGV", "(", "const", "GlobalValue", "*", "GV", ",", "MVT", "VT", ")", "{", "if", "(", "VT", "!=", "", "||", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "", ";", "bool", "IsIndirect", "=", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "bool", "IsThreadLocal", "=", "GVar", "&&", "GVar", "->", "isThreadLocal", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetMachO", "(", ")", "&&", "IsThreadLocal", ")", "return", "", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "*", "FuncInfo", ".", "MF", ")", "&&", "(", "Subtarget", "->", "isTargetMachO", "(", ")", "||", "!", "IsPositionIndependent", ")", ")", "{", "unsigned", "Opc", ";", "unsigned", "char", "TF", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "TF", "=", "", ";", "if", "(", "IsPositionIndependent", ")", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", ""], "ground_truth": [":", "", ")", ":", "", ";"], "File": "ARMFastISel3", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42419, "Length": 283, "Cover_Rate": 0.4281391830559758} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "}", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv"], "ground_truth": ["::", "_AAPCS_VFP", ":"], "File": "ARMFastISel3", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42420, "Length": 127, "Cover_Rate": 0.5799086757990868} {"Template_token": ["", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "if", "(", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "if", "(", "Return", ")", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMFastISel3", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42421, "Length": 138, "Cover_Rate": 0.6301369863013698} {"Template_token": ["", "bool", "isFloat", "=", "(", "Ty", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "isDoubleTy", "(", ")", ")", ";", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "int", "Imm", "=", "", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "const", "APInt", "&", "CIVal", "=", "ConstInt", "->", "getValue", "(", ")", ";", "Imm", "=", "(", "isZExt", ")", "?", "(", "int", ")", "CIVal", ".", "getZExtValue", "(", ")", ":", "(", "int", ")", "CIVal", ".", "getSExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", "&&", "Imm", "!=", "(", "int", ")", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "-", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "}", "else", "if", "(", "const", "ConstantFP", "*", "ConstFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "if", "(", "ConstFP", "->", "isZero", "(", ")", "&&", "!", "ConstFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "}", "unsigned", "CmpOpc", ";", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "", ";", "if", "(", "!", "UseImm"], "ground_truth": [")", "{"], "File": "ARMFastISel41", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42422, "Length": 368, "Cover_Rate": 0.5395894428152492} {"Template_token": ["", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "NULL", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel41", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42423, "Length": 204, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "if", "(", "isThumb2", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs"], "ground_truth": [",", "TRI", ")", ";"], "File": "ARMFastISel41", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42424, "Length": 164, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "="], "ground_truth": ["createResultReg", "(", "RC", ")", ";"], "File": "ARMFastISel41", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42425, "Length": 183, "Cover_Rate": 0.3221830985915493} {"Template_token": ["", "bool", "FastISel", "::", "EmitStore", "(", "EVT", "VT", ",", "unsigned", "SrcReg", ",", "Address", "&", "Addr", ",", "unsigned", "Alignment", ")", "{", "unsigned", "StrOpc", ";", "bool", "useAM3", "=", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "{", "unsigned", "Res", "=", "createResultReg", "(", "isThumb2", "?", "", ":", "", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Res", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "Res", ";", "}", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "", ";", "StrOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "StrOpc", "="], "ground_truth": ["", ";"], "File": "ARMFastISel41", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42426, "Length": 381, "Cover_Rate": 0.7728194726166329} {"Template_token": ["", "}", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "", ";", "StrOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII"], "ground_truth": [".", "get", "(", "StrOpc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "ARMFastISel41", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42427, "Length": 216, "Cover_Rate": 0.4381338742393509} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "!", "useAM3", ")", "{", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "if", "(", "needsLowering", "&&", "isThumb2", ")", "needsLowering", "=", "!", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", ")", ";", "}", "else", "{", "needsLowering", "=", "(", "Addr", ".", "Offset", ">", "", "||", "Addr", ".", "Offset", "<", "-", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC"], "ground_truth": [")", ";"], "File": "ARMFastISel41", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42428, "Length": 138, "Cover_Rate": 0.4233128834355828} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "DisableFastISel", ")", "return", "new", "FastISel"], "ground_truth": ["(", "funcInfo", ")", ";"], "File": "ARMFastISel41", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42429, "Length": 25, "Cover_Rate": 0.36764705882352944} {"Template_token": ["", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "if", "(", "EnableLongCalls", ")", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CS", ".", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned"], "ground_truth": ["NumBytes", ";"], "File": "ARMFastISel41", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42430, "Length": 389, "Cover_Rate": 0.48203221809169766} {"Template_token": ["", "bool", "FastISel", "::", "SelectIntrinsicCall", "(", "const", "IntrinsicInst", "&", "I", ")", "{", "switch", "(", "I", ".", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "", ":", "", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}", "case", "", ":", "{", "const", "MemSetInst", "&", "MSI", "=", "cast", "<"], "ground_truth": ["MemSetInst", ">", "(", "I", ")", ";"], "File": "ARMFastISel41", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42431, "Length": 249, "Cover_Rate": 0.7929936305732485} {"Template_token": ["", "unsigned", "FastISel", "::", "TargetMaterializeAlloca", "(", "const", "AllocaInst", "*", "AI", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "AI", ")", ")", "return", "", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "AI", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "("], "ground_truth": ["AI", ")", ";"], "File": "ARMFastISel41", "Func": "TargetMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42432, "Length": 67, "Cover_Rate": 0.42138364779874216} {"Template_token": ["", "}", "else", "{", "switch", "(", "ArgVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "Value", "*", "ArgVal", "=", "Args", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "fastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "", "&&", "", ")", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc"], "ground_truth": ["(", ")", "&&", "", ")", ";"], "File": "ARMFastISel42", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42433, "Length": 483, "Cover_Rate": 0.5482406356413166} {"Template_token": ["", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "EnableLongCalls", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "if", "(", "!", "IntrMemName", ")", "MIB", ".", "addGlobalAddress", "(", "GV"], "ground_truth": [",", "", ",", "", ")", ";"], "File": "ARMFastISel43", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42434, "Length": 423, "Cover_Rate": 0.47904869762174407} {"Template_token": ["", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB"], "ground_truth": [")", ";"], "File": "ARMFastISel45", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42435, "Length": 238, "Cover_Rate": 0.34492753623188405} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "FlagSfiDisableCP", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "VT", "==", "", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg"], "ground_truth": [";"], "File": "ARMFastISel45", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42436, "Length": 244, "Cover_Rate": 0.45185185185185184} {"Template_token": ["", "else", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "TF", ")", ")", ";", "}", "else", "{", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "IsPositionIndependent", ")", "return", "LowerPICELF", "(", "GV", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Alignment", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "IsPositionIndependent", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "IsPositionIndependent", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg", ";", "}", "}", "}", "if", "(", "IsIndirect", ")", "{", "MachineInstrBuilder", "MIB", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";", "else", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";", "DestReg", "=", "NewDestReg", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "return"], "ground_truth": ["DestReg", ";"], "File": "ARMFastISel47", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42437, "Length": 441, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "bool", "IsIndirect", "=", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "==", "(", "RelocM", "!=", "Reloc", "::", "Static", ")", ")", "{", "unsigned", "Opc", ";", "switch", "(", "RelocM", ")", "{", "case", "Reloc", "::", "PIC_", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "Reloc", "::", "DynamicNoPIC", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "default", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")"], "ground_truth": [",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";"], "File": "ARMFastISel51", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42438, "Length": 326, "Cover_Rate": 0.5054263565891473} {"Template_token": ["", "default", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT"], "ground_truth": [")", ")", ";"], "File": "ARMFastISel51", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42439, "Length": 316, "Cover_Rate": 0.48992248062015503} {"Template_token": ["", "if", "(", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "CallingConv", "::", "ID", "CC", "=", "CS", ".", "getCallingConv", "(", ")", ";", "FunctionType", "*", "FTy", "=", "CS", ".", "getFunctionType", "(", ")", ";", "bool", "isVarArg", "=", "FTy", "->", "isVarArg", "(", ")", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CS", ".", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SwiftSelf", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SwiftError", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")"], "ground_truth": ["->", "getType", "(", ")", ";"], "File": "ARMFastISel55", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42440, "Length": 430, "Cover_Rate": 0.4638619201725998} {"Template_token": ["", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "NULL", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept"], "ground_truth": ["(", "UsedRegs", ",", "TRI", ")", ";"], "File": "ARMFastISel56", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42441, "Length": 186, "Cover_Rate": 0.3875} {"Template_token": ["", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "useAM3", ")", ";", "if", "(", "needVMOV", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI"], "ground_truth": [".", "getRegClassFor", "(", "", ")", ")", ";"], "File": "ARMFastISel56", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42442, "Length": 237, "Cover_Rate": 0.41798941798941797} {"Template_token": ["", "bool", "FastISel", "::", "EmitLoad", "(", "EVT", "VT", ",", "unsigned", "&", "ResultReg", ",", "Address", "&", "Addr", ",", "unsigned", "Alignment", ",", "bool", "isZExt", ",", "bool", "allocReg", ")", "{", "assert", "(", "VT", ".", "isSimple", "(", ")", "&&", "", ")", ";", "unsigned", "Opc", ";", "bool", "useAM3", "=", "false", ";", "bool", "needVMOV", "=", "false", ";", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "isZExt", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "useAM3", "=", "true", ";", "}", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ","], "ground_truth": ["VT", ",", "useAM3", ")", ";"], "File": "ARMFastISel56", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42443, "Length": 384, "Cover_Rate": 0.6772486772486772} {"Template_token": ["", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering"], "ground_truth": [")", "{"], "File": "ARMFastISel56", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42444, "Length": 105, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "VT", "=", "", ";", "}", "bool", "RV", ";", "unsigned", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "==", "true", "&&", "", ")", ";", "RV", "=", "EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";", "assert", "(", "RV", "==", "true", "&&", "", ")", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "", ";", "Len", "-=", "Size", ";", "Dest", ".", "Offset", "+="], "ground_truth": ["Size", ";"], "File": "ARMFastISel56", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42445, "Length": 72, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "DisableFastISel"], "ground_truth": [")", "return", "new", "FastISel", "(", "funcInfo", ")", ";"], "File": "ARMFastISel56", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42446, "Length": 40, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm", "::", "FastISel", "*", "", "(", "FunctionLoweringInfo", "&", "funcInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";", "const", "Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetIOS", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "!", "DisableFastISel", ")"], "ground_truth": ["return", "new", "FastISel", "(", "funcInfo", ")", ";"], "File": "ARMFastISel56", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42447, "Length": 64, "Cover_Rate": 0.9142857142857143} {"Template_token": ["", "unsigned", "FastISel", "::", "FastEmitInst_i", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "uint64_t", "Imm", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB"], "ground_truth": [",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42448, "Length": 73, "Cover_Rate": 0.5140845070422535} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm"], "ground_truth": ["(", "Imm2", ")", ")", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_ii", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42449, "Length": 72, "Cover_Rate": 0.4645161290322581} {"Template_token": ["", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ","], "ground_truth": ["Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42450, "Length": 74, "Cover_Rate": 0.4713375796178344} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return"], "ground_truth": ["ResultReg", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42451, "Length": 146, "Cover_Rate": 0.8588235294117647} {"Template_token": ["", "unsigned", "FastISel", "::", "FastEmitInst_rr", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "unsigned", "Op1", ",", "bool", "Op1IsKill", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel56", "Func": "FastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42452, "Length": 184, "Cover_Rate": 0.9945945945945946} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel56", "Func": "FastEmitInst_rr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42453, "Length": 83, "Cover_Rate": 0.4486486486486487} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*"], "ground_truth": ["RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42454, "Length": 118, "Cover_Rate": 0.5959595959595959} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg"], "ground_truth": ["(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42455, "Length": 84, "Cover_Rate": 0.39436619718309857} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")"], "ground_truth": [",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42456, "Length": 90, "Cover_Rate": 0.4225352112676056} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "RetVT", "==", "", ")", "{", "EVT", "DestVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "CopyVT", "=", "RVLocs", "[", "", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "", "||", "RetVT", "==", "", "||", "RetVT", "==", "", ")", "CopyVT", "=", "", ";", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "}", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel56", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42457, "Length": 301, "Cover_Rate": 0.76010101010101} {"Template_token": ["", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "ResultReg", "!=", "", "&&", "", ")", ";", "Arg", "=", "ResultReg", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "ResultReg", "!=", "", "&&", "", ")", ";", "Arg", "=", "ResultReg", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "["], "ground_truth": ["++", "i", "]", ";"], "File": "ARMFastISel56", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42458, "Length": 256, "Cover_Rate": 0.39384615384615385} {"Template_token": ["", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "bool", "is64bit", "=", "VT", "==", "", "||", "VT", "==", "", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1", ")", ".", "addReg", "(", "Op2", ")", ")", ";", "UpdateValueMap", "(", "I"], "ground_truth": [",", "ResultReg", ")", ";"], "File": "ARMFastISel56", "Func": "SelectBinaryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42459, "Length": 178, "Cover_Rate": 0.6819923371647509} {"Template_token": ["", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1", ")", ".", "addReg", "(", "Op2", ")", ")", ";", "UpdateValueMap", "(", "I"], "ground_truth": [",", "ResultReg", ")", ";"], "File": "ARMFastISel56", "Func": "SelectBinaryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42460, "Length": 137, "Cover_Rate": 0.524904214559387} {"Template_token": ["", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "GV", ")", ";", "if", "(", "isThumb2", ")", "{", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", "."], "ground_truth": ["get", "(", "CallOpc", ")", ")", ")", ";"], "File": "ARMFastISel56", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42461, "Length": 403, "Cover_Rate": 0.5024937655860349} {"Template_token": ["", "unsigned", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "TargetMaterializeConstant", "(", "Zero", ")", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "isDoubleTy", "(", ")", ")", ";", "unsigned", "CondReg", "=", "isFloat", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "CondReg", ")", ";", "UpdateValueMap", "(", "I"], "ground_truth": [",", "DestReg", ")", ";"], "File": "ARMFastISel56", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42462, "Length": 130, "Cover_Rate": 0.5439330543933054} {"Template_token": ["", "const", "CmpInst", "*", "CI", "=", "cast", "<", "CmpInst", ">", "(", "I", ")", ";", "Type", "*", "Ty", "=", "CI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "", "Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "if", "(", "!", "EmitCmp", "(", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "getOperand", "(", "", ")", ",", "CI", "->", "isUnsigned", "(", ")", ")", ")", "return", "false", ";", "unsigned", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "TargetMaterializeConstant", "(", "Zero", ")", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "isDoubleTy", "(", ")", ")", ";", "unsigned", "CondReg", "=", "isFloat", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", ""], "ground_truth": [")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "CondReg", ")", ";"], "File": "ARMFastISel56", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42463, "Length": 201, "Cover_Rate": 0.8410041841004184} {"Template_token": ["", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "OpTy", "->", "isDoubleTy", "("], "ground_truth": [")", ")", "Opc", "=", "", ";"], "File": "ARMFastISel56", "Func": "SelectFPToSI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42464, "Length": 65, "Cover_Rate": 0.3282828282828283} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasDivide", "(", ")", ")", "return", "false", ";", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SDIV_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SDIV_I16", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SDIV_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SDIV_I64", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SDIV_I128", ";", "assert", "(", "LC", "!=", "RTLIB", "::"], "ground_truth": ["UNKNOWN_LIBCALL", "&&", "", ")", ";"], "File": "ARMFastISel56", "Func": "SelectSDiv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42465, "Length": 108, "Cover_Rate": 0.7152317880794702} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "DstVT", ")", ")", "return", "false", ";", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "Src", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", "&&", "SrcVT", "!=", "", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "{", "EVT", "DestVT", "=", "", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "DestVT", ",", "false", ")", ";", "if", "(", "ResultReg", "==", "", ")", "return", "false", ";", "SrcReg", "=", "ResultReg", ";", "}", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc"], "ground_truth": ["=", "", ";"], "File": "ARMFastISel56", "Func": "SelectSIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42466, "Length": 177, "Cover_Rate": 0.6366906474820144} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I8", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I16", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I32", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I64", ";", "else", "if", "(", "VT", "==", "", ")", "LC", "=", "RTLIB", "::", "SREM_I128", ";", "assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", ""], "ground_truth": [")", ";"], "File": "ARMFastISel56", "Func": "SelectSRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42467, "Length": 75, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectSIToFP", "(", "I", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToSI", "(", "I", ")", ";", "case", "Instruction", "::", "FAdd", ":", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FSub", ":", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "FMul", ":", "return", "SelectBinaryOp", "(", "I", ",", "", ")", ";", "case", "Instruction", "::", "SDiv", ":", "return", "SelectSDiv", "(", "I", ")", ";", "case", "Instruction", "::", "SRem", ":", "return", "SelectSRem", "(", "I", ")", ";", "case", "Instruction", "::", "Call", ":", "if", "(", "const", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "return", "SelectIntrinsicCall", "(", "*", "II", ")", ";", "return", "SelectCall", "(", "I", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "SelectSelect", "(", "I", ")", ";", "case", "Instruction", "::"], "ground_truth": ["Ret", ":"], "File": "ARMFastISel56", "Func": "TargetSelectInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42468, "Length": 132, "Cover_Rate": 0.4870848708487085} {"Template_token": ["", "case", "CallingConv", "::", "_APCS", ":", "case", "CallingConv", "::", "Swift", ":", "break", ";", "}", "for", "(", "const", "Argument", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "getArgNo", "(", ")", ">=", "", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "StructRet", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMFastISel5", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42469, "Length": 164, "Cover_Rate": 0.39805825242718446} {"Template_token": ["", "VT", "=", "", ";", "}", "}", "else", "{", "if", "(", "Len", ">=", "", "&&", "Alignment", "==", "", ")", "VT", "=", "", ";", "else", "{", "assert", "(", "Alignment", "==", "", "&&", "", ")", ";", "VT", "=", "", ";", "}", "}", "bool", "RV", ";", "unsigned", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "==", "true", "&&", "", ")", ";", "RV", "=", "EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";", "assert", "(", "RV", "==", "true", "&&", "", ")", ";", "(", "void", ")", "RV", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "", ";", "Len", "-=", "Size", ";", "Dest", ".", "Offset", "+=", "Size", ";", "Src", ".", "Offset", "+=", "Size"], "ground_truth": [";"], "File": "ARMFastISel62", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42470, "Length": 117, "Cover_Rate": 0.5545023696682464} {"Template_token": ["", "bool", "FastISel", "::", "SelectRet", "(", "const", "Instruction", "*", "I", ")", "{", "const", "ReturnInst", "*", "Ret", "=", "cast", "<", "ReturnInst", ">", "(", "I", ")", ";", "const", "Function", "&", "F", "=", "*", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "SmallVector", "<", "", ",", "", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!="], "ground_truth": ["DestVT", ")", "{"], "File": "ARMFastISel62", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42471, "Length": 294, "Cover_Rate": 0.5821782178217821} {"Template_token": ["", "}", "else", "{", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";", "Opc", "=", "UseGOTOFF", "?", "", ":", "", ";", "}", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "==", "", ")", "{", "GlobalBaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AFI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "}", "unsigned", "DestReg2", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "DestReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ",", "", ")", ";", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg1", ",", "", ")", ";", "GlobalBaseReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ",", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ")", ".", "addReg", "(", "DestReg1", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "MIB", "."], "ground_truth": ["addImm", "(", "", ")", ";"], "File": "ARMFastISel63", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42472, "Length": 211, "Cover_Rate": 0.5596816976127321} {"Template_token": ["", "Opc", "=", "UseGOTOFF", "?", "", ":", "", ";", "}", "else", "{", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg1", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";", "Opc", "=", "UseGOTOFF", "?", "", ":", "", ";", "}", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "==", "", ")", "{", "GlobalBaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AFI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "}", "unsigned", "DestReg2", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "DestReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ",", "", ")", ";", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg1", ",", "", ")", ";", "GlobalBaseReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ",", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ")", ".", "addReg", "(", "DestReg1", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "MIB", "."], "ground_truth": ["addImm", "(", "", ")", ";"], "File": "ARMFastISel63", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42473, "Length": 219, "Cover_Rate": 0.5809018567639257} {"Template_token": ["", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB"], "ground_truth": [")", ";"], "File": "ARMFastISel63", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42474, "Length": 371, "Cover_Rate": 0.5292439372325249} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "bool", "IsThreadLocal", "=", "GVar", "&&", "GVar", "->", "isThreadLocal", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "IsThreadLocal", ")", "return", "", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "==", "(", "RelocM", "!=", "Reloc", "::", "Static", ")", ")", "{", "unsigned", "Opc", ";", "switch", "(", "RelocM", ")", "{", "case", "Reloc", "::", "PIC_", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "Reloc", "::", "DynamicNoPIC", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "default", ":", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ","], "ground_truth": ["DestReg", ",", "", ")", ";"], "File": "ARMFastISel63", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42475, "Length": 391, "Cover_Rate": 0.557774607703281} {"Template_token": ["", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", "."], "ground_truth": ["addConstantPoolIndex", "(", "Idx", ")", ")", ";"], "File": "ARMFastISel63", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42476, "Length": 167, "Cover_Rate": 0.36542669584245074} {"Template_token": ["", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", "."], "ground_truth": ["get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";"], "File": "ARMFastISel63", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42477, "Length": 177, "Cover_Rate": 0.387308533916849} {"Template_token": ["", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMFastISel63", "Func": "FastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42478, "Length": 57, "Cover_Rate": 0.3352941176470588} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "["], "ground_truth": ["", "]", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42479, "Length": 147, "Cover_Rate": 0.7945945945945946} {"Template_token": ["", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMFastISel63", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42480, "Length": 62, "Cover_Rate": 0.33513513513513515} {"Template_token": ["", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ","], "ground_truth": ["Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42481, "Length": 75, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode"], "ground_truth": ["::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_ri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42482, "Length": 147, "Cover_Rate": 0.8032786885245902} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", "."], "ground_truth": ["addImm", "(", "Imm", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42483, "Length": 142, "Cover_Rate": 0.6396396396396397} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "", "]", ")", ")", ";", "}", "return"], "ground_truth": ["ResultReg", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_rri", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42484, "Length": 192, "Cover_Rate": 0.8648648648648649} {"Template_token": ["", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "Op2", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ","], "ground_truth": ["Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42485, "Length": 98, "Cover_Rate": 0.3951612903225806} {"Template_token": ["", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constrainOperandRegClass", "(", "II", ",", "Op0", ",", "", ")", ";", "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "Op2", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*"], "ground_truth": ["RegState", "::", "Kill", ")", ")", ";"], "File": "ARMFastISel63", "Func": "FastEmitInst_rrr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42486, "Length": 110, "Cover_Rate": 0.4435483870967742} {"Template_token": ["", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->"], "ground_truth": ["arg_end", "(", ")", ";"], "File": "ARMFastISel63", "Func": "FastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42487, "Length": 225, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CS", ".", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IntrMemName", "&&", "e", "-", "i", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "("], "ground_truth": ["ArgTy", ")", ";"], "File": "ARMFastISel63", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42488, "Length": 317, "Cover_Rate": 0.3430735930735931} {"Template_token": ["", "}", "unsigned", "Op2Reg", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2Reg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CmpOpc", "=", "isThumb2", "?", "", ":", "", ";", "CondReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "CmpOpc", ")", ",", "CondReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "MovCCOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "!", "UseImm", ")", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "!", "isNegativeImm", ")", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "else", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op2Reg", ",", "", ")", ";", "Op1Reg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "Op1Reg", ",", "", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op2Reg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMFastISel63", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42489, "Length": 253, "Cover_Rate": 0.46083788706739526} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "CondReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "CondReg", "==", "", ")", "return", "false", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1Reg", "==", "", ")", "return", "false", ";", "int", "Imm", "=", "", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "{", "assert", "(", "VT", "==", "", "&&", "", ")", ";", "Imm", "=", "(", "int", ")", "ConstInt", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Imm", "<", "", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "~", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "}", "unsigned", "Op2Reg", "=", "", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2Reg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CmpOpc", "=", "isThumb2", "?", "", ":", "", ";", "CondReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "CmpOpc", ")", ",", "CondReg", ",", "", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "MovCCOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "!", "UseImm", ")", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "MovCCOpc", "=", "isThumb2", "?", "", ":", "", ";", "}", "else", "{", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "if", "(", "!", "isNegativeImm", ")", "MovCCOpc", "=", "isThumb2", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMFastISel63", "Func": "SelectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42490, "Length": 322, "Cover_Rate": 0.5865209471766849} {"Template_token": ["", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ".", "SimpleTy", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1", ")", ".", "addReg", "(", "Op2", ")", ")", ";", "updateValueMap", "(", "I", ","], "ground_truth": ["ResultReg", ")", ";"], "File": "ARMFastISel68", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42491, "Length": 129, "Cover_Rate": 0.43728813559322033} {"Template_token": ["", "}", "case", "Instruction", "::", "PtrToInt", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "TD", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "TD", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "||", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "ComputeAddress", "(", "U", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "("], "ground_truth": ["Obj", ")", ";"], "File": "ARMFastISel77", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42492, "Length": 384, "Cover_Rate": 0.5052631578947369} {"Template_token": ["", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "NULL", ")", ";", "if", "(", "isThumb", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";", "SmallVector", "<", "unsigned", ",", ""], "ground_truth": [">", "UsedRegs", ";"], "File": "ARMFastISel77", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42493, "Length": 295, "Cover_Rate": 0.6145833333333334} {"Template_token": ["", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "NULL", ")", ";", "if", "(", "isThumb", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get"], "ground_truth": ["(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";"], "File": "ARMFastISel77", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42494, "Length": 177, "Cover_Rate": 0.36875} {"Template_token": ["", "case", "", ":", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ")", ";", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel77", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42495, "Length": 75, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "case", "", ":", "StrOpc", "=", "isThumb", "?", "", ":", "", ";", "break", ";", "case", "", ":", "StrOpc", "=", "isThumb", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOStore", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel77", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42496, "Length": 126, "Cover_Rate": 0.4548736462093863} {"Template_token": ["", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "StrOpc", "=", "", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOStore", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel77", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42497, "Length": 100, "Cover_Rate": 0.36101083032490977} {"Template_token": ["", "}", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "}", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "{", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "", ")", ";", "else", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", "."], "ground_truth": ["addImm", "(", "", ")", ";"], "File": "ARMFastISel77", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42498, "Length": 289, "Cover_Rate": 0.7206982543640897} {"Template_token": ["", "unsigned", "FastISel", "::", "SelectCallOp", "(", "const", "GlobalValue", "*", "GV", ")", "{", "bool", "isDarwin", "=", "Subtarget", "->", "isTargetDarwin", "(", ")", ";", "if", "(", "isThumb", ")"], "ground_truth": ["{"], "File": "ARMFastISel77", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42499, "Length": 25, "Cover_Rate": 0.4807692307692308} {"Template_token": ["", "case", "CallingConv", "::", "Fast", ":", "(", "void", ")", "RetFastCC__APCS", ";", "(", "void", ")", "FastCC__APCS", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::"], "ground_truth": ["GHC", ":"], "File": "ARMFastISel77", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42500, "Length": 120, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "MCID", ".", "hasOptionalDef", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO"], "ground_truth": [".", "isDef", "(", ")", ")", "continue", ";"], "File": "ARMFastISel77", "Func": "DefinesOptionalPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42501, "Length": 76, "Cover_Rate": 0.6785714285714286} {"Template_token": ["", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMFastISel77", "Func": "isLoadTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42502, "Length": 16, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "assert", "(", "Emitted", "&&", "", ")", ";", "(", "void", ")", "Emitted", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "if", "(", "!", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", ")", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "Address", "Addr", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "Addr", ".", "Base", ".", "Reg", "=", "", ";", "Addr", ".", "Offset", "=", "VA", ".", "getLocMemOffset", "("], "ground_truth": [")", ";"], "File": "ARMFastISel77", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42503, "Length": 307, "Cover_Rate": 0.4039473684210526} {"Template_token": ["", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isDoubleTy", "(", ")", "||", "Ty", "->", "isFloatTy", "(", ")", ")", ";", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op1", "==", "", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op2", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "bool", "is64bit", "=", "VT", "==", "", "||", "VT", "==", "", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "is64bit", "?", "", ":", ""], "ground_truth": [";"], "File": "ARMFastISel77", "Func": "SelectBinaryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42504, "Length": 146, "Cover_Rate": 0.5593869731800766} {"Template_token": ["", "CmpOpc", "=", "", ";", "break", ";", "case", "", ":", "CmpOpc", "=", "isThumb", "?", "", ":", "", ";", "break", ";", "}", "CmpInst", "::", "Predicate", "Predicate", "=", "CI", "->", "getPredicate", "(", ")", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "Predicate", "=", "CmpInst", "::", "getInversePredicate", "(", "Predicate", ")", ";", "}", "", "Pred", "=", "getComparePred", "(", "Predicate", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "unsigned", "Arg1", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Arg1", "==", "", ")", "return", "false", ";", "unsigned", "Arg2", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Arg2", "==", "", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "Arg1", ")", ".", "addReg", "(", "Arg2", ")", ")", ";", "if", "(", "isFloat", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";", "unsigned", "BrOpc", "=", "isThumb", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "FastEmitBranch", "(", "FBB", ",", "DL", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "TruncInst", "*", "TI", "=", "dyn_cast", "<", "TruncInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "MVT", "SourceVT", ";", "if", "(", "TI", "->", "hasOneUse", "(", ")", "&&", "TI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "(", "isLoadTypeLegal", "(", "TI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ",", "SourceVT", ")", ")", ")", "{", "unsigned", "TstOpc", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "CCMode", "=", "", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "", ";", "}", "unsigned", "BrOpc", "=", "isThumb", "?", "", ":", "", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "", ")", ";", "FastEmitBranch", "(", "FBB", ",", "DL", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel77", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42505, "Length": 464, "Cover_Rate": 0.5382830626450116} {"Template_token": ["", "const", "CallInst", "*", "CI", "=", "cast", "<", "CallInst", ">", "(", "I", ")", ";", "const", "Value", "*", "Callee", "=", "CI", "->", "getCalledValue", "(", ")", ";", "if", "(", "isa", "<", "InlineAsm", ">", "(", "Callee", ")", "||", "isa", "<", "IntrinsicInst", ">", "(", "CI", ")", ")", "return", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", ")", "return", "false", ";", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "CallingConv", "::", "ID", "CC", "=", "CS", ".", "getCallingConv", "(", ")", ";", "PointerType", "*", "PT", "=", "cast", "<", "PointerType", ">", "(", "CS", ".", "getCalledValue", "(", ")", "->", "getType", "(", ")", ")", ";", "FunctionType", "*", "FTy", "=", "cast", "<", "FunctionType", ">", "(", "PT", "->", "getElementType", "(", ")", ")", ";", "if", "(", "FTy", "->", "isVarArg", "(", ")", ")", "return", "false", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "if", "(", "EnableLongCalls", ")", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "Args", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgRegs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "CS", ".", "arg_size", "(", ")", ")", ";", "for", "(", "ImmutableCallSite", "::", "arg_iterator", "i", "=", "CS", ".", "arg_begin", "(", ")", ",", "e", "=", "CS", ".", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "", "Flags", ";", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt"], "ground_truth": ["(", ")", ";"], "File": "ARMFastISel77", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42506, "Length": 354, "Cover_Rate": 0.5093525179856115} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "bool", "isFloat", "=", "(", "Ty", "->", "isDoubleTy", "(", ")", "||", "Ty", "->", "isFloatTy", "(", ")", ")", ";", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "CmpOpc", ";", "unsigned", "CondReg", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "CmpOpc", "=", "", ";", "CondReg", "=", "", ";", "break", ";", "case", "", ":", "CmpOpc", "=", "", ";", "CondReg", "=", "", ";", "break", ";", "case", "", ":", "CmpOpc", "=", "isThumb", "?", "", ":", "", ";", "CondReg", "=", "", ";", "break", ";", "}", "", "Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "Pred", "==", "", ")", "return", "false", ";", "unsigned", "Arg1", "=", "getRegForValue", "(", "CI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Arg1", "==", "", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMFastISel77", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42507, "Length": 149, "Cover_Rate": 0.35731414868105515} {"Template_token": ["", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ")", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel77", "Func": "SelectLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42508, "Length": 46, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", "!=", "VA", ".", "getValVT", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "unsigned", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "!", "SrcRC", "->", "contains", "(", "DstReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "MRI", ".", "addLiveOut", "(", "VA", "."], "ground_truth": ["getLocReg", "(", ")", ")", ";"], "File": "ARMFastISel77", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42509, "Length": 120, "Cover_Rate": 0.3053435114503817} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", "!=", "VA"], "ground_truth": [".", "getValVT", "(", ")", ")", "return", "false", ";"], "File": "ARMFastISel77", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42510, "Length": 149, "Cover_Rate": 0.3791348600508906} {"Template_token": ["", "bool", "FastISel", "::", "SelectSIToFP", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "MVT", "DstVT", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "DstVT", ")", ")", "return", "false", ";", "if", "(", "!", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "false", ";", "unsigned", "FP", "=", "MoveToFPReg", "(", "", ",", "Op", ")", ";", "if", "(", "FP", "==", "", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "("], "ground_truth": ["DstVT", ")", ")", ";"], "File": "ARMFastISel77", "Func": "SelectSIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42511, "Length": 157, "Cover_Rate": 0.7658536585365854} {"Template_token": ["", "bool", "FastISel", "::", "SelectStore", "(", "const", "Instruction", "*", "I", ")", "{", "Value", "*", "Op0", "=", "I", "->", "getOperand", "(", "", ")", ";", "unsigned", "SrcReg", "=", "", ";", "if", "(", "cast", "<", "StoreInst", ">", "(", "I", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")"], "ground_truth": [",", "VT", ")", ")", "return", "false", ";"], "File": "ARMFastISel77", "Func": "SelectStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42512, "Length": 69, "Cover_Rate": 0.552} {"Template_token": ["", "}", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "DestReg", ";", "}", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "=="], "ground_truth": ["", ")", "{"], "File": "ARMFastISel78", "Func": "ARMMaterializeFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42513, "Length": 94, "Cover_Rate": 0.33451957295373663} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "", ")", ",", "DestReg", ",", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "", ":", "", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "("], "ground_truth": ["MIB", ")", ";"], "File": "ARMFastISel78", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42514, "Length": 338, "Cover_Rate": 0.4740532959326788} {"Template_token": ["", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "VT", "==", "", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "=="], "ground_truth": ["", ")", "{"], "File": "ARMFastISel78", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42515, "Length": 267, "Cover_Rate": 0.47007042253521125} {"Template_token": ["", "unsigned", "Opc", ";", "bool", "useAM3", "=", "false", ";", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "isZExt", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "useAM3", "=", "true", ";", "}", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "case", "", ":", "Opc", "=", ""], "ground_truth": [";"], "File": "ARMFastISel79", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42516, "Length": 253, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "unsigned", "Res", "=", "createResultReg", "(", "isThumb2", "?", "", ":", "", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Res", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "Res", ";", "}", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "}", "break", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "", ";", "else", "StrOpc", "=", "", ";", "}", "else", "{", "StrOpc", "=", "", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "", ":", "if", "(", "isThumb2"], "ground_truth": [")", "{"], "File": "ARMFastISel79", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42517, "Length": 170, "Cover_Rate": 0.4292929292929293} {"Template_token": ["", "MachineInstrBuilder", "MIB", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ";", "}", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "{", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", "."], "ground_truth": ["getRegClassFor", "(", "VT", ")", ")", ";"], "File": "ARMFastISel79", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42518, "Length": 150, "Cover_Rate": 0.3740648379052369} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "!", "useAM3", ")", "{", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "if", "(", "needsLowering", "&&", "isThumb2", ")", "needsLowering", "=", "!", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", ")", ";", "}", "else", "{", "needsLowering", "=", "(", "Addr", ".", "Offset", ">", "", "||", "Addr", ".", "Offset", "<", "-", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg"], "ground_truth": [";"], "File": "ARMFastISel79", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42519, "Length": 201, "Cover_Rate": 0.6090909090909091} {"Template_token": ["", "while", "(", "Len", ")", "{", "MVT", "VT", ";", "if", "(", "Len", ">=", "", ")", "VT", "=", "", ";", "else", "if", "(", "Len", ">=", "", ")", "VT", "=", "", ";", "else", "{", "assert", "(", "Len", "==", "", ")", ";", "VT", "=", "", ";", "}", "bool", "RV", ";", "unsigned", "ResultReg", ";", "RV", "=", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "=", "true", "&&", ""], "ground_truth": [")", ";"], "File": "ARMFastISel79", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42520, "Length": 69, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ArgLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "ArgVTs", ",", "ArgFlags", ",", "CCAssignFnForCall", "(", "CC", ",", "false", ")", ")", ";", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "if", "(", "ArgVT", ".", "isVector", "(", ")", "||", "ArgVT", ".", "getSizeInBits", "(", ")", ">", "", ")", "return", "false", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "EVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "ResultReg", "!=", "", "&&", "", ")", ";", "Arg", "=", "ResultReg", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "EVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "unsigned", "ResultReg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "ResultReg", "!=", "", "&&", "", ")", ";", "Arg", "=", "ResultReg", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", ""], "ground_truth": [")", "return", "false", ";"], "File": "ARMFastISel79", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42521, "Length": 411, "Cover_Rate": 0.6401869158878505} {"Template_token": ["", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->"], "ground_truth": ["second", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMFastISel79", "Func": "TargetMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42522, "Length": 56, "Cover_Rate": 0.3522012578616352} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "break", ";", "}", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "LI", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "isZExt", ",", "false", ")", ")", "return", "false", ";", "MI", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMFastISel79", "Func": "TryToFoldLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42523, "Length": 78, "Cover_Rate": 0.3979591836734694} {"Template_token": ["", "case", "", ":", "case", "", ":", "isZExt", "=", "false", ";", "case", "", ":", "case", "", ":", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "break", ";", "}", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "LI", "->", "getOperand", "(", "", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "isZExt", ",", "false", ")", ")", "return", "false", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFastISel79", "Func": "TryToFoldLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42524, "Length": 91, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", "&&", "ArgVT", "!=", "", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Subtarget", "->", "genLongCalls", "(", ")", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "", ";", "if", "(", "UseReg", ")", "{", "if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";", "else", "CalleeReg", "=", "getRegForValue", "(", "Callee", ")", ";", "if", "(", "CalleeReg", "==", "", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "SelectCallOp", "(", "UseReg", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "unsigned", "char", "OpFlags", "=", "", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "OpFlags", "=", "", ";", "if", "(", "isThumb2", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "if", "(", "!", "IntrMemName", ")", "MIB", ".", "addGlobalAddress", "(", "GV", ","], "ground_truth": ["", ",", "OpFlags", ")", ";"], "File": "ARMFastISel7", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42525, "Length": 311, "Cover_Rate": 0.343646408839779} {"Template_token": ["", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "Value", "*", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "", "Flags", ";", "Flags", ".", "setOrigAlign", "(", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "Register", "CalleeReg", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", "."], "ground_truth": ["getLibcallName", "(", "Call", ")", ")", ";"], "File": "ARMFastISel81", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42526, "Length": 193, "Cover_Rate": 0.34402852049910876} {"Template_token": ["", "bool", "FastISel", "::", "SelectCall", "(", "const", "Instruction", "*", "I", ",", "const", "char", "*", "IntrMemName", "=", "nullptr", ")", "{", "const", "CallInst", "*", "CI", "=", "cast", "<", "CallInst", ">", "(", "I", ")", ";", "const", "Value", "*", "Callee", "=", "CI", "->", "getCalledOperand", "(", ")", ";", "if", "(", "isa", "<", "InlineAsm", ">", "(", "Callee", ")", ")", "return", "false", ";", "if", "(", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "CI", "->", "getCallingConv", "(", ")", ";", "FunctionType", "*", "FTy", "=", "CI", "->", "getFunctionType", "(", ")", ";", "bool", "isVarArg", "=", "FTy", "->", "isVarArg", "(", ")", ";", "Type", "*", "RetTy", "=", "I", "->", "getType", "(", ")", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "", ";", "else", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "RetVT", ")", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "if", "(", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", "&&", "RetVT", "!=", "", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", ">=", "", "&&", "RetVT", "!=", "", ")", "return", "false", ";", "}", "SmallVector", "<", "Value", "*", ",", "", ">", "Args", ";", "SmallVector", "<", "Register", ",", "", ">", "ArgRegs", ";", "SmallVector", "<", "MVT", ",", "", ">", "ArgVTs", ";", "SmallVector", "<", "", ",", "", ">", "ArgFlags", ";", "unsigned", "arg_size", "=", "CI", "->", "arg_size", "(", ")", ";", "Args", ".", "reserve", "(", "arg_size", ")", ";", "ArgRegs", ".", "reserve", "(", "arg_size", ")", ";", "ArgVTs", ".", "reserve", "(", "arg_size", ")", ";", "ArgFlags", ".", "reserve", "(", "arg_size", ")", ";", "for", "(", "auto", "ArgI", "=", "CI", "->", "arg_begin", "(", ")", ",", "ArgE", "=", "CI", "->", "arg_end", "(", ")", ";", "ArgI", "!=", "ArgE", ";", "++", "ArgI", ")", "{", "if", "(", "IntrMemName", "&&", "ArgE", "-", "ArgI", "<=", "", ")", "break", ";", "", "Flags", ";", "unsigned", "ArgIdx", "=", "ArgI", "-", "CI"], "ground_truth": ["->", "arg_begin", "(", ")", ";"], "File": "ARMFastISel81", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42527, "Length": 353, "Cover_Rate": 0.4048165137614679} {"Template_token": ["", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "", ":", "", ";", "else", "Opc", "=", "isZExt", "?", "", ":", "", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "", ":", "", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "", "&&", "Addr", ".", "Offset", ">", "-", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "", ";", "else", "Opc", "=", "", ";", "}", "else", "{", "Opc", "=", "", ";", "}", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "", ";", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "}", "else", "{", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "", ")", "return", "false", ";", "Opc", "=", "", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "useAM3", ")", ";", "if", "(", "needVMOV", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "MoveReg", ")", ".", "addReg", "(", "ResultReg", ")", ")", ";", "ResultReg", "=", "MoveReg", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel82", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42528, "Length": 408, "Cover_Rate": 0.6570048309178744} {"Template_token": ["", "switch", "(", "ArgVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "Value", "*", "ArgVal", "=", "Args", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true"], "ground_truth": [")", ";"], "File": "ARMFastISel82", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42529, "Length": 299, "Cover_Rate": 0.33747178329571104} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "isUInt", "<", "", ">", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "VT", "==", "", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT"], "ground_truth": [")", ")", ";"], "File": "ARMFastISel87", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42530, "Length": 335, "Cover_Rate": 0.5877192982456141} {"Template_token": ["", "explicit", "FastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", ":", "FastISel", "(", "funcInfo", ",", "libInfo", ")", ",", "M", "(", "const_cast", "<", "Module", "&", ">", "(", "*", "funcInfo", ".", "Fn", "->", "getParent", "(", ")", ")", ")", ",", "TM", "(", "funcInfo", ".", "MF", "->"], "ground_truth": ["getTarget", "(", ")", ")", ",", "TII", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ")", "{"], "File": "ARMFastISel89", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42531, "Length": 78, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "return", "TM", ".", "getSubtargetImpl", "(", ")"], "ground_truth": ["->", "getTargetLowering", "(", ")", ";"], "File": "ARMFastISel89", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42532, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "unsigned", "LdrOpc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", ""], "ground_truth": [":", "{"], "File": "ARMFastISel89", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42533, "Length": 168, "Cover_Rate": 0.3027027027027027} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMFastISel89", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42534, "Length": 209, "Cover_Rate": 0.37657657657657656} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "needsExt", "=", "true", ";", "case", "", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "", ":", "", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "", ")", "return", "false", ";", "unsigned", "SrcReg2", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "unsigned", "ResultReg", ";", "ResultReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "", ",", "isZExt", ")", ";", "if", "(", "ResultReg", "==", "", ")", "return", "false", ";", "SrcReg1", "=", "ResultReg", ";", "if", "(", "!", "UseImm", ")", "{", "ResultReg", "=", "EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "", ",", "isZExt", ")", ";", "if", "(", "ResultReg", "==", "", ")", "return", "false", ";", "SrcReg2", "=", "ResultReg", ";", "}", "}", "if", "(", "!", "UseImm", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB"], "ground_truth": [";"], "File": "ARMFastISel8", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42535, "Length": 223, "Cover_Rate": 0.3260233918128655} {"Template_token": ["", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ":", "(", "", "(", "Imm", ")", "!=", "-", "", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "", ":", "&", "", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "unsigned", "ResultReg", "=", "", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "*", "FuncInfo", ".", "MF", ")", ")", "ResultReg", "=", "FastEmit_i", "(", "VT", ",", "VT", ",", "", ",", "CI", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "if", "(", "VT", "!=", "", ")", "return", "", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ",", "ResultReg", ")", "."], "ground_truth": ["addConstantPoolIndex", "(", "Idx", ")", ")", ";"], "File": "ARMFastISel91", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42536, "Length": 278, "Cover_Rate": 0.5440313111545988} {"Template_token": ["", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "if", "(", "ArgVT", ".", "isVector", "(", ")", "||", "ArgVT", ".", "getSizeInBits", "(", ")", ">", "", ")", "return", "false", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "", "||", "!", "VA", ".", "isRegLoc", "(", ")", "||", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "else", "{", "switch", "(", "ArgVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "Value", "*", "ArgVal", "=", "Args", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "", "&&", "", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMFastISel91", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42537, "Length": 461, "Cover_Rate": 0.5232690124858116} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "Value", "*", "ArgVal", "=", "Args", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "&&", "", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "", "&&", "", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA"], "ground_truth": [".", "getLocVT", "(", ")", ";"], "File": "ARMFastISel91", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42538, "Length": 266, "Cover_Rate": 0.30192962542565266} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "_AAPCS", ":", "case", "CallingConv", "::", "_APCS", ":", "break", ";", "}", "unsigned", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "", ")", ";", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->"], "ground_truth": ["arg_end", "(", ")", ";"], "File": "ARMFastISel92", "Func": "FastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42539, "Length": 267, "Cover_Rate": 0.6152073732718893} {"Template_token": ["", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "_AAPCS", ":", "case", "CallingConv", "::", "_APCS", ":", "break", ";", "}", "unsigned", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "Idx", ">", "", ")", "return", "false", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "uint16_t", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "", ")", ";", "Idx", "=", "", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "I", "->", "use_empty", "(", ")", ")", "continue", ";", "unsigned", "SrcReg", "=", "GPRArgRegs", "[", "Idx", "]", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel92", "Func": "FastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42540, "Length": 359, "Cover_Rate": 0.8271889400921659} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "", ":", "", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering", ")", "{", "Addr", ".", "Base", ".", "Reg", "=", "fastEmit_ri_", "(", "", ",", "", ",", "Addr", ".", "Base", ".", "Reg", ",", "false", ",", "Addr", ".", "Offset", ",", "", ")", ";", "Addr", ".", "Offset"], "ground_truth": ["=", "", ";"], "File": "ARMFastISel93", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42541, "Length": 175, "Cover_Rate": 0.541795665634675} {"Template_token": ["", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "fastMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred"], "ground_truth": [")", ".", "addReg", "(", "", ")", ";"], "File": "ARMFastISel93", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42542, "Length": 70, "Cover_Rate": 0.3349282296650718} {"Template_token": ["", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "Constant", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "", ")", ";", "unsigned", "ZeroReg", "=", "fastMaterializeConstant", "(", "Zero", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "MovCCOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "", ")", ";", "updateValueMap", "(", "I", ",", "DestReg", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFastISel93", "Func": "SelectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42543, "Length": 96, "Cover_Rate": 0.45933014354066987} {"Template_token": ["", "if", "(", "isThumb2", ")", "{", "LdrOpc", "=", "", ";", "RC", "=", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "}", "else", "{", "LdrOpc", "=", "", ";", "RC", "=", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "}", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile"], "ground_truth": ["(", ")", ")", "return", "false", ";"], "File": "ARMFastISel93", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42544, "Length": 200, "Cover_Rate": 0.3460207612456747} {"Template_token": ["", "}", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "(", "FuncInfo", ".", "MF", ")", ")", ";", "unsigned", "SrcReg", "=", "FramePtr", ";", "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", ""], "ground_truth": [")", "return", "false", ";"], "File": "ARMFastISel93", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42545, "Length": 324, "Cover_Rate": 0.5605536332179931} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "case", "", ":", "case", "", ":", "return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "case", "", ":", "return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", "&&", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "case", "", ":", "case", "", ":", "return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", "&&", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "("], "ground_truth": [")", "!=", "", ";"], "File": "ARMFeatures5", "Func": "isV8EligibleForIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42546, "Length": 124, "Cover_Rate": 0.31876606683804626} {"Template_token": ["", "inline", "bool", "isV8EligibleForIT", "(", "InstrType", "*", "Instr", ")", "{", "switch", "(", "Instr", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "IsCPSRDead", "(", "Instr", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "return", "Instr", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMFeatures", "Func": "isV8EligibleForIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42547, "Length": 190, "Cover_Rate": 0.4960835509138381} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "", ")", ";", "NewLoc", ".", "Block", "=", "&", "MF", ".", "front", "(", ")", ";", "NewLoc", ".", "InsertionPt", "=", "&", "*", "NewLoc", ".", "Block", "->", "begin", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewLoc", ".", "InsertionPt", ")", ";", "FixupLocsForFn", ".", "emplace_back", "(", "NewLoc", ")", ";", "continue", ";", "}", "if", "(", "IsLiveIn", "||", "UnsafeCount", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "", ")", ";", "FixupLocsForFn", ".", "emplace_back", "(", "NewLoc", ")", ";", "continue", ";", "}", "assert", "(", "UnsafeCount", "==", "", "&&", "!", "IsLiveIn", "&&", "", "", ")", ";", "SmallPtrSetIterator", "<", "MachineInstr", "*", ">", "It", "=", "llvm", "::", "find_if", "(", "AllDefs", ",", "IsUnsafe", ")", ";", "assert", "(", "It", "!=", "AllDefs", ".", "end", "(", ")", "&&", "", ")", ";", "MachineInstr", "*", "DefMI", "=", "*"], "ground_truth": ["It", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "analyzeMF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42548, "Length": 187, "Cover_Rate": 0.3321492007104796} {"Template_token": ["", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "", ")", ";", "NewLoc", ".", "Block", "=", "&", "MF", ".", "front", "(", ")", ";", "NewLoc", ".", "InsertionPt", "=", "&", "*", "NewLoc", ".", "Block", "->", "begin", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "NewLoc", ".", "InsertionPt", ")", ";", "FixupLocsForFn", ".", "emplace_back", "(", "NewLoc", ")", ";", "continue", ";", "}", "if", "(", "IsLiveIn", "||", "UnsafeCount", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "", ")", ";", "FixupLocsForFn", ".", "emplace_back", "(", "NewLoc", ")", ";", "continue", ";", "}", "assert", "(", "UnsafeCount", "==", "", "&&", "!", "IsLiveIn", "&&", "", "", ")", ";", "SmallPtrSetIterator", "<", "MachineInstr", "*", ">", "It", "=", "llvm", "::", "find_if", "(", "AllDefs", ",", "IsUnsafe", ")", ";", "assert", "(", "It", "!=", "AllDefs", ".", "end", "(", ")", "&&", "", ")", ";", "MachineInstr", "*", "DefMI", "=", "*", "It", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "MOp", ".", "getReg", "(", ")", ",", "TRI", ")", "<<", "", "<<", "*", "DefMI", ")", ";", "MachineBasicBlock", "::", "iterator", "DefIt", "=", "DefMI", ";", "++", "DefIt", ";", "if", "(", "DefIt", "!=", "DefMI", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "DefMI", "<<", "", "<<", "*", "DefIt", ")", ";", "NewLoc", ".", "Block", "=", "DefIt", "->", "getParent", "(", ")", ";", "NewLoc", ".", "InsertionPt", "=", "&", "*", "DefIt", ";", "}", "FixupLocsForFn", ".", "emplace_back", "(", "NewLoc", ")"], "ground_truth": [";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "analyzeMF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42549, "Length": 258, "Cover_Rate": 0.458259325044405} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createFixCortexA57AES1742098Pass", "(", ")", "{", "return", "new", "FixCortexA57AES1742098"], "ground_truth": ["(", ")", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "createARMFixCortexA57AES1742098Pass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42550, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")"], "ground_truth": [";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42551, "Length": 25, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "assert", "(", "OperandToFixup", "->", "isReg", "(", ")", "&&", "", ")", ";", "Register", "RegToFixup", "=", "OperandToFixup", "->", "getReg", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "printReg", "(", "RegToFixup", ",", "TRI", ")", "<<", "", "<<", "*", "FixupLoc", ".", "InsertionPt", ")", ";", "unsigned", "Renamable", "=", "OperandToFixup", "->", "isRenamable", "(", ")", "?", "RegState", "::", "Renamable", ":", "", ";", "BuildMI", "(", "*", "FixupLoc", ".", "Block", ",", "FixupLoc", ".", "InsertionPt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "RegToFixup", ",", "RegState", "::", "Define", "|", "Renamable", ")", ".", "addReg", "(", "RegToFixup"], "ground_truth": [",", "RegState", "::", "Kill", "|", "Renamable", ")", ".", "addReg", "(", "RegToFixup", ",", "RegState", "::", "Kill", "|", "Renamable", ")", ".", "addImm", "(", "(", "uint64_t", ")", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "insertAESFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42552, "Length": 127, "Cover_Rate": 0.7791411042944786} {"Template_token": ["", "bool", "FixCortexA57AES1742098", "::", "isFirstAESPairInstr", "(", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode"], "ground_truth": ["(", ")", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "isFirstAESPairInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42553, "Length": 19, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "isSafeAESInput", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42554, "Length": 171, "Cover_Rate": 0.33727810650887574} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "auto", "&", "STI", "=", "F", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "hasAES", "(", ")", "||", "!", "STI", ".", "fixCortexA57AES1742098", "(", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "const", "BaseInstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "auto", "&", "RDA", "=", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "SmallVector", "<", "AESFixupLocation", ">", "FixupLocsForFn"], "ground_truth": ["{", "}", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42555, "Length": 82, "Cover_Rate": 0.5394736842105263} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "FixupLocsForFn", ".", "size", "(", ")", "<<", "", ")", ";", "for", "(", "AESFixupLocation", "&", "FixupLoc", ":", "FixupLocsForFn", ")", "{", "insertAESFixup", "(", "FixupLoc", ",", "TII", ",", "TRI", ")", ";", "Changed", "|=", "true", ";", "}", "return"], "ground_truth": ["Changed", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42556, "Length": 48, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "FrameInfo", "::", "canSimplifyCallFramePseudos", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")"], "ground_truth": ["->", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMFrameInfo", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42557, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "("], "ground_truth": [")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMFrameInfo", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42558, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "(", "RetOpcode", "==", "", ")", "?", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset"], "ground_truth": ["(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "ARMFrameInfo", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42559, "Length": 399, "Cover_Rate": 0.4408839779005525} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isVarArg", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg"], "ground_truth": [")", ";"], "File": "ARMFrameInfo", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42560, "Length": 155, "Cover_Rate": 0.32091097308488614} {"Template_token": ["", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isVarArg", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "MI", "->"], "ground_truth": ["eraseFromParent", "(", ")", ";"], "File": "ARMFrameInfo", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42561, "Length": 176, "Cover_Rate": 0.36438923395445133} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "unsigned", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "VARegSaveSize", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset"], "ground_truth": ["+", "DPRCSSize", ";"], "File": "ARMFrameInfo", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42562, "Length": 510, "Cover_Rate": 0.49951028403525954} {"Template_token": ["", "void", "FrameInfo", "::", "emitPushInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "StmOpc", ",", "unsigned", "StrOpc", ",", "bool", "NoGap", ",", "bool", "(", "*", "Func", ")", "(", "unsigned", ",", "bool", ")", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")"], "ground_truth": [".", "addReg", "(", "", ")", ")", ";"], "File": "ARMFrameInfo", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42563, "Length": 311, "Cover_Rate": 0.6425619834710744} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "StrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "-", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "Regs", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMFrameInfo", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42564, "Length": 286, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "switch", "(", "I", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "{", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMFrameInfo", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42565, "Length": 113, "Cover_Rate": 0.36217948717948717} {"Template_token": ["", "int", "FrameInfo", "::", "getFrameIndexOffset", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "unsigned", "FrameReg", ";", "return", "getFrameIndexReference", "(", "MF", ",", "FI"], "ground_truth": [",", "FrameReg", ")", ";"], "File": "ARMFrameInfo", "Func": "getFrameIndexOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42566, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "int", "FrameInfo", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ","], "ground_truth": ["", ")", ";"], "File": "ARMFrameInfo", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42567, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "bool", "FrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return", "true", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "(", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->"], "ground_truth": ["isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMFrameInfo", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42568, "Length": 84, "Cover_Rate": 0.9882352941176471} {"Template_token": ["", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "ARMFrameInfo", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42569, "Length": 26, "Cover_Rate": 0.3058823529411765} {"Template_token": ["", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "/", "", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMFrameInfo", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42570, "Length": 28, "Cover_Rate": 0.4375} {"Template_token": ["", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "("], "ground_truth": ["!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";"], "File": "ARMFrameInfo", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42571, "Length": 44, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "PopOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "LdrOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "FltOpc", "=", "", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "isVarArg", ",", "true", ",", "&", "isArea3Register", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc"], "ground_truth": [",", "isVarArg", ",", "false", ",", "&", "isArea2Register", ")", ";"], "File": "ARMFrameInfo", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42572, "Length": 126, "Cover_Rate": 0.6596858638743456} {"Template_token": ["", "unsigned", "FltOpc", "=", "", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea1Register", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea2Register", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "true", ",", "&", "isArea3Register", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFrameInfo", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42573, "Length": 62, "Cover_Rate": 0.3563218390804598} {"Template_token": ["", "auto", "Info", "=", "std", "::", "find_if", "(", "Insts", ".", "begin", "(", ")", ",", "Insts", ".", "end", "(", ")", ",", "[", "&", "]", "(", "InstInfo", "&", "Info", ")", "{", "return", "Info", ".", "I", "==", "I", ";", "}", ")", ";", "assert", "(", "Info", "!=", "Insts", ".", "end", "(", ")", "&&", "", ")", ";", "Info", "->", "SPAdjust", "+=", "ExtraBytes"], "ground_truth": [";"], "File": "ARMFrameLowering (2)1", "Func": "addExtraBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42574, "Length": 57, "Cover_Rate": 0.8028169014084507} {"Template_token": ["", "void", "addInst", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SPAdjust", ",", "bool", "BeforeFPSet", "=", "false", ")", "{", "InstInfo", "Info", "=", "{", "I", ",", "SPAdjust", ","], "ground_truth": ["BeforeFPSet", "}", ";"], "File": "ARMFrameLowering (2)1", "Func": "addInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42575, "Length": 28, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "bool", "Carry", "=", "(", "Value", "&", "", ")", ";", "Value", "=", "(", "(", "Value", "&", "", ")", ">>", "", ")", "+", "Carry", ";", "if", "(", "Value", "&", "", ")", "Value", "=", "Value", "&"], "ground_truth": ["", ";"], "File": "ARMFrameLowering (2)1", "Func": "alignToARMConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42576, "Length": 35, "Cover_Rate": 0.3211009174311927} {"Template_token": ["", "if", "(", "!", "SpillAlignedNEONRegs", ")", "return", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "unsigned", "NumSpills", "=", "", ";", "for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "SavedRegs", ".", "test", "(", "", "+", "NumSpills", ")", ")", "break", ";", "if", "(", "NumSpills", "<", ""], "ground_truth": [")", "return", ";"], "File": "ARMFrameLowering (2)1", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42577, "Length": 132, "Cover_Rate": 0.7135135135135136} {"Template_token": ["", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SupReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "(", "NextReg", "-", "R4BaseReg", ")", ")", ")", ";", "std", "::", "prev", "(", "MI", ")", "->"], "ground_truth": ["addRegisterKilled", "(", "", ",", "TRI", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42578, "Length": 193, "Cover_Rate": 0.35940409683426444} {"Template_token": ["", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "CanUseBFC", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ")", ";", "}", "else", "if", "(", "AlignMask", "<=", "", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AlignMask", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "MustBeSingleInstruction", "&&", "", "", "", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ")", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ")", ")", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "ARMFrameLowering (2)1", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42579, "Length": 213, "Cover_Rate": 0.5788043478260869} {"Template_token": ["", "void", "emitDefCFAOffsets", "(", "MachineModuleInfo", "&", "MMI", ",", "MachineBasicBlock", "&", "MBB", ",", "DebugLoc", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "bool", "HasFP", ")", "{", "unsigned", "CFAOffset", "=", "", ";", "for", "(", "auto", "&", "Info", ":", "Insts", ")", "{", "if", "(", "HasFP", "&&", "!", "Info", ".", "BeforeFPSet", ")", "return", ";", "CFAOffset", "-=", "Info", "."], "ground_truth": ["SPAdjust", ";"], "File": "ARMFrameLowering (2)1", "Func": "emitDefCFAOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42580, "Length": 54, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")"], "ground_truth": [")", "{"], "File": "ARMFrameLowering (2)1", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42581, "Length": 215, "Cover_Rate": 0.315712187958884} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "Regs", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42582, "Length": 264, "Cover_Rate": 0.5581395348837209} {"Template_token": ["", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "("], "ground_truth": ["MIFlags", ")", ".", "addImm", "(", "-", "", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42583, "Length": 217, "Cover_Rate": 0.4587737843551797} {"Template_token": ["", "static", "unsigned", "GetFunctionSizeInBytes", "(", "const", "MachineFunction", "&", "MF", ",", "const", "BaseInstrInfo", "&", "TII", ")", "{", "unsigned", "FnSize", "=", "", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "FnSize", "+=", "TII", ".", "GetInstSizeInBytes", "("], "ground_truth": ["&", "MI", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "GetFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42584, "Length": 47, "Cover_Rate": 0.9038461538461539} {"Template_token": ["", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "FnSize", "+=", "TII", ".", "GetInstSizeInBytes", "(", "&", "MI", ")", ";", "}", "return"], "ground_truth": ["FnSize", ";"], "File": "ARMFrameLowering (2)1", "Func": "GetFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42585, "Length": 31, "Cover_Rate": 0.5961538461538461} {"Template_token": ["", "return", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "RegInfo"], "ground_truth": ["->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42586, "Length": 43, "Cover_Rate": 0.43434343434343436} {"Template_token": ["", "bool", "FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", "||", "STI", ".", "isTargetWatchOS", "(", ")", ")", "return", "true", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "("], "ground_truth": [")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42587, "Length": 98, "Cover_Rate": 0.98989898989899} {"Template_token": ["", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMFrameLowering (2)1", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42588, "Length": 64, "Cover_Rate": 0.423841059602649} {"Template_token": ["", "return", "TargetFrameLowering", "::", "noFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "("], "ground_truth": [")", ".", "useFastISel", "(", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "noFramePointerElim", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42589, "Length": 21, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "bool", "isFixed", "=", "MFI", "->", "isFixedObjectIndex", "(", "FI", ")", ";", "FrameReg", "=", "", ";", "Offset", "+=", "SPAdj", ";", "bool", "hasMovingSP", "=", "!", "hasReservedCallFrame", "(", "MF", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return"], "ground_truth": ["FPOffset", ";"], "File": "ARMFrameLowering (2)1", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42590, "Length": 140, "Cover_Rate": 0.34739454094292804} {"Template_token": ["", "static", "bool", "WindowsRequiresStackProbe", "(", "const", "MachineFunction", "&", "MF", ",", "size_t", "StackSizeInBytes", ")", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackProbeSize", "=", "(", "MFI", "->", "getStackProtectorIndex", "(", ")", ">", "", ")", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMFrameLowering (2)1", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42591, "Length": 52, "Cover_Rate": 0.611764705882353} {"Template_token": ["", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "("], "ground_truth": [")", ";"], "File": "ARMFrameLowering (2)", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42592, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")"], "ground_truth": ["->", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42593, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addFrameIndex", "(", "D8SpillFI", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+="], "ground_truth": ["", ";"], "File": "ARMFrameLowering (2)", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42594, "Length": 203, "Cover_Rate": 0.38666666666666666} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "!", "isThumb", ")", "AddDefaultCC", "(", "MIB", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", ""], "ground_truth": [",", "&", "", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42595, "Length": 357, "Cover_Rate": 0.4779116465863454} {"Template_token": ["", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ")", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!="], "ground_truth": ["e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42596, "Length": 300, "Cover_Rate": 0.3191489361702128} {"Template_token": ["", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "bool", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetMachO", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "="], "ground_truth": ["Reg", ";"], "File": "ARMFrameLowering (2)", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42597, "Length": 176, "Cover_Rate": 0.30662020905923343} {"Template_token": ["", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetMachO", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", ""], "ground_truth": [")", "{"], "File": "ARMFrameLowering (2)", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42598, "Length": 178, "Cover_Rate": 0.3723849372384937} {"Template_token": ["", "void", "FrameLowering", "::", "emitPushInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "StmOpc", ",", "unsigned", "StrOpc", ",", "bool", "NoGap", ",", "bool", "(", "*", "Func", ")", "(", "unsigned", ",", "bool", ")", ",", "unsigned", "NumAlignedDPRCS2Regs", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetMachO", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg"], "ground_truth": [")", ")", "isKill", "=", "false", ";"], "File": "ARMFrameLowering (2)", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42599, "Length": 232, "Cover_Rate": 0.48535564853556484} {"Template_token": ["", "static", "void", "emitRegPlusImmediate", "(", "bool", "is", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ",", "", "Pred", "=", "", ",", "unsigned", "PredReg", "=", "", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ","], "ground_truth": ["MIFlags", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "emitRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42600, "Length": 103, "Cover_Rate": 0.9537037037037037} {"Template_token": ["", "static", "void", "emitSPUpdate", "(", "bool", "is", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr"], "ground_truth": ["::", "NoFlags", ",", "", "Pred", "=", "", ",", "unsigned", "PredReg", "=", "", ")", "{"], "File": "ARMFrameLowering (2)", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42601, "Length": 46, "Cover_Rate": 0.575} {"Template_token": ["", "bool", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return"], "ground_truth": ["true", ";"], "File": "ARMFrameLowering (2)", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42602, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "E", ";", "++", "BB", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "I", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "}", "switch", "(", "I", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "{", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "("], "ground_truth": ["", "<<", "", ")", "-", "", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42603, "Length": 230, "Cover_Rate": 0.7371794871794872} {"Template_token": ["", "unsigned", "FrameReg", ";", "return", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg"], "ground_truth": [")", ";"], "File": "ARMFrameLowering (2)", "Func": "getFrameIndexOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42604, "Length": 13, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg"], "ground_truth": [",", "", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42605, "Length": 12, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "/", "", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "("], "ground_truth": [")", ";"], "File": "ARMFrameLowering (2)", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42606, "Length": 31, "Cover_Rate": 0.484375} {"Template_token": ["", "if", "(", "isPopOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMFrameLowering (2)", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42607, "Length": 59, "Cover_Rate": 0.39072847682119205} {"Template_token": ["", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset"], "ground_truth": [";"], "File": "ARMFrameLowering (2)", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42608, "Length": 185, "Cover_Rate": 0.45905707196029777} {"Template_token": ["", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister"], "ground_truth": ["(", "MF", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42609, "Length": 181, "Cover_Rate": 0.4491315136476427} {"Template_token": ["", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "isVarArg", ",", "true", ",", "&", "isArea3Register", ",", "NumAlignedDPRCS2Regs", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea2Register", ",", "", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea1Register", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFrameLowering (2)", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42610, "Length": 69, "Cover_Rate": 0.32242990654205606} {"Template_token": ["", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "int", "count", "=", "", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "count", "+=", "", ";", "return"], "ground_truth": ["count", ";"], "File": "ARMFrameLowering (2)", "Func": "sizeOfSPAdjustment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42611, "Length": 43, "Cover_Rate": 0.7678571428571429} {"Template_token": ["", "static", "MachineBasicBlock", "::", "iterator", "skipAlignedDPRCS2Spills", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "NumAlignedDPRCS2Regs", ")", "{", "++", "MI", ";", "++", "MI", ";", "++", "MI", ";", "assert", "(", "MI", "->", "mayStore", "(", ")", "&&", "", ")", ";", "switch", "(", "NumAlignedDPRCS2Regs", ")", "{", "case", "", ":", "++", "MI", ";", "assert", "(", "MI", "->", "mayStore", "(", ")", "&&", "", ")", ";", "default", ":", "++"], "ground_truth": ["MI", ";"], "File": "ARMFrameLowering (2)", "Func": "skipAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42612, "Length": 62, "Cover_Rate": 0.5961538461538461} {"Template_token": ["", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea2Register", ",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "true", ",", "&", "isArea3Register", ",", "NumAlignedDPRCS2Regs", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NumAlignedDPRCS2Regs", ")", "emitAlignedDPRCS2Spills", "(", "MBB", ",", "MI", ","], "ground_truth": ["NumAlignedDPRCS2Regs", ",", "CSI", ",", "TRI", ")", ";"], "File": "ARMFrameLowering (2)", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42613, "Length": 65, "Cover_Rate": 0.31100478468899523} {"Template_token": ["", "void", "addExtraBytes", "(", "const", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ExtraBytes", ")", "{", "auto", "Info", "=", "llvm", "::", "find_if", "(", "Insts", ",", "[", "&", "]", "(", "InstInfo", "&", "Info", ")", "{", "return", "Info"], "ground_truth": [".", "I", "==", "I", ";", "}", ")", ";"], "File": "ARMFrameLowering100", "Func": "addExtraBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42614, "Length": 41, "Cover_Rate": 0.6721311475409836} {"Template_token": ["", "bool", "FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "{", "CSI", ".", "emplace_back", "(", ""], "ground_truth": [")", ";"], "File": "ARMFrameLowering100", "Func": "assignCalleeSavedSpillSlots", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42615, "Length": 54, "Cover_Rate": 0.31952662721893493} {"Template_token": ["", "bool", "FrameLowering", "::", "canSimplifyCallFramePseudos", "(", "const", "MachineFunction", "&", "MF", ")"], "ground_truth": ["const", "{"], "File": "ARMFrameLowering100", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42616, "Length": 12, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo"], "ground_truth": ["(", ")", ".", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMFrameLowering100", "Func": "canSimplifyCallFramePseudos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42617, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">=", "Align", "(", "", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "unsigned", "NumSpills", "="], "ground_truth": ["", ";"], "File": "ARMFrameLowering100", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42618, "Length": 79, "Cover_Rate": 0.42021276595744683} {"Template_token": ["", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">=", "Align", "(", "", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "unsigned", "NumSpills", "=", "", ";", "for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "SavedRegs", ".", "test", "(", "", "+", "NumSpills", ")", ")", "break", ";", "if", "(", "NumSpills", "<", "", ")"], "ground_truth": ["return", ";"], "File": "ARMFrameLowering100", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42619, "Length": 128, "Cover_Rate": 0.6808510638297872} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "CanUseBFC", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState"], "ground_truth": ["::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMFrameLowering100", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42620, "Length": 154, "Cover_Rate": 0.3657957244655582} {"Template_token": ["", "void", "emitDefCFAOffsets", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "DebugLoc", "&", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "bool", "HasFP", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CFAOffset", "=", "", ";", "for", "(", "auto", "&", "Info", ":", "Insts", ")", "{", "if", "(", "HasFP", "&&", "!", "Info", ".", "BeforeFPSet", ")", "return", ";", "CFAOffset", "+=", "Info", ".", "SPAdjust", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "Info", ".", "I", ")", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex"], "ground_truth": [")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering100", "Func": "emitDefCFAOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42621, "Length": 117, "Cover_Rate": 0.9831932773109243} {"Template_token": ["", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc"], "ground_truth": ["==", "", ")", "{"], "File": "ARMFrameLowering100", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42622, "Length": 305, "Cover_Rate": 0.3895274584929757} {"Template_token": ["", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isCmseEntry", "&&", "!", "isTrap", "&&", "AFI", "->", "getArgumentStackToRestore", "(", ")", "==", "", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "MBB", ".", "succ_empty", "(", ")", "&&", "!", "hasPAC", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "("], "ground_truth": ["", ")", ";"], "File": "ARMFrameLowering100", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42623, "Length": 478, "Cover_Rate": 0.6104725415070242} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "DebugLoc", "DL", ";", "using", "RegAndKill", "=", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ";", "SmallVector", "<", "RegAndKill", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "const", "RegAndKill"], "ground_truth": ["&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{"], "File": "ARMFrameLowering100", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42624, "Length": 236, "Cover_Rate": 0.44696969696969696} {"Template_token": ["", "static", "void", "emitRegPlusImmediate", "(", "bool", "is", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ",", "", "Pred", "=", "", ",", "unsigned", "PredReg", "=", "", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes"], "ground_truth": [",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";"], "File": "ARMFrameLowering100", "Func": "emitRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42625, "Length": 105, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "bool", "FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "FunctionInfo", ">"], "ground_truth": ["(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "return", "false", ";"], "File": "ARMFrameLowering100", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42626, "Length": 36, "Cover_Rate": 0.6101694915254238} {"Template_token": ["", "}", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "for", "(", "auto", "&", "Table", ":", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables"], "ground_truth": ["(", ")", ")", "FnSize", "+=", "Table", ".", "MBBs", ".", "size", "(", ")", "*", "", ";"], "File": "ARMFrameLowering100", "Func": "EstimateFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42627, "Length": 37, "Cover_Rate": 0.3523809523809524} {"Template_token": ["", "bool", "IsTailCallReturn", "=", "false", ";", "if", "(", "MBB", ".", "end", "(", ")", "!=", "MBBI", ")", "{", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "IsTailCallReturn", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "}", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo"], "ground_truth": [">", "(", ")", ";"], "File": "ARMFrameLowering100", "Func": "getArgumentStackToRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42628, "Length": 49, "Cover_Rate": 0.4016393442622951} {"Template_token": ["", "static", "const", "SpillSlot", "FixedSpillOffsets", "[", "]", "=", "{", "{", "", ",", "-"], "ground_truth": ["", "}", "}", ";"], "File": "ARMFrameLowering100", "Func": "getCalleeSavedSpillSlots", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42629, "Length": 16, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "StackOffset", "FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "return", "StackOffset", "::", "getFixed", "(", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ","], "ground_truth": ["", ")", ")", ";"], "File": "ARMFrameLowering100", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42630, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "StackOffset", "FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI"], "ground_truth": [",", "Register", "&", "FrameReg", ")", "const", "{"], "File": "ARMFrameLowering100", "Func": "getFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42631, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "/", "", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMFrameLowering100", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42632, "Length": 19, "Cover_Rate": 0.31666666666666665} {"Template_token": ["", "bool", "FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "/", "", ")", "return", "false", ";", "return", "!", "MFI", ".", "hasVarSizedObjects"], "ground_truth": ["(", ")", ";"], "File": "ARMFrameLowering100", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42633, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "bool", "FrameLowering", "::", "keepFramePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "("], "ground_truth": [")", ".", "useFastISel", "(", ")", ";"], "File": "ARMFrameLowering100", "Func": "keepFramePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42634, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "useFastISel", "("], "ground_truth": [")", ";"], "File": "ARMFrameLowering100", "Func": "keepFramePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42635, "Length": 14, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister"], "ground_truth": ["(", "MF", ")", ";"], "File": "ARMFrameLowering100", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42636, "Length": 144, "Cover_Rate": 0.3436754176610978} {"Template_token": ["", "unsigned", "FltOpc", "=", "", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "isVarArg", ",", "true", ",", "&", "isArea3Register", ",", "NumAlignedDPRCS2Regs", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea2Register", ",", "", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea1Register"], "ground_truth": [",", "", ")", ";"], "File": "ARMFrameLowering100", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42637, "Length": 71, "Cover_Rate": 0.3380952380952381} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "}", "int", "count", "=", "", ";", "for", "(", "int", "i", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "count", "+=", "RegSize", ";", "return"], "ground_truth": ["count", ";"], "File": "ARMFrameLowering100", "Func": "sizeOfSPAdjustment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42638, "Length": 38, "Cover_Rate": 0.36893203883495146} {"Template_token": ["", "static", "MachineBasicBlock", "::", "iterator", "skipAlignedDPRCS2Spills", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "NumAlignedDPRCS2Regs", ")", "{", "++", "MI", ";", "++", "MI", ";", "++", "MI", ";", "assert", "(", "MI", "->", "mayStore", "("], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMFrameLowering100", "Func": "skipAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42639, "Length": 35, "Cover_Rate": 0.32407407407407407} {"Template_token": ["", "static", "bool", "WindowsRequiresStackProbe", "(", "const", "MachineFunction", "&", "MF", ",", "size_t", "StackSizeInBytes", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackProbeSize", "=", "(", "MFI", ".", "getStackProtectorIndex", "(", ")", ">", "", ")", "?", "", ":", "", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "", ",", "StackProbeSize", ")", ";", "return", "(", "StackSizeInBytes", ">=", "StackProbeSize", ")", "&&", "!", "F", ".", "hasFnAttribute", "("], "ground_truth": ["", ")", ";"], "File": "ARMFrameLowering100", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42640, "Length": 94, "Cover_Rate": 0.9894736842105263} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getMaxAlignment", "(", ")", ";", "emitAligningInstructions", "(", "MF", ",", "AFI", ",", "TII", ",", "MBB", ",", "MI", ",", "DL", ",", "", ",", "MaxAlign", ",", "true", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "isThumb", ")", "MIB", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ")"], "ground_truth": ["{"], "File": "ARMFrameLowering101", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42641, "Length": 405, "Cover_Rate": 0.5239327296248383} {"Template_token": ["", "}", "else", "if", "(", "AlignMask", "<=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AlignMask", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "MustBeSingleInstruction", "&&", "", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "CanUseBFC"], "ground_truth": [")", ";"], "File": "ARMFrameLowering101", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42642, "Length": 182, "Cover_Rate": 0.4364508393285372} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CFAOffset", "=", "", ";", "for", "(", "auto", "&", "Info", ":", "Insts", ")", "{", "if", "(", "HasFP", "&&", "!", "Info", ".", "BeforeFPSet", ")", "return", ";", "CFAOffset", "-=", "Info", ".", "SPAdjust", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset"], "ground_truth": [")", ")", ";"], "File": "ARMFrameLowering101", "Func": "emitDefCFAOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42643, "Length": 59, "Cover_Rate": 0.4957983193277311} {"Template_token": ["", "for", "(", "auto", "&", "Info", ":", "Insts", ")", "{", "if", "(", "HasFP", "&&", "!", "Info", ".", "BeforeFPSet", ")", "return", ";", "CFAOffset", "-=", "Info", ".", "SPAdjust", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction"], "ground_truth": ["::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";"], "File": "ARMFrameLowering101", "Func": "emitDefCFAOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42644, "Length": 43, "Cover_Rate": 0.36134453781512604} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI"], "ground_truth": ["->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";"], "File": "ARMFrameLowering101", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42645, "Length": 263, "Cover_Rate": 0.3693820224719101} {"Template_token": ["", "}", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "MI", "=", "MIB"], "ground_truth": [";"], "File": "ARMFrameLowering101", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42646, "Length": 368, "Cover_Rate": 0.49132176234979974} {"Template_token": ["", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "Regs", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "ARMFrameLowering101", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42647, "Length": 322, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "using", "RegAndKill", "=", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ";", "SmallVector", "<", "RegAndKill", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "("], "ground_truth": ["Reg", ",", "!", "isLiveIn", ")", ")", ";"], "File": "ARMFrameLowering101", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42648, "Length": 173, "Cover_Rate": 0.325187969924812} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "", ")", "-", "", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")", "-", "", ")", ";", "break", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "break", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "TII", ".", "getRegClass", "(", "MCID", ",", "i", ",", "TRI", ",", "MF", ")", ";", "if", "(", "RegClass", "&&", "!", "RegClass", "->", "contains", "(", "", ")", ")", "HasNonSPFrameIndex", "=", "true", ";", "switch", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "", "<<", "", ")"], "ground_truth": ["-", "", ")", ";"], "File": "ARMFrameLowering101", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42649, "Length": 271, "Cover_Rate": 0.5132575757575758} {"Template_token": ["", "if", "(", "AFI", ".", "isThumb1OnlyFunction", "(", ")", ")", "return", "-", "AFI", ".", "getArgRegsSaveSize", "(", ")", "-", "(", "", "*", "", ")", ";", "return", "-", "AFI", ".", "getArgRegsSaveSize", "(", ")", "-", "(", ""], "ground_truth": ["*", "", ")", ";"], "File": "ARMFrameLowering101", "Func": "getMaxFPOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42650, "Length": 36, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "bool", "FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMFrameLowering101", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42651, "Length": 56, "Cover_Rate": 0.7088607594936709} {"Template_token": ["", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "return", "true", ";", "return", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "("], "ground_truth": [")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMFrameLowering101", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42652, "Length": 40, "Cover_Rate": 0.5063291139240507} {"Template_token": ["", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "isCalleeSavedRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")"], "ground_truth": [",", "CSRegs", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";"], "File": "ARMFrameLowering101", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42653, "Length": 108, "Cover_Rate": 0.7152317880794702} {"Template_token": ["", "}", "if", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "isCalleeSavedRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMFrameLowering101", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42654, "Length": 64, "Cover_Rate": 0.423841059602649} {"Template_token": ["", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "RegInfo", "->"], "ground_truth": ["getBaseRegister", "(", ")", ";"], "File": "ARMFrameLowering101", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42655, "Length": 215, "Cover_Rate": 0.513126491646778} {"Template_token": ["", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ">", "", ";", "unsigned", "NumAlignedDPRCS2Regs", "=", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ";", "if", "(", "NumAlignedDPRCS2Regs", ")", "emitAlignedDPRCS2Restores", "(", "MBB", ",", "MI", ",", "NumAlignedDPRCS2Regs", ",", "CSI", ",", "TRI"], "ground_truth": [")", ";"], "File": "ARMFrameLowering101", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42656, "Length": 72, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ">", "", ";", "unsigned", "NumAlignedDPRCS2Regs", "=", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ";", "if", "(", "NumAlignedDPRCS2Regs", ")", "emitAlignedDPRCS2Restores", "(", "MBB", ",", "MI", ",", "NumAlignedDPRCS2Regs", ",", "CSI", ",", "TRI", ")", ";", "unsigned", "PopOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "LdrOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "FltOpc", "=", "", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "isVarArg", ",", "true", ",", "&", "isArea3Register", ",", "NumAlignedDPRCS2Regs", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea2Register", ",", "", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea1Register"], "ground_truth": [",", "", ")", ";"], "File": "ARMFrameLowering101", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42657, "Length": 169, "Cover_Rate": 0.7934272300469484} {"Template_token": ["", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")"], "ground_truth": [")", "{"], "File": "ARMFrameLowering102", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42658, "Length": 357, "Cover_Rate": 0.5014044943820225} {"Template_token": ["", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isLiveIn", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")"], "ground_truth": [";"], "File": "ARMFrameLowering102", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42659, "Length": 186, "Cover_Rate": 0.35361216730038025} {"Template_token": ["", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "FnSize", "+=", "TII", ".", "getInstSizeInBytes", "(", "MI", ")", ";", "}", "return"], "ground_truth": ["FnSize", ";"], "File": "ARMFrameLowering102", "Func": "GetFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42660, "Length": 21, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->"], "ground_truth": ["getFrameRegister", "(", "MF", ")", ";"], "File": "ARMFrameLowering102", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42661, "Length": 150, "Cover_Rate": 0.37220843672456577} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackProbeSize", "=", "(", "MFI", ".", "getStackProtectorIndex", "(", ")"], "ground_truth": [">", "", ")", "?", "", ":", "", ";"], "File": "ARMFrameLowering102", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42662, "Length": 28, "Cover_Rate": 0.32941176470588235} {"Template_token": ["", "unsigned", "StackProbeSize", "=", "(", "MFI", ".", "getStackProtectorIndex", "(", ")", ">", "", ")", "?", "", ":", "", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "", ")", ")", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger"], "ground_truth": ["(", "", ",", "StackProbeSize", ")", ";"], "File": "ARMFrameLowering102", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42663, "Length": 44, "Cover_Rate": 0.5176470588235295} {"Template_token": ["", "CSI", ".", "emplace_back", "(", "", ")", ";", "CSI", ".", "back", "(", ")", ".", "setRestored", "(", "false", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMFrameLowering103", "Func": "assignCalleeSavedSpillSlots", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42664, "Length": 22, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "break", ";", "}", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addFrameIndex", "(", "D8SpillFI", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">="], "ground_truth": ["", ")", "{"], "File": "ARMFrameLowering103", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42665, "Length": 258, "Cover_Rate": 0.45104895104895104} {"Template_token": ["", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "Align", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getMaxAlign", "(", ")", ";", "emitAligningInstructions", "(", "MF", ",", "AFI", ",", "TII", ",", "MBB", ",", "MI", ",", "DL", ",", "", ",", "MaxAlign", ",", "true", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "isThumb", ")", "MIB", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-="], "ground_truth": ["", ";"], "File": "ARMFrameLowering103", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42666, "Length": 415, "Cover_Rate": 0.535483870967742} {"Template_token": ["", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "else", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{", "assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMFrameLowering103", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42667, "Length": 334, "Cover_Rate": 0.4400527009222661} {"Template_token": ["", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isCmseEntry", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg"], "ground_truth": ["(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "File": "ARMFrameLowering103", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42668, "Length": 386, "Cover_Rate": 0.4923469387755102} {"Template_token": ["", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isCmseEntry", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "Regs", ".", "clear", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")"], "ground_truth": ["++", "MI", ";"], "File": "ARMFrameLowering103", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42669, "Length": 488, "Cover_Rate": 0.6224489795918368} {"Template_token": ["", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "Offset", "-=", "SPAdj", ";", "}", "return", "Offset"], "ground_truth": [";"], "File": "ARMFrameLowering103", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42670, "Length": 135, "Cover_Rate": 0.3221957040572792} {"Template_token": ["", "if", "(", "llvm", "::", "any_of", "(", "CSI", ",", "[", "]", "(", "const", "CalleeSavedInfo", "&", "C", ")", "{", "return", "C", ".", "getReg", "(", ")", "==", "", ";", "}", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DebugLoc", "(", ")", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ","], "ground_truth": ["&", "isArea1Register", ",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering103", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42671, "Length": 98, "Cover_Rate": 0.3391003460207612} {"Template_token": ["", "unsigned", "PushOneOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "FltOpc", "=", "", ";", "unsigned", "NumAlignedDPRCS2Regs", "=", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ";", "if", "(", "llvm", "::", "any_of", "(", "CSI", ",", "[", "]", "(", "const", "CalleeSavedInfo", "&", "C", ")", "{", "return", "C", ".", "getReg", "(", ")", "==", "", ";", "}", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DebugLoc", "(", ")", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea1Register", ",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea2Register"], "ground_truth": [",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering103", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42672, "Length": 149, "Cover_Rate": 0.5155709342560554} {"Template_token": ["", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "RegInfo", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumSpills", "=", "", ";", "for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "MRI", ".", "isPhysRegOrOverlapUsed", "(", ""], "ground_truth": ["+", "NumSpills", ")", ")", "break", ";"], "File": "ARMFrameLowering104", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42673, "Length": 133, "Cover_Rate": 0.6616915422885572} {"Template_token": ["", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SupReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", ""], "ground_truth": [")", ".", "addImm", "(", "", "*", "(", "NextReg", "-", "R4BaseReg", ")", ")", ")", ";"], "File": "ARMFrameLowering104", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42674, "Length": 182, "Cover_Rate": 0.3486590038314176} {"Template_token": ["", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "SupReg", ")", ".", "addReg", "("], "ground_truth": ["", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMFrameLowering104", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42675, "Length": 210, "Cover_Rate": 0.40229885057471265} {"Template_token": ["", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "(", "RetOpcode", "==", "", ")", "?", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg"], "ground_truth": ["(", "", ")", ";"], "File": "ARMFrameLowering104", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42676, "Length": 444, "Cover_Rate": 0.4605809128630705} {"Template_token": ["", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", "->", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "("], "ground_truth": ["", ")", ";"], "File": "ARMFrameLowering104", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42677, "Length": 209, "Cover_Rate": 0.36795774647887325} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "if", "(", "Reg", "==", "", ")", "D8SpillFI", "=", "FI", ";", "if", "(", "Reg", "<", "", "||", "Reg", ">=", "", "+", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ")", "{", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "if", "(", "DPRCSSize", ">", "", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ">", "", ")", "{", "MBBI", "=", "skipAlignedDPRCS2Spills", "(", "MBBI", ",", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ")", ";", "NumBytes", "+=", "MFI", "->", "getObjectOffset", "(", "D8SpillFI", ")", ";", "}", "else", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::"], "ground_truth": ["FrameSetup", ")", ";"], "File": "ARMFrameLowering104", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42678, "Length": 350, "Cover_Rate": 0.3051438535309503} {"Template_token": ["", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MFI", "->", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "Offset", "+=", "MFI", "->", "getObjectSize", "(", "i", ")", ";", "unsigned", "Align", "=", "MFI", "->", "getObjectAlignment", "(", "i", ")", ";", "Offset", "=", "(", "Offset", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "MaxAlign", "=", "std", "::", "max", "(", "Align", ",", "MaxAlign", ")", ";", "}", "if", "(", "MFI", "->", "adjustsStack", "(", ")", "&&", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "Offset", "+=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "StackAlign", ";", "if", "(", "MFI", "->", "adjustsStack", "(", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "&&", "MFI", "->", "getObjectIndexEnd", "(", ")", "!=", "", ")", ")", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "else", "StackAlign", "=", "TFI", "->", "getTransientStackAlignment", "(", ")", ";", "StackAlign", "=", "std", "::", "max", "(", "StackAlign", ",", "MaxAlign", ")", ";", "unsigned", "AlignMask", "=", "StackAlign", "-", "", ";", "Offset", "=", "(", "Offset", "+", "AlignMask", ")"], "ground_truth": ["&", "~", "uint64_t", "(", "AlignMask", ")", ";"], "File": "ARMFrameLowering104", "Func": "estimateStackSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42679, "Length": 186, "Cover_Rate": 0.6262626262626263} {"Template_token": ["", "bool", "isFixed", "=", "MFI", "->", "isFixedObjectIndex", "(", "FI", ")", ";", "FrameReg", "=", "", ";", "Offset", "+=", "SPAdj", ";", "if", "(", "AFI", "->", "isGPRCalleeSavedArea1Frame", "(", "FI", ")", ")", "return", "Offset", "-", "AFI", "->", "getGPRCalleeSavedArea1Offset", "(", ")", ";", "else", "if", "(", "AFI", "->", "isGPRCalleeSavedArea2Frame", "(", "FI", ")", ")", "return", "Offset", "-", "AFI", "->", "getGPRCalleeSavedArea2Offset", "(", ")", ";", "else", "if", "(", "AFI", "->", "isDPRCalleeSavedAreaFrame", "(", "FI", ")", ")", "return", "Offset", "-", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ";", "bool", "hasMovingSP", "=", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "!", "hasReservedCallFrame", "(", "MF", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", ""], "ground_truth": [")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";"], "File": "ARMFrameLowering104", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42680, "Length": 288, "Cover_Rate": 0.6193548387096774} {"Template_token": ["", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ")", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ")", "."], "ground_truth": ["addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";"], "File": "ARMFrameLowering10", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42681, "Length": 520, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "Regs", ".", "clear", "(", ")", ";", "++", "MI"], "ground_truth": [";"], "File": "ARMFrameLowering10", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42682, "Length": 308, "Cover_Rate": 0.5337954939341422} {"Template_token": ["", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "Regs", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMFrameLowering10", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42683, "Length": 229, "Cover_Rate": 0.4760914760914761} {"Template_token": ["", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">"], "ground_truth": ["", "||", "StrOpc", "==", "", ")", "{"], "File": "ARMFrameLowering10", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42684, "Length": 166, "Cover_Rate": 0.34511434511434513} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", "->", "getStackProtectorIndex", "(", ")", ">", ""], "ground_truth": [")", "return", "StackSizeInBytes", ">=", "", ";"], "File": "ARMFrameLowering10", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42685, "Length": 26, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "", ")"], "ground_truth": [";"], "File": "ARMFrameLowering11", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42686, "Length": 330, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PushOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "PushOneOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "FltOpc", "=", "", ";", "unsigned", "NumAlignedDPRCS2Regs", "=", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea1Register", ",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea2Register", ",", "", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "true", ",", "&", "isArea3Register", ","], "ground_truth": ["NumAlignedDPRCS2Regs", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering11", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42687, "Length": 147, "Cover_Rate": 0.7170731707317073} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", "Align", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "uint16_t", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")"], "ground_truth": [",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";"], "File": "ARMFrameLowering12", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42688, "Length": 423, "Cover_Rate": 0.46179039301310043} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "DNum", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", "-", "", ";", "if", "(", "DNum", ">=", "", ")", "continue", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "DNum", "%", "", "?", "", ":", "", ")", ";", "if", "(", "DNum", "==", "", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "MFI", ".", "getMaxAlignment", "(", ")", ")", ";", "}", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "emitAligningInstructions", "(", "MF", ",", "AFI", ",", "TII", ",", "MBB", ",", "MI", ",", "DL", ",", "", ",", "MaxAlign", ",", "true", ")", ";", "Opc", "=", "isThumb", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMFrameLowering13", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42689, "Length": 218, "Cover_Rate": 0.3002754820936639} {"Template_token": ["", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "setNumAlignedDPRCS2Regs", "(", "", ")", ";", "if", "(", "!", "SpillAlignedNEONRegs", ")", "return", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "("], "ground_truth": [")", ".", "getRegisterInfo", "(", ")", ")", ";"], "File": "ARMFrameLowering14", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42690, "Length": 107, "Cover_Rate": 0.5219512195121951} {"Template_token": ["", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "RegInfo", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumSpills", "=", "", ";", "for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", ""], "ground_truth": ["+", "NumSpills", ")", ")", "break", ";"], "File": "ARMFrameLowering14", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42691, "Length": 94, "Cover_Rate": 0.4585365853658537} {"Template_token": ["", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", "->", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", ""], "ground_truth": [",", "", ",", "", ")", ")", ";"], "File": "ARMFrameLowering14", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42692, "Length": 262, "Cover_Rate": 0.4712230215827338} {"Template_token": ["", "case", "", ":", "LRSpilled", "=", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "CS1Spilled", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "}", "else", "{", "if", "(", "!", "STI", ".", "isTargetIOS", "(", ")", ")", "{", "UnspilledCS1GPRs", ".", "push_back", "(", "Reg", ")", ";", "continue", ";", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "UnspilledCS1GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "default", ":", "UnspilledCS2GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "}", "}", "}", "bool", "ForceLRSpill", "=", "false", ";", "if", "(", "!", "LRSpilled", "&&", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "FnSize", "=", "GetFunctionSizeInBytes", "(", "MF", ",", "TII", ")", ";", "if", "(", "FnSize", ">=", "(", "", "<<", "", ")", ")", "{", "CanEliminateFrame", "=", "false", ";", "ForceLRSpill", "=", "true", ";", "}", "}", "bool", "BigStack", "=", "(", "RS", "&&", "(", "estimateStackSize", "(", "MF", ")", "+", "(", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "?", "", ":", "", ")", ">=", "estimateRSStackSizeLimit", "(", "MF", ",", "this", ")", ")", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "canSimplifyCallFramePseudos", "(", "MF", ")", ")", ";", "bool", "ExtraCSSpill", "=", "false", ";", "if", "(", "BigStack", "||", "!", "CanEliminateFrame", "||", "RegInfo", "->", "cannotEliminateFrame", "(", "MF", ")", ")", "{", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "!", "LRSpilled", "&&", "CS1Spilled", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "", ")", ";", "NumGPRSpills", "++", ";", "UnspilledCS1GPRs", ".", "erase", "(", "std", "::", "find", "(", "UnspilledCS1GPRs", ".", "begin", "(", ")", ",", "UnspilledCS1GPRs", ".", "end", "(", ")", ",", "(", "unsigned", ")", "", ")", ")", ";", "ForceLRSpill", "=", "false", ";", "ExtraCSSpill", "=", "true", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "FramePtr", ")", ";", "NumGPRSpills", "++", ";", "}", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "TargetAlign", "==", "", "&&", "(", "NumGPRSpills", "&", "", ")", ")", "{", "if", "(", "CS1Spilled", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UnspilledCS1GPRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", "[", "i", "]", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "isLowRegister", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "break", ";", "}", "}", "}", "else", "if", "(", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "front", "(", ")", ";", "MRI", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "("], "ground_truth": ["Reg", ")", ")", "ExtraCSSpill", "=", "true", ";"], "File": "ARMFrameLowering14", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42693, "Length": 460, "Cover_Rate": 0.40636042402826855} {"Template_token": ["", "bool", "isProfitableForNoCSROpt", "(", "const", "Function", "&", "F", ")", "const", "override", "{", "return", "false"], "ground_truth": [";"], "File": "ARMFrameLowering15", "Func": "isProfitableForNoCSROpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42694, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "isTrap", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", ""], "ground_truth": [")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMFrameLowering16", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42695, "Length": 350, "Cover_Rate": 0.461133069828722} {"Template_token": ["", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")"], "ground_truth": [".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMFrameLowering16", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42696, "Length": 195, "Cover_Rate": 0.35977859778597787} {"Template_token": ["", "if", "(", "F", ".", "hasFnAttribute", "(", "", ")", ")", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "", ",", "StackProbeSize", ")", ";", "return", "StackSizeInBytes", ">=", "StackProbeSize"], "ground_truth": [";"], "File": "ARMFrameLowering16", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42697, "Length": 32, "Cover_Rate": 0.3764705882352941} {"Template_token": ["", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">="], "ground_truth": ["", ")", "{"], "File": "ARMFrameLowering1", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42698, "Length": 160, "Cover_Rate": 0.3047619047619048} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetIOS", "(", ")", "?", "", ":", "", ")", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")"], "ground_truth": [",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "ARMFrameLowering1", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42699, "Length": 474, "Cover_Rate": 0.5278396436525612} {"Template_token": ["", "static", "void", "emitSPUpdate", "(", "bool", "is", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "const", "BaseInstrInfo", "&", "TII", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ",", "", "Pred", "=", "", ",", "unsigned", "PredReg", "=", "", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "Pred", ",", "PredReg", ","], "ground_truth": ["TII", ",", "MIFlags", ")", ";"], "File": "ARMFrameLowering1", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42700, "Length": 97, "Cover_Rate": 0.8818181818181818} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "unsigned", "NumAlignedDPRCS2Regs", "=", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ";", "if", "(", "NumAlignedDPRCS2Regs", ")", "emitAlignedDPRCS2Restores", "(", "MBB", ",", "MI", ",", "NumAlignedDPRCS2Regs", ",", "CSI", ",", "TRI", ")", ";", "unsigned", "PopOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMFrameLowering1", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42701, "Length": 74, "Cover_Rate": 0.34579439252336447} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", ";", "bool", "isTailCall", "=", "false", ";", "bool", "isInterrupt", "=", "false", ";", "bool", "isTrap", "=", "false", ";", "if", "(", "MBB", ".", "end", "(", ")", "!=", "MI", ")", "{", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "isTrap", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isTrap", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc"], "ground_truth": ["==", "", ")", "{"], "File": "ARMFrameLowering20", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42702, "Length": 366, "Cover_Rate": 0.48221343873517786} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "Regs", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMFrameLowering20", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42703, "Length": 165, "Cover_Rate": 0.3044280442804428} {"Template_token": ["", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "Offset", ">=", "", "&&", "(", "Offset", "&", "", ")", "==", "", "&&", "Offset", "<=", "", ")", "return", "Offset", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset"], "ground_truth": [":", "FPOffset", ")", ")", "{"], "File": "ARMFrameLowering20", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42704, "Length": 164, "Cover_Rate": 0.40097799511002447} {"Template_token": ["", "if", "(", "MBB", ".", "end", "(", ")", "!=", "MI", ")", "{", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "isTrap", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "isCmseEntry", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isCmseEntry", "&&", "!", "isTrap", "&&", "AFI", "->", "getArgumentStackToRestore", "(", ")", "==", "", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "MBB", ".", "succ_empty", "(", ")", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMFrameLowering21", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42705, "Length": 439, "Cover_Rate": 0.569390402075227} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "(", "RetOpcode", "==", "", ")", "?", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ","], "ground_truth": ["JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42706, "Length": 462, "Cover_Rate": 0.4935897435897436} {"Template_token": ["", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "(", "RetOpcode", "==", "", ")", "?", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget"], "ground_truth": [".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42707, "Length": 497, "Cover_Rate": 0.530982905982906} {"Template_token": ["", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", ""], "ground_truth": [",", "", ")", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42708, "Length": 314, "Cover_Rate": 0.5924528301886792} {"Template_token": ["", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "if", "(", "DPRCSSize", ">", "", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "HasFP", "&&", "is", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size"], "ground_truth": ["(", "GPRCS2Size", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42709, "Length": 356, "Cover_Rate": 0.336802270577105} {"Template_token": ["", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "VARegSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "if", "(", "DPRCSSize", ">", "", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII"], "ground_truth": [",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42710, "Length": 466, "Cover_Rate": 0.44087038789025546} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", "."], "ground_truth": ["addLiveIn", "(", "Reg", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42711, "Length": 167, "Cover_Rate": 0.33601609657947684} {"Template_token": ["", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMFrameLowering25", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42712, "Length": 103, "Cover_Rate": 0.5659340659340659} {"Template_token": ["", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return"], "ground_truth": ["FPOffset", ";"], "File": "ARMFrameLowering25", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42713, "Length": 244, "Cover_Rate": 0.5422222222222223} {"Template_token": ["", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "else", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "", "&&", "FPOffset", "<", "", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister"], "ground_truth": ["(", "MF", ")", ";"], "File": "ARMFrameLowering25", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42714, "Length": 210, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "", ",", "isVarArg", ",", "true", ",", "&", "isArea3Register", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ",", "false", ",", "&", "isArea2Register", ")", ";", "emitPopInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PopOpc", ",", "LdrOpc", ",", "isVarArg", ","], "ground_truth": ["false", ",", "&", "isArea1Register", ")", ";"], "File": "ARMFrameLowering25", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42715, "Length": 60, "Cover_Rate": 0.32967032967032966} {"Template_token": ["", "static", "void", "checkNumAlignedDPRCS2Regs", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "setNumAlignedDPRCS2Regs", "(", "", ")", ";", "if", "(", "!", "SpillAlignedNEONRegs", ")", "return", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo"], "ground_truth": ["(", ")", ";"], "File": "ARMFrameLowering26", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42716, "Length": 128, "Cover_Rate": 0.6564102564102564} {"Template_token": ["", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumSpills", "=", "", ";", "for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "", "+", "NumSpills", ")", ")", "break", ";", "if", "(", "NumSpills", "<", "", ")", "return", ";", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->"], "ground_truth": ["setNumAlignedDPRCS2Regs", "(", "NumSpills", ")", ";"], "File": "ARMFrameLowering26", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42717, "Length": 132, "Cover_Rate": 0.676923076923077} {"Template_token": ["", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Opc", "=", "Old"], "ground_truth": ["->", "getOpcode", "(", ")", ";"], "File": "ARMFrameLowering26", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42718, "Length": 95, "Cover_Rate": 0.30254777070063693} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "bool", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", ""], "ground_truth": ["||", "LdrOpc", "==", "", ")", "{"], "File": "ARMFrameLowering26", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42719, "Length": 396, "Cover_Rate": 0.6863084922010398} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ")", "return", ";", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ")", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";", "MBB", ".", "erase"], "ground_truth": ["(", "MBBI", ")", ";"], "File": "ARMFrameLowering26", "Func": "fixTCReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42720, "Length": 286, "Cover_Rate": 0.7814207650273224} {"Template_token": ["", "}", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "UnspilledCS1GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "default", ":", "UnspilledCS2GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "}", "}", "}", "bool", "ForceLRSpill", "=", "false", ";", "if", "(", "!", "LRSpilled", "&&", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "FnSize", "=", "GetFunctionSizeInBytes", "(", "MF", ",", "TII", ")", ";", "if", "(", "FnSize", ">=", "(", "", "<<", "", ")", ")", "{", "CanEliminateFrame", "=", "false", ";", "ForceLRSpill", "=", "true", ";", "}", "}", "bool", "BigStack", "=", "(", "RS", "&&", "(", "MFI", "->", "estimateStackSize", "(", "MF", ")", "+", "(", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "?", "", ":", "", ")", ">=", "estimateRSStackSizeLimit", "(", "MF", ",", "this", ")", ")", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "canSimplifyCallFramePseudos", "(", "MF", ")", ")", ";", "bool", "ExtraCSSpill", "=", "false", ";", "if", "(", "BigStack", "||", "!", "CanEliminateFrame", "||", "RegInfo", "->", "cannotEliminateFrame", "(", "MF", ")", ")", "{", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "!", "LRSpilled", "&&", "CS1Spilled", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "", ")", ";", "NumGPRSpills", "++", ";", "SmallVectorImpl", "<", "unsigned", ">", "::", "iterator", "LRPos", ";", "LRPos", "=", "std", "::", "find", "(", "UnspilledCS1GPRs", ".", "begin", "(", ")", ",", "UnspilledCS1GPRs", ".", "end", "(", ")", ",", "(", "unsigned", ")", "", ")", ";", "if", "(", "LRPos", "!=", "UnspilledCS1GPRs", ".", "end", "(", ")", ")", "UnspilledCS1GPRs", ".", "erase", "(", "LRPos", ")", ";", "ForceLRSpill", "=", "false", ";", "ExtraCSSpill", "=", "true", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "FramePtr", ")", ";", "auto", "FPPos", "=", "std", "::", "find", "(", "UnspilledCS1GPRs", ".", "begin", "(", ")", ",", "UnspilledCS1GPRs", ".", "end", "(", ")", ",", "FramePtr", ")", ";", "if", "(", "FPPos", "!=", "UnspilledCS1GPRs", ".", "end", "(", ")", ")", "UnspilledCS1GPRs", ".", "erase", "(", "FPPos", ")", ";", "NumGPRSpills", "++", ";", "}", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "TargetAlign", ">=", "", "&&", "(", "NumGPRSpills", "&", "", ")", ")", "{", "if", "(", "CS1Spilled", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UnspilledCS1GPRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", "[", "i", "]", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "isLowRegister", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "break", ";", "}", "}", "}", "else", "if", "(", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "front", "(", ")", ";", "MRI", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "}", "if", "(", "BigStack", "&&", "!"], "ground_truth": ["ExtraCSSpill", ")", "{"], "File": "ARMFrameLowering26", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42721, "Length": 493, "Cover_Rate": 0.3979015334947538} {"Template_token": ["", "void", "FrameLowering", "::", "emitPopInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "LdmOpc", ",", "unsigned", "LdrOpc", ",", "bool", "isVarArg", ",", "bool", "NoGap", ",", "bool", "(", "*", "Func", ")", "(", "unsigned", ",", "bool", ")", ",", "unsigned", "NumAlignedDPRCS2Regs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "bool", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetMachO", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg"], "ground_truth": [";"], "File": "ARMFrameLowering27", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42722, "Length": 286, "Cover_Rate": 0.49566724436741766} {"Template_token": ["", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "Regs", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "ARMFrameLowering27", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42723, "Length": 257, "Cover_Rate": 0.5343035343035343} {"Template_token": ["", "UnspilledCS1GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "default", ":", "UnspilledCS2GPRs", ".", "push_back", "(", "Reg", ")", ";", "break", ";", "}", "}", "}", "bool", "ForceLRSpill", "=", "false", ";", "if", "(", "!", "LRSpilled", "&&", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "FnSize", "=", "GetFunctionSizeInBytes", "(", "MF", ",", "TII", ")", ";", "if", "(", "FnSize", ">=", "(", "", "<<", "", ")", ")", "{", "CanEliminateFrame", "=", "false", ";", "ForceLRSpill", "=", "true", ";", "}", "}", "bool", "BigStack", "=", "(", "RS", "&&", "(", "estimateStackSize", "(", "MF", ")", "+", "(", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "?", "", ":", "", ")", ">=", "estimateRSStackSizeLimit", "(", "MF", ",", "this", ")", ")", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "canSimplifyCallFramePseudos", "(", "MF", ")", ")", ";", "bool", "ExtraCSSpill", "=", "false", ";", "if", "(", "BigStack", "||", "!", "CanEliminateFrame", "||", "RegInfo", "->", "cannotEliminateFrame", "(", "MF", ")", ")", "{", "AFI", "->", "setHasStackFrame", "(", "true", ")", ";", "if", "(", "!", "LRSpilled", "&&", "CS1Spilled", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "", ")", ";", "NumGPRSpills", "++", ";", "UnspilledCS1GPRs", ".", "erase", "(", "std", "::", "find", "(", "UnspilledCS1GPRs", ".", "begin", "(", ")", ",", "UnspilledCS1GPRs", ".", "end", "(", ")", ",", "(", "unsigned", ")", "", ")", ")", ";", "ForceLRSpill", "=", "false", ";", "ExtraCSSpill", "=", "true", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "FramePtr", ")", ";", "NumGPRSpills", "++", ";", "}", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "TargetAlign", "==", "", "&&", "(", "NumGPRSpills", "&", "", ")", ")", "{", "if", "(", "CS1Spilled", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UnspilledCS1GPRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", "[", "i", "]", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "isLowRegister", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "if", "(", "!", "RegInfo", "->", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "break", ";", "}", "}", "}", "else", "if", "(", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "front", "(", ")", ";", "MF", ".", "getRegInfo", "(", ")", "."], "ground_truth": ["setPhysRegUsed", "(", "Reg", ")", ";"], "File": "ARMFrameLowering28", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42724, "Length": 391, "Cover_Rate": 0.33191850594227507} {"Template_token": ["", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "fixTCReturn", "(", "MF", ",", "MBB", ")", ";", "if", "(", "ArgRegsSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl"], "ground_truth": [",", "TII", ",", "ArgRegsSaveSize", ")", ";"], "File": "ARMFrameLowering2", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42725, "Length": 367, "Cover_Rate": 0.552710843373494} {"Template_token": ["", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI"], "ground_truth": [")", ";"], "File": "ARMFrameLowering2", "Func": "fixTCReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42726, "Length": 137, "Cover_Rate": 0.37534246575342467} {"Template_token": ["", "assert", "(", "Info", "!=", "Insts", ".", "end", "(", ")", "&&", "", ")", ";", "Info", "->", "SPAdjust", "+="], "ground_truth": ["ExtraBytes", ";"], "File": "ARMFrameLowering32", "Func": "addExtraBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42727, "Length": 19, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "auto", "Info", "=", "find_if", "(", "Insts", ",", "[", "&", "]", "(", "InstInfo", "&", "Info", ")", "{"], "ground_truth": ["return", "Info", ".", "I", "==", "I", ";", "}", ")", ";"], "File": "ARMFrameLowering32", "Func": "addExtraBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42728, "Length": 26, "Cover_Rate": 0.4406779661016949} {"Template_token": ["", "const", "bool", "CanUseBFC", "=", "AST", ".", "hasV6T2Ops", "(", ")", "||", "AST", ".", "hasV7Ops", "(", ")", ";", "const", "unsigned", "AlignMask", "=", "Alignment", "-", "", ";", "const", "unsigned", "NrBitsToZero", "=", "countTrailingZeros", "(", "Alignment", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "CanUseBFC", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ")", ";", "}", "else", "if", "(", "AlignMask", "<=", "", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AlignMask", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "MustBeSingleInstruction", "&&", "", "", "", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm"], "ground_truth": ["(", "", "(", "", ",", "NrBitsToZero", ")", ")", ")", ")", ";"], "File": "ARMFrameLowering32", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42729, "Length": 199, "Cover_Rate": 0.5378378378378378} {"Template_token": ["", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isLiveIn", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "("], "ground_truth": ["Regs", "[", "i", "]", ".", "second", ")", ")", ";"], "File": "ARMFrameLowering32", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42730, "Length": 295, "Cover_Rate": 0.5705996131528046} {"Template_token": ["", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">=", "Align", "(", "", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "unsigned", "NumSpills", "=", "", ";", "for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "SavedRegs", ".", "test", "(", "", "+", "NumSpills", ")"], "ground_truth": [")", "break", ";"], "File": "ARMFrameLowering36", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42731, "Length": 115, "Cover_Rate": 0.6284153005464481} {"Template_token": ["", "if", "(", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">=", "Align", "(", "", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "unsigned", "NumSpills", "=", "", ";", "for", "(", ";", "NumSpills", "<", "", ";", "++", "NumSpills", ")", "if", "(", "!", "SavedRegs", ".", "test", "(", "", "+", "NumSpills"], "ground_truth": [")", ")", "break", ";"], "File": "ARMFrameLowering36", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42732, "Length": 98, "Cover_Rate": 0.5355191256830601} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "AlignMask", "<=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "AlignMask", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "MustBeSingleInstruction", "&&", "", "", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm"], "ground_truth": ["(", "", "(", "", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "File": "ARMFrameLowering36", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42733, "Length": 214, "Cover_Rate": 0.5144230769230769} {"Template_token": ["", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")"], "ground_truth": ["MBBI", "++", ";"], "File": "ARMFrameLowering39", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42734, "Length": 285, "Cover_Rate": 0.41605839416058393} {"Template_token": ["", "return", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", ".", "hasCalls", "(", ")", ")", "||", "RegInfo", "->", "needsStackRealignment", "("], "ground_truth": ["MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMFrameLowering39", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42735, "Length": 43, "Cover_Rate": 0.43434343434343436} {"Template_token": ["", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "{", "CSI", ".", "emplace_back", "(", "", ")", ";", "CSI", ".", "back", "(", ")", ".", "setRestored", "(", "false", ")", ";", "}", "const", "auto", "&", "AFI", "=", "*", "MF", ".", "getInfo", "<", "FunctionInfo", ">"], "ground_truth": ["(", ")", ";"], "File": "ARMFrameLowering3", "Func": "assignCalleeSavedSpillSlots", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42736, "Length": 56, "Cover_Rate": 0.33136094674556216} {"Template_token": ["", "Register", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "!", "isCmseEntry", "&&", "!", "isTrap", "&&", "AFI", "->", "getArgumentStackToRestore", "(", ")", "==", "", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "MBB", ".", "succ_empty", "(", ")", "&&", "!", "hasPAC", ")", "{", "Reg", "=", "", ";", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "Info", ".", "setRestored", "(", "false", ")", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "unsigned", "LHS", ",", "unsigned", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "("], "ground_truth": ["", ")", ";"], "File": "ARMFrameLowering3", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42737, "Length": 430, "Cover_Rate": 0.5491698595146871} {"Template_token": ["", "DebugLoc", "DL", ";", "using", "RegAndKill", "=", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ";", "SmallVector", "<", "RegAndKill", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "Register", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "llvm", "::", "sort", "(", "Regs", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}"], "ground_truth": [")", ";"], "File": "ARMFrameLowering3", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42738, "Length": 230, "Cover_Rate": 0.4356060606060606} {"Template_token": ["", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction"], "ground_truth": ["(", ")", ")", "return", "false", ";"], "File": "ARMFrameLowering3", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42739, "Length": 24, "Cover_Rate": 0.4067796610169492} {"Template_token": ["", "bool", "FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "shouldSignReturnAddress", "(", "true", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMFrameLowering3", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42740, "Length": 58, "Cover_Rate": 0.9830508474576272} {"Template_token": ["", "static", "void", "checkNumAlignedDPRCS2Regs", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "setNumAlignedDPRCS2Regs", "(", "", ")", ";", "if", "(", "!", "SpillAlignedNEONRegs", ")", "return", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasNakedAttr", "(", ")", ")", "return", ";", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "RegInfo", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumSpills"], "ground_truth": ["=", "", ";"], "File": "ARMFrameLowering43", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42741, "Length": 140, "Cover_Rate": 0.693069306930693} {"Template_token": ["", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasNEON", "(", ")", ")", "return", ";", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "", ")", "return", ";", "if", "(", "!", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo"], "ground_truth": ["(", ")", ";"], "File": "ARMFrameLowering45", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42742, "Length": 106, "Cover_Rate": 0.5221674876847291} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{", "assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "", "&&", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI"], "ground_truth": ["++", ";"], "File": "ARMFrameLowering45", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42743, "Length": 215, "Cover_Rate": 0.3036723163841808} {"Template_token": ["", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{", "assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "", "&&", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "("], "ground_truth": [")", ")", "MBBI", "++", ";"], "File": "ARMFrameLowering45", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42744, "Length": 386, "Cover_Rate": 0.5451977401129944} {"Template_token": ["", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")"], "ground_truth": [";"], "File": "ARMFrameLowering47", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42745, "Length": 272, "Cover_Rate": 0.48312611012433393} {"Template_token": ["", "SmallSet", "<", "MachineBasicBlock", "*", ",", "", ">", "RestoreBlocks", ";", "if", "(", "MFI", ".", "getSavePoint", "(", ")", ")", "{", "SaveBlocks", ".", "insert", "(", "MFI", ".", "getSavePoint", "(", ")", ")", ";", "RestoreBlocks", ".", "insert", "(", "MFI", ".", "getRestorePoint", "(", ")", ")", ";", "}", "else", "{", "SaveBlocks", ".", "insert", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "if", "(", "MBB", ".", "isReturnBlock", "(", ")", ")", "RestoreBlocks", ".", "insert", "(", "&", "MBB", ")", ";", "}", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "WorkList", ";", "SmallSet", "<", "MachineBasicBlock", "*", ",", "", ">", "VisitedBlocks", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", ".", "front", "(", ")", ".", "getName", "(", ")", "<<", "", ")", ";", "WorkList", ".", "push_back", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "isReturnBlock", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", ".", "getName", "(", ")", "<<", "", ")", ";", "WorkList", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "}", "auto", "CheckOutsideInst", "=", "[", "&", "UnsaveableRegs", ",", "TRI", "]", "(", "MachineInstr", "&", "MI", ")", "{", "for", "(", "Register", "Reg", ":", "{", "", ",", "", ",", "", ",", "", "}", ")", "{", "if", "(", "MI", ".", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "{", "UnsaveableRegs", ".", "set", "(", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", "->", "getName", "(", "Reg", ")", "<<", "", "<<", "MI", "<<", "", ")", ";", "}", "}", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "WorkList", ".", "pop_back_val", "(", ")", ";", "if", "(", "VisitedBlocks", ".", "count", "(", "MBB", ")", ")", "continue", ";", "VisitedBlocks", ".", "insert", "(", "MBB", ")", ";", "bool", "IsSave", "=", "SaveBlocks", ".", "count", "(", "MBB", ")", ";", "bool", "IsRestore", "=", "RestoreBlocks", ".", "count", "(", "MBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", "<<", "IsSave", "<<", "", "<<", "IsRestore", "<<", "", ")", ";", "if", "(", "IsRestore", ")", "{", "LivePhysRegs", "LPR", "(", "*", "TRI", ")", ";", "LPR", ".", "addLiveOuts", "(", "*", "MBB", ")", ";", "for", "(", "auto", "&", "Term", ":", "reverse", "(", "MBB", "->", "terminators", "(", ")", ")", ")", "{", "LPR", ".", "stepBackward", "(", "Term", ")", ";", "CheckOutsideInst", "(", "Term"], "ground_truth": [")", ";"], "File": "ARMFrameLowering51", "Func": "findRegDefsOutsideSaveRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42746, "Length": 383, "Cover_Rate": 0.6547008547008547} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "int", "D8SpillFI", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", "==", "", ")", "{", "D8SpillFI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "break", ";", "}", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addFrameIndex", "(", "D8SpillFI", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-="], "ground_truth": ["", ";"], "File": "ARMFrameLowering58", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42747, "Length": 306, "Cover_Rate": 0.576271186440678} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", ""], "ground_truth": [";"], "File": "ARMFrameLowering58", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42748, "Length": 202, "Cover_Rate": 0.3804143126177024} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "!", "isThumb", ")", "AddDefaultCC", "(", "MIB", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ")", "{", "MBB", ".", "addLiveIn", "(", "NextReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "(", "NextReg", "-", "R4BaseReg", ")", "*", "", ")", ")", ";", "}", "llvm", "::", "prior", "(", "MI", ")", "->", "addRegisterKilled", "(", "", ","], "ground_truth": ["TRI", ")", ";"], "File": "ARMFrameLowering58", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42749, "Length": 480, "Cover_Rate": 0.6374501992031872} {"Template_token": ["", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "!", "isThumb", ")", "AddDefaultCC", "(", "MIB", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+="], "ground_truth": ["", ";"], "File": "ARMFrameLowering58", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42750, "Length": 408, "Cover_Rate": 0.5418326693227091} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMFrameLowering58", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42751, "Length": 154, "Cover_Rate": 0.8020833333333334} {"Template_token": ["", "else", "if", "(", "AFI", "->", "isDPRCalleeSavedAreaFrame", "(", "FI", ")", ")", "return", "Offset", "-", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "isFixed", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "Offset", "=", "FPOffset", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "", ")", ";", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset"], "ground_truth": [";"], "File": "ARMFrameLowering58", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42752, "Length": 140, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "unsigned", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "int", "PIdx", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";", "", "Pred", "=", "(", "PIdx", "==", "-", "", ")", "?", "", ":", "(", "", ")", "I", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "TII", ".", "getFramePred", "(", "*", "I", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "if", "(", "IsDestroy", "&&", "CalleePopAmount", "!=", "", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "*", "I", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "Amount", "=", "alignSPAdjust", "(", "Amount", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "}", "}", "else", "if", "(", "CalleePopAmount", "!=", "", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "CalleePopAmount", ",", "MachineInstr", "::", "NoFlags", ","], "ground_truth": ["Pred", ",", "PredReg", ")", ";"], "File": "ARMFrameLowering5", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42753, "Length": 262, "Cover_Rate": 0.7380281690140845} {"Template_token": ["", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "else", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{", "assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "", "&&", "", ")", ";", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")"], "ground_truth": ["MBBI", "++", ";"], "File": "ARMFrameLowering5", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42754, "Length": 369, "Cover_Rate": 0.46946564885496184} {"Template_token": ["", "void", "FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert", "(", "MBBI", "->", "isReturn", "(", ")", "&&", "", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", "Align", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "uint16_t", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned"], "ground_truth": [")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMFrameLowering64", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42755, "Length": 491, "Cover_Rate": 0.5348583877995643} {"Template_token": ["", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "=="], "ground_truth": ["", ")", "{"], "File": "ARMFrameLowering64", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42756, "Length": 220, "Cover_Rate": 0.3832752613240418} {"Template_token": ["", "if", "(", "ArgRegsSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "ArgRegsSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "GPRCS2Size", "+=", "", ";", "else", "GPRCS1Size", "+=", "", ";", "break", ";", "default", ":", "if", "(", "Reg", "==", "", ")", "D8SpillFI", "=", "FI", ";", "if", "(", "Reg", "<", "", "||", "Reg", ">=", "", "+", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ")", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "if", "(", "HasFP", ")", "{", "int", "FramePtrOffset", "=", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "GPRCS1Size", ";", "emitRegPlusImmediate", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "FramePtr", ",", "", ",", "FramePtrOffset", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "if", "(", "DPRCSSize", ">", "", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ">", "", ")", "{", "MBBI", "=", "skipAlignedDPRCS2Spills", "(", "MBBI", ",", "AFI"], "ground_truth": ["->", "getNumAlignedDPRCS2Regs", "(", ")", ")", ";"], "File": "ARMFrameLowering64", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42757, "Length": 422, "Cover_Rate": 0.3663194444444444} {"Template_token": ["", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "TargetAlign", "==", "", "&&", "(", "NumGPRSpills", "&", "", ")", ")", "{", "if", "(", "CS1Spilled", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "UnspilledCS1GPRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", "[", "i", "]", ";", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "isLowRegister", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "break", ";", "}", "}", "}", "else", "if", "(", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "front", "(", ")", ";", "MRI", ".", "setPhysRegUsed", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "}", "if", "(", "BigStack", "&&", "!", "ExtraCSSpill", ")", "{", "unsigned", "NumExtras", "=", "TargetAlign", "/", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Extras", ";", "while", "(", "NumExtras", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", ".", "back", "(", ")", ";", "UnspilledCS1GPRs", ".", "pop_back", "(", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", "&&", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "isLowRegister", "(", "Reg", ")", "||", "Reg", "==", "", ")", ")", "{", "Extras", ".", "push_back", "(", "Reg", ")", ";", "NumExtras", "--", ";", "}", "}", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "while", "(", "NumExtras", "&&", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "back", "(", ")", ";", "UnspilledCS2GPRs", ".", "pop_back", "(", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "{", "Extras", ".", "push_back", "(", "Reg", ")", ";", "NumExtras", "--", ";", "}", "}", "}", "if", "(", "Extras", ".", "size", "(", ")", "&&", "NumExtras", "==", "", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Extras", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "Extras", "[", "i", "]", ")", ";", "}", "}", "else", "if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC"], "ground_truth": ["=", "&", "", ";"], "File": "ARMFrameLowering64", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42758, "Length": 377, "Cover_Rate": 0.31416666666666665} {"Template_token": ["", "fixTCReturn", "(", "MF", ",", "MBB", ")", ";", "return", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}"], "ground_truth": ["else", "{"], "File": "ARMFrameLowering68", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42759, "Length": 264, "Cover_Rate": 0.3687150837988827} {"Template_token": ["", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "fixTCReturn", "(", "MF", ",", "MBB", ")", ";", "return", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "!", "MFI", "->", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMFrameLowering69", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42760, "Length": 346, "Cover_Rate": 0.49712643678160917} {"Template_token": ["", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "!", "isThumb", ")", "AddDefaultCC", "(", "MIB", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", "", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+=", "", ";", "NumAlignedDPRCS2Regs", "-=", ""], "ground_truth": [";"], "File": "ARMFrameLowering82", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42761, "Length": 325, "Cover_Rate": 0.4350736278447122} {"Template_token": ["", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "if", "(", "RetOpcode", "==", "", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetMachO", "(", ")", "?", "", ":", "", ")", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";", "MBB", ".", "erase", "("], "ground_truth": ["MBBI", ")", ";"], "File": "ARMFrameLowering82", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42762, "Length": 298, "Cover_Rate": 0.3156779661016949} {"Template_token": ["", "void", "FrameLowering", "::", "emitPopInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "LdmOpc", ",", "unsigned", "LdrOpc", ",", "bool", "isVarArg", ",", "bool", "NoGap", ",", "bool", "(", "*", "Func", ")", "(", "unsigned", ",", "bool", ")", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!"], "ground_truth": ["isVarArg", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{"], "File": "ARMFrameLowering84", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42763, "Length": 224, "Cover_Rate": 0.40950639853747717} {"Template_token": ["", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "VARegSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "="], "ground_truth": ["DPRCSOffset", "+", "DPRCSSize", ";"], "File": "ARMFrameLowering84", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42764, "Length": 385, "Cover_Rate": 0.3551660516605166} {"Template_token": ["", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "StrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "", ")", ";", "AddDefaultPred", "(", "MIB"], "ground_truth": [")", ";"], "File": "ARMFrameLowering84", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42765, "Length": 179, "Cover_Rate": 0.3916849015317287} {"Template_token": ["", "unsigned", "PushOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "PushOneOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "unsigned", "FltOpc", "=", "", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isArea1Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ","], "ground_truth": ["false", ",", "&", "isArea2Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering84", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42766, "Length": 75, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetIOS", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "!", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&"], "ground_truth": ["*", "MI", ")", ";"], "File": "ARMFrameLowering85", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42767, "Length": 272, "Cover_Rate": 0.46815834767641995} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "bool", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "!", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "("], "ground_truth": ["DeleteRet", ")", "{"], "File": "ARMFrameLowering86", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42768, "Length": 305, "Cover_Rate": 0.5222602739726028} {"Template_token": ["", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is", ")", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")"], "ground_truth": [")", "MBBI", "++", ";"], "File": "ARMFrameLowering88", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42769, "Length": 402, "Cover_Rate": 0.4152892561983471} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "bool", "is", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "unsigned", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "VARegSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", ""], "ground_truth": [")", "MBBI", "++", ";"], "File": "ARMFrameLowering88", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42770, "Length": 448, "Cover_Rate": 0.4202626641651032} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "if", "(", "DPRCSSize", ">", "", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "HasFP", "&&", "is", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "("], "ground_truth": [")", ")", ";"], "File": "ARMFrameLowering88", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42771, "Length": 376, "Cover_Rate": 0.3527204502814259} {"Template_token": ["", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", "&&", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "("], "ground_truth": ["", ")", ";"], "File": "ARMFrameLowering8", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42772, "Length": 235, "Cover_Rate": 0.3502235469448584} {"Template_token": ["", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", "&&", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "=="], "ground_truth": ["", ")", "{"], "File": "ARMFrameLowering8", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42773, "Length": 213, "Cover_Rate": 0.3174366616989568} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "bool", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "!", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")"], "ground_truth": ["Regs", "[", "", "]", "=", "", ";"], "File": "ARMFrameLowering92", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42774, "Length": 354, "Cover_Rate": 0.6061643835616438} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "RetOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ")", ";", "bool", "isInterrupt", "=", "RetOpcode", "==", "", "||", "RetOpcode", "==", "", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "", ")", "{", "unsigned", "LastReg", "=", "", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "", "&&", "Reg", "<", "", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", "&&", "!", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "Reg", "=", "", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", ""], "ground_truth": [")", "{"], "File": "ARMFrameLowering92", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42775, "Length": 338, "Cover_Rate": 0.5787671232876712} {"Template_token": ["", "else", "{", "assert", "(", "!", "MFI", "->", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")"], "ground_truth": [")", "{"], "File": "ARMFrameLowering94", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42776, "Length": 215, "Cover_Rate": 0.31386861313868614} {"Template_token": ["", "unsigned", "FnSize", "=", "", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "FnSize", "+=", "TII", ".", "GetInstSizeInBytes", "(", "MI", ")", ";", "}", "return"], "ground_truth": ["FnSize", ";"], "File": "ARMFrameLowering94", "Func": "GetFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42777, "Length": 35, "Cover_Rate": 0.6862745098039216} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ScratchReg0", ")", ".", "addReg", "(", "ScratchReg0", ")", ".", "addImm", "(", "", "*", "TlsOffset", ")", ")", ".", "addReg", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ScratchReg0", ")", ".", "addReg", "(", "ScratchReg0", ")", ".", "addImm", "(", "", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg0", ")", ".", "addReg", "(", "ScratchReg1", ")", ")", ";", "BuildMI", "(", "checkMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addMBB", "(", "postStackMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ScratchReg0", ")", ".", "addImm", "(", "AlignedStackSize", ")", ")", ".", "addReg", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "ScratchReg1", ")", ".", "addImm", "(", "AlignToConstant", "(", "FI", "->", "getArgumentStackSize", "(", ")", ")", ")", ")", ".", "addReg", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg0", ")", ".", "addReg", "(", "ScratchReg1", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "allocMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "postStackMBB", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ")", ".", "addReg", "(", "ScratchReg0", ")", ".", "addReg", "(", "ScratchReg1", ")", ";", "postStackMBB", "->", "addSuccessor", "(", "&", "prologueMBB", ")", ";", "allocMBB", "->", "addSuccessor", "(", "postStackMBB", ")", ";", "checkMBB", "->", "addSuccessor", "(", "postStackMBB"], "ground_truth": [")", ";"], "File": "ARMFrameLowering96", "Func": "adjustForSegmentedStacks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42778, "Length": 410, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "DNum", "%", "", "?", "", ":", "", ")", ";", "if", "(", "DNum", "==", "", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "MFI", ".", "getMaxAlignment", "(", ")", ")", ";", "}", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "", ")", ";", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", "*", "NumAlignedDPRCS2Regs", ")", ")", ")", ";", "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "emitAligningInstructions", "(", "MF", ",", "AFI", ",", "TII", ",", "MBB", ",", "MI", ",", "DL", ",", "", ",", "MaxAlign", ",", "true", ")", ";", "Opc", "=", "isThumb", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "!", "isThumb", ")", "AddDefaultCC", "(", "MIB", ")", ";", "unsigned", "NextReg", "=", "", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "", ",", "&", "", ")", ";", "MBB", ".", "addLiveIn", "(", "SupReg", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "NextReg", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitKill", ")", ")", ";", "NextReg", "+="], "ground_truth": ["", ";"], "File": "ARMFrameLowering", "Func": "emitAlignedDPRCS2Spills", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42779, "Length": 280, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", "&&", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", "", ")", "Regs", "[", "", "]", "=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "Regs", "[", "", "]", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "LdrOpc", "==", "", "||", "LdrOpc", "==", "", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", "(", "", ",", "", ",", "", ")", ")", ";", "}", "else", "MIB", ".", "addImm"], "ground_truth": ["(", "", ")", ";"], "File": "ARMFrameLowering", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42780, "Length": 244, "Cover_Rate": 0.37888198757763975} {"Template_token": ["", "DeleteRet", "=", "true", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "else", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "", "||", "LdrOpc", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", "&&", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "", ")", "{", "if", "(", "Regs", "[", "", "]", "==", ""], "ground_truth": [")", "Regs", "[", "", "]", "=", "", ";"], "File": "ARMFrameLowering", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42781, "Length": 210, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "if", "(", "I", "->", "getName", "(", ")", ".", "startswith", "(", "", ")", "||", "I", "->", "getName", "(", ")", ".", "startswith", "(", "", ")", ")", "continue", ";", "if", "(", "TD", "->", "getTypeAllocSize", "(", "I", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", "<", "MaxOffset", ")", "{", "const", "TargetLoweringObjectFile", "&", "TLOF", "=", "TLI", "->", "getObjFileLowering", "(", ")", ";", "if", "(", "TLOF", ".", "getKindForGlobal", "(", "I", ",", "TLI", "->", "getTargetMachine", "(", ")", ")", ".", "isBSSLocal", "(", ")", ")", "BSSGlobals", ".", "push_back", "(", "I", ")", ";", "else", "if", "(", "I", "->", "isConstant", "(", ")", ")", "ConstGlobals", ".", "push_back", "(", "I", ")", ";", "else", "Globals", ".", "push_back", "(", "I", ")", ";", "}", "}", "if", "(", "Globals", ".", "size", "(", ")", ">", "", ")", "Changed", "|=", "doMerge", "(", "Globals", ",", "M", ",", "false", ")", ";", "if", "(", "BSSGlobals", ".", "size", "(", ")", ">", "", ")", "Changed", "|=", "doMerge", "(", "BSSGlobals", ",", "M", ",", "false", ")", ";", "return"], "ground_truth": ["Changed", ";"], "File": "ARMGlobalMerge2", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42782, "Length": 154, "Cover_Rate": 0.532871972318339} {"Template_token": ["", "bool", "GlobalMerge", "::", "runOnFunction", "(", "Function", "&", "F"], "ground_truth": [")", "{"], "File": "ARMGlobalMerge2", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42783, "Length": 10, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "bool", "GlobalMerge", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "return"], "ground_truth": ["false", ";"], "File": "ARMGlobalMerge2", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42784, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "Module", "::", "global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "hasLocalLinkage", "(", ")", "||", "I", "->", "isThreadLocal", "(", ")", "||", "I", "->", "hasSection", "(", ")", ")", "continue", ";", "unsigned", "Alignment", "=", "I", "->", "getAlignment", "(", ")", ";", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "if", "(", "Alignment", ">", "TD", "->", "getABITypeAlignment", "(", "Ty", ")", ")", "continue", ";", "if", "(", "I", "->", "getName", "(", ")", ".", "startswith", "(", "", ")", "||", "I", "->", "getName", "(", ")", ".", "startswith", "(", "", ")", ")", "continue", ";", "if", "(", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", "<", "MaxOffset", ")", "{", "const", "TargetLoweringObjectFile", "&", "TLOF", "=", "TLI", "->", "getObjFileLowering", "(", ")", ";", "if", "(", "TLOF", ".", "getKindForGlobal", "(", "I", ",", "TLI", "->", "getTargetMachine", "(", ")", ")", ".", "isBSSLocal", "(", ")", ")", "BSSGlobals", ".", "push_back", "(", "I", ")", ";", "else", "if", "(", "I", "->", "isConstant", "(", ")", ")", "ConstGlobals", ".", "push_back", "(", "I", ")", ";", "else", "Globals", ".", "push_back", "(", "I", ")", ";", "}", "}", "if", "(", "Globals", ".", "size", "(", ")", ">", "", ")", "Changed", "|=", "doMerge", "(", "Globals", ",", "M", ",", "false", ")", ";", "if", "(", "BSSGlobals", ".", "size", "(", ")", ">", "", ")", "Changed", "|=", "doMerge"], "ground_truth": ["(", "BSSGlobals", ",", "M", ",", "false", ")", ";"], "File": "ARMGlobalMerge3", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42785, "Length": 236, "Cover_Rate": 0.833922261484099} {"Template_token": ["", "size_t", "j", "=", "", ";", "uint64_t", "MergedSize", "=", "", ";", "std", "::", "vector", "<", "Type", "*", ">", "Tys", ";", "std", "::", "vector", "<", "Constant", "*", ">", "Inits", ";", "for", "(", "j", "=", "i", ";", "j", "!=", "e", ";", "++", "j", ")", "{", "Type", "*", "Ty", "=", "Globals", "[", "j", "]", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "MergedSize", "+=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "if", "(", "MergedSize", ">", "MaxOffset", ")", "{", "break", ";", "}", "Tys", ".", "push_back", "(", "Ty", ")", ";", "Inits", ".", "push_back", "(", "Globals", "[", "j", "]", "->", "getInitializer", "(", ")", ")", ";", "}", "StructType", "*", "MergedTy", "=", "StructType", "::", "get", "(", "M", ".", "getContext", "(", ")", ",", "Tys", ")", ";", "Constant", "*", "MergedInit", "=", "ConstantStruct", "::", "get", "(", "MergedTy", ",", "Inits", ")", ";", "GlobalVariable", "*", "MergedGV", "=", "new", "GlobalVariable", "(", "M", ",", "MergedTy", ",", "isConst", ",", "GlobalValue", "::", "InternalLinkage", ",", "MergedInit", ",", "", ")", ";", "for", "(", "size_t", "k", "=", "i", ";", "k", "<", "j", ";", "++", "k", ")", "{", "Constant", "*", "Idx", "[", "", "]", "=", "{", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "", ")", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "k", "-", "i", ")", "}", ";", "Constant", "*", "GEP", "=", "ConstantExpr", "::", "getInBoundsGetElementPtr", "(", "MergedGV", ",", "Idx", ")", ";", "Globals", "[", "k", "]", "->", "replaceAllUsesWith"], "ground_truth": ["(", "GEP", ")", ";"], "File": "ARMGlobalMerge3", "Func": "doMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42786, "Length": 219, "Cover_Rate": 0.6479289940828402} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createGlobalMergePass", "(", "const", "TargetLowering"], "ground_truth": ["*", "tli", ")", "{"], "File": "ARMGlobalMerge", "Func": "createARMGlobalMergePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42787, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createGlobalMergePass", "(", "const", "TargetLowering", "*"], "ground_truth": ["tli", ")", "{"], "File": "ARMGlobalMerge", "Func": "createARMGlobalMergePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42788, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "std", "::", "stable_sort", "(", "Globals", ".", "begin", "(", ")", ",", "Globals", ".", "end", "(", ")", ",", "GlobalCmp", "(", "TD", ")", ")", ";", "const", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", ".", "getContext", "(", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ",", "e", "=", "Globals", ".", "size", "(", ")", ";", "i", "!=", "e", ";", ")", "{", "size_t", "j", "=", "", ";", "uint64_t", "MergedSize", "=", "", ";", "std", "::", "vector", "<", "const", "Type", "*", ">", "Tys", ";", "std", "::", "vector", "<", "Constant", "*", ">", "Inits", ";", "for", "(", "j", "=", "i", ";", "MergedSize", "<", "MaxOffset", "&&", "j", "!=", "e", ";", "++", "j", ")", "{", "const", "Type", "*", "Ty", "=", "Globals", "[", "j", "]", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "Tys", ".", "push_back", "(", "Ty", ")", ";", "Inits", ".", "push_back", "(", "Globals", "[", "j", "]", "->", "getInitializer", "(", ")", ")", ";", "MergedSize", "+=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "}", "StructType", "*", "MergedTy", "=", "StructType", "::", "get", "(", "M", ".", "getContext", "(", ")", ",", "Tys", ")", ";", "Constant", "*", "MergedInit", "=", "ConstantStruct", "::", "get", "(", "MergedTy", ",", "Inits", ")", ";", "GlobalVariable", "*", "MergedGV", "=", "new", "GlobalVariable", "(", "M", ",", "MergedTy", ",", "isConst", ",", "GlobalValue", "::", "InternalLinkage", ",", "MergedInit", ",", "", ")", ";", "for", "(", "size_t", "k", "=", "i", ";", "k", "<", "j", ";", "++", "k", ")", "{", "SmallVector", "<", "Constant", "*", ",", "", ">", "Idx", ";", "Idx", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "", ")", ")", ";", "Idx", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "k", "-", "i", ")", ")", ";", "Constant", "*", "GEP", "=", "ConstantExpr", "::", "getInBoundsGetElementPtr", "(", "MergedGV", ",", "&", "Idx", "[", "", "]", ",", "Idx", ".", "size", "(", ")", ")", ";", "Globals", "[", "k", "]", "->", "replaceAllUsesWith", "(", "GEP", ")", ";", "Globals", "[", "k", "]", "->", "eraseFromParent", "(", ")", ";", "}", "i", "=", "j", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMGlobalMerge", "Func": "doMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42789, "Length": 312, "Cover_Rate": 0.8788732394366198} {"Template_token": ["", "const", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", ".", "getContext", "(", ")", ")", ";", "for", "(", "size_t", "i", "=", "", ",", "e", "=", "Globals", ".", "size", "(", ")", ";", "i", "!=", "e", ";", ")", "{", "size_t", "j", "=", "", ";", "uint64_t", "MergedSize", "=", "", ";", "std", "::", "vector", "<", "const", "Type", "*", ">", "Tys", ";", "std", "::", "vector", "<", "Constant", "*", ">", "Inits", ";", "for", "(", "j", "=", "i", ";", "MergedSize", "<", "MaxOffset", "&&", "j", "!=", "e", ";", "++", "j", ")", "{", "const", "Type", "*", "Ty", "=", "Globals", "[", "j", "]", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "Tys", ".", "push_back", "(", "Ty", ")", ";", "Inits", ".", "push_back", "(", "Globals", "[", "j", "]", "->", "getInitializer", "(", ")", ")", ";", "MergedSize", "+=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "}", "StructType", "*", "MergedTy", "=", "StructType", "::", "get", "(", "M", ".", "getContext", "(", ")", ",", "Tys", ")", ";", "Constant", "*", "MergedInit", "=", "ConstantStruct", "::", "get", "(", "MergedTy", ",", "Inits", ")", ";", "GlobalVariable", "*", "MergedGV", "=", "new", "GlobalVariable", "(", "M", ",", "MergedTy", ",", "isConst", ",", "GlobalValue", "::", "InternalLinkage", ",", "MergedInit", ",", "", ")", ";", "for", "(", "size_t", "k", "=", "i", ";", "k", "<", "j", ";", "++", "k", ")", "{", "SmallVector", "<", "Constant", "*", ",", "", ">", "Idx", ";", "Idx", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "", ")"], "ground_truth": [")", ";"], "File": "ARMGlobalMerge", "Func": "doMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42790, "Length": 223, "Cover_Rate": 0.6281690140845071} {"Template_token": ["", "AU", ".", "setPreservesCFG", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage"], "ground_truth": ["(", "AU", ")", ";"], "File": "ARMGlobalMerge", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42791, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "AU", ".", "setPreservesCFG", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "("], "ground_truth": ["AU", ")", ";"], "File": "ARMGlobalMerge", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42792, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMGlobalMerge", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42793, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMGlobalMerge", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42794, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "GlobalCmp", "(", "const", "TargetData", "*", "td"], "ground_truth": [")", ":"], "File": "ARMGlobalMerge", "Func": "GlobalCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42795, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "GlobalMerge", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "return", "false"], "ground_truth": [";"], "File": "ARMGlobalMerge", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42796, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "uint64_t", "flags", "(", ")", "const", "{", "return", "llvm", "::", "ELF"], "ground_truth": ["::", "EF__EABI_VER5", ";"], "File": "ARMGNUInfo", "Func": "flags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42797, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "uint32_t", "machine", "("], "ground_truth": [")", "const", "{"], "File": "ARMGNUInfo", "Func": "machine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42798, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "GOT", "::", "applyGOT0", "(", "uint64_t", "pAddress", ")", "{", "llvm", "::", "cast", "<", "GOTEntry", ">", "(", "*", "(", "m_SectionData", "->", "getFragmentList", "(", ")", ".", "begin", "("], "ground_truth": [")", ")", ")", ".", "setValue", "(", "pAddress", ")", ";"], "File": "ARMGOT", "Func": "applyGOT0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42799, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "void", "GOT", "::", "applyGOTPLT", "(", "uint64_t", "pPLTBase", ")", "{", "if", "(", "m_pGOTPLTFront", "==", "NULL", ")", "return", ";", "SectionData", "::", "iterator", "entry", "(", "m_pGOTPLTFront"], "ground_truth": [")", ";"], "File": "ARMGOT", "Func": "applyGOTPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42800, "Length": 25, "Cover_Rate": 0.30864197530864196} {"Template_token": ["", "for", "(", "unsigned", "int", "i", "=", "", ";", "i", "<", "GOT0Num", ";", "++", "i", ")", "new", "GOTEntry", "(", ""], "ground_truth": [",", "m_SectionData", ")", ";"], "File": "ARMGOT", "Func": "ARMGOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42801, "Length": 23, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "GOTEntry", "*", "GOT", "::", "createGOT", "(", ")", "{", "GOTEntry", "*", "entry", "=", "new", "GOTEntry", "(", "", ",", "NULL", ")", ";", "m_GOT", ".", "push_back", "("], "ground_truth": ["entry", ")", ";"], "File": "ARMGOT", "Func": "createGOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42802, "Length": 27, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "GOTEntry", "*", "entry", "=", "new", "GOTEntry", "(", "", ",", "NULL", ")", ";", "m_GOTPLT", ".", "push_back", "(", "entry", ")", ";", "return", "entry"], "ground_truth": [";"], "File": "ARMGOT", "Func": "createGOTPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42803, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "GOTEntry", "*", "entry", "=", "new", "GOTEntry", "(", "", ",", "NULL", ")", ";", "m_GOTPLT", ".", "push_back", "(", "entry", ")", ";", "return", "entry"], "ground_truth": [";"], "File": "ARMGOT", "Func": "createGOTPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42804, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "uint64_t", "result", "=", "", ";", "for", "(", "iterator", "it", "=", "begin", "(", ")", ",", "ie", "=", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ",", "++", "buffer", ")", "{", "got", "=", "&", "(", "llvm", "::", "cast", "<", "GOTEntry", ">", "(", "(", "*", "it", ")", ")", ")", ";", "*", "buffer", "=", "static_cast", "<", "uint32_t", ">", "(", "got", "->", "getValue", "(", ")", ")", ";", "result", "+=", "", ";", "}", "return", "result"], "ground_truth": [";"], "File": "ARMGOT", "Func": "emit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42805, "Length": 72, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "uint32_t", "*", "buffer", "=", "reinterpret_cast", "<", "uint32_t", "*", ">", "(", "pRegion", ".", "begin", "(", ")", ")", ";", "GOTEntry", "*", "got", "=", "NULL", ";", "uint64_t", "result", "=", "", ";", "for", "(", "iterator", "it", "=", "begin", "(", ")", ",", "ie", "=", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ",", "++", "buffer", ")", "{", "got", "=", "&", "(", "llvm", "::", "cast", "<", "GOTEntry", ">", "(", "(", "*", "it", ")", ")", ")", ";", "*", "buffer", "=", "static_cast", "<", "uint32_t", ">", "(", "got", "->", "getValue", "(", ")", ")", ";", "result", "+=", "", ";", "}", "return"], "ground_truth": ["result", ";"], "File": "ARMGOT", "Func": "emit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42806, "Length": 95, "Cover_Rate": 0.8796296296296297} {"Template_token": ["", "SectionData", "::", "FragmentListType", "&", "frag_list", "=", "m_SectionData", "->", "getFragmentList", "(", ")", ";", "SectionData", "::", "iterator", "frag", ",", "fragEnd", "=", "m_SectionData", "->", "end", "(", ")", ";", "for", "(", "frag", "=", "m_SectionData", "->", "begin", "(", ")", ";", "frag", "!=", "fragEnd", ";", "++", "frag", ")", "{", "frag", "->", "setOffset", "(", "offset", ")", ";", "offset", "+=", "frag", "->", "size", "(", ")", ";", "}", "if", "(", "!", "m_GOTPLT", ".", "empty", "(", ")", ")", "{", "m_pGOTPLTFront", "=", "m_GOTPLT", ".", "front", "(", ")", ";", "entry_iterator", "it", ",", "end", "=", "m_GOTPLT", ".", "end", "(", ")", ";", "for", "(", "it", "=", "m_GOTPLT", ".", "begin", "(", ")", ";", "it", "!=", "end", ";", "++", "it", ")", "{", "GOTEntry", "*", "entry", "=", "*", "it", ";", "frag_list", ".", "push_back", "(", "entry", ")", ";", "entry", "->", "setParent", "(", "m_SectionData", ")", ";", "entry", "->", "setOffset", "(", "offset", ")", ";", "offset", "+=", "entry", "->", "size", "(", ")", ";", "}", "}", "m_GOTPLT", ".", "clear", "(", ")", ";", "if", "(", "!", "m_GOT", ".", "empty", "(", ")", ")", "{", "m_pGOTFront", "=", "m_GOT", ".", "front", "(", ")", ";", "entry_iterator", "it", ",", "end", "=", "m_GOT", ".", "end", "(", ")", ";", "for", "(", "it", "=", "m_GOT", ".", "begin", "(", ")", ";", "it", "!=", "end", ";", "++"], "ground_truth": ["it", ")", "{"], "File": "ARMGOT", "Func": "finalizeSectionSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42807, "Length": 197, "Cover_Rate": 0.7547892720306514} {"Template_token": ["", "frag", "->", "setOffset", "(", "offset", ")", ";", "offset", "+=", "frag", "->", "size", "(", ")", ";", "}", "if", "(", "!", "m_GOTPLT", ".", "empty", "(", ")", ")", "{", "m_pGOTPLTFront", "=", "m_GOTPLT", ".", "front", "(", ")", ";", "entry_iterator", "it", ",", "end", "=", "m_GOTPLT", ".", "end", "(", ")", ";", "for", "(", "it", "=", "m_GOTPLT", ".", "begin", "(", ")", ";", "it", "!=", "end", ";", "++", "it", ")", "{", "GOTEntry", "*", "entry", "=", "*", "it", ";", "frag_list", ".", "push_back", "(", "entry", ")", ";", "entry", "->", "setParent", "(", "m_SectionData", ")", ";", "entry", "->", "setOffset", "(", "offset", ")", ";", "offset", "+=", "entry", "->", "size", "(", ")", ";", "}", "}", "m_GOTPLT", ".", "clear", "(", ")", ";", "if", "(", "!", "m_GOT", ".", "empty", "(", ")", ")", "{", "m_pGOTFront", "=", "m_GOT", ".", "front", "(", ")", ";", "entry_iterator", "it", ",", "end", "=", "m_GOT"], "ground_truth": [".", "end", "(", ")", ";"], "File": "ARMGOT", "Func": "finalizeSectionSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42808, "Length": 136, "Cover_Rate": 0.5210727969348659} {"Template_token": ["", "bool", "GOT", "::", "hasGOT1", "(", ")", "const", "{", "return", "(", "(", "!", "m_GOT", ".", "empty", "(", ")", ")", "||", "(", "!", "m_GOTPLT", ".", "empty"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMGOT", "Func": "hasGOT1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42809, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "void", "HazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "FpMLxStalls", "&&", "--", "FpMLxStalls", "==", "", ")", "LastMI", "=", "nullptr", ";", "ScoreboardHazardRecognizer", "::", "AdvanceCycle", "("], "ground_truth": [")", ";"], "File": "ARMHazardRecognizer (2)", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42810, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "if", "(", "FpMLxStalls", "&&", "--", "FpMLxStalls", "==", ""], "ground_truth": [")", "LastMI", "=", "nullptr", ";"], "File": "ARMHazardRecognizer (2)", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42811, "Length": 13, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "if", "(", "(", "Domain", "&", "", ")", "||", "(", "Domain", "&", "", ")", ")", "return", "MI", "->", "readsRegister", "(", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "&", "TRI", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMHazardRecognizer (2)", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42812, "Length": 37, "Cover_Rate": 0.31092436974789917} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMHazardRecognizer (2)", "Func": "RecedeCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42813, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "LastMI", "=", "nullptr", ";", "FpMLxStalls", "="], "ground_truth": ["", ";"], "File": "ARMHazardRecognizer (2)", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42814, "Length": 8, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "FpMLxStalls", "=", "", ";", "ScoreboardHazardRecognizer", "::", "Reset", "("], "ground_truth": [")", ";"], "File": "ARMHazardRecognizer (2)", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42815, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "void", "HazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "Stalls", "&&", "--", "Stalls", "==", "", ")", "LastMI", "=", "", ";", "ScoreboardHazardRecognizer", "::", "AdvanceCycle"], "ground_truth": ["(", ")", ";"], "File": "ARMHazardRecognizer10", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42816, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "if", "(", "Stalls", "&&", "--", "Stalls", "=="], "ground_truth": ["", ")", "LastMI", "=", "", ";"], "File": "ARMHazardRecognizer10", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42817, "Length": 13, "Cover_Rate": 0.48148148148148145} {"Template_token": ["", "MaxLookAhead", "="], "ground_truth": ["", ";"], "File": "ARMHazardRecognizer10", "Func": "ARMHazardRecognizerFPMLx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42818, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "ITBlockSize", "=", "", "-", "NumTZ", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "ITBlockSize", ";", "++", "i", ")", "{", "do", "{", "++", "I", ";", "}", "while", "(", "I", "->", "isDebugValue", "(", ")", ")", ";", "ITBlockMIs", "[", "ITBlockSize", "-", "", "-", "i", "]", "=", "&", "*", "I", ";", "}", "}", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "LastMI", "=", "MI", ";", "Stalls", "=", "", ";", "}", "ScoreboardHazardRecognizer", "::", "EmitInstruction", "("], "ground_truth": ["SU", ")", ";"], "File": "ARMHazardRecognizer10", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42819, "Length": 115, "Cover_Rate": 0.7012195121951219} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";", "}", "else", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "mayStore", "(", ")", "||", "MI", "->", "getDesc", "(", ")", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "}", "else", "return", "false"], "ground_truth": [";"], "File": "ARMHazardRecognizer10", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42820, "Length": 69, "Cover_Rate": 0.46308724832214765} {"Template_token": ["", "Stalls", "=", "", ";", "ITBlockSize", "=", ""], "ground_truth": [";"], "File": "ARMHazardRecognizer10", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42821, "Length": 8, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "MaxLookAhead", "="], "ground_truth": ["", ";"], "File": "ARMHazardRecognizer14", "Func": "ARMHazardRecognizerFPMLx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42822, "Length": 4, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "HazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "FpMLxStalls", "&&", "--", "FpMLxStalls", "==", "", ")", "LastMI", "=", "", ";", "ScoreboardHazardRecognizer", "::", "AdvanceCycle"], "ground_truth": ["(", ")", ";"], "File": "ARMHazardRecognizer16", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42823, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "LastMI", "=", "", ";", "FpMLxStalls", "=", "", ";", "ScoreboardHazardRecognizer", "::", "Reset"], "ground_truth": ["(", ")", ";"], "File": "ARMHazardRecognizer16", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42824, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "LastMI", "=", "", ";", "FpMLxStalls", "=", "", ";", "ScoreboardHazardRecognizer", "::", "Reset"], "ground_truth": ["(", ")", ";"], "File": "ARMHazardRecognizer16", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42825, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "BaseInstrInfo", "&", "tii", ",", "const", "BaseRegisterInfo", "&", "tri"], "ground_truth": [",", "const", "Subtarget", "&", "sti", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":"], "File": "ARMHazardRecognizer17", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42826, "Length": 28, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "BaseInstrInfo", "&", "tii", ",", "const", "BaseRegisterInfo"], "ground_truth": ["&", "tri", ",", "const", "Subtarget", "&", "sti", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":"], "File": "ARMHazardRecognizer17", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42827, "Length": 28, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasMuxedUnits", "(", ")", "&&", "LastMI", "->", "mayLoadOrStore", "(", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "std", "::", "prev", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}", "}", "if", "(", "TII", ".", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "&&", "(", "TII", ".", "canCauseFpMLxStall", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "hasRAWHazard", "(", "DefMI", ",", "MI", ",", "TII", ".", "getRegisterInfo", "(", ")", ")", ")", ")", "{", "if", "(", "FpMLxStalls", "==", "", ")", "FpMLxStalls", "=", "", ";", "return"], "ground_truth": ["Hazard", ";"], "File": "ARMHazardRecognizer17", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42828, "Length": 131, "Cover_Rate": 0.46953405017921146} {"Template_token": ["", "void", "BankConflictHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "Accesses", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMHazardRecognizer19", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42829, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "(", "(", "(", "O0", "^", "O1", ")", "&", "DataMask"], "ground_truth": [")", "!=", "", ")", "?", "NoHazard", ":", "Hazard", ";"], "File": "ARMHazardRecognizer19", "Func": "CheckOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42830, "Length": 19, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "void", "BankConflictHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "&", "MI", "=", "*", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", "||", "MI", ".", "getNumMemOperands", "(", ")", "!=", "", ")", "return", ";", "auto", "MO", "=", "*", "MI", ".", "memoperands", "(", ")", ".", "begin", "(", ")", ";", "uint64_t", "Size1", "=", "MO", "->", "getSize", "(", ")", ";", "if", "(", "Size1", ">", "", ")"], "ground_truth": ["return", ";"], "File": "ARMHazardRecognizer19", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42831, "Length": 77, "Cover_Rate": 0.8953488372093024} {"Template_token": ["", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", "||", "MI", ".", "getNumMemOperands", "(", ")", "!=", "", ")", "return", ";", "auto", "MO", "=", "*", "MI", ".", "memoperands", "(", ")", ".", "begin", "(", ")", ";", "uint64_t", "Size1", "=", "MO", "->"], "ground_truth": ["getSize", "(", ")", ";"], "File": "ARMHazardRecognizer19", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42832, "Length": 48, "Cover_Rate": 0.5581395348837209} {"Template_token": ["", "return", "false", ";", "case", "", ":", "BaseOp", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "(", "IndexMode", "==", "", ")", "?", "", ":", "(", "IndexMode", "==", "", "||", "IndexMode", "==", "", ")", "?", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "", ":", "BaseOp", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "", ":", "BaseOp", "=", "&", "MI", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "(", "IndexMode", "==", "", ")", "?", "", ":", "(", "IndexMode", "==", "", "||", "IndexMode", "==", "", ")", "?", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMHazardRecognizer19", "Func": "getBaseOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42833, "Length": 154, "Cover_Rate": 0.5167785234899329} {"Template_token": ["", "void", "BankConflictHazardRecognizer", "::", "RecedeCycle", "(", ")", "{", "Accesses", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMHazardRecognizer19", "Func": "RecedeCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42834, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", "&&", "LastMI", "->", "mayLoadOrStore", "(", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMHazardRecognizer1", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42835, "Length": 100, "Cover_Rate": 0.35842293906810035} {"Template_token": ["", "if", "(", "ITBlockSize", ")", "{", "--", "ITBlockSize", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "ITBlockSize", "=", "", "-", "NumTZ", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "ITBlockSize", ";", "++", "i", ")", "{", "do", "{", "++", "I", ";", "}", "while", "(", "I", "->", "isDebugValue", "("], "ground_truth": [")", ")", ";"], "File": "ARMHazardRecognizer20", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42836, "Length": 91, "Cover_Rate": 0.5548780487804879} {"Template_token": ["", "unsigned", "Domain", "=", "TID", ".", "TSFlags", "&", "", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "=="], "ground_truth": ["", ")", "return", "false", ";"], "File": "ARMHazardRecognizer20", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42837, "Length": 42, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "unsigned", "Domain", "=", "TID", ".", "TSFlags", "&", "", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";", "if", "(", "(", "Domain", "&", "", ")", "||", "(", "Domain", "&", "", ")", ")", "return", "MI", "->", "readsRegister", "(", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "&", "TRI", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMHazardRecognizer20", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42838, "Length": 79, "Cover_Rate": 0.6638655462184874} {"Template_token": ["", "void", "HazardRecognizer", "::", "Reset", "(", ")", "{", "LastMI", "="], "ground_truth": ["", ";"], "File": "ARMHazardRecognizer20", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42839, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "void", "HazardRecognizer", "::", "Reset", "(", ")", "{", "LastMI", "=", "", ";", "FpMLxStalls", "=", "", ";", "ITBlockSize", "="], "ground_truth": ["", ";"], "File": "ARMHazardRecognizer20", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42840, "Length": 19, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "ScheduleHazardRecognizer", "::", "HazardType", "HazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "LastMI", "&&", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ")", "{", "MachineInstr", "*", "DefMI", "=", "LastMI", ";", "const", "MCInstrDesc", "&", "LastMCID", "=", "LastMI", "->", "getDesc", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", "&&", "(", "LastMI", "->", "mayLoad", "(", ")", "||", "LastMI", "->", "mayStore", "(", ")", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "std", "::", "prev", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}", "}", "if", "(", "TII", ".", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "&&", "(", "TII", ".", "canCauseFpMLxStall", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "hasRAWHazard", "(", "DefMI", ",", "MI", ",", "TII", ".", "getRegisterInfo", "(", ")", ")", ")", ")", "{", "if", "(", "FpMLxStalls", "==", "", ")", "FpMLxStalls"], "ground_truth": ["=", "", ";"], "File": "ARMHazardRecognizer22", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42841, "Length": 262, "Cover_Rate": 0.9128919860627178} {"Template_token": ["", "ScheduleHazardRecognizer", "::", "HazardType", "HazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "", "&&", "", ")", ";", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "LastMI", "&&", "(", "MCID", ".", "TSFlags", "&", "", ")", "!=", "", ")", "{", "MachineInstr", "*", "DefMI", "=", "LastMI", ";", "const", "MCInstrDesc", "&", "LastMCID", "=", "LastMI", "->", "getDesc", "("], "ground_truth": [")", ";"], "File": "ARMHazardRecognizer22", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42842, "Length": 87, "Cover_Rate": 0.30313588850174217} {"Template_token": ["", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", "&&", "(", "LastMI", "->", "mayLoad", "(", ")", "||", "LastMI", "->", "mayStore", "(", ")", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "std", "::", "prev", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}", "}", "if", "(", "TII", ".", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "&&", "(", "TII", ".", "canCauseFpMLxStall", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "hasRAWHazard", "(", "DefMI", ",", "MI", ",", "TII", "."], "ground_truth": ["getRegisterInfo", "(", ")", ")", ")", ")", "{"], "File": "ARMHazardRecognizer23", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42843, "Length": 126, "Cover_Rate": 0.4329896907216495} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getTarget", "(", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", "&&", "(", "LastMI", "->", "mayLoad", "(", ")", "||", "LastMI", "->", "mayStore", "(", ")", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "llvm", "::", "prior", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}", "}", "if", "(", "TII", ".", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "&&", "(", "TII", ".", "canCauseFpMLxStall", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "hasRAWHazard", "(", "DefMI", ",", "MI", ",", "TII", ".", "getRegisterInfo", "(", ")", ")", ")", ")", "{", "if", "(", "FpMLxStalls", "==", "", ")", "FpMLxStalls", "=", "", ";", "return", "Hazard"], "ground_truth": [";"], "File": "ARMHazardRecognizer24", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42844, "Length": 178, "Cover_Rate": 0.6202090592334495} {"Template_token": ["", "BankConflictHazardRecognizer", "::", "BankConflictHazardRecognizer", "(", "const", "ScheduleDAG", "*", "DAG", ",", "int64_t", "CPUBankMask", ",", "bool", "CPUAssumeITCMConflict", ")", ":", "MF", "(", "DAG", "->", "MF", ")", ",", "DL", "(", "DAG", "->", "MF", ".", "getDataLayout", "(", ")", ")", ",", "DataMask", "(", "DataBankMask", ".", "getNumOccurrences", "(", ")", "?", "int64_t", "(", "DataBankMask"], "ground_truth": [")", ":", "CPUBankMask", ")", ",", "AssumeITCMBankConflict", "(", "AssumeITCMConflict", ".", "getNumOccurrences", "(", ")", "?", "AssumeITCMConflict", ":", "CPUAssumeITCMConflict", ")", "{"], "File": "ARMHazardRecognizer2", "Func": "ARMBankConflictHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42845, "Length": 63, "Cover_Rate": 0.9264705882352942} {"Template_token": ["", "ScoreboardHazardRecognizer", "(", "ItinData", ")", ",", "TII", "(", "tii", ")", ",", "TRI", "(", "tri", ")", ",", "STI", "(", "sti", ")", ",", "LastMI", "(", "", ")", ",", "ITBlockSize"], "ground_truth": ["(", "", ")", "{"], "File": "ARMHazardRecognizer7", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42846, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "BaseInstrInfo", "&", "tii", ",", "const", "BaseRegisterInfo", "&", "tri", ",", "const", "Subtarget", "&", "sti", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "", ")", ",", "TII", "(", "tii", ")", ",", "TRI", "(", "tri", ")", ",", "STI"], "ground_truth": ["(", "sti", ")", ",", "LastMI", "(", "", ")", "{"], "File": "ARMHazardRecognizer8", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42847, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "LastMI", "=", "MI", ";", "FpMLxStalls", "=", "", ";", "}", "ScoreboardHazardRecognizer", "::", "EmitInstruction", "("], "ground_truth": ["SU", ")", ";"], "File": "ARMHazardRecognizer", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42848, "Length": 26, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "void", "HazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "LastMI", "=", "MI", ";", "FpMLxStalls", "=", "", ";", "}", "ScoreboardHazardRecognizer", "::", "EmitInstruction", "("], "ground_truth": ["SU", ")", ";"], "File": "ARMHazardRecognizer", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42849, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode2OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "<<", "markup", "(", "", ")", ";", "return", ";", "}", "O", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO1", "."], "ground_truth": ["getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42850, "Length": 122, "Cover_Rate": 0.7530864197530864} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "IdxMode", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "assert", "(", "IdxMode", "!=", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42851, "Length": 69, "Cover_Rate": 0.6831683168316832} {"Template_token": ["", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")"], "ground_truth": ["<<", "ImmOffs", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42852, "Length": 41, "Cover_Rate": 0.3153846153846154} {"Template_token": ["", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Op", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "Op"], "ground_truth": ["==", "", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42853, "Length": 67, "Cover_Rate": 0.3850574712643678} {"Template_token": ["", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Op", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "Op", "==", "", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "", "<<", "markup", "("], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42854, "Length": 77, "Cover_Rate": 0.4425287356321839} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")"], "ground_truth": [")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42855, "Length": 20, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "markup", "(", "", ")"], "ground_truth": ["<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42856, "Length": 21, "Cover_Rate": 0.35} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "markup", "("], "ground_truth": ["", ")", "<<", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAddrModeTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42857, "Length": 38, "Cover_Rate": 0.36893203883495146} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO", ".", "getImm", "(", ")", "<<", "scale", ";", "O", "<<", "markup", "(", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "O", "<<", "", "<<"], "ground_truth": ["OffImm", ";"], "File": "ARMInstPrinter (2)", "Func": "printAdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42858, "Length": 52, "Cover_Rate": 0.46846846846846846} {"Template_token": ["", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "", "<<", "markup", "(", "", ")", ";", "return", ";", "}", "O", "<<", "", ";", "O", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "printRegImmShift", "(", "O", ",", "", "(", "MO3", ".", "getImm", "(", ")", ")", ",", "", "(", "MO3"], "ground_truth": [".", "getImm", "(", ")", ")", ",", "UseMarkup", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printAM2PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42859, "Length": 137, "Cover_Rate": 0.5956521739130435} {"Template_token": ["", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "int32_t", "width", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "lsb", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "lsb", "<<", "markup", "(", "", ")", "<<", "", "<<"], "ground_truth": ["markup", "(", "", ")", "<<", "'#'", "<<", "width", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42860, "Length": 75, "Cover_Rate": 0.7075471698113207} {"Template_token": ["", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printCImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42861, "Length": 15, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": [")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printCImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42862, "Length": 15, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "void", "InstPrinter", "::", "printCPSIFlag", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "IFlags", "=", "Op", ".", "getImm", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")", ")", "O", "<<", "", "(", "", "<<", "i", ")", ";", "if", "(", "IFlags", "==", "", ")", "O"], "ground_truth": ["<<", "", ";"], "File": "ARMInstPrinter (2)", "Func": "printCPSIFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42863, "Length": 82, "Cover_Rate": 0.9647058823529412} {"Template_token": ["", "void", "InstPrinter", "::", "printCPSIMod", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand"], "ground_truth": ["(", "OpNum", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printCPSIMod", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42864, "Length": 30, "Cover_Rate": 0.6818181818181818} {"Template_token": ["", "void", "InstPrinter", "::", "printCPSIMod", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ","], "ground_truth": ["raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printCPSIMod", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42865, "Length": 18, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "markup"], "ground_truth": ["(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printFBits16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42866, "Length": 27, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "-", "MI", "->", "getOperand"], "ground_truth": ["(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42867, "Length": 27, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "void", "InstPrinter", "::", "printFBits32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "markup", "("], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42868, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "void", "InstPrinter", "::", "printFPImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "", "(", "MO", ".", "getImm", "(", ")"], "ground_truth": [")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printFPImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42869, "Length": 53, "Cover_Rate": 0.9464285714285714} {"Template_token": ["", "void", "InstPrinter", "::", "printGPRPairOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printGPRPairOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42870, "Length": 32, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "void", "InstPrinter", "::", "printImmPlusOneOperand", "(", "const", "MCInst", "*", "MI", ","], "ground_truth": ["unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printImmPlusOneOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42871, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "InstPrinter", "::", "printInstSyncBOption", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream"], "ground_truth": ["&", "O", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printInstSyncBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42872, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "(", "val"], "ground_truth": [")", ";"], "File": "ARMInstPrinter (2)", "Func": "printInstSyncBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42873, "Length": 21, "Cover_Rate": 0.5} {"Template_token": ["", "void", "InstPrinter", "::", "printLdStmModeOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "("], "ground_truth": ["Mode", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printLdStmModeOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42874, "Length": 42, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "void", "InstPrinter", "::", "printLdStmModeOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printLdStmModeOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42875, "Length": 35, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "void", "InstPrinter", "::", "printMandatoryPredicateOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "CondCodeToString", "(", "CC", ")"], "ground_truth": [";"], "File": "ARMInstPrinter (2)", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42876, "Length": 42, "Cover_Rate": 0.8936170212765957} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42877, "Length": 17, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "{", "O", "<<", "", ";", "switch", "(", "Mask", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "if", "(", "SpecRegRBit", ")", "O", "<<", "", ";", "else", "O", "<<", "", ";", "if", "(", "Mask", ")", "{", "O", "<<", "'_'", ";", "if", "(", "Mask", "&", "", ")"], "ground_truth": ["O", "<<", "'f'", ";"], "File": "ARMInstPrinter (2)", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42878, "Length": 336, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "void", "InstPrinter", "::", "printNoHashImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum"], "ground_truth": [",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printNoHashImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42879, "Length": 18, "Cover_Rate": 0.5625} {"Template_token": ["", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Binary", ":", "O", "<<", "'#'", "<<", "*", "Expr", ";", "break", ";", "case", "MCExpr", "::", "Constant", ":", "{", "const", "MCConstantExpr", "*", "Constant", "=", "cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "int64_t", "TargetAddress", ";", "if", "(", "!", "Constant", "->", "EvaluateAsAbsolute", "(", "TargetAddress", ")", ")", "{", "O", "<<", "'#'", "<<", "*", "Expr", ";", "}", "else", "{", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter (2)", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42880, "Length": 70, "Cover_Rate": 0.3286384976525822} {"Template_token": ["", "void", "InstPrinter", "::", "printPCLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&"], "ground_truth": ["O", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42881, "Length": 18, "Cover_Rate": 0.75} {"Template_token": ["", "void", "InstPrinter", "::", "printPCLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMInstPrinter (2)", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42882, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")", "return", ";", "assert", "(", "Imm", ">", "", "&&", "Imm", "<", "", "&&", "", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "Imm", "<<", "markup"], "ground_truth": ["(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printPKHLSLShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42883, "Length": 53, "Cover_Rate": 0.7361111111111112} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "=="], "ground_truth": ["", ")", "return", ";"], "File": "ARMInstPrinter (2)", "Func": "printPKHLSLShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42884, "Length": 22, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "(", "(", "Imm", "&", "", ")", "?", "", ":", "", ")", "<<", "(", "Imm"], "ground_truth": ["&", "", ")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printPostIdxImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42885, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "(", "(", "Imm", "&", "", ")", "?", "", ":", "", ")", "<<", "(", "Imm"], "ground_truth": ["&", "", ")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printPostIdxImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42886, "Length": 53, "Cover_Rate": 0.7361111111111112} {"Template_token": ["", "void", "InstPrinter", "::", "printPostIdxRegOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "(", "MO2", ".", "getImm", "(", ")"], "ground_truth": ["?", "", ":", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printPostIdxRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42887, "Length": 58, "Cover_Rate": 0.8285714285714286} {"Template_token": ["", "assert", "(", "!", "(", "ShOpc", "==", "", "&&", "!", "ShImm", ")", "&&", "", ")", ";", "O", "<<", "getShiftOpcStr", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "!=", "", ")", "{", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter (2)", "Func": "printRegImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42888, "Length": 33, "Cover_Rate": 0.30275229357798167} {"Template_token": ["", "void", "InstPrinter", "::", "printRegisterList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "("], "ground_truth": [")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42889, "Length": 71, "Cover_Rate": 0.922077922077922} {"Template_token": ["", "void", "InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS"], "ground_truth": [",", "unsigned", "RegNo", ")", "const", "{"], "File": "ARMInstPrinter (2)", "Func": "printRegName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42890, "Length": 14, "Cover_Rate": 0.4375} {"Template_token": ["", "void", "InstPrinter", "::", "printSBitModifierOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "{", "assert", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "O", "<<"], "ground_truth": ["'s'", ";"], "File": "ARMInstPrinter (2)", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42891, "Length": 54, "Cover_Rate": 0.9310344827586207} {"Template_token": ["", "void", "InstPrinter", "::", "printSetendOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum"], "ground_truth": [",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printSetendOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42892, "Length": 18, "Cover_Rate": 0.375} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": ["+", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42893, "Length": 26, "Cover_Rate": 0.3058823529411765} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "", "ShOpc", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "==", "", ")", "return", ";", "O", "<<", "' '", ";", "printRegName", "(", "O", ",", "MO2"], "ground_truth": [".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42894, "Length": 83, "Cover_Rate": 0.6014492753623188} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "O", "<<", "", "<<", "OffImm", ";", "O", "<<", "markup", "(", "", ")"], "ground_truth": [";"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42895, "Length": 59, "Cover_Rate": 0.6555555555555556} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "-", "OffImm", "<<", "markup", "(", "", ")", ";", "}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm", ">", "", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "OffImm", "<<", "markup"], "ground_truth": ["(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42896, "Length": 146, "Cover_Rate": 0.9299363057324841} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "markup"], "ground_truth": ["(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42897, "Length": 48, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "-", "OffImm", "<<", "markup", "(", "", ")", ";", "}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm", ">", ""], "ground_truth": [")", "{"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42898, "Length": 79, "Cover_Rate": 0.4072164948453608} {"Template_token": ["", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "-", "OffImm", "<<", "markup", "(", "", ")", ";", "}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm", ">", "", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "OffImm", "<<"], "ground_truth": ["markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42899, "Length": 108, "Cover_Rate": 0.5567010309278351} {"Template_token": ["", "void", "InstPrinter", "::", "printT2SOOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Reg", "=", "MO1"], "ground_truth": [".", "getReg", "(", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42900, "Length": 53, "Cover_Rate": 0.5247524752475248} {"Template_token": ["", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "O", ","], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeImm5S1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42901, "Length": 11, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeImm5S2Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&"], "ground_truth": ["O", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeImm5S2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42902, "Length": 18, "Cover_Rate": 0.6} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeImm5SOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ",", "unsigned", "Scale", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "ImmOffs", "*", "Scale", ")", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "", "<<", "markup", "(", ""], "ground_truth": [")", ";"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeImm5SOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42903, "Length": 134, "Cover_Rate": 0.9925925925925926} {"Template_token": ["", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "RegNum", "=", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", ";", "printRegName", "(", "O", ",", "RegNum", ")", ";", "}", "O", "<<", "", "<<", "markup", "(", "", ")"], "ground_truth": [";"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42904, "Length": 54, "Cover_Rate": 0.45} {"Template_token": ["", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "O", "<<", "'t'", ";", "else", "O", "<<"], "ground_truth": ["'e'", ";"], "File": "ARMInstPrinter (2)", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42905, "Length": 47, "Cover_Rate": 0.3884297520661157} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbITMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "Firstcond", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CondBit0", "=", "Firstcond", "&", "", ";", "unsigned", "NumTZ", "=", "countTrailingZeros", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--"], "ground_truth": ["Pos", ")", "{"], "File": "ARMInstPrinter (2)", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42906, "Length": 91, "Cover_Rate": 0.7520661157024794} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "(", "Imm", "==", "", "?", "", ":", "Imm"], "ground_truth": [")", ")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printThumbSRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42907, "Length": 27, "Cover_Rate": 0.45} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorIndex", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42908, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFour", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", "."], "ground_truth": ["getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListFour", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42909, "Length": 82, "Cover_Rate": 0.7522935779816514} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListFour", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42910, "Length": 86, "Cover_Rate": 0.7889908256880734} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+"], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListFourSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42911, "Length": 66, "Cover_Rate": 0.6055045871559633} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListFourSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42912, "Length": 86, "Cover_Rate": 0.7889908256880734} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListOne", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42913, "Length": 22, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": [")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListOneAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42914, "Length": 20, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListOneAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42915, "Length": 20, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListThreeAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42916, "Length": 46, "Cover_Rate": 0.5287356321839081} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListThreeAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42917, "Length": 48, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", "."], "ground_truth": ["getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListThreeSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42918, "Length": 44, "Cover_Rate": 0.5057471264367817} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")"], "ground_truth": ["+", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListThreeSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42919, "Length": 38, "Cover_Rate": 0.4367816091954023} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", "."], "ground_truth": ["getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListThreeSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42920, "Length": 42, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListTwo", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42921, "Length": 82, "Cover_Rate": 0.9425287356321839} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListTwoAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListTwoAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42922, "Length": 71, "Cover_Rate": 0.8160919540229885} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListTwoSpaced", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListTwoSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42923, "Length": 82, "Cover_Rate": 0.9425287356321839} {"Template_token": ["", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", ""], "ground_truth": [";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListTwoSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42924, "Length": 27, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "if", "(", "imm", "==", "", ")", "return", "", ";", "return", "imm"], "ground_truth": [";"], "File": "ARMInstPrinter (2)", "Func": "translateShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42925, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "static", "unsigned", "translateShiftImm", "(", "unsigned", "imm", ")", "{", "assert", "(", "(", "imm", "&", "~", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "imm", "==", "", ")"], "ground_truth": ["return", "", ";"], "File": "ARMInstPrinter (2)", "Func": "translateShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42926, "Length": 31, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "bool", "Writeback", "=", "true", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "Writeback", "=", "false", ";", "}", "O", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegName", "(", "O", ",", "BaseReg", ")", ";", "if", "(", "Writeback", ")", "O", "<<", "", ";", "O", "<<", "", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "const", "MCRegisterClass", "&", "MRC", "=", "MRI", ".", "getRegClass", "(", "", ")", ";", "bool", "isStore", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "isStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRC", ".", "contains", "(", "Reg"], "ground_truth": [")", ")", "{"], "File": "ARMInstPrinter10", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42927, "Length": 483, "Cover_Rate": 0.3653555219364599} {"Template_token": ["", "void", "InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "printRegName", "(", "O", ",", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "EvaluateAsAbsolute", "(", "Address", ")", ")", "{", "O", "<<", ""], "ground_truth": [";"], "File": "ARMInstPrinter10", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42928, "Length": 139, "Cover_Rate": 0.8475609756097561} {"Template_token": ["", "unsigned", "IdxMode", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "IdxMode", "==", "", ")", "{", "printAM3PostIndexOp", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "printAM3PreOrOffsetIndexOp", "(", "MI", ",", "Op", ","], "ground_truth": ["O", ")", ";"], "File": "ARMInstPrinter11", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42929, "Length": 40, "Cover_Rate": 0.36036036036036034} {"Template_token": ["", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Op", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "ImmOffs", "||", "Op", "==", "", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "", "<<", "markup", "("], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter11", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42930, "Length": 86, "Cover_Rate": 0.5} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")"], "ground_truth": [")", "{"], "File": "ARMInstPrinter11", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42931, "Length": 43, "Cover_Rate": 0.4387755102040816} {"Template_token": ["", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getAddrOpcStr", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "O", "<<", "']'", "<<", "markup", "(", "", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "", "op", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "ImmOffs", "||", "(", "op", "==", "", ")", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", ""], "ground_truth": ["(", "op", ")", "<<", "ImmOffs", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter11", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42932, "Length": 106, "Cover_Rate": 0.5120772946859904} {"Template_token": ["", "void", "InstPrinter", "::", "printImmPlusOneOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter11", "Func": "printImmPlusOneOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42933, "Length": 32, "Cover_Rate": 0.6274509803921569} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "Imm", "+"], "ground_truth": ["", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter11", "Func": "printImmPlusOneOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42934, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm0_1020s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42935, "Length": 43, "Cover_Rate": 0.39814814814814814} {"Template_token": ["", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "MO2", ".", "getImm", "(", ")", "*", "", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "", "<<", "markup"], "ground_truth": ["(", "", ")", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm0_1020s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42936, "Length": 34, "Cover_Rate": 0.3148148148148148} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "("], "ground_truth": [")", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42937, "Length": 24, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "!=", "", ")", "O", "<<", "", ";", "if", "(", "OffImm", "!=", "", "&&", "UseMarkup", ")", "O", "<<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";", "if", "(", "OffImm", "!=", "", "&&", "UseMarkup", ")", "O", "<<", "", ";", "O", "<<", "", "<<", "markup", "(", ""], "ground_truth": [")", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42938, "Length": 156, "Cover_Rate": 0.9936305732484076} {"Template_token": ["", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "!=", "", ")", "O", "<<", "", ";", "if", "(", "OffImm", "!=", "", "&&", "UseMarkup", ")", "O", "<<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", ""], "ground_truth": ["<<", "-", "OffImm", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42939, "Length": 61, "Cover_Rate": 0.4728682170542636} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "!=", "", ")", "O", "<<", "", ";", "if", "(", "OffImm", "!=", "", "&&", "UseMarkup"], "ground_truth": [")", "O", "<<", "", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42940, "Length": 49, "Cover_Rate": 0.3798449612403101} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "!=", "", ")", "O", "<<", "", ";", "if", "(", "OffImm", "!=", "", "&&", "UseMarkup", ")"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42941, "Length": 117, "Cover_Rate": 0.6030927835051546} {"Template_token": ["", "if", "(", "OffImm", "!=", "", "&&", "UseMarkup", ")", "O", "<<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";", "if", "(", "OffImm", "!=", "", "&&", "UseMarkup", ")", "O", "<<", "", ";", "O", "<<", "", "<<", "markup", "(", ""], "ground_truth": [")", ";"], "File": "ARMInstPrinter11", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42942, "Length": 70, "Cover_Rate": 0.36082474226804123} {"Template_token": ["", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "("], "ground_truth": [")", ")", "{"], "File": "ARMInstPrinter11", "Func": "printThumbAddrModeImm5SOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42943, "Length": 44, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "O", "<<"], "ground_truth": ["'t'", ";"], "File": "ARMInstPrinter11", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42944, "Length": 51, "Cover_Rate": 0.4214876033057851} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbS4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")"], "ground_truth": [".", "getImm", "(", ")", "*", "", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter11", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42945, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "const", "MCOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "", ")", ";", "O", "<<", "'\\t'", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printSBitModifierOperand", "(", "MI", ",", "", ",", "O", ")", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegName", "(", "O", ",", "Dst", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "const", "MCOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "", ")", ";", "O", "<<", "'\\t'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printSBitModifierOperand", "(", "MI", ",", "", ",", "O", ")", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegName", "(", "O", ",", "Dst", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ")", "{", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "translateShiftImm", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "markup", "(", "", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "-", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", ""], "ground_truth": [",", "O", ")", ";"], "File": "ARMInstPrinter13", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42946, "Length": 487, "Cover_Rate": 0.37346625766871167} {"Template_token": ["", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "("], "ground_truth": [")", ")", ")", "<<", "", "<<", "ShImm", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42947, "Length": 102, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", ")", "{", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", "."], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42948, "Length": 61, "Cover_Rate": 0.5169491525423728} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode3Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "'['", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")"], "ground_truth": [")", "{"], "File": "ARMInstPrinter14", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42949, "Length": 80, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "O", "<<", "'['", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "']'", ";", "return", ";", "}", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm"], "ground_truth": ["(", ")", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42950, "Length": 84, "Cover_Rate": 0.5419354838709678} {"Template_token": ["", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", "", "(", "Mode", ")", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "Mode", "==", "", ")", "O", "<<", "", ";", "}", "else", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "O"], "ground_truth": [")", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42951, "Length": 71, "Cover_Rate": 0.5298507462686567} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", ""], "ground_truth": ["(", "Mode", ")", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42952, "Length": 47, "Cover_Rate": 0.35074626865671643} {"Template_token": ["", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")"], "ground_truth": ["<<", "ImmOffs", "*", "", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42953, "Length": 49, "Cover_Rate": 0.37404580152671757} {"Template_token": ["", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", ";", "}", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42954, "Length": 65, "Cover_Rate": 0.4961832061068702} {"Template_token": ["", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "O", "<<", "", ";", "else", "O", "<<", "", "<<", "getRegisterName", "("], "ground_truth": ["MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode6OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42955, "Length": 28, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode6Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", "."], "ground_truth": ["getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42956, "Length": 57, "Cover_Rate": 0.6627906976744186} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "MO2", ".", "getImm", "(", ")", "<<", "", ")", ";", "}", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter14", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42957, "Length": 41, "Cover_Rate": 0.47674418604651164} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrModePCOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ","], "ground_truth": ["raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{"], "File": "ARMInstPrinter14", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42958, "Length": 23, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "void", "InstPrinter", "::", "printBitfieldInvMaskImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v"], "ground_truth": [")", ";"], "File": "ARMInstPrinter14", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42959, "Length": 48, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "void", "InstPrinter", "::", "printCPInstOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "abort", "("], "ground_truth": [")", ";"], "File": "ARMInstPrinter14", "Func": "printCPInstOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42960, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "'#'", ";", "if", "(", "Op", ".", "getImm", "(", ")", "<", "", ")", "O", "<<", "'-'", "<<", "(", "-", "Op", ".", "getImm"], "ground_truth": ["(", ")", "-", "", ")", ";"], "File": "ARMInstPrinter14", "Func": "printNegZeroOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42961, "Length": 41, "Cover_Rate": 0.5942028985507246} {"Template_token": ["", "assert", "(", "", ")", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "assert", "(", "", ")", ";", "}", "else", "{", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "assert", "(", "(", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "", ")", ")", "||", "(", "(", "Modifier", "==", "", "||", "Modifier", "[", "", "]", "==", "", ")", "&&", "", ")", ")", ";", "O", "<<", "'#'", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "if", "(", "Modifier", "&&", "Modifier", "[", "", "]", "!=", "", "&&", "strcmp", "(", "Modifier", ",", "", ")", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";", "assert", "(", "Op", ".", "isExpr", "(", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMInstPrinter14", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42962, "Length": 129, "Cover_Rate": 0.5657894736842105} {"Template_token": ["", "void", "InstPrinter", "::", "printPCLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "abort", "("], "ground_truth": [")", ";"], "File": "ARMInstPrinter14", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42963, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "void", "InstPrinter", "::", "printRegisterList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O"], "ground_truth": ["<<", "", ";"], "File": "ARMInstPrinter14", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42964, "Length": 55, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "O", "<<", "", "<<", "Imm", "<<", "", "<<", "Rot", ";", "if", "(", "VerboseAsm", ")", "O", "<<", "' '", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", ";", "}", "else", "{", "O", "<<", "", "<<"], "ground_truth": ["Imm", ";"], "File": "ARMInstPrinter14", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42965, "Length": 45, "Cover_Rate": 0.39823008849557523} {"Template_token": ["", "void", "InstPrinter", "::", "printSOImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "printSOImm", "(", "O", ",", "MO", ".", "getImm", "("], "ground_truth": [")", ",", "VerboseAsm", ",", "&", "MAI", ")", ";"], "File": "ARMInstPrinter14", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42966, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm12Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "OffImm", "=", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", ")", "O", "<<"], "ground_truth": ["", "<<", "OffImm", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42967, "Length": 76, "Cover_Rate": 0.9382716049382716} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand"], "ground_truth": ["(", "OpNum", "+", "", ")", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42968, "Length": 26, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": [")", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42969, "Length": 30, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O"], "ground_truth": ["<<", "", "<<", "OffImm", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42970, "Length": 50, "Cover_Rate": 0.7246376811594203} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O"], "ground_truth": ["<<", "", "<<", "OffImm", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42971, "Length": 65, "Cover_Rate": 0.65} {"Template_token": ["", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "MO3", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42972, "Length": 60, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "O", "<<", "", ";", "O", "<<"], "ground_truth": ["']'", ";"], "File": "ARMInstPrinter14", "Func": "printTBAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42973, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeRI5Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ",", "unsigned", "Scale", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO3", ".", "getReg", "(", ")", ")", "O", "<<", "", "<<", "getRegisterName", "(", "MO3", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "", "<<", "ImmOffs", "*", "Scale", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeRI5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42974, "Length": 141, "Cover_Rate": 0.9929577464788732} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg"], "ground_truth": ["(", ")", ")", "<<", "", ";"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42975, "Length": 28, "Cover_Rate": 0.3835616438356164} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op"], "ground_truth": ["+", "", ")", ";"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42976, "Length": 26, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeS2Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "O", ","], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeS2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42977, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ","], "ground_truth": ["O", ",", "", ")", ";"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeS2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42978, "Length": 11, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeS4Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&"], "ground_truth": ["O", ")", "{"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeS4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42979, "Length": 18, "Cover_Rate": 0.6} {"Template_token": ["", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ","], "ground_truth": ["O", ",", "", ")", ";"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeS4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42980, "Length": 11, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "unsigned", "CondBit0", "=", "Mask", ">>", "", "&", "", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "O", "<<", "'t'", ";", "else", "O"], "ground_truth": ["<<", "'e'", ";"], "File": "ARMInstPrinter14", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42981, "Length": 73, "Cover_Rate": 0.6822429906542056} {"Template_token": ["", "O", "<<", "'#'", "<<", "MI", "->", "getOperand", "(", "OpNum", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter14", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42982, "Length": 15, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "void", "InstPrinter", "::", "printVFPf32ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "'#'", "<<", "MI", "->", "getOperand", "("], "ground_truth": ["OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter14", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42983, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "O", "<<", "'#'", "<<", "MI", "->", "getOperand", "(", "OpNum", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter14", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42984, "Length": 15, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "uint32_t", "Banked", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "uint32_t", "R", "=", "(", "Banked", "&", "", ")", ">>", "", ";", "uint32_t", "SysM", "=", "Banked", "&", "", ";", "if", "(", "R", ")", "{", "O", "<<", "", ";", "switch", "(", "SysM", ")", "{", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", ""], "ground_truth": [":"], "File": "ARMInstPrinter15", "Func": "printBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42985, "Length": 85, "Cover_Rate": 0.3441295546558704} {"Template_token": ["", "void", "InstPrinter", "::", "printBankedRegOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "uint32_t", "Banked", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "uint32_t", "R", "=", "(", "Banked", "&", "", ")", ">>", "", ";", "uint32_t", "SysM", "=", "Banked", "&", "", ";", "if", "(", "R", ")", "{", "O", "<<", "", ";", "switch", "(", "SysM", ")", "{", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "assert", "(", "!", "R", "&&", "", ")", ";", "const", "char", "*", "RegNames", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "const", "char", "*", "Name", "="], "ground_truth": ["RegNames", "[", "SysM", "]", ";"], "File": "ARMInstPrinter15", "Func": "printBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42986, "Length": 232, "Cover_Rate": 0.9392712550607287} {"Template_token": ["", "StringRef", "InstPrinter", "::", "getOpcodeName", "(", "unsigned", "Opcode", ")", "const", "{", "return", "getInstructionName", "("], "ground_truth": ["Opcode", ")", ";"], "File": "ARMInstPrinter16", "Func": "getOpcodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42987, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "", ";", "}", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter16", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42988, "Length": 53, "Cover_Rate": 0.42063492063492064} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode7Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&"], "ground_truth": ["O", ")", "{"], "File": "ARMInstPrinter16", "Func": "printAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42989, "Length": 18, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")"], "ground_truth": ["<<", "", ";"], "File": "ARMInstPrinter16", "Func": "printAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42990, "Length": 27, "Cover_Rate": 0.5869565217391305} {"Template_token": ["", "void", "InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMInstPrinter16", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42991, "Length": 39, "Cover_Rate": 0.38613861386138615} {"Template_token": ["", "V", "=", "", "(", "V", ")", ";", "assert", "(", "V", "!=", "-", "", "&&", "", ")", ";", "unsigned", "Imm", "=", "", "(", "V", ")", ";", "unsigned", "Rot", "=", "", "(", "V", ")", ";", "if", "(", "Rot", ")", "{", "O", "<<", "", "<<", "Imm", "<<", "", "<<", "Rot", ";", "if", "(", "CommentStream", ")", "*", "CommentStream", "<<", "(", "int", ")", "", "(", "Imm", ",", "Rot", ")", "<<", "", ";", "}", "else", "{", "O", "<<", ""], "ground_truth": ["<<", "Imm", ";"], "File": "ARMInstPrinter16", "Func": "printSOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42992, "Length": 76, "Cover_Rate": 0.7102803738317757} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "", "<<", "ImmOffs", "*", "Scale", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter16", "Func": "printThumbAddrModeImm5SOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42993, "Length": 58, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ","], "ground_truth": ["O", ")", ";"], "File": "ARMInstPrinter16", "Func": "printThumbAddrModeImm5SOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42994, "Length": 33, "Cover_Rate": 0.3113207547169811} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "RegNum", "=", "MO2", ".", "getReg", "(", ")", ")", "O", "<<", "", "<<", "getRegisterName", "(", "RegNum", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter16", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42995, "Length": 73, "Cover_Rate": 0.7019230769230769} {"Template_token": ["", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "RegNum", "=", "MO2", ".", "getReg", "(", ")", ")", "O", "<<", "", "<<", "getRegisterName", "(", "RegNum", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter16", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42996, "Length": 38, "Cover_Rate": 0.36538461538461536} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrModeTBB", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "("], "ground_truth": ["Op", "+", "", ")", ";"], "File": "ARMInstPrinter18", "Func": "printAddrModeTBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42997, "Length": 44, "Cover_Rate": 0.6197183098591549} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", ""], "ground_truth": ["<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printAddrModeTBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42998, "Length": 26, "Cover_Rate": 0.36619718309859156} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "("], "ground_truth": [")", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printAddrModeTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 42999, "Length": 40, "Cover_Rate": 0.5633802816901409} {"Template_token": ["", "void", "InstPrinter", "::", "printAM2PreOrOffsetIndexOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter18", "Func": "printAM2PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43000, "Length": 121, "Cover_Rate": 0.587378640776699} {"Template_token": ["", "void", "InstPrinter", "::", "printAM3PostIndexOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "'#'", "<<", "", "(", "", "(", "MO3", ".", "getImm"], "ground_truth": ["(", ")", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMInstPrinter18", "Func": "printAM3PostIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43001, "Length": 138, "Cover_Rate": 0.9387755102040817} {"Template_token": ["", "O", "<<", "", "<<", "getAddrOpcStr", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "']'", ";", "return", ";", "}", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", ";", "O", "<<"], "ground_truth": ["']'", ";"], "File": "ARMInstPrinter18", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43002, "Length": 66, "Cover_Rate": 0.4258064516129032} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "'['", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMInstPrinter18", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43003, "Length": 50, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "O", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMInstPrinter18", "Func": "printFBits16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43004, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "void", "InstPrinter", "::", "printFBits32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMInstPrinter18", "Func": "printFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43005, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "void", "InstPrinter", "::", "printFPImmOperand", "(", "const", "MCInst", "*", "MI"], "ground_truth": [",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter18", "Func": "printFPImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43006, "Length": 18, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "("], "ground_truth": ["OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter18", "Func": "printImmPlusOneOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43007, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "<<", "translateShiftImm", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "-", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")"], "ground_truth": [".", "getReg", "(", ")", "==", "", ")", "{"], "File": "ARMInstPrinter18", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43008, "Length": 376, "Cover_Rate": 0.3650485436893204} {"Template_token": ["", "void", "InstPrinter", "::", "printNEONModImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "EncodedImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned"], "ground_truth": ["EltBits", ";"], "File": "ARMInstPrinter18", "Func": "printNEONModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43009, "Length": 35, "Cover_Rate": 0.5932203389830508} {"Template_token": ["", "void", "InstPrinter", "::", "printNEONModImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "EncodedImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "EltBits"], "ground_truth": [";"], "File": "ARMInstPrinter18", "Func": "printNEONModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43010, "Length": 35, "Cover_Rate": 0.5932203389830508} {"Template_token": ["", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "'#'", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "EvaluateAsAbsolute", "(", "Address", ")"], "ground_truth": [")", "{"], "File": "ARMInstPrinter18", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43011, "Length": 92, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "", ")"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter18", "Func": "printPKHLSLShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43012, "Length": 22, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", "<<", "(", "(", "Imm", "&", "", ")", "?", "", ":", "", ")", "<<"], "ground_truth": ["(", "Imm", "&", "", ")", ";"], "File": "ARMInstPrinter18", "Func": "printPostIdxImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43013, "Length": 43, "Cover_Rate": 0.6935483870967742} {"Template_token": ["", "O", "<<", "(", "MO2", ".", "getImm", "(", ")", "?", "", ":", "", ")", "<<", "getRegisterName", "(", "MO1"], "ground_truth": [".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter18", "Func": "printPostIdxRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43014, "Length": 23, "Cover_Rate": 0.3382352941176471} {"Template_token": ["", "void", "InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS"], "ground_truth": [",", "unsigned", "RegNo", ")", "const", "{"], "File": "ARMInstPrinter18", "Func": "printRegName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43015, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "void", "InstPrinter", "::", "printSORegImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "", "ShOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "ARMInstPrinter18", "Func": "printSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43016, "Length": 67, "Cover_Rate": 0.6036036036036037} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "", "ShOpc", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "==", ""], "ground_truth": [")", "return", ";"], "File": "ARMInstPrinter18", "Func": "printSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43017, "Length": 80, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "O", "<<", "", "<<", "MO2", ".", "getImm"], "ground_truth": ["(", ")", "*", "", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm0_1020s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43018, "Length": 33, "Cover_Rate": 0.4024390243902439} {"Template_token": ["", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "O", "<<", "", "<<"], "ground_truth": ["OffImm", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43019, "Length": 20, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<"], "ground_truth": ["-", "OffImm", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43020, "Length": 93, "Cover_Rate": 0.8378378378378378} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43021, "Length": 51, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", "/", "", ";", "if", "(", "OffImm", "!=", "", ")", "{", "O", "<<", "", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm"], "ground_truth": ["*", "", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43022, "Length": 40, "Cover_Rate": 0.45977011494252873} {"Template_token": ["", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", "*", "", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", ""], "ground_truth": ["<<", "OffImm", "*", "", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43023, "Length": 30, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", "/", "", ";", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm"], "ground_truth": ["*", "", ";"], "File": "ARMInstPrinter18", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43024, "Length": 45, "Cover_Rate": 0.3515625} {"Template_token": ["", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "", ")", ";", "", "ShOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", "", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "!=", "", ")", "O", "<<", "", "<<", "translateShiftImm", "(", "", "("], "ground_truth": ["MO2", ".", "getImm", "(", ")", ")", ")", ";"], "File": "ARMInstPrinter18", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43025, "Length": 54, "Cover_Rate": 0.432} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbS4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")"], "ground_truth": [".", "getImm", "(", ")", "*", "", ";"], "File": "ARMInstPrinter18", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43026, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFour", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->"], "ground_truth": ["getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListFour", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43027, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<"], "ground_truth": ["getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListFourAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43028, "Length": 74, "Cover_Rate": 0.7956989247311828} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFourAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI"], "ground_truth": ["->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListFourAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43029, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFourSpaced", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->"], "ground_truth": ["getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListFourSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43030, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFourSpaced", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")"], "ground_truth": ["+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListFourSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43031, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFourSpacedAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", ""], "ground_truth": ["<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListFourSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43032, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListOne", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "("], "ground_truth": [")", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43033, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListOne", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O"], "ground_truth": [")", "{"], "File": "ARMInstPrinter18", "Func": "printVectorListOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43034, "Length": 18, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListOneAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "("], "ground_truth": [")", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListOneAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43035, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "("], "ground_truth": [")", "+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListThreeAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43036, "Length": 56, "Cover_Rate": 0.7466666666666667} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListThreeSpaced", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")"], "ground_truth": ["+", "", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListThreeSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43037, "Length": 74, "Cover_Rate": 0.9866666666666667} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "Reg0", ")", "<<", "", "<<"], "ground_truth": ["getRegisterName", "(", "Reg1", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43038, "Length": 56, "Cover_Rate": 0.7088607594936709} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListTwoAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "Reg0", ")", "<<"], "ground_truth": ["", "<<", "getRegisterName", "(", "Reg1", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListTwoAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43039, "Length": 74, "Cover_Rate": 0.9367088607594937} {"Template_token": ["", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "Reg0", ")", "<<", "", "<<", "getRegisterName", "("], "ground_truth": ["Reg1", ")", "<<", "", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListTwoSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43040, "Length": 30, "Cover_Rate": 0.379746835443038} {"Template_token": ["", "if", "(", "imm", "==", "", ")", "return", "", ";", "return", "imm"], "ground_truth": [";"], "File": "ARMInstPrinter18", "Func": "translateShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43041, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "static", "unsigned", "translateShiftImm", "(", "unsigned", "imm", ")", "{", "if", "(", "imm", "==", "", ")", "return", "", ";", "return", "imm"], "ground_truth": [";"], "File": "ARMInstPrinter18", "Func": "translateShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43042, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "}", "O", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "printRegImmShift", "(", "O", ",", "", "(", "MO2", ".", "getImm", "(", ")", ")", ","], "ground_truth": ["", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "UseMarkup", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43043, "Length": 51, "Cover_Rate": 0.30538922155688625} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "IdxMode", "=", "", "(", "MO3", "."], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43044, "Length": 50, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "O", "<<", "getAddrOpcStr", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "<<"], "ground_truth": ["markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43045, "Length": 68, "Cover_Rate": 0.5037037037037037} {"Template_token": ["", "assert", "(", "", "(", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ".", "getImm", "(", ")", ")", "!=", "", "&&", "", ")", ";", "printAM3PreOrOffsetIndexOp", "(", "MI", ",", "Op", ","], "ground_truth": ["O", ",", "AlwaysPrintImm0", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43046, "Length": 34, "Cover_Rate": 0.3469387755102041} {"Template_token": ["", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Op", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "Op", "==", ""], "ground_truth": [")", "{"], "File": "ARMInstPrinter1", "Func": "printAddrMode5FP16Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43047, "Length": 69, "Cover_Rate": 0.3812154696132597} {"Template_token": ["", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "(", "MO2", ".", "getImm", "(", ")", "<<", "", ")", ";", "}", "O", "<<", "", "<<", "markup"], "ground_truth": ["(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43048, "Length": 44, "Cover_Rate": 0.42718446601941745} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode7Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1"], "ground_truth": [".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43049, "Length": 55, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrModeTBB", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", ""], "ground_truth": [")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrModeTBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43050, "Length": 49, "Cover_Rate": 0.5212765957446809} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", "<<"], "ground_truth": ["markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrModeTBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43051, "Length": 44, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "markup", "(", "", ")", "<<"], "ground_truth": ["", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrModeTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43052, "Length": 38, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'['", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getAddrOpcStr", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "O", "<<", "']'", "<<", "markup", "(", "", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "", "op", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "(", "op", "==", "", ")", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "(", "op", ")", "<<", "ImmOffs", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "']'", "<<", "markup", "(", ""], "ground_truth": [")", ";"], "File": "ARMInstPrinter1", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43053, "Length": 152, "Cover_Rate": 0.7169811320754716} {"Template_token": ["", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "'['", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getAddrOpcStr", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "O", "<<", "']'", "<<", "markup", "(", "", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "", "op", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "AlwaysPrintImm0", "||", "ImmOffs", "||", "(", "op", "==", "", ")", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "(", "op", ")", "<<", "ImmOffs", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "']'", "<<", "markup", "(", ""], "ground_truth": [")", ";"], "File": "ARMInstPrinter1", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43054, "Length": 152, "Cover_Rate": 0.7169811320754716} {"Template_token": ["", "void", "InstPrinter", "::", "printBitfieldInvMaskImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "int32_t", "width", "=", "(", "", "-", "countLeadingZeros"], "ground_truth": ["(", "v", ")", ")", "-", "lsb", ";"], "File": "ARMInstPrinter1", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43055, "Length": 67, "Cover_Rate": 0.6036036036036037} {"Template_token": ["", "void", "InstPrinter", "::", "printCImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printCImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43056, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "<<", "(", "Val", "*", "Angle", ")"], "ground_truth": ["+", "Remainder", ";"], "File": "ARMInstPrinter1", "Func": "printComplexRotationOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43057, "Length": 26, "Cover_Rate": 0.52} {"Template_token": ["", "void", "InstPrinter", "::", "printCoprocOptionImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&"], "ground_truth": ["STI", ",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter1", "Func": "printCoprocOptionImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43058, "Length": 23, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "void", "InstPrinter", "::", "printCoprocOptionImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm"], "ground_truth": ["(", ")", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printCoprocOptionImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43059, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "IFlags", "=", "Op", ".", "getImm", "(", ")", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "", "<<", "i", ")"], "ground_truth": [")", "O", "<<", "", "(", "", "<<", "i", ")", ";"], "File": "ARMInstPrinter1", "Func": "printCPSIFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43060, "Length": 54, "Cover_Rate": 0.6} {"Template_token": ["", "void", "InstPrinter", "::", "printCPSIMod", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI"], "ground_truth": [",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter1", "Func": "printCPSIMod", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43061, "Length": 23, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "void", "InstPrinter", "::", "printFBits16", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum"], "ground_truth": [",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter1", "Func": "printFBits16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43062, "Length": 23, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "void", "InstPrinter", "::", "printFBits32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "markup"], "ground_truth": ["(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43063, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "void", "InstPrinter", "::", "printFBits32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "("], "ground_truth": [")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43064, "Length": 50, "Cover_Rate": 0.9803921568627451} {"Template_token": ["", "void", "InstPrinter", "::", "printFPImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI"], "ground_truth": [",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter1", "Func": "printFPImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43065, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "void", "InstPrinter", "::", "printInstSyncBOption", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ","], "ground_truth": ["const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter1", "Func": "printInstSyncBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43066, "Length": 23, "Cover_Rate": 0.48936170212765956} {"Template_token": ["", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", ""], "ground_truth": ["(", "val", ")", ";"], "File": "ARMInstPrinter1", "Func": "printInstSyncBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43067, "Length": 21, "Cover_Rate": 0.44680851063829785} {"Template_token": ["", "void", "InstPrinter", "::", "printLdStmModeOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "("], "ground_truth": ["Mode", ")", ";"], "File": "ARMInstPrinter1", "Func": "printLdStmModeOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43068, "Length": 47, "Cover_Rate": 0.8703703703703703} {"Template_token": ["", "void", "InstPrinter", "::", "printLdStmModeOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "("], "ground_truth": ["OpNum", ")", ".", "getImm", "(", ")", ")", ";"], "File": "ARMInstPrinter1", "Func": "printLdStmModeOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43069, "Length": 40, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43070, "Length": 17, "Cover_Rate": 0.3269230769230769} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "CondCodeToString", "(", "CC"], "ground_truth": [")", ";"], "File": "ARMInstPrinter1", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43071, "Length": 24, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "void", "InstPrinter", "::", "printMemBOption", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printMemBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43072, "Length": 37, "Cover_Rate": 0.6379310344827587} {"Template_token": ["", "void", "InstPrinter", "::", "printModImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "MCOperand", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "return", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "unsigned", "Bits", "=", "Op", ".", "getImm", "(", ")", "&", "", ";", "unsigned", "Rot", "=", "(", "Op", ".", "getImm", "(", ")", "&", "", ")", ">>", "", ";", "bool", "PrintUnsigned", "="], "ground_truth": ["false", ";"], "File": "ARMInstPrinter1", "Func": "printModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43073, "Length": 84, "Cover_Rate": 0.3652173913043478} {"Template_token": ["", "auto", "TheReg", "=", "", "(", "SYSm", ")", ";", "if", "(", "TheReg", "&&", "TheReg", "->", "isInRequiredFeatures", "(", "{", "", "}", ")", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "}", "SYSm", "&=", "", ";", "if", "(", "Opcode", "==", "", "&&", "FeatureBits", "[", "", "]", ")", "{", "auto", "TheReg", "=", "", "(", "SYSm", ")", ";", "if", "(", "TheReg", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "}", "auto", "TheReg", "=", "", "(", "SYSm", ")", ";", "if", "(", "TheReg", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "O", "<<", "SYSm", ";", "return", ";", "}", "unsigned", "SpecRegRBit", "=", "Op", ".", "getImm", "(", ")", ">>", "", ";", "unsigned", "Mask", "=", "Op", ".", "getImm", "(", ")", "&", "", ";", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "{", "O", "<<", "", ";", "switch", "(", "Mask", ")", "{", "default", ":", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter1", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43074, "Length": 158, "Cover_Rate": 0.4450704225352113} {"Template_token": ["", "void", "InstPrinter", "::", "printNEONModImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "EncodedImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "EltBits", ";", "uint64_t", "Val", "=", "", "("], "ground_truth": ["EncodedImm", ",", "EltBits", ")", ";"], "File": "ARMInstPrinter1", "Func": "printNEONModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43075, "Length": 50, "Cover_Rate": 0.6578947368421053} {"Template_token": ["", "void", "InstPrinter", "::", "printNoHashImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printNoHashImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43076, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "O", "<<", "MI", "->", "getOperand", "("], "ground_truth": ["OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printNoHashImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43077, "Length": 13, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "void", "InstPrinter", "::", "printPCLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMInstPrinter1", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43078, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "void", "InstPrinter", "::", "printPImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ","], "ground_truth": ["raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter1", "Func": "printPImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43079, "Length": 23, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "void", "InstPrinter", "::", "printPImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", "<<", "MI", "->", "getOperand", "("], "ground_truth": ["OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printPImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43080, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "assert", "(", "Imm", ">", "", "&&", "Imm", "<=", "", "&&", "", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", ""], "ground_truth": ["<<", "Imm", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printPKHASRShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43081, "Length": 31, "Cover_Rate": 0.3924050632911392} {"Template_token": ["", "assert", "(", "Imm", ">", "", "&&", "Imm", "<=", "", "&&", "", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<"], "ground_truth": ["", "<<", "Imm", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printPKHASRShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43082, "Length": 31, "Cover_Rate": 0.3924050632911392} {"Template_token": ["", "void", "InstPrinter", "::", "printPostIdxImm8Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Imm", "=", "MO", ".", "getImm", "("], "ground_truth": [")", ";"], "File": "ARMInstPrinter1", "Func": "printPostIdxImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43083, "Length": 44, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "void", "InstPrinter", "::", "printPostIdxRegOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "(", "MO2", ".", "getImm", "(", ")", "?"], "ground_truth": ["", ":", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printPostIdxRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43084, "Length": 63, "Cover_Rate": 0.84} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "("], "ground_truth": ["OpNum", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printPostIdxRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43085, "Length": 26, "Cover_Rate": 0.3466666666666667} {"Template_token": ["", "O", "<<", "getShiftOpcStr", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "!=", "", ")", "{", "O", "<<", "", ";", "if", "(", "UseMarkup", ")", "O", "<<", "", ";", "O", "<<", "", "<<", "translateShiftImm", "(", "ShImm", ")", ";", "if", "(", "UseMarkup", ")"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter1", "Func": "printRegImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43086, "Length": 43, "Cover_Rate": 0.3944954128440367} {"Template_token": ["", "void", "InstPrinter", "::", "printRegisterList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "std", "::", "is_sorted", "(", "MI", "->", "begin", "(", ")", "+", "OpNum", ",", "MI", "->", "end", "(", ")", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "LHS", ",", "const", "MCOperand", "&", "RHS", ")", "{", "return", "MRI", ".", "getEncodingValue", "(", "LHS", ".", "getReg", "(", ")", ")", "<", "MRI", ".", "getEncodingValue", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", ";", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "}", "O", "<<", ""], "ground_truth": [";"], "File": "ARMInstPrinter1", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43087, "Length": 143, "Cover_Rate": 0.9930555555555556} {"Template_token": ["", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "{", "assert", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "O", "<<", "'s'"], "ground_truth": [";"], "File": "ARMInstPrinter1", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43088, "Length": 36, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "unsigned", "ShiftOp", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "bool", "isASR", "=", "(", "ShiftOp", "&", "(", "", "<<", "", ")", ")", "!=", "", ";", "unsigned", "Amt", "=", "ShiftOp", "&", "", ";", "if", "(", "isASR", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "(", "Amt", "==", "", "?", "", ":", "Amt", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "if"], "ground_truth": ["(", "Amt", ")", "{"], "File": "ARMInstPrinter1", "Func": "printShiftImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43089, "Length": 74, "Cover_Rate": 0.6324786324786325} {"Template_token": ["", "void", "InstPrinter", "::", "printSORegRegOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "", "ShOpc", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "<<", ""], "ground_truth": ["(", "ShOpc", ")", ";"], "File": "ARMInstPrinter1", "Func": "printSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43090, "Length": 95, "Cover_Rate": 0.6643356643356644} {"Template_token": ["", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "MO2", ".", "getImm", "(", ")", "*", "", ")", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "", "<<"], "ground_truth": ["markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm0_1020s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43091, "Length": 37, "Cover_Rate": 0.31896551724137934} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")"], "ground_truth": ["MO1", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43092, "Length": 47, "Cover_Rate": 0.49473684210526314} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43093, "Length": 47, "Cover_Rate": 0.49473684210526314} {"Template_token": ["", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "-", "OffImm", "<<", "markup", "(", "", ")", ";", "}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm"], "ground_truth": [">", "", ")", "{"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43094, "Length": 64, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "O", "<<", "", "<<", "markup", "(", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "O", "<<", "", "<<", "OffImm", ";", "O", "<<", "markup", "("], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43095, "Length": 47, "Cover_Rate": 0.42727272727272725} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm"], "ground_truth": ["=", "", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43096, "Length": 102, "Cover_Rate": 0.5074626865671642} {"Template_token": ["", "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "MO3", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", ")", "{", "assert", "(", "ShAmt", "<=", "", "&&", "", ")", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "ShAmt", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "", "<<", "markup"], "ground_truth": ["(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeSoRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43097, "Length": 77, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";", "printRegName", "(", "O", ",", "Reg", ")", ";", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "", ")", ";", "printRegImmShift", "(", "O", ",", "", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "", "(", "MO2", ".", "getImm"], "ground_truth": ["(", ")", ")", ",", "UseMarkup", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43098, "Length": 66, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeImm5S2Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "const", "MCSubtargetInfo", "&", "STI", ","], "ground_truth": ["raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter1", "Func": "printThumbAddrModeImm5S2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43099, "Length": 23, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "STI"], "ground_truth": [",", "O", ",", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printThumbAddrModeImm5S4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43100, "Length": 13, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbAddrModeRROperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "RegNum", "=", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", ";", "printRegName", "(", "O", ",", "RegNum"], "ground_truth": [")", ";"], "File": "ARMInstPrinter1", "Func": "printThumbAddrModeRROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43101, "Length": 116, "Cover_Rate": 0.9133858267716536} {"Template_token": ["", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "STI", ",", "O"], "ground_truth": [",", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printThumbAddrModeSPOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43102, "Length": 13, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "Firstcond", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CondBit0", "=", "Firstcond", "&", "", ";", "unsigned", "NumTZ", "=", "countTrailingZeros", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", ""], "ground_truth": [")", "==", "CondBit0", ";"], "File": "ARMInstPrinter1", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43103, "Length": 88, "Cover_Rate": 0.6984126984126984} {"Template_token": ["", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "Firstcond", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "CondBit0", "=", "Firstcond", "&", "", ";", "unsigned", "NumTZ", "=", "countTrailingZeros", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e"], "ground_truth": [";", "--", "Pos", ")", "{"], "File": "ARMInstPrinter1", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43104, "Length": 73, "Cover_Rate": 0.5793650793650794} {"Template_token": ["", "return", ";", "}", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "-", "OffImm", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "OffImm", ")", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "", "<<", "markup", "(", ""], "ground_truth": [")", ";"], "File": "ARMInstPrinter1", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43105, "Length": 98, "Cover_Rate": 0.6242038216560509} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*"], "ground_truth": ["", ")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43106, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "(", "Imm", "==", "", "?", "", ":", "Imm", ")", ")", "<<"], "ground_truth": ["markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printThumbSRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43107, "Length": 41, "Cover_Rate": 0.6307692307692307} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "(", "Imm", "==", "", "?", "", ":", "Imm", ")", ")"], "ground_truth": ["<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printThumbSRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43108, "Length": 27, "Cover_Rate": 0.4153846153846154} {"Template_token": ["", "void", "InstPrinter", "::", "printTraceSyncBOption", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "("], "ground_truth": ["val", ")", ";"], "File": "ARMInstPrinter1", "Func": "printTraceSyncBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43109, "Length": 44, "Cover_Rate": 0.9361702127659575} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorIndex", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum"], "ground_truth": [",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter1", "Func": "printVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43110, "Length": 23, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", ""], "ground_truth": [";"], "File": "ARMInstPrinter1", "Func": "printVectorListFour", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43111, "Length": 86, "Cover_Rate": 0.7543859649122807} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")"], "ground_truth": ["+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFour", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43112, "Length": 66, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFourAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+"], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43113, "Length": 87, "Cover_Rate": 0.7631578947368421} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43114, "Length": 44, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListFourSpaced", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", ""], "ground_truth": [";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43115, "Length": 113, "Cover_Rate": 0.9912280701754386} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "("], "ground_truth": [")", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43116, "Length": 40, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43117, "Length": 44, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": [")", ".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43118, "Length": 82, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListOne", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": [")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43119, "Length": 43, "Cover_Rate": 0.8958333333333334} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", "."], "ground_truth": ["getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListOneAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43120, "Length": 16, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListOneAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43121, "Length": 16, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", ""], "ground_truth": [";"], "File": "ARMInstPrinter1", "Func": "printVectorListThree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43122, "Length": 46, "Cover_Rate": 0.5} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "("], "ground_truth": [")", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListThreeAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43123, "Length": 60, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")"], "ground_truth": ["+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListThreeSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43124, "Length": 38, "Cover_Rate": 0.41304347826086957} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")"], "ground_truth": ["+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListThreeSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43125, "Length": 64, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")"], "ground_truth": [".", "getReg", "(", ")", "+", "", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListThreeSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43126, "Length": 44, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43127, "Length": 39, "Cover_Rate": 0.42391304347826086} {"Template_token": ["", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43128, "Length": 50, "Cover_Rate": 0.5434782608695652} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListTwoAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwoAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43129, "Length": 87, "Cover_Rate": 0.9456521739130435} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ","], "ground_truth": ["Reg1", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwoAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43130, "Length": 60, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";", "O", "<<", ""], "ground_truth": [";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwoSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43131, "Length": 50, "Cover_Rate": 0.5434782608695652} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "", ")", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListTwoSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43132, "Length": 42, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getAddrOpcStr", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "']'", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "", "op", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "ImmOffs", "||", "(", "op", "==", "", ")", ")", "O", "<<", "", "<<", "", "(", "op", ")", "<<", "ImmOffs", ";", "O", "<<"], "ground_truth": ["']'", ";"], "File": "ARMInstPrinter20", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43133, "Length": 88, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "void", "InstPrinter", "::", "printAM3PreOrOffsetIndexOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "", ")", ";", "O", "<<", "'['", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "", "<<", "getAddrOpcStr", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "']'", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "", "op", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "ImmOffs", "||", "(", "op", "==", "", ")", ")", "O", "<<", "", "<<", "", "(", "op", ")", "<<", "ImmOffs", ";", "O", "<<"], "ground_truth": ["']'", ";"], "File": "ARMInstPrinter20", "Func": "printAM3PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43134, "Length": 159, "Cover_Rate": 0.9244186046511628} {"Template_token": ["", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "if", "(", "isSub", ")", "O", "<<", "", "<<", "-", "OffImm", ";", "else", "if", "(", "OffImm", ">", "", ")", "O", "<<", "", "<<", "OffImm", ";", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter21", "Func": "printAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43135, "Length": 71, "Cover_Rate": 0.4152046783625731} {"Template_token": ["", "O", "<<", "'#'", "<<", "MI", "->", "getOperand", "(", "OpNum", ")"], "ground_truth": [".", "getFPImm", "(", ")", ";"], "File": "ARMInstPrinter21", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43136, "Length": 15, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "O", "<<", "'#'", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", "."], "ground_truth": ["getFPImm", "(", ")", ";"], "File": "ARMInstPrinter21", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43137, "Length": 15, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "CC", "!=", "", ")", "O", "<<", "CondCodeToString", "("], "ground_truth": ["CC", ")", ";"], "File": "ARMInstPrinter23", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43138, "Length": 30, "Cover_Rate": 0.5} {"Template_token": ["", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "switch", "(", "SYSm", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter24", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43139, "Length": 158, "Cover_Rate": 0.30210325047801145} {"Template_token": ["", "void", "InstPrinter", "::", "printRegisterList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter24", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43140, "Length": 60, "Cover_Rate": 0.7317073170731707} {"Template_token": ["", "DefaultAltIdx", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opt", "==", "", ")", "{", "DefaultAltIdx", "=", "", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMInstPrinter25", "Func": "applyTargetSpecificCLOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43141, "Length": 26, "Cover_Rate": 0.5531914893617021} {"Template_token": ["", "if", "(", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "==", "", ")"], "ground_truth": ["O", "<<", "", ";"], "File": "ARMInstPrinter25", "Func": "printMandatoryRestrictedPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43142, "Length": 22, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "("], "ground_truth": [")", ")", ";"], "File": "ARMInstPrinter25", "Func": "printMveAddrModeRQOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43143, "Length": 35, "Cover_Rate": 0.30973451327433627} {"Template_token": ["", "uint32_t", "Val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Val", "<=", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMInstPrinter25", "Func": "printMveSaturateOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43144, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "void", "InstPrinter", "::", "printMveSaturateOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo"], "ground_truth": ["&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter25", "Func": "printMveSaturateOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43145, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "const", "char", "*", "Prefix", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumRegs", ";", "i", "++", ")", "{", "O", "<<"], "ground_truth": ["Prefix", ";"], "File": "ARMInstPrinter25", "Func": "printMVEVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43146, "Length": 40, "Cover_Rate": 0.43956043956043955} {"Template_token": ["", "assert", "(", "std", "::", "is_sorted", "(", "MI", "->", "begin", "(", ")", "+", "OpNum", ",", "MI", "->", "end", "(", ")", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "LHS", ",", "const", "MCOperand", "&", "RHS", ")", "{", "return", "MRI", ".", "getEncodingValue", "(", "LHS", ".", "getReg", "(", ")", ")", "<", "MRI", ".", "getEncodingValue", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", ";", "}", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter25", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43147, "Length": 100, "Cover_Rate": 0.6329113924050633} {"Template_token": ["", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "countTrailingZeros", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter25", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43148, "Length": 31, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "unsigned", "EncodedImm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "unsigned", "EltBits", ";", "uint64_t", "Val", "=", "", "(", "EncodedImm", ",", "EltBits", ")", ";", "O", "<<", "markup", "("], "ground_truth": ["", ")", "<<", "", ";"], "File": "ARMInstPrinter25", "Func": "printVMOVModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43149, "Length": 36, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "for", "(", "unsigned", "Pos", "=", "", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos"], "ground_truth": [")", "&", "", ")", "==", "", ";"], "File": "ARMInstPrinter25", "Func": "printVPTMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43150, "Length": 43, "Cover_Rate": 0.4174757281553398} {"Template_token": ["", "void", "InstPrinter", "::", "printVPTPredicateOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum"], "ground_truth": [",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "File": "ARMInstPrinter25", "Func": "printVPTPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43151, "Length": 23, "Cover_Rate": 0.38333333333333336} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode2OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", "."], "ground_truth": ["getReg", "(", ")", ")", "{"], "File": "ARMInstPrinter28", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43152, "Length": 54, "Cover_Rate": 0.36486486486486486} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "O", "<<", "*", "MO", ".", "getExpr", "(", ")", ";", "return", ";", "}", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO", ".", "getImm", "(", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter28", "Func": "printAdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43153, "Length": 43, "Cover_Rate": 0.45263157894736844} {"Template_token": ["", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "printRegImmShift", "(", "O", ",", "", "(", "MO3", ".", "getImm", "(", ")", ")"], "ground_truth": [",", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";"], "File": "ARMInstPrinter28", "Func": "printAM2PreOrOffsetIndexOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43154, "Length": 101, "Cover_Rate": 0.5233160621761658} {"Template_token": ["", "if", "(", "ShOpc", "==", "", "||", "(", "ShOpc", "==", "", "&&", "!", "ShImm", ")", ")", "return", ";", "O", "<<", "", ";", "assert", "(", "!", "(", "ShOpc", "==", "", "&&"], "ground_truth": ["!", "ShImm", ")", "&&", "", ")", ";"], "File": "ARMInstPrinter28", "Func": "printRegImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43155, "Length": 36, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")"], "ground_truth": [")", ";"], "File": "ARMInstPrinter28", "Func": "printSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43156, "Length": 25, "Cover_Rate": 0.30120481927710846} {"Template_token": ["", "void", "InstPrinter", "::", "printT2AddrModeImm8s4OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand"], "ground_truth": ["(", "OpNum", ")", ";"], "File": "ARMInstPrinter28", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43157, "Length": 30, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "", ";", "else", "if", "(", "OffImm", "<", "", ")", "O"], "ground_truth": ["<<", "", "<<", "-", "OffImm", ";"], "File": "ARMInstPrinter28", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43158, "Length": 67, "Cover_Rate": 0.4527027027027027} {"Template_token": ["", "void", "InstPrinter", "::", "printT2SOOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+"], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter28", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43159, "Length": 44, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "InstPrinter", "::", "printT2SOOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", ""], "ground_truth": [")", ";"], "File": "ARMInstPrinter28", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43160, "Length": 71, "Cover_Rate": 0.7171717171717171} {"Template_token": ["", "unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "", "(", "val", ",", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")"], "ground_truth": [")", ";"], "File": "ARMInstPrinter31", "Func": "printMemBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43161, "Length": 31, "Cover_Rate": 0.5254237288135594} {"Template_token": ["", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Binary", ":", "O", "<<", "'#'", "<<", "*", "Expr", ";", "break", ";", "case", "MCExpr", "::", "Constant", ":", "{", "const", "MCConstantExpr", "*", "Constant", "=", "cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "int64_t", "TargetAddress", ";", "if", "(", "!", "Constant", "->", "EvaluateAsAbsolute", "(", "TargetAddress", ")", ")", "{", "O", "<<", "'#'", "<<", "*", "Expr", ";", "}", "else", "{", "O", "<<", "", ";", "O", ".", "write_hex", "(", "static_cast", "<", "uint32_t", ">", "(", "TargetAddress"], "ground_truth": [")", ")", ";"], "File": "ARMInstPrinter31", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43162, "Length": 83, "Cover_Rate": 0.38073394495412843} {"Template_token": ["", "if", "(", "Imm", "==", "", ")", "return", ";", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", ";", "switch", "(", "Imm", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "case", "", ":", "O", "<<", "", ";", "break", ";", "}", "O", "<<", "markup", "("], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter31", "Func": "printRotImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43163, "Length": 68, "Cover_Rate": 0.6415094339622641} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "-", "OffImm", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "{", "O", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "OffImm", ")", "<<", "markup", "(", "", ")", ";", "}", "O", "<<", "", "<<", "markup", "("], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter31", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43164, "Length": 52, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "getReg", "(", ")", ")", "{", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", ""], "ground_truth": [")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43165, "Length": 55, "Cover_Rate": 0.34375} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";", "O", "<<", ""], "ground_truth": [";"], "File": "ARMInstPrinter32", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43166, "Length": 132, "Cover_Rate": 0.6055045871559633} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";", "O", "<<", ""], "ground_truth": [";"], "File": "ARMInstPrinter32", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43167, "Length": 132, "Cover_Rate": 0.6055045871559633} {"Template_token": ["", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "", ")", ";", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "("], "ground_truth": [")", ")", "<<", "ImmOffs", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43168, "Length": 40, "Cover_Rate": 0.33613445378151263} {"Template_token": ["", "O", "<<", "(", "char", ")", "", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43169, "Length": 38, "Cover_Rate": 0.31932773109243695} {"Template_token": ["", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", "<<", "']'", ";", "return", ";", "}", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", "(", "char", ")", "", "(", "MO3", ".", "getImm", "("], "ground_truth": [")", ")", "<<", "ImmOffs", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43170, "Length": 62, "Cover_Rate": 0.4161073825503356} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrMode4Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "if", "(", "MO1", ".", "getReg", "(", ")", "==", "", ")", "{", "bool", "isLDM", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "O", "<<", "", "(", "Mode", ",", "isLDM", ")", ";", "}", "else", "O", "<<", "", "("], "ground_truth": ["Mode", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43171, "Length": 137, "Cover_Rate": 0.6008771929824561} {"Template_token": ["", "return", ";", "}", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "(", "Mode", ")", ";", "return", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "("], "ground_truth": ["MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43172, "Length": 96, "Cover_Rate": 0.4549763033175355} {"Template_token": ["", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "'['", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "']'", ";", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "MO2", ".", "getReg", "(", ")", "==", "", ")", "O", "<<", "'!'", ";", "else", "O", "<<", "", "<<", "getRegisterName", "("], "ground_truth": ["MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43173, "Length": 69, "Cover_Rate": 0.6106194690265486} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrModePCOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "Modifier", ")", "{", "assert", "(", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43174, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "void", "InstPrinter", "::", "printAddrModePCOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned"], "ground_truth": ["OpNum", ",", "const", "char", "*", "Modifier", ")", "{"], "File": "ARMInstPrinter32", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43175, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "width", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")"], "ground_truth": [")", "-", "lsb", ";"], "File": "ARMInstPrinter32", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43176, "Length": 32, "Cover_Rate": 0.4} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "("], "ground_truth": ["v", ")", ";"], "File": "ARMInstPrinter32", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43177, "Length": 30, "Cover_Rate": 0.375} {"Template_token": ["", "void", "InstPrinter", "::", "printCPInstOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const"], "ground_truth": ["char", "*", "Modifier", ")", "{"], "File": "ARMInstPrinter32", "Func": "printCPInstOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43178, "Length": 19, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "void", "InstPrinter", "::", "printInst", "(", "const", "MCInst"], "ground_truth": ["*", "MI", ")", "{"], "File": "ARMInstPrinter32", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43179, "Length": 11, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "CondCodeToString", "("], "ground_truth": ["CC", ")", ";"], "File": "ARMInstPrinter32", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43180, "Length": 24, "Cover_Rate": 0.5581395348837209} {"Template_token": ["", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "("], "ground_truth": ["OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter32", "Func": "printMandatoryPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43181, "Length": 17, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "O", "<<", "MI", "->", "getOperand", "(", "OpNum", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter32", "Func": "printNoHashImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43182, "Length": 13, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "assert", "(", "", ")", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "assert", "(", "", ")", ";", "}", "else", "{", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "assert", "(", "(", "Modifier", "==", "", "||", "Modifier", "[", "", "]", "==", "", ")", "&&", "", ")", ";", "O", "<<", "'#'", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMInstPrinter32", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43183, "Length": 79, "Cover_Rate": 0.4340659340659341} {"Template_token": ["", "void", "InstPrinter", "::", "printPCLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned"], "ground_truth": ["OpNum", ")", "{"], "File": "ARMInstPrinter32", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43184, "Length": 14, "Cover_Rate": 0.7368421052631579} {"Template_token": ["", "void", "InstPrinter", "::", "printPredicateOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{", "", "CC", "=", "(", "", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "CC", "!=", "", ")", "O", "<<"], "ground_truth": ["CondCodeToString", "(", "CC", ")", ";"], "File": "ARMInstPrinter32", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43185, "Length": 44, "Cover_Rate": 0.8627450980392157} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "OpNum", "+", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", "+", "", ")", "O", "<<", "", ";", "O", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "}", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter32", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43186, "Length": 58, "Cover_Rate": 0.7532467532467533} {"Template_token": ["", "InstPrinter", "::", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCSubtargetInfo", "&"], "ground_truth": ["STI", ")", ":"], "File": "ARMInstPrinter34", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43187, "Length": 15, "Cover_Rate": 0.5} {"Template_token": ["", "InstPrinter", "::", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCSubtargetInfo"], "ground_truth": ["&", "STI", ")", ":"], "File": "ARMInstPrinter34", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43188, "Length": 15, "Cover_Rate": 0.5} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "{", "O", "<<", "", ";", "switch", "(", "Mask", ")", "{", "default", ":", "assert", "(", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "SpecRegRBit", ")", "O", "<<", "", ";", "else", "O", "<<", "", ";", "if", "(", "Mask", ")", "{", "O", "<<", "'_'", ";", "if", "(", "Mask", "&", "", ")", "O", "<<", "'f'", ";", "if", "(", "Mask", "&", ""], "ground_truth": [")", "O", "<<", "'s'", ";"], "File": "ARMInstPrinter34", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43189, "Length": 249, "Cover_Rate": 0.7259475218658892} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")"], "ground_truth": ["+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter34", "Func": "printVectorListTwoAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43190, "Length": 38, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName"], "ground_truth": ["(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter34", "Func": "printVectorListTwoSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43191, "Length": 38, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "("], "ground_truth": ["OpNum", ")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter34", "Func": "printVectorListTwoSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43192, "Length": 38, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "InstPrinter", "::", "printVectorListTwoSpacedAllLanes", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&"], "ground_truth": ["O", ")", "{"], "File": "ARMInstPrinter34", "Func": "printVectorListTwoSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43193, "Length": 18, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum"], "ground_truth": [")", ".", "getReg", "(", ")", "+", "", ")", "<<", "", ";"], "File": "ARMInstPrinter34", "Func": "printVectorListTwoSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43194, "Length": 38, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "SYSm", "&=", "", ";", "if", "(", "Opcode", "==", "", "&&", "FeatureBits", "[", "", "]", ")", "{", "switch", "(", "SYSm", ")", "{", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "}", "}", "switch", "(", "SYSm", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<", "", ";", "return", ";", "case", "", ":", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter38", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43195, "Length": 170, "Cover_Rate": 0.32504780114722753} {"Template_token": ["", "O", "<<", "", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "}", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter40", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43196, "Length": 58, "Cover_Rate": 0.38666666666666666} {"Template_token": ["", "O", "<<", "markup", "(", "", ")", "<<", "'#'", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "Op", ".", "getExpr", "(", ")", ";", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "Binary", ":", "O", "<<", "'#'", "<<", "*", "Expr", ";", "break", ";", "case", "MCExpr", "::", "Constant", ":", "{", "const", "MCConstantExpr", "*", "Constant", "=", "cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "int64_t", "TargetAddress", ";", "if", "(", "!", "Constant", "->", "evaluateAsAbsolute"], "ground_truth": ["(", "TargetAddress", ")", ")", "{"], "File": "ARMInstPrinter47", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43197, "Length": 104, "Cover_Rate": 0.47706422018348627} {"Template_token": ["", "void", "InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "Op", ".", "isImm", "(", ")", "||", "!", "PrintBranchImmAsAddress", "||", "getUseMarkup", "(", ")", ")", "return", "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "uint64_t", "Target", "=", "_MC", "::", "evaluateBranchTarget", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ",", "Address", ",", "Op", ".", "getImm", "(", ")", ")", ";", "Target", "&=", "", ";", "O", "<<", "formatHex", "(", "Target"], "ground_truth": [")", ";"], "File": "ARMInstPrinter51", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43198, "Length": 104, "Cover_Rate": 0.832} {"Template_token": ["", "void", "InstPrinter", "::", "printThumbLdrLabelOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO1", ".", "isExpr", "(", ")", ")", "O", "<<", "*", "MO1", ".", "getExpr", "(", ")", ";", "else", "if", "(", "MO1", ".", "isImm", "(", ")", ")", "O", "<<", "", "<<", "MO1", ".", "getImm", "(", ")", "<<", "", ";", "else", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMInstPrinter52", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43199, "Length": 74, "Cover_Rate": 0.9866666666666667} {"Template_token": ["", "else", "if", "(", "MO1", ".", "isImm", "(", ")", ")", "O", "<<", "", "<<", "MO1", ".", "getImm", "(", ")", "<<", "", ";", "else", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMInstPrinter52", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43200, "Length": 27, "Cover_Rate": 0.36} {"Template_token": ["", "return", ";", "}", "if", "(", "Opcode", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "-", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "<<", "", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "bool", "Writeback", "=", "true", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "Writeback", "=", "false", ";", "}", "O", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", ""], "ground_truth": [",", "O", ")", ";"], "File": "ARMInstPrinter55", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43201, "Length": 440, "Cover_Rate": 0.4339250493096647} {"Template_token": ["", "uint32_t", "Val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "markup", "(", ""], "ground_truth": [")", "<<", "", ";"], "File": "ARMInstPrinter60", "Func": "printExpandedImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43202, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "assert", "(", "!", "R", "&&", "", ")", ";", "const", "char", "*", "RegNames", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "const", "char", "*", "Name", "=", "RegNames", "[", "SysM", "]", ";", "assert", "(", "Name", "[", "", "]", "&&", "", ")", ";", "O", "<<"], "ground_truth": ["Name", ";"], "File": "ARMInstPrinter65", "Func": "printBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43203, "Length": 105, "Cover_Rate": 0.43388429752066116} {"Template_token": ["", "const", "MCOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "", ")", ";", "O", "<<", "'\\t'", "<<", "", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printSBitModifierOperand", "(", "MI", ",", "", ",", "O", ")", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegName", "(", "O", ",", "Dst", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "case", "", ":", "{", "const", "MCOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "", ")", ";", "O", "<<", "'\\t'", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "printSBitModifierOperand", "(", "MI", ",", "", ",", "O", ")", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegName", "(", "O", ",", "Dst", ".", "getReg", "(", ")", ")", ";", "O", "<<", "", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ")", "{", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "translateShiftImm", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "markup", "(", "", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getNumOperands", "(", ")", ">", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "if", "(", "Opcode", "==", "", ")", "O", "<<", "", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "else", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "-", "", ")", "{", "O", "<<", "'\\t'", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter65", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43204, "Length": 437, "Cover_Rate": 0.30905233380480907} {"Template_token": ["", "return", ";", "}", "O", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "", "<<", ""], "ground_truth": ["(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "", "<<", "ShImm", ";"], "File": "ARMInstPrinter6", "Func": "printAddrMode2OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43205, "Length": 60, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";", "return", ";", "}", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "", "Mode", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "", "(", "Mode", ")", ";", "return", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "", ")", "==", "", ")", "{", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "", "<<", "", "(", "", "(", "MO2", ".", "getImm", "(", ")", ")", ")"], "ground_truth": ["<<", "ImmOffs", "*", "", ";"], "File": "ARMInstPrinter6", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43206, "Length": 135, "Cover_Rate": 0.6683168316831684} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "", ")", ";", "O", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "", "<<", "MO2", ".", "getImm", "(", ")", ";", "}", "O", "<<"], "ground_truth": ["", ";"], "File": "ARMInstPrinter6", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43207, "Length": 63, "Cover_Rate": 0.7682926829268293} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "width", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v"], "ground_truth": [")", ")", "-", "lsb", ";"], "File": "ARMInstPrinter6", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43208, "Length": 44, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "void", "InstPrinter", "::", "printBitfieldInvMaskImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "width", "=", "(", "", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "lsb", ";", "assert", "(", "MO", ".", "isImm", "(", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMInstPrinter6", "Func": "printBitfieldInvMaskImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43209, "Length": 73, "Cover_Rate": 0.8690476190476191} {"Template_token": ["", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", "<<", "getRegisterName", "(", "Dst", ".", "getReg", "(", ")", ")", "<<", "", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", "return", ";", "O", "<<", "", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "", ")", ";", "}", "else", "{", "O", "<<", "", "<<", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "}", "return", ";", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "if", "(", "", "(", "MO1", ".", "getImm", "(", ")", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "return", ";", "}", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "", ")", ";", "if", "(", "", "(", "MO1", ".", "getImm", "(", ")", ")", "==", "", ")", "{", "O", "<<", "'\\t'", "<<", "", ";", "printPredicateOperand", "(", "MI", ",", "", ",", "O", ")", ";", "O", "<<", "'\\t'", ";", "printRegisterList", "(", "MI", ",", "", ",", "O", ")", ";", "return", ";", "}", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand"], "ground_truth": ["(", "", ")", ";"], "File": "ARMInstPrinter6", "Func": "printInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43210, "Length": 336, "Cover_Rate": 0.5291338582677165} {"Template_token": ["", "InstPrinter", "::", "InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCRegisterInfo", "&"], "ground_truth": ["MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":"], "File": "ARMInstPrinter73", "Func": "ARMInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43211, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "if", "(", "isSub", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "(", "-", "OffImm", ")", "<<", "markup", "(", "", ")", ";", "}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm", ">", "", ")", "{", "O", "<<", "", "<<", "markup", "(", "", ")", "<<", "", "<<", "formatImm", "("], "ground_truth": ["OffImm", ")", "<<", "markup", "(", "", ")", ";"], "File": "ARMInstPrinter", "Func": "printAddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43212, "Length": 59, "Cover_Rate": 0.31891891891891894} {"Template_token": ["", "if", "(", "!", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", ""], "ground_truth": [")", ".", "cloneMemRefs", "(", "*", "MI", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMInstrInfo (2)3", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43213, "Length": 184, "Cover_Rate": 0.5302593659942363} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMInstrInfo (2)3", "Func": "getNoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43214, "Length": 65, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "if", "(", "hasNOP", "(", ")", ")", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "}", "else", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["createReg", "(", "", ")", ")", ";"], "File": "ARMInstrInfo (2)3", "Func": "getNoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43215, "Length": 84, "Cover_Rate": 0.5793103448275863} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createGlobalBaseRegPass", "(", ")", "{", "return", "new", "CGBR", "(", ")"], "ground_truth": [";"], "File": "ARMInstrInfo11", "Func": "createARMGlobalBaseRegPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43216, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateReg", "(", "", ")", ")", ";"], "File": "ARMInstrInfo11", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43217, "Length": 48, "Cover_Rate": 0.3310344827586207} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMInstrInfo11", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43218, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "==", "", ")", "return", "false", ";", "const", "TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "if", "(", "TM", "->", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "false", ";", "LLVMContext", "*", "Context", "=", "&", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "", ",", "", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ","], "ground_truth": ["Id", ")", ";"], "File": "ARMInstrInfo11", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43219, "Length": 124, "Cover_Rate": 0.4232081911262799} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMInstrInfo12", "Func": "getUnindexedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43220, "Length": 60, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "void", "InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "DebugLoc", "dl", "=", "Orig", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", "=", "Orig", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "RI", ".", "emitLoadConstPool", "(", "MBB", ",", "I", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Orig", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "(", "", ")", "Orig", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "Orig", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "NewMI", "=", "prior", "(", "I", ")", ";", "NewMI", "->", "getOperand", "(", "", ")", ".", "setSubReg"], "ground_truth": ["(", "SubIdx", ")", ";"], "File": "ARMInstrInfo12", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43221, "Length": 135, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "unsigned", "Flag", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "Flag", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "AddDefaultPred", "("], "ground_truth": ["MIB", ")", ";"], "File": "ARMInstrInfo13", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43222, "Length": 152, "Cover_Rate": 0.428169014084507} {"Template_token": ["", "LLVMContext", "*", "Context", "=", "&", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "Context", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "unsigned", "Align", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "TempReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMInstrInfo13", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43223, "Length": 150, "Cover_Rate": 0.4098360655737705} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "OpNum", "==", "", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RI", ".", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "!", "RI", ".", "isLowRegister", "(", "SrcReg", ")", ")", "return", "false", ";", "}", "else", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RI", ".", "isPhysicalRegister", "(", "DstReg", ")", "&&", "!", "RI", ".", "isLowRegister", "(", "DstReg", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMInstrInfo14", "Func": "canFoldMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43224, "Length": 99, "Cover_Rate": 0.4900990099009901} {"Template_token": ["", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ")", ";", "return", "true", ";", "}", "}", "else", "{", "if", "(", "DestRC", "==", "", ")", "{", "if", "(", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "else", "if", "(", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "DestRC", "==", "", ")", "{", "if", "(", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")"], "ground_truth": [".", "addReg", "(", "SrcReg", ")", ";"], "File": "ARMInstrInfo14", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43225, "Length": 143, "Cover_Rate": 0.3629441624365482} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "Found", "="], "ground_truth": ["true", ";"], "File": "ARMInstrInfo14", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43226, "Length": 63, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "TID", ".", "getImplicitDefs", "(", ")", "&&", "!", "TID", ".", "hasOptionalDef", "(", ")", ")", "return", "false", ";", "bool", "Found", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "Pred", ".", "push_back", "("], "ground_truth": ["MO", ")", ";"], "File": "ARMInstrInfo14", "Func": "DefinesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43227, "Length": 83, "Cover_Rate": 0.6587301587301587} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "BOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "int", "BccOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "assert", "(", "TBB", "&&", "", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "", "||", "Cond", ".", "size", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "FBB", "==", "", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "", ";", "}", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "("], "ground_truth": ["FBB", ")", ";"], "File": "ARMInstrInfo14", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43228, "Length": 209, "Cover_Rate": 0.7798507462686567} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", ""], "ground_truth": [")", ".", "getImm", "(", ")", "==", "", ")", "{"], "File": "ARMInstrInfo14", "Func": "isLoadFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43229, "Length": 219, "Cover_Rate": 0.7934782608695652} {"Template_token": ["", "bool", "InstrInfo", "::", "isMoveInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SrcSubIdx", ",", "unsigned", "&", "DstSubIdx", ")", "const", "{", "SrcSubIdx", "=", "DstSubIdx", "=", "", ";", "unsigned", "oc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "oc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "return", "true", ";", "case", ""], "ground_truth": [":"], "File": "ARMInstrInfo14", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43230, "Length": 91, "Cover_Rate": 0.48663101604278075} {"Template_token": ["", "case", "", ":", "case", "", ":", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")"], "ground_truth": [".", "getReg", "(", ")", ";"], "File": "ARMInstrInfo14", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43231, "Length": 58, "Cover_Rate": 0.31016042780748665} {"Template_token": ["", "}", "Opc", "=", "", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "assert", "(", "RC", "==", "", "&&", "", ")", ";", "Opc", "=", "", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "NewMIs", ".", "push_back", "(", "MIB"], "ground_truth": [")", ";"], "File": "ARMInstrInfo14", "Func": "loadRegFromAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43232, "Length": 96, "Cover_Rate": 0.3622641509433962} {"Template_token": ["", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMInstrInfo14", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43233, "Length": 235, "Cover_Rate": 0.7993197278911565} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "Opc", "==", "", "?", "", ":", "", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ",", "false", ")", ")", ";", "return", "true", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", ""], "ground_truth": [")", "{"], "File": "ARMInstrInfo14", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43234, "Length": 97, "Cover_Rate": 0.5388888888888889} {"Template_token": ["", "void", "InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "const", "MachineInstr", "*", "Orig", ")", "const", "{", "DebugLoc", "dl", "=", "Orig", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Orig", "->", "getOpcode", "(", ")", "==", "", ")", "{", "RI", ".", "emitLoadConstPool", "(", "MBB", ",", "I", ",", "DestReg", ",", "Orig", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "Orig", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ",", "Orig", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "this", ",", "false", ",", "dl", ")", ";", "return", ";", "}", "MachineInstr", "*", "MI", "=", "MBB", ".", "getParent", "("], "ground_truth": [")", "->", "CloneMachineInstr", "(", "Orig", ")", ";"], "File": "ARMInstrInfo14", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43235, "Length": 112, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "", ";", "--", "I", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "BOpc", "&&", "I", "->", "getOpcode", "(", ")", "!=", "BccOpc", ")", "return", "", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end"], "ground_truth": ["(", ")", ";"], "File": "ARMInstrInfo14", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43236, "Length": 62, "Cover_Rate": 0.36470588235294116} {"Template_token": ["", "MachineInstr", "*", "PopMI", "=", "MF", ".", "CreateMachineInstr", "(", "get", "(", "", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "PopMI", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "=="], "ground_truth": ["", ")", "{"], "File": "ARMInstrInfo14", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43237, "Length": 69, "Cover_Rate": 0.3399014778325123} {"Template_token": ["", "bool", "InstrInfo", "::", "ReverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "", "CC", "=", "(", "", ")", "(", "int", ")", "Cond", "[", "", "]", ".", "getImm", "(", ")", ";", "Cond", "[", "", "]", ".", "setImm", "(", "", "(", "CC", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMInstrInfo14", "Func": "ReverseBranchCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43238, "Length": 48, "Cover_Rate": 0.8727272727272727} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", ""], "ground_truth": [";", "--", "i", ")", "{"], "File": "ARMInstrInfo14", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43239, "Length": 94, "Cover_Rate": 0.5529411764705883} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "ARMInstrInfo14", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43240, "Length": 119, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "RC", "==", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "Opc", "=", "Addr", "[", "", "]", ".", "isFI", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "NewMIs", ".", "push_back", "(", "MIB", ")", ";", "return", ";", "}", "Opc", "=", "", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "assert", "(", "RC", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMInstrInfo14", "Func": "storeRegToAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43241, "Length": 140, "Cover_Rate": 0.49295774647887325} {"Template_token": ["", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "Opc", "=", "Addr", "[", "", "]", ".", "isFI", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "NewMIs", ".", "push_back", "(", "MIB", ")", ";", "return", ";", "}", "Opc", "=", "", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "assert", "(", "RC", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMInstrInfo14", "Func": "storeRegToAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43242, "Length": 154, "Cover_Rate": 0.5422535211267606} {"Template_token": ["", "assert", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", "."], "ground_truth": ["addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMInstrInfo14", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43243, "Length": 174, "Cover_Rate": 0.5288753799392097} {"Template_token": ["", "bool", "InstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "size", "(", ")", ">", "", "||", "Pred2", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "", "CC1", "=", "(", "", ")", "Pred1", "[", "", "]", ".", "getImm", "(", ")", ";", "", "CC2", "=", "(", "", ")", "Pred2", "[", "", "]", ".", "getImm", "(", ")", ";", "if", "(", "CC1", "==", "CC2", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMInstrInfo14", "Func": "SubsumesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43244, "Length": 83, "Cover_Rate": 0.503030303030303} {"Template_token": ["", "void", "InstrInfo", "::", "expandLoadStackGuard", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useMovt", "(", "MF", ")", ")", "{", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "!", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable"], "ground_truth": ["|", "MachineMemOperand", "::", "MOInvariant", ";"], "File": "ARMInstrInfo16", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43245, "Length": 241, "Cover_Rate": 0.6731843575418994} {"Template_token": ["", "virtual", "MachineInstr", "*", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">"], "ground_truth": ["&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{"], "File": "ARMInstrInfo19", "Func": "foldMemoryOperandImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43246, "Length": 27, "Cover_Rate": 0.8709677419354839} {"Template_token": ["", "virtual", "const", "RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return"], "ground_truth": ["RI", ";"], "File": "ARMInstrInfo19", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43247, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "cloneMemRefs", "(", "*", "MI", ")"], "ground_truth": [".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMInstrInfo1", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43248, "Length": 220, "Cover_Rate": 0.632183908045977} {"Template_token": ["", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand"], "ground_truth": ["::", "MOInvariant", ";"], "File": "ARMInstrInfo25", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43249, "Length": 129, "Cover_Rate": 0.36134453781512604} {"Template_token": ["", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "dl", "=", "Orig", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", "=", "Orig", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":"], "ground_truth": ["{"], "File": "ARMInstrInfo27", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43250, "Length": 60, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "==", "", ")", "return", "false", ";", "const", "TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "if", "(", "TM", "->", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "false", ";", "LLVMContext", "*", "Context", "=", "&", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "Context", ",", "", ","], "ground_truth": ["PCLabelIndex", ",", "PCAdj", ")", ";"], "File": "ARMInstrInfo2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43251, "Length": 123, "Cover_Rate": 0.32625994694960214} {"Template_token": ["", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "unsigned", "Flag", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "Flag", ",", "", ",", "", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "("], "ground_truth": [")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMInstrInfo30", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43252, "Length": 124, "Cover_Rate": 0.35327635327635326} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "STI", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "Context", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "unsigned", "Align", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "TempReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI"], "ground_truth": [".", "getInstrInfo", "(", ")", ";"], "File": "ARMInstrInfo30", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43253, "Length": 147, "Cover_Rate": 0.38992042440318303} {"Template_token": ["", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ";", "case", "", ":", "{", "if", "(", "OpNum", "==", "", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RI", ".", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "!", "RI", ".", "isLowRegister", "(", "SrcReg", ")", ")", "return", "false", ";", "}", "else", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "("], "ground_truth": ["", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstrInfo31", "Func": "canFoldMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43254, "Length": 79, "Cover_Rate": 0.42245989304812837} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")"], "ground_truth": [".", "addReg", "(", "SrcReg", ")", ";"], "File": "ARMInstrInfo31", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43255, "Length": 78, "Cover_Rate": 0.32098765432098764} {"Template_token": ["", "else", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ")", ";", "}", "else", "if", "(", "DestRC", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "else", "if", "(", "DestRC", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "else", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMInstrInfo31", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43256, "Length": 98, "Cover_Rate": 0.40329218106995884} {"Template_token": ["", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "", ":", "", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "return", "getNumJTEntries", "(", "JT", ",", "JTI", ")", "*", "", "+", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "}", "default", ":", "return", "", ";", "}", "}", "}", "return"], "ground_truth": ["", ";"], "File": "ARMInstrInfo31", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43257, "Length": 114, "Cover_Rate": 0.3106267029972752} {"Template_token": ["", "case", "", ":", "case", "", ":", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", ""], "ground_truth": [")", ".", "getReg", "(", ")", ";"], "File": "ARMInstrInfo31", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43258, "Length": 58, "Cover_Rate": 0.3372093023255814} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMInstrInfo31", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43259, "Length": 114, "Cover_Rate": 0.6627906976744186} {"Template_token": ["", "unsigned", "Opc", "=", "", ";", "if", "(", "RC", "==", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "Opc", "=", "Addr", "[", "", "]", ".", "isFI", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "NewMIs", ".", "push_back", "(", "MIB", ")", ";", "return", ";", "}", "Opc", "=", "", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "Opc", "=", "", ";", "}", "else", "{", "assert", "(", "RC", "==", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMInstrInfo31", "Func": "loadRegFromAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43260, "Length": 137, "Cover_Rate": 0.5169811320754717} {"Template_token": ["", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "RC", "==", "", "&&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")"], "ground_truth": [".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";"], "File": "ARMInstrInfo31", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43261, "Length": 230, "Cover_Rate": 0.9236947791164659} {"Template_token": ["", "return", "true", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", "->", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", ".", "setReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMInstrInfo31", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43262, "Length": 74, "Cover_Rate": 0.4111111111111111} {"Template_token": ["", "MI", "->", "setDesc", "(", "get", "(", "Opc", "==", "", "?", "", ":", "", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Pred", "[", "", "]", ".", "getImm", "(", ")", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Pred", "[", "", "]", ".", "getReg", "(", ")", ",", "false", ")", ")", ";", "return", "true", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", "->"], "ground_truth": ["getOperand", "(", "PIdx", ")", ";"], "File": "ARMInstrInfo31", "Func": "PredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43263, "Length": 88, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "bool", "InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "MachineInstr", "*", "PopMI", "=", "MF", ".", "CreateMachineInstr", "(", "get", "(", "", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "PopMI", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "PopMI", "->", "setDesc", "(", "get", "(", "", ")", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "PopMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg"], "ground_truth": [",", "true", ")", ")", ";"], "File": "ARMInstrInfo31", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43264, "Length": 190, "Cover_Rate": 0.9359605911330049} {"Template_token": ["", "bool", "InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "MachineInstr", "*", "PopMI", "=", "MF", ".", "CreateMachineInstr", "(", "get", "(", "", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "PopMI", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "PopMI", "->", "setDesc", "(", "get"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMInstrInfo31", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43265, "Length": 168, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "false", ","], "ground_truth": ["false", ",", "true", ")", ";"], "File": "ARMInstrInfo31", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43266, "Length": 53, "Cover_Rate": 0.3081395348837209} {"Template_token": ["", "bool", "InstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "size", "(", ")", ">", "", "||", "Pred2", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "", "CC1", "=", "(", "", ")", "Pred1", "[", "", "]", ".", "getImm", "(", ")", ";", "", "CC2", "=", "(", "", ")", "Pred2", "[", "", "]", ".", "getImm", "(", ")", ";", "if", "(", "CC1", "==", "CC2", ")", "return", "true", ";", "switch", "(", "CC1", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "CC2", "==", "", ";", "case", ""], "ground_truth": [":"], "File": "ARMInstrInfo31", "Func": "SubsumesPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43267, "Length": 110, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "unsigned", "Opc", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", "->", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "("], "ground_truth": ["MIB", ")", ";"], "File": "ARMInstrInfo34", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43268, "Length": 95, "Cover_Rate": 0.3242320819112628} {"Template_token": ["", "unsigned", "TempReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "TempReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "PCLabelIndex", ")", ";", "if", "(", "Opc", "==", "", ")", "AddDefaultPred", "(", "MIB", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMInstrInfo38", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43269, "Length": 149, "Cover_Rate": 0.3952254641909814} {"Template_token": ["", "unsigned", "PCAdj", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "Context", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "unsigned", "Align", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", "->", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "TempReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "("], "ground_truth": [")", "?", "", ":", "", ";"], "File": "ARMInstrInfo39", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43270, "Length": 144, "Cover_Rate": 0.37402597402597404} {"Template_token": ["", "const", "unsigned", "Mask", "=", "", ";", "return", "std", "::", "make_pair", "(", "TF", "&", "Mask", ",", "TF", "&", "~"], "ground_truth": ["Mask", ")", ";"], "File": "ARMInstrInfo42", "Func": "decomposeMachineOperandsTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43271, "Length": 21, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "const", "unsigned", "Mask", "=", "", ";", "return", "std", "::", "make_pair", "(", "TF", "&"], "ground_truth": ["Mask", ",", "TF", "&", "~", "Mask", ")", ";"], "File": "ARMInstrInfo42", "Func": "decomposeMachineOperandsTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43272, "Length": 21, "Cover_Rate": 0.5121951219512195} {"Template_token": ["", "void", "InstrInfo", "::", "expandLoadStackGuard", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useMovt", "(", "MF", ")", ")", "{", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "!", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isGVIndirectSymbol"], "ground_truth": ["(", "GV", ")", ")", "{"], "File": "ARMInstrInfo46", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43273, "Length": 150, "Cover_Rate": 0.423728813559322} {"Template_token": ["", "unsigned", "Idx", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "unsigned", "Opc", "=", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", "->", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", ""], "ground_truth": [")", ";"], "File": "ARMInstrInfo4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43274, "Length": 127, "Cover_Rate": 0.43197278911564624} {"Template_token": ["", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateReg", "(", "", ")", ")", ";"], "File": "ARMInstrInfo5", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43275, "Length": 48, "Cover_Rate": 0.3609022556390977} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createGlobalBaseRegPass"], "ground_truth": ["(", ")", "{"], "File": "ARMInstrInfo", "Func": "createARMGlobalBaseRegPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43276, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU"], "ground_truth": [")", ";"], "File": "ARMInstrInfo", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43277, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "}", "else", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMInstrInfo", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43278, "Length": 70, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "const", "char", "*", "getPassName", "("], "ground_truth": [")", "const", "override", "{"], "File": "ARMInstrInfo", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43279, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "unsigned", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "TempReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")"], "ground_truth": [",", "GlobalBaseReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "PCLabelIndex", ")", ";"], "File": "ARMInstrInfo", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43280, "Length": 120, "Cover_Rate": 0.3183023872679045} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "Context", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "unsigned", "Align", "=", "MF", ".", "getDataLayout", "(", ")", ".", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "TempReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "TempReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "Opc", "=", "STI", ".", "isThumb2", "(", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "TempReg", ")", ".", "addImm", "(", "PCLabelIndex", ")", ";", "if", "(", "Opc", "==", "", ")", "AddDefaultPred", "(", "MIB"], "ground_truth": [")", ";"], "File": "ARMInstrInfo", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43281, "Length": 231, "Cover_Rate": 0.6127320954907162} {"Template_token": ["", "return", "new", "InstructionSelector", "(", "TM", ",", "STI"], "ground_truth": [",", "RBI", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "createARMInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43282, "Length": 11, "Cover_Rate": 0.34375} {"Template_token": ["", "static", "const", "char", "*", "getName", "(", ")", "{", "return", "DEBUG_TYPE"], "ground_truth": [";"], "File": "ARMInstructionSelector (2)", "Func": "getName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43283, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "RegisterBank", "*", "RegBank", "=", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";", "assert", "(", "RegBank", "&&", "", ")", ";", "const", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "RegBank", "->", "getID", "(", ")", "==", "", "||", "RegBank", "->", "getID", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "RegBank", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "Size", "==", "", ")", "return", "&", "", ";", "else", "if", "(", "Size", "==", "", ")", "return", "&", "", ";", "else", "if", "(", "Size", "==", "", ")", "return", "&"], "ground_truth": ["", ";"], "File": "ARMInstructionSelector (2)", "Func": "guessRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43284, "Length": 104, "Cover_Rate": 0.6753246753246753} {"Template_token": ["", "static", "const", "TargetRegisterClass", "*", "guessRegClass", "(", "unsigned", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "const", "RegisterBank", "*", "RegBank", "=", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";", "assert", "(", "RegBank", "&&", "", ")", ";", "const", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "RegBank", "->", "getID", "(", ")", "==", "", "||", "RegBank", "->", "getID", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "RegBank", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "Size", "==", "", ")", "return", "&", "", ";", "else", "if", "(", "Size", "==", "", ")", "return", "&", "", ";", "else", "if", "(", "Size", "==", "", ")", "return", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "return", "&"], "ground_truth": ["", ";"], "File": "ARMInstructionSelector (2)", "Func": "guessRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43285, "Length": 139, "Cover_Rate": 0.9025974025974026} {"Template_token": ["", "MIB", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "LHSReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "RHSReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "validOpRegPair", "(", "MRI", ",", "LHSReg", ",", "RHSReg", ",", "Helper", ".", "OperandSize", ",", "Helper", ".", "OperandRegBankID", ")", ")", "return", "false", ";", "auto", "Conds", "=", "getComparePreds", "(", "Cond", ")", ";", "auto", "ZeroReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "putConstant", "(", "I", ",", "ZeroReg", ",", "", ")", ";", "if", "(", "Conds", ".", "second", "==", "", ")", "{", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "ResReg", ",", "Conds", ".", "first", ",", "LHSReg", ",", "RHSReg", ",", "ZeroReg", ")", ")", "return", "false", ";", "}", "else", "{", "auto", "IntermediateRes", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "IntermediateRes", ",", "Conds", ".", "first", ",", "LHSReg", ",", "RHSReg", ",", "ZeroReg", ")", ")", "return", "false", ";", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "ResReg", ",", "Conds", ".", "second", ",", "LHSReg", ",", "RHSReg", ",", "IntermediateRes", ")", ")", "return", "false", ";", "}", "MIB", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43286, "Length": 194, "Cover_Rate": 0.6139240506329114} {"Template_token": ["", "auto", "LHSReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "RHSReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "validOpRegPair", "(", "MRI", ",", "LHSReg", ",", "RHSReg", ",", "Helper", ".", "OperandSize", ",", "Helper", ".", "OperandRegBankID", ")", ")", "return", "false", ";", "auto", "Conds", "=", "getComparePreds", "(", "Cond", ")", ";", "auto", "ZeroReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "putConstant", "(", "I", ",", "ZeroReg", ",", "", ")", ";", "if", "(", "Conds", ".", "second", "==", "", ")", "{", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "ResReg", ",", "Conds", ".", "first", ",", "LHSReg", ",", "RHSReg", ",", "ZeroReg", ")", ")", "return", "false", ";", "}", "else", "{", "auto", "IntermediateRes", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "IntermediateRes", ",", "Conds", "."], "ground_truth": ["first", ",", "LHSReg", ",", "RHSReg", ",", "ZeroReg", ")", ")", "return", "false", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43287, "Length": 152, "Cover_Rate": 0.4810126582278481} {"Template_token": ["", "bool", "UseMovt", "=", "STI", ".", "useMovt", "(", "MF", ")", ";", "unsigned", "Size", "=", "TM", ".", "getPointerSize", "(", "", ")", ";", "unsigned", "Alignment", "=", "", ";", "auto", "addOpsForConstantPoolLoad", "=", "[", "&", "MF", ",", "Alignment", ",", "Size", "]", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "GlobalValue", "*", "GV", ",", "bool", "IsSBREL", ")", "{", "assert", "(", "MIB", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "auto", "ConstPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "auto", "CPIndex", "=", "IsSBREL", "?", "ConstPool", "->", "getConstantPoolIndex", "(", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ",", "Alignment", ")", ":", "ConstPool", "->", "getConstantPoolIndex", "(", "GV", ",", "Alignment", ")", ";", "MIB", ".", "addConstantPoolIndex", "(", "CPIndex", ",", "", ",", "", ")", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", ";", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "bool", "Indirect", "=", "STI", ".", "isGVIndirectSymbol", "(", "GV", ")", ";", "unsigned", "Opc", "=", "UseMovt", "&&", "!", "STI", ".", "isTargetELF", "(", ")", "?", "(", "Indirect", "?", "", ":", "", ")", ":", "(", "Indirect", "?", "", ":", "", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "int", "TargetFlags", "=", "", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "TargetFlags", "|=", "", ";", "if", "(", "STI", ".", "isGVInGOT", "(", "GV", ")", ")", "TargetFlags", "|=", "", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setTargetFlags", "("], "ground_truth": ["TargetFlags", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43288, "Length": 252, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "}", "if", "(", "STI", ".", "isRWPI", "(", ")", "&&", "!", "isReadOnly", ")", "{", "auto", "Offset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstrBuilder", "OffsetMIB", ";", "if", "(", "UseMovt", ")", "{", "OffsetMIB", "=", "BuildMI", "(", "MBB", ",", "*", "MIB", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Offset", ")", ";", "OffsetMIB", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "}", "else", "{", "OffsetMIB", "=", "BuildMI", "(", "MBB", ",", "*", "MIB", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Offset", ")", ";", "addOpsForConstantPoolLoad", "(", "OffsetMIB", ",", "GV", ",", "true", ")", ";", "}", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "OffsetMIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", "->", "RemoveOperand", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", ")", "{", "if", "(", "UseMovt", ")", "{", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "else", "{", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", "->", "RemoveOperand", "(", "", ")", ";", "addOpsForConstantPoolLoad", "(", "MIB", ",", "GV", ",", "false", ")", ";", "}", "}", "else", "if", "(", "STI", ".", "isTargetMachO", "(", ")", ")", "{", "if", "(", "UseMovt", ")", "MIB", "->", "setDesc", "(", "TII", ".", "get", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43289, "Length": 269, "Cover_Rate": 0.32566585956416466} {"Template_token": ["", "unsigned", "InstructionSelector", "::", "selectLoadStoreOpCode", "(", "unsigned", "Opc", ",", "unsigned", "RegBank", ",", "unsigned", "Size", ")", "const", "{", "bool", "isStore", "=", "Opc", "==", "TargetOpcode", "::", "G_STORE", ";", "if", "(", "RegBank", "==", "", ")", "{", "switch", "(", "Size", ")", "{", "case", "", ":", "case", "", ":", "return", "isStore", "?", "Opcodes", ".", "STORE8", ":", "Opcodes", ".", "LOAD8", ";", "case"], "ground_truth": ["", ":"], "File": "ARMInstructionSelector (2)", "Func": "selectLoadStoreOpCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43290, "Length": 57, "Cover_Rate": 0.3958333333333333} {"Template_token": ["", "static", "bool", "selectMergeValues", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "BaseInstrInfo", "&", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "assert", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2", "(", ")", "&&", "", ")", ";", "unsigned", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg2", "=", "MIB", "->", "getOperand", "("], "ground_truth": ["", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43291, "Length": 165, "Cover_Rate": 0.6846473029045643} {"Template_token": ["", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "&", "DbgLoc", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "auto", "CondReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "validReg", "(", "MRI", ",", "CondReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "CmpI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addUse", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "ResReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "TrueReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "FalseReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "validOpRegPair", "(", "MRI", ",", "ResReg", ",", "TrueReg", ",", "", ",", "", ")", "&&", "validOpRegPair", "(", "MRI", ",", "TrueReg", ",", "FalseReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "Mov1I", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addDef", "(", "ResReg", ")", ".", "addUse", "(", "TrueReg", ")", ".", "addUse", "(", "FalseReg", ")", ".", "add", "(", "predOps", "(", "", ",", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Mov1I", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43292, "Length": 250, "Cover_Rate": 0.8445945945945946} {"Template_token": ["", "bool", "InstructionSelector", "::", "selectShift", "(", "unsigned", "ShiftOpc", ",", "MachineInstrBuilder", "&", "MIB", ")", "const", "{", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "ShiftOpc", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ","], "ground_truth": ["RBI", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43293, "Length": 63, "Cover_Rate": 0.9264705882352942} {"Template_token": ["", "if", "(", "Size", "!=", "", "&&", "Size", "!=", "", ")", "return", "Opc", ";", "if", "(", "Opc", "==", "G_SEXT", ")", "return", "Size", "==", "", "?", "Opcodes", "."], "ground_truth": ["SEXT8", ":", "Opcodes", ".", "SEXT16", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectSimpleExtOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43294, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "=="], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43295, "Length": 89, "Cover_Rate": 0.36929460580912865} {"Template_token": ["", "unsigned", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void"], "ground_truth": [")", "VReg1", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43296, "Length": 73, "Cover_Rate": 0.3029045643153527} {"Template_token": ["", "bool", "InstructionSelector", "::", "validOpRegPair", "(", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "LHSReg"], "ground_truth": [",", "unsigned", "RHSReg", ",", "unsigned", "ExpectedSize", ",", "unsigned", "ExpectedRegBankID", ")", "const", "{"], "File": "ARMInstructionSelector (2)", "Func": "validOpRegPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43297, "Length": 23, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "!=", "ExpectedSize", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "ExpectedRegBankID", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ""], "ground_truth": [")", ";"], "File": "ARMInstructionSelector (2)", "Func": "validReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43298, "Length": 58, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "bool", "InstructionSelector", "::", "validReg", "(", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "Reg", ",", "unsigned", "ExpectedSize", ",", "unsigned", "ExpectedRegBankID", ")", "const", "{", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "!=", "ExpectedSize", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "ExpectedRegBankID", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMInstructionSelector (2)", "Func": "validReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43299, "Length": 85, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCopy", "(", "I", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "return", "true", ";", "}", "MachineInstrBuilder", "MIB", "{", "MF", ",", "I", "}", ";", "using", "namespace", "TargetOpcode", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "G_ADD", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ".", "addImm", "(", "", ")", ")", ")", ";", "break", ";", "case", "G_LOAD", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMInstructionSelector10", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43300, "Length": 140, "Cover_Rate": 0.5932203389830508} {"Template_token": ["", "assert", "(", "(", "DstSize", "==", "SrcSize", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "DstSize", "<=", "SrcSize", ")", ")", "&&", "", ")", ";", "assert", "(", "RegBank", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")"], "ground_truth": [")", "<<", "", ")", ";"], "File": "ARMInstructionSelector10", "Func": "selectCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43301, "Length": 83, "Cover_Rate": 0.3593073593073593} {"Template_token": ["", "const", "RegisterBank", "*", "RegBank", "=", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";", "assert", "(", "RegBank", "&&", "", ")", ";", "const", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "RegBank", "->", "getID", "(", ")", "==", "", "||", "RegBank", "->", "getID", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "RegBank", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "Size", "==", "", ")", "return", "&", "", ";", "else", "if", "(", "Size", "==", "", ")"], "ground_truth": ["return", "&", "", ";"], "File": "ARMInstructionSelector12", "Func": "guessRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43302, "Length": 93, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "static", "bool", "selectCopy", "(", "MachineInstr", "&", "I", ",", "const", "TargetInstrInfo", "&", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", ")", "return", "true", ";", "const", "TargetRegisterClass", "*", "RC", "=", "guessRegClass", "(", "DstReg", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMInstructionSelector12", "Func": "selectCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43303, "Length": 111, "Cover_Rate": 0.9568965517241379} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "TargetFlags", "|=", "", ";", "if", "(", "STI", ".", "isGVInGOT", "(", "GV", ")", ")", "TargetFlags", "|=", "", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "TargetFlags", ")", ";", "if", "(", "Indirect", ")", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "TM", ".", "getPointerSize", "(", ")", ",", "Alignment", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "bool", "isReadOnly", "=", "STI", ".", "getTargetLowering", "(", ")", "->", "isReadOnly", "(", "GV", ")", ";", "if", "(", "STI", ".", "isROPI", "(", ")", "&&", "isReadOnly", ")", "{", "unsigned", "Opc", "=", "UseMovt", "?", "", ":", "", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "STI", ".", "isRWPI", "(", ")", "&&", "!", "isReadOnly", ")", "{", "auto", "Offset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstrBuilder", "OffsetMIB", ";", "if", "(", "UseMovt", ")", "{", "OffsetMIB", "=", "BuildMI", "(", "MBB", ",", "*", "MIB", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Offset", ")", ";", "OffsetMIB", ".", "addGlobalAddress", "(", "GV", ",", "", ",", "", ")", ";", "}", "else", "{", "OffsetMIB", "=", "BuildMI", "(", "MBB", ",", "*", "MIB", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ",", "Offset", ")", ";", "addOpsForConstantPoolLoad", "(", "OffsetMIB", ",", "GV", ",", "true", ")", ";", "}", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "OffsetMIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", "->", "RemoveOperand", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI"], "ground_truth": [",", "RBI", ")", ";"], "File": "ARMInstructionSelector12", "Func": "selectGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43304, "Length": 326, "Cover_Rate": 0.39515151515151514} {"Template_token": ["", "switch", "(", "Size", ")", "{", "case", "", ":", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "default", ":", "return", "Opc", ";", "}", "}", "if", "(", "RegBank", "==", "", ")", "{", "switch", "(", "Size", ")", "{", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "default", ":", "return", "Opc", ";", "}", "}", "return", "Opc"], "ground_truth": [";"], "File": "ARMInstructionSelector12", "Func": "selectLoadStoreOpCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43305, "Length": 87, "Cover_Rate": 0.6126760563380281} {"Template_token": ["", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "case", "", ":", "return", "isStore", "?", "", ":", "", ";", "default", ":", "return", "Opc", ";", "}", "}", "if", "(", "RegBank"], "ground_truth": ["==", "", ")", "{"], "File": "ARMInstructionSelector12", "Func": "selectLoadStoreOpCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43306, "Length": 44, "Cover_Rate": 0.30985915492957744} {"Template_token": ["", "if", "(", "Opc", "==", "G_SEXT", ")", "return", "Size", "==", "", "?", "", ":", "", ";", "if", "(", "Opc", "==", "G_ZEXT", ")", "return", "Size", "=="], "ground_truth": ["", "?", "", ":", "", ";"], "File": "ARMInstructionSelector12", "Func": "selectSimpleExtOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43307, "Length": 30, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "InstructionSelector", "::", "validReg", "(", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "Reg", ",", "unsigned", "ExpectedSize", ",", "unsigned", "ExpectedRegBankID", ")", "const", "{", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "!=", "ExpectedSize", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "ExpectedRegBankID", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMInstructionSelector12", "Func": "validReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43308, "Length": 85, "Cover_Rate": 0.9883720930232558} {"Template_token": ["", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "SubI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "selectSimpleExtOpc", "(", "I", ".", "getOpcode", "(", ")", ",", "SrcSize", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "default", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "break", ";", "}", "case", "G_ADD", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_LOAD", ":", "{", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "const", "auto", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ValSize", "!=", "", "&&", "ValSize", "!=", "", "&&", "ValSize", "!=", "", "&&", "ValSize", "!=", "", ")", "return", "false", ";", "const", "auto", "NewOpc", "=", "selectLoadOpCode", "(", "ValSize", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", ")", "MIB", ".", "addReg", "(", ""], "ground_truth": [")", ";"], "File": "ARMInstructionSelector13", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43309, "Length": 252, "Cover_Rate": 0.3689604685212299} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMInstructionSelector13", "Func": "selectLoadOpCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43310, "Length": 18, "Cover_Rate": 0.3829787234042553} {"Template_token": ["", "if", "(", "Opc", "==", "G_SEXT", ")", "return", "Size", "==", "", "?", "", ":", "", ";", "if", "(", "Opc", "==", "G_ZEXT", ")", "return", "Size", "==", "", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMInstructionSelector13", "Func": "selectSimpleExtOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43311, "Length": 30, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "(", "void", ")", "SrcSize", ";", "assert", "(", "(", "DstSize", "==", "SrcSize", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "DstSize", "<=", "SrcSize", ")", ")", "&&", "", ")", ";", "assert", "(", "(", "RegBank", "->", "getID", "(", ")", "==", "", "||", "RegBank", "->", "getID", "(", ")", "==", "", ")", "&&", "", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "", ";", "if", "(", "RegBank", "->", "getID", "(", ")", "==", "", ")", "{", "if", "(", "DstSize", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "DstSize", "==", "", ")", "RC", "=", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMInstructionSelector18", "Func": "selectCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43312, "Length": 142, "Cover_Rate": 0.4896551724137931} {"Template_token": ["", "static", "bool", "selectExtract", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "BaseInstrInfo", "&", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "assert", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2", "(", ")", "&&", "", ")", ";", "unsigned", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI"], "ground_truth": [",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector18", "Func": "selectExtract", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43313, "Length": 205, "Cover_Rate": 0.803921568627451} {"Template_token": ["", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "ValSize", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "if", "(", "ValSize", "==", "", ")", "{", "if", "(", "TII", ".", "getSubtarget", "(", ")", ".", "useNEONForSinglePrecisionFP", "(", ")", ")", "return", "false", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "==", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMInstructionSelector18", "Func": "selectFAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43314, "Length": 74, "Cover_Rate": 0.4774193548387097} {"Template_token": ["", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "MIB", "->", "RemoveOperand", "(", "", ")", ";", "MIB", "->", "RemoveOperand", "(", "", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMInstructionSelector18", "Func": "selectSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43315, "Length": 134, "Cover_Rate": 0.5254901960784314} {"Template_token": ["", "bool", "InstructionSelector", "::", "insertComparison", "(", "CmpConstants", "Helper", ",", "InsertInfo", "I", ",", "unsigned", "ResReg", ",", "", "Cond", ",", "unsigned", "LHSReg", ",", "unsigned", "RHSReg", ",", "unsigned", "PrevRes", ")", "const", "{", "auto", "CmpI", "=", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", ".", "get", "(", "Helper", ".", "ComparisonOpcode", ")", ")", ".", "addUse", "(", "LHSReg", ")", ".", "addUse", "(", "RHSReg", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "if", "(", "Helper", ".", "ReadFlagsOpcode", "!=", "", ")", "{", "auto", "ReadI", "=", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", "."], "ground_truth": ["get", "(", "Helper", ".", "ReadFlagsOpcode", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMInstructionSelector1", "Func": "insertComparison", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43316, "Length": 135, "Cover_Rate": 0.5672268907563025} {"Template_token": ["", "(", "void", ")", "BuildMI", "(", "I", ".", "MBB", ",", "I", ".", "InsertBefore", ",", "I", ".", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "MOVi", ")", ")", ".", "addDef", "(", "DestReg", ")", ".", "addImm", "(", "Constant", ")"], "ground_truth": [".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "File": "ARMInstructionSelector1", "Func": "putConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43317, "Length": 52, "Cover_Rate": 0.7323943661971831} {"Template_token": ["", "void", "InstructionSelector", "::", "renderVFPF32Imm", "(", "MachineInstrBuilder", "&", "NewInstBuilder", ",", "const", "MachineInstr", "&", "OldInst", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "OldInst", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", "&&", "OpIdx", "==", "-", "", "&&", "", ")", ";", "APFloat", "FPImmValue", "=", "OldInst", ".", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "int", "FPImmEncoding", "=", "", "("], "ground_truth": ["FPImmValue", ")", ";"], "File": "ARMInstructionSelector1", "Func": "renderVFPF32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43318, "Length": 65, "Cover_Rate": 0.7647058823529411} {"Template_token": ["", "APFloat", "FPImmValue", "=", "OldInst", ".", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "int", "FPImmEncoding", "=", "", "(", "FPImmValue", ")", ";", "assert", "(", "FPImmEncoding", "!=", "-", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMInstructionSelector1", "Func": "renderVFPF32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43319, "Length": 36, "Cover_Rate": 0.4235294117647059} {"Template_token": ["", "APFloat", "FPImmValue", "=", "OldInst", ".", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "int", "FPImmEncoding", "=", "", "(", "FPImmValue"], "ground_truth": [")", ";"], "File": "ARMInstructionSelector1", "Func": "renderVFPF64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43320, "Length": 26, "Cover_Rate": 0.3058823529411765} {"Template_token": ["", "void", "InstructionSelector", "::", "renderVFPF64Imm", "(", "MachineInstrBuilder", "&", "NewInstBuilder", ",", "const", "MachineInstr", "&", "OldInst", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "OldInst", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", "&&", "OpIdx", "==", "-", "", "&&", "", ")", ";", "APFloat", "FPImmValue", "=", "OldInst", ".", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->"], "ground_truth": ["getValueAPF", "(", ")", ";"], "File": "ARMInstructionSelector1", "Func": "renderVFPF64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43321, "Length": 57, "Cover_Rate": 0.6705882352941176} {"Template_token": ["", "const", "InsertInfo", "I", "(", "MIB", ")", ";", "auto", "ResReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "if", "(", "!", "validReg", "(", "MRI", ",", "ResReg", ",", "", ",", "", ")", ")", "return", "false", ";", "auto", "Cond", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MIB", "->", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ")", ";", "if", "(", "Cond", "==", "CmpInst", "::", "FCMP_TRUE", "||", "Cond", "==", "CmpInst", "::", "FCMP_FALSE", ")", "{", "putConstant", "(", "I", ",", "ResReg", ",", "Cond", "==", "CmpInst", "::", "FCMP_TRUE", "?", "", ":", "", ")", ";", "MIB", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "LHSReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "auto", "RHSReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "if", "(", "!", "validOpRegPair", "(", "MRI", ",", "LHSReg", ",", "RHSReg", ",", "Helper", ".", "OperandSize", ",", "Helper", ".", "OperandRegBankID", ")", ")", "return", "false", ";", "auto", "Conds", "=", "getComparePreds", "(", "Cond", ")", ";", "auto", "ZeroReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "putConstant", "(", "I", ",", "ZeroReg", ",", "", ")", ";", "if", "(", "Conds", ".", "second", "==", "", ")", "{", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "ResReg", ",", "Conds", ".", "first", ",", "LHSReg", ",", "RHSReg", ",", "ZeroReg", ")", ")", "return", "false", ";", "}", "else", "{", "auto", "IntermediateRes", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "IntermediateRes", ",", "Conds", ".", "first", ",", "LHSReg", ",", "RHSReg", ",", "ZeroReg", ")", ")", "return", "false", ";", "if", "(", "!", "insertComparison", "(", "Helper", ",", "I", ",", "ResReg", ",", "Conds", ".", "second", ",", "LHSReg", ",", "RHSReg", ",", "IntermediateRes", ")", ")", "return", "false", ";", "}", "MIB", "->", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMInstructionSelector1", "Func": "selectCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43322, "Length": 277, "Cover_Rate": 0.9111842105263158} {"Template_token": ["", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg2", "=", "MIB", ".", "getReg", "(", "", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMInstructionSelector1", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43323, "Length": 115, "Cover_Rate": 0.5021834061135371} {"Template_token": ["", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "&", "DbgLoc", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "auto", "CondReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "assert", "(", "validReg", "(", "MRI", ",", "CondReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "CmpI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "TSTri", ")", ")", ".", "addUse", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "ResReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "auto", "TrueReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "auto", "FalseReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "assert", "(", "validOpRegPair", "(", "MRI", ",", "ResReg", ",", "TrueReg", ",", "", ",", "", ")", "&&", "validOpRegPair", "(", "MRI", ",", "TrueReg", ",", "FalseReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "Mov1I", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "MOVCCr", ")", ")", ".", "addDef", "(", "ResReg", ")", ".", "addUse", "(", "TrueReg", ")", ".", "addUse", "(", "FalseReg", ")", ".", "add", "(", "predOps", "(", "", ",", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Mov1I", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMInstructionSelector1", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43324, "Length": 238, "Cover_Rate": 0.85} {"Template_token": ["", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "&", "DbgLoc", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "auto", "CondReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "assert", "(", "validReg", "(", "MRI", ",", "CondReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "CmpI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "TSTri", ")", ")", ".", "addUse", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "ResReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "auto", "TrueReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "auto", "FalseReg", "=", "MIB", ".", "getReg", "("], "ground_truth": ["", ")", ";"], "File": "ARMInstructionSelector1", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43325, "Length": 137, "Cover_Rate": 0.48928571428571427} {"Template_token": ["", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg1", "=", "MIB", ".", "getReg", "(", "", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", "."], "ground_truth": ["getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector1", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43326, "Length": 85, "Cover_Rate": 0.37117903930131} {"Template_token": ["", "Register", "VReg1", "=", "MIB", ".", "getReg", "(", "", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg2", "=", "MIB", ".", "getReg", "(", "", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")"], "ground_truth": ["->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector1", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43327, "Length": 100, "Cover_Rate": 0.4366812227074236} {"Template_token": ["", "assert", "(", "validOpRegPair", "(", "MRI", ",", "ResReg", ",", "TrueReg", ",", "", ",", "", ")", "&&", "validOpRegPair", "(", "MRI", ",", "TrueReg", ",", "FalseReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "Mov1I", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "MOVCCr", ")", ")", ".", "addDef", "(", "ResReg", ")", ".", "addUse", "(", "TrueReg", ")", ".", "addUse", "(", "FalseReg", ")", ".", "add", "(", "predOps", "(", "", ",", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Mov1I", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMInstructionSelector20", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43328, "Length": 104, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "assert", "(", "RegBank", "&&", "", ")", ";", "const", "unsigned", "DstSize", "=", "MRI", ".", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "DstSize", ";", "unsigned", "SrcReg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SrcSize", "=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "(", "void", ")", "SrcSize", ";", "assert", "(", "DstSize", "<=", "SrcSize", "&&", "", ")", ";", "assert", "(", "(", "RegBank", "->", "getID", "(", ")", "==", "", "||", "RegBank", "->", "getID", "(", ")"], "ground_truth": ["==", "", ")", "&&", "", ")", ";"], "File": "ARMInstructionSelector26", "Func": "selectCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43329, "Length": 93, "Cover_Rate": 0.3381818181818182} {"Template_token": ["", "assert", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2", "(", ")", "&&", "", ")", ";", "unsigned", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "MIB", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "%", "", "==", "", "&&", "", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "MIB", "->", "getOperand", "(", "", ")"], "ground_truth": [".", "getImm", "(", ")", "/", "", ")", ";"], "File": "ARMInstructionSelector26", "Func": "selectExtract", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43330, "Length": 166, "Cover_Rate": 0.7280701754385965} {"Template_token": ["", "MachineInstrBuilder", "MIB", "{", "MF", ",", "I", "}", ";", "bool", "isSExt", "=", "false", ";", "using", "namespace", "TargetOpcode", ";", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "G_SEXT", ":", "isSExt", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "G_ZEXT", ":", "{", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "switch", "(", "SrcSize", ")", "{", "case", "", ":", "{", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "isSExt", ")", "{", "unsigned", "SExtResult", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "AndResult", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "I", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "AndResult", ")", ";", "auto", "InsertBefore", "=", "std", "::", "next", "(", "I", ".", "getIterator", "(", ")", ")", ";", "auto", "SubI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addDef", "(", "SExtResult", ")", ".", "addUse", "(", "AndResult", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "SubI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "selectSimpleExtOpc", "(", "I", ".", "getOpcode", "(", ")", ",", "SrcSize", ")", ";", "if", "(", "NewOpc", "==", "I", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "default", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "break", ";", "}", "case", "G_ADD", ":", "case", "G_GEP", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_FADD", ":", "if", "(", "!", "selectFAdd", "(", "MIB", ",", "TII", ",", "MRI", ")", ")", "return", "false", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_CONSTANT", ":", "{", "unsigned", "Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", "."], "ground_truth": ["getSizeInBits", "(", ")", "!=", "", ")", "return", "false", ";"], "File": "ARMInstructionSelector27", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43331, "Length": 498, "Cover_Rate": 0.5192909280500522} {"Template_token": ["", "I", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "AndResult", ")", ";", "auto", "InsertBefore", "=", "std", "::", "next", "(", "I", ".", "getIterator", "(", ")", ")", ";", "auto", "SubI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addDef", "(", "SExtResult", ")", ".", "addUse", "(", "AndResult", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "SubI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "selectSimpleExtOpc", "(", "I", ".", "getOpcode", "(", ")", ",", "SrcSize", ")", ";", "if", "(", "NewOpc", "==", "I", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "default", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "break", ";", "}", "case", "G_ADD", ":", "case", "G_GEP", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_FADD", ":", "if", "(", "!", "selectFAdd", "(", "MIB", ",", "TII", ",", "MRI", ")", ")", "return", "false", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "case", "G_CONSTANT", ":", "{", "unsigned", "Reg", "=", "I", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "false", ";", "assert", "(", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "}", "case", "G_STORE", ":", "case", "G_LOAD", ":"], "ground_truth": ["{"], "File": "ARMInstructionSelector27", "Func": "select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43332, "Length": 376, "Cover_Rate": 0.3920750782064651} {"Template_token": ["", "APFloat", "FPImmValue", "=", "OldInst", ".", "getOperand", "(", "", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "int", "FPImmEncoding", "=", "", "(", "FPImmValue", ")", ";", "assert", "(", "FPImmEncoding", "!=", "-", "", "&&", "", ")", ";", "NewInstBuilder", ".", "addImm", "("], "ground_truth": ["FPImmEncoding", ")", ";"], "File": "ARMInstructionSelector28", "Func": "renderVFPF64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43333, "Length": 43, "Cover_Rate": 0.5584415584415584} {"Template_token": ["", "Register", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "MIB", "->", "setDesc", "(", "TII", "."], "ground_truth": ["get", "(", "", ")", ")", ";"], "File": "ARMInstructionSelector28", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43334, "Length": 174, "Cover_Rate": 0.7219917012448133} {"Template_token": ["", "static", "bool", "selectMergeValues", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "BaseInstrInfo", "&", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "assert", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2Base", "(", ")", "&&", "", ")", ";", "Register", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI"], "ground_truth": [")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector28", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43335, "Length": 205, "Cover_Rate": 0.8506224066390041} {"Template_token": ["", "auto", "CondReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "validReg", "(", "MRI", ",", "CondReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "CmpI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "TSTri", ")", ")", ".", "addUse", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "ResReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "TrueReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "FalseReg", "=", "MIB", "->", "getOperand", "(", "", ")", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "ARMInstructionSelector28", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43336, "Length": 129, "Cover_Rate": 0.4358108108108108} {"Template_token": ["", "assert", "(", "validReg", "(", "MRI", ",", "CondReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "CmpI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "TSTri", ")", ")", ".", "addUse", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "ResReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "TrueReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "FalseReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "validOpRegPair", "(", "MRI", ",", "ResReg", ",", "TrueReg", ",", "", ",", "", ")", "&&", "validOpRegPair", "(", "MRI", ",", "TrueReg", ",", "FalseReg", ",", "", ",", "", ")", "&&", "", ")", ";", "auto", "Mov1I", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opcodes", ".", "MOVCCr", ")", ")", ".", "addDef", "(", "ResReg", ")", ".", "addUse", "(", "TrueReg", ")", ".", "addUse", "(", "FalseReg", ")", ".", "add", "(", "predOps", "(", "", ",", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Mov1I", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMInstructionSelector28", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43337, "Length": 219, "Cover_Rate": 0.7398648648648649} {"Template_token": ["", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "Register", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "predOps"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMInstructionSelector28", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43338, "Length": 170, "Cover_Rate": 0.7053941908713693} {"Template_token": ["", "assert", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2Base", "(", ")", "&&", "", ")", ";", "unsigned", "VReg0", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg2", "=", "MIB", "->", "getOperand", "("], "ground_truth": ["", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstructionSelector30", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43339, "Length": 137, "Cover_Rate": 0.5684647302904564} {"Template_token": ["", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI"], "ground_truth": [",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector30", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43340, "Length": 89, "Cover_Rate": 0.36929460580912865} {"Template_token": ["", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VReg2", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank"], "ground_truth": ["(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector30", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43341, "Length": 94, "Cover_Rate": 0.3900414937759336} {"Template_token": ["", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "&", "DebugLoc", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "auto", "Mov0I", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DebugLoc", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addDef", "(", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Mov0I", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "LHSReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "RHSReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "LHSReg", ")", "==", "MRI", ".", "getType", "(", "RHSReg", ")", "&&", "MRI", ".", "getType", "(", "LHSReg", ")", ".", "getSizeInBits"], "ground_truth": ["(", ")", "==", "", "&&", "MRI", ".", "getType", "(", "RHSReg", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMInstructionSelector3", "Func": "selectICmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43342, "Length": 165, "Cover_Rate": 0.40145985401459855} {"Template_token": ["", "}", ";", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "bool", "Indirect", "=", "STI", ".", "isGVIndirectSymbol", "(", "GV", ")", ";", "bool", "UseOpcodeThatLoads", "=", "Indirect", "&&", "!", "STI", ".", "isThumb", "(", ")", ";", "unsigned", "Opc", "=", "UseMovt", "&&", "!", "STI", ".", "isTargetELF", "(", ")", "?", "(", "UseOpcodeThatLoads", "?", "(", "unsigned", ")", "", ":", "Opcodes", ".", "MOV_ga_pcrel", ")", ":", "(", "UseOpcodeThatLoads", "?", "(", "unsigned", ")", "", ":", "Opcodes", ".", "LDRLIT_ga_pcrel", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "int", "TargetFlags", "=", "", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "TargetFlags", "|=", "", ";", "if", "(", "STI", ".", "isGVInGOT", "(", "GV", ")", ")", "TargetFlags", "|=", "", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setTargetFlags", "(", "TargetFlags", ")", ";", "if", "(", "Indirect", ")", "{", "if", "(", "!", "UseOpcodeThatLoads", ")", "{", "auto", "ResultReg", "=", "MIB", ".", "getReg", "(", "", ")", ";", "auto", "AddressReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "AddressReg", ")", ";", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "MIBLoad", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcodes", ".", "LOAD32", ")", ")", ".", "addDef", "(", "ResultReg", ")", ".", "addReg", "(", "AddressReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "addGOTMemOperand", "(", "MIBLoad", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "MIBLoad", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "else", "{", "addGOTMemOperand", "(", "MIB", ")", ";", "}", "}", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "bool", "isReadOnly", "=", "STI", ".", "getTargetLowering", "(", ")", "->", "isReadOnly", "(", "GV", ")", ";", "if", "(", "STI", ".", "isROPI", "(", ")", "&&", "isReadOnly", ")", "{", "unsigned", "Opc", "=", "UseMovt", "?", "Opcodes", ".", "MOV_ga_pcrel", ":", "Opcodes", ".", "LDRLIT_ga_pcrel", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "STI", ".", "isRWPI", "(", ")", "&&", "!", "isReadOnly", ")", "{", "auto", "Offset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MachineInstrBuilder", "OffsetMIB", ";", "if", "("], "ground_truth": ["UseMovt", ")", "{"], "File": "ARMInstructionSelector4", "Func": "selectGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43343, "Length": 373, "Cover_Rate": 0.3589990375360924} {"Template_token": ["", "auto", "&", "MBB", "=", "*", "MIB", "->", "getParent", "(", ")", ";", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "&", "DebugLoc", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "auto", "CondReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "CondReg", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "RBI", ".", "getRegBank", "(", "CondReg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "", "&&", "", ")", ";", "auto", "CmpI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DebugLoc", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addUse", "(", "CondReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "CmpI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "auto", "ResReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "TrueReg", "=", "MIB", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "FalseReg", "=", "MIB", "->", "getOperand", "("], "ground_truth": ["", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstructionSelector8", "Func": "selectSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43344, "Length": 181, "Cover_Rate": 0.47757255936675463} {"Template_token": ["", "static", "inline", "SDValue", "getAL", "("], "ground_truth": ["SelectionDAG", "*", "CurDAG", ")", "{"], "File": "ARMInvISelDAG", "Func": "getAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43345, "Length": 10, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "SDLoc", "SL", "(", "N", ")", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "", ")", ";", "EVT", "LdType", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "ImmSum", "=", "", ";", "uint16_t", "MathOpc", "=", "(", "Inc", ")", "?", "", ":", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "N", "->", "getOperand", "(", "i", ")", ";", "Ptr", "=", "CurDAG", "->", "getNode", "(", "MathOpc", ",", "SL", ",", "VTList", ",", "Ptr", ",", "Offset", ")", ";", "ImmSum", "+=", "", ";", "Value", "*", "NullPtr", "=", "", ";", "MachineMemOperand", "*", "MMO", "=", "new", "MachineMemOperand", "(", "MachinePointerInfo", "(", "NullPtr", ",", "ImmSum", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "", ")", ";", "UsePtr", "=", "(", "B", ")", "?", "PrevPtr", ":", "Ptr", ";", "SDValue", "ResNode", ";", "if", "(", "Ld", ")", "{", "if", "(", "Val", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "{", "Chain", "=", "Val", "->", "getOperand", "(", "", ")", ";", "}", "RegisterSDNode", "*", "RegNode", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Val", "->", "getOperand", "(", "", ")", ")", ";", "const", "MCRegisterInfo", "*", "RI", "=", "Dec", "->", "getDisassembler", "(", ")", "->", "getMCDirector", "(", ")", "->", "getMCRegisterInfo", "(", ")", ";", "if", "(", "RI", "->", "isSubRegisterEq", "(", "RI", "->", "getProgramCounter", "(", ")", ",", "RegNode", "->", "getReg", "(", ")", ")", ")", "{", "ResNode", "=", "CurDAG", "->", "getNode", "(", "", ",", "SL", ",", "", ",", "CurDAG", "->", "getRoot", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Chain", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Ptr", ")", ";", "CurDAG", "->", "setRoot", "(", "ResNode", ")", ";", "return", ";", "}", "else", "{", "ResNode", "=", "CurDAG", "->", "getLoad", "(", "LdType", ",", "SL", ",", "Chain", ",", "UsePtr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "true", ",", "", ")", ";", "SDValue", "C2R", "=", "CurDAG", "->", "getCopyToReg", "(", "ResNode", ".", "getValue", "(", "", ")", ",", "SL", ",", "RegNode", "->", "getReg", "(", ")", ",", "ResNode", ")", ";", "Chain", "=", "C2R", ";", "if", "(", "Val", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "{", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "Val", ",", "ResNode", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "Val", ".", "getValue", "(", "", ")"], "ground_truth": [",", "ResNode", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMInvISelDAG", "Func": "InvLoadOrStoreMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43346, "Length": 374, "Cover_Rate": 0.684981684981685} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrMode2OffsetImm", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset"], "ground_truth": [",", "SDValue", "&", "Opc", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43347, "Length": 21, "Cover_Rate": 0.84} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrMode2OffsetImmPre", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset"], "ground_truth": [",", "SDValue", "&", "Opc", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode2OffsetImmPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43348, "Length": 21, "Cover_Rate": 0.84} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrMode2OffsetReg", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ","], "ground_truth": ["SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode2OffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43349, "Length": 21, "Cover_Rate": 0.84} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrMode2OffsetReg", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset", ",", "SDValue"], "ground_truth": ["&", "Opc", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode2OffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43350, "Length": 21, "Cover_Rate": 0.84} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrMode3", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "return"], "ground_truth": ["true", ";"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43351, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrMode3Offset", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "return"], "ground_truth": ["true", ";"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43352, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrMode5", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&"], "ground_truth": ["Offset", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43353, "Length": 17, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrMode6Offset", "(", "SDNode", "*", "Op", ",", "SDValue", "N"], "ground_truth": [",", "SDValue", "&", "Offset", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectAddrMode6Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43354, "Length": 17, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N", ".", "getNode", "(", ")", ")", ",", "N", ".", "getValueType", "(", ")", ",", "Base", ",", "OffImm", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMInvISelDAG", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43355, "Length": 31, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrModePC", "(", "SDValue", "N", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Label", ")", "{", "return", "false"], "ground_truth": [";"], "File": "ARMInvISelDAG", "Func": "SelectAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43356, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrModePC", "(", "SDValue", "N", ",", "SDValue", "&"], "ground_truth": ["Offset", ",", "SDValue", "&", "Label", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43357, "Length": 17, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectAddrOffsetNone", "(", "SDValue"], "ground_truth": ["N", ",", "SDValue", "&", "Base", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectAddrOffsetNone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43358, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "unsigned", "Opcode", "=", "", ";", "bool", "Match", "=", "false", ";", "if", "(", "LoadedVT", "==", "", "&&", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "isPre", "?", "", ":", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "?", "(", "isPre", "?", "", ":", "", ")", ":", "(", "isPre", "?", "", ":", "", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "="], "ground_truth": ["true", ";"], "File": "ARMInvISelDAG", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43359, "Length": 251, "Cover_Rate": 0.40353697749196143} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectImmShifterOperand", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Opc", ",", "bool", "CheckProfitability", ")", "{", "return", "true"], "ground_truth": [";"], "File": "ARMInvISelDAG", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43360, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC"], "ground_truth": ["=", "-", "RHSC", ";"], "File": "ARMInvISelDAG", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43361, "Length": 95, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "", ")", "&&", "(", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMInvISelDAG", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43362, "Length": 96, "Cover_Rate": 0.5052631578947369} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectT2AddrModeImm8Offset", "(", "SDNode", "*", "Op", ",", "SDValue", "N"], "ground_truth": [",", "SDValue", "&", "OffImm", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43363, "Length": 17, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectT2AddrModeImm8Offset", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "OffImm", ")", "{", "return", "false"], "ground_truth": [";"], "File": "ARMInvISelDAG", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43364, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectT2AddrModeSoReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffReg", ",", "SDValue", "&", "ShImm", ")", "{", "return", "true"], "ground_truth": [";"], "File": "ARMInvISelDAG", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43365, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectT2AddrModeSoReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base"], "ground_truth": [",", "SDValue", "&", "OffReg", ",", "SDValue", "&", "ShImm", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43366, "Length": 21, "Cover_Rate": 0.84} {"Template_token": ["", "SDValue", "Offset", ";", "bool", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "unsigned", "Opcode", "=", "", ";", "bool", "Match", "=", "false", ";", "if", "(", "SelectT2AddrModeImm8Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ")", ")", "{", "switch", "(", "LoadedVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "Match", "=", "true", ";", "}", "if", "(", "Match", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "getAL", "(", "CurDAG", ")"], "ground_truth": [",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";"], "File": "ARMInvISelDAG", "Func": "SelectT2IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43367, "Length": 184, "Cover_Rate": 0.580441640378549} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectT2ShifterOperandReg", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Opc", ")", "{", "return"], "ground_truth": ["false", ";"], "File": "ARMInvISelDAG", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43368, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "", ",", "Base"], "ground_truth": [",", "OffImm", ")", ";"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeImm5S1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43369, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectThumbAddrModeImm5S2", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "", ",", "Base", ","], "ground_truth": ["OffImm", ")", ";"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeImm5S2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43370, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectThumbAddrModeImm5S2", "(", "SDValue", "N", ",", "SDValue", "&"], "ground_truth": ["Base", ",", "SDValue", "&", "OffImm", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeImm5S2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43371, "Length": 17, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectThumbAddrModeImm5S4", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ","], "ground_truth": ["SDValue", "&", "OffImm", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeImm5S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43372, "Length": 17, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectThumbAddrModeImm5S4", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "", ",", "Base", ","], "ground_truth": ["OffImm", ")", ";"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeImm5S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43373, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "Scale", "==", "", ")", "{", "SDValue", "TmpBase", ",", "TmpOffImm", ";", "if", "(", "SelectThumbAddrModeSP", "(", "N", ",", "TmpBase", ",", "TmpOffImm", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeRI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43374, "Length": 83, "Cover_Rate": 0.46368715083798884} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectThumbAddrModeRI5S2", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI", "(", "N", ",", "Base"], "ground_truth": [",", "Offset", ",", "", ")", ";"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeRI5S2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43375, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectThumbAddrModeRI5S4", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI", "(", "N", ",", "Base", ",", "Offset", ","], "ground_truth": ["", ")", ";"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeRI5S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43376, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "InvISelDAG", "::", "SelectThumbAddrModeRI5S4", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue"], "ground_truth": ["&", "Offset", ")", "{"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeRI5S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43377, "Length": 17, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43378, "Length": 44, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "case", "", ":", "return", "visitBR_JT", "(", "N", ")", ";", "case", "", ":", "return", "visitBR2_JT", "(", "N", ")", ";", "case", "", ":", "return", "visitRET_FLAG", "(", "N", ")", ";", "case", "", ":", "return", "visitINTRET_FLAG", "(", "N", ")", ";", "case", "", ":", "return", "visitPIC_ADD", "(", "N", ")", ";", "case", "", ":", "return", "visitCMP", "(", "N", ")", ";", "case", "", ":", "return", "visitCMN", "(", "N", ")", ";", "case", "", ":", "return", "visitCMPZ", "(", "N", ")", ";", "case", "", ":", "return", "visitCMPFP", "(", "N", ")", ";", "case", "", ":", "return", "visitCMPFPw0", "(", "N", ")", ";", "case", "", ":", "return", "visitFMSTAT", "(", "N", ")", ";", "case", "", ":", "return", "visitCMOV", "(", "N", ")", ";", "case", "", ":", "return", "visitBCC_i64", "(", "N", ")", ";", "case", "", ":", "return", "visitRBIT", "(", "N", ")", ";", "case", "", ":", "return", "visitFTOSI", "(", "N", ")", ";", "case", "", ":", "return", "visitFTOUI", "(", "N", ")", ";", "case", "", ":", "return", "visitSITOF", "(", "N", ")", ";", "case", "", ":", "return", "visitUITOF", "(", "N", ")", ";", "case", "", ":", "return", "visitSRL_FLAG", "(", "N", ")", ";", "case", "", ":", "return", "visitSRA_FLAG", "(", "N", ")", ";", "case", "", ":", "return", "visitRRX", "(", "N", ")", ";", "case", "", ":", "return", "visitADDC", "(", "N", ")", ";", "case", "", ":", "return", "visitADDE", "(", "N", ")", ";", "case", "", ":", "return", "visitSUBC", "(", "N", ")", ";", "case", "", ":", "return", "visitSUBE", "(", "N", ")", ";", "case", "", ":", "return", "visitVMOVRRD", "(", "N", ")", ";", "case", "", ":", "return", "visitVMOVDRR", "(", "N", ")", ";", "case", "", ":", "return", "visitEH_SJLJ_SETJMP", "(", "N", ")", ";", "case", "", ":", "return", "visitEH_SJLJ_LONGJMP", "(", "N", ")", ";", "case", "", ":", "return", "visitTC_RETURN", "(", "N", ")", ";", "case", "", ":", "return", "visitTHREAD_POINTER", "(", "N", ")", ";", "case", "", ":", "return", "visitDYN_ALLOC", "(", "N", ")", ";", "case", "", ":", "return", "visitMEMBARRIER_MCR", "(", "N", ")", ";", "case", "", ":", "return", "visitPRELOAD", "(", "N", ")", ";", "case", "", ":", "return", "visitVCEQ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCEQZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGE", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGEZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCLEZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGEU", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGT", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGTZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCLTZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGTU", "(", "N", ")", ";", "case", "", ":", "return", "visitVTST", "(", "N", ")", ";", "case", "", ":", "return", "visitVSHL", "(", "N", ")", ";", "case", "", ":", "return", "visitVSHRs", "(", "N", ")", ";", "case", "", ":", "return", "visitVSHRu", "(", "N", ")", ";", "case", "", ":", "return", "visitVRSHRs", "(", "N", ")", ";", "case", "", ":", "return", "visitVRSHRu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHLs", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHLu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHLsu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHRNs", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHRNu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHRNsu", "(", "N"], "ground_truth": [")", ";"], "File": "ARMIREmitter", "Func": "visit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43379, "Length": 504, "Cover_Rate": 0.35492957746478876} {"Template_token": ["", "case", "", ":", "return", "visitFTOUI", "(", "N", ")", ";", "case", "", ":", "return", "visitSITOF", "(", "N", ")", ";", "case", "", ":", "return", "visitUITOF", "(", "N", ")", ";", "case", "", ":", "return", "visitSRL_FLAG", "(", "N", ")", ";", "case", "", ":", "return", "visitSRA_FLAG", "(", "N", ")", ";", "case", "", ":", "return", "visitRRX", "(", "N", ")", ";", "case", "", ":", "return", "visitADDC", "(", "N", ")", ";", "case", "", ":", "return", "visitADDE", "(", "N", ")", ";", "case", "", ":", "return", "visitSUBC", "(", "N", ")", ";", "case", "", ":", "return", "visitSUBE", "(", "N", ")", ";", "case", "", ":", "return", "visitVMOVRRD", "(", "N", ")", ";", "case", "", ":", "return", "visitVMOVDRR", "(", "N", ")", ";", "case", "", ":", "return", "visitEH_SJLJ_SETJMP", "(", "N", ")", ";", "case", "", ":", "return", "visitEH_SJLJ_LONGJMP", "(", "N", ")", ";", "case", "", ":", "return", "visitTC_RETURN", "(", "N", ")", ";", "case", "", ":", "return", "visitTHREAD_POINTER", "(", "N", ")", ";", "case", "", ":", "return", "visitDYN_ALLOC", "(", "N", ")", ";", "case", "", ":", "return", "visitMEMBARRIER_MCR", "(", "N", ")", ";", "case", "", ":", "return", "visitPRELOAD", "(", "N", ")", ";", "case", "", ":", "return", "visitVCEQ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCEQZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGE", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGEZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCLEZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGEU", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGT", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGTZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCLTZ", "(", "N", ")", ";", "case", "", ":", "return", "visitVCGTU", "(", "N", ")", ";", "case", "", ":", "return", "visitVTST", "(", "N", ")", ";", "case", "", ":", "return", "visitVSHL", "(", "N", ")", ";", "case", "", ":", "return", "visitVSHRs", "(", "N", ")", ";", "case", "", ":", "return", "visitVSHRu", "(", "N", ")", ";", "case", "", ":", "return", "visitVRSHRs", "(", "N", ")", ";", "case", "", ":", "return", "visitVRSHRu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHLs", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHLu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHLsu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHRNs", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHRNu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQSHRNsu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQRSHRNs", "(", "N", ")", ";", "case", "", ":", "return", "visitVQRSHRNu", "(", "N", ")", ";", "case", "", ":", "return", "visitVQRSHRNsu", "(", "N", ")", ";", "case", "", ":", "return", "visitVSLI", "(", "N", ")", ";", "case", "", ":", "return", "visitVSRI", "(", "N", ")", ";", "case", "", ":", "return", "visitVGETLANEu", "(", "N", ")", ";", "case", "", ":", "return", "visitVGETLANEs", "(", "N", ")", ";", "case", "", ":", "return", "visitVMOVIMM", "(", "N", ")", ";", "case", "", ":", "return", "visitVMVNIMM", "(", "N", ")", ";", "case", "", ":", "return", "visitVMOVFPIMM", "(", "N", ")", ";", "case", "", ":", "return", "visitVDUP", "(", "N", ")", ";", "case", "", ":", "return", "visitVDUPLANE", "(", "N", ")", ";", "case", "", ":", "return", "visitVEXT", "(", "N", ")", ";", "case", "", ":", "return", "visitVREV64", "(", "N", ")"], "ground_truth": [";"], "File": "ARMIREmitter", "Func": "visit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43380, "Length": 495, "Cover_Rate": 0.3485915492957746} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitADDC", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitADDC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43381, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitADDE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43382, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitBCC_i64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43383, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitBFI", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitBFI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43384, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitBR2_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43385, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitBR_JT", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43386, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitBR_JT", "(", "const"], "ground_truth": ["SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43387, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43388, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "std", "::", "string", "FName", "=", "Dec", "->", "getDisassembler", "(", ")", "->", "getFunctionName", "(", "Tgt", ")", ";", "Module", "*", "Mod", "=", "IRB", "->", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "FunctionType", "*", "FT", "=", "FunctionType", "::", "get", "(", "Type", "::", "getPrimitiveType", "(", "Mod", "->", "getContext", "(", ")", ",", "Type", "::", "VoidTyID", ")", ",", "false", ")", ";", "Twine", "TgtAddr", "(", "Tgt", ")", ";", "AttributeSet", "AS", ";", "AS", "=", "AS", ".", "addAttribute", "(", "Mod", "->", "getContext", "(", ")", ",", "AttributeSet", "::", "FunctionIndex", ",", "", ",", "TgtAddr", ".", "str", "(", ")", ")", ";", "Value", "*", "Proto", "=", "Mod", "->", "getOrInsertFunction", "(", "FName", ",", "FT", ",", "AS", ")", ";", "IRB", "->", "CreateCall", "(", "dyn_cast", "<", "Value", ">", "(", "Proto", ")", ")", ";", "VisitMap", "[", "N"], "ground_truth": ["]", "=", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCALL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43389, "Length": 129, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "Module", "*", "Mod", "=", "IRB", "->", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "FunctionType", "*", "FT", "=", "FunctionType", "::", "get", "(", "Type", "::", "getPrimitiveType", "(", "Mod", "->", "getContext", "(", ")", ",", "Type", "::", "VoidTyID", ")", ",", "false", ")", ";", "Twine", "TgtAddr", "(", "Tgt", ")", ";", "AttributeSet", "AS", ";", "AS", "=", "AS", ".", "addAttribute", "(", "Mod", "->", "getContext", "(", ")", ",", "AttributeSet", "::", "FunctionIndex", ",", "", ",", "TgtAddr", ".", "str", "(", ")", ")", ";", "Value", "*", "Proto", "=", "Mod", "->", "getOrInsertFunction", "(", "FName", ",", "FT", ",", "AS", ")", ";", "IRB", "->", "CreateCall", "(", "dyn_cast", "<", "Value", ">", "(", "Proto", ")", ")", ";", "VisitMap", "[", "N"], "ground_truth": ["]", "=", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCALL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43390, "Length": 113, "Cover_Rate": 0.5159817351598174} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCALL_NOLINK", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitCALL_NOLINK", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43391, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCALL_PRED", "(", "const", "SDNode", "*", "N"], "ground_truth": [")", "{"], "File": "ARMIREmitter", "Func": "visitCALL_PRED", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43392, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCALL_PRED", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43393, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitCMN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43394, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCMOV", "(", "const", "SDNode", "*", "N"], "ground_truth": [")", "{"], "File": "ARMIREmitter", "Func": "visitCMOV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43395, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCMOV", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCMOV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43396, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCMP", "(", "const", "SDNode", "*", "N"], "ground_truth": [")", "{"], "File": "ARMIREmitter", "Func": "visitCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43397, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "IREmitter", "::", "visitSUB", "(", "N"], "ground_truth": [")", ";"], "File": "ARMIREmitter", "Func": "visitCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43398, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCMPFP", "(", "const", "SDNode", "*"], "ground_truth": ["N", ")", "{"], "File": "ARMIREmitter", "Func": "visitCMPFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43399, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCMPFPw0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43400, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCMPFPw0", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitCMPFPw0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43401, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitCMPZ", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43402, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43403, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCOPY_STRUCT_BYVAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43404, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitDYN_ALLOC", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitDYN_ALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43405, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitEH_SJLJ_LONGJMP", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitEH_SJLJ_LONGJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43406, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitEH_SJLJ_LONGJMP", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitEH_SJLJ_LONGJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43407, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitEH_SJLJ_SETJMP", "("], "ground_truth": ["const", "SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitEH_SJLJ_SETJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43408, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitEH_SJLJ_SETJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43409, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitFMAX", "(", "const"], "ground_truth": ["SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitFMAX", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43410, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitFMAX", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitFMAX", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43411, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitFMIN", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitFMIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43412, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitFMIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43413, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitFMSTAT", "("], "ground_truth": ["const", "SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitFMSTAT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43414, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitFMSTAT", "(", "const", "SDNode", "*", "N"], "ground_truth": [")", "{"], "File": "ARMIREmitter", "Func": "visitFMSTAT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43415, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitFTOUI", "(", "const"], "ground_truth": ["SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitFTOUI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43416, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitFTOUI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43417, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitINTRET_FLAG", "(", "const", "SDNode"], "ground_truth": ["*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitINTRET_FLAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43418, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitMEMBARRIER_MCR", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitMEMBARRIER_MCR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43419, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitPRELOAD", "(", "const", "SDNode", "*"], "ground_truth": ["N", ")", "{"], "File": "ARMIREmitter", "Func": "visitPRELOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43420, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitRBIT", "(", "const", "SDNode", "*", "N"], "ground_truth": [")", "{"], "File": "ARMIREmitter", "Func": "visitRBIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43421, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitRET_FLAG", "(", "const", "SDNode", "*", "N", ")", "{", "return", "IRB", "->", "CreateRetVoid"], "ground_truth": ["(", ")", ";"], "File": "ARMIREmitter", "Func": "visitRET_FLAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43422, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitRRX", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitRRX", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43423, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitSRA_FLAG", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitSRA_FLAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43424, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitSRA_FLAG", "(", "const", "SDNode"], "ground_truth": ["*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitSRA_FLAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43425, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitSRL_FLAG", "(", "const", "SDNode"], "ground_truth": ["*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitSRL_FLAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43426, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitSUBE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43427, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visittCALL", "(", "const", "SDNode"], "ground_truth": ["*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visittCALL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43428, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitTHREAD_POINTER", "(", "const"], "ground_truth": ["SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitTHREAD_POINTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43429, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitUMLAL", "(", "const", "SDNode"], "ground_truth": ["*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitUMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43430, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitUMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43431, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVBICIMM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43432, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVBSL", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVBSL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43433, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVBSL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43434, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCEQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43435, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVCGE", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCGE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43436, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCGEU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43437, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVCGEU", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCGEU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43438, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCGT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43439, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCGT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43440, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCGTU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43441, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVCGTZ", "(", "const", "SDNode", "*"], "ground_truth": ["N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVCGTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43442, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCGTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43443, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCLEZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43444, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVCLEZ", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCLEZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43445, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVCLTZ", "(", "const", "SDNode"], "ground_truth": ["*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVCLTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43446, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVCLTZ", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVCLTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43447, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVDUP", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43448, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVEXT", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVEXT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43449, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVEXT", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVEXT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43450, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVGETLANEs", "(", "const", "SDNode", "*"], "ground_truth": ["N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVGETLANEs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43451, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVGETLANEu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43452, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVGETLANEu", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVGETLANEu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43453, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD1_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43454, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD2DUP", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD2DUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43455, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD2DUP_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD2DUP_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43456, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD2LN_UPD", "("], "ground_truth": ["const", "SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVLD2LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43457, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD3DUP_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD3DUP_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43458, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD3DUP_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD3DUP_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43459, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD3LN_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL"], "ground_truth": [";"], "File": "ARMIREmitter", "Func": "visitVLD3LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43460, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD3LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43461, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD4DUP", "(", "const", "SDNode"], "ground_truth": ["*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVLD4DUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43462, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD4DUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43463, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD4DUP_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43464, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD4DUP_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43465, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD4LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43466, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD4_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD4_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43467, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVLD4_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVLD4_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43468, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVMAXNM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43469, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVMINNM", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVMINNM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43470, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVMINNM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43471, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVMOVDRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43472, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVMOVDRR", "("], "ground_truth": ["const", "SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVMOVDRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43473, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVMOVFPIMM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43474, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVMOVIMM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43475, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVMOVIMM", "(", "const"], "ground_truth": ["SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVMOVIMM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43476, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVMOVRRD", "(", "const", "SDNode", "*", "N"], "ground_truth": [")", "{"], "File": "ARMIREmitter", "Func": "visitVMOVRRD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43477, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVMOVRRD", "(", "const", "SDNode", "*"], "ground_truth": ["N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVMOVRRD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43478, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVMULLs", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVMULLs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43479, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVMULLs", "(", "const", "SDNode", "*"], "ground_truth": ["N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVMULLs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43480, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVMULLu", "(", "const", "SDNode", "*", "N"], "ground_truth": [")", "{"], "File": "ARMIREmitter", "Func": "visitVMULLu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43481, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVMVNIMM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43482, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVORRIMM", "("], "ground_truth": ["const", "SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVORRIMM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43483, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQRSHRNs", "("], "ground_truth": ["const", "SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVQRSHRNs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43484, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQRSHRNs", "(", "const", "SDNode", "*", "N"], "ground_truth": [")", "{"], "File": "ARMIREmitter", "Func": "visitVQRSHRNs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43485, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQRSHRNsu", "(", "const", "SDNode", "*"], "ground_truth": ["N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVQRSHRNsu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43486, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVQRSHRNsu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43487, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVQRSHRNu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43488, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQRSHRNu", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVQRSHRNu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43489, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQSHRNs", "(", "const", "SDNode", "*", "N"], "ground_truth": [")", "{"], "File": "ARMIREmitter", "Func": "visitVQSHRNs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43490, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQSHRNs", "(", "const", "SDNode", "*"], "ground_truth": ["N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVQSHRNs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43491, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVQSHRNsu", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVQSHRNsu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43492, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVQSHRNu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43493, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVREV16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43494, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVREV16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43495, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVREV32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43496, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVREV64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43497, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVRSHRN", "("], "ground_truth": ["const", "SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVRSHRN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43498, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVRSHRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43499, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVSHL", "(", "const", "SDNode"], "ground_truth": ["*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVSHL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43500, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVSHL", "("], "ground_truth": ["const", "SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVSHL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43501, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVSHLLi", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVSHLLi", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43502, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVSHLLs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43503, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVSHLLs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43504, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVSHLLu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43505, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVSHRs", "(", "const"], "ground_truth": ["SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVSHRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43506, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVSHRu", "(", "const", "SDNode", "*", "N"], "ground_truth": [")", "{"], "File": "ARMIREmitter", "Func": "visitVSHRu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43507, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVSLI", "("], "ground_truth": ["const", "SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVSLI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43508, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVSRI", "(", "const", "SDNode", "*"], "ground_truth": ["N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVSRI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43509, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVST2LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43510, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVST2_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVST2_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43511, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVST3LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43512, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVST3LN_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43513, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVST3_UPD", "(", "const"], "ground_truth": ["SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVST3_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43514, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVST4_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43515, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVST4_UPD", "(", "const"], "ground_truth": ["SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVST4_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43516, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVTBL1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43517, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVTBL1", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVTBL1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43518, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVTBL2", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVTBL2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43519, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVTRN", "(", "const"], "ground_truth": ["SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVTRN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43520, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVTRN", "(", "const", "SDNode", "*"], "ground_truth": ["N", ")", "{"], "File": "ARMIREmitter", "Func": "visitVTRN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43521, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVUZP", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVUZP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43522, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVZIP", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVZIP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43523, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitVZIP", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMIREmitter", "Func": "visitVZIP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43524, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitWrapper", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitWrapper", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43525, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitWrapper", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL"], "ground_truth": [";"], "File": "ARMIREmitter", "Func": "visitWrapper", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43526, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitWrapperJT", "("], "ground_truth": ["const", "SDNode", "*", "N", ")", "{"], "File": "ARMIREmitter", "Func": "visitWrapperJT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43527, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitWrapperJT", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitWrapperJT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43528, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "Value", "*", "IREmitter", "::", "visitWrapperPIC", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitWrapperPIC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43529, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "canExtractShiftFromMul", "(", "const", "SDValue", "&", "N", ",", "unsigned", "MaxShift", ",", "unsigned", "&", "PowerOfTwo", ",", "SDValue", "&", "NewMulConst", ")", "const", "{", "assert", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", ";", "assert", "(", "MaxShift", ">", "", ")", ";", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "ConstantSDNode", "*", "MulConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "MulConst", ")", "return", "false", ";", "if", "(", "!", "MulConst", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "unsigned", "MulConstVal", "=", "MulConst", "->", "getZExtValue", "(", ")", ";", "if", "(", "MulConstVal", "==", "", ")", "return", "false", ";", "PowerOfTwo", "=", "MaxShift", ";", "while", "(", "(", "MulConstVal", "%", "(", "", "<<", "PowerOfTwo", ")", ")", "!=", "", ")", "{", "--", "PowerOfTwo", ";", "if", "(", "PowerOfTwo", "==", "", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "canExtractShiftFromMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43530, "Length": 139, "Cover_Rate": 0.7202072538860104} {"Template_token": ["", "assert", "(", "MaxShift", ">", "", ")", ";", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "ConstantSDNode", "*", "MulConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "MulConst", ")", "return", "false", ";", "if", "(", "!", "MulConst", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "unsigned", "MulConstVal", "=", "MulConst", "->", "getZExtValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "canExtractShiftFromMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43531, "Length": 65, "Cover_Rate": 0.33678756476683935} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";", "if", "(", "~", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&"], "ground_truth": ["Val", "<=", "", ")", "return", "", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43532, "Length": 80, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ","], "ground_truth": ["dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createDRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43533, "Length": 48, "Cover_Rate": 0.41739130434782606} {"Template_token": ["", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT"], "ground_truth": [",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43534, "Length": 62, "Cover_Rate": 0.5391304347826087} {"Template_token": ["", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ","], "ground_truth": ["dl", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43535, "Length": 52, "Cover_Rate": 0.45217391304347826} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ","], "ground_truth": ["dl", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43536, "Length": 56, "Cover_Rate": 0.3393939393939394} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createQuadDRegsNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43537, "Length": 74, "Cover_Rate": 0.4484848484848485} {"Template_token": ["", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT"], "ground_truth": [",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQuadQRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43538, "Length": 56, "Cover_Rate": 0.3393939393939394} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ","], "ground_truth": ["dl", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQuadQRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43539, "Length": 56, "Cover_Rate": 0.3393939393939394} {"Template_token": ["", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ","], "ground_truth": ["dl", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "createQuadSRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43540, "Length": 52, "Cover_Rate": 0.3151515151515151} {"Template_token": ["", "return", "CurDAG", "->", "getTargetConstant", "(", "(", "uint64_t", ")"], "ground_truth": ["", ",", "dl", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43541, "Length": 15, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "if", "(", "Mask", "==", "-", "", ")", "return", "-", "", ";", "return", "Mask", "<<", "", ";", "}", "if", "(", "Reg", "!=", "", "&&", "Reg", "!=", "", ")", "{", "return", "-", "", ";", "}", "if", "(", "Flags", ".", "empty", "(", ")", "||", "Flags", "==", "", ")", "return", "Mask", "|", "", ";", "for", "(", "char", "Flag", ":", "Flags", ")", "{", "int", "FlagVal", ";", "switch", "(", "Flag", ")", "{", "case", "'c'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'x'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'s'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'f'", ":", "FlagVal", "=", "", ";", "break", ";", "default", ":", "FlagVal", "="], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getARClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43542, "Length": 108, "Cover_Rate": 0.6171428571428571} {"Template_token": ["", "if", "(", "Mask", "==", "-", "", ")", "return", "-", "", ";", "return", "Mask", "<<", "", ";", "}", "if", "(", "Reg", "!=", "", "&&", "Reg", "!=", "", ")", "{", "return", "-", "", ";", "}", "if", "(", "Flags", ".", "empty", "(", ")", "||", "Flags", "==", "", ")", "return", "Mask", "|", "", ";", "for", "(", "char", "Flag", ":", "Flags", ")", "{", "int", "FlagVal", ";", "switch", "(", "Flag", ")", "{", "case", "'c'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'x'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'s'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'f'", ":", "FlagVal", "=", "", ";", "break", ";", "default", ":", "FlagVal", "=", "", ";", "}", "if", "(", "!", "FlagVal", "||", "(", "Mask", "&", "FlagVal", ")", ")", "return", "-", "", ";", "Mask", "|=", "FlagVal", ";", "}", "if", "(", "Reg", "==", "", ")", "Mask", "|=", "", ";", "return"], "ground_truth": ["Mask", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getARClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43543, "Length": 142, "Cover_Rate": 0.8114285714285714} {"Template_token": ["", "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm"], "ground_truth": [",", "SDLoc", "dl", ")", "{"], "File": "ARMISelDAGToDAG (2)4", "Func": "getI32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43544, "Length": 11, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ",", "SDLoc", "dl", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getI32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43545, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "bool", "AllIntFields", "=", "true", ";", "for", "(", "StringRef", "Field", ":", "Fields", ")", "{", "unsigned", "IntField", ";", "AllIntFields", "&=", "!", "Field", ".", "trim", "(", "", ")", ".", "getAsInteger", "(", "", ",", "IntField", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "IntField", ",", "DL", ",", "", ")", ")", ";", "}", "assert", "(", "AllIntFields", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getIntOperandsFromRegisterString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43546, "Length": 57, "Cover_Rate": 0.504424778761062} {"Template_token": ["", "static", "inline", "int", "getMClassFlagsMask", "(", "StringRef", "Flags", ",", "bool", "hasDSP", ")", "{", "if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "", "|", "(", "int"], "ground_truth": [")", "hasDSP", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43547, "Length": 28, "Cover_Rate": 0.4307692307692308} {"Template_token": ["", "return", "StringSwitch", "<", "int", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "("], "ground_truth": ["", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43548, "Length": 36, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask", "&", "", ")", ")", "return", "-", "", ";", "if", "(", "SYSmvalue", "<", "", ")", "return", "SYSmvalue", "|", "Mask", "<<", "", ";", "return", "SYSmvalue"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43549, "Length": 65, "Cover_Rate": 0.4088050314465409} {"Template_token": ["", "static", "inline", "int", "getMClassRegisterSYSmValueMask", "(", "StringRef", "RegString", ")", "{", "return", "StringSwitch", "<", "int", ">", "(", "RegString", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", ""], "ground_truth": [",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getMClassRegisterSYSmValueMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43550, "Length": 126, "Cover_Rate": 0.9921259842519685} {"Template_token": ["", "return", "StringSwitch", "<", "int", ">", "(", "RegString", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")"], "ground_truth": [".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getMClassRegisterSYSmValueMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43551, "Length": 117, "Cover_Rate": 0.9212598425196851} {"Template_token": ["", "const", "char", "*", "getPassName", "("], "ground_truth": [")", "const", "override", "{"], "File": "ARMISelDAGToDAG (2)4", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43552, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", ""], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43553, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "SDValue", "DAGToDAGISel", "::", "GetVLDSTAlign", "(", "SDValue", "Align", ",", "SDLoc", "dl", ",", "unsigned", "NumVecs", ",", "bool", "is64BitVector", ")", "{", "unsigned", "NumRegs", "=", "NumVecs", ";", "if", "(", "!", "is64BitVector", "&&", "NumVecs", "<"], "ground_truth": ["", ")", "NumRegs", "*=", "", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "GetVLDSTAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43554, "Length": 36, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "!", "CheckVMLxHazard", ")", "return", "true", ";", "if", "(", "!", "Subtarget", "->", "isCortexA7", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA8", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "true", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43555, "Length": 64, "Cover_Rate": 0.32160804020100503} {"Template_token": ["", "if", "(", "!", "CheckVMLxHazard", ")", "return", "true", ";", "if", "(", "!", "Subtarget", "->", "isCortexA7", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA8", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "true", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", ""], "ground_truth": [")", "return", "true", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43556, "Length": 77, "Cover_Rate": 0.3869346733668342} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43557, "Length": 65, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "isVSTfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43558, "Length": 54, "Cover_Rate": 0.36486486486486486} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "*", "N", "=", "&", "*", "I", "++", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "And_imm", "=", "", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "N1", ".", "getNode", "(", ")", ",", "", ",", "And_imm", ")", ")", "{", "if", "(", "isOpcWithIntImmediate", "(", "N0", ".", "getNode", "(", ")", ",", "", ",", "And_imm", ")", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "!", "And_imm", ")", "continue", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "And_imm", ")", ";", "if", "(", "TZ", "!=", "", "&&", "TZ", "!=", "", ")", "continue", ";", "And_imm", ">>=", "TZ", ";", "if", "(", "And_imm", "&", "(", "And_imm", "+", "", ")", ")", "continue", ";", "SDValue", "Srl", "=", "N1", ".", "getOperand", "(", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "Srl", ".", "getNode", "(", ")", ",", "", ",", "Srl_imm", ")", "||", "(", "Srl_imm", "<=", "", ")", ")", "continue", ";", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";", "}", "Srl", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "Srl", ")", ",", "", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getConstant", "(", "Srl_imm", "+", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "Srl", ",", "CurDAG", "->", "getConstant", "(", "And_imm", ","], "ground_truth": ["SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43559, "Length": 343, "Cover_Rate": 0.8147268408551069} {"Template_token": ["", "CurDAG", "->", "RepositionNode", "(", "N", ".", "getNode", "(", ")", "->", "getIterator", "(", ")", ",", "M", ".", "getNode", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "M"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "replaceDAGValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43560, "Length": 30, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction"], "ground_truth": ["(", "MF", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43561, "Length": 19, "Cover_Rate": 0.59375} {"Template_token": ["", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43562, "Length": 19, "Cover_Rate": 0.59375} {"Template_token": ["", "int", "Val", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "Val", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "Val", ",", "", ")", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43563, "Length": 60, "Cover_Rate": 0.36809815950920244} {"Template_token": ["", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "Val", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "Val", ",", "", ")", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43564, "Length": 57, "Cover_Rate": 0.3496932515337423} {"Template_token": ["", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "Val", ")", ")", "{", "if", "(", "AddSub", "==", "", ")", "Val", "*=", "-", "", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode2OffsetImmPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43565, "Length": 57, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode2OffsetReg", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "", "AddSub", "=", "(", "AM", "==", "", "||", "AM", "==", "", ")", "?", "", ":", "", ";", "int", "Val", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "Val", ")", ")", "return", "false", ";", "Offset", "=", "N", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOpcode"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode2OffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43566, "Length": 117, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "Val", ")", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";", "return", "true", ";", "}", "Offset", "=", "N", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", ""], "ground_truth": [")", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43567, "Length": 61, "Cover_Rate": 0.324468085106383} {"Template_token": ["", "Addr", "=", "N", ";", "unsigned", "Alignment", "=", "", ";", "MemSDNode", "*", "MemN", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", ";", "if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "MemN", ")", "||", "(", "(", "MemN", "->", "getOpcode", "(", ")", "==", "", "||", "MemN", "->", "getOpcode", "("], "ground_truth": [")", "==", "", ")", "&&", "MemN", "->", "getConstantOperandVal", "(", "MemN", "->", "getNumOperands", "(", ")", "-", "", ")", "==", "", ")", ")", "{"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43568, "Length": 67, "Cover_Rate": 0.40853658536585363} {"Template_token": ["", "Addr", "=", "N", ";", "unsigned", "Alignment", "=", "", ";", "MemSDNode", "*", "MemN", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", ";", "if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "MemN", ")", "||", "(", "(", "MemN", "->", "getOpcode", "(", ")", "==", "", "||", "MemN", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "MemN", "->", "getConstantOperandVal", "(", "MemN", "->", "getNumOperands"], "ground_truth": ["(", ")", "-", "", ")", "==", "", ")", ")", "{"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43569, "Length": 67, "Cover_Rate": 0.40853658536585363} {"Template_token": ["", "const", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "Reg", "=", "CurDAG", "->", "getRegister", "(", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectCMOVPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43570, "Length": 44, "Cover_Rate": 0.6376811594202898} {"Template_token": ["", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "", ",", "T0", ",", "T1", ")", ",", "", ")", ";", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "T1", ",", "dl", ",", "GPVR", ",", "Pair", ",", "T1", ".", "getValue", "(", "", ")", ")", ";", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", "=", "Chain", ";", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "PairedReg", ".", "getNode", "(", ")", ")", "{", "OpChanged", "[", "OpChanged", ".", "size", "(", ")", "-", "", "]", "=", "true", ";", "Flag", "=", "InlineAsm", "::", "getFlagWord", "(", "Kind", ",", "", ")", ";", "if", "(", "IsTiedToChangedOp", ")", "Flag", "=", "InlineAsm", "::", "getFlagWordForMatchingOp", "(", "Flag", ",", "DefIdx", ")", ";", "else", "Flag", "=", "InlineAsm", "::", "getFlagWordForRegClass", "(", "Flag", ",", "", ")", ";", "AsmNodeOperands", "[", "AsmNodeOperands", ".", "size", "(", ")", "-", "", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Flag", ",", "dl", ",", "", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "PairedReg", ")", ";", "i", "+=", "", ";", "}", "}", "if", "(", "Glue", ".", "getNode", "(", ")", ")", "AsmNodeOperands", ".", "push_back", "(", "Glue", ")", ";", "if", "(", "!", "Changed", ")", "return", "nullptr", ";", "SDValue", "New", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "", ",", "", ")", ",", "AsmNodeOperands", ")", ";", "New", "->", "setNodeId", "(", "-"], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43571, "Length": 362, "Cover_Rate": 0.3871657754010695} {"Template_token": ["", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43572, "Length": 54, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43573, "Length": 35, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8", "(", ")", ")", "return", "nullptr", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "SpecialReg", ",", "", ",", "true", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "nullptr", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ";", "}", "if", "(", "SpecialReg", "==", "", "||", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ";", "}", "if", "(", "SpecialReg", "==", ""], "ground_truth": [")", "{"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43574, "Length": 307, "Cover_Rate": 0.4013071895424837} {"Template_token": ["", "unsigned", "ShImmVal", "=", "", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "RHS", ")", "return", "false", ";", "ShReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "CheckProfitability", "&&", "!", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ","], "ground_truth": ["ShImmVal", ")", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectRegShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43575, "Length": 55, "Cover_Rate": 0.36423841059602646} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "true", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "true", ";", "uint32_t", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectT2AddrModeExclusive", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43576, "Length": 74, "Cover_Rate": 0.37755102040816324} {"Template_token": ["", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "int"], "ground_truth": ["RHSC", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43577, "Length": 45, "Cover_Rate": 0.3146853146853147} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "Scale", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "("], "ground_truth": ["N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43578, "Length": 126, "Cover_Rate": 0.72} {"Template_token": ["", "unsigned", "And_imm", "=", "", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isOpcWithIntImmediate", "(", "N", ",", "", ",", "And_imm", ")", ")", "{", "if", "(", "And_imm", "&", "(", "And_imm", "+", "", ")", ")", "return", "nullptr", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "countTrailingOnes", "(", "And_imm", ")", "-", "", ";", "unsigned", "LSB", "=", "Srl_imm", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "if", "(", "(", "LSB", "+", "Width", "+", "", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "Opc", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "}", "", "ShOpcVal", "=", "", "(", "", ")", ";", "SDValue", "ShOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "LSB", ")", ",", "dl", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "ShOpc", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ","], "ground_truth": ["Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43579, "Length": 340, "Cover_Rate": 0.4111245465538089} {"Template_token": ["", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "<=", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "!", "isVLDfixed", "(", "Opc", ")", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "("], "ground_truth": ["Reg0", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43580, "Length": 347, "Cover_Rate": 0.3614583333333333} {"Template_token": ["", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx"], "ground_truth": ["+", "", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43581, "Length": 350, "Cover_Rate": 0.3747323340471092} {"Template_token": ["", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "IsExt", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43582, "Length": 117, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "if", "(", "!", "Ops", ".", "empty", "(", ")", ")", "{", "unsigned", "Opcode", ";", "if", "(", "Ops", ".", "size", "(", ")", "==", "", ")", "{", "Opcode", "=", "IsThumb2", "?", "", ":", "", ";", "Ops", ".", "insert", "(", "Ops", ".", "begin", "(", ")", "+", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "Ops", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "Opcode", "=", "IsThumb2", "?", "", ":", "", ";", "SDValue", "WriteValue", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "Ops", ".", "insert", "(", "Ops", ".", "begin", "(", ")", "+", "", ",", "WriteValue", ",", "WriteValue", "+", "", ")", ";", "}", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ",", "DL", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")", ";", "}", "std", "::", "string", "SpecialReg", "=", "RegString", "->", "getString", "(", ")", ".", "lower", "(", ")", ";", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "Ops", ")", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "nullptr", ";", "Ops", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")", ";", "}", "SmallVector", "<", "StringRef", ",", "", ">", "Fields"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectWriteRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43583, "Length": 390, "Cover_Rate": 0.5006418485237484} {"Template_token": ["", "return", "new", "DAGToDAGISel", "(", "TM"], "ground_truth": [",", "OptLevel", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createARMISelDag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43584, "Length": 9, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createDRegPairNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ")", "{", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createDRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43585, "Length": 62, "Cover_Rate": 0.5688073394495413} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ","], "ground_truth": ["V1", ",", "SubReg1", "}", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43586, "Length": 54, "Cover_Rate": 0.4954128440366973} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createQRegPairNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ")", "{", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl"], "ground_truth": [",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43587, "Length": 96, "Cover_Rate": 0.8807339449541285} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createQuadDRegsNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43588, "Length": 68, "Cover_Rate": 0.43870967741935485} {"Template_token": ["", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ","], "ground_truth": ["VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createQuadQRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43589, "Length": 54, "Cover_Rate": 0.34838709677419355} {"Template_token": ["", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT"], "ground_truth": [",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createQuadSRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43590, "Length": 78, "Cover_Rate": 0.5032258064516129} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant"], "ground_truth": ["(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "createSRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43591, "Length": 36, "Cover_Rate": 0.3302752293577982} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43592, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName"], "ground_truth": ["(", ")", "const", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43593, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "if", "(", "Alignment", ">=", "", "&&", "NumRegs", "==", "", ")", "Alignment", "=", "", ";", "else", "if", "(", "Alignment", ">=", "", "&&", "(", "NumRegs", "==", "", "||", "NumRegs", "==", "", ")", ")"], "ground_truth": ["Alignment", "=", "", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "GetVLDSTAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43594, "Length": 35, "Cover_Rate": 0.3125} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "return"], "ground_truth": ["Opc", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43595, "Length": 124, "Cover_Rate": 0.3522727272727273} {"Template_token": ["", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "("], "ground_truth": [")", ")", "return", "true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43596, "Length": 79, "Cover_Rate": 0.42021276595744683} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "hasNoVMLxHazardUse", "(", "SDNode", "*", "N", ")", "const", "{", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "!", "CheckVMLxHazard", ")", "return", "true", ";", "if", "(", "!", "Subtarget", "->", "isCortexA8", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "true", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43597, "Length": 101, "Cover_Rate": 0.5372340425531915} {"Template_token": ["", "return", "isInt32Immediate", "(", "N", ".", "getNode"], "ground_truth": ["(", ")", ",", "Imm", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "isInt32Immediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43598, "Length": 12, "Cover_Rate": 0.48} {"Template_token": ["", "static", "bool", "isInt32Immediate", "(", "SDValue", "N", ",", "unsigned", "&", "Imm", ")", "{", "return", "isInt32Immediate", "(", "N", ".", "getNode", "(", ")", ",", "Imm"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "isInt32Immediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43599, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "static", "bool", "isOpcWithIntImmediate", "(", "SDNode", "*", "N", ",", "unsigned", "Opc", ",", "unsigned", "&", "Imm", ")", "{", "return", "N", "->", "getOpcode", "(", ")", "==", "Opc", "&&", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode"], "ground_truth": ["(", ")", ",", "Imm", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "isOpcWithIntImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43600, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "return", "N", "->", "getOpcode", "(", ")", "==", "Opc", "&&", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")"], "ground_truth": [",", "Imm", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "isOpcWithIntImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43601, "Length": 25, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "if", "(", "!", "C", ")", "return", "false", ";", "ScaledConstant", "=", "(", "int", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "ScaledConstant", "%", "Scale", ")", "!=", "", ")", "return", "false", ";", "ScaledConstant", "/=", "Scale"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)", "Func": "isScaledConstantInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43602, "Length": 36, "Cover_Rate": 0.4044943820224719} {"Template_token": ["", "assert", "(", "Scale", ">", "", "&&", "", ")", ";", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "ScaledConstant", "=", "(", "int", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "ScaledConstant", "%", "Scale", ")", "!=", "", ")", "return", "false", ";", "ScaledConstant", "/=", "Scale", ";", "return", "ScaledConstant", ">=", "RangeMin", "&&", "ScaledConstant", "<"], "ground_truth": ["RangeMax", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "isScaledConstantInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43603, "Length": 67, "Cover_Rate": 0.7528089887640449} {"Template_token": ["", "return", "ShOpcVal", "==", "", "&&", "(", "ShAmt", "==", "", "||", "(", "Subtarget", "->", "isSwift", "("], "ground_truth": [")", "&&", "ShAmt", "==", "", ")", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "isShifterOpProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43604, "Length": 23, "Cover_Rate": 0.30666666666666664} {"Template_token": ["", "inline", "bool", "is_so_imm", "("], "ground_truth": ["unsigned", "Imm", ")", "const", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "is_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43605, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "inline", "bool", "is_so_imm_not", "(", "unsigned", "Imm", ")"], "ground_truth": ["const", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "is_so_imm_not", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43606, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "inline", "bool", "is_so_imm_not", "(", "unsigned", "Imm", ")", "const", "{", "return", "", "(", "~", "Imm"], "ground_truth": [")", "!=", "-", "", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "is_so_imm_not", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43607, "Length": 19, "Cover_Rate": 0.8636363636363636} {"Template_token": ["", "return", "", "(", "Imm", ")", "!=", "-"], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "is_t2_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43608, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "", "(", "Imm"], "ground_truth": [")", "!=", "-", "", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "is_t2_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43609, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "inline", "bool", "is_t2_so_imm_not", "(", "unsigned"], "ground_truth": ["Imm", ")", "const", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "is_t2_so_imm_not", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43610, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "if", "(", "!", "isOpcWithIntImmediate", "(", "Srl", ".", "getNode", "(", ")", ",", "", ",", "Srl_imm", ")", "||", "(", "Srl_imm", "<=", "", ")", ")", "continue", ";", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectT2ShifterOperandReg", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";", "}", "Srl", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "Srl", ")", ",", "", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getConstant", "(", "Srl_imm", "+", "TZ", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "Srl", ",", "CurDAG", "->", "getConstant", "(", "And_imm", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "N1", ",", "CurDAG", "->", "getConstant"], "ground_truth": ["(", "TZ", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43611, "Length": 167, "Cover_Rate": 0.41336633663366334} {"Template_token": ["", "SDValue", "ADDSrc1", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc0", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "SRAConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRASrc1", ")", ";", "EVT", "XType", "=", "SRASrc0", ".", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "XType", ".", "getSizeInBits", "(", ")", "-", "", ";", "if", "(", "ADDSrc1", "==", "XORSrc1", "&&", "ADDSrc0", "==", "SRASrc0", "&&", "XType", ".", "isInteger", "(", ")", "&&", "SRAConstant", "!=", "NULL", "&&", "Size", "==", "SRAConstant", "->", "getZExtValue", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Subtarget", "->", "isThumb2", "(", ")", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43612, "Length": 104, "Cover_Rate": 0.48598130841121495} {"Template_token": ["", "SDValue", "ADDSrc1", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc0", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "SRAConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRASrc1", ")", ";", "EVT", "XType", "=", "SRASrc0", ".", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "XType", ".", "getSizeInBits", "(", ")", "-", "", ";", "if", "(", "ADDSrc1", "==", "XORSrc1", "&&", "ADDSrc0", "==", "SRASrc0", "&&", "XType", ".", "isInteger", "(", ")", "&&", "SRAConstant", "!=", "NULL", "&&", "Size", "==", "SRAConstant", "->", "getZExtValue", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Subtarget", "->", "isThumb2", "(", ")", "?", "", ":", "", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode"], "ground_truth": [",", "VT", ",", "ADDSrc0", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43613, "Length": 118, "Cover_Rate": 0.5514018691588785} {"Template_token": ["", "SelectAddrMode2Worker", "(", "N", ",", "Base", ",", "Offset", ",", "Opc", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43614, "Length": 14, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "SelectAddrMode2Worker", "(", "N", ",", "Base", ",", "Offset", ",", "Opc", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43615, "Length": 14, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "bool", "SelectAddrMode2Base", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "return", "SelectAddrMode2Worker", "(", "N", ",", "Base", ",", "Offset", ",", "Opc", ")"], "ground_truth": ["==", "AM2_BASE", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43616, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "bool", "SelectAddrMode2Base", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue"], "ground_truth": ["&", "Opc", ")", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43617, "Length": 19, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "", "AddSub", "=", "(", "AM", "==", "", "||", "AM", "==", "", ")", "?", "", ":", "", ";", "int", "Val"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2OffsetImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43618, "Length": 62, "Cover_Rate": 0.3924050632911392} {"Template_token": ["", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "", "AddSub", "=", "(", "AM", "==", "", "||", "AM", "==", "", ")", "?", "", ":", "", ";", "int", "Val", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "Val", ")", ")", "{", "if", "(", "AddSub", "==", "", ")"], "ground_truth": ["Val", "*=", "-", "", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2OffsetImmPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43619, "Length": 80, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "ShAmt", "=", "", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "ShOpcVal", ")", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2OffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43620, "Length": 101, "Cover_Rate": 0.4089068825910931} {"Template_token": ["", "bool", "SelectAddrMode2ShOp", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ","], "ground_truth": ["SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2ShOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43621, "Length": 19, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", "."], "ground_truth": ["hasOneUse", "(", ")", ")", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43622, "Length": 292, "Cover_Rate": 0.3067226890756303} {"Template_token": ["", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43623, "Length": 170, "Cover_Rate": 0.46070460704607047} {"Template_token": ["", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub"], "ground_truth": [",", "RHSC", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43624, "Length": 122, "Cover_Rate": 0.3860759493670886} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode5", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex"], "ground_truth": ["(", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43625, "Length": 202, "Cover_Rate": 0.6392405063291139} {"Template_token": ["", "unsigned", "Alignment", "=", "", ";", "if", "(", "LSBaseSDNode", "*", "LSN", "=", "dyn_cast", "<", "LSBaseSDNode", ">", "(", "Parent", ")", ")", "{", "unsigned", "LSNAlign", "=", "LSN", "->", "getAlignment", "(", ")", ";", "unsigned", "MemSize", "=", "LSN", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "("], "ground_truth": [")", "/", "", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43626, "Length": 44, "Cover_Rate": 0.3728813559322034} {"Template_token": ["", "", "AM", "=", "LdSt", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "!=", "", ")", "return", "false", ";", "Offset", "=", "N", ";", "if", "(", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "NC", "->", "getZExtValue", "(", ")", "*", "", "==", "LdSt", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")"], "ground_truth": [")", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode6Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43627, "Length": 68, "Cover_Rate": 0.6296296296296297} {"Template_token": ["", "", "AM", "=", "LdSt", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "!=", "", ")", "return", "false", ";", "Offset", "=", "N", ";", "if", "(", "ConstantSDNode", "*", "NC", "=", "dyn_cast"], "ground_truth": ["<", "ConstantSDNode", ">", "(", "N", ")", ")", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode6Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43628, "Length": 37, "Cover_Rate": 0.3425925925925926} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">"], "ground_truth": ["(", "Base", ")", "->", "getIndex", "(", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43629, "Length": 188, "Cover_Rate": 0.5645645645645646} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "hasOneUse", "(", ")", ")", "{", "Offset", "=", "N", ".", "getOperand"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43630, "Length": 26, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", ".", "getOperand", "(", "", ")", ";", "Label", "=", "CurDAG", "->", "getTargetConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue"], "ground_truth": ["(", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43631, "Length": 40, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "TrueImm", "=", "~", "TrueImm", ";", "Opc", "=", "", ";", "}", "else", "if", "(", "TrueVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "&&", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "||", "", "(", "TrueImm", ")", ")", ")", "{", "Opc", "=", "", ";", "}", "if", "(", "Opc", ")", "{", "SDValue", "True", "=", "CurDAG", "->", "getTargetConstant", "(", "TrueImm", ",", "", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "True", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ","], "ground_truth": ["Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectARMCMOVImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43632, "Length": 104, "Cover_Rate": 0.44635193133047213} {"Template_token": ["", "if", "(", "SelectRegShifterOperand", "(", "TrueVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "{", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", ""], "ground_truth": [",", "", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectARMCMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43633, "Length": 63, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "Node", ")", ",", "", ",", ""], "ground_truth": [",", "", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAtomic64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43634, "Length": 141, "Cover_Rate": 0.7663043478260869} {"Template_token": ["", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "Node", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "ResNode", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "return", "ResNode"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAtomic64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43635, "Length": 73, "Cover_Rate": 0.3967391304347826} {"Template_token": ["", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "false", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43636, "Length": 68, "Cover_Rate": 0.5354330708661418} {"Template_token": ["", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43637, "Length": 48, "Cover_Rate": 0.3779527559055118} {"Template_token": ["", "if", "(", "Kind", "!=", "InlineAsm", "::", "Kind_RegUse", "&&", "Kind", "!=", "InlineAsm", "::", "Kind_RegDef", "&&", "Kind", "!=", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ")", "continue", ";", "unsigned", "RC", ";", "bool", "HasRC", "=", "InlineAsm", "::", "hasRegClassConstraint", "(", "Flag", ",", "RC", ")", ";", "if", "(", "(", "!", "IsTiedToChangedOp", "&&", "(", "!", "HasRC", "||", "RC", "!=", "", ")", ")", "||", "NumRegs", "!=", "", ")", "continue", ";", "assert", "(", "(", "i", "+", "", "<", "NumOps", ")", "&&", "", ")", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "i", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "i", "+", "", ")", ";", "unsigned", "Reg0", "=", "cast", "<", "RegisterSDNode", ">", "(", "V0", ")", "->", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "cast", "<", "RegisterSDNode", ">", "(", "V1", ")", "->", "getReg", "(", ")", ";", "SDValue", "PairedReg", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "if", "(", "Kind", "==", "InlineAsm", "::", "Kind_RegDef", "||", "Kind", "==", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ")", "{", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "SDValue", "Chain", "=", "SDValue", "(", "N", ",", "", ")", ";", "SDNode", "*", "GU", "=", "N", "->", "getGluedUser", "(", ")", ";", "SDValue", "RegCopy", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "GPVR", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub0", ",", "dl", ",", "Reg0", ",", "Sub0", ",", "RegCopy", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "GU", "=", "T1", ".", "getNode", "(", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "", ",", "T0", ",", "T1", ")", ",", "", ")", ";", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&"], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43638, "Length": 446, "Cover_Rate": 0.47195767195767196} {"Template_token": ["", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'", "&&", "", ")", ";", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43639, "Length": 39, "Cover_Rate": 0.9069767441860465} {"Template_token": ["", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "return", "false", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "ShOpcVal", ")", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43640, "Length": 400, "Cover_Rate": 0.6339144215530903} {"Template_token": ["", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "RHS", ")", "return", "false", ";", "ShReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "CheckProfitability", "&&", "!", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShImmVal", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectRegShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43641, "Length": 64, "Cover_Rate": 0.4383561643835616} {"Template_token": ["", "bool", "SelectShiftRegShifterOperand", "(", "SDValue", "N", ",", "SDValue", "&", "A", ",", "SDValue", "&", "B", ",", "SDValue"], "ground_truth": ["&", "C", ")", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectShiftRegShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43642, "Length": 19, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "/"], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeExclusive", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43643, "Length": 66, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "if", "(", "!", "RHS", ")", "return", "true", ";", "uint32_t", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", ">", "", "||", "RHSC", "%", "", "!=", "", ")", "return", "true", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->"], "ground_truth": ["getIndex", "(", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeExclusive", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43644, "Length": 70, "Cover_Rate": 0.3825136612021858} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43645, "Length": 235, "Cover_Rate": 0.649171270718232} {"Template_token": ["", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ":", "CurDAG", "->"], "ground_truth": ["getTargetConstant", "(", "-", "RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43646, "Length": 96, "Cover_Rate": 0.7218045112781954} {"Template_token": ["", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC"], "ground_truth": [",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43647, "Length": 54, "Cover_Rate": 0.40601503759398494} {"Template_token": ["", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "isShifterOpProfitable", "(", "OffReg", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "OffReg", "=", "OffReg", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "ShImm", "=", "CurDAG", "->", "getTargetConstant", "(", "ShAmt", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43648, "Length": 162, "Cover_Rate": 0.5664335664335665} {"Template_token": ["", "switch", "(", "LoadedVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "Match", "=", "true", ";", "}", "if", "(", "Match", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "getAL", "(", "CurDAG", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", ""], "ground_truth": [")", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43649, "Length": 140, "Cover_Rate": 0.4416403785488959} {"Template_token": ["", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "getI32Imm", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43650, "Length": 68, "Cover_Rate": 0.5811965811965812} {"Template_token": ["", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "RegisterSDNode", "*", "RHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", "||", "(", "RHSR", "&&", "RHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "ConstantSDNode", "*", "LHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "LHSC", "=", "LHS", "?", "LHS", "->", "getZExtValue", "(", ")", ":", "", ";", "unsigned", "RHSC", "=", "RHS", "?", "RHS", "->", "getZExtValue"], "ground_truth": ["(", ")", ":", "", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43651, "Length": 197, "Cover_Rate": 0.5} {"Template_token": ["", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", ""], "ground_truth": [",", "Base", ",", "OffImm", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeImm5S1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43652, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", "", ",", "Base", ","], "ground_truth": ["OffImm", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeImm5S1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43653, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "return", "SelectThumbAddrModeImm5S", "(", "N", ",", ""], "ground_truth": [",", "Base", ",", "OffImm", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeImm5S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43654, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "SelectThumbAddrModeSP", "(", "N", ",", "TmpBase", ",", "TmpOffImm", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "RegisterSDNode", "*", "RHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N"], "ground_truth": [".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeRI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43655, "Length": 88, "Cover_Rate": 0.4292682926829268} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeRI5S1", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI", "(", "N", ",", "Base", ",", "Offset", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeRI5S1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43656, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "return", "SelectThumbAddrModeRI", "(", "N", ",", "Base"], "ground_truth": [",", "Offset", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeRI5S1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43657, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "return", "SelectThumbAddrModeRI", "(", "N", ",", "Base", ","], "ground_truth": ["Offset", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeRI5S2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43658, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "return", "SelectThumbAddrModeRI", "(", "N", ",", "Base", ",", "Offset", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeRI5S2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43659, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "return", "SelectThumbAddrModeRI", "(", "N", ",", "Base"], "ground_truth": [",", "Offset", ",", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectThumbAddrModeRI5S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43660, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "", "ShOpcVal", "=", "", "(", "", ")", ";", "SDValue", "ShOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "LSB", ")", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "ShOpc", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ",", "", ")", ";", "}", "}", "return", "NULL", ";", "}", "unsigned", "Shl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "", "&&", "Shl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<"], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43661, "Length": 210, "Cover_Rate": 0.33762057877813506} {"Template_token": ["", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdDup", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", ")", ";", "unsigned", "SubIdx", "=", "", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubIdx", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLdDup", ",", "", ")", ")", ";", "if", "(", "isUpdating", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "", ")", ",", "SDValue", "(", "VLdDup"], "ground_truth": [",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43662, "Length": 256, "Cover_Rate": 0.4135702746365105} {"Template_token": ["", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "("], "ground_truth": ["Reg0", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43663, "Length": 450, "Cover_Rate": 0.4849137931034483} {"Template_token": ["", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43664, "Length": 116, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "const", "ConstantSDNode", "*", "RotConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ")", ";", "assert", "(", "RotConstant", "&&", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG100", "Func": "GetCMulRotation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43665, "Length": 20, "Cover_Rate": 0.4} {"Template_token": ["", "assert", "(", "(", "Value", "==", "", "||", "Value", "==", "", ")", "&&", "", ")", ";", "return", "Value"], "ground_truth": [";"], "File": "ARMISelDAGToDAG100", "Func": "SDValueToConstBool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43666, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "assert", "(", "(", "Value", "==", "", "||", "Value", "==", "", ")", "&&", "", ")", ";", "return"], "ground_truth": ["Value", ";"], "File": "ARMISelDAGToDAG100", "Func": "SDValueToConstBool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43667, "Length": 18, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "else", "if", "(", "MemTy", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "MemTy", "==", "", ")", "Opcode", "=", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "", ",", "", ",", "", ")", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")"], "ground_truth": ["->", "getMemOperand", "(", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43668, "Length": 108, "Cover_Rate": 0.484304932735426} {"Template_token": ["", "int", "FirstInputOp", "=", "Predicated", "?", "", ":", "", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "IsAngle270", ",", "Loc", ",", "", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ",", "N", "->", "getOperand", "(", "FirstInputOp", "-", "", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "VT", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "N", "->", "getVTList", "("], "ground_truth": [")", ",", "makeArrayRef", "(", "Ops", ")", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_VCADD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43669, "Length": 118, "Cover_Rate": 0.3818770226537217} {"Template_token": ["", "uint32_t", "RotValue", "=", "GetCMulRotation", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "RotValue", ",", "Loc", ",", "", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_VCMLA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43670, "Length": 65, "Cover_Rate": 0.4088050314465409} {"Template_token": ["", "int", "FirstInputOp", "=", "Predicated", "?", "", ":", "", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ")", ";", "uint32_t", "RotValue", "=", "GetCMulRotation", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "RotValue", ",", "Loc", ",", "", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ",", "N", "->", "getOperand", "(", "FirstInputOp", "-", "", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "VT", ")", ";", "uint16_t", "Opcode", "=", "SelectFPOpcode", "(", "VT", ","], "ground_truth": ["OpcodeF16", ",", "OpcodeF32", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_VCMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43671, "Length": 123, "Cover_Rate": 0.6795580110497238} {"Template_token": ["", "int", "FirstInputOp", "=", "Predicated", "?", "", ":", "", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ")", ";", "uint32_t", "RotValue", "=", "GetCMulRotation", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "RotValue", ",", "Loc", ",", "", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ",", "N", "->", "getOperand", "(", "FirstInputOp", "-", "", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "VT", ")", ";", "uint16_t", "Opcode", "=", "SelectFPOpcode", "(", "VT", ",", "OpcodeF16"], "ground_truth": [",", "OpcodeF32", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_VCMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43672, "Length": 123, "Cover_Rate": 0.6795580110497238} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "Loc", "(", "N", ")", ";", "const", "uint16_t", "*", "OurOpcodes", ";", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "", ":", "OurOpcodes", "=", "Opcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "OurOpcodes", "=", "Opcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "OurOpcodes", "=", "Opcodes", "[", "", "]", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "EVT", "DataTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "NumVecs", "*", "", ")", ";", "EVT", "ResultTys", "[", "]", "=", "{", "DataTy", ",", "", "}", ";", "auto", "Data", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "Loc", ",", "DataTy", ")", ",", "", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "for", "(", "unsigned", "Stage", "=", "", ";", "Stage", "<", "NumVecs", ";", "++", "Stage", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Data", ",", "N", "->", "getOperand", "(", "", ")", ",", "Chain", "}", ";", "auto", "LoadInst", "=", "CurDAG", "->", "getMachineNode", "(", "OurOpcodes", "[", "Stage", "]", ",", "Loc", ",", "ResultTys", ",", "Ops", ")", ";", "Data", "=", "SDValue", "(", "LoadInst", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "LoadInst", ",", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumVecs", ";", "i", "++", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "i", ",", "Loc", ",", "VT", ",", "Data", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ","], "ground_truth": ["NumVecs", ")", ",", "Chain", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_VLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43673, "Length": 263, "Cover_Rate": 0.8855218855218855} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectMVE_WB", "(", "SDNode", "*", "N", ",", "const", "uint16_t", "*", "Opcodes", ",", "bool", "Predicated", ")", "{", "SDLoc", "Loc", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "uint16_t", "Opcode", ";", "switch", "(", "N", "->", "getValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "", ":", "Opcode", "=", "Opcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "Opcode", "=", "Opcodes"], "ground_truth": ["[", "", "]", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_WB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43674, "Length": 75, "Cover_Rate": 0.39893617021276595} {"Template_token": ["", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "RHSC", "*", "", "<", "MFI", ".", "getObjectSize", "(", "FI", ")", ")", "{", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", "&&", "MFI", ".", "getObjectAlignment", "(", "FI", ")", "<", "", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "", ")", ";", "if", "(", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ">=", "", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "("], "ground_truth": ["CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43675, "Length": 148, "Cover_Rate": 0.47896440129449835} {"Template_token": ["", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+"], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43676, "Length": 291, "Cover_Rate": 0.3066385669125395} {"Template_token": ["", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "Align", ">=", "", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "Align", ">=", "", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "(", "CanChangeType", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "NewOffset", ",", "CurDAG", "->", "getTargetConstant", "(", "Pred", ",", "SDLoc", "(", "N", ")", ",", "", ")", ",", "PredReg", ",", "Chain", "}", ";", "SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "", ",", "", ",", "Ops", ")", ";", "transferMemOperands", "(", "N", ",", "New", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ",", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ",", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ",", "", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "N"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG100", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43677, "Length": 255, "Cover_Rate": 0.33420707732634336} {"Template_token": ["", "bool", "isSExtLd", ",", "isPre", ";", "unsigned", "Align", ";", "", "Pred", ";", "SDValue", "PredReg", ";", "SDValue", "Chain", ",", "Base", ",", "Offset", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "LD", "->", "getMask", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "bool", "CanChangeType", "=", "Subtarget", "->", "isLittle", "(", ")", "&&", "!", "isa", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ";", "SDValue", "NewOffset", ";", "if", "(", "Align", ">=", "", "&&", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG100", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43678, "Length": 339, "Cover_Rate": 0.4442988204456094} {"Template_token": ["", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")"], "ground_truth": [")", "return", "true", ";"], "File": "ARMISelDAGToDAG101", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43679, "Length": 72, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isCortexA9", "(", ")", ")", "return", "true", ";", "if", "(", "Shift", ".", "hasOneUse", "(", ")", ")", "return", "true", ";", "return", "ShOpcVal", "==", "", "&&", "ShAmt"], "ground_truth": ["==", "", ";"], "File": "ARMISelDAGToDAG101", "Func": "isShifterOpProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43680, "Length": 32, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ","], "ground_truth": ["dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "PairDRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43681, "Length": 72, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT"], "ground_truth": [",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "PairQRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43682, "Length": 85, "Cover_Rate": 0.7456140350877193} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "PairQRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43683, "Length": 37, "Cover_Rate": 0.32456140350877194} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "PairSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43684, "Length": 72, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ","], "ground_truth": ["dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "QuadQRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43685, "Length": 104, "Cover_Rate": 0.65} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "QuadSRegs", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ","], "ground_truth": ["SubReg3", "}", ";"], "File": "ARMISelDAGToDAG101", "Func": "QuadSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43686, "Length": 121, "Cover_Rate": 0.75625} {"Template_token": ["", "if", "(", "DisableIntABS", ")", "return", "NULL", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "NULL", ";", "if", "(", "XORSrc0", ".", "getOpcode", "(", ")", "!=", "", "||", "XORSrc1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "NULL", ";", "SDValue", "ADDSrc0", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "ADDSrc1", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc0", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43687, "Length": 79, "Cover_Rate": 0.3511111111111111} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "NULL", ";", "if", "(", "XORSrc0", ".", "getOpcode", "(", ")", "!=", "", "||", "XORSrc1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "NULL", ";", "SDValue", "ADDSrc0", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "ADDSrc1", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc0", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "SRAConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "("], "ground_truth": ["SRASrc1", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43688, "Length": 84, "Cover_Rate": 0.37333333333333335} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode3", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "("], "ground_truth": [")", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43689, "Length": 235, "Cover_Rate": 0.6438356164383562} {"Template_token": ["", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<"], "ground_truth": ["", ")", "{"], "File": "ARMISelDAGToDAG101", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43690, "Length": 218, "Cover_Rate": 0.5972602739726027} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrModeImm12", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43691, "Length": 162, "Cover_Rate": 0.49240121580547114} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant"], "ground_truth": ["(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43692, "Length": 218, "Cover_Rate": 0.662613981762918} {"Template_token": ["", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "isPre", "?", "", ":", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "?", "(", "isPre", "?", "", ":", "", ")", ":", "(", "isPre", "?", "", ":", "", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "}", "if", "(", "Match", ")", "{", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain"], "ground_truth": ["(", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43693, "Length": 273, "Cover_Rate": 0.43471337579617836} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "Node", "->", "getDebugLoc", "(", ")", ",", "", ",", "", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "ResNode", ")", "->", "setMemRefs", "(", "MemOp", ","], "ground_truth": ["MemOp", "+", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectAtomic64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43694, "Length": 169, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "}", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "SDNode", "*", "Res", "=", "SelectT2CMOVImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectT2CMOVImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "else", "{", "SDNode", "*", "Res", "=", "SelectCMOVImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectCMOVImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "}", "SDValue", "Tmp2", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "TrueVal", ",", "Tmp2", ",", "CCR", ",", "InFlag", "}", ";", "unsigned", "Opc", "=", "", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "assert", "(", "false", "&&", "", ")", ";", "break", ";", "case", "", ":", "Opc", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "(", "Subtarget", "->", "hasThumb2", "(", ")", "?", "", ":", "", ")", ":", "", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMISelDAGToDAG101", "Func": "SelectCMOVOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43695, "Length": 203, "Cover_Rate": 0.3903846153846154} {"Template_token": ["", "if", "(", "Res", ")", "return", "Res", ";", "}", "else", "{", "SDNode", "*", "Res", "=", "SelectCMOVShiftOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectCMOVShiftOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "SDNode", "*", "Res", "=", "SelectT2CMOVImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectT2CMOVImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "else", "{", "SDNode", "*", "Res", "=", "SelectCMOVImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectCMOVImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "}", "SDValue", "Tmp2", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "TrueVal", ",", "Tmp2", ",", "CCR", ",", "InFlag", "}", ";", "unsigned", "Opc", "=", "", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "assert", "(", "false", "&&", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectCMOVOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43696, "Length": 232, "Cover_Rate": 0.4461538461538462} {"Template_token": ["", "return", "PairDRegs", "(", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectConcatVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43697, "Length": 20, "Cover_Rate": 0.3125} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "SelectConcatVector", "(", "SDNode", "*", "N", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "||", "N", "->", "getNumOperands", "(", ")", "!=", "", ")", "llvm_unreachable"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectConcatVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43698, "Length": 43, "Cover_Rate": 0.671875} {"Template_token": ["", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "if", "(", "isPowerOf2_32", "(", "RHSC", ")", ")", "{", "unsigned", "ShAmt", "=", "Log2_32", "(", "RHSC", ")", ";", "Base", "=", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "return", "false", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isCortexA9", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", ""], "ground_truth": [")", "{"], "File": "ARMISelDAGToDAG101", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43699, "Length": 338, "Cover_Rate": 0.5487012987012987} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43700, "Length": 122, "Cover_Rate": 0.3407821229050279} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG101", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43701, "Length": 65, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "", ")", "&&", "(", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43702, "Length": 142, "Cover_Rate": 0.7473684210526316} {"Template_token": ["", "switch", "(", "SOShOp", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "SDValue", "SOShImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "SOVal", ")", ",", "", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectT2CMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43703, "Length": 78, "Cover_Rate": 0.3577981651376147} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeSP", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg"], "ground_truth": ["(", ")", "==", "", ")", ")", "{"], "File": "ARMISelDAGToDAG101", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43704, "Length": 131, "Cover_Rate": 0.5504201680672269} {"Template_token": ["", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "("], "ground_truth": ["RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43705, "Length": 145, "Cover_Rate": 0.6092436974789915} {"Template_token": ["", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "CountTrailingOnes_32", "(", "And_imm", ")", "-", "", ";", "unsigned", "LSB", "=", "Srl_imm", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ",", "", ")", ";", "}", "}", "return", "NULL", ";", "}", "unsigned", "Shl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "", "&&", "Shl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "", "-", "Srl_imm", "-", "", ";", "int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";", "if", "(", "LSB", "<", ""], "ground_truth": [")", "return", "NULL", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43706, "Length": 203, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "if", "(", "NumVecs", "==", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", "!=", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLd", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "return", "VLd", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", "==", "", "+", "", "&&", "", ")", ";", "unsigned", "Sub0", "=", "(", "is64BitVector", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ","], "ground_truth": ["Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "Sub0", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43707, "Length": 469, "Cover_Rate": 0.48300720906282185} {"Template_token": ["", "MemOp", "[", "", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "Alignment", "=", "", ";", "if", "(", "NumVecs", "!=", "", ")", "{", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdDup", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";", "assert", "(", "", "==", "", "+", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43708, "Length": 422, "Cover_Rate": 0.685064935064935} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "IsExt", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstTblReg", "+", "NumVecs", ")", ")", ";", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "("], "ground_truth": [")", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43709, "Length": 93, "Cover_Rate": 0.3309608540925267} {"Template_token": ["", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "PairDRegs", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "QuadDRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "IsExt", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstTblReg", "+", "NumVecs", ")", ")", ";", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43710, "Length": 162, "Cover_Rate": 0.5765124555160143} {"Template_token": ["", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "="], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43711, "Length": 392, "Cover_Rate": 0.3904382470119522} {"Template_token": ["", "if", "(", "Range", "->", "second", "==", "", ")", "{", "NewN", "=", "EmitShift", "(", "", ",", "X", ",", "", "-", "Range", "->", "first", ")", ";", "ReplaceNode", "(", "And", ".", "getNode", "(", ")", ",", "NewN", ")", ";", "}", "else", "if", "(", "Range", "->", "first", "==", "", ")", "{", "NewN", "=", "EmitShift", "(", "", ",", "X", ",", "Range", "->", "second", ")", ";", "ReplaceNode", "(", "And", ".", "getNode", "(", ")", ",", "NewN", ")", ";", "}", "else", "if", "(", "Range", "->", "first", "==", "Range", "->", "second", ")", "{", "NewN", "=", "EmitShift", "(", "", ",", "X", ",", "", "-", "Range", "->", "first", ")", ";", "ReplaceNode", "(", "And", ".", "getNode", "(", ")", ",", "NewN", ")", ";", "SwitchEQNEToPLMI", "=", "true", ";", "}", "else", "if", "(", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "{", "NewN", "=", "EmitShift", "(", "", ",", "X", ",", "", "-", "Range", "->", "first", ")", ";", "NewN", "=", "EmitShift", "(", "", ",", "SDValue", "(", "NewN", ",", "", ")", ",", "Range", "->", "second", "+", "(", "", "-", "Range", "->", "first", ")", ")", ";", "ReplaceNode", "(", "And", ".", "getNode", "(", ")"], "ground_truth": [",", "NewN", ")", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43712, "Length": 177, "Cover_Rate": 0.3183453237410072} {"Template_token": ["", "void", "DAGToDAGISel", "::", "SelectCMPZ", "(", "SDNode", "*", "N", ",", "bool", "&", "SwitchEQNEToPLMI", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "SwitchEQNEToPLMI", "=", "false", ";", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", ";", "SDValue", "And", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "And", "->", "hasOneUse", "(", ")", ")", "return", ";", "SDValue", "Zero", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Zero", ")", "||", "!", "cast", "<", "ConstantSDNode", ">", "(", "Zero", ")", "->", "isNullValue", "(", ")", "||", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", ";", "SDValue", "X", "=", "And", ".", "getOperand", "(", "", ")", ";", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", "||", "!", "X", "->", "hasOneUse", "(", ")", ")", "return", ";", "auto", "Range", "=", "getContiguousRangeOfSetBits", "(", "C", "->", "getAPIntValue", "(", ")", ")", ";", "if", "(", "!", "Range", ")", "return", ";", "SDNode", "*", "NewN", ";", "SDLoc", "dl", "(", "N", ")", ";", "auto", "EmitShift", "=", "[", "&", "]", "(", "unsigned", "Opc", ",", "SDValue", "Src", ",", "unsigned", "Imm", ")"], "ground_truth": ["->", "SDNode", "*", "{"], "File": "ARMISelDAGToDAG102", "Func": "SelectCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43713, "Length": 194, "Cover_Rate": 0.3489208633093525} {"Template_token": ["", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ",", "NumVecs", ")", ";", "if", "(", "(", "NumVecs", "<=", "", ")", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "!", "isVLDfixed", "(", "Opc", ")", ")", "||", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", "."], "ground_truth": ["getNode", "(", ")", ")", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43714, "Length": 486, "Cover_Rate": 0.5105042016806722} {"Template_token": ["", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "", ")", ";", "unsigned", "Opc", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "DOpcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "Opc", "=", "QOpcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "Opc", "=", "DOpcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "Opc", "=", "QOpcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "case", "", ":", "Opc", "=", "DOpcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "case", "", ":", "Opc", "=", "QOpcodes", "[", "", "]", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ","], "ground_truth": ["dl", ",", "ResTys", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43715, "Length": 386, "Cover_Rate": 0.5346260387811634} {"Template_token": ["", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Lane", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "Vec0Idx", "+", "NumVecs", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ".", "getValueType", "(", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "unsigned", "Alignment", "=", "", ";", "if", "(", "NumVecs", "!=", "", ")", "{", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg"], "ground_truth": [";"], "File": "ARMISelDAGToDAG102", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43716, "Length": 420, "Cover_Rate": 0.4439746300211416} {"Template_token": ["", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", "&&", "!", "isVSTfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "VSt", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VSt", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "ReplaceNode", "(", "N", ",", "VSt", ")", ";", "return", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "RegSeq", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "OpsA", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VStA", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VStA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "("], "ground_truth": [")", ")", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG102", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43717, "Length": 514, "Cover_Rate": 0.48859315589353614} {"Template_token": ["", "unsigned", "LSB", "=", "Srl_imm", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "if", "(", "(", "LSB", "+", "Width", "+", "", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "Opc", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", ",", "Reg0", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "", "ShOpcVal", "=", "", "(", "", ")", ";", "SDValue", "ShOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "LSB", ")", ",", "dl", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "ShOpc", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", ",", "Reg0", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "unsigned", "Shl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "", "&&", "Shl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "", "-", "Srl_imm", "-", "", ";", "int", "LSB", "=", "Srl_imm"], "ground_truth": ["-", "Shl_imm", ";"], "File": "ARMISelDAGToDAG102", "Func": "tryV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43718, "Length": 350, "Cover_Rate": 0.34516765285996054} {"Template_token": ["", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")"], "ground_truth": [")", "return", "", ";"], "File": "ARMISelDAGToDAG103", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43719, "Length": 64, "Cover_Rate": 0.367816091954023} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "getObjectAlignment", "(", "FI", ")", "<", "", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG103", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43720, "Length": 93, "Cover_Rate": 0.34065934065934067} {"Template_token": ["", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLdDup", ";", "if", "(", "is64BitVector", "||", "NumVecs", "==", "", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "if", "(", "NumVecs", "==", "", ")", "{", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "const", "SDValue", "OpsB", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl"], "ground_truth": [",", "ResTys", ",", "OpsB", ")", ";"], "File": "ARMISelDAGToDAG103", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43721, "Length": 494, "Cover_Rate": 0.5056294779938587} {"Template_token": ["", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ",", "dl", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes", "[", "OpcodeIndex", "]", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "VLdLn", ")", ",", "{", "MemOp", "}", ")", ";", "if", "(", "!", "IsLoad", ")", "{", "ReplaceNode", "(", "N", ",", "VLdLn", ")", ";", "return", ";", "}", "SuperReg", "=", "SDValue", "("], "ground_truth": ["VLdLn", ",", "", ")", ";"], "File": "ARMISelDAGToDAG103", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43722, "Length": 413, "Cover_Rate": 0.4398296059637913} {"Template_token": ["", "unsigned", "Op", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "AN", "->", "getValueType", "(", "", ")", ",", "", ")", ";", "if", "(", "VT", "==", "", ")", "Op", "=", "Op8", ";", "else", "if", "(", "VT", "==", "", ")", "Op", "=", "Op16", ";", "else", "if", "(", "VT", "==", "", ")", "Op", "=", "Op32", ";", "else", "if", "(", "VT", "==", "", ")", "{", "Op", "=", "Op64", ";", "VTs", "=", "CurDAG", "->", "getVTList", "(", "", ",", "", ",", "", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "AN", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "AN", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "AN", "->", "getOrdering", "(", ")", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "AN", "->", "getOperand", "(", "", ")", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "Op", ",", "VTs", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "("], "ground_truth": [")", ")", ";"], "File": "ARMISelDAGToDAG104", "Func": "SelectAtomic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43723, "Length": 176, "Cover_Rate": 0.7364016736401674} {"Template_token": ["", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "GU", "=", "T1", ".", "getNode", "(", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "", ",", "T0", ",", "T1", ")", ",", "", ")", ";", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "T1", ",", "dl", ",", "GPVR", ",", "Pair", ",", "T1", ".", "getValue", "(", "", ")", ")", ";", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", "=", "Chain", ";", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "PairedReg", ".", "getNode", "(", ")", ")", "{", "OpChanged", "[", "OpChanged", ".", "size", "(", ")", "-", "", "]", "=", "true", ";", "Flag", "=", "InlineAsm", "::", "getFlagWord", "(", "Kind", ",", "", ")", ";", "if", "(", "IsTiedToChangedOp", ")", "Flag", "=", "InlineAsm", "::", "getFlagWordForMatchingOp", "(", "Flag", ",", "DefIdx", ")", ";", "else", "Flag", "=", "InlineAsm", "::", "getFlagWordForRegClass", "(", "Flag", ",", "", ")", ";", "AsmNodeOperands", "[", "AsmNodeOperands", ".", "size", "(", ")", "-", "", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Flag", ",", "", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "PairedReg", ")", ";", "i", "+=", "", ";", "}", "}", "if", "(", "Glue", ".", "getNode", "(", ")", ")"], "ground_truth": ["AsmNodeOperands", ".", "push_back", "(", "Glue", ")", ";"], "File": "ARMISelDAGToDAG104", "Func": "SelectInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43724, "Length": 336, "Cover_Rate": 0.34963579604578565} {"Template_token": ["", "if", "(", "SYSmvalue", "==", "-", "", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", "&&", "SYSmvalue", ">=", "", "&&", "SYSmvalue", "<=", "", ")", "return", "-", "", ";", "if", "(", "Subtarget", "->", "has8MSecExt", "(", ")", "&&", "Flags", ".", "lower", "(", ")", "==", "", ")", "{", "Flags", "=", "", ";", "SYSmvalue", "|=", "", ";", "}", "if", "(", "!", "Subtarget", "->", "has8MSecExt", "(", ")", "&&", "(", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", "||", "SYSmvalue", ">", "", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasV8MMainlineOps", "(", ")", "&&", "(", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", ")", ")", "return", "-", "", ";", "if", "(", "IsRead", ")", "{", "if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "SYSmvalue", ";", "else", "return", "-", "", ";", "}", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ")", ";", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask"], "ground_truth": ["&", "", ")", ")", "return", "-", "", ";"], "File": "ARMISelDAGToDAG106", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43725, "Length": 195, "Cover_Rate": 0.8478260869565217} {"Template_token": ["", "if", "(", "IsRead", ")", "{", "if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "SYSmvalue", ";", "else", "return", "-", "", ";", "}", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ")", ";", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask", "&", "", ")", ")", "return", "-", "", ";", "return", "SYSmvalue", "|", "Mask", "<<"], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG106", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43726, "Length": 86, "Cover_Rate": 0.3739130434782609} {"Template_token": ["", "return", "StringSwitch", "<", "int", ">", "(", "RegString", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", "."], "ground_truth": ["Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMISelDAGToDAG106", "Func": "getMClassRegisterSYSmValueMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43727, "Length": 138, "Cover_Rate": 0.9324324324324325} {"Template_token": ["", "return", "StringSwitch", "<", "int", ">", "(", "RegString", ".", "lower", "(", ")", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case"], "ground_truth": ["(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMISelDAGToDAG106", "Func": "getMClassRegisterSYSmValueMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43728, "Length": 138, "Cover_Rate": 0.9324324324324325} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "isShifterOpProfitable", "(", "OffReg", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "OffReg", "=", "OffReg", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "}", "}", "}", "if", "(", "OffReg", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "hasOneUse", "(", ")", ")", "{", "unsigned", "PowerOfTwo", "=", "", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "OffReg", ",", "", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "replaceDAGValue", "(", "OffReg", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ";", "ShAmt", "=", "PowerOfTwo", ";", "}", "}", "ShImm", "=", "CurDAG", "->", "getTargetConstant", "(", "ShAmt", ",", "SDLoc", "(", "N"], "ground_truth": [")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG106", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43729, "Length": 205, "Cover_Rate": 0.6119402985074627} {"Template_token": ["", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "<=", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "!", "isVLDfixed", "(", "Opc", ")", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")"], "ground_truth": [";"], "File": "ARMISelDAGToDAG106", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43730, "Length": 431, "Cover_Rate": 0.44432989690721647} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "<=", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "!", "isVLDfixed", "(", "Opc", ")", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelDAGToDAG106", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43731, "Length": 394, "Cover_Rate": 0.4061855670103093} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "StringRef", "Flags", "=", "", ",", "Reg", "=", "SpecialReg", ";", "if", "(", "Reg", ".", "endswith", "(", "", ")", ")", "{", "Flags", "=", "", ";", "Reg", "=", "Reg", ".", "drop_back", "(", "", ")", ";", "}", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "Reg", ",", "Flags", ",", "true", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", "||", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG106", "Func": "tryReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43732, "Length": 337, "Cover_Rate": 0.40166865315852207} {"Template_token": ["", "return", "true", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "StringRef", "Flags", "=", "", ",", "Reg", "=", "SpecialReg", ";", "if", "(", "Reg", ".", "endswith", "(", "", ")", ")", "{", "Flags", "=", "", ";", "Reg", "=", "Reg", ".", "drop_back", "(", "", ")", ";", "}", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "Reg", ",", "Flags", ",", "true", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", "||", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N"], "ground_truth": ["->", "getOperand", "(", "", ")", "}", ";"], "File": "ARMISelDAGToDAG106", "Func": "tryReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43733, "Length": 391, "Cover_Rate": 0.466030989272944} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";", "if", "(", "Val", "<=", "", ")", "return", "", ";", "if", "(", "~", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "*", "MF", ")", ")", "return"], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG107", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43734, "Length": 113, "Cover_Rate": 0.738562091503268} {"Template_token": ["", "unsigned", "DAGToDAGISel", "::", "ConstantMaterializationCost", "(", "unsigned", "Val", ")", "const", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "Val", "<=", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";", "if", "(", "Val", "<=", "", ")", "return", "", ";", "if", "(", "~", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelDAGToDAG107", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43735, "Length": 75, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ",", "Subtarget", "->", "hasDSP", "(", ")", ")", ";", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask", "&", "", ")", ")", "return", "-", "", ";", "if", "(", "SYSmvalue", "<", "", ")", "return", "SYSmvalue", "|", "Mask"], "ground_truth": ["<<", "", ";"], "File": "ARMISelDAGToDAG107", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43736, "Length": 76, "Cover_Rate": 0.31020408163265306} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "has8MSecExt", "(", ")", "&&", "(", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", "||", "SYSmvalue", ">", "", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasV8MMainlineOps", "(", ")", "&&", "(", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", "||", "SYSmvalue", "==", "", ")", ")", "return", "-", "", ";", "if", "(", "IsRead", ")", "{", "if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "SYSmvalue", ";", "else", "return", "-", "", ";", "}", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ",", "Subtarget", "->", "hasDSP", "("], "ground_truth": [")", ")", ";"], "File": "ARMISelDAGToDAG107", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43737, "Length": 94, "Cover_Rate": 0.3836734693877551} {"Template_token": ["", "}", "ConstantSDNode", "*", "SRLSrc1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRL", ".", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "SHLSrc1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "SRLSrc1", "||", "!", "SHLSrc1", "||", "SRLSrc1", "->", "getZExtValue", "(", ")", "!=", "", "||", "SHLSrc1", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "(", "SRL", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "!=", "SHL", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "||", "SRL", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDNode", "*", "SMULLOHI", "=", "SRL", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "SRL", ".", "getOperand", "(", "", ")", "!=", "SDValue", "(", "SMULLOHI", ",", "", ")", "||", "SHL", ".", "getOperand", "(", "", ")", "!=", "SDValue", "(", "SMULLOHI", ",", "", ")", ")", "return", "false", ";", "if", "(", "SearchSignedMulShort", "(", "SMULLOHI", "->", "getOperand", "(", "", ")", ",", "Opc", ",", "Src1", ",", "Accumulate", ")", ")", "{", "Src0", "=", "SMULLOHI", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "SearchSignedMulShort", "(", "SMULLOHI", "->", "getOperand", "(", "", ")", ",", "Opc", ",", "Src1", ",", "Accumulate"], "ground_truth": [")", ")", "{"], "File": "ARMISelDAGToDAG107", "Func": "SearchSignedMulLong", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43738, "Length": 201, "Cover_Rate": 0.579250720461095} {"Template_token": ["", "SDValue", "SRL", "=", "OR", ".", "getOperand", "(", "", ")", ";", "SDValue", "SHL", "=", "OR", ".", "getOperand", "(", "", ")", ";", "if", "(", "SRL", ".", "getOpcode", "(", ")", "!=", "", "||", "SHL", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "SRL", "=", "OR", ".", "getOperand", "(", "", ")", ";", "SHL", "=", "OR", ".", "getOperand", "(", "", ")", ";", "if", "(", "SRL", ".", "getOpcode", "(", ")", "!=", "", "||", "SHL", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "}", "ConstantSDNode", "*", "SRLSrc1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRL", ".", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "SHLSrc1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "SRLSrc1", "||", "!", "SHLSrc1", "||", "SRLSrc1", "->", "getZExtValue", "(", ")", "!=", "", "||", "SHLSrc1", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "(", "SRL", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "!=", "SHL", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "||", "SRL", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDNode", "*", "SMULLOHI", "=", "SRL", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "SRL", ".", "getOperand", "(", "", ")", "!=", "SDValue", "(", "SMULLOHI", ",", "", ")", "||", "SHL", ".", "getOperand", "(", "", ")", "!=", "SDValue", "(", "SMULLOHI", ",", "", ")", ")", "return", "false", ";", "if", "(", "SearchSignedMulShort", "(", "SMULLOHI", "->", "getOperand", "(", "", ")", ",", "Opc", ",", "Src1", ",", "Accumulate", ")", ")", "{", "Src0", "=", "SMULLOHI", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "SearchSignedMulShort", "(", "SMULLOHI", "->", "getOperand", "(", "", ")", ",", "Opc", ",", "Src1", ",", "Accumulate", ")", ")", "{", "Src0", "=", "SMULLOHI", "->", "getOperand", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG107", "Func": "SearchSignedMulLong", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43739, "Length": 288, "Cover_Rate": 0.829971181556196} {"Template_token": ["", "if", "(", "!", "SRASrc1", "||", "SRASrc1", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "Op0", "=", "SignExt", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "SHL", "=", "Op0", ";", "ConstantSDNode", "*", "SHLSrc1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "SHLSrc1", "||", "SHLSrc1", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "*", "Opc", "=", "Accumulate", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG107", "Func": "SearchSignedMulShort", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43740, "Length": 84, "Cover_Rate": 0.3346613545816733} {"Template_token": ["", "ReplaceNode", "(", "N", ",", "createDRegPairNode", "(", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->"], "ground_truth": ["getOperand", "(", "", ")", ")", ")", ";"], "File": "ARMISelDAGToDAG107", "Func": "SelectConcatVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43741, "Length": 24, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "||", "N", "->", "getNumOperands", "(", ")", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";", "ReplaceNode", "(", "N", ",", "createDRegPairNode", "(", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "("], "ground_truth": ["", ")", ")", ")", ";"], "File": "ARMISelDAGToDAG107", "Func": "SelectConcatVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43742, "Length": 46, "Cover_Rate": 0.6865671641791045} {"Template_token": ["", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC"], "ground_truth": [";"], "File": "ARMISelDAGToDAG107", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43743, "Length": 92, "Cover_Rate": 0.44878048780487806} {"Template_token": ["", "}", "else", "if", "(", "SearchSignedMulLong", "(", "Src1", ",", "&", "Opc", ",", "A", ",", "B", ",", "true", ")", ")", "{", "Acc", "=", "Src0", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "Opc", "==", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "A", ",", "B", ",", "Acc", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "SearchSignedMulLong", "(", "SDValue", "(", "N", ",", "", ")", ",", "&", "Opc", ",", "A", ",", "B", ",", "false", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "A", ",", "B", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ","], "ground_truth": ["Ops", ")", ";"], "File": "ARMISelDAGToDAG107", "Func": "trySMLAWSMULW", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43744, "Length": 167, "Cover_Rate": 0.5661016949152542} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "tryT2IndexedLoad", "(", "SDNode", "*", "N", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "bool", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "SDValue", "Offset", ";", "bool", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "unsigned", "Opcode", "=", "", ";", "bool", "Match", "=", "false", ";", "if", "(", "SelectT2AddrModeImm8Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ")", ")", "{", "switch", "(", "LoadedVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "="], "ground_truth": ["isPre", "?", "", ":", "", ";"], "File": "ARMISelDAGToDAG107", "Func": "tryT2IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43745, "Length": 172, "Cover_Rate": 0.524390243902439} {"Template_token": ["", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "!", "CheckVMLxHazard", ")", "return", "true", ";", "if", "(", "!", "Subtarget", "->", "isCortexA7", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA8", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "true", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "CurDAG", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->"], "ground_truth": ["getMachineOpcode", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43746, "Length": 136, "Cover_Rate": 0.6834170854271356} {"Template_token": ["", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG108", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43747, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "SelectAddrMode2Worker", "(", "Op", ",", "N", ",", "Base"], "ground_truth": [",", "Offset", ",", "Opc", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43748, "Length": 13, "Cover_Rate": 0.325} {"Template_token": ["", "bool", "SelectAddrMode2Base", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "return", "SelectAddrMode2Worker", "(", "Op", ",", "N", ",", "Base", ",", "Offset", ",", "Opc", ")"], "ground_truth": ["==", "AM2_BASE", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43749, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "AddrMode2Type", "DAGToDAGISel", "::", "SelectAddrMode2Worker", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "(", "Op", "->", "getOpcode", "(", ")", "==", "", "||", "Op", "->", "getOpcode", "(", ")", "==", "", ")", ";", "if", "(", "!", "restrict_addressing_modes_for_nacl", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "(", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "||", "N", ".", "hasOneUse", "(", ")", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "&", "", ")", "{", "RHSC", "=", "RHSC", "&", "~", "", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "if", "(", "isPowerOf2_32", "(", "RHSC", ")", ")", "{", "unsigned", "ShAmt", "=", "Log2_32", "(", "RHSC", ")", ";", "Base", "=", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "", ")", ",", "", ")", ";", "return", "AM2_SHOP", ";", "}", "}", "}", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "N", ",", "Subtarget", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", ""], "ground_truth": [";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43750, "Length": 469, "Cover_Rate": 0.4263636363636364} {"Template_token": ["", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "N", ",", "Subtarget", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "("], "ground_truth": [")", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43751, "Length": 411, "Cover_Rate": 0.37363636363636366} {"Template_token": ["", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub"], "ground_truth": [",", "RHSC", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43752, "Length": 220, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "if", "(", "!", "restrict_addressing_modes_for_nacl", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "("], "ground_truth": ["restrict_addressing_modes_for_nacl", ")", "{"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43753, "Length": 284, "Cover_Rate": 0.6173913043478261} {"Template_token": ["", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "N", ",", "Subtarget", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43754, "Length": 229, "Cover_Rate": 0.7658862876254181} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrModeImm12", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "N", ",", "Subtarget", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43755, "Length": 217, "Cover_Rate": 0.6867088607594937} {"Template_token": ["", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "N", ",", "Subtarget", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N"], "ground_truth": [";"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43756, "Length": 180, "Cover_Rate": 0.569620253164557} {"Template_token": ["", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "isPre", "?", "", ":", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "?", "(", "isPre", "?", "", ":", "", ")", ":", "(", "isPre", "?", "", ":", "", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "}", "if", "(", "Match", ")", "{", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "AMOpc", ",", "getAL", "(", "CurDAG", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "AMOpc", ",", "getAL", "(", "CurDAG", ")", ",", "CurDAG", "->", "getRegister"], "ground_truth": ["(", "", ",", "", ")", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43757, "Length": 415, "Cover_Rate": 0.6672025723472669} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "unsigned", "NumOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Glue", "=", "N", "->", "getGluedNode", "(", ")", "?", "N", "->", "getOperand", "(", "NumOps", "-", "", ")", ":", "SDValue", "(", "nullptr", ",", "", ")", ";", "SmallVector", "<", "bool", ",", "", ">", "OpChanged", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getGluedNode", "(", ")", "?", "NumOps", "-", "", ":", "NumOps", ";", "i", "<", "e", ";", "++", "i", ")", "{", "SDValue", "op", "=", "N", "->", "getOperand", "(", "i", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "op", ")", ";", "if", "(", "i", "<", "InlineAsm", "::", "Op_FirstOperand", ")", "continue", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ")", "{", "Flag", "=", "C", "->", "getZExtValue", "(", ")", ";", "Kind", "=", "InlineAsm", "::", "getKind", "(", "Flag", ")", ";", "}", "else", "continue", ";", "if", "(", "Kind", "==", "InlineAsm", "::", "Kind_Imm", ")", "{", "SDValue", "op", "=", "N", "->", "getOperand", "(", "++", "i", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "op", ")", ";", "continue", ";", "}", "unsigned", "NumRegs", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flag", ")", ";", "if", "(", "NumRegs", ")", "OpChanged", ".", "push_back", "(", "false", ")", ";", "unsigned", "DefIdx", "=", "", ";", "bool", "IsTiedToChangedOp", "=", "false", ";", "if", "(", "Changed", "&&", "InlineAsm", "::", "isUseOperandTiedToDef", "(", "Flag", ",", "DefIdx", ")", ")", "IsTiedToChangedOp", "=", "OpChanged", "[", "DefIdx", "]", ";", "if", "(", "Kind", "!=", "InlineAsm", "::", "Kind_RegUse", "&&", "Kind", "!=", "InlineAsm", "::", "Kind_RegDef", "&&", "Kind", "!=", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ")", "continue", ";", "unsigned", "RC", ";", "bool", "HasRC", "=", "InlineAsm", "::", "hasRegClassConstraint", "(", "Flag", ",", "RC", ")", ";", "if", "(", "(", "!", "IsTiedToChangedOp", "&&", "(", "!", "HasRC", "||", "RC", "!=", "", ")", ")", "||", "NumRegs", "!=", "", ")", "continue", ";", "assert", "(", "(", "i", "+", "", "<", "NumOps", ")", "&&", "", ")", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "i", "+"], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43758, "Length": 315, "Cover_Rate": 0.33475026567481403} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering"], "ground_truth": ["(", ")", "->", "getPointerTy", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43759, "Length": 128, "Cover_Rate": 0.3626062322946176} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeImm5S", "(", "SDValue", "N", ",", "unsigned", "Scale", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "Scale", "==", "", ")", "{", "SDValue", "TmpBase", ",", "TmpOffImm", ";", "if", "(", "SelectThumbAddrModeSP", "(", "N", ",", "TmpBase", ",", "TmpOffImm", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43760, "Length": 117, "Cover_Rate": 0.3038961038961039} {"Template_token": ["", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43761, "Length": 192, "Cover_Rate": 0.31017770597738287} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ".", "getValueType", "(", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "unsigned", "Alignment", "=", "", ";", "if", "(", "NumVecs", "!=", "", ")", "{", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "("], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43762, "Length": 289, "Cover_Rate": 0.3114224137931034} {"Template_token": ["", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes", "[", "OpcodeIndex", "]", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdLn", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "if", "(", "!", "IsLoad", ")", "return", "VLdLn", ";", "SuperReg", "=", "SDValue", "(", "VLdLn", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43763, "Length": 422, "Cover_Rate": 0.4547413793103448} {"Template_token": ["", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", "&&", "!", "isVSTfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "("], "ground_truth": ["Reg0", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43764, "Length": 338, "Cover_Rate": 0.32406519654841803} {"Template_token": ["", "static", "bool", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "SDValue", "&", "N", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "assert", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", ";", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!="], "ground_truth": ["", ")", "return", "true", ";"], "File": "ARMISelDAGToDAG108", "Func": "ShouldOperandBeUnwrappedForUseAsBaseAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43765, "Length": 55, "Cover_Rate": 0.873015873015873} {"Template_token": ["", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLdDup", ";", "if", "(", "is64BitVector", "||", "NumVecs", "==", "", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "if", "(", "NumVecs", "==", "", ")", "{", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "const", "SDValue", "OpsB", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ","], "ground_truth": ["Chain", "}", ";"], "File": "ARMISelDAGToDAG109", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43766, "Length": 409, "Cover_Rate": 0.4106425702811245} {"Template_token": ["", "unsigned", "Opc", "=", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "IsImmUpdate", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "if", "(", "NumVecs", "==", "", ")", "{", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "const", "SDValue", "OpsB", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsB", ")", ";", "}", "else", "{", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "OpsA", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Chain", "=", "SDValue", "("], "ground_truth": ["VLdA", ",", "", ")", ";"], "File": "ARMISelDAGToDAG109", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43767, "Length": 300, "Cover_Rate": 0.30120481927710846} {"Template_token": ["", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "Ops", ".", "push_back", "(", "SuperReg", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ",", "dl", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes", "[", "OpcodeIndex", "]", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "VLdLn", ")", ",", "{", "MemOp", "}", ")", ";", "if", "(", "!", "IsLoad", ")", "{", "ReplaceNode", "(", "N", ",", "VLdLn", ")", ";", "return", ";", "}", "SuperReg", "=", "SDValue", "(", "VLdLn", ",", "", ")", ";", "static_assert", "(", "", "==", "", "+", "", "&&", "", "==", "", "+", "", ",", "", ")", ";", "unsigned", "Sub0", "=", "is64BitVector", "?", "", ":", "", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "Sub0", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLdLn", ",", "", ")", ")", ";", "if", "(", "isUpdating", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "", ")", ",", "SDValue", "(", "VLdLn", ",", "", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "N", ")"], "ground_truth": [";"], "File": "ARMISelDAGToDAG109", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43768, "Length": 485, "Cover_Rate": 0.5062630480167014} {"Template_token": ["", "", "Pred", ";", "SDValue", "PredReg", ";", "SDValue", "Chain", ",", "Base", ",", "Offset", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "LD", "->", "getMask", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "bool", "CanChangeType", "=", "Subtarget", "->", "isLittle", "(", ")", "&&", "!", "isa", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ";", "SDValue", "NewOffset", ";", "if", "(", "Align", ">=", "", "&&", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMISelDAGToDAG109", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43769, "Length": 404, "Cover_Rate": 0.5294888597640891} {"Template_token": ["", "if", "(", "AM", "==", "", ")", "return", "false", ";", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "LD", "->", "getMask", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "bool", "CanChangeType", "=", "Subtarget", "->", "isLittle", "(", ")", "&&", "!", "isa", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ";", "SDValue", "NewOffset", ";", "if", "(", "Align", ">=", "", "&&", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "Align", ">=", "", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "Align", ">=", "", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "(", "CanChangeType", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "NewOffset", ",", "CurDAG", "->", "getTargetConstant", "(", "Pred", ",", "SDLoc", "(", "N", ")", ",", "", ")", ",", "PredReg", ",", "Chain", "}", ";", "SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "", ",", "N", "->", "getValueType", "(", "", ")", ",", "", ",", "Ops", ")", ";", "transferMemOperands", "(", "N", ","], "ground_truth": ["New", ")", ";"], "File": "ARMISelDAGToDAG109", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43770, "Length": 426, "Cover_Rate": 0.5583224115334207} {"Template_token": ["", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::"], "ground_truth": ["IMPLICIT_DEF", ",", "Loc", ",", "InactiveTy", ")", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "AddEmptyMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43771, "Length": 37, "Cover_Rate": 0.4868421052631579} {"Template_token": ["", "void", "DAGToDAGISel", "::", "AddMVEPredicateToOps", "(", "SDValueVector", "&", "Ops", ",", "SDLoc", "Loc", ",", "SDValue", "PredicateMask", ",", "SDValue", "Inactive", ")", "{", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "", ","], "ground_truth": ["Loc", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "AddMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43772, "Length": 35, "Cover_Rate": 0.6481481481481481} {"Template_token": ["", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "ConstantSDNode", "*", "MulConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "MulConst", ")", "return", "false", ";", "if", "(", "!", "MulConst", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "unsigned", "MulConstVal", "=", "MulConst", "->", "getZExtValue", "(", ")", ";", "if", "(", "MulConstVal", "==", "", ")", "return", "false", ";", "PowerOfTwo", "=", "MaxShift", ";", "while", "(", "(", "MulConstVal", "%", "(", "", "<<", "PowerOfTwo", ")", ")", "!=", "", ")", "{", "--", "PowerOfTwo", ";", "if", "(", "PowerOfTwo", "==", "", ")", "return", "false", ";", "}", "unsigned", "NewMulConstVal", "=", "MulConstVal", "/", "(", "", "<<", "PowerOfTwo", ")", ";", "NewMulConst", "=", "CurDAG", "->", "getConstant", "(", "NewMulConstVal", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "unsigned", "OldCost", "=", "ConstantMaterializationCost", "(", "MulConstVal", ",", "Subtarget", ")", ";", "unsigned", "NewCost", "=", "ConstantMaterializationCost", "(", "NewMulConstVal", ",", "Subtarget", ")", ";", "return", "NewCost"], "ground_truth": ["<", "OldCost", ";"], "File": "ARMISelDAGToDAG10", "Func": "canExtractShiftFromMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43773, "Length": 151, "Cover_Rate": 0.766497461928934} {"Template_token": ["", "bool", "ComplexPatternFuncMutatesDAG", "(", ")", "const", "override", "{", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG10", "Func": "ComplexPatternFuncMutatesDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43774, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "static", "void", "getIntOperandsFromRegisterString", "(", "StringRef", "RegString", ",", "SelectionDAG", "*", "CurDAG", ",", "const", "SDLoc", "&", "DL", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ")", "{", "SmallVector", "<", "StringRef", ",", "", ">", "Fields", ";", "RegString", ".", "split", "(", "Fields", ","], "ground_truth": ["':'", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "getIntOperandsFromRegisterString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43775, "Length": 43, "Cover_Rate": 0.35833333333333334} {"Template_token": ["", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "if", "(", "FP16", ")", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "else", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "N", ";", "if", "(", "FP16", ")", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "else", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG10", "Func": "IsAddressingMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43776, "Length": 174, "Cover_Rate": 0.4037122969837587} {"Template_token": ["", "static", "bool", "isVSTfixed", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG10", "Func": "isVSTfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43777, "Length": 84, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "SDVal", ")", "&&", "", ")", ";", "ConstantSDNode", "*", "SDValConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SDVal", ")", ";", "uint64_t", "Value", "=", "SDValConstant", "->"], "ground_truth": ["getZExtValue", "(", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SDValueToConstBool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43778, "Length": 34, "Cover_Rate": 0.5573770491803278} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode5", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "return", "IsAddressingMode5", "(", "N", ",", "Base"], "ground_truth": [",", "Offset", ",", "false", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43779, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "return", "IsAddressingMode5", "(", "N", ",", "Base", ",", "Offset"], "ground_truth": [",", "true", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43780, "Length": 12, "Cover_Rate": 0.4} {"Template_token": ["", "}", "auto", "OpIsZero", "=", "[", "N", "]", "(", "size_t", "OpNo", ")", "{", "if", "(", "ConstantSDNode", "*", "OpConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "OpNo", ")", ")", ")", "if", "(", "OpConst", "->", "getZExtValue", "(", ")", "==", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "bool", "IsAccum", "=", "!", "(", "OpIsZero", "(", "", ")", "&&", "OpIsZero", "(", "", ")", ")", ";", "const", "uint16_t", "*", "Opcodes", "=", "IsUnsigned", "?", "OpcodesU", ":", "OpcodesS", ";", "if", "(", "IsSub", ")", "Opcodes", "+=", "", "*", "Stride", ";", "if", "(", "IsExchange", ")", "Opcodes", "+=", "", "*", "Stride", ";", "if", "(", "IsAccum", ")", "Opcodes", "+=", "Stride", ";", "uint16_t", "Opcode", "=", "Opcodes", "[", "TySize", "]", ";", "SDLoc", "Loc", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "IsAccum", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectBaseMVE_VMLLDAV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43781, "Length": 180, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "if", "(", "HasAccum", ")", "{", "SDValue", "AccLo", "=", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ";", "SDValue", "AccHi", "=", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "IsBigEndian", ")", "std", "::", "swap", "(", "AccLo", ",", "AccHi", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "createGPRPairNode", "(", "", ",", "AccLo", ",", "AccHi", ")", ",", "", ")", ")", ";", "}", "for", "(", "size_t", "I", "=", "", ";", "I", "<", "NumExtraOps", ";", "I", "++", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "SDValue", "Imm", "=", "N", "->", "getOperand", "(", "OpIdx", ")", ";", "uint32_t", "ImmVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Imm", ")", "->", "getZExtValue", "(", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "ImmVal", ",", "Loc", ")", ")", ";", "if", "(", "HasAccum", ")", "{", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "Loc", ")", ";", "SDValue", "PredReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "PredReg", ")", ";", "}", "SDNode", "*", "InstrNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "Loc", ",", "", ",", "Ops", ")", ";", "SDValue", "ResultPair", "=", "SDValue", "(", "InstrNode", ",", "", ")", ";", "uint16_t", "SubRegs", "[", "", "]", "=", "{", "", ",", "", "}", ";", "if", "(", "IsBigEndian", ")", "std", "::", "swap", "(", "SubRegs", "[", "", "]", ",", "SubRegs", "[", "", "]", ")", ";", "for", "(", "size_t", "ResIdx", "=", "", ";", "ResIdx", "<", "", ";", "ResIdx", "++", ")", "{", "if", "(", "SDValue", "(", "N", ",", "ResIdx", ")", ".", "use_empty", "(", ")", ")", "continue", ";", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubRegs", "[", "ResIdx", "]", ",", "Loc", ",", "", ",", "ResultPair", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ","], "ground_truth": ["ResIdx", ")", ",", "SubReg", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectCDE_CXxD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43782, "Length": 285, "Cover_Rate": 0.7215189873417721} {"Template_token": ["", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "", ",", "", ",", "", ")", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", ",", "{", "MemOp", "}", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "CmpSwap", ",", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43783, "Length": 131, "Cover_Rate": 0.5390946502057613} {"Template_token": ["", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "Min", ",", "Max", ",", "Val", ")", ")", "{", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "N", ")"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectImmediateInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43784, "Length": 32, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::"], "ground_truth": ["Constraint_Uv", ":"], "File": "ARMISelDAGToDAG10", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43785, "Length": 52, "Cover_Rate": 0.52} {"Template_token": ["", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43786, "Length": 55, "Cover_Rate": 0.55} {"Template_token": ["", "uint16_t", "Opcode", ";", "unsigned", "FirstInputOp", "=", "Predicated", "?", "", ":", "", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ")", ";", "SDValue", "CarryIn", "=", "N", "->", "getOperand", "(", "FirstInputOp", "+", "", ")", ";", "ConstantSDNode", "*", "CarryInConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "CarryIn", ")", ";", "uint32_t", "CarryMask", "=", "", "<<", "", ";", "uint32_t", "CarryExpected", "=", "Add", "?", "", ":", "CarryMask", ";", "if", "(", "CarryInConstant", "&&", "(", "CarryInConstant", "->", "getZExtValue", "(", ")", "&", "CarryMask", ")", "==", "CarryExpected", ")", "{", "Opcode", "=", "OpcodeWithNoCarry", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "CarryIn", ")", ";", "Opcode", "="], "ground_truth": ["OpcodeWithCarry", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_VADCSBC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43787, "Length": 113, "Cover_Rate": 0.5255813953488372} {"Template_token": ["", "transferMemOperands", "(", "N", ",", "LoadInst", ")", ";", "}", "if", "(", "HasWriteback", ")", "ResultTys", "=", "{", "DataTy", ",", "", ",", "", "}", ";", "SDValue", "Ops", "[", "]", "=", "{", "Data", ",", "N", "->", "getOperand", "(", "PtrOperand", ")", ",", "Chain", "}", ";", "auto", "LoadInst", "=", "CurDAG", "->", "getMachineNode", "(", "OurOpcodes", "[", "NumVecs", "-", "", "]", ",", "Loc", ",", "ResultTys", ",", "Ops", ")", ";", "transferMemOperands", "(", "N", ",", "LoadInst", ")", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "NumVecs", ";", "i", "++", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "i", ",", "Loc", ",", "VT", ",", "SDValue", "(", "LoadInst", ",", "", ")", ")", ")", ";", "if", "(", "HasWriteback", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", "++", ")", ",", "SDValue", "(", "LoadInst", ",", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "SDValue", "(", "LoadInst", ",", "HasWriteback", "?", "", ":", "", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "("], "ground_truth": ["N", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_VLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43788, "Length": 164, "Cover_Rate": 0.3877068557919622} {"Template_token": ["", "EVT", "VecTy", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "size_t", "SizeIndex", ";", "switch", "(", "VecTy", ".", "getVectorElementType", "(", ")"], "ground_truth": [".", "getSizeInBits", "(", ")", ")", "{"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_VMLLDAV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43789, "Length": 30, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "assert", "(", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "=="], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_VRMLLDAVH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43790, "Length": 26, "Cover_Rate": 0.4} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "int32_t", "ImmValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "ImmValue", ",", "Loc", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N"], "ground_truth": ["->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_VSHLC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43791, "Length": 82, "Cover_Rate": 0.6212121212121212} {"Template_token": ["", "SDLoc", "Loc", "(", "N", ")", ";", "uint16_t", "Opcode", ";", "switch", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "case", "", ":", "Opcode", "=", "Opcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "Opcode", "=", "Opcodes", "[", "", "]", ";", "break", ";", "case", "", ":", "Opcode", "=", "Opcodes", "[", "", "]", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "unsigned", "OpIdx", "=", "", ";", "SDValue", "Inactive", ";", "if", "(", "Predicated", ")", "Inactive", "=", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "Wrapping", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "SDValue", "ImmOp", "=", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ";", "int", "ImmValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "ImmOp", ")", "->", "getZExtValue", "(", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "ImmValue", ",", "Loc", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "OpIdx", ")", ",", "Inactive", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getValueType", "(", "", ")", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "N", "->", "getVTList"], "ground_truth": ["(", ")", ",", "makeArrayRef", "(", "Ops", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_VxDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43792, "Length": 215, "Cover_Rate": 0.8704453441295547} {"Template_token": ["", "int32_t", "ImmValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "ImmValue", ",", "Loc", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "EVT", ",", "", ">", "VTs", ";", "VTs", ".", "push_back", "(", "N", "->", "getValueType", "(", "", ")", ")", ";", "VTs", ".", "push_back", "(", "N", "->", "getValueType", "(", "", ")", ")", ";", "VTs", ".", "push_back", "(", "N", "->", "getValueType", "(", "", ")", ")", ";", "SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "VTs", ",", "Ops", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ","], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectMVE_WB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43793, "Length": 151, "Cover_Rate": 0.5084175084175084} {"Template_token": ["", "if", "(", "!", "N", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "return", "SelectImmShifterOperand", "(", "N", ",", "A"], "ground_truth": [",", "B", ",", "false", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectShiftImmShifterOperandOneUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43794, "Length": 24, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectT2AddrModeImm7", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", "<<", "Shift", ",", "-", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "", "<<", "Shift", ")", ","], "ground_truth": ["SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectT2AddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43795, "Length": 155, "Cover_Rate": 0.7989690721649485} {"Template_token": ["", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", "<<", "Shift", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "("], "ground_truth": ["-", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectT2AddrModeImm7Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43796, "Length": 79, "Cover_Rate": 0.3511111111111111} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43797, "Length": 61, "Cover_Rate": 0.31443298969072164} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "="], "ground_truth": ["N", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectTAddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43798, "Length": 46, "Cover_Rate": 0.31724137931034485} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG10", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43799, "Length": 130, "Cover_Rate": 0.5118110236220472} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeRR", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "shouldUseZeroOffsetLdSt", "(", "N"], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43800, "Length": 27, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "if", "(", "!", "NC", "||", "!", "NC", "->", "isNullValue", "(", ")", ")", "return", "false", ";", "Base", "=", "Offset", "=", "N", ";", "return", "true", ";", "}", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectThumbAddrModeRRSext", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43801, "Length": 43, "Cover_Rate": 0.44329896907216493} {"Template_token": ["", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "RHSC", "*", "", "<", "MFI", ".", "getObjectSize", "(", "FI", ")", ")", "{", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", "&&", "MFI", ".", "getObjectAlign", "(", "FI", ")", "<"], "ground_truth": ["Align", "(", "", ")", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "Align", "(", "", ")", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43802, "Length": 103, "Cover_Rate": 0.31790123456790126} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "(", "NumVecs", "==", "", ")", "?", "QOpcodes0", "[", "OpcodeIndex", "]", ":", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "if", "(", "IsImmUpdate", ")", "{", "if", "(", "!", "isVLDfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "else", "{", "if", "(", "isVLDfixed", "(", "Opc", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "}", "}", "if", "(", "is64BitVector", "||", "NumVecs", "==", "", ")", "{", "}", "else", "if", "(", "NumVecs", "==", "", ")", "{", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "}", "else", "{", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "", ",", "OpsA", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43803, "Length": 449, "Cover_Rate": 0.47064989517819705} {"Template_token": ["", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumVecs", ")", ";", "Ops", ".", "push_back", "(", "IsImmUpdate", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "}", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "SuperReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "else", "SuperReg", "=", "SDValue", "(", "createQuadQRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43804, "Length": 323, "Cover_Rate": 0.33367768595041325} {"Template_token": ["", "if", "(", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "return", "C", "->"], "ground_truth": ["getSExtValue", "(", ")", "<", "", "&&", "C", "->", "getSExtValue", "(", ")", ">=", "-", "", ";"], "File": "ARMISelDAGToDAG10", "Func": "shouldUseZeroOffsetLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43805, "Length": 36, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "return", "C", "->", "getSExtValue", "(", ")", "<", "", "&&", "C", "->"], "ground_truth": ["getSExtValue", "(", ")", ">=", "-", "", ";"], "File": "ARMISelDAGToDAG10", "Func": "shouldUseZeroOffsetLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43806, "Length": 36, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "false", ";", "auto", "Type", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "Type", ".", "isVector", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryFMULFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43807, "Length": 34, "Cover_Rate": 0.3300970873786408} {"Template_token": ["", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Node", "->", "getOperand", "(", "", ")", "!=", "Node", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "SDNodeFlags", "Flags", "=", "Node", "->", "getFlags", "(", ")", ";", "if", "(", "ScalarBits", "==", "", "&&", "!", "Flags", ".", "hasNoInfs", "(", ")", "&&", "IsUnsigned", ")", "return", "false", ";", "unsigned", "Opcode", ";", "switch", "(", "ScalarBits", ")", "{", "case", "", ":", "Opcode", "=", "IsUnsigned", "?", "", ":", "", ";", "break", ";", "case", "", ":", "Opcode", "=", "IsUnsigned", "?", "", ":", "", ";", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", "{", "Node", "->", "getOperand", "(", "", ")"], "ground_truth": [",", "CurDAG", "->", "getConstant", "(", "", ",", "dl", ",", "", ")", "}", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43808, "Length": 119, "Cover_Rate": 0.43272727272727274} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "tryFP_TO_INT", "(", "SDNode", "*", "N", ",", "SDLoc", "dl", ")", "{", "if", "(", "!", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "false", ";", "EVT", "Type", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "Type", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "int", "ScalarBits", "=", "Type", ".", "getScalarSizeInBits", "(", ")", ";", "bool", "IsUnsigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "SDNode", "*", "Node", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "Node", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Node", "->", "getOperand", "(", "", ")", "!=", "Node", "->", "getOperand", "(", "", ")", ")", "return", "false", ";", "SDNodeFlags", "Flags", "=", "Node", "->", "getFlags", "(", ")", ";", "if", "(", "ScalarBits", "==", "", "&&", "!", "Flags", ".", "hasNoInfs", "(", ")", "&&", "IsUnsigned", ")", "return", "false", ";", "unsigned", "Opcode", ";", "switch", "(", "ScalarBits", ")", "{", "case", "", ":", "Opcode", "=", "IsUnsigned", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43809, "Length": 159, "Cover_Rate": 0.5781818181818181} {"Template_token": ["", "unsigned", "Lane1", "=", "Ins1", ".", "getConstantOperandVal", "(", "", ")", ";", "unsigned", "Lane2", "=", "Ins2", ".", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "Lane2", "%", "", "!=", "", "||", "Lane1", "!=", "Lane2", "+", "", ")", "return", "false", ";", "SDValue", "Val1", "=", "Ins1", ".", "getOperand", "(", "", ")", ";", "SDValue", "Val2", "=", "Ins2", ".", "getOperand", "(", "", ")", ";", "if", "(", "Val1", ".", "getOpcode", "(", ")", "==", "", "||", "Val2", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "if", "(", "(", "Val1", ".", "getOpcode", "(", ")", "==", "", "||", "Val1", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "Val2", ".", "getOpcode", "(", ")", "==", "", "||", "Val2", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Val1", ".", "getOperand", "(", "", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Val2", ".", "getOperand", "(", "", ")", ")", "&&", "(", "Val1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "||", "Val1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "&&", "(", "Val2", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "||", "Val2", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "unsigned", "ExtractLane1", "=", "Val1", ".", "getConstantOperandVal", "(", "", ")", ";", "unsigned", "ExtractLane2", "=", "Val2", ".", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "Val1", ".", "getOperand", "(", "", ")", "==", "Val2", ".", "getOperand", "(", "", ")", "&&", "ExtractLane2", "%", "", "==", "", "&&", "ExtractLane1", "==", "ExtractLane2", "+", "", ")", "{", "SDValue", "NewExt", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "ExtractLane2", "/", "", ",", "dl", ",", "", ",", "Val1", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "NewIns", "=", "CurDAG", "->", "getTargetInsertSubreg", "(", "", "+", "Lane2", "/", "", ",", "dl", ",", "VT", ",", "Ins2", ".", "getOperand", "(", "", ")", ",", "NewExt", ")", ";", "ReplaceUses", "(", "Ins1", ",", "NewIns", ")", ";", "return", "true", ";", "}", "if", "(", "VT", "==", "", ")", "{", "SDValue", "Inp1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "ExtractLane1", "/", "", ",", "dl", ",", "", ",", "Val1", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Inp2", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "ExtractLane2", "/", "", ",", "dl", ",", "", ",", "Val2", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "ExtractLane1", "%", "", "!=", "", ")", "Inp1", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "dl", ",", "", ",", "Inp1", ")", ",", "", ")", ";", "if", "(", "ExtractLane2", "%", "", "!=", "", ")", "Inp2", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "", ",", "dl", ",", "", ",", "Inp2", ")", ",", "", ")", ";", "SDNode", "*", "VINS", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "dl", ",", "", ",", "Inp2", ",", "Inp1", ")", ";", "SDValue", "NewIns", "=", "CurDAG", "->", "getTargetInsertSubreg", "(", "", "+", "Lane2", "/", "", ",", "dl", ",", "", ",", "Ins2", ".", "getOperand", "(", "", ")", ",", "SDValue", "(", "VINS", ",", "", ")", ")", ";", "ReplaceUses", "(", "Ins1", ",", "NewIns", ")"], "ground_truth": [";"], "File": "ARMISelDAGToDAG10", "Func": "tryInsertVectorElt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43810, "Length": 482, "Cover_Rate": 0.6401062416998672} {"Template_token": ["", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "LD", "->", "getMask", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "bool", "CanChangeType", "=", "Subtarget", "->", "isLittle", "(", ")", "&&", "!", "isa", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ";", "SDValue", "NewOffset", ";", "if", "(", "Alignment", ">=", "Align", "(", "", ")", "&&", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "Alignment", ">=", "Align", "(", "", ")", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "Alignment", ">=", "Align", "(", "", ")", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "(", "CanChangeType", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset"], "ground_truth": [",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43811, "Length": 463, "Cover_Rate": 0.5997409326424871} {"Template_token": ["", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "", "-", "Srl_imm", "-", "", ";", "int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";", "if", "(", "LSB", "<", "", ")", "return", "false", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "assert", "(", "LSB", "+", "Width", "+", "", "<=", "", "&&", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "}", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "And_imm", ")", "&&", "isShiftedMask_32", "(", "And_imm", ")", ")", "{", "unsigned", "Srl_imm", "=", "", ";", "unsigned", "LSB", "=", "countTrailingZeros", "(", "And_imm", ")", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", "&&", "Srl_imm", "==", "LSB", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "MSB", "=", "", "-", "countLeadingZeros", "(", "And_imm", ")", ";", "unsigned", "Width", "=", "MSB", "-", "LSB", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "assert", "(", "Srl_imm", "+", "Width", "+", "", "<=", "", "&&", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Srl_imm", ",", "dl", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "Reg0", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Width", "=", "cast", "<", "VTSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "LSB", "=", ""], "ground_truth": [";"], "File": "ARMISelDAGToDAG10", "Func": "tryV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43812, "Length": 367, "Cover_Rate": 0.3426704014939309} {"Template_token": ["", "const", "MDNodeSDNode", "*", "MD", "=", "dyn_cast", "<", "MDNodeSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "const", "MDString", "*", "RegString", "=", "dyn_cast", "<", "MDString", ">", "(", "MD", "->", "getMD", "(", ")", "->", "getOperand", "(", "", ")", ")", ";", "bool", "IsThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "getIntOperandsFromRegisterString", "(", "RegString", "->", "getString", "(", ")", ",", "CurDAG", ",", "DL", ",", "Ops", ")", ";", "if", "(", "!", "Ops", ".", "empty", "(", ")", ")", "{", "unsigned", "Opcode", ";", "if", "(", "Ops", ".", "size", "(", ")", "==", "", ")", "{", "Opcode", "=", "IsThumb2", "?", "", ":", "", ";", "Ops", ".", "insert", "(", "Ops", ".", "begin", "(", ")", "+", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "assert", "(", "Ops", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "Opcode", "=", "IsThumb2", "?", "", ":", "", ";", "SDValue", "WriteValue", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "Ops", ".", "insert", "(", "Ops", ".", "begin", "(", ")", "+", "", ",", "WriteValue", ",", "WriteValue", "+", "", ")", ";", "}", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ",", "DL", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryWriteRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43813, "Length": 251, "Cover_Rate": 0.32220795892169446} {"Template_token": ["", "Opcode", "=", "IsThumb2", "?", "", ":", "", ";", "SDValue", "WriteValue", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "Ops", ".", "insert", "(", "Ops", ".", "begin", "(", ")", "+", "", ",", "WriteValue", ",", "WriteValue", "+", "", ")", ";", "}", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ",", "DL", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "std", "::", "string", "SpecialReg", "=", "RegString", "->", "getString", "(", ")", ".", "lower", "(", ")", ";", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode"], "ground_truth": [")", "{"], "File": "ARMISelDAGToDAG10", "Func": "tryWriteRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43814, "Length": 267, "Cover_Rate": 0.3427471116816431} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode6", "(", "SDNode", "*", "Parent", ",", "SDValue", "N", ",", "SDValue", "&", "Addr", ",", "SDValue", "&", "Align", ")", "{", "Addr", "=", "N", ";", "unsigned", "Alignment", "=", "", ";", "if", "(", "LSBaseSDNode", "*", "LSN", "=", "dyn_cast", "<", "LSBaseSDNode", ">", "(", "Parent", ")", ")", "{", "unsigned", "LSNAlign", "=", "LSN"], "ground_truth": ["->", "getAlignment", "(", ")", ";"], "File": "ARMISelDAGToDAG110", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43815, "Length": 54, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLd", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "return", "VLd", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", "==", "", "+", "", "&&", "", ")", ";", "unsigned", "Sub0", "=", "(", "is64BitVector", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "Sub0", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLd", ",", "", ")", ")", ";", "if", "(", "isUpdating", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "", ")", ",", "SDValue", "(", "VLd", ",", "", ")", ")", ";", "return"], "ground_truth": ["NULL", ";"], "File": "ARMISelDAGToDAG110", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43816, "Length": 284, "Cover_Rate": 0.3093681917211329} {"Template_token": ["", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "QuadDRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "PairQRegs", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "VSt", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VSt", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "return", "VSt", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "RegSeq", ",", "Pred"], "ground_truth": [",", "Reg0", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG110", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43817, "Length": 372, "Cover_Rate": 0.3654223968565815} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "isShiftedInt", "<", "", ",", "Shift", ">", "(", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMISelDAGToDAG111", "Func": "SelectT2AddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43818, "Length": 95, "Cover_Rate": 0.46116504854368934} {"Template_token": ["", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", "<<", "Shift", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ","], "ground_truth": ["", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG111", "Func": "SelectT2AddrModeImm7Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43819, "Length": 75, "Cover_Rate": 0.46875} {"Template_token": ["", "OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")"], "ground_truth": [":", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", "*", "(", "", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG111", "Func": "SelectT2AddrModeImm7Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43820, "Length": 57, "Cover_Rate": 0.35625} {"Template_token": ["", "else", "if", "(", "Align", ">=", "", "&&", "(", "IsLE", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "(", "IsLE", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "return", "false", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "LD", "->", "getValueType", "(", "", ")", ",", "", ",", "", ",", "Ops", ")", ";", "transferMemOperands", "(", "N", ",", "New", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ",", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ",", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")", ",", "SDValue", "(", "New", ",", "", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG111", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43821, "Length": 231, "Cover_Rate": 0.3869346733668342} {"Template_token": ["", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "ShOpcVal"], "ground_truth": [")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG114", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43822, "Length": 411, "Cover_Rate": 0.43584305408271473} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG114", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43823, "Length": 179, "Cover_Rate": 0.5524691358024691} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createDRegPairNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ","], "ground_truth": ["VT", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "createDRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43824, "Length": 101, "Cover_Rate": 0.8859649122807017} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG115", "Func": "createDRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43825, "Length": 49, "Cover_Rate": 0.4298245614035088} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ","], "ground_truth": ["SubReg1", "}", ";"], "File": "ARMISelDAGToDAG115", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43826, "Length": 67, "Cover_Rate": 0.5877192982456141} {"Template_token": ["", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ","], "ground_truth": ["SubReg1", "}", ";"], "File": "ARMISelDAGToDAG115", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43827, "Length": 42, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG115", "Func": "createQRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43828, "Length": 36, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ","], "ground_truth": ["Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43829, "Length": 80, "Cover_Rate": 0.5} {"Template_token": ["", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2"], "ground_truth": [",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "File": "ARMISelDAGToDAG115", "Func": "createQuadQRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43830, "Length": 50, "Cover_Rate": 0.3125} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "("], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "createSRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43831, "Length": 49, "Cover_Rate": 0.4298245614035088} {"Template_token": ["", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "!", "CheckVMLxHazard", ")", "return", "true", ";", "if", "(", "!", "Subtarget", "->", "isCortexA8", "(", ")", "&&", "!", "Subtarget", "->", "isLikeA9", "(", ")", "&&", "!", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "true", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "("], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG115", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43832, "Length": 126, "Cover_Rate": 0.7455621301775148} {"Template_token": ["", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLdDup", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", ")", ";", "unsigned", "SubIdx", "=", "", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubIdx", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLdDup", ",", "", ")", ")", ";", "if", "(", "isUpdating", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "", ")"], "ground_truth": [",", "SDValue", "(", "VLdDup", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43833, "Length": 288, "Cover_Rate": 0.45569620253164556} {"Template_token": ["", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "("], "ground_truth": ["Chain", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43834, "Length": 397, "Cover_Rate": 0.36964618249534453} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ","], "ground_truth": ["ShAmt", ")", ")", "{"], "File": "ARMISelDAGToDAG117", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43835, "Length": 371, "Cover_Rate": 0.3951011714589989} {"Template_token": ["", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", ""], "ground_truth": [";"], "File": "ARMISelDAGToDAG117", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43836, "Length": 171, "Cover_Rate": 0.4684931506849315} {"Template_token": ["", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "N"], "ground_truth": [";"], "File": "ARMISelDAGToDAG117", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43837, "Length": 210, "Cover_Rate": 0.693069306930693} {"Template_token": ["", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "="], "ground_truth": ["-", "RHSC", ";"], "File": "ARMISelDAGToDAG117", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43838, "Length": 102, "Cover_Rate": 0.3177570093457944} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG117", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43839, "Length": 134, "Cover_Rate": 0.3839541547277937} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "", ")", "&&", "(", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", ""], "ground_truth": [")", "{"], "File": "ARMISelDAGToDAG117", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43840, "Length": 63, "Cover_Rate": 0.33157894736842103} {"Template_token": ["", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "", ",", "Loc", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG118", "Func": "AddEmptyMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43841, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "("], "ground_truth": ["", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "AddEmptyMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43842, "Length": 28, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "", ",", "Loc", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "PredicateMask"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG118", "Func": "AddMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43843, "Length": 23, "Cover_Rate": 0.32857142857142857} {"Template_token": ["", "Ops", ".", "push_back", "(", "PredicateMask", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Inactive"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG118", "Func": "AddMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43844, "Length": 28, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "isOpcWithIntImmediate", "(", "N0", ".", "getNode", "(", ")", ",", "", ",", "And_imm", ")", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "!", "And_imm", ")", "continue", ";", "unsigned", "TZ", "=", "countTrailingZeros", "(", "And_imm", ")", ";", "if", "(", "TZ", "!=", "", "&&", "TZ", "!=", "", ")", "continue", ";", "And_imm", ">>=", "TZ", ";", "if", "(", "And_imm", "&", "(", "And_imm", "+", "", ")", ")", "continue", ";", "SDValue", "Srl", "=", "N1", ".", "getOperand", "(", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "Srl", ".", "getNode", "(", ")", ",", "", ",", "Srl_imm", ")", "||", "(", "Srl_imm", "<=", "", ")", ")", "continue", ";", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";", "}", "Srl", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "Srl", ")", ",", "", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getConstant", "(", "Srl_imm", "+", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "Srl", ",", "CurDAG", "->", "getConstant", "(", "And_imm", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "N1", ",", "CurDAG", "->", "getConstant", "(", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "&", "N", ",", "N0", ",", "N1"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG118", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43845, "Length": 277, "Cover_Rate": 0.6856435643564357} {"Template_token": ["", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";", "}", "Srl", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "Srl", ")", ",", "", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getConstant", "(", "Srl_imm", "+", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "Srl", ",", "CurDAG", "->", "getConstant", "(", "And_imm", ",", "SDLoc", "(", "Srl"], "ground_truth": [")", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43846, "Length": 126, "Cover_Rate": 0.3118811881188119} {"Template_token": ["", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "SwitchEQNEToPLMI", "=", "false", ";", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", ";", "SDValue", "And", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "And", "->", "hasOneUse", "(", ")", ")", "return", ";", "SDValue", "Zero", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Zero", ")", "||", "!", "cast", "<", "ConstantSDNode", ">", "(", "Zero", ")", "->", "isZero", "(", ")", "||", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", ";", "SDValue", "X", "=", "And", ".", "getOperand", "(", "", ")", ";", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", ";", "auto", "Range", "=", "getContiguousRangeOfSetBits", "(", "C", "->", "getAPIntValue", "(", ")", ")", ";", "if", "(", "!", "Range", ")", "return", ";", "SDNode", "*", "NewN", ";", "SDLoc", "dl", "(", "N", ")", ";", "auto", "EmitShift", "=", "[", "&", "]", "(", "unsigned", "Opc", ",", "SDValue", "Src", ",", "unsigned", "Imm", ")", "->", "SDNode", "*", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ")", ";", "}", "}", ";", "if", "(", "Range", "->", "second", "==", "", ")", "{", "NewN", "=", "EmitShift", "(", "", ",", "X", ",", "", "-", "Range", "->", "first", ")", ";", "ReplaceNode", "(", "And", ".", "getNode", "("], "ground_truth": [")", ",", "NewN", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "SelectCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43847, "Length": 353, "Cover_Rate": 0.6429872495446266} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeRRSext", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "NC", "||", "!", "NC", "->", "isZero", "(", ")", ")", "return", "false", ";", "Base", "=", "Offset", "=", "N", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG118", "Func": "SelectThumbAddrModeRRSext", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43848, "Length": 72, "Cover_Rate": 0.7422680412371134} {"Template_token": ["", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "LoadedVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Offset", "=", "LD", "->", "getOffset", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "Pred", "=", "", ";", "PredReg", "=", "LD", "->", "getMask", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "bool", "CanChangeType", "=", "Subtarget", "->", "isLittle", "(", ")", "&&", "!", "isa", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ";", "SDValue", "NewOffset", ";", "if", "(", "Alignment", ">=", "Align", "(", "", ")", "&&", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "{", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "else", "if", "(", "Alignment", ">=", "Align", "(", "", ")", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "Alignment", ">=", "Align", "(", "", ")", "&&", "(", "CanChangeType", "||", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "if", "(", "(", "CanChangeType", "||", "LoadedVT", "==", "", ")", "&&", "SelectT2AddrModeImm7Offset", "(", "N", ",", "Offset", ",", "NewOffset", ",", "", ")", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "return", "false"], "ground_truth": [";"], "File": "ARMISelDAGToDAG118", "Func": "tryMVEIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43849, "Length": 361, "Cover_Rate": 0.4610472541507024} {"Template_token": ["", "}", "std", "::", "string", "SpecialReg", "=", "RegString", "->", "getString", "(", ")", ".", "lower", "(", ")", ";", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8Base", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "SpecialReg", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", "||", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops"], "ground_truth": [")", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "tryReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43850, "Length": 410, "Cover_Rate": 0.5112219451371571} {"Template_token": ["", "assert", "(", "Ops", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "Opcode", "=", "IsThumb2", "?", "", ":", "", ";", "SDValue", "WriteValue", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "Ops", ".", "insert", "(", "Ops", ".", "begin", "(", ")", "+", "", ",", "WriteValue", ",", "WriteValue", "+", "", ")", ";", "}", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ",", "DL", ")", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "std", "::", "string", "SpecialReg", "=", "RegString", "->", "getString", "(", ")", ".", "lower", "(", ")", ";", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "Ops", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG118", "Func": "tryWriteRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43851, "Length": 347, "Cover_Rate": 0.4454428754813864} {"Template_token": ["", "}", "if", "(", "Opc", "==", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "A", ",", "B", ",", "Acc", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "", ",", "Ops", ")", ";", "return", "true", ";", "}", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "SearchSignedMulLong", "(", "SDValue", "(", "N", ",", "", ")", ",", "&", "Opc", ",", "A", ",", "B", ",", "false", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "A", ",", "B", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", ""], "ground_truth": [",", "", ")", "}", ";"], "File": "ARMISelDAGToDAG11", "Func": "trySMLAWSMULW", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43852, "Length": 125, "Cover_Rate": 0.38819875776397517} {"Template_token": ["", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "", "||", "AM", "!=", "", "||", "LoadedVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "!=", "", ")", "return", "false", ";", "auto", "*", "COffs", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", ";", "if", "(", "!", "COffs", "||", "COffs", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "getAL", "(", "CurDAG", ",", "SDLoc", "(", "N", ")", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG11", "Func": "tryT1IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43853, "Length": 169, "Cover_Rate": 0.845} {"Template_token": ["", "if", "(", "!", "COffs", "||", "COffs", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "getAL", "(", "CurDAG", ",", "SDLoc", "(", "N", ")", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG11", "Func": "tryT1IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43854, "Length": 92, "Cover_Rate": 0.46} {"Template_token": ["", "return", "AM2_BASE", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "="], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG121", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43855, "Length": 340, "Cover_Rate": 0.35864978902953587} {"Template_token": ["", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "="], "ground_truth": ["-", "RHSC", ";"], "File": "ARMISelDAGToDAG121", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43856, "Length": 120, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG121", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43857, "Length": 158, "Cover_Rate": 0.48024316109422494} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "("], "ground_truth": [")", "==", "", ")", "{"], "File": "ARMISelDAGToDAG121", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43858, "Length": 141, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "SDValue", "Chain", "=", "SDValue", "(", "N", ",", "", ")", ";", "SDNode", "*", "GU", "=", "N", "->", "getGluedUser", "(", ")", ";", "SDValue", "RegCopy", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "GPVR", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub0", ",", "dl", ",", "Reg0", ",", "Sub0", ",", "RegCopy", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "&", "Ops", "[", "", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "GU", "=", "T1", ".", "getNode", "(", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "", ",", "T0", ","], "ground_truth": ["T1", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG121", "Func": "SelectInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43859, "Length": 270, "Cover_Rate": 0.31322505800464034} {"Template_token": ["", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDNode", "*", "Pair", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "dl", ",", "VT", ",", "Undef", ",", "V0", ",", "SubReg0", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "dl", ",", "VT", ",", "SDValue", "(", "Pair"], "ground_truth": [",", "", ")", ",", "V1", ",", "SubReg1", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "PairDRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43860, "Length": 72, "Cover_Rate": 0.549618320610687} {"Template_token": ["", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43861, "Length": 401, "Cover_Rate": 0.5082382762991128} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", ""], "ground_truth": [")", "{"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43862, "Length": 202, "Cover_Rate": 0.5037406483790524} {"Template_token": ["", "", "AddSub", "=", "(", "AM", "==", "", "||", "AM", "==", "", ")", "?", "", ":", "", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "int", "Val", "=", "(", "int", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", ">=", "", "&&", "Val", "<", "", ")", "{", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "Val", ")"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43863, "Length": 82, "Cover_Rate": 0.41414141414141414} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode4", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Addr", ",", "SDValue", "&", "Mode", ")", "{", "Addr", "=", "N", ";", "Mode", "=", "CurDAG", "->", "getTargetConstant", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43864, "Length": 36, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "Mode", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43865, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode6", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Addr", ",", "SDValue", "&", "Align", ")", "{", "Addr", "=", "N", ";", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43866, "Length": 36, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43867, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "SelectShifterOperandReg", "(", "N", ",", "TrueVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "{", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "CPTmp1"], "ground_truth": [",", "CPTmp2", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectARMCMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43868, "Length": 49, "Cover_Rate": 0.4336283185840708} {"Template_token": ["", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "SelectAddrMode2Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "}", "if", "(", "Match", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "AMOpc", ",", "getAL", "(", "CurDAG", ")", ","], "ground_truth": ["CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43869, "Length": 130, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "CCR", ".", "getOpcode", "(", ")", "==", "", ")", ";", "", "CCVal", "=", "(", "", ")", "cast", "<", "ConstantSDNode", ">", "(", "CC", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "VT", "==", "", ")", "{", "SDValue", "CPTmp0", ";", "SDValue", "CPTmp1", ";", "SDValue", "CPTmp2", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "SDNode", "*", "Res", "=", "SelectT2CMOVShiftOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectT2CMOVShiftOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "else", "{", "SDNode", "*", "Res", "=", "SelectCMOVShiftOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectCMOVShiftOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "SDNode", "*", "Res", "=", "SelectT2CMOVSoImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectT2CMOVSoImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "else", "{", "SDNode", "*", "Res", "=", "SelectCMOVSoImmOp", "(", "N", ",", "FalseVal", ",", "TrueVal", ",", "CCVal", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "!", "Res", ")", "Res", "=", "SelectCMOVSoImmOp", "(", "N", ",", "TrueVal", ",", "FalseVal", ",", "", "(", "CCVal", ")", ",", "CCR", ",", "InFlag", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "}", "SDValue", "Tmp2", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "TrueVal", ",", "Tmp2", ",", "CCR", ",", "InFlag", "}", ";", "unsigned", "Opc", "=", "", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "assert", "(", "false", "&&", "", ")", ";", "break", ";", "case", "", ":", "Opc", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "(", "Subtarget", "->", "hasThumb2", "(", ")", "?", "", ":", "", ")", ":", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", ""], "ground_truth": [";"], "File": "ARMISelDAGToDAG12", "Func": "SelectCMOVOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43870, "Length": 382, "Cover_Rate": 0.7346153846153847} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "isC", "&&", "Predicate_t2_so_imm", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "if", "(", "isC", "&&", "Predicate_imm0_4095", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "Size", ",", "getI32Imm", "(", ""], "ground_truth": ["(", "", ",", "", ")", ")", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectDYN_ALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43871, "Length": 143, "Cover_Rate": 0.33489461358313816} {"Template_token": ["", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "}", "else", "{", "ShReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG12", "Func": "SelectShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43872, "Length": 87, "Cover_Rate": 0.6126760563380281} {"Template_token": ["", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "("], "ground_truth": ["-", "RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43873, "Length": 106, "Cover_Rate": 0.6928104575163399} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", ">=", "", ")", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "else", "OffReg", "=", "OffReg", "."], "ground_truth": ["getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43874, "Length": 117, "Cover_Rate": 0.44150943396226416} {"Template_token": ["", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "getI32Imm", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ")", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43875, "Length": 54, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "RegisterSDNode", "*", "RHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", "||", "(", "RHSR", "&&", "RHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Scale", "-", "", ")", ")", "==", "", ")", "{", "RHSC", "/=", "Scale", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeRI5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43876, "Length": 258, "Cover_Rate": 0.6157517899761337} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeRI5", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "unsigned", "Scale", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "Scale", "==", "", ")", "{", "SDValue", "TmpBase", ",", "TmpOffImm", ";", "if", "(", "SelectThumbAddrModeSP", "(", "Op", ",", "N", ",", "TmpBase", ",", "TmpOffImm", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")"], "ground_truth": ["==", "", ")", ")", "{"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeRI5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43877, "Length": 127, "Cover_Rate": 0.3031026252983294} {"Template_token": ["", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "NC", "||", "NC", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "Base", "=", "Offset", "=", "N", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43878, "Length": 37, "Cover_Rate": 0.3592233009708738} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS1", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue"], "ground_truth": ["&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{"], "File": "ARMISelDAGToDAG12", "Func": "SelectThumbAddrModeS1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43879, "Length": 25, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "NULL", ";", "unsigned", "Shl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "", "&&", "Shl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&"], "ground_truth": ["Srl_imm", "<", "", "&&", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43880, "Length": 84, "Cover_Rate": 0.4019138755980861} {"Template_token": ["", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "SDValue", "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "if", "(", "is64BitVector", ")", "{", "unsigned", "Opc", "=", "DOpcodes", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", "(", "NumVecs", ",", "VT", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ",", "", ")", ";", "}", "EVT", "RegVT", "=", "GetNEONSubregVT", "(", "VT", ")", ";", "if", "(", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", "(", "", "*", "NumVecs", ",", "RegVT", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDNode", "*", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLd", ",", "", "*", "NumVecs", ")", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "{", "SDNode", "*", "Q", "=", "PairDRegs", "(", "VT", ",", "SDValue", "(", "VLd", ",", "", "*", "Vec", ")", ",", "SDValue", "(", "VLd", ",", "", "*", "Vec", "+", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "SDValue", "(", "Q", ",", "", ")", ")", ";", "}", "}", "else", "{", "std", "::", "vector", "<", "EVT", ">", "ResTys", "(", "NumVecs", ",", "RegVT", ")", ";", "ResTys", ".", "push_back", "(", "MemAddr"], "ground_truth": [".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43881, "Length": 380, "Cover_Rate": 0.5299860529986054} {"Template_token": ["", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "is64BitVector", ")", "{", "Opc", "=", "DOpcodes", "[", "OpcodeIndex", "]", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "Vec", "+", "", ")", ")", ";", "}", "else", "{", "if", "(", "Lane", "<", "NumElts", ")", "{", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "}", "else", "{", "Lane", "-=", "NumElts", ";", "Opc", "=", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "}", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubregIdx", ",", "dl", ",", "RegVT", ",", "N", "->", "getOperand", "(", "Vec", "+", "", ")", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "if", "(", "!", "IsLoad", ")", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ".", "data", "(", ")"], "ground_truth": [",", "NumVecs", "+", "", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43882, "Length": 291, "Cover_Rate": 0.4504643962848297} {"Template_token": ["", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "ResTypes", ",", "Ops", ")", ";", "}", "std", "::", "string", "SpecialReg", "=", "RegString", "->", "getString", "(", ")", ".", "lower", "(", ")", ";", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8", "(", ")", ")", "return", "nullptr", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ";", "}", "if", "(", "Subtarget", "->", "isMClass"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMISelDAGToDAG13", "Func": "SelectReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43883, "Length": 263, "Cover_Rate": 0.32957393483709274} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMISelDAGToDAG14", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43884, "Length": 132, "Cover_Rate": 0.5038167938931297} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Immediate", ")", "{", "int32_t", "ImmValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "ImmValue", ",", "Loc", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelDAGToDAG16", "Func": "SelectMVE_LongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43885, "Length": 84, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "CurDAG", "->", "RepositionNode", "(", "N", ".", "getNode", "(", ")", ",", "M", ".", "getNode", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ","], "ground_truth": ["M", ")", ";"], "File": "ARMISelDAGToDAG1", "Func": "replaceDAGValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43886, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "CurDAG", "->", "RepositionNode", "(", "N", ".", "getNode", "(", ")", ",", "M", ".", "getNode", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "M"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG1", "Func": "replaceDAGValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43887, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "if", "(", "DisableShifterOp", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "PowerOfTwo", "=", "", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "N", ",", "", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "replaceDAGValue", "(", "N", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ";", "BaseReg", "=", "N", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "PowerOfTwo", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "", "ShOpcVal", "=", "", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "false", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "SDLoc"], "ground_truth": ["(", "N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG1", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43888, "Length": 173, "Cover_Rate": 0.8046511627906977} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectImmShifterOperand", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Opc", ",", "bool", "CheckProfitability", ")", "{", "if", "(", "DisableShifterOp", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "PowerOfTwo", "=", "", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "N", ",", "", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "replaceDAGValue", "(", "N", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ";", "BaseReg", "=", "N", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "PowerOfTwo", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "", "ShOpcVal", "=", "", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG1", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43889, "Length": 123, "Cover_Rate": 0.5720930232558139} {"Template_token": ["", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG1", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43890, "Length": 76, "Cover_Rate": 0.76} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG1", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43891, "Length": 71, "Cover_Rate": 0.71} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createISelDag", "(", "BaseTargetMachine", "&", "TM", ")", "{", "return", "new", "DAGToDAGISel", "(", "TM"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG21", "Func": "createARMISelDag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43892, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "SelectRoot", "(", "*", "CurDAG", ")", ";", "CurDAG", "->", "RemoveDeadNodes", "("], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG21", "Func": "InstructionSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43893, "Length": 12, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "Val", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "Offset", "=", "N", ";", "", "ShOpcVal", "=", "", "(", "N", ")", ";", "unsigned", "ShAmt", "=", "", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "("], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43894, "Length": 86, "Cover_Rate": 0.3104693140794224} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "="], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43895, "Length": 123, "Cover_Rate": 0.3075} {"Template_token": ["", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">"], "ground_truth": ["(", "Base", ")", "->", "getIndex", "(", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43896, "Length": 123, "Cover_Rate": 0.3075} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode3Offset", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", ";", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<"], "ground_truth": ["StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43897, "Length": 62, "Cover_Rate": 0.3147208121827411} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode4", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Addr", ",", "SDValue", "&", "Mode", ")", "{", "Addr", "=", "N", ";", "Mode", "=", "CurDAG", "->", "getTargetConstant"], "ground_truth": ["(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43898, "Length": 35, "Cover_Rate": 0.8536585365853658} {"Template_token": ["", "Update", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "("], "ground_truth": ["false", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43899, "Length": 25, "Cover_Rate": 0.3968253968253968} {"Template_token": ["", "Label", "=", "CurDAG", "->", "getTargetConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ",", "", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43900, "Length": 28, "Cover_Rate": 0.3146067415730337} {"Template_token": ["", "if", "(", "C", "<=", "", "&&", "(", "(", "C", "&", "", ")", "==", "", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", "/", "", ",", "", ")", ",", "Chain", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "SP", ",", "Size", ",", "Chain", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "isC", "&&", "Predicate_t2_so_imm", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "if", "(", "isC", "&&", "Predicate_imm0_4095", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "Size", ",", "getI32Imm", "(", "", "(", "", ",", "", ")", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectDYN_ALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43901, "Length": 235, "Cover_Rate": 0.5452436194895591} {"Template_token": ["", "assert", "(", "ConstraintCode", "==", "'m'", "&&", "", ")", ";", "SDValue", "Base", ",", "Offset", ",", "Opc", ";", "if", "(", "!", "SelectAddrMode2", "(", "Op", ",", "Op", ",", "Base", ",", "Offset", ",", "Opc", ")", ")", "return", "true", ";", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "OutOps", ".", "push_back", "(", "Opc", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43902, "Length": 59, "Cover_Rate": 0.7108433734939759} {"Template_token": ["", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelDAGToDAG21", "Func": "SelectShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43903, "Length": 58, "Cover_Rate": 0.41134751773049644} {"Template_token": ["", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "}", "else", "{", "ShReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43904, "Length": 93, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "", ")", "&&", "(", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43905, "Length": 105, "Cover_Rate": 0.5706521739130435} {"Template_token": ["", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "OffImm", "=", "(", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ")", "?", "CurDAG", "->", "getTargetConstant", "("], "ground_truth": ["RHSC", ",", "", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", ",", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2AddrModeImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43906, "Length": 46, "Cover_Rate": 0.3026315789473684} {"Template_token": ["", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "(", "RHSC", "&", "", ")", "==", "", ")", "&&", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "-", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2AddrModeImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43907, "Length": 98, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "else", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">=", "-", "", ")", "return", "false", ";", "}", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", ">=", "", ")", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "else", "OffReg", "=", "OffReg", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "ShImm", "=", "CurDAG", "->", "getTargetConstant", "("], "ground_truth": ["ShAmt", ",", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43908, "Length": 158, "Cover_Rate": 0.5984848484848485} {"Template_token": ["", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43909, "Length": 82, "Cover_Rate": 0.3106060606060606} {"Template_token": ["", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "Match", "=", "true", ";", "}", "if", "(", "Match", ")", "{", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "getAL", "(", "CurDAG", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "getTargetNode", "(", "Opcode", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "", ",", "", ",", "", ",", "Ops", ",", "", ")", ";", "}", "return", "NULL"], "ground_truth": [";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43910, "Length": 100, "Cover_Rate": 0.31347962382445144} {"Template_token": ["", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "NULL", ";", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "bool", "isSExtLd", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "SDValue", "Offset", ";", "bool", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "unsigned", "Opcode", "=", "", ";", "bool", "Match", "=", "false", ";", "if", "(", "SelectT2AddrModeImm8Offset", "(", "Op", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ")", ")", "{", "switch", "(", "LoadedVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isSExtLd", ")", "Opcode", "=", "isPre", "?", "", ":", "", ";", "else", "Opcode", "=", "isPre", "?", "", ":", "", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "Match", "=", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43911, "Length": 183, "Cover_Rate": 0.5736677115987461} {"Template_token": ["", "}", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "RegisterSDNode", "*", "RHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", "||", "(", "RHSR", "&&", "RHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Scale", "-", "", ")", ")", "==", "", ")", "{", "RHSC", "/=", "Scale", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "Base", "=", "N", ".", "getOperand"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeRI5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43912, "Length": 200, "Cover_Rate": 0.5141388174807198} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "NC", "||", "NC", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "Base", "=", "Offset", "=", "N", ";", "return", "true", ";", "}", "Base", "=", "N", ".", "getOperand"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43913, "Length": 67, "Cover_Rate": 0.6568627450980392} {"Template_token": ["", "return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ","], "ground_truth": ["OffImm", ",", "Offset", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeS1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43914, "Length": 16, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS2", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ","], "ground_truth": ["OffImm", ",", "Offset", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeS2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43915, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS4", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ",", "OffImm"], "ground_truth": [",", "Offset", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeS4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43916, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS4", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "", ",", "Base", ",", "OffImm", ","], "ground_truth": ["Offset", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeS4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43917, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "", ")", "==", "", ")", "{", "RHSC", ">>=", "", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43918, "Length": 211, "Cover_Rate": 0.7562724014336918} {"Template_token": ["", "RHSC", ">>=", "", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43919, "Length": 87, "Cover_Rate": 0.3118279569892473} {"Template_token": ["", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "VSt", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VSt", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "return", "VSt", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "RegSeq", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "OpsA", ",", "", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VStA", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VStA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "VStB", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", "."], "ground_truth": ["size", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG22", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43920, "Length": 479, "Cover_Rate": 0.44599627560521415} {"Template_token": ["", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "isa", "<", "MemSDNode", ">", "(", "Op", ")", ";", "Offset", "=", "N", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "restrict_addressing_modes_for_nacl", "&&", "Sh", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt"], "ground_truth": [",", "ShOpcVal", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG23", "Func": "SelectAddrMode2OffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43921, "Length": 137, "Cover_Rate": 0.5074074074074074} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode3", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "isa", "<", "MemSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "restrict_addressing_modes_for_nacl", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC"], "ground_truth": [")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG23", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43922, "Length": 314, "Cover_Rate": 0.7104072398190046} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "N", ",", "Subtarget", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ","], "ground_truth": ["", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG23", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43923, "Length": 231, "Cover_Rate": 0.7830508474576271} {"Template_token": ["", "if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "MemN", ")", "||", "(", "(", "MemN", "->", "getOpcode", "(", ")", "==", "", "||", "MemN", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "MemN", "->", "getConstantOperandVal", "(", "MemN", "->", "getNumOperands", "(", ")", "-", "", ")", "==", "", ")", ")", "{", "unsigned", "MMOAlign", "=", "MemN", "->", "getAlignment", "(", ")", ";", "unsigned", "MemSize", "=", "MemN", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "MMOAlign", ">=", "MemSize", "&&", "MemSize", ">", "", ")", "Alignment", "=", "MemSize", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelDAGToDAG23", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43924, "Length": 87, "Cover_Rate": 0.5471698113207547} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">", "-", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG23", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43925, "Length": 159, "Cover_Rate": 0.5079872204472844} {"Template_token": ["", "if", "(", "Kind", "==", "InlineAsm", "::", "Kind_RegDef", "||", "Kind", "==", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ")", "{", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "SDValue", "Chain", "=", "SDValue", "(", "N", ",", "", ")", ";", "SDNode", "*", "GU", "=", "N", "->", "getGluedUser", "(", ")", ";", "SDValue", "RegCopy", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "GPVR", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub0", ",", "dl", ",", "Reg0", ",", "Sub0", ",", "RegCopy", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "", ",", "T0", ",", "T1", ")", ",", "", ")", ";", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "T1", ",", "dl", ",", "GPVR", ",", "Pair", ",", "T1", ".", "getValue", "(", "", ")", ")", ";", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", "=", "Chain", ";", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "PairedReg", ".", "getNode", "(", ")", ")", "{", "OpChanged", "[", "OpChanged", ".", "size", "(", ")", "-", "", "]", "=", "true", ";", "Flag", "=", "InlineAsm", "::", "getFlagWord", "(", "Kind", ",", "", ")", ";", "if", "(", "IsTiedToChangedOp", ")", "Flag", "=", "InlineAsm", "::", "getFlagWordForMatchingOp", "(", "Flag", ",", "DefIdx", ")", ";", "else", "Flag", "=", "InlineAsm", "::", "getFlagWordForRegClass", "(", "Flag", ",", "", ")", ";", "AsmNodeOperands", "[", "AsmNodeOperands", ".", "size", "(", ")", "-", "", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Flag", ",", "", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "PairedReg", ")", ";", "i", "+=", ""], "ground_truth": [";"], "File": "ARMISelDAGToDAG23", "Func": "SelectInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43926, "Length": 436, "Cover_Rate": 0.46730975348338694} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "return", "false", ";", "else", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">=", "-", "", ")", "return", "false", ";", "}", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base"], "ground_truth": [".", "getOpcode", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG23", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43927, "Length": 94, "Cover_Rate": 0.34686346863468637} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")"], "ground_truth": ["==", "", ")", "{"], "File": "ARMISelDAGToDAG23", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43928, "Length": 117, "Cover_Rate": 0.3926174496644295} {"Template_token": ["", "Opc", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "}", "", "ShOpcVal", "=", "", "(", "", ")", ";", "SDValue", "ShOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "LSB", ")", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "ShOpc", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ")", ";", "}", "}", "return", "nullptr", ";", "}", "unsigned", "Shl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "", "&&", "Shl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "", "-", "Srl_imm", "-", "", ";", "int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";", "if", "(", "LSB", "<", "", ")", "return", "nullptr", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister"], "ground_truth": ["(", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG23", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43929, "Length": 303, "Cover_Rate": 0.38113207547169814} {"Template_token": ["", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", "&&", "!", "isVSTfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")"], "ground_truth": [";"], "File": "ARMISelDAGToDAG23", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43930, "Length": 382, "Cover_Rate": 0.36450381679389315} {"Template_token": ["", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VLd", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "return", "VLd", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", "==", "", "+", "", "&&", "", ")", ";", "unsigned", "Sub0", "=", "(", "is64BitVector", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "Sub0", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLd"], "ground_truth": [",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG30", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43931, "Length": 322, "Cover_Rate": 0.33859095688748686} {"Template_token": ["", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", "&&", "!", "isVSTfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG30", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43932, "Length": 320, "Cover_Rate": 0.3068072866730585} {"Template_token": ["", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "!", "CheckVMLxHazard", ")", "return", "true", ";", "if", "(", "!", "Subtarget", "->", "isCortexA8", "(", ")", "&&", "!", "Subtarget", "->", "isLikeA9", "(", ")", "&&", "!", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "true", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG31", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43933, "Length": 136, "Cover_Rate": 0.723404255319149} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "PairDRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43934, "Length": 37, "Cover_Rate": 0.3854166666666667} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ","], "ground_truth": ["dl", ",", "VT", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "PairSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43935, "Length": 34, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "PairSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43936, "Length": 37, "Cover_Rate": 0.3854166666666667} {"Template_token": ["", "return", "", "(", "N", "->", "getZExtValue", "(", ")"], "ground_truth": [")", "!=", "-", "", ";"], "File": "ARMISelDAGToDAG34", "Func": "Pred_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43937, "Length": 13, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl"], "ground_truth": [",", "VT", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "QuadDRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43938, "Length": 90, "Cover_Rate": 0.6338028169014085} {"Template_token": ["", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ","], "ground_truth": ["V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "File": "ARMISelDAGToDAG34", "Func": "QuadQRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43939, "Length": 48, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "QuadSRegs", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "QuadSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43940, "Length": 71, "Cover_Rate": 0.5} {"Template_token": ["", "Addr", "=", "N", ";", "Mode", "=", "CurDAG", "->", "getTargetConstant", "(", ""], "ground_truth": ["(", "", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectAddrMode4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43941, "Length": 18, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode4", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Addr", ",", "SDValue", "&", "Mode", ")", "{", "Addr", "=", "N", ";", "Mode", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ")", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG34", "Func": "SelectAddrMode4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43942, "Length": 42, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0"], "ground_truth": [",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectConcatVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43943, "Length": 50, "Cover_Rate": 0.3597122302158273} {"Template_token": ["", "SDValue", "True", "=", "CurDAG", "->", "getTargetConstant", "(", "T", "->", "getZExtValue", "(", ")", ",", "", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "True", ",", "CC"], "ground_truth": [",", "CCR", ",", "InFlag", "}", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectT2CMOVSoImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43944, "Length": 45, "Cover_Rate": 0.3358208955223881} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "SelectT2CMOVSoImmOp", "(", "SDNode", "*", "N", ",", "SDValue", "FalseVal", ",", "SDValue", "TrueVal", ",", "", "CCVal", ",", "SDValue", "CCR", ",", "SDValue", "InFlag", ")", "{", "ConstantSDNode", "*", "T", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TrueVal", ")", ";", "if", "(", "!", "T"], "ground_truth": [")", "return", "", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectT2CMOVSoImmOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43945, "Length": 46, "Cover_Rate": 0.34328358208955223} {"Template_token": ["", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShImmVal", "=", "RHS", "->", "getZExtValue", "("], "ground_truth": [")", "&", "", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43946, "Length": 53, "Cover_Rate": 0.452991452991453} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeRR", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">"], "ground_truth": ["(", "N", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43947, "Length": 44, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "}", "if", "(", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "if", "(", "NumVecs", "==", "", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "PairQRegs", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", "[", "", "]", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", "[", "", "]", "=", "Chain", ";", "Opc", "=", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStB", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VStB", ",", "", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "", ")"], "ground_truth": [",", "Chain", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43948, "Length": 370, "Cover_Rate": 0.4228571428571429} {"Template_token": ["", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "FirstTblReg", "=", "IsExt", "?", "", ":", "", ";", "SDValue", "RegSeq", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "PairDRegs", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "QuadDRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "IsExt", ")", "Ops", ".", "push_back", "(", "N"], "ground_truth": ["->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43949, "Length": 172, "Cover_Rate": 0.46994535519125685} {"Template_token": ["", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "PairDRegs", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "QuadDRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "SmallVector", "<", "SDValue", ","], "ground_truth": ["", ">", "Ops", ";"], "File": "ARMISelDAGToDAG34", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43950, "Length": 125, "Cover_Rate": 0.34153005464480873} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createISelDag", "(", "TargetMachine", "&", "TM", ")", "{", "return", "new", "DAGToDAGISel", "(", "TM"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG37", "Func": "createARMISelDag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43951, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "new", "DAGToDAGISel", "(", "TM"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG37", "Func": "createARMISelDag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43952, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "==", "", "||", "NumVecs", "==", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", "!=", "", "&&", "NumVecs", "!=", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back"], "ground_truth": ["(", "Reg0", ")", ";"], "File": "ARMISelDAGToDAG40", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43953, "Length": 508, "Cover_Rate": 0.5178389398572885} {"Template_token": ["", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "==", "", "||", "NumVecs", "==", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", "!=", "", "&&", "NumVecs", "!=", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx"], "ground_truth": ["+", "", ")", ";"], "File": "ARMISelDAGToDAG40", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43954, "Length": 512, "Cover_Rate": 0.5219164118246687} {"Template_token": ["", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "Inc", ")", ";", "else", "if", "(", "NumVecs", ">", "", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG40", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43955, "Length": 196, "Cover_Rate": 0.31061806656101426} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "if", "(", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "!=", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!="], "ground_truth": ["", ")", "{"], "File": "ARMISelDAGToDAG42", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43956, "Length": 425, "Cover_Rate": 0.42972699696663297} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->"], "ground_truth": ["getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";"], "File": "ARMISelDAGToDAG42", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43957, "Length": 176, "Cover_Rate": 0.5131195335276968} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">", "-", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "="], "ground_truth": ["N", ";"], "File": "ARMISelDAGToDAG42", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43958, "Length": 120, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "("], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG42", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43959, "Length": 144, "Cover_Rate": 0.39344262295081966} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS"], "ground_truth": ["->", "getZExtValue", "(", ")", ";"], "File": "ARMISelDAGToDAG42", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43960, "Length": 131, "Cover_Rate": 0.33248730964467005} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeImm5S", "(", "SDValue", "N", ",", "unsigned", "Scale", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "Scale", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG42", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43961, "Length": 177, "Cover_Rate": 0.9315789473684211} {"Template_token": ["", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG46", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43962, "Length": 49, "Cover_Rate": 0.30246913580246915} {"Template_token": ["", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "return", "TII", "->", "isFpMLxInstruction", "(", "Opcode", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelDAGToDAG46", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43963, "Length": 70, "Cover_Rate": 0.43209876543209874} {"Template_token": ["", "inline", "bool", "Pred_so_imm", "(", "SDNode", "*", "inN", ")", "const", "{", "ConstantSDNode", "*", "N", "=", "cast", "<", "ConstantSDNode", ">", "(", "inN", ")", ";", "return", "is_so_imm", "(", "N", "->", "getZExtValue"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "Pred_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43964, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "ConstantSDNode", "*", "N", "=", "cast", "<", "ConstantSDNode", ">", "(", "inN", ")", ";", "return", "is_so_imm", "(", "N", "->"], "ground_truth": ["getZExtValue", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "Pred_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43965, "Length": 22, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "inline", "bool", "Pred_t2_so_imm", "(", "SDNode", "*", "inN", ")"], "ground_truth": ["const", "{"], "File": "ARMISelDAGToDAG46", "Func": "Pred_t2_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43966, "Length": 10, "Cover_Rate": 0.30303030303030304} {"Template_token": ["", "inline", "bool", "Pred_t2_so_imm", "(", "SDNode", "*", "inN", ")", "const", "{", "ConstantSDNode", "*", "N", "=", "cast", "<", "ConstantSDNode"], "ground_truth": [">", "(", "inN", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "Pred_t2_so_imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43967, "Length": 22, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "ShAmt", "=", "", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt"], "ground_truth": [",", "ShOpcVal", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectAddrMode2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43968, "Length": 98, "Cover_Rate": 0.32450331125827814} {"Template_token": ["", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "&", "", ")", "{", "RHSC", "=", "RHSC", "&", "~", "", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "if", "(", "isPowerOf2_32", "(", "RHSC", ")", ")", "{", "unsigned", "ShAmt", "=", "Log2_32", "(", "RHSC", ")", ";", "Base", "=", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "", ")", ",", "", ")", ";", "return", "AM2_SHOP", ";", "}", "}", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "||", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ",", "", ")", ",", "", ")", ";", "return", "AM2_BASE", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectAddrMode2Worker", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43969, "Length": 512, "Cover_Rate": 0.5361256544502618} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "="], "ground_truth": ["N", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43970, "Length": 249, "Cover_Rate": 0.7732919254658385} {"Template_token": ["", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";", "}", "return"], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectARMCMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43971, "Length": 41, "Cover_Rate": 0.36936936936936937} {"Template_token": ["", "if", "(", "SelectShifterOperandReg", "(", "TrueVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "{", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ",", "CC", ",", "CCR"], "ground_truth": [",", "InFlag", "}", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectARMCMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43972, "Length": 47, "Cover_Rate": 0.42342342342342343} {"Template_token": ["", "", "ShOpcVal", "=", "", "(", "N", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "}", "else", "{", "ShReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShImmVal", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43973, "Length": 99, "Cover_Rate": 0.61875} {"Template_token": ["", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand"], "ground_truth": ["(", "", ")", ")", ")", "{"], "File": "ARMISelDAGToDAG46", "Func": "SelectShiftShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43974, "Length": 43, "Cover_Rate": 0.3115942028985507} {"Template_token": ["", "return", "true", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43975, "Length": 215, "Cover_Rate": 0.6125356125356125} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "getI32Imm", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG46", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43976, "Length": 45, "Cover_Rate": 0.39823008849557523} {"Template_token": ["", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "RegisterSDNode", "*", "RHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", "||", "(", "RHSR", "&&", "RHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Scale", "-", "", ")", ")", "==", "", ")", "{", "RHSC", "/=", "Scale", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectThumbAddrModeRI5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43977, "Length": 228, "Cover_Rate": 0.5520581113801453} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeS1", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm"], "ground_truth": [",", "SDValue", "&", "Offset", ")", "{"], "File": "ARMISelDAGToDAG46", "Func": "SelectThumbAddrModeS1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43978, "Length": 21, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "if", "(", "is64BitVector", ")", "{", "unsigned", "Opc", "=", "DOpcodes", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTy", ",", "", ",", "Ops", ",", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "return", "VLd", ";", "SuperReg", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", ")", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "{", "SDValue", "D", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "D", ")", ";", "}", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "VLd", ",", "", ")", ")", ";", "return", "NULL", ";", "}", "if", "(", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTy", ",", "", ",", "Ops", ",", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "return", "VLd", ";", "SuperReg", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ","], "ground_truth": ["ResTy", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43979, "Length": 293, "Cover_Rate": 0.35515151515151516} {"Template_token": ["", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTy", ",", "", ",", "Ops", ",", "", ")", ";", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", "", ")", ";", "unsigned", "SubIdx", "=", "", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubIdx", "+", "Vec", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "Chain", ")", ";", "return", "NULL"], "ground_truth": [";"], "File": "ARMISelDAGToDAG46", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43980, "Length": 254, "Cover_Rate": 0.5825688073394495} {"Template_token": ["", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "SDNode", "*", "VLdDup", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTy", ",", "", ",", "Ops", ",", "", ")", ";", "SuperReg", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLdDup", ",", "", ")", ";", "assert", "(", "", "==", "", "+", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43981, "Length": 144, "Cover_Rate": 0.3302752293577982} {"Template_token": ["", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", "[", "", "]", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", "[", "", "]", "=", "Chain", ";", "Opc", "=", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStB", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VStB", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43982, "Length": 280, "Cover_Rate": 0.3160270880361174} {"Template_token": ["", "Ops", ".", "push_back", "(", "Chain", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", "[", "", "]", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", "[", "", "]", "=", "Chain", ";", "Opc", "=", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStB", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VStB", ",", "", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ","], "ground_truth": ["", ")", ",", "Chain", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43983, "Length": 278, "Cover_Rate": 0.31376975169300225} {"Template_token": ["", "if", "(", "ImmNode", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "ImmNode", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "!=", "ScalarBits", ")", "return", "false", ";", "ImmNode", "=", "ImmNode", ".", "getOperand", "(", "", ")", ";", "}", "if", "(", "ImmNode", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "!=", "ScalarBits", ")", "return", "false", ";", "APFloat", "ImmAPF", "(", "", ")", ";", "switch", "(", "ImmNode", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "ImmNode", ".", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "unsigned", "Imm", "=", "ImmNode", ".", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "ImmNode", ".", "getOpcode", "(", ")", "==", "", ")", "Imm", "=", "", "(", "Imm", ",", "ScalarBits", ")", ";", "ImmAPF", "=", "APFloat", "(", "ScalarBits", "==", "", "?", "APFloat", "::", "IEEEsingle", "(", ")", ":", "APFloat", "::", "IEEEhalf", "(", ")", ",", "APInt", "(", "ScalarBits", ",", "Imm", ")", ")", ";", "break", ";", "}", "case", "", ":", "{", "ImmAPF", "=", "APFloat", "(", "", "(", "ImmNode", ".", "getConstantOperandVal", "(", "", ")", ")", ")", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "APFloat", "ToConvert", "=", "ImmAPF", ";", "if", "(", "FixedToFloat", ")", "{", "if", "(", "!", "ImmAPF", ".", "getExactInverse", "(", "&", "ToConvert", ")", ")", "return", "false", ";", "}", "APSInt", "Converted", "(", "", ",", "false", ")", ";", "bool", "IsExact", ";", "ToConvert", ".", "convertToInteger", "(", "Converted", ",", "llvm", "::", "RoundingMode", "::", "NearestTiesToEven", ",", "&", "IsExact", ")", ";", "if", "(", "!", "IsExact", "||", "!", "Converted", ".", "isPowerOf2", "(", ")", ")", "return", "false", ";", "unsigned", "FracBits", "=", "Converted", ".", "logBase2", "(", ")", ";", "if", "(", "FracBits", ">", "ScalarBits", ")", "return", "false", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", "{", "VecVal", ",", "CurDAG", "->", "getConstant", "(", "FracBits", ",", "SDLoc", "(", "N", ")", ",", "", ")", "}", ";", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "SDLoc", "(", "N", ")", ",", "Type", ")", ";", "unsigned", "int", "Opcode", ";", "switch", "(", "ScalarBits"], "ground_truth": [")", "{"], "File": "ARMISelDAGToDAG49", "Func": "transformFixedFloatingPointConversion", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43984, "Length": 315, "Cover_Rate": 0.5459272097053726} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG52", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43985, "Length": 186, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG52", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43986, "Length": 149, "Cover_Rate": 0.5398550724637681} {"Template_token": ["", "EVT", "VecTy", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "assert", "(", "VecTy", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "SelectBaseMVE_VMLLDAV", "(", "N", ",", "Predicated", ",", "OpcodesS", ","], "ground_truth": ["OpcodesU", ",", "", ",", "", ")", ";"], "File": "ARMISelDAGToDAG56", "Func": "SelectMVE_VRMLLDAVH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43987, "Length": 46, "Cover_Rate": 0.6571428571428571} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "return", "TII", "->", "isFpMLxInstruction", "(", "Opcode", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelDAGToDAG57", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43988, "Length": 61, "Cover_Rate": 0.3128205128205128} {"Template_token": ["", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction"], "ground_truth": ["(", "MF", ")", ";"], "File": "ARMISelDAGToDAG57", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43989, "Length": 19, "Cover_Rate": 0.59375} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode2OffsetReg", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Opc", ")", "{", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "", "AM", "=", "(", "Opcode", "==", "", ")", "?", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ":", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", "->", "getAddressingMode", "(", ")", ";", "", "AddSub", "=", "(", "AM", "==", "", "||", "AM", "==", "", ")", "?", "", ":", "", ";", "int", "Val", ";", "if", "(", "isScaledConstantInRange", "(", "N", ",", "", ",", "", ",", "", ",", "Val", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "(", "FlagSfiLoad", "&&", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", ")", "||", "(", "FlagSfiStore", "&&", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", ")", ";", "Offset", "=", "N", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "restrict_addressing_modes_for_nacl", "&&", "Sh", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "ARMISelDAGToDAG58", "Func": "SelectAddrMode2OffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43990, "Length": 228, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG58", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43991, "Length": 232, "Cover_Rate": 0.5043478260869565} {"Template_token": ["", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "Base", "=", "N", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG58", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43992, "Length": 285, "Cover_Rate": 0.6195652173913043} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG58", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43993, "Length": 120, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "static", "bool", "ShouldOperandBeUnwrappedForUseAsBaseAddress", "(", "SDValue", "&", "N", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "assert", "(", "N", ".", "getOpcode", "("], "ground_truth": [")", "==", "", ")", ";"], "File": "ARMISelDAGToDAG58", "Func": "ShouldOperandBeUnwrappedForUseAsBaseAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43994, "Length": 25, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "CountTrailingOnes_32", "(", "And_imm", ")", "-", "", ";", "unsigned", "LSB", "=", "Srl_imm", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "if", "(", "(", "LSB", "+", "Width", "+", "", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "Opc", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ",", "", ")", ";", "}", "", "ShOpcVal", "=", "", "(", "", ")", ";", "SDValue", "ShOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "LSB", ")", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "ShOpc", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "", ",", "Ops", ",", "", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "", ",", "Ops", ",", "", ")", ";", "}", "}", "return", "nullptr", ";", "}", "unsigned", "Shl_imm", "=", "", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "", "&&", "Shl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Srl_imm", "=", "", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "", "&&", "Srl_imm", "<", "", "&&", "", ")", ";", "unsigned", "Width", "=", "", "-", "Srl_imm", "-", "", ";", "int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";", "if", "(", "LSB", "<"], "ground_truth": ["", ")", "return", "nullptr", ";"], "File": "ARMISelDAGToDAG59", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43995, "Length": 394, "Cover_Rate": 0.6334405144694534} {"Template_token": ["", "if", "(", "Fields", ".", "size", "(", ")", ">", "", ")", "{", "bool", "AllIntFields", "=", "true", ";", "for", "(", "StringRef", "Field", ":", "Fields", ")", "{", "unsigned", "IntField", ";", "AllIntFields", "&=", "!", "Field", ".", "trim", "(", "", ")", ".", "getAsInteger", "(", "", ",", "IntField", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "IntField", ",", "DL", ",", "", ")", ")", ";", "}", "assert", "(", "AllIntFields", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG5", "Func": "getIntOperandsFromRegisterString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43996, "Length": 68, "Cover_Rate": 0.6017699115044248} {"Template_token": ["", "if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "", ";", "return", "StringSwitch", "<", "int", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", ""], "ground_truth": [")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMISelDAGToDAG5", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43997, "Length": 47, "Cover_Rate": 0.8245614035087719} {"Template_token": ["", "static", "inline", "int", "getMClassFlagsMask", "(", "StringRef", "Flags", ")", "{", "if", "(", "Flags", ".", "empty"], "ground_truth": ["(", ")", ")", "return", "", ";"], "File": "ARMISelDAGToDAG5", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43998, "Length": 20, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "}", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ")", ";", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasThumb2DSP", "(", ")", "&&", "("], "ground_truth": ["Mask", "&", "", ")", ")", "return", "-", "", ";"], "File": "ARMISelDAGToDAG5", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 43999, "Length": 58, "Cover_Rate": 0.3790849673202614} {"Template_token": ["", "SDValue", "CPTmp2", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "SelectT2ShifterOperandReg", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "SelectImmShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ")", "||", "SelectRegShifterOperand", "(", "N0", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "continue", ";", "}", "Srl", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "Srl", ")", ",", "", ",", "Srl", ".", "getOperand", "(", "", ")", ",", "CurDAG", "->", "getConstant", "(", "Srl_imm", "+", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "Srl", ",", "CurDAG", "->", "getConstant", "(", "And_imm", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";", "N1", "=", "CurDAG", "->", "getNode", "(", "", ",", "SDLoc", "(", "N1", ")", ",", "", ",", "N1", ","], "ground_truth": ["CurDAG", "->", "getConstant", "(", "TZ", ",", "SDLoc", "(", "Srl", ")", ",", "", ")", ")", ";"], "File": "ARMISelDAGToDAG5", "Func": "PreprocessISelDAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44000, "Length": 152, "Cover_Rate": 0.3627684964200477} {"Template_token": ["", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "false", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "SDLoc", "(", "N", ")", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG5", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44001, "Length": 70, "Cover_Rate": 0.5303030303030303} {"Template_token": ["", "if", "(", "!", "RHS", ")", "return", "false", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG5", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44002, "Length": 42, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "return", "false", ";", "else", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">=", "-", "", ")", "return", "false", ";", "}", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", "."], "ground_truth": ["getOperand", "(", "", ")", ")", ")", "{"], "File": "ARMISelDAGToDAG5", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44003, "Length": 125, "Cover_Rate": 0.4528985507246377} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectT2ShifterOperandReg", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Opc", ")", "{", "if", "(", "DisableShifterOp", ")", "return", "false", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "unsigned", "ShImmVal", "=", "", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "", ";", "Opc", "=", "getI32Imm", "(", "", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG5", "Func": "SelectT2ShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44004, "Length": 109, "Cover_Rate": 0.8934426229508197} {"Template_token": ["", "Addr", "=", "N", ";", "Update", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "false", ")", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG69", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44005, "Length": 29, "Cover_Rate": 0.35802469135802467} {"Template_token": ["", "uint32_t", "C", "=", "isC", "?", "cast", "<", "ConstantSDNode", ">", "(", "Size", ")", "->", "getZExtValue", "(", ")", ":", "~", "", ";", "if", "(", "C", "<=", "", "&&", "(", "(", "C", "&", "", ")", "==", "", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", "/", "", ",", "", ")", ",", "Chain", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "SP", ",", "Size", ",", "Chain", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "isC", "&&", "Predicate_t2_so_imm", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "if", "(", "isC", "&&", "Predicate_imm0_4095", "(", "Size", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "CurDAG", "->", "getTargetConstant", "(", "C", ",", "", ")", ",", "Chain", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "", ",", "VT", ",", "", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "SP", ",", "Size", ",", "getI32Imm", "(", "", "("], "ground_truth": ["", ",", "", ")", ")", ",", "Chain", "}", ";"], "File": "ARMISelDAGToDAG69", "Func": "SelectDYN_ALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44006, "Length": 237, "Cover_Rate": 0.5602836879432624} {"Template_token": ["", "ResTys", ".", "push_back", "(", "", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ",", "", ")", ";", "}", "EVT", "RegVT", "=", "GetNEONSubregVT", "(", "VT", ")", ";", "if", "(", "NumVecs", "==", "", ")", "{", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "MemAddr", ",", "MemUpdate", ",", "MemOpc", ",", "Align", ",", "Pred", ",", "PredReg", ",", "Chain", "}", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", "(", "", ",", "VT", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDNode", "*", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLd", ",", "", ")", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "{", "SDNode", "*", "Q", "=", "PairDRegs", "(", "VT", ",", "SDValue", "(", "VLd", ",", "", "*", "Vec", ")", ",", "SDValue", "(", "VLd", ",", "", "*", "Vec", "+", "", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "Vec", ")", ",", "SDValue", "(", "Q", ",", "", ")", ")", ";", "}", "}", "else", "{", "MemOpc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "true", ")", ",", "", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", "(", "NumVecs", ",", "RegVT", ")", ";", "ResTys", ".", "push_back", "(", "MemAddr", ".", "getValueType", "(", ")", ")", ";", "ResTys", ".", "push_back", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG69", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44007, "Length": 227, "Cover_Rate": 0.31053351573187415} {"Template_token": ["", "NumElts", "=", "RegVT", ".", "getVectorNumElements", "(", ")", ";", "SubregIdx", "=", "(", "Lane", "<", "NumElts", ")", "?", "", ":", "", ";", "}", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "PredReg", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "MemUpdate", ")", ";", "Ops", ".", "push_back", "(", "MemOpc", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "is64BitVector", ")", "{", "Opc", "=", "DOpcodes", "[", "OpcodeIndex", "]", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "Vec", "+", "", ")", ")", ";", "}", "else", "{", "if", "(", "Lane", "<", "NumElts", ")", "{", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "}", "else", "{", "Lane", "-=", "NumElts", ";", "Opc", "=", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "}", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubregIdx", ",", "dl", ",", "RegVT", ",", "N", "->", "getOperand", "(", "Vec", "+", "", ")", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "PredReg", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "if", "(", "!", "IsLoad", ")", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ".", "data", "(", ")", ",", "NumVecs", "+", "", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", "(", "NumVecs", ",", "RegVT", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "NumVecs", "+", "", ")", ";", "if", "(", "is64BitVector", ")", "return", "VLdLn", ";", "for", "(", "unsigned", "Vec", "=", "", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "{", "SDValue", "QuadVec", "=", "CurDAG", "->", "getTargetInsertSubreg", "(", "SubregIdx", ",", "dl", ",", "VT", ",", "N", "->"], "ground_truth": ["getOperand", "(", "Vec", "+", "", ")", ",", "SDValue", "(", "VLdLn", ",", "Vec", ")", ")", ";"], "File": "ARMISelDAGToDAG69", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44008, "Length": 426, "Cover_Rate": 0.6377245508982036} {"Template_token": ["", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "MemAddr", ",", "Align", ";", "unsigned", "AddrOpIdx", "=", "isUpdating", "?", "", ":", "", ";", "if", "(", "!", "SelectAddrMode6", "(", "N", ",", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ",", "MemAddr", ",", "Align", ")", ")", "return", "NULL", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "Align", "=", "GetVLDSTAlign", "(", "Align", ",", "NumVecs", ",", "is64BitVector", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "==", "", "||", "NumVecs", "==", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", "!=", "", "&&", "NumVecs", "!=", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG72", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44009, "Length": 476, "Cover_Rate": 0.48521916411824667} {"Template_token": ["", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "VSt", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VSt", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "return", "VSt", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "RegSeq", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "", ",", "OpsA", ",", "", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VStA", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VStA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "", ")", ";", "(", "void", ")", "Inc"], "ground_truth": [";"], "File": "ARMISelDAGToDAG72", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44010, "Length": 400, "Cover_Rate": 0.3734827264239029} {"Template_token": ["", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "return", "false", ";", "}", "if", "(", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "N", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isCortexA9", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "ShOpcVal", "!=", ""], "ground_truth": [")", "{"], "File": "ARMISelDAGToDAG74", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44011, "Length": 288, "Cover_Rate": 0.44929797191887677} {"Template_token": ["", "return", "false", ";", "}", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "", ")", ";", "", "ShOpcVal", "=", "", "(", "OffReg", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "ShOpcVal", "=", "", "(", "Base", ")", ";", "if", "(", "ShOpcVal", "==", "", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "isShifterOpProfitable", "(", "OffReg", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "OffReg", "=", "OffReg", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "="], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG74", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44012, "Length": 130, "Cover_Rate": 0.4304635761589404} {"Template_token": ["", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "", ",", "OpsA", ",", "", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "("], "ground_truth": ["isUpdating", ")", "{"], "File": "ARMISelDAGToDAG74", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44013, "Length": 289, "Cover_Rate": 0.33142201834862384} {"Template_token": ["", "unsigned", "Lane", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "Vec0Idx", "+", "NumVecs", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ".", "getValueType", "(", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "unsigned", "Alignment", "=", "", ";", "if", "(", "NumVecs", "!=", "", ")", "{", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelDAGToDAG74", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44014, "Length": 291, "Cover_Rate": 0.3258678611422172} {"Template_token": ["", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "MemAddr", ",", "Align", ";", "unsigned", "AddrOpIdx", "=", "isUpdating", "?", "", ":", "", ";", "unsigned", "Vec0Idx", "=", "", ";", "if", "(", "!", "SelectAddrMode6", "(", "N", ",", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ",", "MemAddr", ",", "Align", ")", ")", "return", "NULL", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ".", "getValueType", "(", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "Align", "=", "GetVLDSTAlign", "(", "Align", ",", "NumVecs", ",", "is64BitVector", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "PairDRegs", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "QuadDRegs", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "PairQRegs", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", "."], "ground_truth": ["getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";"], "File": "ARMISelDAGToDAG74", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44015, "Length": 520, "Cover_Rate": 0.5615550755939525} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "return", "Opc"], "ground_truth": [";"], "File": "ARMISelDAGToDAG78", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44016, "Length": 232, "Cover_Rate": 0.43856332703213613} {"Template_token": ["", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "*", "MF", ")", ")", "return"], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG83", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44017, "Length": 69, "Cover_Rate": 0.39204545454545453} {"Template_token": ["", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "", "AddSub", "=", "", ";", "if", "(", "RHSC", "<", "", ")", "{", "AddSub", "=", "", ";", "RHSC", "=", "-", "RHSC", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "RHSC", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG86", "Func": "SelectAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44018, "Length": 217, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">", "-", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG86", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44019, "Length": 180, "Cover_Rate": 0.5278592375366569} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">", "-", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode"], "ground_truth": ["(", ")", "==", "", ")", "{"], "File": "ARMISelDAGToDAG86", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44020, "Length": 138, "Cover_Rate": 0.4046920821114369} {"Template_token": ["", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm"], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG86", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44021, "Length": 126, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", "->", "getObjectAlignment", "(", "FI", ")", "<", "", ")", "MFI", "->", "setObjectAlignment", "(", "FI", ",", "", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelDAGToDAG86", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44022, "Length": 222, "Cover_Rate": 0.7207792207792207} {"Template_token": ["", "return", "StringSwitch", "<", "int", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", ""], "ground_truth": [")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMISelDAGToDAG89", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44023, "Length": 36, "Cover_Rate": 0.5538461538461539} {"Template_token": ["", "static", "inline", "int", "getMClassFlagsMask", "(", "StringRef", "Flags", ",", "bool", "hasThumb2DSP", ")", "{", "if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "", "|", "(", "int", ")", "hasThumb2DSP", ";", "return", "StringSwitch", "<", "int", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case"], "ground_truth": ["(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMISelDAGToDAG89", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44024, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "return", "SYSmvalue", ";", "}", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ",", "Subtarget", "->", "hasThumb2DSP", "(", ")", ")", ";", "if", "(", "(", "SYSmvalue", "<", "", "&&", "Mask", "==", "-", "", ")", "||", "(", "SYSmvalue", ">", "", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "", ";", "if", "(", "!", "Subtarget", "->", "hasThumb2DSP", "(", ")", "&&", "(", "Mask", "&"], "ground_truth": ["", ")", ")", "return", "-", "", ";"], "File": "ARMISelDAGToDAG89", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44025, "Length": 67, "Cover_Rate": 0.42138364779874216} {"Template_token": ["", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ","], "ground_truth": ["dl", ",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createDRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44026, "Length": 70, "Cover_Rate": 0.625} {"Template_token": ["", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1"], "ground_truth": ["}", ";"], "File": "ARMISelDAGToDAG90", "Func": "createDRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44027, "Length": 67, "Cover_Rate": 0.5982142857142857} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createGPRPairNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ","], "ground_truth": ["V1", ",", "SubReg1", "}", ";"], "File": "ARMISelDAGToDAG90", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44028, "Length": 83, "Cover_Rate": 0.7410714285714286} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl"], "ground_truth": [",", "VT", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44029, "Length": 34, "Cover_Rate": 0.30357142857142855} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createQuadDRegsNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "("], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44030, "Length": 95, "Cover_Rate": 0.6012658227848101} {"Template_token": ["", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT"], "ground_truth": [",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44031, "Length": 54, "Cover_Rate": 0.34177215189873417} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "createQuadQRegsNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createQuadQRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44032, "Length": 59, "Cover_Rate": 0.37341772151898733} {"Template_token": ["", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT"], "ground_truth": [",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createQuadQRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44033, "Length": 54, "Cover_Rate": 0.34177215189873417} {"Template_token": ["", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ","], "ground_truth": ["Ops", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "createSRegPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44034, "Length": 34, "Cover_Rate": 0.30357142857142855} {"Template_token": ["", "SDNode", "*", "DAGToDAGISel", "::", "SelectAtomic64", "(", "SDNode", "*", "Node", ",", "unsigned", "Opc", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "{", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "SelectAtomic64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44035, "Length": 102, "Cover_Rate": 0.5513513513513514} {"Template_token": ["", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "Align", "=", "GetVLDSTAlign", "(", "Align", ",", "NumVecs", ",", "is64BitVector", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "break", ";", "}", "EVT", "ResTy", ";", "if", "(", "NumVecs", "==", "", ")", "ResTy", "=", "VT", ";", "else", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "(", "NumVecs", "==", "", "||", "NumVecs", "==", "", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", "!=", "", "&&", "NumVecs", "!=", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG90", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44036, "Length": 431, "Cover_Rate": 0.448024948024948} {"Template_token": ["", "MemOp", "[", "", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "Alignment", "=", "", ";", "if", "(", "NumVecs", "!=", "", ")", "{", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "SuperReg", ";", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->"], "ground_truth": ["getOperand", "(", "", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "SelectVLDDup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44037, "Length": 255, "Cover_Rate": 0.409967845659164} {"Template_token": ["", "unsigned", "NumBytes", "=", "NumVecs", "*", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "Alignment", ">", "NumBytes", ")", "Alignment", "=", "NumBytes", ";", "if", "(", "Alignment", "<", "", "&&", "Alignment", "<", "NumBytes", ")", "Alignment", "=", "", ";", "Alignment", "=", "(", "Alignment", "&", "-", "Alignment", ")", ";", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "}", "Align", "=", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "IsLoad", ")", "{", "unsigned", "ResTyElts", "=", "(", "NumVecs", "==", "", ")", "?", "", ":", "NumVecs", ";", "if", "(", "!", "is64BitVector", ")", "ResTyElts", "*=", "", ";", "ResTys", ".", "push_back", "(", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "", ",", "ResTyElts", ")", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "SDValue", "SuperReg", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", ""], "ground_truth": [")", "{"], "File": "ARMISelDAGToDAG90", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44038, "Length": 335, "Cover_Rate": 0.359828141783029} {"Template_token": ["", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "if", "(", "NumVecs", "<=", "", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "", "&&", "Opc", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "VSt", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "VSt", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "return", "VSt", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "("], "ground_truth": ["Vec0Idx", "+", "", ")", ";"], "File": "ARMISelDAGToDAG90", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44039, "Length": 507, "Cover_Rate": 0.48193916349809884} {"Template_token": ["", "if", "(", "NumVecs", "==", "", ")", "RegSeq", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "", ")", ";", "RegSeq", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">"], "ground_truth": ["Ops", ";"], "File": "ARMISelDAGToDAG90", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44040, "Length": 101, "Cover_Rate": 0.3726937269372694} {"Template_token": ["", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "=="], "ground_truth": ["", ")", "return", "true", ";"], "File": "ARMISelDAGToDAG92", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44041, "Length": 58, "Cover_Rate": 0.32954545454545453} {"Template_token": ["", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "return", "TII", "->", "isFpMLxInstruction", "("], "ground_truth": ["Opcode", ")", ";"], "File": "ARMISelDAGToDAG92", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44042, "Length": 102, "Cover_Rate": 0.5795454545454546} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG97", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44043, "Length": 108, "Cover_Rate": 0.3323076923076923} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "NULL", ";", "if", "(", "XORSrc0", ".", "getOpcode", "(", ")", "!=", "", "||", "XORSrc1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "NULL", ";", "SDValue", "ADDSrc0", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "ADDSrc1", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc0", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "SRAConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRASrc1", ")", ";", "EVT", "XType", "=", "SRASrc0", ".", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "XType", ".", "getSizeInBits", "(", ")", "-", "", ";", "if", "(", "ADDSrc1", "==", "XORSrc1", "&&", "ADDSrc0", "==", "SRASrc0", "&&", "XType", ".", "isInteger", "(", ")", "&&", "SRAConstant", "!=", "NULL", "&&", "Size", "==", "SRAConstant", "->", "getZExtValue", "(", ")", ")", "{", "unsigned", "Opcode", "=", "", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "Opcode", "=", "", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "VT", ",", "ADDSrc0", ")", ";", "}", "return"], "ground_truth": ["NULL", ";"], "File": "ARMISelDAGToDAG98", "Func": "SelectABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44044, "Length": 168, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "Val", "<=", "", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "(", "Val", "<=", "", "||", "", "(", "Val", ")", "!=", "-", "", ")", ")", "return", "", ";", "if", "(", "Val", "<=", "", ")", "return", "", ";", "if", "(", "~", "Val", "<=", "", ")", "return", "", ";", "if", "(", "", "(", "Val", ")", ")", "return", "", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", ")", "return"], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44045, "Length": 88, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "return", "CurDAG", "->", "getTargetConstant", "(", "(", "uint64_t", ")", "", ",", "dl"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "getAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44046, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "CurDAG", "->", "getTargetConstant", "(", "(", "uint64_t", ")", "", ",", "dl", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG", "Func": "getAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44047, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "switch", "(", "Flag", ")", "{", "case", "'c'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'x'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'s'", ":", "FlagVal", "=", "", ";", "break", ";", "case", "'f'", ":", "FlagVal", "=", "", ";", "break", ";", "default", ":", "FlagVal", "=", "", ";", "}", "if", "(", "!", "FlagVal", "||", "(", "Mask", "&", "FlagVal", ")", ")", "return", "-", "", ";", "Mask", "|=", "FlagVal"], "ground_truth": [";"], "File": "ARMISelDAGToDAG", "Func": "getARClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44048, "Length": 67, "Cover_Rate": 0.3872832369942196} {"Template_token": ["", "auto", "TheReg", "=", "", "(", "RegString", ".", "lower"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "getBankedRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44049, "Length": 12, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "unsigned", "FirstOne", "=", "A", ".", "getBitWidth", "(", ")", "-", "A", ".", "countLeadingZeros", "(", ")", "-", "", ";", "unsigned", "LastOne", "=", "A", ".", "countTrailingZeros", "("], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG", "Func": "getContiguousRangeOfSetBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44050, "Length": 26, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "unsigned", "LastOne", "=", "A", ".", "countTrailingZeros", "(", ")", ";", "if", "(", "A", ".", "countPopulation", "(", ")", "!=", "(", "FirstOne", "-", "LastOne", "+", "", ")", ")", "return", "Optional", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "(", ")", ";", "return", "std", "::", "make_pair", "(", "FirstOne", ","], "ground_truth": ["LastOne", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "getContiguousRangeOfSetBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44051, "Length": 49, "Cover_Rate": 0.5697674418604651} {"Template_token": ["", "return", "StringSwitch", "<", "int", ">", "(", "Flags", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case"], "ground_truth": ["(", "", ",", "", ")", ".", "Default", "(", "-", "", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "getMClassFlagsMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44052, "Length": 43, "Cover_Rate": 0.8113207547169812} {"Template_token": ["", "if", "(", "!", "TheReg", "||", "!", "TheReg", "->", "hasRequiredFeatures", "(", "FeatureBits", ")", ")", "return", "-", "", ";", "return", "(", "int", ")", "(", "TheReg", "->"], "ground_truth": ["Encoding", "&", "", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44053, "Length": 29, "Cover_Rate": 0.453125} {"Template_token": ["", "StringRef", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "ARMISelDAGToDAG", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44054, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "SDValue", "DAGToDAGISel", "::", "GetVLDSTAlign", "(", "SDValue", "Align", ",", "const", "SDLoc", "&", "dl", ",", "unsigned", "NumVecs", ",", "bool", "is64BitVector", ")", "{", "unsigned", "NumRegs", "=", "NumVecs", ";", "if", "(", "!", "is64BitVector", "&&", "NumVecs", "<", "", ")", "NumRegs", "*=", "", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Alignment", ">=", "", "&&", "NumRegs", "==", "", ")", "Alignment", "=", "", ";", "else", "if", "(", "Alignment", ">=", "", "&&", "(", "NumRegs", "==", "", "||", "NumRegs", "==", "", ")", ")", "Alignment", "=", "", ";", "else", "if", "(", "Alignment", ">=", "", ")", "Alignment", "=", "", ";", "else", "Alignment", "=", "", ";", "return", "CurDAG", "->", "getTargetConstant", "(", "Alignment", ",", "dl", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "GetVLDSTAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44055, "Length": 116, "Cover_Rate": 0.9747899159663865} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMISelDAGToDAG", "Func": "getVLDSTRegisterUpdateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44056, "Length": 168, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "CurDAG", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "return", "TII", "->", "isFpMLxInstruction", "(", "Opcode", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelDAGToDAG", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44057, "Length": 84, "Cover_Rate": 0.49411764705882355} {"Template_token": ["", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "CurDAG", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode"], "ground_truth": ["==", "", ")", "return", "true", ";"], "File": "ARMISelDAGToDAG", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44058, "Length": 72, "Cover_Rate": 0.4235294117647059} {"Template_token": ["", "static", "bool", "isPerfectIncrement", "(", "SDValue", "Inc", ",", "EVT", "VecTy", ",", "unsigned", "NumVecs", ")", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ")", ";", "return", "C", "&&", "C", "->", "getZExtValue", "(", ")", "==", "VecTy", ".", "getSizeInBits", "(", ")"], "ground_truth": ["/", "", "*", "NumVecs", ";"], "File": "ARMISelDAGToDAG", "Func": "isPerfectIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44059, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true"], "ground_truth": [";"], "File": "ARMISelDAGToDAG", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44060, "Length": 84, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":", "return", "true", ";", "case", "", ":"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44061, "Length": 78, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "CurDAG", "->", "RepositionNode", "(", "N", ".", "getNode", "(", ")", "->", "getIterator", "(", ")", ",", "M", ".", "getNode", "(", ")", ")", ";", "ReplaceUses", "(", "N", ",", "M"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG", "Func": "replaceDAGValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44062, "Length": 28, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "void", "DAGToDAGISel", "::", "replaceDAGValue", "(", "const", "SDValue", "&", "N", ",", "SDValue", "M", ")", "{", "CurDAG", "->", "RepositionNode", "(", "N", ".", "getNode", "(", ")", "->", "getIterator", "(", ")", ",", "M", ".", "getNode", "(", ")", ")", ";", "ReplaceUses", "(", "N", ",", "M"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG", "Func": "replaceDAGValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44063, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "int", "Lwb", "=", "-", "", "+", "", ";", "int", "Upb", "=", "", ";", "return", "IsAddressingMode5", "(", "N", ",", "Base", ",", "Offset"], "ground_truth": [",", "Lwb", ",", "Upb", ",", "true", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44064, "Length": 29, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectAddrMode5FP16", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "int", "Lwb", "=", "-", "", "+", "", ";", "int", "Upb", "=", "", ";", "return", "IsAddressingMode5", "(", "N", ",", "Base", ",", "Offset", ",", "Lwb"], "ground_truth": [",", "Upb", ",", "true", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44065, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "if", "(", "!", "And", "->", "hasOneUse", "(", ")", ")", "return", ";", "SDValue", "Zero", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Zero", ")", "||", "!", "cast", "<", "ConstantSDNode", ">", "(", "Zero", ")", "->", "isNullValue", "(", ")", "||", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", ";", "SDValue", "X", "=", "And", ".", "getOperand", "(", "", ")", ";", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", ";", "auto", "Range", "=", "getContiguousRangeOfSetBits", "(", "C", "->", "getAPIntValue", "(", ")", ")", ";", "if", "(", "!", "Range", ")", "return", ";", "SDNode", "*", "NewN", ";", "SDLoc", "dl", "(", "N", ")", ";", "auto", "EmitShift", "=", "[", "&", "]", "(", "unsigned", "Opc", ",", "SDValue", "Src", ",", "unsigned", "Imm", ")", "->", "SDNode", "*", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "Opc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Ops", "[", "]", "=", "{", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "dl", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "", ",", "Ops", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelDAGToDAG", "Func": "SelectCMPZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44066, "Length": 220, "Cover_Rate": 0.4007285974499089} {"Template_token": ["", "else", "if", "(", "MemTy", "==", "", ")", "Opcode", "=", "", ";", "else", "if", "(", "MemTy", "==", "", ")", "Opcode", "=", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "", ",", "", ",", "", ")", ",", "Ops", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF"], "ground_truth": ["->", "allocateMemRefsArray", "(", "", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectCMP_SWAP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44067, "Length": 104, "Cover_Rate": 0.4406779661016949} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectImmShifterOperand", "(", "SDValue", "N", ",", "SDValue", "&", "BaseReg", ",", "SDValue", "&", "Opc", ",", "bool", "CheckProfitability", ")", "{", "if", "(", "DisableShifterOp", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "PowerOfTwo", "=", "", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "N", ",", "", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "HandleSDNode", "Handle", "(", "N", ")", ";", "SDLoc", "Loc", "(", "N", ")", ";", "replaceDAGValue", "(", "N", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ";", "BaseReg", "=", "Handle", ".", "getValue", "(", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", ""], "ground_truth": [",", "PowerOfTwo", ")", ",", "Loc", ",", "", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44068, "Length": 110, "Cover_Rate": 0.4824561403508772} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "LLVM_FALLTHROUGH", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMISelDAGToDAG", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44069, "Length": 74, "Cover_Rate": 0.6915887850467289} {"Template_token": ["", "}", "if", "(", "isPowerOf2_32", "(", "RHSC", ")", ")", "{", "unsigned", "ShAmt", "=", "Log2_32", "(", "RHSC", ")", ";", "Base", "=", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "", "(", "AddSub", ",", "ShAmt", ",", "", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "}", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "||", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "-", "", "+", "", ",", "", ",", "RHSC", ")", ")", "return", "false", ";", "}", "", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "&&", "ShOpcVal", "==", "", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "ShAmt", "=", "", ";", "ShOpcVal", "=", "", ";", "}", "}", "else", "{", "ShOpcVal", "=", "", ";", "}", "}", "}", "if", "(", "Offset", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "hasOneUse", "(", ")", ")", "{", "unsigned", "PowerOfTwo", "=", "", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "Offset", ",", "", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "HandleSDNode", "Handle", "(", "Offset", ")", ";", "replaceDAGValue", "(", "Offset", ".", "getOperand", "(", "", ")", ",", "NewMulConst", ")", ";", "Offset", "=", "Handle", ".", "getValue", "(", ")", ";", "ShAmt", "=", "PowerOfTwo", ";", "ShOpcVal", "=", ""], "ground_truth": [";"], "File": "ARMISelDAGToDAG", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44070, "Length": 508, "Cover_Rate": 0.7055555555555556} {"Template_token": ["", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "", "&&", "RHSC", "<", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex"], "ground_truth": ["(", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44071, "Length": 271, "Cover_Rate": 0.6625916870415648} {"Template_token": ["", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "Scale", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44072, "Length": 73, "Cover_Rate": 0.33181818181818185} {"Template_token": ["", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "&&", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "int", "RHSC"], "ground_truth": [";"], "File": "ARMISelDAGToDAG", "Func": "SelectThumbAddrModeImm5S", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44073, "Length": 105, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "bool", "DAGToDAGISel", "::", "SelectThumbAddrModeSP", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "getObjectAlignment", "(", "FI", ")", "<", "", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "return", "true", ";", "}", "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "LHSR", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "N", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "(", "LHSR", "&&", "LHSR", "->", "getReg", "(", ")", "==", "", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "", ")", ",", "", ",", "", ",", "", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "getObjectAlignment", "(", "FI", ")", "<", "", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "("], "ground_truth": ["N", ")", ",", "", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44074, "Length": 297, "Cover_Rate": 0.9339622641509434} {"Template_token": ["", "Align", "=", "GetVLDSTAlign", "(", "Align", ",", "dl", ",", "NumVecs", ",", "is64BitVector", ")", ";", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "OpcodeIndex", "=", "", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "", ")", ";", "ResTys", ".", "push_back", "(", "", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "if", "(", "NumVecs", "==", "", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "", ",", "V0", ",", "V1", ")", ",", "", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "", ",", "Q0", ",", "Q1", ")", ",", "", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ",", "NumVecs", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "{", "if", "(", "isVSTfixed", "(", "Opc", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "Ops", ".", "push_back", "(", "Inc"], "ground_truth": [")", ";"], "File": "ARMISelDAGToDAG", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44075, "Length": 459, "Cover_Rate": 0.43507109004739336} {"Template_token": ["", "void", "DAGToDAGISel", "::", "transferMemOperands", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Result", ")", "{", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->"], "ground_truth": ["allocateMemRefsArray", "(", "", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "transferMemOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44076, "Length": 26, "Cover_Rate": 0.4262295081967213} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "XORSrc0", ".", "getOpcode", "(", ")", "!=", "", "||", "XORSrc1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "ADDSrc0", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "ADDSrc1", "=", "XORSrc0", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc0", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "SRAConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "("], "ground_truth": ["SRASrc1", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "tryABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44077, "Length": 94, "Cover_Rate": 0.4372093023255814} {"Template_token": ["", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "==", "", ")", "return", "false", ";", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "SDValue", "Offset", ",", "AMOpc", ";", "bool", "isPre", "=", "(", "AM", "==", "", ")", "||", "(", "AM", "==", "", ")", ";", "unsigned", "Opcode", "=", "", ";", "bool", "Match", "=", "false", ";", "if", "(", "LoadedVT", "==", "", "&&", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Opcode", "=", "isPre", "?", "", ":", "", ";", "Match", "=", "true", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "&&", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "?", "(", "isPre", "?", "", ":", "", ")", ":", "(", "isPre", "?", "", ":", "", ")", ";", "}", "else", "if", "(", "LoadedVT", "==", "", "||", "LoadedVT", "==", "", ")", "{", "if", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", ")", "{", "if", "(", "SelectAddrMode3Offset", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":", "", ";", "}", "}", "else", "{", "if", "(", "isPre", "&&", "SelectAddrMode2OffsetImmPre", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "!", "isPre", "&&", "SelectAddrMode2OffsetImm", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "", ";", "}", "else", "if", "(", "SelectAddrMode2OffsetReg", "(", "N", ",", "LD", "->", "getOffset", "(", ")", ",", "Offset", ",", "AMOpc", ")", ")", "{", "Match", "=", "true", ";", "Opcode", "=", "isPre", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMISelDAGToDAG", "Func": "tryARMIndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44078, "Length": 377, "Cover_Rate": 0.5618479880774963} {"Template_token": ["", "if", "(", "Kind", "==", "InlineAsm", "::", "Kind_RegDef", "||", "Kind", "==", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ")", "{", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "SDValue", "Chain", "=", "SDValue", "(", "N", ",", "", ")", ";", "SDNode", "*", "GU", "=", "N", "->", "getGluedUser", "(", ")", ";", "SDValue", "RegCopy", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "GPVR", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "", ",", "dl", ",", "", ",", "RegCopy", ")", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub0", ",", "dl", ",", "Reg0", ",", "Sub0", ",", "RegCopy", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "", ",", "T0", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "", ",", "T0", ",", "T1", ")", ",", "", ")", ";", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "T1", ",", "dl", ",", "GPVR", ",", "Pair", ",", "T1", ".", "getValue", "(", "", ")", ")", ";", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", "=", "Chain", ";", "Glue", "=", "Chain", ".", "getValue", "(", "", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "PairedReg", ".", "getNode", "(", ")", ")", "{", "OpChanged", "[", "OpChanged", ".", "size", "(", ")", "-", "", "]", "=", "true", ";", "Flag", "=", "InlineAsm", "::", "getFlagWord", "(", "Kind", ",", "", ")", ";", "if", "(", "IsTiedToChangedOp", ")", "Flag", "=", "InlineAsm", "::", "getFlagWordForMatchingOp", "(", "Flag", ",", "DefIdx", ")", ";", "else", "Flag", "=", "InlineAsm", "::", "getFlagWordForRegClass", "(", "Flag", ",", "", ")", ";", "AsmNodeOperands", "[", "AsmNodeOperands", ".", "size", "(", ")", "-", "", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Flag", ",", "dl", ",", "", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "PairedReg", ")", ";", "i", "+=", "", ";", "}", "}", "if", "(", "Glue", ".", "getNode", "(", ")", ")", "AsmNodeOperands", ".", "push_back", "(", "Glue", ")", ";", "if", "(", "!", "Changed", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMISelDAGToDAG", "Func": "tryInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44079, "Length": 463, "Cover_Rate": 0.4768280123583934} {"Template_token": ["", "}", "std", "::", "string", "SpecialReg", "=", "RegString", "->", "getString", "(", ")", ".", "lower", "(", ")", ";", "int", "BankedReg", "=", "getBankedRegisterMask", "(", "SpecialReg", ")", ";", "if", "(", "BankedReg", "!=", "-", "", ")", "{", "Ops", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "BankedReg", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "unsigned", "Opcode", "=", "StringSwitch", "<", "unsigned", ">", "(", "SpecialReg", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Opcode", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Opcode", "==", "", "&&", "!", "Subtarget", "->", "hasFPv8", "(", ")", ")", "return", "false", ";", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "int", "SYSmValue", "=", "getMClassRegisterMask", "(", "SpecialReg", ",", "Subtarget", ")", ";", "if", "(", "SYSmValue", "==", "-", "", ")", "return", "false", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "SYSmValue", ",", "DL", ",", "", ")", ",", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg", "==", "", "||", "SpecialReg", "==", "", ")", "{", "Ops", "=", "{", "getAL", "(", "CurDAG", ",", "DL", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "IsThumb2", "?", "", ":", "", ",", "DL", ",", "", ",", "", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SpecialReg"], "ground_truth": ["==", "", ")", "{"], "File": "ARMISelDAGToDAG", "Func": "tryReadRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44080, "Length": 421, "Cover_Rate": 0.5249376558603491} {"Template_token": ["", "auto", "*", "COffs", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", ";", "if", "(", "!", "COffs", "||", "COffs", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "getAL", "(", "CurDAG", ",", "SDLoc", "(", "N", ")", ")", ",", "CurDAG", "->", "getRegister", "(", "", ",", "", ")", ",", "Chain", "}", ";", "SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ","], "ground_truth": ["", ",", "", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG", "Func": "tryT1IndexedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44081, "Length": 104, "Cover_Rate": 0.5024154589371981} {"Template_token": ["", "assert", "(", "AddcNode", "->", "getNumValues", "(", ")", "==", "", "&&", "AddcNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "AddcNode", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "AddeNode", "==", "NULL", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddeNode", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddeNode", "->", "getNumOperands", "(", ")", "==", "", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "SDValue", "AddeOp0", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "AddeOp1", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiMul", "=", "&", "MULOp", ";", "SDValue", "*", "HiAdd", "=", "NULL", ";", "SDValue", "*", "LoMul", "=", "NULL", ";", "SDValue", "*", "LowAdd", "=", "NULL", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "==", "Opc", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "->", "getOpcode", "(", ")"], "ground_truth": ["==", "Opc", ")", "{"], "File": "ARMISelLowering (2)1", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44082, "Length": 319, "Cover_Rate": 0.4968847352024922} {"Template_token": ["", "if", "(", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec", "=", "N0", "->", "getOperand", "(", "", ")", "->", "getOperand", "(", "", ")", ";", "SDNode", "*", "V", "=", "Vec", ".", "getNode", "(", ")", ";", "unsigned", "nextIndex", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "SDValue", "tmp", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "widenType", ",", "&", "Ops", "[", "", "]", ","], "ground_truth": ["Ops", ".", "size", "(", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44083, "Length": 412, "Cover_Rate": 0.7657992565055762} {"Template_token": ["", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "addTypeForNEON", "(", "VT", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)1", "Func": "addQRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44084, "Length": 17, "Cover_Rate": 0.5151515151515151} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "isLittleEndian", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast"], "ground_truth": ["=", "true", ";"], "File": "ARMISelLowering (2)1", "Func": "allowsUnalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44085, "Length": 74, "Cover_Rate": 0.578125} {"Template_token": ["", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "isLittleEndian", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelLowering (2)1", "Func": "allowsUnalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44086, "Length": 44, "Cover_Rate": 0.34375} {"Template_token": ["", "CCAssignFn", "*", "TargetLowering", "::", "CCAssignFnForNode", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return"], "ground_truth": ["(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44087, "Length": 66, "Cover_Rate": 0.32038834951456313} {"Template_token": ["", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumVecs", "+", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "VLD", "->", "getOperand", "(", "", ")", ",", "VLD", "->", "getOperand", "(", "", ")", "}", ";", "MemIntrinsicSDNode", "*", "VLDMemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "VLD", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "SDLoc", "(", "VLD", ")", ",", "SDTys", ",", "Ops", ",", "", ",", "VLDMemInt", "->", "getMemoryVT", "(", ")", ",", "VLDMemInt", "->", "getMemOperand", "(", ")", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "unsigned", "ResNo", "=", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", ";", "if", "(", "ResNo", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "DCI", ".", "CombineTo", "(", "User", ",", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "ResNo", ")", ")", ";", "}", "std", "::", "vector", "<", "SDValue", ">"], "ground_truth": ["VLDDupResults", ";"], "File": "ARMISelLowering (2)1", "Func": "CombineVLDDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44088, "Length": 164, "Cover_Rate": 0.3020257826887661} {"Template_token": ["", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumVecs", "+", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "VLD", "->", "getOperand", "(", "", ")", ",", "VLD", "->", "getOperand", "(", "", ")", "}", ";", "MemIntrinsicSDNode", "*", "VLDMemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "VLD", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "SDLoc", "(", "VLD", ")", ",", "SDTys", ",", "Ops", ",", "", ",", "VLDMemInt", "->", "getMemoryVT", "(", ")", ",", "VLDMemInt", "->", "getMemOperand", "(", ")", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "unsigned", "ResNo", "=", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", ";", "if", "(", "ResNo", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "DCI", ".", "CombineTo", "(", "User", ",", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "ResNo", ")", ")", ";", "}", "std", "::", "vector", "<", "SDValue", ">", "VLDDupResults", ";", "for", "(", "unsigned", "n", "=", "", ";", "n", "<", "NumVecs", ";", "++", "n", ")", "VLDDupResults", ".", "push_back", "(", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "n", ")", ")", ";", "VLDDupResults", ".", "push_back", "(", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "NumVecs", ")", ")", ";", "DCI", ".", "CombineTo", "(", "VLD", ",", "VLDDupResults", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)1", "Func": "CombineVLDDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44089, "Length": 222, "Cover_Rate": 0.4088397790055249} {"Template_token": ["", "void", "TargetLowering", "::", "computeMaskedBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "BitWidth", "=", "KnownOne", ".", "getBitWidth", "(", ")", ";", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "BitWidth", ",", "", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", ")", "break", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "break", ";", "case", "", ":", "{", "DAG", ".", "ComputeMaskedBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "", ")", ";", "if", "(", "KnownZero", "==", "", "&&", "KnownOne", "==", "", ")", "return", ";", "APInt", "KnownZeroRHS", ",", "KnownOneRHS", ";", "DAG", ".", "ComputeMaskedBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZeroRHS", ",", "KnownOneRHS", ",", "Depth"], "ground_truth": ["+", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "computeMaskedBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44090, "Length": 160, "Cover_Rate": 0.8743169398907104} {"Template_token": ["", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "NumGPRs", "=", "REnd", "-", "RBegin", ";", "}", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "NumGPRs", "=", "(", "firstUnalloced", "<=", "", ")", "?", "(", "", "-", "firstUnalloced", ")", ":", "", ";", "}", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "ArgRegsSize", "=", "NumGPRs"], "ground_truth": ["*", "", ";"], "File": "ARMISelLowering (2)1", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44091, "Length": 86, "Cover_Rate": 0.3926940639269406} {"Template_token": ["", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "unsigned", "RBegin", ",", "REnd", ";", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "NumGPRs", "=", "REnd", "-", "RBegin", ";", "}", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "NumGPRs", "=", "(", "firstUnalloced", "<=", "", ")", "?", "(", "", "-", "firstUnalloced"], "ground_truth": [")", ":", "", ";"], "File": "ARMISelLowering (2)1", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44092, "Length": 78, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "static", "TargetLoweringObjectFile", "*", "createTLOF", "(", "TargetMachine", "&", "TM", ")", "{", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", "."], "ground_truth": ["isTargetDarwin", "(", ")", ")", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44093, "Length": 31, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)1", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44094, "Length": 255, "Cover_Rate": 0.3627311522048364} {"Template_token": ["", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "signExtend", "&&"], "ground_truth": ["extendOpc", ")", "{"], "File": "ARMISelLowering (2)1", "Func": "EmitAtomicBinaryMinMax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44095, "Length": 277, "Cover_Rate": 0.3564993564993565} {"Template_token": ["", "++", "It", ";", "unsigned", "dest", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "ptr", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "incr", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "oldval", "=", "dest", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "dest", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "ptr", ",", "&", "", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ",", "extendOpc", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "signExtend", "&&", "extendOpc", ")", "{", "oldval", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "extendOpc", ")", ",", "oldval", ")", ".", "addReg", "(", "dest", ")", "."], "ground_truth": ["addImm", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "EmitAtomicBinaryMinMax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44096, "Length": 431, "Cover_Rate": 0.5546975546975547} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "("], "ground_truth": ["loop1MBB", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44097, "Length": 241, "Cover_Rate": 0.3314993122420908} {"Template_token": ["", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Hi", ",", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44098, "Length": 225, "Cover_Rate": 0.7601351351351351} {"Template_token": ["", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ","], "ground_truth": ["Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44099, "Length": 125, "Cover_Rate": 0.46296296296296297} {"Template_token": ["", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DestVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "DestVT", ".", "getSizeInBits", "(", ")", ">", "", "&&", "", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "*", "", "!=", "DestVT", ".", "getSizeInBits", "(", ")", "&&", "SrcVT", ".", "getSizeInBits", "(", ")", "*", "", "!=", "DestVT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "SrcEltSize", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "DestEltSize", "=", "DestVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDValue", "Mid", ",", "SplitLo", ",", "SplitHi", ",", "ExtLo", ",", "ExtHi", ";", "EVT", "MidVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "", ")", ",", "NumElts", ")", ";", "EVT", "SplitVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "", ")", ",", "NumElts", "/", "", ")", ";", "EVT", "ExtVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "DestEltSize", ")", ",", "NumElts", "/"], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "ExpandVectorExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44100, "Length": 211, "Cover_Rate": 0.6028571428571429} {"Template_token": ["", "uint8_t", "Cost", "=", "", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "TargetLowering", "::", "findRepresentativeClass", "(", "VT", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "&", "", ";", "if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")"], "ground_truth": ["Cost", "=", "", ";"], "File": "ARMISelLowering (2)1", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44101, "Length": 60, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44102, "Length": 95, "Cover_Rate": 0.37401574803149606} {"Template_token": ["", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsUnalignedMemoryAccesses", "(", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsUnalignedMemoryAccesses", "(", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)1", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44103, "Length": 68, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "CallOperandVal", "==", "NULL", ")", "return", "CW_Default", ";", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'l'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "weight", "=", "CW_SpecificReg", ";", "else", "weight", "=", "CW_Register", ";", "}", "break", ";", "case", "'w'", ":", "if", "(", "type", "->", "isFloatingPointTy", "(", ")"], "ground_truth": [")", "weight", "=", "CW_Register", ";"], "File": "ARMISelLowering (2)1", "Func": "getSingleConstraintMatchWeight", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44104, "Length": 100, "Cover_Rate": 0.8} {"Template_token": ["", "}", "if", "(", "reg", "!=", "", ")", "{", "unsigned", "excess", "=", "", "*", "(", "", "-", "reg", ")", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "NSAAOffset", "!=", "", "&&", "size", ">", "excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ")", ";", "return", ";", "}", "unsigned", "ByValRegBegin", "=", "reg", ";", "unsigned", "ByValRegEnd", "=", "(", "size", "<", "excess", ")", "?", "reg", "+", "size", "/", "", ":", "(", "unsigned", ")", "", ";", "State", "->", "addInRegsParamInfo", "(", "ByValRegBegin", ",", "ByValRegEnd", ")", ";", "for", "(", "unsigned", "i", "=", "reg", "+", "", ";", "i", "!=", "ByValRegEnd", ";", "++", "i", ")", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ";", "if", "(", "State", "->", "getCallOrPrologue", "(", ")", "==", "Call", ")", "{", "if", "(", "size", "<", "excess", ")", "size", "=", "", ";", "else", "size"], "ground_truth": ["-=", "excess", ";"], "File": "ARMISelLowering (2)1", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44105, "Length": 136, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI_Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "("], "ground_truth": [")", ")", "{"], "File": "ARMISelLowering (2)1", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44106, "Length": 316, "Cover_Rate": 0.4281842818428184} {"Template_token": ["", "bool", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const"], "ground_truth": ["override", "{"], "File": "ARMISelLowering (2)1", "Func": "isNoopAddrSpaceCast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44107, "Length": 12, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "isSelectSupported", "(", "SelectSupportKind", "Kind", ")", "const", "override", "{", "return", "(", "Kind", "!=", "ScalarCondVectorVal"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)1", "Func": "isSelectSupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44108, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "(", "Kind", "!=", "ScalarCondVectorVal"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)1", "Func": "isSelectSupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44109, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "if", "(", "Copy", "->", "getOperand", "(", "Copy", "->", "getNumOperands", "(", ")", "-", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "VMov", "=", "Copy", ";", "SmallPtrSet", "<", "SDNode", "*", ",", "", ">", "Copies", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Copies", ".", "insert", "(", "*", "UI", ")", ";", "}", "if", "(", "Copies", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDValue", "UseChain", "=", "UI", "->", "getOperand", "(", "", ")", ";", "if", "(", "Copies", ".", "count", "(", "UseChain", ".", "getNode", "(", ")", ")", ")", "Copy", "=", "*", "UI", ";", "else", "TCChain", "=", "UseChain", ";", "}", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Copy", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "Copy", "=", "*", "Copy", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Copy", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "false", ";", "}", "bool", "HasRet", "="], "ground_truth": ["false", ";"], "File": "ARMISelLowering (2)1", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44110, "Length": 266, "Cover_Rate": 0.6440677966101694} {"Template_token": ["", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "("], "ground_truth": ["OrdN", "->", "getZExtValue", "(", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44111, "Length": 79, "Cover_Rate": 0.4388888888888889} {"Template_token": ["", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "unsigned", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isSwift", "(", ")", "&&"], "ground_truth": ["Ord", "==", "Release", ")", "{"], "File": "ARMISelLowering (2)1", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44112, "Length": 97, "Cover_Rate": 0.5388888888888889} {"Template_token": ["", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44113, "Length": 222, "Cover_Rate": 0.5260663507109005} {"Template_token": ["", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2"], "ground_truth": [";"], "File": "ARMISelLowering (2)1", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44114, "Length": 198, "Cover_Rate": 0.46919431279620855} {"Template_token": ["", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "NULL", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "InChain", ",", "RetTy", ",", "isSigned", ",", "!", "isSigned", ",", "false", ",", "true", ",", "", ",", "getLibcallCallingConv", "(", "LC", ")", ",", "false", ",", "false", ",", "true", ","], "ground_truth": ["Callee", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44115, "Length": 136, "Cover_Rate": 0.337468982630273} {"Template_token": ["", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I8", ":", "RTLIB", "::", "UDIVREM_I8", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I64", ":", "RTLIB", "::", "UDIVREM_I64", ";", "break", ";", "}", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Op", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "Op", "->", "getOperand", "(", "i"], "ground_truth": [")", ".", "getValueType", "(", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44116, "Length": 164, "Cover_Rate": 0.40694789081885857} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Mask", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "else", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ")", ";", "if", "(", "SrcVT", "==", "", ")", "{", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ";", "if", "(", "VT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "else", "if", "(", "VT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllOnes", ")", ";", "SDValue", "MaskNot", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Mask", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "AllOnes", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ",", "Mask", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ",", "MaskNot", ")", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "}", "return", "Res"], "ground_truth": [";"], "File": "ARMISelLowering (2)1", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44117, "Length": 366, "Cover_Rate": 0.40486725663716816} {"Template_token": ["", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "?", "", ":", "", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ","], "ground_truth": ["false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44118, "Length": 97, "Cover_Rate": 0.6258064516129033} {"Template_token": ["", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "FunctionInfo", "*", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", "."], "ground_truth": ["getValue", "(", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44119, "Length": 168, "Cover_Rate": 0.3605150214592275} {"Template_token": ["", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return"], "ground_truth": ["Result", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44120, "Length": 137, "Cover_Rate": 0.3959537572254335} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "("], "ground_truth": [")", ")", "{"], "File": "ARMISelLowering (2)1", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44121, "Length": 133, "Cover_Rate": 0.38439306358381503} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", ""], "ground_truth": [")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44122, "Length": 179, "Cover_Rate": 0.47229551451187335} {"Template_token": ["", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ":", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "("], "ground_truth": ["Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44123, "Length": 196, "Cover_Rate": 0.3029366306027821} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", "."], "ground_truth": ["getConstant", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44124, "Length": 321, "Cover_Rate": 0.4706744868035191} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant"], "ground_truth": ["(", "", ",", "", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44125, "Length": 62, "Cover_Rate": 0.328042328042328} {"Template_token": ["", "const", "ConstantSDNode", "*", "CMOVTrue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "CMOVFalse", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "CMOVTrue", "&&", "CMOVFalse", ")", "{", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")"], "ground_truth": [")", "{"], "File": "ARMISelLowering (2)1", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44126, "Length": 123, "Cover_Rate": 0.36176470588235293} {"Template_token": ["", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR", ",", "Cmp2", ")", ";", "}", "return", "Result"], "ground_truth": [";"], "File": "ARMISelLowering (2)1", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44127, "Length": 137, "Cover_Rate": 0.42946708463949845} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerSELECT_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR"], "ground_truth": [",", "Cmp2", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44128, "Length": 288, "Cover_Rate": 0.9028213166144201} {"Template_token": ["", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "Tmp3", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{"], "ground_truth": ["Lo", ",", "Hi", "}", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44129, "Length": 127, "Cover_Rate": 0.35774647887323946} {"Template_token": ["", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "Lo", ","], "ground_truth": ["Hi", "}", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44130, "Length": 249, "Cover_Rate": 0.6484375} {"Template_token": ["", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", ""], "ground_truth": [",", "dl", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44131, "Length": 182, "Cover_Rate": 0.4739583333333333} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue"], "ground_truth": [">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44132, "Length": 271, "Cover_Rate": 0.8187311178247734} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", ""], "ground_truth": [",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44133, "Length": 277, "Cover_Rate": 0.8368580060422961} {"Template_token": ["", "if", "(", "V2", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "VTBLMask", "[", "", "]", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "VTBLMask", "[", ""], "ground_truth": ["]", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44134, "Length": 82, "Cover_Rate": 0.4079601990049751} {"Template_token": ["", "for", "(", "ArrayRef", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "VTBLMask", "[", "", "]", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "VTBLMask", "["], "ground_truth": ["", "]", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44135, "Length": 128, "Cover_Rate": 0.6368159203980099} {"Template_token": ["", "bool", "TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "EnableTailCalls", "&&", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CI", "->", "isTailCall", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)1", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44136, "Length": 38, "Cover_Rate": 0.8085106382978723} {"Template_token": ["", "bool", "TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "EnableTailCalls", "&&", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "return", "!", "Subtarget", "->", "isThumb1Only"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44137, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ",", "Mask", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ",", "Mask", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";", "expandf64Toi32", "(", "RHS", ",", "DAG", ",", "RHS1", ",", "RHS2", ")", ";", "LHS2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS2", ","], "ground_truth": ["Mask", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44138, "Length": 146, "Cover_Rate": 0.3173913043478261} {"Template_token": ["", "if", "(", "LHSOk", "&&", "RHSOk", "&&", "(", "LHSSeenZero", "||", "RHSSeenZero", ")", ")", "{", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "else", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "cc", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ",", "Mask", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ",", "Mask", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";", "expandf64Toi32", "(", "RHS", ",", "DAG", ",", "RHS1", ",", "RHS2", ")", ";", "LHS2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS2", ",", "Mask", ")", ";", "RHS2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "RHS2", ",", "Mask", ")", ";", "", "CondCode", "=", "IntCCToCC", "("], "ground_truth": ["CC", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44139, "Length": 231, "Cover_Rate": 0.5021739130434782} {"Template_token": ["", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ")", ")", ";", "if", "(", "NextVA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "NextVA", ".", "getLocReg", "("], "ground_truth": [")", ",", "fmrrd", ".", "getValue", "(", "", ")", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44140, "Length": 72, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "hasNormalLoadOperand", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "V", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)1", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44141, "Length": 109, "Cover_Rate": 0.4678111587982833} {"Template_token": ["", "", "CC", "=", "(", "", ")", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Res", ";", "if", "(", "CC", "==", "", "&&", "FalseVal", "==", "RHS", "&&", "FalseVal", "!=", "LHS", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "TrueVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "Cmp", ")", ";", "}", "else", "if", "(", "CC", "==", "", "&&", "TrueVal", "==", "RHS", ")", "{", "SDValue", "cc", ";", "SDValue", "NewCmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "FalseVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "NewCmp", ")", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")"], "ground_truth": [")", "{"], "File": "ARMISelLowering (2)1", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44142, "Length": 136, "Cover_Rate": 0.35051546391752575} {"Template_token": ["", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->"], "ground_truth": ["isInvariant", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44143, "Length": 144, "Cover_Rate": 0.3988919667590028} {"Template_token": ["", "if", "(", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", ")", "{", "Opcode", "=", "N1", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", ")", "return", "SDValue", "(", ")", ";", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "DL", "("], "ground_truth": ["N", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "PerformVMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44144, "Length": 76, "Cover_Rate": 0.33043478260869563} {"Template_token": ["", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "if", "(", "NewOp", "==", "", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "}", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOp", ",", "dl", ",", "Tys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "", ")", ",", "Result", ".", "getValue", "(", "", ")", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "OpsF", ",", "", ")", ")", ";", "Results", ".", "push_back", "(", "Result", ".", "getValue"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44145, "Length": 247, "Cover_Rate": 0.7201166180758017} {"Template_token": ["", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "if", "(", "NewOp", "==", "", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "", ")", ",", "DAG", "."], "ground_truth": ["getIntPtrConstant", "(", "", ")", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44146, "Length": 121, "Cover_Rate": 0.35276967930029157} {"Template_token": ["", "static", "void", "ReplaceREADCYCLECOUNTER", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Cycles32", ",", "OutChain", ";", "if", "(", "Subtarget", "->", "hasPerfMon", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", "}", ";", "Cycles32", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Ops", "[", "", "]", ",", "array_lengthof", "(", "Ops", ")", ")", ";", "OutChain", "=", "Cycles32", ".", "getValue", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)1", "Func": "ReplaceREADCYCLECOUNTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44147, "Length": 153, "Cover_Rate": 0.6270491803278688} {"Template_token": ["", "static", "void", "ReplaceREADCYCLECOUNTER", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Cycles32", ",", "OutChain", ";", "if", "(", "Subtarget", "->", "hasPerfMon", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", "}", ";", "Cycles32", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Ops", "[", "", "]", ",", "array_lengthof", "(", "Ops", ")", ")", ";", "OutChain", "=", "Cycles32", ".", "getValue", "(", "", ")", ";", "}", "else", "{", "Cycles32", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "OutChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "}", "SDValue", "Cycles64", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Cycles32", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "Results", ".", "push_back", "("], "ground_truth": ["Cycles64", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "ReplaceREADCYCLECOUNTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44148, "Length": 208, "Cover_Rate": 0.8524590163934426} {"Template_token": ["", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CInt", "."], "ground_truth": ["zextOrTrunc", "(", "", ")", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44149, "Length": 126, "Cover_Rate": 0.34332425068119893} {"Template_token": ["", "unsigned", "firstRegToSaveIndex", ",", "lastRegToSaveIndex", ";", "unsigned", "RBegin", ",", "REnd", ";", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "firstRegToSaveIndex", "=", "RBegin", "-", "", ";", "lastRegToSaveIndex", "=", "REnd", "-", "", ";", "}", "else", "{", "firstRegToSaveIndex", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "array_lengthof", "(", "GPRArgRegs", ")", ")", ";", "lastRegToSaveIndex", "=", "", ";", "}", "unsigned", "ArgRegsSize", ",", "ArgRegsSaveSize", ";", "computeRegArea", "(", "CCInfo", ",", "MF", ",", "InRegsParamRecordIdx", ",", "ArgSize", ",", "ArgRegsSize", ",", "ArgRegsSaveSize", ")", ";", "if", "(", "ArgRegsSaveSize", ")", "{", "unsigned", "Padding", "=", "ArgRegsSaveSize", "-", "ArgRegsSize", ";", "if", "(", "Padding", ")", "{", "assert", "(", "AFI", "->", "getStoredByValParamsPadding", "(", ")", "==", "", "&&", "", ")", ";", "AFI", "->", "setStoredByValParamsPadding", "(", "Padding", ")", ";", "}", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgRegsSaveSize", ",", "Padding", "+", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", "unsigned", "i", "=", "", ";", "firstRegToSaveIndex", "<", "lastRegToSaveIndex", ";", "++", "firstRegToSaveIndex", ",", "++", "i", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "OffsetFromOrigArg", "+", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "("], "ground_truth": ["Store", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44150, "Length": 280, "Cover_Rate": 0.5932203389830508} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "", ",", "ArgOffset", ","], "ground_truth": ["", ",", "ForceMutable", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44151, "Length": 53, "Cover_Rate": 0.5955056179775281} {"Template_token": ["", "void", "TargetLowering", "::", "VarArgStyleRegisters", "(", "CCState", "&", "CCInfo", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "&", "Chain", ",", "unsigned", "ArgOffset", ",", "bool", "ForceMutable", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44152, "Length": 51, "Cover_Rate": 0.5730337078651685} {"Template_token": ["", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiAdd", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "HiMLALResult", ")", ";", "SDValue", "LoMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcNode", ",", "", ")", ",", "LoMLALResult", ")", ";", "SDValue", "resNode", "(", "AddcNode", ",", "", ")", ";", "return"], "ground_truth": ["resNode", ";"], "File": "ARMISelLowering (2)2", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44153, "Length": 318, "Cover_Rate": 0.5007874015748032} {"Template_token": ["", "SDValue", "AddcOp1", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddcOp0", ".", "getNode", "(", ")", "==", "AddcOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddcNode", "->", "getNumValues", "(", ")", "==", "", "&&", "AddcNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "AddcNode", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "!", "AddeNode", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddeNode", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddeNode", "->", "getNumOperands", "(", ")", "==", "", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "SDValue", "AddeOp0", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "AddeOp1", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiAdd", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44154, "Length": 392, "Cover_Rate": 0.6173228346456693} {"Template_token": ["", "MVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", "&&", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "else", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "setOperationAction", "(", "", ",", "VT"], "ground_truth": [",", "Promote", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44155, "Length": 278, "Cover_Rate": 0.5009009009009009} {"Template_token": ["", "}", "const", "MCInstrDesc", "*", "MCID", "=", "&", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44156, "Length": 146, "Cover_Rate": 0.3989071038251366} {"Template_token": ["", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44157, "Length": 81, "Cover_Rate": 0.6044776119402985} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["{"], "File": "ARMISelLowering (2)2", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44158, "Length": 53, "Cover_Rate": 0.39552238805970147} {"Template_token": ["", "CCState", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ",", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "locs", ","], "ground_truth": ["LLVMContext", "&", "C", ",", "ParmContext", "PC", ")", ":", "CCState", "(", "CC", ",", "isVarArg", ",", "MF", ",", "locs", ",", "C", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "ARMCCState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44159, "Length": 42, "Cover_Rate": 0.6268656716417911} {"Template_token": ["", "if", "(", "isFloatingPointZero", "(", "Op", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->"], "ground_truth": ["isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44160, "Length": 91, "Cover_Rate": 0.8053097345132744} {"Template_token": ["", "static", "bool", "BitsProperlyConcatenate", "(", "const", "APInt", "&", "A", ",", "const", "APInt", "&", "B", ")", "{", "unsigned", "LastActiveBitInA", "=", "A", ".", "countTrailingZeros"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "BitsProperlyConcatenate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44161, "Length": 24, "Cover_Rate": 0.4897959183673469} {"Template_token": ["", "bool", "TargetLowering", "::", "canCombineStoreAndExtract", "(", "Type", "*", "VectorTy", ",", "Value", "*", "Idx", ",", "unsigned", "&", "Cost", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "false", ";", "if", "(", "VectorTy", "->", "isFPOrFPVectorTy", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "Idx", ")", ")", "return", "false", ";", "assert", "(", "VectorTy", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "unsigned", "BitWidth", "=", "cast", "<", "VectorType", ">", "(", "VectorTy", ")", "->", "getBitWidth", "(", ")", ";", "if", "(", "BitWidth", "==", ""], "ground_truth": ["||", "BitWidth", "==", "", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "canCombineStoreAndExtract", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44162, "Length": 93, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "bool", "TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ","], "ground_truth": ["", ">", "RVLocs", ";"], "File": "ARMISelLowering (2)2", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44163, "Length": 39, "Cover_Rate": 0.5342465753424658} {"Template_token": ["", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "CCAssignFnForNode", "(", "CallConv", ",", "true", ",", "isVarArg"], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44164, "Length": 31, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "switch", "(", "IntNo", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "isLoadOp", "=", "false", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoadOp", ")", "{", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "}", "else", "if", "(", "isIntrinsic", ")", "{", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "}", "else", "{", "assert", "(", "isStore", "&&", "", ")", ";", "VecTy", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "}", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", ""], "ground_truth": ["*", "", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44165, "Length": 505, "Cover_Rate": 0.3757440476190476} {"Template_token": ["", "SDNode", "*", "VLD", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "VLD", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NumVecs", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "VLD", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntNo", "==", "", ")", "{", "NumVecs", "=", "", ";", "NewOpc", "=", "", ";", "}", "else", "if", "(", "IntNo", "==", "", ")", "{", "NumVecs", "=", "", ";", "NewOpc", "=", "", ";", "}", "else", "if", "(", "IntNo", "==", "", ")", "{", "NumVecs", "=", "", ";", "NewOpc", "=", "", ";", "}", "else", "{", "return", "false", ";", "}", "unsigned", "VLDLaneNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "VLD", "->", "getOperand", "(", "NumVecs", "+", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "", "||", "VLDLaneNo", "!=", "cast", "<", "ConstantSDNode", ">", "(", "User", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VT", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "makeArrayRef", "(", "Tys", ",", "NumVecs", "+", "", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "VLD", "->", "getOperand", "(", "", ")", ",", "VLD", "->", "getOperand", "(", "", ")", "}", ";", "MemIntrinsicSDNode", "*", "VLDMemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "VLD", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "SDLoc", "(", "VLD", ")", ",", "SDTys", ",", "Ops", ",", "VLDMemInt", "->", "getMemoryVT", "(", ")", ",", "VLDMemInt", "->", "getMemOperand", "(", ")", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "unsigned", "ResNo", "=", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", ";", "if", "(", "ResNo", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "DCI", ".", "CombineTo", "(", "User", ",", "SDValue", "(", "VLDDup", ".", "getNode"], "ground_truth": ["(", ")", ",", "ResNo", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "CombineVLDDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44166, "Length": 413, "Cover_Rate": 0.7591911764705882} {"Template_token": ["", "if", "(", "!", "Index", ")", "return", "SDValue", "(", ")", ";", "unsigned", "DstNumElt", "=", "DstVT", ".", "getVectorNumElements", "(", ")", ";", "const", "APInt", "&", "APIntIndex", "=", "Index", "->", "getAPIntValue", "(", ")", ";", "APInt", "NewIndex", "(", "APIntIndex", ".", "getBitWidth", "(", ")", ",", "DstNumElt", ")", ";", "NewIndex", "*=", "APIntIndex", ";", "if", "(", "NewIndex", ".", "getBitWidth", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "ExtractSrc", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DstVT", ".", "getScalarType", "(", ")", ",", "ExtractSrc", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "*", "DstNumElt", ")", ";", "SDValue", "BitCast", "=", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["dl", ",", "VecVT", ",", "ExtractSrc", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "CombineVMOVDRRCandidateWithVecOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44167, "Length": 126, "Cover_Rate": 0.5163934426229508} {"Template_token": ["", "static", "SDValue", "CombineVMOVDRRCandidateWithVecOp", "(", "const", "SDNode", "*", "BC", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Op", "=", "BC", "->", "getOperand", "(", "", ")", ";", "EVT", "DstVT", "=", "BC", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "DstVT", ".", "isVector", "(", ")", "||", "Op", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "Index", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "CombineVMOVDRRCandidateWithVecOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44168, "Length": 80, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "KnownOne", "&=", "Mask", ";", "return", ";", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "{", "APInt", "KZ2", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "", ")", ";", "APInt", "KO2", "(", "KnownOne", ".", "getBitWidth", "(", ")", ",", "", ")", ";", "computeKnownBits", "(", "DAG", ",", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ","], "ground_truth": ["KnownOne", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "computeKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44169, "Length": 58, "Cover_Rate": 0.3240223463687151} {"Template_token": ["", "void", "TargetLowering", "::", "emitAtomicCmpXchgNoStoreLLBalance", "(", "IRBuilder", "<", ">", "&", "Builder", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "return", ";", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->"], "ground_truth": ["getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "emitAtomicCmpXchgNoStoreLLBalance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44170, "Length": 42, "Cover_Rate": 0.6885245901639344} {"Template_token": ["", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ",", "", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "", ")", ")", ",", "", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")"], "ground_truth": ["}", ";"], "File": "ARMISelLowering (2)2", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44171, "Length": 130, "Cover_Rate": 0.40372670807453415} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "ContBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "ContBB", ")", ";", "ContBB", "->", "splice", "(", "ContBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "MBB", "->", "addSuccessor", "(", "ContBB", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44172, "Length": 151, "Cover_Rate": 0.7783505154639175} {"Template_token": ["", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "ContBB"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44173, "Length": 71, "Cover_Rate": 0.36597938144329895} {"Template_token": ["", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ","], "ground_truth": ["Hi", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44174, "Length": 105, "Cover_Rate": 0.3804347826086957} {"Template_token": ["", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isOneConstant", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList"], "ground_truth": ["(", "", ",", "", ")", ",", "Hi", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44175, "Length": 155, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "if", "(", "NewFrom", "!=", "From", ")", "{", "CombinedToMask", "|=", "NewToMask", ";", "V", "=", "V", ".", "getOperand", "(", "", ")", ";", "continue", ";", "}", "if", "(", "(", "NewToMask", "&", "CombinedToMask", ")", ".", "getBoolValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BitsProperlyConcatenate", "(", "ToMask", ",", "NewToMask", ")", "&&", "BitsProperlyConcatenate", "(", "FromMask", ",", "NewFromMask", ")", ")", "return", "V", ";", "if", "(", "BitsProperlyConcatenate", "(", "NewToMask", ",", "ToMask", ")", "&&", "BitsProperlyConcatenate", "(", "NewFromMask", ",", "FromMask", ")", ")", "return", "V", ";", "CombinedToMask", "|=", "NewToMask", ";", "V", "=", "V", ".", "getOperand", "(", "", ")", ";", "}", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "FindBFIToCombineWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44176, "Length": 97, "Cover_Rate": 0.5449438202247191} {"Template_token": ["", "CombinedToMask", "|=", "NewToMask", ";", "V", "=", "V", ".", "getOperand", "(", "", ")", ";", "continue", ";", "}", "if", "(", "(", "NewToMask", "&", "CombinedToMask", ")", ".", "getBoolValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BitsProperlyConcatenate", "(", "ToMask", ",", "NewToMask", ")", "&&", "BitsProperlyConcatenate", "(", "FromMask", ",", "NewFromMask", ")", ")", "return", "V", ";", "if", "(", "BitsProperlyConcatenate", "(", "NewToMask", ",", "ToMask", ")", "&&", "BitsProperlyConcatenate", "(", "NewFromMask", ",", "FromMask", ")", ")", "return", "V", ";", "CombinedToMask", "|=", "NewToMask", ";", "V", "=", "V", ".", "getOperand", "(", "", ")", ";", "}", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "FindBFIToCombineWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44177, "Length": 90, "Cover_Rate": 0.5056179775280899} {"Template_token": ["", "bool", "TargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ")", "const", "{", "if", "(", "getEffectiveCallingConv", "(", "CallConv", ",", "isVarArg", ")"], "ground_truth": ["!=", "CallingConv", "::", "_AAPCS_VFP", ")", "return", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44178, "Length": 35, "Cover_Rate": 0.3465346534653465} {"Template_token": ["", "if", "(", "LHSID", "==", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "return", "LHS", ";", "assert", "(", "LHSID", "==", "(", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "*", "", "+", "", "&&", "", ")", ";", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":", "case", "OP_VDUP3", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VDUP0", ",", "dl", ",", "", ")", ")", ";", "case", "OP_VEXT1", ":", "case", "OP_VEXT2", ":", "case", "OP_VEXT3", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ",", "OpRHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VEXT1", "+", "", ",", "dl", ",", "", ")", ")", ";", "case", "OP_VUZPL", ":", "case", "OP_VUZPR", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "OpLHS", ","], "ground_truth": ["OpRHS", ")", ".", "getValue", "(", "OpNum", "-", "OP_VUZPL", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44179, "Length": 309, "Cover_Rate": 0.5908221797323135} {"Template_token": ["", "unsigned", "OpNum", "=", "(", "PFEntry", ">>", "", ")", "&", "", ";", "unsigned", "LHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "RHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "enum", "{", "OP_COPY", "=", "", ",", "OP_VREV", ",", "OP_VDUP0", ",", "OP_VDUP1", ",", "OP_VDUP2", ",", "OP_VDUP3", ",", "OP_VEXT1", ",", "OP_VEXT2", ",", "OP_VEXT3", ",", "OP_VUZPL", ",", "OP_VUZPR", ",", "OP_VZIPL", ",", "OP_VZIPR", ",", "OP_VTRNL", ",", "OP_VTRNR", "}", ";", "if", "(", "OpNum", "==", "OP_COPY", ")", "{", "if", "(", "LHSID", "==", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "return", "LHS", ";", "assert", "(", "LHSID", "==", "(", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "*", "", "+", "", "&&", "", ")", ";", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":", "case", "OP_VDUP3"], "ground_truth": [":"], "File": "ARMISelLowering (2)2", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44180, "Length": 297, "Cover_Rate": 0.5678776290630975} {"Template_token": ["", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "}", "isInc", "=", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "Offset", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "return", "true", ";", "}", "else", "if", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "Base", "=", "Ptr", "->", "getOperand", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getARMIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44181, "Length": 162, "Cover_Rate": 0.3544857768052516} {"Template_token": ["", "SDValue", "FalseHigh", "=", "FalseVal", ".", "getValue", "(", "", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseLow", ",", "TrueLow", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseHigh", ",", "TrueHigh", ",", "cc", ",", "CCR", ",", "duplicateCmp", "(", "Cmp", ",", "DAG", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Low", ","], "ground_truth": ["High", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getCMOV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44182, "Length": 79, "Cover_Rate": 0.31225296442687744} {"Template_token": ["", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ";", "RTLIB", "::", "Libcall", "LC", ";", "switch", "(", "SVT"], "ground_truth": [")", "{"], "File": "ARMISelLowering (2)2", "Func": "getDivRemLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44183, "Length": 68, "Cover_Rate": 0.3675675675675676} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", "->", "useSjLjEH", "("], "ground_truth": [")", "?", "", ":", "", ";"], "File": "ARMISelLowering (2)2", "Func": "getExceptionPointerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44184, "Length": 23, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant"], "ground_truth": ["*", "PersonalityFn", ")", "const", "{"], "File": "ARMISelLowering (2)2", "Func": "getExceptionPointerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44185, "Length": 12, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "Subtarget", "->", "useSjLjEH", "(", ")", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMISelLowering (2)2", "Func": "getExceptionSelectorRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44186, "Length": 11, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", "->", "useSjLjEH", "(", ")", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMISelLowering (2)2", "Func": "getExceptionSelectorRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44187, "Length": 23, "Cover_Rate": 0.8214285714285714} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "}", "if", "(", "Size", ">=", ""], "ground_truth": [")", "return", "", ";"], "File": "ARMISelLowering (2)2", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44188, "Length": 127, "Cover_Rate": 0.6902173913043478} {"Template_token": ["", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'t'", ":", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ","], "ground_truth": ["&", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44189, "Length": 124, "Cover_Rate": 0.3563218390804598} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'t'"], "ground_truth": [":"], "File": "ARMISelLowering (2)2", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44190, "Length": 124, "Cover_Rate": 0.3563218390804598} {"Template_token": ["", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Reg", ")"], "ground_truth": ["return", "Reg", ";"], "File": "ARMISelLowering (2)2", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44191, "Length": 30, "Cover_Rate": 0.44776119402985076} {"Template_token": ["", "}", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "Sched", "::", "RegPressure", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "MCID", ".", "getNumDefs", "(", ")", "==", ""], "ground_truth": [")", "return", "Sched", "::", "RegPressure", ";"], "File": "ARMISelLowering (2)2", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44192, "Length": 57, "Cover_Rate": 0.30978260869565216} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "++", ")", "Mask", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "Start", "+", "i", ")", ")", ";", "return", "ConstantVector", "::", "get"], "ground_truth": ["(", "Mask", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getSequentialMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44193, "Length": 36, "Cover_Rate": 0.5625} {"Template_token": ["", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy"], "ground_truth": ["(", "DL", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44194, "Length": 15, "Cover_Rate": 0.36585365853658536} {"Template_token": ["", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "Ptr", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "RHSC", ">", "", "&&", "RHSC", "<", "", ")", "{", "isInc", "=", "Ptr", "->", "getOpcode", "(", ")", "==", "", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getT2IndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44195, "Length": 158, "Cover_Rate": 0.7669902912621359} {"Template_token": ["", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["dl", ",", "", ",", "LHS", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44196, "Length": 44, "Cover_Rate": 0.3963963963963964} {"Template_token": ["", "EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)2", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44197, "Length": 43, "Cover_Rate": 0.4574468085106383} {"Template_token": ["", "bool", "", "(", "unsigned", "v", ")", "{", "if", "(", "v", "==", "", ")", "return", "false", ";", "return", "isShiftedMask_32", "(", "~", "v"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)2", "Func": "isBitFieldInvertedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44198, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "bool", "TargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{", "return", "Subtarget", "->", "hasV6T2Ops", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)2", "Func": "isCheapToSpeculateCtlz", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44199, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "TargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "Subtarget", "->", "hasV6T2Ops", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)2", "Func": "isCheapToSpeculateCttz", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44200, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "Subtarget", "->", "hasV6T2Ops", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)2", "Func": "isCheapToSpeculateCttz", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44201, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "isZeroOrAllOnes", "(", "N2", ",", "AllOnes", ")", ")", "{", "Invert", "=", "true", ";", "OtherOp", "=", "N1", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "if", "(", "AllOnes", ")", "return", "false", ";", "case", "", ":", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "CC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", ".", "getValueType", "(", ")", "!=", "", ")", "return", "false", ";", "Invert", "=", "!", "AllOnes", ";", "if", "(", "AllOnes", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ";", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ";", "else", "OtherOp", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "VT", ".", "getSizeInBits", "(", ")"], "ground_truth": [")", ",", "dl", ",", "VT", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isConditionalZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44202, "Length": 151, "Cover_Rate": 0.5807692307692308} {"Template_token": ["", "ConstantSDNode", "*", "Lo1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", "+", "", ")", ")", ";", "ConstantSDNode", "*", "Hi1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", "+", "", ")", ")", ";", "if", "(", "!", "Lo0", "||", "!", "Hi0", "||", "!", "Lo1", "||", "!", "Hi1", ")", "return", "false", ";", "if", "(", "isSigned", ")", "{", "if", "(", "Hi0", "->", "getSExtValue", "(", ")", "==", "Lo0", "->", "getSExtValue", "(", ")", ">>", "", "&&", "Hi1", "->", "getSExtValue", "(", ")", "==", "Lo1", "->", "getSExtValue", "(", ")", ">>", "", ")", "return", "true", ";", "}", "else", "{", "if", "(", "Hi0", "->", "isNullValue", "(", ")", "&&", "Hi1", "->", "isNullValue", "(", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Elt", ")", ")", "{", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", "."], "ground_truth": ["getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isExtendedBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44203, "Length": 197, "Cover_Rate": 0.4876237623762376} {"Template_token": ["", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "WrapperOp", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "WrapperOp", ")", ")", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP"], "ground_truth": ["->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isFloatingPointZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44204, "Length": 75, "Cover_Rate": 0.3694581280788177} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasVFP3", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering (2)2", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44205, "Length": 52, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "if", "(", "!", "isHomogeneousAggregate", "(", "AT", "->", "getElementType", "(", ")", ",", "Base", ",", "SubMembers", ")", ")", "return", "false", ";", "Members", "+=", "SubMembers", "*", "AT", "->", "getNumElements", "(", ")", ";", "}", "else", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "{", "if", "(", "Base", "!=", "HA_UNKNOWN", "&&", "Base", "!=", "HA_FLOAT", ")", "return", "false", ";", "Members", "=", "", ";", "Base", "=", "HA_FLOAT", ";", "}", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "{", "if", "(", "Base", "!=", "HA_UNKNOWN", "&&", "Base", "!=", "HA_DOUBLE", ")", "return", "false", ";", "Members", "=", "", ";", "Base", "=", "HA_DOUBLE", ";", "}", "else", "if", "(", "auto", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "Members", "=", "", ";", "switch", "(", "Base", ")", "{", "case", "HA_FLOAT", ":", "case", "HA_DOUBLE", ":", "return", "false", ";", "case", "HA_VECT64"], "ground_truth": [":"], "File": "ARMISelLowering (2)2", "Func": "isHomogeneousAggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44206, "Length": 131, "Cover_Rate": 0.42671009771986973} {"Template_token": ["", "uint64_t", "SubMembers", "=", "", ";", "if", "(", "!", "isHomogeneousAggregate", "(", "AT", "->", "getElementType", "(", ")", ",", "Base", ",", "SubMembers", ")", ")", "return", "false", ";", "Members", "+=", "SubMembers", "*", "AT", "->", "getNumElements", "(", ")", ";", "}", "else", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "{", "if", "(", "Base", "!=", "HA_UNKNOWN", "&&", "Base", "!=", "HA_FLOAT", ")", "return", "false", ";", "Members", "=", "", ";", "Base", "=", "HA_FLOAT", ";", "}", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "{", "if", "(", "Base", "!=", "HA_UNKNOWN", "&&", "Base", "!=", "HA_DOUBLE", ")", "return", "false", ";", "Members", "=", "", ";", "Base", "=", "HA_DOUBLE", ";", "}", "else", "if", "(", "auto", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "Members", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)2", "Func": "isHomogeneousAggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44207, "Length": 119, "Cover_Rate": 0.38762214983713356} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "", "(", "AbsImm", ")", "!=", "-", "", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "", "(", "AbsImm", ")", "!="], "ground_truth": ["-", "", ";"], "File": "ARMISelLowering (2)2", "Func": "isLegalAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44208, "Length": 35, "Cover_Rate": 0.5072463768115942} {"Template_token": ["", "bool", "TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "EVT", "VT", "=", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "!", "isLegalAddressImmediate", "(", "AM", ".", "BaseOffs", ",", "VT", ",", "Subtarget", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "int", "Scale", "=", "AM", "."], "ground_truth": ["Scale", ";"], "File": "ARMISelLowering (2)2", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44209, "Length": 134, "Cover_Rate": 0.5338645418326693} {"Template_token": ["", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)2", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44210, "Length": 201, "Cover_Rate": 0.35892857142857143} {"Template_token": ["", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "", ";", "isV_UNDEF", "=", "true", ";", "if", "(", "isVTRN_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "", ";", "if", "(", "isVUZP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ","], "ground_truth": ["WhichResult", ")", ")", "return", "", ";"], "File": "ARMISelLowering (2)2", "Func": "isNEONTwoResultShuffleMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44211, "Length": 46, "Cover_Rate": 0.35384615384615387} {"Template_token": ["", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)2", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44212, "Length": 126, "Cover_Rate": 0.4548736462093863} {"Template_token": ["", "if", "(", "Val", "<=", "", "||", "~", "Val", "<=", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "", ")", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", "||", "", "(", "~", "Val", ")", "!=", "-", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "", ")", ";", "}", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44213, "Length": 63, "Cover_Rate": 0.4701492537313433} {"Template_token": ["", "EVT", "VT", "=", "ExtVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "ExtVal", "->", "use_empty", "(", ")", "||", "!", "ExtVal", "->", "use_begin", "(", ")", "->", "isOnlyUserOf", "(", "ExtVal", ".", "getNode", "(", ")", ")", ")", "return", "true", ";", "SDNode", "*", "U", "=", "*", "ExtVal", "->", "use_begin", "(", ")", ";", "if", "(", "(", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "isVectorLoadExtDesirable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44214, "Length": 100, "Cover_Rate": 0.8403361344537815} {"Template_token": ["", "if", "(", "ExtVal", "->", "use_empty", "(", ")", "||", "!", "ExtVal", "->", "use_begin", "(", ")", "->", "isOnlyUserOf", "(", "ExtVal", ".", "getNode", "(", ")", ")", ")", "return", "true", ";", "SDNode", "*", "U", "=", "*", "ExtVal", "->"], "ground_truth": ["use_begin", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isVectorLoadExtDesirable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44215, "Length": 38, "Cover_Rate": 0.31932773109243695} {"Template_token": ["", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "int64_t", "ElementBits", "=", "VT", ".", "getVectorElementType", "("], "ground_truth": [")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44216, "Length": 24, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "static", "bool", "isVShiftRImm", "(", "SDValue", "Op", ",", "EVT", "VT", ",", "bool", "isNarrow", ",", "bool", "isIntrinsic", ",", "int64_t", "&", "Cnt", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "int64_t", "ElementBits", "=", "VT", ".", "getVectorElementType"], "ground_truth": ["(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44217, "Length": 45, "Cover_Rate": 0.3813559322033898} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*"], "ground_truth": ["", ")", "WhichResult", "=", "i", "/", "NumElts", ";"], "File": "ARMISelLowering (2)2", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44218, "Length": 70, "Cover_Rate": 0.31390134529147984} {"Template_token": ["", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "j", "+", "NumElts", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "=="], "ground_truth": ["NumElts", "*", "", ")", "WhichResult", "=", "", ";"], "File": "ARMISelLowering (2)2", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44219, "Length": 109, "Cover_Rate": 0.48878923766816146} {"Template_token": ["", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "j", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44220, "Length": 96, "Cover_Rate": 0.4343891402714932} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "++", "j", ")", "{", "if", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]"], "ground_truth": ["!=", "", "*", "j", "+", "WhichResult", ")", "return", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44221, "Length": 78, "Cover_Rate": 0.41711229946524064} {"Template_token": ["", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "Half", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "k", "=", "", ";", "k", "<", "Half", ";", "++", "k", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "+", "k", "]", ";", "if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")", "return", "false", ";", "Idx", "+=", "", ";", "}", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz"], "ground_truth": ["==", "", ")", "return", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44222, "Length": 115, "Cover_Rate": 0.5275229357798165} {"Template_token": ["", "static", "bool", "isVZIPMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", ""], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMISelLowering (2)2", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44223, "Length": 105, "Cover_Rate": 0.4605263157894737} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "Idx", ")", ")", "return", "false", ";", "Idx", "+=", "", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "=="], "ground_truth": ["NumElts", "*", "", ")", "WhichResult", "=", "", ";"], "File": "ARMISelLowering (2)2", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44224, "Length": 167, "Cover_Rate": 0.7389380530973452} {"Template_token": ["", "static", "inline", "bool", "isZeroOrAllOnes", "(", "SDValue", "N", ","], "ground_truth": ["bool", "AllOnes", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "isZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44225, "Length": 12, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT"], "ground_truth": [",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44226, "Length": 188, "Cover_Rate": 0.6861313868613139} {"Template_token": ["", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList"], "ground_truth": ["(", "", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44227, "Length": 330, "Cover_Rate": 0.6613226452905812} {"Template_token": ["", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ","], "ground_truth": ["Chain", ",", "Addr", ",", "JTI", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44228, "Length": 230, "Cover_Rate": 0.6216216216216216} {"Template_token": ["", "InVals", ".", "push_back", "(", "ThisVal", ")", ";", "continue", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44229, "Length": 419, "Cover_Rate": 0.6358118361153262} {"Template_token": ["", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44230, "Length": 258, "Cover_Rate": 0.3915022761760243} {"Template_token": ["", "SDValue", "Val", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44231, "Length": 77, "Cover_Rate": 0.3701923076923077} {"Template_token": ["", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SDValue", "Extended", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitCounts", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extended", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelLowering (2)2", "Func": "lowerCTPOP16BitElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44232, "Length": 51, "Cover_Rate": 0.3469387755102041} {"Template_token": ["", "SDValue", "Counts16", "=", "lowerCTPOP16BitElements", "(", "Bitcast", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "Counts16", ")", ";", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "Counts16", ",", "N0", ")", ";", "SDValue", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "N1", ",", "N1", ")", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SDValue", "Extended", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extended", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelLowering (2)2", "Func": "lowerCTPOP32BitElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44233, "Length": 117, "Cover_Rate": 0.46987951807228917} {"Template_token": ["", "static", "SDValue", "LowerCTTZ", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "ST", "->", "hasNEON", "(", ")", ")", ";", "SDValue", "X", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "NX", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "getZeroVector", "(", "VT", ",", "DAG", ",", "dl", ")", ",", "X", ")", ";", "SDValue", "LSB", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "NX", ")", ";", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Bits", ")", ";", "}", "if", "(", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "&&", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "unsigned", "NumBits", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "SDValue", "WidthMinus1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "NumBits", "-", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "CTLZ", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "WidthMinus1", ",", "CTLZ", ")", ";", "}", "SDValue", "Bits", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "FF", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "FF", ")", ";", "}", "else", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG"], "ground_truth": [".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44234, "Length": 351, "Cover_Rate": 0.5161764705882353} {"Template_token": ["", "assert", "(", "(", "Subtarget", "->", "isTargetAEABI", "(", ")", "||", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "&&", "", ")", ";", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "bool", "isSigned", "=", "(", "Opcode", "==", "", ")", ";", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "("], "ground_truth": ["Op", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44235, "Length": 176, "Cover_Rate": 0.6446886446886447} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerDYNAMIC_STACKALLOC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Size", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ")", ";", "Chain", "=", "NewSP", ".", "getValue", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44236, "Length": 161, "Cover_Rate": 0.7970297029702971} {"Template_token": ["", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ")", ";", "Chain", "=", "NewSP", ".", "getValue", "(", "", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{"], "ground_truth": ["NewSP", ",", "Chain", "}", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44237, "Length": 75, "Cover_Rate": 0.3712871287128713} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")"], "ground_truth": [",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerEH_SJLJ_LONGJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44238, "Length": 37, "Cover_Rate": 0.578125} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerEH_SJLJ_SETJMP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Op", ".", "getOperand", "(", ""], "ground_truth": [")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Val", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerEH_SJLJ_SETJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44239, "Length": 69, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerEH_SJLJ_SETUP_DISPATCH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44240, "Length": 25, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "Op", ".", "getOperand", "(", ""], "ground_truth": [")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44241, "Length": 59, "Cover_Rate": 0.3597560975609756} {"Template_token": ["", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "nullptr", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "ArgListTy", "Args", ";", "bool", "ShouldUseSRet", "=", "Subtarget", "->", "isAPCS_ABI", "(", ")", ";", "SDValue", "SRet", ";", "if", "(", "ShouldUseSRet", ")", "{", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "unsigned", "StackAlign", "=", "DL", ".", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty"], "ground_truth": ["=", "ArgTy", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44242, "Length": 243, "Cover_Rate": 0.43315508021390375} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "++", "NumMovwMovt", ";", "unsigned", "Wrapper", "=", "RelocM", "==", "Reloc", "::", "PIC_", "?", "", ":", "", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo"], "ground_truth": ["::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44243, "Length": 142, "Cover_Rate": 0.7717391304347826} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOT_PREL", "=", "!", "(", "GV", "->", "hasHiddenVisibility", "(", ")", "||", "GV", "->", "hasLocalLinkage", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelLowering (2)2", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44244, "Length": 350, "Cover_Rate": 0.7743362831858407} {"Template_token": ["", "assert", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "const", "", "TargetFlags", "=", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", "?", "", ":", "", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG"], "ground_truth": [".", "getDataLayout", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44245, "Length": 61, "Cover_Rate": 0.33152173913043476} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "case", "TLSModel", "::", "LocalDynamic", ":", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";", "case", "TLSModel", "::", "InitialExec", ":", "case", "TLSModel", "::", "LocalExec", ":", "return", "LowerToTLSExecModels", "(", "GA", ",", "DAG"], "ground_truth": [",", "model", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44246, "Length": 118, "Cover_Rate": 0.944} {"Template_token": ["", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "VecTy", "=", "VectorType", "::", "get", "(", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", ")", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<"], "ground_truth": ["Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44247, "Length": 178, "Cover_Rate": 0.4362745098039216} {"Template_token": ["", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumSubElts", ")", ";", "}", "static", "const", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "SmallVector", "<", "Value", "*", ",", "", ">"], "ground_truth": ["Ops", ";"], "File": "ARMISelLowering (2)2", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44248, "Length": 130, "Cover_Rate": 0.3037383177570093} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", ""], "ground_truth": [":", "{"], "File": "ARMISelLowering (2)2", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44249, "Length": 308, "Cover_Rate": 0.4301675977653631} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType"], "ground_truth": ["(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44250, "Length": 72, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", "."], "ground_truth": ["getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44251, "Length": 72, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "}", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering (2)2", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44252, "Length": 487, "Cover_Rate": 0.5763313609467455} {"Template_token": ["", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "N", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ".", "setDebugLoc", "(", "SDLoc", "(", "N", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDNode", "*", "ResNode", "=", "CallResult", ".", "first", ".", "getNode", "(", ")", ";", "assert", "(", "ResNode", "->", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "return", "ResNode", "->", "getOperand", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerREM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44253, "Length": 149, "Cover_Rate": 0.4048913043478261} {"Template_token": ["", "AFI", "->", "setReturnRegsCount", "(", "RVLocs", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl"], "ground_truth": [",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44254, "Length": 495, "Cover_Rate": 0.6289707750952986} {"Template_token": ["", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", "."], "ground_truth": ["getValue", "(", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44255, "Length": 297, "Cover_Rate": 0.37738246505717915} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44256, "Length": 123, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "("], "ground_truth": ["", ",", "dl", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44257, "Length": 78, "Cover_Rate": 0.3804878048780488} {"Template_token": ["", "static", "SDValue", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "OpLHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "OpLHS", "."], "ground_truth": ["getValueType", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44258, "Length": 37, "Cover_Rate": 0.30833333333333335} {"Template_token": ["", "SDValue", "N2", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["", ",", "N0", ",", "N2", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44259, "Length": 151, "Cover_Rate": 0.43142857142857144} {"Template_token": ["", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Y", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "Y", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ","], "ground_truth": ["Y", ",", "Y", ",", "Y", ",", "Y", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerSDIV_v4i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44260, "Length": 107, "Cover_Rate": 0.3689655172413793} {"Template_token": ["", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR"], "ground_truth": [",", "Cmp2", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44261, "Length": 278, "Cover_Rate": 0.4752136752136752} {"Template_token": ["", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR", ",", "Cmp2", ",", "DAG", ")", ";", "}", "return", "Result"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44262, "Length": 286, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ","], "ground_truth": ["ShOpLo", ",", "ExtraShAmt", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44263, "Length": 119, "Cover_Rate": 0.33147632311977715} {"Template_token": ["", "SDValue", "ShAmt", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "cc", ";", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44264, "Length": 278, "Cover_Rate": 0.7164948453608248} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "SDLoc", "dl", "(", "GA", ")", ";", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ","], "ground_truth": ["dl", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44265, "Length": 220, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerToTLSGeneralDynamicModel", "(", "GlobalAddressSDNode", "*", "GA", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "GA", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ","], "ground_truth": ["false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44266, "Length": 171, "Cover_Rate": 0.501466275659824} {"Template_token": ["", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "="], "ground_truth": ["Argument", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44267, "Length": 191, "Cover_Rate": 0.5601173020527859} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N2", ",", "N3", ";", "if", "(", "VT", "==", "", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N0", "=", "LowerSDIV_v4i16", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i16", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44268, "Length": 216, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "{", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")"], "ground_truth": [")", "return", "NewOp", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44269, "Length": 389, "Cover_Rate": 0.33247863247863246} {"Template_token": ["", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "SDValue", "AndOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Invert", "=", "!", "Invert", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "SDValue", "SingleOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "SingleOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "SingleOp", "=", "Op1", ";", "}", "SDValue", "Result", ";", "if", "(", "SingleOp", ".", "getNode", "(", ")", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ","], "ground_truth": ["SingleOp", ")", ";", "break", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44270, "Length": 445, "Cover_Rate": 0.4427860696517413} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "const", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "const", "char", "*", "Name", "=", "nullptr", ";", "if", "(", "Signed", ")", "Name", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "else", "Name", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "ES", "=", "DAG", ".", "getExternalSymbol", "(", "Name", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "for", "(", "auto", "AI", ":", "{", "", ",", "", "}", ")", "{", "ArgListEntry", "Arg", ";", "Arg", ".", "Node", "=", "Op", ".", "getOperand", "(", "AI", ")", ";", "Arg", ".", "Ty", "=", "Arg", ".", "Node", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "("], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerWindowsDIVLibCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44271, "Length": 134, "Cover_Rate": 0.5317460317460317} {"Template_token": ["", "static", "SDValue", "LowerWRITE_REGISTER", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "WriteValue", "=", "Op", "->", "getOperand", "(", "", ")", ";", "assert", "(", "WriteValue", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "WriteValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "WriteValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", "->", "getOperand", "(", "", ")", ",", "Op", "->", "getOperand", "(", "", ")", ",", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL"], "ground_truth": [",", "", ",", "Ops", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerWRITE_REGISTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44272, "Length": 134, "Cover_Rate": 0.8758169934640523} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "WriteValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "WriteValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", "->", "getOperand", "(", "", ")", ","], "ground_truth": ["Op", "->", "getOperand", "(", "", ")", ",", "Lo", ",", "Hi", "}", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerWRITE_REGISTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44273, "Length": 79, "Cover_Rate": 0.5163398692810458} {"Template_token": ["", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TVal", ",", "FVal", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "("], "ground_truth": [")", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerXALUO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44274, "Length": 63, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "Function", "*", "MCR", "=", "llvm", "::", "", "(", "M", ",", "", ")", ";", "Value", "*", "args", "[", "", "]", "=", "{", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ";", "return", "Builder", ".", "CreateCall", "(", "MCR", ",", "args", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelLowering (2)2", "Func": "makeDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44275, "Length": 93, "Cover_Rate": 0.4492753623188406} {"Template_token": ["", "Function", "*", "MCR", "=", "llvm", "::", "", "(", "M", ",", "", ")", ";", "Value", "*", "args", "[", "", "]", "=", "{", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ";", "return", "Builder", ".", "CreateCall", "(", "MCR", ",", "args", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "Function", "*", "DMB", "=", "llvm", "::", "", "(", "M", ",", "", ")", ";", "Domain", "=", "Subtarget", "->", "isMClass", "("], "ground_truth": [")", "?", "", ":", "Domain", ";"], "File": "ARMISelLowering (2)2", "Func": "makeDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44276, "Length": 111, "Cover_Rate": 0.5362318840579711} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "", ")", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr"], "ground_truth": [".", "getValueAsString", "(", ")", "==", "", ")", "return", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44277, "Length": 50, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "bool", "TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "", ")", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44278, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "bool", "RHSSeenZero", "=", "false", ";", "bool", "RHSOk", "=", "canChangeToInt", "(", "RHS", ",", "RHSSeenZero", ",", "Subtarget", ")", ";", "if", "(", "LHSOk", "&&", "RHSOk", "&&", "(", "LHSSeenZero", "||", "RHSSeenZero", ")", ")", "{", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "else", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "cc", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ",", "Mask", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ",", "Mask", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";", "expandf64Toi32", "(", "RHS", ",", "DAG"], "ground_truth": [",", "RHS1", ",", "RHS2", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44279, "Length": 208, "Cover_Rate": 0.45021645021645024} {"Template_token": ["", "FromMask", "=", "APInt", "::", "getLowBitsSet", "(", "ToMask", ".", "getBitWidth", "(", ")", ",", "ToMask", ".", "countPopulation", "(", ")", ")", ";", "if", "(", "From", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "From", "->", "getOperand", "(", "", ")", ")", ")", "{", "APInt", "Shift", "=", "cast", "<", "ConstantSDNode", ">", "(", "From", "->", "getOperand", "(", "", ")", ")", "->", "getAPIntValue", "(", ")", ";", "assert", "(", "Shift", ".", "getLimitedValue", "(", ")", "<", "", "&&", "", ")", ";", "FromMask", "<<=", "Shift", ".", "getLimitedValue", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)2", "Func": "ParseBFI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44280, "Length": 85, "Cover_Rate": 0.5279503105590062} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ","], "ground_truth": ["DCI", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44281, "Length": 190, "Cover_Rate": 0.7116104868913857} {"Template_token": ["", "SDValue", "V", "=", "N", "->", "getOperand", "(", "Idx", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", "&&", "V", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "V", "=", "V", ".", "getOperand", "(", "", ")", ";", "else", "{", "V", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "V", ")", ",", "", ",", "V", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";", "}", "SDValue", "LaneIdx", "=", "DAG", ".", "getConstant", "(", "Idx", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Vec", ",", "V", ",", "LaneIdx", ")", ";", "}", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vec", ")", ";", "DCI", ".", "AddToWorklist", "(", "Vec", ".", "getNode", "(", ")", ")", ";", "return", "Vec"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "PerformARMBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44282, "Length": 149, "Cover_Rate": 0.3143459915611814} {"Template_token": ["", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Mask", "&", "(", "~", "Mask2", ")", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N1", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "CombineBFI", "=", "FindBFIToCombineWith", "(", "N", ")", ";", "if", "(", "CombineBFI", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "ToMask1", ",", "FromMask1", ";", "SDValue", "From1", "=", "ParseBFI", "(", "N", ",", "ToMask1", ",", "FromMask1", ")", ";", "APInt", "ToMask2", ",", "FromMask2", ";", "SDValue", "From2", "=", "ParseBFI", "(", "CombineBFI", ".", "getNode", "(", ")", ",", "ToMask2", ",", "FromMask2", ")", ";", "assert", "(", "From1", "==", "From2", ")", ";", "(", "void", ")", "From2", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesWith", "(", "CombineBFI", ",", "CombineBFI", ".", "getOperand", "(", "", ")", ")", ";", "APInt", "NewFromMask", "=", "FromMask1", "|", "FromMask2", ";", "APInt", "NewToMask", "="], "ground_truth": ["ToMask1", "|", "ToMask2", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44283, "Length": 184, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "static", "SDValue", "PerformBUILD_VECTORCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "", ")", "{", "SDValue", "RV", "=", "PerformVMOVDRRCombine", "(", "N", ",", "DAG", ")", ";", "if", "(", "RV", ".", "getNode", "(", ")", ")", "return", "RV", ";", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "hasNormalLoadOperand", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">"], "ground_truth": ["Ops", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44284, "Length": 106, "Cover_Rate": 0.45689655172413796} {"Template_token": ["", "if", "(", "R", ")", "return", "R", ";", "}", "SDValue", "Res", ";", "if", "(", "CC", "==", "", "&&", "FalseVal", "==", "RHS", "&&", "FalseVal", "!=", "LHS", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "TrueVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "Cmp", ")", ";", "}", "else", "if", "(", "CC", "==", "", "&&", "TrueVal", "==", "RHS", ")", "{", "SDValue", "cc", ";", "SDValue", "NewCmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "FalseVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "NewCmp", ")", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "{", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "computeKnownBits", "(", "SDValue", "(", "N", ",", "", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44285, "Length": 175, "Cover_Rate": 0.4146919431279621} {"Template_token": ["", "switch", "(", "IntNo", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "}", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";", "}", "case", "", ":", "{", "EVT", "VT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "int64_t", "Cnt", ";", "unsigned", "VShiftOpc", "=", "", ";", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "VShiftOpc", "=", "", ";", "else", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "VShiftOpc", "=", "", ";", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";", "}", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering (2)2", "Func": "PerformIntrinsicCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44286, "Length": 297, "Cover_Rate": 0.38421733505821476} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "", "(", "N", ")", "&&", "VT", ".", "isVector", "(", ")", "&&", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformLOADCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44287, "Length": 49, "Cover_Rate": 0.7313432835820896} {"Template_token": ["", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "MulAmt", ">=", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "DL", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "DL", ",", "", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "", ")", ",", "DL", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs"], "ground_truth": ["-", "", ")", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44288, "Length": 222, "Cover_Rate": 0.4073394495412844} {"Template_token": ["", "bool", "HasAnyUndefs", ";", "APInt", "SplatBits0", ",", "SplatBits1", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "(", ")", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "MaskOp", "=", "N0", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "MaskOp", ")", ";", "if", "(", "!", "MaskC", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask", "=", "MaskC", "->", "getZExtValue", "(", ")", ";", "if", "(", "Mask", "==", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", ";", "ConstantSDNode", "*", "N1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N1C", ")", "{", "unsigned", "Val", "=", "N1C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Val", "&", "~", "Mask", ")", "!=", "Val", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", ")", "{", "Val", ">>=", "countTrailingZeros", "(", "~", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Val", ",", "DL", ",", "", ")"], "ground_truth": [",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44289, "Length": 367, "Cover_Rate": 0.30156121610517667} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "", ")", ",", "Op", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "", ")", ")", ";", "if", "(", "IntBits", "<", "FloatBits", ")", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "FixConv", ")", ";", "return"], "ground_truth": ["FixConv", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44290, "Length": 104, "Cover_Rate": 0.30057803468208094} {"Template_token": ["", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "OpOpcode", "=", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "||", "(", "OpOpcode", "!=", "", "&&", "OpOpcode", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "FloatBits", "=", "FloatTy", ".", "getSizeInBits", "(", ")", ";", "MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44291, "Length": 128, "Cover_Rate": 0.34594594594594597} {"Template_token": ["", "static", "SDValue", "PerformVLDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "CombineBaseUpdate", "(", "N", ","], "ground_truth": ["DCI", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "PerformVLDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44292, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ","], "ground_truth": ["DAG", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44293, "Length": 62, "Cover_Rate": 0.31313131313131315} {"Template_token": ["", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "Cycles32", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Cycles32", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ")", ";", "Results", ".", "push_back", "(", "Cycles32", ".", "getValue", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "ReplaceREADCYCLECOUNTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44294, "Length": 150, "Cover_Rate": 0.7425742574257426} {"Template_token": ["", "SDValue", "Cycles32", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Cycles32", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ")", ";", "Results", ".", "push_back", "(", "Cycles32", "."], "ground_truth": ["getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "ReplaceREADCYCLECOUNTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44295, "Length": 64, "Cover_Rate": 0.31683168316831684} {"Template_token": ["", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1"], "ground_truth": [",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44296, "Length": 506, "Cover_Rate": 0.5763097949886105} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldAlignPointerArgs", "(", "CallInst", "*", "CI", ",", "unsigned", "&", "MinSize", ",", "unsigned", "&", "PrefAlign", ")", "const", "{", "if", "(", "!", "isa", "<", "MemIntrinsic", ">", "(", "CI", ")", ")", "return", "false", ";", "MinSize", "=", "", ";", "PrefAlign", "=", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering (2)2", "Func": "shouldAlignPointerArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44297, "Length": 61, "Cover_Rate": 0.9838709677419355} {"Template_token": ["", "MinSize", "=", "", ";", "PrefAlign", "=", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isMClass", "("], "ground_truth": [")", "?", "", ":", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "shouldAlignPointerArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44298, "Length": 25, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)2", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44299, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "(", "(", "Size", "==", "", ")", "&&", "!", "Subtarget", "->", "isMClass"], "ground_truth": ["(", ")", ")", "?", "AtomicExpansionKind", "::", "LLOnly", ":", "AtomicExpansionKind", "::", "None", ";"], "File": "ARMISelLowering (2)2", "Func": "shouldExpandAtomicLoadInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44300, "Length": 24, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "unsigned", "Size", "=", "SI", "->", "getValueOperand", "(", ")", "->"], "ground_truth": ["getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "shouldExpandAtomicStoreInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44301, "Length": 28, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits"], "ground_truth": ["(", ")", "/", "", ";"], "File": "ARMISelLowering (2)2", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44302, "Length": 124, "Cover_Rate": 0.33879781420765026} {"Template_token": ["", "return", "DAG", ".", "getExtLoad", "(", "LD", "->", "getExtensionType", "(", ")", ",", "SDLoc", "(", "LD", ")", ",", "ExtendedTy", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ","], "ground_truth": ["LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44303, "Length": 67, "Cover_Rate": 0.41358024691358025} {"Template_token": ["", "if", "(", "ExtendedTy", "==", "LD", "->", "getMemoryVT", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "SDLoc", "(", "LD", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD"], "ground_truth": ["->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44304, "Length": 69, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "PtrVT", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg", "<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "", ",", "MemOps", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44305, "Length": 181, "Cover_Rate": 0.48138297872340424} {"Template_token": ["", "return", "Subtarget", "->", "useSoftFloat"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "useSoftFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44306, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "CCInfo"], "ground_truth": [".", "getNextStackOffset", "(", ")", ",", "", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44307, "Length": 43, "Cover_Rate": 0.4673913043478261} {"Template_token": ["", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", "."], "ground_truth": ["getReg", "(", ")", "==", "", ")", "{"], "File": "ARMISelLowering (2)3", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44308, "Length": 105, "Cover_Rate": 0.30791788856304986} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "", ")", ";", "if", "(", "deadCPSR", ")", "{", "assert", "(", "!", "MI", "->", "getOperand", "(", "ccOutIdx", ")", ".", "getReg", "(", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44309, "Length": 116, "Cover_Rate": 0.34017595307917886} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering (2)3", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44310, "Length": 74, "Cover_Rate": 0.5606060606060606} {"Template_token": ["", "unsigned", "RBegin", ",", "REnd", ";", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "NumGPRs", "=", "REnd", "-", "RBegin", ";", "}", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "NumGPRs", "=", "(", "firstUnalloced", "<=", "", ")", "?", "(", "", "-", "firstUnalloced", ")", ":", "", ";", "}", "unsigned", "Align", "=", "Subtarget", "->", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "ArgRegsSize", "=", "NumGPRs", "*", "", ";", "if", "(", "NumGPRs", "&&", "Align", ">", "", "&&", "(", "ArgRegsSize", "<", "ArgSize", "||", "InRegsParamRecordIdx", ">=", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", ")", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "Padding", "=", "OffsetToAlignment", "(", "ArgRegsSize", "+", "AFI", "->", "getArgRegsSaveSize", "(", ")", ",", "Align", ")", ";", "ArgRegsSaveSize", "=", "ArgRegsSize", "+"], "ground_truth": ["Padding", ";"], "File": "ARMISelLowering (2)3", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44311, "Length": 145, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "bool", "TargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ")", "const", "{", "if", "(", "getEffectiveCallingConv", "(", "CallConv", ",", "isVarArg", ")", "!=", "CallingConv", "::", "_AAPCS_VFP", ")", "return", "false", ";", "HABaseType", "Base", "=", "HA_UNKNOWN", ";", "uint64_t", "Members", "=", "", ";", "bool", "result", "=", "isHomogeneousAggregate", "(", "Ty", ","], "ground_truth": ["Base", ",", "Members", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44312, "Length": 57, "Cover_Rate": 0.7125} {"Template_token": ["", "bool", "result", "=", "isHomogeneousAggregate", "(", "Ty", ",", "Base", ",", "Members", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "result", "<<", "", ";", "Ty", "->", "dump", "(", ")", ")", ";", "return", "result"], "ground_truth": [";"], "File": "ARMISelLowering (2)3", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44313, "Length": 34, "Cover_Rate": 0.425} {"Template_token": ["", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", ""], "ground_truth": [",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{"], "File": "ARMISelLowering (2)3", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44314, "Length": 110, "Cover_Rate": 0.5729166666666666} {"Template_token": ["", "RCPair", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'r'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break"], "ground_truth": [";"], "File": "ARMISelLowering (2)3", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44315, "Length": 193, "Cover_Rate": 0.5594202898550724} {"Template_token": ["", "RCPair", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'r'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'t'", ":", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "}", "}", "if", "(", "StringRef", "(", "", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "", ")", ",", "&", "", ")", ";", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "("], "ground_truth": ["Constraint", ",", "VT", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44316, "Length": 306, "Cover_Rate": 0.8869565217391304} {"Template_token": ["", "else", "if", "(", "", "(", "Op", ".", "getNode", "(", ")", ")", "||", "", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "WrapperOp", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "WrapperOp", ")", ")", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->"], "ground_truth": ["getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "isFloatingPointZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44317, "Length": 97, "Cover_Rate": 0.41630901287553645} {"Template_token": ["", "static", "bool", "isFloatingPointZero", "(", "SDValue", "Op", ")", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";", "else", "if", "(", "", "(", "Op", ".", "getNode", "(", ")", ")", "||", "", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "WrapperOp", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "WrapperOp", ")", ")", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";", "}", "}", "else", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "Op", "->", "getValueType", "(", "", ")", "==", "", ")", "{", "SDValue", "BitcastOp", "=", "Op", "->", "getOperand", "(", "", ")", ";", "if", "(", "BitcastOp", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "MoveOp", "=", "BitcastOp", "->", "getOperand", "(", "", ")", ";", "if", "(", "MoveOp", "->", "getOpcode", "(", ")", "==", "", "&&", "cast", "<", "ConstantSDNode", ">", "(", "MoveOp", ")", "->", "getZExtValue", "(", ")", "==", "", ")", "{", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)3", "Func": "isFloatingPointZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44318, "Length": 212, "Cover_Rate": 0.9098712446351931} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "Domain", "=", "", ";", "}", "else", "if", "(", "Subtarget", "->", "isSwift", "(", ")", "&&", "Ord", "==", "Release", ")", "{", "Domain", "=", ""], "ground_truth": [";"], "File": "ARMISelLowering (2)3", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44319, "Length": 132, "Cover_Rate": 0.6226415094339622} {"Template_token": ["", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ","], "ground_truth": ["DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44320, "Length": 178, "Cover_Rate": 0.36105476673427994} {"Template_token": ["", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ","], "ground_truth": ["DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44321, "Length": 177, "Cover_Rate": 0.359026369168357} {"Template_token": ["", "int", "ImmVal", "=", "IsDouble", "?", "", "(", "FPVal", ")", ":", "", "(", "FPVal", ")", ";", "if", "(", "ImmVal", "!=", "-", "", ")", "{", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "(", "iVal", "&", "", ")", "!=", "(", "iVal", ">>", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewVal", "=", "isNEONModifiedImm", "(", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "VMovVT", ",", "false", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["DL", ",", "", ",", "VecConstant", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44322, "Length": 231, "Cover_Rate": 0.44594594594594594} {"Template_token": ["", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Size", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList"], "ground_truth": ["(", "", ",", "", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44323, "Length": 86, "Cover_Rate": 0.43} {"Template_token": ["", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "&", "SrcVal", ",", ""], "ground_truth": [",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44324, "Length": 38, "Cover_Rate": 0.36893203883495146} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFP_ROUND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "", ")", ";", "RTLIB", "::", "Libcall", "LC"], "ground_truth": [";"], "File": "ARMISelLowering (2)3", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44325, "Length": 43, "Cover_Rate": 0.39814814814814814} {"Template_token": ["", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "SRet", ",", "DAG", "."], "ground_truth": ["getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44326, "Length": 168, "Cover_Rate": 0.3492723492723493} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "{", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ","], "ground_truth": ["CPAddr", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44327, "Length": 183, "Cover_Rate": 0.42657342657342656} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return"], "ground_truth": ["Result", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44328, "Length": 182, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "return", "getCMOV", "(", "SDLoc", "(", "Op", ")", ",", "VT", ",", "SelectTrue", ",", "SelectFalse", ",", "cc", ",", "CCR", ",", "OverflowCmp", ",", "DAG", ")", ";", "}", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "const", "ConstantSDNode", "*", "CMOVTrue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "CMOVFalse", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "CMOVTrue", "&&", "CMOVFalse", ")", "{", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "cc", "=", "Cond", ".", "getOperand", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44329, "Length": 183, "Cover_Rate": 0.3804573804573805} {"Template_token": ["", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "getInverseCCForVSEL", "(", "CC", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "{", "if", "(", "LHS", "==", "TrueVal", "&&", "RHS", "==", "FalseVal", ")", "{", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "else", "if", "(", "LHS", "==", "FalseVal", "&&", "RHS", "==", "TrueVal", ")", "{", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR"], "ground_truth": [",", "Cmp", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44330, "Length": 468, "Cover_Rate": 0.6324324324324324} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "bool", "isBigEndian", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "std", "::", "min", "(", "", ",", "St", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "StVal", ")", ";", "SDValue", "IntVec", "=", "StVal", ".", "getOperand", "(", "", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "IntVec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT", ",", "IntVec", ")", ";", "SDValue", "ExtElt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "StVal", ".", "getOperand", "(", "", ")", ")", ";", "dl", "=", "SDLoc", "(", "N", ")", ";", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ExtElt", ")", ";", "DCI", ".", "AddToWorklist", "(", "Vec", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "ExtElt", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "V", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getAAInfo", "(", ")", ")", ";", "}", "if", "(", "", "(", "N", ")", "&&", "VT", ".", "isVector", "(", ")", "&&", "DCI", ".", "DAG", ".", "getTargetLoweringInfo"], "ground_truth": ["(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44331, "Length": 440, "Cover_Rate": 0.3700588730025231} {"Template_token": ["", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "Op", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "", "||", "NumLanes", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "", ")", ",", "N0", ",", "DAG", ".", "getConstant", "(", "Log2_64"], "ground_truth": ["(", "C", ")", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44332, "Length": 149, "Cover_Rate": 0.47003154574132494} {"Template_token": ["", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "||", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C", ";", "SDValue", "N0", "=", "Op", "->", "getOperand", "(", "", ")", ";", "SDValue", "ConstVec", "=", "Op", "->", "getOperand", "(", "", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "Op", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "", "||", "NumLanes", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "", ")", ","], "ground_truth": ["N0", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "C", ")", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44333, "Length": 226, "Cover_Rate": 0.7129337539432177} {"Template_token": ["", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1"], "ground_truth": [",", "NewLD2", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44334, "Length": 191, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "Size", "==", "", ")", "&&", "!", "Subtarget"], "ground_truth": ["->", "isMClass", "(", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "shouldExpandAtomicLoadInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44335, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "Size", "==", "", ")", "&&"], "ground_truth": ["!", "Subtarget", "->", "isMClass", "(", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "shouldExpandAtomicLoadInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44336, "Length": 27, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")"], "ground_truth": ["?", "", ":", "", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44337, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["MBB", ";"], "File": "ARMISelLowering (2)4", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44338, "Length": 299, "Cover_Rate": 0.7475} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", ""], "ground_truth": [")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ")", ")", ";"], "File": "ARMISelLowering (2)4", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44339, "Length": 170, "Cover_Rate": 0.425} {"Template_token": ["", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "", "&&", "", ")", ";", "int", "index", "=", "ArgLocs", "[", "i", "]", ".", "getValNo", "(", ")", ";", "if", "(", "index", "!=", "lastInsIndex", ")", "{", "", "Flags", "=", "Ins", "[", "index", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "CurByValIndex", "=", "CCInfo", ".", "getInRegsParamsProcessed", "(", ")", ";", "ByValStoreOffset", "=", "RoundUpToAlignment", "(", "ByValStoreOffset", ",", "Flags", ".", "getByValAlign", "(", ")", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "CurOrigArg", ",", "CurByValIndex", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "PartOffset", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ".", "getByValSize", "(", ")", ",", "true", ",", "ByValStoreOffset", ",", "TotalArgRegsSaveSize", ")", ";", "ByValStoreOffset", "+=", "Flags", ".", "getByValSize", "(", ")", ";", "ByValStoreOffset", "=", "std", "::", "min", "(", "ByValStoreOffset", ",", "", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ")", ";", "CCInfo", ".", "nextInRegsParam", "(", ")", ";", "}", "else", "{", "unsigned", "FIOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ",", "FIOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ")", ";", "}", "lastInsIndex", "=", "index", ";", "}", "}", "}", "if", "(", "isVarArg", ")", "VarArgStyleRegisters", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "TotalArgRegsSaveSize", ")", ";", "AFI", "->", "setArgumentStackSize", "(", "CCInfo", "."], "ground_truth": ["getNextStackOffset", "(", ")", ")", ";"], "File": "ARMISelLowering (2)4", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44340, "Length": 509, "Cover_Rate": 0.3818454613653413} {"Template_token": ["", "setLoadExtAction", "(", "", ",", "From", ",", "To", ",", "Action", ")", ";", "setLoadExtAction", "(", "", ",", "From", ",", "To", ",", "Action", ")", ";", "setLoadExtAction", "(", "", ",", "From", ",", "To", ",", "Action"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "addAllExtLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44341, "Length": 33, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "}", "else", "return", "SDValue", "(", ")", ";", "}", "if", "(", "nextIndex", "!=", "Vec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "||", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "VT", ".", "getVectorElementType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "inputLaneType", "=", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "switch", "(", "inputLaneType", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "AddCombineBUILD_VECTORToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44342, "Length": 193, "Cover_Rate": 0.32220367278797996} {"Template_token": ["", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeSubeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiAddSub", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAddSub", "=", "nullptr", ";", "if", "(", "(", "AddeSubeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeSubeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAddSub", "=", "&", "AddeSubeOp1", ";", "else", "HiAddSub", "=", "&", "AddeSubeOp0", ";", "if", "(", "AddcSubcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcSubcOp0", ";", "LowAddSub", "=", "&", "AddcSubcOp1", ";", "}", "if", "(", "AddcSubcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcSubcOp1", ";", "LowAddSub", "=", "&", "AddcSubcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcSubcNode", "==", "HiAddSub", "->", "getNode", "(", ")", "||", "AddcSubcNode", "->", "isPredecessorOf", "(", "HiAddSub", "->", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "Subtarget", "->", "hasDSP", "(", ")", "&&", "Subtarget", "->", "useMulOps", "(", ")", "&&", "FinalOpc", "==", "", "&&", "!", "AddeSubeNode", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "LowAddSub", "->", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "static_cast", "<", "ConstantSDNode", "*", ">", "(", "LowAddSub", "->", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", "==", "", ")", "{", "Ops", ".", "push_back", "(", "*", "HiAddSub", ")", ";", "if", "(", "AddcSubcNode", "->", "getOpcode", "(", ")", "==", "", ")", "{", "FinalOpc", "=", "", ";", "}", "else", "{", "FinalOpc", "=", "", ";", "}", "SDValue", "NewNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcSubcNode", ")", ",", "", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeSubeNode", ",", "", ")", ",", "NewNode", ")", ";", "return", "SDValue", "(", "AddeSubeNode", ",", "", ")", ";", "}", "else", "if", "(", "AddcSubcNode", "->", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAddSub", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAddSub", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcSubcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeSubeNode", ",", "", ")", ",", "HiMLALResult", ")", ";", "SDValue", "LoMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcSubcNode", ",", "", ")", ",", "LoMLALResult", ")", ";", "return", "SDValue", "(", "AddeSubeNode", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44343, "Length": 494, "Cover_Rate": 0.5887961859356377} {"Template_token": ["", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "AddCombineTo64bitMLAL", "(", "AddeNode", ",", "DCI", ",", "Subtarget", ")", ";", "}", "if", "(", "!", "isNullConstant", "(", "UmlalNode", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "", ")", ")", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", ")", "||", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", "&&", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "", ")", ")", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Ops", "[", "]", "=", "{", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "UmlalNode", "->", "getOperand", "(", ""], "ground_truth": [")", ",", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "AddHi", "}", ";"], "File": "ARMISelLowering (2)5", "Func": "AddCombineTo64bitUMAAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44344, "Length": 172, "Cover_Rate": 0.44675324675324674} {"Template_token": ["", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDNode", "*", "Unzip", "=", "N0", ".", "getNode", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Unzip", "->", "getOperand", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "AddCombineToVPADD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44345, "Length": 82, "Cover_Rate": 0.4120603015075377} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "unsigned", "Opcode", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "Opcode", "=", "", ";", "else", "Opcode", "=", "", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Opcode", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "EVT", "ElemTy", "=", "N00", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ConcatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ElemTy", ",", "NumElts", "*", "", ")", ";", "SDValue", "Concat", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "ConcatVT", ",", "N00", ".", "getOperand", "(", "", ")", ",", "N00", "."], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "AddCombineVUZPToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44346, "Length": 164, "Cover_Rate": 0.45938375350140054} {"Template_token": ["", "void", "TargetLowering", "::", "addDRTypeForNEON", "(", "MVT", "VT", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "addTypeForNEON", "(", "VT"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "addDRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44347, "Length": 24, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "void", "TargetLowering", "::", "addQRTypeForNEON", "("], "ground_truth": ["MVT", "VT", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "addQRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44348, "Length": 9, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "attachMEMCPYScratchRegs", "(", "Subtarget", ",", "MI", ",", "Node", ")", ";", "return", ";", "}", "const", "MCInstrDesc", "*", "MCID", "=", "&", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ccOutIdx", ";", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "-", "MI", ".", "getDesc", "(", ")", ".", "getSize", "(", ")", "&&", "", "", ")", ";", "MI", ".", "setDesc", "(", "*", "MCID", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "for", "(", "unsigned", "c", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "c", "--", ";", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "--", ";", ")", "{", "const", "MachineOperand", "&", "op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "op", ".", "isReg", "(", ")", "&&", "op", ".", "isUse", "(", ")", ")", "{", "int", "DefIdx", "=", "MCID", "->", "getOperandConstraint", "(", "i", ",", "MCOI", "::", "TIED_TO", ")", ";", "if", "(", "DefIdx", "!=", "-", "", ")", "MI", ".", "tieOperands", "(", "DefIdx", ",", "i", ")", ";", "}", "}", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "ccOutIdx", "=", "", ";", "}", "else", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "}", "else", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MI", ".", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", ".", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "", ")", ";", "if", "(", "deadCPSR", ")", "{", "assert", "(", "!", "MI", ".", "getOperand", "(", "ccOutIdx", ")", "."], "ground_truth": ["getReg", "(", ")", "&&", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44349, "Length": 483, "Cover_Rate": 0.8702702702702703} {"Template_token": ["", "return", "Subtarget", "->"], "ground_truth": ["isMClass", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "alignLoopsWithOptSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44350, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "if", "(", "Ty", "==", "", "||", "Ty", "==", "", "||", "Ty", "==", "", ")", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Ty", "==", "", "||", "Ty", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "(", "Ty", "==", "", "||", "Ty", "==", "", "||", "Ty", "==", "", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "if", "(", "(", "Ty", "==", "", "||", "Ty", "==", "", "||", "Ty", "==", "", ")", "&&", "Alignment", ">=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44351, "Length": 163, "Cover_Rate": 0.5379537953795379} {"Template_token": ["", "return", "Ext", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", "*", "Ext", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "}", ";", "if", "(", "!", "match", "(", "Ext1", ",", "m_ZExtOrSExt", "(", "m_Value", "(", ")", ")", ")", "||", "!", "match", "(", "Ext2", ",", "m_ZExtOrSExt", "(", "m_Value", "(", ")", ")", ")", "||", "!", "areExtDoubled", "(", "cast", "<", "Instruction", ">", "(", "Ext1", ")", ")", "||", "!", "areExtDoubled", "("], "ground_truth": ["cast", "<", "Instruction", ">", "(", "Ext2", ")", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "areExtractExts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44352, "Length": 85, "Cover_Rate": 0.7522123893805309} {"Template_token": ["", "}", ";", "if", "(", "!", "match", "(", "Ext1", ",", "m_ZExtOrSExt", "(", "m_Value", "(", ")", ")", ")", "||", "!", "match", "(", "Ext2", ",", "m_ZExtOrSExt", "(", "m_Value", "(", ")", ")", ")", "||", "!", "areExtDoubled", "(", "cast", "<", "Instruction", ">", "("], "ground_truth": ["Ext1", ")", ")", "||", "!", "areExtDoubled", "(", "cast", "<", "Instruction", ">", "(", "Ext2", ")", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "areExtractExts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44353, "Length": 57, "Cover_Rate": 0.504424778761062} {"Template_token": ["", "if", "(", "isFloatingPointZero", "(", "Op", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ";", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44354, "Length": 88, "Cover_Rate": 0.8380952380952381} {"Template_token": ["", "const", "bool", "MinSize", "=", "ST", ".", "hasMinSize", "(", ")", ";", "const", "bool", "HasDivide", "=", "ST", ".", "isThumb", "(", ")", "?", "ST", ".", "hasDivideInThumbMode", "(", ")", ":", "ST", ".", "hasDivideInMode", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "isVector"], "ground_truth": ["(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "BuildSDIVPow2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44355, "Length": 54, "Cover_Rate": 0.313953488372093} {"Template_token": ["", "static", "bool", "canGuaranteeTCO", "(", "CallingConv", "::", "ID"], "ground_truth": ["CC", ",", "bool", "GuaranteeTailCalls", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "canGuaranteeTCO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44356, "Length": 13, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "CCAssignFnForReturn", "("], "ground_truth": ["CallConv", ",", "isVarArg", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44357, "Length": 37, "Cover_Rate": 0.5211267605633803} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ","], "ground_truth": ["RVLocs", ",", "Context", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44358, "Length": 22, "Cover_Rate": 0.30985915492957744} {"Template_token": ["", "default", ":", "report_fatal_error", "(", "", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "Fast", ":", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS_GHC", ")", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::"], "ground_truth": ["CFGuard_Check", ":"], "File": "ARMISelLowering (2)5", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44359, "Length": 96, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::"], "ground_truth": ["Fast", ":"], "File": "ARMISelLowering (2)5", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44360, "Length": 42, "Cover_Rate": 0.3088235294117647} {"Template_token": ["", "return", "CCAssignFnForNode", "(", "CC", ",", "true"], "ground_truth": [",", "isVarArg", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "CCAssignFnForReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44361, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "SDValue", "Addr", "=", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ";", "SmallVector", "<", "BaseUpdateUser", ",", "", ">", "BaseUpdates", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Addr", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Addr", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Addr", ".", "getResNo", "(", ")", "||", "User", "->", "getNumOperands", "(", ")", "!=", "", ")", "continue", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "UI", ".", "getOperandNo", "(", ")", "==", "", "?", "", ":", "", ")", ";", "unsigned", "ConstInc", "=", "getPointerConstIncrement", "(", "User", "->", "getOpcode", "(", ")", ",", "Addr", ",", "Inc", ",", "DCI", ".", "DAG", ")", ";", "if", "(", "ConstInc", "||", "User", "->", "getOpcode", "(", ")", "==", "", ")", "BaseUpdates", ".", "push_back", "(", "{", "User", ",", "Inc", ",", "ConstInc", "}", ")", ";", "}", "SDValue", "Base", ";", "SDValue", "CInc", ";", "if", "(", "findPointerConstIncrement", "(", "Addr", ".", "getNode", "(", ")", ",", "&", "Base", ",", "&", "CInc", ")", ")", "{", "unsigned", "Offset", "=", "getPointerConstIncrement", "(", "Addr", "->", "getOpcode", "(", ")", ",", "Base", ",", "CInc", ",", "DCI", ".", "DAG", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Base", "->", "use_begin", "(", ")", ",", "UE", "="], "ground_truth": ["Base", "->", "use_end", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44362, "Length": 221, "Cover_Rate": 0.3564516129032258} {"Template_token": ["", "if", "(", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "AllOnes", ")", ")", "return", "Result", ";", "if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI"], "ground_truth": [",", "AllOnes", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "combineSelectAndUseCommutative", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44363, "Length": 66, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "return", ";", "KnownBits", "KnownRHS", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "Known", "=", "KnownBits", "::", "commonBits", "(", "Known", ",", "KnownRHS", ")", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44364, "Length": 274, "Cover_Rate": 0.3277511961722488} {"Template_token": ["", "SDValue", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "CarryVT", ",", "", ")", ",", "BoolCarry", ",", "DAG", ".", "getConstant", "(", "", ",", "DL"], "ground_truth": [",", "CarryVT", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ConvertBooleanCarryToCarryFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44365, "Length": 34, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", "."], "ground_truth": ["getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Flags", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ConvertCarryFlagToBooleanCarry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44366, "Length": 43, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "SDLoc", "dl", "(", "V", ".", "getNode", "(", ")", ")", ";", "SDValue", "VLo", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "V", ",", "dl", ",", "", ")", ";", "SDValue", "VHi", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "V", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ",", "dl", ",", "", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "if", "(", "isBigEndian", ")", "std", "::", "swap", "(", "VLo", ",", "VHi", ")", ";", "SDValue", "RegClass", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "DAG", ".", "getTargetConstant", "(", "", ","], "ground_truth": ["dl", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44367, "Length": 114, "Cover_Rate": 0.5588235294117647} {"Template_token": ["", "void", "TargetLowering", "::", "emitAtomicCmpXchgNoStoreLLBalance", "(", "IRBuilderBase", "&", "Builder", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "return", ";", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "("], "ground_truth": [")", "->", "getParent", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitAtomicCmpXchgNoStoreLLBalance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44368, "Length": 40, "Cover_Rate": 0.7017543859649122} {"Template_token": ["", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Builder", ".", "CreateCall", "(", "", "(", "M", ",", "", ")"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitAtomicCmpXchgNoStoreLLBalance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44369, "Length": 30, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "case", "AtomicOrdering", "::", "AcquireRelease", ":", "if", "(", "Subtarget", "->", "preferISHSTBarriers", "(", ")", ")", "return", "makeDMB", "(", "Builder", ",", "", ")", ";", "else", "return", "makeDMB", "(", "Builder", ",", "", ")", ";", "}", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44370, "Length": 36, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "!", "Inst", "->", "hasAtomicStore", "(", ")", ")", "return", "nullptr", ";", "LLVM_FALLTHROUGH", ";", "case", "AtomicOrdering", "::", "Release", ":", "case", "AtomicOrdering", "::", "AcquireRelease", ":", "if", "(", "Subtarget", "->", "preferISHSTBarriers", "(", ")", ")", "return", "makeDMB"], "ground_truth": ["(", "Builder", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44371, "Length": 40, "Cover_Rate": 0.3418803418803419} {"Template_token": ["", "Function", "*", "Ldrex", "=", "", "(", "M", ",", "Int", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ",", "", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValueTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValueTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValueTy", ",", "", ")", ")", ",", "", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "", "Int", "=", "IsAcquire", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMISelLowering (2)5", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44372, "Length": 170, "Cover_Rate": 0.5944055944055944} {"Template_token": ["", "case", "CodeModel", "::", "Tiny", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "gettBLXrOpcode", "(", "*", "MBB", "->", "getParent", "(", ")", ")", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit"], "ground_truth": ["|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44373, "Length": 274, "Cover_Rate": 0.5956521739130435} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "ContBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "++", "MBB", "->", "getIterator", "(", ")", ",", "ContBB", ")", ";", "ContBB", "->", "splice", "(", "ContBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "ContBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "ContBB", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44374, "Length": 200, "Cover_Rate": 0.796812749003984} {"Template_token": ["", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "IsThumb2"], "ground_truth": [")", "{"], "File": "ARMISelLowering (2)5", "Func": "emitPostLd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44375, "Length": 141, "Cover_Rate": 0.4338461538461538} {"Template_token": ["", "assert", "(", "LdOpc", "!=", "", "&&", "", ")", ";", "if", "(", "LdSize", ">=", "", ")", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::"], "ground_truth": ["Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "LdSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitPostLd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44376, "Length": 257, "Cover_Rate": 0.7907692307692308} {"Template_token": ["", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "("], "ground_truth": ["", ")", ".", "addImm", "(", "StSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44377, "Length": 143, "Cover_Rate": 0.4525316455696203} {"Template_token": ["", "bool", "IsRelease", "=", "isReleaseOrStronger", "(", "Ord", ")", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M"], "ground_truth": ["->", "getContext", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44378, "Length": 133, "Cover_Rate": 0.4854014598540146} {"Template_token": ["", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Release", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "Acquire"], "ground_truth": [":"], "File": "ARMISelLowering (2)5", "Func": "emitTrailingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44379, "Length": 38, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "SDValue", "TargetLowering", "::", "ExpandBITCAST", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "const", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", "&&", "(", "DstVT", "==", "", "||", "DstVT", "==", "", ")", ")", "return", "MoveToHPR", "(", "SDLoc", "(", "N", ")", ",", "DAG", ",", "", ",", "DstVT", ".", "getSimpleVT", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Op", ")", ")", ";", "if", "(", "(", "DstVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "(", "SrcVT", "==", "", "||", "SrcVT", "==", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DstVT", ",", "MoveFromHPR", "(", "SDLoc", "(", "N", ")", ",", "DAG", ",", "", ",", "SrcVT", ".", "getSimpleVT", "(", ")", ",", "Op", ")", ")", ";", "if", "(", "!", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "if", "(", "SDValue", "Val", "=", "CombineVMOVDRRCandidateWithVecOp", "(", "N", ",", "DAG", ")", ")", "return", "Val", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ","], "ground_truth": ["Hi", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44380, "Length": 308, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "DBZCHK", "=", "WinDBZCheckDenominator", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getEntryNode", "(", ")", ")", ";", "SDValue", "Result", "=", "LowerWindowsDIVLibCall", "(", "Op", ",", "DAG", ",", "Signed", ",", "DBZCHK", ")", ";", "SDValue", "Lower", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ")", ";", "SDValue", "Upper", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ")", ";", "Upper", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["", ",", "Upper", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ExpandDIV_Windows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44381, "Length": 103, "Cover_Rate": 0.5124378109452736} {"Template_token": ["", "EVT", "PtrType", "=", "Ptr", ".", "getValueType", "(", ")", ";", "unsigned", "NewAlign", "=", "MinAlign", "(", "Ld", "->", "getAlignment", "(", ")", ",", "", ")", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrType", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PtrType", ")", ")", ";", "RetVal2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "NewPtr", ",", "Ld", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "NewAlign", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", ";", "}", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44382, "Length": 100, "Cover_Rate": 0.41841004184100417} {"Template_token": ["", "}", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "{", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "RetVal1", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "EVT", "PtrType", "=", "Ptr", ".", "getValueType", "(", ")", ";", "unsigned", "NewAlign", "=", "MinAlign", "(", "Ld", "->", "getAlignment", "(", ")", ",", "", ")", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrType", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PtrType", ")", ")", ";", "RetVal2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "NewPtr", ",", "Ld", "->", "getPointerInfo", "(", ")", "."], "ground_truth": ["getWithOffset", "(", "", ")", ",", "NewAlign", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44383, "Length": 158, "Cover_Rate": 0.6610878661087866} {"Template_token": ["", "AsmStr", "=", "std", "::", "string", "(", "AsmPieces", "[", "", "]", ")", ";", "AsmPieces", ".", "clear", "(", ")", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "", ",", "", ",", "", ")", "==", "", ")", "{", "IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CI", "->", "getType", "(", ")", ")", ";", "if", "(", "Ty", "&&", "Ty", "->", "getBitWidth", "(", ")", "==", "", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "break", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering (2)5", "Func": "ExpandInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44384, "Length": 119, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "AsmStr", "=", "std", "::", "string", "(", "AsmPieces", "[", "", "]", ")", ";", "AsmPieces", ".", "clear", "(", ")", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "", ",", "", ",", "", ")", "==", "", ")", "{", "IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CI", "->", "getType", "(", ")", ")", ";", "if", "(", "Ty", "&&", "Ty", "->", "getBitWidth", "(", ")", "=="], "ground_truth": ["", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ExpandInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44385, "Length": 112, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "MF", ".", "getFrameInfo", "(", ")", ".", "computeMaxCallFrameSize", "(", "MF", ")", ";", "TargetLoweringBase", "::", "finalizeLowering", "(", "MF"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "finalizeLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44386, "Length": 18, "Cover_Rate": 0.6} {"Template_token": ["", "void", "TargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MF", ".", "getFrameInfo", "(", ")", ".", "computeMaxCallFrameSize"], "ground_truth": ["(", "MF", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "finalizeLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44387, "Length": 22, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "APInt", "ToMask", ",", "FromMask", ";", "SDValue", "From", "=", "ParseBFI", "(", "N", ",", "ToMask", ",", "FromMask", ")", ";", "SDValue", "To", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "V", "=", "To", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "APInt", "NewToMask", ",", "NewFromMask", ";", "SDValue", "NewFrom", "=", "ParseBFI", "(", "V", ".", "getNode", "(", ")"], "ground_truth": [",", "NewToMask", ",", "NewFromMask", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "FindBFIToCombineWith", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44388, "Length": 68, "Cover_Rate": 0.4503311258278146} {"Template_token": ["", "ArrayRef", "<", "int", ">", "OpMask", "=", "Op0", "->", "getMask", "(", ")", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "NMask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "if", "(", "NMask", "[", "i", "]", ">", "", "&&", "OpMask", "[", "NMask", "[", "i", "]", "]", ">", "", "&&", "OpMask", "[", "NMask", "[", "i", "]", "]", "!=", "i", ")", "return", "SDValue", "(", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op0", "->", "getOperand", "(", "", ")"], "ground_truth": [",", "Op1", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "FlattenVectorShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44389, "Length": 107, "Cover_Rate": 0.3292307692307692} {"Template_token": ["", "bool", "TargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "if", "(", "getEffectiveCallingConv", "(", "CallConv", ",", "isVarArg", ")", "!=", "CallingConv", "::", "_AAPCS_VFP", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44390, "Length": 40, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "unsigned", "ShiftBits", "=", "countLeadingZeros", "(", "Mask", ")", ";", "if", "(", "RHSV", "&&", "(", "RHSV", ">", "", "||", "(", "RHSV", "<<", "ShiftBits", ")", "<=", "", ")", ")", "{", "SDValue", "ShiftAmt", "=", "DAG", ".", "getConstant", "(", "ShiftBits", ",", "dl", ",", "", ")", ";", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "ShiftAmt", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "RHSV", "<<", "ShiftBits", ",", "dl", ",", "", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "LHS", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", "==", "", "&&", "CC", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "<", "", ")", "{", "unsigned", "ShiftAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "+", "", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "LHS", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "Shift", ".", "getValue", "(", "", ")", ",", "SDValue", "(", ")", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "Chain", ".", "getValue", "(", "", ")", ";", "}", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "isNullConstant", "(", "RHS", ")", ")", "{", "switch", "(", "CondCode", ")", "{", "default", ":"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)5", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44391, "Length": 293, "Cover_Rate": 0.31104033970276007} {"Template_token": ["", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Value", ".", "getValue", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Value", "=", "Value", ".", "getValue", "(", "", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "LHS"], "ground_truth": [",", "RHS", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getARMXALUOOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44392, "Length": 250, "Cover_Rate": 0.4051863857374392} {"Template_token": ["", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Value", ".", "getValue", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Value", "=", "Value", ".", "getValue", "(", "", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Value", ".", "getValue", "(", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")"], "ground_truth": [",", "Value", ".", "getValue", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getARMXALUOOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44393, "Length": 287, "Cover_Rate": 0.4651539708265802} {"Template_token": ["", "SDValue", "TrueLow", "=", "TrueVal", ".", "getValue", "(", "", ")", ";", "SDValue", "TrueHigh", "=", "TrueVal", ".", "getValue", "(", "", ")", ";", "SDValue", "FalseLow", "=", "FalseVal", ".", "getValue", "(", "", ")", ";", "SDValue", "FalseHigh", "=", "FalseVal", ".", "getValue", "(", "", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseLow", ",", "TrueLow", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseHigh", ",", "TrueHigh", ",", "cc", ",", "CCR", ",", "duplicateCmp", "(", "Cmp", ",", "DAG", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Low", ",", "High", ")", ";", "}", "else", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc"], "ground_truth": [",", "CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getCMOV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44394, "Length": 134, "Cover_Rate": 0.5234375} {"Template_token": ["", "unsigned", "S", "=", "Constraint", ".", "size", "(", ")", ";", "if", "(", "S", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "default", ":", "break", ";", "case", "'l'", ":", "return", "C_RegisterClass", ";", "case", "'w'", ":", "return", "C_RegisterClass", ";", "case", "'h'", ":", "return", "C_RegisterClass", ";", "case", "'x'", ":", "return", "C_RegisterClass", ";", "case", "'t'", ":", "return", "C_RegisterClass", ";", "case", "'j'", ":", "return", "C_Immediate", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "("], "ground_truth": ["S", "==", "", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "getConstraintType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44395, "Length": 80, "Cover_Rate": 0.6299212598425197} {"Template_token": ["", "case", "CallingConv", "::", "Swift", ":", "case", "CallingConv", "::", "SwiftTail", ":", "return", "isVarArg", "?", "CallingConv", "::", "_AAPCS", ":", "CallingConv", "::", "_AAPCS_VFP", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Tail", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "CallingConv", "::", "_APCS", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";", "case", "CallingConv", "::"], "ground_truth": ["Fast", ":"], "File": "ARMISelLowering (2)5", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44396, "Length": 92, "Cover_Rate": 0.39148936170212767} {"Template_token": ["", "Register", "TargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")"], "ground_truth": ["const", "{"], "File": "ARMISelLowering (2)5", "Func": "getExceptionPointerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44397, "Length": 12, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")"], "ground_truth": ["std", "::", "swap", "(", "ArgValue", ",", "ArgValue2", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44398, "Length": 127, "Cover_Rate": 0.4584837545126354} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps"], "ground_truth": ["(", ")", ")", "return", "MVEMaxSupportedInterleaveFactor", ";"], "File": "ARMISelLowering (2)5", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44399, "Length": 22, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getMaxSupportedInterleaveFactor", "(", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")"], "ground_truth": ["return", "MVEMaxSupportedInterleaveFactor", ";"], "File": "ARMISelLowering (2)5", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44400, "Length": 30, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getNumInterleavedAccesses", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "return", "(", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", "+"], "ground_truth": ["", ")", "/", "", ";"], "File": "ARMISelLowering (2)5", "Func": "getNumInterleavedAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44401, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "EVT", "TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "(", "Op", ".", "isMemcpy", "(", ")", "||", "Op", ".", "isZeroMemset", "(", ")", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "FuncAttributes", ".", "hasFnAttr", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", ""], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44402, "Length": 102, "Cover_Rate": 0.6035502958579881} {"Template_token": ["", "bool", "Fast", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", ""], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44403, "Length": 103, "Cover_Rate": 0.6094674556213018} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "return", "CInc", "->", "getZExtValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "DAG", ".", "haveNoCommonBitsSet", "(", "Ptr", ",", "Inc", ")", ")", "{", "return", "CInc", "->", "getZExtValue", "(", ")", ";", "}", "return", "", ";", "}", "default", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)5", "Func": "getPointerConstIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44404, "Length": 51, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isNonExt", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "isNonExt", "=", "!", "ST", "->", "isTruncatingStore", "(", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isNonExt", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "IsMasked", "=", "true", ";", "}", "else", "if", "(", "MaskedStoreSDNode", "*", "ST", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "isNonExt", "=", "!", "ST", "->", "isTruncatingStore", "(", ")", ";", "IsMasked", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "Op", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isNonExt", ")", "return", "false", ";", "auto", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", "||", "RHS", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Alignment", "<", "Align", "(", "", ")", ")", "return", "false", ";", "Offset", "=", "Op", "->", "getOperand", "(", "", ")", ";", "Base", "=", "Op", "->", "getOperand", "(", "", ")", ";", "AM", "=", "", ";", "return", "true", ";", "}", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Op", ",", "VT", ",", "Alignment", ",", "isSEXTLoad", ",", "IsMasked", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44405, "Length": 443, "Cover_Rate": 0.7572649572649572} {"Template_token": ["", "bool", "IsMasked", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "IsMasked", "=", "true", ";", "}", "else", "if", "(", "MaskedStoreSDNode", "*", "ST", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "IsMasked", "=", "true", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "Alignment", ",", "isSEXTLoad", ",", "IsMasked", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "}", "if", "(", "!", "isLegal", ")", "return", "false", ";", "AM", "=", "isInc", "?", "", ":", "", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44406, "Length": 332, "Cover_Rate": 0.8405063291139241} {"Template_token": ["", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "IsMasked", "=", "true", ";", "}", "else", "if", "(", "MaskedStoreSDNode", "*", "ST", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "IsMasked", "=", "true", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "Alignment", ",", "isSEXTLoad", ",", "IsMasked", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ","], "ground_truth": ["isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44407, "Length": 260, "Cover_Rate": 0.6582278481012658} {"Template_token": ["", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", ""], "ground_truth": [")", ".", "Default", "(", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44408, "Length": 23, "Cover_Rate": 0.3382352941176471} {"Template_token": ["", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", ""], "ground_truth": [",", "", ")", ".", "Default", "(", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44409, "Length": 23, "Cover_Rate": 0.3382352941176471} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasFPAO", "(", ")", ")", "return", "AM", ".", "Scale", "<", "", "?", "", ":", "", ";", "return", "", ";", "}", "return", "-"], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)5", "Func": "getScalingFactorCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44410, "Length": 27, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "Value", "*", "TargetLowering", "::", "getSDagStackGuard", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "M", ".", "getGlobalVariable", "(", "", ")", ";", "return", "TargetLowering", "::", "getSDagStackGuard", "("], "ground_truth": ["M", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getSDagStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44411, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "Value", "*", "TargetLowering", "::", "getSDagStackGuard", "(", "const"], "ground_truth": ["Module", "&", "M", ")", "const", "{"], "File": "ARMISelLowering (2)5", "Func": "getSDagStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44412, "Length": 13, "Cover_Rate": 0.30952380952380953} {"Template_token": ["", "EVT", "TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy"], "ground_truth": ["(", "DL", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44413, "Length": 33, "Cover_Rate": 0.30275229357798167} {"Template_token": ["", "if", "(", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", "||", "(", "Subtarget", "->", "hasMVEFloatOps", "(", ")", "&&", "(", "VT", "=="], "ground_truth": ["", "||", "VT", "==", "", ")", ")", ")", "return", "", "(", "", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44414, "Length": 54, "Cover_Rate": 0.4954128440366973} {"Template_token": ["", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")"], "ground_truth": [")", "return", "M", ".", "getFunction", "(", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getSSPStackGuardCheck", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44415, "Length": 20, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "(", "", ")"], "ground_truth": ["N", "->", "getConstantOperandVal", "(", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getVCMPCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44416, "Length": 22, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "(", "", ")", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "(", "", ")", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "else", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "getVCMPCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44417, "Length": 49, "Cover_Rate": 0.7205882352941176} {"Template_token": ["", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "return", "", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering (2)5", "Func": "getVectorTyFromPredicateVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44418, "Length": 20, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "static", "EVT", "getVectorTyFromPredicateVector", "(", "EVT", "VT", ")", "{", "switch", "(", "VT", ".", "getSimpleVT", "("], "ground_truth": [")", ".", "SimpleTy", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "getVectorTyFromPredicateVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44419, "Length": 19, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Op", "=", "Op", ".", "getOperand", "(", "", ")", ";", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "APInt", "SplatBits"], "ground_truth": [",", "SplatUndef", ";"], "File": "ARMISelLowering (2)5", "Func": "getVShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44420, "Length": 40, "Cover_Rate": 0.3883495145631068} {"Template_token": ["", "void", "TargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ")", "const", "{", "FunctionInfo", "*", "AFI", "=", "Entry", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "AFI", "->", "setIsSplitCSR"], "ground_truth": ["(", "true", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "initializeSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44421, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "Entry", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo"], "ground_truth": [">", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "initializeSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44422, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "IStart", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "Entry", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "IStart", ")", "return", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "Entry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Entry", "->", "begin", "(", ")", ";", "for", "(", "const", "MCPhysReg", "*", "I", "=", "IStart", ";", "*", "I", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "", ";", "else", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "Register", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "assert", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind"], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "insertCopiesSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44423, "Length": 163, "Cover_Rate": 0.6014760147601476} {"Template_token": ["", "void", "TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "TargetLowering", "::", "insertSSPDeclarations", "(", "M", ")", ";", "M", ".", "getOrInsertGlobal", "(", "", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "FunctionCallee", "SecurityCheckCookie", "=", "M", ".", "getOrInsertFunction", "(", "", ",", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "SecurityCheckCookie", ".", "getCallee", "(", ")", ")", ")", "F", "->", "addParamAttr", "(", "", ",", "Attribute", "::"], "ground_truth": ["AttrKind", "::", "InReg", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "insertSSPDeclarations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44424, "Length": 113, "Cover_Rate": 0.9912280701754386} {"Template_token": ["", "if", "(", "Level", "==", "BeforeLegalizeTypes", ")", "return", "true", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "true", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "true", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N1", "->", "getOpcode", "(", ")", "!=", "", "&&", "N1", "->", "getOpcode", "(", ")", "!=", "", "&&", "N1", "->", "getOpcode", "(", ")", "!=", "", "&&", "N1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "true", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "Const", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "", ")", ")", "return", "false", ";", "if", "(", "N1", "->", "getOpcode", "(", ")", "==", "", "&&", "Const", "->", "getAPIntValue", "(", ")", ".", "slt", "(", "", ")", "&&", "Const", "->", "getAPIntValue", "(", ")", ".", "sgt", "(", "-"], "ground_truth": ["", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isDesirableToCommuteWithShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44425, "Length": 163, "Cover_Rate": 0.8109452736318408} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "true", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N1", "->", "getOpcode", "(", ")", "!=", "", "&&", "N1", "->", "getOpcode", "(", ")", "!=", "", "&&", "N1", "->", "getOpcode", "(", ")", "!=", "", "&&", "N1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "true", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "Const", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isDesirableToCommuteWithShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44426, "Length": 96, "Cover_Rate": 0.47761194029850745} {"Template_token": ["", "if", "(", "CallerF", ".", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ",", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "return", "CalleeCC", "==", "CallerCC", ";", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "getEffectiveCallingConv", "(", "CalleeCC", ",", "isVarArg", ")", ",", "getEffectiveCallingConv", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForReturn", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForReturn", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "("], "ground_truth": ["CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44427, "Length": 238, "Cover_Rate": 0.3224932249322493} {"Template_token": ["", "if", "(", "BVN", "->", "getValueType", "(", "", ")", "!=", "", "||", "BVN", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "LoElt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "unsigned", "HiElt", "=", "", "-", "LoElt", ";", "ConstantSDNode", "*", "Lo0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", ")", ")", ";", "ConstantSDNode", "*", "Hi0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", ")", ")", ";", "ConstantSDNode", "*", "Lo1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", "+", "", ")", ")", ";", "ConstantSDNode", "*", "Hi1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", "+", "", ")", ")", ";", "if", "(", "!", "Lo0", "||", "!", "Hi0", "||", "!", "Lo1", "||", "!", "Hi1", ")", "return", "false", ";", "if", "(", "isSigned", ")", "{", "if", "(", "Hi0", "->", "getSExtValue", "(", ")", "==", "Lo0", "->", "getSExtValue", "(", ")", ">>", "", "&&", "Hi1", "->", "getSExtValue", "(", ")", "==", "Lo1", "->", "getSExtValue", "(", ")", ">>", "", ")", "return", "true", ";", "}", "else", "{", "if", "(", "Hi0", "->", "isZero", "(", ")", "&&", "Hi1", "->", "isZero", "(", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Elt", ")", ")", "{", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "HalfSize", "=", "EltSize", "/"], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)5", "Func": "isExtendedBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44428, "Length": 280, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "!", "isOperationLegalOrCustom", "(", "", ",", "ResVT", ")", ")", "return", "false", ";", "return", "(", "Index", "==", "", "||", "Index", "==", "ResVT", ".", "getVectorNumElements", "("], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "isExtractSubvectorCheap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44429, "Length": 28, "Cover_Rate": 0.5957446808510638} {"Template_token": ["", "bool", "TargetLowering", "::", "isExtractSubvectorCheap", "(", "EVT", "ResVT", ",", "EVT", "SrcVT"], "ground_truth": [",", "unsigned", "Index", ")", "const", "{"], "File": "ARMISelLowering (2)5", "Func": "isExtractSubvectorCheap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44430, "Length": 16, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "return", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ";", "case", "", ":", "return", "Subtarget", "->", "useFPVFMx16", "(", ")", ";", "case", "", ":", "return", "Subtarget", "->", "useFPVFMx", "(", ")", ";", "case", "", ":", "return", "Subtarget", "->", "useFPVFMx64", "(", ")", ";", "default", ":", "break", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44431, "Length": 74, "Cover_Rate": 0.74} {"Template_token": ["", "bool", "TargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", "."], "ground_truth": ["SimpleTy", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "isFNegFree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44432, "Length": 33, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "bool", "TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasVFP3Base", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", "&&", "", "(", "Imm", ")", "!=", "-", "", ")", "return", "true", ";", "if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-"], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)5", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44433, "Length": 89, "Cover_Rate": 0.6846153846153846} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", "&&", "", "(", "Imm", ")", "!=", "-", "", ")", "return", "true", ";", "if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "return", "false"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44434, "Length": 83, "Cover_Rate": 0.6384615384615384} {"Template_token": ["", "static", "bool", "isGTorGE", "(", "", "CC"], "ground_truth": [")", "{"], "File": "ARMISelLowering (2)5", "Func": "isGTorGE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44435, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "return", "CC", "==", "", "||"], "ground_truth": ["CC", "==", "", ";"], "File": "ARMISelLowering (2)5", "Func": "isGTorGE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44436, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "!", "isHomogeneousAggregate", "(", "ST", "->", "getElementType", "(", "i", ")", ",", "Base", ",", "SubMembers", ")", ")", "return", "false", ";", "Members", "+=", "SubMembers", ";", "}", "}", "else", "if", "(", "auto", "*", "AT", "=", "dyn_cast", "<", "ArrayType", ">", "(", "Ty", ")", ")", "{", "uint64_t", "SubMembers", "=", "", ";", "if", "(", "!", "isHomogeneousAggregate", "(", "AT", "->", "getElementType", "(", ")", ",", "Base", ",", "SubMembers", ")", ")", "return", "false", ";", "Members", "+=", "SubMembers", "*", "AT", "->", "getNumElements", "(", ")", ";", "}", "else", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "{", "if", "(", "Base", "!=", "HA_UNKNOWN", "&&", "Base", "!=", "HA_FLOAT", ")", "return", "false", ";", "Members", "=", "", ";", "Base", "=", "HA_FLOAT", ";", "}", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "{", "if", "(", "Base", "!=", "HA_UNKNOWN", "&&", "Base", "!=", "HA_DOUBLE", ")", "return", "false", ";", "Members", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)5", "Func": "isHomogeneousAggregate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44437, "Length": 136, "Cover_Rate": 0.4263322884012539} {"Template_token": ["", "case", "", ":", "break", ";", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "isLegalT1ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering (2)5", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44438, "Length": 124, "Cover_Rate": 0.4542124542124542} {"Template_token": ["", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "Scale", "==", "", "||", "(", "AM", ".", "HasBaseReg", "&&", "Scale", "==", "-", "", ")", ")", "return", "true", ";", "if", "(", "!", "AM", ".", "HasBaseReg", "&&", "Scale", "==", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":", "if", "(", "Scale", "&", "", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44439, "Length": 116, "Cover_Rate": 0.4249084249084249} {"Template_token": ["", "if", "(", "VecTy", "->", "getNumElements", "(", ")", "<", "", ")", "return", "false", ";", "if", "(", "ElSize", "!=", "", "&&", "ElSize", "!=", "", "&&", "ElSize", "!=", "", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "Alignment", "<", "ElSize", "/", "", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "VecSize", "==", "", ")", "return", "true", ";", "return", "VecSize", "%", ""], "ground_truth": ["==", "", ";"], "File": "ARMISelLowering (2)5", "Func": "isLegalInterleavedAccessType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44440, "Length": 69, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "bool", "TargetLowering", "::", "isLegalInterleavedAccessType", "(", "unsigned", "Factor", ",", "FixedVectorType", "*", "VecTy", ",", "Align", "Alignment", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ";", "unsigned", "ElSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getElementType", "(", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&"], "ground_truth": ["Factor", "==", "", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isLegalInterleavedAccessType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44441, "Length": 101, "Cover_Rate": 0.5906432748538012} {"Template_token": ["", "return", "(", "Scale", "==", "", ")", "||", "(", "!", "AM", "."], "ground_truth": ["HasBaseReg", "&&", "Scale", "==", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "isLegalT1ScaledAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44442, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "Scale", "=", "Scale", "&", "~", "", ";", "return", "Scale", "==", "", "||", "Scale", "==", "", "||", "Scale", "==", "", ";", "case", "", ":", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "if", "(", "!", "AM", ".", "HasBaseReg", "&&", "Scale", "==", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":", "if", "(", "Scale", "&", ""], "ground_truth": [")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isLegalT2ScaledAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44443, "Length": 61, "Cover_Rate": 0.40939597315436244} {"Template_token": ["", "static", "bool", "isLowerSaturate", "(", "const", "SDValue", "LHS", ",", "const", "SDValue", "RHS", ",", "const", "SDValue", "TrueVal", ",", "const", "SDValue", "FalseVal", ",", "const", "", "CC", ",", "const", "SDValue", "K", ")", "{", "return", "(", "isGTorGE", "(", "CC", ")", "&&", "(", "(", "K", "==", "LHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "RHS", "&&", "K", "==", "FalseVal", ")", ")", ")", "||", "(", "isLTorLE", "(", "CC", ")", "&&", "(", "(", "K", "==", "RHS", "&&", "K", "==", "TrueVal", ")", "||", "("], "ground_truth": ["K", "==", "LHS", "&&", "K", "==", "FalseVal", ")", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "isLowerSaturate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44444, "Length": 88, "Cover_Rate": 0.967032967032967} {"Template_token": ["", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "*", "K", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ")", "?", "&", "LHS", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", "?", "&", "RHS", ":", "nullptr", ";", "if", "(", "!", "K", ")", "return", "false", ";", "SDValue", "KTmp", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal", ")", "?", "TrueVal", ":", "FalseVal", ";", "V", "=", "(", "KTmp", "==", "TrueVal", ")", "?", "FalseVal", ":", "TrueVal", ";", "SDValue", "VTmp", "=", "(", "K", "&&", "*", "K", "==", "LHS", ")", "?", "RHS", ":", "LHS", ";", "if", "(", "*", "K", "!=", "KTmp", "||", "V", "!=", "VTmp", ")", "return", "false", ";", "if", "(", "isLowerSaturate", "(", "LHS", ",", "RHS", ",", "TrueVal", ",", "FalseVal", ",", "CC", ",", "*", "K", ")", ")", "{", "SatK", "=", "*", "K", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "isLowerSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44445, "Length": 180, "Cover_Rate": 0.8780487804878049} {"Template_token": ["", "return", "CC", "==", ""], "ground_truth": ["||", "CC", "==", "", ";"], "File": "ARMISelLowering (2)5", "Func": "isLTorLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44446, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "bool", "TargetLowering", "::", "isMulAddWithConstProfitable", "(", "const", "SDValue", "&", "AddNode", ",", "const", "SDValue", "&", "ConstNode", ")", "const", "{", "const", "EVT", "VT", "=", "AddNode", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getScalarSizeInBits", "(", ")", ">", "", ")", "return", "true", ";", "const", "ConstantSDNode", "*", "C0Node", "=", "cast", "<", "ConstantSDNode", ">", "(", "AddNode", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "C1Node", "=", "cast", "<", "ConstantSDNode", ">", "(", "ConstNode", ")", ";", "const", "int64_t", "C0", "=", "C0Node", "->", "getSExtValue", "(", ")", ";", "APInt", "CA", "=", "C0Node", "->", "getAPIntValue", "(", ")", "*", "C1Node", "->", "getAPIntValue", "(", ")", ";", "if", "(", "!", "isLegalAddImmediate", "(", "C0", ")", "||", "isLegalAddImmediate", "(", "CA", ".", "getSExtValue", "(", ")", ")", ")", "return", "true", ";", "if", "(", "ConstantMaterializationCost", "(", "(", "unsigned", ")", "CA", ".", "getZExtValue", "(", ")", ",", "Subtarget", ")", ">", ""], "ground_truth": [")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isMulAddWithConstProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44447, "Length": 143, "Cover_Rate": 0.9727891156462585} {"Template_token": ["", "const", "APInt", "*", "CV", "=", "&", "C", "->", "getAPIntValue", "(", ")", ";", "return", "CV", "->", "isPowerOf2", "(", ")", "?", "CV"], "ground_truth": [":", "nullptr", ";"], "File": "ARMISelLowering (2)5", "Func": "isPowerOf2Constant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44448, "Length": 23, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "bool", "TargetLowering", "::", "isReadOnly", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "if", "(", "!", "(", "GV", "=", "GA", "->", "getAliaseeObject", "(", ")", ")", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "V", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", "return", "V", "->", "isConstant"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "isReadOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44449, "Length": 65, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "if", "(", "isSRA16", "(", "Op", ")", ")", "return", "isSHL16", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "ComputeNumSignBits", "(", "Op", ")", "=="], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)5", "Func": "isS16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44450, "Length": 28, "Cover_Rate": 0.6511627906976745} {"Template_token": ["", "if", "(", "auto", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "return", "Const", "->", "getZExtValue", "(", ")", "==", "", ";", "return", "false"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "isSHL16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44451, "Length": 30, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44452, "Length": 168, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";", "else", "if", "(", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "M", ",", "VT", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "isVMOVNMask", "(", "M", ",", "VT", ",", "true", ",", "false", ")", "||", "isVMOVNMask", "(", "M", ",", "VT", ",", "false", ",", "false", ")", "||", "isVMOVNMask", "(", "M", ",", "VT", ",", "true", ",", "true", ")", ")", ")", "return", "true", ";", "else", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering (2)5", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44453, "Length": 236, "Cover_Rate": 0.6413043478260869} {"Template_token": ["", "uint64_t", "Val", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Val", "<=", "", "||", "~", "Val", "<=", "", ")", "return", "DAG", ".", "getConstant"], "ground_truth": ["(", "Val", ",", "dl", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44454, "Length": 65, "Cover_Rate": 0.47794117647058826} {"Template_token": ["", "if", "(", "auto", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ")", "return", "Const", "->", "getZExtValue", "(", ")", "==", "", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering (2)5", "Func": "isSRL16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44455, "Length": 30, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "static", "bool", "isSRL16", "(", "const", "SDValue", "&", "Op", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "auto", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", ""], "ground_truth": [")", ")", ")", "return", "Const", "->", "getZExtValue", "(", ")", "==", "", ";"], "File": "ARMISelLowering (2)5", "Func": "isSRL16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44456, "Length": 50, "Cover_Rate": 0.8928571428571429} {"Template_token": ["", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", "||", "!", "SrcVT", ".", "isInteger", "(", ")", "||", "!", "DstVT"], "ground_truth": [".", "isInteger", "(", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isTruncateFree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44457, "Length": 31, "Cover_Rate": 0.4189189189189189} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "!", "Subtarget", "->", "hasFP64", "(", ")", ";", "if", "(", "VT", "==", "", ")", "return", "!", "Subtarget", "->", "hasFullFP16"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "isUnsupportedFloatingType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44458, "Length": 28, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "!", "Subtarget", "->", "hasFP64", "(", ")", ";", "if", "(", "VT", "==", "", ")", "return", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering (2)5", "Func": "isUnsupportedFloatingType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44459, "Length": 31, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "Offset", "=", "Top", "?", "", ":", "", ";", "unsigned", "N", "=", "SingleSource", "?", "", ":", "NumElts", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "("], "ground_truth": ["int", ")", "i", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isVMOVNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44460, "Length": 56, "Cover_Rate": 0.37583892617449666} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "i", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "M", "[", "i", "+", "", "]", "!=", "(", "int", ")", "(", "N"], "ground_truth": ["+", "i", "+", "Offset", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isVMOVNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44461, "Length": 70, "Cover_Rate": 0.4697986577181208} {"Template_token": ["", "static", "bool", "isVShiftRImm", "(", "SDValue", "Op", ",", "EVT", "VT", ",", "bool", "isNarrow", ",", "bool", "isIntrinsic", ",", "int64_t", "&", "Cnt", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "int64_t", "ElementBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "if", "(", "!", "isIntrinsic", ")", "return", "(", "Cnt", ">=", "", "&&", "Cnt", "<=", "(", "isNarrow", "?", "ElementBits", "/", "", ":", "ElementBits", ")", ")", ";", "if", "(", "Cnt", ">=", "-", "(", "isNarrow", "?", "ElementBits", "/", "", ":", "ElementBits", ")", "&&", "Cnt", "<=", "-", "", ")", "{", "Cnt", "=", "-"], "ground_truth": ["Cnt", ";"], "File": "ARMISelLowering (2)5", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44462, "Length": 106, "Cover_Rate": 0.9298245614035088} {"Template_token": ["", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "j", "+", "NumElts", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44463, "Length": 82, "Cover_Rate": 0.41414141414141414} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "("], "ground_truth": [")", ";", "i", "+=", "NumElts", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44464, "Length": 70, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "SelectPairHalf", "(", "NumElts", ",", "M", ",", "i", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "++", "j", ")", "{", "if", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "", "*", "j", "+", "WhichResult", ")", "return", "false", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44465, "Length": 162, "Cover_Rate": 0.8950276243093923} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "N", "->", "getValueType", "(", "", ")", "==", "", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering (2)5", "Func": "IsVUZPShuffleNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44466, "Length": 38, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "static", "bool", "IsVUZPShuffleNode", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering (2)5", "Func": "IsVUZPShuffleNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44467, "Length": 22, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "static", "bool", "isVUZP_v_undef_Mask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "unsigned", "Half", "=", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "SelectPairHalf", "(", "NumElts", ",", "M", ",", "i", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "Half", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "k", "=", "", ";", "k", "<", "Half", ";", "++", "k", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "+", "k", "]", ";", "if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx"], "ground_truth": [")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44468, "Length": 170, "Cover_Rate": 0.8018867924528302} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "SelectPairHalf", "(", "NumElts", ",", "M", ",", "i", ")", ";", "unsigned", "Idx", "=", "WhichResult", "*"], "ground_truth": ["NumElts", "/", "", ";"], "File": "ARMISelLowering (2)5", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44469, "Length": 90, "Cover_Rate": 0.40540540540540543} {"Template_token": ["", "SDValue", "Val", "=", "Parts", "[", "", "]", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", "(", "PartBits", ")", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", "(", "ValueBits", ")", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ValueVT"], "ground_truth": [",", "Val", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "joinRegisterPartsIntoValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44470, "Length": 59, "Cover_Rate": 0.34911242603550297} {"Template_token": ["", "MVT", "HalfT", "=", "", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Hi", ",", "Lo", ",", "Tmp", ";", "if", "(", "!", "isOperationLegalOrCustom", "(", "", ",", "HalfT", ")", "||", "!", "isOperationLegalOrCustom", "(", "", ",", "HalfT", ")", ")", "return", ";", "unsigned", "OpTypeBits", "=", "HalfT", ".", "getScalarSizeInBits", "(", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "HalfT", ",", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "HalfT", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "HalfT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "HalfT", ")", ")", ";", "Tmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "HalfT", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "OpTypeBits", "-", "", ",", "dl", ",", "getShiftAmountTy", "(", "HalfT", ",", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Tmp", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Tmp", ",", "Hi"], "ground_truth": [",", "SDValue", "(", "Lo", ".", "getNode", "(", ")", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "lowerABS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44471, "Length": 203, "Cover_Rate": 0.6506410256410257} {"Template_token": ["", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertCarryFlagToBooleanCarry", "(", "Result", ".", "getValue", "(", "", ")", ",", "VT", ",", "DAG", ")", ";", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Carry", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "N", "->"], "ground_truth": ["getVTList", "(", ")", ",", "Result", ",", "Carry", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerADDSUBCARRY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44472, "Length": 127, "Cover_Rate": 0.45195729537366547} {"Template_token": ["", "static", "SDValue", "LowerAtomicLoadStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "isStrongerThanMonotonic", "(", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getSuccessOrdering", "(", ")", ")", ")", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerAtomicLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44473, "Length": 34, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "static", "SDValue", "LowerAtomicLoadStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "isStrongerThanMonotonic", "(", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getSuccessOrdering", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "LowerAtomicLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44474, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "auto", "SSID", "=", "static_cast", "<", "SyncScope", "::", "ID", ">", "(", "SSIDNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "SSID", "==", "SyncScope", "::", "SingleThread", ")", "return", "Op", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "", "Domain"], "ground_truth": ["=", "", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44475, "Length": 124, "Cover_Rate": 0.4679245283018868} {"Template_token": ["", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ","], "ground_truth": ["PtrVT", ",", "Align", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44476, "Length": 92, "Cover_Rate": 0.3458646616541353} {"Template_token": ["", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Opc", "=", "Cond", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "Cond", ".", "getResNo", "(", ")", "==", "", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "OptimizeMul", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Cond", "->", "getValueType", "("], "ground_truth": ["", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBRCOND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44477, "Length": 110, "Cover_Rate": 0.4059040590405904} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBR_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", ""], "ground_truth": ["||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "OptimizeMul", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44478, "Length": 236, "Cover_Rate": 0.3224043715846995} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBR_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "OptimizeMul", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ","], "ground_truth": ["Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44479, "Length": 382, "Cover_Rate": 0.5218579234972678} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", "||", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", "&&", "Subtarget", "->", "isThumb", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Table", ","], "ground_truth": ["Addr", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44480, "Length": 117, "Cover_Rate": 0.319672131147541} {"Template_token": ["", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Table", ",", "Index", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", "||", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", "&&", "Subtarget", "->", "isThumb", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Table"], "ground_truth": [",", "Addr", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44481, "Length": 232, "Cover_Rate": 0.6338797814207651} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "BV", ")", ";", "EVT", "VT", "=", "BV", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BV", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "||", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "||", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getConstantOperandVal", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BV", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "||", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", "||", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getConstantOperandVal", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "BV", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "", "||", "Op1", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";"], "ground_truth": ["i", "++", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerBuildVectorOfFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44482, "Length": 232, "Cover_Rate": 0.4904862579281184} {"Template_token": ["", "if", "(", "OpI", ".", "getOpcode", "(", ")", "!=", "", "||", "OpI", ".", "getOperand", "(", "", ")", "!=", "Op0", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "OpI", ".", "getOperand", "(", "", ")", ")", "||", "OpI", ".", "getConstantOperandVal", "(", "", ")", "!=", "I", "*", "N", ")", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "N", ",", "DL"], "ground_truth": [",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBUILD_VECTORToVIDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44483, "Length": 88, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumElts", ";", "I", "++", ")", "{", "SDValue", "OpI", "=", "Op", ".", "getOperand", "(", "I", ")", ";", "if", "(", "OpI", ".", "getOpcode", "(", ")", "!=", "", "||", "OpI", ".", "getOperand", "(", "", ")", "!=", "Op0", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "OpI", ".", "getOperand", "(", "", ")", ")", "||", "OpI", ".", "getConstantOperandVal", "(", "", ")", "!=", "I", "*", "N", ")", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ",", "Op0", ",", "DAG", "."], "ground_truth": ["getConstant", "(", "N", ",", "DL", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBUILD_VECTORToVIDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44484, "Length": 113, "Cover_Rate": 0.42803030303030304} {"Template_token": ["", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Op0", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "if", "(", "!", "Op1", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "("], "ground_truth": ["", ",", "dl", ",", "", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44485, "Length": 102, "Cover_Rate": 0.41975308641975306} {"Template_token": ["", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "auto", "ConcatPair", "=", "[", "&", "]", "(", "SDValue", "V1", ",", "SDValue", "V2", ")", "{", "EVT", "Op1VT", "=", "V1", ".", "getValueType", "(", ")", ";", "EVT", "Op2VT", "=", "V2", ".", "getValueType", "(", ")", ";", "assert", "(", "Op1VT", "==", "Op2VT", "&&", "", ")", ";", "EVT", "VT", "=", "Op1VT", ".", "getDoubleNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "NewV1", "=", "PromoteMVEPredVector", "(", "dl", ",", "V1", ",", "Op1VT", ",", "DAG", ")", ";", "SDValue", "NewV2", "=", "PromoteMVEPredVector", "(", "dl", ",", "V2", ",", "Op2VT", ",", "DAG", ")", ";", "MVT", "ElType", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "", "*", "Op1VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ConcatVT", "=", "", "(", "ElType", ",", "NumElts", ")", ";", "SDValue", "ConVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ConcatVT", ")", ";", "auto", "ExtractInto", "=", "[", "&", "DAG", ",", "&", "dl", "]", "(", "SDValue", "NewV", ",", "SDValue", "ConVec", ",", "unsigned", "&", "j", ")", "{", "EVT", "NewVT", "=", "NewV", ".", "getValueType", "(", ")", ";", "EVT", "ConcatVT", "=", "ConVec", ".", "getValueType", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NewVT", ".", "getVectorNumElements", "(", ")", ";", "i", "<", "e", ";", "i", "++", ",", "j", "++", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NewV", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";", "ConVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ConcatVT", ",", "ConVec", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "j", ",", "dl", ",", "", ")", ")", ";", "}", "return", "ConVec", ";", "}", ";", "unsigned", "j", "=", "", ";", "ConVec", "=", "ExtractInto", "(", "NewV1", ",", "ConVec", ",", "j", ")", ";", "ConVec", "=", "ExtractInto", "(", "NewV2", ",", "ConVec", ",", "j", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ConVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", ";", "SmallVector", "<", "SDValue", ">", "ConcatOps", "(", "Op", "->", "op_begin", "(", ")", ",", "Op", "->", "op_end", "(", ")", ")", ";", "while", "(", "ConcatOps", ".", "size", "(", ")", ">", "", ")", "{", "for", "(", "unsigned", "I", "=", "", ",", "E", "=", "ConcatOps", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "", ")", "{", "SDValue", "V1", "=", "ConcatOps", "[", "I", "]", ";", "SDValue", "V2", "=", "ConcatOps", "[", "I", "+", "", "]", ";", "ConcatOps", "[", "I", "/", "", "]", "=", "ConcatPair", "(", "V1", ",", "V2", ")", ";", "}", "ConcatOps", ".", "resize", "(", "ConcatOps", ".", "size", "("], "ground_truth": [")", "/", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerCONCAT_VECTORS_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44486, "Length": 425, "Cover_Rate": 0.8415841584158416} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "(", "iVal", "&", "", ")", "!=", "(", "iVal", ">>", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewVal", "=", "isVMOVModifiedImm", "(", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "VT", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "NewVal", "=", "isVMOVModifiedImm", "(", "~", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "VT", ",", "VMVNModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")"], "ground_truth": [")", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44487, "Length": 279, "Cover_Rate": 0.3929577464788732} {"Template_token": ["", "auto", "M", "=", "const_cast", "<", "Module", "*", ">", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", ")", ";", "auto", "GV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "T", ",", "true", ",", "GlobalVariable", "::", "InternalLinkage", ",", "C", ",", "Twine", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "", "+", "Twine", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunctionNumber", "(", ")", ")", "+", "", "+", "Twine", "(", "AFI", "->", "createPICLabelUId", "(", ")", ")", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "dyn_cast", "<", "GlobalValue", ">", "(", "GV", ")", ",", "dl", ",", "PtrVT", ")", ";", "return", "LowerGlobalAddress", "(", "GA", ",", "DAG", ")", ";", "}", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlign", "(", ")", ")", ";", "else", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlign", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "Res", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44488, "Length": 177, "Cover_Rate": 0.6254416961130742} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "is64BitVector", "(", ")", "?", "", ":", "", ";", "while", "(", "EltSize", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Res", ")", ";", "EltSize", "*=", "", ";", "NumElts", "/=", "", ";", "MVT", "WidenVT", "=", "", "(", "", "(", "EltSize", ")", ",", "NumElts", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WidenVT", ",", "Ops", ")", ";", "}", "return"], "ground_truth": ["Res", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerCTPOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44489, "Length": 104, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "ST", "->", "hasNEON", "(", ")", ")", "{", "SDValue", "X", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "NX", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "getZeroVector", "(", "VT", ",", "DAG", ",", "dl", ")", ",", "X", ")", ";", "SDValue", "LSB", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "NX", ")", ";", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Bits", ")", ";", "}", "if", "(", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "&&", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "unsigned", "NumBits", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "SDValue", "WidthMinus1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "NumBits", "-", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "CTLZ", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["VT", ",", "LSB", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44490, "Length": 217, "Cover_Rate": 0.4587737843551797} {"Template_token": ["", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "SP", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "SP", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Size", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "NodeTys", ",", "Chain", ",", "Flag", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ")", ";", "Chain", "=", "NewSP", ".", "getValue", "(", "", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "NewSP", ",", "Chain"], "ground_truth": ["}", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44491, "Length": 160, "Cover_Rate": 0.42216358839050133} {"Template_token": ["", "SDValue", "NewV1", "=", "PromoteMVEPredVector", "(", "dl", ",", "V1", ",", "Op1VT", ",", "DAG", ")", ";", "MVT", "ElType", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "SubVT", "=", "", "(", "ElType", ",", "NumElts", ")", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SubVT", ")", ";", "for", "(", "unsigned", "i", "=", "Index", ",", "j", "=", "", ";", "i", "<", "(", "Index", "+", "NumElts", ")", ";", "i", "++", ",", "j", "++", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NewV1", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SubVT", ",", "SubVec", ",", "Elt", ",", "DAG", "."], "ground_truth": ["getConstant", "(", "j", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44492, "Length": 133, "Cover_Rate": 0.4634146341463415} {"Template_token": ["", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Vec", ".", "getValueType", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "return", "LowerEXTRACT_VECTOR_ELT_i1", "(", "Op", ",", "DAG", ",", "ST", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Vec", ".", "getScalarValueSizeInBits", "(", ")", "<", "", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Lane", ")", ";", "}", "return", "Op"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44493, "Length": 106, "Cover_Rate": 0.7571428571428571} {"Template_token": ["", "EVT", "VecVT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "SDValue", "Conv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "Lane", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "("], "ground_truth": ["", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerEXTRACT_VECTOR_ELT_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44494, "Length": 72, "Cover_Rate": 0.4931506849315068} {"Template_token": ["", "unsigned", "LaneWidth", "=", "getVectorTyFromPredicateVector", "(", "VecVT", ")", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Conv", ",", "DAG", ".", "getConstant", "(", "Lane", "*", "LaneWidth", ",", "dl", ",", "", ")", ")", ";", "return", "Shift"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "LowerEXTRACT_VECTOR_ELT_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44495, "Length": 46, "Cover_Rate": 0.3150684931506849} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", "}", ";", "SDValue", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "{", "", ",", "", "}", ",", "Ops", ")", ";", "Chain", "=", "FPSCR", ".", "getValue", "(", "", ")", ";", "SDValue", "FltRounds", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "", "<<"], "ground_truth": ["", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44496, "Length": 94, "Cover_Rate": 0.4585365853658537} {"Template_token": ["", "const", "unsigned", "SrcSz", "=", "SrcVal", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "DstSz", ">", "SrcSz", "&&", "DstSz", "<=", "", "&&", "SrcSz", ">=", "", "&&", "", ")", ";", "assert", "(", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "||", "!", "Subtarget", "->", "hasFPv8Base", "(", ")", ")", "&&", "", ")", ";", "assert", "(", "!", "(", "DstSz", "==", "", "&&", "Subtarget", "->", "hasFP16", "(", ")", ")", "&&", "", ")", ";", "if", "(", "SrcSz", "==", "", "&&", "DstSz", "==", "", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "{", "if", "(", "IsStrict", ")", "{", "SDLoc", "Loc", "(", "Op", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "Loc", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Op", ".", "getOperand", "(", "", ")", "}", ",", "Loc", ")", ";", "}", "return", "Op", ";", "}", "SDLoc", "Loc", "(", "Op", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "MakeLibCallOptions", "CallOptions", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "", ")", ":", "SDValue", "(", ")", ";", "for", "(", "unsigned", "Sz", "=", "SrcSz", ";", "Sz", "<=", "", "&&", "Sz", "<", "DstSz", ";", "Sz", "*=", "", ")", "{", "bool", "Supported", "=", "(", "Sz", "==", "", "?", "Subtarget", "->", "hasFP16", "(", ")", ":", "Subtarget", "->", "hasFP64", "(", ")", ")", ";", "MVT", "SrcVT", "=", "(", "Sz", "==", "", "?", ""], "ground_truth": [":", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44497, "Length": 226, "Cover_Rate": 0.5148063781321185} {"Template_token": ["", "const", "unsigned", "SrcSz", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "DstSz", ";", "assert", "(", "DstSz", "<", "SrcSz", "&&", "SrcSz", "<=", "", "&&", "DstSz", ">=", "", "&&", "", ")", ";", "assert", "(", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "||", "!", "Subtarget", "->", "hasFPv8Base", "(", ")", ")", "&&", "", ")", ";", "SDLoc", "Loc", "(", "Op", ")", ";", "if", "(", "SrcSz", "==", "", "&&", "Subtarget", "->", "hasFP16", "(", ")", ")", "return", "Op", ";", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "getFPROUND", "(", "SrcVT", ",", "DstVT", ")", ";", "assert", "(", "LC", "!=", "RTLIB", "::"], "ground_truth": ["UNKNOWN_LIBCALL", "&&", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44498, "Length": 99, "Cover_Rate": 0.42127659574468085} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "", ":", "", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "SrcVal", ".", "getValueType", "(", ")", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDLoc", "Loc", "(", "Op", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "", ")", ":", "SDValue", "(", ")", ";", "SDValue"], "ground_truth": ["Result", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44499, "Length": 141, "Cover_Rate": 0.4895833333333333} {"Template_token": ["", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "", ":", "", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "SrcVal", ".", "getValueType", "(", ")", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDLoc", "Loc", "(", "Op", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "", ")", ":", "SDValue", "(", ")", ";", "SDValue", "Result", ";", "std", "::", "tie", "(", "Result", ",", "Chain", ")", "=", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ",", "CallOptions", ",", "Loc", ",", "Chain", ")", ";", "return", "IsStrict", "?", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Chain", "}", ",", "Loc", ")", ":", "Result", ";", "}", "if", "(", "IsStrict", ")", "{", "SDLoc", "Loc", "(", "Op", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ",", "Loc", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Op", ".", "getOperand", "(", "", ")", "}", ",", "Loc", ")", ";", "}", "return"], "ground_truth": ["Op", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44500, "Length": 229, "Cover_Rate": 0.7951388888888888} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "ToVT", "==", "", "&&", "FromVT", "==", "", "&&", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "Op", ";", "if", "(", "VT", "==", "", "&&", "ToVT", "==", "", "&&", "FromVT", "==", "", "&&", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "Op", ";", "if", "(", "FromVT", "!=", "", "&&", "FromVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "bool", "IsSigned", "=", "Op", ".", "getOpcode", "(", ")", "==", "", ";", "unsigned", "BW", "=", "ToVT", ".", "getScalarSizeInBits", "(", ")", "-", "IsSigned", ";", "SDValue", "CVT", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getValueType", "(", "VT", ".", "getScalarType", "(", ")", ")", ")", ";", "SDValue", "Max", "=", "DAG", ".", "getNode", "(", "IsSigned", "?", "", ":", "", ",", "DL", ",", "VT", ",", "CVT", ",", "DAG", ".", "getConstant", "(", "(", "", "<<", "BW", ")", "-", "", ",", "DL", ",", "VT", ")", ")", ";", "if", "(", "IsSigned", ")", "Max", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Max", ",", "DAG", ".", "getConstant", "(", "-", "(", "", "<<", "BW", ")", ",", "DL", ",", "VT", ")", ")", ";", "return", "Max"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "LowerFP_TO_INT_SAT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44501, "Length": 200, "Cover_Rate": 0.546448087431694} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Register", "FrameReg", "=", "ARI", ".", "getFrameRegister", "(", "MF", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ","], "ground_truth": ["DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44502, "Length": 84, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";", "return"], "ground_truth": ["FrameAddr", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44503, "Length": 51, "Cover_Rate": 0.33116883116883117} {"Template_token": ["", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "bool", "IsSignaling", "=", "Op", ".", "getOpcode", "(", ")", "==", "", ";", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ",", "Chain", ",", "IsSignaling", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44504, "Length": 137, "Cover_Rate": 0.33827160493827163} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFSINCOS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "ArgListTy", "Args", ";", "bool", "ShouldUseSRet", "=", "Subtarget", "->", "isAPCS_ABI", "(", ")", ";", "SDValue", "SRet", ";", "if", "(", "ShouldUseSRet", ")", "{", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "Align", "StackAlign", "=", "DL", ".", "getPrefTypeAlign", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "="], "ground_truth": ["false", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44505, "Length": 227, "Cover_Rate": 0.4250936329588015} {"Template_token": ["", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Entry", ".", "IsSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "(", "ArgVT", "==", "", ")", "?", "RTLIB", "::", "SINCOS_STRET_F64", ":", "RTLIB", "::", "SINCOS_STRET_F32", ";", "const", "char", "*", "LibcallName", "=", "getLibcallName", "(", "LC", ")", ";", "CallingConv", "::", "ID", "CC", "=", "getLibcallCallingConv", "(", "LC", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CC", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", "ShouldUseSRet", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "!", "ShouldUseSRet", ")", "return", "CallResult", ".", "first", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "dl", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "ArgVT", ",", "ArgVT", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Tys", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "LoadCos", ".", "getValue"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44506, "Length": 322, "Cover_Rate": 0.602996254681648} {"Template_token": ["", "case", "Triple", "::", "COFF", ":", "return", "LowerGlobalAddressWindows", "(", "Op", ",", "DAG", ")", ";", "case", "Triple", "::", "ELF", ":", "return", "LowerGlobalAddressELF", "(", "Op", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44507, "Length": 26, "Cover_Rate": 0.3466666666666667} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "++", "NumMovwMovt", ";", "unsigned", "Wrapper", "=", "isPositionIndependent", "(", ")", "?", "", ":", "", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44508, "Length": 115, "Cover_Rate": 0.6647398843930635} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "bool", "IsRO", "=", "isReadOnly", "(", "GV", ")", ";", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", "&&", "!", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "if", "(", "SDValue", "V", "=", "promoteToConstantPool", "(", "this", ",", "GV", ",", "DAG", ",", "PtrVT", ",", "dl", ")", ")", "return", "V", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "UseGOT_PREL", "?", "", ":", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "SDValue", "RelAddr", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "RelAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44509, "Length": 289, "Cover_Rate": 0.5106007067137809} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerGlobalTLSAddressWindows", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::"], "ground_truth": ["GeneralDynamic", ":"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44510, "Length": 55, "Cover_Rate": 0.3503184713375796} {"Template_token": ["", "SDValue", "DescAddr", "=", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ","], "ground_truth": ["Chain", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44511, "Length": 235, "Cover_Rate": 0.8245614035087719} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ","], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44512, "Length": 242, "Cover_Rate": 0.5283842794759825} {"Template_token": ["", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "TLS", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSArray", ",", "Slot", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "const", "auto", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "auto", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ")", ",", "MachinePointerInfo", "::", "getConstantPool", "("], "ground_truth": ["DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44513, "Length": 174, "Cover_Rate": 0.3799126637554585} {"Template_token": ["", "EVT", "EltVT", "=", "Elt", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "==", "", ")", "return", "LowerINSERT_VECTOR_ELT_i1", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "getTypeAction", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ")", "==", "TargetLowering", "::", "TypePromoteFloat", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "IEltVT", "=", "", "(", "EltVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "assert", "(", "getTypeAction", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "IEltVT", ")", "!=", "TargetLowering", "::", "TypePromoteFloat", ")", ";", "SDValue", "VecIn", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "VecIn", ".", "getValueType", "(", ")", ";", "EVT", "IVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "IEltVT", ",", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "IElt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "IEltVT", ",", "Elt", ")", ";", "SDValue", "IVecIn", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "IVecVT", ",", "VecIn", ")", ";", "SDValue", "IVecOut", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "IVecVT", ",", "IVecIn", ",", "IElt", ",", "Lane", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "VecVT", ",", "IVecOut", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerINSERT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44514, "Length": 203, "Cover_Rate": 0.7574626865671642} {"Template_token": ["", "if", "(", "NumLoads", ">", "", ")", "{", "VecTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getElementType", "(", ")", ",", "VecTy", "->", "getNumElements", "(", ")", "/", "NumLoads", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";", "auto", "createLoadIntrinsic", "=", "[", "&", "]", "(", "Value", "*", "BaseAddr", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "assert", "(", "(", "Factor", "==", "", "||", "Factor", "==", "", ")", "&&", "", ")", ";", "", "LoadInts", "=", "Factor", "==", "", "?", "", ":", "", ";", "Type", "*", "VecEltTy", "=", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "VecEltTy", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecEltTy", ")"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44515, "Length": 305, "Cover_Rate": 0.40829986613119146} {"Template_token": ["", "Value", "*", "BaseAddr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumLoads", ">", "", ")", "{", "VecTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getElementType", "(", ")", ",", "VecTy", "->", "getNumElements", "(", ")", "/", "NumLoads", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";", "auto", "createLoadIntrinsic", "=", "[", "&", "]", "(", "Value", "*", "BaseAddr", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "assert", "(", "(", "Factor", "==", "", "||", "Factor", "==", "", ")", "&&", "", ")", ";", "", "LoadInts", "=", "Factor", "==", "", "?", "", ":", "", ";", "Type", "*", "VecEltTy", "=", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "VecEltTy", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecEltTy", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "}", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "", ">>", "SubVecs", ";", "for", "(", "unsigned", "LoadCount", "=", "", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{", "if", "(", "LoadCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "VecTy", "->", "getElementType", "(", ")", ",", "BaseAddr", ",", "VecTy", "->", "getNumElements", "(", ")", "*", "Factor", ")", ";", "CallInst", "*", "VldN", "=", "createLoadIntrinsic", "(", "BaseAddr", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SV", "=", "Shuffles", "[", "i", "]", ";", "unsigned", "Index", "=", "Indices", "[", "i", "]", ";", "Value", "*", "SubVec", "=", "Builder", ".", "CreateExtractValue", "(", "VldN", ","], "ground_truth": ["Index", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44516, "Length": 446, "Cover_Rate": 0.5970548862115127} {"Template_token": ["", "else", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";", "else", "report_fatal_error", "(", "", "", ")", ";", "RetOps", ".", "insert", "(", "RetOps", ".", "begin", "(", ")", "+", "", ",", "DAG", ".", "getConstant", "(", "LROffset", ",", "DL", ",", "", ","], "ground_truth": ["false", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerInterruptReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44517, "Length": 48, "Cover_Rate": 0.31788079470198677} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "const", "BaseRegisterInfo", "*", "ARI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallingConv", "::", "C", ")", ";", "assert", "(", "Mask", "&&", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "(", "", ")", ")", ";", "SDValue", "ReturnAddress", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "PtrVT", ")", ";", "constexpr", "EVT", "ResultTys", "[", "]", "=", "{", "", ",", "", "}", ";", "SDValue", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ","], "ground_truth": ["PtrVT", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerINTRINSIC_VOID", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44518, "Length": 127, "Cover_Rate": 0.40189873417721517} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "VT", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getUINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "CallOptions", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";", "}", "return", "Op"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44519, "Length": 134, "Cover_Rate": 0.8874172185430463} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "VT", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getUINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "CallOptions"], "ground_truth": [",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44520, "Length": 121, "Cover_Rate": 0.8013245033112583} {"Template_token": ["", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "", ",", "dl", ",", "", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Val", "=", "Load", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Load", ")", ",", "DAG", ".", "getConstant", "(", "", "-", "MemVT", ".", "getSizeInBits", "(", ")", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ")", ";", "if", "(", "MemVT", "!=", "", ")", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "MemVT", ",", "Pred", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Pred", ",", "Load", ".", "getValue", "(", ""], "ground_truth": [")", "}", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerPredicateLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44521, "Length": 194, "Cover_Rate": 0.6319218241042345} {"Template_token": ["", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "MemVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "(", "MemVT", "==", "", "||", "MemVT", "==", "", "||", "MemVT", "==", "", ")", "&&", "", ")", ";", "assert", "(", "MemVT", "==", "Op", ".", "getValueType", "(", ")", ")", ";", "assert", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "", ",", "dl", ",", "", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Val", "=", "Load", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Load", ")", ",", "DAG", ".", "getConstant", "(", "", "-", "MemVT", ".", "getSizeInBits", "(", ")", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ")", ";", "if", "(", "MemVT", "!=", "", ")", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "MemVT", ",", "Pred", ",", "DAG", ".", "getConstant"], "ground_truth": ["(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerPredicateLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44522, "Length": 243, "Cover_Rate": 0.7915309446254072} {"Template_token": ["", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr"], "ground_truth": [",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44523, "Length": 84, "Cover_Rate": 0.4263959390862944} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44524, "Length": 146, "Cover_Rate": 0.7411167512690355} {"Template_token": ["", "std", "::", "vector", "<", "int", ">", "NewMask", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "VT", ".", "getVectorNumElements", "(", ")", "/", "", ";", "i", "++", ")", "NewMask", ".", "push_back", "(", "VT", ".", "getVectorNumElements", "(", ")", "/", "", "+", "i", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "VT", ".", "getVectorNumElements", "(", ")", "/", "", ";", "i", "++", ")", "NewMask", ".", "push_back"], "ground_truth": ["(", "i", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerReverse_VECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44525, "Length": 70, "Cover_Rate": 0.43209876543209874} {"Template_token": ["", "", "CC1", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "const", "SDValue", "Op2", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal1", ")", "?", "FalseVal1", ":", "TrueVal1", ";", "if", "(", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "K2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "TrueVal2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "", "CC2", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op2", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "V1Tmp", "=", "V1", ";", "SDValue", "V2Tmp", "=", "V2", ";", "if", "(", "V1Tmp", "!=", "TrueVal1", "||", "V2Tmp", "!=", "TrueVal2", "||", "K1", "!=", "FalseVal1", "||", "K2", "!=", "FalseVal2", "||", "!", "(", "(", "isGTorGE", "(", "CC1", ")"], "ground_truth": ["&&", "isLTorLE", "(", "CC2", ")", ")", "||", "(", "isLTorLE", "(", "CC1", ")", "&&", "isGTorGE", "(", "CC2", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44526, "Length": 171, "Cover_Rate": 0.3825503355704698} {"Template_token": ["", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "K1", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "K2", ")", ")", "return", "SDValue", "(", ")", ";", "int64_t", "Val1", "=", "cast", "<", "ConstantSDNode", ">", "(", "K1", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "Val2", "=", "cast", "<", "ConstantSDNode", ">", "(", "K2", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "PosVal", "=", "std", "::", "max", "(", "Val1", ",", "Val2", ")", ";", "int64_t", "NegVal", "=", "std", "::", "min", "(", "Val1", ",", "Val2", ")", ";", "if", "(", "!", "(", "(", "Val1", ">", "Val2", "&&", "isLTorLE", "(", "CC1", ")", ")", "||", "(", "Val1", "<", "Val2", "&&", "isLTorLE", "(", "CC2", ")", ")", ")", "||", "!", "isPowerOf2_64", "(", "PosVal", "+", "", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "K", "=", "PosVal", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Val1", "==", "~", "Val2", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V2Tmp", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "K", ")", ",", "dl", ",", "VT", ")", ")", ";", "if", "(", "NegVal", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V2Tmp", ",", "DAG", ".", "getConstant", "("], "ground_truth": ["countTrailingOnes", "(", "K", ")", ",", "dl", ",", "VT", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44527, "Length": 199, "Cover_Rate": 0.4451901565995526} {"Template_token": ["", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N2", ",", "N3", ";", "if", "(", "VT", "==", "", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N0", "=", "LowerSDIV_v4i8", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i8", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ",", "ST", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["", ",", "N0", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44528, "Length": 248, "Cover_Rate": 0.7537993920972644} {"Template_token": ["", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "N0", "=", "LowerSDIV_v4i8", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i8", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ",", "ST", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "return", "N0", ";", "}", "return", "LowerSDIV_v4i16", "(", "N0", ",", "N1", ",", "dl"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44529, "Length": 196, "Cover_Rate": 0.5957446808510638} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["", ",", "N0", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44530, "Length": 208, "Cover_Rate": 0.636085626911315} {"Template_token": ["", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "Y", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "return", "X"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "LowerSDIV_v4i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44531, "Length": 136, "Cover_Rate": 0.5093632958801498} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "(", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "||", "Subtarget", "->", "isThumb2", "(", ")", ")", "if", "(", "SDValue", "SatValue", "=", "LowerSaturatingConditional", "(", "Op", ",", "DAG", ")", ")", "return", "SatValue", ";", "SDValue", "LowerSatConstant", ";", "SDValue", "SatValue", ";", "if", "(", "VT", "==", "", "&&", "isLowerSaturatingConditional", "(", "Op", ",", "SatValue", ",", "LowerSatConstant", ")", ")", "{", "SDValue", "ShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ")", ";", "if", "(", "isNullConstant", "(", "LowerSatConstant", ")", ")", "{", "SDValue", "NotShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShiftV", ",", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "NotShiftV", ")", ";", "}", "else", "if", "(", "isAllOnesConstant", "(", "LowerSatConstant", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "ShiftV", ")", ";", "}", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "CFVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseVal", ")", ";", "ConstantSDNode", "*", "CTVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TrueVal", ")", ";", "if", "(", "Subtarget", "->", "hasV8_1MMainlineOps", "(", ")", "&&", "CFVal", "&&", "CTVal", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", "&&", "RHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "unsigned", "TVal", "=", "CTVal", "->", "getZExtValue", "(", ")", ";", "unsigned", "FVal", "=", "CFVal", "->", "getZExtValue", "(", ")", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "TVal", "==", "~", "FVal", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "TVal", "==", "~", "FVal", "+", "", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "TVal", "+", "", "==", "FVal", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "TVal", "==", "FVal", "+", "", ")", "{", "Opcode", "=", "", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "CC", "=", "", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}", "if", "(", "Opcode"], "ground_truth": [")", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44532, "Length": 399, "Cover_Rate": 0.340153452685422} {"Template_token": ["", "SDValue", "Carry", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "LHS", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "", ")", ";", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", "."], "ground_truth": ["getValueType", "(", ")", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSETCCCARRY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44533, "Length": 92, "Cover_Rate": 0.3108108108108108} {"Template_token": ["", "RMValue", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "RMValue", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "{", "", ",", "", "}", ",", "Ops", ")", ";", "Chain", "=", "FPSCR", ".", "getValue", "(", "", ")", ";", "FPSCR", "=", "FPSCR", ".", "getValue", "(", "", ")", ";", "const", "unsigned", "RMMask", "=", "~", "(", "", "::", "rmMask", "<<", "", ")", ";", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "RMMask", ",", "DL", ",", "", ")", ")", ";", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FPSCR", ",", "RMValue", ")", ";", "SDValue", "Ops2", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "FPSCR", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ","], "ground_truth": ["Ops2", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSET_ROUNDING", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44534, "Length": 176, "Cover_Rate": 0.5482866043613707} {"Template_token": ["", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";", "}", "EVT", "ShiftVT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "SDValue", "NegatedCount", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ShiftVT", ",", "getZeroVector", "(", "ShiftVT", ",", "DAG", ",", "dl", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "("], "ground_truth": ["", ")", ",", "NegatedCount", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44535, "Length": 174, "Cover_Rate": 0.5117647058823529} {"Template_token": ["", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "HiSmallShift", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits"], "ground_truth": [",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44536, "Length": 134, "Cover_Rate": 0.31529411764705884} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LoSmallShift", ",", "LoBigShift", ",", "cc", ",", "CCR", ",", "CmpLo", ")", ";", "SDValue", "HiSmallShift", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "HiBigShift", "=", "Opc", "==", "", "?", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "DAG", ".", "getConstant", "(", "VTBits", "-", "", ",", "dl", ",", "VT", ")", ")", ":", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ";", "SDValue", "CmpHi", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "HiSmallShift", ",", "HiBigShift", ",", "cc", ",", "CCR", ",", "CmpHi", ")", ";", "SDValue", "Ops", "[", "", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "("], "ground_truth": ["Ops", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44537, "Length": 159, "Cover_Rate": 0.32382892057026474} {"Template_token": ["", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "Op", ",", "DAG", ",", "cc", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TVal", ",", "FVal", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", "."], "ground_truth": ["getValueType", "(", ")", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSignedALUO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44538, "Length": 144, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TVal", ",", "FVal", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSignedALUO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44539, "Length": 63, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ST", "->", "getValue", "(", ")", ",", "DAG", ".", "getTargetConstant", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isLittleEndian", "(", ")", "?", "", ":", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ")", ",", "{", "ST", "->", "getChain", "(", ")", ",", "Lo", ",", "Hi", ",", "ST", "->", "getBasePtr", "(", ")", "}", ",", "MemVT", ",", "ST", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "(", "MemVT", "==", "", "||", "MemVT", "==", "", "||", "MemVT", "=="], "ground_truth": ["", ")", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerSTORE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44540, "Length": 113, "Cover_Rate": 0.3896551724137931} {"Template_token": ["", "SDLoc", "dl", "(", "GA", ")", ";", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["PtrVT", ",", "Offset", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44541, "Length": 221, "Cover_Rate": 0.5525} {"Template_token": ["", "SDLoc", "dl", "(", "GA", ")", ";", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ","], "ground_truth": ["PICLabel", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44542, "Length": 221, "Cover_Rate": 0.5525} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext"], "ground_truth": ["(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44543, "Length": 280, "Cover_Rate": 0.8383233532934131} {"Template_token": ["", "if", "(", "ToVT", ".", "getScalarType", "(", ")", "==", "", ")", "return", "LowerTruncatei1", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "ToVT", "!=", "", "&&", "ToVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "FromVT", "!=", "", "&&", "FromVT", "!=", "", ")", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerTruncate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44544, "Length": 64, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "if", "(", "ToVT", "!=", "", "&&", "ToVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "FromVT", "!=", "", "&&", "FromVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "N", ",", "", ")", ";", "SDLoc", "DL", "("], "ground_truth": ["N", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerTruncate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44545, "Length": 73, "Cover_Rate": 0.4451219512195122} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ",", "ST", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N0", ")", ";", "return", "N0", ";", "}", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", ""], "ground_truth": [")", ",", "BN1", ",", "N2", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44546, "Length": 218, "Cover_Rate": 0.31457431457431456} {"Template_token": ["", "N2", "=", "LowerSDIV_v4i16", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ",", "ST", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N0", ")", ";", "return", "N0", ";", "}", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "", ",", "N0", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44547, "Length": 280, "Cover_Rate": 0.40404040404040403} {"Template_token": ["", "static", "SDValue", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", ""], "ground_truth": [")", ")", "->", "getValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44548, "Length": 97, "Cover_Rate": 0.7637795275590551} {"Template_token": ["", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumActiveLanes", "=", "NumElts", ";", "assert", "(", "(", "NumActiveLanes", "==", "", "||", "NumActiveLanes", "==", "", "||", "NumActiveLanes", "==", "", "||", "NumActiveLanes", "==", "", ")", "&&", "", ")", ";", "while", "(", "NumActiveLanes", ">", "", ")", "{", "unsigned", "RevOpcode", "=", "NumActiveLanes", "==", "", "?", "", ":", "", ";", "SDValue", "Rev", "=", "DAG", ".", "getNode", "(", "RevOpcode", ",", "dl", ",", "VT", ",", "Op0", ")", ";", "Op0", "=", "DAG", ".", "getNode", "(", "BaseOpcode", ",", "dl", ",", "VT", ",", "Op0", ",", "Rev", ")", ";", "NumActiveLanes", "/=", "", ";", "}", "SDValue", "Res", ";", "if", "(", "NumActiveLanes", "==", "", ")", "{", "SDValue", "Ext0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "", "*", "NumElts", "/", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Ext1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "", "*", "NumElts", "/", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Ext2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "", "*", "NumElts", "/", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Ext3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "Op0", ",", "DAG", ".", "getConstant"], "ground_truth": ["(", "", "*", "NumElts", "/", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44549, "Length": 245, "Cover_Rate": 0.3858267716535433} {"Template_token": ["", "static", "SDValue", "LowerVecReduceF", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "{", "if", "(", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ")"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVecReduceF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44550, "Length": 31, "Cover_Rate": 0.7380952380952381} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "LowerVecReduce", "(", "Op", ",", "DAG", ","], "ground_truth": ["ST", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVecReduceF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44551, "Length": 24, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "static", "SDValue", "LowerVectorExtend", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "ToVT", "!=", "", "&&", "ToVT", "!=", "", "&&", "ToVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "FromVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "FromVT", "!=", "", "&&", "FromVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "ExtVT", "=", "ToVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "ToVT", ".", "getScalarType", "(", ")", "==", "", "&&", "FromVT", ".", "getScalarType", "(", ")", "==", "", ")", "ExtVT"], "ground_truth": ["=", "", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVectorExtend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44552, "Length": 138, "Cover_Rate": 0.4709897610921502} {"Template_token": ["", "static", "SDValue", "LowerVectorFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "const", "bool", "HasFullFP16", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "EVT", "NewTy", ";", "const", "EVT", "OpTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "OpTy", "==", "", ")", "NewTy", "=", "", ";", "else", "if", "(", "OpTy", "==", "", "&&", "HasFullFP16", ")", "NewTy", "=", "", ";", "else", "if", "(", "OpTy", "==", "", "&&", "HasFullFP16", ")", "NewTy", "=", "", ";", "else", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44553, "Length": 159, "Cover_Rate": 0.6570247933884298} {"Template_token": ["", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "const", "bool", "HasFullFP16", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "EVT", "NewTy", ";", "const", "EVT", "OpTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "OpTy", "==", "", ")"], "ground_truth": ["NewTy", "=", "", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44554, "Length": 85, "Cover_Rate": 0.3512396694214876} {"Template_token": ["", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "assert", "(", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "||", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "&&", "", ")", ";", "const", "bool", "HasFullFP16", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "EVT", "DestVecType", ";", "if", "(", "VT", "==", "", ")", "DestVecType", "=", "", ";", "else", "if", "(", "VT", "==", "", "&&", "HasFullFP16", ")", "DestVecType", "=", "", ";", "else", "if", "(", "VT", "==", "", "&&", "HasFullFP16", ")", "DestVecType", "=", "", ";", "else", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "unsigned", "CastOpc", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering (2)5", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44555, "Length": 191, "Cover_Rate": 0.6452702702702703} {"Template_token": ["", "if", "(", "ShuffleMask", "[", "Start", "+", "i", "]", ">=", "", ")", "{", "if", "(", "ShuffleMask", "[", "Start", "+", "i", "]", "%", "Length", "!=", "i", ")", "return", "-", "", ";", "MovIdx", "=", "ShuffleMask", "[", "Start", "+", "i", "]", "/", "Length", ";", "break", ";", "}", "}", "if", "(", "MovIdx", "==", "-", "", ")", "return", "-", "", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "Length", ";", "i", "++", ")", "{", "if", "(", "ShuffleMask", "[", "Start", "+", "i", "]", ">=", "", "&&", "(", "ShuffleMask", "[", "Start", "+", "i", "]", "/", "Length", "!=", "MovIdx", "||", "ShuffleMask", "[", "Start", "+", "i", "]", "%", "Length", "!=", "i", ")", ")", "return", "-", "", ";", "}", "return", "MovIdx", ";", "}", ";", "for", "(", "int", "Part", "=", "", ";", "Part", "<", "", ";", "++", "Part", ")", "{", "int", "Elt", "=", "getMovIdx", "(", "ShuffleMask", ",", "Part", "*", "QuarterSize", ",", "QuarterSize", ")", ";", "if", "(", "Elt", "!=", "-", "", ")", "{", "SDValue", "Input", "=", "Op", "->", "getOperand", "(", "", ")", ";", "if", "(", "Elt", ">=", "", ")", "{", "Input", "=", "Op", "->", "getOperand", "(", "", ")", ";", "Elt", "-=", "", ";", "}", "SDValue", "BitCast", "=", "DAG", ".", "getBitcast", "(", "", ",", "Input", ")", ";", "Parts", "[", "Part", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "BitCast", ",", "DAG", ".", "getConstant", "(", "Elt", ",", "dl", ",", "", ")", ")", ";", "}", "}", "if", "(", "!", "Parts", "[", "", "]", "&&", "!", "Parts", "[", "", "]", "&&", "!", "Parts", "[", "", "]", "&&", "!", "Parts", "[", "", "]", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Parts", "[", "", "]", "||", "!", "Parts", "[", "", "]", "||", "!", "Parts", "[", "", "]", "||", "!", "Parts", "[", "", "]", ")", "{", "SmallVector", "<", "int", ",", "", ">", "NewShuffleMask", ";", "for", "(", "int", "Part", "=", "", ";", "Part", "<", "", ";", "++", "Part", ")", "for", "(", "int", "i", "=", "", ";", "i", "<", "QuarterSize", ";", "i", "++", ")", "NewShuffleMask", ".", "push_back", "(", "Parts", "[", "Part", "]", "?", "-", "", ":", "ShuffleMask", "[", "Part", "*", "QuarterSize", "+", "i", "]", ")", ";", "SDValue", "NewShuffle", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Op", "->", "getOperand", "(", "", ")", ",", "Op", "->", "getOperand", "(", "", ")", ",", "NewShuffleMask", ")", ";", "SDValue", "BitCast", "=", "DAG", ".", "getBitcast", "(", "", ",", "NewShuffle", ")", ";", "for", "(", "int", "Part", "=", "", ";", "Part", "<", "", ";", "++", "Part", ")", "if", "(", "!", "Parts", "[", "Part", "]", ")", "Parts", "[", "Part", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "BitCast", ",", "DAG", ".", "getConstant", "(", "Part", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "NewVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "", ",", "Parts", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVECTOR_SHUFFLEUsingMovs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44556, "Length": 450, "Cover_Rate": 0.7305194805194806} {"Template_token": ["", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "VTBLMask", ";", "for", "(", "ArrayRef", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "DL", ",", "", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "VTBLMask", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getBuildVector", "("], "ground_truth": ["", ",", "DL", ",", "VTBLMask", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44557, "Length": 136, "Cover_Rate": 0.7597765363128491} {"Template_token": ["", "for", "(", "ArrayRef", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "DL", ",", "", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "VTBLMask", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getBuildVector"], "ground_truth": ["(", "", ",", "DL", ",", "VTBLMask", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44558, "Length": 112, "Cover_Rate": 0.6256983240223464} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "ArrayRef", "<", "int", ">", "ShuffleMask", "=", "SVN", "->", "getMask", "(", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "{", "SDValue", "cast", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "V1", ")", ";", "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["", ",", "cast", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVECTOR_SHUFFLE_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44559, "Length": 106, "Cover_Rate": 0.4092664092664093} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "{", "Opc", "=", "", ";", "break", ";", "}", "else", "{", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Invert", "=", "true", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Invert", "=", "true", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "{", "SDValue", "TmpOp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "Op1", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "TmpOp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "case", "", ":", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "{", "SDValue", "TmpOp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "Op1", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "TmpOp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "Opc", "=", "", ";", "break", ";", "}", "else", "{", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true"], "ground_truth": [";", "LLVM_FALLTHROUGH", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44560, "Length": 465, "Cover_Rate": 0.3276955602536998} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "const", "char", "*", "Name", "=", "nullptr", ";", "if", "(", "Signed", ")", "Name", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "else", "Name", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "ES", "=", "DAG", ".", "getExternalSymbol", "(", "Name", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "for", "(", "auto", "AI", ":", "{", "", ",", "", "}", ")", "{", "ArgListEntry", "Arg", ";", "Arg", ".", "Node", "=", "Op", ".", "getOperand", "(", "AI", ")", ";", "Arg", ".", "Ty", "=", "Arg", ".", "Node", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Arg", ")", ";", "}", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS_VFP", ",", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "ES", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "return", "LowerCallTo", "(", "CLI", ")", "."], "ground_truth": ["first", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerWindowsDIVLibCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44561, "Length": 220, "Cover_Rate": 0.88} {"Template_token": ["", "if", "(", "ConstraintVT", ".", "isVector", "(", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", "||", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", ")", ")", "return", "", ";", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerXConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44562, "Length": 38, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "if", "(", "ConstraintVT", ".", "isVector", "(", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", "||", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", ")", ")", "return", "", ";", "return", ""], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "LowerXConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44563, "Length": 38, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "int", "FI", "=", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "VR", "=", "cast", "<", "RegisterSDNode", ">", "(", "Arg", ".", "getOperand", "(", "", ")", ")", "->", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "VR", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "VR", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "*", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">"], "ground_truth": ["(", "Arg", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44564, "Length": 127, "Cover_Rate": 0.46691176470588236} {"Template_token": ["", "bool", "TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44565, "Length": 36, "Cover_Rate": 0.9} {"Template_token": ["", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", "(", "LocVT", ".", "getSizeInBits", "(", ")", ")", ",", "Val", ")", ";", "}", "else", "{", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", "(", "ValVT", ".", "getSizeInBits", "(", ")", ")", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", "(", "LocVT", ".", "getSizeInBits", "(", ")", ")", ",", "Val", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["dl", ",", "LocVT", ",", "Val", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "MoveFromHPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44566, "Length": 84, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "if", "(", "NextVA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", "-", "id", ")", ")", ")", ";", "else", "{", "assert", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "!", "StackPtr", ".", "getNode", "(", ")", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue"], "ground_truth": ["DstAddr", ";"], "File": "ARMISelLowering (2)5", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44567, "Length": 78, "Cover_Rate": 0.308300395256917} {"Template_token": ["", "if", "(", "TLI", ".", "isOperationLegal", "(", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "TLI", ".", "expandABS", "(", "N", ",", "res", ",", "DAG", ")", ")", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformABSCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44568, "Length": 44, "Cover_Rate": 0.4888888888888889} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44569, "Length": 37, "Cover_Rate": 0.33035714285714285} {"Template_token": ["", "if", "(", "SDValue", "Result", "=", "AddCombineToVPADD", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "AddCombineVUZPToVPADDL", "(", "N", ",", "N0"], "ground_truth": [",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformADDCombineWithOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44570, "Length": 42, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "imm", "<", "", "&&", "imm", ">", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "-", "imm", ",", "DL", ",", "", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "", ")"], "ground_truth": [",", "RHS", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformAddcSubcCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44571, "Length": 82, "Cover_Rate": 0.30036630036630035} {"Template_token": ["", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "AddCombineTo64bitUMAAL", "(", "N", ",", "DCI"], "ground_truth": [",", "Subtarget", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformADDECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44572, "Length": 23, "Cover_Rate": 0.3709677419354839} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "PerformAddeSubeCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformADDECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44573, "Length": 31, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "int64_t", "imm", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "imm", "<", "", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "~", "imm", ",", "DL", ",", "", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "RHS", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "}", "}", "}", "else", "if", "(", "N", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "AddCombineTo64bitMLAL", "(", "N", ","], "ground_truth": ["DCI", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformAddeSubeCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44574, "Length": 130, "Cover_Rate": 0.6701030927835051} {"Template_token": ["", "for", "(", "unsigned", "I", "=", "S", ",", "E", "=", "VecRed", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "I", "++", ")", "Ops", ".", "push_back", "(", "VecRed", "->", "getOperand", "(", "I", ")", ")", ";", "SDValue", "Red", "=", "DAG", ".", "getNode", "(", "OpcodeA", ",", "dl", ",", "DAG", ".", "getVTList", "(", "{", "", ",", "", "}", ")", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Red", ",", "SDValue", "(", "Red", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformADDVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44575, "Length": 395, "Cover_Rate": 0.4817073170731707} {"Template_token": ["", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "CombineANDShift", "(", "N", ",", "DCI", ",", "Subtarget"], "ground_truth": [")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44576, "Length": 171, "Cover_Rate": 0.49854227405247814} {"Template_token": ["", "static", "SDValue", "PerformANDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "SDValue", "Result"], "ground_truth": ["=", "CombineANDShift", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44577, "Length": 325, "Cover_Rate": 0.9475218658892128} {"Template_token": ["", "for", "(", "unsigned", "Idx", "=", "", ";", "Idx", "<", "NumElts", ";", "++", "Idx", ")", "{", "SDValue", "V", "=", "N", "->", "getOperand", "(", "Idx", ")", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", "&&", "V", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "V", "=", "V", ".", "getOperand", "(", "", ")", ";", "else", "{", "V", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "V", ")", ",", "", ",", "V", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";", "}", "SDValue", "LaneIdx", "=", "DAG", ".", "getConstant", "(", "Idx", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Vec", ",", "V", ",", "LaneIdx", ")", ";", "}", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vec", ")", ";", "DCI", ".", "AddToWorklist", "(", "Vec", "."], "ground_truth": ["getNode", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformARMBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44578, "Length": 159, "Cover_Rate": 0.34120171673819744} {"Template_token": ["", "static", "SDValue", "PerformBUILD_VECTORCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "", ")", "if", "(", "SDValue", "RV", "=", "PerformVMOVDRRCombine", "(", "N", ",", "DAG", ")", ")", "return", "RV", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "hasNormalLoadOperand", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "V", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";", "}", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getBuildVector", "(", "FloatVT", ",", "dl", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["dl", ",", "VT", ",", "BV", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44579, "Length": 209, "Cover_Rate": 0.95} {"Template_token": ["", "assert", "(", "CmpZ", "->", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "And", "=", "CmpZ", "->", "getOperand", "(", "", ")", ";", "if", "(", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "APInt", "*", "AndC", "=", "isPowerOf2Constant", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", "==", "", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "}", "else", "{", "assert", "(", "CC", "==", "", "&&", "", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Y", ")", ";", "if", "(", "(", "OrCI", "&", "Known", ".", "Zero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ","], "ground_truth": ["dl", ",", "VT", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44580, "Length": 289, "Cover_Rate": 0.598343685300207} {"Template_token": ["", "static", "SDValue", "PerformExtendCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Lane", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "EltVT", "=", "N0", ".", "getValueType", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "VT", "==", "", "&&", "(", "EltVT", "==", "", "||", "EltVT", "==", "", ")", "&&", "TLI", ".", "isTypeLegal", "(", "Vec", ".", "getValueType", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "{", "unsigned", "Opc", "=", "", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering (2)5", "Func": "PerformExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44581, "Length": 163, "Cover_Rate": 0.652} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "X", "=", "Op0", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "X", ".", "getValueType", "(", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ")", ";", "if", "(", "VT", "==", "", "&&", "X", ".", "getValueType", "(", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ")", ";", "if", "(", "VT", "==", "", "&&", "X", ".", "getValueType", "(", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ")", ";", "while", "(", "X", ".", "getValueType", "(", ")", "!=", "VT", "&&", "X", "->", "getOpcode", "(", ")", "==", "", ")", "X", "=", "X", "->", "getOperand", "(", "", ")", ";", "if", "(", "X", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "X", ";", "}", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "&&", "N", "->", "getConstantOperandVal", "(", "", ")"], "ground_truth": ["<", "Op0", ".", "getNumOperands", "(", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "PerformExtractEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44582, "Length": 205, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "while", "(", "X", ".", "getValueType", "(", ")", "!=", "VT", "&&", "X", "->", "getOpcode", "(", ")", "==", "", ")", "X", "=", "X", "->", "getOperand", "(", "", ")", ";", "if", "(", "X", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "X", ";", "}", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "&&", "N", "->", "getConstantOperandVal", "(", "", ")", "<", "Op0", ".", "getNumOperands", "(", ")", ")", "{", "return", "Op0", ".", "getOperand", "(", "N", "->", "getConstantOperandVal", "(", "", ")", ")", ";", "}", "if", "(", "Op0", ".", "getValueType", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "BV", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "unsigned", "Offset", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "SDValue", "MOV", "=", "BV", ".", "getOperand", "(", "Offset", "<", "", "?", "", ":", "", ")", ";", "if", "(", "MOV", ".", "getOpcode", "(", ")", "==", "", ")", "return", "MOV", ".", "getOperand", "(", "ST", "->", "isLittle", "(", ")", "?", "Offset", "%", "", ":", "", "-", "Offset", "%", "", ")", ";", "}", "if", "(", "SDValue", "R", "=", "PerformExtractEltToVMOVRRD", "(", "N", ",", "DCI", ")", ")", "return", "R", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Idx", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "unsigned", "Vec", "=", "Idx", "/", "Op0", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "SubIdx", "=", "Idx", "%", "Op0", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op0", ".", "getOperand", "(", "Vec", ")", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "SubIdx", ",", "dl", ",", "", ")", ")", ";", "}", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "PerformExtractEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44583, "Length": 335, "Cover_Rate": 0.6285178236397748} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", "||", "VT", "!=", "", "||", "!", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ext", "=", "SDValue", "(", "N", ",", "", ")", ";", "if", "(", "Ext", ".", "getOpcode", "(", ")", "==", "", "&&", "Ext", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "Ext", "=", "Ext", ".", "getOperand", "(", "", ")", ";", "if", "(", "Ext", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Ext", ".", "getOperand", "(", "", ")", ")", "||", "Ext", ".", "getConstantOperandVal", "(", "", ")", "%", "", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext", "->", "use_size", "(", ")", "==", "", "&&", "(", "Ext", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", "||", "Ext", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "Ext", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "Op0", ".", "getValueType", "(", ")", ";", "unsigned", "ResNo", "=", "Op0", ".", "getResNo", "(", ")", ";", "unsigned", "Lane", "=", "Ext", ".", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "VecVT", ".", "getVectorNumElements", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "OtherIt", "=", "find_if", "(", "Op0", "->", "uses", "(", ")", ",", "[", "&", "]", "(", "SDNode", "*", "V", ")", "{", "return", "V", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "V", "->", "getOperand", "(", "", ")", ")", "&&", "V", "->", "getConstantOperandVal", "(", "", ")"], "ground_truth": ["==", "Lane", "+", "", "&&", "V", "->", "getOperand", "(", "", ")", ".", "getResNo", "(", ")", "==", "ResNo", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformExtractEltToVMOVRRD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44584, "Length": 280, "Cover_Rate": 0.5194805194805194} {"Template_token": ["", "if", "(", "!", "GetLane", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getIntegerVT", "(", "C", ",", "VT", "."], "ground_truth": ["getSizeInBits", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformExtractFpToIntStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44585, "Length": 94, "Cover_Rate": 0.3671875} {"Template_token": ["", "static", "SDValue", "PerformFPExtendCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST"], "ground_truth": [")", "{"], "File": "ARMISelLowering (2)5", "Func": "PerformFPExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44586, "Length": 18, "Cover_Rate": 0.3829787234042553} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "if", "(", "SDValue", "NewLoad", "=", "PerformSplittingToWideningLoad", "(", "N", ","], "ground_truth": ["DAG", ")", ")", "return", "NewLoad", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformFPExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44587, "Length": 23, "Cover_Rate": 0.48936170212765956} {"Template_token": ["", "EVT", "SubVT", "=", "SubVec", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VecVT", ".", "isFixedLengthVector", "(", ")", "||", "!", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VecVT", ")", "||", "!", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "SubVT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IdxVal", "==", "", "&&", "Vec", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumSubElts", "=", "SubVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "SubVT", ".", "getSizeInBits", "(", ")", "*", "", ")", "!=", "VecVT", ".", "getSizeInBits", "(", ")", "||", "(", "IdxVal", "!=", "", "&&", "IdxVal", "!=", "NumSubElts", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "if", "(", "IdxVal", "==", "", ")"], "ground_truth": ["{"], "File": "ARMISelLowering (2)5", "Func": "PerformInsertSubvectorCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44588, "Length": 128, "Cover_Rate": 0.46545454545454545} {"Template_token": ["", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ShiftAmt", ">=", "-", "", "&&", "ShiftAmt", "<", "", ")", "{", "unsigned", "NewOpcode", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "NewOpcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "-", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "N", ",", "NewShift", ".", "getNode"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformLongShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44589, "Length": 80, "Cover_Rate": 0.39603960396039606} {"Template_token": ["", "if", "(", "Min", "->", "getOpcode", "(", ")", "!=", "", ")", "std", "::", "swap", "(", "Min", ",", "Max", ")", ";", "if", "(", "Min", "->", "getOpcode", "(", ")", "!=", "", "||", "Max", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "APInt", "SaturateC", ";", "if", "(", "VT", "==", "", ")", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "else", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "APInt", "MinC", ",", "MaxC", ";", "if", "(", "!", "", "(", "Min", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MinC", ")", "||", "MinC", "!=", "SaturateC", ")", "return", "false", ";", "if", "(", "!", "", "(", "Max", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MaxC", ")", "||", "MaxC", "!=", "~", "SaturateC", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "IsSignedSaturate", "(", "N", ",", "N0", ".", "getNode", "(", ")", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "MVT", "ExtVT", ",", "HalfVT", ";", "if", "(", "VT", "==", "", ")", "{", "HalfVT", "=", "", ";", "ExtVT", "=", "", ";", "}", "else", "{", "HalfVT", "=", "", ";", "ExtVT", "=", "", ";", "}", "SDValue", "VQMOVN", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "DAG", ".", "getUNDEF", "(", "HalfVT", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Bitcast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "VQMOVN", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Bitcast", ",", "DAG", ".", "getValueType", "(", "ExtVT", ")", ")", ";", "}", "auto", "IsUnsignedSaturate", "=", "[", "&", "]", "(", "SDNode", "*", "Min", ")", "{", "if", "(", "Min", "->", "getOpcode", "(", ")"], "ground_truth": ["!=", "", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformMinMaxCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44590, "Length": 301, "Cover_Rate": 0.45606060606060606} {"Template_token": ["", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "DL", ",", "", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "", ")", ",", "DL", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "-", "", ")", ",", "DL", ",", "", ")", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Res", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ShiftAmt", "!=", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44591, "Length": 264, "Cover_Rate": 0.46397188049209137} {"Template_token": ["", "if", "(", "VT", ".", "is64BitVector", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", ")", "return", "PerformVMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "int64_t", "MulAmt", "=", "C", "->", "getSExtValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "countTrailingZeros", "<", "uint64_t", ">", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "", "-", "", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "MulAmt", ">=", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "DL", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "DL", ",", "", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "", ")", ",", "DL", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "-", "", ")", ",", "DL", ",", "", ")", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Res", ")", ";", "}", "else", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44592, "Length": 391, "Cover_Rate": 0.687170474516696} {"Template_token": ["", "SmallVector", "<", "int", ",", "", ">", "Mask", "(", "S0", "->", "getMask", "(", ")", ".", "begin", "(", ")", ",", "S0", "->", "getMask", "(", ")", ".", "end", "(", ")", ")", ";", "Mask", ".", "append", "(", "S1", "->", "getMask", "(", ")", ".", "begin", "(", ")", ",", "S1", "->", "getMask", "(", ")", ".", "end", "(", ")", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "Mask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "S0", "->", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "S0", "->", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "Mask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "S0", "->", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "S0", "->", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "all_of", "(", "N", "->", "ops", "(", ")", ",", "[", "]", "(", "SDValue", "Op", ")", "{", "return", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "&&", "Op", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", ";", "}", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Extracts", ";", "for", "(", "unsigned", "Op", "=", "", ";", "Op", "<", "N", "->", "getNumOperands", "(", ")", ";", "Op", "++", ")", "{", "SDValue", "O", "=", "N", "->", "getOperand", "(", "Op", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "O", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "i", "++", ")", "{", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "O", ",", "DAG", ".", "getConstant", "(", "i", ",", "DL", ",", "", ")", ")", ";", "Extracts", ".", "push_back", "(", "Ext", ")", ";", "}", "}", "return", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "Extracts", ")", ";", "}", "if", "(", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "TypeSize", "::", "Fixed", "(", "", ")", ",", "Align", "(", "", ")", ")", ";", "int", "SPFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackPtr", ".", "getNode", "(", ")", ")", "->", "getIndex", "(", ")", ";", "int", "NumIns", "=", "N"], "ground_truth": ["->", "getNumOperands", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformMVETruncCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44593, "Length": 428, "Cover_Rate": 0.43232323232323233} {"Template_token": ["", "SDValue", "Mask", "=", "And", "->", "getOperand", "(", "", ")", ";", "if", "(", "Mask", "->", "getOpcode", "(", ")", "==", "", ")", "Mask", "=", "Mask", "->", "getOperand", "(", "", ")", ";", "if", "(", "Mask", "->", "getOpcode", "(", ")", "!=", "", "||", "Mask", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isAllOnesConstant", "(", "Mask", "->", "getOperand", "(", "", ")", ")", "&&", "isNullConstant", "(", "Mask", "->", "getOperand", "(", "", ")", ")", "&&", "isAllOnesConstant", "(", "Mask", "->", "getOperand", "(", "", ")", ")", "&&", "isNullConstant", "(", "Mask", "->", "getOperand", "(", "", ")", ")", ")", "return", "And", "->", "getOperand", "(", "", ")", ";", "return", "SDValue", "(", ")", ";", "}", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "SDValue", "Op0", "=", "IsSignExt", "(", "N0", ")", ")", "{", "if", "(", "SDValue", "Op1", "=", "IsSignExt", "(", "N1", ")", ")", "{", "SDValue", "New0a", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ";", "SDValue", "New1a", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op1", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["VT", ",", "New0a", ",", "New1a", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformMVEVMULLCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44594, "Length": 185, "Cover_Rate": 0.3752535496957404} {"Template_token": ["", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", "N", ",", "", ")", ";", "}", "}", "else", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "{", "ConstantSDNode", "*", "N11C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N11C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", "&&", "(", "Mask", "==", "~", "Mask2", ")", ")", "{", "if", "(", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "amt", "=", "countTrailingZeros", "(", "Mask2", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "amt", ",", "DL", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", "N", ",", "", ")", ";", "}", "else", "if", "(", "", "(", "~", "Mask", ")", "&&", "(", "~", "Mask", "==", "Mask2", ")", ")", "{", "if", "(", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask2", "==", "", "||", "Mask2", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "countTrailingZeros", "(", "Mask"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformORCombineToBFI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44595, "Length": 242, "Cover_Rate": 0.31675392670157065} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "isS16", "(", "OpS16", ",", "DAG", ")", "&&", "!", "isSRA16", "(", "OpS16", ")", ")", "{", "OpS16", "=", "OpS32", ";", "OpS32", "=", "SMULLOHI", "->", "getOperand", "(", "", ")", ";", "}", "SDLoc", "dl", "(", "OR", ")", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "isS16", "(", "OpS16", ",", "DAG", ")", ")", "Opcode", "=", "", ";", "else", "if", "(", "isSRA16", "(", "OpS16", ")", ")", "{", "Opcode", "=", "", ";", "OpS16", "=", "OpS16", "->", "getOperand", "(", "", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "", ",", "OpS32", ",", "OpS16", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "OR", ",", "", ")", ",", "Res", ")", ";", "return", "SDValue", "(", "OR", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformORCombineToSMULWBT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44596, "Length": 132, "Cover_Rate": 0.3350253807106599} {"Template_token": ["", "auto", "IsFreelyInvertable", "=", "[", "&", "]", "(", "SDValue", "V", ")", "{", "if", "(", "V", "->", "getOpcode", "(", ")", "==", "", "||", "V", "->", "getOpcode", "(", ")", "==", "", ")", "return", "CanInvertMVEVCMP", "(", "V", ")", ";", "return", "false", ";", "}", ";", "if", "(", "!", "(", "IsFreelyInvertable", "(", "N0", ")", "||", "IsFreelyInvertable", "(", "N1", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewN0", "=", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N0", ",", "VT", ")", ";", "SDValue", "NewN1", "=", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N1", ",", "VT", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "", ",", "DL"], "ground_truth": [",", "VT", ",", "NewN0", ",", "NewN1", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformORCombine_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44597, "Length": 106, "Cover_Rate": 0.5921787709497207} {"Template_token": ["", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "TrueVal", "=", "N", "->", "getOperand", "(", "", ")", ";", "FalseVal", "=", "N", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "unsigned", "int", "Opcode", "=", "", ";", "if", "(", "(", "TrueVal", "->", "getOpcode", "(", ")", "==", "", "||", "FalseVal", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "Opcode", "=", "", ";", "if", "(", "CC", "==", "", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "else", "if", "(", "(", "TrueVal", "->", "getOpcode", "(", ")", "==", "", "||", "FalseVal", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "Opcode", "=", "", ";", "if", "(", "CC", "==", "", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "else", "if", "(", "(", "TrueVal", "->", "getOpcode", "(", ")", "==", "", "||", "FalseVal", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "Opcode", "=", "", ";", "if", "(", "CC", "==", "", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "else", "if", "(", "(", "TrueVal", "->", "getOpcode", "(", ")", "==", "", "||", "FalseVal", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "Opcode", "=", "", ";", "if", "(", "CC", "==", "", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "switch", "(", "TrueVal", "->", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "break", ";", "}", "EVT", "VectorType", "=", "FalseVal", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "VectorType", "!=", "", "&&", "VectorType", "!=", "", "&&", "VectorType"], "ground_truth": ["!=", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSELECTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44598, "Length": 340, "Cover_Rate": 0.4638472032742155} {"Template_token": ["", "}", "}", "if", "(", "ST", "->", "isThumb1Only", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "VT", "==", "", "&&", "N", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N", "->", "getOperand", "(", "", ")", "->", "hasOneUse", "(", ")", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "ShiftAmtNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "ShiftAmtNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "ShiftAmt", "=", "static_cast", "<", "uint32_t", ">", "(", "ShiftAmtNode", "->", "getZExtValue", "(", ")", ")", ";", "ConstantSDNode", "*", "AndMaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndMaskNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "AndMask", "=", "static_cast", "<", "uint32_t", ">", "(", "AndMaskNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "AndMask", "==", "", "||", "AndMask", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isMask_32", "(", "AndMask", ")", ")", "{", "uint32_t", "MaskedBits", "=", "countLeadingZeros", "(", "AndMask", ")", ";", "if", "(", "MaskedBits", ">", "ShiftAmt", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskedBits", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "MaskedBits", "-", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "int64_t", "Cnt", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering (2)5", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44599, "Length": 338, "Cover_Rate": 0.49560117302052786} {"Template_token": ["", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "auto", "U", ":", "N", "->", "uses", "(", ")", ")", "{", "switch", "(", "U", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";", "APInt", "C2Int", "=", "C2", "->"], "ground_truth": ["getAPIntValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44600, "Length": 276, "Cover_Rate": 0.47018739352640543} {"Template_token": ["", "if", "(", "Trunc", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Trunc", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "else", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformShuffleVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44601, "Length": 187, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "if", "(", "LD", "->", "getExtensionType", "(", ")", "!=", "", "&&", "LD", "->", "getExtensionType", "(", ")", "!=", "", "&&", "LD", "->", "getExtensionType", "(", ")", "!=", "NewExtType", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "*", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ")", ";", "Chains", ".", "push_back", "(", "SDValue", "(", "NewLoad", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", ""], "ground_truth": [",", "Chains", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingMVEEXTToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44602, "Length": 330, "Cover_Rate": 0.5830388692579506} {"Template_token": ["", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "*", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ")", ";", "Chains", ".", "push_back", "(", "SDValue", "(", "NewLoad", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chains"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingMVEEXTToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44603, "Length": 258, "Cover_Rate": 0.4558303886925795} {"Template_token": ["", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "ToVT", ".", "getVectorElementType", "(", ")", ",", "FromVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Trunc", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "i", "*", "FromVT", ".", "getVectorNumElements", "(", ")", "*", "ToVT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";", "SDValue", "Extract", "=", "Trunc", ".", "getOperand", "(", "i", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getTruncStore", "(", "Ch", ",", "DL", ",", "Extract", ",", "NewPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewToVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Stores", ".", "push_back", "(", "Store", ")"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingMVETruncToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44604, "Length": 176, "Cover_Rate": 0.55} {"Template_token": ["", "static", "SDValue", "PerformSplittingMVETruncToNarrowingStores", "(", "StoreSDNode", "*", "St", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "!", "St", "->", "isSimple", "(", ")", "||", "St", "->", "isTruncatingStore", "(", ")", "||", "!", "St", "->", "isUnindexed", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Trunc", "=", "St", "->", "getValue", "(", ")", ";", "if", "(", "Trunc", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "Trunc", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "EVT", "ToVT", "=", "Trunc", ".", "getValueType", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "ToVT", ".", "getVectorElementType", "(", ")", ",", "FromVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", ""], "ground_truth": [">", "Stores", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingMVETruncToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44605, "Length": 185, "Cover_Rate": 0.578125} {"Template_token": ["", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "(", "FromEltVT", "!=", "", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits"], "ground_truth": ["(", ")", ")", ",", "NumElements", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44606, "Length": 216, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N0", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "LD", "->", "isSimple", "(", ")", "||", "!", "N0", ".", "hasOneUse", "(", ")", "||", "LD", "->", "isIndexed", "(", ")", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "LD", "->", "getValueType", "(", "", ")", ";", "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "(", "FromEltVT", "!=", "", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44607, "Length": 233, "Cover_Rate": 0.3362193362193362} {"Template_token": ["", "if", "(", "SDValue", "NewToken", "=", "PerformSplittingToNarrowingStores", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "NewToken", ";", "if", "(", "SDValue", "NewChain", "=", "PerformExtractFpToIntStores", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "NewChain", ";", "if", "(", "SDValue", "NewToken", "=", "PerformSplittingMVETruncToNarrowingStores", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "NewToken", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44608, "Length": 208, "Cover_Rate": 0.3156297420333839} {"Template_token": ["", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", "||", "!", "isNullConstant", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "CSINC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CSINC", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "CSINC", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "X", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "CSINC"], "ground_truth": [".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSubCSINCCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44609, "Length": 76, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "if", "(", "(", "AddcNode", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "AddeNode", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "", ")", ")", "&&", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "", ")", ")", "&&", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "AddcNode", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "{", "N", "->", "getOperand"], "ground_truth": ["(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "AddcNode", "->", "getOperand", "(", "", ")", ",", "AddcNode", "->", "getOperand", "(", "", ")", "}", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformUMLALCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44610, "Length": 109, "Cover_Rate": 0.558974358974359} {"Template_token": ["", "static", "SDValue", "PerformUMLALCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", "||", "!", "Subtarget", "->", "hasDSP", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddcNode", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "(", "AddcNode", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "AddeNode", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "", ")", ")", "&&", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "", ")", ")", "&&", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "AddcNode", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "{", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "AddcNode", "->", "getOperand", "(", "", ")", ",", "AddcNode", "->", "getOperand", "(", "", ")", "}", ")", ";", "else", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformUMLALCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44611, "Length": 184, "Cover_Rate": 0.9435897435897436} {"Template_token": ["", "uint32_t", "FloatBits", "=", "FloatTy", ".", "getSizeInBits", "(", ")", ";", "MVT", "IntTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatBits", "!=", "", "||", "IntBits", ">", "", "||", "(", "NumLanes", "!=", "", "&&", "NumLanes", "!=", "", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitVector", "UndefElements", ";", "BuildVectorSDNode", "*", "BV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ";", "int32_t", "C", "=", "BV", "->", "getConstantFPSplatPow2ToLog2Int", "(", "&", "UndefElements", ",", "", ")", ";", "if", "(", "C", "==", "-", "", "||", "C", "==", "", "||", "C", ">", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "", ")", ",", "Op", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "", ")", ")", ";", "if", "(", "IntBits", "<", "FloatBits", ")", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "FixConv", ")", ";", "return", "FixConv"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44612, "Length": 224, "Cover_Rate": 0.6170798898071626} {"Template_token": ["", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatBits", "!=", "", "||", "IntBits", ">", "", "||", "(", "NumLanes", "!=", "", "&&", "NumLanes", "!=", "", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitVector", "UndefElements", ";", "BuildVectorSDNode", "*", "BV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ";", "int32_t", "C", "=", "BV", "->", "getConstantFPSplatPow2ToLog2Int", "(", "&", "UndefElements", ",", "", ")", ";", "if", "(", "C", "==", "-", "", "||", "C", "==", "", "||", "C", ">", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl"], "ground_truth": [",", "", ")", ",", "Op", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44613, "Length": 163, "Cover_Rate": 0.4490358126721763} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ")", ")", ";", "else", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ")", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "&&", "Op", ".", "hasOneUse", "(", ")", "&&", "LD", "->", "isUnindexed", "(", ")", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "LD", "->", "getOperand", "(", "", ")", ",", "LD", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "LD", "->", "getAlignment", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", "}", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType"], "ground_truth": ["(", "", ")", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVDUPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44614, "Length": 217, "Cover_Rate": 0.6636085626911316} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "ST", "->", "isLittle", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op", ")", ";", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "VT"], "ground_truth": [")", "return", "Op", "->", "getOperand", "(", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVECTOR_REG_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44615, "Length": 78, "Cover_Rate": 0.527027027027027} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "ST", "->", "isLittle", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op", ")", ";", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ","], "ground_truth": ["Op", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVECTOR_REG_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44616, "Length": 117, "Cover_Rate": 0.7905405405405406} {"Template_token": ["", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat0Op1", ".", "getValueType", "(", ")", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat1Op1", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">", "NewMask", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HalfElts", "=", "NumElts", "/", "", ";", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "n", "=", "", ";", "n", "<", "NumElts", ";", "++", "n", ")", "{", "int", "MaskElt", "=", "SVN", "->", "getMaskElt", "(", "n", ")", ";", "int", "NewElt", "=", "-"], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44617, "Length": 137, "Cover_Rate": 0.3477157360406091} {"Template_token": ["", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "IsTop", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "Op1", "->", "isUndef", "(", ")", ")", "return", "Op0", ";", "if", "(", "Op0", "->", "isUndef", "(", ")", "&&", "!", "IsTop", ")", "return", "Op1", ";", "if", "(", "(", "Op1", "->", "getOpcode", "(", ")", "==", "", "||", "Op1", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "Op1", "->", "getConstantOperandVal", "(", "", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "Op1", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op1", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "", ")", ".", "getVectorNumElements", "(", ")", ";", "APInt", "Op1DemandedElts", "=", "APInt", "::", "getSplat", "(", "NumElts", ",", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ")", ";", "APInt", "Op0DemandedElts", "=", "IsTop", "?", "Op1DemandedElts", ":", "APInt", "::", "getSplat", "(", "NumElts", ",", "APInt", "::", "getHighBitsSet", "(", "", ","], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44618, "Length": 182, "Cover_Rate": 0.6618181818181819} {"Template_token": ["", "if", "(", "Op1", "->", "isUndef", "(", ")", ")", "return", "Op0", ";", "if", "(", "Op0", "->", "isUndef", "(", ")", "&&", "!", "IsTop", ")", "return", "Op1", ";", "if", "(", "(", "Op1", "->", "getOpcode", "(", ")", "==", "", "||", "Op1", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "Op1", "->", "getConstantOperandVal", "(", "", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "Op1", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op1", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "", ")", ".", "getVectorNumElements", "(", ")", ";", "APInt", "Op1DemandedElts", "=", "APInt", "::", "getSplat", "(", "NumElts", ",", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ")", ";", "APInt", "Op0DemandedElts", "=", "IsTop", "?", "Op1DemandedElts", ":", "APInt", "::", "getSplat", "(", "NumElts", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ";", "APInt", "KnownUndef", ",", "KnownZero", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Op0", ",", "Op0DemandedElts", ",", "KnownUndef", ",", "KnownZero", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Op1", ",", "Op1DemandedElts", ",", "KnownUndef", ",", "KnownZero", ",", "DCI", ")", ")", "return", "SDValue"], "ground_truth": ["(", "N", ",", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44619, "Length": 220, "Cover_Rate": 0.8} {"Template_token": ["", "LoadSDNode", "*", "LN0", "=", "cast", "<", "LoadSDNode", ">", "(", "N0", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "LN0", "->", "getChain", "(", ")", ",", "LN0", "->", "getBasePtr", "(", ")", ",", "", ",", "LN0", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "return"], "ground_truth": ["Load", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVMOVrhCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44620, "Length": 90, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "return", "Result", ";", "}", "if", "(", "InDouble", ".", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "InDouble", ".", "getOperand", "(", "", ")", ")", ")", "{", "SDValue", "BV", "=", "InDouble", ".", "getOperand", "(", "", ")", ";", "bool", "BVSwap", "=", "BV", ".", "getOpcode", "(", ")", "==", "", ";", "while", "(", "(", "BV", ".", "getOpcode", "(", ")", "==", "", "||", "BV", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "(", "BV", ".", "getValueType", "(", ")", "==", "", "||", "BV", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "BVSwap", "=", "BV", ".", "getOpcode", "(", ")", "==", "", ";", "BV", "=", "BV", ".", "getOperand", "(", "", ")", ";", "}", "if", "(", "BV", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Offset", "=", "InDouble", ".", "getConstantOperandVal", "(", "", ")", "==", "", "?", "", ":", "", ";", "if", "(", "BV", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Op0", "=", "BV", ".", "getOperand", "(", "Offset", ")", ";", "SDValue", "Op1", "=", "BV", ".", "getOperand", "(", "Offset", "+", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", "&&", "BVSwap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "return", "DCI", ".", "DAG", ".", "getMergeValues", "(", "{", "Op0", ",", "Op1", "}", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "SDValue", "Op0", ",", "Op1", ";", "while", "(", "BV", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "BV", ".", "getOperand", "(", ""], "ground_truth": [")", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44621, "Length": 423, "Cover_Rate": 0.5810439560439561} {"Template_token": ["", "MVT", "ScalarType", ";", "int", "ShftAmt", "=", "", ";", "switch", "(", "Clamp", "->", "getSExtValue", "(", ")", ")", "{", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Shft", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "N1", "=", "isConstOrConstSplat", "(", "Shft", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N1", "||", "N1", "->", "getSExtValue", "(", ")", "!=", "ShftAmt", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Mul", "=", "Shft", ".", "getOperand", "(", "", ")", ";", "if", "(", "Mul", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ext0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "SDValue", "Ext1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "if", "(", "Ext0", ".", "getOpcode", "(", ")", "!=", "", "||", "Ext1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VecVT", "=", "Ext0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VecVT", ".", "isPow2VectorType", "(", ")", "||", "VecVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VecVT", "||", "VecVT", ".", "getScalarType", "(", ")", "!=", "ScalarType", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "ScalarType", ".", "getScalarSizeInBits", "(", ")", "*", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Mul"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVQDMULHCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44622, "Length": 281, "Cover_Rate": 0.31361607142857145} {"Template_token": ["", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Shft", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "N1", "=", "isConstOrConstSplat", "(", "Shft", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N1", "||", "N1", "->", "getSExtValue", "(", ")", "!=", "ShftAmt", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Mul", "=", "Shft", ".", "getOperand", "(", "", ")", ";", "if", "(", "Mul", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ext0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "SDValue", "Ext1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "if", "(", "Ext0", ".", "getOpcode", "(", ")", "!=", "", "||", "Ext1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VecVT", "=", "Ext0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VecVT", ".", "isPow2VectorType", "(", ")", "||", "VecVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VecVT", "||", "VecVT", ".", "getScalarType", "(", ")", "!=", "ScalarType", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "ScalarType", ".", "getScalarSizeInBits", "(", ")", "*", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Mul", ")", ";", "unsigned", "LegalLanes", "=", "", "/", "(", "ShftAmt", "+", "", ")", ";", "EVT", "LegalVecVT", "=", "", "(", "ScalarType", ",", "LegalLanes", ")", ";", "if", "(", "VecVT", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "EVT", "ExtVecVT", "=", "", "(", "", "(", "", "/", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ",", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "Ext0", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "Ext1", ".", "getOperand", "(", "", ")", ")", ";", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ")", ";", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp1", ")", ";", "SDValue", "VQDMULH", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ",", "Inp1", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "VQDMULH", ")", ";", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VecVT", ",", "Trunc", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ")", ";", "}", "assert", "(", "VecVT", ".", "getSizeInBits", "(", ")", "%", "", "=="], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVQDMULHCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44623, "Length": 432, "Cover_Rate": 0.48214285714285715} {"Template_token": ["", "static", "SDValue", "PerformVQMOVNCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "IsTop", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "", ")", "."], "ground_truth": ["getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVQMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44624, "Length": 49, "Cover_Rate": 0.3828125} {"Template_token": ["", "if", "(", "SDValue", "V", "=", "PerformVQDMULHCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ")", "return", "V", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "XOR", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "Const", "=", "isConstOrConstSplat", "(", "XOR", "->", "getOperand", "(", "", ")", ",", "false", ",", "true", ")", ";", "if", "(", "!", "Const", "||", "!", "Const", "->", "isOne", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Cond", "=", "XOR", "->", "getOperand", "(", "", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformVSELECTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44625, "Length": 102, "Cover_Rate": 0.5543478260869565} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "const", "TargetLowering", "*", "TLI", "=", "Subtarget", "->", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "isConstTrueVal", "(", "N1", ".", "getNode", "(", ")", ")", "&&", "(", "N0", "->", "getOpcode", "(", ")", "==", "", "||", "N0", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "if", "(", "CanInvertMVEVCMP", "(", "N0", ")", ")", "{", "SDLoc", "DL", "(", "N0", ")", ";", "", "CC", "=", "", "(", "getVCMPCondCode", "(", "N0", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "PerformXORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44626, "Length": 105, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "VT", ".", "getScalarSizeInBits", "(", ")", "<=", "", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)5", "Func": "preferIncOfAddToSubOfNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44627, "Length": 30, "Cover_Rate": 0.6122448979591837} {"Template_token": ["", "bool", "TargetLowering", "::", "preferIncOfAddToSubOfNot", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")"], "ground_truth": [")", "{"], "File": "ARMISelLowering (2)5", "Func": "preferIncOfAddToSubOfNot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44628, "Length": 20, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "static", "SDValue", "PromoteMVEPredVector", "(", "SDLoc", "dl", ",", "SDValue", "Pred", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "dl", ",", "", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllOnes", ")", ";", "SDValue", "AllZeroes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "dl", ",", "", ")", ";", "AllZeroes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "AllZeroes", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PromoteMVEPredVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44629, "Length": 86, "Cover_Rate": 0.46236559139784944} {"Template_token": ["", "static", "SDValue", "PromoteMVEPredVector", "(", "SDLoc", "dl", ",", "SDValue", "Pred", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "dl", ",", "", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllOnes", ")", ";", "SDValue", "AllZeroes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "dl", ",", "", ")", ";", "AllZeroes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllZeroes", ")", ";", "EVT", "NewVT", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ";", "SDValue", "RecastV1", ";", "if", "(", "VT", "!=", "", ")", "RecastV1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Pred", ")", ";", "else", "RecastV1", "=", "Pred", ";", "SDValue", "PredAsVector", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "RecastV1", ",", "AllOnes", ",", "AllZeroes", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "NewVT"], "ground_truth": [",", "PredAsVector", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PromoteMVEPredVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44630, "Length": 157, "Cover_Rate": 0.8440860215053764} {"Template_token": ["", "SDNode", "*", "CmpSwap", "=", "DAG", ".", "getMachineNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "DAG", ".", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", ",", "{", "MemOp", "}", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "("], "ground_truth": ["N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ReplaceCMP_SWAP_64Results", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44631, "Length": 131, "Cover_Rate": 0.48161764705882354} {"Template_token": ["", "static", "void", "ReplaceCMP_SWAP_64Results", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "N", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "createGPRPairNode", "(", "DAG", ",", "N", "->", "getOperand", "(", "", ")", ")", ",", "createGPRPairNode", "(", "DAG", ",", "N", "->", "getOperand", "(", "", ")", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "DAG", ".", "getMachineNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "DAG", ".", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", ",", "{", "MemOp", "}", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Lo", ","], "ground_truth": ["Hi", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ReplaceCMP_SWAP_64Results", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44632, "Length": 233, "Cover_Rate": 0.8566176470588235} {"Template_token": ["", "static", "void", "ReplaceLongIntrinsic", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "IntNo", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "IntNo", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "IntNo", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "IntNo", "==", "", ")", "Opc", "=", "", ";", "else", "return", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "LongMul", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")"], "ground_truth": [",", "N", "->", "getOperand", "(", "", ")", ",", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ReplaceLongIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44633, "Length": 200, "Cover_Rate": 0.7490636704119851} {"Template_token": ["", "Res", "=", "LowerADDSUBSAT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":", "ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "return", "ReplaceLongIntrinsic", "(", "N", ",", "Results", ",", "DAG", ")", ";", "case", "", ":", "lowerABS", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "LowerLOAD", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "LowerTruncate", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerVectorExtend", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerFP_TO_INT_SAT", "(", "SDValue", "(", "N", ",", "", ")", ","], "ground_truth": ["DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44634, "Length": 186, "Cover_Rate": 0.4246575342465753} {"Template_token": ["", "SDValue", "Cycles32", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Cycles32", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ")", ";", "Results", ".", "push_back", "(", "Cycles32", ".", "getValue"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "ReplaceREADCYCLECOUNTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44635, "Length": 64, "Cover_Rate": 0.31683168316831684} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "setAllExpand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44636, "Length": 36, "Cover_Rate": 0.45569620253164556} {"Template_token": ["", "Register", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "Register", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "Register", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "Register", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg5", "=", "MRI", "->", "createVirtualRegister"], "ground_truth": ["(", "TRC", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44637, "Length": 419, "Cover_Rate": 0.4275510204081633} {"Template_token": ["", "Type", "*", "TargetLowering", "::", "shouldConvertSplatType", "(", "ShuffleVectorInst", "*", "SVI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "nullptr", ";", "Type", "*", "SVIType", "=", "SVI", "->", "getType", "(", ")", ";", "Type", "*", "ScalarType", "=", "SVIType", "->", "getScalarType", "(", ")", ";", "if", "(", "ScalarType", "->", "isFloatTy", "(", ")", ")", "return", "Type", "::", "getInt32Ty"], "ground_truth": ["(", "SVIType", "->", "getContext", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldConvertSplatType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44638, "Length": 64, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "bool", "hasAtomicRMW", "=", "!", "Subtarget", "->", "isThumb", "("], "ground_truth": [")", "||", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44639, "Length": 48, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandShift", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ")", "const", "{", "return", "!", "Subtarget", "->", "hasMinSize", "(", ")", "||", "Subtarget", "->", "isTargetWindows", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44640, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "true", ";", "if", "(", "Level", "==", "BeforeLegalizeTypes", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldFoldConstantShiftPairToMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44641, "Length": 21, "Cover_Rate": 0.525} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldFoldConstantShiftPairToMask", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldFoldConstantShiftPairToMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44642, "Length": 27, "Cover_Rate": 0.675} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldInsertFencesForAtomic", "(", "const", "Instruction", "*", "I", ")", "const", "{", "return"], "ground_truth": ["InsertFencesForAtomic", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldInsertFencesForAtomic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44643, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "auto", "IsFMSMul", "=", "[", "&", "]", "(", "Instruction", "*", "I", ")", "{", "if", "(", "!", "I", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "auto", "*", "Sub", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ")", ";", "return", "Sub", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "FSub", "&&", "Sub", "->", "getOperand", "(", "", ")", "==", "I", ";", "}", ";", "auto", "IsFMS", "=", "[", "&", "]", "(", "Instruction", "*", "I", ")", "{", "if", "(", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", "||", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "IsSinker", "=", "[", "&", "]", "(", "Instruction", "*", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "true", ";", "case", "Instruction", "::", "FMul", ":", "return", "!", "IsFMSMul", "(", "I", ")", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "Operand", "==", "", ";", "case", "Instruction", "::", "Call", ":", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "return", "!", "IsFMS"], "ground_truth": ["(", "I", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44644, "Length": 270, "Cover_Rate": 0.35019455252918286} {"Template_token": ["", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", "&&", "!", "Op", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ")", "{", "unsigned", "ShAmt", "=", "Op", "->", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "OriginalDemandedBits", ".", "isSubsetOf", "(", "APInt", "::", "getAllOnes", "(", "", ")", "<<", "(", "", "-", "ShAmt", ")", ")", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "TLO", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "TLO", ".", "DAG", ".", "getConstant", "(", "", "-", "ShAmt", ","], "ground_truth": ["SDLoc", "(", "Op", ")", ",", "", ")", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "SimplifyDemandedBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44645, "Length": 115, "Cover_Rate": 0.572139303482587} {"Template_token": ["", "unsigned", "ShAmt", "=", "Op", "->", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "OriginalDemandedBits", ".", "isSubsetOf", "(", "APInt", "::", "getAllOnes", "(", "", ")", "<<", "(", "", "-", "ShAmt", ")", ")", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "TLO", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "TLO", ".", "DAG", ".", "getConstant", "(", "", "-", "ShAmt", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ")", ")", ";", "}", "break", ";", "}", "}", "return", "TargetLowering", "::", "SimplifyDemandedBitsForTargetNode", "(", "Op", ",", "OriginalDemandedBits", ",", "OriginalDemandedElts", ","], "ground_truth": ["Known", ",", "TLO", ",", "Depth", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "SimplifyDemandedBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44646, "Length": 106, "Cover_Rate": 0.527363184079602} {"Template_token": ["", "SDValue", "extLoad", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "newLoad", ")", ",", "LD", "->", "getValueType", "(", "", ")", ",", "newLoad", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "extLoad", ")", ";", "return", "newLoad", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getBuildVector", "(", "", ",", "SDLoc", "(", "N", ")", ",", "{", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", "}", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", "."], "ground_truth": ["getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44647, "Length": 182, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "EVT", "ExtendedTy", "=", "getExtensionTo64Bits", "(", "LD", "->", "getMemoryVT", "(", ")", ")", ";", "if", "(", "ExtendedTy", "==", "LD", "->", "getMemoryVT", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "SDLoc", "(", "LD", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getAlignment"], "ground_truth": ["(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44648, "Length": 73, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "}", "else", "{", "unsigned", "RBeginIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ")", ";", "RBegin", "=", "RBeginIdx", "==", "", "?", "(", "unsigned", ")", "", ":", "GPRArgRegs", "[", "RBeginIdx", "]", ";", "REnd", "=", "", ";", "}", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "FrameIndex", "=", "MFI", ".", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "PtrVT", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":"], "ground_truth": ["&", "", ";"], "File": "ARMISelLowering (2)5", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44649, "Length": 136, "Cover_Rate": 0.3655913978494624} {"Template_token": ["", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "hasAlignment", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "hasAlignment", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "hasAlignment", "=", "false", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "isLoadOp", "=", "false", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoadOp", ")", "{", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "}", "else", "if", "(", "Target", ".", "isIntrinsic", ")", "{", "VecTy", "=", "N", "->", "getOperand", "(", "Target", ".", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "}", "else", "{", "assert", "(", "Target", ".", "isStore", "&&", "", ")", ";", "VecTy", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "}", "bool", "isVLDDUPOp", "=", "NewOpc", "==", "", "||", "NewOpc", "==", "", "||", "NewOpc", "==", "", "||", "NewOpc", "==", "", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", "||", "isVLDDUPOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumBytes", ">=", "", "*", "", "&&", "User", ".", "ConstInc", "!=", "NumBytes", ")", "{", "return", "false", ";", "}", "if", "(", "SimpleConstIncOnly", "&&", "User", ".", "ConstInc", "!=", "NumBytes", ")", "return", "false", ";", "EVT", "AlignedVecTy", "=", "VecTy", ";", "unsigned", "Alignment", "=", "MemN", "->", "getAlignment", "(", ")", ";", "if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "if", "(", "Alignment", "<", "VecTy", ".", "getScalarSizeInBits", "(", ")", "/", "", ")", "{", "MVT", "EltTy", "=", "", "(", "Alignment", "*", "", ")", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "assert", "(", "!", "isLaneOp", "&&", "", ")", ";", "unsigned", "NumElts", "=", "NumBytes", "/", "(", "EltTy", ".", "getSizeInBits", "(", ")", "/", "", ")", ";", "AlignedVecTy", "=", "", "(", "EltTy", ",", "NumElts", ")", ";", "}", "Alignment", "=", "", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoadOp", "?", "NumVecs", ":"], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "TryCombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44650, "Length": 458, "Cover_Rate": 0.3178348369188064} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "return", "false", ";", "}", ";", "auto", "DistrubuteAddAddVecReduce", "=", "[", "&", "]", "(", "SDValue", "N0", ",", "SDValue", "N1", ")", "{", "if", "(", "VT", "==", "", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "IsVecReduce", "(", "N0", ")", "&&", "IsVecReduce", "(", "N1", ".", "getOperand", "(", "", ")", ")", "&&", "IsVecReduce", "(", "N1", ".", "getOperand", "(", "", ")", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "N0", ")", ")", "{", "SDValue", "Add0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Add0", ",", "N1", ".", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "VT", "==", "", "&&", "N0", ".", "getOpcode", "(", ")", "==", "", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "N0RedOp", "=", "", ";", "if", "(", "!", "IsVecReduce", "(", "N0", ".", "getOperand", "(", "N0RedOp", ")", ")", ")", "{", "N0RedOp", "=", "", ";", "if", "(", "!", "IsVecReduce", "(", "N0", ".", "getOperand", "(", "N0RedOp", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "unsigned", "N1RedOp", "=", "", ";", "if", "(", "!", "IsVecReduce", "(", "N1", ".", "getOperand", "(", "N1RedOp", ")", ")", ")", "N1RedOp", "=", "", ";", "if", "(", "!", "IsVecReduce", "(", "N1", ".", "getOperand", "(", "N1RedOp", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Add0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N0", ".", "getOperand", "(", "", "-", "N0RedOp", ")", ",", "N1", ".", "getOperand", "(", "", "-", "N1RedOp", ")", ")", ";", "SDValue", "Add1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Add0", ",", "N0", ".", "getOperand", "(", "N0RedOp", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Add1", ",", "N1", ".", "getOperand", "(", "N1RedOp", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", ";", "if", "(", "SDValue", "R", "=", "DistrubuteAddAddVecReduce", "(", "N0", ",", "N1", ")", ")", "return", "R", ";", "if", "(", "SDValue", "R", "=", "DistrubuteAddAddVecReduce", "(", "N1", ",", "N0", ")", ")", "return", "R", ";", "auto", "DistrubuteVecReduceLoad", "=", "[", "&", "]", "(", "SDValue", "N0", ",", "SDValue", "N1", ",", "bool", "IsForward", ")", "{", "auto", "IsKnownOrderedLoad", "=", "[", "&", "]", "(", "SDValue", "N0", ",", "SDValue", "N1", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "N0", "=", "N0", ".", "getOperand", "(", "", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "N1", "=", "N1", ".", "getOperand", "(", "", ")", ";", "LoadSDNode", "*", "Load0", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N0", ")", ";", "LoadSDNode", "*", "Load1", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N1", ")", ";", "if", "(", "!", "Load0", "||", "!", "Load1", "||", "Load0", "->", "getChain", "(", ")", "!=", "Load1", "->", "getChain", "(", ")", "||", "!", "Load0", "->", "isSimple", "(", ")", "||", "!", "Load1", "->", "isSimple", "(", ")", "||", "Load0", "->", "isIndexed", "(", ")", "||", "Load1", "->", "isIndexed", "(", ")", ")", "return", "", ";", "auto", "BaseLocDecomp0", "=", "BaseIndexOffset", "::", "match", "(", "Load0", ",", "DAG", ")", ";", "auto", "BaseLocDecomp1", "=", "BaseIndexOffset", "::", "match", "(", "Load1"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "TryDistrubutionADDVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44651, "Length": 512, "Cover_Rate": 0.471889400921659} {"Template_token": ["", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "std", "::", "max", "(", "", ",", "TotalArgRegsSaveSize", ")", ")", ";", "AFI", "->", "setVarArgsFrameIndex", "(", "FrameIndex"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)5", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44652, "Length": 44, "Cover_Rate": 0.43564356435643564} {"Template_token": ["", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")"], "ground_truth": [",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "std", "::", "max", "(", "", ",", "TotalArgRegsSaveSize", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44653, "Length": 37, "Cover_Rate": 0.36633663366336633} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "InChain", ",", "DAG", ".", "getNode", "(", "", ",", "DL"], "ground_truth": [",", "", ",", "Lo", ",", "Hi", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "WinDBZCheckDenominator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44654, "Length": 83, "Cover_Rate": 0.4911242603550296} {"Template_token": ["", "void", "TargetLowering", "::", "addTypeForNEON", "(", "MVT", "VT", ",", "MVT", "PromotedLdStVT", ",", "MVT", "PromotedBitwiseVT", ")", "{", "if", "(", "VT", "!=", "PromotedLdStVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedLdStVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedLdStVT", ")", ";", "}", "MVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "else", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT"], "ground_truth": [",", "Expand", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44655, "Length": 238, "Cover_Rate": 0.4006734006734007} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "auto", "Ty", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "if", "(", "Ty", "==", "", "||", "Ty", "==", "", "||", "Ty", "==", "", ")", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Ty", "==", "", "||", "Ty", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "(", "Ty", "==", "", "||", "Ty", "==", "", "||", "Ty", "==", "", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast"], "ground_truth": ["=", "true", ";"], "File": "ARMISelLowering (2)6", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44656, "Length": 152, "Cover_Rate": 0.5016501650165016} {"Template_token": ["", "for", "(", "auto", "*", "U", ":", "V", "->", "users", "(", ")", ")", "Worklist", ".", "push_back", "(", "U", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "*", "U", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "U", ")", ")", "{", "for", "(", "auto", "*", "UU", ":", "U", "->", "users", "(", ")", ")", "Worklist", ".", "push_back", "(", "UU", ")", ";", "continue", ";", "}", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "I", "||", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!="], "ground_truth": ["F", ")", "return", "false", ";"], "File": "ARMISelLowering (2)6", "Func": "allUsersAreInFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44657, "Length": 104, "Cover_Rate": 0.7761194029850746} {"Template_token": ["", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "isLoadOp", "=", "false", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoadOp", ")", "{", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "}", "else", "if", "(", "isIntrinsic", ")", "{", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "}", "else", "{", "assert", "(", "isStore", "&&", "", ")", ";", "VecTy", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "}", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ";", "if", "(", "NumBytes", ">=", "", "*", "", "&&", "(", "!", "CInc", "||", "CInc", "->", "getZExtValue", "(", ")", "!=", "NumBytes", ")", ")", "{", "continue", ";", "}", "EVT", "AlignedVecTy", "=", "VecTy", ";", "unsigned", "Alignment", "=", "MemN", "->", "getAlignment", "(", ")", ";", "if", "(", "isa", "<", "LSBaseSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "Alignment", "==", "", ")", "Alignment", "=", "", ";", "if", "(", "Alignment", "<", "VecTy", ".", "getScalarSizeInBits", "(", ")", "/", "", ")", "{", "MVT", "EltTy", "=", "", "(", "Alignment", "*", "", ")", ";", "assert", "(", "NumVecs", "==", "", "&&", "", ")", ";", "assert", "(", "!", "isLaneOp", "&&", "", ")", ";", "unsigned", "NumElts", "=", "NumBytes", "/", "(", "EltTy", ".", "getSizeInBits", "(", ")", "/", "", ")", ";", "AlignedVecTy", "=", "", "(", "EltTy", ",", "NumElts", ")", ";", "}", "Alignment", "=", "", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoadOp", "?", "NumVecs", ":", "", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "AlignedVecTy", ";", "Tys", "[", "n", "++", "]", "=", "", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "makeArrayRef", "(", "Tys", ",", "NumResultVecs", "+", "", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "if", "(", "StoreSDNode", "*", "StN", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ops", ".", "push_back", "(", "StN", "->", "getValue", "(", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelLowering (2)6", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44658, "Length": 503, "Cover_Rate": 0.3505226480836237} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", ";", "assert", "(", "Pos", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "NumSrcElts", ")", "&&", "", ")", ";", "unsigned", "Idx", "=", "Pos", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "NumSrcElts", ",", "Idx", ")", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SrcSV", ",", "DemandedElt", ",", "Depth", "+", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "unsigned", "DstSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSz", "=", "VecVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "SrcSz", ";", "assert", "(", "SrcSz", "==", "Known", ".", "getBitWidth", "(", ")", ")", ";", "assert", "(", "DstSz", ">", "SrcSz", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Known", "=", "Known", ".", "sext", "(", "DstSz", ")", ";", "else", "{", "Known", "=", "Known", ".", "zext", "(", "DstSz", ",", "true", ")", ";", "}", "assert", "(", "DstSz", "==", "Known", ".", "getBitWidth", "(", ")"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)6", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44659, "Length": 338, "Cover_Rate": 0.5373608903020668} {"Template_token": ["", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", ";", "assert", "(", "Pos", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "NumSrcElts", ")", "&&", "", ")", ";", "unsigned", "Idx", "=", "Pos", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "NumSrcElts", ",", "Idx", ")", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SrcSV", ",", "DemandedElt", ",", "Depth", "+", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "unsigned", "DstSz", "=", "VT", ".", "getScalarSizeInBits", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)6", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44660, "Length": 226, "Cover_Rate": 0.35930047694753575} {"Template_token": ["", "void", "TargetLowering", "::", "emitAtomicCmpXchgNoStoreLLBalance", "(", "IRBuilder", "<", ">", "&", "Builder", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "return", ";", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->"], "ground_truth": ["getParent", "(", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "emitAtomicCmpXchgNoStoreLLBalance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44661, "Length": 42, "Cover_Rate": 0.711864406779661} {"Template_token": ["", "bool", "IsAcquire", "=", "isAcquireOrStronger", "(", "Ord", ")", ";", "if", "(", "ValTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsAcquire", "?", "", ":", "", ";", "Function", "*", "Ldrex", "=", "", "(", "M", ",", "Int", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ",", "", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "", ")", ")", ",", "", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "", "Int", "=", "IsAcquire", "?", "", ":", "", ";", "Function", "*", "Ldrex", "=", "", "(", "M", ",", "Int", ",", "Tys", ")", ";", "return", "Builder", ".", "CreateTruncOrBitCast", "(", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ")", ",", "cast", "<", "PointerType", ">", "(", "Addr", "->"], "ground_truth": ["getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44662, "Length": 242, "Cover_Rate": 0.7610062893081762} {"Template_token": ["", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "", ")", ")", ",", "", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "", "Int", "=", "IsAcquire", "?", "", ":", "", ";", "Function", "*", "Ldrex", "=", "", "(", "M", ",", "Int", ","], "ground_truth": ["Tys", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44663, "Length": 137, "Cover_Rate": 0.4308176100628931} {"Template_token": ["", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Strex", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";", "}", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "Function", "*", "Strex", "=", "", "(", "M"], "ground_truth": [",", "Int", ",", "Tys", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44664, "Length": 113, "Cover_Rate": 0.40942028985507245} {"Template_token": ["", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Strex", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";", "}", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")"], "ground_truth": ["}", ";"], "File": "ARMISelLowering (2)6", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44665, "Length": 150, "Cover_Rate": 0.5434782608695652} {"Template_token": ["", "Register", "srcLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "srcPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "destLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "destPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "varPhi", ")", ".", "addReg", "(", "varLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "varEnd", ")", ".", "addMBB", "(", "entryBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "srcPhi", ")", ".", "addReg", "(", "srcLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "src", ")", ".", "addMBB", "(", "entryBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "destPhi", ")", ".", "addReg", "(", "destLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "dest", ")", ".", "addMBB", "(", "entryBB", ")", ";", "Register", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "IsNeon", "?", "VecTRC", ":", "TRC", ")", ";", "emitPostLd", "(", "BB", ",", "BB", "->", "end", "(", ")", ",", "TII", ",", "dl", ",", "UnitSize", ",", "scratch", ",", "srcPhi", ",", "srcLoop", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "emitPostSt", "(", "BB", ",", "BB", "->", "end", "(", ")", ",", "TII", ",", "dl", ",", "UnitSize", ",", "scratch", ",", "destPhi", ",", "destLoop", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "if", "(", "IsThumb1", ")", "{", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "varLoop", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "varPhi", ")", ".", "addImm", "(", "UnitSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb2", "?", "", ":", "", ")", ",", "varLoop", ")", ";", "MIB", ".", "addReg", "(", "varPhi", ")", ".", "addImm", "(", "UnitSize", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "}", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb1", "?", "", ":", "IsThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "exitMBB", ";", "auto", "StartOfExit", "=", "exitMBB", "->", "begin", "(", ")", ";", "unsigned", "srcIn", "=", "srcLoop", ";", "unsigned", "destIn", "=", "destLoop", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "BytesLeft", ";", "i", "++", ")", "{", "Register", "srcOut", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "destOut", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "Register", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "emitPostLd", "(", "BB", ",", "StartOfExit", ",", "TII", ",", "dl", ",", "", ",", "scratch", ",", "srcIn", ",", "srcOut", ","], "ground_truth": ["IsThumb1", ",", "IsThumb2", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "EmitStructByval", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44666, "Length": 510, "Cover_Rate": 0.3111653447223917} {"Template_token": ["", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Release", ":", "return", "nullptr"], "ground_truth": [";"], "File": "ARMISelLowering (2)6", "Func": "emitTrailingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44667, "Length": 33, "Cover_Rate": 0.38372093023255816} {"Template_token": ["", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", "||", "Op", ".", "getValueType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "Move", "=", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Move", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", "}", ";", "SDValue", "Copy", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "*", "Move", ",", "&", "Copy", ")", ";", "return", "Copy", ";", "}", "if", "(", "SrcVT", "==", "", "&&", "DstVT", "==", "", ")", "{", "if", "(", "!", "HasFullFP16", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "SrcVT", "==", "", "&&", "DstVT", "==", "", ")", "{", "if", "(", "!", "HasFullFP16", ")", "return", "SDValue", "(", ")", ";", "auto", "ZeroExtend", "=", "N", "->", "use_begin", "(", ")", ";", "if", "(", "N", "->", "use_size", "(", ")", "!=", "", "||", "ZeroExtend", "->", "getOpcode", "(", ")", "!=", "", "||", "ZeroExtend", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "Copy", "=", "ZeroExtend", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", "&&", "Copy", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)6", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44668, "Length": 279, "Cover_Rate": 0.38482758620689655} {"Template_token": ["", "SDValue", "Result", "=", "LowerWindowsDIVLibCall", "(", "Op", ",", "DAG", ",", "Signed", ",", "DBZCHK", ")", ";", "SDValue", "Lower", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ")", ";", "SDValue", "Upper", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ")", ";", "Upper", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Upper", ")", ";", "Results", ".", "push_back", "(", "Lower"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)6", "Func": "ExpandDIV_Windows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44669, "Length": 84, "Cover_Rate": 0.4397905759162304} {"Template_token": ["", "bool", "TargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ")", "const", "{", "if", "(", "getEffectiveCallingConv", "(", "CallConv", ",", "isVarArg", ")", "!=", "CallingConv", "::", "_AAPCS_VFP", ")", "return", "false", ";", "HABaseType", "Base", "=", "HA_UNKNOWN", ";", "uint64_t", "Members", "=", "", ";", "bool", "IsHA", "=", "isHomogeneousAggregate", "(", "Ty", ",", "Base", ",", "Members", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "IsHA", "<<", "", ";", "Ty", "->", "dump", "(", ")", ")", ";", "bool", "IsIntArray", "=", "Ty", "->", "isArrayTy", "(", ")", "&&", "Ty", "->", "getArrayElementType", "(", ")", "->", "isIntegerTy", "(", ")", ";", "return", "IsHA"], "ground_truth": ["||", "IsIntArray", ";"], "File": "ARMISelLowering (2)6", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44670, "Length": 100, "Cover_Rate": 0.9900990099009901} {"Template_token": ["", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":", "case", "OP_VDUP3", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VDUP0", ",", "dl", ",", "", ")", ")", ";", "case", "OP_VEXT1", ":", "case", "OP_VEXT2", ":", "case", "OP_VEXT3", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ",", "OpRHS", ",", "DAG", ".", "getConstant", "(", "OpNum", "-", "OP_VEXT1", "+", "", ",", "dl", ",", "", ")", ")", ";", "case", "OP_VUZPL"], "ground_truth": [":"], "File": "ARMISelLowering (2)6", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44671, "Length": 178, "Cover_Rate": 0.363265306122449} {"Template_token": ["", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "Ptr", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "bool", "CanChangeType", "=", "isLE", "&&", "!", "IsMasked", ";", "ConstantSDNode", "*", "RHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "auto", "IsInRange", "=", "[", "&", "]", "(", "int", "RHSC", ",", "int", "Limit", ",", "int", "Scale", ")", "{", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "Limit", "*", "Scale", "&&", "RHSC", "%", "Scale", "==", "", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "RHSC", ">", "", "&&", "RHSC", "<", "Limit", "*", "Scale", "&&", "RHSC", "%", "Scale", "==", "", ")", "{", "isInc", "=", "Ptr", "->", "getOpcode", "(", ")", "=="], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)6", "Func": "getMVEIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44672, "Length": 185, "Cover_Rate": 0.43023255813953487} {"Template_token": ["", "break", ";", "case", "'r'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'t'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "}", "break", ";", "case", "", ":", "if", "(", "Constraint", "[", "", "]", "==", "'T'", ")", "{", "switch", "(", "Constraint", "[", ""], "ground_truth": ["]", ")", "{"], "File": "ARMISelLowering (2)6", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44673, "Length": 257, "Cover_Rate": 0.5468085106382978} {"Template_token": ["", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Reg", ")"], "ground_truth": ["return", "Reg", ";"], "File": "ARMISelLowering (2)6", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44674, "Length": 30, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "Register", "TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Reg", ")", "return"], "ground_truth": ["Reg", ";"], "File": "ARMISelLowering (2)6", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44675, "Length": 50, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "EVT", "TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", "return"], "ground_truth": ["", "(", "", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44676, "Length": 67, "Cover_Rate": 0.788235294117647} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)6", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44677, "Length": 492, "Cover_Rate": 0.4120603015075377} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "MaybeAlign", "(", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "MaybeAlign", "(", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "Align", "(", "", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "="], "ground_truth": ["Align", "(", "", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44678, "Length": 335, "Cover_Rate": 0.300179211469534} {"Template_token": ["", "assert", "(", "Subtarget", "->", "hasFP64", "(", ")", "||", "RHS", ".", "getValueType", "(", ")", "!=", "", ")", ";", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "LHS", ",", "RHS", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44679, "Length": 45, "Cover_Rate": 0.4017857142857143} {"Template_token": ["", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)6", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44680, "Length": 41, "Cover_Rate": 0.36607142857142855} {"Template_token": ["", "if", "(", "!", "Reg", ")", "return", ";", "unsigned", "Excess", "=", "", "*", "(", "", "-", "Reg", ")", ";", "const", "unsigned", "NSAAOffset", "=", "State", "->", "getNextStackOffset", "(", ")", ";", "if", "(", "NSAAOffset", "!=", "", "&&", "Size", ">", "Excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ")", ")", ";", "return", ";", "}", "unsigned", "ByValRegBegin", "=", "Reg", ";", "unsigned", "ByValRegEnd", "=", "std", "::", "min", "<", "unsigned", ">", "(", "Reg", "+", "Size", "/", "", ",", "", ")", ";", "State", "->", "addInRegsParamInfo", "(", "ByValRegBegin", ",", "ByValRegEnd", ")", ";", "for", "(", "unsigned", "i", "=", "Reg", "+", "", ";", "i", "!=", "ByValRegEnd", ";", "++", "i", ")"], "ground_truth": ["State", "->", "AllocateReg", "(", "GPRArgRegs", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44681, "Length": 108, "Cover_Rate": 0.4954128440366973} {"Template_token": ["", "void", "TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "TargetLowering", "::", "insertSSPDeclarations", "(", "M", ")", ";", "M", ".", "getOrInsertGlobal", "(", "", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)6", "Func": "insertSSPDeclarations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44682, "Length": 50, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "OtherOp", "=", "N1", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "if", "(", "AllOnes", ")", "return", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "CC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", ".", "getValueType", "(", ")", "!=", "", "||", "CC", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Invert", "=", "!", "AllOnes", ";", "if", "(", "AllOnes", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ";", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ";", "else", "OtherOp", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "VT"], "ground_truth": [".", "getSizeInBits", "(", ")", ")", ",", "dl", ",", "VT", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "isConditionalZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44683, "Length": 143, "Cover_Rate": 0.5257352941176471} {"Template_token": ["", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ")", ")", "return", "false", ";", "}", "}", "}", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)6", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44684, "Length": 220, "Cover_Rate": 0.3206997084548105} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ")", ")", "return", "false", ";", "}", "}", "}", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "parametersInCSRMatch", "(", "MRI", ",", "CallerPreserved", ",", "ArgLocs", ",", "OutVals", ")", ")", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering (2)6", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44685, "Length": 263, "Cover_Rate": 0.38338192419825073} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "BVN", "->", "getValueType", "(", "", ")", "!=", "", "||", "BVN", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "LoElt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "unsigned", "HiElt", "=", "", "-", "LoElt", ";", "ConstantSDNode", "*", "Lo0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", ")", ")", ";", "ConstantSDNode", "*", "Hi0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", ")", ")", ";", "ConstantSDNode", "*", "Lo1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt"], "ground_truth": ["+", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "isExtendedBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44686, "Length": 139, "Cover_Rate": 0.3475} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelLowering (2)6", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44687, "Length": 52, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering (2)6", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44688, "Length": 60, "Cover_Rate": 0.5825242718446602} {"Template_token": ["", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ";", "unsigned", "ElSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getElementType", "(", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", ")", "return", "false", ";", "if", "(", "VecTy", "->", "getNumElements", "(", ")", "<", "", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering (2)6", "Func": "isLegalInterleavedAccessType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44689, "Length": 92, "Cover_Rate": 0.609271523178808} {"Template_token": ["", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "if", "(", "!", "(", "GV", "=", "GA", "->", "getBaseObject", "(", ")", ")", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "V", "=", "dyn_cast", "<", "GlobalVariable", ">"], "ground_truth": ["(", "GV", ")", ")", "return", "V", "->", "isConstant", "(", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "isReadOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44690, "Length": 53, "Cover_Rate": 0.7066666666666667} {"Template_token": ["", "if", "(", "const", "auto", "*", "V", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", "return", "V", "->", "isConstant", "(", ")", ";", "return", "isa", "<", "Function", ">", "("], "ground_truth": ["GV", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "isReadOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44691, "Length": 31, "Cover_Rate": 0.41333333333333333} {"Template_token": ["", "if", "(", "V2Tmp", "->", "getOpcode", "(", ")", "==", "", ")", "V2TmpReg", "=", "V2Tmp", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "K1", "||", "!", "K2", "||", "*", "K1", "==", "Op2", "||", "*", "K2", "!=", "K2Tmp", "||", "V1Tmp", "!=", "V2Tmp", "||", "V2TmpReg", "!=", "V2", ")", "return", "false", ";", "const", "SDValue", "*", "LowerCheckOp", "=", "isLowerSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isLowerSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "nullptr", ";", "const", "SDValue", "*", "UpperCheckOp", "=", "isUpperSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isUpperSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "nullptr", ";", "if", "(", "!", "UpperCheckOp", "||", "!", "LowerCheckOp", "||", "LowerCheckOp", "==", "UpperCheckOp", ")", "return", "false", ";", "int64_t", "Val1", "=", "cast", "<", "ConstantSDNode", ">", "(", "*", "K1", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "Val2", "=", "cast", "<", "ConstantSDNode", ">", "(", "*", "K2", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "PosVal", "=", "std", "::", "max", "(", "Val1", ",", "Val2", ")", ";", "int64_t", "NegVal", "=", "std", "::", "min"], "ground_truth": ["(", "Val1", ",", "Val2", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44692, "Length": 209, "Cover_Rate": 0.3554421768707483} {"Template_token": ["", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT"], "ground_truth": [")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";"], "File": "ARMISelLowering (2)6", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44693, "Length": 119, "Cover_Rate": 0.3371104815864023} {"Template_token": ["", "return", "(", "isGTorGE", "(", "CC", ")", "&&", "(", "(", "K", "==", "RHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "LHS", "&&", "K", "==", "FalseVal", ")", ")", ")", "||"], "ground_truth": ["(", "isLTorLE", "(", "CC", ")", "&&", "(", "(", "K", "==", "LHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "RHS", "&&", "K", "==", "FalseVal", ")", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "isUpperSaturate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44694, "Length": 59, "Cover_Rate": 0.6483516483516484} {"Template_token": ["", "static", "bool", "isUpperSaturate", "(", "const", "SDValue", "LHS", ",", "const", "SDValue", "RHS", ",", "const", "SDValue", "TrueVal", ",", "const", "SDValue", "FalseVal", ","], "ground_truth": ["const", "", "CC", ",", "const", "SDValue", "K", ")", "{"], "File": "ARMISelLowering (2)6", "Func": "isUpperSaturate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44695, "Length": 29, "Cover_Rate": 0.31868131868131866} {"Template_token": ["", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "MVEVMVNModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)6", "Func": "isVMOVModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44696, "Length": 252, "Cover_Rate": 0.4397905759162304} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "i", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "M", "[", "i", "+", "", "]", "!=", "(", "int", ")", "(", "NumElts", "+", "i", "+", "Offset", ")", ")", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering (2)6", "Func": "isVMOVNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44697, "Length": 74, "Cover_Rate": 0.5401459854014599} {"Template_token": ["", "static", "bool", "isVREVMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "BlockSize", ")", "{", "assert", "(", "(", "BlockSize", "==", "", "||", "BlockSize", "==", "", "||", "BlockSize", "==", "", ")", "&&", "", ")", ";", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "BlockElts", "=", "M", "[", "", "]", "+", "", ";", "if", "(", "M", "[", "", "]", "<"], "ground_truth": ["", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";"], "File": "ARMISelLowering (2)6", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44698, "Length": 88, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "if", "(", "M", "[", "", "]", "<", "", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "continue", ";", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "(", "i", "-", "i", "%"], "ground_truth": ["BlockElts", ")", "+", "(", "BlockElts", "-", "", "-", "i", "%", "BlockElts", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)6", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44699, "Length": 87, "Cover_Rate": 0.5272727272727272} {"Template_token": ["", "static", "SDValue", "LowerAtomicLoadStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "isStrongerThanMonotonic", "(", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getOrdering", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMISelLowering (2)6", "Func": "LowerAtomicLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44700, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "Result"], "ground_truth": [",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44701, "Length": 115, "Cover_Rate": 0.4423076923076923} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "Op1VT", "=", "V1", ".", "getValueType", "(", ")", ";", "EVT", "Op2VT", "=", "V2", ".", "getValueType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "Op1VT", "==", "Op2VT", "&&", "", ")", ";", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "SDValue", "NewV1", "=", "PromoteMVEPredVector", "(", "dl", ",", "V1", ",", "Op1VT", ",", "DAG", ")", ";", "SDValue", "NewV2", "=", "PromoteMVEPredVector", "(", "dl", ",", "V2", ",", "Op2VT", ",", "DAG", ")", ";", "MVT", "ElType", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "ConcatVT", "=", "", "(", "ElType", ",", "NumElts", ")", ";", "SDValue", "ConVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ConcatVT", ")", ";", "auto", "ExractInto", "=", "[", "&", "DAG", ",", "&", "dl", "]", "(", "SDValue", "NewV", ",", "SDValue", "ConVec", ",", "unsigned", "&", "j", ")", "{", "EVT", "NewVT", "=", "NewV", ".", "getValueType", "(", ")", ";", "EVT", "ConcatVT", "=", "ConVec", ".", "getValueType", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "NewVT", ".", "getVectorNumElements", "(", ")", ";", "i", "<", "e", ";", "i", "++", ",", "j", "++", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NewV", ",", "DAG", ".", "getIntPtrConstant"], "ground_truth": ["(", "i", ",", "dl", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerCONCAT_VECTORS_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44702, "Length": 234, "Cover_Rate": 0.6223404255319149} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "ConstantPoolSDNode", "*", "CP", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "SDValue", "Res", ";", "if", "(", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "{", "auto", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "auto", "T", "=", "const_cast", "<", "Type", "*", ">", "(", "CP", "->", "getType", "(", ")", ")", ";", "auto", "C", "=", "const_cast", "<", "Constant", "*", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ";", "auto", "M", "=", "const_cast", "<", "Module", "*", ">", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", ")", ";", "auto", "GV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "T", ",", "true", ",", "GlobalVariable", "::", "InternalLinkage", ",", "C", ",", "Twine", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "", "+", "Twine", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunctionNumber", "(", ")", ")", "+", "", "+", "Twine", "(", "AFI", "->", "createPICLabelUId", "(", ")", ")", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "dyn_cast", "<", "GlobalValue", ">", "(", "GV"], "ground_truth": [")", ",", "dl", ",", "PtrVT", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44703, "Length": 181, "Cover_Rate": 0.6395759717314488} {"Template_token": ["", "SDValue", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Ops", ")", ";", "SDValue", "FltRounds", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "", "<<", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "RMODE", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FltRounds", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "RMODE", ",", "DAG", ".", "getConstant", "(", "", ",", "dl"], "ground_truth": [",", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44704, "Length": 97, "Cover_Rate": 0.5773809523809523} {"Template_token": ["", "const", "unsigned", "DstSz", "=", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSz", "=", "SrcVal", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "DstSz", ">", "SrcSz", "&&", "DstSz", "<=", "", "&&", "SrcSz", ">=", "", "&&", "", ")", ";", "assert", "(", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "||", "!", "Subtarget", "->", "hasFPv8Base", "(", ")", ")", "&&", "", ")", ";", "assert", "(", "!", "(", "DstSz", "==", "", "&&", "Subtarget", "->", "hasFP16", "(", ")", ")", "&&", "", ")", ";", "SDLoc", "Loc", "(", "Op", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "MakeLibCallOptions", "CallOptions", ";", "if", "(", "SrcSz", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFP16", "(", ")", ")", "SrcVal", "=", "DAG", ".", "getNode", "(", "", ",", "Loc", ",", "", ",", "SrcVal", ")", ";", "else", "{", "LC", "=", "RTLIB", "::", "getFPEXT", "(", "", ",", "", ")", ";", "assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "", ")", ";", "SrcVal", "=", "makeLibCall", "(", "DAG", ",", "LC", ",", "", ",", "SrcVal", ",", "CallOptions", ",", "Loc", ")", ".", "first", ";", "}", "}", "if", "(", "DstSz", "!=", "", ")", "return", "SrcVal", ";", "if", "(", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "Loc", ",", "", ",", "SrcVal", ")", ";", "LC", "=", "RTLIB", "::", "getFPEXT", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44705, "Length": 215, "Cover_Rate": 0.7439446366782007} {"Template_token": ["", "EVT", "SrcVT", "=", "SrcVal", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "unsigned", "DstSz", "=", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSz", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "DstSz", ";", "assert", "(", "DstSz", "<", "SrcSz", "&&", "SrcSz", "<=", "", "&&", "DstSz", ">=", "", "&&", "", ")", ";", "assert", "(", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "||", "!", "Subtarget", "->", "hasFPv8Base", "(", ")", ")", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44706, "Length": 85, "Cover_Rate": 0.480225988700565} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "CallOptions", ",", "SDLoc", "(", "Op", ")"], "ground_truth": [")", ".", "first", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44707, "Length": 130, "Cover_Rate": 0.8125} {"Template_token": ["", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "CallOptions", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";", "}", "return", "Op"], "ground_truth": [";"], "File": "ARMISelLowering (2)6", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44708, "Length": 96, "Cover_Rate": 0.6} {"Template_token": ["", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "ArgListTy", "Args", ";", "bool", "ShouldUseSRet", "=", "Subtarget", "->", "isAPCS_ABI", "(", ")", ";", "SDValue", "SRet", ";", "if", "(", "ShouldUseSRet", ")", "{", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "unsigned", "StackAlign", "=", "DL", ".", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Entry", ".", "IsSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "="], "ground_truth": ["Arg", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44709, "Length": 225, "Cover_Rate": 0.42134831460674155} {"Template_token": ["", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ",", "Chain", "."], "ground_truth": ["getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44710, "Length": 87, "Cover_Rate": 0.30851063829787234} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "("], "ground_truth": ["Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44711, "Length": 132, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "TLS", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSArray", ",", "Slot", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "const", "auto", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "auto", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getTargetConstantPool", "("], "ground_truth": ["CPV", ",", "PtrVT", ",", "", ")", ")", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44712, "Length": 248, "Cover_Rate": 0.545054945054945} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "TLS", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSArray", ",", "Slot", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "const", "auto", "*", "GA", "=", "cast", "<"], "ground_truth": ["GlobalAddressSDNode", ">", "(", "Op", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44713, "Length": 288, "Cover_Rate": 0.6329670329670329} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerINTRINSIC_VOID", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "const", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "const", "BaseRegisterInfo", "*", "ARI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getCallPreservedMask", "(", "DAG", "."], "ground_truth": ["getMachineFunction", "(", ")", ",", "CallingConv", "::", "C", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerINTRINSIC_VOID", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44714, "Length": 135, "Cover_Rate": 0.42452830188679247} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44715, "Length": 325, "Cover_Rate": 0.32861476238624876} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "", ",", "dl", ",", "", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Load", ")", ";", "if", "(", "MemVT", "!=", "", ")", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "MemVT", ",", "Pred", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Pred", ",", "Load", ".", "getValue", "(", "", ")", "}", ","], "ground_truth": ["dl", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerPredicateLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44716, "Length": 123, "Cover_Rate": 0.5189873417721519} {"Template_token": ["", "static", "SDValue", "LowerPredicateLoad", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "MemVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "(", "MemVT", "==", "", "||", "MemVT", "==", "", "||", "MemVT", "==", "", ")", "&&", "", ")", ";", "assert", "(", "MemVT", "==", "Op", ".", "getValueType", "(", ")", ")", ";", "assert", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "", ",", "dl", ",", "", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Load", ")", ";", "if", "(", "MemVT", "!=", "", ")", "Pred", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "MemVT", ",", "Pred", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Pred", ",", "Load", ".", "getValue", "(", ""], "ground_truth": [")", "}", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerPredicateLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44717, "Length": 214, "Cover_Rate": 0.9029535864978903} {"Template_token": ["", "NewOpcode", "=", "IsAdd", "?", "", ":", "", ";", "break", ";", "}", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "NewOpcode", ",", "dl", ",", "", ",", "DAG", ".", "getSExtOrTrunc", "(", "Op", "->", "getOperand", "(", "", ")", ",", "dl", ",", "", ")", ",", "DAG", ".", "getSExtOrTrunc", "(", "Op", "->", "getOperand", "(", "", ")", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ","], "ground_truth": ["Add", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerSADDSUBSAT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44718, "Length": 77, "Cover_Rate": 0.3811881188118812} {"Template_token": ["", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "ThreadPointer", ","], "ground_truth": ["Offset", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44719, "Length": 216, "Cover_Rate": 0.5482233502538071} {"Template_token": ["", "SDLoc", "dl", "(", "GA", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "first"], "ground_truth": [";"], "File": "ARMISelLowering (2)6", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44720, "Length": 303, "Cover_Rate": 0.9154078549848943} {"Template_token": ["", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "else", "if", "(", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", "{", "unsigned", "LHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "RHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "PFEntryLHS", "=", "PerfectShuffleTable", "[", "LHSID", "]", ";", "unsigned", "PFEntryRHS", "=", "PerfectShuffleTable", "[", "RHSID", "]", ";", "if", "(", "isLegalMVEShuffleOp", "(", "PFEntryLHS", ")", "&&", "isLegalMVEShuffleOp", "(", "PFEntryRHS", ")", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "}", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "VT", "==", "", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "if", "(", "SDValue", "NewOp", "="], "ground_truth": ["LowerVECTOR_SHUFFLEUsingMovs", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44721, "Length": 453, "Cover_Rate": 0.3181179775280899} {"Template_token": ["", "SDValue", "Parts", "[", "", "]", ";", "auto", "getMovIdx", "=", "[", "]", "(", "ArrayRef", "<", "int", ">", "ShuffleMask", ",", "int", "Start", ",", "int", "Length", ")", "{", "int", "MovIdx", "=", "-", "", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "Length", ";", "i", "++", ")", "{", "if", "(", "ShuffleMask", "[", "Start", "+", "i", "]", ">=", "", ")", "{", "if", "(", "ShuffleMask", "[", "Start", "+", "i", "]", "%", "Length", "!=", "i", ")", "return", "-", "", ";", "MovIdx", "=", "ShuffleMask", "[", "Start", "+", "i", "]", "/", "Length", ";", "break", ";", "}", "}", "if", "(", "MovIdx", "==", "-", "", ")", "return", "-", "", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "Length", ";", "i", "++", ")", "{", "if", "(", "ShuffleMask", "[", "Start", "+", "i", "]", ">=", "", "&&", "(", "ShuffleMask", "[", "Start", "+", "i", "]", "/", "Length", "!=", "MovIdx", "||", "ShuffleMask", "[", "Start", "+", "i", "]", "%", "Length", "!=", "i", ")", ")", "return", "-", "", ";", "}", "return", "MovIdx", ";", "}", ";", "for", "(", "int", "Part", "=", "", ";", "Part", "<", "", ";", "++", "Part", ")", "{", "int", "Elt", "=", "getMovIdx", "(", "ShuffleMask", ",", "Part", "*", "QuarterSize", ",", "QuarterSize", ")", ";", "if", "(", "Elt", "!=", "-", "", ")", "{", "SDValue", "Input", "=", "Op", "->", "getOperand", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerVECTOR_SHUFFLEUsingMovs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44722, "Length": 208, "Cover_Rate": 0.33986928104575165} {"Template_token": ["", "Instruction", "*", "TargetLowering", "::", "makeDMB", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "", "Domain", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "Function", "*", "MCR", "=", "", "(", "M", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "makeDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44723, "Length": 72, "Cover_Rate": 0.35467980295566504} {"Template_token": ["", "Function", "*", "MCR", "=", "", "(", "M", ",", "", ")", ";", "Value", "*", "args", "[", "", "]", "=", "{", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ";", "return", "Builder", ".", "CreateCall", "(", "MCR", ",", "args", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelLowering (2)6", "Func": "makeDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44724, "Length": 75, "Cover_Rate": 0.3694581280788177} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "", ")", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)6", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44725, "Length": 53, "Cover_Rate": 0.803030303030303} {"Template_token": ["", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformADDCombineWithOperands", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44726, "Length": 38, "Cover_Rate": 0.40860215053763443} {"Template_token": ["", "auto", "IsFalseIfZero", "=", "[", "]", "(", "", "CC", ",", "int", "Imm", ")", "{", "return", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", ";", "}", ";", "assert", "(", "(", "IsTrueIfZero", "(", "CC", ",", "Imm", ")", "||", "IsFalseIfZero", "(", "CC", ",", "Imm", ")", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Elements", "=", "Int", ".", "getOperand", "(", "", ")", ";", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "Int", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "N", "->", "hasOneUse", "(", ")", "&&", "N", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "SDNode", "*", "Br", "=", "*", "N", "->", "use_begin", "(", ")", ";", "SDValue", "OtherTarget", "=", "Br", "->", "getOperand", "(", "", ")", ";", "auto", "UpdateUncondBr", "=", "[", "]", "(", "SDNode", "*", "Br", ",", "SDValue", "Dest", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "NewBrOps", "[", "]", "=", "{", "Br", "->", "getOperand", "(", "", ")", ",", "Dest", "}", ";", "SDValue", "NewBr", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Br", ")", ",", "", ",", "NewBrOps", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Br", ",", "", ")", ",", "NewBr", ")", ";", "}", ";", "if", "(", "IntOp", "==", "", ")", "{", "SDValue", "Res", ";", "if", "(", "IsTrueIfZero", "(", "CC", ",", "Imm", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Elements", ",", "Dest", "}", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Ops", ")", ";", "}", "else", "{", "UpdateUncondBr", "(", "Br", ",", "Dest", ",", "DAG", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Elements", ","], "ground_truth": ["OtherTarget", "}", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44727, "Length": 329, "Cover_Rate": 0.3627342888643881} {"Template_token": ["", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "", ";", "break", ";", "}", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "(", "IntNo", "==", "", "?", "", ":", "", ")", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "true", ",", "true", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "switch", "(", "IntNo", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformIntrinsicCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44728, "Length": 341, "Cover_Rate": 0.4411384217335058} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vorr", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformORCombineToSMULWBT", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "APInt", "SplatBits0", ",", "SplatBits1", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!"], "ground_truth": ["HasAnyUndefs", ")", "{"], "File": "ARMISelLowering (2)6", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44729, "Length": 207, "Cover_Rate": 0.3249607535321821} {"Template_token": ["", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "(", ")", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "}", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", "return", "PerformORCombine_i1", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Res", "=", "PerformORCombineToBFI", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Res", ";", "}", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44730, "Length": 246, "Cover_Rate": 0.38618524332810045} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "", "CondCode0", "=", "", ";", "", "CondCode1", "=", "", ";", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "", ")", "CondCode0", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "else", "if", "(", "N0", "->", "getOpcode", "(", ")", "==", "", ")", "CondCode0", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "N1", "->", "getOpcode", "(", ")", "==", "", ")", "CondCode1", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "else", "if", "(", "N1", "->", "getOpcode", "(", ")", "==", "", ")", "CondCode1", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "CondCode0", "==", "", "||", "CondCode1", "==", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opposite0", "=", "", "(", "CondCode0", ")", ";", "unsigned", "Opposite1", "=", "", "(", "CondCode1", ")", ";", "if", "(", "!", "isValidMVECond", "(", "Opposite0", ",", "N0", "->", "getOperand", "(", "", ")", "->", "getValueType", "(", "", ")", ".", "isFloatingPoint", "(", ")", ")", "||", "!", "isValidMVECond", "(", "Opposite1", ",", "N1", "->", "getOperand", "(", "", ")", "->", "getValueType", "(", "", ")", ".", "isFloatingPoint", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">"], "ground_truth": ["Ops0", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformORCombine_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44731, "Length": 254, "Cover_Rate": 0.4593128390596745} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "("], "ground_truth": [")", ",", "Op", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformPREDICATE_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44732, "Length": 70, "Cover_Rate": 0.603448275862069} {"Template_token": ["", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "(", "FromEltVT", "==", "", "||", "FromEltVT", "==", "", ")", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "unsigned", "Alignment", "=", "LD", "->", "getOriginalAlignment", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "FromVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "EVT", "NewToVT", "=", "ToVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "NewOffset", "=", "NewFromVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "NewLoad1", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "BasePtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";", "SDValue", "NewLoad2", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SDValue", "(", "NewLoad1", ".", "getNode", "(", ")", ",", ""], "ground_truth": [")", ",", "SDValue", "(", "NewLoad2", ".", "getNode", "(", ")", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44733, "Length": 375, "Cover_Rate": 0.6855575868372943} {"Template_token": ["", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "std", "::", "min", "(", "", ",", "St", "->", "getAlignment", "(", ")", "/", "", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "StVal", ")", ";", "SDValue", "IntVec", "=", "StVal", "."], "ground_truth": ["getOperand", "(", "", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44734, "Length": 193, "Cover_Rate": 0.3078149920255183} {"Template_token": ["", "if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VDup", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VDup", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VMov", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "==", "", ")", "VMov", "=", "VMov", "->", "getOperand", "(", "", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isZeroVector", "(", "VMov", ")"], "ground_truth": [")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44735, "Length": 132, "Cover_Rate": 0.528} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "", "Cond", "=", "(", "", ")", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "isZeroVector", "(", "Op1", ")", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT"], "ground_truth": [",", "Op0", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformVCMPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44736, "Length": 89, "Cover_Rate": 0.34901960784313724} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "&&", "Op", ".", "hasOneUse", "(", ")", "&&", "LD", "->", "isUnindexed", "(", ")", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "LD", "->", "getOperand", "(", "", ")", ",", "LD", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "LD", "->", "getAlignment", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", "}", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "", ")", ",", "", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "SDTys", ",", "Ops", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "VLDDup", ".", "getValue", "(", "", ")", ")", ";", "return", "VLDDup", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformVDUPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44737, "Length": 197, "Cover_Rate": 0.8794642857142857} {"Template_token": ["", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Op", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltSize", "=", "Op", ".", "getScalarValueSizeInBits", "(", ")", ";", "unsigned", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "EltBits"], "ground_truth": [";"], "File": "ARMISelLowering (2)6", "Func": "PerformVDUPLANECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44738, "Length": 74, "Cover_Rate": 0.3978494623655914} {"Template_token": ["", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltSize", "=", "Op", ".", "getScalarValueSizeInBits", "(", ")", ";", "unsigned", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "EltBits", ";", "if", "(", "", "(", "Imm", ",", "EltBits", ")", "==", "", ")", "EltSize", "=", "", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "EltSize", ">", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")"], "ground_truth": [",", "VT", ",", "Op", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformVDUPLANECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44739, "Length": 114, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "SDValue", "Concat1Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Concat0Op1", ".", "isUndef", "(", ")", "||", "!", "Concat1Op1", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat0Op1", ".", "getValueType", "(", ")", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat1Op1", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">"], "ground_truth": ["NewMask", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44740, "Length": 130, "Cover_Rate": 0.3693181818181818} {"Template_token": ["", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat0Op1", ".", "getValueType", "(", ")", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat1Op1", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">", "NewMask", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HalfElts", "=", "NumElts"], "ground_truth": ["/", "", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44741, "Length": 115, "Cover_Rate": 0.32670454545454547} {"Template_token": ["", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI"], "ground_truth": [")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformXORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44742, "Length": 46, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "unsigned", "Align", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getPreferredAlignment", "(", "GVar", ")", ";", "unsigned", "RequiredPadding", "=", "", "-", "(", "Size", "%", "", ")", ";", "bool", "PaddingPossible", "=", "RequiredPadding", "==", "", "||", "(", "CDAInit", "&&", "CDAInit", "->", "isString", "(", ")", ")", ";", "if", "(", "!", "PaddingPossible", "||", "Align", ">", "", "||", "Size", ">", "ConstpoolPromotionMaxSize", "||", "Size", "==", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "", ")", "?", "", ":", "RequiredPadding", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext"], "ground_truth": ["(", ")", ",", "V", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44743, "Length": 239, "Cover_Rate": 0.46588693957115007} {"Template_token": ["", "static", "void", "ReplaceCMP_SWAP_64Results", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "N", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "createGPRPairNode", "(", "DAG", ",", "N", "->", "getOperand", "(", "", ")", ")", ",", "createGPRPairNode", "(", "DAG", ",", "N", "->", "getOperand", "(", "", ")", ")", ",", "N", "->", "getOperand", "(", "", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "DAG", ".", "getMachineNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "DAG", ".", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", ",", "{", "MemOp", "}", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ")", ";", "Results", ".", "push_back", "(", "SDValue", "("], "ground_truth": ["CmpSwap", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "ReplaceCMP_SWAP_64Results", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44744, "Length": 226, "Cover_Rate": 0.9076305220883534} {"Template_token": ["", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerSADDSUBSAT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering (2)6", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44745, "Length": 168, "Cover_Rate": 0.4897959183673469} {"Template_token": ["", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", "->", "isOne", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Negate", "=", "!", "Negate", ";", "return", "SearchLoopIntrinsic", "(", "N", ".", "getOperand", "(", "", ")", ",", "CC", ",", "Imm", ",", "Negate", ")", ";", "}", "case", "", ":", "{", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Const", ")", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "SearchLoopIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44746, "Length": 117, "Cover_Rate": 0.43820224719101125} {"Template_token": ["", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "bool", "isThumb", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "isThumb", "||", "isThumb2", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolMBB", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "DispatchBB", ",", "PCLabelId", ",", "PCAdj", ")", ";", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb", "?", "&", "", ":", "&", "", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "", ")", ";", "MachineMemOperand", "*", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "", ")", ";", "if", "(", "isThumb2", ")", "{", "Register", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "Register", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "("], "ground_truth": ["isThumb", ")", "{"], "File": "ARMISelLowering (2)6", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44747, "Length": 402, "Cover_Rate": 0.4140061791967044} {"Template_token": ["", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "!=", ""], "ground_truth": ["&&", "HasAtomicCmpXchg", ")", "return", "AtomicExpansionKind", "::", "LLSC", ";"], "File": "ARMISelLowering (2)6", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44748, "Length": 19, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "if", "(", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "!=", "", "&&", "HasAtomicCmpXchg", ")", "return"], "ground_truth": ["AtomicExpansionKind", "::", "LLSC", ";"], "File": "ARMISelLowering (2)6", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44749, "Length": 19, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "bool", "hasAtomicRMW", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ";", "return", "(", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", "&&", "hasAtomicRMW"], "ground_truth": [")", "?", "AtomicExpansionKind", "::", "LLSC", ":", "AtomicExpansionKind", "::", "None", ";"], "File": "ARMISelLowering (2)6", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44750, "Length": 56, "Cover_Rate": 0.6746987951807228} {"Template_token": ["", "return", "!", "Subtarget", "->", "hasMinSize", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)6", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44751, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "default", ":", "return", "false", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "auto", "IsSinker", "=", "[", "]", "(", "Instruction", "*", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "return", "true", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "Operand", "==", "", ";", "default", ":", "return", "false", ";", "}", "}", ";", "int", "Op", "=", "", ";", "if", "(", "!", "isa", "<", "ShuffleVectorInst", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ")", "Op", "=", "", ";", "if", "(", "!", "IsSinker", "(", "I", ",", "Op", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "I", "->", "getOperand", "(", "Op", ")", ",", "m_ShuffleVector", "(", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "{", "return", "false", ";", "}", "Instruction", "*", "Shuffle", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ";", "for", "(", "Use", "&", "U", ":", "Shuffle", "->", "uses", "(", ")", ")", "{", "Instruction", "*", "Insn", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "IsSinker", "(", "Insn", ",", "U", ".", "getOperandNo", "(", ")", ")", ")", "return", "false", ";", "}", "Ops", ".", "push_back", "(", "&", "Shuffle", "->", "getOperandUse", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "Op", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)6", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44752, "Length": 263, "Cover_Rate": 0.6902887139107612} {"Template_token": ["", "return", "DAG", ".", "getBuildVector", "(", "", ",", "SDLoc", "(", "N", ")", ",", "{", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", "}", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "SDLoc", "dl", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CInt", ".", "zextOrTrunc", "(", "", ")", ",", "dl", ",", "", ")", ")", ";", "}", "return", "DAG", ".", "getBuildVector", "(", "", "(", "TruncVT", ",", "NumElts", ")", ","], "ground_truth": ["dl", ",", "Ops", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44753, "Length": 179, "Cover_Rate": 0.3899782135076253} {"Template_token": ["", "if", "(", "ShrunkMask", "==", "", ")", "return", "false", ";", "if", "(", "ExpandedMask", "==", "~", "", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "auto", "IsLegalMask", "=", "[", "ShrunkMask", ",", "ExpandedMask", "]", "(", "unsigned", "Mask", ")", "->", "bool", "{", "return", "(", "ShrunkMask", "&", "Mask", ")", "==", "ShrunkMask", "&&", "(", "~", "ExpandedMask", "&", "Mask", ")", "==", "", ";", "}", ";", "auto", "UseMask", "=", "[", "Mask", ",", "Op", ",", "VT", ",", "&", "TLO", "]", "(", "unsigned", "NewMask", ")", "->", "bool", "{", "if", "(", "NewMask", "==", "Mask", ")", "return", "true", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewC", "=", "TLO", ".", "DAG", ".", "getConstant", "(", "NewMask", ",", "DL", ",", "VT", ")", ";", "SDValue", "NewOp", "=", "TLO", ".", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "NewC", ")", ";", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "NewOp", ")", ";", "}", ";", "if", "(", "IsLegalMask", "(", "", ")", ")", "return", "UseMask", "(", "", ")", ";", "if", "(", "IsLegalMask", "(", "", ")", ")", "return", "UseMask", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)6", "Func": "targetShrinkDemandedConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44754, "Length": 180, "Cover_Rate": 0.5070422535211268} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "assert", "(", "VT", "==", "", "&&", "", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "unsigned", "Mask", "=", "C", "->", "getZExtValue", "(", ")", ";", "unsigned", "Demanded", "=", "DemandedAPInt", ".", "getZExtValue", "(", ")", ";", "unsigned", "ShrunkMask", "=", "Mask", "&", "Demanded", ";", "unsigned", "ExpandedMask", "=", "Mask", "|", "~", "Demanded", ";", "if", "(", "ShrunkMask", "==", "", ")", "return", "false", ";", "if", "(", "ExpandedMask", "==", "~", "", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "auto", "IsLegalMask", "=", "[", "ShrunkMask", ",", "ExpandedMask", "]", "(", "unsigned", "Mask", ")", "->", "bool", "{", "return", "(", "ShrunkMask", "&", "Mask", ")", "==", "ShrunkMask", "&&", "(", "~", "ExpandedMask", "&", "Mask", ")", "==", "", ";", "}", ";", "auto", "UseMask", "=", "[", "Mask", ",", "Op", ",", "VT", ",", "&", "TLO", "]", "(", "unsigned", "NewMask", ")", "->", "bool", "{", "if", "(", "NewMask", "==", "Mask", ")", "return", "true", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewC", "=", "TLO", ".", "DAG", ".", "getConstant", "(", "NewMask", ",", "DL", ",", "VT", ")", ";", "SDValue", "NewOp", "=", "TLO", ".", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "", ")", ",", "NewC", ")", ";", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "NewOp", ")", ";", "}", ";", "if", "(", "IsLegalMask", "(", "", ")", ")", "return", "UseMask", "(", "", ")", ";", "if", "(", "IsLegalMask", "(", "", ")", ")", "return", "UseMask", "(", "", ")", ";", "if", "(", "ShrunkMask", "<", "", ")", "return", "UseMask"], "ground_truth": ["(", "ShrunkMask", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "targetShrinkDemandedConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44755, "Length": 270, "Cover_Rate": 0.7605633802816901} {"Template_token": ["", "if", "(", "AddeNode", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddeNode", "->", "getNumOperands", "(", ")", "==", "", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "SDValue", "AddeOp0", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "AddeOp1", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiMul", "=", "&", "MULOp", ";", "SDValue", "*", "HiAdd", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "==", "Opc", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "->", "getOpcode", "(", ")", "==", "Opc", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LoMul", "->", "getNode", "(", ")", "!=", "HiMul", "->", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "HiMLALResult", ")", ";", "SDValue", "LoMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcNode", ",", "", ")"], "ground_truth": [",", "LoMLALResult", ")", ";"], "File": "ARMISelLowering (2)", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44756, "Length": 395, "Cover_Rate": 0.626984126984127} {"Template_token": ["", "SDNode", "*", "V", "=", "Vec", ".", "getNode", "(", ")", ";", "unsigned", "nextIndex", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "", ")", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44757, "Length": 185, "Cover_Rate": 0.33213644524236985} {"Template_token": ["", "static", "SDValue", "AddRequiredExtensionForVMULL", "(", "SDValue", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "EVT", "&", "OrigTy", ",", "const", "EVT", "&", "ExtTy", ",", "unsigned", "ExtOpcode", ")", "{", "assert", "(", "ExtTy", ".", "is128BitVector", "(", ")", "&&", "", ")", ";", "if", "(", "OrigTy", ".", "getSizeInBits", "(", ")", ">=", "", ")", "return", "N", ";", "EVT", "NewVT", "=", "getExtensionTo64Bits", "("], "ground_truth": ["OrigTy", ")", ";"], "File": "ARMISelLowering (2)", "Func": "AddRequiredExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44758, "Length": 57, "Cover_Rate": 0.76} {"Template_token": ["", "if", "(", "OrigTy", ".", "getSizeInBits", "(", ")", ">=", "", ")", "return", "N", ";", "EVT", "NewVT", "=", "getExtensionTo64Bits", "(", "OrigTy", ")", ";", "return", "DAG", ".", "getNode", "(", "ExtOpcode", ",", "SDLoc", "(", "N", ")", ",", "NewVT"], "ground_truth": [",", "N", ")", ";"], "File": "ARMISelLowering (2)", "Func": "AddRequiredExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44759, "Length": 38, "Cover_Rate": 0.5066666666666667} {"Template_token": ["", "if", "(", "!", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "Ty1", ")", ")", ")", "return", "false", ";", "assert", "(", "Ty1", "->", "getPrimitiveSizeInBits", "(", ")"], "ground_truth": ["<=", "", "&&", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "allowTruncateForTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44760, "Length": 29, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "bool", "TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "getTargetMachine"], "ground_truth": ["(", ")", ",", "RVLocs", ",", "Context", ")", ";"], "File": "ARMISelLowering (2)", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44761, "Length": 57, "Cover_Rate": 0.7402597402597403} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "NonConstantVal", ";", "SDValue", "CCOp", ";", "bool", "SwapSelectOps", ";", "if", "(", "!", "isConditionalZeroOrAllOnes", "(", "Slct", ".", "getNode", "(", ")", ",", "AllOnes", ",", "CCOp", ",", "SwapSelectOps", ",", "NonConstantVal", ",", "DAG", ")"], "ground_truth": [")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "combineSelectAndUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44762, "Length": 54, "Cover_Rate": 0.3673469387755102} {"Template_token": ["", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "", "||", "VLDLaneNo", "!=", "cast", "<", "ConstantSDNode", ">", "(", "User", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VT", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "ArrayRef", "<", "EVT", ">", "(", "Tys", ",", "NumVecs", "+", "", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "VLD", "->", "getOperand", "(", "", ")", ",", "VLD", "->", "getOperand", "(", "", ")", "}", ";", "MemIntrinsicSDNode", "*", "VLDMemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "VLD", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "SDLoc", "(", "VLD", ")", ",", "SDTys", ",", "Ops", ",", "VLDMemInt", "->", "getMemoryVT", "(", ")", ",", "VLDMemInt", "->", "getMemOperand", "(", ")", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "unsigned", "ResNo", "=", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", ";", "if", "(", "ResNo", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "DCI", ".", "CombineTo", "(", "User", ",", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "ResNo", ")", ")", ";", "}", "std", "::", "vector", "<", "SDValue", ">", "VLDDupResults", ";", "for", "(", "unsigned", "n", "=", "", ";", "n", "<", "NumVecs", ";", "++", "n", ")", "VLDDupResults", ".", "push_back", "(", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "n", ")", ")", ";", "VLDDupResults", ".", "push_back", "(", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "NumVecs", ")", ")", ";", "DCI", ".", "CombineTo", "(", "VLD", ","], "ground_truth": ["VLDDupResults", ")", ";"], "File": "ARMISelLowering (2)", "Func": "CombineVLDDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44763, "Length": 315, "Cover_Rate": 0.5758683729433273} {"Template_token": ["", "unsigned", "BitWidth", "=", "KnownOne", ".", "getBitWidth", "(", ")", ";", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "BitWidth", ",", "", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", ")", "break", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "break", ";", "case", "", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "", ")", ";", "if", "(", "KnownZero", "==", "", "&&", "KnownOne", "==", ""], "ground_truth": [")", "return", ";"], "File": "ARMISelLowering (2)", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44764, "Length": 108, "Cover_Rate": 0.3711340206185567} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", ")", "break", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "break", ";", "case", "", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "", ")", ";", "if", "(", "KnownZero", "==", "", "&&", "KnownOne", "==", "", ")", "return", ";", "APInt", "KnownZeroRHS", ",", "KnownOneRHS", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "KnownZeroRHS", ",", "KnownOneRHS", ",", "Depth", "+", "", ")", ";", "KnownZero", "&=", "KnownZeroRHS", ";", "KnownOne", "&=", "KnownOneRHS", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarType", "("], "ground_truth": [")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44765, "Length": 191, "Cover_Rate": 0.6563573883161512} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "return", "new", "TargetLoweringObjectFileCOFF", "(", ")", ";", "return", "new", "ElfTargetObjectFile"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44766, "Length": 34, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "SDValue", "TargetLowering", "::", "duplicateCmp", "(", "SDValue", "Cmp", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Cmp", ".", "getOpcode", "(", ")", ";", "SDLoc", "DL", "(", "Cmp", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "", ",", "Cmp", ".", "getOperand", "(", "", ")", ",", "Cmp", ".", "getOperand", "(", "", ")", ")", ";", "assert", "(", "Opc", "==", "", "&&", "", ")", ";", "Cmp", "=", "Cmp", ".", "getOperand", "(", "", ")", ";", "Opc", "=", "Cmp", ".", "getOpcode", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "duplicateCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44767, "Length": 91, "Cover_Rate": 0.47643979057591623} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "MBB"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44768, "Length": 162, "Cover_Rate": 0.39705882352941174} {"Template_token": ["", "}", "else", "if", "(", "IsThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn"], "ground_truth": [")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "LdSize", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "emitPostLd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44769, "Length": 97, "Cover_Rate": 0.3299319727891156} {"Template_token": ["", "MIB", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "("], "ground_truth": ["Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "StSize", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44770, "Length": 106, "Cover_Rate": 0.3719298245614035} {"Template_token": ["", "}", "else", "if", "(", "IsThumb1", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ";", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data"], "ground_truth": [")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44771, "Length": 132, "Cover_Rate": 0.4631578947368421} {"Template_token": ["", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "Ord", "==", "Release", "||", "Ord", "==", "AcquireRelease", "||", "Ord", "==", "SequentiallyConsistent", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ","], "ground_truth": ["Int32Ty", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44772, "Length": 98, "Cover_Rate": 0.35125448028673834} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "", ",", "Lo", ",", "Hi", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44773, "Length": 141, "Cover_Rate": 0.42342342342342343} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", ";", "if", "(", "TLI", ".", "isBigEndian", "(", ")", "&&", "SrcVT", ".", "isVector", "(", ")", "&&", "SrcVT", ".", "getVectorNumElements", "(", ")", ">", "", ")", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "DAG", ".", "getNode", "("], "ground_truth": ["", ",", "dl", ",", "SrcVT", ",", "Op", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44774, "Length": 214, "Cover_Rate": 0.6426426426426426} {"Template_token": ["", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "", ",", "", ",", "", ")", "==", "", ")", "{", "IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">"], "ground_truth": ["(", "CI", "->", "getType", "(", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "ExpandInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44775, "Length": 74, "Cover_Rate": 0.37185929648241206} {"Template_token": ["", "static", "SDValue", "findMUL_LOHI", "(", "SDValue", "V", ")", "{", "if", "(", "V", "->", "getOpcode", "(", ")", "==", "", "||", "V", "->", "getOpcode", "(", ")", "==", "", ")", "return", "V", ";", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "findMUL_LOHI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44776, "Length": 34, "Cover_Rate": 0.8717948717948718} {"Template_token": ["", "if", "(", "V", "->", "getOpcode", "(", ")", "==", "", "||", "V", "->", "getOpcode", "(", ")", "==", "", ")"], "ground_truth": ["return", "V", ";"], "File": "ARMISelLowering (2)", "Func": "findMUL_LOHI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44777, "Length": 21, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "HABaseType", "Base", "=", "HA_UNKNOWN", ";", "uint64_t", "Members", "=", "", ";", "bool", "result", "=", "isHomogeneousAggregate", "(", "Ty", ",", "Base", ",", "Members", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "result", "<<", "", ";", "Ty", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "return"], "ground_truth": ["result", ";"], "File": "ARMISelLowering (2)", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44778, "Length": 50, "Cover_Rate": 0.5813953488372093} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "result", "<<", "", ";", "Ty", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "return"], "ground_truth": ["result", ";"], "File": "ARMISelLowering (2)", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44779, "Length": 28, "Cover_Rate": 0.32558139534883723} {"Template_token": ["", "case", "'j'", ":", "return", "C_Other", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "default", ":"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)", "Func": "getConstraintType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44780, "Length": 38, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT8Bit", "=", "VT", ".", "is64BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N0", ")", ";", "SDValue", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N1", ")", ";", "SDValue", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit"], "ground_truth": [",", "N1", ",", "N2", ")", ";"], "File": "ARMISelLowering (2)", "Func": "getCTPOP16BitCounts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44781, "Length": 100, "Cover_Rate": 0.6944444444444444} {"Template_token": ["", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT8Bit", "=", "VT", ".", "is64BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N0", ")", ";", "SDValue", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N1"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "getCTPOP16BitCounts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44782, "Length": 72, "Cover_Rate": 0.5} {"Template_token": ["", "static", "EVT", "getExtensionTo64Bits", "(", "const", "EVT", "&", "OrigVT", ")", "{", "if", "(", "OrigVT", ".", "getSizeInBits", "(", ")", ">=", "", ")", "return", "OrigVT", ";", "assert", "(", "OrigVT", ".", "isSimple", "(", ")", "&&", "", ")", ";", "", "OrigSimpleTy", "=", "OrigVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "switch", "(", "OrigSimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "getExtensionTo64Bits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44783, "Length": 72, "Cover_Rate": 0.8372093023255814} {"Template_token": ["", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ","], "ground_truth": ["dl", ",", "Reg", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44784, "Length": 133, "Cover_Rate": 0.4889705882352941} {"Template_token": ["", "return", "MachineJumpTableInfo", "::"], "ground_truth": ["EK_Inline", ";"], "File": "ARMISelLowering (2)", "Func": "getJumpTableEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44785, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "return", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "?", ""], "ground_truth": [":", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "getMaximalGlobalOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44786, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getMaximalGlobalOffset", "(", ")", "const", "{", "return", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "?", ""], "ground_truth": [":", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "getMaximalGlobalOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44787, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "(", "allowsUnalignedMemoryAccesses", "(", "", ",", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Size", ">=", "", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "", ")", "||", "("], "ground_truth": ["allowsUnalignedMemoryAccesses", "(", "", ",", "", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{"], "File": "ARMISelLowering (2)", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44788, "Length": 117, "Cover_Rate": 0.6223404255319149} {"Template_token": ["", "RCPair", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'r'", ":", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44789, "Length": 191, "Cover_Rate": 0.5858895705521472} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Reg"], "ground_truth": [")", "return", "Reg", ";"], "File": "ARMISelLowering (2)", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44790, "Length": 45, "Cover_Rate": 0.8490566037735849} {"Template_token": ["", "if", "(", "!", "NumVals", ")", "return", "Sched", "::", "RegPressure", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumVals", ";", "++", "i", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "i", ")", ";", "if", "(", "VT", "==", "", "||", "VT", "==", "", ")", "continue", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return"], "ground_truth": ["Sched", "::", "ILP", ";"], "File": "ARMISelLowering (2)", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44791, "Length": 66, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")"], "ground_truth": ["return", "getPointerTy", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44792, "Length": 14, "Cover_Rate": 0.4} {"Template_token": ["", "EVT", "TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", ")", ";", "return", "VT", ".", "changeVectorElementTypeToInteger"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44793, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "case", "'l'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "weight", "=", "CW_SpecificReg", ";", "else", "weight", "=", "CW_Register", ";", "}", "break", ";", "case", "'w'", ":", "if", "(", "type", "->", "isFloatingPointTy", "(", ")"], "ground_truth": [")", "weight", "=", "CW_Register", ";"], "File": "ARMISelLowering (2)", "Func": "getSingleConstraintMatchWeight", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44794, "Length": 47, "Cover_Rate": 0.3790322580645161} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44795, "Length": 408, "Cover_Rate": 0.4214876033057851} {"Template_token": ["", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44796, "Length": 30, "Cover_Rate": 0.32967032967032966} {"Template_token": ["", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "!", "BVN", "||", "!", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ","], "ground_truth": ["ElementBits", ")", "||", "SplatBitSize", ">", "ElementBits", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "getVShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44797, "Length": 39, "Cover_Rate": 0.3786407766990291} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "("], "ground_truth": ["i", ")", ".", "getNode", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "hasNormalLoadOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44798, "Length": 30, "Cover_Rate": 0.3614457831325301} {"Template_token": ["", "unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "", ")", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ";", "if", "(", "", "(", "Elt", ")", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", "->", "isVolatile", "(", ")", ")", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "hasNormalLoadOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44799, "Length": 71, "Cover_Rate": 0.8554216867469879} {"Template_token": ["", "static", "", "IntCCToCC", "(", "", "CC", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering (2)", "Func": "IntCCToARMCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44800, "Length": 62, "Cover_Rate": 0.49206349206349204} {"Template_token": ["", "static", "bool", "isAddSubSExt", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "SDNode", "*", "N0", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "SDNode", "*", "N1", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "return", "N0", "->", "hasOneUse", "(", ")", "&&", "N1", "->", "hasOneUse", "(", ")", "&&", "isSignExtended", "(", "N0", ",", "DAG", ")", "&&", "isSignExtended"], "ground_truth": ["(", "N1", ",", "DAG", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isAddSubSExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44801, "Length": 90, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "unsigned", "LO", "=", "CountLeadingOnes_32", "(", "v", ")", ";", "v", "=", "(", "v", ">>", "TO", ")", "<<", "TO", ";", "v", "=", "(", "v", "<<", "LO", ")"], "ground_truth": [">>", "LO", ";"], "File": "ARMISelLowering (2)", "Func": "isBitFieldInvertedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44802, "Length": 28, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "case", "", ":", "if", "(", "AllOnes", ")", "return", "false", ";", "case", "", ":", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "CC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", ".", "getValueType", "(", ")", "!=", "", ")", "return", "false", ";", "Invert", "=", "!", "AllOnes", ";", "if", "(", "AllOnes", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "VT", ")", ";", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "", ",", "VT", ")", ";", "else", "OtherOp", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "VT", ".", "getSizeInBits", "(", ")", ")"], "ground_truth": [",", "VT", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isConditionalZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44803, "Length": 109, "Cover_Rate": 0.43951612903225806} {"Template_token": ["", "return", "(", "VT", "==", "", ")", "&&", "(", "Opc"], "ground_truth": ["==", "", "||", "Opc", "==", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isDesirableToTransformToIntegerOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44804, "Length": 17, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "bool", "TargetLowering", "::", "isDesirableToTransformToIntegerOp", "(", "unsigned", "Opc", ","], "ground_truth": ["EVT", "VT", ")", "const", "{"], "File": "ARMISelLowering (2)", "Func": "isDesirableToTransformToIntegerOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44805, "Length": 13, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ")", ")", "return", "false", ";", "}", "}", "}", "}", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44806, "Length": 319, "Cover_Rate": 0.42533333333333334} {"Template_token": ["", "static", "bool", "isExtendedBUILD_VECTOR", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "bool", "isSigned", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "BVN", "->", "getValueType", "(", "", ")", "!=", "", "||", "BVN", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "LoElt", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "unsigned", "HiElt", "=", "", "-", "LoElt", ";", "ConstantSDNode", "*", "Lo0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", ")", ")", ";", "ConstantSDNode", "*", "Hi0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", ")", ")", ";", "ConstantSDNode", "*", "Lo1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", "+", "", ")", ")", ";", "ConstantSDNode", "*", "Hi1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", "+", "", ")", ")", ";", "if", "(", "!", "Lo0", "||", "!", "Hi0", "||", "!", "Lo1"], "ground_truth": ["||", "!", "Hi1", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isExtendedBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44807, "Length": 191, "Cover_Rate": 0.47277227722772275} {"Template_token": ["", "SDValue", "WrapperOp", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "WrapperOp", ")", ")", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering (2)", "Func": "isFloatingPointZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44808, "Length": 64, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "bool", "TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasVFP3", "(", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44809, "Length": 27, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "", "(", "AbsImm", ")", "!=", "-", "", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "", "("], "ground_truth": ["AbsImm", ")", "!=", "-", "", ";"], "File": "ARMISelLowering (2)", "Func": "isLegalAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44810, "Length": 35, "Cover_Rate": 0.5072463768115942} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "isLegalT1AddressImmediate", "(", "V", ",", "VT", ")", ";", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2AddressImmediate", "(", "V", ",", "VT", ",", "Subtarget", ")", ";", "if", "(", "V", "<", "", ")", "V", "=", "-", "V", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ")", ";", "case", "", ":", "return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "(", "V", "&", "", ")", "!=", "", ")", "return", "false", ";", "V", ">>=", ""], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "isLegalAddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44811, "Length": 155, "Cover_Rate": 0.7345971563981043} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "", "(", "llvm"], "ground_truth": ["::", "abs64", "(", "Imm", ")", ")", "!=", "-", "", ";"], "File": "ARMISelLowering (2)", "Func": "isLegalICmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44812, "Length": 22, "Cover_Rate": 0.3188405797101449} {"Template_token": ["", "break", ";", "case", "", ":", "Scale", "=", "", ";", "break", ";", "}", "if", "(", "(", "V", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "V", "/=", "Scale", ";", "return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")"], "ground_truth": ["-", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isLegalT1AddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44813, "Length": 50, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "if", "(", "isNeg", ")", "return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ")", ";", "return", "V", "==", "(", "V", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "(", "V", "&", "", ")", "!=", ""], "ground_truth": [")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isLegalT2AddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44814, "Length": 69, "Cover_Rate": 0.40588235294117647} {"Template_token": ["", "bool", "TargetLowering", "::", "isLegalT2ScaledAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "EVT", "VT", ")", "const", "{", "int", "Scale", "=", "AM", ".", "Scale", ";", "if", "(", "Scale", "<", "", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "Scale", "=", "Scale"], "ground_truth": ["&", "~", "", ";"], "File": "ARMISelLowering (2)", "Func": "isLegalT2ScaledAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44815, "Length": 75, "Cover_Rate": 0.5208333333333334} {"Template_token": ["", "assert", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "", ")", ";", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "VT", "=", "is128Bits", "?", "", ":", "", ";", "break", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|="], "ground_truth": ["BitMask", ";"], "File": "ARMISelLowering (2)", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44816, "Length": 363, "Cover_Rate": 0.654054054054054} {"Template_token": ["", "bool", "TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering (2)", "Func": "isOffsetFoldingLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44817, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "if", "(", "NumElts", "!=", "M", ".", "size", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "if", "(", "M", "[", "i", "]", ">=", "", "&&"], "ground_truth": ["M", "[", "i", "]", "!=", "(", "int", ")", "(", "NumElts", "-", "", "-", "i", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isReverseMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44818, "Length": 55, "Cover_Rate": 0.6707317073170732} {"Template_token": ["", "bool", "TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType"], "ground_truth": ["(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44819, "Length": 175, "Cover_Rate": 0.550314465408805} {"Template_token": ["", "static", "bool", "isSignExtended", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "", "(", "N", ")", ")", "return", "true", ";", "if", "(", "isExtendedBUILD_VECTOR", "(", "N", ",", "DAG", ",", "true", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "isSignExtended", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44820, "Length": 48, "Cover_Rate": 0.9056603773584906} {"Template_token": ["", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Val", "<=", "", "||", "~", "Val", "<=", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", "||", "", "(", "~", "Val", ")", "!=", "-", ""], "ground_truth": [")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44821, "Length": 76, "Cover_Rate": 0.5846153846153846} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", "[", "", "]", "<", "", ")", "return", "false", ";", "Imm", "=", "M", "[", "", "]", ";", "unsigned", "ExpectedElt", "=", "Imm", ";", "for", "(", "unsigned", "i", "=", "", ";", "i"], "ground_truth": ["<", "NumElts", ";", "++", "i", ")", "{"], "File": "ARMISelLowering (2)", "Func": "isSingletonVEXTMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44822, "Length": 48, "Cover_Rate": 0.4247787610619469} {"Template_token": ["", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", "[", "", "]", "<", "", ")", "return", "false", ";", "Imm", "=", "M", "[", "", "]", ";", "unsigned", "ExpectedElt", "=", "Imm", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "++", "ExpectedElt", ";", "if", "(", "ExpectedElt", "==", "NumElts", ")", "ExpectedElt"], "ground_truth": ["=", "", ";"], "File": "ARMISelLowering (2)", "Func": "isSingletonVEXTMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44823, "Length": 61, "Cover_Rate": 0.5398230088495575} {"Template_token": ["", "else", "TCChain", "=", "UseChain", ";", "}", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Copy", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "Copy", "=", "*", "Copy", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Copy", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "false", ";", "}", "bool", "HasRet", "=", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Copy", "->", "use_begin", "(", ")", ",", "UE", "=", "Copy", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "", "&&", "UI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "HasRet", "=", "true", ";", "}", "if", "(", "!", "HasRet", ")", "return", "false", ";", "Chain", "=", "TCChain"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44824, "Length": 151, "Cover_Rate": 0.35697399527186763} {"Template_token": ["", "unsigned", "ExpectedElt", "=", "Imm", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "ExpectedElt", "+=", "", ";", "if", "(", "ExpectedElt", "==", "NumElts", "*", "", ")", "{", "ExpectedElt", "=", "", ";", "ReverseVEXT", "=", "true", ";", "}", "if", "(", "M", "[", "i", "]", "<", "", ")", "continue", ";", "if", "(", "ExpectedElt", "!=", "static_cast", "<", "unsigned", ">", "(", "M", "[", "i", "]", ")", ")", "return", "false", ";", "}", "if", "(", "ReverseVEXT", ")", "Imm"], "ground_truth": ["-=", "NumElts", ";"], "File": "ARMISelLowering (2)", "Func": "isVEXTMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44825, "Length": 80, "Cover_Rate": 0.5797101449275363} {"Template_token": ["", "unsigned", "BlockElts", "=", "M", "[", "", "]", "+", "", ";", "if", "(", "M", "[", "", "]", "<", "", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", ""], "ground_truth": [")", "continue", ";"], "File": "ARMISelLowering (2)", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44826, "Length": 66, "Cover_Rate": 0.3905325443786982} {"Template_token": ["", "static", "bool", "isVShiftRImm", "(", "SDValue", "Op", ",", "EVT", "VT", ",", "bool", "isNarrow", ",", "bool", "isIntrinsic", ",", "int64_t", "&", "Cnt", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "unsigned", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "if", "(", "isIntrinsic", ")", "Cnt", "=", "-", "Cnt", ";", "return", "(", "Cnt", ">=", "", "&&", "Cnt", "<=", "(", "isNarrow", "?", "ElementBits", "/"], "ground_truth": ["", ":", "ElementBits", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44827, "Length": 88, "Cover_Rate": 0.9887640449438202} {"Template_token": ["", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "unsigned", "ElementBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "if", "(", "isIntrinsic", ")", "Cnt", "=", "-"], "ground_truth": ["Cnt", ";"], "File": "ARMISelLowering (2)", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44828, "Length": 48, "Cover_Rate": 0.5393258426966292} {"Template_token": ["", "static", "bool", "isVTBLMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "{", "return", "VT", "==", "", "&&", "M", ".", "size", "(", ")", "=="], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)", "Func": "isVTBLMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44829, "Length": 27, "Cover_Rate": 0.9} {"Template_token": ["", "static", "bool", "isVTBLMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "{", "return", "VT", "==", "", "&&", "M", ".", "size", "("], "ground_truth": [")", "==", "", ";"], "File": "ARMISelLowering (2)", "Func": "isVTBLMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44830, "Length": 27, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":"], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44831, "Length": 46, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "i", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44832, "Length": 86, "Cover_Rate": 0.6323529411764706} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44833, "Length": 46, "Cover_Rate": 0.35658914728682173} {"Template_token": ["", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "Idx", "+", "NumElts", ")", ")", "return", "false", ";", "Idx", "+="], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44834, "Length": 93, "Cover_Rate": 0.5740740740740741} {"Template_token": ["", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+"], "ground_truth": ["", "]", "!=", "Idx", "+", "NumElts", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44835, "Length": 74, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "static", "bool", "isVZIP_v_undef_Mask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", ""], "ground_truth": ["?", "", ":", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44836, "Length": 64, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "isExtendedBUILD_VECTOR", "(", "N", ",", "DAG", ",", "false", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "isZeroExtended", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44837, "Length": 17, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "if", "(", "!", "C", ")", "return", "false", ";", "return", "AllOnes", "?", "C", "->", "isAllOnesValue", "(", ")", ":", "C", "->", "isNullValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "isZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44838, "Length": 23, "Cover_Rate": 0.4791666666666667} {"Template_token": ["", "if", "(", "Val", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "EVT", "VT1", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT1", ".", "isSimple", "(", ")", "||", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isSimple", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "switch", "(", "VT1", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "break"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "isZExtFree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44839, "Length": 70, "Cover_Rate": 0.6481481481481481} {"Template_token": ["", "static", "SDValue", "LowerADDC_ADDE_SUBC_SUBE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ";", "unsigned", "Opc", ";", "bool", "ExtraOp", "=", "false", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (2)", "Func": "LowerADDC_ADDE_SUBC_SUBE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44840, "Length": 71, "Cover_Rate": 0.3622448979591837} {"Template_token": ["", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'J'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "return", ";", "case", "'K'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", "!=", "", "&&", "", "(", "CVal", ")", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'L'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<", "", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "-", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "-", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'M'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "&&", "(", "(", "CVal", "&", "", ")", "==", "", ")", ")", "break", ";", "}", "else", "{", "if", "(", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "||", "(", "(", "CVal", "&", "(", "CVal", "-", "", ")", ")", "==", "", ")", ")", "break", ";", "}", "return", ";", "case", "'N'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "return", ";", "case", "'O'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "", ")", "&&", "(", "(", "CVal", "&", "", ")", "==", "", ")", ")", "break", ";", "}", "return", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "Result", ")"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "LowerAsmOperandForConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44841, "Length": 394, "Cover_Rate": 0.6469622331691297} {"Template_token": ["", "static", "SDValue", "LowerAtomicLoadStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG"], "ground_truth": [")", "{"], "File": "ARMISelLowering (2)", "Func": "LowerAtomicLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44842, "Length": 12, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "unsigned", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "Domain", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering (2)", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44843, "Length": 107, "Cover_Rate": 0.5095238095238095} {"Template_token": ["", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT"], "ground_truth": [",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44844, "Length": 143, "Cover_Rate": 0.5458015267175572} {"Template_token": ["", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR", ",", "Res", ".", "getValue", "("], "ground_truth": ["", ")", "}", ";"], "File": "ARMISelLowering (2)", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44845, "Length": 137, "Cover_Rate": 0.3277511961722488} {"Template_token": ["", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44846, "Length": 220, "Cover_Rate": 0.3338391502276176} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44847, "Length": 126, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerConstantFP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "const", "{", "if", "(", "!", "ST", "->", "hasVFP3", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsDouble", "=", "Op", ".", "getValueType", "(", ")", "==", "", ";", "ConstantFPSDNode", "*", "CFP", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ";", "APFloat", "FPVal", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "int", "ImmVal", "=", "IsDouble", "?", "", "(", "FPVal", ")", ":", "", "(", "FPVal", ")", ";", "if", "(", "ImmVal", "!=", "-", "", ")", "{", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "("], "ground_truth": [")", ".", "getZExtValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44848, "Length": 204, "Cover_Rate": 0.40556660039761433} {"Template_token": ["", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", ""], "ground_truth": ["||", "VT", "==", "", ")", "&&", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerCTPOP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44849, "Length": 34, "Cover_Rate": 0.34} {"Template_token": ["", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SDValue", "Extended", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitCounts", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extended", ","], "ground_truth": ["DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "lowerCTPOP16BitElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44850, "Length": 46, "Cover_Rate": 0.32167832167832167} {"Template_token": ["", "EVT", "VT16Bit", "=", "VT", ".", "is64BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Bitcast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Counts16", "=", "lowerCTPOP16BitElements", "(", "Bitcast", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "SDValue", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "Counts16", ")", ";", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "Counts16", ",", "N0", ")", ";", "SDValue", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT16Bit", ",", "N1", ",", "N1", ")", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SDValue", "Extended", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", ""], "ground_truth": [",", "Extended", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "lowerCTPOP32BitElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44851, "Length": 146, "Cover_Rate": 0.5959183673469388} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "!", "ST", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ","], "ground_truth": ["rbit", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44852, "Length": 65, "Cover_Rate": 0.7386363636363636} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "!", "ST", "->", "hasV6T2Ops", "(", ")", ")", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44853, "Length": 30, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Words", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Size", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Flag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "Words", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "("], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44854, "Length": 103, "Cover_Rate": 0.515} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerEH_SJLJ_LONGJMP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "("], "ground_truth": ["Op", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerEH_SJLJ_LONGJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44855, "Length": 20, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "if", "(", "UseNEON", ")", "{", "unsigned", "EncodedVal", "=", "", "(", "", ",", "", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getTargetConstant", "(", "EncodedVal", ",", "", ")", ")", ";", "EVT", "OpVT", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "if", "(", "VT", "==", "", ")", "Mask", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Mask", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "else", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ")", ";", "if", "(", "SrcVT", "==", "", ")", "{", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ";", "if", "(", "VT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "else", "if", "(", "VT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllOnes", ")", ";", "SDValue", "MaskNot", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Mask", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "AllOnes", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ",", "Mask", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ",", "MaskNot", ")", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "}", "return", "Res", ";", "}", "if", "(", "SrcVT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Tmp1", ")", ".", "getValue", "(", "", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ";", "SDValue", "Mask1", "=", "DAG", ".", "getConstant", "(", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44856, "Length": 478, "Cover_Rate": 0.532293986636971} {"Template_token": ["", "SDValue", "FltRounds", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "", "<<", "", ",", "", ")", ")", ";", "SDValue", "RMODE", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FltRounds", ","], "ground_truth": ["DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44857, "Length": 52, "Cover_Rate": 0.3586206896551724} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "ARI", ".", "getFrameRegister", "(", "MF", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")"], "ground_truth": [",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44858, "Length": 65, "Cover_Rate": 0.4012345679012346} {"Template_token": ["", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "ArgVT", ","], "ground_truth": ["ArgVT", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44859, "Length": 281, "Cover_Rate": 0.5841995841995842} {"Template_token": ["", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return"], "ground_truth": ["Result", ";"], "File": "ARMISelLowering (2)", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44860, "Length": 81, "Cover_Rate": 0.46551724137931033} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44861, "Length": 274, "Cover_Rate": 0.7806267806267806} {"Template_token": ["", "assert", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "&&", "", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "const", "", "TargetFlags", "=", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", "?", "", ":", "", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "Result", ";", "SDLoc", "DL", "(", "Op", ")", ";", "++", "NumMovwMovt", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "("], "ground_truth": ["GV", ",", "DL", ",", "PtrVT", ",", "", ",", "TargetFlags", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44862, "Length": 96, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "switch", "("], "ground_truth": ["model", ")", "{"], "File": "ARMISelLowering (2)", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44863, "Length": 35, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "("], "ground_truth": [")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44864, "Length": 91, "Cover_Rate": 0.44390243902439025} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44865, "Length": 139, "Cover_Rate": 0.6780487804878049} {"Template_token": ["", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "return", "SDValue", "(", ")", ";", "return", "Op"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "LowerINSERT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44866, "Length": 19, "Cover_Rate": 0.4523809523809524} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMISelLowering (2)", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44867, "Length": 43, "Cover_Rate": 0.3359375} {"Template_token": ["", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", ",", "false", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44868, "Length": 46, "Cover_Rate": 0.45544554455445546} {"Template_token": ["", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44869, "Length": 83, "Cover_Rate": 0.4088669950738916} {"Template_token": ["", "unsigned", "ExtractNum", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OpLHS", ",", "OpLHS", ",", "DAG", "."], "ground_truth": ["getConstant", "(", "ExtractNum", ",", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44870, "Length": 38, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "static", "SDValue", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "OpLHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "OpLHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ","], "ground_truth": ["VT", ",", "OpLHS", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44871, "Length": 67, "Cover_Rate": 0.5677966101694916} {"Template_token": ["", "static", "SDValue", "LowerSDIV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N2", ",", "N3", ";", "if", "(", "VT", "==", "", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "LowerSDIV_v4i8", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i8", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44872, "Length": 244, "Cover_Rate": 0.7770700636942676} {"Template_token": ["", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "N2", ",", "N3", ";", "if", "(", "VT", "==", "", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "LowerSDIV_v4i8", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i8", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44873, "Length": 192, "Cover_Rate": 0.6114649681528662} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["dl", ",", "", ",", "N0", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44874, "Length": 109, "Cover_Rate": 0.3168604651162791} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44875, "Length": 223, "Cover_Rate": 0.6482558139534884} {"Template_token": ["", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Y", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "X", ",", "Y", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["", ",", "X", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSDIV_v4i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44876, "Length": 86, "Cover_Rate": 0.3006993006993007} {"Template_token": ["", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "Cond", ",", "DAG", ",", "cc", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "SelectTrue", ",", "SelectFalse", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "const", "ConstantSDNode", "*", "CMOVTrue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "CMOVFalse", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "CMOVTrue", "&&", "CMOVFalse", ")", "{", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "cc", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cmp", "=", "duplicateCmp", "(", "Cond", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "assert", "(", "True", ".", "getValueType", "(", ")", "==", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "True"], "ground_truth": [",", "False", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44877, "Length": 285, "Cover_Rate": 0.5828220858895705} {"Template_token": ["", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "cc", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cmp", "=", "duplicateCmp", "(", "Cond", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "assert", "(", "True", ".", "getValueType", "(", ")", "==", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "True", ",", "False", ",", "cc", ",", "CCR", ","], "ground_truth": ["Cmp", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44878, "Length": 157, "Cover_Rate": 0.3210633946830266} {"Template_token": ["", "CC", "=", "getInverseCCForVSEL", "(", "CC", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "getSubtarget", "(", ")", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "LHS", "==", "TrueVal", "&&", "RHS", "==", "FalseVal", ")", "{", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR", ",", "Cmp2", ")", ";", "}", "return", "Result"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44879, "Length": 379, "Cover_Rate": 0.6316666666666667} {"Template_token": ["", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "EVT", "ShiftVT", "=", "N", "->", "getOperand", "(", "", ")", "."], "ground_truth": ["getValueType", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44880, "Length": 93, "Cover_Rate": 0.3795918367346939} {"Template_token": ["", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "EVT", "ShiftVT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "SDValue", "NegatedCount", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ShiftVT", ",", "getZeroVector", "(", "ShiftVT", ",", "DAG", ",", "dl", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "", "vshiftInt", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "vshiftInt", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")"], "ground_truth": [",", "NegatedCount", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44881, "Length": 170, "Cover_Rate": 0.6938775510204082} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "ShOpLo", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "ShOpHi", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "ShAmt", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "cc", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ","], "ground_truth": ["ShOpLo", ",", "ExtraShAmt", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44882, "Length": 154, "Cover_Rate": 0.43626062322946174} {"Template_token": ["", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "Ops", "[", "", "]", "="], "ground_truth": ["{", "Lo", ",", "Hi", "}", ";"], "File": "ARMISelLowering (2)", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44883, "Length": 213, "Cover_Rate": 0.5575916230366492} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44884, "Length": 187, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44885, "Length": 106, "Cover_Rate": 0.3221884498480243} {"Template_token": ["", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44886, "Length": 111, "Cover_Rate": 0.3373860182370821} {"Template_token": ["", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "LowerSDIV_v4i16", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i16", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N0", ")", ";", "return", "N0", ";", "}", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "", ",", "N0", ",", "N2", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44887, "Length": 371, "Cover_Rate": 0.5353535353535354} {"Template_token": ["", "static", "SDValue", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ","], "ground_truth": ["PtrVT", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44888, "Length": 70, "Cover_Rate": 0.546875} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "VTBLMask", ";", "for", "(", "ArrayRef", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VTBLMask", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ","], "ground_truth": ["", ",", "VTBLMask", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44889, "Length": 130, "Cover_Rate": 0.6878306878306878} {"Template_token": ["", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Invert", "=", "true", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Invert", "=", "true", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "SDValue", "AndOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", "."], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44890, "Length": 423, "Cover_Rate": 0.43743536711478803} {"Template_token": ["", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "SDValue", "AndOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Invert", "=", "!", "Invert", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "SDValue", "SingleOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "SingleOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "SingleOp", "=", "Op1", ";", "}", "SDValue", "Result", ";", "if", "(", "SingleOp", ".", "getNode", "(", ")", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["VT", ",", "SingleOp", ")", ";", "break", ";"], "File": "ARMISelLowering (2)", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44891, "Length": 419, "Cover_Rate": 0.4332988624612203} {"Template_token": ["", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "TVal", ",", "FVal", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "("], "ground_truth": [")", ",", "", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerXALUO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44892, "Length": 76, "Cover_Rate": 0.41081081081081083} {"Template_token": ["", "unsigned", "Bytes", "=", "Arg", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "int", "FI", "=", "INT_MAX", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "VR", "=", "cast", "<", "RegisterSDNode", ">", "(", "Arg", ".", "getOperand", "(", "", ")", ")", "->", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VR", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "VR", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "FINode", ")", "return", "false", ";", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "}", "else", "return", "false", ";", "assert", "(", "FI", "!="], "ground_truth": ["INT_MAX", ")", ";"], "File": "ARMISelLowering (2)", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44893, "Length": 192, "Cover_Rate": 0.7470817120622568} {"Template_token": ["", "unsigned", "Bytes", "=", "Arg", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "int", "FI", "=", "INT_MAX", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "VR", "=", "cast", "<", "RegisterSDNode", ">", "(", "Arg", ".", "getOperand", "(", "", ")", ")", "->", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VR", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "VR", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "FINode", ")", "return", "false", ";", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "}", "else", "return", "false", ";", "assert", "(", "FI", "!=", "INT_MAX", ")", ";", "if", "(", "!", "MFI", "->", "isFixedObjectIndex", "("], "ground_truth": ["FI", ")", ")", "return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44894, "Length": 205, "Cover_Rate": 0.7976653696498055} {"Template_token": ["", "bool", "TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44895, "Length": 23, "Cover_Rate": 0.4423076923076923} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "getTargetMachine", "(", ")", ".", "Options", ".", "DisableTailCalls", ")", "return", "false", ";", "return", "!", "Subtarget", "->"], "ground_truth": ["isThumb1Only", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44896, "Length": 40, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "static", "bool", "memOpAlign", "(", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ","], "ground_truth": ["unsigned", "AlignCheck", ")", "{"], "File": "ARMISelLowering (2)", "Func": "memOpAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44897, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SDValue", "cc", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ",", "Mask", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ",", "Mask", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";", "expandf64Toi32", "(", "RHS", ",", "DAG", ",", "RHS1"], "ground_truth": [",", "RHS2", ")", ";"], "File": "ARMISelLowering (2)", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44898, "Length": 143, "Cover_Rate": 0.31222707423580787} {"Template_token": ["", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "bool", "LHSSeenZero", "=", "false", ";", "bool", "LHSOk", "=", "canChangeToInt", "(", "LHS", ",", "LHSSeenZero", ",", "Subtarget", ")", ";", "bool", "RHSSeenZero", "=", "false", ";", "bool", "RHSOk", "=", "canChangeToInt", "(", "RHS", ",", "RHSSeenZero", ",", "Subtarget", ")", ";", "if", "(", "LHSOk", "&&", "RHSOk", "&&", "(", "LHSSeenZero", "||", "RHSSeenZero", ")", ")", "{", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "else", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "cc", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ",", "Mask", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ",", "Mask", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1"], "ground_truth": [",", "LHS2", ";"], "File": "ARMISelLowering (2)", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44899, "Length": 222, "Cover_Rate": 0.4847161572052402} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "MBB", "->", "succ_begin", "(", ")", ",", "E", "=", "MBB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "*", "I", "!=", "Succ", ")", "return", "*", "I", ";", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)", "Func": "OtherSucc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44900, "Length": 44, "Cover_Rate": 0.7457627118644068} {"Template_token": ["", "return", "AddCombineTo64bitMLAL", "(", "N", ",", "DCI"], "ground_truth": [",", "Subtarget", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformADDCCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44901, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "static", "SDValue", "PerformADDCCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "return", "AddCombineTo64bitMLAL", "(", "N", ","], "ground_truth": ["DCI", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformADDCCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44902, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "SDValue", "Result", "=", "PerformADDCombineWithOperands", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "Result", ".", "getNode"], "ground_truth": ["(", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering (2)", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44903, "Length": 27, "Cover_Rate": 0.32926829268292684} {"Template_token": ["", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "if", "(", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1"], "ground_truth": [",", "DCI", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformADDCombineWithOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44904, "Length": 38, "Cover_Rate": 0.3877551020408163} {"Template_token": ["", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "VbicVT", ",", "Input", ",", "Val", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44905, "Length": 114, "Cover_Rate": 0.43018867924528303} {"Template_token": ["", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "V", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";", "}", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT"], "ground_truth": [",", "Ops", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44906, "Length": 75, "Cover_Rate": 0.3303964757709251} {"Template_token": ["", "SDValue", "NewCmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "FalseVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "NewCmp", ")", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "{", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "computeKnownBits", "(", "SDValue", "(", "N", ",", "", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "else", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44907, "Length": 134, "Cover_Rate": 0.34536082474226804} {"Template_token": ["", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", "."], "ground_truth": ["DAG", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44908, "Length": 210, "Cover_Rate": 0.39399624765478425} {"Template_token": ["", "case", "", ":", "return", "PerformADDCCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering (2)", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44909, "Length": 386, "Cover_Rate": 0.724202626641651} {"Template_token": ["", "SDValue", "Vec", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Lane", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "EltVT", "=", "N0", ".", "getValueType", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "VT", "==", "", "&&", "(", "EltVT", "==", "", "||", "EltVT", "==", "", ")", "&&", "TLI", ".", "isTypeLegal", "(", "Vec", ".", "getValueType", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "{", "unsigned", "Opc", "=", "", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Vec", ",", "Lane", ")", ";", "}", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44910, "Length": 155, "Cover_Rate": 0.7077625570776256} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "N0", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Lane", "=", "N0", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "EVT", "EltVT", "=", "N0", ".", "getValueType", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "VT", "==", "", "&&", "(", "EltVT", "==", "", "||", "EltVT", "==", "", ")", "&&", "TLI", ".", "isTypeLegal", "(", "Vec", ".", "getValueType", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "{", "unsigned", "Opc", "=", "", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering (2)", "Func": "PerformExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44911, "Length": 137, "Cover_Rate": 0.6255707762557078} {"Template_token": ["", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "", "(", "Elt", ")", "||", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Vec", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "("], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformInsertEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44912, "Length": 149, "Cover_Rate": 0.6478260869565218} {"Template_token": ["", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "", "(", "Elt", ")", "||", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ","], "ground_truth": ["VT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformInsertEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44913, "Length": 70, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", ")", "return", "PerformVMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "int64_t", "MulAmt", "=", "C", "->", "getSExtValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "countTrailingZeros", "<", "uint64_t", ">", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "", "-", "", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "MulAmt", ">=", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "-", "", ")", ",", "", ")", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "Res", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ShiftAmt", "!=", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44914, "Length": 478, "Cover_Rate": 0.8968105065666041} {"Template_token": ["", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "TLI", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "", ")", "*", "SizeRatio", "-", "", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ".", "data", "(", ")", ")", ";", "MVT", "StoreType", "=", "", ";", "for", "(", "unsigned", "tp", "=", "", ";", "tp", "<", "", ";", "++", "tp", ")", "{", "MVT", "Tp", "=", "(", "", ")", "tp", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "SubVec", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "BasePtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "Increment", ")", ";", "Chains", ".", "push_back", "(", "Ch", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chains", ")", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "bool", "isBigEndian", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", "."], "ground_truth": ["isBigEndian", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44915, "Length": 507, "Cover_Rate": 0.4340753424657534} {"Template_token": ["", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "TLI", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "", ")", "*", "SizeRatio", "-", "", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ".", "data", "(", ")", ")", ";", "MVT", "StoreType", "=", "", ";", "for", "(", "unsigned", "tp", "=", "", ";", "tp", "<", "", ";", "++", "tp", ")", "{", "MVT", "Tp", "=", "(", "", ")", "tp", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "SubVec", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "BasePtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BasePtr", ".", "getValueType", "(", ")", ","], "ground_truth": ["BasePtr", ",", "Increment", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44916, "Length": 404, "Cover_Rate": 0.3458904109589041} {"Template_token": ["", "SDValue", "N0", "=", "Op", "->", "getOperand", "(", "", ")", ";", "SDValue", "ConstVec", "=", "Op", "->", "getOperand", "(", "", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "Op", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", ""], "ground_truth": [":"], "File": "ARMISelLowering (2)", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44917, "Length": 115, "Cover_Rate": 0.36741214057507987} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "||", "(", "OpOpcode", "!=", "", "&&", "OpOpcode", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "isSigned", "=", "OpOpcode", "==", "", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", "."], "ground_truth": ["getVectorElementType", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44918, "Length": 113, "Cover_Rate": 0.34036144578313254} {"Template_token": ["", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "OpOpcode", "=", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "||", "(", "OpOpcode", "!=", "", "&&", "OpOpcode", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "isSigned", "=", "OpOpcode", "==", "", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "ConvInput", "=", "Op", ".", "getOperand", "(", "", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", "."], "ground_truth": ["getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44919, "Length": 184, "Cover_Rate": 0.5542168674698795} {"Template_token": ["", "static", "SDValue", "PerformVDUPLANECombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CombineVLDDUP", "(", "N", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Op", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", "&&", "Op", ".", "getOpcode", "(", ")"], "ground_truth": ["!=", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVDUPLANECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44920, "Length": 84, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "SDValue", "Concat0Op1", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Concat1Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "if", "(", "Concat0Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Concat1Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat0Op1", ".", "getValueType", "(", ")", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat1Op1", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">", "NewMask", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HalfElts", "=", "NumElts"], "ground_truth": ["/", "", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44921, "Length": 158, "Cover_Rate": 0.43646408839779005} {"Template_token": ["", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getNode", "(", ")", "==", "Op1", ".", "getNode", "(", ")", "&&", "Op0", ".", "getResNo", "(", ")", "==", "", "&&", "Op1", ".", "getResNo", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVMOVDRRCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44922, "Length": 70, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getNode", "(", ")", "==", "Op1", ".", "getNode", "(", ")", "&&", "Op0", ".", "getResNo", "(", ")", "==", "", "&&", "Op1", ".", "getResNo", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "PerformVMOVDRRCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44923, "Length": 70, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "SDNode", "*", "InNode", "=", "InDouble", ".", "getNode", "(", ")", ";", "if", "(", "", "(", "InNode", ")", "&&", "InNode", "->", "hasOneUse", "(", ")", "&&", "InNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "InNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", "->", "isVolatile", "(", ")", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "DCI", ".", "RemoveFromWorklist", "(", "LD", ")", ";", "DAG", ".", "DeleteNode", "(", "LD", ")", ";", "return", "Result", ";", "}", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering (2)", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44924, "Length": 308, "Cover_Rate": 0.8020833333333334} {"Template_token": ["", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "DCI", ".", "RemoveFromWorklist", "(", "LD", ")", ";", "DAG", ".", "DeleteNode", "("], "ground_truth": ["LD", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44925, "Length": 220, "Cover_Rate": 0.5729166666666666} {"Template_token": ["", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "N0", "==", "N1", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ","], "ground_truth": ["N1", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N01", ",", "N1", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44926, "Length": 99, "Cover_Rate": 0.4107883817427386} {"Template_token": ["", "if", "(", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", ")", "{", "Opcode", "=", "N1", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", "&&", "Opcode", "!=", "", ")", "return", "SDValue", "(", ")", ";", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "N0", "==", "N1", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44927, "Length": 107, "Cover_Rate": 0.44398340248962653} {"Template_token": ["", "static", "SDValue", "PerformXORCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", "."], "ground_truth": ["DAG", ";"], "File": "ARMISelLowering (2)", "Func": "PerformXORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44928, "Length": 38, "Cover_Rate": 0.3917525773195876} {"Template_token": ["", "if", "(", "MaxElts", "[", "i", "]", "-", "MinElts", "[", "i", "]", ">=", "NumElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "MinElts", "[", "i", "]", ">=", "NumElts", ")", "{", "VEXTOffsets", "[", "i", "]", "=", "NumElts", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", ")", ")", ";", "}", "else", "if", "(", "MaxElts", "[", "i", "]", "<", "NumElts", ")", "{", "VEXTOffsets", "[", "i", "]", "=", "", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "{", "VEXTOffsets", "[", "i", "]", "=", "MinElts", "[", "i", "]", ";", "SDValue", "VEXTSrc1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "SDValue", "VEXTSrc2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", ")", ")", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "VEXTSrc1", ",", "VEXTSrc2", ",", "DAG", ".", "getConstant", "(", "VEXTOffsets", "[", "i", "]", ",", "", ")", ")", ";", "}", "}", "SmallVector", "<", "int", ",", "", ">", "Mask", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "Entry", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Entry", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Mask", ".", "push_back", "(", "-", "", ")", ";", "continue", ";", "}", "SDValue", "ExtractVec", "=", "Entry", ".", "getOperand", "(", "", ")", ";", "int", "ExtractElt", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "i", ")", ".", "getOperand", "(", "", ")", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "ExtractVec", "==", "SourceVecs", "[", "", "]", ")", "{", "Mask", ".", "push_back", "(", "ExtractElt", "-", "VEXTOffsets", "[", "", "]", ")", ";", "}", "else", "{", "Mask", ".", "push_back", "(", "ExtractElt", "+", "NumElts", "-", "VEXTOffsets", "[", "", "]"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44929, "Length": 341, "Cover_Rate": 0.39976553341148885} {"Template_token": ["", "void", "TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44930, "Length": 41, "Cover_Rate": 0.3565217391304348} {"Template_token": ["", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "", "||", "Bits", ">", "", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering (2)", "Func": "shouldConvertConstantLoadToIntImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44931, "Length": 34, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "IsMClass", "=", "Subtarget", "->", "isMClass", "(", ")", ";", "if", "(", "StoreInst", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "Inst", ")", ")", "{", "unsigned", "Size", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "Size", "==", "", "&&", "!", "IsMClass", ";", "}", "else", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Inst", ")", ")", "{", "return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", ""], "ground_truth": ["&&", "!", "IsMClass", ";"], "File": "ARMISelLowering (2)", "Func": "shouldExpandAtomicInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44932, "Length": 82, "Cover_Rate": 0.7008547008547008} {"Template_token": ["", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", ""], "ground_truth": ["(", "EltSize", ")", ";"], "File": "ARMISelLowering (2)", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44933, "Length": 141, "Cover_Rate": 0.39058171745152354} {"Template_token": ["", "if", "(", "ExtendedTy", "==", "LD", "->", "getMemoryVT", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "SDLoc", "(", "LD", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "return", "DAG", ".", "getExtLoad", "(", "LD", "->", "getExtensionType", "(", ")", ",", "SDLoc", "(", "LD", ")", ",", "ExtendedTy", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getMemoryVT", "(", ")"], "ground_truth": [",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44934, "Length": 130, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "return", "DAG", ".", "getExtLoad", "(", "LD", "->", "getExtensionType", "(", ")", ",", "SDLoc", "(", "LD", ")", ",", "ExtendedTy", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->"], "ground_truth": ["getMemoryVT", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44935, "Length": 61, "Cover_Rate": 0.391025641025641} {"Template_token": ["", "}", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgRegsSaveSize", ",", "Padding", "+", "ByValStoreOffset", "-", "(", "int64_t", ")", "TotalArgRegsSaveSize", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "if", "(", "Padding", ")", "{", "MFI", "->", "CreateFixedObject", "(", "Padding", ",", "ArgOffset", "+", "ByValStoreOffset", "-", "(", "int64_t", ")", "ArgRegsSaveSize", ",", "false", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", "unsigned", "i", "=", "", ";", "firstRegToSaveIndex", "<", "lastRegToSaveIndex", ";", "++", "firstRegToSaveIndex", ",", "++", "i", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "OffsetFromOrigArg", "+", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant"], "ground_truth": ["(", "", ",", "getPointerTy", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44936, "Length": 214, "Cover_Rate": 0.42376237623762375} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "", ",", "ArgOffset", ",", "", ",", "ForceMutable", ",", "", ",", "TotalArgRegsSaveSize", ")", ";", "AFI", "->", "setVarArgsFrameIndex", "("], "ground_truth": ["FrameIndex", ")", ";"], "File": "ARMISelLowering (2)", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44937, "Length": 54, "Cover_Rate": 0.5625} {"Template_token": ["", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "", ",", "ArgOffset", ",", "", ",", "ForceMutable", ",", "", ",", "TotalArgRegsSaveSize", ")", ";", "AFI", "->", "setVarArgsFrameIndex", "(", "FrameIndex"], "ground_truth": [")", ";"], "File": "ARMISelLowering (2)", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44938, "Length": 41, "Cover_Rate": 0.4270833333333333} {"Template_token": ["", "Opcode", "=", "", ";", "Op0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "Op1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "isS16", "(", "Mul", ".", "getOperand", "(", "", ")", ",", "DAG", ")", "&&", "isSRA16", "(", "Mul", ".", "getOperand", "(", "", ")", ")", ")", "{", "Opcode", "=", "", ";", "Op0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "Op1", "=", "Mul", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "isSRA16", "(", "Mul", ".", "getOperand", "(", "", ")", ")", "&&", "isS16", "(", "Mul", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ")", "{", "Opcode", "=", "", ";", "Op0", "=", "Mul", ".", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Op1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "isSRA16", "(", "Mul", ".", "getOperand", "(", "", ")", ")", "&&", "isSRA16", "(", "Mul", ".", "getOperand", "(", "", ")", ")", ")", "{", "Opcode", "=", "", ";", "Op0", "=", "Mul", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "Op1", "=", "Mul", "->", "getOperand", "(", "", ")", ".", "getOperand", "(", "", ")", ";", "}", "if", "(", "!", "Op0", "||", "!", "Op1", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SMLAL", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Op0", ",", "Op1", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "HiMLALResult", "(", "SMLAL", ".", "getNode", "(", ")", ",", "", ")", ";", "SDValue", "LoMLALResult", "(", "SMLAL", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcNode", ",", "", ")", ","], "ground_truth": ["LoMLALResult", ")", ";"], "File": "ARMISelLowering (3)", "Func": "AddCombineTo64BitSMLAL16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44939, "Length": 268, "Cover_Rate": 0.43506493506493504} {"Template_token": ["", "}", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ","], "ground_truth": ["Expand", ")", ";"], "File": "ARMISelLowering (3)", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44940, "Length": 205, "Cover_Rate": 0.3707052441229656} {"Template_token": ["", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "Subtarget", "->", "isLittle", "("], "ground_truth": [")", ")", ")", "{"], "File": "ARMISelLowering (3)", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44941, "Length": 52, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", ";", "assert", "(", "Pos", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "NumSrcElts", ")", "&&", "", ")", ";", "unsigned", "Idx", "=", "Pos", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "NumSrcElts", ",", "Idx", ")", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SrcSV", ",", "DemandedElt", ",", "Depth", "+", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "unsigned", "DstSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSz", "=", "VecVT", ".", "getVectorElementType", "(", ")", "."], "ground_truth": ["getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering (3)", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44942, "Length": 317, "Cover_Rate": 0.5023771790808241} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (3)", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44943, "Length": 187, "Cover_Rate": 0.4118942731277533} {"Template_token": ["", "unsigned", "OpNum", "=", "(", "PFEntry", ">>", "", ")", "&", "", ";", "unsigned", "LHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "RHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "enum", "{", "OP_COPY", "=", "", ",", "OP_VREV", ",", "OP_VDUP0", ",", "OP_VDUP1", ",", "OP_VDUP2", ",", "OP_VDUP3", ",", "OP_VEXT1", ",", "OP_VEXT2", ",", "OP_VEXT3", ",", "OP_VUZPL", ",", "OP_VUZPR", ",", "OP_VZIPL", ",", "OP_VZIPR", ",", "OP_VTRNL", ",", "OP_VTRNR", "}", ";", "if", "(", "OpNum", "==", "OP_COPY", ")", "{", "if", "(", "LHSID", "==", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "return", "LHS", ";", "assert", "(", "LHSID", "==", "(", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "*", "", "+", "", "&&", "", ")", ";", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0"], "ground_truth": [":"], "File": "ARMISelLowering (3)", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44944, "Length": 288, "Cover_Rate": 0.5485714285714286} {"Template_token": ["", "return", "std", "::", "min", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ",", "DL", "."], "ground_truth": ["getStackAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44945, "Length": 19, "Cover_Rate": 0.37254901960784315} {"Template_token": ["", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "VT", "==", "", ")", "{", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "FalseVal", ")", ";", "TrueVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "TrueVal", ")", ";", "SDValue", "TrueLow", "=", "TrueVal", ".", "getValue", "(", "", ")", ";", "SDValue", "TrueHigh", "=", "TrueVal", ".", "getValue", "(", "", ")", ";", "SDValue", "FalseLow", "=", "FalseVal", ".", "getValue", "(", "", ")", ";", "SDValue", "FalseHigh", "=", "FalseVal", ".", "getValue", "(", "", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseLow", ",", "TrueLow", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FalseHigh", ",", "TrueHigh", ",", "cc", ",", "CCR", ",", "duplicateCmp", "(", "Cmp", ",", "DAG", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Low", ",", "High", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelLowering (3)", "Func": "getCMOV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44946, "Length": 169, "Cover_Rate": 0.6627450980392157} {"Template_token": ["", "EVT", "TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&"], "ground_truth": ["!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{"], "File": "ARMISelLowering (3)", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44947, "Length": 66, "Cover_Rate": 0.40993788819875776} {"Template_token": ["", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "isNonExt", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "isNonExt", "=", "!", "ST", "->", "isTruncatingStore", "(", ")", ";", "}", "else", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "Op", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isNonExt", ")", "return", "false", ";", "auto", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "RHS", "||", "RHS", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "false", ";", "Offset", "=", "Op", "->", "getOperand", "(", "", ")", ";", "Base", "=", "Op", "->", "getOperand", "(", "", ")", ";", "AM", "=", "", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering (3)", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44948, "Length": 180, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering (3)", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44949, "Length": 450, "Cover_Rate": 0.40394973070017953} {"Template_token": ["", "SDValue", "C", "=", "DAG", ".", "getConstant", "(", "InvalidOnQNaN", ",", "dl", ",", "", ")", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "LHS", ",", "RHS", ",", "C", ")", ";"], "File": "ARMISelLowering (3)", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44950, "Length": 41, "Cover_Rate": 0.3014705882352941} {"Template_token": ["", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ",", "C", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ","], "ground_truth": ["LHS", ",", "C", ")", ";"], "File": "ARMISelLowering (3)", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44951, "Length": 45, "Cover_Rate": 0.33088235294117646} {"Template_token": ["", "void", "TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "IStart", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "Entry", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "IStart", ")", "return", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "Entry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Entry", "->", "begin", "(", ")", ";", "for", "(", "const", "MCPhysReg", "*", "I", "=", "IStart", ";", "*", "I", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "", ";", "else", "if", "(", "", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "assert", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::"], "ground_truth": ["NoUnwind", ")", "&&", "", ")", ";"], "File": "ARMISelLowering (3)", "Func": "insertCopiesSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44952, "Length": 183, "Cover_Rate": 0.6752767527675276} {"Template_token": ["", "if", "(", "Level", "==", "BeforeLegalizeTypes", ")", "return", "true", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", "&&", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "true", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "!="], "ground_truth": ["", ")", "return", "true", ";"], "File": "ARMISelLowering (3)", "Func": "isDesirableToCommuteWithShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44953, "Length": 39, "Cover_Rate": 0.65} {"Template_token": ["", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")"], "ground_truth": [")", "{"], "File": "ARMISelLowering (3)", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44954, "Length": 240, "Cover_Rate": 0.35398230088495575} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering (3)", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44955, "Length": 40, "Cover_Rate": 0.39603960396039606} {"Template_token": ["", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering (3)", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44956, "Length": 263, "Cover_Rate": 0.4679715302491103} {"Template_token": ["", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "return", "(", "Cnt", ">=", "", "&&", "(", "isLong", "?", "Cnt", "-", "", ":", "Cnt", ")"], "ground_truth": ["<", "ElementBits", ")", ";"], "File": "ARMISelLowering (3)", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44957, "Length": 34, "Cover_Rate": 0.4657534246575342} {"Template_token": ["", "int64_t", "ElementBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "return", "(", "Cnt", ">=", "", "&&", "(", "isLong", "?", "Cnt"], "ground_truth": ["-", "", ":", "Cnt", ")", "<", "ElementBits", ")", ";"], "File": "ARMISelLowering (3)", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44958, "Length": 43, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "if", "(", "!", "isIntrinsic", ")", "return", "(", "Cnt", ">=", "", "&&", "Cnt", "<=", "(", "isNarrow", "?", "ElementBits", "/", "", ":", "ElementBits", ")", ")", ";", "if", "(", "Cnt", ">=", "-", "(", "isNarrow", "?", "ElementBits", "/", "", ":", "ElementBits", ")", "&&", "Cnt", "<=", "-"], "ground_truth": ["", ")", "{"], "File": "ARMISelLowering (3)", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44959, "Length": 45, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "OptimizeMul", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue"], "ground_truth": ["cc", ";"], "File": "ARMISelLowering (3)", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44960, "Length": 243, "Cover_Rate": 0.32837837837837835} {"Template_token": ["", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR", ",", "Res", ".", "getValue", "(", "", ")", "}", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList"], "ground_truth": [",", "Ops", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44961, "Length": 275, "Cover_Rate": 0.3716216216216216} {"Template_token": ["", "if", "(", "!", "Op0", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "if", "(", "!", "Op1", ".", "isUndef", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType"], "ground_truth": ["(", ")", ",", "Val", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44962, "Length": 110, "Cover_Rate": 0.5445544554455446} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "{", "SDValue", "Lo", "=", "DAG", ".", "getConstant", "(", "INTVal", ".", "trunc", "(", "", ")", ",", "DL", ",", "", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "INTVal", ".", "lshr", "(", "", ")", ".", "trunc", "(", "", ")", ",", "DL", ",", "", ")", ";", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Lo", ",", "Hi", ")", ";", "}", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "INTVal", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "!", "ST", "->", "hasVFP3", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "SDValue", "(", ")", ";", "int", "ImmVal", "=", "IsDouble", "?", "", "(", "FPVal", ")", ":", "", "(", "FPVal", ")", ";", "if", "(", "ImmVal", "!=", "-", "", ")", "{", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "(", "iVal", "&", "", ")", "!=", "(", "iVal", ">>", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewVal", "=", "isNEONModifiedImm", "(", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "false", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL"], "ground_truth": [",", "", ",", "VecConstant", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44963, "Length": 388, "Cover_Rate": 0.5337001375515819} {"Template_token": ["", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "(", "iVal", "&", "", ")", "!=", "(", "iVal", ">>", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewVal", "=", "isNEONModifiedImm", "(", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "false", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "NewVal", "=", "isNEONModifiedImm", "(", "~", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "false", ",", "VMVNModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", ""], "ground_truth": [",", "DL", ",", "", ",", "VecConstant", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44964, "Length": 335, "Cover_Rate": 0.4607977991746905} {"Template_token": ["", "SDValue", "WidthMinus1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "NumBits", "-", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "CTLZ", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "WidthMinus1", ",", "CTLZ", ")", ";", "}", "SDValue", "Bits", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "FF", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "FF", ")", ";", "}", "else", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB"], "ground_truth": [",", "One", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44965, "Length": 157, "Cover_Rate": 0.32983193277310924} {"Template_token": ["", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Vec", ".", "getScalarValueSizeInBits", "(", ")", "<", "", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Lane", ")", ";", "}", "return"], "ground_truth": ["Op", ";"], "File": "ARMISelLowering (3)", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44966, "Length": 45, "Cover_Rate": 0.45} {"Template_token": ["", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Vec", ".", "getScalarValueSizeInBits", "(", ")", "<", "", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Lane"], "ground_truth": [")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44967, "Length": 51, "Cover_Rate": 0.51} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "ARI", ".", "getFrameRegister", "(", "MF", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode"], "ground_truth": ["(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44968, "Length": 65, "Cover_Rate": 0.42207792207792205} {"Template_token": ["", "unsigned", "FrameReg", "=", "ARI", ".", "getFrameRegister", "(", "MF", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";", "return"], "ground_truth": ["FrameAddr", ";"], "File": "ARMISelLowering (3)", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44969, "Length": 61, "Cover_Rate": 0.3961038961038961} {"Template_token": ["", "assert", "(", "!", "Subtarget", "->", "isROPI", "(", ")", "&&", "!", "Subtarget", "->", "isRWPI", "(", ")", "&&", "", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "++", "NumMovwMovt", ";", "unsigned", "Wrapper", "=", "isPositionIndependent", "(", ")", "?", "", ":", "", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper"], "ground_truth": [",", "dl", ",", "PtrVT", ",", "G", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44970, "Length": 115, "Cover_Rate": 0.6460674157303371} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "RelAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SB", ",", "RelAddr", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", "."], "ground_truth": ["getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44971, "Length": 216, "Cover_Rate": 0.37894736842105264} {"Template_token": ["", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "SDValue", "RelAddr", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "RelAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "RelAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")"], "ground_truth": [",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44972, "Length": 175, "Cover_Rate": 0.30701754385964913} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalTLSAddressWindows", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex"], "ground_truth": [",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44973, "Length": 261, "Cover_Rate": 0.5736263736263736} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "TLS", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSArray", ",", "Slot", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "const", "auto", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "auto", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal"], "ground_truth": ["(", ")", ",", "", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44974, "Length": 305, "Cover_Rate": 0.6703296703296703} {"Template_token": ["", "if", "(", "LoadCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "BaseAddr", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "*", "Factor", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SV", "=", "Shuffles", "[", "i", "]", ";", "unsigned", "Index", "=", "Indices", "[", "i", "]", ";", "Value", "*", "SubVec", "=", "Builder", ".", "CreateExtractValue", "(", "VldN", ",", "Index", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "SubVec", "=", "Builder", ".", "CreateIntToPtr", "(", "SubVec", ",", "VectorType", "::", "get", "(", "SV", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", ")", ")", ";", "SubVecs", "[", "SV", "]", ".", "push_back", "(", "SubVec", ")", ";", "}", "}", "for", "(", "ShuffleVectorInst", "*", "SVI", ":", "Shuffles", ")", "{", "auto", "&", "SubVec", "=", "SubVecs", "["], "ground_truth": ["SVI", "]", ";"], "File": "ARMISelLowering (3)", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44975, "Length": 194, "Cover_Rate": 0.33049403747870526} {"Template_token": ["", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "LaneLen", ")", ";", "}", "Value", "*", "BaseAddr", "=", "SI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumStores", ">", "", ")", "{", "LaneLen", "/=", "NumStores", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "SubVecTy", "->", "getVectorElementType", "(", ")", ",", "LaneLen", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "SubVecTy", "->", "getVectorElementType", "(", ")", "->", "getPointerTo", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "SubVecTy", ")", ")", "&&", "", ")", ";", "auto", "Mask", "=", "SVI", "->", "getShuffleMask", "(", ")", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Int8Ptr", ",", "SubVecTy", "}", ";", "static", "const", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "for", "(", "unsigned", "StoreCount", "=", "", ";", "StoreCount", "<", "NumStores", ";", "++", "StoreCount", ")", "{", "if", "(", "StoreCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "BaseAddr", ",", "LaneLen", "*", "Factor", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Function", "*", "VstNFunc", "=", "", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Factor", ";", "i"], "ground_truth": ["++", ")", "{"], "File": "ARMISelLowering (3)", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44976, "Length": 297, "Cover_Rate": 0.4604651162790698} {"Template_token": ["", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ","], "ground_truth": ["DAG", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44977, "Length": 303, "Cover_Rate": 0.33517699115044247} {"Template_token": ["", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "!", "isFloatingPointZero", "(", "RHS", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap"], "ground_truth": ["(", "LHS", ",", "RHS", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44978, "Length": 285, "Cover_Rate": 0.33411488862837047} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N0", ")", ";", "return", "N0", ";", "}", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0"], "ground_truth": [")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44979, "Length": 299, "Cover_Rate": 0.4358600583090379} {"Template_token": ["", "const", "char", "*", "TargetLowering", "::", "LowerXConstraint", "(", "EVT", "ConstraintVT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "", ";", "if", "(", "ConstraintVT", ".", "isFloatingPoint", "(", ")", ")", "return", "", ";", "if", "(", "ConstraintVT", ".", "isVector", "(", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", "||", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "", ")", ")", "return", "", ";", "return", ""], "ground_truth": [";"], "File": "ARMISelLowering (3)", "Func": "LowerXConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44980, "Length": 73, "Cover_Rate": 0.9864864864864865} {"Template_token": ["", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "*", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Arg", ")", ")", "{", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "FINode", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering (3)", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44981, "Length": 90, "Cover_Rate": 0.33088235294117646} {"Template_token": ["", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "CombineANDShift", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering (3)", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44982, "Length": 110, "Cover_Rate": 0.36303630363036304} {"Template_token": ["", "auto", "*", "LHS0C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "LHS1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "(", "LHS0C", "&&", "LHS0C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "LHS1C", "&&", "LHS1C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "}", "}", "if", "(", "!", "VT", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isNullConstant", "(", "FalseVal", ")", ")", "{", "if", "(", "CC", "==", "", "&&", "isOneConstant", "(", "TrueVal", ")", ")", "{", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "{", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Sub", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "else", "{", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "FalseVal", ",", "Sub", ")", ";", "SDValue", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "Neg", ".", "getValue", "(", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Sub", ",", "Neg", ",", "Carry", ")", ";", "}", "}", "else", "if", "(", "CC", "==", "", "&&", "!", "isNullConstant", "(", "RHS", ")", "&&", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "isPowerOf2Constant", "(", "TrueVal", ")", ")", ")", "{", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "CPSRGlue", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl"], "ground_truth": [",", "", ",", "Sub", ".", "getValue", "(", "", ")", ",", "SDValue", "(", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44983, "Length": 415, "Cover_Rate": 0.3125} {"Template_token": ["", "if", "(", "St", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "St", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "St", "->", "isTruncatingStore", "(", ")", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "StVT", "=", "St", "->", "getMemoryVT", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "StVT", "!=", "VT", "&&", "", ")", ";", "unsigned", "FromEltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "ToEltSz", "=", "StVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElems", "*", "FromEltSz", "*", "ToEltSz", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "!=", "(", "NumElems", "*", "FromEltSz", ")", "%", "ToEltSz", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SizeRatio", "=", "FromEltSz", "/", "ToEltSz", ";", "assert", "(", "SizeRatio", "*", "NumElems", "*", "ToEltSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "", ")", "*", "SizeRatio", "-", "", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ")", ";", "MVT", "StoreType", "=", "", ";", "for", "(", "MVT", "Tp", ":", "", "(", ")", ")", "{", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ","], "ground_truth": ["VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44984, "Length": 415, "Cover_Rate": 0.35050675675675674} {"Template_token": ["", "uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatBits", "!=", "", "||", "IntBits", ">", "", "||", "NumLanes", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitVector", "UndefElements", ";", "BuildVectorSDNode", "*", "BV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ";", "int32_t", "C", "=", "BV", "->", "getConstantFPSplatPow2ToLog2Int", "(", "&", "UndefElements", ",", "", ")", ";", "if", "(", "C", "==", "-", "", "||", "C", "==", "", "||", "C", ">", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "SDValue", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "NumLanes", "==", "", "?", "", ":", "", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "", ")", ",", "Op", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "", ")", ")", ";", "if", "(", "IntBits", "<", "FloatBits", ")", "FixConv", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "FixConv", ")", ";", "return"], "ground_truth": ["FixConv", ";"], "File": "ARMISelLowering (3)", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44985, "Length": 195, "Cover_Rate": 0.5462184873949579} {"Template_token": ["", "if", "(", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isSimple", "(", ")", "||", "(", "OpOpcode", "!=", "", "&&", "OpOpcode", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "FloatBits", "=", "FloatTy", ".", "getSizeInBits", "(", ")", ";", "MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatBits", "!=", "", "||", "IntBits", ">", "", "||", "NumLanes", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitVector", "UndefElements"], "ground_truth": [";"], "File": "ARMISelLowering (3)", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44986, "Length": 154, "Cover_Rate": 0.4031413612565445} {"Template_token": ["", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "&&", "Op", ".", "hasOneUse", "(", ")", "&&", "LD", "->", "isUnindexed", "(", ")", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "LD", "->", "getOperand", "(", "", ")", ",", "LD", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "LD", "->", "getAlignment", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", "}", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "", ")", ",", "", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "SDTys", ",", "Ops", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "VLDDup", ".", "getValue", "(", "", ")", ")", ";", "return", "VLDDup", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering (3)", "Func": "PerformVDUPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44987, "Length": 165, "Cover_Rate": 0.8048780487804879} {"Template_token": ["", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Op", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltSize", "=", "Op", ".", "getScalarValueSizeInBits", "(", ")", ";", "unsigned", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "EltBits", ";", "if", "(", "", "(", "Imm", ",", "EltBits"], "ground_truth": [")", "==", "", ")", "EltSize", "=", "", ";"], "File": "ARMISelLowering (3)", "Func": "PerformVDUPLANECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44988, "Length": 89, "Cover_Rate": 0.478494623655914} {"Template_token": ["", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "return"], "ground_truth": ["Result", ";"], "File": "ARMISelLowering (3)", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44989, "Length": 138, "Cover_Rate": 0.375} {"Template_token": ["", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":", "ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "return", "ReplaceLongIntrinsic", "(", "N", ",", "Results", ",", "DAG", ")", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")"], "ground_truth": [")", "Results", ".", "push_back", "(", "Res", ")", ";"], "File": "ARMISelLowering (3)", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44990, "Length": 125, "Cover_Rate": 0.42517006802721086} {"Template_token": ["", "unsigned", "PCAdj", "=", "(", "isThumb", "||", "isThumb2", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolMBB", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "DispatchBB", ",", "PCLabelId", ",", "PCAdj", ")", ";", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb", "?", "&", "", ":", "&", "", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "", ")", ";", "MachineMemOperand", "*", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")"], "ground_truth": [".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44991, "Length": 367, "Cover_Rate": 0.3779608650875386} {"Template_token": ["", "TargetLowering", "::", "AtomicExpansionKind", "TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "bool", "hasAtomicRMW", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ";", "return", "(", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")", "?", "", ":", "", ")", "&&", "hasAtomicRMW", ")", "?", "AtomicExpansionKind"], "ground_truth": ["::", "LLSC", ":", "AtomicExpansionKind", "::", "None", ";"], "File": "ARMISelLowering (3)", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44992, "Length": 69, "Cover_Rate": 0.9857142857142858} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldFoldShiftPairToMask", "(", "const", "SDNode", "*"], "ground_truth": ["N", ",", "CombineLevel", "Level", ")", "const", "{"], "File": "ARMISelLowering (3)", "Func": "shouldFoldShiftPairToMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44993, "Length": 15, "Cover_Rate": 0.375} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "", ")", ";", "AFI", "->", "setVarArgsFrameIndex", "("], "ground_truth": ["FrameIndex", ")", ";"], "File": "ARMISelLowering (3)", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44994, "Length": 60, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "", ")", ";", "AFI", "->", "setVarArgsFrameIndex", "("], "ground_truth": ["FrameIndex", ")", ";"], "File": "ARMISelLowering (3)", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44995, "Length": 60, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "Register", "DestPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "CurrDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "DestPhiReg", ")", ".", "addUse", "(", "OpDestReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "CurrDestReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "LoopCounterPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "RemainingLoopIterationsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "LoopCounterPhiReg", ")", ".", "addUse", "(", "TotalIterationsReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "RemainingLoopIterationsReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "PredCounterPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "RemainingElementsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "PredCounterPhiReg", ")", ".", "addUse", "(", "ElementCountReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "RemainingElementsReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "VccrReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "VccrReg", ")", ".", "addUse", "(", "PredCounterPhiReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "RemainingElementsReg", ")", ".", "addUse", "(", "PredCounterPhiReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "Register", "SrcValueReg", ";", "if", "(", "IsMemcpy", ")", "{", "SrcValueReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addDef", "(", "CurrSrcReg", ")", ".", "addDef", "(", "SrcValueReg", ")", ".", "addReg", "(", "SrcPhiReg", ")", ".", "addImm", "(", "", ")"], "ground_truth": [".", "addImm", "(", "", ")", ".", "addUse", "(", "VccrReg", ")", ";"], "File": "ARMISelLowering100", "Func": "genTPLoopBody", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44996, "Length": 317, "Cover_Rate": 0.5213815789473685} {"Template_token": ["", "}", "Register", "DestPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "CurrDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "DestPhiReg", ")", ".", "addUse", "(", "OpDestReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "CurrDestReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "LoopCounterPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "RemainingLoopIterationsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "LoopCounterPhiReg", ")", ".", "addUse", "(", "TotalIterationsReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "RemainingLoopIterationsReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "PredCounterPhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "Register", "RemainingElementsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "PredCounterPhiReg", ")", ".", "addUse", "(", "ElementCountReg", ")", ".", "addMBB", "(", "TpEntry", ")", ".", "addUse", "(", "RemainingElementsReg", ")", ".", "addMBB", "(", "TpLoopBody", ")", ";", "Register", "VccrReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "VccrReg", ")", ".", "addUse", "(", "PredCounterPhiReg", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "RemainingElementsReg", ")", ".", "addUse", "(", "PredCounterPhiReg", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "Register", "SrcValueReg", ";", "if", "(", "IsMemcpy", ")", "{", "SrcValueReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpLoopBody", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addDef", "(", "CurrSrcReg", ")", ".", "addDef", "(", "SrcValueReg", ")", ".", "addReg", "(", "SrcPhiReg", ")"], "ground_truth": [".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addUse", "(", "VccrReg", ")", ";"], "File": "ARMISelLowering100", "Func": "genTPLoopBody", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44997, "Length": 318, "Cover_Rate": 0.5230263157894737} {"Template_token": ["", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF"], "ground_truth": [")", ")", ")", "return", "true", ";"], "File": "ARMISelLowering100", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44998, "Length": 205, "Cover_Rate": 0.5570652173913043} {"Template_token": ["", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask"], "ground_truth": ["(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";"], "File": "ARMISelLowering100", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 44999, "Length": 162, "Cover_Rate": 0.44021739130434784} {"Template_token": ["", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ","], "ground_truth": ["DAG", ")", ";"], "File": "ARMISelLowering100", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45000, "Length": 393, "Cover_Rate": 0.34025974025974026} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "else", "if", "(", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", "{", "unsigned", "LHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "RHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "PFEntryLHS", "=", "PerfectShuffleTable", "[", "LHSID", "]", ";", "unsigned", "PFEntryRHS", "=", "PerfectShuffleTable", "[", "RHSID", "]", ";", "if", "(", "isLegalMVEShuffleOp", "(", "PFEntryLHS", ")", "&&", "isLegalMVEShuffleOp", "(", "PFEntryRHS", ")", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "}", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "VT", "==", "", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEUsingMovs", "(", "Op", ","], "ground_truth": ["ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";"], "File": "ARMISelLowering100", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45001, "Length": 496, "Cover_Rate": 0.33044636908727515} {"Template_token": ["", "return", "V", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "V", "->", "getOperand", "(", "", ")", ")", "&&", "V", "->", "getConstantOperandVal", "(", "", ")", "==", "Lane", "+", "", ";", "}", ")", ";", "if", "(", "OtherIt", "==", "Op0", "->", "uses", "(", ")", ".", "end", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "OtherExt", "(", "*", "OtherIt", ",", "", ")", ";", "if", "(", "OtherExt", ".", "getValueType", "(", ")", "!=", "", ")", "{", "if", "(", "OtherExt", "->", "use_size", "(", ")", "!=", "", "||", "OtherExt", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "", "||", "OtherExt", "->", "use_begin", "(", ")", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "OtherExt", "=", "SDValue", "(", "*", "OtherExt", "->", "use_begin", "(", ")", ",", "", ")", ";", "}", "SDValue", "F64", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "Ext", ".", "getConstantOperandVal", "(", "", ")", "/", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "VMOVRRD", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "{", "", ",", "", "}", ",", "F64", ")", ";"], "File": "ARMISelLowering100", "Func": "PerformExtractEltToVMOVRRD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45002, "Length": 203, "Cover_Rate": 0.39264990328820115} {"Template_token": ["", "static", "SDValue", "PerformHWLoopCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "ST", ")", "{", "", "CC", ";", "SDValue", "Cond", ";", "int", "Imm", "=", "", ";", "bool", "Negate", "=", "false", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Dest", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CC", "=", "", ";", "Cond", "=", "N", "->", "getOperand", "(", "", ")", ";", "Dest", "=", "N", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "Cond", "=", "N", "->", "getOperand", "(", "", ")", ";", "Dest", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "!", "Const", "->", "isOne", "(", ")", "&&", "!", "Const", "->", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Imm", "=", "Const", "->", "getZExtValue", "(", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Int", "=", "SearchLoopIntrinsic", "(", "Cond", ",", "CC", ",", "Imm", ",", "Negate", ")", ";", "if", "(", "!", "Int", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Negate", ")", "CC", "=", "", "(", "CC", ",", "", ")", ";", "auto", "IsTrueIfZero", "=", "[", "]", "(", "", "CC", ",", "int", "Imm", ")", "{", "return", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", ";", "}", ";", "auto", "IsFalseIfZero", "=", "[", "]", "(", "", "CC", ",", "int", "Imm", ")", "{", "return", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", "||", "(", "CC", "==", "", "&&", "Imm", "==", "", ")", ";", "}", ";", "assert", "(", "(", "IsTrueIfZero", "(", "CC", ",", "Imm", ")", "||", "IsFalseIfZero", "(", "CC", ",", "Imm", ")", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Elements", "=", "Int", ".", "getOperand", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering100", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45003, "Length": 406, "Cover_Rate": 0.4305408271474019} {"Template_token": ["", "EVT", "VecVT", "=", "Ext0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VecVT", ".", "isPow2VectorType", "(", ")", "||", "VecVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VecVT", "||", "VecVT", ".", "getScalarType", "(", ")", "!=", "ScalarType", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "ScalarType", ".", "getScalarSizeInBits", "(", ")", "*", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Mul", ")", ";", "unsigned", "LegalLanes", "=", "", "/", "(", "ShftAmt", "+", "", ")", ";", "EVT", "LegalVecVT", "=", "", "(", "ScalarType", ",", "LegalLanes", ")", ";", "if", "(", "VecVT", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "EVT", "ExtVecVT", "=", "", "(", "", "(", "", "/", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ",", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "Ext0", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "Ext1", ".", "getOperand", "(", "", ")", ")", ";", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ")", ";", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp1", ")", ";", "SDValue", "VQDMULH", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ",", "Inp1", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "VQDMULH", ")", ";", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VecVT", ",", "Trunc", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ")", ";", "}", "assert", "(", "VecVT", ".", "getSizeInBits", "(", ")", "%", "", "==", "", "&&", "", ")", ";", "unsigned", "NumParts", "=", "VecVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "SmallVector", "<", "SDValue", ">", "Parts", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumParts", ";", "++", "I", ")", "{", "SDValue", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Ext0", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getVectorIdxConstant", "(", "I", "*", "LegalLanes", ",", "DL", ")", ")", ";", "SDValue", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Ext1", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getVectorIdxConstant", "(", "I", "*", "LegalLanes", ",", "DL", ")", ")", ";", "SDValue", "VQDMULH", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ",", "Inp1", ")", ";", "Parts", ".", "push_back", "("], "ground_truth": ["VQDMULH", ")", ";"], "File": "ARMISelLowering100", "Func": "PerformVQDMULHCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45004, "Length": 411, "Cover_Rate": 0.46283783783783783} {"Template_token": ["", "void", "TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering100", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45005, "Length": 175, "Cover_Rate": 0.4268292682926829} {"Template_token": ["", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "LowerADDSUBSAT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":", "ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "return", "ReplaceLongIntrinsic", "(", "N", ",", "Results", ",", "DAG", ")", ";", "case", "", ":", "lowerABS", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "LowerLOAD", "(", "N", ",", "Results", ","], "ground_truth": ["DAG", ")", ";"], "File": "ARMISelLowering100", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45006, "Length": 178, "Cover_Rate": 0.43414634146341463} {"Template_token": ["", "Negate", "=", "!", "Negate", ";", "return", "SearchLoopIntrinsic", "(", "N", ".", "getOperand", "(", "", ")", ",", "CC", ",", "Imm", ",", "Negate", ")", ";", "}", "case", "", ":", "{", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Const", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Const", "->", "isNullValue", "(", ")", ")", "Imm", "=", "", ";", "else", "if", "(", "Const", "->", "isOne", "(", ")", ")", "Imm", "=", "", ";", "else", "return", "SDValue", "(", ")", ";", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "return", "SearchLoopIntrinsic", "(", "N", "->", "getOperand", "(", "", ")", ",", "CC", ",", "Imm", ",", "Negate", ")", ";", "}", "case", "", ":", "{", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntOp", "!=", "", "&&", "IntOp", "!=", "", ")"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering100", "Func": "SearchLoopIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45007, "Length": 161, "Cover_Rate": 0.602996254681648} {"Template_token": ["", "}", ";", "auto", "IsFMS", "=", "[", "&", "]", "(", "Instruction", "*", "I", ")", "{", "if", "(", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", "||", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "IsSinker", "=", "[", "&", "]", "(", "Instruction", "*", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "true", ";", "case", "Instruction", "::", "FMul", ":", "return", "!", "IsFMSMul", "(", "I", ")", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "Operand", "==", "", ";", "case", "Instruction", "::", "Call", ":", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "return", "!", "IsFMS", "(", "I", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "Operand", "==", "", ";", "default", ":", "return", "false", ";", "}", "}", "return", "false", ";", "default", ":", "return", "false", ";", "}", "}", ";", "for", "(", "auto", "OpIdx", ":", "enumerate", "(", "I", "->", "operands", "(", ")", ")", ")", "{", "Instruction", "*", "Op", "=", "dyn_cast", "<", "Instruction", ">", "(", "OpIdx", ".", "value", "(", ")", ".", "get", "(", ")", ")", ";", "if", "(", "!", "Op", "||", "any_of", "(", "Ops", ",", "[", "&", "]", "(", "Use", "*", "U", ")", "{", "return", "U", "->", "get", "(", ")", "==", "Op", ";", "}", ")", ")", "continue", ";", "Instruction", "*", "Shuffle", "=", "Op", ";", "if", "(", "Shuffle", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "BitCast", ")", "Shuffle", "=", "dyn_cast", "<", "Instruction", ">", "(", "Shuffle", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Shuffle", "||", "!", "match", "(", "Shuffle", ",", "m_Shuffle", "(", "m_InsertElt", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "continue", ";", "if", "(", "!", "IsSinker", "(", "I", ",", "OpIdx", ".", "index", "(", ")", ")", ")", "continue", ";", "for", "(", "Use", "&", "U", ":", "Op", "->", "uses"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMISelLowering100", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45008, "Length": 418, "Cover_Rate": 0.5757575757575758} {"Template_token": ["", "case", "", ":", "{", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "", "&&", "!", "Op", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ")", "{", "unsigned", "ShAmt", "=", "Op", "->", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "ShAmt", "<", "", "&&", "OriginalDemandedBits", ".", "isSubsetOf", "(", "APInt", "::", "getAllOnesValue", "(", "", ")", "<<", "(", "", "-", "ShAmt", ")", ")", ")", "return", "TLO", ".", "CombineTo", "(", "Op", ",", "TLO", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "TLO", ".", "DAG", ".", "getConstant", "(", "", "-", "ShAmt", ",", "SDLoc", "(", "Op", ")", ",", "", ")", ")", ")", ";", "}", "break", ";", "}", "}", "return", "TargetLowering", "::", "SimplifyDemandedBitsForTargetNode", "(", "Op", ",", "OriginalDemandedBits", ","], "ground_truth": ["OriginalDemandedElts", ",", "Known", ",", "TLO", ",", "Depth", ")", ";"], "File": "ARMISelLowering100", "Func": "SimplifyDemandedBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45009, "Length": 142, "Cover_Rate": 0.7064676616915423} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "DataLayout", "DL", ")", "const", "{", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "return", "std", "::", "min", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ",", "(", "unsigned", ")", "DL", "."], "ground_truth": ["getStackAlignment", "(", ")", ".", "value", "(", ")", ")", ";"], "File": "ARMISelLowering101", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45010, "Length": 57, "Cover_Rate": 0.9827586206896551} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "", ";", "return", "TargetLoweringBase", "::", "getMaxSupportedInterleaveFactor", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering101", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45011, "Length": 18, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getMaxSupportedInterleaveFactor", "(", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "", ";", "return", "TargetLoweringBase", "::", "getMaxSupportedInterleaveFactor", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering101", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45012, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "Align", ",", "isSEXTLoad", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "}", "if", "(", "!", "isLegal", ")", "return", "false", ";", "AM", "=", "isInc", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMISelLowering101", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45013, "Length": 124, "Cover_Rate": 0.43356643356643354} {"Template_token": ["", "SDValue", "Ptr", ";", "unsigned", "Align", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Align", "=", "ST", "->", "getAlignment", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "Align", ",", "isSEXTLoad", ",", "Subtarget", "->", "isLittle", "(", ")", ","], "ground_truth": ["Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";"], "File": "ARMISelLowering101", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45014, "Length": 159, "Cover_Rate": 0.5559440559440559} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMISelLowering101", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45015, "Length": 474, "Cover_Rate": 0.4079173838209983} {"Template_token": ["", "virtual", "bool", "isSelectSupported", "(", "SelectSupportKind", "Kind", ")"], "ground_truth": ["const", "{"], "File": "ARMISelLowering101", "Func": "isSelectSupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45016, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "SDValue", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "SDValue", "PassThru", "=", "N", "->", "getPassThru", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "IsZero", "=", "[", "]", "(", "SDValue", "PassThru", ")", "{", "return", "(", "", "(", "PassThru", ".", "getNode", "(", ")", ")", "||", "(", "PassThru", "->", "getOpcode", "(", ")", "==", "", "&&", "isNullConstant", "(", "PassThru", "->", "getOperand", "(", "", ")", ")", ")", ")", ";", "}", ";", "if", "(", "IsZero", "(", "PassThru", ")", ")", "return", "Op", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getMaskedLoad", "(", "VT", ",", "dl", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "Mask", ",", "ZeroVec", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ",", "N", "->", "getExtensionType", "(", ")", ",", "N", "->", "isExpandingLoad", "(", ")", ")", ";", "SDValue", "Combo", "=", "NewLoad", ";", "if", "(", "!", "PassThru", ".", "isUndef", "(", ")", "&&", "(", "PassThru", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "IsZero", "(", "PassThru", "->", "getOperand", "(", "", ")", ")", ")", ")", "Combo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Mask", ",", "NewLoad", ",", "PassThru", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Combo", ",", "NewLoad", ".", "getValue", "(", "", ")", "}", ",", "dl"], "ground_truth": [")", ";"], "File": "ARMISelLowering101", "Func": "LowerMLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45017, "Length": 228, "Cover_Rate": 0.8201438848920863} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "IsZero", "=", "[", "]", "(", "SDValue", "PassThru", ")", "{", "return", "(", "", "(", "PassThru", ".", "getNode", "(", ")", ")", "||", "(", "PassThru", "->", "getOpcode", "(", ")", "==", "", "&&", "isNullConstant", "(", "PassThru", "->", "getOperand", "(", "", ")", ")", ")", ")", ";", "}", ";", "if", "(", "IsZero", "(", "PassThru", ")", ")", "return", "Op", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant"], "ground_truth": ["(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering101", "Func": "LowerMLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45018, "Length": 85, "Cover_Rate": 0.3057553956834532} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering101", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45019, "Length": 390, "Cover_Rate": 0.39593908629441626} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "V2", "=", "V1", ";", "return", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "}", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "isVMOVNMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V2", ",", "V1", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "if", "(", "isVMOVNMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "V1", "->", "getOpcode", "(", ")", "==", "", "&&", "V2", "->", "isUndef", "(", ")", ")", "{", "SDValue", "SubV1", "=", "V1", "->", "getOperand", "(", "", ")", ";", "SDValue", "SubV2", "=", "V1", "->", "getOperand", "(", "", ")", ";", "EVT", "SubVT", "=", "SubV1", ".", "getValueType", "(", ")", ";", "assert", "(", "llvm", "::", "all_of", "(", "ShuffleMask", ",", "[", "&", "]", "(", "int", "i", ")", "{", "return", "i", "<", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", ")", "&&", "", ")", ";", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "SubVT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "SubV2", "=", "SubV1", ";", "assert", "(", "(", "WhichResult", "==", "", ")", "&&", "", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "SubVT", ",", "SubVT", ")", ",", "SubV1", ",", "SubV2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Res", ".", "getValue", "(", "", ")", ",", "Res", ".", "getValue", "(", "", ")", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry"], "ground_truth": [">>", "", ")", ";"], "File": "ARMISelLowering101", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45020, "Length": 443, "Cover_Rate": 0.3166547533952823} {"Template_token": ["", "if", "(", "VT", "==", "", "&&", "(", "EltVT", "==", "", "||", "EltVT", "==", "", ")", "&&", "TLI", ".", "isTypeLegal", "(", "Vec", ".", "getValueType", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "{", "unsigned", "Opc", "=", "", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SDLoc", "(", "N", ")", ",", "VT"], "ground_truth": [",", "Vec", ",", "Lane", ")", ";"], "File": "ARMISelLowering101", "Func": "PerformExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45021, "Length": 98, "Cover_Rate": 0.4049586776859504} {"Template_token": ["", "SDLoc", "Loc", "(", "Op", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "MakeLibCallOptions", "CallOptions", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "", ")", ":", "SDValue", "(", ")", ";", "for", "(", "unsigned", "Sz", "=", "SrcSz", ";", "Sz", "<=", "", "&&", "Sz", "<", "DstSz", ";", "Sz", "*=", "", ")", "{", "bool", "Supported", "=", "(", "Sz", "==", "", "?", "Subtarget", "->", "hasFP16", "(", ")", ":", "Subtarget", "->", "hasFP64", "(", ")", ")", ";", "MVT", "SrcVT", "=", "(", "Sz", "==", "", "?", "", ":", "", ")", ";", "MVT", "DstVT", "=", "(", "Sz", "==", "", "?", "", ":", "", ")", ";", "if", "(", "Supported", ")", "{", "if", "(", "IsStrict", ")", "{", "SrcVal", "=", "DAG", ".", "getNode", "(", "", ",", "Loc", ",", "{", "DstVT", ",", "", "}", ",", "{", "Chain", ",", "SrcVal", "}", ")", ";", "Chain", "=", "SrcVal", ".", "getValue", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering102", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45022, "Length": 139, "Cover_Rate": 0.38082191780821917} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "", ":", "", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "SrcVal", ".", "getValueType", "(", ")", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDLoc", "Loc", "(", "Op", ")", ";", "MakeLibCallOptions", "CallOptions", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "", ")", ":", "SDValue", "(", ")", ";", "SDValue", "Result", ";", "std", "::", "tie", "(", "Result", ",", "Chain", ")", "=", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ",", "CallOptions", ",", "Loc", ",", "Chain", ")", ";", "return", "IsStrict", "?", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Chain", "}", ",", "Loc", ")"], "ground_truth": [":", "Result", ";"], "File": "ARMISelLowering102", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45023, "Length": 198, "Cover_Rate": 0.8319327731092437} {"Template_token": ["", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", "==", "", ")", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "!", "(", "isFloatingPointZero", "(", "RHS", ")", "&&", "TrueVal", ".", "getValueType", "(", ")", "!=", "", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode"], "ground_truth": [",", "dl", ",", "", ")", ";"], "File": "ARMISelLowering102", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45024, "Length": 389, "Cover_Rate": 0.3075098814229249} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "SatValue", ";", "uint64_t", "SatConstant", ";", "bool", "SatUSat", ";", "if", "(", "(", "(", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "||", "Subtarget", "->", "isThumb2", "(", ")", ")", "&&", "isSaturatingConditional", "(", "Op", ",", "SatValue", ",", "SatConstant", ",", "SatUSat", ")", ")", "{", "if", "(", "SatUSat", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "SatConstant", ")", ",", "dl", ",", "VT", ")", ")", ";", "else", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "SatConstant", ")", ",", "dl", ",", "VT", ")", ")", ";", "}", "SDValue", "LowerSatConstant", ";", "if", "(", "VT", "==", "", "&&", "isLowerSaturatingConditional", "(", "Op", ",", "SatValue", ",", "LowerSatConstant", ")", ")", "{", "SDValue", "ShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ")", ";", "if", "(", "isNullConstant", "(", "LowerSatConstant", ")", ")", "{", "SDValue", "NotShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShiftV", ",", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "NotShiftV", ")", ";", "}", "else", "if", "(", "isAllOnesConstant", "(", "LowerSatConstant", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "ShiftV", ")", ";", "}", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "CFVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseVal", ")", ";", "ConstantSDNode", "*", "CTVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TrueVal", ")", ";", "if", "(", "Subtarget", "->", "hasV8_1MMainlineOps", "(", ")", "&&", "CFVal", "&&", "CTVal", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", "&&", "RHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "unsigned", "TVal", "=", "CTVal", "->", "getZExtValue", "(", ")", ";", "unsigned", "FVal", "=", "CFVal", "->", "getZExtValue", "(", ")", ";", "unsigned", "Opcode", "=", "", ";", "if", "(", "TVal", "==", "~", "FVal", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "TVal", "==", "~", "FVal", "+", "", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "TVal", "+", "", "==", "FVal", ")", "{", "Opcode", "=", "", ";", "}", "else", "if", "(", "TVal", "==", "FVal", "+", "", ")", "{", "Opcode", "=", "", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "CC", "=", "", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}", "if", "(", "Opcode", ")", "{", "if", "(", "Opcode", "!=", "", "&&", "HasLowerConstantMaterializationCost", "(", "FVal", ",", "TVal", ",", "Subtarget", ")", ")", "{", "std", "::", "swap", "("], "ground_truth": ["TrueVal", ",", "FalseVal", ")", ";"], "File": "ARMISelLowering102", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45025, "Length": 491, "Cover_Rate": 0.38814229249011856} {"Template_token": ["", "}", "MVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "else", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ","], "ground_truth": ["VT", ",", "Custom", ")", ";"], "File": "ARMISelLowering103", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45026, "Length": 225, "Cover_Rate": 0.3652597402597403} {"Template_token": ["", "KnownBits", "KnownRHS", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "Known", ".", "Zero", "&=", "KnownRHS", ".", "Zero", ";", "Known", ".", "One", "&=", "KnownRHS", ".", "One", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "case", "", ":", "case", "", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", ";", "assert", "(", "Pos", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "NumSrcElts", ")", "&&", "", ")", ";", "unsigned", "Idx", "=", "Pos", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "NumSrcElts", ",", "Idx", ")", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SrcSV", ",", "DemandedElt", ",", "Depth", "+", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "unsigned", "DstSz", "=", "VT"], "ground_truth": [".", "getScalarSizeInBits", "(", ")", ";"], "File": "ARMISelLowering103", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45027, "Length": 340, "Cover_Rate": 0.5037037037037037} {"Template_token": ["", "const", "Align", "ABITypeAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "ABITypeAlign", ";", "return", "std", "::", "min", "(", "ABITypeAlign", ","], "ground_truth": ["DL", ".", "getStackAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering103", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45028, "Length": 37, "Cover_Rate": 0.7115384615384616} {"Template_token": ["", "EVT", "TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "(", "Op", ".", "isMemcpy", "(", ")", "||", "Op", ".", "isZeroMemset", "(", ")", ")", "&&", "Subtarget", "->"], "ground_truth": ["hasNEON", "(", ")", "&&", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{"], "File": "ARMISelLowering103", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45029, "Length": 50, "Cover_Rate": 0.3067484662576687} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "getEffectiveCallingConv", "(", "CalleeCC", ",", "isVarArg", ")", ",", "getEffectiveCallingConv", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForReturn", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForReturn", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ","], "ground_truth": ["C", ")", ";"], "File": "ARMISelLowering103", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45030, "Length": 240, "Cover_Rate": 0.3342618384401114} {"Template_token": ["", "bool", "TargetLowering", "::", "isLegalInterleavedAccessType", "(", "unsigned", "Factor", ",", "FixedVectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ";", "unsigned", "ElSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getElementType", "(", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", ")", "return", "false", ";", "if", "(", "VecTy", "->", "getNumElements", "(", ")", "<", "", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering103", "Func": "isLegalInterleavedAccessType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45031, "Length": 111, "Cover_Rate": 0.7350993377483444} {"Template_token": ["", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "K1", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "K2", ")", ")", "return", "false", ";", "int64_t", "Val1", "=", "cast", "<", "ConstantSDNode", ">", "(", "K1", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "Val2", "=", "cast", "<", "ConstantSDNode", ">", "(", "K2", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "PosVal", "=", "std", "::", "max", "(", "Val1", ",", "Val2", ")", ";", "int64_t", "NegVal", "=", "std", "::", "min", "(", "Val1", ",", "Val2", ")", ";", "if", "(", "!", "(", "(", "Val1", ">", "Val2", "&&", "isLTorLE", "(", "CC1", ")", ")", "||", "(", "Val1", "<", "Val2", "&&", "isLTorLE", "(", "CC2", ")", ")", ")", "||", "!", "isPowerOf2_64", "(", "PosVal", "+", "", ")", ")", "return", "false", ";", "if", "(", "Val1", "==", "~", "Val2", ")", "Usat", "=", "false", ";", "else", "if", "(", "NegVal", "==", "", ")", "Usat", "=", "true", ";", "else", "return", "false", ";", "V", "=", "V2Tmp", ";", "K", "=", "(", "uint64_t", ")", "PosVal"], "ground_truth": [";"], "File": "ARMISelLowering103", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45032, "Length": 152, "Cover_Rate": 0.35023041474654376} {"Template_token": ["", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "MVEVMVNModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering103", "Func": "isVMOVModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45033, "Length": 198, "Cover_Rate": 0.30697674418604654} {"Template_token": ["", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "MVEVMVNModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|=", "BitMask", ";", "Imm", "|=", "ImmMask", ";", "}", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitMask", "<<=", "", ";", "ImmMask", "<<="], "ground_truth": ["", ";"], "File": "ARMISelLowering103", "Func": "isVMOVModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45034, "Length": 253, "Cover_Rate": 0.3922480620155039} {"Template_token": ["", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "assert", "(", "(", "Factor", "==", "", "||", "Factor", "==", "", ")", "&&", "", ")", ";", "", "LoadInts", "=", "Factor", "==", "", "?", "", ":", "", ";", "Type", "*", "VecEltTy", "=", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "VecEltTy", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecEltTy", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "}", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "", ">>", "SubVecs", ";", "for", "(", "unsigned", "LoadCount", "=", "", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{", "if", "(", "LoadCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "VecTy", "->", "getElementType", "(", ")", ",", "BaseAddr", ",", "VecTy", "->", "getNumElements", "(", ")", "*", "Factor", ")", ";", "CallInst", "*", "VldN", "=", "createLoadIntrinsic", "(", "BaseAddr", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";"], "ground_truth": ["i", "++", ")", "{"], "File": "ARMISelLowering103", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45035, "Length": 302, "Cover_Rate": 0.41032608695652173} {"Template_token": ["", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";", "auto", "createLoadIntrinsic", "=", "[", "&", "]", "(", "Value", "*", "BaseAddr", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "assert", "(", "(", "Factor", "==", "", "||", "Factor", "==", "", ")", "&&", "", ")", ";", "", "LoadInts", "=", "Factor", "==", "", "?", "", ":", "", ";", "Type", "*", "VecEltTy", "=", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "VecEltTy", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecEltTy", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "}", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "", ">>", "SubVecs", ";", "for", "(", "unsigned", "LoadCount", "=", "", ";", "LoadCount"], "ground_truth": ["<", "NumLoads", ";", "++", "LoadCount", ")", "{"], "File": "ARMISelLowering103", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45036, "Length": 297, "Cover_Rate": 0.40353260869565216} {"Template_token": ["", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering103", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45037, "Length": 408, "Cover_Rate": 0.3746556473829201} {"Template_token": ["", "if", "(", "SDValue", "Result", "=", "PerformADDCombineWithOperands", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "return", "PerformADDCombineWithOperands", "(", "N", ",", "N1", ",", "N0"], "ground_truth": [",", "DCI", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45038, "Length": 35, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "VecRed", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "VecRed", "->", "getOperand", "(", "i", ")", ")", ";", "SDValue", "Red", "=", "DCI", ".", "DAG", ".", "getNode", "(", "OpcodeA", ",", "dl", ",", "DCI", ".", "DAG", ".", "getVTList", "(", "{", "", ",", "", "}", ")", ",", "Ops", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Red", ",", "SDValue", "(", "Red", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering103", "Func": "PerformADDVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45039, "Length": 401, "Cover_Rate": 0.5577190542420027} {"Template_token": ["", "while", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "SrcVT", ".", "getScalarSizeInBits", "(", ")"], "ground_truth": ["<=", "DstVT", ".", "getScalarSizeInBits", "(", ")", "&&", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DstVT", ",", "Src", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformBITCASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45040, "Length": 95, "Cover_Rate": 0.4398148148148148} {"Template_token": ["", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "<=", "DstVT", ".", "getScalarSizeInBits", "(", ")", "&&", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "("], "ground_truth": ["N", ")", ",", "DstVT", ",", "Src", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformBITCASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45041, "Length": 76, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "X", "=", "Op0", "->", "getOperand", "(", "", ")", ";", "if", "(", "VT", "==", "", "&&", "X", ".", "getValueType", "(", ")", "==", "", ")", "return", "DCI", "."], "ground_truth": ["DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformExtractEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45042, "Length": 57, "Cover_Rate": 0.3081081081081081} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "else", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "APInt", "MinC", ",", "MaxC", ";", "if", "(", "!", "", "(", "Min", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MinC", ")", "||", "MinC", "!=", "SaturateC", ")", "return", "false", ";", "if", "(", "!", "", "(", "Max", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MaxC", ")", "||", "MaxC", "!=", "~", "SaturateC", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "IsSignedSaturate", "(", "N", ",", "N0", ".", "getNode", "(", ")", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "MVT", "ExtVT", ",", "HalfVT", ";", "if", "(", "VT", "==", "", ")", "{", "HalfVT", "=", "", ";", "ExtVT", "=", "", ";", "}", "else", "{", "HalfVT", "=", "", ";", "ExtVT", "=", "", ";", "}", "SDValue", "VQMOVN", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "DAG", ".", "getUNDEF", "(", "HalfVT", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Bitcast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "VQMOVN", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Bitcast", ",", "DAG", ".", "getValueType", "(", "ExtVT", ")", ")", ";", "}", "auto", "IsUnsignedSaturate", "=", "[", "&", "]", "(", "SDNode", "*", "Min", ")", "{", "if", "(", "Min", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "APInt", "SaturateC", ";", "if", "(", "VT", "==", "", ")", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "else", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "APInt", "MinC", ";", "if", "(", "!", "", "(", "Min", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MinC", ")", "||", "MinC", "!=", "SaturateC", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "IsUnsignedSaturate", "(", "N", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "MVT", "HalfVT", ";", "unsigned", "ExtConst", ";", "if", "(", "VT", "==", "", ")", "{", "HalfVT", "=", "", ";", "ExtConst", "=", "", ";", "}", "else", "{", "HalfVT", "=", "", ";", "ExtConst", "=", "", ";", "}", "SDValue", "VQMOVN", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "DAG", ".", "getUNDEF", "(", "HalfVT", ")", ",", "N0", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Bitcast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ","], "ground_truth": ["VQMOVN", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformMinMaxCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45043, "Length": 433, "Cover_Rate": 0.6713178294573643} {"Template_token": ["", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", "return", "PerformORCombine_i1", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", ")", "{", "EVT", "VorrVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VorrVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vorr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vorr", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformORCombineToSMULWBT", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "APInt", "SplatBits0", ",", "SplatBits1", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "(", ")", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result"], "ground_truth": [")", ";"], "File": "ARMISelLowering103", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45044, "Length": 504, "Cover_Rate": 0.7718223583460949} {"Template_token": ["", "SDValue", "NewN0", "=", "DCI", ".", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N0", ",", "VT", ")", ";", "SDValue", "NewN1", "=", "DCI", ".", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N1", ",", "VT", ")", ";", "SDValue", "And", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "NewN0", ",", "NewN1", ")", ";", "return", "DCI", ".", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "And", ","], "ground_truth": ["VT", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformORCombine_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45045, "Length": 66, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op"], "ground_truth": ["->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformPREDICATE_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45046, "Length": 71, "Cover_Rate": 0.6635514018691588} {"Template_token": ["", "unsigned", "NumElts", "=", "ToVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "M", ".", "size", "(", ")", ")", "return", "false", ";", "unsigned", "Off0", "=", "rev", "?", "NumElts", ":", "", ";", "unsigned", "Off1", "=", "rev", "?", "", ":", "NumElts", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "(", "Off0", "+", "i", "/", "", ")", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "M", "[", "i", "+", "", "]", "!=", "(", "int", ")", "(", "Off1", "+", "i", "/", "", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "if", "(", "auto", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Trunc", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "false", ")", "||", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "true", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";"], "ground_truth": ["i", "++", ")", "{"], "File": "ARMISelLowering103", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45047, "Length": 306, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "*", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")"], "ground_truth": [".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45048, "Length": 248, "Cover_Rate": 0.34492350486787204} {"Template_token": ["", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "(", "FromEltVT", "==", "", "||", "FromEltVT", "==", "", ")", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "(", "FromEltVT", "!=", "", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "("], "ground_truth": ["BasePtr", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45049, "Length": 238, "Cover_Rate": 0.33101529902642557} {"Template_token": ["", "static", "SDValue", "PerformVDUPCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ")", ")", ";", "else", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "(", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ")", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "&&", "Op", ".", "hasOneUse", "(", ")", "&&", "LD", "->", "isUnindexed", "(", ")", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "N", "->", "getValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "LD", "->", "getOperand", "(", "", ")", ",", "LD", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "LD"], "ground_truth": ["->", "getAlignment", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "", ")", "}", ";"], "File": "ARMISelLowering103", "Func": "PerformVDUPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45050, "Length": 242, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "if", "(", "Op", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Op", "->", "getOperand", "(", "", ")", ")", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering103", "Func": "PerformVECTOR_REG_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45051, "Length": 50, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "static", "SDValue", "PerformVMOVNCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "IsTop", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "if", "(", "(", "Op1", "->", "getOpcode", "(", ")", "==", "", "||", "Op1", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "Op1", "->", "getConstantOperandVal", "(", "", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "Op1", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op1", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "unsigned", "NumElts", "=", "N", "->", "getValueType", "("], "ground_truth": ["", ")", ".", "getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45052, "Length": 130, "Cover_Rate": 0.52} {"Template_token": ["", "static", "SDValue", "PerformVSELECTCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "XOR", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "Const", "=", "isConstOrConstSplat", "(", "XOR", "->", "getOperand", "(", "", ")", ",", "false", ",", "true", ")", ";", "if", "(", "!", "Const", "||", "!", "Const", "->", "isOne", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Cond", "=", "XOR", "->", "getOperand", "(", "", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "Type", "=", "N", "->", "getValueType", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering103", "Func": "PerformVSELECTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45053, "Length": 139, "Cover_Rate": 0.8323353293413174} {"Template_token": ["", "ConstantSDNode", "*", "Const", "=", "isConstOrConstSplat", "(", "XOR", "->", "getOperand", "(", "", ")", ",", "false", ",", "true", ")", ";", "if", "(", "!", "Const", "||", "!", "Const", "->", "isOne", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Cond", "=", "XOR", "->", "getOperand", "(", "", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "Type", "=", "N", "->", "getValueType", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformVSELECTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45054, "Length": 75, "Cover_Rate": 0.4491017964071856} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerSADDSUBSAT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":", "ReplaceCMP_SWAP_64Results", "(", "N", ","], "ground_truth": ["Results", ",", "DAG", ")", ";"], "File": "ARMISelLowering103", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45055, "Length": 225, "Cover_Rate": 0.6267409470752089} {"Template_token": ["", "if", "(", "!", "I", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "auto", "*", "Sub", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ")", ";", "return", "Sub", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "FSub", "&&", "Sub", "->", "getOperand", "(", "", ")", "==", "I", ";", "}", ";", "auto", "IsFMS", "=", "[", "&", "]", "(", "Instruction", "*", "I", ")", "{", "if", "(", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", "||", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_FNeg", "(", "m_Value", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "IsSinker", "=", "[", "&", "]", "(", "Instruction", "*", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "true", ";", "case", "Instruction", "::", "FMul", ":", "return", "!", "IsFMSMul", "(", "I", ")", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::"], "ground_truth": ["AShr", ":"], "File": "ARMISelLowering103", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45056, "Length": 200, "Cover_Rate": 0.30165912518853694} {"Template_token": ["", "bool", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "override", "{", "return", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute"], "ground_truth": ["::", "NoUnwind", ")", ";"], "File": "ARMISelLowering103", "Func": "supportSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45057, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "return", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction"], "ground_truth": ["(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ";"], "File": "ARMISelLowering103", "Func": "supportSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45058, "Length": 28, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "DstVT", "==", "", ")", "{", "if", "(", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Op", ")", ")", ";", "}", "if", "(", "SrcVT", "==", "", "&&", "DstVT", "==", "", ")", "{", "if", "(", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Op", ")", ")", ";", "}", "if", "(", "!", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "if", "(", "SDValue", "Val", "=", "CombineVMOVDRRCandidateWithVecOp", "(", "N", ",", "DAG", ")", ")", "return", "Val", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "("], "ground_truth": ["SrcVT", ")", ")", "{"], "File": "ARMISelLowering104", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45059, "Length": 292, "Cover_Rate": 0.5816733067729084} {"Template_token": ["", "assert", "(", "Factor", ">=", "", "&&", "Factor", "<=", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "", ")", ";", "assert", "(", "!", "Shuffles", ".", "empty", "(", ")", "&&", "", ")", ";", "assert", "(", "Shuffles", ".", "size", "(", ")", "==", "Indices", ".", "size", "(", ")", "&&", "", ")", ";", "VectorType", "*", "VecTy", "=", "Shuffles", "[", "", "]", "->", "getType", "(", ")", ";", "Type", "*", "EltTy", "=", "VecTy", "->", "getElementType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "LI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "isLegalInterleavedAccessType", "(", "Factor", ",", "VecTy", ",", "DL", ")", ")", "return", "false", ";", "unsigned", "NumLoads", "=", "getNumInterleavedAccesses", "(", "VecTy", ",", "DL", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "VecTy", "=", "VectorType", "::", "get", "(", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "Value", "*", "BaseAddr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumLoads", ">", "", ")", "{", "VecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getElementType", "(", ")", ",", "VecTy", "->", "getNumElements", "(", ")", "/", "NumLoads", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";", "auto", "createLoadIntrinsic", "=", "[", "&", "]", "(", "Value", "*", "BaseAddr", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "}", "else", "{", "assert", "(", "(", "Factor", "==", "", "||", "Factor", "==", "", ")", "&&", "", ")", ";", "", "LoadInts", "=", "Factor", "==", "", "?", "", ":", "", ";", "Type", "*", "VecEltTy", "=", "VecTy", "->", "getElementType", "(", ")", "->", "getPointerTo", "(", "LI"], "ground_truth": ["->", "getPointerAddressSpace", "(", ")", ")", ";"], "File": "ARMISelLowering104", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45060, "Length": 406, "Cover_Rate": 0.5501355013550135} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Op", ".", "dump", "(", ")", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "LowerWRITE_REGISTER", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG"], "ground_truth": [",", "Subtarget", ")", ";"], "File": "ARMISelLowering104", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45061, "Length": 473, "Cover_Rate": 0.45966958211856174} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ","], "ground_truth": ["Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering104", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45062, "Length": 232, "Cover_Rate": 0.7412140575079872} {"Template_token": ["", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "", ")", ";", "while", "(", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "Src", "=", "Src", ".", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "(", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", "||", "Src", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "<=", "DstVT", ".", "getScalarSizeInBits", "(", ")", "&&", "DAG", ".", "getDataLayout", "(", ")", "."], "ground_truth": ["isBigEndian", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "DstVT", ",", "Src", ")", ";"], "File": "ARMISelLowering104", "Func": "PerformBITCASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45063, "Length": 115, "Cover_Rate": 0.7986111111111112} {"Template_token": ["", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "FromEltVT", "==", "", "&&", "(", "ToEltVT", "==", "", "||", "ToEltVT", "==", "", ")", ")", "NumElements", "=", "", ";", "if", "(", "FromEltVT", "==", "", "&&", "ToEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "isVMOVNOriginalMask", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "M", ",", "bool", "rev", ")", "{", "unsigned", "NumElts", "=", "ToVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "M", ".", "size", "(", ")", "||", "(", "ToVT", "!=", "", "&&", "ToVT", "!=", "", ")", ")", "return", "false", ";", "unsigned", "Off0", "=", "rev", "?", "NumElts", ":", "", ";", "unsigned", "Off1", "=", "rev", "?", "", ":", "NumElts", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "(", "Off0", "+", "i", "/", "", ")", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "M", "[", "i", "+", "", "]"], "ground_truth": ["!=", "(", "int", ")", "(", "Off1", "+", "i", "/", "", ")", ")", "return", "false", ";"], "File": "ARMISelLowering104", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45064, "Length": 258, "Cover_Rate": 0.38392857142857145} {"Template_token": ["", "if", "(", "!", "LD", "->", "isSimple", "(", ")", "||", "!", "N0", ".", "hasOneUse", "(", ")", "||", "LD", "->", "isIndexed", "(", ")", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "LD", "->", "getValueType", "(", "", ")", ";", "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "(", "FromEltVT", "==", "", "||", "FromEltVT", "==", "", ")", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "FromVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "EVT", "NewToVT", "=", "ToVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "NewOffset", "=", "NewFromVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "NewLoad1", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "BasePtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")"], "ground_truth": [",", "NewFromVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";"], "File": "ARMISelLowering104", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45065, "Length": 357, "Cover_Rate": 0.6432432432432432} {"Template_token": ["", "if", "(", "!", "LD", "->", "isSimple", "(", ")", "||", "!", "N0", ".", "hasOneUse", "(", ")", "||", "LD", "->", "isIndexed", "(", ")", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "LD", "->", "getValueType", "(", "", ")", ";", "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "(", "FromEltVT", "==", "", "||", "FromEltVT", "==", "", ")", ")", "NumElements", "=", "", ";", "if", "(", "ToEltVT", "==", "", "&&", "FromEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "FromVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "EVT", "NewToVT", "=", "ToVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "NewOffset", "=", "NewFromVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "NewLoad1", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "BasePtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "NewFromVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "SDValue", "NewLoad2", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SDValue", "(", "NewLoad1", ".", "getNode", "(", ")", ",", "", ")", ",", "SDValue", "(", "NewLoad2", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")"], "ground_truth": [",", "NewChain", ")", ";"], "File": "ARMISelLowering104", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45066, "Length": 452, "Cover_Rate": 0.8144144144144144} {"Template_token": ["", "}", ";", "auto", "IsVMLAV", "=", "[", "&", "]", "(", "MVT", "RetTy", ",", "unsigned", "ExtendCode", ",", "ArrayRef", "<", "MVT", ">", "ExtTypes", ",", "SDValue", "&", "A", ",", "SDValue", "&", "B", ")", "{", "if", "(", "ResVT", "!=", "RetTy", "||", "N0", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "ExtA", "=", "N0", "->", "getOperand", "(", "", ")", ";", "SDValue", "ExtB", "=", "N0", "->", "getOperand", "(", "", ")", ";", "if", "(", "ExtA", "->", "getOpcode", "(", ")", "!=", "ExtendCode", "&&", "ExtB", "->", "getOpcode", "(", ")", "!=", "ExtendCode", ")", "return", "false", ";", "A", "=", "ExtA", "->", "getOperand", "(", "", ")", ";", "B", "=", "ExtB", "->", "getOperand", "(", "", ")", ";", "if", "(", "A", ".", "getValueType", "(", ")", "==", "B", ".", "getValueType", "(", ")", "&&", "llvm", "::", "any_of", "(", "ExtTypes", ",", "[", "&", "A", "]", "(", "MVT", "Ty", ")", "{", "return", "A", ".", "getValueType", "(", ")", "==", "Ty", ";", "}", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "Create64bitNode", "=", "[", "&", "]", "(", "unsigned", "Opcode", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "SDValue", "Node", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "{", "", ",", "", "}", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", ",", "SDValue", "(", "Node", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", ";", "if", "(", "SDValue", "A", "=", "IsVADDV", "(", "", ",", "", ",", "{", "", ",", "", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ResVT", ",", "A", ")", ";", "if", "(", "SDValue", "A", "=", "IsVADDV", "(", "", ",", "", ",", "{", "", ",", "", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ResVT", ",", "A", ")", ";", "if", "(", "SDValue", "A", "=", "IsVADDV", "(", "", ",", "", ",", "{", "", "}", ")", ")", "return", "Create64bitNode", "(", "", ",", "{", "A", "}", ")", ";", "if", "(", "SDValue", "A", "=", "IsVADDV", "(", "", ",", "", ",", "{", "", "}", ")", ")", "return", "Create64bitNode", "(", "", ",", "{", "A", "}", ")", ";", "SDValue", "A", ",", "B", ";", "if", "(", "IsVMLAV", "(", "", ",", "", ",", "{", "", ",", "", "}", ",", "A", ",", "B", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ResVT", ",", "A", ",", "B", ")", ";", "if", "(", "IsVMLAV", "(", "", ",", "", ",", "{", "", ",", "", "}", ",", "A", ",", "B", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ResVT", ",", "A", ",", "B", ")", ";", "if", "(", "IsVMLAV", "(", "", ",", "", ",", "{", "", ",", "", "}", ",", "A", ",", "B", ")"], "ground_truth": [")", "return", "Create64bitNode", "(", "", ",", "{", "A", ",", "B", "}", ")", ";"], "File": "ARMISelLowering104", "Func": "PerformVECREDUCE_ADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45067, "Length": 441, "Cover_Rate": 0.6116504854368932} {"Template_token": ["", "SDValue", "Copy", "=", "Op0", "->", "getOperand", "(", "", ")", ";", "if", "(", "Copy", ".", "getValueType", "(", ")", "==", "", "&&", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Copy", "->", "getOperand", "(", "", ")", ",", "Copy", "->", "getOperand", "(", "", ")", "}", ";", "SDValue", "NewCopy", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Ops", ")", ";", "return", "NewCopy", ";", "}", "}", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Op0", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering104", "Func": "PerformVMOVhrCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45068, "Length": 127, "Cover_Rate": 0.7298850574712644} {"Template_token": ["", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Copy", "=", "Op0", "->", "getOperand", "(", "", ")", ";", "if", "(", "Copy", ".", "getValueType", "(", ")", "==", "", "&&", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Copy", "->", "getOperand", "(", "", ")", ",", "Copy", "->", "getOperand", "(", "", ")", "}", ";", "SDValue", "NewCopy", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "Ops", ")", ";", "return", "NewCopy", ";", "}", "}", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Op0", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering104", "Func": "PerformVMOVhrCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45069, "Length": 148, "Cover_Rate": 0.8505747126436781} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "", "(", "N0", ".", "getNode", "(", ")", ")", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "{", "LoadSDNode", "*", "LN0", "=", "cast", "<", "LoadSDNode", ">", "(", "N0", ")", ";", "SDValue", "Load", "=", "DCI", ".", "DAG", ".", "getExtLoad", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "LN0", "->", "getChain", "(", ")", ",", "LN0", "->", "getBasePtr", "(", ")", ",", "", ",", "LN0", "->", "getMemOperand", "(", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "return"], "ground_truth": ["Load", ";"], "File": "ARMISelLowering104", "Func": "PerformVMOVrhCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45070, "Length": 134, "Cover_Rate": 0.8271604938271605} {"Template_token": ["", "if", "(", "isThumb2", ")", "{", "Register", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "Register", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "Register", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "Register", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "Register", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelLowering104", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45071, "Length": 509, "Cover_Rate": 0.5209825997952917} {"Template_token": ["", "return", "!", "IsFMSMul", "(", "I", ")", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "Operand", "==", "", ";", "default", ":", "return", "false", ";", "}", "}", ";", "int", "Op", "=", "", ";", "if", "(", "!", "isa", "<", "ShuffleVectorInst", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ")", "Op", "=", "", ";", "if", "(", "!", "IsSinker", "(", "I", ",", "Op", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "I", "->", "getOperand", "(", "Op", ")", ",", "m_ShuffleVector", "(", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "{", "return", "false", ";", "}", "Instruction", "*", "Shuffle", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ";", "for", "(", "Use", "&", "U", ":", "Shuffle"], "ground_truth": ["->", "uses", "(", ")", ")", "{"], "File": "ARMISelLowering104", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45072, "Length": 157, "Cover_Rate": 0.3264033264033264} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMISelLowering105", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45073, "Length": 372, "Cover_Rate": 0.3074380165289256} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering105", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45074, "Length": 384, "Cover_Rate": 0.31735537190082647} {"Template_token": ["", "return", "false", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "auto", "IsSinker", "=", "[", "]", "(", "Instruction", "*", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "ICmp", ":", "return", "true", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "Operand", "==", "", ";", "default", ":", "return", "false", ";", "}", "}", ";", "int", "Op", "=", "", ";", "if", "(", "!", "isa", "<", "ShuffleVectorInst", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ")", "Op", "=", "", ";", "if", "(", "!", "IsSinker", "(", "I", ",", "Op", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "I", "->", "getOperand", "(", "Op", ")", ",", "m_ShuffleVector", "(", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "{", "return", "false", ";", "}", "Instruction", "*", "Shuffle", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ";", "for", "(", "Use", "&", "U", ":", "Shuffle", "->", "uses", "(", ")", ")", "{", "Instruction", "*", "Insn", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "IsSinker", "(", "Insn", ",", "U", ".", "getOperandNo", "(", ")", ")", ")", "return", "false", ";", "}", "Ops", ".", "push_back", "(", "&", "Shuffle", "->", "getOperandUse", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse"], "ground_truth": ["(", "Op", ")", ")", ";"], "File": "ARMISelLowering105", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45075, "Length": 263, "Cover_Rate": 0.6813471502590673} {"Template_token": ["", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "*", "U", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "U", ")", ")", "{", "for", "(", "auto", "*", "UU", ":", "U", "->", "users", "(", ")", ")", "Worklist", ".", "push_back", "(", "UU", ")", ";", "continue", ";", "}", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "U", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering106", "Func": "allUsersAreInFunctions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45076, "Length": 67, "Cover_Rate": 0.6036036036036037} {"Template_token": ["", "if", "(", "!", "LeftShift", "&&", "isMask_32", "(", "C1", ")", ")", "{", "uint32_t", "C3", "=", "countLeadingZeros", "(", "C1", ")", ";", "if", "(", "C2", "<", "C3", ")", "{", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "C3", "-", "C2", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "C3", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "LeftShift", "&&", "isShiftedMask_32", "(", "C1", ")", ")", "{", "uint32_t", "C3", "=", "countLeadingZeros", "(", "C1", ")", ";", "if", "(", "C2", "+", "C3", "<", "", "&&", "C1", "==", "(", "(", "-", "", "<<", "(", "C2", "+", "C3", ")", ")", ">>", "C3", ")", ")", "{", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", ""], "ground_truth": [")", ",", "DAG", ".", "getConstant", "(", "C2", "+", "C3", ",", "DL", ",", "", ")", ")", ";"], "File": "ARMISelLowering106", "Func": "CombineANDShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45077, "Length": 165, "Cover_Rate": 0.35181236673773986} {"Template_token": ["", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLaneOp", "=", "false", ";", "isLoadOp", "=", "false", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoadOp", ")", "{", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "}", "else", "if", "(", "isIntrinsic", ")", "{", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "}", "else", "{", "assert", "(", "isStore", "&&", "", ")", ";", "VecTy", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "}", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ";", "if", "(", "NumBytes", ">=", "", "*", "", "&&", "(", "!", "CInc", "||", "CInc", "->", "getZExtValue", "(", ")", "!=", "NumBytes", ")", ")", "{", "continue", ";", "}", "EVT", "AlignedVecTy", "=", "VecTy", ";", "unsigned", "Alignment", "=", "MemN", "->", "getAlignment"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering106", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45078, "Length": 455, "Cover_Rate": 0.329232995658466} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering106", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45079, "Length": 187, "Cover_Rate": 0.42117117117117114} {"Template_token": ["", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "GV", "=", "GA", "->", "getBaseObject"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering106", "Func": "isReadOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45080, "Length": 23, "Cover_Rate": 0.34328358208955223} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "bool", "IsRO", "=", "isReadOnly", "(", "GV", ")", ";", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", "&&", "!", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "if", "(", "SDValue", "V", "=", "promoteToConstantPool", "(", "GV", ",", "DAG", ",", "PtrVT", ",", "dl", ")", ")", "return", "V", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "UseGOT_PREL", "?", "", ":", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO"], "ground_truth": [")", "{"], "File": "ARMISelLowering106", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45081, "Length": 254, "Cover_Rate": 0.4471830985915493} {"Template_token": ["", "++", "NumMovwMovt", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "", ",", "TargetFlags", ")", ")", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "("], "ground_truth": ["DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering106", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45082, "Length": 69, "Cover_Rate": 0.35384615384615387} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "&", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "("], "ground_truth": [")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering106", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45083, "Length": 333, "Cover_Rate": 0.436435124508519} {"Template_token": ["", "SDValue", "And", "=", "CmpZ", "->", "getOperand", "(", "", ")", ";", "if", "(", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "APInt", "*", "AndC", "=", "isPowerOf2Constant", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", "==", "", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "}", "else", "{", "assert", "(", "CC", "==", "", "&&", "", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "Y", ",", "Known", ")", ";", "if", "(", "(", "OrCI", "&", "Known", ".", "Zero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";", "}", "for", "(", "unsigned", "BitInY", "=", "", ",", "NumActiveBits", "=", "OrCI", "."], "ground_truth": ["getActiveBits", "(", ")", ";"], "File": "ARMISelLowering106", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45084, "Length": 296, "Cover_Rate": 0.6103092783505155} {"Template_token": ["", "SDValue", "Op0", "=", "CMOV", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "CMOV", "->", "getOperand", "(", "", ")", ";", "auto", "CCNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "CMOV", "->", "getOperand", "(", "", ")", ")", ";", "auto", "CC", "=", "CCNode", "->", "getAPIntValue", "(", ")", ".", "getLimitedValue", "(", ")", ";", "SDValue", "CmpZ", "=", "CMOV", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "isNullConstant", "(", "CmpZ", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "CmpZ", "->", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "And", "=", "CmpZ", "->", "getOperand", "(", "", ")", ";", "if", "(", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "APInt", "*", "AndC", "=", "isPowerOf2Constant", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", "==", "", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "}", "else", "{", "assert", "(", "CC", "==", "", "&&", "", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "Y", ",", "Known", ")", ";", "if", "(", "(", "OrCI", "&", "Known", ".", "Zero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";", "}", "for", "(", "unsigned", "BitInY", "=", "", ",", "NumActiveBits", "=", "OrCI", ".", "getActiveBits", "(", ")", ";", "BitInY", "<", "NumActiveBits", ";", "++", "BitInY", ")", "{", "if", "(", "OrCI", "[", "BitInY", "]", "==", "", ")", "continue", ";", "APInt", "Mask", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "", ")", ";", "Mask", ".", "setBit", "(", "BitInY", ")"], "ground_truth": [";"], "File": "ARMISelLowering106", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45085, "Length": 422, "Cover_Rate": 0.8701030927835052} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";", "APInt", "C2Int", "=", "C2", "->", "getAPIntValue", "(", ")", ";", "APInt", "C1Int", "=", "C1ShlC2", "->", "getAPIntValue", "(", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "C2Int", ".", "getBitWidth", "(", ")", ",", "C2Int", ".", "getBitWidth", "(", ")", "-", "C2", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "(", "C1Int", "&", "Mask", ")", "!=", "C1Int", ")", "return", "SDValue", "(", ")", ";", "C1Int", ".", "lshrInPlace", "(", "C2Int", ")", ";", "auto", "LargeImm", "=", "[", "]", "(", "const", "APInt", "&", "Imm", ")", "{", "unsigned", "Zeros", "=", "Imm", ".", "countLeadingZeros", "(", ")", "+", "Imm", ".", "countTrailingZeros", "(", ")", ";", "return", "Imm", ".", "getBitWidth", "(", ")", "-", "Zeros", ">", "", ";", "}", ";", "if", "(", "LargeImm", "(", "C1Int", ")", "||", "LargeImm", "(", "C2Int", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI"], "ground_truth": [".", "DAG", ";"], "File": "ARMISelLowering106", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45086, "Length": 326, "Cover_Rate": 0.5379537953795379} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";", "APInt", "C2Int", "=", "C2", "->", "getAPIntValue", "(", ")", ";", "APInt", "C1Int", "=", "C1ShlC2", "->", "getAPIntValue", "(", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "C2Int", ".", "getBitWidth", "(", ")", ",", "C2Int", ".", "getBitWidth"], "ground_truth": ["(", ")", "-", "C2", "->", "getZExtValue", "(", ")", ")", ";"], "File": "ARMISelLowering106", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45087, "Length": 239, "Cover_Rate": 0.3943894389438944} {"Template_token": ["", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", "&&", "!", "(", "Size", "<=", "", "&&", "allUsersAreInFunctions", "(", "GVar", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "ConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPVal", ",", "PtrVT", ",", "", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", ")", "{", "AFI", "->", "markGlobalAsPromotedToConstantPool", "(", "GVar", ")", ";", "AFI", "->", "setPromotedConstpoolIncrease", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ")", ";", "}", "++", "NumConstpoolPromoted"], "ground_truth": [";"], "File": "ARMISelLowering106", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45088, "Length": 215, "Cover_Rate": 0.4291417165668663} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", ".", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ")", ";", "Results", ".", "push_back", "(", "SDValue", "(", "CmpSwap", ",", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering106", "Func": "ReplaceCMP_SWAP_64Results", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45089, "Length": 141, "Cover_Rate": 0.5183823529411765} {"Template_token": ["", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", ".", "allocateMemRefsArray", "(", "", ")", ";", "MemOp", "[", "", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "", ")", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getTargetExtractSubreg", "(", "isBigEndian", "?", "", ":", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "SDValue", "(", "CmpSwap", ",", "", ")", ")", ")", ";", "Results", ".", "push_back", "(", "SDValue", "(", "CmpSwap", ","], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering106", "Func": "ReplaceCMP_SWAP_64Results", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45090, "Length": 131, "Cover_Rate": 0.48161764705882354} {"Template_token": ["", "return", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "!=", ""], "ground_truth": ["&&", "hasAtomicCmpXchg", ";"], "File": "ARMISelLowering106", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45091, "Length": 13, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "SDValue", "AddcOp0", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "AddcOp1", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddcOp0", ".", "getNode", "(", ")", "==", "AddcOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddcNode", "->", "getNumValues", "(", ")", "==", "", "&&", "AddcNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "AddcNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp0", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "", "&&", "AddcOp1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "AddeNode", "==", "NULL", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddeNode", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "AddeNode", "->", "getNumOperands", "(", ")", "==", "", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "SDValue", "AddeOp0", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "AddeOp1", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")"], "ground_truth": [")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45092, "Length": 256, "Cover_Rate": 0.4025157232704403} {"Template_token": ["", "unsigned", "nextIndex", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")"], "ground_truth": [";", "break", ";"], "File": "ARMISelLowering107", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45093, "Length": 294, "Cover_Rate": 0.5444444444444444} {"Template_token": ["", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "N1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec", "=", "N0", "->", "getOperand", "(", "", ")", "->", "getOperand", "(", "", ")", ";", "SDNode", "*", "V", "=", "Vec", ".", "getNode", "(", ")", ";", "unsigned", "nextIndex", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "("], "ground_truth": [")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45094, "Length": 223, "Cover_Rate": 0.412962962962963} {"Template_token": ["", "bool", "TargetLowering", "::", "allowsUnalignedMemoryAccesses", "(", "EVT", "VT", ")", "const", "{", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "AllowsUnaligned", ";", "case", "", ":", "case", "", ":", "return", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned"], "ground_truth": ["||", "isLittleEndian", "(", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "allowsUnalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45095, "Length": 68, "Cover_Rate": 0.85} {"Template_token": ["", "CCState", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ",", "MachineFunction", "&", "MF", ",", "const", "TargetMachine", "&", "TM", ",", "SmallVector", "<", "CCValAssign", ",", "", ">", "&", "locs", ",", "LLVMContext", "&", "C", ",", "ParmContext", "PC", ")", ":", "CCState", "(", "CC", ",", "isVarArg", ",", "MF", ",", "TM", ",", "locs", ",", "C", ")", "{", "assert", "(", "(", "(", "PC", "==", "Call", ")", "||", "(", "PC", "==", "Prologue", ")", ")", "&&", "", "", ")", ";", "CallOrPrologue", "="], "ground_truth": ["PC", ";"], "File": "ARMISelLowering107", "Func": "ARMCCState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45096, "Length": 75, "Cover_Rate": 0.9868421052631579} {"Template_token": ["", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "("], "ground_truth": [")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45097, "Length": 70, "Cover_Rate": 0.6422018348623854} {"Template_token": ["", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "", "*", "", ")", "{", "continue", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VecTy", ";", "Tys", "[", "n", "++", "]", "=", "", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumResultVecs", "+", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "for", "(", "unsigned", "i", "=", "AddrOpIdx", "+", "", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}", "MemIntrinsicSDNode", "*", "MemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "SDValue", "UpdN", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "N", "->", "getDebugLoc", "(", ")", ",", "SDTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "MemInt", "->", "getMemoryVT", "(", ")", ",", "MemInt", "->", "getMemOperand", "(", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "NewResults", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumResultVecs", ";", "++", "i", ")", "{", "NewResults", ".", "push_back", "(", "SDValue", "(", "UpdN", ".", "getNode", "(", ")"], "ground_truth": [",", "i", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45098, "Length": 501, "Cover_Rate": 0.48830409356725146} {"Template_token": ["", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "", "*", "", ")", "{", "continue", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VecTy", ";", "Tys", "[", "n", "++", "]", "=", "", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumResultVecs", "+", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "for", "(", "unsigned", "i", "=", "AddrOpIdx", "+", "", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}", "MemIntrinsicSDNode", "*", "MemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "SDValue", "UpdN", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "N", "->", "getDebugLoc", "(", ")", ",", "SDTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "MemInt", "->", "getMemoryVT", "(", ")", ",", "MemInt", "->", "getMemOperand", "(", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "NewResults", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumResultVecs", ";", "++", "i", ")", "{", "NewResults", ".", "push_back", "(", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "i", ")", ")", ";", "}", "NewResults", ".", "push_back", "(", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "NumResultVecs", "+", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering107", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45099, "Length": 468, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "static", "SDValue", "combineSelectAndUse", "(", "SDNode", "*", "N", ",", "SDValue", "Slct", ",", "SDValue", "OtherOp", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "bool", "AllOnes", "=", "false", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDValue", "NonConstantVal", ";", "SDValue", "CCOp", ";", "bool", "SwapSelectOps", ";", "if", "(", "!", "isConditionalZeroOrAllOnes", "(", "Slct", ".", "getNode", "(", ")", ",", "AllOnes", ",", "CCOp", ",", "SwapSelectOps", ",", "NonConstantVal", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "TrueVal", "=", "OtherOp", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT"], "ground_truth": [",", "OtherOp", ",", "NonConstantVal", ")", ";"], "File": "ARMISelLowering107", "Func": "combineSelectAndUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45100, "Length": 111, "Cover_Rate": 0.7449664429530202} {"Template_token": ["", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "", "||", "VLDLaneNo", "!=", "cast", "<", "ConstantSDNode", ">", "(", "User", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VT", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumVecs", "+", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "VLD", "->", "getOperand", "(", "", ")", ",", "VLD", "->", "getOperand", "(", "", ")", "}", ";", "MemIntrinsicSDNode", "*", "VLDMemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "VLD", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "VLD", "->", "getDebugLoc", "(", ")", ",", "SDTys", ",", "Ops", ",", "", ",", "VLDMemInt", "->", "getMemoryVT", "(", ")", ",", "VLDMemInt", "->", "getMemOperand", "(", ")", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "unsigned", "ResNo", "=", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", ";", "if", "(", "ResNo", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI"], "ground_truth": [";"], "File": "ARMISelLowering107", "Func": "CombineVLDDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45101, "Length": 259, "Cover_Rate": 0.47610294117647056} {"Template_token": ["", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "", "||", "VLDLaneNo", "!=", "cast", "<", "ConstantSDNode", ">", "(", "User", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VT", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumVecs", "+", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "VLD", "->", "getOperand", "(", "", ")", ",", "VLD", "->", "getOperand", "(", "", ")", "}", ";", "MemIntrinsicSDNode", "*", "VLDMemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "VLD", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "VLD", "->", "getDebugLoc", "(", ")", ",", "SDTys", ",", "Ops", ",", "", ",", "VLDMemInt", "->", "getMemoryVT", "(", ")", ",", "VLDMemInt"], "ground_truth": ["->", "getMemOperand", "(", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "CombineVLDDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45102, "Length": 202, "Cover_Rate": 0.3713235294117647} {"Template_token": ["", "unsigned", "NumGPRs", ";", "if", "(", "CCInfo", ".", "isFirstByValRegValid", "(", ")", ")", "NumGPRs", "=", "", "-", "CCInfo", ".", "getFirstByValReg", "(", ")", ";", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]"], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering107", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45103, "Length": 49, "Cover_Rate": 0.3712121212121212} {"Template_token": ["", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "("], "ground_truth": [")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45104, "Length": 96, "Cover_Rate": 0.3210702341137124} {"Template_token": ["", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", ""], "ground_truth": [")", ",", "&", "Op", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45105, "Length": 157, "Cover_Rate": 0.575091575091575} {"Template_token": ["", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Op", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cvt", ",", "Cvt", ".", "getValue", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45106, "Length": 114, "Cover_Rate": 0.4175824175824176} {"Template_token": ["", "RetVal1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "RetVal2", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "{", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "RetVal1", "=", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";", "EVT", "PtrType", "=", "Ptr", ".", "getValueType", "(", ")", ";", "unsigned", "NewAlign", "=", "MinAlign", "(", "Ld", "->", "getAlignment", "(", ")"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45107, "Length": 125, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "&", "", ";", "if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "Cost", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "&", "", ";", "Cost", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering107", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45108, "Length": 95, "Cover_Rate": 0.47738693467336685} {"Template_token": ["", "unsigned", "LHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "RHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "enum", "{", "OP_COPY", "=", "", ",", "OP_VREV", ",", "OP_VDUP0", ",", "OP_VDUP1", ",", "OP_VDUP2", ",", "OP_VDUP3", ",", "OP_VEXT1", ",", "OP_VEXT2", ",", "OP_VEXT3", ",", "OP_VUZPL", ",", "OP_VUZPR", ",", "OP_VZIPL", ",", "OP_VZIPR", ",", "OP_VTRNL", ",", "OP_VTRNR", "}", ";", "if", "(", "OpNum", "==", "OP_COPY", ")", "{", "if", "(", "LHSID", "==", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "return", "LHS", ";", "assert", "(", "LHSID", "==", "(", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "*", "", "+", "", "&&", "", ")", ";", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1"], "ground_truth": [":"], "File": "ARMISelLowering107", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45109, "Length": 280, "Cover_Rate": 0.5394990366088632} {"Template_token": ["", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "-", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "}", "}", "}", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "", "CompareType", ";", "switch", "(", "CondCode", ")", "{", "default", ":", "CompareType", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CompareType", "=", "", ";", "break", ";", "}", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45110, "Length": 211, "Cover_Rate": 0.5288220551378446} {"Template_token": ["", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["", ",", "ArgValue", ",", "ArgValue2", ")", ";"], "File": "ARMISelLowering107", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45111, "Length": 80, "Cover_Rate": 0.31496062992125984} {"Template_token": ["", "EVT", "TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", ")", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering107", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45112, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "EVT", "TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", ")", ";", "return", "VT", "."], "ground_truth": ["changeVectorElementTypeToInteger", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45113, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "Cmp", ")", ";"], "File": "ARMISelLowering107", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45114, "Length": 30, "Cover_Rate": 0.32967032967032966} {"Template_token": ["", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "", ")", ";", "SDValue", "EncodedVal", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "", ")", ";", "EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMISelLowering107", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45115, "Length": 36, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "assert", "(", "(", "State", "->", "getCallOrPrologue", "(", ")", "==", "Prologue", "||", "State", "->", "getCallOrPrologue", "(", ")", "==", "Call", ")", "&&", "", ")", ";", "if", "(", "(", "!", "State", "->", "isFirstByValRegValid", "(", ")", ")", "&&", "(", "", "<=", "reg", ")", "&&", "(", "reg", "<=", "", ")", ")", "{", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "Align", ">", "", ")", "{", "unsigned", "AlignInRegs", "=", "Align", "/", "", ";", "unsigned", "Waste", "=", "(", "", "-", "reg", ")", "%", "AlignInRegs", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Waste", ";", "++", "i", ")", "reg", "=", "State", "->", "AllocateReg", "(", "GPRArgRegs", ",", "", ")", ";", "}", "if", "(", "reg", "!=", "", ")", "{", "State", "->", "setFirstByValReg", "(", "reg", ")"], "ground_truth": [";"], "File": "ARMISelLowering107", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45116, "Length": 118, "Cover_Rate": 0.5700483091787439} {"Template_token": ["", "CCInfo1", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs2", ";", "CCState", "CCInfo2", "(", "CallerCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs2", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo2", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs1", ".", "size", "(", ")", "!=", "RVLocs2", ".", "size", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocReg", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocMemOffset", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocMemOffset", "(", ")", ")", "return", "false", ";", "}", "}", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getVarArgsRegSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!="], "ground_truth": ["e", ";"], "File": "ARMISelLowering107", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45117, "Length": 388, "Cover_Rate": 0.5257452574525745} {"Template_token": ["", "static", "SDValue", "IsSingleInstrConstant", "(", "SDValue", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ",", "DebugLoc", "dl", ")", "{", "uint64_t", "Val", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Val", "<=", "", "||", "~", "Val", "<=", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ";", "}", "else", "{", "if", "(", "", "(", "Val", ")", "!=", "-", "", "||", "", "(", "~", "Val", ")"], "ground_truth": ["!=", "-", "", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45118, "Length": 115, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "SmallPtrSet", "<", "SDNode", "*", ",", "", ">", "Copies", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Copies", ".", "insert", "(", "*", "UI", ")", ";", "}", "if", "(", "Copies", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDValue", "UseChain", "=", "UI", "->", "getOperand", "(", "", ")", ";", "if", "(", "Copies", ".", "count", "(", "UseChain", ".", "getNode", "(", ")", ")", ")", "Copy", "=", "*", "UI", ";", "else", "TCChain", "=", "UseChain", ";", "}", "}", "else", "if", "(", "Copy", "->", "getOpcode", "("], "ground_truth": [")", "==", "", ")", "{"], "File": "ARMISelLowering107", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45119, "Length": 149, "Cover_Rate": 0.36077481840193704} {"Template_token": ["", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "!", "N", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "return", "false", ";", "SDValue", "TCChain", "=", "Chain", ";", "SDNode", "*", "Copy", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "Copy", "->", "getOperand", "(", "Copy", "->", "getNumOperands", "(", ")", "-", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "VMov", "=", "Copy", ";", "SmallPtrSet", "<", "SDNode", "*", ",", "", ">", "Copies", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Copies", ".", "insert", "(", "*", "UI", ")", ";", "}", "if", "(", "Copies", ".", "size", "(", ")", ">", "", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDValue", "UseChain", "=", "UI", "->", "getOperand", "(", "", ")", ";", "if", "(", "Copies", ".", "count", "(", "UseChain", ".", "getNode", "(", ")", ")", ")", "Copy", "=", "*", "UI", ";", "else", "TCChain", "="], "ground_truth": ["UseChain", ";"], "File": "ARMISelLowering107", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45120, "Length": 242, "Cover_Rate": 0.585956416464891} {"Template_token": ["", "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", ""], "ground_truth": [",", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45121, "Length": 111, "Cover_Rate": 0.8809523809523809} {"Template_token": ["", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45122, "Length": 124, "Cover_Rate": 0.4679245283018868} {"Template_token": ["", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "("], "ground_truth": ["CondCode2", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45123, "Length": 323, "Cover_Rate": 0.76} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ","], "ground_truth": ["Val", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45124, "Length": 147, "Cover_Rate": 0.7101449275362319} {"Template_token": ["", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45125, "Length": 100, "Cover_Rate": 0.4830917874396135} {"Template_token": ["", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "NewVal", "=", "isNEONModifiedImm", "(", "~", "iVal", "&", "", ",", "", ",", "", ",", "DAG", ",", "VMovVT", ",", "false", ",", "VMVNModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering107", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45126, "Length": 166, "Cover_Rate": 0.4058679706601467} {"Template_token": ["", "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "else", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["dl", ",", "", ",", "Res", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45127, "Length": 68, "Cover_Rate": 0.591304347826087} {"Template_token": ["", "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT"], "ground_truth": [",", "rbit", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45128, "Length": 35, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["dl", ",", "VT", ",", "rbit", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45129, "Length": 35, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ","], "ground_truth": ["Lane", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45130, "Length": 62, "Cover_Rate": 0.5585585585585585} {"Template_token": ["", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllOnes", ")", ";", "SDValue", "MaskNot", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Mask", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "AllOnes", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ",", "Mask", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ",", "MaskNot", ")", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "}", "return", "Res", ";", "}", "if", "(", "SrcVT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Tmp1", ",", "", ")", ".", "getValue", "(", "", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ";", "SDValue", "Mask1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "Mask2", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ",", "Mask1", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ","], "ground_truth": ["Tmp0", ")", ",", "Mask2", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45131, "Length": 301, "Cover_Rate": 0.3318632855567806} {"Template_token": ["", "SDValue", "FPSCR", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "FltRounds", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "", "<<", "", ",", "", ")", ")", ";", "SDValue", "RMODE", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FltRounds", ",", "DAG", ".", "getConstant", "(", "", ",", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45132, "Length": 75, "Cover_Rate": 0.5067567567567568} {"Template_token": ["", "CurArgIdx", "=", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "OrigArgIndex", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":"], "ground_truth": ["break", ";"], "File": "ARMISelLowering107", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45133, "Length": 393, "Cover_Rate": 0.3572727272727273} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "Op", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45134, "Length": 106, "Cover_Rate": 0.7969924812030075} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", "."], "ground_truth": ["getDebugLoc", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45135, "Length": 53, "Cover_Rate": 0.33544303797468356} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "RelocM", "!=", "Reloc", "::", "Static", ")", "{", "++", "NumMovwMovt", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "unsigned", "Wrapper", "=", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "unsigned", "PCLabelIndex", "=", "", ";", "SDValue", "CPAddr"], "ground_truth": [";"], "File": "ARMISelLowering107", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45136, "Length": 158, "Cover_Rate": 0.33263157894736844} {"Template_token": ["", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool"], "ground_truth": ["(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45137, "Length": 98, "Cover_Rate": 0.47115384615384615} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ","], "ground_truth": ["PICLabel", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45138, "Length": 210, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT"], "ground_truth": [",", "Op", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45139, "Length": 53, "Cover_Rate": 0.40458015267175573} {"Template_token": ["", "unsigned", "isLS", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "bool", "isOnlyStoreBarrier", "=", "(", "isLL", "==", "", "&&", "isLS", "==", "", ")", ";", "", "DMBOpt", ";", "if", "(", "isDeviceBarrier", ")", "DMBOpt", "=", "isOnlyStoreBarrier", "?", "", ":", "", ";", "else", "DMBOpt", "=", "isOnlyStoreBarrier", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant"], "ground_truth": ["(", "DMBOpt", ",", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerMEMBARRIER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45140, "Length": 85, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "static", "SDValue", "LowerMEMBARRIER", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "Op5", "=", "Op", ".", "getOperand", "(", "", ")", ";", "bool", "isDeviceBarrier", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op5", ")", "->", "getZExtValue", "(", ")", "!=", "", ";", "unsigned", "isLL", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerMEMBARRIER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45141, "Length": 130, "Cover_Rate": 0.5462184873949579} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerMemOpCallTo", "(", "SDValue", "Chain", ",", "SDValue", "StackPtr", ",", "SDValue", "Arg", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "", "Flags", ")", "const", "{", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ","], "ground_truth": ["false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45142, "Length": 96, "Cover_Rate": 0.9504950495049505} {"Template_token": ["", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy"], "ground_truth": ["(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45143, "Length": 38, "Cover_Rate": 0.37623762376237624} {"Template_token": ["", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering107", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45144, "Length": 232, "Cover_Rate": 0.3712} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "isRead", "=", "~", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "!", "isRead", "&&", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", "||", "!", "Subtarget", "->", "hasMPExtension", "(", ")", ")", ")", "return", "Op", ".", "getOperand", "(", "", ")", ";", "unsigned", "isData", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "isRead", "=", "~", "isRead", "&", "", ";", "isData", "=", "~", "isData"], "ground_truth": ["&", "", ";"], "File": "ARMISelLowering107", "Func": "LowerPREFETCH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45145, "Length": 104, "Cover_Rate": 0.49760765550239233} {"Template_token": ["", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerSDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45146, "Length": 103, "Cover_Rate": 0.3249211356466877} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "return", "N0"], "ground_truth": [";"], "File": "ARMISelLowering107", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45147, "Length": 129, "Cover_Rate": 0.375} {"Template_token": ["", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "N0", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45148, "Length": 109, "Cover_Rate": 0.3168604651162791} {"Template_token": ["", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl"], "ground_truth": [")", ";"], "File": "ARMISelLowering107", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45149, "Length": 107, "Cover_Rate": 0.33229813664596275} {"Template_token": ["", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "EVT", "ShiftVT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "SDValue", "NegatedCount", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ShiftVT", ",", "getZeroVector", "(", "ShiftVT", ",", "DAG", ",", "dl", ")", ",", "N", "->"], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45150, "Length": 137, "Cover_Rate": 0.5524193548387096} {"Template_token": ["", "SDValue", "cc", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["VT", ",", "ShOpLo", ",", "ShAmt", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45151, "Length": 191, "Cover_Rate": 0.5335195530726257} {"Template_token": ["", "SDValue", "cc", ";", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ","], "ground_truth": ["Tmp1", ",", "Tmp2", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45152, "Length": 143, "Cover_Rate": 0.3695090439276486} {"Template_token": ["", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45153, "Length": 188, "Cover_Rate": 0.47117794486215536} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel"], "ground_truth": ["::", "LocalExec", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45154, "Length": 184, "Cover_Rate": 0.46115288220551376} {"Template_token": ["", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45155, "Length": 188, "Cover_Rate": 0.562874251497006} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "{", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "N0", "=", "LowerSDIV_v4i16", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i16", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N0", ")", ";", "return", "N0", ";", "}", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering107", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45156, "Length": 419, "Cover_Rate": 0.6020114942528736} {"Template_token": ["", "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0"], "ground_truth": [")", ";"], "File": "ARMISelLowering107", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45157, "Length": 252, "Cover_Rate": 0.3620689655172414} {"Template_token": ["", "}", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "unsigned", "CastOpc", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "CastOpc", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering107", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45158, "Length": 79, "Cover_Rate": 0.3623853211009174} {"Template_token": ["", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "unsigned", "CastOpc", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering107", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45159, "Length": 107, "Cover_Rate": 0.4908256880733945} {"Template_token": ["", "for", "(", "ArrayRef", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "VTBLMask", "[", "", "]", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "VTBLMask", "[", "", "]", ","], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45160, "Length": 128, "Cover_Rate": 0.6274509803921569} {"Template_token": ["", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "SDValue", "AndOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Invert", "=", "!", "Invert", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "SDValue", "SingleOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "SingleOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "SingleOp", "=", "Op1", ";", "}", "SDValue", "Result", ";", "if", "(", "SingleOp", ".", "getNode", "(", ")", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "VT", ",", "SingleOp", ")", ";", "break", ";"], "File": "ARMISelLowering107", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45161, "Length": 419, "Cover_Rate": 0.43195876288659796} {"Template_token": ["", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "SDValue", "AndOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Invert", "=", "!", "Invert", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "SDValue", "SingleOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "SingleOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "SingleOp", "=", "Op1", ";", "}", "SDValue", "Result", ";", "if", "(", "SingleOp", ".", "getNode", "(", ")", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case", "", ":", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SingleOp", ")", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering107", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45162, "Length": 315, "Cover_Rate": 0.3247422680412371} {"Template_token": ["", "RHS", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ",", "Mask", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";", "expandf64Toi32", "(", "RHS", ",", "DAG", ",", "RHS1", ",", "RHS2", ")", ";", "LHS2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS2", ",", "Mask", ")", ";", "RHS2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "RHS2", ",", "Mask", ")", ";", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "cc", ",", "LHS1", ",", "LHS2", ",", "RHS1", ",", "RHS2", ",", "Dest", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "}", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering107", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45163, "Length": 215, "Cover_Rate": 0.46436285097192226} {"Template_token": ["", "else", "{", "assert", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "", ",", "getPointerTy", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "LowerMemOpCallTo", "(", "Chain", ",", "StackPtr", ",", "fmrrd", ".", "getValue", "(", "", ")", ","], "ground_truth": ["dl", ",", "DAG", ",", "NextVA", ",", "Flags", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45164, "Length": 65, "Cover_Rate": 0.3282828282828283} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45165, "Length": 141, "Cover_Rate": 0.5261194029850746} {"Template_token": ["", "static", "SDValue", "PerformBFICombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "{", "ConstantSDNode", "*", "N11C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N11C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "InvMask", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "LSB", "=", "CountTrailingZeros_32", "(", "~", "InvMask", ")", ";", "unsigned", "Width", "=", "(", "", "-", "CountLeadingZeros_32", "(", "~", "InvMask", ")", ")", "-", "LSB", ";", "unsigned", "Mask", "=", "(", "", "<<", "Width", ")", "-", "", ";", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Mask", "&", "(", "~", "Mask2", ")", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ","], "ground_truth": ["N1", ".", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45166, "Length": 184, "Cover_Rate": 0.9435897435897436} {"Template_token": ["", "if", "(", "RV", ".", "getNode", "(", ")", ")", "return", "RV", ";", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "hasNormalLoadOperand", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["", ",", "N", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45167, "Length": 105, "Cover_Rate": 0.4449152542372881} {"Template_token": ["", "if", "(", "Res", ".", "getNode", "(", ")", ")", "{", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "ComputeMaskedBits", "(", "SDValue", "(", "N", ",", "", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "else", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "else", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "}", "return", "Res"], "ground_truth": [";"], "File": "ARMISelLowering107", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45168, "Length": 120, "Cover_Rate": 0.3069053708439898} {"Template_token": ["", "case", "", ":", "return", "PerformADDCCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ","], "ground_truth": ["DCI", ".", "DAG", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45169, "Length": 170, "Cover_Rate": 0.3269230769230769} {"Template_token": ["", "switch", "(", "IntNo", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "", ";", "break", ";", "}", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "(", "IntNo", "==", "", "?", "", ":", "", ")", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "true", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "true", ",", "true", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "switch", "(", "IntNo", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "Cnt", "==", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "VShiftOpc", "=", "", ";", "else", "VShiftOpc", "=", "(", "IntNo", "==", "", "?", "", ":", "", ")", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break"], "ground_truth": [";"], "File": "ARMISelLowering107", "Func": "PerformIntrinsicCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45170, "Length": 412, "Cover_Rate": 0.4660633484162896} {"Template_token": ["", "int64_t", "MulAmt", "=", "C", "->", "getSExtValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "CountTrailingZeros_64", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "", "-", "", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "MulAmt", ">=", "", ")", "{", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "-", "", ")", ",", "", ")", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "Res", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ShiftAmt", "!=", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ","], "ground_truth": ["Res", ",", "false", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45171, "Length": 361, "Cover_Rate": 0.6772983114446529} {"Template_token": ["", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "APInt", "SplatBits0", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "APInt", "SplatBits1", ";", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "MaskOp", "=", "N0", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "MaskOp", ")", ";", "if", "(", "!", "MaskC", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask", "=", "MaskC", "->", "getZExtValue", "(", ")", ";", "if", "(", "Mask", "==", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res"], "ground_truth": [";"], "File": "ARMISelLowering107", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45172, "Length": 378, "Cover_Rate": 0.31711409395973156} {"Template_token": ["", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "SubVec", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "BasePtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "Increment", ")", ";", "Chains", ".", "push_back", "(", "Ch", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "&", "Chains", "[", "", "]", ",", "Chains", ".", "size", "(", ")", ")", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "DebugLoc", "DL", "=", "St", "->", "getDebugLoc", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "std", "::", "min", "(", "", ",", "St", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "!=", "", "||", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "DebugLoc", "dl", "=", "StVal", "."], "ground_truth": ["getDebugLoc", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45173, "Length": 399, "Cover_Rate": 0.3466550825369244} {"Template_token": ["", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "", ")"], "ground_truth": [",", "N0", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "C", ")", ",", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformVCVTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45174, "Length": 78, "Cover_Rate": 0.39} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "OpOpcode", "=", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "||", "(", "OpOpcode", "!=", "", "&&", "OpOpcode", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "isSigned", "=", "OpOpcode"], "ground_truth": ["==", "", ";"], "File": "ARMISelLowering107", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45175, "Length": 87, "Cover_Rate": 0.4182692307692308} {"Template_token": ["", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op0", ".", "getNumOperands", "(", ")", "!=", "", "||", "Op1", ".", "getNumOperands", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Concat0Op1", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Concat1Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "if", "(", "Concat0Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Concat1Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat0Op1", ".", "getValueType", "(", ")", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat1Op1", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">", "NewMask", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering107", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45176, "Length": 191, "Cover_Rate": 0.5247252747252747} {"Template_token": ["", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">", "NewMask", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HalfElts", "=", "NumElts", "/", "", ";", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "n", "=", "", ";", "n", "<", "NumElts", ";", "++", "n", ")", "{", "int", "MaskElt", "=", "SVN", "->", "getMaskElt", "(", "n", ")", ";", "int", "NewElt", "=", "-", "", ";", "if", "(", "MaskElt", "<", "(", "int", ")", "HalfElts", ")", "NewElt"], "ground_truth": ["=", "MaskElt", ";"], "File": "ARMISelLowering107", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45177, "Length": 112, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getNode", "(", ")", "==", "Op1", ".", "getNode", "(", ")", "&&", "Op0", ".", "getResNo", "(", ")", "==", "", "&&", "Op1", ".", "getResNo", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "N", "->", "getValueType", "(", ""], "ground_truth": [")", ",", "Op0", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformVMOVDRRCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45178, "Length": 66, "Cover_Rate": 0.4370860927152318} {"Template_token": ["", "static", "SDValue", "PerformVMOVDRRCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "", ")", "Op0", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "", ")", "Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getNode", "(", ")", "==", "Op1", ".", "getNode", "(", ")", "&&", "Op0", ".", "getResNo", "(", ")", "==", "", "&&", "Op1", ".", "getResNo", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ".", "getOperand", "(", "", ")", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering107", "Func": "PerformVMOVDRRCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45179, "Length": 142, "Cover_Rate": 0.9403973509933775} {"Template_token": ["", "static", "SDValue", "PerformVMOVRRDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "InDouble", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "InDouble", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InDouble", ".", "getOperand", "(", "", ")", ",", "InDouble", ".", "getOperand", "(", "", ")", ")", ";", "SDNode", "*", "InNode", "=", "InDouble", ".", "getNode", "(", ")", ";", "if", "(", "", "(", "InNode", ")", "&&", "InNode", "->", "hasOneUse", "(", ")", "&&", "InNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "InNode", "->", "getOperand", "(", "", ")", "."], "ground_truth": ["getOpcode", "(", ")", "==", "", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", "->", "isVolatile", "(", ")", ")", "{"], "File": "ARMISelLowering107", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45180, "Length": 116, "Cover_Rate": 0.31868131868131866} {"Template_token": ["", "DebugLoc", "DL", "=", "LD", "->", "getDebugLoc", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "("], "ground_truth": ["N", ",", "NewLD1", ",", "NewLD2", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45181, "Length": 186, "Cover_Rate": 0.510989010989011} {"Template_token": ["", "static", "void", "ReplaceATOMIC_OP_64", "(", "SDNode", "*", "Node", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "NewOp", ")", "{", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "Node", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", ""], "ground_truth": [")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45182, "Length": 108, "Cover_Rate": 0.31213872832369943} {"Template_token": ["", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering107", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45183, "Length": 85, "Cover_Rate": 0.33073929961089493} {"Template_token": ["", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "OffsetFromOrigArg", "+", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "MemOps", "[", "", "]", ",", "MemOps", ".", "size", "(", ")", ")", ";", "}", "else", "AFI", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "", ","], "ground_truth": ["ArgOffset", ",", "!", "ForceMutable", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45184, "Length": 177, "Cover_Rate": 0.4381188118811881} {"Template_token": ["", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiAdd", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ","], "ground_truth": ["HiMLALResult", ")", ";"], "File": "ARMISelLowering108", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45185, "Length": 289, "Cover_Rate": 0.48983050847457626} {"Template_token": ["", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode"], "ground_truth": [",", "", ")", ",", "HiMLALResult", ")", ";"], "File": "ARMISelLowering108", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45186, "Length": 179, "Cover_Rate": 0.30338983050847457} {"Template_token": ["", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":", "if", "(", "!", "Inst", "->", "hasAtomicStore", "(", ")", ")", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "Release", ":", "case", "AtomicOrdering", "::", "AcquireRelease", ":", "if", "(", "Subtarget", "->", "preferISHSTBarriers", "(", ")", ")", "return"], "ground_truth": ["makeDMB", "(", "Builder", ",", "", ")", ";"], "File": "ARMISelLowering108", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45187, "Length": 46, "Cover_Rate": 0.39316239316239315} {"Template_token": ["", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case", "'r'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "break", ";", "if", "(", "VT", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "RCPair", "(", "", ",", "&", "", ")", ";", "break", ";", "case"], "ground_truth": ["'x'", ":"], "File": "ARMISelLowering108", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45188, "Length": 168, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "Info", ".", "opc", "=", "", ";", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "NumElts", "=", "", ";", "for", "(", "unsigned", "ArgI", "=", "", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "vol", "=", "true", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "("], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering108", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45189, "Length": 401, "Cover_Rate": 0.4848851269649335} {"Template_token": ["", "const", "SDValue", "*", "LowerCheckOp", "=", "isLowerSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isLowerSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "nullptr", ";", "const", "SDValue", "*", "UpperCheckOp", "=", "isUpperSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isUpperSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "nullptr", ";", "if", "(", "!", "UpperCheckOp", "||", "!", "LowerCheckOp", "||", "LowerCheckOp", "==", "UpperCheckOp", ")", "return", "false", ";", "int64_t", "Val1", "=", "cast", "<", "ConstantSDNode", ">", "(", "*", "K1", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "Val2", "=", "cast", "<", "ConstantSDNode", ">", "(", "*", "K2", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "PosVal", "=", "std", "::", "max", "(", "Val1", ",", "Val2", ")", ";", "if", "(", "(", "(", "Val1", ">", "Val2", "&&", "UpperCheckOp", "==", "&", "Op", ")", "||", "(", "Val1", "<", "Val2", "&&", "UpperCheckOp", "==", "&", "Op2", ")", ")", "&&", "Val1", "==", "~", "Val2", "&&", "isPowerOf2_64", "(", "PosVal", "+", "", ")", ")", "{", "V", "="], "ground_truth": ["V2", ";"], "File": "ARMISelLowering108", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45190, "Length": 192, "Cover_Rate": 0.3484573502722323} {"Template_token": ["", "SDValue", "FalseVal1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC1", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "const", "SDValue", "Op2", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal1", ")", "?", "FalseVal1", ":", "TrueVal1", ";", "if", "(", "Op2", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SDValue", "LHS2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "TrueVal2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "", "CC2", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op2", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "*", "K1", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS1", ")", "?", "&", "LHS1", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS1", ")", "?", "&", "RHS1", ":", "nullptr", ";", "SDValue", "*", "K2", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS2", ")", "?", "&", "LHS2", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS2", ")", "?", "&", "RHS2", ":", "nullptr", ";", "SDValue", "K2Tmp", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal2", ")", "?", "TrueVal2", ":", "FalseVal2", ";", "SDValue", "V1Tmp", "=", "(", "K1", "&&", "*", "K1", "==", "LHS1", ")", "?", "RHS1", ":", "LHS1", ";", "SDValue", "V2Tmp", "=", "(", "K2", "&&", "*", "K2", "==", "LHS2", ")", "?", "RHS2", ":", "LHS2", ";", "SDValue", "V2", "=", "(", "K2Tmp", "==", "TrueVal2", ")", "?", "FalseVal2", ":", "TrueVal2", ";", "SDValue", "V2TmpReg", "=", "V2Tmp", ";", "if", "(", "V2Tmp", "->", "getOpcode", "(", ")", "==", "", ")", "V2TmpReg", "=", "V2Tmp", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "K1", "||", "!", "K2", "||", "*", "K1", "==", "Op2", "||", "*", "K2", "!=", "K2Tmp", "||", "V1Tmp", "!="], "ground_truth": ["V2Tmp", "||", "V2TmpReg", "!=", "V2", ")", "return", "false", ";"], "File": "ARMISelLowering108", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45191, "Length": 288, "Cover_Rate": 0.5226860254083484} {"Template_token": ["", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc"], "ground_truth": [",", "CCR", ",", "Cmp", "}", ";"], "File": "ARMISelLowering108", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45192, "Length": 308, "Cover_Rate": 0.616} {"Template_token": ["", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", "."], "ground_truth": ["getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45193, "Length": 461, "Cover_Rate": 0.3546153846153846} {"Template_token": ["", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Val", ";", "Entry", ".", "Ty", "=", "Val", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsZExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Exponent", ";", "Entry", ".", "Ty", "=", "Exponent", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsZExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Type", "*", "LCRTy", "=", "Val", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "TCChain", "=", "InChain", ";", "const", "auto", "*", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "bool", "IsTC", "=", "TLI", ".", "isInTailCallPosition", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "TCChain", ")", "&&", "F", "->", "getReturnType", "(", ")", "==", "LCRTy", ";", "if", "(", "IsTC", ")", "InChain", "=", "TCChain", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS_VFP", ",", "LCRTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setTailCall", "(", "IsTC", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CI", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "!", "CI", ".", "second", ".", "getNode", "(", ")", "?", "DAG", ".", "getRoot", "("], "ground_truth": [")", ":", "CI", ".", "first", ";"], "File": "ARMISelLowering108", "Func": "LowerFPOWI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45194, "Length": 251, "Cover_Rate": 0.6729222520107239} {"Template_token": ["", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Entry", ".", "IsSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "RTLIB", "::", "Libcall", "LC", "=", "(", "ArgVT", "==", "", ")", "?", "RTLIB", "::", "SINCOS_F64", ":", "RTLIB", "::", "SINCOS_F32", ";", "CallingConv", "::", "ID", "CC", "=", "getLibcallCallingConv", "(", "LC", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CC", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", "ShouldUseSRet", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "!", "ShouldUseSRet", ")", "return", "CallResult", ".", "first", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "dl", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")"], "ground_truth": [",", "Add", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45195, "Length": 295, "Cover_Rate": 0.5452865064695009} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerGlobalTLSAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerGlobalTLSAddressWindows", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "switch", "(", "model"], "ground_truth": [")", "{"], "File": "ARMISelLowering108", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45196, "Length": 112, "Cover_Rate": 0.7133757961783439} {"Template_token": ["", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerGlobalTLSAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerGlobalTLSAddressWindows", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "switch", "(", "model"], "ground_truth": [")", "{"], "File": "ARMISelLowering108", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45197, "Length": 98, "Cover_Rate": 0.6242038216560509} {"Template_token": ["", "SDValue", "DescAddr", "=", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ",", "Chain", "."], "ground_truth": ["getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45198, "Length": 233, "Cover_Rate": 0.823321554770318} {"Template_token": ["", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI"], "ground_truth": [")", ";"], "File": "ARMISelLowering108", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45199, "Length": 111, "Cover_Rate": 0.392226148409894} {"Template_token": ["", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering108", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45200, "Length": 290, "Cover_Rate": 0.3805774278215223} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering108", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45201, "Length": 311, "Cover_Rate": 0.40813648293963256} {"Template_token": ["", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering108", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45202, "Length": 310, "Cover_Rate": 0.3463687150837989} {"Template_token": ["", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering108", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45203, "Length": 402, "Cover_Rate": 0.4491620111731844} {"Template_token": ["", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "("], "ground_truth": [")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45204, "Length": 364, "Cover_Rate": 0.4053452115812918} {"Template_token": ["", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "if", "(", "CondCode2", "!="], "ground_truth": ["", ")", "{"], "File": "ARMISelLowering108", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45205, "Length": 236, "Cover_Rate": 0.35542168674698793} {"Template_token": ["", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45206, "Length": 254, "Cover_Rate": 0.3825301204819277} {"Template_token": ["", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "LHS", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "", ")", ";", "assert", "(", "Carry", ".", "getOpcode", "(", ")", "!=", "", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ",", "Carry", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "IntCCToCC", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cond"], "ground_truth": [")", "->", "get", "(", ")", ")", ",", "DL", ",", "", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerSETCCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45207, "Length": 133, "Cover_Rate": 0.4962686567164179} {"Template_token": ["", "assert", "(", "Carry", ".", "getOpcode", "(", ")", "!=", "", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ",", "Carry", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "IntCCToCC", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ")", "->", "get", "(", ")", ")", ",", "DL", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "", ",", "Cmp", ".", "getValue", "(", ""], "ground_truth": [")", ",", "SDValue", "(", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerSETCCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45208, "Length": 143, "Cover_Rate": 0.5335820895522388} {"Template_token": ["", "static", "SDValue", "PerformADDECombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::"], "ground_truth": ["DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{"], "File": "ARMISelLowering108", "Func": "PerformADDECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45209, "Length": 20, "Cover_Rate": 0.3125} {"Template_token": ["", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "", ")"], "ground_truth": [",", "RHS", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "PerformAddeSubeCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45210, "Length": 49, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "VbicVT", ",", "Input", ",", "Val", ")", ";"], "File": "ARMISelLowering108", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45211, "Length": 184, "Cover_Rate": 0.6618705035971223} {"Template_token": ["", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "N", "->", "dump", "(", ")", ")", ";", "APInt", "C2Int", "=", "C2", "->", "getAPIntValue", "(", ")", ";", "APInt", "C1Int", "=", "C1ShlC2", "->", "getAPIntValue", "(", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "C2Int", ".", "getBitWidth", "(", ")", ",", "C2Int", ".", "getBitWidth", "(", ")", "-", "C2", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "(", "C1Int", "&", "Mask", ")", "!=", "C1Int", ")", "return", "SDValue", "(", ")", ";", "C1Int", ".", "lshrInPlace", "(", "C2Int", ")", ";", "unsigned", "Zeros", "=", "C1Int", ".", "countLeadingZeros", "(", ")", "+", "C1Int", ".", "countTrailingZeros", "(", ")", ";", "if", "(", "C1Int", ".", "getBitWidth", "(", ")", "-", "Zeros", ">", "", ")", "return", "SDValue", "(", ")", ";", "Zeros", "=", "C2Int", ".", "countLeadingZeros", "(", ")"], "ground_truth": ["+", "C2Int", ".", "countTrailingZeros", "(", ")", ";"], "File": "ARMISelLowering108", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45212, "Length": 306, "Cover_Rate": 0.5719626168224299} {"Template_token": ["", "if", "(", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "N", "->", "dump"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45213, "Length": 168, "Cover_Rate": 0.31401869158878504} {"Template_token": ["", "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "", ")", "?", "", ":", "RequiredPadding", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "F", ")", "&&", "!", "(", "Size", "<=", "", "&&", "allUsersAreInFunctions", "(", "GVar", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "ConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPVal", ",", "PtrVT", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering108", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45214, "Length": 213, "Cover_Rate": 0.426} {"Template_token": ["", "SDValue", "TargetLowering", "::", "ReconstructShuffle", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "struct", "ShuffleSourceInfo", "{", "SDValue", "Vec", ";", "unsigned", "MinElt", "=", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ";", "unsigned", "MaxElt", "=", "", ";", "SDValue", "ShuffleVec", ";", "int", "WindowBase", "=", "", ";", "int", "WindowScale", "=", "", ";", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "ShuffleVec", "(", "Vec", ")", "{", "}", "bool", "operator", "==", "(", "SDValue", "OtherVec", ")", "{", "return", "Vec", "==", "OtherVec", ";", "}", "}", ";", "SmallVector", "<", "ShuffleSourceInfo", ",", "", ">", "Sources", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "else", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "SourceVec", "=", "V", ".", "getOperand", "(", "", ")", ";", "auto", "Source", "=", "llvm", "::", "find", "(", "Sources", ",", "SourceVec", ")", ";", "if", "(", "Source", "==", "Sources", ".", "end", "(", ")", ")", "Source", "=", "Sources", ".", "insert", "(", "Sources", ".", "end", "(", ")", ",", "ShuffleSourceInfo", "(", "SourceVec", ")", ")", ";", "unsigned", "EltNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Source", "->", "MinElt", "=", "std", "::", "min", "(", "Source", "->", "MinElt", ",", "EltNo", ")", ";", "Source", "->", "MaxElt", "=", "std", "::", "max", "(", "Source", "->", "MaxElt", ",", "EltNo", ")", ";", "}", "if", "(", "Sources", ".", "size", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "SmallestEltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "for", "(", "auto", "&", "Source", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Source", ".", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", ".", "bitsLT", "(", "SmallestEltTy", ")", ")", "SmallestEltTy", "=", "SrcEltTy", ";", "}", "unsigned", "ResMultiplier", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "EVT", "ShuffleVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SmallestEltTy", ",", "NumElts", ")", ";", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "continue", ";", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "DestVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ","], "ground_truth": ["EltVT", ",", "NumSrcElts", ")", ";"], "File": "ARMISelLowering108", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45215, "Length": 497, "Cover_Rate": 0.39164696611505123} {"Template_token": ["", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":", "ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "return", "ReplaceLongIntrinsic", "(", "N", ",", "Results", ",", "DAG", ")", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back"], "ground_truth": ["(", "Res", ")", ";"], "File": "ARMISelLowering108", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45216, "Length": 241, "Cover_Rate": 0.8253424657534246} {"Template_token": ["", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":", "ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "", ":", "return", "ReplaceLongIntrinsic", "(", "N", ",", "Results", ",", "DAG", ")", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", ".", "push_back", "("], "ground_truth": ["Res", ")", ";"], "File": "ARMISelLowering108", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45217, "Length": 96, "Cover_Rate": 0.3287671232876712} {"Template_token": ["", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelLowering108", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45218, "Length": 504, "Cover_Rate": 0.5190525231719877} {"Template_token": ["", "addRegisterClass", "(", "VT", ",", "", ")", ";", "addTypeForNEON", "(", "VT", ",", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "addDRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45219, "Length": 16, "Cover_Rate": 0.5} {"Template_token": ["", "void", "TargetLowering", "::", "addQRTypeForNEON", "(", "EVT", "VT", ")", "{", "addRegisterClass", "(", "VT", ",", "", ")", ";", "addTypeForNEON", "(", "VT", ",", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "addQRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45220, "Length": 25, "Cover_Rate": 0.78125} {"Template_token": ["", "if", "(", "ElemTy", "!=", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand"], "ground_truth": [")", ";"], "File": "ARMISelLowering109", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45221, "Length": 317, "Cover_Rate": 0.5763636363636364} {"Template_token": ["", "}", "}", "else", "{", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "", ")", ";", "switch", "(", "Val", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "", ":", "CanonicalVT", "=", "", ";", "break", ";", "case", "", ":", "CanonicalVT", "=", "", ";", "break", ";", "case", "", ":", "CanonicalVT", "=", "", ";", "break", ";", "case", "", ":", "CanonicalVT", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "assign", "(", "CanonicalVT", ".", "getVectorNumElements", "(", ")", ",", "Val", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "&", "Ops", "[", "", "]", ","], "ground_truth": ["Ops", ".", "size", "(", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "BuildSplat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45222, "Length": 122, "Cover_Rate": 0.4107744107744108} {"Template_token": ["", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<="], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering109", "Func": "canMergeStoresTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45223, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "bool", "canMergeStoresTo", "(", "EVT", "MemVT", ")", "const"], "ground_truth": ["override", "{"], "File": "ARMISelLowering109", "Func": "canMergeStoresTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45224, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":"], "ground_truth": ["CC__AAPCS", ")", ";"], "File": "ARMISelLowering109", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45225, "Length": 94, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg"], "ground_truth": [")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";"], "File": "ARMISelLowering109", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45226, "Length": 57, "Cover_Rate": 0.40425531914893614} {"Template_token": ["", "static", "bool", "CC__AAPCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "EVT", "&", "ValVT", ",", "EVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering109", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45227, "Length": 80, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering109", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45228, "Length": 49, "Cover_Rate": 0.5764705882352941} {"Template_token": ["", "static", "bool", "CC__APCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "EVT", "&", "ValVT", ",", "EVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo"], "ground_truth": [",", "State", ",", "true", ")", ")", "return", "false", ";"], "File": "ARMISelLowering109", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45229, "Length": 52, "Cover_Rate": 0.611764705882353} {"Template_token": ["", "}", "bool", "DoXform", "=", "false", ";", "bool", "InvCC", "=", "false", ";", "assert", "(", "(", "Opc", "==", "", "||", "(", "Opc", "==", "", "&&", "Slct", "==", "N", "->", "getOperand", "(", "", ")", ")", ")", "&&", "", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", "->", "isNullValue", "(", ")", ")", "{", "DoXform", "=", "true", ";", "}", "else", "if", "(", "CC", "!=", "", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "", "&&", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "isNullValue", "(", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "Op0", "=", "Slct", ".", "getOperand", "(", "", ")", ";", "EVT", "OpVT", "=", "isSlctCC", "?", "Op0", ".", "getValueType", "(", ")", ":", "Op0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "bool", "isInt", "=", "OpVT", ".", "isInteger", "(", ")", ";", "CC", "=", "", "(", "CC", ",", "isInt", ")", ";", "if", "(", "!", "TLI", ".", "isCondCodeLegal", "(", "CC", ",", "OpVT", ")", ")", "return", "SDValue", "(", ")", ";", "DoXform", "=", "true", ";", "InvCC", "=", "true", ";", "}", "if", "(", "DoXform"], "ground_truth": [")", "{"], "File": "ARMISelLowering109", "Func": "combineSelectAndUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45230, "Length": 183, "Cover_Rate": 0.35192307692307695} {"Template_token": ["", "void", "TargetLowering", "::", "computeMaskedBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "const", "APInt", "&", "Mask", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "Mask", ".", "getBitWidth", "(", ")", ",", "", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ""], "ground_truth": [":", "{"], "File": "ARMISelLowering109", "Func": "computeMaskedBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45231, "Length": 64, "Cover_Rate": 0.45714285714285713} {"Template_token": ["", "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "", "Flags", ",", "SelectionDAG", "&", "DAG"], "ground_truth": [",", "DebugLoc", "dl", ")", "{"], "File": "ARMISelLowering109", "Func": "CreateCopyOfByValArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45232, "Length": 24, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "transferSuccessors", "(", "BB", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "scratch", "=", "RegInfo", ".", "createVirtualRegister", "(", "", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "RegInfo", ".", "createVirtualRegister", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";", "}", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")"], "ground_truth": [";"], "File": "ARMISelLowering109", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45233, "Length": 307, "Cover_Rate": 0.5320623916811091} {"Template_token": ["", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "transferSuccessors", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "->", "addSuccessor", "("], "ground_truth": ["exitMBB", ")", ";"], "File": "ARMISelLowering109", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45234, "Length": 333, "Cover_Rate": 0.5625} {"Template_token": ["", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "BB", "->", "succ_begin", "(", ")", ",", "E", "=", "BB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "EM", "->", "insert", "(", "std", "::", "make_pair", "(", "*", "I", ",", "sinkMBB", ")", ")", ";", "sinkMBB", "->", "addSuccessor", "(", "*", "I", ")", ";", "}", "while", "(", "!", "BB", "->", "succ_empty", "(", ")", ")", "BB", "->", "removeSuccessor", "(", "BB", "->", "succ_begin", "(", ")", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "F", "->", "DeleteMachineInstr", "(", "MI", ")", ";", "return", "BB", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ";", "bool", "SrcIsKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "SrcReg", "!=", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MF", "->", "getRegInfo", "(", ")", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "CopyOpc", "=", "(", "RC", "==", "", ")", "?", "", ":", "", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "CopyOpc", ")", ",", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "("], "ground_truth": ["SrcIsKill", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "EmitInstrWithCustomInserter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45235, "Length": 436, "Cover_Rate": 0.30704225352112674} {"Template_token": ["", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ",", "false", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstSV", ",", "DstSVOff", "+"], "ground_truth": ["DstOff", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45236, "Length": 463, "Cover_Rate": 0.6430555555555556} {"Template_token": ["", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ","], "ground_truth": ["ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "f64AssignAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45237, "Length": 72, "Cover_Rate": 0.36923076923076925} {"Template_token": ["", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i"], "ground_truth": [")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";"], "File": "ARMISelLowering109", "Func": "f64RetAssign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45238, "Length": 63, "Cover_Rate": 0.3987341772151899} {"Template_token": ["", "OP_COPY", "=", "", ",", "OP_VREV", ",", "OP_VDUP0", ",", "OP_VDUP1", ",", "OP_VDUP2", ",", "OP_VDUP3", ",", "OP_VEXT1", ",", "OP_VEXT2", ",", "OP_VEXT3", ",", "OP_VUZPL", ",", "OP_VUZPR", ",", "OP_VZIPL", ",", "OP_VZIPR", ",", "OP_VTRNL", ",", "OP_VTRNR", "}", ";", "if", "(", "OpNum", "==", "OP_COPY", ")", "{", "if", "(", "LHSID", "==", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "return", "LHS", ";", "assert", "(", "LHSID", "==", "(", "(", "", "*", "", "+", "", ")", "*", "", "+", "", ")", "*", "", "+", "", "&&", "", ")", ";", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "OP_VREV", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":", "case"], "ground_truth": ["OP_VDUP2", ":"], "File": "ARMISelLowering109", "Func": "GeneratePerfectShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45239, "Length": 176, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "", "&&", "Ptr", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "VT", "==", "", "||", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isSEXTLoad", ")", ")", "{", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "<", "", "&&", "RHSC", ">", "-", "", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "return", "true", ";", "}", "}", "isInc", "=", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "Offset", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering109", "Func": "getARMIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45240, "Length": 156, "Cover_Rate": 0.35214446952595935} {"Template_token": ["", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "unsigned", "ArgSize", "=", "NextVA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelLowering109", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45241, "Length": 120, "Cover_Rate": 0.449438202247191} {"Template_token": ["", "unsigned", "ArgSize", "=", "NextVA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelLowering109", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45242, "Length": 92, "Cover_Rate": 0.3445692883895131} {"Template_token": ["", "unsigned", "TargetLowering", "::", "getFunctionAlignment", "(", "const", "Function", "*", "F", ")"], "ground_truth": ["const", "{"], "File": "ARMISelLowering109", "Func": "getFunctionAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45243, "Length": 12, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N"], "ground_truth": [")", ")", "{"], "File": "ARMISelLowering109", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45244, "Length": 72, "Cover_Rate": 0.36180904522613067} {"Template_token": ["", "switch", "(", "Constraint", "[", "", "]", ")", "{", "default", ":", "break", ";", "case", "'l'", ":", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";", "case", "'r'", ":", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", ""], "ground_truth": [",", "", ",", "", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "getRegClassForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45245, "Length": 248, "Cover_Rate": 0.5367965367965368} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering109", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45246, "Length": 342, "Cover_Rate": 0.57} {"Template_token": ["", "static", "SDValue", "getVFPCmp", "(", "SDValue", "LHS", ",", "SDValue", "RHS", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["dl", ",", "", ",", "Cmp", ")", ";"], "File": "ARMISelLowering109", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45247, "Length": 76, "Cover_Rate": 0.8539325842696629} {"Template_token": ["", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", ""], "ground_truth": [",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";"], "File": "ARMISelLowering109", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45248, "Length": 28, "Cover_Rate": 0.3146067415730337} {"Template_token": ["", "int32_t", "Exp", "=", "(", "Imm", ".", "lshr", "(", "", ")", ".", "getSExtValue", "(", ")", "&", "", ")", "-", "", ";", "int64_t", "Mantissa", "=", "Imm", ".", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "Mantissa", "&", "", ")", "return", "-", "", ";", "Mantissa", ">>=", "", ";", "if", "(", "(", "Mantissa", "&", "", ")", "!=", "Mantissa"], "ground_truth": [")", "return", "-", "", ";"], "File": "ARMISelLowering109", "Func": "getVFPf32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45249, "Length": 59, "Cover_Rate": 0.4125874125874126} {"Template_token": ["", "APInt", "Imm", "=", "FPImm", ".", "bitcastToAPInt", "(", ")", ";", "uint64_t", "Sign", "=", "Imm", ".", "lshr", "(", "", ")", ".", "getZExtValue", "(", ")", "&", "", ";", "int64_t", "Exp", "=", "(", "Imm", ".", "lshr", "(", "", ")", ".", "getSExtValue", "(", ")", "&", "", ")", "-", "", ";", "uint64_t", "Mantissa", "=", "Imm", ".", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "Mantissa", "&", "", ")", "return", "-", "", ";", "Mantissa", ">>=", "", ";", "if", "(", "(", "Mantissa", "&", "", ")", "!=", "Mantissa", ")", "return", "-", "", ";", "if", "(", "Exp", "<", "-", "", "||", "Exp", ">", "", ")", "return", "-", "", ";", "Exp", "=", "(", "(", "Exp", "+", "", ")", "&"], "ground_truth": ["", ")", "^", "", ";"], "File": "ARMISelLowering109", "Func": "getVFPf64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45250, "Length": 113, "Cover_Rate": 0.7902097902097902} {"Template_token": ["", "uint64_t", "Sign", "=", "Imm", ".", "lshr", "(", "", ")", ".", "getZExtValue", "(", ")", "&", "", ";", "int64_t", "Exp", "=", "(", "Imm", ".", "lshr", "(", "", ")", ".", "getSExtValue", "(", ")", "&", "", ")", "-", "", ";", "uint64_t", "Mantissa", "=", "Imm", ".", "getZExtValue", "(", ")", "&", "", ";", "if", "(", "Mantissa", "&", "", ")", "return", "-"], "ground_truth": ["", ";"], "File": "ARMISelLowering109", "Func": "getVFPf64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45251, "Length": 57, "Cover_Rate": 0.3986013986013986} {"Template_token": ["", "bool", "HasAnyUndefs", ";", "if", "(", "!", "BVN", "||", "!", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "ElementBits", ")", "||", "SplatBitSize", ">", "ElementBits", ")", "return", "false", ";", "Cnt", "=", "SplatBits", ".", "getSExtValue", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering109", "Func": "getVShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45252, "Length": 42, "Cover_Rate": 0.4077669902912621} {"Template_token": ["", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "!", "BVN", "||", "!", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "ElementBits", ")", "||", "SplatBitSize", ">", "ElementBits", ")", "return", "false", ";", "Cnt", "=", "SplatBits", ".", "getSExtValue", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering109", "Func": "getVShiftImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45253, "Length": 66, "Cover_Rate": 0.6407766990291263} {"Template_token": ["", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false"], "ground_truth": [";"], "File": "ARMISelLowering109", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45254, "Length": 88, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "", "("], "ground_truth": ["Imm", ")", "!=", "-", "", ";"], "File": "ARMISelLowering109", "Func": "isLegalICmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45255, "Length": 35, "Cover_Rate": 0.5932203389830508} {"Template_token": ["", "return", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTRNMask"], "ground_truth": ["(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVTRN_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45256, "Length": 108, "Cover_Rate": 0.3985239852398524} {"Template_token": ["", "static", "bool", "isVEXTMask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ",", "bool", "&", "ReverseVEXT", ",", "unsigned", "&", "Imm", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "ReverseVEXT", "=", "false", ";", "Imm", "=", "M", "[", "", "]", ";", "unsigned", "ExpectedElt", "=", "Imm", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "ExpectedElt", "+=", "", ";", "if", "(", "ExpectedElt", "==", "NumElts", "*", ""], "ground_truth": [")", "{"], "File": "ARMISelLowering109", "Func": "isVEXTMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45257, "Length": 77, "Cover_Rate": 0.6581196581196581} {"Template_token": ["", "assert", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "", ")", ";", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", ",", "", ")", ";", "case", "", ":", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "||", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", ",", "", ")", ";", "break", ";", "case", "", ":", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "||", "(", "SplatBits", "&", "~", "", ")", "==", "", "||", "(", "SplatBits", "&", "~", "", ")", "==", "", "||", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", ",", "", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", "|", "", ",", "", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "return", "DAG", ".", "getTargetConstant", "(", "SplatBits", "|", "", ",", "", ")", ";", "break", ";", "case", "", ":", "{", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "Val", "|=", "BitMask", ";", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "BitMask", "<<=", "", ";", "}", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "", ")", ";", "}", "default", ":", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering109", "Func": "isVMOVSplat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45258, "Length": 268, "Cover_Rate": 0.8507936507936508} {"Template_token": ["", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "(", "i", "-", "i", "%", "BlockElts", ")", "+", "(", "BlockElts", "-", "", "-", "i", "%", "BlockElts", ")", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering109", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45259, "Length": 65, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "static", "bool", "isVTRNMask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", "||", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!="], "ground_truth": ["i", "+", "NumElts", "+", "WhichResult", ")", "return", "false", ";"], "File": "ARMISelLowering109", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45260, "Length": 115, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?"], "ground_truth": ["", ":", "", ")", ";"], "File": "ARMISelLowering109", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45261, "Length": 46, "Cover_Rate": 0.3898305084745763} {"Template_token": ["", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "", "*", "i", "+", "WhichResult", ")", "return", "false", ";", "}", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering109", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45262, "Length": 38, "Cover_Rate": 0.31666666666666665} {"Template_token": ["", "static", "bool", "isVUZP_v_undef_Mask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "Half", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "!=", "", ";", "++", "j", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "Half", ";", "++", "i", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "+", "j", "*", "Half", "]", "!=", "Idx", ")", "return", "false", ";", "Idx", "+=", ""], "ground_truth": [";"], "File": "ARMISelLowering109", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45263, "Length": 126, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "for", "(", "unsigned", "j", "=", "", ";", "j", "!=", "", ";", "++", "j", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "Half", ";", "++", "i", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "+", "j", "*", "Half", "]", "!=", "Idx", ")", "return", "false", ";", "Idx", "+=", ""], "ground_truth": [";"], "File": "ARMISelLowering109", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45264, "Length": 58, "Cover_Rate": 0.3945578231292517} {"Template_token": ["", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", "||", "(", "unsigned", ")", "M", "[", "i", "+", "", "]"], "ground_truth": ["!=", "Idx", ")", "return", "false", ";"], "File": "ARMISelLowering109", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45265, "Length": 52, "Cover_Rate": 0.36619718309859156} {"Template_token": ["", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", "||", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "Idx", ")", "return", "false", ";", "Idx", "+=", "", ";", "}", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering109", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45266, "Length": 90, "Cover_Rate": 0.6338028169014085} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBR_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "CC", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "CC", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "CC", ","], "ground_truth": ["CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45267, "Length": 148, "Cover_Rate": 0.4054794520547945} {"Template_token": ["", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "CC", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "CC", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ","], "ground_truth": ["dl", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45268, "Length": 173, "Cover_Rate": 0.473972602739726} {"Template_token": ["", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "PseudoSourceValue", "::", "getJumpTable", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "PseudoSourceValue", "::", "getJumpTable", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ","], "ground_truth": ["Addr", ",", "JTI", ",", "UId", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45269, "Length": 154, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45270, "Length": 340, "Cover_Rate": 0.599647266313933} {"Template_token": ["", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "is128BitVector", "(", ")", "&&", "Op", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getUNDEF", "(", "", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op0", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Val", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op1", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", "."], "ground_truth": ["getValueType", "(", ")", ",", "Val", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerCONCAT_VECTORS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45271, "Length": 170, "Cover_Rate": 0.821256038647343} {"Template_token": ["", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Align", "=", "Op", ".", "getOperand", "(", "", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "true", ")", ")", ";", "unsigned", "AlignVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Align", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "StackAlign", "=", "getTargetMachine", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "if", "(", "AlignVal", ">", "StackAlign", ")", "Align", "=", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "AlignVal", ",", "VT", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "bool", "Negate", "=", "true", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "C", ")", "{", "uint32_t", "Val", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "<=", "", "&&", "(", "(", "Val", "&", "", ")", "==", "", ")", ")", "Negate", "=", "false", ";", "}", "if", "(", "Negate", ")", "Size", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "", ",", "VT", ")", ",", "Size", ")", ";", "}", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ";", "SDValue", "Ops1", "[", "]", "=", "{", "Chain", ",", "Size", ",", "Align", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops1", ",", "", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "true", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops2", "[", "]", "=", "{", "Res", ","], "ground_truth": ["Chain", "}", ";"], "File": "ARMISelLowering109", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45272, "Length": 335, "Cover_Rate": 0.9128065395095368} {"Template_token": ["", "SDValue", "Lane", "=", "Op", ".", "getOperand", "(", "", ")", ";", "assert", "(", "VT", "==", "", "&&", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")"], "ground_truth": [".", "getSizeInBits", "(", ")", "<", "", "&&", "", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45273, "Length": 35, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "SDValue", "Tmp1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT", "=", "Tmp1", ".", "getValueType", "(", ")", ";", "SDValue", "AbsVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp0", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "Tmp1", ",", "DAG", ".", "getConstantFP", "(", "", ",", "SrcVT"], "ground_truth": [")", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45274, "Length": 74, "Cover_Rate": 0.4774193548387097} {"Template_token": ["", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "", "&&", "", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ")", ";", "}", "}", "if", "(", "isVarArg", ")", "{", "static", "const", "unsigned", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "unsigned", "NumGPRs", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "VARegSize", "=", "(", "", "-", "NumGPRs", ")", "*", "", ";", "unsigned", "VARegSaveSize", "=", "(", "VARegSize", "+", "Align", "-", "", ")", "&", "~", "(", "Align", "-", "", ")", ";", "unsigned", "ArgOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "VARegSaveSize", ")", "{", "AFI", "->", "setVarArgsRegSaveSize", "(", "VARegSaveSize", ")", ";", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "VARegSaveSize", ",", "ArgOffset", "+", "VARegSaveSize", "-", "VARegSize", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", ";", "NumGPRs", "<", "", ";", "++", "NumGPRs"], "ground_truth": [")", "{"], "File": "ARMISelLowering109", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45275, "Length": 422, "Cover_Rate": 0.3781362007168459} {"Template_token": ["", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", ""], "ground_truth": [",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45276, "Length": 35, "Cover_Rate": 0.42168674698795183} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "?", "", ":", "", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode"], "ground_truth": ["(", ")", ",", "FrameAddr", ",", "NULL", ",", "", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45277, "Length": 147, "Cover_Rate": 0.9483870967741935} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "PseudoSourceValue", "::", "getGOT", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ","], "ground_truth": ["PtrVT", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45278, "Length": 210, "Cover_Rate": 0.6051873198847262} {"Template_token": ["", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";", "else", "return", "LowerToTLSExecModels", "(", "GA", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering109", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45279, "Length": 31, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ","], "ground_truth": ["false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45280, "Length": 122, "Cover_Rate": 0.5922330097087378} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ","], "ground_truth": ["PCAdj", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45281, "Length": 82, "Cover_Rate": 0.39805825242718446} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ","], "ground_truth": ["", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45282, "Length": 171, "Cover_Rate": 0.4211822660098522} {"Template_token": ["", "static", "SDValue", "LowerMEMBARRIER", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op5", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Res", ";", "unsigned", "isDeviceBarrier", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op5", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "isDeviceBarrier", ")", "{", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "else", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ","], "ground_truth": ["DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerMEMBARRIER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45283, "Length": 117, "Cover_Rate": 0.5763546798029556} {"Template_token": ["", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBIT_CONVERT", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering109", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45284, "Length": 164, "Cover_Rate": 0.37188208616780044} {"Template_token": ["", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Arg", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "}", "SDValue", "result"], "ground_truth": [";"], "File": "ARMISelLowering109", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45285, "Length": 327, "Cover_Rate": 0.512539184952978} {"Template_token": ["", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "CC", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "CC", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "("], "ground_truth": ["CondCode", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45286, "Length": 122, "Cover_Rate": 0.38006230529595014} {"Template_token": ["", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Hi", ",", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45287, "Length": 214, "Cover_Rate": 0.42376237623762375} {"Template_token": ["", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "CC", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "Tmp3"], "ground_truth": [",", "CC", ",", "CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45288, "Length": 133, "Cover_Rate": 0.37254901960784315} {"Template_token": ["", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister"], "ground_truth": ["(", "", ",", "", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45289, "Length": 145, "Cover_Rate": 0.4061624649859944} {"Template_token": ["", "SDValue", "CC", ";", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "", "||", "Op", ".", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "", ",", "CC", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ","], "ground_truth": ["VT", ",", "ShOpHi", ",", "ShAmt", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45290, "Length": 216, "Cover_Rate": 0.5595854922279793} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument"], "ground_truth": [",", "PICLabel", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45291, "Length": 125, "Cover_Rate": 0.38819875776397517} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerToTLSGeneralDynamicModel", "(", "GlobalAddressSDNode", "*", "GA", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry"], "ground_truth": ["Entry", ";"], "File": "ARMISelLowering109", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45292, "Length": 207, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "static", "SDValue", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "VarArgsFrameIndex", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45293, "Length": 37, "Cover_Rate": 0.3490566037735849} {"Template_token": ["", "static", "SDValue", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "VarArgsFrameIndex", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ","], "ground_truth": ["PtrVT", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45294, "Length": 49, "Cover_Rate": 0.46226415094339623} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Lane", ",", "", ")", ")", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ";", "if", "(", "isVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", ")", "{", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVTRN_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask"], "ground_truth": ["[", "i", "]", ";"], "File": "ARMISelLowering109", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45295, "Length": 488, "Cover_Rate": 0.6684931506849315} {"Template_token": ["", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "CC", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "", "SetCCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Invert", "=", "true", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Invert", "=", "true", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT"], "ground_truth": [",", "TmpOp0", ",", "TmpOp1", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45296, "Length": 247, "Cover_Rate": 0.3315436241610738} {"Template_token": ["", "else", "{", "assert", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "", ",", "getPointerTy", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "LowerMemOpCallTo", "(", "Chain", ",", "StackPtr", ",", "fmrrd", ".", "getValue", "(", "", ")", ",", "dl", ",", "DAG", ",", "NextVA", ","], "ground_truth": ["Flags", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45297, "Length": 65, "Cover_Rate": 0.3299492385786802} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ",", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "&&", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "N1"], "ground_truth": [".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{"], "File": "ARMISelLowering109", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45298, "Length": 87, "Cover_Rate": 0.6304347826086957} {"Template_token": ["", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N"], "ground_truth": [",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering109", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45299, "Length": 70, "Cover_Rate": 0.4375} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "int64_t", "Cnt", ";", "unsigned", "VShiftOpc", "=", "", ";", "switch", "(", "IntNo", ")", "{", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "", ";", "break", ";", "}", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "(", "IntNo", "==", "", "?", "", ":", "", ")", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "true", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "true", ",", "true", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "switch", "(", "IntNo", ")", "{", "case", "", ":", "case", "", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "Cnt", "==", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "VShiftOpc", "=", "", ";", "else", "VShiftOpc", "=", "(", "IntNo", "==", "", "?", "", ":", "", ")", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";", "break", ";", "case", "", ":", "VShiftOpc", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering109", "Func": "PerformIntrinsicCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45300, "Length": 503, "Cover_Rate": 0.5696489241223103} {"Template_token": ["", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "", ")", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "", ")", ")", ";", "}", "}", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering109", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45301, "Length": 135, "Cover_Rate": 0.5895196506550219} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ",", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1"], "ground_truth": [",", "N0", ",", "DCI", ")", ";"], "File": "ARMISelLowering109", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45302, "Length": 54, "Cover_Rate": 0.6067415730337079} {"Template_token": ["", "SDValue", "InDouble", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "InDouble", ".", "getOpcode", "(", ")", "==", "", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InDouble", ".", "getOperand", "(", "", ")"], "ground_truth": [",", "InDouble", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering109", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45303, "Length": 42, "Cover_Rate": 0.6461538461538462} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "return", ";", "case", "", ":", "Results", ".", "push_back", "(", "ExpandBIT_CONVERT", "(", "N", ",", "DAG", ")", ")", ";", "return", ";", "case", "", ":", "case", ""], "ground_truth": [":", "{"], "File": "ARMISelLowering109", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45304, "Length": 33, "Cover_Rate": 0.32673267326732675} {"Template_token": ["", "if", "(", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMISelLowering109", "Func": "RetCC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45305, "Length": 42, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "if", "(", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "", "&&", "!", "f64RetAssign", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering109", "Func": "RetCC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45306, "Length": 42, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "const", "MVT", "FloatTypes", "[", "]", "=", "{", "", ",", "", "}", ";", "for", "(", "auto", "VT", ":", "FloatTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "if", "(", "!", "HasMVEFP", ")", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "if", "(", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "}", "const", "MVT", "LongTypes", "[", "]", "=", "{", "", ",", "", "}", ";", "for", "(", "auto", "VT", ":", "LongTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "addAllExtLoads", "(", "", ",", "", ",", "Legal", ")", ";", "addAllExtLoads", "(", "", ",", "", ",", "Legal", ")", ";", "addAllExtLoads", "(", "", ",", "", ","], "ground_truth": ["Legal", ")", ";"], "File": "ARMISelLowering10", "Func": "addMVEVectorTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45307, "Length": 366, "Cover_Rate": 0.4771838331160365} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "!", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "}", "const", "MVT", "FloatTypes", "[", "]", "=", "{", "", ",", "", "}", ";", "for", "(", "auto", "VT", ":", "FloatTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "if", "(", "!", "HasMVEFP", ")", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "if", "(", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ","], "ground_truth": ["VT", ",", "Expand", ")", ";"], "File": "ARMISelLowering10", "Func": "addMVEVectorTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45308, "Length": 266, "Cover_Rate": 0.3468057366362451} {"Template_token": ["", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "auto", "Ty", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "if", "(", "Ty", "==", "", "||", "Ty", "==", "", "||", "Ty", "==", "", ")", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Ty", "==", "", "||", "Ty", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "}", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", "&&", "Ty", "!=", "", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isLittle", "(", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "else", "{", "if", "(", "Ty", "==", "", "||", "(", "(", "Ty", "==", "", "||", "Ty", "==", "", ")", "&&", "Alignment", ">=", "", ")", "||", "(", "(", "Ty", "==", "", "||", "Ty", "==", "", ")", "&&", "Alignment", ">=", "", ")", ")", "{", "if", "(", "Fast", ")"], "ground_truth": ["*", "Fast", "=", "true", ";"], "File": "ARMISelLowering10", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45309, "Length": 243, "Cover_Rate": 0.7714285714285715} {"Template_token": ["", "static", "SDValue", "Expand64BitShift", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "unsigned", "ShOpc", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "SDValue", "ShAmt", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "ShPartsOpc", "=", "", ";", "ConstantSDNode", "*", "Con", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShAmt", ")", ";", "if", "(", "Con", "&&", "Con", "->", "getZExtValue", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShAmt", "->", "getValueType", "(", "", ")", "==", "", ")", "ShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "if", "(", "ShOpc", "==", "", ")", "{", "if", "(", "!", "Con", ")", "ShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "ShAmt", ")", ";", "else", "ShPartsOpc", "=", "", ";", "}", "else", "if", "(", "ShOpc", "==", "", ")", "ShPartsOpc", "=", "", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ShPartsOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Lo", ",", "Hi", ",", "ShAmt", ")", ";", "Hi", "=", "SDValue", "(", "Lo", ".", "getNode", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "}", "if", "(", "!", "isOneConstant", "(", "N", "->", "getOperand", "(", "", ")", ")", "||"], "ground_truth": ["N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering10", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45310, "Length": 376, "Cover_Rate": 0.6133768352365416} {"Template_token": ["", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "}", "}", "}", "else", "if", "(", "(", "", "(", "LHS", ".", "getOpcode", "(", ")", ")", "!=", "", ")", "&&", "(", "", "(", "RHS", ".", "getOpcode", "(", ")", ")", "==", "", ")", ")", "{", "CC", "=", "", "(", "CC", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "isNullConstant", "(", "RHS", ")", ")", "{", "switch", "(", "CondCode", ")", "{", "default", ":", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "}", "}", "", "CompareType", ";", "switch", "(", "CondCode"], "ground_truth": [")", "{"], "File": "ARMISelLowering10", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45311, "Length": 183, "Cover_Rate": 0.3546511627906977} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getCmp", "(", "SDValue", "LHS", ",", "SDValue", "RHS", ",", "", "CC", ",", "SDValue", "&", "cc", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "const", "{", "if", "(", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getNode", "(", ")", ")", ")", "{", "unsigned", "C", "=", "RHSC", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isLegalICmpImmediate", "(", "(", "int32_t", ")", "C", ")", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "-", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "-", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "!=", "", "&&", "isLegalICmpImmediate", "(", "C", "+", "", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "dl", ",", "", ")", ";", "}", "break", ";", "}", "}", "}", "else", "if", "(", "(", "", "(", "LHS", ".", "getOpcode", "(", ")", ")", "!=", "", ")", "&&", "(", "", "(", "RHS", ".", "getOpcode", "(", ")", ")", "==", "", ")", ")", "{", "CC", "=", "", "(", "CC"], "ground_truth": [")", ";"], "File": "ARMISelLowering10", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45312, "Length": 318, "Cover_Rate": 0.6162790697674418} {"Template_token": ["", "CallingConv", "::", "ID", "TargetLowering", "::", "getEffectiveCallingConv", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "case", "CallingConv", "::", "_APCS", ":", "case", "CallingConv", "::", "GHC", ":", "return", "CC", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CallingConv", "::", "PreserveMost", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "return", "isVarArg", "?", "CallingConv", "::", "_AAPCS", ":", "CallingConv"], "ground_truth": ["::", "_AAPCS_VFP", ";"], "File": "ARMISelLowering10", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45313, "Length": 78, "Cover_Rate": 0.35454545454545455} {"Template_token": ["", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ",", "C", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "C", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "Cmp", ")", ";"], "File": "ARMISelLowering10", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45314, "Length": 59, "Cover_Rate": 0.43703703703703706} {"Template_token": ["", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "VT", "=", "is128Bits", "?", "", ":", "", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "MVEVMVNModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|=", "BitMask", ";", "Imm", "|="], "ground_truth": ["ImmMask", ";"], "File": "ARMISelLowering10", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45315, "Length": 290, "Cover_Rate": 0.506108202443281} {"Template_token": ["", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||"], "ground_truth": ["isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";"], "File": "ARMISelLowering10", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45316, "Length": 143, "Cover_Rate": 0.4554140127388535} {"Template_token": ["", "if", "(", "(", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", ""], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMISelLowering10", "Func": "isVectorLoadExtDesirable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45317, "Length": 39, "Cover_Rate": 0.3277310924369748} {"Template_token": ["", "SDNode", "*", "U", "=", "*", "ExtVal", "->", "use_begin", "(", ")", ";", "if", "(", "(", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOpcode", "(", ")", "==", "", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering10", "Func": "isVectorLoadExtDesirable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45318, "Length": 53, "Cover_Rate": 0.44537815126050423} {"Template_token": ["", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "OptimizeMul", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG"], "ground_truth": [",", "dl", ",", "InvalidOnQNaN", ")", ";"], "File": "ARMISelLowering10", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45319, "Length": 413, "Cover_Rate": 0.5619047619047619} {"Template_token": ["", "if", "(", "ST", "->", "genExecuteOnly", "(", ")", ")", "{", "if", "(", "isFPImmLegal", "(", "FPVal", ",", "VT", ")", ")", "return", "Op", ";", "APInt", "INTVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ";", "SDLoc", "DL", "(", "CFP", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "{", "SDValue", "Lo", "=", "DAG", ".", "getConstant", "(", "INTVal", ".", "trunc", "(", "", ")", ",", "DL", ",", "", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "INTVal", ".", "lshr", "(", "", ")", ".", "trunc", "(", "", ")", ",", "DL", ",", "", ")", ";", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Lo", ",", "Hi", ")", ";", "}", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "INTVal", ",", "DL", ",", "", ")", ")", ";", "}", "}", "if", "(", "!", "ST", "->", "hasVFP3Base", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "SDValue", "(", ")", ";", "int", "ImmVal", "=", "IsDouble", "?", "", "(", "FPVal", ")", ":", "", "(", "FPVal", ")", ";", "if", "(", "ImmVal", "!=", "-", "", ")", "{", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op"], "ground_truth": [";"], "File": "ARMISelLowering10", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45320, "Length": 234, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "(", "void", ")", "DstSz", ";", "assert", "(", "DstSz", "<", "SrcSz", "&&", "SrcSz", "<=", "", "&&", "DstSz", ">=", "", "&&", "", ")", ";", "assert", "(", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "||", "!", "Subtarget", "->", "hasFPv8Base", "(", ")", ")", "&&", "", ")", ";", "SDLoc", "Loc", "(", "Op", ")", ";", "if", "(", "SrcSz", "==", "", "&&", "Subtarget", "->", "hasFP16", "(", ")", ")", "return", "Op", ";", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "getFPROUND", "(", "SrcVT", ",", "DstVT", ")", ";", "assert", "(", "LC", "!=", "RTLIB"], "ground_truth": ["::", "UNKNOWN_LIBCALL", "&&", "", ")", ";"], "File": "ARMISelLowering10", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45321, "Length": 89, "Cover_Rate": 0.5114942528735632} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "false", ","], "ground_truth": ["SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "File": "ARMISelLowering10", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45322, "Length": 150, "Cover_Rate": 0.9554140127388535} {"Template_token": ["", "SDValue", "Elt", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "EltVT", "=", "Elt", ".", "getValueType", "(", ")", ";", "if", "(", "getTypeAction", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ")", "==", "TargetLowering", "::", "TypePromoteFloat", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "IEltVT", "=", "", "(", "EltVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "assert", "(", "getTypeAction", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "IEltVT", ")", "!=", "TargetLowering", "::", "TypePromoteFloat", ")", ";", "SDValue", "VecIn", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "VecIn", ".", "getValueType", "(", ")", ";", "EVT", "IVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "IEltVT", ",", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "IElt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "IEltVT", ",", "Elt", ")", ";", "SDValue", "IVecIn", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "IVecVT", ",", "VecIn", ")", ";", "SDValue", "IVecOut", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "IVecVT", ",", "IVecIn", ",", "IElt", ",", "Lane", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["VecVT", ",", "IVecOut", ")", ";"], "File": "ARMISelLowering10", "Func": "LowerINSERT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45323, "Length": 183, "Cover_Rate": 0.7689075630252101} {"Template_token": ["", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "", ">>", "SubVecs", ";", "for", "(", "unsigned", "LoadCount", "=", "", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{", "if", "(", "LoadCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "VecTy", "->", "getVectorElementType", "(", ")", ",", "BaseAddr", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "*", "Factor", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SV", "=", "Shuffles", "[", "i", "]"], "ground_truth": [";"], "File": "ARMISelLowering10", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45324, "Length": 221, "Cover_Rate": 0.37268128161888703} {"Template_token": ["", "Type", "*", "EltTy", "=", "VecTy", "->", "getVectorElementType", "(", ")", ";", "VectorType", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "EltTy", ",", "LaneLen", ")", ";", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "isLegalInterleavedAccessType", "(", "SubVecTy", ",", "DL", ")", ")", "return", "false", ";", "unsigned", "NumStores", "=", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "LaneLen", ")", ";", "}", "Value", "*", "BaseAddr", "=", "SI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumStores", ">", "", ")", "{", "LaneLen", "/=", "NumStores", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "SubVecTy", "->", "getVectorElementType", "(", ")", ",", "LaneLen", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "SubVecTy", "->", "getVectorElementType", "(", ")", "->", "getPointerTo", "("], "ground_truth": ["SI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";"], "File": "ARMISelLowering10", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45325, "Length": 233, "Cover_Rate": 0.3579109062980031} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "VT", ")", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getUINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", "."], "ground_truth": ["getOperand", "(", "", ")", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "File": "ARMISelLowering10", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45326, "Length": 141, "Cover_Rate": 0.9527027027027027} {"Template_token": ["", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG"], "ground_truth": [",", "true", ")", ";"], "File": "ARMISelLowering10", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45327, "Length": 468, "Cover_Rate": 0.5165562913907285} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "SatValue", ";", "uint64_t", "SatConstant", ";", "bool", "SatUSat", ";", "if", "(", "(", "(", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "||", "Subtarget", "->", "isThumb2", "(", ")", ")", "&&", "isSaturatingConditional", "(", "Op", ",", "SatValue", ",", "SatConstant", ",", "SatUSat", ")", ")", "{", "if", "(", "SatUSat", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "SatConstant", ")", ",", "dl", ",", "VT", ")", ")", ";", "else", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "SatConstant", ")", ",", "dl", ",", "VT", ")", ")", ";", "}", "SDValue", "LowerSatConstant", ";", "if", "(", "VT", "==", "", "&&", "isLowerSaturatingConditional", "(", "Op", ",", "SatValue", ",", "LowerSatConstant", ")", ")", "{", "SDValue", "ShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ")", ";", "if", "(", "isNullConstant", "(", "LowerSatConstant", ")", ")", "{", "SDValue", "NotShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShiftV", ",", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "NotShiftV", ")", ";", "}", "else", "if", "(", "isAllOnesConstant", "(", "LowerSatConstant", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "ShiftV", ")", ";", "}", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "("], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering10", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45328, "Length": 359, "Cover_Rate": 0.3966850828729282} {"Template_token": ["", "if", "(", "BVN", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "CombineANDShift", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering10", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45329, "Length": 211, "Cover_Rate": 0.6828478964401294} {"Template_token": ["", "SDValue", "CC", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "Opc", "=", "CC", "->", "getOpcode", "(", ")", ";", "SDValue", "Int", ";", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "CC", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "assert", "(", "(", "isa", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "", ")", ")", "->", "isOne", "(", ")", ")", "&&", "", ")", ";", "Int", "=", "CC", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "CC", "->", "getOpcode", "(", ")", "==", "", ")", "Int", "=", "CC", ";", "else", "return", "SDValue", "(", ")", ";", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "Int", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntOp", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Elements", "=", "Int", ".", "getOperand", "(", "", ")", ";", "SDValue", "ExitBlock", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Elements", ",", "ExitBlock"], "ground_truth": ["}", ";"], "File": "ARMISelLowering10", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45330, "Length": 198, "Cover_Rate": 0.72} {"Template_token": ["", "Int", "=", "CC", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "CC", "->", "getOpcode", "(", ")", "==", "", ")", "Int", "=", "CC", ";", "else", "return", "SDValue", "(", ")", ";", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "Int", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntOp", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Elements", "=", "Int", ".", "getOperand", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering10", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45331, "Length": 88, "Cover_Rate": 0.32} {"Template_token": ["", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Add", ":", "{", "if", "(", "!", "areExtractExts", "(", "I", "->", "getOperand", "(", "", ")", ",", "I", "->"], "ground_truth": ["getOperand", "(", "", ")", ")", ")", "return", "false", ";"], "File": "ARMISelLowering10", "Func": "shouldSinkOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45332, "Length": 43, "Cover_Rate": 0.344} {"Template_token": ["", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")"], "ground_truth": [".", "addMBB", "(", "TrapBB", ")", ";"], "File": "ARMISelLowering110", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45333, "Length": 79, "Cover_Rate": 0.39303482587064675} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerGlobalTLSAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "case", "TLSModel", "::", "LocalDynamic", ":", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";", "case", "TLSModel", "::", "InitialExec", ":", "case", "TLSModel", "::"], "ground_truth": ["LocalExec", ":"], "File": "ARMISelLowering110", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45334, "Length": 124, "Cover_Rate": 0.8794326241134752} {"Template_token": ["", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask"], "ground_truth": ["(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering110", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45335, "Length": 152, "Cover_Rate": 0.5487364620938628} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ","], "ground_truth": ["DAG", ")", ";"], "File": "ARMISelLowering110", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45336, "Length": 276, "Cover_Rate": 0.3132803632236095} {"Template_token": ["", "AFI", "->", "setReturnRegsCount", "(", "RVLocs", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA"], "ground_truth": [".", "getLocVT", "(", ")", ")", ")", ";"], "File": "ARMISelLowering110", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45337, "Length": 434, "Cover_Rate": 0.4822222222222222} {"Template_token": ["", "Instruction", "*", "TargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Acquire", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":", "if", "(", "!", "IsStore", ")"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMISelLowering112", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45338, "Length": 69, "Cover_Rate": 0.6} {"Template_token": ["", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Acquire", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":", "if", "(", "!", "IsStore", ")", "return", "nullptr", ";", "case", "AtomicOrdering", "::"], "ground_truth": ["Release", ":"], "File": "ARMISelLowering112", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45339, "Length": 46, "Cover_Rate": 0.4} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", "."], "ground_truth": ["addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ")", ";"], "File": "ARMISelLowering112", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45340, "Length": 160, "Cover_Rate": 0.3855421686746988} {"Template_token": ["", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelLowering112", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45341, "Length": 140, "Cover_Rate": 0.3373493975903614} {"Template_token": ["", "ContBB", "->", "splice", "(", "ContBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "ContBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "MBB", "->", "addSuccessor", "("], "ground_truth": ["TrapBB", ")", ";"], "File": "ARMISelLowering112", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45342, "Length": 81, "Cover_Rate": 0.3446808510638298} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering112", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45343, "Length": 432, "Cover_Rate": 0.45665961945031713} {"Template_token": ["", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")"], "ground_truth": [")", "{"], "File": "ARMISelLowering112", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45344, "Length": 400, "Cover_Rate": 0.5988023952095808} {"Template_token": ["", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "Domain", "=", "", ";", "}", "else", "if", "(", "Subtarget", "->", "isSwift", "(", ")", "&&", "Ord", "==", "AtomicOrdering", "::", "Release", ")", "{", "Domain", "=", ""], "ground_truth": [";"], "File": "ARMISelLowering112", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45345, "Length": 72, "Cover_Rate": 0.32727272727272727} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "Domain", "=", ""], "ground_truth": [";"], "File": "ARMISelLowering112", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45346, "Length": 81, "Cover_Rate": 0.36818181818181817} {"Template_token": ["", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "bool", "isSigned", "=", "(", "Opcode", "==", "", ")", ";", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult"], "ground_truth": ["(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";"], "File": "ARMISelLowering112", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45347, "Length": 204, "Cover_Rate": 0.7311827956989247} {"Template_token": ["", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallInfo", ".", "first"], "ground_truth": [";"], "File": "ARMISelLowering112", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45348, "Length": 190, "Cover_Rate": 0.6810035842293907} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering112", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45349, "Length": 187, "Cover_Rate": 0.3903966597077244} {"Template_token": ["", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "TLS", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLSArray", ",", "Slot", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TLS", ",", "LowerGlobalAddressWindows", "(", "Op"], "ground_truth": [",", "DAG", ")", ")", ";"], "File": "ARMISelLowering112", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45350, "Length": 197, "Cover_Rate": 0.4912718204488778} {"Template_token": ["", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", "."], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering112", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45351, "Length": 469, "Cover_Rate": 0.6550279329608939} {"Template_token": ["", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["dl", ",", "", ",", "N0", ")", ";"], "File": "ARMISelLowering112", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45352, "Length": 163, "Cover_Rate": 0.5015384615384615} {"Template_token": ["", "SDValue", "Concat0Op1", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Concat1Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Concat0Op1", ".", "isUndef", "(", ")", "||", "!", "Concat1Op1", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat0Op1", ".", "getValueType", "(", ")", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "Concat1Op1", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewConcat", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ".", "getOperand", "(", "", ")", ",", "Op1", ".", "getOperand", "(", "", ")", ")", ";", "SmallVector", "<", "int", ",", "", ">", "NewMask", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HalfElts", "=", "NumElts", "/", "", ";", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "n", "=", "", ";", "n", "<", "NumElts", ";"], "ground_truth": ["++", "n", ")", "{"], "File": "ARMISelLowering112", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45353, "Length": 183, "Cover_Rate": 0.5140449438202247} {"Template_token": ["", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "", "*", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getUNDEF", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "", "*", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Src", ".", "MaxElt", "-", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "NumSrcElts", ";", "}", "else", "if", "(", "Src", ".", "MaxElt", "<", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "else", "{", "SDValue", "VEXTSrc1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "VEXTSrc2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "VEXTSrc1", ",", "VEXTSrc2", ",", "DAG", ".", "getConstant", "(", "Src", ".", "MinElt", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "Src", ".", "MinElt", ";", "}", "}", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", "==", "SmallestEltTy", ")", "continue", ";", "assert", "(", "ShuffleVT", ".", "getVectorElementType", "(", ")", "==", "SmallestEltTy", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ShuffleVT", ",", "Src", ".", "ShuffleVec", ")", ";", "Src", ".", "WindowScale", "=", "SrcEltTy", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "Src", ".", "WindowBase", "*=", "Src", ".", "WindowScale", ";", "}", "DEBUG", "(", "for", "(", "auto", "Src", ":", "Sources", ")", "assert", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", "==", "ShuffleVT", ")", ";", ")", ";", "SmallVector", "<", "int", ",", "", ">", "Mask", "(", "ShuffleVT", ".", "getVectorNumElements", "(", ")", ",", "-", "", ")", ";", "int", "BitsPerShuffleLane", "=", "ShuffleVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "VT", ".", "getVectorNumElements", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Entry", "=", "Op", ".", "getOperand"], "ground_truth": ["(", "i", ")", ";"], "File": "ARMISelLowering112", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45354, "Length": 473, "Cover_Rate": 0.36162079510703365} {"Template_token": ["", "SDNode", "*", "V", "=", "Vec", ".", "getNode", "(", ")", ";", "unsigned", "nextIndex", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "default", ":", "assert", "(", "", "&&", "", ")"], "ground_truth": [";"], "File": "ARMISelLowering114", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45355, "Length": 327, "Cover_Rate": 0.6033210332103321} {"Template_token": ["", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "N1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec", "=", "N0", "->", "getOperand", "(", "", ")", "->", "getOperand", "(", "", ")", ";", "SDNode", "*", "V", "=", "Vec", ".", "getNode", "(", ")", ";", "unsigned", "nextIndex", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")"], "ground_truth": [";"], "File": "ARMISelLowering114", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45356, "Length": 352, "Cover_Rate": 0.6494464944649446} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ","], "ground_truth": ["Expand", ")", ";"], "File": "ARMISelLowering114", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45357, "Length": 297, "Cover_Rate": 0.45068285280728376} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "}", "case", "CallingConv", "::", "C", ":", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "if", "(", "!", "isVarArg", ")", "return", "("], "ground_truth": ["Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";"], "File": "ARMISelLowering114", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45358, "Length": 138, "Cover_Rate": 0.71875} {"Template_token": ["", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "", "*", "", ")", "{", "continue", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VecTy", ";", "Tys", "[", "n", "++", "]", "=", "", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumResultVecs", "+", "", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->"], "ground_truth": ["getOperand", "(", "AddrOpIdx", ")", ")", ";"], "File": "ARMISelLowering114", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45359, "Length": 359, "Cover_Rate": 0.3485436893203884} {"Template_token": ["", "FastISel", "*", "TargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&"], "ground_truth": ["funcInfo", ")", "const", "{"], "File": "ARMISelLowering114", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45360, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "FastISel", "*", "TargetLowering", "::", "createFastISel", "("], "ground_truth": ["FunctionLoweringInfo", "&", "funcInfo", ")", "const", "{"], "File": "ARMISelLowering114", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45361, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelLowering114", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45362, "Length": 318, "Cover_Rate": 0.4622093023255814} {"Template_token": ["", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg"], "ground_truth": ["(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMISelLowering114", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45363, "Length": 252, "Cover_Rate": 0.36627906976744184} {"Template_token": ["", "if", "(", "IsCmpxchg", ")", "{", "contBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "cont2BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "}", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "if", "(", "IsCmpxchg", ")", "{", "MF", "->", "insert", "(", "It", ",", "contBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "cont2BB", ")", ";", "}", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "storesuccess", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "", ")", ";", "if", "(", "IsCmpxchg", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "i", "==", "", "?", "destlo", ":", "desthi", ")", ".", "addReg", "(", "i", "==", "", "?", "vallo", ":", "valhi", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "->", "addSuccessor", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";", "BB", "=", "(", "i", "==", "", "?"], "ground_truth": ["contBB", ":", "cont2BB", ")", ";"], "File": "ARMISelLowering114", "Func": "EmitAtomicBinary64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45364, "Length": 360, "Cover_Rate": 0.3564356435643564} {"Template_token": ["", "unsigned", "oldval", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "newval", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "isThumb2", "?", "", ":", "", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "dest", ",", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "oldval", ",", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "newval", ",", "", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB"], "ground_truth": [";"], "File": "ARMISelLowering114", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45365, "Length": 341, "Cover_Rate": 0.4789325842696629} {"Template_token": ["", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "exitMBB", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return"], "ground_truth": ["BB", ";"], "File": "ARMISelLowering114", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45366, "Length": 446, "Cover_Rate": 0.6264044943820225} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "", ";", "if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "Cost", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "", ";", "Cost", "=", "", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering114", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45367, "Length": 71, "Cover_Rate": 0.3641025641025641} {"Template_token": ["", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelLowering114", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45368, "Length": 87, "Cover_Rate": 0.3466135458167331} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "", ")", "return", "", ";", "else", "if", "(", "VT", "==", "", ")", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering114", "Func": "getRegClassFor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45369, "Length": 28, "Cover_Rate": 0.49122807017543857} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "", ")", "return", "", ";", "else", "if", "(", "VT", "==", "", ")", "return", "", ";", "}", "return", "TargetLowering", "::", "getRegClassFor", "("], "ground_truth": ["VT", ")", ";"], "File": "ARMISelLowering114", "Func": "getRegClassFor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45370, "Length": 37, "Cover_Rate": 0.6491228070175439} {"Template_token": ["", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "unsigned", "NumElts", "=", "", ";", "for", "(", "unsigned", "ArgI", "=", "", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "ArgTy", ")", "/", "", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "", ";", "Info", ".", "vol", "=", "true", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering114", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45371, "Length": 307, "Cover_Rate": 0.5738317757009346} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "uint64_t", "NumElts", "=", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "I", ".", "getType", "(", ")", ")", "/", "", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "unsigned", "NumElts", "=", "", ";", "for", "(", "unsigned", "ArgI", "=", "", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "ArgTy", ")", "/", "", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", ";", "Info", ".", "ptrVal", "=", "I"], "ground_truth": [".", "getArgOperand", "(", "", ")", ";"], "File": "ARMISelLowering114", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45372, "Length": 356, "Cover_Rate": 0.6654205607476635} {"Template_token": ["", "if", "(", "isVarArg", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CCMatch", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs1", ";", "CCState", "CCInfo1", "(", "CalleeCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs1", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo1", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs2", ";", "CCState", "CCInfo2", "(", "CallerCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs2", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo2", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs1", ".", "size", "(", ")", "!=", "RVLocs2", ".", "size", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "["], "ground_truth": ["i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";"], "File": "ARMISelLowering114", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45373, "Length": 232, "Cover_Rate": 0.32447552447552447} {"Template_token": ["", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "ExtraOp", "=", "true", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "ExtraOp", "=", "true", ";", "break", ";", "}", "if", "(", "!", "ExtraOp", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "Op", "->", "getDebugLoc", "(", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "Op", "->", "getDebugLoc", "(", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", "."], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerADDC_ADDE_SUBC_SUBE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45374, "Length": 117, "Cover_Rate": 0.585} {"Template_token": ["", "}", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "usesOnlyOneValue", "&&", "EltSize", "<=", "", ")", "{", "if", "(", "!", "isConstant", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "&", "Ops", "[", "", "]", ",", "NumElts", ")", ";", "Val", "=", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG", ",", "ST", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "SDValue", "Val", "=", "IsSingleInstrConstant", "(", "Value", ",", "DAG", ",", "ST", ",", "dl", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "isConstant", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElts", ">=", "", ")", "{", "SDValue", "shuffle", "=", "ReconstructShuffle", "(", "Op", ",", "DAG", ")", ";", "if", "(", "shuffle", "!=", "SDValue", "(", ")", ")", "return", "shuffle", ";", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext"], "ground_truth": ["(", ")", ",", "EltVT", ",", "NumElts", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45375, "Length": 321, "Cover_Rate": 0.3660205245153934} {"Template_token": ["", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "", "&&", "", ")", ";", "int", "index", "=", "ArgLocs", "[", "i", "]", ".", "getValNo", "(", ")", ";", "if", "(", "index", "!=", "lastInsIndex", ")", "{", "", "Flags", "=", "Ins", "[", "index", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "VARegSize", ",", "VARegSaveSize", ";", "computeRegArea", "(", "CCInfo", ",", "MF", ",", "VARegSize", ",", "VARegSaveSize", ")", ";", "VarArgStyleRegisters", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "", ")", ";", "unsigned", "Bytes", "=", "Flags", ".", "getByValSize", "(", ")", "-", "VARegSize", ";", "if", "(", "Bytes", "==", "", ")", "Bytes", "=", "", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Bytes", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "false", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45376, "Length": 304, "Cover_Rate": 0.3067608476286579} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";", "else", "return", "LowerToTLSExecModels", "(", "GA", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering114", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45377, "Length": 68, "Cover_Rate": 0.9855072463768116} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op"], "ground_truth": [".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45378, "Length": 46, "Cover_Rate": 0.3458646616541353} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering114", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45379, "Length": 62, "Cover_Rate": 0.46616541353383456} {"Template_token": ["", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ","], "ground_truth": ["DAG", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45380, "Length": 283, "Cover_Rate": 0.4639344262295082} {"Template_token": ["", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "cc", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cmp", "=", "duplicateCmp", "(", "Cond", ".", "getOperand", "(", "", ")", ",", "DAG", ")", ";", "assert", "(", "True", ".", "getValueType", "(", ")", "==", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "True", ",", "False", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "}", "}", "return", "DAG", ".", "getSelectCC", "(", "dl", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "", ",", "Cond", "."], "ground_truth": ["getValueType", "(", ")", ")", ",", "SelectTrue", ",", "SelectFalse", ",", "", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45381, "Length": 171, "Cover_Rate": 0.5533980582524272} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45382, "Length": 139, "Cover_Rate": 0.36103896103896105} {"Template_token": ["", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "CallingConv", "::", "C", ",", "false", ",", "true", ",", "DAG", "."], "ground_truth": ["getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45383, "Length": 132, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "static", "SDValue", "LowerVectorFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType"], "ground_truth": ["(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45384, "Length": 29, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "static", "SDValue", "LowerVectorINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "assert", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "unsigned", "CastOpc", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "CastOpc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op"], "ground_truth": [")", ";"], "File": "ARMISelLowering114", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45385, "Length": 197, "Cover_Rate": 0.8954545454545455} {"Template_token": ["", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ";", "if", "(", "!", "FINode", ")", "return", "false", ";", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "}", "else", "return", "false", ";", "assert", "(", "FI", "!=", "INT_MAX", ")", ";", "if", "(", "!", "MFI", "->", "isFixedObjectIndex", "(", "FI", ")", ")", "return", "false", ";", "return", "Offset", "==", "MFI", "->", "getObjectOffset", "(", "FI", ")", "&&"], "ground_truth": ["Bytes", "==", "MFI", "->", "getObjectSize", "(", "FI", ")", ";"], "File": "ARMISelLowering114", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45386, "Length": 81, "Cover_Rate": 0.3151750972762646} {"Template_token": ["", "bool", "TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "EnableTailCalls"], "ground_truth": [")", "return", "false", ";"], "File": "ARMISelLowering114", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45387, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "SDValue", "Result", "=", "AddCombineToVPADDL", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "", "&&", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering114", "Func": "PerformADDCombineWithOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45388, "Length": 79, "Cover_Rate": 0.7314814814814815} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "LHS", "=", "Cmp", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Cmp", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "TrueVal", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "cc", "=", "N", "->", "getOperand", "(", "", ")", ";", "", "CC", "=", "(", "", ")", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Res", ";", "if", "(", "CC", "==", "", "&&", "FalseVal", "==", "RHS", "&&", "FalseVal", "!=", "LHS", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "TrueVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "Cmp", ")", ";", "}", "else", "if", "(", "CC", "==", "", "&&", "TrueVal", "==", "RHS", ")", "{", "SDValue", "cc", ";", "SDValue", "NewCmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "", ","], "ground_truth": ["cc", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering114", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45389, "Length": 167, "Cover_Rate": 0.40632603406326034} {"Template_token": ["", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "MulAmt", "=", "C", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "CountTrailingZeros_64", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "", "-", "", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "if", "(", "ShiftAmt", "!=", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering114", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45390, "Length": 239, "Cover_Rate": 0.6584022038567493} {"Template_token": ["", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "", ")", ";", "SDValue", "MaskOp", "=", "N0", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "MaskOp", ")", ";", "if", "(", "!", "MaskC", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask", "=", "MaskC", "->", "getZExtValue", "(", ")", ";", "if", "(", "Mask", "==", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", ";", "ConstantSDNode", "*", "N1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N1C", ")", "{", "unsigned", "Val", "=", "N1C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Val", "&", "~", "Mask", ")", "!=", "Val", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", ")", "{", "Val", ">>=", "CountTrailingZeros_32", "(", "~", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}", "else", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "{", "ConstantSDNode", "*", "N11C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N11C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", "&&", "(", "Mask", "==", "~", "Mask2", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "amt", "=", "CountTrailingZeros_32", "(", "Mask2", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "amt", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering114", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45391, "Length": 431, "Cover_Rate": 0.37445699391833187} {"Template_token": ["", "ShuffleSrcs", "[", "i", "]", "=", "SourceVecs", "[", "i", "]", ";", "VEXTOffsets", "[", "i", "]", "=", "", ";", "continue", ";", "}", "else", "if", "(", "SourceVecs", "[", "i", "]", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "<", "NumElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "SourceVecs", "[", "i", "]", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "", "*", "NumElts", "&&", "", ")", ";", "if", "(", "MaxElts", "[", "i", "]", "-", "MinElts", "[", "i", "]", ">=", "NumElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "MinElts", "[", "i", "]", ">=", "NumElts", ")", "{", "VEXTOffsets", "[", "i", "]", "=", "NumElts", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", ")", ")", ";", "}", "else", "if", "(", "MaxElts", "[", "i", "]", "<", "NumElts", ")", "{", "VEXTOffsets", "[", "i", "]", "=", "", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "{", "VEXTOffsets", "[", "i", "]", "=", "MinElts", "[", "i", "]", ";", "SDValue", "VEXTSrc1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "SDValue", "VEXTSrc2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SourceVecs", "[", "i", "]", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", ")", ")", ";", "ShuffleSrcs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "VEXTSrc1", ",", "VEXTSrc2", ",", "DAG", ".", "getConstant", "(", "VEXTOffsets", "[", "i", "]", ",", "", ")", ")", ";", "}", "}", "SmallVector", "<", "int", ",", "", ">", "Mask", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts"], "ground_truth": [";", "++", "i", ")", "{"], "File": "ARMISelLowering114", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45392, "Length": 302, "Cover_Rate": 0.36167664670658684} {"Template_token": ["", "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "isThumb", "||", "isThumb2", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolMBB", "::", "Create", "(", "F", "->", "getContext", "(", ")", ",", "DispatchBB", ",", "PCLabelId", ",", "PCAdj", ")", ";", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb", "?", "", ":", "", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "", ")", ";", "MachineMemOperand", "*", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->"], "ground_truth": ["createVirtualRegister", "(", "TRC", ")", ";"], "File": "ARMISelLowering114", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45393, "Length": 444, "Cover_Rate": 0.5068493150684932} {"Template_token": ["", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CInt", ".", "trunc", "(", "EltSize", ")", ",", "TruncVT", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "", "(", "TruncVT", ",", "NumElts", ")", ",", "Ops", ".", "data", "("], "ground_truth": [")", ",", "NumElts", ")", ";"], "File": "ARMISelLowering114", "Func": "SkipExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45394, "Length": 132, "Cover_Rate": 0.3393316195372751} {"Template_token": ["", "SDValue", "ShAmt", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "ShPartsOpc", "=", "", ";", "ConstantSDNode", "*", "Con", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShAmt", ")", ";", "if", "(", "ShAmt", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ">", "", "||", "(", "Con", "&&", "Con", "->", "getZExtValue", "(", ")", ">=", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShAmt", "->", "getValueType", "(", "", ")", "!=", "", ")", "ShAmt", "=", "DAG", ".", "getZExtOrTrunc", "(", "ShAmt", ",", "dl", ",", "", ")", ";", "if", "(", "ShOpc", "==", "", ")", "{", "if", "(", "!", "Con", ")", "ShAmt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "ShAmt", ")", ";", "else", "ShPartsOpc", "=", "", ";", "}", "else", "if", "(", "ShOpc", "==", "", ")", "ShPartsOpc", "=", "", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ShPartsOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Lo", ",", "Hi", ",", "ShAmt", ")", ";", "Hi", "=", "SDValue", "(", "Lo", ".", "getNode", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo"], "ground_truth": [",", "Hi", ")", ";"], "File": "ARMISelLowering115", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45395, "Length": 257, "Cover_Rate": 0.4206219312602291} {"Template_token": ["", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "if", "(", "NumElts", "==", "", ")", "{", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "unsigned", "Bits32", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "&&", "!", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "bool", "BitSet", "=", "V", ".", "isUndef", "(", ")", "?", "false", ":", "cast", "<", "ConstantSDNode", ">", "(", "V", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "BitSet", ")", "Bits32", "|=", "BoolMask", "<<", "(", "i", "*", "BitsPerBool", ")", ";", "}", "SDValue", "Base", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Bits32", ",", "dl", ",", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "||", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "Base", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Base", ",", "V", ",", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "", ")", ")", ";", "}", "return"], "ground_truth": ["Base", ";"], "File": "ARMISelLowering115", "Func": "LowerBUILD_VECTOR_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45396, "Length": 220, "Cover_Rate": 0.707395498392283} {"Template_token": ["", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering115", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45397, "Length": 359, "Cover_Rate": 0.379492600422833} {"Template_token": ["", "assert", "(", "llvm", "::", "all_of", "(", "ShuffleMask", ",", "[", "&", "]", "(", "int", "i", ")", "{", "return", "i", "<", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", ")", "&&", "", ")", ";", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "SubVT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "SubV2", "=", "SubV1", ";", "assert", "(", "(", "WhichResult", "==", "", ")", "&&", "", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "SubVT", ",", "SubVT", ")", ",", "SubV1", ",", "SubV2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Res", ".", "getValue", "(", "", ")", ",", "Res", ".", "getValue", "(", "", ")", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "else", "if", "(", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", "{", "unsigned", "LHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "RHSID", "=", "(", "PFEntry", ">>", "", ")", "&", "(", "(", "", "<<", "", ")", "-", "", ")", ";", "unsigned", "PFEntryLHS", "=", "PerfectShuffleTable", "[", "LHSID", "]", ";", "unsigned", "PFEntryRHS", "=", "PerfectShuffleTable", "[", "RHSID", "]", ";", "if", "(", "isLegalMVEShuffleOp", "(", "PFEntryLHS", ")", "&&", "isLegalMVEShuffleOp", "(", "PFEntryRHS", ")", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "}", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG"], "ground_truth": [".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";"], "File": "ARMISelLowering115", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45398, "Length": 523, "Cover_Rate": 0.40076628352490423} {"Template_token": ["", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "="], "ground_truth": ["exitMBB", ";"], "File": "ARMISelLowering116", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45399, "Length": 404, "Cover_Rate": 0.5863570391872278} {"Template_token": ["", "extendOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "extendOpc", "=", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "", ":", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "signExtend", "&&", "extendOpc", ")", "{", "oldval", "=", "MRI", ".", "createVirtualRegister", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "extendOpc", ")", ",", "oldval", ")", ".", "addReg", "(", "dest", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "oldval", ")", ".", "addReg", "(", "incr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ",", "scratch2", ")", ".", "addReg", "(", "oldval", ")", ".", "addReg", "(", "incr", ")", ".", "addImm", "(", "Cond", ")", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB"], "ground_truth": [")", ";"], "File": "ARMISelLowering116", "Func": "EmitAtomicBinaryMinMax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45400, "Length": 361, "Cover_Rate": 0.473753280839895} {"Template_token": ["", "isCand", "=", "isCMOVWithZeroOrAllOnesLHS", "(", "N0", ",", "isAND", ")", ";", "if", "(", "isCand", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "}", "if", "(", "!", "isCand", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", ""], "ground_truth": [";", "break", ";"], "File": "ARMISelLowering116", "Func": "formConditionalOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45401, "Length": 72, "Cover_Rate": 0.3380281690140845} {"Template_token": ["", "SDValue", "TargetLowering", "::", "GetF64FormalArgument", "(", "CCValAssign", "&", "VA", ",", "CCValAssign", "&", "NextVA", ",", "SDValue", "&", "Root", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "", ";", "else", "RC", "=", "", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", "."], "ground_truth": ["getLocReg", "(", ")", ",", "RC", ")", ";"], "File": "ARMISelLowering116", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45402, "Length": 205, "Cover_Rate": 0.8134920634920635} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "", ";", "else", "if", "(", "VT", "==", "", ")", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering116", "Func": "getRegClassFor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45403, "Length": 19, "Cover_Rate": 0.3275862068965517} {"Template_token": ["", "if", "(", "(", "!", "State", "->", "isFirstByValRegValid", "(", ")", ")", "&&", "(", "", "<=", "reg", ")", "&&", "(", "reg", "<=", "", ")", ")", "{", "State", "->", "setFirstByValReg", "(", "reg", ")", ";", "if", "(", "State", "->", "getCallOrPrologue", "(", ")", "=="], "ground_truth": ["Call", ")", "{"], "File": "ARMISelLowering116", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45404, "Length": 42, "Cover_Rate": 0.30656934306569344} {"Template_token": ["", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseVal", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "if", "(", "AllOnes", ")", "return", "C", "->", "isAllOnesValue", "(", ")", ";", "return", "C", "->", "isNullValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering116", "Func": "isCMOVWithZeroOrAllOnesLHS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45405, "Length": 38, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "static", "bool", "isCMOVWithZeroOrAllOnesLHS", "(", "SDValue", "N", ",", "bool", "AllOnes", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDValue", "FalseVal", "=", "N", ".", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseVal", ")", ";", "if", "(", "!", "C", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering116", "Func": "isCMOVWithZeroOrAllOnesLHS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45406, "Length": 65, "Cover_Rate": 0.7558139534883721} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocReg", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocMemOffset", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocMemOffset", "(", ")", ")", "return", "false", ";", "}", "}", "}", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", "."], "ground_truth": ["isRegLoc", "(", ")", ")", "return", "false", ";"], "File": "ARMISelLowering116", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45407, "Length": 407, "Cover_Rate": 0.5740479548660085} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelLowering116", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45408, "Length": 180, "Cover_Rate": 0.5521472392638037} {"Template_token": ["", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ","], "ground_truth": ["true", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering116", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45409, "Length": 99, "Cover_Rate": 0.30368098159509205} {"Template_token": ["", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "CombineBaseUpdate", "(", "N", ",", "DCI"], "ground_truth": [")", ";"], "File": "ARMISelLowering116", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45410, "Length": 273, "Cover_Rate": 0.5405940594059406} {"Template_token": ["", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vorr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vorr", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "COR", "=", "formConditionalOp", "(", "N", ",", "DAG", ",", "true", ")", ";", "if", "(", "COR", ".", "getNode", "(", ")", ")", "return", "COR", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "APInt", "SplatBits0", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "APInt", "SplatBits1", ";", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "N1", "->", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ")", ";", "}", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", "||", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", ".", "getOperand", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering116", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45411, "Length": 379, "Cover_Rate": 0.319831223628692} {"Template_token": ["", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")"], "ground_truth": [".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "File": "ARMISelLowering117", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45412, "Length": 189, "Cover_Rate": 0.4543269230769231} {"Template_token": ["", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill"], "ground_truth": [")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "File": "ARMISelLowering117", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45413, "Length": 285, "Cover_Rate": 0.6850961538461539} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm"], "ground_truth": [",", "WhichResult", ";"], "File": "ARMISelLowering117", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45414, "Length": 115, "Cover_Rate": 0.42124542124542125} {"Template_token": ["", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts"], "ground_truth": [";", "j", "+=", "", ")", "{"], "File": "ARMISelLowering117", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45415, "Length": 91, "Cover_Rate": 0.4155251141552511} {"Template_token": ["", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "++", "j", ")", "{", "if", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "", "*", "j", "+", "WhichResult", ")", "return", "false", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult"], "ground_truth": ["=", "", ";"], "File": "ARMISelLowering117", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45416, "Length": 76, "Cover_Rate": 0.41530054644808745} {"Template_token": ["", "static", "bool", "isVZIPMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts"], "ground_truth": ["/", "", ";"], "File": "ARMISelLowering117", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45417, "Length": 110, "Cover_Rate": 0.49107142857142855} {"Template_token": ["", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "Idx", ")", ")", "return", "false", ";", "Idx", "+="], "ground_truth": ["", ";"], "File": "ARMISelLowering117", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45418, "Length": 158, "Cover_Rate": 0.7117117117117117} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", "||", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", "&&", "Subtarget", "->", "isThumb", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelLowering117", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45419, "Length": 138, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "bool", "IsRO", "=", "isReadOnly", "(", "GV", ")", ";", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", "&&", "!", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "if", "(", "SDValue", "V", "=", "promoteToConstantPool", "(", "GV", ",", "DAG", ",", "PtrVT", ",", "dl", ")", ")", "return", "V", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", "."], "ground_truth": ["getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering117", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45420, "Length": 232, "Cover_Rate": 0.32} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "DescAddr", "=", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "", ",", "", ","], "ground_truth": ["Chain", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering117", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45421, "Length": 250, "Cover_Rate": 0.8833922261484098} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "DescAddr", "=", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true"], "ground_truth": [")", ";"], "File": "ARMISelLowering117", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45422, "Length": 102, "Cover_Rate": 0.36042402826855124} {"Template_token": ["", "if", "(", "N1C", ")", "{", "unsigned", "Val", "=", "N1C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Val", "&", "~", "Mask", ")", "!=", "Val", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", ")", "{", "Val", ">>=", "countTrailingZeros", "(", "~", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Val", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}", "else", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "{", "ConstantSDNode", "*", "N11C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N11C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask2", "=", "N11C", "->", "getZExtValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", "&&", "(", "Mask", "==", "~", "Mask2", ")", ")", "{", "if", "(", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "amt", "=", "countTrailingZeros", "(", "Mask2", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "amt", ",", "DL", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "", "(", "~", "Mask", ")", "&&", "(", "~", "Mask", "==", "Mask2", ")", ")", "{", "if", "(", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask2", "==", "", "||", "Mask2", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "countTrailingZeros", "(", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "lsb", ",", "DL", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask2", ",", "DL", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "N1", ",", "MaskC", "->", "getAPIntValue", "(", ")", ")", "&&", "N00", ".", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode"], "ground_truth": [">", "(", "N00", ".", "getOperand", "(", "", ")", ")", "&&", "", "(", "~", "Mask", ")", ")", "{"], "File": "ARMISelLowering117", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45423, "Length": 439, "Cover_Rate": 0.3574918566775244} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "CarryVT", ",", "", ")"], "ground_truth": [",", "BoolCarry", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "CarryVT", ")", ")", ";"], "File": "ARMISelLowering118", "Func": "ConvertBooleanCarryToCarryFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45424, "Length": 32, "Cover_Rate": 0.5} {"Template_token": ["", "}", "else", "{", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Carry", ".", "getValue", "(", "", ")", ")", ";", "Carry", "=", "ConvertCarryFlagToBooleanCarry", "(", "Result", ".", "getValue", "(", "", ")"], "ground_truth": [",", "VT", ",", "DAG", ")", ";"], "File": "ARMISelLowering118", "Func": "LowerADDSUBCARRY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45425, "Length": 88, "Cover_Rate": 0.3024054982817869} {"Template_token": ["", "if", "(", "Cond", ".", "getResNo", "(", ")", "==", "", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Cond", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "Cond", ",", "DAG", ",", "cc", ")", ";", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering118", "Func": "LowerBRCOND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45426, "Length": 141, "Cover_Rate": 0.5486381322957199} {"Template_token": ["", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR", ",", "Res", ".", "getValue", "(", "", ")", "}", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "VTList", ",", "Ops", ")", ";"], "File": "ARMISelLowering118", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45427, "Length": 398, "Cover_Rate": 0.5482093663911846} {"Template_token": ["", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc"], "ground_truth": [";"], "File": "ARMISelLowering118", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45428, "Length": 229, "Cover_Rate": 0.3154269972451791} {"Template_token": ["", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerSignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerUnsignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerDivRem", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_EXTEND"], "ground_truth": ["(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering118", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45429, "Length": 418, "Cover_Rate": 0.44849785407725323} {"Template_token": ["", "default", ":", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "||", "U", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", "&&", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";", "APInt", "C2Int", "=", "C2", "->", "getAPIntValue", "(", ")", ";", "APInt", "C1Int", "=", "C1ShlC2", "->", "getAPIntValue", "(", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "C2Int", ".", "getBitWidth", "(", ")", ",", "C2Int", ".", "getBitWidth", "(", ")", "-", "C2", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "(", "C1Int", "&", "Mask", ")", "!=", "C1Int", ")", "return", "SDValue", "(", ")", ";", "C1Int", ".", "lshrInPlace", "(", "C2Int", ")", ";", "auto", "LargeImm", "=", "[", "]", "(", "const", "APInt", "&", "Imm", ")", "{", "unsigned", "Zeros", "=", "Imm", ".", "countLeadingZeros", "(", ")", "+", "Imm", ".", "countTrailingZeros", "(", ")", ";", "return", "Imm", ".", "getBitWidth", "(", ")", "-", "Zeros", ">", "", ";", "}", ";", "if", "(", "LargeImm", "(", "C1Int", ")", "||", "LargeImm", "(", "C2Int", ")", ")", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "ARMISelLowering118", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45430, "Length": 337, "Cover_Rate": 0.5561056105610561} {"Template_token": ["", "Type", "*", "EltTy", "=", "VecTy", "->", "getVectorElementType", "(", ")", ";", "VectorType", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "EltTy", ",", "NumSubElts", ")", ";", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "SubVecTy", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "EltTy", ")", "==", "", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "SubVecSize", "!=", "", "&&", "SubVecSize", "!=", "", ")", "||", "EltIs64Bits", ")", "return", "false", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumSubElts", ")", ";", "}", "static", "const", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "SI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Int8Ptr", ",", "SubVecTy", "}", ";", "Function", "*", "VstNFunc", "=", "", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Factor", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "getSequentialMask", "(", "Builder", ",", "NumSubElts", "*", "i", ",", "NumSubElts", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "SI", "->", "getAlignment", "(", ")", ")", ")", ";", "Builder", ".", "CreateCall", "(", "VstNFunc", ","], "ground_truth": ["Ops", ")", ";"], "File": "ARMISelLowering119", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45431, "Length": 345, "Cover_Rate": 0.8060747663551402} {"Template_token": ["", "auto", "CCNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "CMOV", "->", "getOperand", "(", "", ")", ")", ";", "auto", "CC", "=", "CCNode", "->", "getAPIntValue", "(", ")", ".", "getLimitedValue", "(", ")", ";", "SDValue", "CmpZ", "=", "CMOV", "->", "getOperand", "(", "", ")", ";", "assert", "(", "CmpZ", "->", "getOpcode", "(", ")", "==", "", ")", ";", "SDValue", "And", "=", "CmpZ", "->", "getOperand", "(", "", ")", ";", "if", "(", "And", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "AndC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndC", "||", "!", "AndC", "->", "getAPIntValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", "==", "", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "}", "else", "{", "assert", "(", "CC", "==", "", "&&", "", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "computeKnownBits", "(", "DAG", ",", "Y", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "(", "OrCI", "&", "KnownZero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";", "}", "for", "(", "unsigned", "BitInY", "=", "", ",", "NumActiveBits", "=", "OrCI"], "ground_truth": [".", "getActiveBits", "(", ")", ";"], "File": "ARMISelLowering119", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45432, "Length": 365, "Cover_Rate": 0.7510288065843621} {"Template_token": ["", "SDValue", "AddeOp0", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "SDValue", "AddeOp1", "=", "AddeNode", "->", "getOperand", "(", "", ")", ";", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiAdd", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering11", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45433, "Length": 265, "Cover_Rate": 0.4351395730706076} {"Template_token": ["", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "", ")", "?", "", ":", "", ";", "SDValue", "*", "HiAdd", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";", "Ops", ".", "push_back", "("], "ground_truth": ["*", "HiAdd", ")", ";"], "File": "ARMISelLowering11", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45434, "Length": 261, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "PrevAddc", "==", "nullptr", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDValue", "MLAL", "=", "AddCombineTo64bitMLAL", "(", "PrevAddc", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "MLAL", "!=", "SDValue", "(", "PrevAddc", ",", "", ")", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDNode", "*", "UmlalNode", "=", "nullptr", ";", "SDValue", "AddHi", ";", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "auto", "*", "Zero", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "UmlalNode", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Zero", "||", "Zero", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcNode", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "!", "AddeNode", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "Zero", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", ")", "||", "(", "AddeNode", "->", "getOperand", "("], "ground_truth": ["", ")", ".", "getNode", "(", ")", "==", "UmlalNode", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "Zero", ")", ")", "{"], "File": "ARMISelLowering11", "Func": "AddCombineTo64bitUMAAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45435, "Length": 332, "Cover_Rate": 0.6228893058161351} {"Template_token": ["", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", ".", "setDesc", "(", "*", "MCID", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MI", ".", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["i", "!=", "e", ";"], "File": "ARMISelLowering11", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45436, "Length": 161, "Cover_Rate": 0.43989071038251365} {"Template_token": ["", "return", ";", "}", "const", "MCInstrDesc", "*", "MCID", "=", "&", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", ".", "setDesc", "(", "*", "MCID", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MI", ".", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", ".", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!"], "ground_truth": ["definesCPSR", ")", "{"], "File": "ARMISelLowering11", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45437, "Length": 248, "Cover_Rate": 0.6775956284153005} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "Fast", ":", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "return", "(", "Return", "?", "RetCC__APCS"], "ground_truth": [":", "CC__APCS_GHC", ")", ";"], "File": "ARMISelLowering11", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45438, "Length": 77, "Cover_Rate": 0.6311475409836066} {"Template_token": ["", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "Fast", ":", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "return", "(", "Return", "?", "RetCC__APCS", ":"], "ground_truth": ["CC__APCS_GHC", ")", ";"], "File": "ARMISelLowering11", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45439, "Length": 51, "Cover_Rate": 0.4180327868852459} {"Template_token": ["", "SDLoc", "dl", "(", "V", ".", "getNode", "(", ")", ")", ";", "SDValue", "VLo", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "V", ",", "dl", ",", "", ")", ";", "SDValue", "VHi", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "V", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ",", "dl", ",", "", ")", ";", "SDValue", "RegClass", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ";", "SDValue", "SubReg0", "=", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering11", "Func": "createGPRPairNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45440, "Length": 88, "Cover_Rate": 0.4943820224719101} {"Template_token": ["", "Instruction", "*", "TargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Acquire", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":", "if", "(", "!", "IsStore", ")", "return"], "ground_truth": ["nullptr", ";"], "File": "ARMISelLowering11", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45441, "Length": 69, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "ValTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsAcquire", "?", "", ":", "", ";", "Function", "*", "Ldrex", "=", "llvm", "::", "", "(", "M", ",", "Int", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ",", "", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "", ")", ")", ",", "", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "", "Int", "=", "IsAcquire", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMISelLowering11", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45442, "Length": 192, "Cover_Rate": 0.5962732919254659} {"Template_token": ["", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ".", "addReg", "("], "ground_truth": ["", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45443, "Length": 296, "Cover_Rate": 0.7132530120481928} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "assert", "(", "Subtarget", "->", "isThumb2", "(", ")", "&&", "", ")", ";", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ","], "ground_truth": ["Reg", ")", ".", "addExternalSymbol", "(", "", ")", ";"], "File": "ARMISelLowering11", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45444, "Length": 191, "Cover_Rate": 0.4602409638554217} {"Template_token": ["", "MF", "->", "insert", "(", "++", "MBB", "->", "getIterator", "(", ")", ",", "ContBB", ")", ";", "ContBB", "->", "splice", "(", "ContBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "ContBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", "."], "ground_truth": ["addMBB", "(", "ContBB", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45445, "Length": 156, "Cover_Rate": 0.6638297872340425} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ";", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "(", ""], "ground_truth": [")", ".", "addImm", "(", "LdSize", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "emitPostLd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45446, "Length": 175, "Cover_Rate": 0.5892255892255892} {"Template_token": ["", "assert", "(", "StOpc", "!=", "", "&&", "", ")", ";", "if", "(", "StSize", ">=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Data", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ";", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "if", "(", "IsThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "StSize", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addReg", "(", "", ")", "."], "ground_truth": ["addImm", "(", "StSize", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45447, "Length": 230, "Cover_Rate": 0.7986111111111112} {"Template_token": ["", "Value", "*", "TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "isReleaseOrStronger", "(", "Ord", ")", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", ""], "ground_truth": [")", ",", "Int32Ty", ",", "", ")", ";"], "File": "ARMISelLowering11", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45448, "Length": 138, "Cover_Rate": 0.5} {"Template_token": ["", "Instruction", "*", "TargetLowering", "::", "emitTrailingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Release", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "Acquire", ":", "case", "AtomicOrdering", "::"], "ground_truth": ["AcquireRelease", ":"], "File": "ARMISelLowering11", "Func": "emitTrailingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45449, "Length": 66, "Cover_Rate": 0.75} {"Template_token": ["", "assert", "(", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", "||", "RHS", ".", "getValueType", "(", ")", "!=", "", ")", ";", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp"], "ground_truth": [")", ";"], "File": "ARMISelLowering11", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45450, "Length": 76, "Cover_Rate": 0.672566371681416} {"Template_token": ["", "SDValue", "TargetLowering", "::", "getVFPCmp", "(", "SDValue", "LHS", ",", "SDValue", "RHS", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "const", "{", "assert", "(", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", "||", "RHS", ".", "getValueType", "(", ")", "!=", "", ")", ";", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "Cmp", ")", ";"], "File": "ARMISelLowering11", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45451, "Length": 98, "Cover_Rate": 0.8672566371681416} {"Template_token": ["", "assert", "(", "Subtarget", "->", "supportsTailCall", "(", ")", ")", ";", "if", "(", "isVarArg", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "CallerF", "->", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "="], "ground_truth": ["Subtarget", "->", "getInstrInfo", "(", ")", ";"], "File": "ARMISelLowering11", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45452, "Length": 345, "Cover_Rate": 0.5164670658682635} {"Template_token": ["", "SDValue", "TrueVal2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal2", "=", "Op2", ".", "getOperand", "(", "", ")", ";", "", "CC2", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op2", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "*", "K1", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS1", ")", "?", "&", "LHS1", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS1", ")", "?", "&", "RHS1", ":", "NULL", ";", "SDValue", "*", "K2", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS2", ")", "?", "&", "LHS2", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS2", ")", "?", "&", "RHS2", ":", "NULL", ";", "SDValue", "K2Tmp", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal2", ")", "?", "TrueVal2", ":", "FalseVal2", ";", "SDValue", "V1Tmp", "=", "(", "K1", "&&", "*", "K1", "==", "LHS1", ")", "?", "RHS1", ":", "LHS1", ";", "SDValue", "V2Tmp", "=", "(", "K2", "&&", "*", "K2", "==", "LHS2", ")", "?", "RHS2", ":", "LHS2", ";", "SDValue", "V2", "=", "(", "K2Tmp", "==", "TrueVal2", ")", "?", "FalseVal2", ":", "TrueVal2", ";", "SDValue", "V2TmpReg", "=", "V2Tmp", ";", "if", "(", "V2Tmp", "->", "getOpcode", "(", ")", "==", "", ")", "V2TmpReg", "=", "V2Tmp", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "K1", "||", "!", "K2", "||", "*", "K1", "==", "Op2", "||", "*", "K2", "!=", "K2Tmp", "||", "V1Tmp", "!=", "V2Tmp", "||", "V2TmpReg", "!=", "V2", ")", "return", "false", ";", "const", "SDValue", "*", "LowerCheckOp", "=", "isLowerSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isLowerSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "NULL", ";", "const", "SDValue", "*", "UpperCheckOp", "=", "isUpperSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isUpperSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2"], "ground_truth": [")", "?", "&", "Op2", ":", "NULL", ";"], "File": "ARMISelLowering11", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45453, "Length": 299, "Cover_Rate": 0.542649727767695} {"Template_token": ["", "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant"], "ground_truth": ["(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45454, "Length": 81, "Cover_Rate": 0.36818181818181817} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "!", "IsPositionIndependent", ")"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering11", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45455, "Length": 215, "Cover_Rate": 0.8464566929133859} {"Template_token": ["", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc"], "ground_truth": [",", "CCR", ",", "Cmp", "}", ";"], "File": "ARMISelLowering11", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45456, "Length": 148, "Cover_Rate": 0.3002028397565923} {"Template_token": ["", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ","], "ground_truth": ["Chain", ",", "Addr", ",", "JTI", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45457, "Length": 136, "Cover_Rate": 0.3930635838150289} {"Template_token": ["", "bool", "IsDouble", "=", "Op", ".", "getValueType", "(", ")", "==", "", ";", "ConstantFPSDNode", "*", "CFP", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ";", "if", "(", "IsDouble", "&&", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "APFloat", "&", "FPVal", "=", "CFP", "->", "getValueAPF", "(", ")", ";", "int", "ImmVal", "=", "IsDouble", "?", "", "(", "FPVal", ")", ":", "", "(", "FPVal", ")", ";", "if", "(", "ImmVal", "!=", "-", "", ")", "{", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt"], "ground_truth": ["(", ")", ".", "getZExtValue", "(", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45458, "Length": 192, "Cover_Rate": 0.35687732342007433} {"Template_token": ["", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "("], "ground_truth": ["CLI", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45459, "Length": 136, "Cover_Rate": 0.48056537102473496} {"Template_token": ["", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args"], "ground_truth": [")", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45460, "Length": 168, "Cover_Rate": 0.5936395759717314} {"Template_token": ["", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "nullptr", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "ArgListTy", "Args", ";", "bool", "ShouldUseSRet", "=", "Subtarget", "->", "isAPCS_ABI", "(", ")", ";", "SDValue", "SRet", ";", "if", "(", "ShouldUseSRet", ")", "{", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "unsigned", "StackAlign", "=", "DL", ".", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "RTLIB", "::", "Libcall", "LC", "=", "(", "ArgVT", "==", "", ")", "?", "RTLIB", "::", "SINCOS_F64", ":", "RTLIB", "::", "SINCOS_F32", ";", "CallingConv", "::", "ID", "CC", "=", "getLibcallCallingConv", "(", "LC", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "("], "ground_truth": ["LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45461, "Length": 286, "Cover_Rate": 0.5267034990791897} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", "."], "ground_truth": ["getMachineFunction", "(", ")", ")", ")", "++", "NumMovwMovt", ";"], "File": "ARMISelLowering11", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45462, "Length": 51, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressDarwin", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "++", "NumMovwMovt", ";", "unsigned", "Wrapper", "=", "isPositionIndependent", "(", ")", "?", "", ":", "", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::"], "ground_truth": ["getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45463, "Length": 149, "Cover_Rate": 0.9371069182389937} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Result", "."], "ground_truth": ["getValue", "(", "", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45464, "Length": 215, "Cover_Rate": 0.5011655011655012} {"Template_token": ["", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "", ",", "", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45465, "Length": 189, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", "."], "ground_truth": ["getMachineFunction", "(", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45466, "Length": 123, "Cover_Rate": 0.44086021505376344} {"Template_token": ["", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", "."], "ground_truth": ["getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45467, "Length": 298, "Cover_Rate": 0.430635838150289} {"Template_token": ["", "case", "Triple", "::", "COFF", ":", "return", "LowerGlobalAddressWindows", "(", "Op", ",", "DAG", ")", ";", "case", "Triple", "::", "ELF", ":", "return", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "Triple", "::", "MachO", ":", "return", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "}", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering11", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45468, "Length": 439, "Cover_Rate": 0.49105145413870244} {"Template_token": ["", "std", "::", "vector", "<", "Type", "*", ">", "RetTyParams", ";", "Type", "*", "RetTyElement", ";", "switch", "(", "N", "->", "getValueType", "(", "", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "RetTyElement", "=", "Type", "::", "getInt8Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "break", ";", "case", "", ":", "RetTyElement", "=", "Type", "::", "getInt16Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "break", ";", "case", "", ":", "RetTyElement", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "break", ";", "case", "", ":", "RetTyElement", "=", "Type", "::", "getInt64Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "break", ";", "}", "RetTyParams", ".", "push_back", "(", "RetTyElement", ")", ";", "RetTyParams", ".", "push_back", "(", "RetTyElement", ")", ";", "ArrayRef", "<", "Type", "*", ">", "ret", "=", "ArrayRef", "<", "Type", "*", ">", "(", "RetTyParams", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ret", ")", ";", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "N", ",", "N", "->", "getValueType", "(", ""], "ground_truth": [")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerREM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45469, "Length": 184, "Cover_Rate": 0.5027322404371585} {"Template_token": ["", "SmallVector", "<", "SDValue", ",", "", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "bool", "isLittleEndian", "=", "Subtarget", "->", "isLittle", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "AFI", "->", "setReturnRegsCount", "(", "RVLocs", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", "."], "ground_truth": ["getValue", "(", "", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45470, "Length": 340, "Cover_Rate": 0.376940133037694} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "isLittleEndian", "?", "", ":", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering11", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45471, "Length": 493, "Cover_Rate": 0.5465631929046563} {"Template_token": ["", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ",", "CCR", ",", "Cmp2"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45472, "Length": 497, "Cover_Rate": 0.7587786259541984} {"Template_token": ["", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "="], "ground_truth": ["LowerCallTo", "(", "CLI", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45473, "Length": 150, "Cover_Rate": 0.45317220543806647} {"Template_token": ["", "static", "SDValue", "PerformADDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering11", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45474, "Length": 40, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "if", "(", "SDValue", "Result", "=", "AddCombineToVPADDL", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "if", "(", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "("], "ground_truth": ["N", ",", "N0", ",", "N1", ",", "DCI", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering11", "Func": "PerformADDCombineWithOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45475, "Length": 52, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "if", "(", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result"], "ground_truth": ["=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering11", "Func": "PerformADDCombineWithOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45476, "Length": 31, "Cover_Rate": 0.36904761904761907} {"Template_token": ["", "if", "(", "CC", "==", "", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "LHS", "->", "hasOneUse", "(", ")", ")", "{", "auto", "*", "LHS0C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "LHS1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "(", "LHS0C", "&&", "LHS0C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "LHS1C", "&&", "LHS1C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "}", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "{", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "computeKnownBits", "(", "SDValue", "(", "N", ",", "", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "else", "if", "(", "KnownZero", "==", "", ")", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "Res", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45477, "Length": 232, "Cover_Rate": 0.4048865619546248} {"Template_token": ["", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering11", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45478, "Length": 231, "Cover_Rate": 0.41847826086956524} {"Template_token": ["", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "", ")", "*", "SizeRatio", "-", "", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ")", ";", "MVT", "StoreType", "=", "", ";", "for", "(", "MVT", "Tp", ":", "", "(", ")", ")", "{", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "", ",", "DL", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ",", "DL", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "SubVec", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "BasePtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "Increment", ")", ";", "Chains", ".", "push_back", "(", "Ch", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chains", ")", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->"], "ground_truth": ["hasOneUse", "(", ")", ")", "{"], "File": "ARMISelLowering11", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45479, "Length": 459, "Cover_Rate": 0.3850671140939597} {"Template_token": ["", "if", "(", "Source", "==", "Sources", ".", "end", "(", ")", ")", "Source", "=", "Sources", ".", "insert", "(", "Sources", ".", "end", "(", ")", ",", "ShuffleSourceInfo", "(", "SourceVec", ")", ")", ";", "unsigned", "EltNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Source", "->", "MinElt", "=", "std", "::", "min", "(", "Source", "->", "MinElt", ",", "EltNo", ")", ";", "Source", "->", "MaxElt", "=", "std", "::", "max", "(", "Source", "->", "MaxElt", ",", "EltNo", ")", ";", "}", "if", "(", "Sources", ".", "size", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "SmallestEltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "for", "(", "auto", "&", "Source", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Source", ".", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", ".", "bitsLT", "(", "SmallestEltTy", ")", ")", "SmallestEltTy", "=", "SrcEltTy", ";", "}", "unsigned", "ResMultiplier", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "EVT", "ShuffleVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SmallestEltTy", ",", "NumElts", ")", ";", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "continue", ";", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "DestVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumSrcElts", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "", "*", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getUNDEF", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "", "*", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Src", ".", "MaxElt", "-", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "NumSrcElts", ";", "}", "else", "if", "(", "Src", ".", "MaxElt", "<", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelLowering11", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45480, "Length": 473, "Cover_Rate": 0.36273006134969327} {"Template_token": ["", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", "", ":", "ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ","], "ground_truth": ["DAG", ")", ";"], "File": "ARMISelLowering11", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45481, "Length": 121, "Cover_Rate": 0.4368231046931408} {"Template_token": ["", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->"], "ground_truth": ["createVirtualRegister", "(", "TRC", ")", ";"], "File": "ARMISelLowering11", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45482, "Length": 295, "Cover_Rate": 0.3359908883826879} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "return", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")"], "ground_truth": ["!=", "", ";"], "File": "ARMISelLowering11", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45483, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "return", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")"], "ground_truth": ["!=", "", ";"], "File": "ARMISelLowering11", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45484, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getBuildVector", "(", "", ",", "SDLoc", "(", "N", ")", ",", "{", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", "}", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", ""], "ground_truth": [">", "Ops", ";"], "File": "ARMISelLowering11", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45485, "Length": 160, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering120", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45486, "Length": 101, "Cover_Rate": 0.36462093862815886} {"Template_token": ["", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "("], "ground_truth": [")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering120", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45487, "Length": 48, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "RTLIB", "::", "Libcall", "LC", "=", "(", "ArgVT", "==", "", ")", "?", "RTLIB", "::", "SINCOS_F64", ":", "RTLIB", "::", "SINCOS_F32", ";", "CallingConv", "::", "ID", "CC", "=", "getLibcallCallingConv", "(", "LC", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CC", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", "ShouldUseSRet", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "!", "ShouldUseSRet", ")", "return", "CallResult", ".", "first", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "dl", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "ArgVT", ",", "ArgVT", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Tys", ",", "LoadSin", "."], "ground_truth": ["getValue", "(", "", ")", ",", "LoadCos", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering120", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45488, "Length": 256, "Cover_Rate": 0.4714548802946593} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "(", "", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")"], "ground_truth": [",", "dl", ",", "Reg", ",", "VT", ")", ";"], "File": "ARMISelLowering120", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45489, "Length": 124, "Cover_Rate": 0.6294416243654822} {"Template_token": ["", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering120", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45490, "Length": 113, "Cover_Rate": 0.5736040609137056} {"Template_token": ["", "SDValue", "SatValue", ";", "uint64_t", "SatConstant", ";", "if", "(", "isSaturatingConditional", "(", "Op", ",", "SatValue", ",", "SatConstant", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "SatConstant", ")", ",", "dl", ",", "VT", ")", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "="], "ground_truth": ["false", ";"], "File": "ARMISelLowering120", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45491, "Length": 361, "Cover_Rate": 0.5712025316455697} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "RBegin", ",", "REnd", ";", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "}", "else", "{", "unsigned", "RBeginIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ")", ";", "RBegin", "=", "RBeginIdx", "==", "", "?", "(", "unsigned", ")", "", ":", "GPRArgRegs", "[", "RBeginIdx", "]", ";", "REnd", "=", "", ";", "}", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "PtrVT", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg", "<", "REnd"], "ground_truth": [";", "++", "Reg", ",", "++", "i", ")", "{"], "File": "ARMISelLowering120", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45492, "Length": 176, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "static", "TargetLoweringObjectFile", "*", "createTLOF", "(", "TargetMachine", "&", "TM", ")", "{", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetMachO", "(", ")", ")", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";", "return", "new", "ElfTargetObjectFile", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering121", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45493, "Length": 37, "Cover_Rate": 0.9736842105263158} {"Template_token": ["", "bool", "IsAcquire", "=", "Ord", "==", "Acquire", "||", "Ord", "==", "AcquireRelease", "||", "Ord", "==", "SequentiallyConsistent", ";", "if", "(", "ValTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsAcquire", "?", "", ":", "", ";", "Function", "*", "Ldrex", "=", "llvm", "::", "", "(", "M", ",", "Int", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ",", "", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "", ")", ")", ",", "", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "", "Int", "=", "IsAcquire", "?", "", ":", "", ";", "Function", "*", "Ldrex", "=", "llvm", "::", "", "(", "M", ",", "Int", ",", "Tys", ")", ";", "return", "Builder", ".", "CreateTruncOrBitCast", "(", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ")", ",", "cast", "<", "PointerType", ">", "(", "Addr", "->", "getType", "(", ")"], "ground_truth": [")", "->", "getElementType", "(", ")", ")", ";"], "File": "ARMISelLowering121", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45494, "Length": 235, "Cover_Rate": 0.7556270096463023} {"Template_token": ["", "Value", "*", "TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "Ord", "==", "Release", "||", "Ord", "==", "AcquireRelease", "||", "Ord", "==", "SequentiallyConsistent", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall3", "(", "Strex", ",", "Lo", ",", "Hi", ",", "Addr", ")", ";", "}", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->"], "ground_truth": ["getType", "(", ")", "}", ";"], "File": "ARMISelLowering121", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45495, "Length": 203, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering121", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45496, "Length": 408, "Cover_Rate": 0.425} {"Template_token": ["", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|=", "BitMask", ";", "Imm", "|=", "ImmMask", ";", "}", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitMask", "<<=", "", ";", "ImmMask", "<<="], "ground_truth": ["", ";"], "File": "ARMISelLowering121", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45497, "Length": 217, "Cover_Rate": 0.4165067178502879} {"Template_token": ["", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "?", "", ":", "", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode"], "ground_truth": ["(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "File": "ARMISelLowering121", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45498, "Length": 61, "Cover_Rate": 0.3935483870967742} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "StructType", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "NULL", ")", ";", "const", "uint64_t", "ByteSize", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "unsigned", "StackAlign", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SDValue", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", ""], "ground_truth": [")", "?", "", ":", "", ";"], "File": "ARMISelLowering121", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45499, "Length": 243, "Cover_Rate": 0.511578947368421} {"Template_token": ["", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "false", ",", "Callee", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "ArgVT", ","], "ground_truth": ["ArgVT", ")", ";"], "File": "ARMISelLowering121", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45500, "Length": 219, "Cover_Rate": 0.4610526315789474} {"Template_token": ["", "unsigned", "Wrapper", "=", "RelocM", "==", "Reloc", "::", "PIC_", "?", "", ":", "", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "("], "ground_truth": [")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering121", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45501, "Length": 91, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ","], "ground_truth": ["false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering121", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45502, "Length": 78, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "}", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Chains", ")", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "std", "::", "min", "(", "", ",", "St", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "!=", "", "||", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "StVal", ")", ";", "SDValue", "IntVec", "=", "StVal", ".", "getOperand", "(", "", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "IntVec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT", ",", "IntVec", ")", ";", "SDValue", "ExtElt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "StVal", ".", "getOperand", "(", "", ")", ")", ";", "dl", "=", "SDLoc", "(", "N", ")", ";", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ExtElt", ")", ";", "DCI", ".", "AddToWorklist", "(", "Vec", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "ExtElt", ".", "getNode", "("], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering121", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45503, "Length": 379, "Cover_Rate": 0.33510167992926615} {"Template_token": ["", "if", "(", "StoreInst", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "Inst", ")", ")", "return", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ";", "else", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "Inst", ")", ")", "return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits"], "ground_truth": ["(", ")", "==", "", ";"], "File": "ARMISelLowering121", "Func": "shouldExpandAtomicInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45504, "Length": 59, "Cover_Rate": 0.7023809523809523} {"Template_token": ["", "const", "TargetRegisterClass", "*", "TargetLowering", "::", "getRegClassFor", "(", "MVT", "VT", ",", "bool", "isDivergent", ")", "const", "{", "(", "void", ")", "isDivergent", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "if", "(", "VT", "==", "", ")", "return", "&", "", ";", "}", "return", "TargetLowering", "::", "getRegClassFor"], "ground_truth": ["(", "VT", ")", ";"], "File": "ARMISelLowering122", "Func": "getRegClassFor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45505, "Length": 58, "Cover_Rate": 0.8656716417910447} {"Template_token": ["", "break", ";", "case", "", ":", "Scale", "=", "", ";", "break", ";", "}", "if", "(", "(", "V", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "return", "isUInt", "<", "", ">"], "ground_truth": ["(", "V", "/", "Scale", ")", ";"], "File": "ARMISelLowering122", "Func": "isLegalT1AddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45506, "Length": 40, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "bool", "IsNeg", "=", "false", ";", "if", "(", "V", "<", "", ")", "{", "IsNeg", "=", "true", ";", "V", "=", "-", "V", ";", "}", "unsigned", "NumBytes", "=", "std", "::", "max", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "", ",", "", ")", ";", "if", "(", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "||", "NumBytes", "==", "", ")", "return", "isShiftedUInt", "<", "", ",", "", ">", "(", "V", ")", ";", "if", "(", "NumBytes", "==", "", "||", "NumBytes", "==", "", "||", "NumBytes", "==", "", ")", "{", "if", "(", "IsNeg", ")", "return", "isUInt", "<"], "ground_truth": ["", ">", "(", "V", ")", ";"], "File": "ARMISelLowering122", "Func": "isLegalT2AddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45507, "Length": 99, "Cover_Rate": 0.6} {"Template_token": ["", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR", ",", "Res", ".", "getValue"], "ground_truth": ["(", "", ")", "}", ";"], "File": "ARMISelLowering122", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45508, "Length": 383, "Cover_Rate": 0.5168690958164642} {"Template_token": ["", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "OptimizeMul", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ","], "ground_truth": ["Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45509, "Length": 383, "Cover_Rate": 0.5168690958164642} {"Template_token": ["", "RTLIB", "::", "Libcall", "LC", ";", "LC", "=", "RTLIB", "::", "getFPEXT", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45510, "Length": 39, "Cover_Rate": 0.38613861386138615} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFP_EXTEND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "", ")", ";", "RTLIB", "::"], "ground_truth": ["Libcall", "LC", ";"], "File": "ARMISelLowering122", "Func": "LowerFP_EXTEND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45511, "Length": 39, "Cover_Rate": 0.38613861386138615} {"Template_token": ["", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op"], "ground_truth": [".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45512, "Length": 78, "Cover_Rate": 0.4727272727272727} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand"], "ground_truth": ["(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45513, "Length": 57, "Cover_Rate": 0.35625} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getUINTTOFP", "(", "Op", ".", "getOperand", "(", "", ")", "."], "ground_truth": ["getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45514, "Length": 121, "Cover_Rate": 0.75625} {"Template_token": ["", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "!", "(", "isFloatingPointZero", "(", "RHS", ")", "&&", "TrueVal", ".", "getValueType", "(", ")", "!=", "", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "cc2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "cc2", ","], "ground_truth": ["CCR", ",", "Cmp2", ",", "DAG", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45515, "Length": 353, "Cover_Rate": 0.4029680365296804} {"Template_token": ["", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "", ")", ";", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "LowMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "HighMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "", ")", ";", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering122", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45516, "Length": 406, "Cover_Rate": 0.35121107266435986} {"Template_token": ["", "if", "(", "!", "ShiftAmtNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "ShiftAmt", "=", "static_cast", "<", "uint32_t", ">", "(", "ShiftAmtNode", "->", "getZExtValue", "(", ")", ")", ";", "ConstantSDNode", "*", "AndMaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndMaskNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "AndMask", "=", "static_cast", "<", "uint32_t", ">", "(", "AndMaskNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "AndMask", "==", "", "||", "AndMask", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isMask_32", "(", "AndMask", ")", ")", "{", "uint32_t", "MaskedBits", "=", "countLeadingZeros", "(", "AndMask", ")", ";", "if", "(", "MaskedBits", ">", "ShiftAmt", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskedBits", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "MaskedBits", "-", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";", "int64_t", "Cnt", ";", "switch", "(", "N", "->", "getOpcode"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMISelLowering122", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45517, "Length": 229, "Cover_Rate": 0.3397626112759644} {"Template_token": ["", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "ConstantSDNode", "*", "ShiftAmtNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "ShiftAmtNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "ShiftAmt", "=", "static_cast", "<", "uint32_t", ">", "(", "ShiftAmtNode", "->", "getZExtValue", "(", ")", ")", ";", "ConstantSDNode", "*", "AndMaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndMaskNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "AndMask", "=", "static_cast", "<", "uint32_t", ">", "(", "AndMaskNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "AndMask", "==", "", "||", "AndMask", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isMask_32", "(", "AndMask", ")", ")", "{", "uint32_t", "MaskedBits", "=", "countLeadingZeros", "(", "AndMask", ")", ";", "if", "(", "MaskedBits", ">", "ShiftAmt", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskedBits", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "MaskedBits", "-", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "ST", "->", "hasNEON", "(", ")", "&&", "", ")", ";", "int64_t", "Cnt"], "ground_truth": [";"], "File": "ARMISelLowering122", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45518, "Length": 247, "Cover_Rate": 0.3664688427299703} {"Template_token": ["", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "", ",", "Results", ")", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering122", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45519, "Length": 118, "Cover_Rate": 0.38064516129032255} {"Template_token": ["", "case", "", ":", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "ShuffleVectorSDNode", "*", "Op0", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "ShuffleVectorSDNode", "*", "Op1", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Op0", "||", "!", "Op1", "||", "!", "Op0", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "!", "Op1", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "Op0", "->", "getMask", "(", ")", "!=", "Op1", "->", "getMask", "(", ")", "||", "Op0", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "ArrayRef", "<", "int", ">", "NMask", "=", "N"], "ground_truth": ["->", "getMask", "(", ")", ";"], "File": "ARMISelLowering123", "Func": "FlattenVectorShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45520, "Length": 121, "Cover_Rate": 0.38412698412698415} {"Template_token": ["", "Register", "LsrDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "LsrDestReg", ")", ".", "addUse", "(", "BicDestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "", ")", ";", "Register", "TotalIterationsReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ",", "TotalIterationsReg", ")", ".", "addUse", "(", "LsrDestReg", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "TpEntry", ",", "Dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addUse", "(", "TotalIterationsReg", ")", ".", "addMBB", "("], "ground_truth": ["TpExit", ")", ";"], "File": "ARMISelLowering123", "Func": "genTPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45521, "Length": 114, "Cover_Rate": 0.41007194244604317} {"Template_token": ["", "case", "CallingConv", "::", "_APCS", ":", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "CFGuard_Check", ":", "return", "CC", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CallingConv", "::", "PreserveMost", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "case", "CallingConv", "::", "Swift", ":", "case", "CallingConv", "::", "SwiftTail", ":", "return", "isVarArg", "?", "CallingConv", "::", "_AAPCS", ":", "CallingConv", "::", "_AAPCS_VFP", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "CallingConv", "::", "_APCS", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv", "::", "_AAPCS", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2Base", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "("], "ground_truth": [")", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "Fast", ";"], "File": "ARMISelLowering123", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45522, "Length": 158, "Cover_Rate": 0.6869565217391305} {"Template_token": ["", "bool", "Fast", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "", ";", "}", "else", "if", "(", "Op", ".", "size", "(", ")", ">=", "", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "", ",", "", ",", "Align", "(", "", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering123", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45523, "Length": 103, "Cover_Rate": 0.6094674556213018} {"Template_token": ["", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "SDValue", "Op", "=", "N", ".", "getOperand", "(", "", ")", ";", "EVT", "FromVT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "FromVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "FromVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "And", ",", "DAG", ".", "getConstant", "(", ""], "ground_truth": [",", "DL", ",", "FromVT", ")", ",", "DAG", ".", "getCondCode", "(", "", ")", ")", ";"], "File": "ARMISelLowering123", "Func": "LowerTruncatei1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45524, "Length": 103, "Cover_Rate": 0.673202614379085} {"Template_token": ["", "if", "(", "X", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "X", ";", "}", "if", "(", "Op0", ".", "getValueType", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "&&", "Op0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "BV", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "unsigned", "Offset", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "SDValue", "MOV", "=", "BV", ".", "getOperand", "(", "Offset", "<", "", "?", "", ":", "", ")", ";", "if", "(", "MOV", ".", "getOpcode", "(", ")", "==", "", ")", "return", "MOV", ".", "getOperand", "(", "ST", "->", "isLittle", "(", ")", "?", "Offset", "%", "", ":", "", "-", "Offset", "%", "", ")", ";", "}", "if", "(", "SDValue", "R", "=", "PerformExtractEltToVMOVRRD", "(", "N", ",", "DCI", ")", ")", "return", "R", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering123", "Func": "PerformExtractEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45525, "Length": 161, "Cover_Rate": 0.47076023391812866} {"Template_token": ["", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "", ";", "if", "(", "FromEltVT", "==", "", "&&", "(", "ToEltVT", "==", "", "||", "ToEltVT", "==", "", ")", ")", "NumElements", "=", "", ";", "if", "(", "FromEltVT", "==", "", "&&", "ToEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "FromEltVT", "==", "", "&&", "ToEltVT", "==", "", ")", "NumElements", "=", "", ";", "if", "(", "NumElements", "==", "", "||", "(", "FromEltVT", "!=", "", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "isVMOVNShuffle", "=", "[", "&", "]", "(", "ShuffleVectorSDNode", "*", "SVN", ",", "bool", "Rev", ")", "{", "ArrayRef", "<", "int", ">", "M", "=", "SVN", "->", "getMask", "(", ")", ";", "unsigned", "NumElts", "=", "ToVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "SVN", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "NumElts", "/=", "", ";", "unsigned", "Off0", "=", "Rev", "?", "NumElts", ":", "", ";", "unsigned", "Off1", "=", "Rev", "?", "", ":", "NumElts", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumElts", ";", "I", "+=", "", ")", "{", "if", "(", "M", "[", "I", "]", ">=", "", "&&", "M", "[", "I", "]", "!=", "(", "int", ")", "(", "Off0", "+", "I", "/", "", ")", ")", "return", "false", ";", "if", "(", "M", "[", "I", "+", "", "]", ">=", "", "&&", "M", "[", "I", "+", "", "]", "!=", "(", "int", ")", "(", "Off1", "+", "I", "/", "", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "if", "(", "Trunc", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "SDValue", "U", "=", "PerformVQDMULHCombine", "(", "Trunc", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "DAG", ")", ")", "{", "DAG", ".", "ReplaceAllUsesWith", "(", "Trunc", ".", "getOperand", "(", "", ")", ",", "U", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}", "if", "(", "auto", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Trunc", ".", "getOperand", "(", "", ")", ")", ")", "if", "(", "isVMOVNShuffle", "(", "Shuffle", ",", "false", ")", "||", "isVMOVNShuffle", "(", "Shuffle", ",", "true", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">"], "ground_truth": ["Stores", ";"], "File": "ARMISelLowering123", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45526, "Length": 464, "Cover_Rate": 0.5465253239104829} {"Template_token": ["", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "StVal", ")", ";", "SDValue", "IntVec", "=", "StVal", ".", "getOperand", "(", "", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "IntVec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT", ",", "IntVec", ")", ";", "SDValue", "ExtElt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "StVal", ".", "getOperand", "(", "", ")", ")", ";", "dl", "=", "SDLoc", "(", "N", ")"], "ground_truth": [";"], "File": "ARMISelLowering123", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45527, "Length": 277, "Cover_Rate": 0.43146417445482865} {"Template_token": ["", "static", "SDValue", "PerformSTORECombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "StoreSDNode", "*", "St", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "if", "(", "St", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "St", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "if", "(", "SDValue", "Store", "=", "PerformTruncatingStoreCombine", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "Store", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "SDValue", "NewToken", "=", "PerformSplittingToNarrowingStores", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "NewToken", ";", "if", "(", "SDValue", "NewChain", "=", "PerformExtractFpToIntStores", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "NewChain", ";", "}", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "StVal", ")", ";", "SDValue", "IntVec", "=", "StVal", ".", "getOperand", "(", "", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "IntVec", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "FloatVT", ",", "IntVec", ")", ";", "SDValue", "ExtElt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "StVal", ".", "getOperand", "(", "", ")", ")", ";", "dl", "=", "SDLoc", "(", "N", ")", ";", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", ""], "ground_truth": [",", "ExtElt", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45528, "Length": 484, "Cover_Rate": 0.7538940809968847} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VDup", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VDup", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VMov", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "==", "", ")", "VMov", "=", "VMov", "->", "getOperand", "(", "", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isZeroVector", "(", "VMov", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Negate", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "VDup", "->", "getOperand", "(", "", ")", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "N", "->", "getValueType", "("], "ground_truth": ["", ")", ",", "Negate", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45529, "Length": 164, "Cover_Rate": 0.6188679245283019} {"Template_token": ["", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "R", "=", "PerformSubCSINCCombine", "(", "N", ",", "DCI", ")", ")", "return", "R", ";", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VDup", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VDup", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VMov", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "==", "", ")", "VMov", "=", "VMov", "->", "getOperand", "(", "", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "isZeroVector", "(", "VMov", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Negate", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "VDup", "->"], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45530, "Length": 199, "Cover_Rate": 0.7509433962264151} {"Template_token": ["", "static", "SDValue", "PerformSubCSINCCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "if", "(", "N", "->", "getValueType", "(", "", ")", "!=", "", "||", "!", "isNullConstant", "(", "N", "->", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "CSINC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CSINC", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "CSINC", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "X", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "CSINC", "."], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformSubCSINCCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45531, "Length": 91, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "SDValue", "R", "=", "FlattenVectorShuffle", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ",", "DAG", ")", ")", "return", "R", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "Op0", ".", "getNumOperands", "(", ")", "!=", "", "||", "Op1", ".", "getNumOperands", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Concat0Op1", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "SDValue", "Concat1Op1", "=", "Op1", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Concat0Op1", ".", "isUndef", "(", ")", "||", "!", "Concat1Op1", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", "."], "ground_truth": ["getTargetLoweringInfo", "(", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformVECTOR_SHUFFLECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45532, "Length": 132, "Cover_Rate": 0.353887399463807} {"Template_token": ["", "}", "if", "(", "Shft", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "N1", "=", "isConstOrConstSplat", "(", "Shft", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N1", "||", "N1", "->", "getSExtValue", "(", ")", "!=", "ShftAmt", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Mul", "=", "Shft", ".", "getOperand", "(", "", ")", ";", "if", "(", "Mul", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ext0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "SDValue", "Ext1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "if", "(", "Ext0", ".", "getOpcode", "(", ")", "!=", "", "||", "Ext1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VecVT", "=", "Ext0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "VecVT", "!=", "", "&&", "VecVT", "!=", "", "&&", "VecVT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VecVT", "||", "VecVT", ".", "getScalarType", "(", ")", "!=", "ScalarType", "||", "VT", "."], "ground_truth": ["getScalarSizeInBits", "(", ")", "<", "ScalarType", ".", "getScalarSizeInBits", "(", ")", "*", "", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformVQDMULHCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45533, "Length": 191, "Cover_Rate": 0.3550185873605948} {"Template_token": ["", "Op0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "bool", "isInt", "=", "OpVT", ".", "isInteger", "(", ")", ";", "CC", "=", "", "(", "CC", ",", "isInt", ")", ";", "if", "(", "!", "TLI", ".", "isCondCodeLegal", "(", "CC", ",", "OpVT", ")", ")", "return", "SDValue", "(", ")", ";", "DoXform", "=", "true", ";", "InvCC", "=", "true", ";", "}", "if", "(", "DoXform", ")", "{", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opc", ",", "RHS", ".", "getDebugLoc", "(", ")", ",", "VT", ",", "OtherOp", ",", "RHS", ")", ";", "if", "(", "isSlctCC", ")", "return", "DAG", ".", "getSelectCC", "(", "N", "->", "getDebugLoc", "(", ")", ",", "OtherOp", ",", "Result", ",", "Slct", ".", "getOperand", "(", "", ")", ",", "Slct", ".", "getOperand", "(", "", ")", ",", "CC", ")", ";", "SDValue", "CCOp", "=", "Slct", ".", "getOperand", "(", "", ")", ";", "if", "(", "InvCC", ")", "CCOp", "=", "DAG", ".", "getSetCC", "(", "Slct", ".", "getDebugLoc", "(", ")", ",", "CCOp", ".", "getValueType", "(", ")", ",", "CCOp", ".", "getOperand", "(", "", ")", ",", "CCOp", ".", "getOperand", "(", "", ")", ",", "CC", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "CCOp", ",", "OtherOp", ",", "Result", ")", ";", "}", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering124", "Func": "combineSelectAndUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45534, "Length": 195, "Cover_Rate": 0.375} {"Template_token": ["", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "i", "=", "BB", "->", "succ_begin", "(", ")", ",", "e", "=", "BB", "->", "succ_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "sinkMBB", "->", "addSuccessor", "(", "*", "i", ")", ";", "while", "(", "!", "BB", "->", "succ_empty", "(", ")", ")", "BB", "->", "removeSuccessor", "(", "BB", "->", "succ_begin", "(", ")", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "="], "ground_truth": ["copy0MBB", ";"], "File": "ARMISelLowering124", "Func": "EmitInstrWithCustomInserter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45535, "Length": 150, "Cover_Rate": 0.42735042735042733} {"Template_token": ["", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ")", ";", "++", "i", ";", "DstOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "["], "ground_truth": ["", "]", ",", "i", ")", ";"], "File": "ARMISelLowering124", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45536, "Length": 266, "Cover_Rate": 0.382183908045977} {"Template_token": ["", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Hi", ",", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo"], "ground_truth": [",", "Hi", ")", ";"], "File": "ARMISelLowering124", "Func": "ExpandSRx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45537, "Length": 108, "Cover_Rate": 0.37630662020905925} {"Template_token": ["", "static", "bool", "FPCCToCC", "(", "", "CC", ",", "", "&", "CondCode", ",", "", "&", "CondCode2", ")", "{", "bool", "Invert", "=", "false", ";", "CondCode2", "=", "", ";", "switch", "(", "CC", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "Invert", "=", "true", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "CondCode2", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "CondCode2", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", ""], "ground_truth": [";", "break", ";"], "File": "ARMISelLowering124", "Func": "FPCCToARMCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45538, "Length": 159, "Cover_Rate": 0.5678571428571428} {"Template_token": ["", "if", "(", "isLegalCmpImmediate", "(", "C", "-", "", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", ">", "", "&&", "isLegalCmpImmediate", "(", "C", "-", "", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isLegalCmpImmediate", "(", "C", "+", "", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "<", "", "&&", "isLegalCmpImmediate", "(", "C", "+", "", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "}", "}", "}", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "", "CompareType", ";", "switch", "(", "CondCode", ")", "{", "default", ":", "CompareType", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "CompareType", "=", "", ";", "break", ";", "}", "CC", "=", "DAG", ".", "getConstant"], "ground_truth": ["(", "CondCode", ",", "", ")", ";"], "File": "ARMISelLowering124", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45539, "Length": 243, "Cover_Rate": 0.5898058252427184} {"Template_token": ["", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "RHS", "->", "getValueType", "(", "", ")", ")", ";", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", "{", "isInc", "=", "true", ";", "", "ShOpcVal", "=", "", "(", "Ptr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "", ")", "{", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "Offset", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "Offset", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "}", "return", "true", ";", "}", "isInc", "=", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "", ")", ";", "Base", "=", "Ptr", "->", "getOperand", "(", "", ")", ";", "Offset", "=", "Ptr", "->", "getOperand", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering124", "Func": "getIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45540, "Length": 140, "Cover_Rate": 0.33573141486810554} {"Template_token": ["", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "isLegal", ")", "{", "AM", "=", "isInc", "?", "", ":", "", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMISelLowering124", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45541, "Length": 83, "Cover_Rate": 0.49404761904761907} {"Template_token": ["", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "isLegal", ")", "{", "AM", "=", "isInc", "?", "", ":", "", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering124", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45542, "Length": 103, "Cover_Rate": 0.5597826086956522} {"Template_token": ["", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "("], "ground_truth": ["isLegal", ")", "{"], "File": "ARMISelLowering124", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45543, "Length": 119, "Cover_Rate": 0.6467391304347826} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMISelLowering124", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45544, "Length": 90, "Cover_Rate": 0.375} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering124", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45545, "Length": 102, "Cover_Rate": 0.425} {"Template_token": ["", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", "&&", "(", "!", "isDecl", "&&", "!", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";", "return", "RelocM", "!=", "Reloc", "::", "Static", "&&", "("], "ground_truth": ["isDecl", "||", "GV", "->", "isWeakForLinker", "(", ")", ")", ";"], "File": "ARMISelLowering124", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45546, "Length": 40, "Cover_Rate": 0.5633802816901409} {"Template_token": ["", "bool", "isDecl", "=", "GV", "->", "isDeclaration", "(", ")", "&&", "!", "GV", "->", "hasNotBeenReadFromBitcode", "(", ")", ";", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", "&&", "(", "!", "isDecl", "&&", "!", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";", "return", "RelocM", "!=", "Reloc", "::", "Static", "&&", "(", "isDecl", "||", "GV", "->"], "ground_truth": ["isWeakForLinker", "(", ")", ")", ";"], "File": "ARMISelLowering124", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45547, "Length": 56, "Cover_Rate": 0.7887323943661971} {"Template_token": ["", "switch", "(", "ObjectVT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "firstGPR", "<", "", ")", "NeededGPRs", "=", "", ";", "else", "NeededStackSize", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "firstGPR", "<", "", ")", "NeededGPRs", "=", "", ";", "else", "if", "(", "firstGPR", "==", "", ")", "{", "NeededGPRs", "=", "", ";", "NeededStackSize", "=", ""], "ground_truth": [";"], "File": "ARMISelLowering124", "Func": "HowToPassArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45548, "Length": 73, "Cover_Rate": 0.4147727272727273} {"Template_token": ["", "GPRPad", "=", "NumGPRs", "%", "(", "(", "align", "+", "", ")", "/", "", ")", ";", "StackPad", "=", "StackOffset", "%", "align", ";", "unsigned", "firstGPR", "=", "NumGPRs", "+", "GPRPad", ";", "switch", "(", "ObjectVT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "firstGPR", "<", "", ")", "NeededGPRs", "=", "", ";", "else", "NeededStackSize", "=", "", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering124", "Func": "HowToPassArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45549, "Length": 71, "Cover_Rate": 0.4034090909090909} {"Template_token": ["", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":", "if", "(", "AM", ".", "Scale", "&", "", ")", "return", "false", ";", "return", "isPowerOf2_32", "(", "AM", ".", "Scale", ")", ";", "}", "break", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering124", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45550, "Length": 85, "Cover_Rate": 0.39351851851851855} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "", "CondCode", ",", "CondCode2", ";", "if", "(", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "CC", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "CC", ",", "CCR", ",", "Res", ".", "getValue", "(", "", ")", "}", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["VTList", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45551, "Length": 209, "Cover_Rate": 0.5414507772020726} {"Template_token": ["", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "CC", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "CC", ",", "DAG", ",", "ST", "->", "isThumb", "(", ")", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "", "CondCode", ",", "CondCode2", ";", "if", "(", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering124", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45552, "Length": 224, "Cover_Rate": 0.5803108808290155} {"Template_token": ["", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "MVT", "PTy", "=", "getPointerTy", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "FunctionInfo", "*", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "SDValue", "UId", "=", "DAG", ".", "getConstant", "(", "AFI", "->", "createJumpTableUId", "(", ")", ",", "PTy", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "("], "ground_truth": [")", ",", "PTy", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45553, "Length": 97, "Cover_Rate": 0.33797909407665505} {"Template_token": ["", "static", "SDValue", "LowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "ConstantPoolSDNode", "*", "CP", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "else", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "", ",", "Res", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45554, "Length": 110, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "SDValue", "AbsVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp0", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "Tmp1", ",", "DAG", ".", "getConstantFP", "(", "", ",", "SrcVT", ")", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AbsVal", ",", "AbsVal", ",", "CC"], "ground_truth": [",", "CCR", ",", "Cmp", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45555, "Length": 83, "Cover_Rate": 0.535483870967742} {"Template_token": ["", "RegInfo", ".", "addLiveIn", "(", "GPRArgRegs", "[", "NumGPRs", "]", ",", "VReg", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "VReg", ",", "", ")", ";", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "", ")", ";", "RegInfo", ".", "addLiveIn", "(", "GPRArgRegs", "[", "NumGPRs", "+", "", "]", ",", "VReg", ")", ";", "SDValue", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "VReg", ",", "", ")", ";", "assert", "(", "ObjectVT", "!=", "", "&&", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ")", ";", "}", "NumGPRs", "+=", "ObjGPRs", ";", "if", "(", "ObjSize", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "ArgOffset", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "", ")", ";", "if", "(", "ObjGPRs", "==", "", ")", "ArgValue", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Root", ",", "FIN", ",", "NULL", ",", "", ")", ";", "else", "{", "SDValue", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "NULL", ",", "", ")", ";", "assert", "(", "ObjectVT", "!=", "", "&&", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["", ",", "ArgValue", ",", "ArgValue2", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerFORMAL_ARGUMENT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45556, "Length": 210, "Cover_Rate": 0.41916167664670656} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "VARegSize", "=", "(", "", "-", "NumGPRs", ")", "*", "", ";", "unsigned", "VARegSaveSize", "=", "(", "VARegSize", "+", "Align", "-", "", ")", "&", "~", "(", "Align", "-", "", ")", ";", "if", "(", "VARegSaveSize", ")", "{", "AFI", "->", "setVarArgsRegSaveSize", "(", "VARegSaveSize", ")", ";", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "VARegSaveSize", ",", "ArgOffset", "+", "VARegSaveSize", "-", "VARegSize", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", ";", "NumGPRs", "<", "", ";", "++", "NumGPRs", ")", "{", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "", ")", ";", "RegInfo", ".", "addLiveIn", "(", "GPRArgRegs", "[", "NumGPRs", "]", ",", "VReg", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "NULL", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Root", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "MemOps", "[", "", "]"], "ground_truth": [",", "MemOps", ".", "size", "(", ")", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerFORMAL_ARGUMENTS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45557, "Length": 253, "Cover_Rate": 0.506} {"Template_token": ["", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45558, "Length": 53, "Cover_Rate": 0.3271604938271605} {"Template_token": ["", "static", "SDValue", "LowerINTRINSIC_WO_CHAIN", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering124", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45559, "Length": 57, "Cover_Rate": 0.6951219512195121} {"Template_token": ["", "static", "SDValue", "LowerINTRINSIC_WO_CHAIN", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")"], "ground_truth": [")", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45560, "Length": 45, "Cover_Rate": 0.5487804878048781} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ","], "ground_truth": ["VT", ",", "Op", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45561, "Length": 58, "Cover_Rate": 0.6444444444444445} {"Template_token": ["", "}", "else", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "", ")", "{", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Op", ",", "", ")", ";", "SDValue", "Sign", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Op", ",", "Sign", ",", "Op", ".", "getValue", "(", "", ")", ",", "Sign", ")", ";", "}", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "", ",", "Op", ",", "SDValue", "(", ")", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "", ")", ";", "break", ";", "case", "", ":", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "SDValue", "(", ")", ")", ";", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "Copy", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Copy", ".", "getValue", "(", "", ")", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "", ")", ";", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "", ")", ";", "}", "break", ";", "case", "", ":", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "SDValue", "(", ")", ")", ";", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "Copy", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Copy", ".", "getValue", "(", "", ")", ")", ";", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "Copy", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Copy", ".", "getValue", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerRET", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45562, "Length": 315, "Cover_Rate": 0.5} {"Template_token": ["", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "CC2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ","], "ground_truth": ["Result", ",", "TrueVal", ",", "CC2", ",", "CCR", ",", "Cmp2", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45563, "Length": 118, "Cover_Rate": 0.34502923976608185} {"Template_token": ["", "}", "", "CondCode", ",", "CondCode2", ";", "if", "(", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "CC2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ","], "ground_truth": ["Result", ",", "TrueVal", ",", "CC2", ",", "CCR", ",", "Cmp2", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45564, "Length": 144, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy"], "ground_truth": ["Args", ";"], "File": "ARMISelLowering124", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45565, "Length": 81, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "static", "SDValue", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "VarArgsFrameIndex", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")"], "ground_truth": [".", "getPointerTy", "(", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45566, "Length": 37, "Cover_Rate": 0.37} {"Template_token": ["", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", ""], "ground_truth": [")", ",", "SV", ",", "", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45567, "Length": 75, "Cover_Rate": 0.75} {"Template_token": ["", "SDValue", "TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ","], "ground_truth": ["DCI", ")", ";"], "File": "ARMISelLowering124", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45568, "Length": 50, "Cover_Rate": 0.6756756756756757} {"Template_token": ["", "getExclusiveOperation", "(", "Size", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "exitMBB"], "ground_truth": [";"], "File": "ARMISelLowering126", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45569, "Length": 407, "Cover_Rate": 0.6280864197530864} {"Template_token": ["", "MRI", ".", "constrainRegClass", "(", "newval", ",", "&", "", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", "."], "ground_truth": ["addReg", "(", "", ")", ";"], "File": "ARMISelLowering126", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45570, "Length": 275, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "destlo", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "desthi", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "ptr", ",", "&", "", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "{", "MIB", ".", "addReg", "(", "destlo", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "desthi", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ";", "}", "else", "{", "unsigned", "GPRPair0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "MIB", ".", "addReg", "(", "GPRPair0", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "}", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB"], "ground_truth": [";"], "File": "ARMISelLowering126", "Func": "EmitAtomicLoad64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45571, "Length": 261, "Cover_Rate": 0.7565217391304347} {"Template_token": ["", "static", "const", "unsigned", "LoadAcqs", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "static", "const", "unsigned", "StoreBares", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "static", "const", "unsigned", "StoreRels", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "const", "unsigned", "(", "*", "LoadOps", ")", "[", "", "]", ",", "(", "*", "StoreOps", ")", "["], "ground_truth": ["", "]", ";"], "File": "ARMISelLowering126", "Func": "getExclusiveOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45572, "Length": 129, "Cover_Rate": 0.3805309734513274} {"Template_token": ["", "static", "void", "getExclusiveOperation", "(", "unsigned", "Size", ",", "AtomicOrdering", "Ord", ",", "bool", "isThumb2", ",", "unsigned", "&", "LdrOpc", ",", "unsigned", "&", "StrOpc", ")", "{", "static", "const", "unsigned", "LoadBares", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "static", "const", "unsigned", "LoadAcqs", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "static", "const", "unsigned", "StoreBares", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", "}", ";", "static", "const", "unsigned", "StoreRels", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", "}", ",", "{", "", ",", "", "}", ",", "{", "", ","], "ground_truth": ["", "}", ",", "{", "", ",", "", "}", "}", ";"], "File": "ARMISelLowering126", "Func": "getExclusiveOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45573, "Length": 170, "Cover_Rate": 0.5014749262536873} {"Template_token": ["", "static", "", "getInverseCCForVSEL", "(", "", "CC", ")", "{", "if", "(", "CC", "==", ""], "ground_truth": [")", "return", "", ";"], "File": "ARMISelLowering126", "Func": "getInverseCCForVSEL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45574, "Length": 17, "Cover_Rate": 0.5} {"Template_token": ["", "static", "SDValue", "LowerInterruptReturn", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "RetOps", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "{", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "StringRef", "IntKind", "=", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "int64_t", "LROffset", ";", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", "||", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";", "else", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";", "else", "report_fatal_error", "(", "", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering126", "Func": "LowerInterruptReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45575, "Length": 102, "Cover_Rate": 0.6496815286624203} {"Template_token": ["", "static", "SDValue", "LowerInterruptReturn", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "RetOps", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "{", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "StringRef", "IntKind", "=", "F", "->", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "int64_t", "LROffset", ";", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", "||", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";", "else", "if", "(", "IntKind", "==", "", "||", "IntKind", "==", "", ")", "LROffset", "=", "", ";", "else", "report_fatal_error", "(", ""], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering126", "Func": "LowerInterruptReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45576, "Length": 102, "Cover_Rate": 0.6496815286624203} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering126", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45577, "Length": 252, "Cover_Rate": 0.38181818181818183} {"Template_token": ["", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Arg", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg"], "ground_truth": ["(", ")", ",", "Arg", ",", "Flag", ")", ";"], "File": "ARMISelLowering126", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45578, "Length": 255, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "i", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "}", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getAtomic", "(", "Node", "->", "getOpcode", "(", ")", ",", "dl", ",", "", ",", "Tys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ",", "AN", "->", "getOrdering", "(", ")", ",", "AN", "->", "getSynchScope", "(", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "", ")", ",", "Result", ".", "getValue", "(", ""], "ground_truth": [")", "}", ";"], "File": "ARMISelLowering126", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45579, "Length": 122, "Cover_Rate": 0.3935483870967742} {"Template_token": ["", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Node", "->", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "i", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Node", "->", "getOperand", "(", "i", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ")", ";", "}", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getAtomic", "(", "Node", "->", "getOpcode", "(", ")", ",", "dl", ",", "", ",", "Tys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ",", "AN", "->", "getOrdering", "(", ")", ",", "AN", "->", "getSynchScope", "(", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "", ")", ",", "Result", ".", "getValue", "(", "", ")", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "OpsF"], "ground_truth": [",", "", ")", ")", ";"], "File": "ARMISelLowering126", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45580, "Length": 203, "Cover_Rate": 0.6548387096774193} {"Template_token": ["", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "-", "MI", ".", "getDesc", "(", ")", ".", "getSize", "(", ")", "&&", "", "", ")", ";", "MI", ".", "setDesc", "(", "*", "MCID", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "for", "(", "unsigned", "c", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "c", "--", ";", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "MI", ".", "removeOperand", "(", "", ")", ";", "}", "for", "(", "unsigned", "i", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "--", ";", ")", "{", "const", "MachineOperand", "&", "op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "op", ".", "isReg", "(", ")", "&&", "op", ".", "isUse", "(", ")", ")", "{", "int", "DefIdx", "=", "MCID", "->", "getOperandConstraint", "(", "i", ",", "MCOI", "::", "TIED_TO", ")", ";", "if", "(", "DefIdx", "!=", "-", "", ")", "MI", ".", "tieOperands", "(", "DefIdx", ",", "i", ")", ";", "}", "}", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "ccOutIdx", "=", "", ";", "}", "else", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "}", "else", "ccOutIdx", "=", "MCID", "->"], "ground_truth": ["getNumOperands", "(", ")", "-", "", ";"], "File": "ARMISelLowering12", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45581, "Length": 242, "Cover_Rate": 0.436036036036036} {"Template_token": ["", "static", "bool", "checkAndUpdateCPSRKill", "(", "MachineBasicBlock", "::", "iterator", "SelectItr", ",", "MachineBasicBlock", "*", "BB", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "MachineBasicBlock", "::", "iterator", "miI", "(", "std", "::", "next", "(", "SelectItr", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "miE", "=", "BB", "->", "end", "(", ")", ";", "miI", "!=", "miE", ";", "++", "miI", ")", "{", "const", "MachineInstr", "&", "mi", "=", "*", "miI", ";", "if", "(", "mi", ".", "readsRegister", "(", "", ")", ")", "return", "false", ";", "if", "(", "mi", ".", "definesRegister", "(", "", ")", ")", "break", ";", "}", "if", "(", "miI", "==", "BB", "->", "end", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "BB", "->", "successors", "(", ")", ")", "if", "(", "Succ", "->", "isLiveIn", "("], "ground_truth": ["", ")", ")", "return", "false", ";"], "File": "ARMISelLowering12", "Func": "checkAndUpdateCPSRKill", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45582, "Length": 120, "Cover_Rate": 0.8450704225352113} {"Template_token": ["", "if", "(", "findPointerConstIncrement", "(", "Addr", ".", "getNode", "(", ")", ",", "&", "Base", ",", "&", "CInc", ")", ")", "{", "unsigned", "Offset", "=", "getPointerConstIncrement", "(", "Addr", "->", "getOpcode", "(", ")", ",", "Base", ",", "CInc", ",", "DCI", ".", "DAG", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Base", "->", "use_begin", "(", ")", ",", "UE", "=", "Base", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Base", ".", "getResNo", "(", ")", "||", "User", "==", "Addr", ".", "getNode", "(", ")", "||", "User", "->", "getNumOperands", "(", ")", "!=", "", ")", "continue", ";", "SDValue", "UserInc", "=", "User", "->", "getOperand", "(", "UI", ".", "getOperandNo", "(", ")", "==", "", "?", "", ":", "", ")", ";", "unsigned", "UserOffset", "=", "getPointerConstIncrement", "(", "User", "->", "getOpcode", "(", ")", ",", "Base", ",", "UserInc", ",", "DCI", ".", "DAG", ")", ";", "if", "(", "!", "UserOffset", "||", "UserOffset", "<=", "Offset", ")", "continue", ";", "unsigned", "NewConstInc", "=", "UserOffset", "-", "Offset", ";", "SDValue", "NewInc", "=", "DCI", ".", "DAG", ".", "getConstant", "(", "NewConstInc", ",", "SDLoc", "(", "N", ")", ",", "", ")", ";", "BaseUpdates", ".", "push_back", "(", "{", "User", ",", "NewInc", ",", "NewConstInc", "}", ")", ";", "}", "}", "unsigned", "NumValidUpd", "=", "BaseUpdates", ".", "size", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumValidUpd", ";", ")", "{", "BaseUpdateUser", "&", "User", "=", "BaseUpdates", "[", "I", "]", ";", "if", "(", "!", "isValidBaseUpdate", "(", "N", ",", "User", ".", "N", ")", ")", "{", "--", "NumValidUpd"], "ground_truth": [";"], "File": "ARMISelLowering12", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45583, "Length": 249, "Cover_Rate": 0.4003215434083601} {"Template_token": ["", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ",", "", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValueTy", ",", "", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValueTy", ",", "", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValueTy", ",", "", ")", ")", ",", "", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType"], "ground_truth": ["(", ")", "}", ";"], "File": "ARMISelLowering12", "Func": "emitLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45584, "Length": 130, "Cover_Rate": 0.41139240506329117} {"Template_token": ["", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int32Ty", ",", "", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "", ")", ",", "Int32Ty", ",", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Strex", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";", "}", "", "Int", "=", "IsRelease", "?", "", ":", "", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "Function", "*", "Strex", "=", "", "(", "M", ",", "Int", ",", "Tys", ")", ";", "CallInst", "*", "CI", "=", "Builder", ".", "CreateCall", "(", "Strex", ",", "{", "Builder", ".", "CreateZExtOrBitCast", "(", "Val", ",", "Strex", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "", ")", ")", ",", "Addr", "}", ")", ";", "CI", "->", "addParamAttr", "(", "", ",", "Attribute", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "Attribute", "::", "ElementType", ",", "Val", "->", "getType", "("], "ground_truth": [")", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45585, "Length": 204, "Cover_Rate": 0.6623376623376623} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "ShuffleVectorSDNode", "*", "Op0", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "ShuffleVectorSDNode", "*", "Op1", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Op0", "||", "!", "Op1", "||", "!", "Op0", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "!", "Op1", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", "||", "Op0", "->", "getMask", "(", ")", "!=", "Op1", "->", "getMask", "(", ")", "||", "Op0", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "ArrayRef", "<", "int", ">", "NMask", "=", "N", "->", "getMask", "(", ")", ";", "ArrayRef", "<", "int", ">", "OpMask", "=", "Op0", "->", "getMask", "(", ")", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "NMask", ".", "size"], "ground_truth": ["(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{"], "File": "ARMISelLowering12", "Func": "FlattenVectorShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45586, "Length": 174, "Cover_Rate": 0.5043478260869565} {"Template_token": ["", "if", "(", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", "||", "(", "Subtarget", "->", "hasMVEFloatOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", ")", "return", "", "(", "", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "return", "VT", "."], "ground_truth": ["changeVectorElementTypeToInteger", "(", ")", ";"], "File": "ARMISelLowering12", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45587, "Length": 69, "Cover_Rate": 0.5702479338842975} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering12", "Func": "getVectorTyFromPredicateVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45588, "Length": 25, "Cover_Rate": 0.36764705882352944} {"Template_token": ["", "bool", "TargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "bool", "isCalleeStructRet", ",", "bool", "isCallerStructRet", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Ins", ",", "SelectionDAG", "&", "DAG", ",", "const", "bool", "isIndirect", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "&", "CallerF", "=", "MF", ".", "getFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", ".", "getCallingConv", "(", ")", ";", "assert", "(", "Subtarget", "->", "supportsTailCall", "(", ")", ")", ";", "if", "(", "Outs", ".", "size", "(", ")", ">=", "", "&&", "(", "!", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ".", "getNode", "(", ")", ")", "||", "isIndirect", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "shouldSignReturnAddress", "(", "true", ")", ")", "return", "false", ";", "}", "if", "(", "CallerF", ".", "hasFnAttribute", "(", "", ")", ")", "return", "false", ";", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ",", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "return", "CalleeCC", "==", "CallerCC", ";", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "getEffectiveCallingConv", "(", "CalleeCC", ",", "isVarArg", ")", ",", "getEffectiveCallingConv", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForReturn", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForReturn", "(", "CallerCC", ",", "CallerF"], "ground_truth": [".", "isVarArg", "(", ")", ")", ")", ")", "return", "false", ";"], "File": "ARMISelLowering12", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45589, "Length": 333, "Cover_Rate": 0.4375821287779238} {"Template_token": ["", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "getEffectiveCallingConv", "(", "CalleeCC", ",", "isVarArg", ")", ",", "getEffectiveCallingConv", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForReturn", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForReturn", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering12", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45590, "Length": 320, "Cover_Rate": 0.4204993429697766} {"Template_token": ["", "const", "EVT", "VT", "=", "AddNode", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getScalarSizeInBits", "(", ")", ">", "", ")", "return", "true", ";", "const", "ConstantSDNode", "*", "C0Node", "=", "cast", "<", "ConstantSDNode", ">", "(", "AddNode", ".", "getOperand", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering12", "Func": "isMulAddWithConstProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45591, "Length": 47, "Cover_Rate": 0.32867132867132864} {"Template_token": ["", "const", "int64_t", "C0", "=", "C0Node", "->", "getSExtValue", "(", ")", ";", "APInt", "CA", "=", "C0Node", "->", "getAPIntValue", "(", ")", "*", "C1Node", "->", "getAPIntValue", "(", ")", ";", "if", "(", "!", "isLegalAddImmediate", "(", "C0", ")", "||", "isLegalAddImmediate", "(", "CA", ".", "getSExtValue", "(", ")", ")", ")", "return", "true", ";", "if", "(", "ConstantMaterializationCost", "(", "(", "unsigned", ")", "CA", ".", "getZExtValue", "(", ")", ",", "Subtarget", ")", ">", "", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering12", "Func": "isMulAddWithConstProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45592, "Length": 69, "Cover_Rate": 0.4825174825174825} {"Template_token": ["", "else", "{", "if", "(", "U", "->", "getOperand", "(", "U", "->", "getNumOperands", "(", ")", "-", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "return", "false", ";", "TCChain", "=", "UseChain", ";", "}", "}", "}", "else", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Copy", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "Copy", "=", "*", "Copy", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Copy", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "return", "false", ";", "if", "(", "Copy", "->", "getOperand", "(", "Copy", "->", "getNumOperands", "(", ")", "-", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "return", "false", ";", "TCChain", "=", "Copy", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "false", ";", "}", "bool", "HasRet", "=", "false", ";", "for", "(", "const", "SDNode", "*", "U", ":", "Copy", "->", "uses", "(", ")", ")", "{", "if", "(", "U", "->", "getOpcode", "(", ")", "!=", "", "&&", "U", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "HasRet", "=", "true", ";", "}", "if", "(", "!", "HasRet", ")", "return", "false", ";", "Chain", "=", "TCChain", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering12", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45593, "Length": 189, "Cover_Rate": 0.441588785046729} {"Template_token": ["", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "if", "(", "NumElts", "==", "", ")", "{", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "if", "(", "NumElts", "==", "", ")", "{", "BitsPerBool", "=", "", ";", "BoolMask", "=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "SDValue", "FirstOp", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "FirstOp", ")", "&&", "std", "::", "all_of", "(", "std", "::", "next", "(", "Op", "->", "op_begin", "(", ")", ")", ",", "Op", "->", "op_end", "(", ")", ",", "[", "&", "FirstOp", "]", "(", "SDUse", "&", "U", ")", "{", "return", "U", ".", "get", "(", ")", ".", "isUndef", "(", ")", "||", "U", ".", "get", "(", ")", "==", "FirstOp", ";", "}", ")", ")", "{", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "FirstOp", ",", "DAG", ".", "getValueType", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Ext", ")", ";", "}", "unsigned", "Bits32", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "&&", "!", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "bool", "BitSet", "=", "V", ".", "isUndef", "(", ")", "?", "false", ":", "cast", "<", "ConstantSDNode", ">", "(", "V", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "BitSet", ")", "Bits32", "|=", "BoolMask", "<<", "(", "i", "*", "BitsPerBool", ")", ";", "}", "SDValue", "Base", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Bits32", ",", "dl", ",", "", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "||", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "Base", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Base", ",", "V", ",", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "", ")", ")", ";", "}", "return"], "ground_truth": ["Base", ";"], "File": "ARMISelLowering12", "Func": "LowerBUILD_VECTOR_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45594, "Length": 354, "Cover_Rate": 0.7814569536423841} {"Template_token": ["", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "Op1VT", "=", "V1", ".", "getValueType", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "Index", "=", "cast", "<", "ConstantSDNode", ">", "(", "V2", ")", "->", "getZExtValue", "(", ")", ";", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "SDValue", "NewV1", "=", "PromoteMVEPredVector", "(", "dl", ",", "V1", ",", "Op1VT", ",", "DAG", ")", ";", "MVT", "ElType", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "EVT", "SubVT", "=", "", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SubVT", ")", ";", "for", "(", "unsigned", "i", "=", "Index", ",", "j", "=", "", ";", "i", "<", "(", "Index", "+", "NumElts", ")", ";", "i", "++", ",", "j", "+=", "", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NewV1", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SubVT", ",", "SubVec", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "j", ",", "dl", ",", "", ")", ")", ";", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SubVT", ",", "SubVec", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "j", "+", "", ",", "dl", ",", "", ")", ")", ";", "}", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "SubVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";", "}", "EVT", "SubVT", "=", "", "(", "ElType", ",", "NumElts", ")", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SubVT", ")", ";", "for", "(", "unsigned", "i", "=", "Index", ",", "j", "=", "", ";", "i", "<", "(", "Index", "+", "NumElts", ")", ";", "i", "++", ",", "j", "++", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NewV1", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ","], "ground_truth": ["dl", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45595, "Length": 376, "Cover_Rate": 0.7611336032388664} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "const", "BaseRegisterInfo", "*", "ARI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallingConv", "::", "C", ")", ";", "assert", "(", "Mask", "&&", "", ")", ";", "Register", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "(", "", ")", ")", ";", "SDValue", "ReturnAddress", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "PtrVT", ")", ";", "constexpr", "EVT", "ResultTys", "[", "]", "=", "{", ""], "ground_truth": [",", "", "}", ";"], "File": "ARMISelLowering12", "Func": "LowerINTRINSIC_VOID", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45596, "Length": 101, "Cover_Rate": 0.31962025316455694} {"Template_token": ["", "static", "SDValue", "LowerPredicateLoad", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "MemVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "(", "MemVT", "==", "", "||", "MemVT", "==", "", "||", "MemVT", "==", "", "||", "MemVT", "==", "", ")", "&&", "", ")", ";", "assert", "(", "MemVT", "==", "Op", ".", "getValueType", "(", ")", ")", ";", "assert", "(", "LD", "->", "getExtensionType", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "", ",", "dl", ",", "", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "EVT", "::", "getIntegerVT", "(", "*", "DAG", "."], "ground_truth": ["getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "LowerPredicateLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45597, "Length": 151, "Cover_Rate": 0.48242811501597443} {"Template_token": ["", "SDValue", "Build", "=", "ST", "->", "getValue", "(", ")", ";", "if", "(", "MemVT", "!=", "", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "I", "++", ")", "{", "unsigned", "Elt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "MemVT", ".", "getVectorNumElements", "(", ")", "-", "I", "-", "", ":", "I", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Build", ",", "DAG", ".", "getConstant", "(", "Elt", ",", "dl", ",", "", ")", ")", ")", ";", "}", "for", "(", "unsigned", "I", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "", ";", "I", "++", ")", "Ops", ".", "push_back", "(", "DAG"], "ground_truth": [".", "getUNDEF", "(", "", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "LowerPredicateStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45598, "Length": 128, "Cover_Rate": 0.31840796019900497} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "VTBLMask", ";", "for", "(", "int", "I", ":", "ShuffleMask", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "I", ",", "DL", ",", "", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "DAG", ".", "getBuildVector", "(", "", ",", "DL", ",", "VTBLMask", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "V1", ",", "V2", ",", "DAG", ".", "getBuildVector", "(", ""], "ground_truth": [",", "DL", ",", "VTBLMask", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45599, "Length": 101, "Cover_Rate": 0.6558441558441559} {"Template_token": ["", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "ArrayRef", "<", "int", ">", "ShuffleMask", "=", "SVN", "->", "getMask", "(", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "{", "SDValue", "cast", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "V1", ")", ";", "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "cast", ")", ";", "SDValue", "srl", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "rbit", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "srl", ")", ";", "}", "SDValue", "PredAsVector", "=", "PromoteMVEPredVector", "(", "dl", ",", "V1", ",", "VT", ",", "DAG", ")", ";", "EVT", "NewVT", "=", "PredAsVector", ".", "getValueType", "(", ")", ";", "SDValue", "Shuffled", "=", "DAG", ".", "getVectorShuffle", "(", "NewVT", ",", "dl", ",", "PredAsVector", ",", "DAG", ".", "getUNDEF", "(", "NewVT", ")", ",", "ShuffleMask", ")", ";", "if", "(", "VT", "==", "", ")", "{", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Shuffled", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "BC", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cmp", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Shuffled", ","], "ground_truth": ["DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "LowerVECTOR_SHUFFLE_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45600, "Length": 275, "Cover_Rate": 0.804093567251462} {"Template_token": ["", "for", "(", "MachineBasicBlock", "*", "S", ":", "MBB", "->", "successors", "(", ")", ")", "if", "(", "S", "!=", "Succ", ")", "return", "S", ";", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering12", "Func": "OtherSucc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45601, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VbicVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ","], "ground_truth": ["Subtarget", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering12", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45602, "Length": 145, "Cover_Rate": 0.4154727793696275} {"Template_token": ["", "if", "(", "SDValue", "C", "=", "IsCMPZCSINC", "(", "N", ",", "Cond", ")", ")", "if", "("], "ground_truth": ["Cond", "==", "", ")", "return", "C", ";"], "File": "ARMISelLowering12", "Func": "PerformCMPZCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45603, "Length": 21, "Cover_Rate": 0.44680851063829785} {"Template_token": ["", "", "Cond", ";", "if", "(", "SDValue", "C", "=", "IsCMPZCSINC", "(", "N", ",", "Cond", ")", ")", "if", "(", "Cond", "==", "", ")", "return", "C", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering12", "Func": "PerformCMPZCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45604, "Length": 29, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "if", "(", "SDValue", "C", "=", "IsCMPZCSINC", "(", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "Cond", ")", ")", "{", "if", "(", "N", "->", "getConstantOperandVal", "(", "", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cond", ",", "SDLoc"], "ground_truth": ["(", "N", ")", ",", "", ")", ",", "C", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformCSETCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45605, "Length": 82, "Cover_Rate": 0.44565217391304346} {"Template_token": ["", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "", "&&", "Op1", ".", "getOpcode", "(", ")", "!=", "", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isNegativeZeroSplat", "(", "Op1", ".", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "FAdd", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "", ")", ",", "N", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Op1", "."], "ground_truth": ["getOperand", "(", "", ")", ",", "FAdd", ",", "Op0", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformFAddVSelectCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45606, "Length": 105, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "SDValue", "V", "=", "PerformVQDMULHCombine", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "VT", "!=", "", "&&", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "IsSignedSaturate", "=", "[", "&", "]", "(", "SDNode", "*", "Min", ",", "SDNode", "*", "Max", ")", "{", "if", "(", "Min", "->", "getOpcode", "(", ")", "!=", "", ")", "std", "::", "swap", "(", "Min", ",", "Max", ")", ";", "if", "(", "Min", "->", "getOpcode", "(", ")", "!=", "", "||", "Max", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "APInt", "SaturateC", ";", "if", "(", "VT", "==", "", ")", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "else", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "APInt", "MinC", ",", "MaxC", ";", "if", "(", "!", "", "(", "Min", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MinC", ")", "||", "MinC", "!=", "SaturateC", ")", "return", "false", ";", "if", "(", "!", "", "(", "Max", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MaxC", ")", "||", "MaxC", "!=", "~", "SaturateC", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "IsSignedSaturate", "(", "N", ",", "N0", ".", "getNode", "(", ")", ")", ")", "{", "SDLoc", "DL", "("], "ground_truth": ["N", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformMinMaxCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45607, "Length": 213, "Cover_Rate": 0.3118594436310395} {"Template_token": ["", "APInt", "MinC", ",", "MaxC", ";", "if", "(", "!", "", "(", "Min", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MinC", ")", "||", "MinC", "!=", "SaturateC", ")", "return", "false", ";", "if", "(", "!", "", "(", "Max", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MaxC", ")", "||", "MaxC", "!=", "~", "SaturateC", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "IsSignedSaturate", "(", "N", ",", "N0", ".", "getNode", "(", ")", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "MVT", "ExtVT", ",", "HalfVT", ";", "if", "(", "VT", "==", "", ")", "{", "HalfVT", "=", "", ";", "ExtVT", "=", "", ";", "}", "else", "{", "HalfVT", "=", "", ";", "ExtVT", "=", "", ";", "}", "SDValue", "VQMOVN", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "HalfVT", ",", "DAG", ".", "getUNDEF", "(", "HalfVT", ")", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "SDValue", "Bitcast", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "VQMOVN", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Bitcast", ",", "DAG", ".", "getValueType", "(", "ExtVT", ")", ")", ";", "}", "auto", "IsUnsignedSaturate", "=", "[", "&", "]", "(", "SDNode", "*", "Min", ")", "{", "if", "(", "Min", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "APInt", "SaturateC", ";", "if", "(", "VT", "==", "", ")", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "else", "SaturateC", "=", "APInt", "(", "", ",", "(", "", "<<", "", ")", "-", "", ",", "true", ")", ";", "APInt", "MinC", ";", "if", "(", "!", "", "(", "Min", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "MinC", ")", "||", "MinC", "!=", "SaturateC", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "IsUnsignedSaturate", "(", "N", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "MVT", "HalfVT", ";", "unsigned", "ExtConst", ";", "if", "(", "VT", "==", "", ")", "{", "HalfVT", "=", "", ";", "ExtConst", "=", "", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelLowering12", "Func": "PerformMinMaxCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45608, "Length": 333, "Cover_Rate": 0.48755490483162517} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "VT", "!=", "", "||", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "", "&&", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Min", "=", "Op", ";", "SDValue", "Max", "=", "Op0", ";", "SDValue", "Input", "=", "Op0", ".", "getOperand", "(", "", ")", ";", "if", "(", "Min", ".", "getOpcode", "(", ")", "==", "", ")", "std", "::", "swap", "(", "Min", ",", "Max", ")", ";", "APInt", "MinC", "=", "Min", ".", "getConstantOperandAPInt"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformMinMaxToSatCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45609, "Length": 125, "Cover_Rate": 0.3980891719745223} {"Template_token": ["", "if", "(", "BVN", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", ")", "{", "EVT", "VorrVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VorrVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vorr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vorr", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformORCombineToSMULWBT", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs"], "ground_truth": [";"], "File": "ARMISelLowering12", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45610, "Length": 279, "Cover_Rate": 0.4233687405159332} {"Template_token": ["", "static", "SDValue", "PerformORCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", "||", "VT", "==", "", ")", ")", "return", "PerformORCombine_i1", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", "||", "SplatBitSize", "==", "", ")", "{", "EVT", "VorrVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VorrVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vorr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VorrVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vorr", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering12", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45611, "Length": 303, "Cover_Rate": 0.4597875569044006} {"Template_token": ["", "if", "(", "!", "AndMaskNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "AndMask", "=", "static_cast", "<", "uint32_t", ">", "(", "AndMaskNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "AndMask", "==", "", "||", "AndMask", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isMask_32", "(", "AndMask", ")", ")", "{", "uint32_t", "MaskedBits", "=", "countLeadingZeros", "(", "AndMask", ")", ";", "if", "(", "MaskedBits", ">", "ShiftAmt", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskedBits", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "MaskedBits", "-", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "int64_t", "Cnt", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false"], "ground_truth": [",", "false", ",", "Cnt", ")", ")", "{"], "File": "ARMISelLowering12", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45612, "Length": 288, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "EVT", "VT", "=", "Trunc", ".", "getValueType", "(", ")", ";", "if", "(", "Trunc", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Trunc", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "else", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", "."], "ground_truth": ["getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformShuffleVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45613, "Length": 191, "Cover_Rate": 0.8025210084033614} {"Template_token": ["", "static", "SDValue", "PerformShuffleVMOVNCombine", "(", "ShuffleVectorSDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Trunc", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "VT", "=", "Trunc", ".", "getValueType", "(", ")", ";", "if", "(", "Trunc", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Trunc", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "else", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering12", "Func": "PerformShuffleVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45614, "Length": 219, "Cover_Rate": 0.9201680672268907} {"Template_token": ["", "if", "(", "Op0", "->", "isUndef", "(", ")", "&&", "!", "IsTop", ")", "return", "Op1", ";", "if", "(", "(", "Op1", "->", "getOpcode", "(", ")", "==", "", "||", "Op1", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "Op1", "->", "getConstantOperandVal", "(", "", ")", "==", "", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "Op1", "->", "getOpcode", "(", ")"], "ground_truth": [",", "SDLoc", "(", "Op1", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "Op0", ",", "Op1", "->", "getOperand", "(", "", ")", ",", "N", "->", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45615, "Length": 85, "Cover_Rate": 0.3244274809160305} {"Template_token": ["", "APInt", "Op1DemandedElts", "=", "APInt", "::", "getSplat", "(", "NumElts", ",", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ")", ";", "APInt", "Op0DemandedElts", "=", "IsTop", "?", "Op1DemandedElts", ":", "APInt", "::", "getSplat", "(", "NumElts", ",", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Op0", ",", "Op0DemandedElts", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Op1", ",", "Op1DemandedElts", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering12", "Func": "PerformVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45616, "Length": 102, "Cover_Rate": 0.3893129770992366} {"Template_token": ["", "static", "SDValue", "PerformVQMOVNCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "IsTop", "=", "N", "->", "getConstantOperandVal", "(", "", ")", ";", "unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "", ")", ".", "getVectorNumElements", "(", ")", ";", "APInt", "Op0DemandedElts", "=", "APInt", "::", "getSplat", "(", "NumElts", ",", "IsTop", "?", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ":", "APInt", "::", "getHighBitsSet", "("], "ground_truth": ["", ",", "", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformVQMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45617, "Length": 79, "Cover_Rate": 0.6638655462184874} {"Template_token": ["", "unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "", ")", ".", "getVectorNumElements", "(", ")", ";", "APInt", "Op0DemandedElts", "=", "APInt", "::", "getSplat", "(", "NumElts", ",", "IsTop", "?", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ":", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Op0", ",", "Op0DemandedElts", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering12", "Func": "PerformVQMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45618, "Length": 83, "Cover_Rate": 0.6974789915966386} {"Template_token": ["", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC", "==", "", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "CC", "=", "", ";", "}", "if", "(", "CC", "!=", "", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "!=", "", "||", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "VT", ".", "getVectorNumElements", "(", ")", ";", "I", "++", ")", "{", "if", "(", "!", "Op0", ".", "getOperand", "(", "I", ")", ".", "isUndef", "(", ")", "&&", "!", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "I", ")", ")", "&&", "Op0", ".", "getConstantOperandVal", "(", "I", ")", "==", "I", ")", ")", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Op1S", "=", "DCI", ".", "DAG", ".", "getSplatValue", "(", "Op1", ")", ";", "if", "(", "!", "Op1S", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "{", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering12", "Func": "PerformVSetCCToVCTPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45619, "Length": 216, "Cover_Rate": 0.6016713091922006} {"Template_token": ["", "CC", "=", "", ";", "}", "if", "(", "CC", "!=", "", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "!=", "", "||", "Op0", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "VT", ".", "getVectorNumElements", "(", ")", ";", "I", "++", ")", "{", "if", "(", "!", "Op0", ".", "getOperand", "(", "I", ")", ".", "isUndef", "(", ")", "&&", "!", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "I", ")", ")", "&&", "Op0", ".", "getConstantOperandVal", "(", "I", ")", "==", "I", ")", ")", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Op1S", "=", "DCI", ".", "DAG", ".", "getSplatValue", "(", "Op1", ")", ";", "if", "(", "!", "Op1S", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "{", "case", "", ":", "Opc", "=", ""], "ground_truth": [";"], "File": "ARMISelLowering12", "Func": "PerformVSetCCToVCTPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45620, "Length": 137, "Cover_Rate": 0.3816155988857939} {"Template_token": ["", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering12", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45621, "Length": 153, "Cover_Rate": 0.36255924170616116} {"Template_token": ["", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "", ")", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Res", "=", "LowerADDSUBSAT", "(", "SDValue", "(", "N", ",", "", ")", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering12", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45622, "Length": 144, "Cover_Rate": 0.3412322274881517} {"Template_token": ["", "return", "Subtarget", "->", "hasVFP2Base", "(", ")", ";", "case", "", ":", "return", "Subtarget", "->", "hasVFP2Base", "(", ")", ";", "case", "", ":", "return", "Subtarget", "->", "hasFP64", "(", ")", ";", "case", "", ":", "case", "", ":", "return", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ";", "default", ":", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering12", "Func": "shouldConvertFpToSat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45623, "Length": 45, "Cover_Rate": 0.4205607476635514} {"Template_token": ["", "unsigned", "Size", "=", "AI", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "bool", "HasAtomicCmpXchg", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "HasAtomicCmpXchg", "=", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", ";", "else", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "HasAtomicCmpXchg", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "else", "HasAtomicCmpXchg", "=", "Subtarget", "->", "hasV6Ops", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering12", "Func": "shouldExpandAtomicCmpXchgInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45624, "Length": 63, "Cover_Rate": 0.5478260869565217} {"Template_token": ["", "bool", "has64BitAtomicStore", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "has64BitAtomicStore", "=", "false", ";", "else", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "has64BitAtomicStore", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "else", "has64BitAtomicStore", "=", "Subtarget", "->", "hasV6Ops"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering12", "Func": "shouldExpandAtomicStoreInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45625, "Length": 41, "Cover_Rate": 0.5324675324675324} {"Template_token": ["", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "FrameIndex", "=", "MFI", ".", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "PtrVT", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg", "<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{", "Register", "VReg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ","], "ground_truth": ["dl", ",", "VReg", ",", "", ")", ";"], "File": "ARMISelLowering12", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45626, "Length": 130, "Cover_Rate": 0.34946236559139787} {"Template_token": ["", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std"], "ground_truth": ["::", "swap", "(", "ArgValue", ",", "ArgValue2", ")", ";"], "File": "ARMISelLowering130", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45627, "Length": 147, "Cover_Rate": 0.5157894736842106} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr"], "ground_truth": [")", ";"], "File": "ARMISelLowering130", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45628, "Length": 176, "Cover_Rate": 0.6717557251908397} {"Template_token": ["", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "RTLIB", "::", "Libcall", "LC", "=", "(", "ArgVT", "==", "", ")", "?", "RTLIB", "::", "SINCOS_F64", ":", "RTLIB", "::", "SINCOS_F32", ";", "CallingConv", "::", "ID", "CC", "=", "getLibcallCallingConv", "(", "LC", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CC", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", "ShouldUseSRet", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "!", "ShouldUseSRet", ")", "return", "CallResult", ".", "first", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet"], "ground_truth": [",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering130", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45629, "Length": 178, "Cover_Rate": 0.3184257602862254} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering130", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45630, "Length": 209, "Cover_Rate": 0.4613686534216336} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "", ",", "PtrVT", ",", "", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", ""], "ground_truth": [",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";"], "File": "ARMISelLowering130", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45631, "Length": 204, "Cover_Rate": 0.4188911704312115} {"Template_token": ["", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMISelLowering130", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45632, "Length": 466, "Cover_Rate": 0.6657142857142857} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerMemOpCallTo", "(", "SDValue", "Chain", ",", "SDValue", "StackPtr", ",", "SDValue", "Arg", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "", "Flags", ")", "const", "{", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ","], "ground_truth": ["PtrOff", ")", ";"], "File": "ARMISelLowering130", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45633, "Length": 78, "Cover_Rate": 0.6724137931034483} {"Template_token": ["", "SDLoc", "dl", "(", "GA", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["PtrVT", ",", "Argument", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering130", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45634, "Length": 197, "Cover_Rate": 0.5811209439528023} {"Template_token": ["", "RBegin", "=", "RBeginIdx", "==", "", "?", "(", "unsigned", ")", "", ":", "GPRArgRegs", "[", "RBeginIdx", "]", ";", "REnd", "=", "", ";", "}", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "PtrVT", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg"], "ground_truth": ["<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{"], "File": "ARMISelLowering130", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45635, "Length": 123, "Cover_Rate": 0.3253968253968254} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "for", "(", "unsigned", "InnerVT", "=", "(", "unsigned", ")", "", ";", "InnerVT", "<=", "(", "unsigned", ")", "", ";", "++", "InnerVT", ")", "setTruncStoreAction", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "(", "", ")", "InnerVT", ",", "Expand", ")", ";", "}", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelLowering131", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45636, "Length": 305, "Cover_Rate": 0.4670750382848392} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "for", "(", "unsigned", "InnerVT", "=", "(", "unsigned", ")", "", ";", "InnerVT", "<=", "(", "unsigned", ")", "", ";", "++", "InnerVT", ")", "setTruncStoreAction", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "(", "", ")", "InnerVT", ",", "Expand", ")", ";", "}", "setLoadExtAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "("], "ground_truth": [")", ",", "Promote", ")", ";"], "File": "ARMISelLowering131", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45637, "Length": 201, "Cover_Rate": 0.30781010719754975} {"Template_token": ["", "if", "(", "isFloatingPointZero", "(", "Op", ")", ")", "return", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering131", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45638, "Length": 86, "Cover_Rate": 0.8349514563106796} {"Template_token": ["", "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "", "Flags", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering131", "Func": "CreateCopyOfByValArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45639, "Length": 40, "Cover_Rate": 0.49382716049382713} {"Template_token": ["", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "scratch", "=", "RegInfo", ".", "createVirtualRegister", "(", "", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "RegInfo", ".", "createVirtualRegister", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "", "||", "BinOpcode", "==", "", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "", ")", ";", "}", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "("], "ground_truth": ["ptr", ")", ")", ";"], "File": "ARMISelLowering131", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45640, "Length": 242, "Cover_Rate": 0.3986820428336079} {"Template_token": ["", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "", ")"], "ground_truth": [".", "addReg", "(", "", ")", ";"], "File": "ARMISelLowering131", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45641, "Length": 400, "Cover_Rate": 0.6430868167202572} {"Template_token": ["", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "PtrType", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "PtrType", ")", ")", ";", "RetVal2", "=", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "NewPtr", ",", "Ld", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld"], "ground_truth": ["->", "isNonTemporal", "(", ")", ",", "NewAlign", ")", ";"], "File": "ARMISelLowering131", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45642, "Length": 77, "Cover_Rate": 0.3168724279835391} {"Template_token": ["", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering131", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45643, "Length": 131, "Cover_Rate": 0.5261044176706827} {"Template_token": ["", "return", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb"], "ground_truth": ["(", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering131", "Func": "getFunctionAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45644, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "return", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMISelLowering131", "Func": "getFunctionAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45645, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", ")", "return", "Sched", "::", "RegPressure", ";", "if", "(", "!", "Itins", "->", "isEmpty", "(", ")", "&&", "Itins", "->", "getOperandCycle", "(", "TID", ".", "getSchedClass", "(", ")", ",", "", ")", ">", "", ")", "return", "Sched", "::", "Latency", ";", "return", "Sched"], "ground_truth": ["::", "RegPressure", ";"], "File": "ARMISelLowering131", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45646, "Length": 65, "Cover_Rate": 0.34946236559139787} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering131", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45647, "Length": 288, "Cover_Rate": 0.3185840707964602} {"Template_token": ["", "bool", "TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "uint64_t", "NumElts", "=", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "I", ".", "getType", "(", ")", ")", "/", "", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false"], "ground_truth": [";"], "File": "ARMISelLowering131", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45648, "Length": 161, "Cover_Rate": 0.40049751243781095} {"Template_token": ["", "bool", "TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "uint64_t", "NumElts", "=", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "I", ".", "getType", "(", ")", ")", "/", "", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering131", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45649, "Length": 174, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "if", "(", "!", "Lo0", "||", "!", "Hi0", "||", "!", "Lo1", "||", "!", "Hi1", ")", "return", "false", ";", "if", "(", "isSigned", ")", "{", "if", "(", "Hi0", "->", "getSExtValue", "(", ")", "==", "Lo0", "->", "getSExtValue", "(", ")", ">>", "", "&&", "Hi1", "->", "getSExtValue", "(", ")", "==", "Lo1", "->", "getSExtValue", "(", ")", ">>", "", ")", "return", "true", ";", "}", "else", "{", "if", "(", "Hi0", "->", "isNullValue", "(", ")", "&&", "Hi1", "->", "isNullValue", "(", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Elt", ")", ")", "{", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "HalfSize", "=", "EltSize", "/", "", ";", "if", "(", "isSigned", ")", "{", "int64_t", "SExtVal", "=", "C", "->", "getSExtValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering131", "Func": "isExtendedBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45650, "Length": 180, "Cover_Rate": 0.4358353510895884} {"Template_token": ["", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "SplatBits", "|=", "", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "", ")", "==", "", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "", ")", "==", "", ")", "{", "OpCmode", "=", "", ";", "Imm", "=", "SplatBits", ">>", "", ";", "SplatBits", "|=", "", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "", ";", "uint64_t", "Val", "=", "", ";", "unsigned", "ImmMask", "=", "", ";", "Imm", "=", "", ";", "for", "(", "int", "ByteNum", "=", "", ";", "ByteNum", "<", "", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "{", "Val", "|=", "BitMask", ";", "Imm", "|=", "ImmMask", ";", "}", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitMask", "<<=", "", ";", "ImmMask", "<<="], "ground_truth": ["", ";"], "File": "ARMISelLowering131", "Func": "isNEONModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45651, "Length": 256, "Cover_Rate": 0.4758364312267658} {"Template_token": ["", "static", "bool", "isVREVMask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ",", "unsigned", "BlockSize", ")", "{", "assert", "(", "(", "BlockSize", "==", "", "||", "BlockSize", "==", "", "||", "BlockSize", "==", "", ")", "&&", "", ")", ";", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "BlockElts", "=", "M", "[", "", "]", "+", "", ";", "if", "(", "M", "[", "", "]", "<", "", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "continue", ";", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "(", "i", "-", "i", "%", "BlockElts", ")", "+", "(", "BlockElts", "-"], "ground_truth": ["", "-", "i", "%", "BlockElts", ")", ")", "return", "false", ";"], "File": "ARMISelLowering131", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45652, "Length": 166, "Cover_Rate": 0.9707602339181286} {"Template_token": ["", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+="], "ground_truth": ["", ")", "{"], "File": "ARMISelLowering131", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45653, "Length": 49, "Cover_Rate": 0.35} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+"], "ground_truth": ["", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "i", "+", "WhichResult", ")", ")", "return", "false", ";"], "File": "ARMISelLowering131", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45654, "Length": 67, "Cover_Rate": 0.4855072463768116} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "", ")", "continue", ";", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "", "*", "i", "+", "WhichResult", ")", "return", "false", ";", "}", "if", "(", "VT", ".", "is64BitVector", "(", ")"], "ground_truth": ["&&", "EltSz", "==", "", ")", "return", "false", ";"], "File": "ARMISelLowering131", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45655, "Length": 61, "Cover_Rate": 0.46564885496183206} {"Template_token": ["", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "Half", ";", "++", "i", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "*", "Half", "]", ";", "if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!="], "ground_truth": ["Idx", ")", "return", "false", ";"], "File": "ARMISelLowering131", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45656, "Length": 48, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "if", "(", "CVal", ">=", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'J'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "CVal", ">=", "-", "", "&&", "CVal", "<=", "", ")", "break", ";", "}", "return", ";", "case", "'K'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "CVal", "!=", "", "&&", "", "(", "CVal", ")", ")", "break", ";", "}", "else", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "else", "{", "if", "(", "", "(", "~", "CVal", ")", "!=", "-", "", ")", "break", ";", "}", "return", ";", "case", "'L'"], "ground_truth": [":"], "File": "ARMISelLowering131", "Func": "LowerAsmOperandForConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45657, "Length": 169, "Cover_Rate": 0.30017761989342806} {"Template_token": ["", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::"], "ground_truth": ["Static", ")", "return", "Result", ";"], "File": "ARMISelLowering131", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45658, "Length": 109, "Cover_Rate": 0.41603053435114506} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR"], "ground_truth": [",", "Res", ".", "getValue", "(", "", ")", "}", ";"], "File": "ARMISelLowering131", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45659, "Length": 226, "Cover_Rate": 0.5393794749403341} {"Template_token": ["", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR"], "ground_truth": [",", "Cmp", "}", ";"], "File": "ARMISelLowering131", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45660, "Length": 241, "Cover_Rate": 0.5751789976133651} {"Template_token": ["", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "isOnlyLowElement", "=", "true", ";", "bool", "usesOnlyOneValue", "=", "true", ";", "bool", "isConstant", "=", "true", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "i", ">", "", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "Value", "=", "V", ";", "else", "if", "(", "V", "!=", "Value", ")", "usesOnlyOneValue", "=", "false", ";", "}", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "usesOnlyOneValue", "&&", "EltSize", "<=", "", ")", "{", "if", "(", "!", "isConstant", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "&", "Ops", "["], "ground_truth": ["", "]", ",", "NumElts", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45661, "Length": 301, "Cover_Rate": 0.3693251533742331} {"Template_token": ["", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VmovVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "VMOVModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "uint64_t", "NegatedImm", "=", "(", "SplatBits", ".", "getZExtValue", "(", ")", "^", "(", "(", "", "<<", "SplatBitSize", ")", "-", "", ")", ")", ";", "Val", "=", "isNEONModifiedImm", "(", "NegatedImm", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VmovVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "VMVNModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "isOnlyLowElement", "=", "true", ";", "bool", "usesOnlyOneValue", "=", "true", ";", "bool", "isConstant", "=", "true", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "i", ">", "", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "Value"], "ground_truth": ["=", "V", ";"], "File": "ARMISelLowering131", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45662, "Length": 273, "Cover_Rate": 0.33496932515337424} {"Template_token": ["", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "("], "ground_truth": [")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45663, "Length": 234, "Cover_Rate": 0.4119718309859155} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerEH_SJLJ_DISPATCHSETUP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "("], "ground_truth": ["", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerEH_SJLJ_DISPATCHSETUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45664, "Length": 49, "Cover_Rate": 0.9074074074074074} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "("], "ground_truth": ["", ")", ",", "Val", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerEH_SJLJ_SETJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45665, "Length": 49, "Cover_Rate": 0.7} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "", "(", "", ",", "", ")", ",", "", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "AllOnes", ")", ";", "SDValue", "MaskNot", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Mask", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "AllOnes", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp1", ",", "Mask", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "OpVT", ",", "Tmp0", ",", "MaskNot", ")", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Res", ")", ";", "}", "return", "Res", ";", "}", "if", "(", "SrcVT", "==", "", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Tmp1", ",", "", ")", ".", "getValue", "(", "", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ")", ";", "SDValue", "Mask1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "SDValue", "Mask2", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp1", ",", "Mask1", ")", ";", "if", "(", "VT", "==", "", ")", "{", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ")", ",", "Mask2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ",", "Tmp1", ")", ")", ";", "}", "Tmp0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Tmp0", ",", "", ")", ";", "SDValue", "Lo", "=", "Tmp0", ".", "getValue", "(", "", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Tmp0", ".", "getValue"], "ground_truth": ["(", "", ")", ",", "Mask2", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45666, "Length": 459, "Cover_Rate": 0.5381008206330598} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallConv", ",", "false", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "ArgValues", ";", "int", "lastInsIndex", "=", "-", "", ";", "SDValue", "ArgValue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ","], "ground_truth": ["Reg", ",", "RegVT", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45667, "Length": 434, "Cover_Rate": 0.3390625} {"Template_token": ["", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "", ",", "Op", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45668, "Length": 41, "Cover_Rate": 0.37272727272727274} {"Template_token": ["", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "?", "", ":", "", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr"], "ground_truth": [",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45669, "Length": 75, "Cover_Rate": 0.4807692307692308} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressDarwin", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "unsigned", "Wrapper", "=", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "unsigned", "PCLabelIndex", "=", "", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["dl", ",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45670, "Length": 323, "Cover_Rate": 0.6991341991341992} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45671, "Length": 104, "Cover_Rate": 0.5073170731707317} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["dl", ",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45672, "Length": 122, "Cover_Rate": 0.5951219512195122} {"Template_token": ["", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45673, "Length": 60, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack"], "ground_truth": ["(", "LocMemOffset", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45674, "Length": 80, "Cover_Rate": 0.64} {"Template_token": ["", "SDNode", "*", "N1", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "unsigned", "NewOpc", "=", "", ";", "if", "(", "isSignExtended", "(", "N0", ",", "DAG", ")", "&&", "isSignExtended", "(", "N1", ",", "DAG", ")", ")", "NewOpc", "=", "", ";", "else", "if", "(", "isZeroExtended", "(", "N0", ",", "DAG", ")", "&&", "isZeroExtended", "(", "N1", ",", "DAG", ")", ")", "NewOpc", "=", "", ";", "else", "if", "(", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "else", "return", "Op", ";", "DebugLoc", "DL", "=", "Op", "."], "ground_truth": ["getDebugLoc", "(", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45675, "Length": 86, "Cover_Rate": 0.42786069651741293} {"Template_token": ["", "static", "SDValue", "LowerMUL", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "", ")", ";", "SDNode", "*", "N0", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "SDNode", "*", "N1", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "unsigned", "NewOpc", "=", "", ";", "if", "(", "isSignExtended", "(", "N0", ",", "DAG", ")", "&&", "isSignExtended", "(", "N1", ",", "DAG", ")", ")", "NewOpc", "=", "", ";", "else", "if", "(", "isZeroExtended", "(", "N0", ",", "DAG", ")", "&&", "isZeroExtended", "(", "N1", ",", "DAG", ")", ")", "NewOpc", "=", "", ";", "else", "if", "(", "VT", "==", "", ")", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45676, "Length": 120, "Cover_Rate": 0.5970149253731343} {"Template_token": ["", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_DISPATCHSETUP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ","], "ground_truth": ["Subtarget", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45677, "Length": 215, "Cover_Rate": 0.388086642599278} {"Template_token": ["", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Arg", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45678, "Length": 337, "Cover_Rate": 0.5224806201550387} {"Template_token": ["", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1"], "ground_truth": [",", "N1", ",", "N1", ",", "N1", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerSDIV_v4i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45679, "Length": 176, "Cover_Rate": 0.5116279069767442} {"Template_token": ["", "SDValue", "SelectFalse", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "const", "ConstantSDNode", "*", "CMOVTrue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "const", "ConstantSDNode", "*", "CMOVFalse", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "CMOVTrue", "&&", "CMOVFalse", ")", "{", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False"], "ground_truth": [";"], "File": "ARMISelLowering131", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45680, "Length": 103, "Cover_Rate": 0.34563758389261745} {"Template_token": ["", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45681, "Length": 214, "Cover_Rate": 0.5676392572944297} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerToTLSGeneralDynamicModel", "(", "GlobalAddressSDNode", "*", "GA", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "CallingConv", "::", "C", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "("], "ground_truth": ["", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45682, "Length": 305, "Cover_Rate": 0.9442724458204335} {"Template_token": ["", "N0", "=", "LowerSDIV_v4i16", "(", "N0", ",", "N1", ",", "dl", ",", "DAG", ")", ";", "N2", "=", "LowerSDIV_v4i16", "(", "N2", ",", "N3", ",", "dl", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "LowerCONCAT_VECTORS", "(", "N0", ",", "DAG", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N0", ")", ";", "return", "N0", ";", "}", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "N1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["", ",", "N0", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerUDIV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45683, "Length": 346, "Cover_Rate": 0.497841726618705} {"Template_token": ["", "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "Invert", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Swap", "=", "true", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "if", "(", "Opc", "==", "", ")", "{", "SDValue", "AndOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "AndOp", "=", "Op1", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "AndOp", "=", "AndOp", ".", "getOperand", "(", "", ")", ";", "if", "(", "AndOp", ".", "getNode", "(", ")", "&&", "AndOp", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Opc", "=", "", ";", "Op0", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "AndOp", ".", "getOperand", "(", "", ")", ")", ";", "Invert", "=", "!", "Invert", ";", "}", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "SDValue", "SingleOp", ";", "if", "(", "", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "SingleOp", "=", "Op0", ";", "else", "if", "(", "", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "else", "if", "(", "Opc", "==", "", ")", "Opc", "=", "", ";", "SingleOp", "=", "Op1", ";", "}", "SDValue", "Result"], "ground_truth": [";"], "File": "ARMISelLowering131", "Func": "LowerVSETCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45684, "Length": 355, "Cover_Rate": 0.364476386036961} {"Template_token": ["", "static", "SDValue", "PerformADDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Result", "=", "PerformADDCombineWithOperands", "(", "N", ",", "N0"], "ground_truth": [",", "N1", ",", "DCI", ")", ";"], "File": "ARMISelLowering131", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45685, "Length": 49, "Cover_Rate": 0.6712328767123288} {"Template_token": ["", "static", "SDValue", "PerformADDCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering131", "Func": "PerformADDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45686, "Length": 25, "Cover_Rate": 0.3424657534246575} {"Template_token": ["", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VbicVT", ",", "Input", ","], "ground_truth": ["Val", ")", ";"], "File": "ARMISelLowering131", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45687, "Length": 117, "Cover_Rate": 0.5571428571428572} {"Template_token": ["", "SDValue", "TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering131", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45688, "Length": 258, "Cover_Rate": 0.591743119266055} {"Template_token": ["", "unsigned", "ShiftAmt", "=", "CountTrailingZeros_64", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "", "-", "", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "", ")", ",", "", ")", ")", ",", "V", ")", ";", "}", "else", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "ARMISelLowering131", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45689, "Length": 157, "Cover_Rate": 0.4631268436578171} {"Template_token": ["", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "", ",", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CInt", ".", "trunc", "(", "EltSize", ")", ",", "TruncVT", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "", "("], "ground_truth": ["TruncVT", ",", "NumElts", ")", ",", "Ops", ".", "data", "(", ")", ",", "NumElts", ")", ";"], "File": "ARMISelLowering131", "Func": "SkipExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45690, "Length": 242, "Cover_Rate": 0.6318537859007833} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "N", "->", "getDebugLoc", "(", ")", ",", "", ",", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "="], "ground_truth": ["C", "->", "getAPIntValue", "(", ")", ";"], "File": "ARMISelLowering131", "Func": "SkipExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45691, "Length": 139, "Cover_Rate": 0.3629242819843342} {"Template_token": ["", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "inputLaneType", "=", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "switch", "(", "inputLaneType", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "case", "", ":", "widenType", "=", "", "(", "", ",", "numElem", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMISelLowering132", "Func": "AddCombineToVPADDL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45692, "Length": 265, "Cover_Rate": 0.4740608228980322} {"Template_token": ["", "else", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "varEnd", ",", "RegState", "::", "Define", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "MachineBasicBlock", "*", "entryBB", "=", "BB", ";", "BB", "=", "loopMBB", ";", "unsigned", "varLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "varPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "srcLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "srcPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "destLoop", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "destPhi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "varPhi", ")", ".", "addReg", "(", "varLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "varEnd", ")", ".", "addMBB", "(", "entryBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "srcPhi", ")", ".", "addReg", "(", "srcLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "src", ")", ".", "addMBB", "(", "entryBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "destPhi", ")", ".", "addReg", "(", "destLoop", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addReg", "(", "dest", ")", ".", "addMBB", "(", "entryBB", ")", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "IsNeon", "?", "VecTRC", ":", "TRC", ")", ";", "emitPostLd", "(", "BB", ",", "BB", "->", "end", "(", ")", ",", "TII", ",", "dl", ",", "UnitSize", ",", "scratch", ",", "srcPhi", ",", "srcLoop", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "emitPostSt", "(", "BB", ",", "BB", "->", "end", "(", ")", ",", "TII", ",", "dl", ",", "UnitSize", ",", "scratch", ",", "destPhi", ",", "destLoop", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "if", "(", "IsThumb1", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "varLoop", ")", ";", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "varPhi", ")", ".", "addImm", "(", "UnitSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb2", "?", "", ":", "", ")", ",", "varLoop", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ".", "addReg", "(", "varPhi", ")", ".", "addImm", "(", "UnitSize", ")", ")", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "}", "BuildMI", "(", "*", "BB", ",", "BB", "->", "end", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "IsThumb1", "?", "", ":", "IsThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "", ")"], "ground_truth": [".", "addReg", "(", "", ")", ";"], "File": "ARMISelLowering132", "Func": "EmitStructByval", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45693, "Length": 476, "Cover_Rate": 0.30571612074502247} {"Template_token": ["", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", ";", "if", "(", "TLI", ".", "isBigEndian", "(", ")", "&&", "SrcVT", ".", "isVector", "(", ")", "&&", "SrcVT", ".", "getVectorNumElements", "(", ")", ">", "", ")", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", "."], "ground_truth": ["getVTList", "(", "", ",", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SrcVT", ",", "Op", ")", ")", ";"], "File": "ARMISelLowering132", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45694, "Length": 168, "Cover_Rate": 0.49851632047477745} {"Template_token": ["", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";", "report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")"], "ground_truth": ["+", "", ")", ")", ";"], "File": "ARMISelLowering132", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45695, "Length": 45, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering132", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45696, "Length": 480, "Cover_Rate": 0.4948453608247423} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":", "if", "(", "Scale", "&", "", ")", "return", "false", ";", "return", "isPowerOf2_32", "(", "Scale"], "ground_truth": [")", ";"], "File": "ARMISelLowering132", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45697, "Length": 88, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":", "if", "(", "Scale", "&", "", ")", "return", "false", ";", "return", "isPowerOf2_32", "(", "Scale", ")", ";", "}", "}", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering132", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45698, "Length": 79, "Cover_Rate": 0.3237704918032787} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ","], "ground_truth": ["PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering132", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45699, "Length": 167, "Cover_Rate": 0.6325757575757576} {"Template_token": ["", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering132", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45700, "Length": 287, "Cover_Rate": 0.8084507042253521} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ","], "ground_truth": ["Chain", ",", "Addr", ",", "JTI", ")", ";"], "File": "ARMISelLowering132", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45701, "Length": 126, "Cover_Rate": 0.35492957746478876} {"Template_token": ["", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo"], "ground_truth": ["::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering132", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45702, "Length": 63, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result"], "ground_truth": [";"], "File": "ARMISelLowering132", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45703, "Length": 168, "Cover_Rate": 0.38979118329466356} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":"], "ground_truth": ["{"], "File": "ARMISelLowering132", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45704, "Length": 205, "Cover_Rate": 0.4756380510440835} {"Template_token": ["", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", ",", "false", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering132", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45705, "Length": 67, "Cover_Rate": 0.6504854368932039} {"Template_token": ["", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false"], "ground_truth": [",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering132", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45706, "Length": 170, "Cover_Rate": 0.4271356783919598} {"Template_token": ["", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "first"], "ground_truth": [";"], "File": "ARMISelLowering132", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45707, "Length": 113, "Cover_Rate": 0.3413897280966767} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "StVT", "=", "St", "->", "getMemoryVT", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "StVT", "!=", "VT", "&&", "", ")", ";", "unsigned", "FromEltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ToEltSz", "=", "StVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElems", "*", "FromEltSz", "*", "ToEltSz", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "", "!=", "(", "NumElems", "*", "FromEltSz", ")", "%", "ToEltSz", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SizeRatio", "=", "FromEltSz", "/", "ToEltSz", ";", "assert", "(", "SizeRatio", "*", "NumElems", "*", "ToEltSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "TLI", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "", ")", "*", "SizeRatio", "-", "", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ".", "data", "(", ")", ")", ";", "MVT", "StoreType", "=", "", ";", "for", "(", "MVT", "Tp", ":", "", "(", ")", ")", "{", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "", ",", "DL", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "E", ";", "I", "++", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ","], "ground_truth": ["DL", ")", ")", ";"], "File": "ARMISelLowering132", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45708, "Length": 504, "Cover_Rate": 0.4217573221757322} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "unsigned", "OpOpcode", "=", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "N", "->", "getValueType", "(", "", ")", ".", "isVector", "(", ")", "||", "(", "OpOpcode", "!=", "", "&&", "OpOpcode", "!=", "", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "C", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "", ")", ";", "bool", "isSigned", "=", "OpOpcode", "==", "", ";", "if", "(", "ConstVec", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "isConstVecPow2", "(", "ConstVec", ",", "isSigned", ",", "C", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "", ")", ".", "getVectorElementType", "(", ")", ";", "MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "FloatTy", ".", "getSizeInBits", "(", ")", "!=", "", "||", "IntTy", ".", "getSizeInBits", "(", ")", ">", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "ConvInput", "=", "Op", ".", "getOperand", "(", "", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "("], "ground_truth": [")", ".", "getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering132", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45709, "Length": 198, "Cover_Rate": 0.5892857142857143} {"Template_token": ["", "SDValue", "InDouble", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "InDouble", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InDouble", ".", "getOperand", "(", "", ")", ",", "InDouble", ".", "getOperand", "(", "", ")", ")", ";", "SDNode", "*", "InNode", "=", "InDouble", ".", "getNode", "(", ")", ";", "if", "(", "", "(", "InNode", ")", "&&", "InNode", "->", "hasOneUse", "(", ")", "&&", "InNode", "->", "getValueType", "(", "", ")", "==", "", "&&", "InNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", "->", "isVolatile", "(", ")", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "InNode", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "BasePtr", "=", "LD"], "ground_truth": ["->", "getBasePtr", "(", ")", ";"], "File": "ARMISelLowering132", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45710, "Length": 143, "Cover_Rate": 0.3723958333333333} {"Template_token": ["", "void", "TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering132", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45711, "Length": 91, "Cover_Rate": 0.6946564885496184} {"Template_token": ["", "static", "void", "ReplaceREADCYCLECOUNTER", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Cycles32", ",", "OutChain", ";", "if", "(", "Subtarget", "->", "hasPerfMon", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", "}", ";", "Cycles32", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "OutChain", "=", "Cycles32", ".", "getValue", "(", "", ")", ";", "}", "else", "{", "Cycles32", "=", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ";", "OutChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "}", "SDValue", "Cycles64", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Cycles32", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "Results", ".", "push_back", "(", "Cycles64", ")", ";", "Results", ".", "push_back", "("], "ground_truth": ["OutChain", ")", ";"], "File": "ARMISelLowering132", "Func": "ReplaceREADCYCLECOUNTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45712, "Length": 222, "Cover_Rate": 0.8844621513944223} {"Template_token": ["", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "return", "AddRequiredExtensionForVMULL", "(", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ",", "N", "->", "getOperand", "(", "", ")", "->", "getValueType", "(", "", ")", ",", "N", "->", "getValueType", "(", "", ")", ",", "N", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "return", "SkipLoadExtensionForVMULL", "(", "LD", ",", "DAG", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "assert", "(", "BVN", "->", "getOpcode", "(", ")", "==", "", "&&", "BVN", "->", "getValueType", "(", "", ")", "==", "", "&&", "", ")", ";", "unsigned", "LowElt", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "N", ")", ",", "", ",", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "("], "ground_truth": [")", ".", "getSizeInBits", "(", ")", "/", "", ";"], "File": "ARMISelLowering132", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45713, "Length": 213, "Cover_Rate": 0.5819672131147541} {"Template_token": ["", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "RBegin", ",", "REnd", ";", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "}", "else", "{", "unsigned", "RBeginIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ")", ";", "RBegin", "=", "RBeginIdx", "==", "", "?", "(", "unsigned", ")", "", ":", "GPRArgRegs", "[", "RBeginIdx", "]", ";", "REnd", "=", "", ";", "}", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg", "<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "Reg", ","], "ground_truth": ["RC", ")", ";"], "File": "ARMISelLowering132", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45714, "Length": 188, "Cover_Rate": 0.5081081081081081} {"Template_token": ["", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", "."], "ground_truth": ["getReg", "(", ")", "==", "", ")", "{"], "File": "ARMISelLowering133", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45715, "Length": 202, "Cover_Rate": 0.5690140845070423} {"Template_token": ["", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "", ")", ";", "if", "(", "deadCPSR", ")", "{", "assert", "(", "!", "MI", "->", "getOperand", "(", "ccOutIdx", ")", ".", "getReg", "(", ")", "&&", "", ")", ";", "return", ";", "}", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "("], "ground_truth": ["ccOutIdx", ")", ";"], "File": "ARMISelLowering133", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45716, "Length": 138, "Cover_Rate": 0.38873239436619716} {"Template_token": ["", "unsigned", "NumGPRs", ";", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "unsigned", "RBegin", ",", "REnd", ";", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "NumGPRs", "=", "REnd", "-", "RBegin", ";", "}", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "NumGPRs", "=", "(", "firstUnalloced", "<=", "", ")", "?", "(", "", "-", "firstUnalloced", ")", ":", "", ";", "}", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "ArgRegsSize", "=", "NumGPRs", "*", "", ";", "if", "(", "NumGPRs", "&&", "Align", ">", "", "&&", "(", "ArgRegsSize", "<", "ArgSize", "||", "InRegsParamRecordIdx", ">=", "CCInfo", ".", "getInRegsParamsCount"], "ground_truth": ["(", ")", ")", ")", "{"], "File": "ARMISelLowering133", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45717, "Length": 132, "Cover_Rate": 0.6502463054187192} {"Template_token": ["", "unsigned", "RBegin", ",", "REnd", ";", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "NumGPRs", "=", "REnd", "-", "RBegin", ";", "}", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "NumGPRs", "=", "(", "firstUnalloced", "<=", "", ")", "?", "(", "", "-", "firstUnalloced", ")", ":", "", ";", "}", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl"], "ground_truth": ["(", ")", "->", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "File": "ARMISelLowering133", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45718, "Length": 89, "Cover_Rate": 0.43842364532019706} {"Template_token": ["", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs1", ";", "CCState", "CCInfo1", "(", "CalleeCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs1", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo1", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs2", ";", "CCState", "CCInfo2", "(", "CallerCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs2", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo2", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs1", ".", "size", "(", ")", "!=", "RVLocs2", ".", "size", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocReg", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocMemOffset", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocMemOffset", "(", ")", ")", "return", "false", ";", "}", "}", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", "."], "ground_truth": ["getRegInfo", "(", ")", ";"], "File": "ARMISelLowering133", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45719, "Length": 377, "Cover_Rate": 0.4631449631449631} {"Template_token": ["", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "getSubtarget", "(", ")", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "getInverseCCForVSEL", "(", "CC", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "getSubtarget", "(", ")", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "{", "if", "(", "LHS", "==", "TrueVal", "&&", "RHS", "==", "FalseVal", ")", "{", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "else", "if", "(", "LHS", "==", "FalseVal", "&&", "RHS", "==", "TrueVal", ")", "{", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps"], "ground_truth": [",", "swpVselOps", ")", ";"], "File": "ARMISelLowering133", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45720, "Length": 459, "Cover_Rate": 0.6169354838709677} {"Template_token": ["", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg5", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg4", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg5", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "", ")", "."], "ground_truth": ["addMemOperand", "(", "CPMMO", ")", ")", ";"], "File": "ARMISelLowering133", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45721, "Length": 285, "Cover_Rate": 0.3242320819112628} {"Template_token": ["", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "PrevAddc", "==", "nullptr", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDValue", "MLAL", "=", "AddCombineTo64bitMLAL", "(", "PrevAddc", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "MLAL", "!=", "SDValue", "(", "PrevAddc", ",", "", ")", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDNode", "*", "UmlalNode", "=", "nullptr", ";", "SDValue", "AddHi", ";", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "auto", "*", "Zero", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "UmlalNode", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Zero", "||", "Zero", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcNode", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "!", "AddeNode", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "Zero", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", ")", "||", "(", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "UmlalNode", "&&", "AddeNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", "==", "Zero", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Ops", "[", "]", "=", "{", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "UmlalNode", "->", "getOperand", "(", "", ")", ",", "AddHi", "}", ";", "SDValue", "UMAAL", "=", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "SDValue", "(", "UMAAL", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddcNode", ",", "", ")", ",", "SDValue", "(", "UMAAL", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "return", "SDValue", "(", "AddcNode", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering134", "Func": "AddCombineTo64bitUMAAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45722, "Length": 450, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "PrevAddc", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "if", "(", "PrevAddc", "==", "nullptr", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDValue", "MLAL", "=", "AddCombineTo64bitMLAL", "(", "PrevAddc", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "MLAL", "!=", "SDValue", "(", "PrevAddc", ",", "", ")", ")", "return", "AddCombineTo64bitMLAL", "(", "AddcNode", ",", "DCI", ",", "Subtarget", ")", ";", "SDNode", "*", "UmlalNode", "=", "nullptr", ";", "SDValue", "AddHi", ";", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "if", "(", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "UmlalNode", "=", "AddcNode", "->", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ";", "AddHi", "=", "AddcNode", "->", "getOperand", "(", "", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "auto", "*", "Zero", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "UmlalNode", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Zero", "||", "Zero", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcNode", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "AddcNode", "->", "getGluedUser", "(", ")", ";", "if", "(", "!", "AddeNode", ")", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "ARMISelLowering134", "Func": "AddCombineTo64bitUMAAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45723, "Length": 273, "Cover_Rate": 0.5055555555555555} {"Template_token": ["", "MF", "->", "insert", "(", "++", "MBB", "->", "getIterator", "(", ")", ",", "ContBB", ")", ";", "ContBB", "->", "splice", "(", "ContBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "ContBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "ContBB", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering134", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45724, "Length": 83, "Cover_Rate": 0.3401639344262295} {"Template_token": ["", "static", "TargetLowering", "::", "ArgListTy", "getDivRemArgList", "(", "const", "SDNode", "*", "N", ",", "LLVMContext", "*", "Context", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "Context", ")", ";", "Entry", ".", "Node", "=", "N", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "Args", ".", "size", "(", ")", ">=", "", ")", "std", "::", "swap", "(", "Args", "[", "", "]", ",", "Args", "[", "", "]", ")", ";", "return"], "ground_truth": ["Args", ";"], "File": "ARMISelLowering134", "Func": "getDivRemArgList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45725, "Length": 210, "Cover_Rate": 0.9417040358744395} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering134", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45726, "Length": 468, "Cover_Rate": 0.4785276073619632} {"Template_token": ["", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "("], "ground_truth": [")", ")", "{"], "File": "ARMISelLowering134", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45727, "Length": 214, "Cover_Rate": 0.32473444613050073} {"Template_token": ["", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", "->", "hasDivide", "(", ")", "&&", "Op", "->", "getValueType", "(", "", ")", ".", "isSimple", "(", ")", "&&", "Op", "->", "getSimpleValueType", "(", "", ")", "==", "", ")", "{", "unsigned", "DivOpcode", "=", "isSigned", "?", "", ":", "", ";", "const", "SDValue", "Dividend", "=", "Op", "->", "getOperand", "(", "", ")", ";", "const", "SDValue", "Divisor", "=", "Op", "->", "getOperand", "(", "", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "DivOpcode", ",", "dl", ",", "VT", ",", "Dividend", ",", "Divisor", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Div", ",", "Divisor", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Dividend", ",", "Mul", ")", ";", "SDValue", "Values", "[", "", "]", "=", "{", "Div", ",", "Rem", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "Values", ")", ";", "}", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT"], "ground_truth": [".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";"], "File": "ARMISelLowering134", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45728, "Length": 176, "Cover_Rate": 0.37130801687763715} {"Template_token": ["", "bool", "IsTC", "=", "TLI", ".", "isInTailCallPosition", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "TCChain", ")", "&&", "F", "->", "getReturnType", "(", ")", "==", "LCRTy", ";", "if", "(", "IsTC", ")", "InChain", "=", "TCChain", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS_VFP", ",", "LCRTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setTailCall", "(", "IsTC", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CI", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "!", "CI", ".", "second", ".", "getNode", "(", ")", "?", "DAG", ".", "getRoot", "(", ")"], "ground_truth": [":", "CI", ".", "first", ";"], "File": "ARMISelLowering134", "Func": "LowerFPOWI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45729, "Length": 114, "Cover_Rate": 0.30563002680965146} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "unsigned", "PCAdj", "=", "IsPositionIndependent", "?", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")"], "ground_truth": [",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering134", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45730, "Length": 278, "Cover_Rate": 0.43302180685358255} {"Template_token": ["", "bool", "IsScalarToVector", "=", "true", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "V1", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "V1", ".", "getOperand", "(", "i", ")", ".", "isUndef", "(", ")", ")", "{", "IsScalarToVector", "=", "false", ";", "break", ";", "}", "if", "(", "IsScalarToVector", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Lane", ",", "dl", ",", "", ")", ")", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ";", "if", "(", "isVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", ")", "{", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "dl", ",", "", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "V2", "->", "isUndef", "(", ")", "&&", "isSingletonVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "Imm", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "dl", ",", "", ")", ")", ";", "}", "unsigned", "WhichResult", ";", "bool", "isV_UNDEF", ";", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "V2", "=", "V1", ";", "return", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "}", "if", "(", "V1", "->", "getOpcode", "(", ")", "==", "", "&&", "V2", "->", "isUndef", "(", ")", ")", "{", "SDValue", "SubV1", "=", "V1", "->", "getOperand", "(", "", ")", ";", "SDValue", "SubV2", "=", "V1", "->", "getOperand", "(", "", ")", ";", "EVT", "SubVT", "=", "SubV1", ".", "getValueType", "(", ")", ";", "assert", "(", "all_of", "(", "ShuffleMask", ",", "[", "&", "]", "(", "int", "i", ")", "{", "return", "i", "<", "(", "int", ")", "VT", ".", "getVectorNumElements", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering134", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45731, "Length": 413, "Cover_Rate": 0.36613475177304966} {"Template_token": ["", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVDUPCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering134", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45732, "Length": 311, "Cover_Rate": 0.5456140350877193} {"Template_token": ["", "if", "(", "!", "EnableConstpoolPromotion", "||", "DAG", ".", "getMachineFunction", "(", ")", ".", "getTarget", "(", ")", ".", "Options", ".", "EnableFastISel", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVar", "||", "!", "GVar", "->", "hasInitializer", "(", ")", "||", "!", "GVar", "->", "isConstant", "(", ")", "||", "!", "GVar", "->", "hasGlobalUnnamedAddr", "(", ")", "||", "!", "GVar", "->", "hasLocalLinkage", "(", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "Init", "=", "GVar", "->", "getInitializer", "(", ")", ";", "if", "(", "!", "isSimpleType", "(", "Init", "->", "getType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "CDAInit", "=", "dyn_cast", "<", "ConstantDataArray", ">", "(", "Init", ")", ";", "unsigned", "Size", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Init", "->", "getType", "(", ")", ")", ";", "unsigned", "Align", "=", "GVar", "->", "getAlignment", "(", ")", ";", "unsigned", "RequiredPadding", "=", "", "-", "(", "Size", "%", "", ")", ";", "bool", "PaddingPossible", "=", "RequiredPadding", "==", "", "||", "(", "CDAInit", "&&", "CDAInit", "->", "isString", "(", ")", ")", ";", "if", "(", "!", "PaddingPossible", "||", "Align", ">", "", "||", "Size", ">", "ConstpoolPromotionMaxSize", ")", "return", "SDValue", "(", ")", ";", "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "", ")", "?", "", ":", "RequiredPadding", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering134", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45733, "Length": 213, "Cover_Rate": 0.4311740890688259} {"Template_token": ["", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "MinElt", "(", "UINT_MAX", ")", ",", "MaxElt", "(", "", ")", ",", "ShuffleVec", "(", "Vec", ")", ",", "WindowBase", "(", "", ")", ",", "WindowScale", "(", "", ")", "{", "}", "}", ";", "SmallVector", "<", "ShuffleSourceInfo", ",", "", ">", "Sources", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "else", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "SourceVec", "=", "V", ".", "getOperand", "(", "", ")", ";", "auto", "Source", "=", "find", "(", "Sources", ",", "SourceVec", ")", ";", "if", "(", "Source", "==", "Sources", ".", "end", "(", ")", ")", "Source", "=", "Sources", ".", "insert", "(", "Sources", ".", "end", "(", ")", ",", "ShuffleSourceInfo", "(", "SourceVec", ")", ")", ";", "unsigned", "EltNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Source", "->", "MinElt", "=", "std", "::", "min", "(", "Source", "->", "MinElt", ",", "EltNo", ")", ";", "Source", "->", "MaxElt", "=", "std", "::", "max", "(", "Source", "->", "MaxElt", ",", "EltNo", ")", ";", "}", "if", "(", "Sources", ".", "size", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "SmallestEltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "for", "(", "auto", "&", "Source", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Source", ".", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", ".", "bitsLT", "(", "SmallestEltTy", ")", ")", "SmallestEltTy", "=", "SrcEltTy", ";", "}", "unsigned", "ResMultiplier", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "EVT", "ShuffleVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SmallestEltTy", ",", "NumElts", ")", ";", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "continue", ";", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")"], "ground_truth": ["/", "EltVT", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering134", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45734, "Length": 393, "Cover_Rate": 0.3099369085173502} {"Template_token": ["", "struct", "ShuffleSourceInfo", "{", "SDValue", "Vec", ";", "unsigned", "MinElt", ";", "unsigned", "MaxElt", ";", "SDValue", "ShuffleVec", ";", "int", "WindowBase", ";", "int", "WindowScale", ";", "bool", "operator", "==", "(", "SDValue", "OtherVec", ")", "{", "return", "Vec", "==", "OtherVec", ";", "}", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "MinElt", "(", "UINT_MAX", ")", ",", "MaxElt", "(", "", ")", ",", "ShuffleVec", "(", "Vec", ")", ",", "WindowBase", "(", "", ")", ",", "WindowScale", "(", "", ")", "{", "}", "}", ";", "SmallVector", "<", "ShuffleSourceInfo", ",", "", ">", "Sources", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "else", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "SourceVec", "=", "V", ".", "getOperand", "(", "", ")", ";", "auto", "Source", "=", "find", "(", "Sources", ",", "SourceVec", ")", ";", "if", "(", "Source", "==", "Sources", ".", "end", "(", ")", ")", "Source", "=", "Sources", ".", "insert", "(", "Sources", ".", "end", "(", ")", ",", "ShuffleSourceInfo", "(", "SourceVec", ")", ")", ";", "unsigned", "EltNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Source", "->", "MinElt", "=", "std", "::", "min", "(", "Source", "->", "MinElt", ",", "EltNo", ")", ";", "Source", "->", "MaxElt", "=", "std", "::", "max", "(", "Source", "->", "MaxElt", ",", "EltNo", ")", ";", "}", "if", "(", "Sources", ".", "size", "(", ")", ">", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "SmallestEltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "for", "(", "auto", "&", "Source", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Source", ".", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", ".", "bitsLT", "(", "SmallestEltTy", ")", ")", "SmallestEltTy", "=", "SrcEltTy", ";", "}", "unsigned", "ResMultiplier", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "EVT", "ShuffleVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SmallestEltTy", ",", "NumElts", ")", ";", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "continue", ";", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "DestVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumSrcElts", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "", "*", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getUNDEF", "(", "Src", "."], "ground_truth": ["ShuffleVec", ".", "getValueType", "(", ")", ")", ")", ";"], "File": "ARMISelLowering134", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45735, "Length": 515, "Cover_Rate": 0.4061514195583596} {"Template_token": ["", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "bool", "isThumb", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "isThumb", "||", "isThumb2", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolMBB", "::", "Create", "(", "F", "->", "getContext", "(", ")", ",", "DispatchBB", ",", "PCLabelId", ",", "PCAdj", ")", ";", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb", "?", "&", "", ":", "&", "", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "", ")", ";", "MachineMemOperand", "*", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex"], "ground_truth": ["(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";"], "File": "ARMISelLowering134", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45736, "Length": 366, "Cover_Rate": 0.4080267558528428} {"Template_token": ["", "unsigned", "LowElt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getBuildVector", "(", "", ",", "SDLoc", "(", "N", ")", ",", "{", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "", ")", "}", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "SDLoc", "dl", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!="], "ground_truth": ["NumElts", ";", "++", "i", ")", "{"], "File": "ARMISelLowering134", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45737, "Length": 129, "Cover_Rate": 0.36235955056179775} {"Template_token": ["", "EVT", "EltType", "=", "V", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "return", "EltType", ".", "getSizeInBits", "(", ")", "/"], "ground_truth": ["", ";"], "File": "ARMISelLowering136", "Func": "getExtFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45738, "Length": 22, "Cover_Rate": 0.6875} {"Template_token": ["", "static", "unsigned", "getExtFactor", "(", "SDValue", "&", "V", ")", "{", "EVT", "EltType", "=", "V", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "return", "EltType", ".", "getSizeInBits", "("], "ground_truth": [")", "/", "", ";"], "File": "ARMISelLowering136", "Func": "getExtFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45739, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMISelLowering136", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45740, "Length": 318, "Cover_Rate": 0.3361522198731501} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocReg", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocMemOffset", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocMemOffset", "(", ")", ")", "return", "false", ";", "}", "}", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e"], "ground_truth": [";"], "File": "ARMISelLowering136", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45741, "Length": 296, "Cover_Rate": 0.36633663366336633} {"Template_token": ["", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "StructType", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "nullptr", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "unsigned", "StackAlign", "=", "DL", ".", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SDValue", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMISelLowering136", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45742, "Length": 183, "Cover_Rate": 0.378099173553719} {"Template_token": ["", "const", "unsigned", "StackAlign", "=", "DL", ".", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "FrameInfo", "->", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SDValue", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", "."], "ground_truth": ["getStoreSize", "(", ")", ",", "dl", ")", ")", ";"], "File": "ARMISelLowering136", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45743, "Length": 280, "Cover_Rate": 0.5785123966942148} {"Template_token": ["", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "VecTy", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SV", "=", "Shuffles", "[", "i", "]", ";", "unsigned", "Index", "=", "Indices", "[", "i"], "ground_truth": ["]", ";"], "File": "ARMISelLowering136", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45744, "Length": 139, "Cover_Rate": 0.35732647814910024} {"Template_token": ["", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumSubElts", ")", ";", "}", "static", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VstNFunc", "=", "", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "", "]", ",", "SubVecTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "SI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Factor", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "getSequentialMask", "(", "Builder", ",", "NumSubElts", "*", "i", ",", "NumSubElts", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "SI", "->", "getAlignment", "(", ")", ")"], "ground_truth": [")", ";"], "File": "ARMISelLowering136", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45745, "Length": 209, "Cover_Rate": 0.5122549019607843} {"Template_token": ["", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering136", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45746, "Length": 376, "Cover_Rate": 0.44339622641509435} {"Template_token": ["", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "", ")", "return", "false", ";", "return", "!", "Subtarget", "->"], "ground_truth": ["isThumb1Only", "(", ")", ";"], "File": "ARMISelLowering136", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45747, "Length": 28, "Cover_Rate": 0.4} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "", ")", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "", ")", "return", "false", ";", "return", "!", "Subtarget", "->", "isThumb1Only", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering136", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45748, "Length": 58, "Cover_Rate": 0.8285714285714286} {"Template_token": ["", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->"], "ground_truth": ["getZExtValue", "(", ")", ")", "{"], "File": "ARMISelLowering136", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45749, "Length": 234, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ","], "ground_truth": ["DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering136", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45750, "Length": 83, "Cover_Rate": 0.5460526315789473} {"Template_token": ["", "EVT", "NewVT", "=", "getExtensionTo64Bits", "(", "OrigTy", ")", ";", "return", "DAG", ".", "getNode", "(", "ExtOpcode", ",", "N", "->", "getDebugLoc", "(", ")", ",", "NewVT"], "ground_truth": [",", "N", ")", ";"], "File": "ARMISelLowering137", "Func": "AddRequiredExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45751, "Length": 26, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "assert", "(", "DestVT", ".", "getSizeInBits", "(", ")", ">", "", "&&", "", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "*", "", "!=", "DestVT", ".", "getSizeInBits", "(", ")", "&&", "SrcVT", ".", "getSizeInBits", "(", ")", "*", "", "!=", "DestVT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SrcEltSize", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "DestEltSize", "=", "DestVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDValue", "Mid", ",", "SplitLo", ",", "SplitHi", ",", "ExtLo", ",", "ExtHi", ";", "EVT", "MidVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "", ")", ",", "NumElts", ")", ";", "EVT", "SplitVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "", ")", ",", "NumElts", "/", "", ")", ";", "EVT", "ExtVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "DestEltSize", ")", ",", "NumElts", "/", "", ")", ";", "Mid", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "MidVT", ",", "Op", ")", ";", "SplitLo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SplitVT", ",", "Mid", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "SplitHi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SplitVT", ",", "Mid", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", "/", "", ")", ")", ";", "ExtLo", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "ExtVT", ",", "SplitLo", ")", ";", "ExtHi", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "ExtVT", ",", "SplitHi", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "DestVT", ",", "ExtLo", ",", "ExtHi", ")", ";"], "File": "ARMISelLowering137", "Func": "ExpandVectorExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45752, "Length": 304, "Cover_Rate": 0.8611898016997167} {"Template_token": ["", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDValue", "Mid", ",", "SplitLo", ",", "SplitHi", ",", "ExtLo", ",", "ExtHi", ";", "EVT", "MidVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "", ")", ",", "NumElts", ")", ";", "EVT", "SplitVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "", ")", ",", "NumElts", "/", "", ")", ";", "EVT", "ExtVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "DestEltSize", ")", ",", "NumElts", "/", "", ")", ";", "Mid", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "MidVT", ",", "Op", ")", ";", "SplitLo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SplitVT", ",", "Mid", ",", "DAG", ".", "getIntPtrConstant", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering137", "Func": "ExpandVectorExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45753, "Length": 143, "Cover_Rate": 0.40509915014164305} {"Template_token": ["", "SDValue", "N1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N0", ")", ";", "SDValue", "N2", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ",", "N1", ")", ";", "SDValue", "N3", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT8Bit", ","], "ground_truth": ["N1", ",", "N2", ")", ";"], "File": "ARMISelLowering137", "Func": "getCTPOP16BitCounts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45754, "Length": 50, "Cover_Rate": 0.3401360544217687} {"Template_token": ["", "if", "(", "i", "==", "", "&&", "isThisReturn", ")", "{", "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "", "&&", "", ")", ";", "InVals", ".", "push_back", "(", "ThisVal", ")", ";", "continue", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::"], "ground_truth": ["BCvt", ":"], "File": "ARMISelLowering137", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45755, "Length": 420, "Cover_Rate": 0.6741573033707865} {"Template_token": ["", "if", "(", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SDValue", "Extended", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitCounts", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Extended", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "{", "SDValue", "Extracted", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BitCounts", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", ""], "ground_truth": [",", "Extracted", ")", ";"], "File": "ARMISelLowering137", "Func": "lowerCTPOP16BitElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45756, "Length": 86, "Cover_Rate": 0.589041095890411} {"Template_token": ["", "AFI", "->", "setArgRegsSaveSize", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "std", "::", "advance", "(", "CurOrigArg", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "OrigArgIndex", "-", "CurArgIdx", ")", ";", "CurArgIdx", "=", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "OrigArgIndex", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "else", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering137", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45757, "Length": 397, "Cover_Rate": 0.3784556720686368} {"Template_token": ["", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering137", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45758, "Length": 119, "Cover_Rate": 0.31070496083550914} {"Template_token": ["", "bool", "isMLA", "=", "false", ";", "bool", "isN0SExt", "=", "isSignExtended", "(", "N0", ",", "DAG", ")", ";", "bool", "isN1SExt", "=", "isSignExtended", "(", "N1", ",", "DAG", ")", ";", "if", "(", "isN0SExt", "&&", "isN1SExt", ")", "NewOpc", "=", "", ";", "else", "{", "bool", "isN0ZExt", "=", "isZeroExtended", "(", "N0", ",", "DAG", ")", ";", "bool", "isN1ZExt", "=", "isZeroExtended", "(", "N1", ",", "DAG", ")", ";", "if", "(", "isN0ZExt", "&&", "isN1ZExt", ")", "NewOpc", "=", "", ";", "else", "if", "(", "isN1SExt", "||", "isN1ZExt", ")", "{", "if", "(", "isN1SExt", "&&", "isAddSubSExt", "(", "N0", ",", "DAG", ")", ")", "{", "NewOpc", "=", "", ";", "isMLA", "=", "true", ";", "}", "else", "if", "(", "isN1ZExt", "&&", "isAddSubZExt", "(", "N0", ",", "DAG", ")", ")", "{", "NewOpc", "=", "", ";", "isMLA", "=", "true", ";", "}", "else", "if", "(", "isN0ZExt", "&&", "isAddSubZExt", "(", "N1", ",", "DAG", ")", ")", "{", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "NewOpc", "=", "", ";", "isMLA", "=", "true", ";", "}", "}", "if", "(", "!", "NewOpc", ")", "{", "if", "(", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "else", "return", "Op", ";", "}", "}", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op0", ";", "SDValue", "Op1", "=", "SkipExtensionForVMULL", "(", "N1", ",", "DAG", ")", ";", "if", "(", "!", "isMLA", ")", "{", "Op0", "=", "SkipExtensionForVMULL", "(", "N0", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering137", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45759, "Length": 210, "Cover_Rate": 0.45951859956236324} {"Template_token": ["", "bool", "isN0ZExt", "=", "isZeroExtended", "(", "N0", ",", "DAG", ")", ";", "bool", "isN1ZExt", "=", "isZeroExtended", "(", "N1", ",", "DAG", ")", ";", "if", "(", "isN0ZExt", "&&", "isN1ZExt", ")", "NewOpc", "=", "", ";", "else", "if", "(", "isN1SExt", "||", "isN1ZExt", ")", "{", "if", "(", "isN1SExt", "&&", "isAddSubSExt", "(", "N0", ",", "DAG", ")", ")", "{", "NewOpc", "=", "", ";", "isMLA", "=", "true", ";", "}", "else", "if", "(", "isN1ZExt", "&&", "isAddSubZExt", "(", "N0", ",", "DAG", ")", ")", "{", "NewOpc", "=", "", ";", "isMLA", "=", "true", ";", "}", "else", "if", "(", "isN0ZExt", "&&", "isAddSubZExt", "(", "N1", ",", "DAG", ")", ")", "{", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "NewOpc", "=", "", ";", "isMLA", "=", "true", ";", "}", "}", "if", "(", "!", "NewOpc", ")", "{", "if", "(", "VT", "==", "", ")", "return", "SDValue", "(", ")", ";", "else", "return", "Op", ";", "}", "}", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op0", ";", "SDValue", "Op1", "=", "SkipExtensionForVMULL", "(", "N1", ",", "DAG", ")", ";", "if", "(", "!", "isMLA"], "ground_truth": [")", "{"], "File": "ARMISelLowering137", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45760, "Length": 164, "Cover_Rate": 0.3588621444201313} {"Template_token": ["", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering137", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45761, "Length": 246, "Cover_Rate": 0.39109697933227344} {"Template_token": ["", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Arg", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "RetOps", "[", "", "]", "=", "Chain"], "ground_truth": [";"], "File": "ARMISelLowering137", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45762, "Length": 426, "Cover_Rate": 0.624633431085044} {"Template_token": ["", "OpLHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OpLHS", ")", ";", "unsigned", "ExtractNum", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OpLHS", ",", "OpLHS", ",", "DAG", ".", "getConstant", "(", "ExtractNum", ","], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering137", "Func": "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45763, "Length": 53, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "OpLHS", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "OpLHS", ")", ";", "unsigned", "ExtractNum", "=", "(", "VT", "==", "", ")", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMISelLowering137", "Func": "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45764, "Length": 43, "Cover_Rate": 0.35537190082644626} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "V2", "->", "getOpcode", "(", ")", "==", "", "&&", "isSingletonVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "Imm", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "", ")", ")", ";", "}", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVTRN_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "unsigned", "PFIndexes", "["], "ground_truth": ["", "]", ";"], "File": "ARMISelLowering137", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45765, "Length": 407, "Cover_Rate": 0.34697357203751067} {"Template_token": ["", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "ExpandVectorExtension", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering137", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45766, "Length": 125, "Cover_Rate": 0.34916201117318435} {"Template_token": ["", "if", "(", "ExtendedTy", "==", "LD", "->", "getMemoryVT", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getDebugLoc", "(", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal"], "ground_truth": ["(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering137", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45767, "Length": 70, "Cover_Rate": 0.4430379746835443} {"Template_token": ["", "return", "DAG", ".", "getExtLoad", "(", "LD", "->", "getExtensionType", "(", ")", ",", "LD", "->", "getDebugLoc", "(", ")", ",", "ExtendedTy", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getMemoryVT", "("], "ground_truth": [")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering137", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45768, "Length": 62, "Cover_Rate": 0.3924050632911392} {"Template_token": ["", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", "unsigned", "i", "=", "", ";", "firstRegToSaveIndex", "<", "lastRegToSaveIndex", ";", "++", "firstRegToSaveIndex", ",", "++", "i", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "OffsetFromOrigArg", "+", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "AFI", "->", "setArgRegsSaveSize", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getArgRegsSaveSize"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelLowering137", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45769, "Length": 182, "Cover_Rate": 0.4155251141552511} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "", ",", "ArgOffset", ",", "ForceMutable", ")", ";", "AFI", "->", "setVarArgsFrameIndex", "("], "ground_truth": ["FrameIndex", ")", ";"], "File": "ARMISelLowering137", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45770, "Length": 58, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "", ",", "ArgOffset", ",", "ForceMutable", ")", ";", "AFI", "->", "setVarArgsFrameIndex"], "ground_truth": ["(", "FrameIndex", ")", ";"], "File": "ARMISelLowering137", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45771, "Length": 48, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "}", "else", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ","], "ground_truth": ["Expand", ")", ";"], "File": "ARMISelLowering139", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45772, "Length": 244, "Cover_Rate": 0.4969450101832994} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "!", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "}", "const", "MVT", "FloatTypes", "[", "]", "=", "{", "", ",", "", "}", ";", "for", "(", "auto", "VT", ":", "FloatTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "if", "(", "!", "HasMVEFP", ")", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "if", "(", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ","], "ground_truth": ["VT", ",", "Expand", ")", ";"], "File": "ARMISelLowering13", "Func": "addMVEVectorTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45773, "Length": 365, "Cover_Rate": 0.39847161572052403} {"Template_token": ["", "case", "'x'", ":", "return", "C_RegisterClass", ";", "case", "'t'", ":", "return", "C_RegisterClass", ";", "case", "'j'", ":", "return", "C_Other", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "default", ":", "break"], "ground_truth": [";"], "File": "ARMISelLowering13", "Func": "getConstraintType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45774, "Length": 50, "Cover_Rate": 0.3968253968253968} {"Template_token": ["", "case", "'j'", ":", "return", "C_Other", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "default", ":"], "ground_truth": ["break", ";"], "File": "ARMISelLowering13", "Func": "getConstraintType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45775, "Length": 38, "Cover_Rate": 0.30158730158730157} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ")", ".", "addReg", "(", "GPRPair0", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "if", "(", "IsCmpxchg", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "i", "==", "", "?", "destlo", ":", "desthi", ")", ".", "addReg", "(", "i", "==", "", "?", "vallo", ":", "valhi", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "->", "addSuccessor", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";", "BB", "=", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";", "}", "unsigned", "setlo", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "sethi", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "undef", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "unsigned", "r1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "undef", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "r1", ")", ".", "addReg", "(", "undef", ")", ".", "addReg", "(", "setlo", ")", ".", "addImm", "(", "", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ",", "GPRPair1", ")", ".", "addReg", "(", "r1", ")", ".", "addReg", "(", "sethi", ")", ".", "addImm", "(", "", ")", ";", "}", "else", "if", "(", "Op1", ")", "{", "unsigned", "tmpRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op1", ")", ",", "tmpRegLo", ")", ".", "addReg", "(", "destlo", ")", ".", "addReg", "(", "vallo", ")", ")", ".", "addReg", "(", "NeedsCarry", "?", "", ":", "", ",", "getDefRegState", "(", "NeedsCarry", ")", ")", ";", "unsigned", "tmpRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op2", ")", ",", "tmpRegHi", ")", ".", "addReg", "(", "desthi", ")", ".", "addReg", "(", "valhi", ")", ")", ".", "addReg", "(", "IsMinMax", "?", "", ":"], "ground_truth": ["", ",", "getDefRegState", "(", "IsMinMax", ")", ")", ";"], "File": "ARMISelLowering141", "Func": "EmitAtomicBinary64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45776, "Length": 461, "Cover_Rate": 0.30130718954248364} {"Template_token": ["", "unsigned", "ExtOp", "=", "", ";", "switch", "(", "LD", "->", "getExtensionType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "ExtOp", "=", "", ";", "break", ";", "case", "", ":", "ExtOp", "=", "", ";", "break", ";", "}", "", "MemType", "=", "LD", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "("], "ground_truth": [")", ".", "SimpleTy", ";"], "File": "ARMISelLowering141", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45777, "Length": 58, "Cover_Rate": 0.3258426966292135} {"Template_token": ["", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "DestVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumSrcElts", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "", "*", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getUNDEF", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "", "*", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Src", ".", "MaxElt", "-", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "NumSrcElts", ";", "}", "else", "if", "(", "Src", ".", "MaxElt", "<", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "else", "{", "SDValue", "VEXTSrc1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "VEXTSrc2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DestVT", ",", "VEXTSrc1", ",", "VEXTSrc2", ",", "DAG", ".", "getConstant", "(", "Src", ".", "MinElt", ",", "dl", ",", "", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "Src", ".", "MinElt", ";", "}", "}", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", "==", "SmallestEltTy", ")", "continue", ";", "assert", "(", "ShuffleVT", ".", "getVectorElementType", "(", ")", "==", "SmallestEltTy", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "ShuffleVT", ",", "Src", ".", "ShuffleVec", ")", ";", "Src", ".", "WindowScale", "=", "SrcEltTy", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "Src", ".", "WindowBase", "*=", "Src", ".", "WindowScale", ";", "}", "LLVM_DEBUG", "(", "for", "(", "auto", "Src", ":", "Sources", ")", "assert", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", "==", "ShuffleVT", ")", ";", ")", ";", "SmallVector", "<", "int", ",", "", ">", "Mask", "(", "ShuffleVT", ".", "getVectorNumElements", "(", ")", ",", "-", "", ")", ";", "int", "BitsPerShuffleLane", "=", "ShuffleVT", ".", "getScalarSizeInBits"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering143", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45778, "Length": 483, "Cover_Rate": 0.38212025316455694} {"Template_token": ["", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "("], "ground_truth": [")", ")", ")", ";"], "File": "ARMISelLowering145", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45779, "Length": 115, "Cover_Rate": 0.32670454545454547} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBR_JT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "PTy", ",", "Index", ",", "Table", ")", ";"], "File": "ARMISelLowering145", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45780, "Length": 149, "Cover_Rate": 0.42329545454545453} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "UseGOT_PREL", "?", "", ":", "", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "G", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SB", ",", "G", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", "."], "ground_truth": ["getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering145", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45781, "Length": 435, "Cover_Rate": 0.6482861400894188} {"Template_token": ["", "return", "(", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", "+"], "ground_truth": ["", ")", "/", "", ";"], "File": "ARMISelLowering146", "Func": "getNumInterleavedAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45782, "Length": 14, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "static", "unsigned", "getNumInterleavedAccesses", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "{", "return", "(", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", "+"], "ground_truth": ["", ")", "/", "", ";"], "File": "ARMISelLowering146", "Func": "getNumInterleavedAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45783, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering146", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45784, "Length": 360, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "nullptr", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "ArgListTy", "Args", ";", "bool", "ShouldUseSRet", "=", "Subtarget", "->", "isAPCS_ABI", "(", ")", ";", "SDValue", "SRet", ";", "if", "(", "ShouldUseSRet", ")", "{", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "unsigned", "StackAlign", "=", "DL", ".", "getPrefTypeAlignment", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "SRet", ";", "Entry", ".", "Ty", "=", "RetTy", "->", "getPointerTo", "(", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Entry", ".", "IsSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTy", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "ArgListEntry", "Entry", ";", "Entry", ".", "Node"], "ground_truth": ["=", "Arg", ";"], "File": "ARMISelLowering146", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45785, "Length": 218, "Cover_Rate": 0.4014732965009208} {"Template_token": ["", "VectorType", "*", "VecTy", "=", "Shuffles", "[", "", "]", "->", "getType", "(", ")", ";", "Type", "*", "EltTy", "=", "VecTy", "->", "getVectorElementType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "LI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "EltTy", ")", "==", "", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "VecSize", "!=", "", "&&", "VecSize", "%", "", "!=", "", ")", "||", "EltIs64Bits", ")", "return", "false", ";", "if", "(", "EltTy", "->", "isHalfTy", "(", ")", ")", "return", "false", ";", "unsigned", "NumLoads", "=", "getNumInterleavedAccesses", "(", "VecTy", ",", "DL", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "VecTy", "=", "VectorType", "::", "get", "(", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "Value", "*", "BaseAddr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumLoads", ">", "", ")", "{", "VecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getVectorElementType", "(", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "/", "NumLoads", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecTy", "->", "getVectorElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering146", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45786, "Length": 221, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+"], "ground_truth": ["j", "+", "", "]", "!=", "j", "+", "NumElts", "+", "WhichResult", ")", ")", "return", "false", ";"], "File": "ARMISelLowering147", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45787, "Length": 164, "Cover_Rate": 0.803921568627451} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "j", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering147", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45788, "Length": 180, "Cover_Rate": 0.8910891089108911} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "j", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "j", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering147", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45789, "Length": 129, "Cover_Rate": 0.6386138613861386} {"Template_token": ["", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "isNullConstant", "(", "LHS", ")", "&&", "isNullConstant", "(", "RHS", ")", ")", "{", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "", ")", ";", "return", ";", "}", "}", "break", ";", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "return", ";", "KnownBits", "KnownRHS", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "Known", ".", "Zero", "&=", "KnownRHS", ".", "Zero", ";", "Known", ".", "One", "&=", "KnownRHS", ".", "One", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering148", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45790, "Length": 170, "Cover_Rate": 0.4271356783919598} {"Template_token": ["", "return", ";", "}", "}", "break", ";", "case", "", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "return", ";", "KnownBits", "KnownRHS", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "", ")", ",", "Depth", "+", "", ")", ";", "Known", ".", "Zero", "&=", "KnownRHS", ".", "Zero", ";", "Known", ".", "One", "&=", "KnownRHS", ".", "One", ";", "return", ";", "}", "case", "", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "", ")", ")", ";", "", "IntID", "=", "static_cast", "<", "", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "", ":", "case", "", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth"], "ground_truth": [",", "BitWidth", "-", "MemBits", ")", ";"], "File": "ARMISelLowering148", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45791, "Length": 167, "Cover_Rate": 0.41959798994974873} {"Template_token": ["", "assert", "(", "!", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "return", ";", "}", "const", "MCInstrDesc", "*", "MCID", "=", "&", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "", ")", "&&", "", ")", ";", "if", "("], "ground_truth": ["deadCPSR", ")", "{"], "File": "ARMISelLowering149", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45792, "Length": 308, "Cover_Rate": 0.804177545691906} {"Template_token": ["", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "case", "", ":", "NewOpc", "=", "", ";", "NumVecs", "=", "", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "", ")", "==", "Addr", "?", "", ":", "", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "", "*", "", ")", "{", "continue", ";", "}", "EVT", "Tys", "[", "", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VecTy", ";", "Tys", "[", "n", "++", "]", "=", "", ";", "Tys", "[", "n", "]", "=", "", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "makeArrayRef", "(", "Tys", ",", "NumResultVecs", "+", "", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering149", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45793, "Length": 320, "Cover_Rate": 0.3143418467583497} {"Template_token": ["", "case", "NotAtomic", ":", "case", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Monotonic", ":", "case", "Acquire", ":", "return", ";", "case", "SequentiallyConsistent", ":", "if", "(", "!", "IsStore", ")", "return", ";", "case"], "ground_truth": ["Release", ":"], "File": "ARMISelLowering149", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45794, "Length": 32, "Cover_Rate": 0.3137254901960784} {"Template_token": ["", "void", "TargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "if", "(", "!", "getInsertFencesForAtomic", "(", ")", ")", "return", ";", "switch", "(", "Ord", ")", "{", "case", "NotAtomic", ":", "case", "Unordered", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Monotonic", ":", "case", "Acquire", ":", "return", ";", "case", "SequentiallyConsistent", ":", "if", "(", "!", "IsStore", ")", "return", ";", "case", "Release", ":", "case", "AcquireRelease"], "ground_truth": [":"], "File": "ARMISelLowering149", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45795, "Length": 71, "Cover_Rate": 0.696078431372549} {"Template_token": ["", "}", "if", "(", "!", "CCMatch", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs1", ";", "CCState", "CCInfo1", "(", "CalleeCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs1", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo1", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs2", ";", "CCState", "CCInfo2", "(", "CallerCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs2", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo2", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs1", ".", "size", "(", ")", "!=", "RVLocs2", ".", "size", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocReg", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocMemOffset", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocMemOffset", "(", ")", ")", "return", "false", ";", "}", "}", "}", "const", "FunctionInfo", "*", "AFI_Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")"], "ground_truth": [")", "{"], "File": "ARMISelLowering149", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45796, "Length": 491, "Cover_Rate": 0.6294871794871795} {"Template_token": ["", "bool", "isSigned", "=", "(", "Opcode", "==", "", ")", ";", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I8", ":", "RTLIB", "::", "UDIVREM_I8", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I64", ":", "RTLIB", "::", "UDIVREM_I64", ";", "break", ";", "}", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Op", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "Op", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "NULL", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "="], "ground_truth": ["LowerCallTo", "(", "CLI", ")", ";"], "File": "ARMISelLowering149", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45797, "Length": 350, "Cover_Rate": 0.8353221957040573} {"Template_token": ["", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "getSubtarget", "(", ")", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "getInverseCCForVSEL", "(", "CC", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "getSubtarget", "(", ")", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "LHS", "==", "TrueVal", "&&", "RHS", "==", "FalseVal", ")", "{", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "if", "(", "CC", "==", "", "||", "CC", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "TrueVal", ",", "FalseVal", ")", ";", "}", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl"], "ground_truth": [")", ";"], "File": "ARMISelLowering149", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45798, "Length": 350, "Cover_Rate": 0.5279034690799397} {"Template_token": ["", "Function", "*", "DMB", "=", "llvm", "::", "", "(", "M", ",", "", ")", ";", "Constant", "*", "CDomain", "=", "Builder", ".", "getInt32", "(", "Domain"], "ground_truth": [")", ";"], "File": "ARMISelLowering149", "Func": "makeDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45799, "Length": 24, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "void", "makeDMB", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "", "Domain", ")", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->"], "ground_truth": ["getParent", "(", ")", ";"], "File": "ARMISelLowering149", "Func": "makeDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45800, "Length": 32, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering149", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45801, "Length": 255, "Cover_Rate": 0.4748603351955307} {"Template_token": ["", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addImm", "(", "", ")", ")", ";", "unsigned", "NewVReg4", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg4", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ")", ";", "unsigned", "NewVReg5", "=", "MRI", "->", "createVirtualRegister"], "ground_truth": ["(", "TRC", ")", ";"], "File": "ARMISelLowering149", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45802, "Length": 343, "Cover_Rate": 0.3845291479820628} {"Template_token": ["", "auto", "isVMOVNOriginalMask", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "M", ",", "bool", "rev", ")", "{", "unsigned", "NumElts", "=", "ToVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "M", ".", "size", "(", ")", ")", "return", "false", ";", "unsigned", "Off0", "=", "rev", "?", "NumElts", ":", "", ";", "unsigned", "Off1", "=", "rev", "?", "", ":", "NumElts", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "M", "[", "i", "]", ">=", "", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "(", "Off0", "+", "i", "/", "", ")", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "", "]", ">=", "", "&&", "M", "[", "i", "+", "", "]", "!=", "(", "int", ")", "(", "Off1", "+", "i", "/", "", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "if", "(", "Trunc", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "SDValue", "U", "=", "PerformVQDMULHCombine", "(", "Trunc", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "DAG", ")", ")", "{", "DAG", ".", "ReplaceAllUsesWith", "(", "Trunc", ".", "getOperand", "(", "", ")", ",", "U", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}", "if", "(", "auto", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Trunc", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "false", ")", "||", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "true", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "i", "*", "NumElements", "*", "ToEltVT"], "ground_truth": [".", "getSizeInBits", "(", ")", "/", "", ";"], "File": "ARMISelLowering14", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45803, "Length": 397, "Cover_Rate": 0.4709371293001186} {"Template_token": ["", "return", "true", ";", "}", ";", "if", "(", "Trunc", ".", "getOperand", "(", "", ")", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "SDValue", "U", "=", "PerformVQDMULHCombine", "(", "Trunc", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ",", "DAG", ")", ")", "{", "DAG", ".", "ReplaceAllUsesWith", "(", "Trunc", ".", "getOperand", "(", "", ")", ",", "U", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}", "if", "(", "auto", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Trunc", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "false", ")", "||", "isVMOVNOriginalMask", "(", "Shuffle", "->", "getMask", "(", ")", ",", "true", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "i", "*", "NumElements", "*", "ToEltVT", ".", "getSizeInBits", "(", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "NewFromVT", ",", "Trunc", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "NumElements", ",", "DL", ",", "", ")", ")", ";", "if", "(", "ToEltVT", "==", "", ")", "{", "SDValue", "FPTrunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getUNDEF", "(", "", ")", ",", "Extract", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "Extract", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "FPTrunc", ")", ";", "}", "SDValue", "Store", "=", "DAG", ".", "getTruncStore", "(", "Ch", ",", "DL", ",", "Extract", ",", "NewPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewToVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Stores", ".", "push_back"], "ground_truth": ["(", "Store", ")", ";"], "File": "ARMISelLowering14", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45804, "Length": 419, "Cover_Rate": 0.4970344009489917} {"Template_token": ["", "if", "(", "St", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "St", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "if", "(", "SDValue", "Store", "=", "PerformTruncatingStoreCombine", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "Store", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "if", "(", "SDValue", "NewToken", "=", "PerformSplittingToNarrowingStores", "(", "St", ",", "DCI", ".", "DAG", ")", ")", "return", "NewToken", ";", "if", "(", "!", "", "(", "St", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "bool", "isBigEndian", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "", ")", ",", "DL", ",", "StVal", ".", "getNode", "(", ")", "->", "getOperand", "(", "isBigEndian", "?", "", ":", "", ")", ",", "OffsetPtr", ",", "St", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "", ")", ",", "St", "->", "getOriginalAlign", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}", "if", "(", "StVal", ".", "getValueType", "(", ")", "==", "", "&&", "StVal", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI"], "ground_truth": [".", "DAG", ";"], "File": "ARMISelLowering14", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45805, "Length": 328, "Cover_Rate": 0.5264847512038523} {"Template_token": ["", "case", "", ":", "Res", "=", "ExpandVectorExtension", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering150", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45806, "Length": 67, "Cover_Rate": 0.3087557603686636} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering151", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45807, "Length": 432, "Cover_Rate": 0.30638297872340425} {"Template_token": ["", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "*", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ")", ";", "Chains", ".", "push_back", "(", "SDValue", "(", "NewLoad", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", "if", "(", "FromEltVT", "=="], "ground_truth": ["", ")", "{"], "File": "ARMISelLowering151", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45808, "Length": 272, "Cover_Rate": 0.3788300835654596} {"Template_token": ["", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "*", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "NewOffset", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ".", "value", "(", ")", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ")", ";", "Chains", ".", "push_back", "(", "SDValue", "(", "NewLoad", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", "if", "(", "FromEltVT", "==", "", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Extends", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Loads", ".", "size", "(", ")", ";", "i", "++", ")", "{", "SDValue", "LoadBC", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "Loads", "[", "i", "]", ")", ";", "SDValue", "FPExt", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "LoadBC", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ")", ";", "Extends", ".", "push_back"], "ground_truth": ["(", "FPExt", ")", ";"], "File": "ARMISelLowering151", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45809, "Length": 352, "Cover_Rate": 0.49025069637883006} {"Template_token": ["", "return", ";", "}", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", ")", "{", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", ".", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MCID", ".", "hasOptionalDef", "(", ")", "||", "!", "MCID", ".", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", ".", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand"], "ground_truth": ["(", "i", ")", ";"], "File": "ARMISelLowering152", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45810, "Length": 193, "Cover_Rate": 0.5761194029850746} {"Template_token": ["", "int32_t", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "unsigned", "FramePtr", "=", "RI", ".", "getFrameRegister", "(", "MF", ")", ";", "assert", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "llvm", "::", "emitT2RegPlusImmediate", "(", "*", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "*", "AII", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "llvm", "::", "emitThumbRegPlusImmediate", "(", "*", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "*", "AII", ",", "RI", ")", ";", "else", "llvm", "::", "emitRegPlusImmediate", "(", "*", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "", ",", "", ",", "*", "AII", ")", ";", "if", "(", "!", "RI", ".", "needsStackRealignment", "(", "MF", ")", ")", "return", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";", "unsigned", "bicOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "", ":", "", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "bicOpc", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")"], "ground_truth": [".", "addImm", "(", "MaxAlign", "-", "", ")", ")", ")", ";"], "File": "ARMISelLowering152", "Func": "EmitBasePointerRecalculation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45811, "Length": 244, "Cover_Rate": 0.6630434782608695} {"Template_token": ["", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "", ")", "return", "true", ";", "return", "false", ";", "case", "", ":", "if", "(", "Scale", "&", "", ")", "return", "false", ";", "return", "isPowerOf2_32", "(", "Scale"], "ground_truth": [")", ";"], "File": "ARMISelLowering152", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45812, "Length": 145, "Cover_Rate": 0.5967078189300411} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool"], "ground_truth": ["(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45813, "Length": 191, "Cover_Rate": 0.7262357414448669} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "uint64_t", "NegatedImm", "=", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ";", "Val", "=", "isNEONModifiedImm", "(", "NegatedImm", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VmovVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "VMVNModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "isOnlyLowElement", "=", "true", ";", "bool", "usesOnlyOneValue", "=", "true", ";", "bool", "isConstant", "=", "true", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "i", ">", "", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "Value", "=", "V", ";", "else", "if", "(", "V", "!=", "Value", ")", "usesOnlyOneValue", "=", "false", ";", "}", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "usesOnlyOneValue", "&&", "EltSize", "<=", "", ")", "{", "if", "(", "!", "isConstant", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "&", "Ops", "[", "", "]", ",", "NumElts", ")", ";", "Val", "=", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG"], "ground_truth": [",", "ST", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45814, "Length": 405, "Cover_Rate": 0.5024813895781638} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressDarwin", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "RelocM", "!=", "Reloc", "::", "Static", ")", "{", "++", "NumMovwMovt", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "unsigned", "Wrapper", "=", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "unsigned", "PCLabelIndex", "=", "", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering152", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45815, "Length": 372, "Cover_Rate": 0.7931769722814499} {"Template_token": ["", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45816, "Length": 285, "Cover_Rate": 0.8142857142857143} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", "."], "ground_truth": ["getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45817, "Length": 122, "Cover_Rate": 0.3485714285714286} {"Template_token": ["", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_DISPATCHSETUP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45818, "Length": 345, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ","], "ground_truth": ["false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45819, "Length": 145, "Cover_Rate": 0.38258575197889183} {"Template_token": ["", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ","], "ground_truth": ["MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45820, "Length": 214, "Cover_Rate": 0.5646437994722955} {"Template_token": ["", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";", "break", ";", "case", "", ":", "CastOpc", "=", "", ";", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "CastOpc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op"], "ground_truth": [")", ";"], "File": "ARMISelLowering152", "Func": "LowerVectorINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45821, "Length": 79, "Cover_Rate": 0.4647058823529412} {"Template_token": ["", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "VTBLMask", ";", "for", "(", "SmallVectorImpl", "<", "int", ">", "::", "iterator", "I", "=", "ShuffleMask", ".", "begin", "(", ")", ",", "E", "=", "ShuffleMask", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++"], "ground_truth": ["I", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "*", "I", ",", "", ")", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45822, "Length": 63, "Cover_Rate": 0.3073170731707317} {"Template_token": ["", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "", ",", "DL", ",", "NewLD1", ".", "getValue", "(", "", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "std", "::", "min", "(", "", ",", "LD", "->", "getAlignment", "(", ")", "/", "", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "", ")", ",", "NewLD2", ".", "getValue", "(", "", ")", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "DCI", ".", "RemoveFromWorklist", "(", "LD", ")", ";", "DAG", ".", "DeleteNode", "(", "LD"], "ground_truth": [")", ";"], "File": "ARMISelLowering152", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45823, "Length": 170, "Cover_Rate": 0.48295454545454547} {"Template_token": ["", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "", ")", ";", "return", ";", "case", "", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering152", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45824, "Length": 123, "Cover_Rate": 0.4749034749034749} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", ";", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "return", "false", ";", "}", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "!", "isLegal", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMISelLowering153", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45825, "Length": 201, "Cover_Rate": 0.659016393442623} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering153", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45826, "Length": 480, "Cover_Rate": 0.47244094488188976} {"Template_token": ["", "unsigned", "ReturnReg", "=", "", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "OffsetReg", ",", "Offset", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "AddrReg", ",", "Handler", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ReturnReg", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "OffsetReg", ",", "", ")", ",", "DAG", ".", "getRegister", "("], "ground_truth": ["AddrReg", ",", "getPointerTy", "(", ")", ")", ")", ";"], "File": "ARMISelLowering153", "Func": "LowerEH_RETURN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45827, "Length": 89, "Cover_Rate": 0.5493827160493827} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMISelLowering153", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45828, "Length": 83, "Cover_Rate": 0.35319148936170214} {"Template_token": ["", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "", ":", "case", "", ":", "{", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering153", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45829, "Length": 238, "Cover_Rate": 0.6197916666666666} {"Template_token": ["", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "DAG", ".", "getIntPtrConstant", "(", "", "*", "", ")", ";", "case", "", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op"], "ground_truth": [",", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering153", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45830, "Length": 351, "Cover_Rate": 0.5007132667617689} {"Template_token": ["", "const", "BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", "&&", "", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "", ";", "if", "(", "!", "MCID", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "("], "ground_truth": [")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{"], "File": "ARMISelLowering156", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45831, "Length": 193, "Cover_Rate": 0.5092348284960422} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ":", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "("], "ground_truth": ["Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering156", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45832, "Length": 219, "Cover_Rate": 0.35609756097560974} {"Template_token": ["", "static", "SDValue", "LowerVectorFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op"], "ground_truth": [".", "getNode", "(", ")", ")", ";"], "File": "ARMISelLowering156", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45833, "Length": 68, "Cover_Rate": 0.9315068493150684} {"Template_token": ["", "static", "TargetLoweringObjectFile", "*", "createTLOF", "(", "TargetMachine", "&", "TM", ")", "{", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetDarwin", "("], "ground_truth": [")", ")", "return", "new", "MachOTargetObjectFile", "(", ")", ";"], "File": "ARMISelLowering157", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45834, "Length": 31, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "static", "TargetLoweringObjectFile", "*", "createTLOF", "(", "TargetMachine", "&", "TM", ")", "{", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "return"], "ground_truth": ["new", "MachOTargetObjectFile", "(", ")", ";"], "File": "ARMISelLowering157", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45835, "Length": 31, "Cover_Rate": 0.8157894736842105} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering157", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45836, "Length": 192, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering157", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45837, "Length": 39, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering157", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45838, "Length": 42, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "VarArgsFrameIndex", ")", ";", "case", "", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBIT_CONVERT", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering157", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45839, "Length": 176, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "const", "auto", "&", "ST", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ";", "const", "bool", "MinSize", "=", "ST", ".", "optForMinSize", "(", ")", ";", "const", "bool", "HasDivide", "=", "ST", ".", "isThumb", "(", ")", "?", "ST", ".", "hasDivideInThumbMode", "(", ")", ":", "ST", ".", "hasDivideInMode", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "MinSize", "&&", "HasDivide", ")"], "ground_truth": [")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering158", "Func": "BuildSDIVPow2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45840, "Length": 87, "Cover_Rate": 0.5058139534883721} {"Template_token": ["", "if", "(", "VT", "==", "", ")", "return", "", "(", "Imm", ")", "!=", "-", "", ";", "if", "(", "VT", "==", "", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")"], "ground_truth": ["return", "", "(", "Imm", ")", "!=", "-", "", ";"], "File": "ARMISelLowering158", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45841, "Length": 37, "Cover_Rate": 0.3557692307692308} {"Template_token": ["", "else", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "countTrailingOnes", "(", "SatConstant", ")", ",", "dl", ",", "VT", ")", ")", ";", "}", "SDValue", "LowerSatConstant", ";", "if", "(", "VT", "==", "", "&&", "isLowerSaturatingConditional", "(", "Op", ",", "SatValue", ",", "LowerSatConstant", ")", ")", "{", "SDValue", "ShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "VT", ")", ")", ";", "if", "(", "isNullConstant", "(", "LowerSatConstant", ")", ")", "{", "SDValue", "NotShiftV", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "ShiftV", ",", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "NotShiftV", ")", ";", "}", "else", "if", "(", "isAllOnesConstant", "(", "LowerSatConstant", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "SatValue", ",", "ShiftV", ")", ";", "}", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")"], "ground_truth": ["==", "", ")", "{"], "File": "ARMISelLowering158", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45842, "Length": 293, "Cover_Rate": 0.33485714285714285} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandShift", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ")", "const", "{", "return", "!", "Subtarget", "->", "optForMinSize", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering158", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45843, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "Domain", "=", "", ";", "}", "else", "if", "(", "Subtarget", "->", "preferISHSTBarriers", "(", ")", "&&", "Ord", "==", "AtomicOrdering", "::", "Release", ")", "{", "Domain", "=", "", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "DAG"], "ground_truth": [".", "getConstant", "(", "Domain", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering15", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45844, "Length": 162, "Cover_Rate": 0.6159695817490495} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "Value", "*", "BaseAddr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumLoads", ">", "", ")", "{", "VecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getVectorElementType", "(", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "/", "NumLoads", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "VecTy", "->", "getVectorElementType", "(", ")", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "assert", "(", "isTypeLegal", "(", "EVT", "::", "getEVT", "(", "VecTy", ")", ")", "&&", "", ")", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "", ">>", "SubVecs", ";", "for", "(", "unsigned", "LoadCount", "=", "", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{", "if", "(", "LoadCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "BaseAddr", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "*", "Factor", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI"], "ground_truth": ["->", "getAlignment", "(", ")", ")", ")", ";"], "File": "ARMISelLowering15", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45845, "Length": 242, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "DenseMap", "<", "ShuffleVectorInst", "*", ",", "SmallVector", "<", "Value", "*", ",", "", ">>", "SubVecs", ";", "for", "(", "unsigned", "LoadCount", "=", "", ";", "LoadCount", "<", "NumLoads", ";", "++", "LoadCount", ")", "{", "if", "(", "LoadCount", ">", "", ")", "BaseAddr", "=", "Builder", ".", "CreateConstGEP1_32", "(", "BaseAddr", ",", "VecTy", "->", "getVectorNumElements", "(", ")", "*", "Factor", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SV", "=", "Shuffles", "[", "i", "]", ";", "unsigned", "Index", "=", "Indices", "[", "i", "]", ";", "Value", "*", "SubVec", "=", "Builder", ".", "CreateExtractValue", "(", "VldN", ",", "Index", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "SubVec", "=", "Builder", ".", "CreateIntToPtr", "(", "SubVec", ",", "SV", "->", "getType", "(", ")", ")", ";", "SubVecs", "[", "SV", "]", ".", "push_back", "(", "SubVec", ")", ";", "}", "}", "for", "(", "ShuffleVectorInst", "*", "SVI", ":", "Shuffles", ")", "{", "auto", "&", "SubVec", "=", "SubVecs", "[", "SVI", "]", ";", "auto", "*", "WideVec", "=", "SubVec", ".", "size", "(", ")", ">", "", "?"], "ground_truth": ["concatenateVectors", "(", "Builder", ",", "SubVec", ")", ":", "SubVec", "[", "", "]", ";"], "File": "ARMISelLowering15", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45846, "Length": 282, "Cover_Rate": 0.493006993006993} {"Template_token": ["", "static", "void", "emitPostLd", "(", "MachineBasicBlock", "*", "BB", ",", "MachineInstr", "*", "Pos", ",", "const", "TargetInstrInfo", "*", "TII", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "LdSize", ",", "unsigned", "Data", ",", "unsigned", "AddrIn", ",", "unsigned", "AddrOut", ",", "bool", "IsThumb1", ",", "bool", "IsThumb2", ")", "{", "unsigned", "LdOpc", "=", "getLdOpcode", "(", "LdSize", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "assert", "(", "LdOpc", "!=", "", "&&", "", ")", ";", "if", "(", "LdSize", ">=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ";", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "if", "(", "IsThumb2"], "ground_truth": [")", "{"], "File": "ARMISelLowering161", "Func": "emitPostLd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45847, "Length": 202, "Cover_Rate": 0.6824324324324325} {"Template_token": ["", "static", "void", "emitPostSt", "(", "MachineBasicBlock", "*", "BB", ",", "MachineInstr", "*", "Pos", ",", "const", "TargetInstrInfo", "*", "TII", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "StSize", ",", "unsigned", "Data", ",", "unsigned", "AddrIn", ",", "unsigned", "AddrOut", ",", "bool", "IsThumb1", ",", "bool", "IsThumb2", ")", "{", "unsigned", "StOpc", "=", "getStOpcode", "(", "StSize", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "assert", "(", "StOpc", "!=", "", "&&", "", ")", ";", "if", "(", "StSize", ">=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "Data", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "AddrOut", ")", ";", "MIB", "=", "AddDefaultT1CC", "("], "ground_truth": ["MIB", ")", ";"], "File": "ARMISelLowering161", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45848, "Length": 177, "Cover_Rate": 0.6167247386759582} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMISelLowering163", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45849, "Length": 318, "Cover_Rate": 0.3231707317073171} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering163", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45850, "Length": 432, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "}", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV"], "ground_truth": [",", "PtrVT", ",", "", ")", ";"], "File": "ARMISelLowering163", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45851, "Length": 72, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "useConstIslands", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "}", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["dl", ",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering163", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45852, "Length": 132, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "DAG", ".", "getIntPtrConstant", "(", "", "*", "", ")", ";", "case", "", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering163", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45853, "Length": 242, "Cover_Rate": 0.3032581453634085} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "false", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "CPAddr", ")", ";", "}", "else", "{", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "}", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", "."], "ground_truth": ["getContext", "(", ")", ")", ";"], "File": "ARMISelLowering163", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45854, "Length": 351, "Cover_Rate": 0.6909448818897638} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering165", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45855, "Length": 456, "Cover_Rate": 0.3309143686502177} {"Template_token": ["", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "realArgIdx", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RegVT", "==", "", ")", "{", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ")", ")", "return", "false", ";", "}", "}", "}", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "parametersInCSRMatch", "(", "MRI", ",", "CallerPreserved", ",", "ArgLocs", ",", "OutVals", ")", ")", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering165", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45856, "Length": 286, "Cover_Rate": 0.40625} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForReturn", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "bool", "isLittleEndian", "=", "Subtarget", "->", "isLittle", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "AFI", "->", "setReturnRegsCount", "(", "RVLocs", ".", "size", "(", ")", ")", ";", "if", "(", "AFI", "->", "isCmseNSEntryFunction", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasStructRetAttr", "(", ")", ")", "{", "DiagnosticInfoUnsupported", "Diag", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "", ",", "SDLoc", "(", ")", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "Diag", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "bool", "ReturnF16", "=", "false", ";", "if", "(", "Subtarget", "->", "hasFullFP16", "(", ")", "&&", "Subtarget", "->", "isTargetHardFloat", "(", ")", ")", "{", "if", "(", "Arg", ".", "getValueType", "(", ")", "==", "", "&&", "Arg", ".", "getOpcode", "(", ")", "==", "", ")", "{", "SDValue", "ZE", "=", "Arg", ".", "getOperand", "(", "", ")", ";", "if", "(", "ZE", ".", "getOpcode", "(", ")", "==", "", "&&", "ZE", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "BC", "=", "ZE", ".", "getOperand", "(", "", ")", ";", "if", "(", "BC", ".", "getOpcode", "(", ")", "==", "", "&&", "BC", ".", "getValueType", "(", ")", "==", "", ")", "{", "Arg", "=", "BC", ".", "getOperand", "(", "", ")", ";", "ReturnF16", "=", "true", ";", "}", "}", "}", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "if", "(", "!", "ReturnF16", ")", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "("], "ground_truth": ["", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering165", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45857, "Length": 474, "Cover_Rate": 0.4281842818428184} {"Template_token": ["", "if", "(", "LN0", "->", "hasOneUse", "(", ")", "&&", "LN0", "->", "isUnindexed", "(", ")", "&&", "LN0", "->", "getMemoryVT", "(", ")", "==", "", ")", "{", "SDValue", "Load", "=", "DCI", ".", "DAG", ".", "getLoad", "(", "", ",", "SDLoc", "(", "N", ")", ",", "LN0", "->", "getChain", "(", ")", ",", "LN0", "->", "getBasePtr", "(", ")", ",", "LN0", "->", "getMemOperand", "(", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op0", ".", "getValue", "(", "", ")", ",", "Load", ".", "getValue", "(", "", ")", ")", ";", "return", "Load", ";", "}", "}", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Op0", ",", "DemandedMask", ",", "DCI"], "ground_truth": [")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";"], "File": "ARMISelLowering165", "Func": "PerformVMOVhrCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45858, "Length": 151, "Cover_Rate": 0.4748427672955975} {"Template_token": ["", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "ConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPVal", ",", "PtrVT", ",", "Align", "(", "", ")", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", ")", "{", "AFI", "->", "markGlobalAsPromotedToConstantPool", "(", "GVar", ")", ";", "AFI", "->", "setPromotedConstpoolIncrease", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ")", ";", "}", "++", "NumConstpoolPromoted", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering165", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45859, "Length": 220, "Cover_Rate": 0.4263565891472868} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "for", "(", "unsigned", "im", "=", "(", "unsigned", ")", "", ";", "im", "!=", "(", "unsigned", ")", "", ";", "++", "im", ")", "{", "setIndexedLoadAction", "(", "im", ",", "VT", ",", "Legal", ")", ";", "setIndexedStoreAction", "(", "im", ",", "VT", ",", "Legal", ")", ";", "}", "if", "(", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "}", "const", "MVT", "LongTypes", "[", "]", "=", "{", "", ",", "", "}", ";", "for", "(", "auto", "VT", ":", "LongTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "", ",", "Legal", ")", ";", "addAllExtLoads", "(", "", ",", "", ",", "Legal", ")", ";", "addAllExtLoads", "(", "", ",", "", ",", "Legal", ")", ";", "addAllExtLoads", "(", "", ",", "", ",", "Legal", ")", ";", "setTruncStoreAction", "(", "", ",", "", ",", "Legal", ")", ";", "setTruncStoreAction", "(", "", ",", "", ",", "Legal", ")", ";", "setTruncStoreAction", "(", "", ",", "", ",", "Legal", ")", ";", "for", "(", "unsigned", "im", "=", "(", "unsigned", ")", "", ";", "im", "!=", "(", "unsigned", ")", "", ";", "++", "im", ")", "{", "setIndexedLoadAction", "(", "im", ",", "", ",", "Legal", ")", ";", "setIndexedStoreAction", "(", "im", ",", "", ",", "Legal", ")", ";", "setIndexedLoadAction", "(", "im", ",", "", ","], "ground_truth": ["Legal", ")", ";"], "File": "ARMISelLowering166", "Func": "addMVEVectorTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45860, "Length": 390, "Cover_Rate": 0.3488372093023256} {"Template_token": ["", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", "==", "", ")", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "!", "(", "isFloatingPointZero", "(", "RHS", ")", "&&", "TrueVal", ".", "getValueType", "(", ")", "!=", "", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister"], "ground_truth": ["(", "", ",", "", ")", ";"], "File": "ARMISelLowering166", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45861, "Length": 418, "Cover_Rate": 0.4598459845984598} {"Template_token": ["", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", "==", "", ")", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "!", "(", "isFloatingPointZero", "(", "RHS", ")", "&&", "TrueVal", ".", "getValueType", "(", ")", "!=", "", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "="], "ground_truth": ["false", ";"], "File": "ARMISelLowering166", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45862, "Length": 375, "Cover_Rate": 0.41254125412541254} {"Template_token": ["", "return", "CC", "==", "", "||"], "ground_truth": ["CC", "==", "", ";"], "File": "ARMISelLowering168", "Func": "isGTorGE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45863, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "return", "(", "isGTorGE", "(", "CC", ")", "&&", "(", "(", "K", "==", "LHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "RHS", "&&", "K", "==", "FalseVal", ")", ")", ")", "||", "(", "isLTorLE", "(", "CC", ")", "&&", "(", "(", "K", "==", "RHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "LHS"], "ground_truth": ["&&", "K", "==", "FalseVal", ")", ")", ")", ";"], "File": "ARMISelLowering168", "Func": "isLowerSaturate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45864, "Length": 59, "Cover_Rate": 0.6555555555555556} {"Template_token": ["", "return", "(", "isGTorGE", "(", "CC", ")", "&&", "(", "(", "K", "==", "LHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "RHS", "&&", "K", "==", "FalseVal", ")", ")", ")", "||", "(", "isLTorLE", "(", "CC", ")", "&&", "(", "(", "K", "==", "RHS", "&&", "K", "==", "TrueVal"], "ground_truth": [")", "||", "(", "K", "==", "LHS", "&&", "K", "==", "FalseVal", ")", ")", ")", ";"], "File": "ARMISelLowering168", "Func": "isLowerSaturate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45865, "Length": 59, "Cover_Rate": 0.6555555555555556} {"Template_token": ["", "SDValue", "*", "K1", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS1", ")", "?", "&", "LHS1", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS1", ")", "?", "&", "RHS1", ":", "NULL", ";", "SDValue", "*", "K2", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS2", ")", "?", "&", "LHS2", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS2", ")", "?", "&", "RHS2", ":", "NULL", ";", "SDValue", "K2Tmp", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal2", ")", "?", "TrueVal2", ":", "FalseVal2", ";", "SDValue", "V1Tmp", "=", "(", "K1", "&&", "*", "K1", "==", "LHS1", ")", "?", "RHS1", ":", "LHS1", ";", "SDValue", "V2Tmp", "=", "(", "K2", "&&", "*", "K2", "==", "LHS2", ")", "?", "RHS2", ":", "LHS2", ";", "SDValue", "V2", "=", "(", "K2Tmp", "==", "TrueVal2", ")", "?", "FalseVal2", ":", "TrueVal2", ";", "SDValue", "V2TmpReg", "=", "V2Tmp", ";", "if", "(", "V2Tmp", "->", "getOpcode", "(", ")", "==", "", ")", "V2TmpReg", "=", "V2Tmp", "->", "getOperand", "(", "", ")", ";", "if", "(", "!", "K1", "||", "!", "K2", "||", "*", "K1", "==", "Op2", "||", "*", "K2", "!=", "K2Tmp", "||", "V1Tmp", "!=", "V2Tmp", "||", "V2TmpReg", "!=", "V2", ")", "return", "false", ";", "const", "SDValue", "*", "LowerCheckOp", "=", "isLowerSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isLowerSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "NULL", ";", "const", "SDValue", "*", "UpperCheckOp", "=", "isUpperSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isUpperSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "NULL", ";", "if", "(", "!", "UpperCheckOp", "||", "!", "LowerCheckOp", "||", "LowerCheckOp", "==", "UpperCheckOp", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering168", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45866, "Length": 274, "Cover_Rate": 0.49818181818181817} {"Template_token": ["", "bool", "isUpperSaturate", "(", "const", "SDValue", "LHS", ",", "const", "SDValue", "RHS", ",", "const", "SDValue", "TrueVal", ",", "const", "SDValue", "FalseVal", ",", "const", ""], "ground_truth": ["CC", ",", "const", "SDValue", "K", ")", "{"], "File": "ARMISelLowering168", "Func": "isUpperSaturate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45867, "Length": 28, "Cover_Rate": 0.3111111111111111} {"Template_token": ["", "bool", "isUpperSaturate", "(", "const", "SDValue", "LHS", ",", "const", "SDValue", "RHS", ",", "const", "SDValue", "TrueVal", ",", "const", "SDValue", "FalseVal", ",", "const", "", "CC", ",", "const", "SDValue", "K", ")", "{", "return", "(", "isGTorGE", "(", "CC", ")", "&&", "(", "(", "K", "==", "RHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "LHS", "&&", "K", "==", "FalseVal", ")", ")", ")", "||", "(", "isLTorLE", "(", "CC", ")", "&&", "(", "(", "K", "==", "LHS", "&&", "K"], "ground_truth": ["==", "TrueVal", ")", "||", "(", "K", "==", "RHS", "&&", "K", "==", "FalseVal", ")", ")", ")", ";"], "File": "ARMISelLowering168", "Func": "isUpperSaturate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45868, "Length": 87, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "}", "if", "(", "NumCopies", "!=", "", "&&", "NumCopies", "!=", "", ")", "return", "false", ";", "bool", "HasRet", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumCopies", ";", "++", "i", ")", "{", "SDNode", "*", "Copy", "=", "Copies", "[", "i", "]", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Copy", "->", "use_begin", "(", ")", ",", "UE", "=", "Copy", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "SDNode", "*", "Use", "=", "*", "UI", ";", "if", "(", "Use", "==", "Copies", "[", "", "]", "||", "(", "(", "NumCopies", "==", "", ")", "&&", "(", "Use", "==", "Copies", "[", "", "]", ")", ")", ")", "continue", ";", "return", "false", ";", "}", "if", "(", "UI", "->", "getOpcode", "("], "ground_truth": [")", "!=", "", ")", "return", "false", ";"], "File": "ARMISelLowering16", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45869, "Length": 135, "Cover_Rate": 0.34177215189873417} {"Template_token": ["", "}", "else", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Use", "->", "use_begin", "(", ")", ",", "UE", "=", "Use", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Copies", "[", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "]", "=", "*", "UI", ";", "++", "NumCopies", ";", "}", "}", "else", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "!", "Use", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "return", "false", ";", "Use", "=", "*", "Use", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Use", "->", "hasNUsesOfValue", "(", "", ",", "", ")", ")", "return", "false", ";", "Copies", "[", "NumCopies", "++", "]", "=", "Use", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelLowering16", "Func": "isUsedByReturnOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45870, "Length": 146, "Cover_Rate": 0.369620253164557} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering170", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45871, "Length": 450, "Cover_Rate": 0.40106951871657753} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering172", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45872, "Length": 307, "Cover_Rate": 0.4767080745341615} {"Template_token": ["", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "", ")", ";", "MachineMemOperand", "*", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "if", "("], "ground_truth": ["isThumb", ")", "{"], "File": "ARMISelLowering174", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45873, "Length": 272, "Cover_Rate": 0.3059617547806524} {"Template_token": ["", "bool", "TargetLowering", "::", "shouldExpandShift", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ")", "const", "{", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering175", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45874, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering176", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45875, "Length": 492, "Cover_Rate": 0.4066115702479339} {"Template_token": ["", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "", ")", ";", "if", "(", "MemVT", "==", "", "&&", "Subtarget", "->", "hasV5TEOps", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "LD", "->", "isVolatile", "(", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "{", "", ",", "", ",", "", "}", ")", ",", "{", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", "}", ",", "MemVT", ",", "LD"], "ground_truth": ["->", "getMemOperand", "(", ")", ")", ";"], "File": "ARMISelLowering176", "Func": "LowerLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45876, "Length": 90, "Cover_Rate": 0.46632124352331605} {"Template_token": ["", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "{", "", ",", "", ",", "", "}", ")", ",", "{", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", "}", ",", "MemVT", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Pair", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Result", ".", "getValue", "("], "ground_truth": ["", ")", ",", "Result", ".", "getValue", "(", "", ")", ")", ";"], "File": "ARMISelLowering176", "Func": "LowerLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45877, "Length": 81, "Cover_Rate": 0.41968911917098445} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerSignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerUnsignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering176", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45878, "Length": 318, "Cover_Rate": 0.314540059347181} {"Template_token": ["", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerADDSUBCARRY", "("], "ground_truth": ["Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering176", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45879, "Length": 488, "Cover_Rate": 0.4826904055390702} {"Template_token": ["", "if", "(", "MemVT", "==", "", "&&", "Subtarget", "->", "hasV5TEOps", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "ST", "->", "isVolatile", "(", ")", ")", "{", "SDNode", "*", "N", "=", "Op", ".", "getNode", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ST", "->", "getValue", "(", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ST", "->", "getValue", "(", ")", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ")", ",", "{", "ST", "->", "getChain", "(", ")", ",", "Lo"], "ground_truth": [",", "Hi", ",", "ST", "->", "getBasePtr", "(", ")", "}", ",", "MemVT", ",", "ST", "->", "getMemOperand", "(", ")", ")", ";"], "File": "ARMISelLowering176", "Func": "LowerSTORE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45880, "Length": 147, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "case", "", ":", "case", "", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getNode", "(", ")", ")", ";", "assert", "(", "Pos", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "NumSrcElts", ")", "&&", "", ")", ";", "unsigned", "Idx", "=", "Pos", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "NumSrcElts", ",", "Idx", ")", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SrcSV", ",", "DemandedElt", ",", "Depth", "+", "", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "unsigned", "DstSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSz", "=", "VecVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "SrcSz", ";", "assert", "(", "SrcSz", "==", "Known", ".", "getBitWidth", "(", ")", ")", ";", "assert", "(", "DstSz", ">", "SrcSz", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "Known"], "ground_truth": ["=", "Known", ".", "sext", "(", "DstSz", ")", ";"], "File": "ARMISelLowering179", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45881, "Length": 197, "Cover_Rate": 0.3141945773524721} {"Template_token": ["", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";", "switch", "(", "AsmPieces", ".", "size", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "AsmStr", "=", "std", "::", "string", "(", "AsmPieces", "[", "", "]", ")", ";", "AsmPieces", ".", "clear", "(", ")", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "AsmPieces", "[", "", "]", "==", "", "&&", "IA", "->", "getConstraintString"], "ground_truth": ["(", ")", ".", "compare", "(", "", ",", "", ",", "", ")", "==", "", ")", "{"], "File": "ARMISelLowering179", "Func": "ExpandInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45882, "Length": 102, "Cover_Rate": 0.5} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering179", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45883, "Length": 408, "Cover_Rate": 0.33497536945812806} {"Template_token": ["", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformORCombineToSMULWBT", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "APInt", "SplatBits0", ",", "SplatBits1", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "("], "ground_truth": [")", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{"], "File": "ARMISelLowering179", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45884, "Length": 233, "Cover_Rate": 0.3612403100775194} {"Template_token": ["", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", "&&", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "!=", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", "."], "ground_truth": ["isInteger", "(", ")", ")", "{"], "File": "ARMISelLowering17", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45885, "Length": 202, "Cover_Rate": 0.3482758620689655} {"Template_token": ["", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedLdStVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedLdStVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", "&&", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "!=", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ","], "ground_truth": ["Custom", ")", ";"], "File": "ARMISelLowering17", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45886, "Length": 189, "Cover_Rate": 0.3258620689655172} {"Template_token": ["", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ","], "ground_truth": ["false", ",", "NULL", ",", "", ",", "NULL", ",", "", ")", ";"], "File": "ARMISelLowering17", "Func": "CreateCopyOfByValArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45887, "Length": 50, "Cover_Rate": 0.6329113924050633} {"Template_token": ["", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Root", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue"], "ground_truth": [",", "ArgValue2", ")", ";"], "File": "ARMISelLowering17", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45888, "Length": 80, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "else", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "std", "::", "make_pair"], "ground_truth": ["(", "", ",", "", ")", ";"], "File": "ARMISelLowering17", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45889, "Length": 61, "Cover_Rate": 0.30198019801980197} {"Template_token": ["", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ","], "ground_truth": ["false", ",", "", ")", ";"], "File": "ARMISelLowering17", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45890, "Length": 100, "Cover_Rate": 0.38022813688212925} {"Template_token": ["", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallConv", ",", "false", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "ArgValues", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "ArgValue", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "", ":", "", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break"], "ground_truth": [";"], "File": "ARMISelLowering17", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45891, "Length": 448, "Cover_Rate": 0.37615449202350965} {"Template_token": ["", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op"], "ground_truth": [".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering17", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45892, "Length": 57, "Cover_Rate": 0.5181818181818182} {"Template_token": ["", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering17", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45893, "Length": 60, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "else", "{", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", "."], "ground_truth": ["getValue", "(", "", ")", ";"], "File": "ARMISelLowering17", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45894, "Length": 222, "Cover_Rate": 0.676829268292683} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressELF", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "PseudoSourceValue", "::", "getGOT", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelLowering17", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45895, "Length": 239, "Cover_Rate": 0.6867816091954023} {"Template_token": ["", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "Opc", "=", "", ";", "break", ";", "case", "", ":", "Opc", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering17", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45896, "Length": 37, "Cover_Rate": 0.3162393162393162} {"Template_token": ["", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ","], "ground_truth": ["Offset", ")", ";"], "File": "ARMISelLowering17", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45897, "Length": 154, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBIT_CONVERT", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "Results"], "ground_truth": [".", "push_back", "(", "Res", ")", ";"], "File": "ARMISelLowering17", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45898, "Length": 56, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "", ";", "return", "TargetLoweringBase", "::", "getMaxSupportedInterleaveFactor", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering180", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45899, "Length": 18, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Case", "(", "", ",", "", ")", ".", "Default", "(", "", ")", ";", "if", "(", "Reg", "!=", "", ")", "return", "Reg", ";", "report_fatal_error", "(", "Twine", "(", "", "+", "StringRef", "(", "RegName", ")", "+"], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering180", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45900, "Length": 89, "Cover_Rate": 0.6953125} {"Template_token": ["", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "SDValue", "PassThru", "=", "N", "->", "getPassThru", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "IsZero", "=", "[", "]", "(", "SDValue", "PassThru", ")", "{", "return", "(", "", "(", "PassThru", ".", "getNode", "(", ")", ")", "||", "(", "PassThru", "->", "getOpcode", "(", ")", "==", "", "&&", "isNullConstant", "(", "PassThru", "->", "getOperand", "(", "", ")", ")", ")", ")", ";", "}", ";", "if", "(", "IsZero", "(", "PassThru", ")", ")", "return", "Op", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG"], "ground_truth": [".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering180", "Func": "LowerMLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45901, "Length": 112, "Cover_Rate": 0.38620689655172413} {"Template_token": ["", "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ","], "ground_truth": ["DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";"], "File": "ARMISelLowering182", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45902, "Length": 79, "Cover_Rate": 0.6422764227642277} {"Template_token": ["", "firstRegToSaveIndex", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "lastRegToSaveIndex", "=", "", ";", "}", "unsigned", "ArgRegsSize", ",", "ArgRegsSaveSize", ";", "computeRegArea", "(", "CCInfo", ",", "MF", ",", "InRegsParamRecordIdx", ",", "ArgSize", ",", "ArgRegsSize", ",", "ArgRegsSaveSize", ")", ";", "if", "(", "ArgRegsSaveSize", ")", "{", "unsigned", "Padding", "=", "ArgRegsSaveSize", "-", "ArgRegsSize", ";", "if", "(", "Padding", ")", "{", "assert", "(", "AFI", "->", "getStoredByValParamsPadding", "(", ")", "==", "", "&&", "", ")", ";", "AFI", "->", "setStoredByValParamsPadding", "(", "Padding", ")", ";", "}", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgRegsSaveSize", ",", "Padding", "+", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", "unsigned", "i", "=", "", ";", "firstRegToSaveIndex", "<", "lastRegToSaveIndex", ";", "++", "firstRegToSaveIndex", ",", "++", "i", ")", "{", "const", "TargetRegisterClass", "*"], "ground_truth": ["RC", ";"], "File": "ARMISelLowering182", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45903, "Length": 146, "Cover_Rate": 0.30416666666666664} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "EltTy", ")", "==", "", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "SubVecSize", "!=", "", "&&", "SubVecSize", "!=", "", ")", "||", "EltIs64Bits", ")", "return", "false", ";", "if", "(", "EltTy", "->", "isHalfTy", "(", ")", ")", "return", "false", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "LaneLen", ")", ";", "}", "static", "const", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "SI", "->", "getPointerAddressSpace", "("], "ground_truth": [")", ")", ";"], "File": "ARMISelLowering184", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45904, "Length": 217, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "unsigned", "Align", "=", "GVar", "->", "getAlignment", "(", ")", ";", "unsigned", "RequiredPadding", "=", "", "-", "(", "Size", "%", "", ")", ";", "bool", "PaddingPossible", "=", "RequiredPadding", "==", "", "||", "(", "CDAInit", "&&", "CDAInit", "->", "isString", "(", ")", ")", ";", "if", "(", "!", "PaddingPossible", "||", "Align", ">", "", "||", "Size", ">", "ConstpoolPromotionMaxSize", ")", "return", "SDValue", "(", ")", ";", "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "", ")", "?", "", ":", "RequiredPadding", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "F", ")", "&&", "!", "(", "Size", "<=", "", "&&", "allUsersAreInFunctions", "(", "GVar", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "ConstantPoolConstant", "::", "Create", "(", "GVar", ","], "ground_truth": ["Init", ")", ";"], "File": "ARMISelLowering184", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45905, "Length": 254, "Cover_Rate": 0.5120967741935484} {"Template_token": ["", "APInt", "NegOne", "=", "APInt", "::", "getAllOnesValue", "(", "CarryVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "DAG", ".", "getVTList", "(", "CarryVT", ",", "", ")", ",", "BoolCarry", ",", "DAG", ".", "getConstant", "(", "NegOne", ",", "DL", ","], "ground_truth": ["CarryVT", ")", ")", ";"], "File": "ARMISelLowering186", "Func": "ConvertBooleanCarryToCarryFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45906, "Length": 46, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "static", "SDValue", "ConvertBooleanCarryToCarryFlag", "(", "SDValue", "BoolCarry", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "BoolCarry", ")", ";", "EVT", "CarryVT", "=", "BoolCarry"], "ground_truth": [".", "getValueType", "(", ")", ";"], "File": "ARMISelLowering186", "Func": "ConvertBooleanCarryToCarryFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45907, "Length": 27, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "EVT", "CarryVT", "=", "Carry", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "APInt", "NegOne", "=", "APInt", "::", "getAllOnesValue", "(", "CarryVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "SDValue", "Result", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "{", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Carry", ".", "getValue", "(", "", ")", ")", ";", "Carry", "=", "ConvertCarryFlagToBooleanCarry", "(", "Result", ".", "getValue", "(", "", ")", ",", "VT", ",", "DAG", ")", ";", "}", "else", "{", "Carry", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "DL", ",", "", ")", ",", "Carry", ")", ";", "Carry", "=", "ConvertBooleanCarryToCarryFlag", "(", "Carry", ",", "DAG", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VTs", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Carry", ".", "getValue", "(", "", ")", ")", ";", "Carry", "=", "ConvertCarryFlagToBooleanCarry", "(", "Result", ".", "getValue", "(", "", ")"], "ground_truth": [",", "VT", ",", "DAG", ")", ";"], "File": "ARMISelLowering186", "Func": "LowerADDSUBCARRY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45908, "Length": 190, "Cover_Rate": 0.6050955414012739} {"Template_token": ["", "}", "}", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "(", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "LHS", ".", "getValue", "(", "", ")", ",", "DAG", ",", "cc", ")", ";", "if", "(", "(", "CC", "==", "", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "", "(", "CondCode", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "cc", ")", ",", "", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "OverflowCmp", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering186", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45909, "Length": 261, "Cover_Rate": 0.3484646194926569} {"Template_token": ["", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerGlobalTLSAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "LowerGlobalTLSAddressWindows", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GA", "->", "getGlobal", "(", ")", ")", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "case", "TLSModel", "::", "LocalDynamic", ":", "return", "LowerToTLSGeneralDynamicModel", "(", "GA", ",", "DAG", ")", ";", "case", "TLSModel", "::", "InitialExec", ":", "case", "TLSModel", "::", "LocalExec", ":", "return", "LowerToTLSExecModels", "(", "GA", ",", "DAG"], "ground_truth": [",", "model", ")", ";"], "File": "ARMISelLowering186", "Func": "LowerGlobalTLSAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45910, "Length": 136, "Cover_Rate": 0.8662420382165605} {"Template_token": ["", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "true", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG"], "ground_truth": [",", "dl", ")", ";"], "File": "ARMISelLowering186", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45911, "Length": 239, "Cover_Rate": 0.3385269121813031} {"Template_token": ["", "}", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "int32_t", "imm", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "imm", "<", "", "&&", "imm", ">", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "-", "imm", ",", "DL", ",", "", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "=="], "ground_truth": ["", ")", "?", "", ":", "", ";"], "File": "ARMISelLowering186", "Func": "PerformAddcSubcCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45912, "Length": 102, "Cover_Rate": 0.38345864661654133} {"Template_token": ["", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcNode", "==", "HiAdd", "->", "getNode", "(", ")", "||", "AddcNode", "->", "isPredecessorOf", "(", "HiAdd", "->", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Ops", ")", ";", "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "AddeNode", ",", "", ")", ",", "HiMLALResult", ")", ";", "SDValue", "LoMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering19", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45913, "Length": 246, "Cover_Rate": 0.39935064935064934} {"Template_token": ["", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<="], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering19", "Func": "canMergeStoresTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45914, "Length": 11, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Value", ",", "LHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "", ")", ",", "LHS", ",", "RHS", ")", ".", "getValue", "(", "", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Value", ",", "LHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "case", "", ":", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ")", ";", "OverflowCmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "break", ";", "}", "return", "std", "::", "make_pair", "("], "ground_truth": ["Value", ",", "OverflowCmp", ")", ";"], "File": "ARMISelLowering19", "Func": "getARMXALUOOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45915, "Length": 289, "Cover_Rate": 0.7506493506493507} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBRCOND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Opc", "=", "Cond", ".", "getOpcode", "(", ")", ";", "if", "(", "Cond", ".", "getResNo", "(", ")", "==", "", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Cond", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getXALUOOp", "(", "Cond", ",", "DAG", ",", "cc", ")", ";", "", "CondCode", "=", "(", "", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "cc"], "ground_truth": [")", "->", "getZExtValue", "(", ")", ";"], "File": "ARMISelLowering19", "Func": "LowerBRCOND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45916, "Length": 157, "Cover_Rate": 0.6408163265306123} {"Template_token": ["", "SDValue", "cc", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "dl", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR", ",", "Res", ".", "getValue", "(", "", ")", "}", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "VTList", ",", "Ops", ")", ";"], "File": "ARMISelLowering19", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45917, "Length": 283, "Cover_Rate": 0.383989145183175} {"Template_token": ["", "if", "(", "RegIdx", "!=", "array_lengthof", "(", "GPRArgRegs", ")", ")", "ArgRegBegin", "=", "std", "::", "min", "(", "ArgRegBegin", ",", "(", "unsigned", ")", "GPRArgRegs", "[", "RegIdx", "]", ")", ";", "}", "unsigned", "TotalArgRegsSaveSize", "=", "", "*", "(", "", "-", "ArgRegBegin", ")", ";", "AFI", "->", "setArgRegsSaveSize", "(", "TotalArgRegsSaveSize", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "isOrigArg", "(", ")", ")", "{", "std", "::", "advance", "(", "CurOrigArg", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "getOrigArgIndex", "(", ")", "-", "CurArgIdx", ")", ";", "CurArgIdx", "=", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "getOrigArgIndex", "(", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "", ",", "dl", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "&", "", ";", "else", "if", "(", "RegVT", "==", "", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")"], "ground_truth": [")", "{"], "File": "ARMISelLowering19", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45918, "Length": 499, "Cover_Rate": 0.38384615384615384} {"Template_token": ["", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "", ")", ".", "getValueType"], "ground_truth": ["(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering19", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45919, "Length": 355, "Cover_Rate": 0.32272727272727275} {"Template_token": ["", "default", ":", "break", ";", "case", "", ":", "return", "PerformADDECombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformUMLALCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformAddcSubcCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformAddeSubeCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVDUPCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering19", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45920, "Length": 383, "Cover_Rate": 0.3481818181818182} {"Template_token": ["", "static", "SDValue", "PerformABSCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "TLI", ".", "expandABS", "(", "N", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering1", "Func": "PerformABSCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45921, "Length": 74, "Cover_Rate": 0.9866666666666667} {"Template_token": ["", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "N", "->", "getOpcode", "(", ")", ",", "N", "->", "getValueType", "(", "", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "TLI", ".", "expandABS", "(", "N", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering1", "Func": "PerformABSCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45922, "Length": 54, "Cover_Rate": 0.72} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering20", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45923, "Length": 364, "Cover_Rate": 0.3132530120481928} {"Template_token": ["", "return", "i", "<", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", ")", "&&", "", ")", ";", "if", "(", "unsigned", "ShuffleOpc", "=", "isNEONTwoResultShuffleMask", "(", "ShuffleMask", ",", "SubVT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", "{", "if", "(", "isV_UNDEF", ")", "SubV2", "=", "SubV1", ";", "assert", "(", "(", "WhichResult", "==", "", ")", "&&", "", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ShuffleOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "SubVT", ",", "SubVT", ")", ",", "SubV1", ",", "SubV2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Res", ".", "getValue", "(", "", ")", ",", "Res", ".", "getValue", "(", "", ")", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "V2", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "EltVT", ",", "ShuffleMask", "[", "i", "]", "<", "(", "int", ")", "NumElts", "?", "V1", ":", "V2", ",", "DAG", ".", "getConstant", "(", "ShuffleMask", "[", "i", "]", "&", "(", "NumElts", "-", "", ")", ",", "dl", ",", "", ")", ")", ")", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "isReverseMask", "(", "ShuffleMask", ",", "VT", ")", ")", "return", "LowerReverse_VECTOR_SHUFFLEv16i8_v8i16", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "", ")", "if", "(", "SDValue", "NewOp", "=", "LowerVECTOR_SHUFFLEv8i8", "(", "Op", ",", "ShuffleMask", ",", "DAG", ")", ")", "return", "NewOp", ";", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering20", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45924, "Length": 494, "Cover_Rate": 0.42512908777969016} {"Template_token": ["", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "", ")", "if", "(", "SDValue", "RV", "=", "PerformVMOVDRRCombine", "(", "N", ",", "DAG", ")", ")", "return", "RV", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "", "||", "!", "hasNormalLoadOperand", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "unsigned", "NumElts", "=", "VT"], "ground_truth": [".", "getVectorNumElements", "(", ")", ";"], "File": "ARMISelLowering20", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45925, "Length": 79, "Cover_Rate": 0.35267857142857145} {"Template_token": ["", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "const", "bool", "HasFullFP16", "=", "Subtarget", "->", "hasFullFP16", "(", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "DstVT", "==", "", ")", "{", "if", "(", "!", "HasFullFP16", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "SrcVT", "==", "", "&&", "DstVT", "==", "", ")", "{", "if", "(", "!", "HasFullFP16", ")", "return", "SDValue", "(", ")", ";", "auto", "ZeroExtend", "=", "N", "->", "use_begin", "(", ")", ";", "if", "(", "N", "->", "use_size", "(", ")", "!=", "", "||", "ZeroExtend", "->", "getOpcode", "(", ")", "!=", "", "||", "ZeroExtend", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "auto", "Copy", "=", "ZeroExtend", "->", "use_begin", "(", ")", ";", "if", "(", "Copy", "->", "getOpcode", "(", ")", "==", "", "&&", "Copy", "->", "use_begin", "(", ")"], "ground_truth": ["->", "getOpcode", "(", ")", "==", "", ")", "{"], "File": "ARMISelLowering25", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45926, "Length": 197, "Cover_Rate": 0.3294314381270903} {"Template_token": ["", "SDValue", "BC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "BC", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Copy", "=", "BC", "->", "getOperand", "(", "", ")", ";", "if", "(", "Copy", ".", "getValueType", "(", ")", "!=", "", "||", "Copy", "->", "getOpcode", "(", ")", "!=", ""], "ground_truth": [")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering25", "Func": "PerformVMOVhrCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45927, "Length": 58, "Cover_Rate": 0.4496124031007752} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerSignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerUnsignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerSADDSUBSAT", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPredicateLoad", "(", "Op", ",", "DAG", ")"], "ground_truth": [";"], "File": "ARMISelLowering26", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45928, "Length": 325, "Cover_Rate": 0.32338308457711445} {"Template_token": ["", "if", "(", "!", "HasMVEFP", ")", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Legal", ")", ";", "if", "(", "HasMVEFP", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "}", "}", "const", "MVT", "LongTypes", "[", "]", "=", "{", "", ",", "", "}", ";", "for", "(", "auto", "VT", ":", "LongTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "", ")", ";", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ","], "ground_truth": ["Custom", ")", ";"], "File": "ARMISelLowering29", "Func": "addMVEVectorTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45929, "Length": 247, "Cover_Rate": 0.41442953020134227} {"Template_token": ["", "static", "SDValue", "PerformHWLoopCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "ST", ")", "{", "SDValue", "CC", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "CC", "->", "getOpcode", "(", ")", "!=", "", "&&", "CC", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC", "->", "getOperand", "(", "", ")", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Int", "=", "CC", "->", "getOperand", "(", "", ")", ";", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "Int", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntOp", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "isa", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "", ")", ")", "->", "isOne", "(", ")", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", ""], "ground_truth": [")", ";"], "File": "ARMISelLowering29", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45930, "Length": 167, "Cover_Rate": 0.6549019607843137} {"Template_token": ["", "if", "(", "IntOp", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "isa", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "CC", "->", "getOperand", "(", "", ")", ")", "->", "isOne", "(", ")", ")", "&&", "", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Elements", "=", "Int", ".", "getOperand", "(", "", ")", ";", "SDValue", "ExitBlock", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Elements", ",", "ExitBlock", "}", ";", "SDValue", "Res", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Ops", ")", ";", "DCI", ".", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Int", ".", "getValue", "(", "", ")", ",", "Int", ".", "getOperand", "(", "", ")", ")", ";", "return"], "ground_truth": ["Res", ";"], "File": "ARMISelLowering29", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45931, "Length": 139, "Cover_Rate": 0.5450980392156862} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "RelocM", "!=", "Reloc", "::", "Static", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ")", "{", "++", "NumMovwMovt", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "unsigned", "Wrapper", "=", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "?", "", ":", "", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "unsigned", "PCLabelIndex", "=", "", ";", "SDValue", "CPAddr"], "ground_truth": [";"], "File": "ARMISelLowering2", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45932, "Length": 230, "Cover_Rate": 0.4722792607802875} {"Template_token": ["", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ","], "ground_truth": ["", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering2", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45933, "Length": 121, "Cover_Rate": 0.328804347826087} {"Template_token": ["", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "storesuccess", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "if", "(", "isThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "destlo", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "desthi", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "}", "else", "{", "unsigned", "GPRPair0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "GPRPair0", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "}", "unsigned", "StoreLo", ",", "StoreHi", ";", "if", "(", "IsCmpxchg", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "i", "==", "", "?", "destlo", ":", "desthi", ")", ".", "addReg", "(", "i", "==", "", "?", "vallo", ":", "valhi", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "->", "addSuccessor", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";", "BB", "=", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";", "}", "StoreLo", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "StoreHi", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "else", "if", "(", "Op1", ")", "{", "unsigned", "tmpRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op1", ")", ",", "tmpRegLo", ")", ".", "addReg", "(", "destlo", ")", ".", "addReg", "(", "vallo", ")", ")", ".", "addReg", "(", "NeedsCarry", "?", "", ":", "", ",", "getDefRegState", "(", "NeedsCarry", ")", ")", ";", "unsigned", "tmpRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op2", ")", ",", "tmpRegHi", ")", ".", "addReg", "(", "desthi", ")", ".", "addReg", "(", "valhi", ")", ")", ".", "addReg", "(", "IsMinMax", "?", "", ":", "", ",", "getDefRegState", "(", "IsMinMax", ")", ")", ";", "StoreLo", "="], "ground_truth": ["tmpRegLo", ";"], "File": "ARMISelLowering30", "Func": "EmitAtomicBinary64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45934, "Length": 466, "Cover_Rate": 0.3565416985462892} {"Template_token": ["", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "unsigned", "Domain", "=", "", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{", "Domain", "=", "", ";", "}", "else", "if", "(", "Subtarget", "->", "isSwift", "(", ")", "&&", "Ord", "==", "Release", ")", "{", "Domain", "=", "", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ","], "ground_truth": ["DAG", ".", "getConstant", "(", "", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Domain", ",", "", ")", ")", ";"], "File": "ARMISelLowering30", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45935, "Length": 90, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->"], "ground_truth": ["getZExtValue", "(", ")", ")", ";"], "File": "ARMISelLowering30", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45936, "Length": 89, "Cover_Rate": 0.4238095238095238} {"Template_token": ["", "void", "TargetLowering", "::", "addTypeForNEON", "(", "EVT", "VT", ",", "EVT", "PromotedLdStVT", ",", "EVT", "PromotedBitwiseVT", ")", "{", "if", "(", "VT", "!=", "PromotedLdStVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedLdStVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedLdStVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", "&&", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", "."], "ground_truth": ["getSimpleVT", "(", ")", ",", "Promote", ")", ";"], "File": "ARMISelLowering33", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45937, "Length": 338, "Cover_Rate": 0.8345679012345679} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelLowering33", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45938, "Length": 204, "Cover_Rate": 0.5037037037037037} {"Template_token": ["", "}", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering33", "Func": "allowsUnalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45939, "Length": 29, "Cover_Rate": 0.35365853658536583} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS"], "ground_truth": [")", ";"], "File": "ARMISelLowering33", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45940, "Length": 75, "Cover_Rate": 0.539568345323741} {"Template_token": ["", "CCAssignFn", "*", "TargetLowering", "::", "CCAssignFnForNode", "(", "unsigned", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":"], "ground_truth": ["CC__APCS", ")", ";"], "File": "ARMISelLowering33", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45941, "Length": 137, "Cover_Rate": 0.9856115107913669} {"Template_token": ["", "bool", "DstIsDead", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ";", "bool", "SrcIsKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "SrcReg", "!=", "", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MF", "->", "getRegInfo", "(", ")", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "CopyOpc", "=", "(", "RC", "==", "", ")", "?", "", ":", "", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "CopyOpc", ")", ",", "", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "}", "unsigned", "OpOpc", "=", "", ";", "bool", "NeedPred", "=", "false", ",", "NeedCC", "=", "false", ",", "NeedOp3", "=", "false", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "OpOpc", "=", "", ";", "NeedPred", "=", "true", ";", "break", ";", "case", "", ":", "OpOpc", "=", "", ";", "break", ";", "case", "", ":", "OpOpc", "=", "", ";", "break", ";", "case", "", ":", "OpOpc", "=", "", ";", "NeedPred", "=", "true", ";", "NeedCC", "=", "true", ";", "break", ";", "case", "", ":", "OpOpc", "=", "", ";", "NeedPred", "=", "true", ";", "break", ";", "case", "", ":", "OpOpc", "=", "", ";", "NeedPred", "=", "true", ";", "NeedCC", "=", "true", ";", "NeedOp3", "=", "true", ";", "break", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "OpOpc", ")", ",", "", ")", ";", "if", "(", "OpOpc", "==", "", ")", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NeedOp3", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NeedPred", ")", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "NeedCC", ")", "AddDefaultCC"], "ground_truth": ["(", "MIB", ")", ";"], "File": "ARMISelLowering33", "Func": "EmitInstrWithCustomInserter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45942, "Length": 291, "Cover_Rate": 0.35018050541516244} {"Template_token": ["", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "", ";", "SDValue", "TFOps", "[", "MAX_LOADS_IN_LDM", "]", ";", "SDValue", "Loads", "[", "MAX_LOADS_IN_LDM", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering33", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45943, "Length": 255, "Cover_Rate": 0.36637931034482757} {"Template_token": ["", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "Invert", "=", "true", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "CondCode2", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "CondCode2", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CondCode", "=", ""], "ground_truth": [";", "break", ";"], "File": "ARMISelLowering33", "Func": "FPCCToARMCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45944, "Length": 129, "Cover_Rate": 0.46402877697841727} {"Template_token": ["", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", ">", "", "&&", "isLegalCmpImmediate", "(", "C", "-", "", ",", "isThumb1Only", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isLegalCmpImmediate", "(", "C", "+", "", ",", "isThumb1Only", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "C", "<", "", "&&", "isLegalCmpImmediate", "(", "C", "+", "", ",", "isThumb1Only", ")", ")", "{", "CC", "=", "(", "CC", "==", "", ")", "?", "", ":", "", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "", ",", "", ")", ";", "}", "break", ";", "}", "}", "}", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "", "CompareType", ";", "switch", "(", "CondCode", ")", "{", "default", ":", "CompareType", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "CompareType", "=", "", ";", "break", ";", "}", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering33", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45945, "Length": 225, "Cover_Rate": 0.5597014925373134} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "", ";", "else", "RC", "=", "", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "unsigned", "ArgSize", "=", "NextVA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "("], "ground_truth": [")", "/", "", ";"], "File": "ARMISelLowering33", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45946, "Length": 103, "Cover_Rate": 0.4087301587301587} {"Template_token": ["", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "", ")", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cst", ",", "Cst", ")", ";", "else", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ","], "ground_truth": ["Vec", ")", ";"], "File": "ARMISelLowering33", "Func": "getOnesVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45947, "Length": 63, "Cover_Rate": 0.5338983050847458} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering33", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45948, "Length": 330, "Cover_Rate": 0.5574324324324325} {"Template_token": ["", "else", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "VT", ",", "Vec", ")", ";"], "File": "ARMISelLowering33", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45949, "Length": 36, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ",", "WhichResult", ";", "return", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTRNMask", "(", "M", ",", "VT"], "ground_truth": [",", "WhichResult", ")", "||", "isVUZPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", ")", ";"], "File": "ARMISelLowering33", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45950, "Length": 163, "Cover_Rate": 0.6680327868852459} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "BlockElts", "=", "M", "[", "", "]", "+", "", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";"], "ground_truth": ["i", "<", "NumElts", ";", "++", "i", ")", "{"], "File": "ARMISelLowering33", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45951, "Length": 53, "Cover_Rate": 0.3897058823529412} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", "||", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "i", "+", "NumElts", "+", "WhichResult", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering33", "Func": "isVTRNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45952, "Length": 53, "Cover_Rate": 0.5408163265306123} {"Template_token": ["", "static", "bool", "isVUZPMask", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "", "]", "==", "", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!="], "ground_truth": ["NumElts", ";", "++", "i", ")", "{"], "File": "ARMISelLowering33", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45953, "Length": 59, "Cover_Rate": 0.5566037735849056} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumElts", ";", "i", "+=", "", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "Idx", "||", "(", "unsigned", ")", "M", "[", "i", "+", "", "]", "!=", "Idx", "+", "NumElts", ")", "return", "false", ";", "Idx", "+=", "", ";", "}", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", ""], "ground_truth": [")", "return", "false", ";"], "File": "ARMISelLowering33", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45954, "Length": 73, "Cover_Rate": 0.5615384615384615} {"Template_token": ["", "", "CondCode", ",", "CondCode2", ";", "if", "(", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "CC", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "CC", "=", "DAG", ".", "getConstant"], "ground_truth": ["(", "CondCode2", ",", "", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45955, "Length": 128, "Cover_Rate": 0.3316062176165803} {"Template_token": ["", "BuildVectorSDNode", "*", "BVN", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "SDValue", "Val", "=", "isVMOVSplat", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", "."], "ground_truth": ["getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45956, "Length": 83, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "(", "VT", "==", "", "||", "VT", "==", "", ")", "&&", "", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Lane", "=", "Op", ".", "getOperand", "(", "", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Lane", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ","], "ground_truth": ["Op", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45957, "Length": 88, "Cover_Rate": 0.6616541353383458} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "?", "", ":", "", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl"], "ground_truth": [",", "FrameReg", ",", "VT", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45958, "Length": 113, "Cover_Rate": 0.7583892617449665} {"Template_token": ["", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", "==", "Reloc", "::", "Static", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "NULL", ",", "", ")", ";", "return", "Result"], "ground_truth": [";"], "File": "ARMISelLowering33", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45959, "Length": 179, "Cover_Rate": 0.6580882352941176} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", "==", "Reloc", "::", "Static", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "NULL", ",", "", ")", ";", "return"], "ground_truth": ["Result", ";"], "File": "ARMISelLowering33", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45960, "Length": 126, "Cover_Rate": 0.4632352941176471} {"Template_token": ["", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45961, "Length": 127, "Cover_Rate": 0.7696969696969697} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "("], "ground_truth": ["PCLabelIndex", "++", ",", "", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45962, "Length": 52, "Cover_Rate": 0.3151515151515151} {"Template_token": ["", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "std", "::", "string", "LSDAName", "=", "", ";", "LSDAName", "+=", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "LSDAName", ".", "c_str", "(", ")", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT"], "ground_truth": [",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45963, "Length": 173, "Cover_Rate": 0.49570200573065903} {"Template_token": ["", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "", ",", "", ")", ";", "case", "", ":", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "", ",", "", ")", ";", "case", "", ":", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "", ",", "", ")", ";", "default", ":", "return", "SDValue", "(", ")"], "ground_truth": [";"], "File": "ARMISelLowering33", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45964, "Length": 49, "Cover_Rate": 0.3161290322580645} {"Template_token": ["", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "", ",", "", ")", ";", "case", "", ":", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "", ",", "", ")", ";", "case", "", ":", "return", "LowerNeonVSTIntrinsic", "(", "Op", ",", "DAG", ",", "", ",", "", ")", ";", "default", ":", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45965, "Length": 49, "Cover_Rate": 0.3161290322580645} {"Template_token": ["", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")"], "ground_truth": [",", "StackPtr", ",", "PtrOff", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45966, "Length": 38, "Cover_Rate": 0.3140495867768595} {"Template_token": ["", "static", "SDValue", "LowerNeonVLDIntrinsic", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Opcode", ")", "{", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "VT", ".", "is64BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Node", "->", "getOperand", "(", "", ")", ",", "Node", "->", "getOperand", "(", "", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "Node", "->", "getVTList"], "ground_truth": ["(", ")", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerNeonVLDIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45967, "Length": 99, "Cover_Rate": 0.99} {"Template_token": ["", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Arg", ",", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "["], "ground_truth": ["++", "i", "]", ";"], "File": "ARMISelLowering33", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45968, "Length": 265, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "static", "SDValue", "LowerSCALAR_TO_VECTOR", "(", "SDValue", "Op"], "ground_truth": [",", "SelectionDAG", "&", "DAG", ")", "{"], "File": "ARMISelLowering33", "Func": "LowerSCALAR_TO_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45969, "Length": 12, "Cover_Rate": 0.75} {"Template_token": ["", "if", "(", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "CC", ",", "CCR", ",", "Cmp", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "SDValue", "CC2", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Cmp2", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Result", ",", "TrueVal", ",", "CC2", ",", "CCR"], "ground_truth": [",", "Cmp2", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45970, "Length": 138, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "NULL", ",", "", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset"], "ground_truth": [",", "NULL", ",", "", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45971, "Length": 111, "Cover_Rate": 0.3557692307692308} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerToTLSGeneralDynamicModel", "(", "GlobalAddressSDNode", "*", "GA", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "NULL", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", "++", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT"], "ground_truth": [",", "Argument", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45972, "Length": 158, "Cover_Rate": 0.5703971119133574} {"Template_token": ["", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "", ")", ","], "ground_truth": ["SV", ",", "", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45973, "Length": 50, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "["], "ground_truth": ["i", "]", "=", "", ";"], "File": "ARMISelLowering33", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45974, "Length": 296, "Cover_Rate": 0.4966442953020134} {"Template_token": ["", "if", "(", "isVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", ")", "{", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "V1", ")", ";", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "", "]", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "", ")", "PFIndexes", "[", "i", "]", "=", "", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>"], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45975, "Length": 374, "Cover_Rate": 0.62751677852349} {"Template_token": ["", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Arg", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ")", ")", ";", "if", "(", "NextVA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "", ")", ")", ")", ";", "else", "{", "assert", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg"], "ground_truth": ["(", "Chain", ",", "dl", ",", "", ",", "getPointerTy", "(", ")", ")", ";"], "File": "ARMISelLowering33", "Func": "PassF64ArgInRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45976, "Length": 110, "Cover_Rate": 0.5583756345177665} {"Template_token": ["", "bool", "TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "isa", "<", "MemSDNode", ">", "(", "N", ")", ";", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "return", "false", ";", "}", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "!", "isLegal", ")", "return", "false", ";", "if", "(", "Ptr", "!=", "Base", ")", "{", "if", "(", "Ptr", "==", "Offset", "&&", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "isThumb2", "(", ")", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "if", "(", "Ptr", "!=", "Base", ")", "return", "false", ";", "}", "AM", "=", "isInc", "?", "", ":", "", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering36", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45977, "Length": 280, "Cover_Rate": 0.9621993127147767} {"Template_token": ["", "bool", "TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "isa", "<", "MemSDNode", ">", "(", "N", ")", ";", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "return", "false", ";", "}", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "!", "isLegal", ")", "return", "false", ";", "if", "(", "Ptr", "!=", "Base", ")", "{", "if", "(", "Ptr", "==", "Offset", "&&", "Op", "->", "getOpcode", "(", ")", "==", "", "&&", "!", "Subtarget", "->", "isThumb2", "(", ")", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "if", "(", "Ptr", "!=", "Base", ")", "return", "false", ";", "}", "AM", "=", "isInc", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMISelLowering36", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45978, "Length": 277, "Cover_Rate": 0.9518900343642611} {"Template_token": ["", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "getIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "!", "isLegal", ")", "return", "false", ";", "AM", "=", "isInc", "?", "", ":", "", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering36", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45979, "Length": 95, "Cover_Rate": 0.3861788617886179} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering36", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45980, "Length": 366, "Cover_Rate": 0.38445378151260506} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMISelLowering36", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45981, "Length": 330, "Cover_Rate": 0.34663865546218486} {"Template_token": ["", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "DAG", ".", "getIntPtrConstant", "(", "", "*", "", ")", ";", "case", "", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ","], "ground_truth": ["DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering36", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45982, "Length": 265, "Cover_Rate": 0.32160194174757284} {"Template_token": ["", "", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "getInverseCCForVSEL", "(", "CC", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType"], "ground_truth": ["(", ")", "==", "", ")", ")", "{"], "File": "ARMISelLowering36", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45983, "Length": 293, "Cover_Rate": 0.39594594594594595} {"Template_token": ["", "}", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg", "<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "("], "ground_truth": ["Store", ")", ";"], "File": "ARMISelLowering36", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45984, "Length": 164, "Cover_Rate": 0.44565217391304346} {"Template_token": ["", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "", "*", "(", "", "-", "RBegin", ")", ";", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "", ":", "&", "", ";", "for", "(", "unsigned", "Reg", "=", "RBegin", ",", "i", "=", "", ";", "Reg", "<", "REnd", ";", "++", "Reg", ",", "++", "i", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "Reg", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "MemOps", ")", ";", "return", "FrameIndex"], "ground_truth": [";"], "File": "ARMISelLowering36", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45985, "Length": 219, "Cover_Rate": 0.595108695652174} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "assert", "(", "Subtarget", "->", "isThumb2", "(", ")", "&&", "", ")", ";", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addExternalSymbol", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ",", "Reg", ")", ".", "addExternalSymbol", "("], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering37", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45986, "Length": 212, "Cover_Rate": 0.4669603524229075} {"Template_token": ["", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "unsigned", "Half", "=", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "Half", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "k", "=", "", ";", "k", "<", "Half", ";", "++", "k", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "+", "k", "]", ";", "if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering37", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45987, "Length": 164, "Cover_Rate": 0.703862660944206} {"Template_token": ["", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "unsigned", "Half", "=", "NumElts", "/", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "Half", ")", "{", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "k", "=", "", ";", "k", "<", "Half", ";", "++", "k", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "+", "k", "]", ";", "if", "(", "MIdx", ">=", "", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")", "return", "false", ";", "Idx", "+="], "ground_truth": ["", ";"], "File": "ARMISelLowering37", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45988, "Length": 150, "Cover_Rate": 0.6437768240343348} {"Template_token": ["", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "Idx", "+", "NumElts", ")", ")", "return", "false", ";", "Idx", "+=", ""], "ground_truth": [";"], "File": "ARMISelLowering37", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45989, "Length": 77, "Cover_Rate": 0.3168724279835391} {"Template_token": ["", "static", "bool", "isVZIP_v_undef_Mask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "", "?", "", ":", "", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "NumElts", ";", "j", "+=", "", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "", "]", ">=", "", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "", "]", "!=", "Idx", ")", ")", "return", "false", ";", "Idx", "+=", "", ";", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "", ")", "WhichResult", "=", "", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&"], "ground_truth": ["EltSz", "==", "", ")", "return", "false", ";"], "File": "ARMISelLowering37", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45990, "Length": 237, "Cover_Rate": 0.983402489626556} {"Template_token": ["", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS_GHC", ")", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "Mono", ":", "if", "(", "Return", ")", "{", "return", "CCAssignFnForNode", "(", "CallingConv", "::", "C", ",", "true", ",", "isVarArg", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelLowering39", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45991, "Length": 62, "Cover_Rate": 0.31313131313131315} {"Template_token": ["", "case", "CallingConv", "::", "_APCS", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS", ")", ";", "case", "CallingConv", "::", "_AAPCS", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC__AAPCS_VFP", ":", "CC__AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "Fast", ":", "return", "(", "Return", "?", "RetFastCC__APCS", ":", "FastCC__APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "return", "(", "Return", "?", "RetCC__APCS", ":", "CC__APCS_GHC", ")", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "(", "Return", "?", "RetCC__AAPCS", ":", "CC__AAPCS", ")", ";", "case", "CallingConv", "::", "Mono", ":", "if", "(", "Return", ")", "{", "return", "CCAssignFnForNode", "(", "CallingConv", "::", "C", ",", "true", ",", "isVarArg", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelLowering39", "Func": "CCAssignFnForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45992, "Length": 109, "Cover_Rate": 0.5505050505050505} {"Template_token": ["", "SmallVector", "<", "const", "User", "*", ",", "", ">", "Worklist", ";", "for", "(", "auto", "*", "U", ":", "V", "->", "users", "(", ")", ")", "Worklist", ".", "push_back", "(", "U", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "*", "U", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "isa", "<", "ConstantExpr", ">", "("], "ground_truth": ["U", ")", ")", "{"], "File": "ARMISelLowering44", "Func": "allUsersAreInFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45993, "Length": 60, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "RHS", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "CC", "=", "", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", "==", "", ")", "cc", "=", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ";", "return", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFPv8Base", "(", ")", "&&", "!", "(", "isFloatingPointZero", "(", "RHS", ")", "&&", "TrueVal", ".", "getValueType", "(", ")", "!=", "", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "", ")", ")", "{", "bool", "swpCmpOps", "=", "false", ";", "bool", "swpVselOps", "=", "false", ";", "checkVSELConstraints", "(", "CC", ",", "CondCode", ",", "swpCmpOps", ",", "swpVselOps", ")", ";", "if", "(", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", "||", "CondCode", "==", "", ")", "{", "if", "(", "swpCmpOps", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "swpVselOps", ")", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "}", "}", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDValue", "Result", "=", "getCMOV", "(", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "cc", ",", "CCR", ",", "Cmp", ",", "DAG", ")", ";", "if", "(", "CondCode2", "!=", ""], "ground_truth": [")", "{"], "File": "ARMISelLowering44", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45994, "Length": 405, "Cover_Rate": 0.3391959798994975} {"Template_token": ["", "if", "(", "VecRed", "->", "getOpcode", "(", ")", "==", "OpcodeA", ")", "{", "SDValue", "Inp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "VecRed", ".", "getOperand", "(", "", ")", ",", "VecRed", ".", "getOperand", "(", "", ")", ")", ";", "NA", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Inp", ",", "NA", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NA", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NA", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ")", ";", "unsigned", "S", "=", "VecRed", "->", "getOpcode", "(", ")", "==", "OpcodeA", "?", "", ":", "", ";", "for", "(", "unsigned", "I", "=", "S", ",", "E", "=", "VecRed", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "I", "++", ")", "Ops", ".", "push_back", "(", "VecRed", "->", "getOperand", "(", "I", ")", ")", ";", "SDValue", "Red", "=", "DAG", ".", "getNode", "(", "OpcodeA", ",", "dl", ",", "DAG", ".", "getVTList", "(", "{", "", ",", "", "}", ")", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Red", ",", "SDValue", "(", "Red", ".", "getNode", "(", ")", ",", "", ")", ")", ";", "}", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "", ",", "", ",", "N0", ",", "N1", ")", ")"], "ground_truth": ["return", "M", ";"], "File": "ARMISelLowering45", "Func": "PerformADDVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45995, "Length": 319, "Cover_Rate": 0.40226986128625475} {"Template_token": ["", "}", "else", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Clamp", ")", "return", "SDValue", "(", ")", ";", "MVT", "ScalarType", ";", "int", "ShftAmt", "=", "", ";", "switch", "(", "Clamp", "->", "getSExtValue", "(", ")", ")", "{", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "case", "(", "", "<<", "", ")", "-", "", ":", "ScalarType", "=", "", ";", "ShftAmt", "=", "", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Shft", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "N1", "=", "isConstOrConstSplat", "(", "Shft", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "N1", "||", "N1", "->", "getSExtValue", "(", ")", "!=", "ShftAmt", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Mul", "=", "Shft", ".", "getOperand", "(", "", ")", ";", "if", "(", "Mul", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ext0", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "SDValue", "Ext1", "=", "Mul", ".", "getOperand", "(", "", ")", ";", "if", "(", "Ext0", ".", "getOpcode", "(", ")", "!=", "", "||", "Ext1", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VecVT", "=", "Ext0", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VecVT", ".", "isPow2VectorType", "(", ")", "||", "VecVT", ".", "getVectorNumElements", "(", ")", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext1", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "!=", "VecVT", "||", "VecVT", ".", "getScalarType", "(", ")", "!=", "ScalarType", "||", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "ScalarType", ".", "getScalarSizeInBits", "(", ")", "*", "", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Mul", ")", ";", "unsigned", "LegalLanes", "=", "", "/", "(", "ShftAmt", "+", "", ")", ";", "EVT", "LegalVecVT", "=", "", "(", "ScalarType", ",", "LegalLanes", ")", ";", "if", "(", "VecVT", ".", "getSizeInBits", "(", ")", "<", "", ")", "{", "EVT", "ExtVecVT", "=", "", "(", "", "(", "", "/", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ",", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "Ext0", ".", "getOperand", "(", "", ")", ")", ";", "SDValue", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "Ext1", ".", "getOperand", "(", "", ")", ")", ";", "Inp0", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ")", ";", "Inp1", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp1", ")", ";", "SDValue", "VQDMULH", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "LegalVecVT", ",", "Inp0", ",", "Inp1", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "ExtVecVT", ",", "VQDMULH", ")", ";", "Trunc", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VecVT", ",", "Trunc", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "Trunc", ")", ";", "}", "assert", "(", "VecVT", ".", "getSizeInBits", "(", ")", "%", "", "==", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering45", "Func": "PerformVQDMULHCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45996, "Length": 504, "Cover_Rate": 0.5766590389016019} {"Template_token": ["", "explicit", "ScalarTargetTransformImpl", "(", "const", "TargetLowering", "*", "TL", ")", ":", "ScalarTargetTransformImpl", "(", "TL", ")", ",", "Subtarget", "(", "&", "TL", "->", "getTargetMachine", "(", ")", ".", "getSubtarget"], "ground_truth": ["<", "Subtarget", ">", "(", ")", ")", "{", "}"], "File": "ARMISelLowering48", "Func": "ARMScalarTargetTransformImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45997, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "explicit", "ScalarTargetTransformImpl", "(", "const", "TargetLowering", "*", "TL", ")", ":", "ScalarTargetTransformImpl", "(", "TL", ")", ",", "Subtarget", "(", "&", "TL", "->", "getTargetMachine", "(", ")", "."], "ground_truth": ["getSubtarget", "<", "Subtarget", ">", "(", ")", ")", "{", "}"], "File": "ARMISelLowering48", "Func": "ARMScalarTargetTransformImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45998, "Length": 32, "Cover_Rate": 1.0} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ","], "ground_truth": ["PtrVT", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45999, "Length": 140, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "DL", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT"], "ground_truth": [",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46000, "Length": 243, "Cover_Rate": 0.9135338345864662} {"Template_token": ["", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Table", ",", "Index", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", "||", "(", "Subtarget", "->", "hasV8MBaselineOps", "(", ")", "&&", "Subtarget", "->", "isThumb", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Table", ",", "Addr", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ","], "ground_truth": ["JTI", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46001, "Length": 312, "Cover_Rate": 0.8387096774193549} {"Template_token": ["", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return"], "ground_truth": ["Result", ";"], "File": "ARMISelLowering4", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46002, "Length": 58, "Cover_Rate": 0.30526315789473685} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressDarwin", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "!", "Subtarget", "->", "isROPI", "(", ")", "&&", "!", "Subtarget", "->", "isRWPI", "(", ")", "&&", "", ")", ";", "assert", "(", "!", "Subtarget", "->", "isPIP", "(", ")", "&&", "", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "++", "NumMovwMovt", ";", "unsigned", "Wrapper", "=", "isPositionIndependent", "(", ")", "?", "", ":", "", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "", ",", "", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result"], "ground_truth": [";"], "File": "ARMISelLowering4", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46003, "Length": 183, "Cover_Rate": 0.9631578947368421} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "", "TargetFlags", "=", "", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "TargetFlags", "=", "", ";", "else", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "TargetFlags", "=", "", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", ";", "SDLoc", "DL", "(", "Op", ")", ";", "++", "NumMovwMovt", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "", ","], "ground_truth": ["TargetFlags", ")", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46004, "Length": 108, "Cover_Rate": 0.43724696356275305} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressWindows", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "", ")", ";", "assert", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "&&", "", ")", ";", "assert", "(", "!", "Subtarget", "->", "isROPI", "(", ")", "&&", "!", "Subtarget", "->", "isRWPI", "(", ")", "&&", "", ")", ";", "assert", "(", "!", "Subtarget", "->", "isPIP", "(", ")", "&&", "", ")", ";", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "", "TargetFlags", "=", "", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "TargetFlags", "=", "", ";", "else", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "TargetFlags", "=", "", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", "."], "ground_truth": ["getDataLayout", "(", ")", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46005, "Length": 149, "Cover_Rate": 0.6032388663967612} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Op", ".", "dump", "(", ")", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "LowerWRITE_REGISTER", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerPOT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerREM", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")"], "ground_truth": [",", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46006, "Length": 442, "Cover_Rate": 0.4820065430752454} {"Template_token": ["", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "SDValue", "POTAddress", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "POTAddress", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "POTAddress", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "POTAddress", ".", "getValue", "(", "", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "POTReg", ",", "POTAddress", ")", ";", "SDValue", "Ops", "[", "", "]", "="], "ground_truth": ["{", "POTAddress", ",", "Chain", "}", ";"], "File": "ARMISelLowering4", "Func": "LowerPOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46007, "Length": 104, "Cover_Rate": 0.30678466076696165} {"Template_token": ["", "unsigned", "POTReg", "=", "getPOTBaseRegister", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "isPagerando", "(", ")", ")", "{", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "POTReg", ",", "PtrVT", ")", ";", "}", "else", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "SDValue", "POTAddress", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "POTAddress", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "POTAddress", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "POTAddress", ".", "getValue"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerPOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46008, "Length": 237, "Cover_Rate": 0.6991150442477876} {"Template_token": ["", "SDValue", "Cmp", "=", "N", "->", "getOperand", "(", "", ")", ";", "if", "(", "Cmp", ".", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "LHS", "=", "Cmp", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Cmp", ".", "getOperand", "(", "", ")", ";", "SDValue", "FalseVal", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "TrueVal", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "cc", "=", "N", "->", "getOperand", "(", "", ")", ";", "", "CC", "=", "(", "", ")", "cast", "<", "ConstantSDNode", ">", "(", "cc", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "{", "SDValue", "R", "=", "PerformCMOVToBFICombine", "(", "N", ",", "DAG", ")", ";", "if", "(", "R", ")", "return", "R", ";", "}", "SDValue", "Res", ";", "if", "(", "CC", "==", "", "&&", "FalseVal", "==", "RHS", "&&", "FalseVal", "!=", "LHS", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "TrueVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "Cmp", ")", ";", "}", "else", "if", "(", "CC", "==", "", "&&", "TrueVal", "==", "RHS", ")", "{", "SDValue", "cc", ";", "SDValue", "NewCmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LHS", ",", "FalseVal", ",", "cc", ",", "N", "->", "getOperand", "(", "", ")", ",", "NewCmp", ")", ";", "}", "if", "(", "CC", "==", "", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "", "&&", "LHS", "->", "hasOneUse", "(", ")", ")", "{", "auto", "*", "LHS0C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "LHS1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "auto", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "(", "LHS0C", "&&", "LHS0C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "LHS1C", "&&", "LHS1C", "->", "getZExtValue", "(", ")", "==", "", ")", "&&", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ",", "LHS", "->", "getOperand", "(", "", ")", ")", ";", "}", "}", "if", "(", "!", "VT", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isNullConstant", "(", "FalseVal", ")", ")", "{", "if", "(", "CC", "==", "", "&&", "isOneConstant", "(", "TrueVal", ")", ")", "{", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "{", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ","], "ground_truth": ["LHS", ",", "RHS", ")", ";"], "File": "ARMISelLowering4", "Func": "PerformCMOVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46009, "Length": 465, "Cover_Rate": 0.34962406015037595} {"Template_token": ["", "ValueCounts", ".", "insert", "(", "std", "::", "make_pair", "(", "V", ",", "", ")", ")", ";", "unsigned", "&", "Count", "=", "ValueCounts", "[", "V", "]", ";", "if", "(", "++", "Count", ">", "(", "NumElts", "/", "", ")", ")", "{", "hasDominantValue", "=", "true", ";", "Value", "=", "V", ";", "}", "}", "if", "(", "ValueCounts", ".", "size", "(", ")", "!=", "", ")", "usesOnlyOneValue", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", "&&", "ValueCounts", ".", "size", "(", ")", ">", "", ")", "Value", "=", "ValueCounts", ".", "begin", "(", ")", "->", "first", ";", "if", "(", "ValueCounts", ".", "size", "(", ")", "==", "", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "hasDominantValue", "&&", "EltSize", "<=", "", ")", "{", "if", "(", "!", "isConstant", ")", "{", "SDValue", "N", ";", "if", "(", "Value", "->", "getOpcode", "(", ")", "==", "", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Value", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "VT", "!=", "Value", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ")", "{", "ConstantSDNode", "*", "constIndex", ";", "constIndex", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Value", "->", "getOperand", "(", "", ")", ")", ";", "assert", "(", "constIndex", "&&", "", ")", ";", "unsigned", "index", "=", "constIndex", "->", "getAPIntValue", "(", ")", ".", "getLimitedValue", "(", ")", "%", "VT", ".", "getVectorNumElements", "(", ")", ";", "N", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "Value", ",", "DAG", ".", "getConstant", "(", "index", ",", "", ")", ")", ",", "DAG", ".", "getConstant", "(", "index", ",", "", ")", ")", ";", "}", "else", "N", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", "->", "getOperand", "(", "", ")", ",", "Value", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "N", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "!", "usesOnlyOneValue", ")", "{", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumElts", ";", "++", "I", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "I", ")", "==", "Value", ")", "continue", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", ")", ";", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "I", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "I"], "ground_truth": [",", "", ")", ")", ";"], "File": "ARMISelLowering50", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46010, "Length": 410, "Cover_Rate": 0.3048327137546468} {"Template_token": ["", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSETCCE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "true", ")", ";", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerDIV_Windows", "(", "Op", ",", "DAG", ",", "false", ")", ";", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerSignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerUnsignedALUO", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerDivRem", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFPOWI", "(", "Op", ",", "*", "Subtarget", ","], "ground_truth": ["DAG", ")", ";"], "File": "ARMISelLowering52", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46011, "Length": 407, "Cover_Rate": 0.4492273730684327} {"Template_token": ["", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "", ")", ";", "SDValue", "Value", ";", "SDValue", "Overflow", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "Overflow", "=", "ConvertCarryFlagToBooleanCarry", "(", "Value", ".", "getValue", "(", "", ")", ",", "VT", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "Value", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "Overflow", "=", "ConvertCarryFlagToBooleanCarry", "(", "Value", ".", "getValue", "(", "", ")", ",", "VT", ",", "DAG", ")", ";", "Overflow", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ",", "Overflow", ")", ";", "break", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Value"], "ground_truth": [",", "Overflow", ")", ";"], "File": "ARMISelLowering52", "Func": "LowerUnsignedALUO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46012, "Length": 211, "Cover_Rate": 0.8647540983606558} {"Template_token": ["", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ",", "Subtarget", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "InChain", "=", "WinDBZCheckDenominator", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "InChain", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallInfo", ".", "first"], "ground_truth": [";"], "File": "ARMISelLowering53", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46013, "Length": 169, "Cover_Rate": 0.34419551934826886} {"Template_token": ["", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case"], "ground_truth": ["", ":"], "File": "ARMISelLowering53", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46014, "Length": 294, "Cover_Rate": 0.40329218106995884} {"Template_token": ["", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ","], "ground_truth": ["Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering53", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46015, "Length": 269, "Cover_Rate": 0.36899862825788754} {"Template_token": ["", "assert", "(", "CC", "==", "", "&&", "", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "computeKnownBits", "(", "Y", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "(", "OrCI", "&", "KnownZero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ","], "ground_truth": ["VT", ")", ")", ";"], "File": "ARMISelLowering53", "Func": "PerformCMOVToBFICombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46016, "Length": 207, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "AddPromotedToType", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedLdStVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "", "&&", "ElemTy", "!=", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "!=", "", ")", "{", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ".", "getSimpleVT", "(", ")"], "ground_truth": [",", "Expand", ")", ";"], "File": "ARMISelLowering54", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46017, "Length": 211, "Cover_Rate": 0.3376} {"Template_token": ["", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getSrcValue", "(", ")", ",", "Ld", "->", "getSrcValueOffset", "("], "ground_truth": [")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering54", "Func": "bitcastf32Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46018, "Length": 70, "Cover_Rate": 0.6422018348623854} {"Template_token": ["", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor"], "ground_truth": ["(", "exitMBB", ")", ";"], "File": "ARMISelLowering54", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46019, "Length": 306, "Cover_Rate": 0.4919614147909968} {"Template_token": ["", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "->", "addSuccessor", "("], "ground_truth": ["exitMBB", ")", ";"], "File": "ARMISelLowering54", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46020, "Length": 393, "Cover_Rate": 0.6318327974276527} {"Template_token": ["", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "isThumb2", "?", "", ":", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "isThumb2", "?", "", ":", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "isThumb2", "?", "", ":", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "isThumb2", "?", "", ":", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "isThumb2", "?", "", ":", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "isThumb2", "?", "", ":", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "", ")", ";", "case", "", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "", ",", "", ")", ";", "case", "", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "", ")", ";", "case", "", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "", ")", ";", "case", "", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "", ")", ";", "case", "", ":", "{", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "="], "ground_truth": ["sinkMBB", ";"], "File": "ARMISelLowering54", "Func": "EmitInstrWithCustomInserter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46021, "Length": 390, "Cover_Rate": 0.303975058456742} {"Template_token": ["", "static", "SDValue", "ExpandBIT_CONVERT", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "", ")", ";", "assert", "(", "(", "SrcVT", "==", "", "||", "DstVT", "==", "", ")", "&&", "", ")", ";", "if", "(", "SrcVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "DstVT", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Op", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cvt", ",", "Cvt", ".", "getValue", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering54", "Func": "ExpandBIT_CONVERT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46022, "Length": 230, "Cover_Rate": 0.8424908424908425} {"Template_token": ["", "static", "void", "expandf64Toi32", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "RetVal1", ",", "SDValue", "&", "RetVal2", ")", "{", "if", "(", "isFloatingPointZero", "(", "Op", ")", ")", "{", "RetVal1", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "RetVal2", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "return", ";", "}", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "{", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "RetVal1", "=", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getSrcValue", "(", ")", ",", "Ld", "->", "getSrcValueOffset", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";", "EVT", "PtrType", "=", "Ptr", ".", "getValueType", "(", ")", ";", "unsigned", "NewAlign", "=", "MinAlign", "(", "Ld", "->", "getAlignment", "(", ")", ",", "", ")", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ","], "ground_truth": ["PtrType", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "PtrType", ")", ")", ";"], "File": "ARMISelLowering54", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46023, "Length": 182, "Cover_Rate": 0.7222222222222222} {"Template_token": ["", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "PtrType", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "", ",", "PtrType", ")", ")", ";", "RetVal2", "=", "DAG", ".", "getLoad", "(", "", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "NewPtr", ",", "Ld", "->", "getSrcValue", "("], "ground_truth": [")", ",", "Ld", "->", "getSrcValueOffset", "(", ")", "+", "", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "NewAlign", ")", ";"], "File": "ARMISelLowering54", "Func": "expandf64Toi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46024, "Length": 80, "Cover_Rate": 0.31746031746031744} {"Template_token": ["", "static", "bool", "f64AssignAAPCS", "(", "unsigned", "&", "ValNo", ",", "EVT", "&", "ValVT", ",", "EVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "CCState", "&", "State", ",", "bool", "CanFail", ")", "{", "static", "const", "unsigned", "HiRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "unsigned", "ShadowRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "ShadowRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned"], "ground_truth": ["i", ";"], "File": "ARMISelLowering54", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46025, "Length": 131, "Cover_Rate": 0.5368852459016393} {"Template_token": ["", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "ShadowRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "unsigned", "T", "=", "State", ".", "AllocateReg", "(", "LoRegList", "[", "i", "]", ")", ";", "(", "void", ")", "T", ";", "assert", "(", "T", "==", "LoRegList", "[", "i", "]", "&&", "", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMISelLowering54", "Func": "f64AssignAAPCS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46026, "Length": 162, "Cover_Rate": 0.6639344262295082} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RRC", "=", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "", ";", "Cost", "=", "", ";", "break", ";", "case", "", ":", "RRC", "=", "", ";", "Cost", "=", "", ";", "break", ";", "}", "return", "std", "::", "make_pair", "(", "RRC", ","], "ground_truth": ["Cost", ")", ";"], "File": "ARMISelLowering54", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46027, "Length": 65, "Cover_Rate": 0.3551912568306011} {"Template_token": ["", "unsigned", "FP", "=", "RegInfo", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "return", "", "-", "FP", "-", "(", "Subtarget", "->", "isR9Reserved", "(", ")", "?"], "ground_truth": ["", ":", "", ")", ";"], "File": "ARMISelLowering54", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46028, "Length": 31, "Cover_Rate": 0.30392156862745096} {"Template_token": ["", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "Sched", "::", "Latency", ";", "}", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "Sched", "::", "RegPressure", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "Sched", "::", "Latency", ";", "const", "InstrItineraryData", "&", "Itins", "=", "getTargetMachine", "(", ")", ".", "getInstrItineraryData", "(", ")", ";", "if", "(", "!", "Itins", ".", "isEmpty", "(", ")", "&&", "Itins", ".", "getStageLatency", "(", "TID", ".", "getSchedClass", "(", ")", ")", ">", "", ")", "return"], "ground_truth": ["Sched", "::", "Latency", ";"], "File": "ARMISelLowering54", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46029, "Length": 116, "Cover_Rate": 0.6480446927374302} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMISelLowering54", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46030, "Length": 264, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ",", "RHS", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "", ",", "LHS", ")", ";"], "File": "ARMISelLowering54", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46031, "Length": 44, "Cover_Rate": 0.4835164835164835} {"Template_token": ["", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "", ","], "ground_truth": ["dl", ",", "", ",", "Cmp", ")", ";"], "File": "ARMISelLowering54", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46032, "Length": 30, "Cover_Rate": 0.32967032967032966} {"Template_token": ["", "EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "", ":", "", ";", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT"], "ground_truth": [",", "Vmov", ")", ";"], "File": "ARMISelLowering54", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46033, "Length": 43, "Cover_Rate": 0.4673913043478261} {"Template_token": ["", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT"], "ground_truth": [",", "Vmov", ")", ";"], "File": "ARMISelLowering54", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46034, "Length": 30, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "("], "ground_truth": ["PCLabelIndex", ",", "", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46035, "Length": 86, "Cover_Rate": 0.32575757575757575} {"Template_token": ["", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "", "||", "LHS", ".", "getValueType", "(", ")", "==", "", ")", ";", "if", "(", "UnsafeFPMath", "&&", "(", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", "||", "CC", "==", "", ")", ")", "{", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "", "CondCode", ",", "CondCode2", ";", "FPCCToCC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "if", "(", "CondCode2", "!=", "", ")", "{", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode2", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Res", ",", "Dest", ",", "cc", ",", "CCR", ",", "Res", ".", "getValue", "(", "", ")", "}", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "VTList", ",", "Ops", ",", "", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46036, "Length": 221, "Cover_Rate": 0.5274463007159904} {"Template_token": ["", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VmovVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "true", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "uint64_t", "NegatedImm", "=", "(", "SplatBits", ".", "getZExtValue", "(", ")", "^", "(", "(", "", "<<", "SplatBitSize", ")", "-", "", ")", ")", ";", "Val", "=", "isNEONModifiedImm", "(", "NegatedImm", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VmovVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "false", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VmovVT", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Vmov", ")", ";", "}", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "isOnlyLowElement", "=", "true", ";", "bool", "usesOnlyOneValue", "=", "true", ";", "bool", "isConstant", "=", "true", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "i", ">", "", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "Value", "=", "V", ";", "else", "if", "(", "V", "!=", "Value", ")", "usesOnlyOneValue", "=", "false", ";", "}", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "EnableVDUPsplat", ")", "{", "if", "(", "usesOnlyOneValue", "&&", "EltSize", "<=", "", ")", "{", "if", "(", "!", "isConstant", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "Ops", "[", "", "]", ",", "NumElts", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG", ",", "ST", ")", ")", ";", "}", "SDValue", "Val", "=", "IsSingleInstrConstant", "(", "Value", ",", "DAG", ",", "ST", ",", "dl", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ","], "ground_truth": ["Val", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46037, "Length": 504, "Cover_Rate": 0.6379746835443038} {"Template_token": ["", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallConv", ",", "true", ",", "isVarArg", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "VA", "=", "RVLocs", "[", "i", "]", ";", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")"], "ground_truth": [",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46038, "Length": 377, "Cover_Rate": 0.6637323943661971} {"Template_token": ["", "SDValue", "Tmp0", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Tmp1", "=", "Op", ".", "getOperand", "(", "", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT", "=", "Tmp1", ".", "getValueType", "(", ")", ";", "SDValue", "AbsVal", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Tmp0", ")", ";", "SDValue", "cc", "=", "DAG", ".", "getConstant", "(", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46039, "Length": 75, "Cover_Rate": 0.46296296296296297} {"Template_token": ["", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ","], "ground_truth": ["PICLabel", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46040, "Length": 127, "Cover_Rate": 0.3860182370820669} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "PseudoSourceValue", "::", "getGOT", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV"], "ground_truth": [",", "PtrVT", ",", "", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46041, "Length": 229, "Cover_Rate": 0.6524216524216524} {"Template_token": ["", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "PseudoSourceValue", "::", "getGOT", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelLowering54", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46042, "Length": 112, "Cover_Rate": 0.3190883190883191} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ","], "ground_truth": ["PtrVT", ",", "", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46043, "Length": 96, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "static", "SDValue", "LowerMEMBARRIER", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op5", "=", "Op", ".", "getOperand", "(", "", ")", ";", "unsigned", "isDeviceBarrier", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op5", ")", "->"], "ground_truth": ["getZExtValue", "(", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerMEMBARRIER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46044, "Length": 51, "Cover_Rate": 0.3469387755102041} {"Template_token": ["", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ","], "ground_truth": ["dl", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46045, "Length": 63, "Cover_Rate": 0.4921875} {"Template_token": ["", "unsigned", "NewOpc", "=", "", ";", "if", "(", "(", "N0", "->", "getOpcode", "(", ")", "==", "", "||", "", "(", "N0", ")", ")", "&&", "(", "N1", "->", "getOpcode", "(", ")", "==", "", "||", "", "(", "N1", ")", ")", ")", "{", "NewOpc", "=", "", ";", "}", "else", "if", "(", "(", "N0", "->", "getOpcode", "(", ")", "==", "", "||", "", "(", "N0", ")", ")", "&&", "(", "N1", "->", "getOpcode", "(", ")", "==", "", "||", "", "(", "N1", ")", ")", ")", "{", "NewOpc", "=", "", ";", "}", "else", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "==", "", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "{", "return", "Op", ";", "}", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Op0", "=", "SkipExtension", "(", "N0", ",", "DAG", ")", ";", "SDValue", "Op1", "=", "SkipExtension", "(", "N1", ",", "DAG", ")", ";", "assert", "(", "Op0", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "Op1", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "", ")", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL"], "ground_truth": [",", "VT", ",", "Op0", ",", "Op1", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerMUL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46046, "Length": 178, "Cover_Rate": 0.6768060836501901} {"Template_token": ["", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering54", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46047, "Length": 70, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "NULL", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "", ",", "getRegClassFor", "(", "", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl"], "ground_truth": [",", "Reg", ",", "VT", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46048, "Length": 167, "Cover_Rate": 0.8789473684210526} {"Template_token": ["", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "", "&&", "CMOVFalseVal", "==", "", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Cond", ".", "getValueType", "(", ")", ";", "SDValue", "cc", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "SDValue", "Cmp", "=", "Cond", ".", "getOperand", "(", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "True", ",", "False", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "}", "}", "return", "DAG", ".", "getSelectCC", "(", "dl", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "", ",", "Cond", ".", "getValueType", "(", ")", ")", ",", "SelectTrue"], "ground_truth": [",", "SelectFalse", ",", "", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46049, "Length": 149, "Cover_Rate": 0.5085324232081911} {"Template_token": ["", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset"], "ground_truth": [",", "PICLabel", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46050, "Length": 207, "Cover_Rate": 0.5461741424802111} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "="], "ground_truth": ["Argument", ";"], "File": "ARMISelLowering54", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46051, "Length": 159, "Cover_Rate": 0.49226006191950467} {"Template_token": ["", "if", "(", "!", "VR", "||", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "VR", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "VR", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "!", "TII", "->", "isLoadFromStackSlot", "(", "Def", ",", "FI", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "else", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">"], "ground_truth": ["(", "Arg", ")", ")", "{"], "File": "ARMISelLowering54", "Func": "MatchingStackOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46052, "Length": 83, "Cover_Rate": 0.3204633204633205} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "bool", "SeenZero", "=", "false", ";", "if", "(", "canChangeToInt", "(", "LHS", ",", "SeenZero", ",", "Subtarget", ")", "&&", "canChangeToInt", "(", "RHS", ",", "SeenZero", ",", "Subtarget", ")", "&&", "(", "SeenZero", "||", "(", "DAG", ".", "isKnownNeverNaN", "(", "LHS", ")", "&&", "DAG", ".", "isKnownNeverNaN", "(", "RHS", ")", ")", ")", ")", "{", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "else", "if", "(", "CC", "==", "", ")", "CC", "=", "", ";", "SDValue", "cc", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "", ")", "{", "LHS", "=", "bitcastf32Toi32", "(", "LHS", ",", "DAG", ")", ";", "RHS", "=", "bitcastf32Toi32", "(", "RHS", ",", "DAG", ")", ";", "SDValue", "Cmp", "=", "getCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dest", ",", "cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "SDValue", "LHS1", ",", "LHS2", ";", "SDValue", "RHS1", ",", "RHS2", ";", "expandf64Toi32", "(", "LHS", ",", "DAG", ",", "LHS1", ",", "LHS2", ")", ";", "expandf64Toi32", "(", "RHS", ",", "DAG", ",", "RHS1", ",", "RHS2", ")", ";", "", "CondCode", "=", "IntCCToCC", "(", "CC", ")", ";", "cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "", ",", "", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "cc", ",", "LHS1", ",", "LHS2", ",", "RHS1", ",", "RHS2", ",", "Dest", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTList", ",", "Ops", ",", "", ")", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering54", "Func": "OptimizeVFPBrcond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46053, "Length": 267, "Cover_Rate": 0.717741935483871} {"Template_token": ["", "case", "", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", "."], "ground_truth": ["DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering54", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46054, "Length": 114, "Cover_Rate": 0.5615763546798029} {"Template_token": ["", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "MulAmt", "=", "C", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "CountTrailingZeros_64", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "", "-", "", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "", ")", ",", "", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt"], "ground_truth": ["+", "", ")", ")", "{"], "File": "ARMISelLowering54", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46055, "Length": 208, "Cover_Rate": 0.5730027548209367} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "case", "", ":", "Res", "=", "ExpandBIT_CONVERT", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "", ":", "case", "", ":", "Res", "=", "LowerShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "}", "if", "(", "Res", ".", "getNode", "(", ")", ")", "Results", "."], "ground_truth": ["push_back", "(", "Res", ")", ";"], "File": "ARMISelLowering54", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46056, "Length": 58, "Cover_Rate": 0.5858585858585859} {"Template_token": ["", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getDebugLoc", "(", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getSrcValue", "(", ")", ",", "LD"], "ground_truth": ["->", "getSrcValueOffset", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering54", "Func": "SkipExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46057, "Length": 60, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "", ","], "ground_truth": ["LocInfo", ")", ")", ";"], "File": "ARMISelLowering57", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46058, "Length": 106, "Cover_Rate": 0.6309523809523809} {"Template_token": ["", "static", "const", "unsigned", "HiRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ","], "ground_truth": ["ValVT", ",", "Reg", ",", "", ",", "LocInfo", ")", ")", ";"], "File": "ARMISelLowering57", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46059, "Length": 96, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "", ",", "LocInfo", ")", ")", ";", "if", "(", "LoRegList", "[", "i", "]", "!=", "", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "[", "i", "]", ",", "", ",", "LocInfo", ")", ")", ";", "else", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "", ",", "", ")", ","], "ground_truth": ["", ",", "LocInfo", ")", ")", ";"], "File": "ARMISelLowering57", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46060, "Length": 130, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "static", "bool", "CC__APCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "static", "const", "unsigned", "HiRegList", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i"], "ground_truth": ["]", "==", "Reg", ")", "break", ";"], "File": "ARMISelLowering57", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46061, "Length": 115, "Cover_Rate": 0.5111111111111111} {"Template_token": ["", "case", "'r'", ":", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";", "if", "(", "VT", "==", "", ")", "return", "make_vector", "<", "unsigned", ">", "(", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ")", ";", "break", ";", "}", "return", "std", "::", "vector", "<", "unsigned", ">"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering57", "Func": "getRegClassForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46062, "Length": 182, "Cover_Rate": 0.4449877750611247} {"Template_token": ["", "if", "(", "Constraint", ".", "size", "(", ")", "==", "", ")", "{", "switch", "(", "Constraint", "[", "", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "else", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "", ")", "return", "std", "::", "make_pair", "(", "", ",", "", ")", ";", "if", "(", "VT", "==", "", ")", "return", "std", "::", "make_pair"], "ground_truth": ["(", "", ",", "", ")", ";"], "File": "ARMISelLowering57", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46063, "Length": 99, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "MVT", "VT", "=", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "!", "isLegalAddressImmediate", "(", "AM", ".", "BaseOffs", ",", "VT", ",", "Subtarget", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "", ":", "break", ";", "case", "", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "false", ";", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Scale", "<", "", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "", ")", ";", "case", "", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "", ")", "return", "true", ";", "return", "false", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering57", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46064, "Length": 174, "Cover_Rate": 0.7565217391304347} {"Template_token": ["", "ArgValues", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Root", ",", "FIN", ",", "NULL", ",", "", ")", ")", ";", "}", "}", "if", "(", "isVarArg", ")", "{", "static", "const", "unsigned", "GPRArgRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "unsigned", "NumGPRs", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "VARegSize", "=", "(", "", "-", "NumGPRs", ")", "*", "", ";", "unsigned", "VARegSaveSize", "=", "(", "VARegSize", "+", "Align", "-", "", ")", "&", "~", "(", "Align", "-", "", ")", ";", "unsigned", "ArgOffset", "=", "", ";", "if", "(", "VARegSaveSize", ")", "{", "AFI", "->", "setVarArgsRegSaveSize", "(", "VARegSaveSize", ")", ";", "ArgOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "VARegSaveSize", ",", "ArgOffset", "+", "VARegSaveSize", "-", "VARegSize", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", ";", "NumGPRs", "<", "", ";", "++", "NumGPRs", ")", "{", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "RC", "=", "", ";", "else", "RC", "=", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "NumGPRs", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "NULL", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Root", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "MemOps", "[", "", "]", ",", "MemOps", ".", "size", "(", ")", ")", ";", "}", "else", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", ""], "ground_truth": [",", "ArgOffset", ")", ";"], "File": "ARMISelLowering57", "Func": "LowerFORMAL_ARGUMENTS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46065, "Length": 352, "Cover_Rate": 0.315129811996419} {"Template_token": ["", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "useThumbBacktraces", "(", ")", ")", "?", "", ":", "", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", "."], "ground_truth": ["getEntryNode", "(", ")", ",", "FrameAddr", ",", "NULL", ",", "", ")", ";"], "File": "ARMISelLowering57", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46066, "Length": 128, "Cover_Rate": 0.8590604026845637} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "useThumbBacktraces", "(", ")", ")", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMISelLowering57", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46067, "Length": 50, "Cover_Rate": 0.33557046979865773} {"Template_token": ["", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering57", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46068, "Length": 41, "Cover_Rate": 0.33884297520661155} {"Template_token": ["", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "", ":", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering57", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46069, "Length": 72, "Cover_Rate": 0.5950413223140496} {"Template_token": ["", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ","], "ground_truth": ["Flags", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMISelLowering57", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46070, "Length": 63, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "case", "", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ":", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCALL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRET", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "VarArgsFrameIndex"], "ground_truth": [")", ";"], "File": "ARMISelLowering57", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46071, "Length": 118, "Cover_Rate": 0.36085626911314983} {"Template_token": ["", "unsigned", "CC", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "bool", "isVarArg", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "isVarArg", "(", ")", ";", "CCState", "CCInfo", "(", "CC", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Op", ".", "getNode", "(", ")", ",", "RetCC_", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "", ",", "realRVLocIdx", "=", "", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "realRVLocIdx", "*"], "ground_truth": ["", "+", "", ")", ";"], "File": "ARMISelLowering57", "Func": "LowerRET", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46072, "Length": 193, "Cover_Rate": 0.40124740124740127} {"Template_token": ["", "static", "const", "unsigned", "HiRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "", ",", "", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "", ")", ";", "if", "(", "Reg", "==", "", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "", ",", "LocInfo", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "LoRegList", "["], "ground_truth": ["i", "]", ",", "", ",", "LocInfo", ")", ")", ";"], "File": "ARMISelLowering57", "Func": "RetCC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46073, "Length": 119, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "storesuccess", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "if", "(", "isThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ")", ".", "addReg", "(", "destlo", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "desthi", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "}", "else", "{", "unsigned", "GPRPair0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ")", ".", "addReg", "(", "GPRPair0", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "", ",", "", ")", ";", "}", "unsigned", "StoreLo", ",", "StoreHi", ";", "if", "(", "IsCmpxchg", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "i", "++", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "i", "==", "", "?", "destlo", ":", "desthi", ")", ".", "addReg", "(", "i", "==", "", "?", "vallo", ":", "valhi", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "->", "addSuccessor", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";", "BB", "=", "(", "i", "==", "", "?", "contBB", ":", "cont2BB", ")", ";", "}", "StoreLo", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "StoreHi", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "else", "if", "(", "Op1", ")", "{", "unsigned", "tmpRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op1", ")", ",", "tmpRegLo", ")", ".", "addReg", "(", "destlo", ")", ".", "addReg", "(", "vallo", ")", ")", ".", "addReg", "(", "NeedsCarry", "?", "", ":", "", ",", "getDefRegState", "(", "NeedsCarry", ")", ")", ";", "unsigned", "tmpRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op2", ")", ",", "tmpRegHi", ")", ".", "addReg", "(", "desthi", ")", ".", "addReg", "(", "valhi", ")", ")", ".", "addReg", "(", "IsMinMax", "?", "", ":", "", ",", "getDefRegState", "(", "IsMinMax", ")", ")", ";", "StoreLo", "=", "tmpRegLo", ";", "StoreHi", "=", "tmpRegHi", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelLowering60", "Func": "EmitAtomicBinary64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46074, "Length": 511, "Cover_Rate": 0.38105891126025354} {"Template_token": ["", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "dest", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "oldval", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "newval", ",", "&", "", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "", ":", "", ")", ")", ".", "addMBB", "(", "loop1MBB", ")", ".", "addImm", "(", "", ")", "."], "ground_truth": ["addReg", "(", "", ")", ";"], "File": "ARMISelLowering60", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46075, "Length": 428, "Cover_Rate": 0.6484848484848484} {"Template_token": ["", "SDValue", "Result", "=", "DAG", ".", "getAtomic", "(", "Node", "->", "getOpcode", "(", ")", ",", "dl", ",", "", ",", "Tys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ",", "AN", "->", "getSuccessOrdering", "(", ")", ",", "AN", "->", "getFailureOrdering", "(", ")", ",", "AN", "->", "getSynchScope", "(", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "", ")", ",", "Result", ".", "getValue", "(", "", ")", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "OpsF", ",", "", ")", ")", ";", "Results", ".", "push_back", "(", "Result", ".", "getValue"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMISelLowering60", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46076, "Length": 115, "Cover_Rate": 0.3639240506329114} {"Template_token": ["", "SDValue", "Result", "=", "DAG", ".", "getAtomic", "(", "Node", "->", "getOpcode", "(", ")", ",", "dl", ",", "", ",", "Tys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ",", "AN", "->", "getSuccessOrdering", "(", ")", ",", "AN", "->", "getFailureOrdering", "(", ")", ",", "AN", "->", "getSynchScope", "(", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "", ")", ",", "Result", ".", "getValue", "(", "", ")", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "OpsF", ",", "", ")", ")", ";", "Results", ".", "push_back", "(", "Result", ".", "getValue", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering60", "Func": "ReplaceATOMIC_OP_64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46077, "Length": 115, "Cover_Rate": 0.3639240506329114} {"Template_token": ["", "assert", "(", "AFI", "->", "getStoredByValParamsPadding", "(", ")", "==", "", "&&", "", ")", ";", "AFI", "->", "setStoredByValParamsPadding", "(", "Padding", ")", ";", "}", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgRegsSaveSize", ",", "Padding", "+", "ByValStoreOffset", "-", "(", "int64_t", ")", "TotalArgRegsSaveSize", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "if", "(", "Padding", ")", "{", "MFI", "->", "CreateFixedObject", "(", "Padding", ",", "ArgOffset", "+", "ByValStoreOffset", "-", "(", "int64_t", ")", "ArgRegsSaveSize", ",", "false", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", "unsigned", "i", "=", "", ";", "firstRegToSaveIndex", "<", "lastRegToSaveIndex", ";", "++", "firstRegToSaveIndex", ",", "++", "i", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "OffsetFromOrigArg", "+", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "AFI", "->", "setArgRegsSaveSize", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getArgRegsSaveSize", "(", ")", ")", ";", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "MemOps", "[", "", "]", ",", "MemOps", ".", "size", "(", ")", ")", ";", "return", "FrameIndex", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMISelLowering60", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46078, "Length": 288, "Cover_Rate": 0.5592233009708738} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", "OrigArg", ",", "OffsetFromOrigArg", "+", "", "*", "i", ")", ",", "false", ",", "false", ",", "", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "AFI", "->", "setArgRegsSaveSize", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getArgRegsSaveSize", "(", ")", ")", ";", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "MemOps", "[", "", "]", ",", "MemOps", ".", "size", "(", ")", ")", ";", "return", "FrameIndex", ";", "}", "else", "{", "if", "(", "ArgSize", "==", "", ")"], "ground_truth": ["{"], "File": "ARMISelLowering60", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46079, "Length": 189, "Cover_Rate": 0.36699029126213595} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ","], "ground_truth": ["", ",", "ArgOffset", ",", "", ",", "ForceMutable", ",", "", ",", "TotalArgRegsSaveSize", ")", ";"], "File": "ARMISelLowering60", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46080, "Length": 47, "Cover_Rate": 0.4895833333333333} {"Template_token": ["", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "G", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SB", ",", "G", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt"], "ground_truth": [";"], "File": "ARMISelLowering67", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46081, "Length": 326, "Cover_Rate": 0.45722300140252453} {"Template_token": ["", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "G", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ","], "ground_truth": ["SB", ",", "G", ")", ";"], "File": "ARMISelLowering67", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46082, "Length": 276, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering68", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46083, "Length": 504, "Cover_Rate": 0.3615494978479197} {"Template_token": ["", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT"], "ground_truth": [")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";"], "File": "ARMISelLowering69", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46084, "Length": 108, "Cover_Rate": 0.3364485981308411} {"Template_token": ["", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "", "]", "*", "", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "*", "", "+", "PFIndexes", "[", "", "]", "*", "", "+", "PFIndexes", "[", "", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "", ")", ";", "if", "(", "Cost", "<=", "", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||"], "ground_truth": ["isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";"], "File": "ARMISelLowering69", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46085, "Length": 194, "Cover_Rate": 0.6043613707165109} {"Template_token": ["", "SDValue", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "SDValue", "PassThru", "=", "N", "->", "getPassThru", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "", "(", "PassThru", ".", "getNode", "(", ")", ")", "||", "(", "PassThru", "->", "getOpcode", "(", ")", "==", "", "&&", "isNullConstant", "(", "PassThru", "->", "getOperand", "(", "", ")", ")", ")", ")", "return", "Op", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getMaskedLoad", "(", "VT", ",", "dl", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "Mask", ",", "ZeroVec", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ",", "N", "->", "getExtensionType", "(", ")"], "ground_truth": [",", "N", "->", "isExpandingLoad", "(", ")", ")", ";"], "File": "ARMISelLowering69", "Func": "LowerMLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46086, "Length": 135, "Cover_Rate": 0.574468085106383} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering6", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46087, "Length": 101, "Cover_Rate": 0.36462093862815886} {"Template_token": ["", "unsigned", "PCLabelIndex", "=", "", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "BA", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ","], "ground_truth": ["false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46088, "Length": 182, "Cover_Rate": 0.6765799256505576} {"Template_token": ["", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering6", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46089, "Length": 97, "Cover_Rate": 0.36059479553903345} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerBR_JT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "", ")", ",", "JTI", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable"], "ground_truth": ["(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46090, "Length": 307, "Cover_Rate": 0.8527777777777777} {"Template_token": ["", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I8", ":", "RTLIB", "::", "UDIVREM_I8", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I64", ":", "RTLIB", "::", "UDIVREM_I64", ";", "break", ";", "}", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Op", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "Op", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned"], "ground_truth": [")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46091, "Length": 282, "Cover_Rate": 0.6650943396226415} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGlobalAddressELF", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++"], "ground_truth": ["NumMovwMovt", ";"], "File": "ARMISelLowering6", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46092, "Length": 251, "Cover_Rate": 0.7050561797752809} {"Template_token": ["", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "", ",", "TargetFlags", ")", ")", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return"], "ground_truth": ["Result", ";"], "File": "ARMISelLowering6", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46093, "Length": 72, "Cover_Rate": 0.4022346368715084} {"Template_token": ["", "++", "NumMovwMovt", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "", ",", "TargetFlags", ")", ")", ";", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result"], "ground_truth": [",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46094, "Length": 72, "Cover_Rate": 0.4022346368715084} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl"], "ground_truth": [",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46095, "Length": 178, "Cover_Rate": 0.839622641509434} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGLOBAL_OFFSET_TABLE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ","], "ground_truth": ["MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46096, "Length": 173, "Cover_Rate": 0.8160377358490566} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering6", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46097, "Length": 184, "Cover_Rate": 0.42298850574712643} {"Template_token": ["", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ","], "ground_truth": ["StackPtr", ",", "PtrOff", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46098, "Length": 36, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering6", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46099, "Length": 430, "Cover_Rate": 0.5368289637952559} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false"], "ground_truth": [",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46100, "Length": 119, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "unsigned", "incr", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "dest", ",", "&", "", ")", ";", "MRI", ".", "constrainRegClass", "(", "ptr", ",", "&", "", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "case", "", ":", "ldrOpc", "=", "isThumb2", "?", "", ":", "", ";", "strOpc", "=", "isThumb2", "?", "", ":", "", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr"], "ground_truth": [":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";"], "File": "ARMISelLowering70", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46101, "Length": 281, "Cover_Rate": 0.39971550497866287} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMISelLowering70", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46102, "Length": 330, "Cover_Rate": 0.3326612903225806} {"Template_token": ["", "void", "TargetLowering", "::", "VarArgStyleRegisters", "(", "CCState", "&", "CCInfo", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "&", "Chain", ",", "unsigned", "ArgOffset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "firstRegToSaveIndex", ";", "if", "(", "CCInfo", ".", "isFirstByValRegValid", "(", ")", ")", "firstRegToSaveIndex", "=", "CCInfo", ".", "getFirstByValReg", "(", ")", "-", "", ";", "else", "{", "firstRegToSaveIndex", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "", "]", ")", ")", ";", "}", "unsigned", "VARegSize", ",", "VARegSaveSize", ";", "computeRegArea", "(", "CCInfo", ",", "MF", ",", "VARegSize", ",", "VARegSaveSize", ")", ";", "if", "(", "VARegSaveSize", ")", "{", "AFI", "->", "setVarArgsRegSaveSize", "(", "VARegSaveSize", ")", ";", "AFI", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "VARegSaveSize", ",", "ArgOffset", "+", "VARegSaveSize", "-", "VARegSize", ",", "false", ")", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "AFI", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "MemOps", ";", "for", "(", ";", "firstRegToSaveIndex", "<", "", ";", "++", "firstRegToSaveIndex", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "&", "", ";", "else", "RC", "=", "&", "", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPRArgRegs", "[", "firstRegToSaveIndex", "]", ",", "RC"], "ground_truth": [")", ";"], "File": "ARMISelLowering70", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46103, "Length": 228, "Cover_Rate": 0.5922077922077922} {"Template_token": ["", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "&", "Hi", ",", "", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ","], "ground_truth": ["Hi", ")", ";"], "File": "ARMISelLowering71", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46104, "Length": 234, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "case", "", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "", ":", "", ";", "return", "", "-", "FP", "-", "(", "Subtarget", "->", "isR9Reserved", "(", ")", "?", "", ":", "", ")", ";", "}", "case", ""], "ground_truth": [":"], "File": "ARMISelLowering71", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46105, "Length": 83, "Cover_Rate": 0.7094017094017094} {"Template_token": ["", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "Sched", "::", "Latency", ";", "}", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "Sched", "::", "RegPressure", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "", ")", "return"], "ground_truth": ["Sched", "::", "RegPressure", ";"], "File": "ARMISelLowering71", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46106, "Length": 78, "Cover_Rate": 0.41935483870967744} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMISelLowering71", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46107, "Length": 264, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "if", "(", "usesOnlyOneValue", "&&", "EltSize", "<=", "", ")", "{", "if", "(", "!", "isConstant", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VecVT", ",", "&", "Ops", "[", "", "]", ",", "NumElts", ")", ";", "Val", "=", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG", ",", "ST", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "SDValue", "Val", "=", "IsSingleInstrConstant", "(", "Value", ",", "DAG", ",", "ST", ",", "dl", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "isConstant", ")", "return", "SDValue", "(", ")", ";", "if", "(", "EltSize", ">=", "", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";", "SmallVector", "<", "SDValue", ","], "ground_truth": ["", ">", "Ops", ";"], "File": "ARMISelLowering71", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46108, "Length": 251, "Cover_Rate": 0.3201530612244898} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "", ")", ";", "else", "{", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "("], "ground_truth": [")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46109, "Length": 166, "Cover_Rate": 0.5107692307692308} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo"], "ground_truth": ["::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46110, "Length": 209, "Cover_Rate": 0.5988538681948424} {"Template_token": ["", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "else", "{", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMISelLowering71", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46111, "Length": 110, "Cover_Rate": 0.3151862464183381} {"Template_token": ["", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "", ",", "PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ","], "ground_truth": ["CPAddr", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46112, "Length": 63, "Cover_Rate": 0.3073170731707317} {"Template_token": ["", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc"], "ground_truth": ["::", "PIC_", ")", "{"], "File": "ARMISelLowering71", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46113, "Length": 114, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "case", "", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ":", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46114, "Length": 177, "Cover_Rate": 0.3352272727272727} {"Template_token": ["", "case", "", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEH_SJLJ_DISPATCHSETUP", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "("], "ground_truth": ["Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46115, "Length": 270, "Cover_Rate": 0.5113636363636364} {"Template_token": ["", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "ThreadPointer", ",", "Offset"], "ground_truth": [")", ";"], "File": "ARMISelLowering71", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46116, "Length": 194, "Cover_Rate": 0.5145888594164456} {"Template_token": ["", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT"], "ground_truth": [",", "", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46117, "Length": 125, "Cover_Rate": 0.33156498673740054} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "new", "ConstantPoolValue", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "CallingConv", "::", "C", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "return", "CallResult", ".", "first"], "ground_truth": [";"], "File": "ARMISelLowering71", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46118, "Length": 255, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "static", "SDValue", "PerformBUILD_VECTORCombine", "(", "SDNode", "*", "N", ","], "ground_truth": ["SelectionDAG", "&", "DAG", ")", "{"], "File": "ARMISelLowering71", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46119, "Length": 13, "Cover_Rate": 0.35135135135135137} {"Template_token": ["", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "", ")", "return", "PerformVMOVDRRCombine", "(", "N"], "ground_truth": [",", "DAG", ")", ";"], "File": "ARMISelLowering71", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46120, "Length": 18, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "case", "", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "PerformSELECT_CCCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "}", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering71", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46121, "Length": 148, "Cover_Rate": 0.5670498084291188} {"Template_token": ["", "unsigned", "Mask", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Mask", "==", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", ";", "if", "(", "(", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ")", ")", "{", "unsigned", "Val", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "", "(", "Mask", ")", "||", "(", "Val", "&", "~", "Mask", ")", "!=", "Val", ")", "return", "SDValue", "(", ")", ";", "Val", ">>=", "CountTrailingZeros_32", "(", "~", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Val", ",", "", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "}", "else", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "", ")", "{", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Mask2", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "", "(", "Mask", ")", "&&", "", "(", "~", "Mask2", ")", "&&", "(", "CountPopulation_32", "(", "Mask", ")", "==", "CountPopulation_32", "(", "~", "Mask2", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask", "==", "", "||", "Mask", "==", "", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "CountTrailingZeros_32", "(", "Mask2", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "lsb", ",", "", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "", ")", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "}", "else", "if", "(", "", "(", "~", "Mask", ")", "&&", "", "(", "Mask2", ")", "&&", "(", "CountPopulation_32", "(", "~", "Mask", ")", "==", "CountPopulation_32", "(", "Mask2", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask2", "==", ""], "ground_truth": ["||", "Mask2", "==", "", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering71", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46122, "Length": 354, "Cover_Rate": 0.44696969696969696} {"Template_token": ["", "unsigned", "ScalarTargetTransformImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "", "||", "Bits", ">", "", ")", "return", "", ";", "int32_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint32_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->"], "ground_truth": ["isThumb", "(", ")", ")", "{"], "File": "ARMISelLowering74", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46123, "Length": 75, "Cover_Rate": 0.3246753246753247} {"Template_token": ["", "EVT", "ToVT", "=", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "", ")", ")", "->", "getVT", "(", ")", ";", "EVT", "FromVT", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "", "&&", "ToVT", "==", "", "&&", "FromVT", "==", "", ")", "return", "Op", ";", "if", "(", "VT", "==", "", "&&", "ToVT", "==", "", "&&", "FromVT", "==", "", ")", "return", "Op", ";", "if", "(", "FromVT", "!=", "", "&&", "FromVT", "!=", "", ")", "return"], "ground_truth": ["SDValue", "(", ")", ";"], "File": "ARMISelLowering77", "Func": "LowerFP_TO_INT_SAT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46124, "Length": 83, "Cover_Rate": 0.30970149253731344} {"Template_token": ["", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "has64BitAtomicStore", "=", "false", ";", "else", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "has64BitAtomicStore", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "else", "has64BitAtomicStore", "=", "Subtarget", "->", "hasV6Ops", "(", ")", ";", "unsigned", "Size", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "Size", "==", "", "&&", "has64BitAtomicStore", "?", "AtomicExpansionKind", "::", "Expand", ":", "AtomicExpansionKind"], "ground_truth": ["::", "None", ";"], "File": "ARMISelLowering83", "Func": "shouldExpandAtomicStoreInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46125, "Length": 70, "Cover_Rate": 0.8045977011494253} {"Template_token": ["", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMISelLowering85", "Func": "shouldExpandShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46126, "Length": 22, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "if", "(", "ConstraintCode", "[", "", "]", "==", "'U'", ")", "{", "switch", "(", "ConstraintCode", "[", "", "]", ")", "{", "default", ":", "break", ";", "case", "'m'", ":", "return", "InlineAsm", "::", "Constraint_Um", ";", "case", "'n'", ":", "return", "InlineAsm", "::", "Constraint_Un", ";", "case", "'q'", ":", "return", "InlineAsm", "::", "Constraint_Uq", ";", "case", "'s'", ":", "return", "InlineAsm", "::", "Constraint_Us", ";", "case", "'t'", ":", "return", "InlineAsm", "::", "Constraint_Ut", ";", "case", "'v'", ":", "return", "InlineAsm", "::", "Constraint_Uv", ";", "case", "'y'"], "ground_truth": [":"], "File": "ARMISelLowering88", "Func": "getInlineAsmMemConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46127, "Length": 73, "Cover_Rate": 0.5793650793650794} {"Template_token": ["", "case", "CallingConv", "::", "GHC", ":", "return", "CC", ";", "case", "CallingConv", "::", "_AAPCS_VFP", ":", "return", "isVarArg", "?", "CallingConv", "::", "_AAPCS", ":", "CallingConv", "::", "_AAPCS_VFP", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "CallingConv", "::", "_APCS", ";", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "getTargetMachine", "(", ")", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "CallingConv", "::", "_AAPCS_VFP", ";", "else", "return", "CallingConv"], "ground_truth": ["::", "_AAPCS", ";"], "File": "ARMISelLowering90", "Func": "getEffectiveCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46128, "Length": 78, "Cover_Rate": 0.43575418994413406} {"Template_token": ["", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I8", ":", "RTLIB", "::", "UDIVREM_I8", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ";", "case", "", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I64", ":", "RTLIB", "::", "UDIVREM_I64", ";", "break", ";", "}", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Op", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "Op", "->", "getOperand", "(", "i"], "ground_truth": [")", ".", "getValueType", "(", ")", ";"], "File": "ARMISelLowering90", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46129, "Length": 125, "Cover_Rate": 0.30120481927710846} {"Template_token": ["", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "NULL", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "&", "Args", ",", "", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")"], "ground_truth": [".", "setZExtResult", "(", "!", "isSigned", ")", ";"], "File": "ARMISelLowering90", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46130, "Length": 148, "Cover_Rate": 0.3566265060240964} {"Template_token": ["", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "Callee", ",", "&", "Args", ",", "", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "getPointerTy", "(", ")", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "SDValue", "LoadCos", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "Add", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "ArgVT", ",", "ArgVT", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Tys", ",", "LoadSin", ".", "getValue", "(", "", ")", ",", "LoadCos", ".", "getValue"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMISelLowering90", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46131, "Length": 284, "Cover_Rate": 0.5953878406708596} {"Template_token": ["", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "PtrVT", ","], "ground_truth": ["DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ")", ")", ";"], "File": "ARMISelLowering90", "Func": "LowerGlobalAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46132, "Length": 39, "Cover_Rate": 0.4105263157894737} {"Template_token": ["", "assert", "(", "SizeRatio", "*", "NumElems", "*", "ToEltSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ".", "data", "(", ")", ")", ";", "MVT", "StoreType", "=", "", ";", "for", "(", "unsigned", "tp", "=", "", ";", "tp", "<", "", ";", "++", "tp", ")", "{", "MVT", "Tp", "=", "(", "", ")", "tp", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType"], "ground_truth": [".", "getSizeInBits", "(", ")", ";"], "File": "ARMISelLowering90", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46133, "Length": 346, "Cover_Rate": 0.3003472222222222} {"Template_token": ["", "bool", "TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "(", "(", "FlagSfiLoad", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", "||", "(", "FlagSfiStore", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", ")", ";", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "return", "false", ";", "}", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ","], "ground_truth": ["Offset", ",", "isInc", ",", "DAG", ")", ";"], "File": "ARMISelLowering91", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46134, "Length": 206, "Cover_Rate": 0.6710097719869706} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "(", "(", "FlagSfiLoad", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", "||", "(", "FlagSfiStore", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", ")", ";", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "return", "false", ";", "}", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")"], "ground_truth": [")", "{"], "File": "ARMISelLowering91", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46135, "Length": 119, "Cover_Rate": 0.38762214983713356} {"Template_token": ["", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "(", "(", "FlagSfiLoad", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", "||", "(", "FlagSfiStore", "&&", "N", "->", "getOpcode", "(", ")", "==", "", ")", ")", ";", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "return", "false", ";", "}", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->"], "ground_truth": ["getMemoryVT", "(", ")", ";"], "File": "ARMISelLowering91", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46136, "Length": 92, "Cover_Rate": 0.3511450381679389} {"Template_token": ["", "unsigned", "ReturnReg", "=", "", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "OffsetReg", ",", "Offset", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "AddrReg", ",", "Handler", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ReturnReg", ",", "DAG", ".", "getIntPtrConstant", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "OffsetReg", ",", "", ")", ",", "DAG", ".", "getRegister", "(", "AddrReg", ",", "getPointerTy"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerEH_RETURN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46137, "Length": 89, "Cover_Rate": 0.5393939393939394} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerNaClTargetArch", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG"], "ground_truth": [")", "const", "{"], "File": "ARMISelLowering91", "Func": "LowerNaClTargetArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46138, "Length": 14, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerNaClTargetArch", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "DAG", ".", "getConstant", "(", "PnaclTargetArchitecture_32", ",", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerNaClTargetArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46139, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ")", ",", "Op"], "ground_truth": [".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerNaClTpTdbOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46140, "Length": 53, "Cover_Rate": 0.7571428571428571} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "case", "", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNaClTpTlsOffset", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNaClTpTdbOffset", "(", "Op", ",", "DAG", ")", ";", "case", "", ":", "return", "LowerNaClTargetArch", "(", "Op", ",", "DAG"], "ground_truth": [")", ";"], "File": "ARMISelLowering91", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46141, "Length": 274, "Cover_Rate": 0.3784530386740331} {"Template_token": ["", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "else", "{", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "("], "ground_truth": ["GV", ",", "", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46142, "Length": 221, "Cover_Rate": 0.3932384341637011} {"Template_token": ["", "}", "else", "{", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ","], "ground_truth": ["ThreadPointer", ",", "Offset", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46143, "Length": 266, "Cover_Rate": 0.47330960854092524} {"Template_token": ["", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "CPAddr", ")", ";", "}", "else", "{", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ",", "", ",", "true", ")", ";", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "Chain", "=", "Argument", ".", "getValue", "(", "", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "}", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty"], "ground_truth": ["(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46144, "Length": 280, "Cover_Rate": 0.5511811023622047} {"Template_token": ["", "if", "(", "N", "->", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "MinSize", "&&", "HasDivide", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "ST", ".", "isThumb", "(", ")", ")", "return", "SDValue", "(", "N", ",", "", ")", ";", "if", "(", "Divisor", ".", "sgt", "(", "", ")", ")", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering93", "Func": "BuildSDIVPow2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46145, "Length": 67, "Cover_Rate": 0.40119760479041916} {"Template_token": ["", "const", "EVT", "OpTy", "=", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", ";", "if", "(", "OpTy", "==", "", ")", "NewTy", "=", "", ";", "else", "if", "(", "OpTy", "==", "", "&&", "HasFullFP16", ")", "NewTy", "=", "", ";", "else", "if", "(", "OpTy", "==", "", "&&", "HasFullFP16", ")", "NewTy", "=", "", ";", "else", "llvm_unreachable", "(", "", ")", ";", "if", "(", "VT", "!=", "", "&&", "VT", "!=", "", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewTy", ",", "Op", "."], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering93", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46146, "Length": 103, "Cover_Rate": 0.4345991561181435} {"Template_token": ["", "ConstantSDNode", "*", "ShiftAmtNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "ShiftAmtNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "ShiftAmt", "=", "static_cast", "<", "uint32_t", ">", "(", "ShiftAmtNode", "->", "getZExtValue", "(", ")", ")", ";", "ConstantSDNode", "*", "AndMaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "AndMaskNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "AndMask", "=", "static_cast", "<", "uint32_t", ">", "(", "AndMaskNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "AndMask", "==", "", "||", "AndMask", "==", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isMask_32", "(", "AndMask", ")", ")", "{", "uint32_t", "MaskedBits", "=", "countLeadingZeros", "(", "AndMask", ")", ";", "if", "(", "MaskedBits", ">", "ShiftAmt", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "N0", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "MaskedBits", ",", "DL", ",", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "DL", ",", "", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "MaskedBits", "-", "ShiftAmt", ",", "DL", ",", "", ")", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "int64_t", "Cnt", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "", ")", ")", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ","], "ground_truth": ["", ")", ")", ";"], "File": "ARMISelLowering93", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46147, "Length": 396, "Cover_Rate": 0.717391304347826} {"Template_token": ["", "const", "SDValue", "Dividend", "=", "Op", "->", "getOperand", "(", "", ")", ";", "const", "SDValue", "Divisor", "=", "Op", "->", "getOperand", "(", "", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "DivOpcode", ",", "dl", ",", "VT", ",", "Dividend", ",", "Divisor", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Div", ",", "Divisor", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Dividend", ",", "Mul", ")", ";", "SDValue", "Values", "[", "", "]", "=", "{", "Div", ",", "Rem", "}", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "Values", ")", ";", "}", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ".", "getContext", "(", ")", ",", "Subtarget", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalFunctionSymbol", "(", "getLibcallName", "(", "LC", ")", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "Ty", ",", "Ty", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "InChain", "=", "WinDBZCheckDenominator", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "InChain", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI"], "ground_truth": ["(", "DAG", ")", ";"], "File": "ARMISelLowering95", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46148, "Length": 220, "Cover_Rate": 0.46218487394957986} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFSINCOS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "Type", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "ArgListTy", "Args", ";", "bool", "ShouldUseSRet", "=", "Subtarget", "->", "isAPCS_ABI", "(", ")", ";", "SDValue", "SRet", ";", "if", "(", "ShouldUseSRet", ")", "{", "const", "uint64_t", "ByteSize", "=", "DL", ".", "getTypeAllocSize", "(", "RetTy", ")", ";", "const", "Align", "StackAlign", "=", "DL", ".", "getPrefTypeAlign", "(", "RetTy", ")", ";", "int", "FrameIdx", "=", "MFI", ".", "CreateStackObject", "(", "ByteSize", ",", "StackAlign", ",", "false", ")", ";", "SRet", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "="], "ground_truth": ["SRet", ";"], "File": "ARMISelLowering95", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46149, "Length": 205, "Cover_Rate": 0.387523629489603} {"Template_token": ["", "RTLIB", "::", "Libcall", "LC", "=", "getDivRemLibcall", "(", "N", ",", "N", "->", "getValueType", "(", "", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", "=", "getDivRemArgList", "(", "N", ",", "DAG", ".", "getContext", "(", ")", ",", "Subtarget", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalFunctionSymbol", "(", "getLibcallName", "(", "LC", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "InChain", "=", "WinDBZCheckDenominator", "(", "DAG", ",", "N", ",", "InChain", ")", ";", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args"], "ground_truth": [")", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ".", "setDebugLoc", "(", "SDLoc", "(", "N", ")", ")", ";"], "File": "ARMISelLowering95", "Func": "LowerREM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46150, "Length": 143, "Cover_Rate": 0.3783068783068783} {"Template_token": ["", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalFunctionSymbol", "(", "", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo"], "ground_truth": ["(", "CLI", ")", ";"], "File": "ARMISelLowering95", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46151, "Length": 101, "Cover_Rate": 0.3042168674698795} {"Template_token": ["", "Arg", ".", "Ty", "=", "Arg", ".", "Node", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Arg", ")", ";", "}", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "_AAPCS_VFP", ",", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "ES", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "return", "LowerCallTo", "(", "CLI", ")"], "ground_truth": [".", "first", ";"], "File": "ARMISelLowering95", "Func": "LowerWindowsDIVLibCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46152, "Length": 84, "Cover_Rate": 0.38009049773755654} {"Template_token": ["", "else", "Name", "=", "(", "VT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "ES", "=", "DAG", ".", "getExternalFunctionSymbol", "(", "Name", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "for", "(", "auto", "AI", ":", "{", "", ",", "", "}", ")", "{", "ArgListEntry", "Arg", ";", "Arg", ".", "Node", "=", "Op", ".", "getOperand", "(", "AI", ")", ";", "Arg", ".", "Ty", "=", "Arg", ".", "Node", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "("], "ground_truth": ["Arg", ")", ";"], "File": "ARMISelLowering95", "Func": "LowerWindowsDIVLibCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46153, "Length": 83, "Cover_Rate": 0.3755656108597285} {"Template_token": ["", "for", "(", "unsigned", "ArgI", "=", "", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "MaybeAlign", "(", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "NumElts", "=", "", ";", "for", "(", "unsigned", "ArgI", "=", "", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "Type", "*", "VecTy", "=", "cast", "<", "StructType", ">", "(", "I", ".", "getType", "(", ")", ")", "->", "getElementType", "(", "", ")", ";", "unsigned", "Factor", "=", "Intrinsic", "==", "", "?", "", ":", "", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "VecTy", "->", "getContext", "(", ")", ",", "", ",", "Factor", "*", "", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "Align", "(", "VecTy", "->", "getScalarSizeInBits", "(", ")", "/", "", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "}", "case", "", ":", "case", ""], "ground_truth": [":", "{"], "File": "ARMISelLowering97", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46154, "Length": 426, "Cover_Rate": 0.31555555555555553} {"Template_token": ["", "static", "SDValue", "PerformADDVecReduce", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "Subtarget", "*", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "||", "N", "->", "getValueType", "(", "", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "", ")", ";", "auto", "MakeVecReduce", "=", "[", "&", "]", "(", "unsigned", "Opcode", ",", "unsigned", "OpcodeA", ",", "SDValue", "NA", ",", "SDValue", "NB", ")", "{", "if", "(", "NB", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VecRed", "=", "NB", "->", "getOperand", "(", "", ")", ";", "if", "(", "VecRed", "->", "getOpcode", "(", ")", "!=", "Opcode", "||", "VecRed", ".", "getResNo", "(", ")", "!=", "", "||", "NB", "->", "getOperand", "(", "", ")", "!=", "SDValue", "(", "VecRed", ".", "getNode", "(", ")", ",", "", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Lo", "=", "DCI", ".", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "NA"], "ground_truth": [",", "DCI", ".", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";"], "File": "ARMISelLowering99", "Func": "PerformADDVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46155, "Length": 186, "Cover_Rate": 0.33695652173913043} {"Template_token": ["", "if", "(", "i", "==", "", "&&", "isThisReturn", ")", "{", "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "", "&&", "", ")", ";", "InVals", ".", "push_back", "(", "ThisVal", ")", ";", "continue", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", "&&", "(", "VA", ".", "getLocVT", "(", ")", "==", "", "||", "VA", ".", "getLocVT", "(", ")", "==", "", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue"], "ground_truth": ["(", "", ")", ";"], "File": "ARMISelLowering9", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46156, "Length": 440, "Cover_Rate": 0.5692108667529108} {"Template_token": ["", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "", ",", "VT", ",", "PromotedBitwiseVT", ")", ";", "}", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "", ",", "VT", ","], "ground_truth": ["Expand", ")", ";"], "File": "ARMISelLowering", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46157, "Length": 177, "Cover_Rate": 0.30153321976149916} {"Template_token": ["", "bool", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "MachineFunction", "&"], "ground_truth": ["MF", ")", "const", "override", "{"], "File": "ARMISelLowering", "Func": "canMergeStoresTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46158, "Length": 17, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "bool", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "MachineFunction", "&", "MF", ")", "const"], "ground_truth": ["override", "{"], "File": "ARMISelLowering", "Func": "canMergeStoresTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46159, "Length": 17, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "return", "VT", "."], "ground_truth": ["isScalarInteger", "(", ")", ";"], "File": "ARMISelLowering", "Func": "convertSetCCLogicToBitwiseLogic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46160, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "bool", "convertSetCCLogicToBitwiseLogic", "(", "EVT", "VT", ")"], "ground_truth": ["const", "override", "{"], "File": "ARMISelLowering", "Func": "convertSetCCLogicToBitwiseLogic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46161, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "static", "SDValue", "Expand64BitShift", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "Subtarget", "*", "ST", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "!=", "", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "", "||", "N", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", "!=", "", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue"], "ground_truth": ["(", ")", ";"], "File": "ARMISelLowering", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46162, "Length": 121, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "N", "->", "getOperand", "(", "", ")", ",", "DAG", ".", "getConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Hi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ".", "getValue", "(", "", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ","], "ground_truth": ["Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46163, "Length": 139, "Cover_Rate": 0.468013468013468} {"Template_token": ["", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "&&", "SrcVT", ".", "isVector", "(", ")", "&&", "SrcVT", ".", "getVectorNumElements", "(", ")", ">", "", ")", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "SrcVT", ",", "Op", ")", ")", ";", "else", "Cvt", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "DAG", ".", "getVTList", "(", "", ",", "", ")", ",", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Cvt", ",", "Cvt", ".", "getValue", "(", "", ")", ")", ";", "}", "return", "SDValue", "("], "ground_truth": [")", ";"], "File": "ARMISelLowering", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46164, "Length": 154, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "return", "InlineAsm", "::", "Constraint_Um", ";", "case", "'n'", ":", "return", "InlineAsm", "::", "Constraint_Un", ";", "case", "'q'", ":", "return", "InlineAsm", "::", "Constraint_Uq", ";", "case", "'s'", ":", "return", "InlineAsm", "::", "Constraint_Us", ";", "case", "'t'", ":", "return", "InlineAsm", "::", "Constraint_Ut", ";", "case", "'v'", ":", "return", "InlineAsm", "::"], "ground_truth": ["Constraint_Uv", ";"], "File": "ARMISelLowering", "Func": "getInlineAsmMemConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46165, "Length": 45, "Cover_Rate": 0.36885245901639346} {"Template_token": ["", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Info", ".", "opc", "=", "", ";", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "NumElts", "=", "", ";", "for", "(", "unsigned", "ArgI", "=", "", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", "/", "", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Value", "*", "AlignArg", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "", ")", ";", "Info", ".", "align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArg", ")", "->", "getZExtValue", "(", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "", ";", "Info", ".", "memVT", "=", "", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "", ")", ";", "Info", ".", "offset", "=", "", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "vol", "=", "true", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "false", ";", "return", "true", ";", "}", "case", "", ":", "case", "", ":", "{", "auto", "&", "DL", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "="], "ground_truth": ["", ";"], "File": "ARMISelLowering", "Func": "getTgtMemIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46166, "Length": 439, "Cover_Rate": 0.5282791817087846} {"Template_token": ["", "EVT", "VT", "=", "N", "->", "getValueType", "(", "", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "ST", "->", "hasNEON", "(", ")", ")", ";", "SDValue", "X", "=", "N", "->", "getOperand", "(", "", ")", ";", "SDValue", "NX", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "getZeroVector", "(", "VT", ",", "DAG", ",", "dl", ")", ",", "X", ")", ";", "SDValue", "LSB", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "X", ",", "NX", ")", ";", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "Bits", ")", ";", "}", "if", "(", "(", "ElemTy", "==", "", "||", "ElemTy", "==", "", ")", "&&", "(", "N", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "unsigned", "NumBits", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "SDValue", "WidthMinus1", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "NumBits", "-", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "SDValue", "CTLZ", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ")", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "WidthMinus1", ",", "CTLZ", ")", ";", "}", "SDValue", "Bits", ";", "if", "(", "ElemTy", "==", "", ")", "{", "SDValue", "FF", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "", ")", ")", ";", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "LSB", ",", "FF", ")", ";", "}", "else", "{", "SDValue", "One", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "", ",", "dl", ",", "ElemTy", ")", ")", ";", "Bits", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VT"], "ground_truth": [",", "LSB", ",", "One", ")", ";"], "File": "ARMISelLowering", "Func": "LowerCTTZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46167, "Length": 344, "Cover_Rate": 0.5058823529411764} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "Op", ".", "getOperand", "(", "", ")", ".", "getValueType", "(", ")", "==", "", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op", "."], "ground_truth": ["getOperand", "(", "", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46168, "Length": 100, "Cover_Rate": 0.5988023952095808} {"Template_token": ["", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "", ")", "?", "", ":", "", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")"], "ground_truth": [",", "dl", ")", ")", ";"], "File": "ARMISelLowering", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46169, "Length": 212, "Cover_Rate": 0.4380165289256198} {"Template_token": ["", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "GV", ",", "UseGOTOFF", "?", "", ":", "", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ","], "ground_truth": ["dl", ",", "PtrVT", ")", ")", ";"], "File": "ARMISelLowering", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46170, "Length": 220, "Cover_Rate": 0.5929919137466307} {"Template_token": ["", "SDValue", "TargetLowering", "::", "LowerGLOBAL_OFFSET_TABLE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMISelLowering", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46171, "Length": 88, "Cover_Rate": 0.4055299539170507} {"Template_token": ["", "bool", "TargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "*", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "*", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "", "&&", "Factor", "<=", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "", ")", ";", "assert", "(", "!", "Shuffles", ".", "empty", "(", ")", "&&", "", ")", ";", "assert", "(", "Shuffles", ".", "size", "(", ")", "==", "Indices", ".", "size", "(", ")", "&&", "", ")", ";", "VectorType", "*", "VecTy", "=", "Shuffles", "[", "", "]", "->", "getType", "(", ")", ";", "Type", "*", "EltTy", "=", "VecTy", "->", "getVectorElementType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "LI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "VecSize", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "VecTy", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "EltTy", ")", "==", "", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "VecSize", "!=", "", "&&", "VecSize", "!=", "", ")", "||", "EltIs64Bits", ")", "return", "false", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "VecTy", "=", "VectorType", "::", "get", "(", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", ")", ";", "static", "const", "", "LoadInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "SmallVector", "<", "Value", "*", ",", "", ">", "Ops", ";", "Type", "*", "Int8Ptr", "=", "Builder", ".", "getInt8PtrTy", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "Int8Ptr", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "LI", "->", "getAlignment", "(", ")", ")", ")", ";", "Type", "*", "Tys", "[", "]", "=", "{", "VecTy", ",", "Int8Ptr", "}", ";", "Function", "*", "VldnFunc", "=", "", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "", "]", ",", "Tys", ")", ";", "CallInst", "*", "VldN", "=", "Builder", ".", "CreateCall", "(", "VldnFunc", ",", "Ops", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";", "i", "++", ")", "{", "ShuffleVectorInst", "*", "SV", "=", "Shuffles", "["], "ground_truth": ["i", "]", ";"], "File": "ARMISelLowering", "Func": "lowerInterleavedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46172, "Length": 342, "Cover_Rate": 0.8382352941176471} {"Template_token": ["", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "SubVecTy", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "EltTy", ")", "==", "", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "SubVecSize", "!=", "", "&&", "SubVecSize", "!=", "", ")", "||", "EltIs64Bits", ")", "return", "false", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "Op0", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumSubElts", ")", ";", "}", "static", "", "StoreInts", "[", "", "]", "=", "{", "", ",", "", ",", "", "}", ";", "SmallVector", "<", "Value", "*", ",", "", ">"], "ground_truth": ["Ops", ";"], "File": "ARMISelLowering", "Func": "lowerInterleavedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46173, "Length": 190, "Cover_Rate": 0.4449648711943794} {"Template_token": ["", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "ConstantPoolValue", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "PCLabelIndex", ",", "", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "PCLabelIndex", ",", "dl", ",", "", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "", ")", "?", "", ":", "", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", "."], "ground_truth": ["getOperand", "(", "", ")", ",", "Op", ".", "getOperand", "(", "", ")", ")", ";"], "File": "ARMISelLowering", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46174, "Length": 467, "Cover_Rate": 0.6522346368715084} {"Template_token": ["", "return", "TargetLowering", "::", "shouldFormOverflowOp", "(", "Opcode", ",", "VT"], "ground_truth": [",", "true", ")", ";"], "File": "ARMISelLowering", "Func": "shouldFormOverflowOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46175, "Length": 12, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "(", ")", "."], "ground_truth": ["hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ";"], "File": "ARMISelLowering", "Func": "supportSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46176, "Length": 28, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "bool", "supportSwiftError", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "ARMISelLowering", "Func": "supportSwiftError", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46177, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "void", "JITInfo", "::", "replaceMachineCodeForFunction", "(", "void", "*", "Old", ",", "void", "*", "New", ")", "{", "llvm_report_error", "(", ""], "ground_truth": [")", ";"], "File": "ARMJITInfo10", "Func": "replaceMachineCodeForFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46178, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "void", "JITInfo", "::", "replaceMachineCodeForFunction", "(", "void", "*", "Old", ",", "void", "*"], "ground_truth": ["New", ")", "{"], "File": "ARMJITInfo10", "Func": "replaceMachineCodeForFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46179, "Length": 14, "Cover_Rate": 0.7} {"Template_token": ["", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "(", "intptr_t", ")", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";", "ResultPtr", "=", "(", "ResultPtr", "&", "", ")", ">>", "", ";", "assert", "(", "ResultPtr", ">=", "-", "", "&&", "ResultPtr", "<=", "", ")", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "&", "", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr"], "ground_truth": ["&", "", ";"], "File": "ARMJITInfo11", "Func": "relocate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46180, "Length": 160, "Cover_Rate": 0.3755868544600939} {"Template_token": ["", "if", "(", "ResultPtr", ">=", "", ")", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "", "<<", "", ";", "else", "{", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "&=", "~", "(", "", "<<", "", ")", ";", "ResultPtr", "=", "-", "ResultPtr", ";", "}", "if", "(", "MR", "->", "getRelocationType", "(", ")", "==", "", ")", "ResultPtr", "=", "ResultPtr", ">>", "", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "(", "intptr_t", ")", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";", "ResultPtr", "=", "(", "ResultPtr", "&", "", ")", ">>", "", ";", "assert", "(", "ResultPtr", ">=", "-", "", "&&", "ResultPtr", "<=", "", ")", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";", "*", "(", "(", "intptr_t", "*", ")"], "ground_truth": ["RelocPos", ")", "|=", "ResultPtr", ";"], "File": "ARMJITInfo11", "Func": "relocate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46181, "Length": 193, "Cover_Rate": 0.45305164319248825} {"Template_token": ["", "assert", "(", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMJITInfo13", "Func": "ARMCompilationCallback", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46182, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "LazyPtr", "-", "(", "Addr", "+", "", "+", "", ")", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";", "}", "else", "{", "MCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "MCE", ".", "getCurrentPCValue", "(", ")", ";", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Fn", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";", "}", "}", "else", "{", "MCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "MCE", ".", "getCurrentPCValue", "(", ")", ";", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "", ")", ";", "MCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "CompilationCallback", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr"], "ground_truth": [",", "", ")", ";"], "File": "ARMJITInfo13", "Func": "emitFunctionStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46183, "Length": 168, "Cover_Rate": 0.525} {"Template_token": ["", "void", "JITInfo", "::", "replaceMachineCodeForFunction", "(", "void", "*", "Old", ",", "void", "*", "New", ")", "{", "abort", "("], "ground_truth": [")", ";"], "File": "ARMJITInfo13", "Func": "replaceMachineCodeForFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46184, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "assert", "(", "SoImmVal", "!=", "-", "", "&&", "", ")", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "(", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "", ")", "<<", "", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "(", "intptr_t", ")", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";", "ResultPtr", "=", "(", "ResultPtr", "&", "", ")", ">>", "", ";", "assert", "(", "ResultPtr", ">=", "-", "", "&&", "ResultPtr", "<=", "", ")", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "break", ";", "}", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "&", ""], "ground_truth": [";"], "File": "ARMJITInfo16", "Func": "relocate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46185, "Length": 186, "Cover_Rate": 0.3141891891891892} {"Template_token": ["", "if", "(", "Fn", "!=", "(", "void", "*", ")", "(", "intptr_t", ")", "CompilationCallback", ")", "{", "if", "(", "IsPIC", ")", "{", "intptr_t", "LazyPtr", "=", "getIndirectSymAddr", "(", "Fn", ")", ";", "if", "(", "!", "LazyPtr", ")", "{", "LazyPtr", "=", "(", "intptr_t", ")", "emitGlobalValueIndirectSym", "(", "(", "GlobalValue", "*", ")", "F", ",", "Fn", ",", "JCE", ")", ";", "DEBUG", "(", "if", "(", "F", ")", "errs", "(", ")", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "F", "->", "getName", "(", ")", "<<", "", ";", "else", "errs", "(", ")", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "Fn", "<<", "", ")", ";", "}", "JCE", ".", "emitAlignment", "(", "", ")", ";", "Addr", "=", "(", "void", "*", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "LazyPtr", "-", "(", "intptr_t", "(", "Addr", ")", "+", "", "+", "", ")", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "JCE", ".", "emitAlignment", "(", "", ")", ";", "Addr", "=", "(", "void", "*", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Fn", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "}", "else", "{", "JCE", ".", "emitAlignment", "(", "", ")", ";", "Addr", "=", "(", "void", "*", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "CompilationCallback", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "return"], "ground_truth": ["Addr", ";"], "File": "ARMJITInfo1", "Func": "emitFunctionStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46186, "Length": 406, "Cover_Rate": 0.9419953596287703} {"Template_token": ["", "virtual", "bool", "hasCustomConstantPool", "("], "ground_truth": [")", "const", "{"], "File": "ARMJITInfo1", "Func": "hasCustomConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46187, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "void", "*", "RelocPos", "=", "(", "char", "*", ")", "Function", "+", "MR", "->", "getMachineCodeOffset", "(", ")", ";", "intptr_t", "ResultPtr", "=", "resolveRelocDestAddr", "(", "MR", ")", ";", "switch", "(", "(", "", ")", "MR", "->", "getRelocationType", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "{", "ResultPtr", "=", "ResultPtr", "-", "(", "intptr_t", ")", "RelocPos", "-", "", ";", "if", "(", "ResultPtr", ">=", "", ")", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "", "<<", "", ";", "else", "{", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "&=", "~", "(", "", "<<", "", ")", ";", "ResultPtr", "=", "-", "ResultPtr", ";", "}", "if", "(", "MR", "->", "getRelocationType", "(", ")", "==", "", ")", "ResultPtr", "=", "ResultPtr", ">>", "", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "ResultPtr", ";", "*", "(", "(", "intptr_t", "*", ")", "RelocPos", ")", "|=", "RegisterInfo", "::", "getRegisterNumbering", "(", "", ")", "<<", "", ";", "break", ";", "}", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMJITInfo1", "Func": "relocate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46188, "Length": 154, "Cover_Rate": 0.4723926380368098} {"Template_token": ["", "ConstPoolId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumPICLabels", "(", ")", ")", ";", "JumpTableId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumJumpTables", "(", ")", ")", ";", "IsPIC", "="], "ground_truth": ["isPIC", ";"], "File": "ARMJITInfo4", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46189, "Length": 26, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "void", "Initialize", "(", "const", "MachineFunction", "&", "MF", ",", "bool", "isPIC", ")", "{", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "ConstPoolId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumPICLabels", "(", ")", ")", ";", "JumpTableId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumJumpTables", "(", ")", ")", ";", "IsPIC", "="], "ground_truth": ["isPIC", ";"], "File": "ARMJITInfo4", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46190, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "LazyPtr", "=", "(", "intptr_t", ")", "emitGlobalValueIndirectSym", "(", "(", "GlobalValue", "*", ")", "F", ",", "Fn", ",", "JCE", ")", ";", "if", "(", "F", ")", "DOUT", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "F", "->", "getName", "(", ")", "<<", "", ";", "else", "DOUT", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "Fn", "<<", "", ";", "}", "JCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "LazyPtr", "-", "(", "Addr", "+", "", "+", "", ")", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMJITInfo6", "Func": "emitFunctionStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46191, "Length": 129, "Cover_Rate": 0.403125} {"Template_token": ["", "if", "(", "Fn", "!=", "(", "void", "*", ")", "(", "intptr_t", ")", "CompilationCallback", ")", "{", "if", "(", "IsPIC", ")", "{", "intptr_t", "LazyPtr", "=", "getIndirectSymAddr", "(", "Fn", ")", ";", "if", "(", "!", "LazyPtr", ")", "{", "LazyPtr", "=", "(", "intptr_t", ")", "emitGlobalValueIndirectSym", "(", "(", "GlobalValue", "*", ")", "F", ",", "Fn", ",", "JCE", ")", ";", "if", "(", "F", ")", "DOUT", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "F", "->", "getName", "(", ")", "<<", "", ";", "else", "DOUT", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "Fn", "<<", "", ";", "}", "JCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "LazyPtr", "-", "(", "Addr", "+", "", "+", "", ")", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";", "}", "else", "{", "JCE", ".", "startGVStub", "(", "F", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMJITInfo6", "Func": "emitFunctionStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46192, "Length": 173, "Cover_Rate": 0.540625} {"Template_token": ["", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Ptr", ")", ";", "void", "*", "PtrAddr", "=", "JCE", ".", "finishGVStub", "(", "GV", ")", ";", "addIndirectSymAddr", "(", "Ptr", ",", "(", "intptr_t", ")", "PtrAddr"], "ground_truth": [")", ";"], "File": "ARMJITInfo6", "Func": "emitGlobalValueIndirectSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46193, "Length": 31, "Cover_Rate": 0.4696969696969697} {"Template_token": ["", "void", "*", "PtrAddr", "=", "JCE", ".", "finishGVStub", "(", "GV", ")", ";", "addIndirectSymAddr", "(", "Ptr", ",", "(", "intptr_t", ")", "PtrAddr"], "ground_truth": [")", ";"], "File": "ARMJITInfo6", "Func": "emitGlobalValueIndirectSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46194, "Length": 21, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "LazyPtr", "-", "(", "Addr", "+", "", "+", "", ")", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "JCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Fn", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "}", "else", "{", "JCE", ".", "startGVStub", "(", "F", ",", "", ",", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "(", "void", "*", ")"], "ground_truth": ["Addr", ",", "", ")", ")", "{"], "File": "ARMJITInfo9", "Func": "emitFunctionStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46195, "Length": 230, "Cover_Rate": 0.48218029350104824} {"Template_token": ["", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "void", "*", "PtrAddr", "=", "JCE", ".", "finishGVStub", "(", "GV", ")", ";", "addIndirectSymAddr", "(", "Ptr", ",", "(", "intptr_t"], "ground_truth": [")", "PtrAddr", ")", ";"], "File": "ARMJITInfo9", "Func": "emitGlobalValueIndirectSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46196, "Length": 46, "Cover_Rate": 0.359375} {"Template_token": ["", "}", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Ptr", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "(", "void", "*", ")", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "void", "*", "PtrAddr", "=", "JCE"], "ground_truth": [".", "finishGVStub", "(", "GV", ")", ";"], "File": "ARMJITInfo9", "Func": "emitGlobalValueIndirectSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46197, "Length": 47, "Cover_Rate": 0.3671875} {"Template_token": ["", "assert", "(", "CPI", "<", "ConstPoolId2AddrMap", "."], "ground_truth": ["size", "(", ")", ")", ";"], "File": "ARMJITInfo", "Func": "addConstantPoolEntryAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46198, "Length": 11, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "Sym2IndirectSymMap", ".", "insert", "(", "std", "::", "make_pair", "(", "SymAddr", ",", "IndSymAddr", ")"], "ground_truth": [")", ";"], "File": "ARMJITInfo", "Func": "addIndirectSymAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46199, "Length": 14, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "PCLabelMap", ".", "insert", "(", "std", "::", "make_pair"], "ground_truth": ["(", "Id", ",", "Addr", ")", ")", ";"], "File": "ARMJITInfo", "Func": "addPCLabelAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46200, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "PCLabelMap", ".", "insert", "(", "std", "::", "make_pair", "(", "Id"], "ground_truth": [",", "Addr", ")", ")", ";"], "File": "ARMJITInfo", "Func": "addPCLabelAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46201, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "bool", "allocateSeparateGVMemory", "(", ")", "const", "override", "{", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMJITInfo", "Func": "allocateSeparateGVMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46202, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "allocateSeparateGVMemory", "(", ")", "const", "override", "{", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMJITInfo", "Func": "allocateSeparateGVMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46203, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMJITInfo", "Func": "ARMCompilationCallback", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46204, "Length": 5, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMJITInfo", "Func": "ARMCompilationCallback", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46205, "Length": 5, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "else", "errs", "(", ")", "<<", "", "<<", "LazyPtr", "<<", "", "<<", "Fn", "<<", "", ")", ";", "}", "JCE", ".", "emitAlignment", "(", "", ")", ";", "Addr", "=", "(", "void", "*", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "LazyPtr", "-", "(", "intptr_t", "(", "Addr", ")", "+", "", "+", "", ")", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "else", "{", "JCE", ".", "emitAlignment", "(", "", ")", ";", "Addr", "=", "(", "void", "*", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "JCE", ".", "emitWordLE", "(", "", ")", ";", "JCE", ".", "emitWordLE", "(", "(", "intptr_t", ")", "Fn", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "Addr", ",", "", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "}", "}", "else", "{", "JCE", ".", "emitAlignment", "(", "", ")", ";", "Addr", "=", "(", "void", "*", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeWritable", "(", "Addr", ",", "", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "JCE", ".", "emitWordLE", "(", ""], "ground_truth": [")", ";"], "File": "ARMJITInfo", "Func": "emitFunctionStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46206, "Length": 271, "Cover_Rate": 0.6273148148148148} {"Template_token": ["", "void", "*", "JITInfo", "::", "emitGlobalValueIndirectSym", "(", "const", "GlobalValue", "*", "GV", ",", "void", "*", "Ptr", ",", "JITCodeEmitter", "&", "JCE", ")", "{", "uint8_t", "Buffer", "[", "", "]", ";", "uint8_t", "*", "Cur", "=", "Buffer", ";", "MachineCodeEmitter", "::", "emitWordLEInto", "(", "Cur", ",", "(", "intptr_t", ")", "Ptr", ")", ";", "void", "*", "PtrAddr", "=", "JCE", ".", "allocIndirectGV", "(", "GV", ",", "Buffer", ",", "sizeof", "(", "Buffer", ")"], "ground_truth": [",", "", ")", ";"], "File": "ARMJITInfo", "Func": "emitGlobalValueIndirectSym", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46207, "Length": 64, "Cover_Rate": 0.8205128205128205} {"Template_token": ["", "assert", "(", "CPI", "<", "ConstPoolId2AddrMap", ".", "size", "(", ")", ")", ";", "return", "ConstPoolId2AddrMap", "[", "CPI"], "ground_truth": ["]", ";"], "File": "ARMJITInfo", "Func": "getConstantPoolEntryAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46208, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "TargetJITInfo", "::", "LazyResolverFn", "JITInfo", "::", "getLazyResolverFunction", "(", "JITCompilerFn", "F", ")", "{", "JITCompilerFunction", "=", "F"], "ground_truth": [";"], "File": "ARMJITInfo", "Func": "getLazyResolverFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46209, "Length": 15, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "TargetJITInfo", "::", "StubLayout", "JITInfo", "::", "getStubLayout", "("], "ground_truth": [")", "{"], "File": "ARMJITInfo", "Func": "getStubLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46210, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "TargetJITInfo", "::", "StubLayout", "JITInfo", "::", "getStubLayout", "("], "ground_truth": [")", "{"], "File": "ARMJITInfo", "Func": "getStubLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46211, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "bool", "hasCustomConstantPool", "(", ")", "const", "override", "{", "return", "true"], "ground_truth": [";"], "File": "ARMJITInfo", "Func": "hasCustomConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46212, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "bool", "hasCustomJumpTables", "(", ")", "const"], "ground_truth": ["override", "{"], "File": "ARMJITInfo", "Func": "hasCustomJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46213, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "void", "JITInfo", "::", "Initialize", "(", "const", "MachineFunction", "&", "MF", ",", "bool", "isPIC", ")", "{", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "ConstPoolId2AddrMap", ".", "resize", "(", "AFI", "->", "getNumPICLabels", "(", ")"], "ground_truth": [")", ";"], "File": "ARMJITInfo", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46214, "Length": 39, "Cover_Rate": 0.7090909090909091} {"Template_token": ["", "void", "JITInfo", "::", "replaceMachineCodeForFunction", "(", "void", "*", "Old", ",", "void", "*", "New", ")", "{", "report_fatal_error", "(", ""], "ground_truth": [")", ";"], "File": "ARMJITInfo", "Func": "replaceMachineCodeForFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46215, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "getJumpTableBaseAddr", "(", "MR", "->", "getJumpTableIndex", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "return", "getConstantPoolEntryAddr", "(", "MR", "->", "getConstantPoolIndex", "(", ")", ")", ";", "case", "", ":", "{", "ConstantPoolValue", "*", "ACPV", "=", "(", "ConstantPoolValue", "*", ")", "MR", "->", "getConstantVal", "(", ")", ";", "assert", "(", "(", "!", "ACPV", "->", "hasModifier", "(", ")", "&&", "!", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "&&", "", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMJITInfo", "Func": "resolveRelocDestAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46216, "Length": 79, "Cover_Rate": 0.4340659340659341} {"Template_token": ["", "return", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", ";", "case", "", ":", "return", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", "-", "MR", "->", "getConstantVal", "(", ")", ";", "case", "", ":", "return", "getJumpTableBaseAddr", "(", "MR", "->", "getJumpTableIndex", "(", ")", ")", ";", "case", "", ":", "case", "", ":", "return", "getConstantPoolEntryAddr", "(", "MR", "->", "getConstantPoolIndex", "(", ")", ")", ";", "case", ""], "ground_truth": [":", "{"], "File": "ARMJITInfo", "Func": "resolveRelocDestAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46217, "Length": 66, "Cover_Rate": 0.3626373626373626} {"Template_token": ["", "if", "(", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "assert", "(", "", "&&", "", ")", ";", "}", "return", "new", "GNULDBackend", "(", "pConfig", ",", "new", "GNUInfo", "(", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")"], "ground_truth": [")", ")", ";"], "File": "ARMLDBackend", "Func": "createARMLDBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46218, "Length": 46, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "}", "if", "(", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "assert", "(", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMLDBackend", "Func": "createARMLDBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46219, "Length": 25, "Cover_Rate": 0.3048780487804878} {"Template_token": ["", "mcld", "::", "ResolveInfo", "*", "resolveInfo", "=", "pModule", ".", "getNamePool", "(", ")", ".", "createSymbol", "(", "", ",", "false", ",", "mcld", "::", "ResolveInfo", "::", "Section", ",", "mcld", "::", "ResolveInfo", "::", "Define", ",", "mcld", "::", "ResolveInfo", "::", "Local", ",", "", ",", "mcld", "::", "ResolveInfo", "::", "Hidden", ")", ";", "if", "(", "resolveInfo", "==", "nullptr", ")", "{", "return", "nullptr", ";", "}", "mcld", "::", "LDSymbol", "*", "inputSym", "=", "mcld", "::", "LDSymbol", "::", "Create"], "ground_truth": ["(", "*", "resolveInfo", ")", ";"], "File": "ARMLDBackend", "Func": "CreateLocalSymbolToFragmentEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46220, "Length": 72, "Cover_Rate": 0.5106382978723404} {"Template_token": ["", "if", "(", "m_pEXIDX", "!=", "NULL", "&&", "m_pEXIDX", "->", "size", "(", ")", "!=", "", ")", "{", "ELFSegment", "*", "exidx_seg", "=", "elfSegmentTable", "(", ")", ".", "produce", "(", "llvm", "::", "ELF", "::", "PT__EXIDX", ",", "llvm"], "ground_truth": ["::", "ELF", "::", "PF_R", ")", ";"], "File": "ARMLDBackend", "Func": "doCreateProgramHdrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46221, "Length": 38, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "switch", "(", "config", "(", ")", ".", "options", "(", ")", ".", "getStripSymbolMode", "(", ")", ")", "{", "case", "GeneralOptions", "::", "StripSymbolMode", "::", "StripAllSymbols", ":", "case", "GeneralOptions", "::", "StripSymbolMode", "::", "StripLocals", ":", "break", ";", "default", ":", "{", "assert", "(", "stub", "->", "symInfo", "(", ")", "!=", "NULL", "&&", "stub", "->", "symInfo", "(", ")", "->", "isLocal", "(", ")", ")", ";", "LDSection", "&", "symtab", "=", "file_format", "->", "getSymTab", "(", ")", ";", "LDSection", "&", "strtab", "=", "file_format", "->", "getStrTab", "(", ")", ";", "symtab", ".", "setSize", "(", "symtab", ".", "size", "(", ")", "+", "sizeof", "(", "llvm", "::", "ELF", "::", "Elf32_Sym", ")", ")", ";", "symtab", ".", "setInfo", "(", "symtab", ".", "getInfo", "(", ")", "+", "", ")", ";", "strtab", ".", "setSize", "(", "strtab", ".", "size", "(", ")", "+", "stub", "->", "symInfo", "(", ")", "->", "nameSize", "(", ")", "+", "", ")", ";", "}", "}", "isRelaxed", "=", "true", ";", "}", "break", ";", "}", "case", "llvm", "::", "ELF", "::", "R__V4BX", ":", "break", ";", "default", ":", "break", ";", "}", "}", "}", "}", "std", "::", "vector", "<", "Fragment", "*", ">", "invalid_frags", ";", "pFinished", "=", "true", ";", "for", "(", "BranchIslandFactory", "::", "iterator", "island", "=", "getBRIslandFactory", "(", ")", "->", "begin", "(", ")", ",", "island_end", "=", "getBRIslandFactory", "(", ")", "->", "end", "(", ")", ";", "island", "!=", "island_end", ";", "++", "island", ")", "{", "if", "(", "(", "*", "island", ")", ".", "size", "(", ")", ">", "stubGroupSize", "(", ")", ")", "{", "error", "(", "diag", "::", "err_no_space_to_place_stubs", ")", "<<", "stubGroupSize", "(", ")", ";", "return", "false", ";", "}", "if", "(", "(", "*", "island", ")", ".", "numOfStubs", "(", ")", "==", "", ")", "{", "continue", ";", "}", "Fragment", "*", "exit", "=", "&", "*", "(", "*", "island", ")", ".", "end", "(", ")", ";", "if", "(", "exit", "==", "&", "*", "(", "*", "island", ")", ".", "begin", "(", ")", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "(", "(", "*", "island", ")", ".", "offset", "(", ")", "+", "(", "*", "island", ")", ".", "size", "(", ")", ")", ">", "exit", "->", "getOffset", "(", ")", ")", "{", "if", "(", "invalid_frags", ".", "empty", "(", ")", "||", "(", "invalid_frags", ".", "back", "(", ")", "->", "getParent", "(", ")", "!=", "(", "*", "island", ")", ".", "getParent", "(", ")", ")", ")", "{", "invalid_frags", ".", "push_back", "(", "exit", ")", ";", "pFinished", "=", "false", ";", "}", "continue", ";", "}", "}", "for", "(", "auto", "it", "=", "invalid_frags", ".", "begin", "(", ")", ",", "ie", "=", "invalid_frags", ".", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ")", "{", "Fragment", "*", "invalid", "=", "*", "it", ";", "while", "(", "invalid", "!=", "NULL", ")", "{", "invalid", "->", "setOffset", "(", "invalid", "->", "getPrevNode", "(", ")", "->", "getOffset", "(", ")", "+", "invalid", "->", "getPrevNode", "(", ")", "->", "size", "(", ")", ")", ";", "invalid", "=", "invalid", "->"], "ground_truth": ["getNextNode", "(", ")", ";"], "File": "ARMLDBackend", "Func": "doRelax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46222, "Length": 443, "Cover_Rate": 0.4386138613861386} {"Template_token": ["", "const", "ELFDynamic", "&", "GNULDBackend", "::", "dynamic", "(", ")", "const", "{", "assert", "(", "m_pDynamic", "!=", "NULL"], "ground_truth": [")", ";"], "File": "ARMLDBackend", "Func": "dynamic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46223, "Length": 17, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "const", "ELFDynamic", "&", "GNULDBackend", "::"], "ground_truth": ["dynamic", "(", ")", "const", "{"], "File": "ARMLDBackend", "Func": "dynamic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46224, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "const", "ELFAttributeData", "&", "GNULDBackend", "::", "getAttributeData", "(", ")", "const", "{", "assert", "(", "m_pAttrData", "!=", "NULL", "&&", ""], "ground_truth": [")", ";"], "File": "ARMLDBackend", "Func": "getAttributeData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46225, "Length": 19, "Cover_Rate": 0.7916666666666666} {"Template_token": ["", "assert", "(", "m_pGOT", "!=", "NULL", "&&", ""], "ground_truth": [")", ";"], "File": "ARMLDBackend", "Func": "getGOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46226, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "const", "LDSymbol", "*", "getGOTSymbol", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMLDBackend", "Func": "getGOTSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46227, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "assert", "(", "m_pPLT", "!=", "NULL", "&&", "", ")", ";", "return", "*"], "ground_truth": ["m_pPLT", ";"], "File": "ARMLDBackend", "Func": "getPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46228, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "assert", "(", "m_pRelDyn", "!=", "NULL", "&&", ""], "ground_truth": [")", ";"], "File": "ARMLDBackend", "Func": "getRelDyn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46229, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "assert", "(", "m_pRelocator", "!="], "ground_truth": ["NULL", ")", ";"], "File": "ARMLDBackend", "Func": "getRelocator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46230, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "if", "(", "m_pRelocator", "==", "NULL", ")", "{", "m_pRelocator", "=", "new", "Relocator", "(", "*", "this", ",", "config", "(", ")"], "ground_truth": [")", ";"], "File": "ARMLDBackend", "Func": "initRelocator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46231, "Length": 20, "Cover_Rate": 0.625} {"Template_token": ["", "m_pEXIDX", "=", "pBuilder", ".", "CreateSection", "(", "", ",", "LDFileFormat", "::", "Target", ",", "llvm", "::", "ELF", "::", "SHT__EXIDX", ",", "llvm", "::", "ELF", "::", "SHF_ALLOC", "|", "llvm", "::", "ELF", "::", "SHF_LINK_ORDER", ",", "config", "(", ")", ".", "targets", "(", ")", ".", "bitclass", "(", ")", "/", "", ")", ";", "m_pEXTAB", "=", "pBuilder", ".", "CreateSection", "(", "", ",", "LDFileFormat", "::", "Target", ",", "llvm", "::", "ELF", "::", "SHT_PROGBITS", ",", "llvm", "::", "ELF", "::", "SHF_ALLOC", ",", "", ")", ";", "m_pAttributes", "=", "pBuilder", ".", "CreateSection", "(", "", ",", "LDFileFormat", "::", "Target", ",", "llvm", "::", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ",", "", ")", ";", "m_pAttrData", "=", "new", "ELFAttributeData", "(", ")", ";", "attribute", "(", ")", ".", "registerAttributeData", "(", "*", "m_pAttrData", ")", ";", "if", "(", "LinkerConfig", "::", "Object", "!=", "config", "(", ")", ".", "codeGenType", "(", ")", ")", "{", "ELFFileFormat", "*", "file_format", "=", "getOutputFormat", "(", ")", ";", "LDSection", "&", "got", "=", "file_format", "->", "getGOT", "(", ")", ";", "m_pGOT", "=", "new", "GOT", "(", "got", ")", ";", "LDSection", "&", "plt", "=", "file_format", "->", "getPLT", "("], "ground_truth": [")", ";"], "File": "ARMLDBackend", "Func": "initTargetSections", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46232, "Length": 163, "Cover_Rate": 0.6848739495798319} {"Template_token": ["", "getStubFactory", "(", ")", "->", "addPrototype", "(", "new", "THMToTHMStub", "(", "config", "(", ")", ".", "isCodeIndep", "(", ")", ",", "m_pAttrData", "->", "usingThumb2", "(", ")", ")", ")", ";", "getStubFactory", "(", ")", "->", "addPrototype", "(", "new", "THMToStub", "(", "config", "(", ")", ".", "isCodeIndep", "(", ")", ",", "m_pAttrData", "->", "usingThumb2", "(", ")", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMLDBackend", "Func": "initTargetStubs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46233, "Length": 53, "Cover_Rate": 0.4732142857142857} {"Template_token": ["", "return", "THM2_MAX_FWD_BRANCH_OFFSET", ";", "}", "else", "{", "return", "THM_MAX_FWD_BRANCH_OFFSET"], "ground_truth": [";"], "File": "ARMLDBackend", "Func": "maxFwdBranchOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46234, "Length": 9, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "int64_t", "GNULDBackend", "::", "maxFwdBranchOffset", "(", ")", "const", "{", "if", "(", "m_pAttrData", "->", "usingThumb2", "(", ")", ")", "{", "return", "THM2_MAX_FWD_BRANCH_OFFSET", ";", "}", "else", "{", "return", "THM_MAX_FWD_BRANCH_OFFSET"], "ground_truth": [";"], "File": "ARMLDBackend", "Func": "maxFwdBranchOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46235, "Length": 26, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "!", "name", ".", "startswith", "(", "", ")", "&&", "!", "name", ".", "startswith", "(", "", ")", "&&", "GNULDBackend"], "ground_truth": ["::", "mayHaveUnsafeFunctionPointerAccess", "(", "pSection", ")", ";"], "File": "ARMLDBackend", "Func": "mayHaveUnsafeFunctionPointerAccess", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46236, "Length": 24, "Cover_Rate": 0.4897959183673469} {"Template_token": ["", "bool", "mayRelax", "("], "ground_truth": [")", "{"], "File": "ARMLDBackend", "Func": "mayRelax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46237, "Length": 5, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "bool", "mayRelax", "(", ")", "{", "return"], "ground_truth": ["true", ";"], "File": "ARMLDBackend", "Func": "mayRelax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46238, "Length": 8, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "SectionData", "*", "sectData", "=", "IRBuilder", "::", "CreateSectionData", "(", "*", "m_pEXIDX", ")", ";", "const", "size_t", "alignExIdx", "=", "", ";", "m_pEXIDX", "->", "setAlign", "(", "alignExIdx", ")", ";", "AlignFragment", "*", "frag", "=", "new", "AlignFragment", "(", "alignExIdx", ",", "", ",", "", ",", "alignExIdx", "-", "", ")", ";", "frag", "->", "setOffset", "(", "", ")", ";", "frag", "->", "setParent", "(", "sectData", ")", ";", "sectData", "->", "getFragmentList", "(", ")", ".", "push_back", "(", "frag", ")", ";", "m_pEXIDX", "->", "setSize", "(", "frag", "->", "size", "(", ")", ")", ";", "}", "uint64_t", "offset", "=", "m_pEXIDX", "->", "size", "(", ")", ";", "SectionData", "::", "FragmentListType", "&", "src", "=", "pSection", ".", "getSectionData", "(", ")", "->", "getFragmentList", "(", ")", ";", "SectionData", "::", "FragmentListType", "&", "dst", "=", "m_pEXIDX", "->", "getSectionData", "(", ")", "->", "getFragmentList", "(", ")", ";", "SectionData", "::", "FragmentListType", "::", "iterator", "frag", "=", "src", ".", "begin", "(", ")", ";", "SectionData", "::", "FragmentListType", "::", "iterator", "fragEnd", "=", "src", ".", "end", "(", ")", ";", "while", "(", "frag", "!=", "fragEnd", ")", "{", "if", "(", "frag", "->", "getKind", "("], "ground_truth": [")", "!=", "Fragment", "::", "Region", ")", "{"], "File": "ARMLDBackend", "Func": "mergeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46239, "Length": 167, "Cover_Rate": 0.43832020997375326} {"Template_token": ["", "void", "GNULDBackend", "::", "preMergeSections", "(", "Module"], "ground_truth": ["&", "pModule", ")", "{"], "File": "ARMLDBackend", "Func": "preMergeSections", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46240, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "uint32_t", "size", "=", "pSD", ".", "getSection", "(", ")", ".", "size", "(", ")", ";", "llvm", "::", "StringRef", "region", "=", "pInput", ".", "memArea", "(", ")", "->", "request", "(", "offset", ",", "size", ")", ";", "if", "(", "region", ".", "size", "(", ")", "==", "", ")", "{", "frag", "=", "new", "FillFragment", "(", "", ",", "", ",", "", ")", ";", "}", "else", "{", "frag", "=", "new", "RegionFragment", "(", "region", ")", ";", "}", "ObjectBuilder", "::", "AppendFragment", "(", "*", "frag", ",", "pSD", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMLDBackend", "Func": "readSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46241, "Length": 79, "Cover_Rate": 0.6638655462184874} {"Template_token": ["", "if", "(", "!", "GNULDBackend", "::", "relax", "(", "pModule", ",", "pBuilder", ")", ")", "{", "return", "false", ";", "}", "rewriteExIdxSection", "(", "pModule", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMLDBackend", "Func": "relax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46242, "Length": 25, "Cover_Rate": 0.625} {"Template_token": ["", "uint64_t", "currTextBegin", "=", "currTextFrag", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ".", "addr", "(", ")", "+", "currTextFrag", "->", "getOffset", "(", ")", ";", "if", "(", "currTextBegin", ">", "prevTextEnd", ")", "{", "RegionFragment", "*", "frag", "=", "new", "RegionFragment", "(", "cantUnwindRegion", ",", "nullptr", ")", ";", "frag", "->", "setParent", "(", "sectData", ")", ";", "list", ".", "insert", "(", "it", ",", "frag", ")", ";", "Relocation", "*", "reloc", "=", "Relocation", "::", "Create", "(", "static_cast", "<", "uint32_t", ">", "(", "llvm", "::", "ELF", "::", "R__PREL31", ")", ",", "*", "FragmentRef", "::", "Create", "(", "*", "frag", ",", "", ")", ",", "", ")", ";", "reloc", "->", "setSymInfo", "(", "CreateLocalSymbolToFragmentEnd", "(", "pModule", ",", "*", "prevTextFrag", ")", ")", ";", "addExtraRelocation", "(", "reloc", ")", ";", "}", "prevTextEnd", "=", "currTextBegin", "+", "currTextFrag", "->", "size", "(", ")", ";", "prevTextFrag", "=", "currTextFrag", ";", "++", "it", ";", "}", "RegionFragment", "*", "frag", "=", "new", "RegionFragment", "(", "cantUnwindRegion", ",", "nullptr", ")", ";", "frag", "->", "setParent", "(", "sectData", ")", ";", "list", ".", "push_back", "(", "frag", ")", ";", "Relocation", "*", "reloc", "=", "Relocation", "::", "Create", "(", "static_cast", "<", "uint32_t", ">", "(", "llvm", "::", "ELF", "::", "R__PREL31", ")", ","], "ground_truth": ["*", "FragmentRef", "::", "Create", "(", "*", "frag", ",", "", ")", ",", "", ")", ";"], "File": "ARMLDBackend", "Func": "rewriteARMExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46243, "Length": 189, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "last", "->", "getKind", "(", ")", "==", "Fragment", "::", "Null", ")", ";", "tmp", ".", "splice", "(", "tmp", ".", "end", "(", ")", ",", "list", ",", "first", ")", ";", "tmp", ".", "splice", "(", "tmp", ".", "end", "(", ")", ",", "list", ",", "last", ")", ";", "}", "sort", "(", "list", ",", "ExIdxFragmentComparator", "(", "*", "m_pExData", ")", ")", ";", "llvm", "::", "StringRef", "cantUnwindRegion", "(", "g_CantUnwindEntry", ",", "sizeof", "(", "g_CantUnwindEntry", ")", ")", ";", "SectionData", "::", "FragmentListType", "::", "iterator", "it", "=", "list", ".", "begin", "(", ")", ";", "if", "(", "it", "!=", "list", ".", "end", "(", ")", ")", "{", "Fragment", "*", "prevTextFrag", "=", "m_pExData", "->", "getTupleByExIdx", "(", "&", "*", "it", ")", "->", "getTextFragment", "(", ")", ";", "uint64_t", "prevTextEnd", "=", "prevTextFrag", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ".", "addr", "(", ")", "+", "prevTextFrag", "->", "getOffset", "(", ")", "+", "prevTextFrag", "->", "size", "(", ")", ";", "++", "it", ";", "while", "(", "it", "!=", "list", ".", "end", "(", ")", ")", "{", "Fragment", "*", "currTextFrag", "=", "m_pExData", "->", "getTupleByExIdx", "(", "&", "*", "it", ")", "->", "getTextFragment", "(", ")", ";", "uint64_t", "currTextBegin", "=", "currTextFrag", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ".", "addr", "(", ")", "+", "currTextFrag", "->", "getOffset", "(", ")", ";", "if", "(", "currTextBegin", ">", "prevTextEnd", ")", "{", "RegionFragment", "*", "frag", "=", "new", "RegionFragment", "(", "cantUnwindRegion", ",", "nullptr", ")", ";", "frag", "->", "setParent", "(", "sectData", ")", ";", "list", ".", "insert", "(", "it", ",", "frag", ")", ";", "Relocation", "*", "reloc", "=", "Relocation", "::", "Create", "(", "static_cast", "<", "uint32_t", ">", "(", "llvm", "::", "ELF", "::", "R__PREL31", ")", ",", "*", "FragmentRef", "::", "Create", "(", "*", "frag", ",", "", ")", ",", "", ")", ";", "reloc", "->", "setSymInfo", "(", "CreateLocalSymbolToFragmentEnd", "(", "pModule", ",", "*", "prevTextFrag", ")", ")", ";", "addExtraRelocation", "(", "reloc", ")", ";", "}", "prevTextEnd", "=", "currTextBegin", "+", "currTextFrag", "->", "size", "(", ")", ";", "prevTextFrag", "=", "currTextFrag", ";", "++", "it", ";", "}", "RegionFragment", "*", "frag", "=", "new", "RegionFragment", "(", "cantUnwindRegion", ",", "nullptr", ")", ";", "frag", "->", "setParent", "(", "sectData", ")", ";", "list", ".", "push_back", "(", "frag", ")", ";", "Relocation", "*", "reloc", "=", "Relocation", "::", "Create", "(", "static_cast", "<", "uint32_t", ">", "(", "llvm", "::", "ELF", "::", "R__PREL31", ")", ",", "*", "FragmentRef", "::", "Create", "(", "*", "frag", ",", "", ")", ",", "", ")", ";", "reloc", "->", "setSymInfo", "(", "CreateLocalSymbolToFragmentEnd", "(", "pModule", ",", "*", "prevTextFrag", ")", ")", ";", "addExtraRelocation", "(", "reloc", ")", ";", "}", "list", ".", "splice", "(", "list", ".", "begin", "(", ")", ",", "tmp", ",", "tmp", ".", "begin", "(", ")", ")", ";", "list", ".", "splice", "(", "list", ".", "end", "(", ")", ",", "tmp", ",", "tmp", ".", "begin", "(", ")", ")", ";", "uint64_t", "offset", "=", "", ";", "for", "(", "SectionData", "::", "iterator", "it", "=", "sectData", "->", "begin", "(", ")", ",", "end", "=", "sectData", "->", "end", "(", ")", ";", "it", "!=", "end", ";", "++", "it"], "ground_truth": [")", "{"], "File": "ARMLDBackend", "Func": "rewriteARMExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46244, "Length": 449, "Cover_Rate": 0.7918871252204586} {"Template_token": ["", "static", "bool", "AEABI", "(", "const", "Subtarget", "&", "ST", ")", "{", "return", "ST", ".", "isTargetAEABI", "(", ")", "||", "ST", ".", "isTargetGNUAEABI"], "ground_truth": ["(", ")", "||", "ST", ".", "isTargetMuslAEABI", "(", ")", ";"], "File": "ARMLegalizerInfo (2)", "Func": "AEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46245, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "return", "ST", ".", "isTargetAEABI", "(", ")", "||", "ST", ".", "isTargetGNUAEABI", "(", ")", "||", "ST"], "ground_truth": [".", "isTargetMuslAEABI", "(", ")", ";"], "File": "ARMLegalizerInfo (2)", "Func": "AEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46246, "Length": 19, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "LegalizerInfo", "::", "FCmpLibcallsList", "LegalizerInfo", "::", "getFCmpLibcalls", "(", "CmpInst", "::", "Predicate", "Predicate", ",", "unsigned", "Size", ")", "const", "{", "assert", "(", "CmpInst", "::", "isFPPredicate", "(", "Predicate"], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMLegalizerInfo (2)", "Func": "getFCmpLibcalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46247, "Length": 29, "Cover_Rate": 0.4915254237288136} {"Template_token": ["", "FCmp32Libcalls", ".", "resize", "(", "CmpInst", "::", "LAST_FCMP_PREDICATE", "+", "", ")", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "O_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", ",", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp64Libcalls", ".", "resize", "(", "CmpInst", "::", "LAST_FCMP_PREDICATE", "+", "", ")", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F64", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F64", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F64", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F64", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "O_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F64", ","], "ground_truth": ["CmpInst", "::", "ICMP_SGE", "}", "}", ";"], "File": "ARMLegalizerInfo (2)", "Func": "setFCmpLibcallsGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46248, "Length": 441, "Cover_Rate": 0.7325581395348837} {"Template_token": ["", "LegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "", ",", "Unsupported", "}", ",", "{", "", ",", "WidenScalar", "}", ",", "{", "", ",", "Unsupported", "}", ",", "{", "", ",", "WidenScalar", "}", ",", "{", "", ",", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+"], "ground_truth": ["", ",", "Unsupported", "}", ")", ";"], "File": "ARMLegalizerInfo (2)", "Func": "widen_8_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46249, "Length": 68, "Cover_Rate": 0.6238532110091743} {"Template_token": ["", "}", "if", "(", "ST", ".", "hasV5TOps", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "G_CTLZ", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTLZ_ZERO_UNDEF", ")", ".", "lowerFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "G_CTLZ_ZERO_UNDEF", ")", ".", "libcallFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTLZ", ")", ".", "lowerFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "}", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "p0", "}", ",", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalFor", "(", "{", "{", "s64", ",", "p0", "}", "}", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ","], "ground_truth": ["Lower", ")", ";"], "File": "ARMLegalizerInfo11", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46250, "Length": 440, "Cover_Rate": 0.3890362511052166} {"Template_token": ["", "auto", "&", "LoadStoreBuilder", "=", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s1", ",", "p0", ",", "", ",", "", "}", ",", "{", "s8", ",", "p0", ",", "", ",", "", "}", ",", "{", "s16", ",", "p0", ",", "", ",", "", "}", ",", "{", "s32", ",", "p0", ",", "", ",", "", "}", ",", "{", "p0", ",", "p0", ",", "", ",", "", "}", "}", ")", ".", "unsupportedIfMemSizeNotPow2", "(", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_GLOBAL_VALUE", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_PTR_ADD", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2Base", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s64", ",", "p0", ",", "", ",", "", "}", "}", ")", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "customFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "customForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")"], "ground_truth": ["setFCmpLibcallsAEABI", "(", ")", ";"], "File": "ARMLegalizerInfo14", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46251, "Length": 456, "Cover_Rate": 0.35049961568024596} {"Template_token": ["", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MIRBuilder", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "(", ")", "!=", "", ")", "{", "assert", "(", "Results", ".", "size", "(", ")", "==", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMLegalizerInfo14", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46252, "Length": 233, "Cover_Rate": 0.30497382198952877} {"Template_token": ["", "static", "void", "addAndInterleaveWithUnsupported", "(", "LegacyLegalizerInfo", "::", "SizeAndActionsVec", "&", "result", ",", "const", "LegacyLegalizerInfo", "::", "SizeAndActionsVec", "&", "v", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "v", ".", "size"], "ground_truth": ["(", ")", ";", "++", "i", ")", "{"], "File": "ARMLegalizerInfo1", "Func": "addAndInterleaveWithUnsupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46253, "Length": 37, "Cover_Rate": 0.33636363636363636} {"Template_token": ["", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", ",", "", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", ",", "", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", ",", "", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MIRBuilder", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "", ")", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ","], "ground_truth": ["LibcallResult", ",", "Zero", ")", ";"], "File": "ARMLegalizerInfo1", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46254, "Length": 253, "Cover_Rate": 0.32603092783505155} {"Template_token": ["", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", ".", "resize", "(", "CmpInst", "::", "LAST_FCMP_PREDICATE", "+", "", ")", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F64", ",", "CmpInst", "::"], "ground_truth": ["ICMP_EQ", "}", "}", ";"], "File": "ARMLegalizerInfo1", "Func": "setFCmpLibcallsAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46255, "Length": 411, "Cover_Rate": 0.6827242524916943} {"Template_token": ["", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32"], "ground_truth": [",", "CmpInst", "::", "ICMP_NE", "}", "}", ";"], "File": "ARMLegalizerInfo1", "Func": "setFCmpLibcallsGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46256, "Length": 228, "Cover_Rate": 0.3787375415282392} {"Template_token": ["", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", ",", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_NE", "}", "}", ";", "FCmp64Libcalls", ".", "resize", "(", "CmpInst", "::", "LAST_FCMP_PREDICATE", "+", "", ")", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F64", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F64", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F64", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F64", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB"], "ground_truth": ["::", "OLT_F64", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";"], "File": "ARMLegalizerInfo1", "Func": "setFCmpLibcallsGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46257, "Length": 335, "Cover_Rate": 0.5564784053156147} {"Template_token": ["", "LegacyLegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "WidenScalar", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "WidenScalar", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ")", ";", "return"], "ground_truth": ["result", ";"], "File": "ARMLegalizerInfo1", "Func": "widen_8_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46258, "Length": 83, "Cover_Rate": 0.6859504132231405} {"Template_token": ["", "{", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "WidenScalar", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "WidenScalar", "}", ",", "{", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ")", ";", "return", "result"], "ground_truth": [";"], "File": "ARMLegalizerInfo1", "Func": "widen_8_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46259, "Length": 77, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", ",", "G_ANYEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_CONSTANT", ",", "", ",", "widen_1_8_16", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_ICMP", ",", "", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "}", "else", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Libcall", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Custom", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Custom", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_FREM", ",", "G_FPOW", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Libcall", ")", ";", "computeTables", "(", ")"], "ground_truth": [";"], "File": "ARMLegalizerInfo20", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46260, "Length": 440, "Cover_Rate": 0.5804749340369393} {"Template_token": ["", "for", "(", "unsigned", "Op", ":", "{", "G_SREM", ",", "G_UREM", "}", ")", "{", "setLegalizeScalarToDifferentSizeStrategy", "(", "Op", ",", "", ",", "widen_8_16", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Lower", ")", ";", "else", "if", "(", "AEABI", "(", "ST", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Custom", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", ",", "G_ANYEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_CONSTANT", ",", "", ",", "widen_1_8_16", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_ICMP", ",", "", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "}", "else", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Libcall", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Custom", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Custom"], "ground_truth": [")", ";"], "File": "ARMLegalizerInfo20", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46261, "Length": 445, "Cover_Rate": 0.5870712401055409} {"Template_token": ["", "auto", "&", "Ctx", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "("], "ground_truth": [")", "!=", "", ")", "{"], "File": "ARMLegalizerInfo20", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46262, "Length": 282, "Cover_Rate": 0.373015873015873} {"Template_token": ["", "Type", "*", "ArgTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "StructType", "*", "RetTy", "=", "StructType", "::", "get", "(", "Ctx", ",", "{", "ArgTy", ",", "ArgTy", "}", ",", "true", ")", ";", "auto", "RetVal", "=", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "RetTy", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getDataLayout", "(", ")", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ",", "{", "RetVal", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "MIRBuilder", ".", "buildUnmerge", "(", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ",", "OriginalResult", "}", ",", "RetVal", ")", ";", "break", ";", "}", "case", "G_FCMP", ":", "{", "assert", "(", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "==", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "", ")", ";", "auto", "OpSize", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "auto", "OriginalResult", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "Predicate", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ")", ";", "auto", "Libcalls", "=", "getFCmpLibcalls", "(", "Predicate", ",", "OpSize", ")", ";", "if", "(", "Libcalls", ".", "empty", "(", ")", ")", "{", "assert", "(", "(", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "||", "Predicate", "==", "CmpInst", "::", "FCMP_FALSE", ")", "&&", "", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OriginalResult", ",", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "?", "", ":", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "&", "Ctx", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI"], "ground_truth": [".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";"], "File": "ARMLegalizerInfo20", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46263, "Length": 487, "Cover_Rate": 0.6441798941798942} {"Template_token": ["", "for", "(", "unsigned", "Op", ":", "{", "G_SDIV", ",", "G_UDIV", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SREM", ",", "G_UREM", "}", ")", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Lower", ")", ";", "else", "if", "(", "AEABI", "(", "ST", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Custom", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_CONSTANT", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "}", "else", "{", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FADD", ",", "Ty", "}", ",", "Libcall", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Custom", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ","], "ground_truth": ["Custom", ")", ";"], "File": "ARMLegalizerInfo22", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46264, "Length": 500, "Cover_Rate": 0.6596306068601583} {"Template_token": ["", "for", "(", "unsigned", "Op", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SDIV", ",", "G_UDIV", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Custom", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMLegalizerInfo27", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46265, "Length": 253, "Cover_Rate": 0.5488069414316703} {"Template_token": ["", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64"], "ground_truth": ["}", ",", "Legal", ")", ";"], "File": "ARMLegalizerInfo27", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46266, "Length": 147, "Cover_Rate": 0.3188720173535792} {"Template_token": ["", "LegalizerHelper", "Helper", "(", "MIRBuilder", ".", "getMF", "(", ")", ")", ";", "MachineInstr", "*", "NewMI", "=", "nullptr", ";", "Helper", ".", "MIRBuilder", ".", "recordInsertions", "(", "[", "&", "]", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "G_SDIV", "||", "MI", "->", "getOpcode", "(", ")", "==", "G_UDIV", ")", "NewMI", "=", "MI", ";", "}", ")", ";", "auto", "Result", "=", "Helper", ".", "widenScalar", "(", "MI", ",", "", ",", "LLT", "::", "scalar", "(", "", ")", ")", ";", "Helper", ".", "MIRBuilder", ".", "stopRecordingInsertions", "(", ")", ";", "if", "(", "Result", "==", "LegalizerHelper", "::", "UnableToLegalize", ")", "{", "return", "false", ";", "}", "assert", "(", "NewMI", "&&", "", ")", ";", "assert", "(", "(", "NewMI", "->", "getOpcode", "(", ")", "==", "G_SDIV", "||", "NewMI", "->", "getOpcode", "(", ")", "==", "G_UDIV", ")", "&&", "", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "NewMI", "->", "getOperand", "(", "", ")", ".", "getReg", "("], "ground_truth": [")", ")", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMLegalizerInfo27", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46267, "Length": 153, "Cover_Rate": 0.5708955223880597} {"Template_token": ["", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2Base", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s64", ",", "p0", ",", "", ",", "", "}", "}", ")", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "customFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "customForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "libcallFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "libcallFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP4Base", "(", ")", ")", "getActionDefinitionsBuilder", "(", "G_FMA", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "else", "getActionDefinitionsBuilder", "(", "G_FMA", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FREM", ",", "G_FPOW", "}", ")", "."], "ground_truth": ["libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";"], "File": "ARMLegalizerInfo29", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46268, "Length": 444, "Cover_Rate": 0.3589329021827001} {"Template_token": ["", "for", "(", "unsigned", "Op", ":", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "p0", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_CONSTANT", ",", "", ",", "widen_1_8_16", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_ICMP", ",", "", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MERGE_VALUES", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MERGE_VALUES", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "}", "else", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Libcall", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Custom", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Custom", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")"], "ground_truth": [";"], "File": "ARMLegalizerInfo2", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46269, "Length": 422, "Cover_Rate": 0.48786127167630056} {"Template_token": ["", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", ",", "G_ANYEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_INTTOPTR", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_INTTOPTR", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_PTRTOINT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_PTRTOINT", ",", "", ",", "p0", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "p0", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_CONSTANT", ",", "", ",", "widen_1_8_16", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_ICMP", ",", "", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MERGE_VALUES", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MERGE_VALUES", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "", ",", "s64", "}", ",", "Legal", ")", ";", "}", "else", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Libcall", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "", ",", "s32", "}", ",", "Custom"], "ground_truth": [")", ";"], "File": "ARMLegalizerInfo2", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46270, "Length": 480, "Cover_Rate": 0.5549132947976878} {"Template_token": ["", "case", "G_FCMP", ":", "{", "assert", "(", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "==", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "", ")", ";", "auto", "OpSize", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "auto", "OriginalResult", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "Predicate", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ")", ";", "auto", "Libcalls", "=", "getFCmpLibcalls", "(", "Predicate", ",", "OpSize", ")", ";", "if", "(", "Libcalls", ".", "empty", "(", ")", ")", "{", "assert", "(", "(", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "||", "Predicate", "==", "CmpInst", "::", "FCMP_FALSE", ")", "&&", "", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OriginalResult", ",", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "?", "", ":", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "&", "Ctx", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "(", ")", "!=", "", ")", "{", "assert", "(", "Results", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MIRBuilder", ".", "buildOr", "(", "OriginalResult", ",", "Results", "[", "", "]", ",", "Results", "[", "", "]", ")", ";", "}", "break", ";", "}", "}", "MI", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMLegalizerInfo2", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46271, "Length": 488, "Cover_Rate": 0.6455026455026455} {"Template_token": ["", "assert", "(", "v", ".", "size", "(", ")", ">=", "", ")", ";", "assert", "(", "v", "[", "", "]", ".", "first", ">", "", ")", ";", "LegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "", ","], "ground_truth": ["LegalizerInfo", "::", "Unsupported", "}", ")", ";"], "File": "ARMLegalizerInfo2", "Func": "widen_1_8_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46272, "Length": 111, "Cover_Rate": 0.8604651162790697} {"Template_token": ["", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result"], "ground_truth": [",", "v", ")", ";"], "File": "ARMLegalizerInfo2", "Func": "widen_1_8_16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46273, "Length": 56, "Cover_Rate": 0.43410852713178294} {"Template_token": ["", "const", "LLT", "s16", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "", ")", ";", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "Op", ",", "", ",", "p0", "}", ",", "Legal", ")", ";", "}", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "G_ADD", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal"], "ground_truth": [")", ";"], "File": "ARMLegalizerInfo30", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46274, "Length": 236, "Cover_Rate": 0.6820809248554913} {"Template_token": ["", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "p0", "}", ",", "{", "s1", "}", ")", ";", "auto", "&", "LoadStoreBuilder", "=", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s1", ",", "p0", ",", "", ",", "", "}", ",", "{", "s8", ",", "p0", ",", "", ",", "", "}", ",", "{", "s16", ",", "p0", ",", "", ",", "", "}", ",", "{", "s32", ",", "p0", ",", "", ",", "", "}", ",", "{", "p0", ",", "p0", ",", "", ",", "", "}", "}", ")", ".", "unsupportedIfMemSizeNotPow2", "(", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_GLOBAL_VALUE", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s64", ",", "p0", ",", "", ",", "", "}", "}", ")", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "customFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "customForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "("], "ground_truth": [")", ";"], "File": "ARMLegalizerInfo31", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46275, "Length": 497, "Cover_Rate": 0.41485809682804675} {"Template_token": ["", "auto", "OpSize", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "auto", "OriginalResult", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "Predicate", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getPredicate", "(", ")", ")", ";", "auto", "Libcalls", "=", "getFCmpLibcalls", "(", "Predicate", ",", "OpSize", ")", ";", "if", "(", "Libcalls", ".", "empty", "(", ")", ")", "{", "assert", "(", "(", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "||", "Predicate", "==", "CmpInst", "::", "FCMP_FALSE", ")", "&&", "", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OriginalResult", ",", "Predicate", "==", "CmpInst", "::", "FCMP_TRUE", "?", "", ":", "", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ","], "ground_truth": ["", ")", ";"], "File": "ARMLegalizerInfo34", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46276, "Length": 355, "Cover_Rate": 0.4604409857328145} {"Template_token": ["", "return", "true", ";", "}", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "("], "ground_truth": [")", "!=", "", ")", "{"], "File": "ARMLegalizerInfo38", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46277, "Length": 268, "Cover_Rate": 0.3494132985658409} {"Template_token": ["", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "(", "OpSize", "==", "", "||", "OpSize", "==", "", ")", "&&", "", ")", ";", "auto", "*", "ArgTy", "=", "OpSize", "==", "", "?", "Type", "::", "getFloatTy", "(", "Ctx", ")", ":", "Type", "::", "getDoubleTy", "(", "Ctx", ")", ";", "auto", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "SmallVector", "<", "Register", ",", "", ">", "Results", ";", "for", "(", "auto", "Libcall", ":", "Libcalls", ")", "{", "auto", "LibcallResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", ",", "{", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "ArgTy", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "", ")", ";", "auto", "Zero", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "Zero", ",", "", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "(", ")", "!=", "", ")", "{", "assert", "(", "Results", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MIRBuilder", ".", "buildOr", "(", "OriginalResult", ",", "Results", "[", "", "]", ",", "Results", "[", "", "]", ")", ";", "}", "break", ";", "}", "case", "G_FCONSTANT"], "ground_truth": [":", "{"], "File": "ARMLegalizerInfo38", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46278, "Length": 312, "Cover_Rate": 0.4067796610169492} {"Template_token": ["", "}", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalFor", "(", "{", "{", "s64", ",", "p0", "}", "}", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "customFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "customForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "libcallFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "libcallFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "libcallForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP4", "(", ")", ")", "getActionDefinitionsBuilder", "(", "G_FMA", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "else", "getActionDefinitionsBuilder", "(", "G_FMA", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FREM", ",", "G_FPOW", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "computeTables", "(", ")", ";", "verify", "(", "*", "ST", "."], "ground_truth": ["getInstrInfo", "(", ")", ")", ";"], "File": "ARMLegalizerInfo39", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46279, "Length": 485, "Cover_Rate": 0.40450375312760634} {"Template_token": ["", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "", ")", ";", "getActionDefinitionsBuilder", "(", "G_GLOBAL_VALUE", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_UDIV", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "else", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_UDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SREM", ",", "G_UREM", "}", ")", "{", "setLegalizeScalarToDifferentSizeStrategy", "(", "Op", ",", "", ",", "widen_8_16", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Lower", ")", ";", "else", "if", "(", "AEABI", "(", "ST", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Custom", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "getActionDefinitionsBuilder", "(", "{", "G_SEXT", ",", "G_ZEXT", ",", "G_ANYEXT", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s1", ",", "s8", ",", "s16", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_INTTOPTR", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_PTRTOINT", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "p0", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "p0", "}", ",", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_CONSTANT", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "clampScalar", "(", "", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "auto", "&", "LoadStoreBuilder", "=", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s1", ",", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ",", "{", "p0", "}", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32"], "ground_truth": [",", "s64", "}", ")", ";"], "File": "ARMLegalizerInfo4", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46280, "Length": 466, "Cover_Rate": 0.4941675503711559} {"Template_token": ["", "assert", "(", "v", ".", "size", "(", ")", ">=", "", ")", ";", "assert", "(", "v", "[", "", "]", ".", "first", ">", "", ")", ";", "LegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "", ",", "LegalizerInfo", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "", ",", "LegalizerInfo", "::", "NarrowScalar", "}", ")", ";", "return", "result"], "ground_truth": [";"], "File": "ARMLegalizerInfo6", "Func": "widen_1_8_16_narrowToLargest", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46281, "Length": 114, "Cover_Rate": 0.8837209302325582} {"Template_token": ["", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_CONSTANT", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", ""], "ground_truth": [",", "s32", "}", ",", "Legal", ")", ";"], "File": "ARMLegalizerInfo8", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46282, "Length": 299, "Cover_Rate": 0.4147018030513176} {"Template_token": ["", "assert", "(", "CmpInst", "::", "isFPPredicate", "("], "ground_truth": ["Predicate", ")", "&&", "", ")", ";"], "File": "ARMLegalizerInfo8", "Func": "getFCmpLibcalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46283, "Length": 12, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "LegalizerInfo", "::", "FCmpLibcallsList", "LegalizerInfo", "::", "getFCmpLibcalls", "(", "CmpInst", "::", "Predicate", "Predicate", ")", "const", "{", "assert", "(", "CmpInst", "::", "isFPPredicate", "(", "Predicate", ")", "&&", "", ")", ";", "return", "FCmp32Libcalls", "[", "Predicate"], "ground_truth": ["]", ";"], "File": "ARMLegalizerInfo8", "Func": "getFCmpLibcalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46284, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "O_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UEQ", "]"], "ground_truth": ["=", "{"], "File": "ARMLegalizerInfo8", "Func": "setFCmpLibcallsAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46285, "Length": 170, "Cover_Rate": 0.5573770491803278} {"Template_token": ["", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "O_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UEQ", "]"], "ground_truth": ["=", "{"], "File": "ARMLegalizerInfo8", "Func": "setFCmpLibcallsAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46286, "Length": 257, "Cover_Rate": 0.8426229508196721} {"Template_token": ["", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_SGE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_SGT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_SLE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SLT", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "O_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_SGE"], "ground_truth": ["}", "}", ";"], "File": "ARMLegalizerInfo8", "Func": "setFCmpLibcallsGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46287, "Length": 133, "Cover_Rate": 0.4360655737704918} {"Template_token": ["", "setAction", "(", "{", "Op", ",", "", ",", "p0", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SDIV", ",", "G_UDIV", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SREM", ",", "G_UREM", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "if", "(", "ST", ".", "hasDivideInMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Lower", ")", ";", "else", "if", "(", "AEABI", "(", "ST", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Custom", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")"], "ground_truth": ["setAction", "(", "{", "G_CONSTANT", ",", "Ty", "}", ",", "WidenScalar", ")", ";"], "File": "ARMLegalizerInfo9", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46288, "Length": 376, "Cover_Rate": 0.47414880201765447} {"Template_token": ["", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "p0", "}", ",", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s1", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "auto", "&", "PhiBuilder", "=", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ".", "minScalar", "(", "", ",", "s32", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "legalFor", "(", "{", "{", "s64", ",", "p0", "}", "}", ")", ";", "PhiBuilder", ".", "legalFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_MERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_UNMERGE_VALUES", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FPTOSI", ",", "G_FPTOUI", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SITOFP", ",", "G_UITOFP", "}", ")", ".", "legalForCartesianProduct", "(", "{", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ";", "}", "else", "{", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "LoadStoreBuilder", ".", "maxScalar", "(", "", ",", "s32", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "G_FNEG", ",", "Ty", "}", ",", "Lower", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "customFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "customForCartesianProduct", "(", "{", "s1", "}", ",", "{", "s32", ",", "s64", "}", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "libcallFor", "(", "{", "{", "s64"], "ground_truth": [",", "s32", "}", "}", ")", ";"], "File": "ARMLegalizerInfo", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46289, "Length": 406, "Cover_Rate": 0.34909716251074807} {"Template_token": ["", "static", "void", "concatenateMemOperands", "(", "MachineInstr", "*", "MI", ",", "MachineInstr", "*", "Op0", ",", "MachineInstr", "*", "Op1", ")", "{", "assert", "(", "MI", "->", "memoperands_empty", "(", ")", "&&", "", ")", ";", "size_t", "numMemRefs", "=", "(", "Op0", "->", "memoperands_end", "(", ")", "-", "Op0", "->", "memoperands_begin", "(", ")", ")", "+", "(", "Op1", "->", "memoperands_end", "(", ")", "-", "Op1", "->", "memoperands_begin", "(", ")", ")", ";", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemBegin", "=", "MF", "->", "allocateMemRefsArray", "(", "numMemRefs", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemEnd", "=", "std", "::", "copy", "(", "Op0", "->", "memoperands_begin", "(", ")", ",", "Op0", "->", "memoperands_end", "(", ")", ",", "MemBegin", ")", ";", "MemEnd", "=", "std", "::", "copy", "(", "Op1", "->", "memoperands_begin", "(", ")", ",", "Op1", "->", "memoperands_end", "(", ")", ","], "ground_truth": ["MemEnd", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "concatenateMemOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46290, "Length": 130, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "}", "else", "{", "MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ";", "}", "MIB", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "return", "MIB", ".", "getInstr"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "CreateLoadStoreDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46291, "Length": 75, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", "&&", "Base", "!=", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "}", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "nullptr", ";", "bool", "KillOldBase", "=", "BaseKill", "&&", "(", "!", "isi32Store", "(", "Opcode", ")", "||", "!", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", "&&", "(", "BaseOpc", "==", "", "||", "BaseOpc", "==", "", ")", ")", "{", "if", "(", "isLowRegister", "(", "NewBase", ")", "&&", "isLowRegister", "(", "Base", ")", "&&", "!", "STI", "->", "hasV6Ops", "(", ")", ")", "{", "if", "(", "Pred", "!=", "", ")", "return", "nullptr", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "Base", "=", "NewBase", ";", "KillOldBase", "=", "true", ";", "}", "if", "(", "BaseOpc", "==", "", ")", "{", "assert", "(", "Offset", "%", "", "==", "", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", "/", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ",", "true", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "Base", "=", "NewBase", ";", "BaseKill", "=", "true"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "CreateLoadStoreMulti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46292, "Length": 362, "Cover_Rate": 0.3348751156336725} {"Template_token": ["", "unsigned", "SIndex", "=", "", ";", "unsigned", "EIndex", "=", "MemOps", ".", "size", "(", ")", ";", "do", "{", "const", "MachineInstr", "*", "MI", "=", "MemOps", "[", "SIndex", "]", ".", "MI", ";", "int", "Offset", "=", "MemOps", "[", "SIndex", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "PMO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Latest", "=", "SIndex", ";", "unsigned", "Earliest", "=", "SIndex", ";", "unsigned", "Count", "=", "", ";", "bool", "CanMergeToLSDouble", "=", "STI", "->", "isThumb2", "(", ")", "&&", "isNotVFP", "&&", "isValidLSDoubleOffset", "(", "Offset", ")", ";", "if", "(", "STI", "->", "isCortexM3", "(", ")", "&&", "isi32Load", "(", "Opcode", ")", "&&", "PReg", "==", "getLoadStoreBaseOp", "(", "*", "MI", ")", ".", "getReg", "(", ")", ")", "CanMergeToLSDouble", "=", "false", ";", "bool", "CanMergeToLSMulti", "=", "true", ";", "if", "(", "STI", "->", "isSwift", "(", ")", "&&", "!", "isNotVFP", "&&", "(", "PRegNum", "%", "", ")", "==", "", ")", "CanMergeToLSMulti", "=", "false", ";", "if", "(", "PReg", "==", "", "||", "PReg", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "for", "(", "unsigned", "I", "=", "SIndex", "+", "", ";", "I", "<", "EIndex", ";", "++", "I", ",", "++", "Count", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "I", "]", ".", "Offset", ";", "if", "(", "NewOffset", "!=", "Offset", "+", "(", "int", ")", "Size", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MemOps", "[", "I", "]", ".", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "break", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "bool", "PartOfLSMulti", "=", "CanMergeToLSMulti", ";", "if", "(", "PartOfLSMulti", ")", "{", "if", "(", "RegNum", "<=", "PRegNum", ")", "PartOfLSMulti", "=", "false", ";", "else", "if", "(", "!", "isNotVFP", "&&", "RegNum", "!=", "PRegNum", "+", "", ")", "PartOfLSMulti", "=", "false", ";", "}", "bool", "PartOfLSDouble", "=", "CanMergeToLSDouble", "&&", "Count", "<=", "", ";", "if", "(", "!", "PartOfLSMulti", "&&", "!", "PartOfLSDouble", ")", "break", ";", "CanMergeToLSMulti", "&=", "PartOfLSMulti", ";", "CanMergeToLSDouble", "&=", "PartOfLSDouble", ";", "unsigned", "Position", "=", "MemOps", "[", "I", "]", ".", "Position", ";", "if", "(", "Position", "<", "MemOps", "[", "Latest", "]", ".", "Position", ")", "Latest", "=", "I", ";", "else", "if", "(", "Position", ">", "MemOps", "[", "Earliest", "]", ".", "Position", ")", "Earliest", "=", "I", ";", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "}", "MergeCandidate", "*", "Candidate", "=", "new", "(", "Allocator"], "ground_truth": [".", "Allocate", "(", ")", ")", "MergeCandidate", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "FormCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46293, "Length": 406, "Cover_Rate": 0.7097902097902098} {"Template_token": ["", "unsigned", "Opcode", "=", "FirstMI", "->", "getOpcode", "(", ")", ";", "bool", "isNotVFP", "=", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ";", "unsigned", "Size", "=", "getLSMultipleTransferSize", "(", "FirstMI", ")", ";", "unsigned", "SIndex", "=", "", ";", "unsigned", "EIndex", "=", "MemOps", ".", "size", "(", ")", ";", "do", "{", "const", "MachineInstr", "*", "MI", "=", "MemOps", "[", "SIndex", "]", ".", "MI", ";", "int", "Offset", "=", "MemOps", "[", "SIndex", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "PMO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Latest", "=", "SIndex", ";", "unsigned", "Earliest", "=", "SIndex", ";", "unsigned", "Count", "=", "", ";", "bool", "CanMergeToLSDouble", "=", "STI", "->", "isThumb2", "(", ")", "&&", "isNotVFP", "&&", "isValidLSDoubleOffset", "(", "Offset", ")", ";", "if", "(", "STI", "->", "isCortexM3", "(", ")", "&&", "isi32Load", "(", "Opcode", ")", "&&", "PReg", "==", "getLoadStoreBaseOp", "(", "*", "MI", ")", ".", "getReg", "(", ")", ")", "CanMergeToLSDouble", "=", "false", ";", "bool", "CanMergeToLSMulti", "=", "true", ";", "if", "(", "STI", "->", "isSwift", "(", ")", "&&", "!", "isNotVFP", "&&", "(", "PRegNum", "%", "", ")", "==", "", ")", "CanMergeToLSMulti", "=", "false", ";", "if", "(", "PReg", "==", "", "||", "PReg", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "for", "(", "unsigned", "I", "=", "SIndex", "+", "", ";", "I", "<", "EIndex", ";", "++", "I", ",", "++", "Count", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "I", "]", ".", "Offset", ";", "if", "(", "NewOffset", "!=", "Offset", "+", "(", "int", ")", "Size", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MemOps", "[", "I", "]", ".", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "break", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "bool", "PartOfLSMulti", "=", "CanMergeToLSMulti", ";", "if", "(", "PartOfLSMulti", ")", "{", "if", "(", "RegNum", "<=", "PRegNum", ")", "PartOfLSMulti", "=", "false", ";", "else", "if", "(", "!", "isNotVFP", "&&", "RegNum", "!=", "PRegNum", "+", "", ")", "PartOfLSMulti", "=", "false", ";", "}", "bool", "PartOfLSDouble", "=", "CanMergeToLSDouble", "&&", "Count", "<=", "", ";", "if", "(", "!", "PartOfLSMulti", "&&", "!", "PartOfLSDouble", ")", "break", ";", "CanMergeToLSMulti", "&=", "PartOfLSMulti", ";", "CanMergeToLSDouble", "&=", "PartOfLSDouble", ";", "unsigned", "Position", "=", "MemOps", "[", "I", "]", "."], "ground_truth": ["Position", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "FormCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46294, "Length": 382, "Cover_Rate": 0.6678321678321678} {"Template_token": ["", "static", "int", "getMemoryOpOffset", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isAM3", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "unsigned", "NumOperands", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "unsigned", "OffField", "=", "MI", "->", "getOperand", "(", "NumOperands", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", "*", "", ";", "int", "Offset", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", "*", "", ";", "", "Op", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "("], "ground_truth": ["OffField", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46295, "Length": 151, "Cover_Rate": 0.7365853658536585} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "RegDeadKill", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", "|", "getUndefRegState", "(", "BaseUndef", ")", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred"], "ground_truth": [")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46296, "Length": 70, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "MBBI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "FixInvalidRegPairOp", "(", "MBB", ",", "MBBI", ")", ")", "continue", ";", "++", "Position", ";", "if", "(", "isMemoryOp", "(", "*", "MBBI", ")", ")", "{", "unsigned", "Opcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MBBI", ",", "PredReg", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MBBI", ")", ";", "if", "(", "CurrBase", "==", "", ")", "{", "CurrBase", "=", "Base", ";", "CurrOpc", "=", "Opcode", ";", "CurrPred", "=", "Pred", ";", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "if", "(", "CurrOpc", "==", "Opcode", "&&", "CurrBase", "==", "Base", "&&", "CurrPred", "==", "Pred", ")", "{", "bool", "Overlap", "=", "false", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "Overlap", "=", "(", "Base", "==", "Reg", ")", ";", "if", "(", "!", "Overlap", ")", "{", "for", "(", "const", "MemOpQueueEntry", "&", "E", ":", "MemOps", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const"], "ground_truth": ["MergeCandidate", "*", "M1", ")", "{"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46297, "Length": 470, "Cover_Rate": 0.6088082901554405} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "addOperand", "(", "Reg0Op", ")", ".", "addOperand", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addOperand", "(", "Reg0Op", ")", ".", "addOperand", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "assert", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "TII", "->", "get", "(", "NewOpc", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "MIB", ".", "addOperand"], "ground_truth": ["(", "MO", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46298, "Length": 176, "Cover_Rate": 0.35918367346938773} {"Template_token": ["", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";", "}", "else", "{", "EarliestI", "=", "std", "::", "prev", "(", "EarliestI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "Cand", ".", "Instrs", ")", "MBB", ".", "erase", "(", "MI", ")", ";", "if", "(", "EarliestAtBegin", ")", "EarliestI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "EarliestI", "=", "std", "::", "next", "(", "EarliestI", ")", ";", "auto", "FixupRange", "=", "make_range", "(", "EarliestI", ",", "iterator", "(", "Merged", ")", ")", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "unsigned", "&", "ImpDefReg", ":", "ImpDefs", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "ImpDefReg", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", "."], "ground_truth": ["setIsUndef", "(", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46299, "Length": 243, "Cover_Rate": 0.31973684210526315} {"Template_token": ["", "if", "(", "isThumb1", ")", "return", "false", ";", "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevI", "->", "isDebugValue", "(", ")", "&&", "PrevI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "PrevI", ";", "MachineInstr", "*", "PrevMI", "=", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "PrevMI", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "*", "MBBI", ")", ";", "MBB", ".", "erase", "("], "ground_truth": ["MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46300, "Length": 241, "Cover_Rate": 0.8310344827586207} {"Template_token": ["", "void", "LoadStoreOpt", "::", "moveLiveRegsBefore", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "const_iterator", "Before", ")", "{", "if", "(", "!", "LiveRegsValid", ")", "{", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "&", "MBB", ",", "true", ")", ";", "LiveRegPos", "=", "MBB", ".", "end", "(", ")", ";", "LiveRegsValid", "=", "true", ";", "}", "while", "(", "LiveRegPos", "!=", "Before", ")", "{", "--", "LiveRegPos", ";", "LiveRegs", ".", "stepBackward", "("], "ground_truth": ["*", "LiveRegPos", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "moveLiveRegsBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46301, "Length": 70, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2StsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "StBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";", "Base2StsMap", ".", "clear", "(", ")", ";", "LdBases", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46302, "Length": 213, "Cover_Rate": 0.3207831325301205} {"Template_token": ["", "MachineInstr", "*", "FirstOp", "=", "nullptr", ";", "MachineInstr", "*", "LastOp", "=", "nullptr", ";", "int", "LastOffset", "=", "", ";", "unsigned", "LastOpcode", "=", "", ";", "unsigned", "LastBytes", "=", "", ";", "unsigned", "NumMove", "=", "", ";", "for", "(", "int", "i", "=", "Ops", ".", "size", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "MachineInstr", "*", "Op", "=", "Ops", "[", "i", "]", ";", "unsigned", "Loc", "=", "MI2LocMap", "[", "Op", "]", ";", "if", "(", "Loc", "<=", "FirstLoc", ")", "{", "FirstLoc", "=", "Loc", ";", "FirstOp", "=", "Op", ";", "}", "if", "(", "Loc", ">=", "LastLoc", ")", "{", "LastLoc", "=", "Loc", ";", "LastOp", "=", "Op", ";", "}", "unsigned", "LSMOpcode", "=", "getLoadStoreMultipleOpcode", "(", "Op", "->", "getOpcode", "(", ")", ",", "", ")", ";", "if", "(", "LastOpcode", "&&", "LSMOpcode", "!=", "LastOpcode", ")", "break", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "Op", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "Op", ")", ";", "if", "(", "LastBytes", ")", "{", "if", "(", "Bytes", "!=", "LastBytes", "||", "Offset", "!=", "(", "LastOffset", "+", "(", "int", ")", "Bytes", ")", ")", "break", ";", "}", "LastOffset", "=", "Offset", ";", "LastBytes", "=", "Bytes", ";", "LastOpcode", "=", "LSMOpcode", ";", "if", "(", "++", "NumMove", "==", "", ")", "break", ";", "}", "if", "(", "NumMove", "<=", "", ")", "Ops", ".", "pop_back", "(", ")", ";", "else", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "MemOps", ";", "SmallSet", "<", "unsigned", ",", "", ">", "MemRegs", ";", "for", "(", "int", "i", "=", "NumMove", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "FirstReg", "=", "", ",", "SecondReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "="], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46303, "Length": 429, "Cover_Rate": 0.44780793319415446} {"Template_token": ["", "TD", "=", "&", "Fn", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46304, "Length": 42, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "for", "(", "auto", "Use", ":", "Prev", "->", "uses", "(", ")", ")", "if", "(", "Use", ".", "isKill", "(", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Use", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ")", ".", "copyImplicitOps", "(", "&", "*", "MBBI", ")", ";", "MBB", ".", "erase", "("], "ground_truth": ["MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer (2)3", "Func": "CombineMovBx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46305, "Length": 70, "Cover_Rate": 0.3977272727272727} {"Template_token": ["", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "LoadStoreMultipleOpti", "("], "ground_truth": ["MBB", ")", ";"], "File": "ARMLoadStoreOptimizer (2)3", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46306, "Length": 67, "Cover_Rate": 0.38285714285714284} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "LoadStoreMultipleOpti", "(", "MBB", ")", ";", "if", "(", "STI", "->", "hasV5TOps", "(", ")", ")", "Modified", "|=", "MergeReturnIntoLDM", "(", "MBB", ")", ";", "if", "(", "isThumb1", ")", "Modified", "|=", "CombineMovBx", "(", "MBB", ")", ";", "}", "Allocator", ".", "DestroyAll", "("], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer (2)3", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46307, "Length": 76, "Cover_Rate": 0.4342857142857143} {"Template_token": ["", "LoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "ID"], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "ARMLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46308, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "LoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "ID"], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "ARMLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46309, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "initializePreAllocLoadStoreOptPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "("], "ground_truth": [")", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "ARMPreAllocLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46310, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "NewOpc", "=", "", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "="], "ground_truth": ["OffImm", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46311, "Length": 217, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBI", "==", "MBB", ".", "begin", "(", ")", "||", "MBBI", "==", "MBB", ".", "end", "(", ")", "||", "MBBI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "Prev", "=", "MBBI", ";", "--", "Prev", ";", "if", "(", "Prev", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Prev", "->", "definesRegister", "(", "", ")", ")", "return", "false", ";", "for", "(", "auto", "Use", ":", "Prev", "->", "uses", "(", ")", ")", "if", "(", "Use", ".", "isKill", "(", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Use", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MBB", ".", "erase", "(", "Prev", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CombineMovBx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46312, "Length": 150, "Cover_Rate": 0.8571428571428571} {"Template_token": ["", "static", "bool", "ContainsReg", "(", "const", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">>", "&", "Regs", ",", "unsigned", "Reg", ")", "{", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "&", "R", ":", "Regs", ")", "if", "(", "R"], "ground_truth": [".", "first", "==", "Reg", ")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "ContainsReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46313, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "static", "bool", "ContainsReg", "(", "const", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">>", "&", "Regs", ",", "unsigned", "Reg", ")", "{", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "&", "R"], "ground_truth": [":", "Regs", ")", "if", "(", "R", ".", "first", "==", "Reg", ")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "ContainsReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46314, "Length": 49, "Cover_Rate": 0.9245283018867925} {"Template_token": ["", "if", "(", "PreAlloc", ")", "return", "new", "PreAllocLoadStoreOpt", "(", ")", ";", "return", "new", "LoadStoreOpt"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "createARMLoadStoreOptimizationPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46315, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "MachineInstr", "*", "LoadStoreOpt", "::", "CreateLoadStoreDouble", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "int", "Offset", ",", "unsigned", "Base", ",", "bool", "BaseKill", ",", "unsigned", "Opcode", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "const", "DebugLoc", "&", "DL", ",", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">>", "Regs", ")", "const", "{", "bool", "IsLoad", "=", "isi32Load", "(", "Opcode", ")", ";", "assert", "(", "(", "IsLoad", "||", "isi32Store", "(", "Opcode", ")", ")", "&&", "", ")", ";", "unsigned", "LoadStoreOpcode", "=", "IsLoad", "?", "", ":", "", ";", "assert", "(", "Regs", ".", "size", "(", ")", "==", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOpcode", ")", ")", ";", "if", "(", "IsLoad", ")", "{", "MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "Regs", "[", ""], "ground_truth": ["]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CreateLoadStoreDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46316, "Length": 193, "Cover_Rate": 0.8391304347826087} {"Template_token": ["", "assert", "(", "(", "IsLoad", "||", "isi32Store", "(", "Opcode", ")", ")", "&&", "", ")", ";", "unsigned", "LoadStoreOpcode", "=", "IsLoad", "?", "", ":", "", ";", "assert", "(", "Regs", ".", "size", "(", ")", "==", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOpcode", ")", ")", ";", "if", "(", "IsLoad", ")", "{", "MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ".", "addReg", "(", "Regs", "[", "", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "", "]", ".", "second", ")", ")", ";", "}", "MIB", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", "."], "ground_truth": ["addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CreateLoadStoreDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46317, "Length": 156, "Cover_Rate": 0.6782608695652174} {"Template_token": ["", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "definesCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46318, "Length": 30, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "definesCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46319, "Length": 30, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "Offset", "=", "", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "MBBI", "==", "BeginMBBI", ")", "return", "EndMBBI", ";", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::"], "ground_truth": ["prev", "(", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "findIncDecBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46320, "Length": 58, "Cover_Rate": 0.46774193548387094} {"Template_token": ["", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "("], "ground_truth": ["OddReg", ",", "BaseReg", ")", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46321, "Length": 438, "Cover_Rate": 0.4572025052192067} {"Template_token": ["", "unsigned", "Size", "=", "getLSMultipleTransferSize", "(", "FirstMI", ")", ";", "unsigned", "SIndex", "=", "", ";", "unsigned", "EIndex", "=", "MemOps", ".", "size", "(", ")", ";", "do", "{", "const", "MachineInstr", "*", "MI", "=", "MemOps", "[", "SIndex", "]", ".", "MI", ";", "int", "Offset", "=", "MemOps", "[", "SIndex", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "PMO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Latest", "=", "SIndex", ";", "unsigned", "Earliest", "=", "SIndex", ";", "unsigned", "Count", "=", "", ";", "bool", "CanMergeToLSDouble", "=", "STI", "->", "isThumb2", "(", ")", "&&", "isNotVFP", "&&", "isValidLSDoubleOffset", "(", "Offset", ")", ";", "if", "(", "STI", "->", "isCortexM3", "(", ")", "&&", "isi32Load", "(", "Opcode", ")", "&&", "PReg", "==", "getLoadStoreBaseOp", "(", "*", "MI", ")", ".", "getReg", "(", ")", ")", "CanMergeToLSDouble", "=", "false", ";", "bool", "CanMergeToLSMulti", "=", "true", ";", "if", "(", "STI", "->", "hasSlowOddRegister", "(", ")", "&&", "!", "isNotVFP", "&&", "(", "PRegNum", "%", "", ")", "==", "", ")", "CanMergeToLSMulti", "=", "false", ";", "if", "(", "PReg", "==", "", "||", "PReg", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "if", "(", "AssumeMisalignedLoadStores", "&&", "!", "mayCombineMisaligned", "(", "*", "STI", ",", "*", "MI", ")", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "for", "(", "unsigned", "I", "=", "SIndex", "+", "", ";", "I", "<", "EIndex", ";", "++", "I", ","], "ground_truth": ["++", "Count", ")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "FormCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46322, "Length": 228, "Cover_Rate": 0.38513513513513514} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getImmScale", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46323, "Length": 28, "Cover_Rate": 0.39436619718309857} {"Template_token": ["", "static", "const", "MachineOperand", "&", "getLoadStoreBaseOp", "(", "const"], "ground_truth": ["MachineInstr", "&", "MI", ")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getLoadStoreBaseOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46324, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "static", "const", "MachineOperand", "&", "getLoadStoreBaseOp", "(", "const", "MachineInstr", "&", "MI"], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getLoadStoreBaseOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46325, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46326, "Length": 160, "Cover_Rate": 0.3411513859275053} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getLoadStoreMultipleSubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46327, "Length": 84, "Cover_Rate": 0.3373493975903614} {"Template_token": ["", "return", "MI", ".", "getOperand"], "ground_truth": ["(", "", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getLoadStoreRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46328, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "return", "MI", ".", "getOperand", "("], "ground_truth": ["", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getLoadStoreRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46329, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46330, "Length": 77, "Cover_Rate": 0.3168724279835391} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "_PREALLOC_LOAD_STORE_OPT_NAME"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46331, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getPreIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46332, "Length": 57, "Cover_Rate": 0.3630573248407643} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getUpdatingLSMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46333, "Length": 207, "Cover_Rate": 0.5036496350364964} {"Template_token": ["", "static", "void", "InsertLDR_STR", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int", "Offset", ",", "bool", "isDef", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "NewOpc", ",", "unsigned", "Reg", ",", "bool", "RegDeadKill", ",", "bool", "RegUndef", ",", "unsigned", "BaseReg", ",", "bool", "BaseKill", ",", "bool", "BaseUndef", ",", "bool", "OffKill", ",", "bool", "OffUndef", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "const", "TargetInstrInfo", "*", "TII", ",", "bool", "isT2", ")", "{", "if", "(", "isDef"], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46334, "Length": 72, "Cover_Rate": 0.3287671232876712} {"Template_token": ["", "return", "Opc", "==", "", "||", "isT1i32Load", "(", "Opc", ")", "||", "isT2i32Load"], "ground_truth": ["(", "Opc", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isi32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46335, "Length": 15, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "static", "bool", "isi32Store", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "", "||", "isT1i32Store", "(", "Opc", ")", "||", "isT2i32Store", "("], "ground_truth": ["Opc", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isi32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46336, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "return", "Opc", "==", "", "||", "isT1i32Store", "(", "Opc", ")", "||", "isT2i32Store", "("], "ground_truth": ["Opc", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isi32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46337, "Length": 15, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "}", "unsigned", "MIPredReg", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", "||", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Reg", "||", "getInstrPredicate", "(", "MI", ",", "MIPredReg", ")", "!=", "Pred", "||", "MIPredReg", "!=", "PredReg", ")", "return", "", ";", "if", "(", "CheckCPSRDef", "&&", "definesCPSR", "(", "MI", ")", ")", "return", "", ";", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*"], "ground_truth": ["Scale", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isIncrementOrDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46338, "Length": 74, "Cover_Rate": 0.3378995433789954} {"Template_token": ["", "static", "bool", "isT1i32Load", "(", "unsigned", "Opc"], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isT1i32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46339, "Length": 8, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "static", "bool", "isT1i32Store", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "", "||"], "ground_truth": ["Opc", "==", "", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isT1i32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46340, "Length": 17, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "static", "bool", "isT1i32Store", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "", "||", "Opc", "=="], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isT1i32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46341, "Length": 17, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc", "==", ""], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isT2i32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46342, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "return", "Opc", "==", "", "||", "Opc"], "ground_truth": ["==", "", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isT2i32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46343, "Length": 9, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "return", "(", "Value", "%", "", ")", "==", "", "&&"], "ground_truth": ["Value", "<", "", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "isValidLSDoubleOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46344, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{", "return", "M0", "->", "InsertPos", "<", "M1", "->", "InsertPos", ";", "}", ";", "std", "::", "sort", "(", "Candidates", ".", "begin", "(", ")", ",", "Candidates", ".", "end", "(", ")", ",", "LessThan", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "const", "MergeCandidate", "*", "Candidate", ":", "Candidates"], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46345, "Length": 333, "Cover_Rate": 0.4274711168164313} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isi32Load", "(", "Opcode", ")", "&&", "!", "isi32Store", "(", "Opcode", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "mayCombineMisaligned", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46346, "Length": 26, "Cover_Rate": 0.3466666666666667} {"Template_token": ["", "static", "bool", "mayCombineMisaligned", "(", "const", "TargetSubtargetInfo", "&", "STI", ",", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isi32Load", "(", "Opcode", ")", "&&", "!", "isi32Store", "(", "Opcode", ")"], "ground_truth": [")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "mayCombineMisaligned", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46347, "Length": 41, "Cover_Rate": 0.5466666666666666} {"Template_token": ["", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "addOperand", "(", "Reg0Op", ")", ".", "addOperand", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addOperand", "(", "Reg0Op", ")", ".", "addOperand", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "assert", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "TII", "->", "get", "(", "NewOpc", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")"], "ground_truth": [")", "MIB", ".", "addOperand", "(", "MO", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46348, "Length": 192, "Cover_Rate": 0.39263803680981596} {"Template_token": ["", "const", "MachineOperand", "&", "BaseOP", "=", "MI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Base", "=", "BaseOP", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46349, "Length": 467, "Cover_Rate": 0.9032882011605415} {"Template_token": ["", "UsedRegs", ".", "insert", "(", "Reg", ")", ";", "if", "(", "IsLoad", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "assert", "(", "MO", ".", "isImplicit", "(", ")", ")", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "!=", "ImpDefs", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "MI", "->", "readsRegister", "(", "DefReg", ")", ")", "continue", ";", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}", "}", "typedef", "MachineBasicBlock", "::", "iterator", "iterator", ";", "MachineInstr", "*", "LatestMI", "=", "Cand", ".", "Instrs", "[", "Cand", ".", "LatestMIIdx", "]", ";", "iterator", "InsertBefore", "=", "std", "::", "next", "(", "iterator", "(", "LatestMI", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "LatestMI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "*", "First", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "First", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "LatestMI", "->", "killsRegister", "(", "Base", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "["], "ground_truth": ["Cand", ".", "EarliestMIIdx", "]", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46350, "Length": 310, "Cover_Rate": 0.4068241469816273} {"Template_token": ["", "unsigned", "Opcode", "=", "PrevMI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", ".", "getOperand", "(", "PrevMI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")"], "ground_truth": ["||", "Opcode", "==", "", ")", "&&", "", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46351, "Length": 96, "Cover_Rate": 0.3310344827586207} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevI", "->", "isDebugValue", "(", ")", "&&", "PrevI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "PrevI", ";", "MachineInstr", "&", "PrevMI", "=", "*", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", ".", "getOperand", "(", "PrevMI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", ".", "setDesc", "(", "TII", "->", "get", "("], "ground_truth": ["NewOpc", ")", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46352, "Length": 146, "Cover_Rate": 0.503448275862069} {"Template_token": ["", "void", "LoadStoreOpt", "::", "moveLiveRegsBefore", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "const_iterator", "Before", ")", "{", "if", "(", "!", "LiveRegsValid", ")", "{", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "LiveRegPos", "=", "MBB", ".", "end", "(", ")", ";", "LiveRegsValid", "=", "true"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "moveLiveRegsBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46353, "Length": 48, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "Base2StsMap", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "StBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";", "Base2StsMap", ".", "clear", "(", ")", ";", "LdBases", ".", "clear", "(", ")", ";", "StBases", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46354, "Length": 223, "Cover_Rate": 0.3323397913561848} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", ")", "MI2LocMap", "[", "&", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "unsigned", "Base", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46355, "Length": 224, "Cover_Rate": 0.33383010432190763} {"Template_token": ["", "bool", "IsStore", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "*", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "*", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{", "InsertSub", "=", "true", ";", "}", "if", "(", "InsertSub", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Base", ")", ",", "true", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "WordOffset", "*", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "return", ";", "}", "if", "(", "MBBI", "->", "killsRegister", "(", "Base", ")", "||", "MBBI", "->", "definesRegister", "(", "Base", ")", ")", "return", ";", "}", "if", "(", "MBB", ".", "succ_size", "(", ")", ">", ""], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer (2)", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46356, "Length": 319, "Cover_Rate": 0.6392785571142284} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "&", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer10", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46357, "Length": 147, "Cover_Rate": 0.3161290322580645} {"Template_token": ["", "NewOpc", "=", "", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "&", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "FirstReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SecondReg", "=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "FirstReg", "==", "SecondReg", ")", "return", "false", ";", "BaseReg", "=", "Op0", "->", "getOperand", "(", ""], "ground_truth": [")", ".", "getReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46358, "Length": 317, "Cover_Rate": 0.6817204301075269} {"Template_token": ["", "if", "(", "Prev", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Prev", "->", "definesRegister", "(", "", ")", ")", "return", "false", ";", "for", "(", "auto", "Use", ":", "Prev", "->", "uses", "(", ")", ")", "if", "(", "Use", ".", "isKill", "(", ")", ")", "{", "assert", "(", "STI", "->", "hasV4TOps", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Use", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBI", ")", ";", "MBB", ".", "erase", "("], "ground_truth": ["MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "CombineMovBx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46359, "Length": 104, "Cover_Rate": 0.5445026178010471} {"Template_token": ["", "NewBase", "=", "findFreeReg", "(", "isThumb1", "?", "", ":", "", ")", ";", "if", "(", "NewBase", "==", "", ")", "return", "nullptr", ";", "}", "int", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Base", "==", "", ")", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", "&&", "Base", "!=", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "}", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "nullptr", ";", "bool", "KillOldBase", "=", "BaseKill", "&&", "(", "!", "isi32Store", "(", "Opcode", ")", "||", "!", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", "&&", "(", "BaseOpc", "==", "", "||", "BaseOpc", "==", "", ")", ")", "{", "if", "(", "isLowRegister", "(", "NewBase", ")", "&&", "isLowRegister", "(", "Base", ")", "&&", "!", "STI", "->", "hasV6Ops", "(", ")", ")", "{", "if", "(", "Pred", "!=", "", ")", "return", "nullptr", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "Base", "=", "NewBase", ";", "KillOldBase", "=", "true", ";", "}", "if", "(", "BaseOpc", "==", "", ")", "{", "assert", "(", "Offset", "%", "", "==", "", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", "/", "", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "add", "(", "t1CondCodeOp", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "Base", "="], "ground_truth": ["NewBase", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "CreateLoadStoreMulti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46360, "Length": 429, "Cover_Rate": 0.39759036144578314} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46361, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "StringRef", "getPassName", "("], "ground_truth": [")", "const", "override", "{"], "File": "ARMLoadStoreOptimizer10", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46362, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "I", "->", "isCall", "(", ")", "||", "I", "->", "isTerminator", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "mayStore", "(", ")", "||", "(", "!", "isLd", "&&", "I", "->", "mayLoad", "(", ")", ")", ")", "for", "(", "MachineInstr", "*", "MemOp", ":", "MemOps", ")", "if", "(", "I", "->", "mayAlias", "(", "AA", ",", "*", "MemOp", ",", "false", ")", ")", "return", "false", ";", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";", "if", "(", "Reg", "!=", "Base", "&&", "!", "MemRegs", ".", "count", "(", "Reg", ")", ")", "AddedRegPressure", ".", "insert", "(", "Reg", ")", ";", "}", "}", "if", "(", "MemRegs", ".", "size", "(", ")", "<=", "", ")", "return", "true", ";", "return", "AddedRegPressure", ".", "size", "(", ")", "<=", "MemRegs", ".", "size", "(", ")", "*"], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46363, "Length": 192, "Cover_Rate": 0.6981818181818182} {"Template_token": ["", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "", "AddSub", "=", "Offset", "<", "", "?", "", ":", "", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opcode", ")", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "{", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "int", "Imm", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "}", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "}", "}", "else", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "if", "(", "isAM2", "&&", "NewOpc", "==", "", ")", "{", "int", "Imm", "=", "", "(", "AddSub", ",", "Bytes", ",", ""], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46364, "Length": 407, "Cover_Rate": 0.4625} {"Template_token": ["", "bool", "LoadStoreOpt", "::", "MergeBaseUpdateLSDouble", "(", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "const", "MachineOperand", "&", "BaseOp", "=", "MI", ".", "getOperand", "(", "", ")", ";", "unsigned", "Base", "=", "BaseOp", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Reg0Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Reg1Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Reg0Op", ".", "getReg", "(", ")", "==", "Base", "||", "Reg1Op", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "return"], "ground_truth": ["false", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46365, "Length": 242, "Cover_Rate": 0.4948875255623722} {"Template_token": ["", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "assert", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "TII", "->", "get", "(", "NewOpc"], "ground_truth": [")", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46366, "Length": 172, "Cover_Rate": 0.35173824130879344} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MO", ".", "isKill", "(", ")", ";", "if", "(", "IsKill", ")", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "IsKill", ")", ")", ";", "UsedRegs", ".", "insert", "(", "Reg", ")", ";", "if", "(", "IsLoad", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "assert", "(", "MO", ".", "isImplicit", "(", ")", ")", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "is_contained", "(", "ImpDefs", ",", "DefReg", ")", ")", "continue", ";", "if", "(", "MI", "->", "readsRegister", "(", "DefReg", ")", ")", "continue", ";", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}", "}", "using", "iterator", "=", "MachineBasicBlock", "::", "iterator", ";", "MachineInstr", "*", "LatestMI", "=", "Cand", ".", "Instrs", "[", "Cand", ".", "LatestMIIdx", "]", ";", "iterator", "InsertBefore", "=", "std", "::", "next", "(", "iterator", "(", "LatestMI", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "LatestMI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "*", "First", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "First", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "LatestMI", "->", "killsRegister", "(", "Base", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMLoadStoreOptimizer10", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46367, "Length": 370, "Cover_Rate": 0.4966442953020134} {"Template_token": ["", "while", "(", "PrevI", "->", "isDebugValue", "(", ")", "&&", "PrevI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "PrevI", ";", "MachineInstr", "&", "PrevMI", "=", "*", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", ".", "getOperand", "(", "PrevMI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "PrevMI", ".", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "("], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46368, "Length": 177, "Cover_Rate": 0.49166666666666664} {"Template_token": ["", "MF", "=", "&", "Fn", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MFI", ":", "Fn", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "("], "ground_truth": ["&", "MFI", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46369, "Length": 40, "Cover_Rate": 0.3305785123966942} {"Template_token": ["", "unsigned", "Opc", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "if", "(", "MBBI", "->", "readsRegister", "(", "Base", ")", ")", "{", "int", "Offset", ";", "bool", "IsLoad", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "bool", "IsStore", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "*", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "*", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{", "InsertSub", "=", "true", ";", "}", "if", "(", "InsertSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "Base", ")", ".", "add", "(", "t1CondCodeOp", "(", "true", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "WordOffset", "*", "", ")", ".", "addImm", "("], "ground_truth": ["Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46370, "Length": 326, "Cover_Rate": 0.6455445544554456} {"Template_token": ["", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "*", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "ARMLoadStoreOptimizer10", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46371, "Length": 160, "Cover_Rate": 0.31683168316831684} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Loc", "=", "MemOps", "[", "", "]", ".", "MBBI", ";", "unsigned", "Position", "=", "MemOps", "[", "", "]", ".", "Position", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MemOps", "[", "i", "]", ".", "Position", "<"], "ground_truth": ["Position", ")", "{"], "File": "ARMLoadStoreOptimizer11", "Func": "AdvanceRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46372, "Length": 57, "Cover_Rate": 0.5089285714285714} {"Template_token": ["", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "EvenReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OddReg", "=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46373, "Length": 247, "Cover_Rate": 0.5221987315010571} {"Template_token": ["", "unsigned", "EvenRegNum", "=", "TRI", "->", "getDwarfRegNum", "(", "EvenReg", ",", "false", ")", ";", "unsigned", "OddRegNum", "=", "TRI", "->", "getDwarfRegNum", "(", "OddReg", ",", "false", ")", ";", "bool", "Errata602117", "=", "EvenReg", "==", "BaseReg", "&&", "STI", "->", "isCortexM3", "(", ")", ";", "if", "(", "!", "Errata602117", "&&", "(", "(", "EvenRegNum", "&", "", ")", "==", "", "&&", "(", "EvenRegNum", "+", "", ")", "==", "OddRegNum", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "NewBBI", "=", "MBBI", ";", "bool", "isT2", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "isLd", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "EvenDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "EvenUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMLoadStoreOptimizer11", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46374, "Length": 454, "Cover_Rate": 0.5005512679162073} {"Template_token": ["", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "++", "NumVSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMLoadStoreOptimizer11", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46375, "Length": 183, "Cover_Rate": 0.43990384615384615} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "getLoadStoreMultipleSubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46376, "Length": 93, "Cover_Rate": 0.3940677966101695} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")"], "ground_truth": [".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46377, "Length": 67, "Cover_Rate": 0.32211538461538464} {"Template_token": ["", "static", "int", "getMemoryOpOffset", "(", "const", "MachineInstr", "*", "MI", ")", "{", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isAM3", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "unsigned", "NumOperands", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "unsigned", "OffField", "=", "MI", "->", "getOperand", "(", "NumOperands", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", ";", "int", "Offset", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", "*", "", ";", "if", "(", "isAM3", ")", "{", "if", "(", "", "(", "OffField", ")", "==", "", ")", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "if", "(", "", "(", "OffField", ")", "==", "", ")", "Offset", "=", "-", "Offset", ";", "}", "return", "Offset"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer11", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46378, "Length": 153, "Cover_Rate": 0.8225806451612904} {"Template_token": ["", "unsigned", "OffField", "=", "MI", "->", "getOperand", "(", "NumOperands", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", ";", "int", "Offset", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", "*", "", ";", "if", "("], "ground_truth": ["isAM3", ")", "{"], "File": "ARMLoadStoreOptimizer11", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46379, "Length": 75, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46380, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46381, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMLoadStoreOptimizer11", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46382, "Length": 63, "Cover_Rate": 0.39375} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "RegDeadKill", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", "|", "getUndefRegState", "(", "BaseUndef", ")", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMLoadStoreOptimizer11", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46383, "Length": 73, "Cover_Rate": 0.33640552995391704} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegDeadKill", ")", "|", "getUndefRegState", "(", "RegUndef", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", "|", "getUndefRegState", "(", "BaseUndef", ")", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg"], "ground_truth": ["(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46384, "Length": 70, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "return", "Opc", "==", "", "||"], "ground_truth": ["isT2i32Load", "(", "Opc", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "isi32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46385, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "static", "bool", "isi32Load", "(", "unsigned", "Opc"], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer11", "Func": "isi32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46386, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "return", "Opc", "==", "", "||"], "ground_truth": ["isT2i32Store", "(", "Opc", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "isi32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46387, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "return", "Opc", "==", "", "||", "isT2i32Store", "("], "ground_truth": ["Opc", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "isi32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46388, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "=="], "ground_truth": ["Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46389, "Length": 132, "Cover_Rate": 0.7630057803468208} {"Template_token": ["", "static", "inline", "bool", "isMatchingDecrement", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Base", ",", "unsigned", "Bytes", ",", "unsigned", "Limit", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "{", "unsigned", "MyPredReg", "=", "", ";", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46390, "Length": 84, "Cover_Rate": 0.48554913294797686} {"Template_token": ["", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI"], "ground_truth": [",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46391, "Length": 78, "Cover_Rate": 0.4508670520231214} {"Template_token": ["", "if", "(", "MMO", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "MMO", "->", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMLoadStoreOptimizer11", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46392, "Length": 163, "Cover_Rate": 0.6877637130801688} {"Template_token": ["", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "if", "(", "MMO", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "MMO", "->", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer11", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46393, "Length": 124, "Cover_Rate": 0.5232067510548524} {"Template_token": ["", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";", "if", "(", "Reg", "!=", "Base", "&&", "!", "MemRegs", ".", "count", "(", "Reg", ")", ")", "AddedRegPressure"], "ground_truth": [".", "insert", "(", "Reg", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46394, "Length": 95, "Cover_Rate": 0.33687943262411346} {"Template_token": ["", "", "Mode", "=", "", "(", "Opcode", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "="], "ground_truth": ["true", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46395, "Length": 240, "Cover_Rate": 0.4225352112676056} {"Template_token": ["", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "", "(", "Offset", ")", ":", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDef", "=", "(", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ","], "ground_truth": ["Mode", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46396, "Length": 187, "Cover_Rate": 0.3887733887733888} {"Template_token": ["", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "+", "", "&&", "haveIBAndDA", ")", "Mode", "=", "", ";", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "&&", "isNotVFP", ")", "Mode", "=", "", ";", "else", "if", "(", "Offset", "!=", "", ")", "{", "if", "(", "!", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ")", "return", "false", ";", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "", "(", "Offset", ")", ":", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")"], "ground_truth": [".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46397, "Length": 212, "Cover_Rate": 0.4407484407484408} {"Template_token": ["", "bool", "PreAllocLoadStoreOpt", "::", "RescheduleLoadStoreInstrs", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "bool", "RetVal", "=", "false", ";", "DenseMap", "<", "MachineInstr", "*", ",", "unsigned", ">", "MI2LocMap", ";", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "Base2LdsMap", ";", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "Base2StsMap", ";", "SmallVector", "<", "unsigned", ",", "", ">", "LdBases", ";", "SmallVector", "<", "unsigned", ",", "", ">", "StBases", ";", "unsigned", "Loc", "=", "", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "MI2LocMap", "[", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isi32Load", "(", "Opc", ")", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", "."], "ground_truth": ["find", "(", "Base", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46398, "Length": 278, "Cover_Rate": 0.3871866295264624} {"Template_token": ["", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ")", ";", "MRI", "->", "constrainRegClass", "(", "EvenReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "OddReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "", ",", "OddReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "OddReg", ",", "", ",", "EvenReg", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMLoadStoreOptimizer11", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46399, "Length": 348, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "TD", "=", "Fn", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "Fn", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified"], "ground_truth": ["=", "false", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46400, "Length": 71, "Cover_Rate": 0.5916666666666667} {"Template_token": ["", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "EvenReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OddReg", "=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "EvenReg", "==", "OddReg", ")", "return", "false", ";", "BaseReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "("], "ground_truth": ["Op0", ",", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46401, "Length": 163, "Cover_Rate": 0.346072186836518} {"Template_token": ["", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&"], "ground_truth": ["(", "Scale", "-", "", ")", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46402, "Length": 190, "Cover_Rate": 0.4033970276008493} {"Template_token": ["", "static", "bool", "definesCPSR", "(", "MachineInstr", "*", "MI", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")"], "ground_truth": ["==", "", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "definesCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46403, "Length": 81, "Cover_Rate": 0.9204545454545454} {"Template_token": ["", "static", "bool", "definesCPSR", "(", "MachineInstr", "*", "MI", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->"], "ground_truth": ["getOperand", "(", "i", ")", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "definesCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46404, "Length": 44, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc2", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "NewBBI", "=", "llvm", "::"], "ground_truth": ["prior", "(", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46405, "Length": 495, "Cover_Rate": 0.49899193548387094} {"Template_token": ["", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVSTMGened"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer12", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46406, "Length": 185, "Cover_Rate": 0.4659949622166247} {"Template_token": ["", "case", "", ":", "case", "", ":", "CheckCPSRDef", "=", "true", ";", "case", "", ":", "break", ";", "}", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";", "return", "CheckCPSRDef", "?", "!", "definesCPSR", "(", "MI", ")", ":"], "ground_truth": ["true", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46407, "Length": 125, "Cover_Rate": 0.6510416666666666} {"Template_token": ["", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "getInstrPredicate", "(", "MI", ","], "ground_truth": ["MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46408, "Length": 64, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "isLd", ")", "{", "if", "(", "I", "->", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "mayStore", "(", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46409, "Length": 103, "Cover_Rate": 0.3800738007380074} {"Template_token": ["", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isAM5", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "isAM2", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isAM5", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "isLd", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "AddSub", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "if", "(", "isAM5", ")"], "ground_truth": ["{"], "File": "ARMLoadStoreOptimizer12", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46410, "Length": 467, "Cover_Rate": 0.4296228150873965} {"Template_token": ["", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB"], "ground_truth": [".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46411, "Length": 262, "Cover_Rate": 0.4628975265017668} {"Template_token": ["", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ImpDefs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "MIOperands", "MO", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", "||", "!", "MO", "->", "isImplicit", "(", ")", "||", "MO", "->", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ",", "ImpDefs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "prior"], "ground_truth": ["(", "Loc", ")", ")", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46412, "Length": 237, "Cover_Rate": 0.4121739130434783} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ")", ";", "MRI", "->", "constrainRegClass", "(", "EvenReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "OddReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "", ",", "OddReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "OddReg", ",", "", ",", "EvenReg", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "{", "MachineInstr", "*", "Op", "=", "Ops", ".", "back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "MBB", "->", "splice", "(", "InsertPos", ",", "MBB", ",", "Op", ")", ";", "}", "}", "NumLdStMoved", "+=", "NumMove", ";", "RetVal", "=", "true", ";", "}", "}", "}", "return", "RetVal"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer12", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46413, "Length": 502, "Cover_Rate": 0.5540838852097131} {"Template_token": ["", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "FirstReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "SecondReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SecondReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ")", ".", "addReg", "(", "SecondReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++"], "ground_truth": ["NumSTRDFormed", ";"], "File": "ARMLoadStoreOptimizer13", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46414, "Length": 290, "Cover_Rate": 0.3002070393374741} {"Template_token": ["", "for", "(", "int", "i", "=", "NumMove", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "FirstReg", "=", "", ",", "SecondReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "FirstReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "SecondReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SecondReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ")", ".", "addReg", "(", "SecondReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++"], "ground_truth": ["NumSTRDFormed", ";"], "File": "ARMLoadStoreOptimizer13", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46415, "Length": 504, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugInstr", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "NextMBBI", "==", "EndMBBI", ")", "return", "EndMBBI", ";", "Offset", "=", "isIncrementOrDecrement", "(", "*", "NextMBBI", ",", "Reg", ",", "Pred", ",", "PredReg", ")", ";", "return", "Offset", "==", "", "?"], "ground_truth": ["EndMBBI", ":", "NextMBBI", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "findIncDecAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46416, "Length": 59, "Cover_Rate": 0.5221238938053098} {"Template_token": ["", "do", "{", "const", "MachineInstr", "*", "MI", "=", "MemOps", "[", "SIndex", "]", ".", "MI", ";", "int", "Offset", "=", "MemOps", "[", "SIndex", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "PMO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "Register", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Latest", "=", "SIndex", ";", "unsigned", "Earliest", "=", "SIndex", ";", "unsigned", "Count", "=", "", ";", "bool", "CanMergeToLSDouble", "=", "STI", "->", "isThumb2", "(", ")", "&&", "isNotVFP", "&&", "isValidLSDoubleOffset", "(", "Offset", ")", ";", "if", "(", "STI", "->", "isCortexM3", "(", ")", "&&", "isi32Load", "(", "Opcode", ")", "&&", "PReg", "==", "getLoadStoreBaseOp", "(", "*", "MI", ")", ".", "getReg", "(", ")", ")", "CanMergeToLSDouble", "=", "false", ";", "bool", "CanMergeToLSMulti", "=", "true", ";", "if", "(", "STI", "->", "hasSlowOddRegister", "(", ")", "&&", "!", "isNotVFP", "&&", "(", "PRegNum", "%", "", ")", "==", "", ")", "CanMergeToLSMulti", "=", "false", ";", "if", "(", "PReg", "==", "", "||", "PReg", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "if", "(", "AssumeMisalignedLoadStores", "&&", "!", "mayCombineMisaligned", "(", "*", "STI", ",", "*", "MI", ")", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "unsigned", "Limit", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "Limit", "=", "UINT_MAX", ";", "break", ";", "case", "", ":", "case", "", ":", "Limit", "=", "", ";", "break", ";", "}", "for", "(", "unsigned", "I", "=", "SIndex", "+", "", ";", "I", "<", "EIndex", ";", "++", "I", ",", "++", "Count", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "I", "]", ".", "Offset", ";", "if", "(", "NewOffset", "!=", "Offset", "+", "(", "int", ")", "Size", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MemOps", "[", "I", "]"], "ground_truth": [".", "MI", ")", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "FormCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46417, "Length": 283, "Cover_Rate": 0.434715821812596} {"Template_token": ["", "int", "Scale", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "Scale", "=", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "Scale", "=", "-", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Scale", "=", "-", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "Scale", "=", "", ";", "CheckCPSRDef", "=", "false", ";", "break", ";", "case", "", ":", "Scale", "=", "-", "", ";", "CheckCPSRDef", "=", "false", ";", "break", ";", "default", ":"], "ground_truth": ["return", "", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "isIncrementOrDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46418, "Length": 110, "Cover_Rate": 0.48034934497816595} {"Template_token": ["", "case", "", ":", "case", "", ":", "Scale", "=", "-", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "CheckCPSRDef", "=", "true", ";", "break", ";", "case", "", ":", "Scale", "=", "", ";", "CheckCPSRDef", "=", "false", ";", "break", ";", "case", "", ":", "Scale", "=", "-", "", ";", "CheckCPSRDef", "=", "false", ";", "break", ";", "default", ":", "return", "", ";", "}", "Register", "MIPredReg"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer14", "Func": "isIncrementOrDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46419, "Length": 72, "Cover_Rate": 0.314410480349345} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MMO", ".", "isVolatile", "(", ")", "||", "MMO", ".", "isAtomic", "(", ")", ")", "return", "false", ";", "if", "(", "MMO", ".", "getAlign", "(", ")", "<", "Align", "(", ""], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46420, "Length": 98, "Cover_Rate": 0.4375} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MMO", ".", "isVolatile", "(", ")", "||", "MMO", ".", "isAtomic", "(", ")", ")", "return", "false", ";", "if", "(", "MMO", ".", "getAlign", "(", ")", "<", "Align", "(", "", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", ""], "ground_truth": [")", ".", "isUndef", "(", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46421, "Length": 166, "Cover_Rate": 0.7410714285714286} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";", "if", "(", "Reg", "!=", "Base", "&&", "!", "MemRegs", ".", "count", "(", "Reg", ")", ")", "AddedRegPressure", ".", "insert", "(", "Reg", ")", ";", "}", "}", "if", "(", "MemRegs", ".", "size", "(", ")", "<=", "", ")", "return", "true", ";", "return", "AddedRegPressure", ".", "size", "(", ")", "<=", "MemRegs", ".", "size"], "ground_truth": ["(", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46422, "Length": 91, "Cover_Rate": 0.33090909090909093} {"Template_token": ["", "SmallSet", "<", "unsigned", ",", "", ">", "AddedRegPressure", ";", "while", "(", "++", "I", "!=", "E", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", "||", "MemOps", ".", "count", "(", "&", "*", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "isCall", "(", ")", "||", "I", "->", "isTerminator", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "mayStore", "(", ")", "||", "(", "!", "isLd", "&&", "I", "->", "mayLoad", "(", ")", ")", ")", "for", "(", "MachineInstr", "*", "MemOp", ":"], "ground_truth": ["MemOps", ")", "if", "(", "I", "->", "mayAlias", "(", "AA", ",", "*", "MemOp", ",", "false", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46423, "Length": 102, "Cover_Rate": 0.3709090909090909} {"Template_token": ["", "if", "(", "!", "Overlap", ")", "{", "for", "(", "const", "MemOpQueueEntry", "&", "E", ":", "MemOps", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{", "return", "M0", "->", "InsertPos", "<", "M1", "->", "InsertPos", ";", "}", ";", "llvm", "::", "sort", "(", "Candidates", ",", "LessThan", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "const", "MergeCandidate", "*", "Candidate", ":", "Candidates", ")", "{", "if", "(", "Candidate", "->", "CanMergeToLSMulti", "||", "Candidate", "->", "CanMergeToLSDouble", ")", "{", "MachineInstr", "*", "Merged", "=", "MergeOpsUpdate", "(", "*", "Candidate", ")", ";", "if", "(", "Merged", ")", "{", "Changed", "=", "true", ";", "unsigned", "Opcode", "=", "Merged", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MergeBaseUpdateLSDouble", "(", "*", "Merged", ")", ";", "else", "MergeBaseUpdateLSMultiple", "(", "Merged", ")", ";", "}", "else", "{", "for", "(", "MachineInstr", "*", "MI", ":", "Candidate", "->", "Instrs", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MI", ")", ")", "Changed", "=", "true", ";", "}", "}", "}", "else", "{", "assert", "(", "Candidate", "->", "Instrs", ".", "size", "(", ")", "==", "", ")", ";", "if", "(", "MergeBaseUpdateLoadStore", "(", "Candidate", "->", "Instrs", ".", "front", "(", ")", ")", ")", "Changed", "=", "true", ";", "}", "}", "Candidates", ".", "clear", "(", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "MergeBaseCandidates", ")", "MergeBaseUpdateLSDouble", "(", "*", "MI", ")", ";", "MergeBaseCandidates", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46424, "Length": 488, "Cover_Rate": 0.636245110821382} {"Template_token": ["", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{", "return", "M0", "->", "InsertPos", "<", "M1", "->", "InsertPos", ";", "}", ";", "llvm", "::", "sort", "(", "Candidates", ",", "LessThan", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "const", "MergeCandidate", "*", "Candidate", ":", "Candidates", ")", "{", "if", "(", "Candidate", "->", "CanMergeToLSMulti", "||", "Candidate", "->", "CanMergeToLSDouble", ")", "{", "MachineInstr", "*", "Merged", "=", "MergeOpsUpdate", "(", "*", "Candidate", ")", ";", "if", "(", "Merged", ")", "{", "Changed", "=", "true", ";", "unsigned", "Opcode", "=", "Merged", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MergeBaseUpdateLSDouble", "(", "*", "Merged", ")", ";", "else", "MergeBaseUpdateLSMultiple", "(", "Merged", ")"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer14", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46425, "Length": 252, "Cover_Rate": 0.3285528031290743} {"Template_token": ["", "if", "(", "getLoadStoreBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", "==", "", "&&", "STI", ".", "getFrameLowering", "(", ")", "->", "getTransientStackAlign"], "ground_truth": ["(", ")", ">=", "Align", "(", "", ")", ")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "mayCombineMisaligned", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46426, "Length": 31, "Cover_Rate": 0.3974358974358974} {"Template_token": ["", "static", "bool", "mayCombineMisaligned", "(", "const", "TargetSubtargetInfo", "&", "STI", ",", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isi32Load", "(", "Opcode", ")", "&&", "!", "isi32Store", "(", "Opcode", ")", ")", "return", "true", ";", "if", "(", "getLoadStoreBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", "==", "", "&&", "STI", ".", "getFrameLowering", "(", ")", "->", "getTransientStackAlign", "(", ")", ">=", "Align", "(", "", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "mayCombineMisaligned", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46427, "Length": 75, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "("], "ground_truth": ["Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46428, "Length": 157, "Cover_Rate": 0.3277661795407098} {"Template_token": ["", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "MBB", ".", "erase", "("], "ground_truth": ["MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46429, "Length": 300, "Cover_Rate": 0.5988023952095808} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46430, "Length": 262, "Cover_Rate": 0.5229540918163673} {"Template_token": ["", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "Register", "InstrSrcReg", "=", "getLoadStoreRegOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "*", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "*", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{", "InsertSub", "="], "ground_truth": ["true", ";"], "File": "ARMLoadStoreOptimizer14", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46431, "Length": 220, "Cover_Rate": 0.43564356435643564} {"Template_token": ["", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "&", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "FirstReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SecondReg", "=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "FirstReg", "==", "SecondReg", ")", "return", "false", ";", "BaseReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "Op0", ",", "PredReg", ")", ";", "dl", "=", "Op0", "->", "getDebugLoc", "(", ")"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer15", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46432, "Length": 302, "Cover_Rate": 0.6317991631799164} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugInstr", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "NextMBBI", "==", "EndMBBI", ")", "return", "EndMBBI", ";", "Offset", "=", "isIncrementOrDecrement", "(", "*", "NextMBBI", ",", "Reg", ",", "Pred", ",", "PredReg", ")", ";", "return", "Offset", "==", "", "?"], "ground_truth": ["EndMBBI", ":", "NextMBBI", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "findIncDecAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46433, "Length": 70, "Cover_Rate": 0.6194690265486725} {"Template_token": ["", "if", "(", "MBBI", "==", "BeginMBBI", ")", "return", "EndMBBI", ";", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "->", "isDebugInstr", "(", ")", "&&", "PrevMBBI", "!=", "BeginMBBI", ")", "--", "PrevMBBI", ";", "Offset", "=", "isIncrementOrDecrement", "(", "*", "PrevMBBI", ",", "Reg", ",", "Pred"], "ground_truth": [",", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "findIncDecBefore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46434, "Length": 50, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "assert", "(", "(", "isT2", "||", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "&&", "", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", ""], "ground_truth": [")", ":", "", ")", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46435, "Length": 308, "Cover_Rate": 0.33587786259541985} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MMO", ".", "isVolatile", "(", ")", "||"], "ground_truth": ["MMO", ".", "isAtomic", "(", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46436, "Length": 97, "Cover_Rate": 0.43891402714932126} {"Template_token": ["", "for", "(", "const", "MemOpQueueEntry", "&", "E", ":", "MemOps", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{", "return", "M0", "->", "InsertPos", "<", "M1", "->", "InsertPos", ";", "}", ";", "llvm", "::", "sort", "(", "Candidates", ",", "LessThan", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "const", "MergeCandidate", "*", "Candidate", ":", "Candidates", ")", "{", "if", "(", "Candidate", "->", "CanMergeToLSMulti", "||", "Candidate", "->", "CanMergeToLSDouble", ")", "{", "MachineInstr", "*", "Merged", "=", "MergeOpsUpdate", "(", "*", "Candidate", ")", ";", "if", "(", "Merged", ")", "{", "Changed", "=", "true", ";", "unsigned", "Opcode", "=", "Merged", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MergeBaseUpdateLSDouble", "(", "*", "Merged", ")", ";", "else", "MergeBaseUpdateLSMultiple", "(", "Merged", ")", ";", "}", "else", "{", "for", "(", "MachineInstr", "*", "MI", ":", "Candidate", "->", "Instrs", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MI", ")", ")", "Changed", "=", "true", ";", "}", "}", "}", "else", "{", "assert", "(", "Candidate", "->", "Instrs", ".", "size", "(", ")", "==", "", ")", ";", "if", "(", "MergeBaseUpdateLoadStore", "(", "Candidate", "->", "Instrs", ".", "front", "(", ")", ")", ")", "Changed", "=", "true", ";", "}", "}", "Candidates", ".", "clear", "(", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "MergeBaseCandidates", ")"], "ground_truth": ["MergeBaseUpdateLSDouble", "(", "*", "MI", ")", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46437, "Length": 476, "Cover_Rate": 0.6189856957087126} {"Template_token": ["", "if", "(", "!", "isAM5", "&&", "Offset", "==", "Bytes", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "if", "(", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "", "AddSub", "=", "Offset", "<", "", "?", "", ":", "", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opcode", ")", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "{", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "{", "int", "Imm", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "ARMLoadStoreOptimizer15", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46438, "Length": 396, "Cover_Rate": 0.43231441048034935} {"Template_token": ["", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "Register", "Base", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "auto", "FindBases", "=", "[", "&", "]", "(", "Base2InstMap", "&", "Base2Ops", ",", "BaseVec", "&", "Bases", ")", "{", "MapIt", "BI", "=", "Base2Ops", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "==", "Base2Ops", ".", "end", "(", ")", ")", "{", "Base2Ops", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "Bases", ".", "push_back", "(", "Base", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", ";", "if", "(", "isLd", ")", "FindBases", "(", "Base2LdsMap", ",", "LdBases", ")", ";", "else", "FindBases", "(", "Base2StsMap", ",", "StBases", ")", ";", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";", "Base2StsMap", ".", "clear", "(", ")", ";", "LdBases", ".", "clear", "(", ")", ";", "StBases", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46439, "Length": 398, "Cover_Rate": 0.6921739130434783} {"Template_token": ["", "while", "(", "MBBI", "!=", "E", ")", "{", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", ".", "isDebugInstr", "(", ")", ")", "MI2LocMap", "[", "&", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "Register", "Base", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "auto", "FindBases", "=", "[", "&", "]", "(", "Base2InstMap", "&", "Base2Ops", ",", "BaseVec", "&", "Bases", ")", "{", "MapIt", "BI", "=", "Base2Ops", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "==", "Base2Ops", ".", "end", "(", ")", ")", "{", "Base2Ops", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "Bases", ".", "push_back", "(", "Base", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", ";", "if", "(", "isLd", ")", "FindBases", "(", "Base2LdsMap", ",", "LdBases", ")", ";", "else", "FindBases", "(", "Base2StsMap", ",", "StBases", ")", ";", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";", "Base2StsMap", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer15", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46440, "Length": 450, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "else", "if", "(", "Opcode", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "EvenReg", "=", "Op0", "->", "getOperand", "(", ""], "ground_truth": [")", ".", "getReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46441, "Length": 285, "Cover_Rate": 0.6236323851203501} {"Template_token": ["", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer16", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46442, "Length": 306, "Cover_Rate": 0.3154639175257732} {"Template_token": ["", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "{", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "int", "Offset", "=", "AddSub", "==", "", "?", "-", "Bytes", ":", "Bytes", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "int", "Offset", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "}", "else", "{", "int", "Offset", "=", "AddSub", "==", "", "?", "-", "Bytes", ":", "Bytes", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState"], "ground_truth": ["::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46443, "Length": 340, "Cover_Rate": 0.31336405529953915} {"Template_token": ["", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", "&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "", "||", "!", "(", "PRegNum", "&", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "MemOps", "[", "insertAfter", "]"], "ground_truth": [".", "Position", ")", "insertAfter", "=", "i", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46444, "Length": 235, "Cover_Rate": 0.47764227642276424} {"Template_token": ["", "unsigned", "Count", "=", "", ";", "unsigned", "Limit", "=", "~", "", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", "&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "", "||", "!", "(", "PRegNum", "&", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ","], "ground_truth": ["Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46445, "Length": 243, "Cover_Rate": 0.49390243902439024} {"Template_token": ["", "SmallVector", "<", "unsigned", ",", "", ">", "ImpDefs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "MIOperands", "MO", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", "||", "!", "MO", "->", "isImplicit", "(", ")", "||", "MO", "->", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]"], "ground_truth": [".", "MBBI", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46446, "Length": 175, "Cover_Rate": 0.3054101221640489} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "MachineInstr", "*", "PrevMI", "=", "prior", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46447, "Length": 112, "Cover_Rate": 0.4392156862745098} {"Template_token": ["", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2LdsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "LdBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "else", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2StsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2StsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2StsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "StBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";", "Base2StsMap", ".", "clear", "(", ")", ";", "LdBases", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46448, "Length": 447, "Cover_Rate": 0.6622222222222223} {"Template_token": ["", "TRI", "=", "Fn", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified"], "ground_truth": ["=", "false", ";"], "File": "ARMLoadStoreOptimizer16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46449, "Length": 47, "Cover_Rate": 0.39166666666666666} {"Template_token": ["", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ","], "ground_truth": ["Merges", ")", ";"], "File": "ARMLoadStoreOptimizer18", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46450, "Length": 212, "Cover_Rate": 0.4491525423728814} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "EvenReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "OddReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "", ",", "OddReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "OddReg", ",", "", ",", "EvenReg", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove"], "ground_truth": [";", "++", "i", ")", "{"], "File": "ARMLoadStoreOptimizer18", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46451, "Length": 439, "Cover_Rate": 0.4829482948294829} {"Template_token": ["", "case", "", ":", "ConvOpcode", "=", "", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "assert", "(", "isLegalAddressImm", "(", "ConvOpcode", ",", "OldOffset", "-", "Offset", ",", "TII", ")", "&&", "", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "ConvOpcode", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "OldOffset", "-", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "AdjustBaseAndOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46452, "Length": 124, "Cover_Rate": 0.33695652173913043} {"Template_token": ["", "for", "(", "unsigned", "Reg", ":", "RegClassInfo", ".", "getOrder", "(", "&", "RegClass", ")", ")", "if", "(", "LiveRegs", ".", "available", "(", "MF", "->", "getRegInfo", "(", ")", ",", "Reg", ")", ")", "return", "Reg", ";", "return", ""], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer19", "Func": "findFreeReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46453, "Length": 34, "Cover_Rate": 0.5230769230769231} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", ")", "{", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugInstr", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "NextMBBI", "==", "EndMBBI", ")", "return", "EndMBBI", ";", "unsigned", "Off", "=", "isIncrementOrDecrement", "(", "*", "NextMBBI", ",", "Reg", ",", "Pred", ",", "PredReg", ")", ";", "if", "(", "Off"], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer19", "Func": "findIncDecAfter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46454, "Length": 74, "Cover_Rate": 0.4457831325301205} {"Template_token": ["", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46455, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "CodesizeEstimate", "+=", "", ";", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "", "<<", "", ")", "*", "", ")", "-", "", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer19", "Func": "isLegalOrConvertableAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46456, "Length": 38, "Cover_Rate": 0.38} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "const", "MachineOperand", "&", "BaseOp", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Register", "Base", "=", "BaseOp", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Reg0Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Reg1Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Reg0Op", ".", "getReg", "(", ")", "==", "Base", "||", "Reg1Op", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "Register", "PredReg", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ",", "TRI", ")", ";", "if", "(", "MergeInstr", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "if", "(", "!", "isLegalAddressImm", "(", "NewOpc", ",", "Offset", ",", "TII", ")", ")", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MergeInstr", ")", ";", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "assert", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "TII", "->", "get", "(", "NewOpc", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "MIB", ".", "add", "(", "MO", ")", ";", "MIB", ".", "cloneMemRefs", "("], "ground_truth": ["MI", ")", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46457, "Length": 425, "Cover_Rate": 0.8064516129032258} {"Template_token": ["", "bool", "LoadStoreOpt", "::", "MergeBaseUpdateLSDouble", "(", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "const", "MachineOperand", "&", "BaseOp", "=", "MI", ".", "getOperand", "(", "", ")", ";", "Register", "Base", "=", "BaseOp", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Reg0Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "const", "MachineOperand", "&", "Reg1Op", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "Reg0Op", ".", "getReg", "(", ")", "==", "Base", "||", "Reg1Op", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "Register", "PredReg", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ",", "TRI", ")", ";", "if", "(", "MergeInstr", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "if", "(", "!", "isLegalAddressImm", "(", "NewOpc", ",", "Offset", ",", "TII", ")", ")", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MergeInstr", ")", ";", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI"], "ground_truth": [".", "getDebugLoc", "(", ")", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46458, "Length": 295, "Cover_Rate": 0.5597722960151803} {"Template_token": ["", "bool", "LoadStoreOpt", "::", "MergeBaseUpdateLSMultiple", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "isThumb1", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "const", "MachineOperand", "&", "BaseOP", "=", "MI", "->", "getOperand", "(", "", ")", ";", "Register", "Base", "=", "BaseOP", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "Register", "PredReg", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ",", "TRI", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMLoadStoreOptimizer19", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46459, "Length": 372, "Cover_Rate": 0.6876155268022182} {"Template_token": ["", "LastOpcode", "=", "LSMOpcode", ";", "unsigned", "Loc", "=", "MI2LocMap", "[", "Op", "]", ";", "if", "(", "Loc", "<=", "FirstLoc", ")", "{", "FirstLoc", "=", "Loc", ";", "FirstOp", "=", "Op", ";", "}", "if", "(", "Loc", ">=", "LastLoc", ")", "{", "LastLoc", "=", "Loc", ";", "LastOp", "=", "Op", ";", "}", "}", "if", "(", "NumMove", "<=", "", ")", "Ops", ".", "pop_back", "(", ")", ";", "else", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "MemOps", ";", "SmallSet", "<", "unsigned", ",", "", ">", "MemRegs", ";", "for", "(", "size_t", "i", "=", "Ops", ".", "size", "(", ")", "-", "NumMove", ",", "e", "=", "Ops", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ",", "AA", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "&", "*", "InsertPos", ")", "||", "InsertPos", "->", "isDebugInstr", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "Register", "FirstReg", ",", "SecondReg", ";", "Register", "BaseReg", ",", "PredReg", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID"], "ground_truth": [",", "", ",", "TRI", ",", "*", "MF", ")", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46460, "Length": 376, "Cover_Rate": 0.3920750782064651} {"Template_token": ["", "if", "(", "AssumeMisalignedLoadStores", "||", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TD", "=", "&", "Fn", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MF", "=", "&", "Fn", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "bool", "Modified", "=", "DistributeIncrements", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MFI", ":", "Fn", ")", "Modified", "|=", "RescheduleLoadStoreInstrs"], "ground_truth": ["(", "&", "MFI", ")", ";"], "File": "ARMLoadStoreOptimizer19", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46461, "Length": 119, "Cover_Rate": 0.8947368421052632} {"Template_token": ["", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MF", "=", "&", "Fn", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "bool", "Modified", "=", "DistributeIncrements", "(", ")"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer19", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46462, "Length": 45, "Cover_Rate": 0.3383458646616541} {"Template_token": ["", "unsigned", "EIndex", "=", "MemOps", ".", "size", "(", ")", ";", "do", "{", "const", "MachineInstr", "*", "MI", "=", "MemOps", "[", "SIndex", "]", ".", "MI", ";", "int", "Offset", "=", "MemOps", "[", "SIndex", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "PMO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Latest", "=", "SIndex", ";", "unsigned", "Earliest", "=", "SIndex", ";", "unsigned", "Count", "=", "", ";", "bool", "CanMergeToLSDouble", "=", "STI", "->", "isThumb2", "(", ")", "&&", "isNotVFP", "&&", "isValidLSDoubleOffset", "(", "Offset", ")", ";", "if", "(", "STI", "->", "isCortexM3", "(", ")", "&&", "isi32Load", "(", "Opcode", ")", "&&", "PReg", "==", "getLoadStoreBaseOp", "(", "*", "MI", ")", ".", "getReg", "(", ")", ")", "CanMergeToLSDouble", "=", "false", ";", "bool", "CanMergeToLSMulti", "=", "true", ";", "if", "(", "STI", "->", "hasSlowOddRegister", "(", ")", "&&", "!", "isNotVFP", "&&", "(", "PRegNum", "%", "", ")", "==", "", ")", "CanMergeToLSMulti", "=", "false", ";", "if", "(", "PReg", "==", "", "||", "PReg", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "if", "(", "AssumeMisalignedLoadStores", "&&", "!", "mayCombineMisaligned", "(", "*", "STI", ",", "*", "MI", ")", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "unsigned", "Limit", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "Limit", "=", "UINT_MAX", ";", "break", ";", "case", "", ":", "case", "", ":", "Limit", "=", "", ";", "break", ";", "}", "for", "(", "unsigned", "I", "=", "SIndex", "+", "", ";", "I", "<", "EIndex", ";", "++", "I", ",", "++", "Count", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "I", "]", ".", "Offset", ";", "if", "(", "NewOffset", "!=", "Offset", "+", "(", "int", ")", "Size", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MemOps", "[", "I", "]", ".", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg"], "ground_truth": ["==", "", ")", "break", ";"], "File": "ARMLoadStoreOptimizer20", "Func": "FormCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46463, "Length": 313, "Cover_Rate": 0.4807987711213518} {"Template_token": ["", "if", "(", "I", "->", "isDebugInstr", "(", ")", "||", "MemOps", ".", "count", "(", "&", "*", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "isCall", "(", ")", "||", "I", "->", "isTerminator", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "mayStore", "(", ")", "||", "(", "!", "isLd", "&&", "I", "->", "mayLoad", "(", ")", ")", ")", "for", "(", "MachineInstr", "*", "MemOp", ":", "MemOps", ")", "if", "(", "I", "->", "mayAlias", "(", "AA", ",", "*", "MemOp", ",", "false", ")", ")", "return", "false", ";", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";", "if", "(", "Reg", "!=", "Base", "&&", "!", "MemRegs", ".", "count", "(", "Reg", ")", ")", "AddedRegPressure", ".", "insert", "(", "Reg", ")", ";", "}", "}", "if", "(", "MemRegs", ".", "size", "(", ")"], "ground_truth": ["<=", "", ")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer20", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46464, "Length": 196, "Cover_Rate": 0.7127272727272728} {"Template_token": ["", "if", "(", "isMemoryOp", "(", "*", "MBBI", ")", ")", "{", "unsigned", "Opcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MBBI", ",", "PredReg", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "*", "MBBI", ")", ";", "if", "(", "CurrBase", "==", "", ")", "{", "CurrBase", "=", "Base", ";", "CurrOpc", "=", "Opcode", ";", "CurrPred", "=", "Pred", ";", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "if", "(", "CurrOpc", "==", "Opcode", "&&", "CurrBase", "==", "Base", "&&", "CurrPred", "==", "Pred", ")", "{", "bool", "Overlap", "=", "false", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "Overlap", "=", "(", "Base", "==", "Reg", ")", ";", "if", "(", "!", "Overlap", ")", "{", "for", "(", "const", "MemOpQueueEntry", "&", "E", ":", "MemOps", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI"], "ground_truth": [",", "ME", ";"], "File": "ARMLoadStoreOptimizer20", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46465, "Length": 245, "Cover_Rate": 0.31859557867360205} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->"], "ground_truth": ["getOperand", "(", "OpNum", ")", ")", ";"], "File": "ARMLoadStoreOptimizer20", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46466, "Length": 316, "Cover_Rate": 0.6183953033268101} {"Template_token": ["", "DenseSet", "<", "unsigned", ">", "KilledRegs", ";", "DenseSet", "<", "unsigned", ">", "UsedRegs", ";", "for", "(", "const", "MachineInstr", "*", "MI", ":", "Cand", ".", "Instrs", ")", "{", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MO", ".", "isKill", "(", ")", ";", "if", "(", "IsKill", ")", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "IsKill", ")", ")", ";", "UsedRegs", ".", "insert", "(", "Reg", ")", ";", "if", "(", "IsLoad", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "assert", "(", "MO", ".", "isImplicit", "(", ")", ")", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "is_contained", "(", "ImpDefs", ",", "DefReg", ")", ")", "continue", ";", "if", "(", "MI", "->", "readsRegister", "(", "DefReg", ")", ")", "continue", ";", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}", "}", "typedef", "MachineBasicBlock", "::", "iterator", "iterator", ";", "MachineInstr", "*", "LatestMI", "=", "Cand", ".", "Instrs", "[", "Cand", ".", "LatestMIIdx", "]", ";", "iterator", "InsertBefore", "=", "std", "::", "next", "(", "iterator", "(", "LatestMI", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "LatestMI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "*", "First", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "First", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "LatestMI", "->", "killsRegister", "(", "Base", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMLoadStoreOptimizer21", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46467, "Length": 393, "Cover_Rate": 0.5282258064516129} {"Template_token": ["", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ",", "TRI", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ",", "", ")", ")", "if", "(", "MO", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", "<<", "*", "MergeInstr", ")", ";"], "File": "ARMLoadStoreOptimizer23", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46468, "Length": 219, "Cover_Rate": 0.42115384615384616} {"Template_token": ["", "MF", "=", "&", "Fn", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TL", "=", "STI", "->", "getTargetLowering", "(", ")", ";", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "RegClassInfoValid", "=", "false", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "Modified", "|=", "LoadStoreMultipleOpti", "(", "MBB", ")", ";", "if", "(", "STI", "->", "hasV5TOps", "(", ")", ")", "Modified"], "ground_truth": ["|=", "MergeReturnIntoLDM", "(", "MBB", ")", ";"], "File": "ARMLoadStoreOptimizer23", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46469, "Length": 116, "Cover_Rate": 0.7160493827160493} {"Template_token": ["", "bool", "PreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "AssumeMisalignedLoadStores", "||", "skipFunction", "(", "*", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TD", "=", "&", "Fn", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn"], "ground_truth": [".", "getRegInfo", "(", ")", ";"], "File": "ARMLoadStoreOptimizer24", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46470, "Length": 78, "Cover_Rate": 0.639344262295082} {"Template_token": ["", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "!", "isT2", "&&", "(", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getPrefTypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "if", "(", "OffImm", "<", "", ")", "{", "if", "(", "OffImm", "<", "-", "", ")", "return", "false", ";", "}", "else", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "}", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", ""], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer25", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46471, "Length": 240, "Cover_Rate": 0.4436229205175601} {"Template_token": ["", "}", "else", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "}", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "EvenReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OddReg", "=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "EvenReg", "==", "OddReg", ")", "return", "false", ";", "BaseReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isT2", ")", "OffReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "Op0", ",", "PredReg", ")", ";", "dl", "=", "Op0", "->", "getDebugLoc", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46472, "Length": 191, "Cover_Rate": 0.35304990757855825} {"Template_token": ["", "static", "int", "getLoadStoreMultipleOpcode", "(", "int", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "++", "NumLDMGened", ";", "return", "", ";", "case", "", ":", "++", "NumSTMGened", ";", "return", "", ";", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "return", "", ";", "case", ""], "ground_truth": [":"], "File": "ARMLoadStoreOptimizer25", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46473, "Length": 46, "Cover_Rate": 0.33093525179856115} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMLoadStoreOptimizer25", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46474, "Length": 36, "Cover_Rate": 0.3130434782608696} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case"], "ground_truth": ["", ":"], "File": "ARMLoadStoreOptimizer25", "Func": "getPreIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46475, "Length": 36, "Cover_Rate": 0.3130434782608696} {"Template_token": ["", "static", "unsigned", "getPreIndexedLoadStoreOpcode", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "getPreIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46476, "Length": 58, "Cover_Rate": 0.5043478260869565} {"Template_token": ["", "static", "void", "InsertLDR_STR", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int", "OffImm", ",", "bool", "isDef", ",", "DebugLoc", "dl", ",", "unsigned", "NewOpc", ",", "unsigned", "Reg", ",", "bool", "RegDeadKill", ",", "bool", "RegUndef", ",", "unsigned", "BaseReg", ",", "bool", "BaseKill", ",", "bool", "BaseUndef", ",", "unsigned", "OffReg", ",", "bool", "OffKill", ",", "bool", "OffUndef", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "const", "TargetInstrInfo", "*", "TII", ",", "bool", "isT2", ")", "{", "int", "Offset", "=", "OffImm", ";", "if", "(", "!", "isT2", ")", "{", "if", "(", "OffImm", "<", "", ")", "Offset", "=", "", "(", "", ",", "-"], "ground_truth": ["OffImm", ",", "", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46477, "Length": 97, "Cover_Rate": 0.3050314465408805} {"Template_token": ["", "return", "Opc", "==", "", "||", "isT2i32Load", "(", "Opc"], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "isi32Load", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46478, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "return", "Opc", "==", "", "||", "isT2i32Store"], "ground_truth": ["(", "Opc", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "isi32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46479, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes"], "ground_truth": ["&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46480, "Length": 140, "Cover_Rate": 0.7253886010362695} {"Template_token": ["", "unsigned", "MyPredReg", "=", "", ";", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm"], "ground_truth": ["(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46481, "Length": 153, "Cover_Rate": 0.7927461139896373} {"Template_token": ["", "if", "(", "TID", ".", "isCall", "(", ")", "||", "TID", ".", "isTerminator", "(", ")", "||", "TID", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "isLd", "&&", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isLd", ")", "{", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46482, "Length": 119, "Cover_Rate": 0.4219858156028369} {"Template_token": ["", "if", "(", "isLd", "&&", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isLd", ")", "{", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")"], "ground_truth": [")", "continue", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46483, "Length": 87, "Cover_Rate": 0.30851063829787234} {"Template_token": ["", "if", "(", "isAM2", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isAM5", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isT2i32Load", "(", "Opcode", ")", "||", "isT2i32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "isLd", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "AddSub", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "("], "ground_truth": ["Opcode", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46484, "Length": 391, "Cover_Rate": 0.38484251968503935} {"Template_token": ["", "bool", "DoMerge", "=", "false", ";", "", "Mode", "=", "", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "}", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "=="], "ground_truth": ["I", ")", "{"], "File": "ARMLoadStoreOptimizer25", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46485, "Length": 313, "Cover_Rate": 0.5251677852348994} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "RegisterInfo", "::", "getRegisterNumbering", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Size", "<", "", "||", "Count", "<", "", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ","], "ground_truth": ["MemOps", ",", "Merges", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46486, "Length": 139, "Cover_Rate": 0.33413461538461536} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "memOpsEnd", ",", "e", "=", "memOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "memOps", "[", "i", "]", ".", "Position", "<", "insertPos", "&&", "memOps", "[", "i", "]", ".", "isKill", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Killer", "[", "Reg", "]", "=", "i", ";", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "if", "(", "UnavailRegs", ".", "count", "(", "Reg", ")", ")", "return", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{", "unsigned", "Reg", "=", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", ";", "if", "(", "KilledRegs", ".", "count", "(", "Reg", ")", ")", "{", "unsigned", "j", "=", "Killer", "[", "Reg", "]", ";", "memOps", "[", "j", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "memOps", "[", "j", "]", ".", "isKill", "=", "false", ";", "}", "}", "MBB", ".", "erase", "(", "memOps", "[", "i", "]", "."], "ground_truth": ["MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46487, "Length": 303, "Cover_Rate": 0.6209016393442623} {"Template_token": ["", "if", "(", "PrevMI", "->", "getOpcode", "(", ")", "==", "", "||", "PrevMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "isThumb2", "?", "", ":", "", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get"], "ground_truth": ["(", "NewOpc", ")", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46488, "Length": 70, "Cover_Rate": 0.3645833333333333} {"Template_token": ["", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "OffReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "OffReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "OffReg", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "OffReg", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "", ",", "OddReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "OddReg", ","], "ground_truth": ["", ",", "EvenReg", ")", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46489, "Length": 394, "Cover_Rate": 0.4787363304981774} {"Template_token": ["", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "="], "ground_truth": ["*", "MFI", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46490, "Length": 49, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "CurrBase", "=", "Base", ";", "CurrOpc", "=", "Opcode", ";", "CurrPred", "=", "Pred", ";", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "if", "(", "CurrOpc", "==", "Opcode", "&&", "CurrBase", "==", "Base", "&&", "CurrPred", "==", "Pred", ")", "{", "bool", "Overlap", "=", "false", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "Overlap", "=", "(", "Base", "==", "Reg", ")", ";", "if", "(", "!", "Overlap", ")", "{", "for", "(", "const", "MemOpQueueEntry", "&", "E", ":", "MemOps", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "("], "ground_truth": ["MemOps", ")", ";"], "File": "ARMLoadStoreOptimizer26", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46491, "Length": 353, "Cover_Rate": 0.45314505776636715} {"Template_token": ["", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "*", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{", "return", "M0", "->", "InsertPos", "<", "M1", "->", "InsertPos", ";", "}", ";", "llvm", "::", "sort", "(", "Candidates", ".", "begin", "(", ")", ",", "Candidates", ".", "end", "(", ")", ",", "LessThan", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "const", "MergeCandidate", "*", "Candidate", ":", "Candidates", ")", "{", "if", "(", "Candidate", "->", "CanMergeToLSMulti", "||", "Candidate", "->", "CanMergeToLSDouble", ")", "{", "MachineInstr", "*", "Merged", "=", "MergeOpsUpdate", "(", "*", "Candidate", ")", ";", "if", "(", "Merged", ")", "{", "Changed", "=", "true", ";", "unsigned", "Opcode", "=", "Merged", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MergeBaseUpdateLSDouble", "(", "*", "Merged", ")", ";", "else", "MergeBaseUpdateLSMultiple", "(", "Merged", ")", ";", "}", "else", "{", "for", "(", "MachineInstr", "*", "MI", ":", "Candidate", "->", "Instrs", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MI", ")", ")", "Changed", "=", "true", ";", "}", "}", "}", "else", "{", "assert", "(", "Candidate", "->", "Instrs", ".", "size", "(", ")", "==", "", ")", ";", "if", "(", "MergeBaseUpdateLoadStore", "(", "Candidate", "->", "Instrs", ".", "front", "(", ")", ")", ")", "Changed", "=", "true", ";", "}", "}", "Candidates", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer26", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46492, "Length": 462, "Cover_Rate": 0.5930680359435173} {"Template_token": ["", "return", "new", "LoadStoreOpt"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "createARMLoadStoreOptimizationPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46493, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createLoadStoreOptimizationPass"], "ground_truth": ["(", ")", "{"], "File": "ARMLoadStoreOptimizer27", "Func": "createARMLoadStoreOptimizationPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46494, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";", "}", "PredReg", "=", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "getInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46495, "Length": 40, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "static", "int", "getLoadStoreMultipleOpcode", "(", "int", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "NumLDMGened", "++", ";", "return", "", ";", "case", "", ":", "NumSTMGened", "++", ";", "return", "", ";", "case", "", ":", "NumFLDMGened", "++", ";", "return", "", ";", "case", "", ":", "NumFSTMGened", "++", ";", "return", "", ";", "case"], "ground_truth": ["", ":"], "File": "ARMLoadStoreOptimizer27", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46496, "Length": 52, "Cover_Rate": 0.5098039215686274} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "default", ":", "abort", "(", ")", ";", "}", "return", ""], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer27", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46497, "Length": 28, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "inline", "bool", "isMatchingDecrement", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Base", ",", "unsigned", "Bytes", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "{", "unsigned", "MyPredReg", "=", "", ";", "return", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm"], "ground_truth": ["(", ")", ")", "==", "Bytes", "&&", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46498, "Length": 95, "Cover_Rate": 0.9313725490196079} {"Template_token": ["", "return", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "", "(", "MI"], "ground_truth": ["->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "==", "Bytes", "&&", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46499, "Length": 68, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "return", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "=="], "ground_truth": ["Base", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "==", "Bytes", "&&", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46500, "Length": 68, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "break", ";", "}", "else", "if", "(", "Offset", "==", "I", "->", "Offset", ")", "{", "break", ";", "}", "}", "}", "}", "}", "}", "if", "(", "Advance", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "}", "else", "TryMerge", "=", "true", ";", "if", "(", "TryMerge", ")", "{", "if", "(", "NumMemOps", ">", "", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "&", "", ",", "true", ")", ";", "if", "(", "!", "Scratch", ")", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "&", "", ",", "AFI", "->", "getSpilledCSRegisters", "(", ")", ")", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "", ">", "MBBII", "=", "MergeLDR_STR", "(", "MBB", ",", "", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MBBII", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "mergeBaseUpdateLSMultiple", "(", "MBB", ",", "MBBII", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "NumMerges", "++", ";", "NumMerges", "+=", "MBBII", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "mergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "NumMerges", "++", ";", "RS", "->", "skipTo", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "CurrBase", "=", "", ";", "CurrOpc", "=", "-", "", ";", "CurrSize", "=", "", ";", "CurrPred", "=", "", ";", "CurrPredReg", "=", "", ";", "if", "(", "NumMemOps", ")", "{", "MemOps", ".", "clear", "(", ")", ";", "NumMemOps", "=", "", ";", "}", "if", "(", "!", "Advance", "&&", "!", "isMemOp", "&&", "MBBI", "!=", "E", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "}", "}", "}", "return", "NumMerges"], "ground_truth": [">", "", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46501, "Length": 303, "Cover_Rate": 0.38354430379746834} {"Template_token": ["", "MemOpQueueEntry", "(", "int", "o", ",", "int", "p", ",", "MachineBasicBlock", "::", "iterator", "i", ")", ":", "Offset", "(", "o", ")"], "ground_truth": [",", "Position", "(", "p", ")", ",", "MBBI", "(", "i", ")", ",", "Merged", "(", "false", ")", "{", "}"], "File": "ARMLoadStoreOptimizer27", "Func": "MemOpQueueEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46502, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "MemOpQueueEntry", "(", "int", "o", ",", "int", "p", ",", "MachineBasicBlock", "::", "iterator", "i", ")", ":", "Offset", "(", "o", ")", ",", "Position", "(", "p", ")"], "ground_truth": [",", "MBBI", "(", "i", ")", ",", "Merged", "(", "false", ")", "{", "}"], "File": "ARMLoadStoreOptimizer27", "Func": "MemOpQueueEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46503, "Length": 35, "Cover_Rate": 1.0} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "", ",", "true", ")", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "", ",", "true", ")", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "next", "(", "MBBI", ")", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "Mode", ",", "true", ")", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "return", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "Mode", ",", "true", ")", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "return", "true", ";", "}", "}", "}", "else", "{", "if", "(", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", "return", "false", ";", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "unsigned", "Offset", "=", "", "(", "MI", "->", "getOperand", "("], "ground_truth": ["", ")", ".", "getImm", "(", ")", ")", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "mergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46504, "Length": 325, "Cover_Rate": 0.4476584022038568} {"Template_token": ["", "if", "(", "Opcode", "==", "", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "ImmedOffset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDPR", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "isDef", "=", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode"], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "mergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46505, "Length": 163, "Cover_Rate": 0.3110687022900763} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "LoadStoreMultipleOpti", "(", "MBB", ")", ";", "Modified", "|=", "MergeReturnIntoLDM", "(", "MBB", ")", ";", "}", "delete", "RS", ";", "return"], "ground_truth": ["Modified", ";"], "File": "ARMLoadStoreOptimizer27", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46506, "Length": 57, "Cover_Rate": 0.4830508474576271} {"Template_token": ["", "if", "(", "MemOps", "[", "i", "]", ".", "Position", "<", "Position", ")", "{", "Position", "=", "MemOps", "[", "i", "]", ".", "Position", ";", "Loc", "=", "MemOps", "[", "i", "]", ".", "MBBI", ";", "}", "}", "if", "(", "Loc", "!=", "MBB", ".", "begin", "(", ")", ")", "RS", "->", "forward", "(", "std", "::", "prev", "("], "ground_truth": ["Loc", ")", ")", ";"], "File": "ARMLoadStoreOptimizer29", "Func": "AdvanceRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46507, "Length": 54, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "if", "(", "MI", ".", "definesRegister", "(", "DefReg", ")", ")", "LastLivePos", "=", "std", "::", "min", "(", "LastLivePos", ",", "MIPosition", ")", ";", "MachineOperand", "*", "UseOp", "=", "MI", ".", "findRegisterUseOperand", "(", "DefReg", ")", ";", "if", "(", "!", "UseOp", ")", "continue", ";", "if", "(", "UseOp", "->", "isKill", "(", ")", ")", "LastLivePos", "=", "std", "::", "min", "(", "LastLivePos", ",", "MIPosition", ")", ";", "Uses", "[", "MIPosition", "]", "=", "UseOp", ";", "}", "for", "(", "std", "::", "map", "<", "unsigned", ",", "MachineOperand", "*", ">", "::", "iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I"], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer29", "Func": "findUsesOfImpDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46508, "Length": 102, "Cover_Rate": 0.4636363636363636} {"Template_token": ["", "if", "(", "MIPosition", "<=", "RangeBegin", "||", "MIPosition", ">", "RangeEnd", ")", "continue", ";", "if", "(", "MI", ".", "definesRegister", "(", "DefReg", ")", ")", "LastLivePos", "=", "std", "::", "min", "(", "LastLivePos", ",", "MIPosition", ")", ";", "MachineOperand", "*", "UseOp", "=", "MI", ".", "findRegisterUseOperand", "(", "DefReg", ")", ";", "if", "(", "!", "UseOp", ")", "continue", ";", "if", "(", "UseOp", "->", "isKill", "(", ")", ")", "LastLivePos", "=", "std", "::", "min", "(", "LastLivePos", ",", "MIPosition", ")", ";", "Uses", "[", "MIPosition", "]", "=", "UseOp", ";", "}", "for", "(", "std", "::", "map", "<", "unsigned", ",", "MachineOperand", "*", ">", "::", "iterator", "I", "=", "Uses", ".", "begin", "(", ")", ",", "E", "=", "Uses", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "first", ">", "LastLivePos", ")", "break", ";", "UsesOfImpDefs", ".", "push_back", "(", "I", "->"], "ground_truth": ["second", ")", ";"], "File": "ARMLoadStoreOptimizer29", "Func": "findUsesOfImpDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46509, "Length": 133, "Cover_Rate": 0.6045454545454545} {"Template_token": ["", "}", "else", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Clobber", ")", "{", "TryMerge", "=", "true", ";", "Advance", "=", "true", ";", "}", "if", "(", "CurrOpc", "==", "Opcode", "&&", "CurrBase", "==", "Base", "&&", "CurrPred", "==", "Pred", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "Offset", ",", "Reg", ",", "isKill", ",", "Position", ",", "MBBI", ")", ")", ";", "++", "NumMemOps", ";", "Advance", "=", "true", ";", "}", "else", "{", "for", "(", "MemOpQueueIter", "I", "=", "MemOps", ".", "begin", "(", ")", ",", "E", "=", "MemOps", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "Offset", "<", "I", "->", "Offset", ")", "{", "MemOps", ".", "insert", "(", "I", ",", "MemOpQueueEntry", "(", "Offset", ",", "Reg", ",", "isKill", ",", "Position", ",", "MBBI", ")", ")", ";", "++", "NumMemOps", ";", "Advance", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Offset", "==", "I", "->", "Offset", ")", "{", "break", ";", "}", "}", "}", "}", "}", "}", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "E", ")", "TryMerge", "=", "true", ";", "}", "else", "if", "(", "Advance", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "if", "(", "MBBI", "==", "E", ")", "TryMerge", "=", "true", ";", "}", "else", "TryMerge", "=", "true", ";", "if", "(", "TryMerge", ")", "{", "if", "(", "NumMemOps", ">", "", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "&", "", ")", ";", "RS", "->", "forward", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "Merges", ".", "clear", "(", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Merges", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "MergeBaseUpdateLSMultiple", "(", "MBB", ",", "Merges", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "NumMerges", "+=", "Merges", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "RS", "->", "skipTo", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "}", "else", "if", "(", "NumMemOps", "==", "", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "{", "++", "NumMerges", ";", "RS", "->", "forward", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "}", "}", "CurrBase", "=", "", ";", "CurrOpc", "=", "-", "", ";", "CurrSize", "=", "", ";", "CurrPred", "=", "", ";", "CurrPredReg", "=", "", ";", "if", "(", "NumMemOps", ")", "{", "MemOps", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer29", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46510, "Length": 471, "Cover_Rate": 0.5334088335220838} {"Template_token": ["", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "bool", "DoMerge", "=", "false", ";", "", "Mode", "=", "", "(", "Opcode", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase"], "ground_truth": ["(", "NextMBBI", ")", ";"], "File": "ARMLoadStoreOptimizer29", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46511, "Length": 324, "Cover_Rate": 0.5704225352112676} {"Template_token": ["", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ImpDefs", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "UsesOfImpDefs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "MIOperands", "MO", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", "||", "!", "MO", "->", "isImplicit", "(", ")", "||", "MO", "->", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "findUsesOfImpDef", "(", "UsesOfImpDefs", ",", "memOps", ",", "DefReg", ",", "memOps", "[", "i", "]", "."], "ground_truth": ["Position", ",", "insertPos", ")", ";"], "File": "ARMLoadStoreOptimizer29", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46512, "Length": 205, "Cover_Rate": 0.3188180404354588} {"Template_token": ["", "SmallSet", "<", "unsigned", ",", "", ">", "KilledRegs", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "Killer", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "memOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "memOpsBegin", ")", "{", "i", "=", "memOpsEnd", ";", "if", "(", "i", "==", "e", ")", "break", ";", "}", "if", "(", "memOps", "[", "i", "]", ".", "Position", "<", "insertPos", "&&", "memOps", "[", "i", "]", ".", "isKill", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Killer", "[", "Reg", "]", "=", "i", ";", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ImpDefs", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "UsesOfImpDefs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "MIOperands", "MO", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", "||", "!", "MO", "->", "isImplicit", "(", ")", "||", "MO", "->", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "findUsesOfImpDef", "(", "UsesOfImpDefs", ",", "memOps", ",", "DefReg", ",", "memOps", "[", "i", "]", ".", "Position", ",", "insertPos", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ",", "ImpDefs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "std", "::", "prev", "(", "Loc", ")", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "iterator", "I", "=", "UsesOfImpDefs", ".", "begin", "(", ")", ",", "E", "=", "UsesOfImpDefs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "setIsUndef", "(", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", "."], "ground_truth": ["second", ")", "{"], "File": "ARMLoadStoreOptimizer29", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46513, "Length": 436, "Cover_Rate": 0.6780715396578538} {"Template_token": ["", "MachineInstr", "*", "PrevMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "PrevMI", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMLoadStoreOptimizer29", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46514, "Length": 157, "Cover_Rate": 0.6108949416342413} {"Template_token": ["", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "bool", "DoMerge", "=", "false", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "="], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer2", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46515, "Length": 193, "Cover_Rate": 0.3471223021582734} {"Template_token": ["", "", "Pred", "=", "getInstrPredicate", "(", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";", "}", "else", "{", "EarliestI", "=", "std", "::", "prev", "(", "EarliestI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "Cand", ".", "Instrs", ")", "MBB", ".", "erase", "(", "MI", ")", ";", "if", "(", "EarliestAtBegin", ")", "EarliestI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "EarliestI", "=", "std", "::", "next", "(", "EarliestI", ")", ";", "auto", "FixupRange", "=", "make_range", "(", "EarliestI", ",", "iterator", "(", "Merged", ")", ")", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "unsigned", "&", "ImpDefReg", ":", "ImpDefs", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "ImpDefReg", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsUndef", "(", ")", ";", "else", "if", "(", "MO", ".", "isDef", "(", ")", ")", "ImpDefReg", "=", "", ";", "}", "}", "}", "MachineInstrBuilder", "MIB", "(", "*", "Merged", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "Merged", ")", ";", "for", "(", "unsigned", "ImpDef", ":", "ImpDefs", ")", "MIB", ".", "addReg", "(", "ImpDef", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "assert", "(", "isi32Store", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isKill", "(", ")", ")", "continue", ";", "if", "(", "KilledRegs", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "MO", ".", "setIsKill", "(", "false", ")", ";", "}", "}", "assert", "(", "ImpDefs", ".", "empty", "(", ")", ")", ";", "}", "return"], "ground_truth": ["Merged", ";"], "File": "ARMLoadStoreOptimizer2", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46516, "Length": 413, "Cover_Rate": 0.5528781793842035} {"Template_token": ["", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")"], "ground_truth": [";", "MFI", "!=", "E", ";"], "File": "ARMLoadStoreOptimizer2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46517, "Length": 44, "Cover_Rate": 0.3893805309734513} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMLoadStoreOptimizer31", "Func": "getLoadStoreMultipleSubMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46518, "Length": 120, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "("], "ground_truth": [")", "+", "", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46519, "Length": 130, "Cover_Rate": 0.5349794238683128} {"Template_token": ["", "break", ";", "}", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale"], "ground_truth": [")", "==", "Bytes", "&&", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46520, "Length": 109, "Cover_Rate": 0.5265700483091788} {"Template_token": ["", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", "."], "ground_truth": ["getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "isMatchingIncrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46521, "Length": 64, "Cover_Rate": 0.30917874396135264} {"Template_token": ["", "}", "else", "if", "(", "Advance", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "if", "(", "MBBI", "==", "E", ")", "TryMerge", "=", "true", ";", "}", "else", "{", "TryMerge", "=", "true", ";", "}", "if", "(", "TryMerge", ")", "{", "if", "(", "NumMemOps", ">", "", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "isThumb1", "?", "&", "", ":", "&", "", ")", ";", "RS", "->", "forward", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "Merges", ".", "clear", "(", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Merges", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "MergeBaseUpdateLSMultiple", "(", "MBB", ",", "Merges", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "NumMerges", "+=", "Merges", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "RS", "->", "skipTo", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "}", "else", "if", "(", "NumMemOps", "==", "", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "{", "++", "NumMerges", ";", "RS", "->", "forward", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "}", "}", "CurrBase", "=", "", ";", "CurrOpc", "=", "-", "", ";", "CurrSize", "=", "", ";", "CurrPred", "=", "", ";", "CurrPredReg", "=", "", ";", "if", "(", "NumMemOps", ")", "{", "MemOps", ".", "clear", "(", ")", ";", "NumMemOps", "="], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46522, "Length": 298, "Cover_Rate": 0.33408071748878926} {"Template_token": ["", "bool", "BaseKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isAM5", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "isAM2", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isAM5", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "AddSub", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer31", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46523, "Length": 458, "Cover_Rate": 0.4186471663619744} {"Template_token": ["", "bool", "isNotVFP", "=", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ";", "int", "Offset", "=", "MemOps", "[", "SIndex", "]", ".", "Offset", ";", "int", "SOffset", "=", "Offset", ";", "unsigned", "insertAfter", "=", "SIndex", ";", "MachineBasicBlock", "::", "iterator", "Loc", "=", "MemOps", "[", "SIndex", "]", ".", "MBBI", ";", "DebugLoc", "dl", "=", "Loc", "->", "getDebugLoc", "(", ")", ";", "const", "MachineOperand", "&", "PMO", "=", "Loc", "->", "getOperand", "(", "", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Count", "=", "", ";", "unsigned", "Limit", "=", "~", "", ";", "bool", "BaseKill", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "case", "", ":", "Limit", "=", "", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")"], "ground_truth": ["&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "", "||", "!", "(", "PRegNum", "&", "", ")", ")", ")", "{"], "File": "ARMLoadStoreOptimizer31", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46524, "Length": 296, "Cover_Rate": 0.581532416502947} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", "&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "", "||", "!", "(", "PRegNum", "&", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "BaseKill", "=", "Loc", "->", "killsRegister", "(", "Base", ")", ";", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ","], "ground_truth": ["Scratch", ",", "MemOps", ",", "Merges", ")", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46525, "Length": 183, "Cover_Rate": 0.35952848722986247} {"Template_token": ["", "}", "if", "(", "NumMove", "<=", "", ")", "Ops", ".", "pop_back", "(", ")", ";", "else", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "MemOps", ";", "SmallSet", "<", "unsigned", ",", "", ">", "MemRegs", ";", "for", "(", "int", "i", "=", "NumMove", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc"], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46526, "Length": 305, "Cover_Rate": 0.3207150368033649} {"Template_token": ["", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "EvenReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "OddReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "concatenateMemOperands", "(", "MIB", ",", "Op0", ",", "Op1", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", "<<", "", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "EvenReg", ",", "", ",", "OddReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "OddReg", ",", "", ",", "EvenReg", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "{", "MachineInstr", "*", "Op", "=", "Ops", ".", "back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "MBB", "->", "splice", "(", "InsertPos", ",", "MBB", ",", "Op", ")", ";", "}", "}", "NumLdStMoved", "+=", "NumMove"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer31", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46527, "Length": 408, "Cover_Rate": 0.42902208201892744} {"Template_token": ["", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB"], "ground_truth": ["=", "*", "MFI", ";"], "File": "ARMLoadStoreOptimizer31", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46528, "Length": 60, "Cover_Rate": 0.37735849056603776} {"Template_token": ["", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "RS", "=", "new", "RegScavenger", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI"], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer31", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46529, "Length": 68, "Cover_Rate": 0.4276729559748428} {"Template_token": ["", "unsigned", "Opc", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "if", "(", "MBBI", "->", "readsRegister", "(", "Base", ")", ")", "{", "int", "Offset", ";", "bool", "IsLoad", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "bool", "IsStore", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI"], "ground_truth": ["->", "isBranch", "(", ")", ")", "{"], "File": "ARMLoadStoreOptimizer31", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46530, "Length": 267, "Cover_Rate": 0.5350701402805611} {"Template_token": ["", "}", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMLoadStoreOptimizer32", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46531, "Length": 186, "Cover_Rate": 0.40522875816993464} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")"], "ground_truth": ["{"], "File": "ARMLoadStoreOptimizer32", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46532, "Length": 247, "Cover_Rate": 0.5381263616557734} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")"], "ground_truth": ["+", "", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer32", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46533, "Length": 94, "Cover_Rate": 0.4034334763948498} {"Template_token": ["", "bool", "isAM3", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "unsigned", "NumOperands", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "unsigned", "OffField", "=", "MI", "->", "getOperand", "(", "NumOperands", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", "*", "", ";", "int", "Offset", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "("], "ground_truth": ["OffField", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer32", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46534, "Length": 109, "Cover_Rate": 0.5647668393782384} {"Template_token": ["", "return", "Opc", "=="], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer32", "Func": "isT1i32Store", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46535, "Length": 5, "Cover_Rate": 0.3125} {"Template_token": ["", "if", "(", "!", "STI", "->", "hasV5TEOps", "(", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "", ";", "unsigned", "Opcode", "=", "Op0", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Opcode", "==", "", ")", "NewOpc", "=", "", ";", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "NewOpc", "=", "", ";", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "if", "(", "OffImm", "<", "", ")", "{", "if", "(", "OffImm", "<", "-", "", ")", "return", "false", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMLoadStoreOptimizer33", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46536, "Length": 236, "Cover_Rate": 0.48459958932238195} {"Template_token": ["", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "++", "NumLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "case", "", ":", "++", "NumSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "++", "NumVLDMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "}", "break", ";", "case", "", ":", "++", "NumVSTMGened", ";", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46537, "Length": 180, "Cover_Rate": 0.42452830188679247} {"Template_token": ["", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMLoadStoreOptimizer33", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46538, "Length": 86, "Cover_Rate": 0.37719298245614036} {"Template_token": ["", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMLoadStoreOptimizer33", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46539, "Length": 89, "Cover_Rate": 0.39035087719298245} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", ""], "ground_truth": [":"], "File": "ARMLoadStoreOptimizer33", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46540, "Length": 63, "Cover_Rate": 0.39375} {"Template_token": ["", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", ""], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer33", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46541, "Length": 75, "Cover_Rate": 0.46875} {"Template_token": ["", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return"], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "getPreIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46542, "Length": 74, "Cover_Rate": 0.4625} {"Template_token": ["", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "unsigned", "Offset", "=", "", ";", "if", "(", "isAM2", ")", "Offset", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "else", "if", "(", "!", "isAM5", ")", "Offset", "=", "AddSub", "==", "", "?", "-", "Bytes", ":", "Bytes", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", ""], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46543, "Length": 341, "Cover_Rate": 0.35190918472652216} {"Template_token": ["", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "("], "ground_truth": [")", ")", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46544, "Length": 217, "Cover_Rate": 0.38003502626970226} {"Template_token": ["", "unsigned", "insertAfter", "=", "SIndex", ";", "MachineBasicBlock", "::", "iterator", "Loc", "=", "MemOps", "[", "SIndex", "]", ".", "MBBI", ";", "DebugLoc", "dl", "=", "Loc", "->", "getDebugLoc", "(", ")", ";", "const", "MachineOperand", "&", "PMO", "=", "Loc", "->", "getOperand", "(", "", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "getRegisterNumbering", "(", "PReg", ")", ";", "unsigned", "Count", "=", "", ";", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46545, "Length": 129, "Cover_Rate": 0.3131067961165049} {"Template_token": ["", "bool", "LoadStoreOpt", "::", "MergeOps", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "int", "Offset", ",", "unsigned", "Base", ",", "bool", "BaseKill", ",", "int", "Opcode", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "Scratch", ",", "DebugLoc", "dl", ",", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "&", "Regs", ")", "{", "unsigned", "NumRegs", "=", "Regs", ".", "size", "(", ")", ";", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "", "Mode", "=", "", ";", "bool", "isNotVFP", "=", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ";", "bool", "haveIBAndDA", "=", "isNotVFP", "&&", "!", "isThumb2", ";", "if", "(", "Offset", "==", "", "&&", "haveIBAndDA", ")", "Mode", "=", "", ";", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "+", "", "&&", "haveIBAndDA", ")", "Mode", "=", "", ";", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "&&", "isNotVFP", ")", "Mode", "=", "", ";", "else", "if", "(", "Offset", "!=", "", ")", "{", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "(", "(", "Base", "==", "", ")", "?", "", ":", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "(", "(", "Base", "==", "", ")", "?", "", ":", "", ")", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "", "(", "Offset", ")", ":", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Base", "="], "ground_truth": ["NewBase", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46546, "Length": 334, "Cover_Rate": 0.6844262295081968} {"Template_token": ["", "unsigned", "NewOpc", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "", "(", "", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "", "(", "", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", "||", "(", "OffReg", "&&", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "OffReg", ")", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", "&&", "(", "!", "OffReg", "||", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "OffReg", ")", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "BaseReg", ",", "false", ",", "OffReg", ",", "false", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "BaseReg", ",", "BaseKill", ",", "OffReg", ",", "OffKill", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "else", "{", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "BaseReg", ",", "false", ",", "OffReg", ",", "false", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "BaseReg", ",", "BaseKill", ",", "OffReg", ",", "OffKill", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "if", "(", "isLd", ")", "++", "NumLDRD2LDR", ";", "else", "++", "NumSTRD2STR", ";", "}", "MBBI", "=", "prior"], "ground_truth": ["(", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46547, "Length": 421, "Cover_Rate": 0.5696887686062246} {"Template_token": ["", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "Opcode", "==", "", ")", "?", "", ":", "", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", "||", "(", "OffReg", "&&", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "OffReg", ")", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", "&&", "(", "!", "OffReg", "||", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "OffReg", ")", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "BaseReg", ",", "false", ",", "OffReg", ",", "false", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "BaseReg", ",", "BaseKill", ",", "OffReg", ",", "OffKill", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "else", "{", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "BaseReg", ",", "false", ",", "OffReg", ",", "false", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "BaseReg", ",", "BaseKill", ",", "OffReg", ",", "OffKill", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "if", "(", "isLd", ")", "++", "NumLDRD2LDR", ";", "else", "++", "NumSTRD2STR", ";", "}", "MBBI", "=", "prior", "(", "MBBI", ")", ";", "MBB", ".", "erase"], "ground_truth": ["(", "MI", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46548, "Length": 255, "Cover_Rate": 0.34506089309878213} {"Template_token": ["", "static", "int", "getLoadStoreMultipleOpcode", "(", "int", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "NumLDMGened", "++", ";", "return", "", ";", "case", "", ":", "NumSTMGened", "++", ";", "return", "", ";", "case", "", ":", "case", "", ":", "NumLDMGened", "++", ";", "return", "", ";", "case", "", ":", "case", "", ":", "NumSTMGened", "++", ";", "return", "", ";", "case", "", ":", "NumFLDMGened", "++", ";", "return", "", ";", "case", "", ":", "NumFSTMGened", "++", ";", "return", "", ";", "case", "", ":", "NumFLDMGened", "++", ";", "return", "", ";", "case", "", ":", "NumFSTMGened", "++", ";", "return"], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "getLoadStoreMultipleOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46549, "Length": 91, "Cover_Rate": 0.6546762589928058} {"Template_token": ["", "static", "unsigned", "getPostIndexedLoadStoreOpcode", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "default", ":", "llvm_unreachable"], "ground_truth": ["(", "", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46550, "Length": 74, "Cover_Rate": 0.6434782608695652} {"Template_token": ["", "static", "unsigned", "getPreIndexedLoadStoreOpcode", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "getPreIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46551, "Length": 67, "Cover_Rate": 0.5826086956521739} {"Template_token": ["", "else", "Offset", "=", "", "(", "", ",", "OffImm", ",", "", ")", ";", "if", "(", "isDef", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "RegDeadKill", ")", ")", ".", "addReg", "("], "ground_truth": ["BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addReg", "(", "OffReg", ",", "getKillRegState", "(", "OffKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46552, "Length": 86, "Cover_Rate": 0.3524590163934426} {"Template_token": ["", "if", "(", "isDef", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "RegDeadKill", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addReg", "(", "OffReg", ",", "getKillRegState", "(", "OffKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegDeadKill", ")", ")", ".", "addReg", "(", "BaseReg", ","], "ground_truth": ["getKillRegState", "(", "BaseKill", ")", ")", ".", "addReg", "(", "OffReg", ",", "getKillRegState", "(", "OffKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46553, "Length": 140, "Cover_Rate": 0.5737704918032787} {"Template_token": ["", "if", "(", "Bytes", "<=", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", ""], "ground_truth": [")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46554, "Length": 95, "Cover_Rate": 0.49222797927461137} {"Template_token": ["", "unsigned", "MyPredReg", "=", "", ";", "if", "(", "!", "MI", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "if", "(", "Bytes", "<=", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "return", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI"], "ground_truth": [",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46555, "Length": 153, "Cover_Rate": 0.7927461139896373} {"Template_token": ["", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "Offset", "<", "I", "->", "Offset", ")", "{", "MemOps", ".", "insert", "(", "I", ",", "MemOpQueueEntry", "(", "Offset", ",", "Position", ",", "MBBI", ")", ")", ";", "NumMemOps", "++", ";", "Advance", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Offset", "==", "I", "->", "Offset", ")", "{", "break", ";", "}", "}", "}", "}", "}", "}", "if", "(", "Advance", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "}", "else", "TryMerge", "=", "true", ";", "if", "(", "TryMerge", ")", "{", "if", "(", "NumMemOps", ">", "", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "&", "", ")", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "Merges", ".", "clear", "(", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Merges", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "MergeBaseUpdateLSMultiple", "(", "MBB", ",", "Merges", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "NumMerges", "+=", "Merges", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "RS", "->", "skipTo", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "else", "if", "(", "NumMemOps", "==", "", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "{", "++", "NumMerges", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "}", "CurrBase", "=", "", ";", "CurrOpc", "=", "-"], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46556, "Length": 307, "Cover_Rate": 0.422283356258597} {"Template_token": ["", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "bool", "isDPR", "=", "NewOpc", "==", "", "||", "NewOpc", "==", "", ";", "unsigned", "Offset", "=", "", ";", "if", "(", "isAM5", ")", "Offset", "=", "", "(", "(", "AddSub", "==", "", ")", "?", "", ":", "", ",", "true", ",", "(", "isDPR", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "isAM2", ")", "Offset", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "else", "Offset", "=", "AddSub", "==", "", "?", "-", "Bytes", ":", "Bytes", ";", "if", "(", "isLd", ")", "{", "if", "(", "isAM5", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "else", "if", "(", "isAM2", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "if", "(", "isAM5", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg"], "ground_truth": ["(", "MO", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46557, "Length": 344, "Cover_Rate": 0.3339805825242718} {"Template_token": ["", "unsigned", "Reg", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "Reg", ")", ";", "isKill", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isAM4", "&&", "RegNum", ">", "PRegNum", ")", "||", "RegNum", "==", "PRegNum", "+", "", ")", ")", "{", "Offset", "+=", "Size", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "PRegNum", "=", "RegNum", ";", "}", "else", "{", "if", "(", "MergeOps", "(", "MBB", ",", "++", "Loc", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "{", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "j", "=", "SIndex", ";", "j", "<", "i", ";", "++", "j", ")", "{", "MBB", ".", "erase", "(", "MemOps", "[", "j", "]", ".", "MBBI", ")", ";", "MemOps", "[", "j", "]", ".", "Merged", "=", "true", ";", "}", "}", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "Pos", ")", "{", "Pos", "=", "MemOps", "[", "i", "]", ".", "Position", ";", "Loc", "=", "MemOps", "[", "i", "]", ".", "MBBI", ";", "}", "}", "bool", "BaseKill", "=", "Loc", "->", "findRegisterUseOperandIdx", "(", "Base", ",", "true", ")", "!=", "-", "", ";", "if", "(", "MergeOps", "(", "MBB", ",", "++", "Loc", ",", "SOffset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "{", "Merges", ".", "push_back", "(", "prior"], "ground_truth": ["(", "Loc", ")", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46558, "Length": 289, "Cover_Rate": 0.5283363802559415} {"Template_token": ["", "DebugLoc", "dl", "=", "Loc", "->", "getDebugLoc", "(", ")", ";", "unsigned", "PReg", "=", "Loc", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "PReg", ")", ";", "bool", "isKill", "=", "Loc", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "PReg", ",", "isKill", ")", ")", ";", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "unsigned", "Reg", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "RegisterInfo", "::", "getRegisterNumbering", "(", "Reg", ")", ";", "isKill", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isAM4", "&&", "RegNum", ">", "PRegNum", ")", "||", "RegNum", "==", "PRegNum", "+", "", ")", ")", "{", "Offset", "+=", "Size", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "PRegNum", "=", "RegNum", ";", "}", "else", "{", "if", "(", "MergeOps", "(", "MBB", ",", "++", "Loc", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "{", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "j", "=", "SIndex", ";", "j", "<", "i", ";", "++", "j", ")", "{", "MBB", ".", "erase", "(", "MemOps", "[", "j", "]", ".", "MBBI", ")", ";", "MemOps", "[", "j", "]", ".", "Merged", "=", "true", ";", "}", "}", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "Pos", ")", "{", "Pos", "=", "MemOps", "[", "i", "]", ".", "Position", ";", "Loc", "=", "MemOps", "[", "i", "]", ".", "MBBI", ";", "}", "}", "bool", "BaseKill", "=", "Loc", "->", "findRegisterUseOperandIdx", "(", "Base", ",", "true", ")", "!=", "-", "", ";", "if", "(", "MergeOps", "(", "MBB", ",", "++", "Loc", ",", "SOffset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ")", ")", "{", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "SIndex", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MBB", ".", "erase", "(", "MemOps", "[", "i", "]", ".", "MBBI"], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46559, "Length": 435, "Cover_Rate": 0.7952468007312614} {"Template_token": ["", "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "MachineInstr", "*", "PrevMI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "PrevMI", "->", "getOpcode", "(", ")", "==", "", "||", "PrevMI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "isThumb2", "?", "", ":", "", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer34", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46560, "Length": 155, "Cover_Rate": 0.8516483516483516} {"Template_token": ["", "break", ";", "}", "MI2LocMap", "[", "MI", "]", "=", "Loc", "++", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "MIs", ";", "MIs", ".", "push_back", "(", "MI", ")", ";", "Base2LdsMap", "[", "Base", "]", "=", "MIs", ";", "LdBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "else", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2StsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2StsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back"], "ground_truth": ["(", "MI", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46561, "Length": 326, "Cover_Rate": 0.4591549295774648} {"Template_token": ["", "LastOpcode", "=", "Opcode", ";", "if", "(", "++", "NumMove", "==", "", ")", "break", ";", "}", "if", "(", "NumMove", "<=", "", ")", "Ops", ".", "pop_back", "(", ")", ";", "else", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "MemOps", ";", "SmallSet", "<", "unsigned", ",", "", ">", "MemRegs", ";", "for", "(", "int", "i", "=", "NumMove", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "MemOps", ".", "count", "(", "InsertPos", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "unsigned", "EvenReg", "=", "", ",", "OddReg", "=", "", ";", "unsigned", "BaseReg", "=", "", ",", "OffReg", "=", "", ",", "PredReg", "=", "", ";", "", "Pred", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "OddReg", ",", "BaseReg", ",", "OffReg", ",", "Offset", ",", "PredReg", ",", "Pred", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "EvenReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "OddReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "++", "NumLDRDFormed"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer34", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46562, "Length": 365, "Cover_Rate": 0.4655612244897959} {"Template_token": ["", "bool", "PreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TD", "=", "Fn", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "Fn", ".", "getTarget", "(", ")", ".", "getRegisterInfo"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46563, "Length": 46, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "OffField", "=", "MI", "->", "getOperand", "(", "NumOperands", "-", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "OffField", "*", "", ";", "int", "Offset", "=", "isAM3", "?", "", "(", "OffField", ")", ":", "", "(", "OffField", ")", "*"], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer35", "Func": "getMemoryOpOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46564, "Length": 85, "Cover_Rate": 0.4146341463414634} {"Template_token": ["", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "", ")", ")", "&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "", "||", "!", "(", "PRegNum", "&", "", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "MemOps", "["], "ground_truth": ["insertAfter", "]", ".", "Position", ")", "insertAfter", "=", "i", ";"], "File": "ARMLoadStoreOptimizer35", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46565, "Length": 235, "Cover_Rate": 0.47959183673469385} {"Template_token": ["", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "false", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ")", ".", "addReg", "(", "NewBase", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDef", "=", "(", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "if", "(", "!", "Opcode", ")", "return", "false", ";", "bool", "Writeback", "=", "isThumb1", ";", "if", "(", "Opcode", "==", "", "&&", "isThumb1", ")", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumRegs", ";", "++", "I", ")", "if", "(", "Base", "==", "Regs", "[", "I", "]", ".", "first", ")", "{", "Writeback", "=", "false", ";", "break", ";", "}", "MachineInstrBuilder", "MIB", ";", "if", "(", "Writeback", ")", "{", "if", "(", "Opcode", "==", "", ")", "Opcode", "=", "", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MIB", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ";", "if", "(", "!", "BaseKill", ")", "UpdateBaseRegUses", "(", "MBB", ",", "MBBI", ",", "dl", ",", "Base", ",", "NumRegs", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MIB", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg"], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer35", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46566, "Length": 378, "Cover_Rate": 0.4909090909090909} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "RS", "=", "new", "RegScavenger", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "if", "(", "isThumb1", ")", "{", "delete", "RS", ";", "return", "false", ";", "}", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "LoadStoreMultipleOpti", "(", "MBB", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasV5TOps", "(", ")", ")", "Modified", "|=", "MergeReturnIntoLDM", "(", "MBB", ")", ";", "}", "delete"], "ground_truth": ["RS", ";"], "File": "ARMLoadStoreOptimizer35", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46567, "Length": 151, "Cover_Rate": 0.8206521739130435} {"Template_token": ["", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "if", "(", "isThumb1", ")", "{", "delete", "RS", ";", "return", "false", ";", "}", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*"], "ground_truth": ["MFI", ";"], "File": "ARMLoadStoreOptimizer35", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46568, "Length": 72, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "InsertSub", "=", "true", ";", "}", "if", "(", "InsertSub", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "Base", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "WordOffset", "*", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "return", ";", "}", "}", "if", "(", "MBBI", "->", "killsRegister", "(", "Base", ")", ")", "return", ";", "}", "if", "(", "MBB", ".", "succ_size", "(", ")", ">", "", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "--", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "Base", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "true", ")"], "ground_truth": [")", ".", "addImm", "(", "WordOffset", "*", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer35", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46569, "Length": 133, "Cover_Rate": 0.32439024390243903} {"Template_token": ["", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "="], "ground_truth": ["Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "File": "ARMLoadStoreOptimizer36", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46570, "Length": 44, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "PreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TD", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|="], "ground_truth": ["RescheduleLoadStoreInstrs", "(", "MFI", ")", ";"], "File": "ARMLoadStoreOptimizer36", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46571, "Length": 117, "Cover_Rate": 0.9669421487603306} {"Template_token": ["", "if", "(", "isLegalAddressImm", "(", "Opcode", ",", "Imm", ",", "TII", ")", ")", "return", "true", ";", "const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "Opcode", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "switch", "("], "ground_truth": ["AddrMode", ")", "{"], "File": "ARMLoadStoreOptimizer38", "Func": "isLegalOrConvertableAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46572, "Length": 42, "Cover_Rate": 0.4375} {"Template_token": ["", "for", "(", "MachineInstr", "*", "Op", ":", "llvm", "::", "reverse", "(", "Ops", ")", ")", "{", "unsigned", "LSMOpcode", "=", "getLoadStoreMultipleOpcode", "(", "Op", "->", "getOpcode", "(", ")", ",", "", ")", ";", "if", "(", "LastOpcode", "&&", "LSMOpcode", "!=", "LastOpcode", ")", "break", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "*", "Op", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "Op", ")", ";", "if", "(", "LastBytes", ")", "{", "if", "(", "Bytes", "!=", "LastBytes", "||", "Offset", "!=", "(", "LastOffset", "+", "(", "int", ")", "Bytes", ")", ")", "break", ";", "}", "if", "(", "NumMove", "==", "InstReorderLimit", ")", "break", ";", "++", "NumMove", ";", "LastOffset", "=", "Offset", ";", "LastBytes", "=", "Bytes", ";", "LastOpcode", "=", "LSMOpcode", ";", "unsigned", "Loc", "=", "MI2LocMap", "[", "Op", "]", ";", "if", "(", "Loc", "<=", "FirstLoc", ")", "{", "FirstLoc", "=", "Loc", ";", "FirstOp", "=", "Op", ";", "}", "if", "(", "Loc", ">=", "LastLoc", ")", "{", "LastLoc", "=", "Loc", ";", "LastOp", "=", "Op", ";", "}", "}", "if", "(", "NumMove", "<=", "", ")", "Ops", ".", "pop_back", "(", ")", ";", "else", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "MemOps", ";", "SmallSet", "<", "unsigned", ",", "", ">", "MemRegs", ";", "for", "(", "size_t", "i", "=", "Ops", ".", "size", "(", ")", "-", "NumMove", ",", "e", "=", "Ops", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ",", "AA", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "&", "*", "InsertPos", ")", "||", "InsertPos", "->", "isDebugInstr", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "", "]", ";", "Register", "FirstReg", ",", "SecondReg", ";", "Register", "BaseReg", ",", "PredReg", ";", "", "Pred", "=", "", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "", ";", "int", "Offset", "=", "", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "FirstReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "SecondReg", ",", "TRC", ")", ";", "if", "(", "isLd"], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer38", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46573, "Length": 498, "Cover_Rate": 0.528101802757158} {"Template_token": ["", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "RegClassInfoValid", "=", "false", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "Modified", "|=", "LoadStoreMultipleOpti", "(", "MBB", ")", ";", "if", "(", "STI", "->", "hasV5TOps", "(", ")", "&&", "!", "AFI", "->", "shouldSignReturnAddress", "(", ")", ")", "Modified", "|=", "MergeReturnIntoLDM", "(", "MBB", ")", ";", "if", "(", "isThumb1", ")", "Modified", "|=", "CombineMovBx", "(", "MBB", ")", ";", "}", "Allocator", ".", "DestroyAll", "("], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer38", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46574, "Length": 100, "Cover_Rate": 0.591715976331361} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "ConvOpcode", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "OldOffset", "-", "Offset", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer41", "Func": "AdjustBaseAndOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46575, "Length": 91, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "}", "IncrementOffset", "=", "getAddSubImmediate", "(", "*", "Increment", ")", ";", "unsigned", "NewPostIncOpcode", "=", "getPostIndexedLoadStoreOpcode", "(", "BaseAccess", "->", "getOpcode", "(", ")", ",", "IncrementOffset", ">", "", "?", "", ":", "", ")", ";", "if", "(", "!", "isLegalAddressImm", "(", "NewPostIncOpcode", ",", "IncrementOffset", ",", "TII", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "PrePostInc", ")", "{", "if", "(", "Increment", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Base", ".", "virtRegIndex", "(", ")", "<<", "", ")", ";", "int", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "PrePostInc", ")", ";", "IncrementOffset", "=", "PrePostInc", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", ";", "BaseAccess", "=", "PrePostInc", ";", "NewBaseReg", "=", "PrePostInc", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "}", "else", "return", "false", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "SuccessorAccesses", ";", "int", "CodesizeEstimate", "=", "-", "", ";", "for", "(", "auto", "*", "Use", ":", "OtherAccesses", ")", "{", "if", "(", "DT", "->", "dominates", "(", "BaseAccess", ",", "Use", ")", ")", "{", "SuccessorAccesses", ".", "insert", "(", "Use", ")", ";", "unsigned", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "Use", ")", ";", "if", "(", "!", "isLegalOrConvertableAddressImm", "(", "Use", "->", "getOpcode", "(", ")", ",", "Use", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", "-", "IncrementOffset", ",", "TII", ",", "CodesizeEstimate", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "DT", "->", "dominates", "(", "Use", ",", "BaseAccess", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "STI", "->", "hasMinSize", "(", ")", "&&", "CodesizeEstimate", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "PrePostInc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BaseAccess", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Increment", "->", "dump", "("], "ground_truth": [")", ")", ";"], "File": "ARMLoadStoreOptimizer41", "Func": "DistributeIncrements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46576, "Length": 322, "Cover_Rate": 0.42036553524804177} {"Template_token": ["", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "false", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "OffKill", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "}", "else", "{", "if", "(", "OddReg", "==", "EvenReg", "&&", "EvenDeadKill", ")", "{", "EvenDeadKill", "=", "false", ";", "OddDeadKill", "=", "true", ";", "}", "if", "(", "EvenReg", "==", "BaseReg", ")", "EvenDeadKill", "=", "false", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "EvenUndef", ",", "BaseReg", ",", "false", ",", "BaseUndef"], "ground_truth": [",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";"], "File": "ARMLoadStoreOptimizer44", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46577, "Length": 453, "Cover_Rate": 0.49508196721311476} {"Template_token": ["", "for", "(", "auto", "Use", ":", "Prev", "->", "uses", "(", ")", ")", "if", "(", "Use", ".", "isKill", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Use", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MBB", ".", "erase", "(", "Prev", ")"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer45", "Func": "CombineMovBx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46578, "Length": 81, "Cover_Rate": 0.44505494505494503} {"Template_token": ["", "--", "Prev", ";", "if", "(", "Prev", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "Prev", "->", "definesRegister", "(", "", ")", ")", "return", "false", ";", "for", "(", "auto", "Use", ":", "Prev", "->", "uses", "(", ")", ")", "if", "(", "Use", ".", "isKill", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "Use", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI"], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer45", "Func": "CombineMovBx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46579, "Length": 98, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "unsigned", "NumRegs", "=", "Regs", ".", "size", "(", ")", ";", "assert", "(", "NumRegs", ">", "", ")", ";", "bool", "SafeToClobberCPSR", "=", "!", "isThumb1", "||", "(", "MBB", ".", "computeRegisterLiveness", "(", "TRI", ",", "", ",", "InsertBefore", ",", "", ")", "==", "MachineBasicBlock", "::", "LQR_Dead", ")", ";", "bool", "Writeback", "=", "isThumb1", ";", "if", "(", "isThumb1", "&&", "isi32Load", "(", "Opcode", ")", "&&", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", "{", "assert", "(", "Base", "!=", "", "&&", "", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "Writeback", "=", "false", ";", "}", "else", "if", "(", "Opcode", "==", "", ")", "{", "return", "nullptr", ";", "}", "}", "", "Mode", "=", "", ";", "bool", "isNotVFP", "=", "isi32Load", "(", "Opcode", ")", "||", "isi32Store", "(", "Opcode", ")", ";", "bool", "haveIBAndDA", "=", "isNotVFP", "&&", "!", "isThumb2", "&&", "!", "isThumb1", ";", "if", "(", "Offset", "==", "", "&&", "haveIBAndDA", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "+", "", "&&", "haveIBAndDA", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "&&", "isNotVFP", "&&", "!", "isThumb1", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "!=", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "if", "(", "!", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ")", "return", "nullptr", ";", "if", "(", "NumRegs", "<=", "", ")", "return", "nullptr", ";", "if", "(", "!", "SafeToClobberCPSR", ")", "return", "nullptr", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "{", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "Writeback", "=", "false", ";", "}", "else", "{", "moveLiveRegsBefore", "(", "MBB", ",", "InsertBefore", ")", ";", "if", "(", "!", "isLoadSingle", "(", "Opcode", ")", ")", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "&", "R", ":", "Regs", ")", "LiveRegs", ".", "addReg", "(", "R", ".", "first", ")", ";", "NewBase", "=", "findFreeReg", "(", "isThumb1", "?", "", ":", "", ")", ";", "if", "(", "NewBase", "==", "", ")", "return", "nullptr", ";", "}", "int", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Base", "==", "", ")", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", "&&", "Base", "!=", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "}", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "nullptr", ";", "bool", "KillOldBase", "=", "BaseKill", "&&", "(", "!", "isi32Store", "(", "Opcode", ")", "||", "!", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", "&&", "(", "BaseOpc", "==", "", "||", "BaseOpc", "==", "", ")", ")", "{", "if", "(", "isLowRegister", "(", "NewBase", ")", "&&", "isLowRegister", "(", "Base", ")", "&&", "!", "STI", "->", "hasV6Ops", "(", ")", ")", "{", "if", "(", "Pred", "!=", "", ")", "return", "nullptr", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ","], "ground_truth": ["getKillRegState", "(", "KillOldBase", ")", ")", ";"], "File": "ARMLoadStoreOptimizer45", "Func": "CreateLoadStoreMulti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46580, "Length": 508, "Cover_Rate": 0.46691176470588236} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "TL", "=", "TM", ".", "getTargetLowering", "(", ")", ";", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "RS", "=", "new", "RegScavenger", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumbFunction", "(", ")", "&&", "!", "isThumb2", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")"], "ground_truth": ["{"], "File": "ARMLoadStoreOptimizer48", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46581, "Length": 118, "Cover_Rate": 0.686046511627907} {"Template_token": ["", "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "MachineInstr", "*", "PrevMI", "=", "prior", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "=="], "ground_truth": ["", ")", "&&", "", ")", ";"], "File": "ARMLoadStoreOptimizer49", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46582, "Length": 164, "Cover_Rate": 0.6119402985074627} {"Template_token": ["", "if", "(", "isLd", "&&", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isLd", ")", "{", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "j", "=", "", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMLoadStoreOptimizer4", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46583, "Length": 116, "Cover_Rate": 0.41134751773049644} {"Template_token": ["", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "RS", "=", "new", "RegScavenger", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI"], "ground_truth": ["!=", "E", ";"], "File": "ARMLoadStoreOptimizer4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46584, "Length": 53, "Cover_Rate": 0.375886524822695} {"Template_token": ["", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MF", "=", "&", "Fn", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "bool", "Modified", "="], "ground_truth": ["DistributeIncrements", "(", ")", ";"], "File": "ARMLoadStoreOptimizer50", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46585, "Length": 45, "Cover_Rate": 0.3515625} {"Template_token": ["", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "SuccessorAccesses", ";", "int", "CodesizeEstimate", "=", "-", "", ";", "for", "(", "auto", "*", "Use", ":", "OtherAccesses", ")", "{", "if", "(", "DT", "->", "dominates", "(", "BaseAccess", ",", "Use", ")", ")", "{", "SuccessorAccesses", ".", "insert", "(", "Use", ")", ";", "unsigned", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "Use", ")", ";", "if", "(", "!", "isLegalOrConvertableAddressImm", "(", "Use", "->", "getOpcode", "(", ")", ",", "Use", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", "-", "IncrementOffset", ",", "TII", ",", "CodesizeEstimate", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "DT", "->", "dominates", "(", "Use", ",", "BaseAccess", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "if", "(", "STI", "->", "hasMinSize", "(", ")", "&&", "CodesizeEstimate", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BaseAccess", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Increment", "->", "dump", "(", ")", ")", ";", "Register", "NewBaseReg", "=", "Increment", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "BaseAccessPost", "=", "createPostIncLoadStore", "(", "BaseAccess", ",", "IncrementOffset", ",", "NewBaseReg", ",", "TII", ",", "TRI", ")", ";", "BaseAccess", "->", "eraseFromParent", "(", ")", ";", "Increment", "->", "eraseFromParent", "(", ")", ";", "(", "void", ")", "BaseAccessPost", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BaseAccessPost", "->", "dump", "("], "ground_truth": [")", ")", ";"], "File": "ARMLoadStoreOptimizer51", "Func": "DistributeIncrements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46586, "Length": 245, "Cover_Rate": 0.37750385208012327} {"Template_token": ["", "static", "MachineInstr", "*", "createPostIncLoadStore", "(", "MachineInstr", "*", "MI", ",", "int", "Offset", ",", "Register", "NewReg", ",", "const", "TargetInstrInfo", "*", "TII", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "MachineFunction", "*", "MF", "=", "MI", "->", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "NewOpcode", "=", "getPostIndexedLoadStoreOpcode", "(", "MI", "->", "getOpcode", "(", ")", ",", "Offset", ">", "", "?", "", ":", "", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpcode", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", ".", "constrainRegClass", "(", "NewReg", ",", "TRC", ")", ";", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "", ","], "ground_truth": ["TRI", ",", "*", "MF", ")", ";"], "File": "ARMLoadStoreOptimizer53", "Func": "createPostIncLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46587, "Length": 122, "Cover_Rate": 0.5398230088495575} {"Template_token": ["", "unsigned", "NewPostIncOpcode", "=", "getPostIndexedLoadStoreOpcode", "(", "BaseAccess", "->", "getOpcode", "(", ")", ",", "IncrementOffset", ">", "", "?", "", ":", "", ")", ";", "if", "(", "!", "isLegalAddressImm", "(", "NewPostIncOpcode", ",", "IncrementOffset", ",", "TII", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "SuccessorAccesses", ";", "for", "(", "auto", "*", "Use", ":", "OtherAccesses", ")", "{", "if", "(", "DT", "->", "dominates", "(", "BaseAccess", ",", "Use", ")", ")", "{", "SuccessorAccesses", ".", "insert", "(", "Use", ")", ";", "unsigned", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "Use", ")", ";", "if", "(", "!", "isLegalAddressImm", "(", "Use", "->", "getOpcode", "(", ")", ",", "Use", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", "-", "IncrementOffset", ",", "TII", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "DT", "->", "dominates", "(", "Use", ",", "BaseAccess", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BaseAccess", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Increment", "->", "dump", "(", ")", ")", ";", "Register", "NewBaseReg", "=", "Increment", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "BaseAccessPost", "=", "createPostIncLoadStore", "(", "BaseAccess", ",", "IncrementOffset", ",", "NewBaseReg", ",", "TII", ",", "TRI", ")", ";", "BaseAccess", "->", "eraseFromParent", "(", ")", ";", "Increment", "->", "eraseFromParent", "(", ")", ";", "(", "void", ")", "BaseAccessPost", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BaseAccessPost", "->", "dump", "(", ")", ")", ";", "for", "(", "auto", "*", "Use", ":", "SuccessorAccesses", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Use", "->", "dump", "(", ")", ")", ";", "unsigned", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "Use", ")", ";", "Use", "->", "getOperand", "(", "BaseOp", ")", ".", "setReg", "(", "NewBaseReg", ")", ";", "int", "OldOffset", "=", "Use", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "getImm", "(", ")", ";", "Use", "->", "getOperand", "(", "BaseOp", "+", "", ")", ".", "setImm", "(", "OldOffset", "-", "IncrementOffset", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Use", "->", "dump", "(", ")", ")", ";", "}", "for", "(", "MachineOperand", "&", "Op", ":", "MRI", "->", "use_nodbg_operands", "(", "NewBaseReg", ")", ")", "Op", ".", "setIsKill", "(", "false", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer53", "Func": "DistributeIncrements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46588, "Length": 373, "Cover_Rate": 0.5677321156773212} {"Template_token": ["", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "return", "Mode", "==", "", "?", "", ":", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", ""], "ground_truth": [":"], "File": "ARMLoadStoreOptimizer53", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46589, "Length": 111, "Cover_Rate": 0.36156351791530944} {"Template_token": ["", "Scale", "=", "", ";", "isT2", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "!", "isT2", "&&", "(", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getPrefTypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "if", "(", "OffImm"], "ground_truth": ["<", "", ")", "{"], "File": "ARMLoadStoreOptimizer56", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46590, "Length": 166, "Cover_Rate": 0.3074074074074074} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "("], "ground_truth": [")", ")", "*", "", ";"], "File": "ARMLoadStoreOptimizer56", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46591, "Length": 78, "Cover_Rate": 0.5064935064935064} {"Template_token": ["", "default", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "", ")", "*", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMLoadStoreOptimizer56", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46592, "Length": 78, "Cover_Rate": 0.5064935064935064} {"Template_token": ["", "if", "(", "MMO", "->", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "}", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ")", "return", "false", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "case", "", ":", "case", "", ":", "return", "MI", "->", "getOperand", "(", "", ")"], "ground_truth": [".", "isReg", "(", ")", ";"], "File": "ARMLoadStoreOptimizer56", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46593, "Length": 151, "Cover_Rate": 0.5807692307692308} {"Template_token": ["", "}", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "", ",", "true", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "Base", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "", ",", "true", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "Base", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "Mode", ",", "true", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "Base", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "return", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "Mode", ",", "true", ")", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "Base", ")", ";", "MI", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "("], "ground_truth": ["NextMBBI", ")", ";"], "File": "ARMLoadStoreOptimizer56", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46594, "Length": 395, "Cover_Rate": 0.441340782122905} {"Template_token": ["", "const", "MachineOperand", "&", "PMO", "=", "Loc", "->", "getOperand", "(", "", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "RegisterInfo", "::", "getRegisterNumbering", "(", "PReg", ")", ";", "for", "(", "unsigned", "i", "=", "SIndex", "+", "", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "RegisterInfo", "::", "getRegisterNumbering", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isAM4", "&&", "RegNum", ">", "PRegNum", ")", "||", "RegNum", "==", "PRegNum", "+", "", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch"], "ground_truth": [",", "MemOps", ",", "Merges", ")", ";"], "File": "ARMLoadStoreOptimizer56", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46595, "Length": 215, "Cover_Rate": 0.5429292929292929} {"Template_token": ["", "Mode", "=", "", ";", "}", "else", "if", "(", "isAM4", "&&", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", "+", "", ")", "{", "if", "(", "isThumb2", ")", "return", "false", ";", "Mode", "=", "", ";", "}", "else", "if", "(", "isAM4", "&&", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Offset", "!=", "", ")", "{", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "(", "(", "Base", "==", "", ")", "?", "", ":", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "(", "(", "Base", "==", "", ")", "?", "", ":", "", ")", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "", "(", "Offset", ")", ":", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDPR", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "isDef", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ")", ";", "MachineInstrBuilder", "MIB", "=", "(", "isAM4", ")", "?", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "", "(", "Mode", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "", "(", "Mode", ",", "false", ",", "isDPR", "?", "NumRegs", "<<", "", ":", "NumRegs", ")", ")"], "ground_truth": [".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer56", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46596, "Length": 383, "Cover_Rate": 0.6513605442176871} {"Template_token": ["", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer59", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46597, "Length": 9, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "", "AddSub", "=", "", ";", "if", "(", "OffImm", "<", "", ")", "{", "AddSub", "=", "", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "", "<<", "", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "", ")", ")", ")", "return", "false", ";", "Offset", "=", "", "(", "AddSub", ",", "OffImm", ")", ";", "}", "FirstReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "SecondReg", "=", "Op1", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "FirstReg", "==", "SecondReg", ")", "return", "false", ";", "BaseReg", "=", "Op0", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "Op0", ",", "PredReg", ")", ";", "dl", "=", "Op0", "->", "getDebugLoc", "(", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMLoadStoreOptimizer60", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46598, "Length": 235, "Cover_Rate": 0.5064655172413793} {"Template_token": ["", "if", "(", "!", "Errata602117", "&&", "!", "NonConsecutiveRegs", ")", "return", "false", ";", "bool", "isT2", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "isLd", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "EvenDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "EvenUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg"], "ground_truth": [")", ")", ";"], "File": "ARMLoadStoreOptimizer60", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46599, "Length": 511, "Cover_Rate": 0.5339602925809822} {"Template_token": ["", "if", "(", "STI", "->", "isCortexM3", "(", ")", "&&", "isi32Load", "(", "Opcode", ")", "&&", "PReg", "==", "getLoadStoreBaseOp", "(", "*", "MI", ")", ".", "getReg", "(", ")", ")", "CanMergeToLSDouble", "=", "false", ";", "bool", "CanMergeToLSMulti", "=", "true", ";", "if", "(", "STI", "->", "isSwift", "(", ")", "&&", "!", "isNotVFP", "&&", "(", "PRegNum", "%", "", ")", "==", "", ")", "CanMergeToLSMulti", "=", "false", ";", "if", "(", "PReg", "==", "", "||", "PReg", "==", "", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "if", "(", "AssumeMisalignedLoadStores", "&&", "!", "mayCombineMisaligned", "(", "*", "STI", ",", "*", "MI", ")", ")", "CanMergeToLSMulti", "=", "CanMergeToLSDouble", "=", "false", ";", "for", "(", "unsigned", "I", "=", "SIndex", "+", "", ";", "I", "<", "EIndex", ";", "++", "I", ",", "++", "Count", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "I", "]", ".", "Offset", ";", "if", "(", "NewOffset", "!=", "Offset", "+", "(", "int", ")", "Size", ")", "break", ";", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MemOps", "[", "I", "]", ".", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "break", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "bool", "PartOfLSMulti", "=", "CanMergeToLSMulti", ";", "if", "(", "PartOfLSMulti", ")", "{", "if", "(", "RegNum", "<=", "PRegNum", ")", "PartOfLSMulti", "=", "false", ";", "else", "if", "(", "!", "isNotVFP", "&&", "RegNum", "!=", "PRegNum", "+", "", ")", "PartOfLSMulti", "=", "false", ";", "}", "bool", "PartOfLSDouble", "=", "CanMergeToLSDouble", "&&", "Count", "<=", "", ";", "if", "(", "!", "PartOfLSMulti", "&&", "!", "PartOfLSDouble", ")", "break", ";", "CanMergeToLSMulti", "&=", "PartOfLSMulti", ";", "CanMergeToLSDouble", "&=", "PartOfLSDouble", ";", "unsigned", "Position", "=", "MemOps", "[", "I", "]", ".", "Position", ";", "if", "(", "Position", "<", "MemOps", "[", "Latest", "]", ".", "Position", ")", "Latest", "=", "I", ";", "else", "if", "(", "Position", ">", "MemOps", "[", "Earliest", "]", ".", "Position", ")", "Earliest", "=", "I", ";", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "}", "MergeCandidate", "*", "Candidate", "=", "new", "(", "Allocator", ".", "Allocate", "(", ")", ")", "MergeCandidate", ";", "for", "(", "unsigned", "C", "=", "SIndex", ",", "CE", "=", "SIndex", "+", "Count", ";", "C", "<", "CE", ";", "++", "C", ")", "Candidate", "->", "Instrs", ".", "push_back", "(", "MemOps", "[", "C", "]", ".", "MI", ")", ";", "Candidate", "->", "LatestMIIdx", "=", "Latest", "-", "SIndex", ";", "Candidate", "->", "EarliestMIIdx", "=", "Earliest", "-", "SIndex", ";", "Candidate", "->", "InsertPos", "=", "MemOps", "[", "Latest", "]", ".", "Position", ";", "if", "(", "Count", "==", "", ")", "CanMergeToLSMulti"], "ground_truth": ["=", "CanMergeToLSDouble", "=", "false", ";"], "File": "ARMLoadStoreOptimizer60", "Func": "FormCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46600, "Length": 392, "Cover_Rate": 0.6621621621621622} {"Template_token": ["", "MemOpQueue", "MemOps", ";", "unsigned", "CurrBase", "=", "", ";", "unsigned", "CurrOpc", "=", "~", "", ";", "", "CurrPred", "=", "", ";", "unsigned", "Position", "=", "", ";", "assert", "(", "Candidates", ".", "size", "(", ")", "==", "", ")", ";", "assert", "(", "MergeBaseCandidates", ".", "size", "(", ")", "==", "", ")", ";", "LiveRegsValid", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ",", "MBBI", ";", "I", "!=", "MBB", ".", "begin", "(", ")", ";", "I", "=", "MBBI", ")", "{", "MBBI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "FixInvalidRegPairOp", "(", "MBB", ",", "MBBI", ")", ")", "continue", ";", "++", "Position", ";", "if", "(", "isMemoryOp", "(", "*", "MBBI", ")", ")", "{", "unsigned", "Opcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "MBBI", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MBBI", ",", "PredReg", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MBBI", ")", ";", "if", "(", "CurrBase", "==", "", ")", "{", "CurrBase", "=", "Base", ";", "CurrOpc", "=", "Opcode", ";", "CurrPred", "=", "Pred", ";", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "if", "(", "CurrOpc", "==", "Opcode", "&&", "CurrBase", "==", "Base", "&&", "CurrPred", "==", "Pred", ")", "{", "bool", "Overlap", "=", "false", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "Overlap", "=", "(", "Base", "==", "Reg", ")", ";", "if", "(", "!", "Overlap", ")", "{", "for", "(", "const", "MemOpQueueEntry", "&", "E", ":", "MemOps", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "E", ".", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Overlap", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Overlap", ")", "{", "if", "(", "Offset", ">", "MemOps", ".", "back", "(", ")", ".", "Offset", ")", "{", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "="], "ground_truth": ["", ";"], "File": "ARMLoadStoreOptimizer60", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46601, "Length": 509, "Cover_Rate": 0.6584734799482536} {"Template_token": ["", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->"], "ground_truth": ["memoperands_end", "(", ")", ")", ";"], "File": "ARMLoadStoreOptimizer60", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46602, "Length": 174, "Cover_Rate": 0.4182692307692308} {"Template_token": ["", "else", "if", "(", "isAM4", "&&", "Offset", "==", "-", "", "*", "(", "int", ")", "NumRegs", ")", "Mode", "=", "", ";", "else", "if", "(", "Offset", "!=", "", ")", "{", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "Opcode", "==", "", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "false", ",", "false", ",", "BaseKill", ")", ".", "addImm", "(", "ImmedOffset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDPR", "=", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "bool", "isDef", "=", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ")", ";", "MachineInstrBuilder", "MIB", "=", "(", "isAM4", ")", "?", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "Base", ",", "false", ",", "false", ",", "BaseKill", ")", ".", "addImm", "(", "", "(", "Mode", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "Base", ",", "false", ",", "false", ",", "BaseKill", ")", ".", "addImm", "(", "", "(", "Mode", ",", "false", ",", "isDPR", "?", "NumRegs", "<<", "", ":", "NumRegs", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumRegs", ";", "++", "i", ")", "MIB", "=", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "isDef", ",", "false", ",", "Regs", "[", "i", "]", ".", "second", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer65", "Func": "mergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46603, "Length": 352, "Cover_Rate": 0.6730401529636711} {"Template_token": ["", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "bool", "isDPR", "=", "NewOpc", "==", "", "||", "NewOpc", "==", "", ";", "unsigned", "Offset", "=", "", ";", "if", "(", "isAM5", ")", "Offset", "=", "", "(", "(", "AddSub", "==", "", ")", "?", "", ":", "", ",", "true", ",", "(", "isDPR", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "isAM2", ")", "Offset", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "else", "Offset", "=", "AddSub", "==", "", "?", "-", "Bytes", ":", "Bytes", ";", "if", "(", "isLd", ")", "{", "if", "(", "isAM5", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "else", "if", "(", "isAM2", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "if", "(", "isAM5", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";", "else", "if", "(", "isAM2", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "Base", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "MO"], "ground_truth": [".", "isKill", "(", ")", ")", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMLoadStoreOptimizer68", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46604, "Length": 420, "Cover_Rate": 0.4069767441860465} {"Template_token": ["", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "", ",", "true", ")", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "Mode", ",", "true", ")", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "return", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "Mode", ",", "true", ")", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "return", "true", ";", "}", "}", "}", "else", "{", "if", "(", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", "return", "false", ";", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "unsigned", "Offset", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "MI", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "", "(", "", ",", "true", ",", "Offset", ")", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "return", "true", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")"], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer68", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46605, "Length": 337, "Cover_Rate": 0.44517833553500663} {"Template_token": ["", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "AddSub", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "AddSub", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "{", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "int", "Offset", "=", "AddSub", "==", "", "?", "-"], "ground_truth": ["Bytes", ":", "Bytes", ";"], "File": "ARMLoadStoreOptimizer69", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46606, "Length": 477, "Cover_Rate": 0.4360146252285192} {"Template_token": ["", "bool", "BaseKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "bool", "DoMerge", "=", "false", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "MachineBasicBlock", "::", "iterator", "BeginMBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "BeginMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "while", "(", "PrevMBBI", "!=", "BeginMBBI", "&&", "PrevMBBI", "->", "isDebugValue", "(", ")", ")", "--", "PrevMBBI", ";", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "EndMBBI", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "EndMBBI", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "while", "(", "NextMBBI", "!=", "EndMBBI", "&&", "NextMBBI", "->", "isDebugValue", "(", ")", ")", "++", "NextMBBI", ";", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "="], "ground_truth": ["true", ";"], "File": "ARMLoadStoreOptimizer69", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46607, "Length": 359, "Cover_Rate": 0.6265270506108203} {"Template_token": ["", "}", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "", ">", "Regs", ";", "SmallVector", "<", "unsigned", ",", "", ">", "ImpDefs", ";", "SmallVector", "<", "MachineOperand", "*", ",", "", ">", "UsesOfImpDefs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "memOps", "[", "i", "]", ".", "MBBI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "!", "MO", ".", "isImplicit", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "findUsesOfImpDef", "(", "UsesOfImpDefs", ",", "memOps", ",", "DefReg", ",", "memOps", "[", "i", "]", ".", "Position", ",", "insertPos", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ",", "ImpDefs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "std", "::", "prev", "(", "Loc", ")", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "iterator", "I", "=", "UsesOfImpDefs", ".", "begin", "(", ")", ",", "E", "=", "UsesOfImpDefs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "setIsUndef", "(", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{", "unsigned", "Reg", "=", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", ";", "if", "(", "KilledRegs", ".", "count", "(", "Reg", ")", ")", "{", "unsigned", "j", "=", "Killer", "[", "Reg", "]", ";", "int", "Idx", "=", "memOps", "[", "j", "]", "."], "ground_truth": ["MBBI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "true", ")", ";"], "File": "ARMLoadStoreOptimizer69", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46608, "Length": 377, "Cover_Rate": 0.5712121212121212} {"Template_token": ["", "bool", "IsStore", "=", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "&&", "!", "definesCPSR", "(", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "(", "Opc", "==", "", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "", ";", "if", "(", "Offset", ">=", "", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "if", "(", "definesCPSR", "(", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{", "InsertSub", "=", "true", ";", "}", "if", "(", "InsertSub"], "ground_truth": [")", "{"], "File": "ARMLoadStoreOptimizer69", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46609, "Length": 240, "Cover_Rate": 0.49079754601226994} {"Template_token": ["", "int", "OffImm", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "", ":", "", ")", ":", "(", "isT2", "?", "", ":", "", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "", "?", "", ":", "", ")", ":", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "", ",", "isLd", ",", "dl", ",", "NewOpc", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "false", ",", "OffUndef", ",", "Pred", ",", "PredReg", ",", "TII", ",", "isT2", ")", ";", "NewBBI", "=", "llvm", "::", "prior", "(", "MBBI", ")", ";", "if", "(", "isT2", "&&", "NewOpc", "==", "", "&&", "OffImm", "+", "", ">=", ""], "ground_truth": [")", "NewOpc", "=", "", ";"], "File": "ARMLoadStoreOptimizer6", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46610, "Length": 375, "Cover_Rate": 0.3910323253388947} {"Template_token": ["", "(", "isThumb1", "&&", "Offset", "<", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", "&&", "Base", "!=", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "}", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "nullptr", ";", "bool", "KillOldBase", "=", "BaseKill", "&&", "(", "!", "isi32Store", "(", "Opcode", ")", "||", "!", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", "&&", "(", "BaseOpc", "==", "", "||", "BaseOpc", "==", "", ")", ")", "{", "if", "(", "isLowRegister", "(", "NewBase", ")", "&&", "isLowRegister", "(", "Base", ")", "&&", "!", "STI", "->", "hasV6Ops", "(", ")", ")", "{", "if", "(", "Pred", "!=", "", ")", "return", "nullptr", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "Base", "=", "NewBase", ";", "KillOldBase", "=", "true", ";", "}", "if", "(", "BaseOpc", "==", "", ")", "{", "assert", "(", "Offset", "%", "", "==", "", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", "/", "", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "add", "(", "t1CondCodeOp", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "KillOldBase", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDef", "=", "isLoadSingle", "(", "Opcode", ")", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "if", "(", "!", "Opcode", ")", "return", "nullptr", ";", "if", "(", "isThumb1", "&&", "!", "SafeToClobberCPSR", "&&", "Writeback", "&&", "!", "BaseKill", ")", "return", "nullptr", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Writeback", ")", "{", "assert", "(", "isThumb1", "&&", "", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "assert", "(", "!", "(", "ContainsReg", "(", "Regs", ",", "Base", ")", ")", "&&", "", ")", ";", "Opcode", "=", "", ";", "}", "MIB", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL"], "ground_truth": [",", "TII", "->", "get", "(", "Opcode", ")", ")", ";"], "File": "ARMLoadStoreOptimizer70", "Func": "CreateLoadStoreMulti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46611, "Length": 496, "Cover_Rate": 0.4537968892955169} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "!", "isAM5", "&&", "Offset", "==", "Bytes", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "if", "(", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "", ")", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "", "AddSub", "=", "Offset", "<", "", "?", "", ":", "", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opcode", ")", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "{", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "{", "int", "Imm", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "ARMLoadStoreOptimizer70", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46612, "Length": 439, "Cover_Rate": 0.47925764192139736} {"Template_token": ["", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "assert", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "TII", "->", "get"], "ground_truth": ["(", "NewOpc", ")", ".", "getNumOperands", "(", ")", "==", "", "&&", "", ")", ";"], "File": "ARMLoadStoreOptimizer70", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46613, "Length": 264, "Cover_Rate": 0.5511482254697286} {"Template_token": ["", "if", "(", "isThumb1", ")", "return", "false", ";", "const", "MachineOperand", "&", "BaseOP", "=", "MI", "->", "getOperand", "(", "", ")", ";", "unsigned", "Base", "=", "BaseOP", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")"], "ground_truth": ["||", "!", "BaseKill", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer70", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46614, "Length": 270, "Cover_Rate": 0.536779324055666} {"Template_token": ["", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "MBB"], "ground_truth": [".", "erase", "(", "MergeInstr", ")", ";"], "File": "ARMLoadStoreOptimizer70", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46615, "Length": 314, "Cover_Rate": 0.6242544731610338} {"Template_token": ["", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", ".", "isDebugInstr", "(", ")", ")", "MI2LocMap", "[", "&", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "unsigned", "Base", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "auto", "FindBases", "=", "[", "&", "]", "(", "Base2InstMap", "&", "Base2Ops", ",", "BaseVec", "&", "Bases", ")", "{", "MapIt", "BI", "=", "Base2Ops", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "==", "Base2Ops", ".", "end", "(", ")", ")", "{", "Base2Ops", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "Bases", ".", "push_back", "(", "Base", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", ";", "if", "(", "isLd", ")", "FindBases", "(", "Base2LdsMap", ",", "LdBases", ")", ";", "else", "FindBases", "(", "Base2StsMap", ",", "StBases", ")", ";", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";", "Base2StsMap", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer70", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46616, "Length": 443, "Cover_Rate": 0.7704347826086957} {"Template_token": ["", "if", "(", "!", "SafeToClobberCPSR", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "{", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "}", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "BaseOpc", "=", "isThumb2", "?", "", ":", "(", "isThumb1", "&&", "Offset", "<", "", ")", "?", "", ":", "isThumb1", "?", "", ":", "", ";", "}", "if", "(", "!", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "return", "false", ";", "if", "(", "isThumb1", ")", "{", "if", "(", "Base", "!=", "NewBase", "&&", "Offset", ">=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "false", ";", "}", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ",", "true", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDef", "=", "(", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "if", "(", "!", "Opcode", ")", "return", "false", ";", "bool", "Writeback", "=", "isThumb1", ";", "if", "(", "Opcode", "==", "", "&&", "isThumb1", ")", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumRegs", ";", "++", "I", ")", "if", "(", "Base", "==", "Regs", "[", "I", "]", ".", "first", ")", "{", "Writeback", "=", "false", ";", "break", ";", "}", "if", "(", "isThumb1", "&&", "Writeback", "&&", "!", "BaseKill", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Writeback", ")", "{", "if", "(", "Opcode", "==", "", ")", "Opcode", "=", "", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MIB", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill"], "ground_truth": [")", ")", ";"], "File": "ARMLoadStoreOptimizer76", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46617, "Length": 441, "Cover_Rate": 0.5262529832935561} {"Template_token": ["", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "("], "ground_truth": ["MFI", ")", ";"], "File": "ARMLoadStoreOptimizer76", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46618, "Length": 94, "Cover_Rate": 0.7833333333333333} {"Template_token": ["", "unsigned", "Reg", "=", "memOps", "[", "i", "]", ".", "Reg", ";", "bool", "isKill", "=", "memOps", "[", "i", "]", ".", "isKill", "||", "KilledRegs", ".", "count", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "isKill", ")", ")", ";", "for", "(", "MIOperands", "MO", "(", "memOps", "[", "i", "]", ".", "MBBI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isDef", "(", ")", "||", "!", "MO", "->", "isImplicit", "(", ")", "||", "MO", "->", "isDead", "(", ")", ")", "continue", ";", "unsigned", "DefReg", "=", "MO", "->", "getReg", "(", ")", ";", "if", "(", "std", "::", "find", "(", "ImpDefs", ".", "begin", "(", ")", ",", "ImpDefs", ".", "end", "(", ")", ",", "DefReg", ")", "==", "ImpDefs", ".", "end", "(", ")", ")", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "findUsesOfImpDef", "(", "UsesOfImpDefs", ",", "memOps", ",", "DefReg", ",", "memOps", "[", "i", "]", ".", "Position", ",", "insertPos", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "Loc", "=", "memOps", "[", "insertAfter", "]", ".", "MBBI", ";", "++", "Loc", ";", "if", "(", "!", "MergeOps", "(", "MBB", ",", "Loc", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Regs", ",", "ImpDefs", ")", ")", "return", ";", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineOperand", "*", ">", "::", "iterator", "I", "=", "UsesOfImpDefs", ".", "begin", "(", ")", ",", "E", "=", "UsesOfImpDefs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "setIsUndef", "(", ")", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memOpsEnd", ";", "++", "i", ")", "{", "if", "(", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "second", ")", "{", "unsigned", "Reg", "=", "Regs", "[", "i", "-", "memOpsBegin", "]", ".", "first", ";", "if", "(", "KilledRegs", ".", "count", "(", "Reg", ")", ")", "{", "unsigned", "j", "=", "Killer", "[", "Reg", "]", ";", "int", "Idx", "=", "memOps", "[", "j", "]", ".", "MBBI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "true", ")", ";", "assert", "(", "Idx", ">=", "", "&&", "", ")", ";", "memOps", "[", "j", "]", ".", "MBBI", "->", "getOperand", "(", "Idx", ")", ".", "setIsKill", "(", "false", ")", ";", "memOps", "[", "j", "]", ".", "isKill", "=", "false", ";", "}", "memOps", "[", "i", "]", ".", "isKill"], "ground_truth": ["=", "true", ";"], "File": "ARMLoadStoreOptimizer78", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46619, "Length": 375, "Cover_Rate": 0.5850234009360374} {"Template_token": ["", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "isAM4", ")", "{", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "}", "else", "{", "if", "(", "Mode", "==", "", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ";", "if", "(", "isAM4", ")", "{", "MIB", ".", "addImm", "(", "", "(", "Mode", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "MIB", ".", "addImm", "(", "", "(", "Mode", ",", "Offset", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "for", "(", "unsigned", "OpNum", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer7", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46620, "Length": 340, "Cover_Rate": 0.4533333333333333} {"Template_token": ["", "if", "(", "NumRegs", "<=", "", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "(", "(", "Base", "==", "", ")", "?", "", ":", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "", ":", "(", "(", "Base", "==", "", ")", "?", "", ":", "", ")", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "", "(", "Offset", ")", ":", "", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Base", "="], "ground_truth": ["NewBase", ";"], "File": "ARMLoadStoreOptimizer7", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46621, "Length": 175, "Cover_Rate": 0.30017152658662094} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "MachineInstr", "*", "PrevMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "PrevMI", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&"], "ground_truth": ["*", "MBBI", ")", ";"], "File": "ARMLoadStoreOptimizer80", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46622, "Length": 190, "Cover_Rate": 0.6859205776173285} {"Template_token": ["", "MachineInstr", "*", "PrevMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "", ":", "", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "", ")", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "PrevMI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "", ")", ";", "PrevMI", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "*", "MBBI"], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer80", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46623, "Length": 142, "Cover_Rate": 0.5126353790613718} {"Template_token": ["", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "bool", "isDPR", "=", "NewOpc", "==", "", "||", "NewOpc", "==", "", ";", "unsigned", "Offset", "=", "", ";", "if", "(", "isAM5", ")", "Offset", "=", "", "(", "AddSub", "==", "", "?", "", ":", "", ",", "true", ",", "(", "isDPR", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "isAM2", ")", "Offset", "=", "", "(", "AddSub", ",", "Bytes", ",", "", ")", ";", "else", "Offset", "=", "AddSub", "==", "", "?", "-", "Bytes", ":", "Bytes", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMLoadStoreOptimizer81", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46624, "Length": 425, "Cover_Rate": 0.4262788365095286} {"Template_token": ["", "bool", "LoadStoreOpt", "::", "MergeBaseUpdateLoadStore", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "TargetInstrInfo", "*", "TII", ",", "bool", "&", "Advance", ",", "MachineBasicBlock", "::", "iterator", "&", "I", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isAM5", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "isAM2", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "if", "(", "isAM2", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isAM5", "&&", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "false", ";", "if", "(", "isT2i32Load", "(", "Opcode", ")", "||", "isT2i32Store", "(", "Opcode", ")", ")", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "bool", "isLd", "=", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ";", "if", "(", "isLd", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "AddSub", "=", "", ";", "unsigned", "NewOpc", "=", "", ";", "unsigned", "Limit", "=", "isAM5", "?", "", ":", "(", "isAM2", "?", "", ":", "", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "isMatchingIncrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ")", ";", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "!", "isAM5", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "AddSub", "=", "", ";", "}", "else", "if", "(", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "Limit", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode"], "ground_truth": [")", ";"], "File": "ARMLoadStoreOptimizer81", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46625, "Length": 471, "Cover_Rate": 0.4724172517552658} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "MBBI", ";", "unsigned", "Base", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isAM4", "=", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "bool", "DoMerge", "=", "false", ";", "", "Mode", "=", "", ";", "unsigned", "Offset", "=", "", ";", "if", "(", "isAM4", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "}", "assert", "(", "!", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", ";", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "!", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ")", ";", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "Offset", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "}", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PrevMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "isAM4", ")", "{", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "Mode", "=", "", ";", "}", "else", "if", "(", "isAM4", "&&", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "Mode", "=", "", ";", "}", "}", "else", "{", "if", "(", "Mode", "==", "", "&&", "isMatchingDecrement", "(", "PrevMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "Mode", "=", "", ";", "DoMerge", "=", "true", ";", "}", "}", "if", "(", "DoMerge", ")", "MBB", ".", "erase", "(", "PrevMBBI", ")", ";", "}", "if", "(", "!", "DoMerge", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "NextMBBI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "if", "(", "isAM4", ")", "{", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "", "||", "Mode", "==", "", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "="], "ground_truth": ["true", ";"], "File": "ARMLoadStoreOptimizer81", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46626, "Length": 483, "Cover_Rate": 0.6083123425692695} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "optForMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "="], "ground_truth": ["false", ";"], "File": "ARMLoadStoreOptimizer82", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46627, "Length": 156, "Cover_Rate": 0.3101391650099404} {"Template_token": ["", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "", "||", "Offset", "==", "-", "", ")", "{", "NewOpc", "=", "Opcode", "==", "", "?", "", ":", "", ";", "}", "else", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MergeInstr", ")", ";", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", "{", "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "", "||", "NewOpc", "==", "", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", "."], "ground_truth": ["add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ";"], "File": "ARMLoadStoreOptimizer85", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46628, "Length": 178, "Cover_Rate": 0.3463035019455253} {"Template_token": ["", "bool", "LoadStoreOpt", "::", "MergeBaseUpdateLSMultiple", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "isThumb1", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "const", "MachineOperand", "&", "BaseOP", "=", "MI", "->", "getOperand", "(", "", ")", ";", "Register", "Base", "=", "BaseOP", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "Register", "PredReg", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB"], "ground_truth": [".", "end", "(", ")", ";"], "File": "ARMLoadStoreOptimizer85", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46629, "Length": 353, "Cover_Rate": 0.6549165120593692} {"Template_token": ["", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "if", "(", "Mode", "==", "", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "", "&&", "Mode", "!=", "", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{", "if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MergeInstr", ")", ";", "MBB", ".", "erase", "(", "MergeInstr", ")"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer85", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46630, "Length": 307, "Cover_Rate": 0.5695732838589982} {"Template_token": ["", "if", "(", "Base", "!=", "NewBase", "&&", "Offset", ">=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "false", ";", "}", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDef", "=", "(", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "if", "(", "!", "Opcode", ")", "return", "false", ";", "bool", "Writeback", "=", "isThumb1", ";", "if", "(", "Opcode", "==", "", "&&", "isThumb1", ")", "for", "(", "unsigned", "I", "=", "", ";", "I", "<", "NumRegs", ";", "++", "I", ")", "if", "(", "Base", "==", "Regs", "[", "I", "]", ".", "first", ")", "{", "Writeback", "=", "false", ";", "break", ";", "}", "if", "(", "isThumb1", "&&", "Writeback", "&&", "!", "BaseKill", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Writeback", ")", "{", "if", "(", "Opcode", "==", "", ")", "Opcode", "=", "", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MIB", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MIB", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "!=", "NumRegs", ";", "++", "i", ")", "MIB", "=", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getDefRegState", "(", "isDef", ")", "|", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "ImpDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "ImpDefs", "[", "i", "]", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer91", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46631, "Length": 444, "Cover_Rate": 0.5577889447236181} {"Template_token": ["", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";", "return", "CheckCPSRDef", "?", "!", "definesCPSR", "(", "MI"], "ground_truth": [")", ":", "true", ";"], "File": "ARMLoadStoreOptimizer99", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46632, "Length": 77, "Cover_Rate": 0.39690721649484534} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "CheckCPSRDef", "=", "true", ";", "case", "", ":", "break", ";", "}", "if", "(", "Bytes", "==", "", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "?", "", ":", "", ";", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";", "return", "CheckCPSRDef", "?", "!", "definesCPSR", "(", "MI"], "ground_truth": [")", ":", "true", ";"], "File": "ARMLoadStoreOptimizer99", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46633, "Length": 132, "Cover_Rate": 0.6804123711340206} {"Template_token": ["", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MFI", ":", "Fn", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "&", "MFI", ")", ";", "return"], "ground_truth": ["Modified", ";"], "File": "ARMLoadStoreOptimizer9", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46634, "Length": 71, "Cover_Rate": 0.7244897959183674} {"Template_token": ["", "MemOps", ".", "push_back", "(", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "else", "{", "MemOpQueue", "::", "iterator", "MI", ",", "ME", ";", "for", "(", "MI", "=", "MemOps", ".", "begin", "(", ")", ",", "ME", "=", "MemOps", ".", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "if", "(", "Offset", "<", "MI", "->", "Offset", ")", "{", "break", ";", "}", "if", "(", "Offset", "==", "MI", "->", "Offset", ")", "{", "MI", "=", "ME", ";", "break", ";", "}", "}", "if", "(", "MI", "!=", "MemOps", ".", "end", "(", ")", ")", "{", "MemOps", ".", "insert", "(", "MI", ",", "MemOpQueueEntry", "(", "MBBI", ",", "Offset", ",", "Position", ")", ")", ";", "continue", ";", "}", "}", "}", "}", "MBBI", "=", "I", ";", "--", "Position", ";", "}", "else", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MergeBaseCandidates", ".", "push_back", "(", "MBBI", ")", ";", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "{", "FormCandidates", "(", "MemOps", ")", ";", "CurrBase", "=", "", ";", "CurrOpc", "=", "~", "", ";", "CurrPred", "=", "", ";", "MemOps", ".", "clear", "(", ")", ";", "}", "}", "if", "(", "MemOps", ".", "size", "(", ")", ">", "", ")", "FormCandidates", "(", "MemOps", ")", ";", "auto", "LessThan", "=", "[", "]", "(", "const", "MergeCandidate", "*", "M0", ",", "const", "MergeCandidate", "*", "M1", ")", "{", "return", "M0", "->", "InsertPos", "<", "M1", "->", "InsertPos", ";", "}", ";", "std", "::", "sort", "(", "Candidates", ".", "begin", "(", ")", ",", "Candidates", ".", "end", "(", ")", ",", "LessThan", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "const", "MergeCandidate", "*", "Candidate", ":", "Candidates", ")", "{", "if", "(", "Candidate", "->", "CanMergeToLSMulti", "||"], "ground_truth": ["Candidate", "->", "CanMergeToLSDouble", ")", "{"], "File": "ARMLoadStoreOptimizer", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46635, "Length": 288, "Cover_Rate": 0.3735408560311284} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ")", "{", "MachineInstr", "*", "PrevMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opcode", "=", "PrevMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", "->", "getOperand", "(", "PrevMI", "->", "getNumOperands", "(", ")", "-", "", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMLoadStoreOptimizer", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46636, "Length": 114, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2LdsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "LdBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "else", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", ">", "::", "iterator", "BI", "=", "Base2StsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2StsMap", ".", "end", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "MI", ")", ";", "}", "else", "{", "Base2StsMap", "[", "Base", "]", ".", "push_back", "(", "MI", ")", ";", "StBases", ".", "push_back", "(", "Base", ")", ";", "}", "}", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMLoadStoreOptimizer", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46637, "Length": 403, "Cover_Rate": 0.6078431372549019} {"Template_token": ["", "bool", "PreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TD", "=", "&", "Fn", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MF", "=", "&", "Fn"], "ground_truth": [";"], "File": "ARMLoadStoreOptimizer", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46638, "Length": 66, "Cover_Rate": 0.6} {"Template_token": ["", "void", "addInst", "(", "MachineInstr", "*", "MI", ",", "SetVector", "<", "MachineInstr", "*", ">", "&", "Preds", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "!", "Divergent", "&&", "!", "set_difference", "(", "Preds", ",", "PredicateThen", "->", "Predicates", ")", ".", "empty", "(", ")", ")", "{", "Divergent", "=", "&", "Insts", ".", "back", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Divergent", "->", "MI", ")", ";", "}", "Insts", ".", "emplace_back", "(", "MI", ",", "Preds", ")"], "ground_truth": [";"], "File": "ARMLowOverheadLoops10", "Func": "addInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46639, "Length": 81, "Cover_Rate": 0.8526315789473684} {"Template_token": ["", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ",", "E", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", "->", "MI", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "unsigned", "Size", "=", "", ";", "auto", "E", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Divergent", "->", "MI", ")", ";", "auto", "I", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Insts", ".", "back", "(", ")", ".", "MI", ")", ";", "MachineInstr", "*", "InsertAt", "=", "nullptr", ";", "while", "(", "I", "!=", "E", ")", "{", "InsertAt", "=", "&", "*", "I", ";", "++", "Size", ";", "++", "I", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "InsertAt", "->", "getParent", "(", ")", ",", "InsertAt", ",", "InsertAt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "if", "(", "Block", ".", "isVPT", "(", ")", ")", "{", "bool", "RemovedVCTP", "=", "false", ";", "for", "(", "PredicatedMI", "&", "Elt", ":", "Block", ".", "getInsts", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "Elt", ".", "MI", ";", "if", "(", "isVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "MI", ")", ";", "RemovedVCTP", "=", "true", ";", "continue", ";", "}", "}", "if", "(", "RemovedVCTP", ")", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", "&&", "Block", ".", "isVPST", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Block", ".", "getPredicateThen"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46640, "Length": 319, "Cover_Rate": 0.504746835443038} {"Template_token": ["", "if", "(", "Dec", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Dec", ";", "if", "(", "End", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "End", ";", "if", "(", "VCTP", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "VCTP", ";", "if", "(", "!", "FoundAllComponents", "(", ")", ")"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "ARMLowOverheadLoops10", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46641, "Length": 52, "Cover_Rate": 0.5777777777777777} {"Template_token": ["", "LoLoop", ".", "ToRemove", ".", "insert", "(", "End", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops10", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46642, "Length": 153, "Cover_Rate": 0.30177514792899407} {"Template_token": ["", "MachineInstr", "*", "Start", "=", "LoLoop", ".", "Start", ";", "MachineBasicBlock", "*", "MBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "bool", "IsDo", "=", "Start", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "Opc", "=", "LoLoop", ".", "getStartOpcode", "(", ")", ";", "MachineOperand", "&", "Count", "=", "LoLoop", ".", "getCount", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "InsertPt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Count"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops10", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46643, "Length": 86, "Cover_Rate": 0.4725274725274725} {"Template_token": ["", "MachineInstr", "*", "LowOverheadLoops", "::", "ExpandLoopStart", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "IterationCountDCE", "(", "LoLoop", ")", ";", "MachineInstr", "*", "InsertPt", "=", "LoLoop", ".", "InsertPt", ";", "MachineInstr", "*", "Start", "=", "LoLoop", ".", "Start", ";", "MachineBasicBlock", "*", "MBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "bool", "IsDo", "=", "Start", "->", "getOpcode", "(", ")", "==", "", ";", "unsigned", "Opc", "=", "LoLoop", ".", "getStartOpcode", "(", ")", ";", "MachineOperand", "&", "Count", "=", "LoLoop", ".", "getCount", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "InsertPt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Count", ")", ";", "if", "(", "!", "IsDo", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", ""], "ground_truth": [")", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46644, "Length": 136, "Cover_Rate": 0.7472527472527473} {"Template_token": ["", "}", "Init", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Init", ")", ";", "}", "else", "BuildMov", "(", "LoLoop", ".", "Preheader", "->", "instr_back", "(", ")", ",", "DestReg", ",", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Reduce", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DestReg", ")", ";", "Reduce", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Reduce", ")", ";", "MachineInstr", "&", "VPSEL", "=", "Reduction", "->", "VPSEL", ";", "if", "(", "VPSEL", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "DestReg", ")", "BuildMov", "(", "VPSEL", ",", "VPSEL", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Copy", "<<", "", "<<", "VPSEL", "<<", "", ")", ";", "Copy", ".", "eraseFromParent", "(", ")", ";", "VPSEL", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops10", "Func": "FixupReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46645, "Length": 158, "Cover_Rate": 0.37799043062200954} {"Template_token": ["", "MachineInstr", "&", "Reduce", "=", "Reduction", "->", "Reduce", ";", "Register", "DestReg", "=", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reduction", "->", "Init", ")", "{", "MachineInstr", "*", "Init", "=", "Reduction", "->", "Init", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Init", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "Init", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "isTied", "(", ")", "&&", "Init", "->", "findTiedOperandIdx", "(", "i", ")", "==", "", ")", "Init", "->", "getOperand", "(", "i", ")", ".", "setReg", "(", "DestReg", ")", ";", "}", "Init", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Init", ")", ";", "}", "else", "BuildMov", "(", "LoLoop", ".", "Preheader", "->", "instr_back", "(", ")", ",", "DestReg", ",", "Copy", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Reduce", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DestReg", ")", ";", "Reduce", ".", "getOperand", "(", "", ")", ".", "setReg", "(", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Reduce", ")", ";", "MachineInstr", "&", "VPSEL", "=", "Reduction", "->", "VPSEL", ";", "if", "(", "VPSEL", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "DestReg", ")", "BuildMov", "(", "VPSEL", ",", "VPSEL", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "DestReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Copy", "<<", "", "<<", "VPSEL", "<<", "", ")", ";", "Copy", ".", "eraseFromParent", "(", ")", ";", "VPSEL", ".", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops10", "Func": "FixupReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46646, "Length": 266, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "getInsts", "(", ")", "{", "return"], "ground_truth": ["Insts", ";"], "File": "ARMLowOverheadLoops10", "Func": "getInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46647, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo", "?", "", ":", "", ";", "return", "VCTPOpcodeToLSTP", "(", "VCTP", "->", "getOpcode", "(", ")", ",", "IsDo"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops10", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46648, "Length": 26, "Cover_Rate": 0.52} {"Template_token": ["", "return", "IsPredicatedOn", "(", "MI", ")", "&&", "PredicateThen", "->", "Predicates", "."], "ground_truth": ["size", "(", ")", "==", "", ";"], "File": "ARMLowOverheadLoops10", "Func": "IsOnlyPredicatedOn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46649, "Length": 16, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "bool", "IsPredicatedOn", "(", "MachineInstr", "*"], "ground_truth": ["MI", ")", "const", "{"], "File": "ARMLowOverheadLoops10", "Func": "IsPredicatedOn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46650, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "bool", "IsPredicatedOn", "(", "MachineInstr", "*", "MI", ")"], "ground_truth": ["const", "{"], "File": "ARMLowOverheadLoops10", "Func": "IsPredicatedOn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46651, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "return", "!", "Revert", "&&", "FoundAllComponents", "(", ")", "&&", "VCTP", "&&", "!", "CannotTailPredicate", "&&", "ML"], "ground_truth": [".", "getNumBlocks", "(", ")", "==", "", ";"], "File": "ARMLowOverheadLoops10", "Func": "IsTailPredicationLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46652, "Length": 21, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "IsTailPredicationLegal", "(", ")", "const", "{", "return", "!", "Revert", "&&", "FoundAllComponents", "(", ")", "&&", "VCTP", "&&", "!", "CannotTailPredicate", "&&", "ML", ".", "getNumBlocks", "(", ")"], "ground_truth": ["==", "", ";"], "File": "ARMLowOverheadLoops10", "Func": "IsTailPredicationLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46653, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "bool", "isVPST", "(", ")", "const", "{", "return", "PredicateThen", "->", "MI", "->", "getOpcode", "(", ")"], "ground_truth": ["==", "", ";"], "File": "ARMLowOverheadLoops10", "Func": "isVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46654, "Length": 17, "Cover_Rate": 0.85} {"Template_token": ["", "return", "!", "isVPST", "("], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops10", "Func": "isVPT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46655, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "return", ";", "}", "RDA", "->", "collectKilledOperands", "(", "Def", ",", "Killed", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "BasicBlocks", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "BasicBlocks", ".", "insert", "(", "MI", "->", "getParent", "(", ")", ")", ";", "std", "::", "map", "<", "MachineInstr", "*", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">>", "ITBlocks", ";", "for", "(", "auto", "*", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "RDA", "->", "getReachingLocalUses", "(", "&", "MI", ",", "", ",", "ITBlocks", "[", "&", "MI", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ModifiedITs", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterUseOperand", "(", "", ")", ")", "{", "MachineInstr", "*", "IT", "=", "RDA", "->", "getMIOperand", "(", "MI", ",", "*", "MO", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "MI", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops10", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46656, "Length": 182, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "BasicBlocks", ".", "insert", "(", "MI", "->", "getParent", "(", ")", ")", ";", "std", "::", "map", "<", "MachineInstr", "*", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">>", "ITBlocks", ";", "for", "(", "auto", "*", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "RDA", "->", "getReachingLocalUses", "(", "&", "MI", ",", "", ",", "ITBlocks", "[", "&", "MI", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ModifiedITs", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterUseOperand", "(", "", ")", ")", "{", "MachineInstr", "*", "IT", "=", "RDA", "->", "getMIOperand", "(", "MI", ",", "*", "MO", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "MI", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "else", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "}", "}", "if", "(", "ModifiedITs", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Killed", ".", "begin", "(", ")"], "ground_truth": [",", "Killed", ".", "end", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46657, "Length": 225, "Cover_Rate": 0.5541871921182266} {"Template_token": ["", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "("], "ground_truth": [")", ")", "{"], "File": "ARMLowOverheadLoops10", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46658, "Length": 170, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "&&", "AllowScalars", ")", "continue", ";", "if", "(", "auto", "*", "OpDef", "=", "RDA", ".", "getMIOperand", "(", "&", "MI", ",", "MO", ")", ")", "if", "(", "FalseLanesZero", ".", "count", "(", "OpDef", ")", ")", "continue", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMLowOverheadLoops10", "Func": "producesFalseLanesZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46659, "Length": 44, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "for", "(", "auto", "I", "=", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "", ")", "{", "Ignore", ".", "insert", "(", "&", "*", "I", ")", ";", "break", ";", "}", "}", "bool", "SetFlags", "=", "RDA", "->", "isSafeToDefRegAt", "(", "MI", ",", "", ",", "Ignore", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46660, "Length": 99, "Cover_Rate": 0.4267241379310345} {"Template_token": ["", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "}", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get"], "ground_truth": ["(", "BrOpc", ")", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46661, "Length": 79, "Cover_Rate": 0.39303482587064675} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Decs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Ends", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Ends", ".", "push_back", "(", "&", "I", ")", ";", "}", "if", "(", "Starts", ".", "empty", "(", ")", "&&", "Decs", ".", "empty", "(", ")", "&&", "Ends", ".", "empty", "(", ")", ")", "continue", ";", "Changed", "=", "true", ";", "for", "(", "auto", "*", "Start", ":", "Starts", ")", "{", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "Start", ")", ";", "else", "Start", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "auto", "*", "Dec", ":", "Decs", ")", "RevertLoopDec", "(", "Dec", ")", ";", "for", "(", "auto", "*", "End", ":", "Ends", ")", "RevertLoopEnd", "("], "ground_truth": ["End", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46662, "Length": 165, "Cover_Rate": 0.7638888888888888} {"Template_token": ["", "void", "LowOverheadLoops", "::", "RevertWhile", "(", "MachineInstr", "*", "MI", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")"], "ground_truth": [";"], "File": "ARMLowOverheadLoops10", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46663, "Length": 90, "Cover_Rate": 0.46632124352331605} {"Template_token": ["", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "MF", "->", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "*", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "*"], "ground_truth": ["MLI", ")", "{"], "File": "ARMLowOverheadLoops10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46664, "Length": 117, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "*", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "*", "MLI", ")", "{", "if", "(", "!", "ML", "->", "getParentLoop", "(", ")"], "ground_truth": [")", "Changed", "|=", "ProcessLoop", "(", "ML", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46665, "Length": 73, "Cover_Rate": 0.3526570048309179} {"Template_token": ["", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "Flags", "&", "", ")", "!=", "", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isVectorPredicated", "(", "&", "MI", ")", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "if", "(", "!", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "{", "if", "(", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ")", "return", "false", ";", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "!", "isHorizontalReduction", "(", "MI", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "NonPredicated", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "FalseLanesUnknown", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasPredicatedUsers", "(", "MI", ",", "MO", ",", "Predicated", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", "<<", "*", "MI", ")", ";", "NonPredicated", ".", "insert", "(", "MI", ")", ";", "continue", ";", "}", "}", "Predicated", ".", "insert", "(", "MI", ")", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "LiveOutMIs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "LiveOutUsers", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">"], "ground_truth": ["ExitBlocks", ";"], "File": "ARMLowOverheadLoops10", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46666, "Length": 361, "Cover_Rate": 0.5986733001658375} {"Template_token": ["", "}", "else", "if", "(", "isVPTOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "assert", "(", "MI", "->", "findRegisterDefOperandIdx", "(", "", ")", "!=", "-", "", "&&", "", ")", ";", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "}", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "bool", "IsUse", "=", "false", ";", "bool", "IsDef", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";", "IsUse", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "IsDef", "&&", "!", "IsUse", "&&", "VCTP", "&&", "!", "isVCTP", "("], "ground_truth": ["MI", ")", ")", "{"], "File": "ARMLowOverheadLoops10", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46667, "Length": 253, "Cover_Rate": 0.5303983228511531} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "SecondaryVCTPs", ".", "insert", "(", "MI", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "VCTP", "=", "MI", ";", "}", "}", "else", "if", "(", "isVPTOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "assert", "(", "MI", "->", "findRegisterDefOperandIdx", "(", "", ")", "!=", "-", "", "&&", "", ")", ";", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "}", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "bool", "IsUse", "=", "false", ";", "bool", "IsDef", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{", "CurrentBlock", "->", "addInst", "(", "MI"], "ground_truth": [",", "CurrentPredicate", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46668, "Length": 266, "Cover_Rate": 0.5576519916142557} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "if", "(", "!", "MBB"], "ground_truth": [")", "{"], "File": "ARMLowOverheadLoops10", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46669, "Length": 226, "Cover_Rate": 0.31258644536652835} {"Template_token": ["", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", "||", "VCMPOpcodeToVPT", "(", "PredMI", ".", "MI", "->", "getOpcode", "(", ")", ")", "!=", "", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PredMI", ".", "MI", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "return", "false", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "if", "(", "!", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ""], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops10", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46670, "Length": 396, "Cover_Rate": 0.5477178423236515} {"Template_token": ["", "PredicateThen", "=", "std", "::", "make_unique", "<", "PredicatedMI", ">", "("], "ground_truth": ["MI", ",", "Preds", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "VPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46671, "Length": 14, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "bool", "containsVCTP", "(", ")", "const", "{", "return", "llvm", "::", "any_of", "(", "Insts", ",", "isVCTP"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops11", "Func": "containsVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46672, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "llvm", "::", "any_of", "(", "Insts"], "ground_truth": [",", "isVCTP", ")", ";"], "File": "ARMLowOverheadLoops11", "Func": "containsVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46673, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "MIB", ".", "addImm", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VCMP", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Block", ".", "containsVCTP", "(", ")", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "if", "(", "Block", ".", "size", "(", ")", "==", "", ")", "{", "assert", "(", "VPST", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Insts", ".", "front", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "auto", "Next", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ";", "assert", "(", "getVPTInstrPredicate", "(", "*", "Next", ")", "!=", "", "&&", "", ")", ";", "(", "void", ")", "Next", ";", "MachineInstr", "*", "VprDef", "=", "RDA", "->", "getUniqueReachingMIDef", "(", "VPST", ",", "", ")", ";", "if", "(", "VprDef", "&&", "VCMPOpcodeToVPT", "(", "VprDef", "->", "getOpcode", "(", ")", ")", "&&", "!", "LoLoop", ".", "ToRemove", ".", "contains", "(", "VprDef", ")", ")", "{", "MachineInstr", "*", "VCMP", "=", "VprDef", ";", "if", "(", "std", "::", "none_of", "(", "++", "MachineBasicBlock", "::", "iterator", "(", "VCMP", ")", ",", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ",", "hasVPRUse", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "VCMP", ",", "VPST", ",", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "VCMP", ",", "VPST", ",", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VPST", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert"], "ground_truth": ["(", "VPST", ")", ";"], "File": "ARMLowOverheadLoops11", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46674, "Length": 323, "Cover_Rate": 0.36746302616609783} {"Template_token": ["", "}", ";", "for", "(", "auto", "&", "Block", ":", "LoLoop", ".", "getVPTBlocks", "(", ")", ")", "{", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "auto", "ReplaceVCMPWithVPT", "=", "[", "&", "]", "(", "MachineInstr", "*", "&", "TheVCMP", ",", "MachineInstr", "*", "At", ")", "{", "assert", "(", "TheVCMP", "&&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "At", "->", "getParent", "(", ")", ",", "At", ",", "At", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "VCMPOpcodeToVPT", "(", "TheVCMP", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "TheVCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "TheVCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "TheVCMP", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "TheVCMP", ")", ";", "TheVCMP", "=", "nullptr", ";", "}", ";", "if", "(", "VPTState", "::", "isEntryPredicatedOnVCTP", "(", "Block", ",", "true", ")", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "if", "(", "VPTState", "::", "hasUniformPredicate", "(", "Block", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Insts", ".", "size", "(", ")", ";", "++", "i", ")", "RemovePredicate", "(", "Insts", "[", "i", "]", ")", ";", "}", "else", "{", "MachineInstr", "*", "Divergent", "=", "VPTState", "::", "getDivergent", "(", "Block", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Divergent", "->", "getParent", "(", ")", ";", "auto", "DivergentNext", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", ")", ";", "while", "(", "DivergentNext", "!=", "MBB", "->", "end", "(", ")", "&&", "DivergentNext", "->", "isDebugInstr", "(", ")", ")", "++", "DivergentNext", ";", "bool", "DivergentNextIsPredicated", "=", "DivergentNext", "!=", "MBB", "->", "end", "(", ")", "&&", "getVPTInstrPredicate", "(", "*", "DivergentNext", ")", "!=", "", ";", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ",", "E", "=", "DivergentNext", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "MachineInstr", "*", "VCMP", "=", "VCMPOpcodeToVPT", "(", "Divergent", "->", "getOpcode", "(", ")", ")", "!=", "", "?", "Divergent", ":", "nullptr", ";", "if", "(", "DivergentNextIsPredicated", ")", "{", "if", "(", "!", "VCMP", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Divergent", "->", "getParent", "(", ")", ",", "Divergent", ",", "Divergent", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VCMP"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops11", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46675, "Length": 445, "Cover_Rate": 0.5062571103526735} {"Template_token": ["", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ",", "*", "TII", ")", ";", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "Changed", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "assert", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "!=", "", "&&", "", ")", ";", "if", "(", "LoLoop", ".", "Dec", "!=", "LoLoop", "."], "ground_truth": ["End", ")", "{"], "File": "ARMLowOverheadLoops11", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46676, "Length": 298, "Cover_Rate": 0.5457875457875457} {"Template_token": ["", "MachineInstr", "*", "VCMP", "=", "VCMPOpcodeToVPT", "(", "Divergent", "->", "getOpcode", "(", ")", ")", "!=", "", "?", "Divergent", ":", "nullptr", ";", "if", "(", "DivergentNextIsPredicated", ")", "{", "if", "(", "!", "VCMP", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Divergent", "->", "getParent", "(", ")", ",", "Divergent", ",", "Divergent", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VCMP", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Block", ".", "containsVCTP", "(", ")", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "if", "(", "Block", ".", "size", "(", ")", "==", "", ")", "{", "assert", "(", "VPST", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Insts", ".", "front", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "auto", "Next", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ";", "assert", "(", "getVPTInstrPredicate", "(", "*", "Next", ")", "!=", "", "&&", "", ")", ";", "(", "void", ")", "Next", ";", "MachineInstr", "*", "VprDef", "=", "RDA", "->", "getUniqueReachingMIDef", "(", "VPST", ",", "", ")", ";", "if", "(", "VprDef", "&&", "VCMPOpcodeToVPT", "(", "VprDef", "->", "getOpcode", "(", ")", ")", "&&", "!", "LoLoop", ".", "ToRemove", ".", "contains", "(", "VprDef", ")", ")", "{", "MachineInstr", "*", "VCMP", "=", "VprDef", ";", "if", "(", "!", "std", "::", "any_of", "(", "++", "MachineBasicBlock", "::", "iterator", "(", "VCMP", ")", ",", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ",", "hasVPRUse", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "VCMP", ",", "VPST", ",", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "VCMP", ",", "VPST", ",", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VPST", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops13", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46677, "Length": 373, "Cover_Rate": 0.447242206235012} {"Template_token": ["", "IterationCountDCE", "(", "LoLoop", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "LoLoop", ".", "StartInsertPt", ";", "MachineInstr", "*", "Start", "=", "LoLoop", ".", "Start", ";", "MachineBasicBlock", "*", "MBB", "=", "LoLoop", ".", "StartInsertBB", ";", "unsigned", "Opc", "=", "LoLoop", ".", "getStartOpcode", "(", ")", ";", "MachineOperand", "&", "Count", "=", "LoLoop", ".", "getLoopStartOperand", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "Start", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", ""], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops13", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46678, "Length": 80, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "return", "isDo", "(", "Start", ")", "?", "Start", "->", "getOperand", "(", "", ")", ":"], "ground_truth": ["Start", "->", "getOperand", "(", "", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "getLoopStartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46679, "Length": 20, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "IsTailPredicationLegal", "(", ")", ")", "return", "TPNumElements", ";", "return", "isDo", "(", "Start", ")", "?", "Start", "->", "getOperand", "(", "", ")", ":", "Start", "->", "getOperand", "("], "ground_truth": ["", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "getLoopStartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46680, "Length": 29, "Cover_Rate": 0.8055555555555556} {"Template_token": ["", "return", "VCTPOpcodeToLSTP", "(", "VCTPs", ".", "back", "(", ")", "->", "getOpcode"], "ground_truth": ["(", ")", ",", "IsDo", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46681, "Length": 16, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "return", "MI", "->", "getOpcode", "(", ")", "!="], "ground_truth": ["", ";"], "File": "ARMLowOverheadLoops13", "Func": "isDo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46682, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "LowOverheadLoops", "::", "IterationCountDCE", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "if", "(", "!", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineInstr", "*", "Def", "=", "RDA", "->", "getMIOperand", "(", "LoLoop", ".", "Start", ",", "isDo", "("], "ground_truth": ["LoLoop", ".", "Start", ")", "?", "", ":", "", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46683, "Length": 54, "Cover_Rate": 0.4426229508196721} {"Template_token": ["", "MachineInstr", "*", "Def", "=", "RDA", "->", "getMIOperand", "(", "LoLoop", ".", "Start", ",", "isDo", "(", "LoLoop", ".", "Start", ")", "?", "", ":", "", ")", ";", "if", "(", "!", "Def", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")"], "ground_truth": [";"], "File": "ARMLowOverheadLoops13", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46684, "Length": 39, "Cover_Rate": 0.319672131147541} {"Template_token": ["", "LowOverheadLoop", "(", "MachineLoop", "&", "ML", ",", "MachineLoopInfo", "&", "MLI", ",", "ReachingDefAnalysis", "&", "RDA", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "BaseInstrInfo", "&", "TII", ")", ":", "ML", "(", "ML", ")", ",", "MLI", "(", "MLI", ")", ",", "RDA", "(", "RDA", ")", ",", "TRI", "(", "TRI", ")", ",", "TII", "(", "TII", ")", ",", "TPNumElements", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", "{", "MF", "=", "ML", ".", "getHeader", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "MBB", "=", "ML", ".", "getLoopPreheader", "(", ")", ")", "Preheader", "=", "MBB", ";", "else", "if", "(", "auto", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ")", "Preheader", "=", "MBB", ";", "VPTState", "::", "reset", "("], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops13", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46685, "Length": 115, "Cover_Rate": 0.9913793103448276} {"Template_token": ["", "auto", "IsZeroInit", "=", "[", "]", "(", "MachineInstr", "*", "Def", ")", "{", "return", "!", "isVectorPredicated", "(", "Def", ")", "&&", "Def", "->", "getOpcode", "(", ")", "==", "", "&&", "Def", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "bool", "AllowScalars", "=", "isHorizontalReduction", "(", "MI", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "&&", "AllowScalars", ")", "continue", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Defs", ";", "RDA", ".", "getGlobalReachingDefs", "(", "&", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Defs", ")", ";", "for", "(", "auto", "*", "Def", ":", "Defs", ")", "{", "if", "(", "Def", "==", "&", "MI", "||", "FalseLanesZero", ".", "count", "(", "Def", ")", "||", "IsZeroInit", "(", "Def", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "isPredicated", ")", "continue", ";", "return", "false", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMLowOverheadLoops13", "Func": "producesFalseLanesZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46686, "Length": 180, "Cover_Rate": 0.7627118644067796} {"Template_token": ["", "auto", "IsZeroInit", "=", "[", "]", "(", "MachineInstr", "*", "Def", ")", "{", "return", "!", "isVectorPredicated", "(", "Def", ")", "&&", "Def", "->", "getOpcode", "(", ")", "==", "", "&&", "Def", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "bool", "AllowScalars", "=", "isHorizontalReduction", "(", "MI", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "&&", "AllowScalars", ")", "continue", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Defs", ";", "RDA", ".", "getGlobalReachingDefs", "(", "&", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Defs", ")", ";", "for", "(", "auto", "*", "Def", ":", "Defs", ")", "{", "if", "(", "Def", "==", "&", "MI", "||", "FalseLanesZero", ".", "count", "(", "Def", ")", "||", "IsZeroInit", "(", "Def", ")", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "isPredicated", ")", "continue", ";", "return", "false"], "ground_truth": [";"], "File": "ARMLowOverheadLoops13", "Func": "producesFalseLanesZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46687, "Length": 164, "Cover_Rate": 0.6949152542372882} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Starts", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Decs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Ends", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "EndDecs", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Ends", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "EndDecs", ".", "push_back", "(", "&", "I", ")", ";", "}", "if", "(", "Starts", ".", "empty", "(", ")", "&&", "Decs", ".", "empty", "(", ")", "&&", "Ends", ".", "empty", "(", ")", "&&", "EndDecs", ".", "empty", "(", ")", ")", "continue", ";", "Changed", "=", "true", ";", "for", "(", "auto", "*", "Start", ":", "Starts", ")", "{", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "Start", ")", ";", "else", "RevertDo", "(", "Start"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops13", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46688, "Length": 195, "Cover_Rate": 0.7386363636363636} {"Template_token": ["", "void", "LowOverheadLoops", "::", "RevertWhile", "(", "MachineInstr", "*", "MI", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "", ")", "?", "", ":", "", ";", "RevertWhileLoopStart", "(", "MI", ","], "ground_truth": ["TII", ",", "BrOpc", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46689, "Length": 65, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", ";", "auto", "FindStartInsertionPoint", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "Dec", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineBasicBlock", "*", "&", "InsertBB", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ")", "{", "if", "(", "isDo", "(", "Start", ")", "||", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "MCRegister", "::", "from", "(", "", ")", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops13", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46690, "Length": 175, "Cover_Rate": 0.4032258064516129} {"Template_token": ["", "}", "if", "(", "isVCTP", "(", "MI", ")", "&&", "!", "AddVCTP", "(", "MI", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "bool", "IsUse", "=", "false", ";", "unsigned", "LastOpIdx", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "for", "(", "auto", "&", "Op", ":", "enumerate", "(", "reverse", "(", "MCID", ".", "operands", "(", ")", ")", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "LastOpIdx", "-", "Op", ".", "index", "(", ")", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "", "(", "Op", ".", "value", "(", ")", ".", "OperandType", ")", ")", "{", "VPTState", "::", "addInst", "(", "MI", ")", ";", "IsUse", "=", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "bool", "RequiresExplicitPredication", "=", "(", "MCID", ".", "TSFlags", "&"], "ground_truth": ["", ")", "==", "", ";"], "File": "ARMLowOverheadLoops13", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46691, "Length": 175, "Cover_Rate": 0.5239520958083832} {"Template_token": ["", "ElemDef", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insert", "(", "StartInsertPt", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "&", "*", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "&", "*", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "MachineOperand", "Operand", "=", "ElemDef", "->", "getOperand", "(", "", ")", ";", "if", "(", "isMovRegOpcode", "(", "ElemDef", "->", "getOpcode", "(", ")", ")", "&&", "RDA", ".", "getUniqueReachingMIDef", "(", "ElemDef", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", "==", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "*", "StartInsertPt", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "TPNumElements", "=", "Operand", ";", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "MCRegister", "NumElements", ")", "{", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "}", "if", "(", "std", "::", "any_of", "(", "StartInsertPt", ",", "StartInsertBB", "->", "end", "(", ")", ",", "shouldInspect", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "ExpectedVecWidth", ")", "{", "return", "-", "getAddSubImmediate", "(", "*", "MI", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->"], "ground_truth": ["getOpcode", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46692, "Length": 414, "Cover_Rate": 0.4246153846153846} {"Template_token": ["", "}", "assert", "(", "!", "VCTPs", ".", "empty", "(", ")", "&&", "", ")", ";", "assert", "(", "ML", ".", "getBlocks", "(", ")", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "DisableTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "VPTState", "::", "isValid", "(", "RDA", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "Register", "StartReg", "=", "isDo", "(", "Start", ")", "?", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "StartInsertPt", "==", "Start", "&&", "StartReg", "==", "", ")", "{", "if", "(", "auto", "*", "IterCount", "=", "RDA", ".", "getMIOperand", "(", "Start", ",", "isDo", "(", "Start", ")", "?", "", ":", "", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "IterCount", ",", "MCRegister", "::", "from", "(", "", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "Start", "&&", "Use", "!=", "Dec", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Use", ")", ";", "return", "false", ";", "}", "}", "}", "}", "MachineInstr", "*", "VCTP", "=", "VCTPs", ".", "back", "(", ")", ";", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "{", "TPNumElements", "=", "Start", "->", "getOperand", "(", "", ")", ";", "StartInsertPt", "=", "Start", ";", "StartInsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "}", "else", "{", "TPNumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ";", "MCRegister", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "StartInsertPt", "!=", "StartInsertBB", "->", "end", "(", ")", "&&", "!", "RDA", ".", "isReachingDefLiveOut", "(", "&", "*", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "StartInsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "&", "*", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insert", "(", "StartInsertPt", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "&", "*", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMLowOverheadLoops13", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46693, "Length": 415, "Cover_Rate": 0.4256410256410256} {"Template_token": ["", "MachineOperand", "&", "Count", "=", "LoLoop", ".", "getLoopStartOperand", "(", ")", ";", "MachineInstr", "*", "NewStart", ";", "if", "(", "Opc", "==", "", "&&", "Count", ".", "isReg", "(", ")", "&&", "Count", ".", "getReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "NewStart", "=", "nullptr", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "Start", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Count", ")", ";", "if", "(", "!", "isDo", "(", "Start", ")", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "NewStart", "=", "&", "*", "MIB", ";", "}", "LoLoop", ".", "ToRemove", "."], "ground_truth": ["insert", "(", "Start", ")", ";"], "File": "ARMLowOverheadLoops14", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46694, "Length": 137, "Cover_Rate": 0.6650485436893204} {"Template_token": ["", "return", "MI", "->", "getOpcode", "(", ")", "!="], "ground_truth": ["", ";"], "File": "ARMLowOverheadLoops14", "Func": "isDo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46695, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "assert", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "!=", "", "&&", "", ")", ";", "if", "(", "LoLoop", ".", "Dec", "!=", "LoLoop", ".", "End", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", "->", "getReachingLocalUses", "(", "LoLoop", ".", "Dec", ",", "MCRegister", "::", "from", "(", "", ")", ",", "Uses", ")", ";", "if", "(", "Uses", ".", "size", "(", ")", ">", "", "||", "!", "Uses", "."], "ground_truth": ["count", "(", "LoLoop", ".", "End", ")", ")", "{"], "File": "ARMLowOverheadLoops14", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46696, "Length": 186, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "bool", "LowOverheadLoops", "::", "ProcessLoop", "(", "MachineLoop", "*", "ML", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "I", "=", "ML", "->", "begin", "(", ")", ",", "E", "=", "ML", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Changed", "|=", "ProcessLoop", "(", "*", "I", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Preheader", ")", "<<", "", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ",", "true", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Preheader", ")", "<<", "", ";", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", ";", "}", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ",", "*", "TII", ")", ";", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start"], "ground_truth": ["=", "&", "MI", ";"], "File": "ARMLowOverheadLoops14", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46697, "Length": 368, "Cover_Rate": 0.6524822695035462} {"Template_token": ["", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Starts", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Decs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Ends", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "EndDecs", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Ends", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "EndDecs", ".", "push_back", "(", "&", "I", ")", ";", "}", "if", "(", "Starts", ".", "empty", "(", ")", "&&", "Decs", ".", "empty", "(", ")", "&&", "Ends", ".", "empty", "(", ")"], "ground_truth": ["&&", "EndDecs", ".", "empty", "(", ")", ")", "continue", ";"], "File": "ARMLowOverheadLoops14", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46698, "Length": 161, "Cover_Rate": 0.6098484848484849} {"Template_token": ["", "auto", "ValidateRanges", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "End", ",", "BasicBlockUtils", "*", "BBUtils", ",", "MachineLoop", "&", "ML", ")", "{", "MachineBasicBlock", "*", "TgtBB", "=", "End", "->", "getOpcode", "(", ")", "==", "", "?", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ":", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "TgtBB", "!=", "ML", ".", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", ".", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", ".", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", ";", "StartInsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "StartInsertBB", "=", "Start", "->", "getParent"], "ground_truth": ["(", ")", ";"], "File": "ARMLowOverheadLoops14", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46699, "Length": 223, "Cover_Rate": 0.8050541516245487} {"Template_token": ["", "TPNumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ";", "MCRegister", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "StartInsertPt", "!=", "StartInsertBB", "->", "end", "(", ")", "&&", "!", "RDA", ".", "isReachingDefLiveOut", "(", "&", "*", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "StartInsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "&", "*", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insert", "(", "StartInsertPt", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "&", "*", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "&", "*", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "MachineOperand", "Operand", "=", "ElemDef", "->", "getOperand", "(", "", ")", ";", "if", "(", "isMovRegOpcode", "(", "ElemDef", "->", "getOpcode", "(", ")", ")", "&&", "RDA", ".", "getUniqueReachingMIDef", "(", "ElemDef", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", "==", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "*", "StartInsertPt", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "TPNumElements", "=", "Operand", ";", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "MCRegister", "NumElements", ")", "{", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMLowOverheadLoops14", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46700, "Length": 371, "Cover_Rate": 0.3876698014629049} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "End", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "MachineBasicBlock", "*", "Latch", "=", "End", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "Latch", "->", "instr_back", "(", ")", ";", "if", "(", "End", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Exit", "=", "ML", "->", "getExitBlock", "(", ")", ";", "if", "(", "Latch", "->", "isLayoutSuccessor", "(", "Exit", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "End", "->", "eraseFromParent", "(", ")", ";", "Dec", "->", "eraseFromParent", "(", ")", ";", "}", ";", "auto", "ExpandBranch", "=", "[", "this", "]", "(", "MachineInstr", "*", "Dec", ",", "MachineInstr", "*", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Dec", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Dec", ",", "Dec", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Dec", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Dec", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")"], "ground_truth": [";"], "File": "ARMLowOverheadLoops16", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46701, "Length": 256, "Cover_Rate": 0.360056258790436} {"Template_token": ["", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "MachineBasicBlock", "*", "Latch", "=", "End", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "Latch", "->", "instr_back", "(", ")", ";", "if", "(", "End", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Exit", "=", "ML", "->", "getExitBlock", "(", ")", ";", "if", "(", "Latch", "->", "isLayoutSuccessor", "(", "Exit", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "End", "->", "eraseFromParent", "(", ")", ";", "Dec", "->", "eraseFromParent", "(", ")", ";", "}", ";", "auto", "ExpandBranch", "=", "[", "this", "]", "(", "MachineInstr", "*", "Dec", ",", "MachineInstr", "*", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Dec", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Dec", ",", "Dec", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Dec", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "Dec", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", ""], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops16", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46702, "Length": 222, "Cover_Rate": 0.31223628691983124} {"Template_token": ["", "bool", "Revert", "=", "false", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "if", "(", "Start", "||", "Dec", "||", "End", ")", "{", "if", "(", "!", "Start", "||", "!", "Dec", "||", "!", "End", ")", "report_fatal_error", "(", "", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", "||", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Start", "<<", ""], "ground_truth": ["<<", "*", "Dec", "<<", "", "<<", "*", "End", ")", ";"], "File": "ARMLowOverheadLoops16", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46703, "Length": 289, "Cover_Rate": 0.631004366812227} {"Template_token": ["", "bool", "LowOverheadLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "("], "ground_truth": ["new", "BasicBlockUtils", "(", "MF", ")", ")", ";"], "File": "ARMLowOverheadLoops16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46704, "Length": 107, "Cover_Rate": 0.7278911564625851} {"Template_token": ["", "void", "addVCTP", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "VCTP", ")", "{", "VCTP", "=", "MI", ";", "FoundOneVCTP", "=", "true", ";", "}", "else", "FoundOneVCTP", "=", "false"], "ground_truth": [";"], "File": "ARMLowOverheadLoops17", "Func": "addVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46705, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "if", "(", "!", "VCTP", ")", "{", "VCTP", "=", "MI", ";", "FoundOneVCTP", "="], "ground_truth": ["true", ";"], "File": "ARMLowOverheadLoops17", "Func": "addVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46706, "Length": 14, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", "->", "getReachingDef", "(", "VCTP", ",", "NumElements", ")", ">=", "", ")", "{", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", "->", "hasSameReachingDef", "(", "InsertPt", ",", "&", "InsertBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "{", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "auto", "CannotProvideElements", "=", "[", "&", "RDA", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", "->", "getReachingDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ">=", "", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ";", "if", "(", "!", "MBB", ")", "{", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "CannotTailPredicate", "=", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ";", "if", "(", "CannotTailPredicate", ")", "return", ";", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "VPTUsers", ")", "dbgs", "("], "ground_truth": [")", "<<", "", "<<", "*", "MI", ";", ")", ";"], "File": "ARMLowOverheadLoops17", "Func": "CheckLegality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46707, "Length": 221, "Cover_Rate": 0.4652631578947368} {"Template_token": ["", "unsigned", "Opc", "=", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "End", "->", "eraseFromParent", "(", ")", ";", "LoLoop", ".", "Dec", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "End", ")", ";", "if", "(", "LoLoop", "."], "ground_truth": ["IsTailPredicationLegal", "(", ")", ")", "{"], "File": "ARMLowOverheadLoops17", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46708, "Length": 295, "Cover_Rate": 0.8286516853932584} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "End", "->", "eraseFromParent", "(", ")", ";", "LoLoop", ".", "Dec", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart"], "ground_truth": ["(", "LoLoop", ")", ";"], "File": "ARMLowOverheadLoops17", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46709, "Length": 195, "Cover_Rate": 0.547752808988764} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "InsertPt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Count", ")", ";", "if", "(", "!", "IsDo", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Killed", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Dead", ";", "if", "(", "auto", "*", "Def", "=", "RDA", "->", "getReachingMIDef", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "Killed", ".", "push_back", "(", "Def", ")", ";", "while", "(", "!", "Killed", ".", "empty", "(", ")", ")", "{", "MachineInstr", "*", "Def", "=", "Killed", ".", "back", "(", ")", ";", "Killed", ".", "pop_back", "(", ")", ";", "Dead", ".", "push_back", "(", "Def", ")", ";", "for", "(", "auto", "&", "MO", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isKill", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Kill", "=", "RDA", "->", "getReachingMIDef", "(", "Def", ",", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "Kill", "&&", "RDA", "->", "getNumUses", "(", "Kill", ",", "MO", ".", "getReg", "(", ")", ")", "==", "", ")", "Killed", ".", "push_back", "(", "Kill", ")", ";", "}", "}", "for", "(", "auto", "*", "MI", ":", "Dead"], "ground_truth": [")", "MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMLowOverheadLoops17", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46710, "Length": 237, "Cover_Rate": 0.684971098265896} {"Template_token": ["", "return", "!", "Revert", "&&", "FoundAllComponents", "(", ")", "&&", "FoundOneVCTP", "&&", "!", "CannotTailPredicate"], "ground_truth": ["&&", "ML", "->", "getNumBlocks", "(", ")", "==", "", ";"], "File": "ARMLowOverheadLoops17", "Func": "IsTailPredicationLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46711, "Length": 21, "Cover_Rate": 0.75} {"Template_token": ["", "return", "!", "Revert", "&&", "FoundAllComponents", "(", ")", "&&", "FoundOneVCTP", "&&", "!", "CannotTailPredicate", "&&", "ML", "->", "getNumBlocks", "(", ")"], "ground_truth": ["==", "", ";"], "File": "ARMLowOverheadLoops17", "Func": "IsTailPredicationLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46712, "Length": 21, "Cover_Rate": 0.75} {"Template_token": ["", "if", "(", "IsLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "ML", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "IsLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "IsVCTP", "(", "&", "MI", ")", ")", "LoLoop", ".", "addVCTP", "(", "&", "MI", ")", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "if", "(", "LoLoop", ".", "FoundOneVCTP", ")", "LoLoop", ".", "ScanForVPR", "(", "&", "MI", ")", ";", "LoLoop", ".", "CheckTPValidity", "(", "&", "MI", ")", ";", "}", "if", "(", "!", "LoLoop", ".", "Dec", "||", "LoLoop", ".", "End", "||", "LoLoop", ".", "Revert", ")", "continue", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "LoLoop", ".", "Revert", "=", "true", ";", "break", ";", "}", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "("], "ground_truth": [")", ")", ";"], "File": "ARMLowOverheadLoops17", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46713, "Length": 329, "Cover_Rate": 0.6003649635036497} {"Template_token": ["", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "ML", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "IsLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "IsVCTP", "(", "&", "MI", ")", ")", "LoLoop", ".", "addVCTP", "(", "&", "MI", ")", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "if", "(", "LoLoop", ".", "FoundOneVCTP", ")", "LoLoop", ".", "ScanForVPR", "(", "&", "MI", ")", ";", "LoLoop", ".", "CheckTPValidity", "(", "&", "MI", ")", ";", "}", "if", "(", "!", "LoLoop", ".", "Dec", "||", "LoLoop", ".", "End", "||", "LoLoop", ".", "Revert", ")", "continue", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "LoLoop", ".", "Revert"], "ground_truth": ["=", "true", ";"], "File": "ARMLowOverheadLoops17", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46714, "Length": 302, "Cover_Rate": 0.551094890510949} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "LoLoop", ".", "VCTP", ")", ";", "LoLoop", ".", "VCTP", "->", "eraseFromParent", "(", ")", ";", "for", "(", "auto", "*", "MI", ":", "LoLoop", ".", "VPTUsers", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops17", "Func": "RemoveVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46715, "Length": 62, "Cover_Rate": 0.30845771144278605} {"Template_token": ["", "if", "(", "SetFlags", "&&", "(", "RDA", "->", "isRegUsedAfter", "(", "MI", ",", "", ")", "||", "!", "RDA", "->", "hasSameReachingDef", "(", "MI", ",", "&", "MBB", "->", "back", "(", ")", ",", "", ")", ")", ")", "SetFlags", "=", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "if", "(", "SetFlags", ")", "{", "MIB", ".", "addReg", "(", ""], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops17", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46716, "Length": 117, "Cover_Rate": 0.5969387755102041} {"Template_token": ["", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "IsLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Ends", ".", "push_back", "(", "&", "I", ")", ";", "}", "if", "(", "Starts", ".", "empty", "(", ")", "&&", "Decs", ".", "empty", "(", ")", "&&", "Ends", ".", "empty", "(", ")", ")", "continue", ";", "Changed", "="], "ground_truth": ["true", ";"], "File": "ARMLowOverheadLoops17", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46717, "Length": 89, "Cover_Rate": 0.41203703703703703} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "VPTUsers", ".", "push_back", "(", "MI", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CannotTailPredicate", "=", "true"], "ground_truth": [";"], "File": "ARMLowOverheadLoops17", "Func": "ScanForVPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46718, "Length": 47, "Cover_Rate": 0.6266666666666667} {"Template_token": ["", "bool", "LowOverheadLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "const", "Subtarget", "&", "ST", "=", "mf", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "MF", "=", "&", "mf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", "->", "getName", "(", ")", "<<", "", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "MF", "->", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "*", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "*", "MLI", ")", "{", "if", "(", "ML", "->", "isOutermost", "(", ")", ")", "Changed", "|=", "ProcessLoop", "(", "ML", ")", ";", "}", "Changed", "|=", "RevertNonLoops"], "ground_truth": ["(", ")", ";"], "File": "ARMLowOverheadLoops18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46719, "Length": 197, "Cover_Rate": 0.9800995024875622} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", "->", "getName", "(", ")", "<<", "", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "MF", "->", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "*", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->"], "ground_truth": ["front", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46720, "Length": 120, "Cover_Rate": 0.5970149253731343} {"Template_token": ["", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "LoLoop", ".", "Dec", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "End", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd"], "ground_truth": ["(", "LoLoop", ")", ";"], "File": "ARMLowOverheadLoops19", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46721, "Length": 237, "Cover_Rate": 0.474} {"Template_token": ["", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "End", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "ConvertVPTBlocks", "(", "LoLoop", ")", ";", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "ToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "BlockMasksToRecompute", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "recomputeVPTBlockMask", "(", "*", "I", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "}", "}", "PostOrderLoopTraversal", "DFS", "(", "LoLoop", ".", "ML", ",", "*", "MLI", ")", ";", "DFS", ".", "ProcessLoop", "(", ")", ";", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "PostOrder", "="], "ground_truth": ["DFS", ".", "getOrder", "(", ")", ";"], "File": "ARMLowOverheadLoops19", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46722, "Length": 278, "Cover_Rate": 0.556} {"Template_token": ["", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMLowOverheadLoops19", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46723, "Length": 223, "Cover_Rate": 0.4010791366906475} {"Template_token": ["", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", "->", "getReachingLocalUses", "(", "LoLoop", ".", "Dec", ",", "", ",", "Uses", ")", ";", "if", "(", "Uses", ".", "size", "(", ")", ">", "", "||", "!", "Uses", ".", "count", "(", "LoLoop", ".", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LoLoop", ".", "Revert", "=", "true", ";", "}", "LoLoop", ".", "CheckLegality", "(", "BBUtils", ".", "get", "(", ")", ")", ";", "Expand", "(", "LoLoop", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMLowOverheadLoops19", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46724, "Length": 332, "Cover_Rate": 0.5971223021582733} {"Template_token": ["", "if", "(", "isVectorPredicated", "(", "&", "MI", ")", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "if", "(", "!", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "{", "if", "(", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ")", "return", "false", ";", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "!", "isHorizontalReduction", "(", "MI", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ARMLowOverheadLoops19", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46725, "Length": 184, "Cover_Rate": 0.323943661971831} {"Template_token": ["", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "Flags", "&", "", ")", "!=", "", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isVectorPredicated", "(", "&", "MI", ")", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "if", "(", "!", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "{", "if", "(", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ")", "return", "false", ";", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "!", "isHorizontalReduction", "(", "MI", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "FalseLanesUnknown", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasPredicatedUsers", "(", "MI", ",", "MO", ",", "Predicated", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "Predicated", ".", "insert", "(", "MI", ")", ";", "}", "SmallSet", "<", "Register", ",", "", ">", "LiveOuts", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlocks", ";", "ML", ".", "getExitBlocks", "(", "ExitBlocks", ")", ";", "for", "(", "auto", "*", "MBB", ":", "ExitBlocks", ")", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMask", ":", "MBB", "->", "liveins", "(", ")", ")", "if", "(", "QPRs", "->", "contains", "(", "RegMask", ".", "PhysReg", ")", ")", "LiveOuts", ".", "insert", "(", "RegMask", ".", "PhysReg", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "LiveMIs", ";", "assert", "(", "ML", ".", "getNumBlocks", "(", ")", "=="], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMLowOverheadLoops19", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46726, "Length": 408, "Cover_Rate": 0.7183098591549296} {"Template_token": ["", "}", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", "||", "VCMPOpcodeToVPT", "(", "PredMI", ".", "MI", "->", "getOpcode", "(", ")", ")", "!=", "", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PredMI", ".", "MI", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "return", "false", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<"], "ground_truth": ["", ")", ";"], "File": "ARMLowOverheadLoops19", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46727, "Length": 288, "Cover_Rate": 0.39398084815321477} {"Template_token": ["", "}", ";", "auto", "ExpandLoopEnd", "=", "[", "this", "]", "(", "MachineLoop", "*", "ML", ",", "MachineInstr", "*", "Dec", ",", "MachineInstr", "*", "End", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "End", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "End", "->", "eraseFromParent", "(", ")", ";", "Dec", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "Revert", ")", "{", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "Start", ")", ";", "else", "Start", "->", "eraseFromParent", "(", ")", ";", "RevertLoopDec", "(", "Dec", ")", ";", "RevertLoopEnd", "(", "End", ")", ";", "}", "else", "{", "Start", "=", "ExpandLoopStart", "(", "ML", ",", "Start", ")", ";", "RemoveDeadBranch", "("], "ground_truth": ["Start", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46728, "Length": 264, "Cover_Rate": 0.4664310954063604} {"Template_token": ["", "MachineInstr", "*", "InsertPt", "=", "Start", ";", "for", "(", "auto", "&", "I", ":", "MRI", "->", "def_instructions", "(", "", ")", ")", "{", "if", "(", "I", ".", "getParent", "(", ")", "!=", "MBB", ")", "continue", ";", "if", "(", "!", "I", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "||", "I", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "!", "I", ".", "getDesc", "(", ")", ".", "isMoveReg", "(", ")", "||", "!", "I", ".", "getOperand", "(", "", ")", ".", "isIdenticalTo", "(", "Start", "->", "getOperand", "(", "", ")", ")", ")", "continue", ";", "InsertPt", "=", "&", "I", ";", "break", ";", "}", "unsigned", "Opc", "=", "Start", "->", "getOpcode", "(", ")", "==", "", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "InsertPt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "InsertPt", "!=", "Start", ")", "InsertPt", "->", "eraseFromParent", "(", ")", ";", "Start", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "ExpandLoopEnd", "=", "[", "this", "]", "(", "MachineLoop", "*", "ML", ",", "MachineInstr", "*", "Dec", ",", "MachineInstr", "*", "End", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "End", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "End", "->", "eraseFromParent", "(", ")", ";", "Dec", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46729, "Length": 419, "Cover_Rate": 0.7402826855123675} {"Template_token": ["", "return", "nullptr", ";", "}", ";", "MachineInstr", "*", "Start", "=", "nullptr", ";", "MachineInstr", "*", "Dec", "=", "nullptr", ";", "MachineInstr", "*", "End", "=", "nullptr", ";", "bool", "Revert", "=", "false", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "{", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "MachineBasicBlock", "*", "Pred", "=", "nullptr", ";", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getHeader", "(", ")", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "ML", "->", "contains", "(", "MBB", ")", ")", "{", "if", "(", "Pred", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Start", "=", "nullptr", ";", "break", ";", "}", "Pred", "=", "MBB", ";", "Start", "=", "SearchForStart", "(", "MBB", ")", ";", "}", "}", "}", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "IsLoopStart", "(", "MI", ")", ")", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "LLVM_DEBUG", "(", "if", "(", "Start", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Start", ";", "if", "(", "Dec", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Dec", ";", "if", "(", "End", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "End", ";", ")", ";", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMLowOverheadLoops1", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46730, "Length": 410, "Cover_Rate": 0.5848787446504993} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg"], "ground_truth": ["(", "", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46731, "Length": 79, "Cover_Rate": 0.6475409836065574} {"Template_token": ["", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", ""], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops1", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46732, "Length": 77, "Cover_Rate": 0.4967741935483871} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Starts", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Decs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Ends", ";", "for", "(", "auto", "&", "I", ":", "MBB", ")", "{", "if", "(", "IsLoopStart", "(", "I", ")", ")", "Starts", ".", "push_back", "(", "&", "I", ")", ";", "else", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "Decs", ".", "push_back", "(", "&"], "ground_truth": ["I", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "RevertNonLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46733, "Length": 93, "Cover_Rate": 0.42660550458715596} {"Template_token": ["", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "MLI", ")", "{", "if", "(", "!", "ML", "->", "getParentLoop", "(", ")", ")", "Changed", "|=", "ProcessLoop", "("], "ground_truth": ["ML", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46734, "Length": 103, "Cover_Rate": 0.6204819277108434} {"Template_token": ["", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "MLI", ")", "{", "if", "(", "!", "ML", "->", "getParentLoop", "(", ")", ")", "Changed", "|=", "ProcessLoop"], "ground_truth": ["(", "ML", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46735, "Length": 63, "Cover_Rate": 0.3795180722891566} {"Template_token": ["", "void", "addInst", "(", "MachineInstr", "*", "MI", ",", "SetVector", "<", "MachineInstr", "*", ">", "&", "Preds", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "!", "Divergent", "&&", "!", "set_difference", "(", "Preds", ",", "VPST", "->", "Predicates", ")", ".", "empty", "(", ")", ")", "{", "Divergent", "=", "&", "Insts", ".", "back", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Divergent", "->", "MI", ")", ";", "}", "Insts", ".", "emplace_back", "(", "MI", ",", "Preds", ")", ";", "assert", "(", "Insts", ".", "size", "(", ")", "<=", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "addInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46736, "Length": 94, "Cover_Rate": 0.9894736842105263} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "for", "(", "auto", "&", "Block", ":", "VPTBlocks", ")", "{", "if", "(", "Block", ".", "IsPredicatedOn", "(", "VCTP", ")", ")", "continue", ";", "if", "(", "!", "Block", ".", "HasNonUniformPredicate", "(", ")", "||", "!", "isVCTP", "(", "Block", ".", "getDivergent", "(", ")", "->", "MI", ")", ")", "{", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PredMI", ".", "MI", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", ")", ";", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "}", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", "->", "getReachingDef", "(", "VCTP", ",", "NumElements", ")", ">=", "", ")", "{", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", "->", "isReachingDefLiveOut", "(", "InsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", "->", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "IsSafeToMove", "<", "MachineBasicBlock", "::", "reverse_iterator", ">", "("], "ground_truth": ["ElemDef", ",", "InsertPt", ",", "RDA", ")", ")", "{"], "File": "ARMLowOverheadLoops20", "Func": "CheckLegality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46737, "Length": 238, "Cover_Rate": 0.3319386331938633} {"Template_token": ["", "if", "(", "!", "RecordVPTBlocks", "(", "MI", ")", ")", "{", "CannotTailPredicate", "=", "true", ";", "return", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "uint64_t", "Flags", "=", "MCID", "."], "ground_truth": ["TSFlags", ";"], "File": "ARMLowOverheadLoops20", "Func": "CheckTPValidity", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46738, "Length": 34, "Cover_Rate": 0.35789473684210527} {"Template_token": ["", "for", "(", "auto", "&", "Block", ":", "LoLoop", ".", "getVPTBlocks", "(", ")", ")", "{", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "if", "(", "Block", ".", "HasNonUniformPredicate", "(", ")", ")", "{", "PredicatedMI", "*", "Divergent", "=", "Block", ".", "getDivergent", "(", ")", ";", "if", "(", "isVCTP", "(", "Divergent", "->", "MI", ")", ")", "{", "uint64_t", "Size", "=", "getVPTBlockMask", "(", "Block", ".", "size", "(", ")", "-", "", ")", ";", "Block", ".", "getVPST", "(", ")", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "Size", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "if", "(", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", ")", "{", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Block", ".", "getVPST", "(", ")", ")", ",", "E", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", "->", "MI", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "unsigned", "Size", "="], "ground_truth": ["", ";"], "File": "ARMLowOverheadLoops20", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46739, "Length": 156, "Cover_Rate": 0.33548387096774196} {"Template_token": ["", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "="], "ground_truth": ["ExpandLoopStart", "(", "LoLoop", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46740, "Length": 139, "Cover_Rate": 0.3904494382022472} {"Template_token": ["", "MachineInstr", "*", "getVPST", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMLowOverheadLoops20", "Func": "getVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46741, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "MachineInstr", "*", "getVPST", "(", ")", "const", "{", "return", "VPST", "->"], "ground_truth": ["MI", ";"], "File": "ARMLowOverheadLoops20", "Func": "getVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46742, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "IsOnlyPredicatedOn", "(", "MachineInstr"], "ground_truth": ["*", "MI", ")", "const", "{"], "File": "ARMLowOverheadLoops20", "Func": "IsOnlyPredicatedOn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46743, "Length": 9, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "bool", "IsOnlyPredicatedOn", "(", "MachineInstr", "*", "MI", ")", "const", "{", "return", "IsPredicatedOn", "(", "MI", ")", "&&", "VPST", "->", "Predicates", ".", "size"], "ground_truth": ["(", ")", "==", "", ";"], "File": "ARMLowOverheadLoops20", "Func": "IsOnlyPredicatedOn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46744, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "bool", "IsPredicatedOn", "(", "MachineInstr", "*", "MI", ")", "const", "{", "return", "VPST", "->", "Predicates", "."], "ground_truth": ["count", "(", "MI", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "IsPredicatedOn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46745, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "!", "Revert", "&&", "FoundAllComponents", "(", ")", "&&", "VCTP", "&&", "!", "CannotTailPredicate", "&&", "ML"], "ground_truth": ["->", "getNumBlocks", "(", ")", "==", "", ";"], "File": "ARMLowOverheadLoops20", "Func": "IsTailPredicationLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46746, "Length": 21, "Cover_Rate": 0.75} {"Template_token": ["", "return", "!", "Revert", "&&", "FoundAllComponents", "(", ")", "&&", "VCTP", "&&", "!"], "ground_truth": ["CannotTailPredicate", "&&", "ML", "->", "getNumBlocks", "(", ")", "==", "", ";"], "File": "ARMLowOverheadLoops20", "Func": "IsTailPredicationLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46747, "Length": 21, "Cover_Rate": 0.75} {"Template_token": ["", "MI", "(", "I", ")", "{", "Predicates", ".", "insert", "(", "Preds", ".", "begin", "(", ")", ",", "Preds", "."], "ground_truth": ["end", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "PredicatedMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46748, "Length": 22, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "}", ";", "LowOverheadLoop", "LoLoop", "(", "ML", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "("], "ground_truth": [")", "<<", "", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46749, "Length": 163, "Cover_Rate": 0.3152804642166344} {"Template_token": ["", "bool", "LowOverheadLoop", "::", "RecordVPTBlocks", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "isVCTP", "(", "MI", ")", "&&", "VCTP", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isVCTP", "(", "MI", ")", ")", "VCTP", "=", "MI", ";", "unsigned", "VPROpNum", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "bool", "IsUse", "=", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "VPROpNum", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "VPROpNum", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "VPROpNum", ")", ".", "isUse", "(", ")", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "VPROpNum", "-", "", ")", ".", "isImm", "(", ")", "||", "MI", "->", "getOperand", "(", "VPROpNum", "-", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";", "IsUse", "=", "true", ";", "}", "bool", "IsDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", "."], "ground_truth": ["getReg", "(", ")", "!=", "", ")", "continue", ";"], "File": "ARMLowOverheadLoops20", "Func": "RecordVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46750, "Length": 239, "Cover_Rate": 0.739938080495356} {"Template_token": ["", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isVCTP", "(", "MI", ")", ")", "VCTP", "=", "MI", ";", "unsigned", "VPROpNum", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "bool", "IsUse", "=", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "VPROpNum", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "VPROpNum", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "VPROpNum", ")", ".", "isUse", "(", ")", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "VPROpNum", "-", "", ")", ".", "isImm", "(", ")", "||", "MI", "->", "getOperand", "(", "VPROpNum", "-", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";", "IsUse", "=", "true", ";", "}", "bool", "IsDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "IsDef", "&&", "!", "IsUse", "&&", "VCTP", "&&", "!", "isVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMLowOverheadLoops20", "Func": "RecordVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46751, "Length": 277, "Cover_Rate": 0.8575851393188855} {"Template_token": ["", "VPTBlock", "(", "MachineInstr", "*", "MI", ",", "SetVector", "<", "MachineInstr", "*", ">", "&", "Preds", ")", "{", "VPST", "=", "std", "::", "make_unique", "<", "PredicatedMI"], "ground_truth": [">", "(", "MI", ",", "Preds", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "VPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46752, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "if", "(", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", ")", "{", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Block", ".", "getVPST", "(", ")", ")", ",", "E", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", "->", "MI", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "unsigned", "Size", "=", "", ";", "auto", "E", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Divergent", "->", "MI", ")", ";", "auto", "I", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Insts", ".", "back", "(", ")", ".", "MI", ")", ";", "MachineInstr", "*", "InsertAt", "=", "nullptr", ";", "while", "(", "I", "!=", "E", ")", "{", "InsertAt", "=", "&", "*", "I", ";", "++", "Size", ";", "++", "I", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "InsertAt", "->", "getParent", "(", ")", ",", "InsertAt", ",", "InsertAt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "getVPTBlockMask", "(", "Size", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Block", ".", "getVPST", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", "<<", "*", "MIB", ")", ";"], "File": "ARMLowOverheadLoops21", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46753, "Length": 191, "Cover_Rate": 0.3962655601659751} {"Template_token": ["", "void", "LowOverheadLoops", "::", "Expand", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "auto", "ExpandLoopEnd", "=", "[", "this", "]", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "MachineInstr", "*", "End", "=", "LoLoop", ".", "End", ";", "MachineBasicBlock", "*", "MBB", "=", "End", "->", "getParent", "(", ")", ";", "unsigned", "Opc", "=", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "LoLoop", ".", "Dec", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "End", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "End", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "ConvertVPTBlocks", "(", "LoLoop", ")", ";", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "ToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "}", "PostOrderLoopTraversal", "DFS", "(", "LoLoop", ".", "ML", ",", "*", "MLI", ")", ";", "DFS", ".", "ProcessLoop", "(", ")", ";", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "PostOrder", "=", "DFS", ".", "getOrder", "(", ")", ";", "for", "(", "auto", "*", "MBB", ":"], "ground_truth": ["PostOrder", ")", "{"], "File": "ARMLowOverheadLoops21", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46754, "Length": 413, "Cover_Rate": 0.9017467248908297} {"Template_token": ["", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "DefReg", ")", "continue", ";", "if", "(", "auto", "*", "OpDef", "=", "RDA", ".", "getMIOperand", "(", "&", "MI", ",", "MO", ")", ")", "{", "if", "(", "KnownFalseZeros", ".", "count", "(", "OpDef", ")", ")", "{", "KnownFalseZeros", ".", "insert", "(", "&", "MI", ")", ";", "break", ";", "}", "}", "}", "if", "(", "!", "KnownFalseZeros", ".", "count", "(", "&", "MI", ")", ")", "UnknownFalseLanes", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasKnownUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Knowns", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Knowns", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "UnknownFalseLanes", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasKnownUsers", "(", "MI", ",", "MO", ",", "KnownFalseZeros", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "KnownFalseZeros", ".", "insert", "(", "MI"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops21", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46755, "Length": 262, "Cover_Rate": 0.4274061990212072} {"Template_token": ["", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "assert", "(", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", "&&", "MI", ".", "defs", "(", ")", ".", "begin", "(", ")", "->", "isReg", "(", ")", ")", "&&", "", ")", ";", "Register", "DefReg", "=", "MI", ".", "defs", "(", ")", ".", "begin", "(", ")", "->", "getReg", "(", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "DefReg", ")", "continue", ";", "if", "(", "auto", "*", "OpDef", "=", "RDA", ".", "getMIOperand", "(", "&", "MI", ",", "MO", ")", ")", "{", "if", "(", "KnownFalseZeros", ".", "count", "(", "OpDef", ")", ")", "{", "KnownFalseZeros", ".", "insert", "(", "&", "MI", ")", ";", "break", ";", "}", "}", "}", "if", "(", "!", "KnownFalseZeros", ".", "count", "(", "&", "MI", ")", ")", "UnknownFalseLanes", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasKnownUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Knowns", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Knowns", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "UnknownFalseLanes", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasKnownUsers", "(", "MI"], "ground_truth": [",", "MO", ",", "KnownFalseZeros", ")", ")", "{"], "File": "ARMLowOverheadLoops21", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46756, "Length": 297, "Cover_Rate": 0.48450244698205547} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";", "IsUse", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "IsDef", "&&", "!", "IsUse", "&&", "VCTP", "&&", "!", "isVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "Flags", "&", "", ")", "!=", "", ")", "return", "true", ";", "if", "(", "(", "Flags", "&", "", ")", "==", "", "&&", "!", "IsUse", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ""], "ground_truth": ["<<", "*", "MI", ")", ";"], "File": "ARMLowOverheadLoops21", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46757, "Length": 167, "Cover_Rate": 0.4744318181818182} {"Template_token": ["", "void", "LowOverheadLoops", "::", "Expand", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "auto", "ExpandLoopEnd", "=", "[", "this", "]", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "MachineInstr", "*", "End", "=", "LoLoop", ".", "End", ";", "MachineBasicBlock", "*", "MBB", "=", "End", "->", "getParent", "(", ")", ";", "unsigned", "Opc", "=", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "Dec", "->", "eraseFromParent", "(", ")", ";", "End", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "End", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "ConvertVPTBlocks", "(", "LoLoop", ")", ";", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "ToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "}", "PostOrderLoopTraversal", "DFS", "(", "LoLoop", ".", "ML", ",", "*", "MLI", ")", ";", "DFS", ".", "ProcessLoop", "(", ")", ";", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "PostOrder", "=", "DFS", ".", "getOrder", "(", ")", ";", "for", "(", "auto", "*", "MBB", ":", "PostOrder", ")", "{", "recomputeLiveIns", "(", "*", "MBB", ")", ";", "MBB", "->", "sortUniqueLiveIns", "(", ")"], "ground_truth": [";"], "File": "ARMLowOverheadLoops22", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46758, "Length": 419, "Cover_Rate": 0.9269911504424779} {"Template_token": ["", "void", "LowOverheadLoops", "::", "Expand", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "auto", "ExpandLoopEnd", "=", "[", "this", "]", "(", "LowOverheadLoop", "&", "LoLoop", ")", "{", "MachineInstr", "*", "End", "=", "LoLoop", ".", "End", ";", "MachineBasicBlock", "*", "MBB", "=", "End", "->", "getParent", "(", ")", ";", "unsigned", "Opc", "=", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", "?", "", ":", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "End", ",", "End", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "Dec", "->", "eraseFromParent", "(", ")", ";", "End", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "End", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "ConvertVPTBlocks", "(", "LoLoop", ")", ";", "for", "(", "auto", "*", "I", ":", "LoLoop", ".", "ToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "}", "PostOrderLoopTraversal", "DFS", "(", "LoLoop", ".", "ML", ",", "*", "MLI", ")", ";", "DFS", ".", "ProcessLoop", "(", ")", ";", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "PostOrder", "=", "DFS", ".", "getOrder", "(", ")", ";", "for", "(", "auto", "*", "MBB", ":", "PostOrder", ")", "{", "recomputeLiveIns", "(", "*", "MBB", ")", ";", "MBB", "->", "sortUniqueLiveIns", "("], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops22", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46759, "Length": 419, "Cover_Rate": 0.9269911504424779} {"Template_token": ["", "ITBlocks", "[", "IT", "]", ".", "insert", "(", "&", "MI", ")", ";", "Predicates", "[", "&", "MI", "]", "=", "IT", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ModifiedITs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "DeadITs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Killed", ";", "RDA", "->", "collectLocalKilledOperands", "(", "Def", ",", "Killed", ")", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "{", "if", "(", "!", "Predicates", ".", "count", "(", "MI", ")", ")", "continue", ";", "MachineInstr", "*", "IT", "=", "Predicates", "[", "MI", "]", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "MI", ")", ";", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "{", "DeadITs", ".", "insert", "(", "IT", ")", ";", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "}", "}", "if", "(", "ModifiedITs", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", "for", "(", "auto", "*", "MI", ":", "DeadITs", ")", "dbgs", "(", ")", "<<", "", "<<"], "ground_truth": ["*", "MI", ")", ";"], "File": "ARMLowOverheadLoops22", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46760, "Length": 187, "Cover_Rate": 0.4473684210526316} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Last", "=", "&", "MBB", "->", "back", "(", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "if", "(", "Last", "->", "getOpcode", "(", ")", "==", "", ")", "Ignore", ".", "insert", "(", "Last", ")", ";", "bool", "SetFlags", "=", "RDA", "->", "isSafeToDefRegAt", "(", "MI", ",", "", ",", "Ignore", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "if", "(", "SetFlags"], "ground_truth": [")", "{"], "File": "ARMLowOverheadLoops22", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46761, "Length": 135, "Cover_Rate": 0.6490384615384616} {"Template_token": ["", "MachineInstr", "*", "Last", "=", "&", "MBB", "->", "back", "(", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "if", "(", "Last", "->", "getOpcode", "(", ")", "==", "", ")", "Ignore", ".", "insert", "(", "Last", ")", ";", "bool", "SetFlags", "=", "RDA", "->", "isSafeToDefRegAt", "(", "MI", ",", "", ",", "Ignore", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "if", "(", "SetFlags", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "}", "else", "MIB", ".", "addReg", "(", "", ")", ";", "MI", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops22", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46762, "Length": 159, "Cover_Rate": 0.7644230769230769} {"Template_token": ["", "unsigned", "Off", "=", "LoLoop", ".", "Dec", "==", "LoLoop", ".", "End", "?", "", ":", "", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "Off", "+", "", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "Off", "+", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "LoLoop", ".", "Dec", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "End", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "isWhileLoopStart", "(", "*", "LoLoop", ".", "Start", ")", ")"], "ground_truth": ["RevertWhile", "(", "LoLoop", ".", "Start", ")", ";"], "File": "ARMLowOverheadLoops23", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46763, "Length": 198, "Cover_Rate": 0.3714821763602251} {"Template_token": ["", "const", "TargetRegisterClass", "*", "QPRs", "=", "TRI", ".", "getRegClass", "(", "", ")", ";", "SetVector", "<", "MachineInstr", "*", ">", "FalseLanesUnknown", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "FalseLanesZero", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Predicated", ";", "MachineBasicBlock", "*", "Header", "=", "ML", ".", "getHeader", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "&", "MI", ":", "*", "Header", ")", "{", "if", "(", "!", "shouldInspect", "(", "MI", ")", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode"], "ground_truth": ["(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";"], "File": "ARMLowOverheadLoops23", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46764, "Length": 95, "Cover_Rate": 0.3345070422535211} {"Template_token": ["", "bool", "LowOverheadLoop", "::", "ValidateMVEInst", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "CannotTailPredicate", ")", "return", "false", ";", "if", "(", "!", "shouldInspect", "(", "*", "MI", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "if", "(", "isVCTP", "(", "MI", ")", "&&", "!", "AddVCTP", "(", "MI", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "bool", "IsUse", "=", "false", ";", "unsigned", "LastOpIdx", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "for", "(", "auto", "&", "Op", ":", "enumerate", "(", "reverse", "(", "MCID", ".", "operands", "(", ")", ")", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "LastOpIdx", "-", "Op", ".", "index", "(", ")", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "", "(", "Op", ".", "value", "(", ")", ".", "OperandType"], "ground_truth": [")", ")", "{"], "File": "ARMLowOverheadLoops23", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46765, "Length": 172, "Cover_Rate": 0.5014577259475219} {"Template_token": ["", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "setImm", "(", "", ")", ";", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")", ".", "setReg", "(", "", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "}", ";", "for", "(", "auto", "&", "Block", ":", "LoLoop", ".", "getVPTBlocks", "(", ")", ")", "{", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "if", "(", "Block", ".", "HasNonUniformPredicate", "(", ")", ")", "{", "PredicatedMI", "*", "Divergent", "=", "Block", ".", "getDivergent", "(", ")", ";", "if", "(", "isVCTP", "(", "Divergent", "->", "MI", ")", ")", "{", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "}", "else", "if", "(", "Block", ".", "isVPST", "(", ")", "&&", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", ")", "{", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ",", "E", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", "->", "MI", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "MachineInstr", "*", "VCMP", "=", "VCMPOpcodeToVPT", "(", "Divergent", "->", "MI", "->", "getOpcode", "(", ")", ")", "!=", "", "?", "Divergent", "->", "MI", ":", "nullptr", ";", "unsigned", "Size", "=", "", ";", "auto", "E", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Divergent", "->", "MI", ")", ";", "auto", "I", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Insts", ".", "back", "(", ")", ".", "MI", ")", ";", "MachineInstr", "*", "InsertAt", "=", "nullptr", ";", "while", "(", "I", "!=", "E", ")", "{", "InsertAt", "=", "&", "*", "I", ";", "++", "Size", ";", "++", "I", ";", "}", "MachineInstrBuilder", "MIB", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "if", "(", "VCMP", ")", "{", "MIB", "=", "BuildMI", "(", "*", "InsertAt", "->", "getParent", "(", ")", ",", "InsertAt", ",", "InsertAt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "VCMPOpcodeToVPT", "(", "VCMP", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VCMP", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "InsertAt", "->", "getParent", "(", ")", ",", "InsertAt", ",", "InsertAt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "}", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Block", ".", "getPredicateThen", "(", ")", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "if", "(", "Block", ".", "isVPT", "(", ")", ")", "{", "bool", "RemovedVCTP", "=", "false", ";", "for", "(", "PredicatedMI", "&", "Elt", ":", "Block", ".", "getInsts", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "Elt", ".", "MI", ";", "if", "(", "isVCTP", "(", "MI", ")"], "ground_truth": [")", "{"], "File": "ARMLowOverheadLoops24", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46766, "Length": 491, "Cover_Rate": 0.6409921671018277} {"Template_token": ["", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "Count", ")", ";", "if", "(", "!", "IsDo", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "InsertPt", "!=", "Start", ")", "LoLoop", ".", "ToRemove", ".", "insert", "(", "InsertPt", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Start", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", "<<", "*", "MIB", ")", ";"], "File": "ARMLowOverheadLoops24", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46767, "Length": 67, "Cover_Rate": 0.36813186813186816} {"Template_token": ["", "const", "TargetRegisterClass", "*", "QPRs", "=", "TRI", ".", "getRegClass", "(", "", ")", ";", "SetVector", "<", "MachineInstr", "*", ">", "FalseLanesUnknown", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "FalseLanesZero", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Predicated", ";", "MachineBasicBlock", "*", "Header", "=", "ML", ".", "getHeader", "(", ")", ";", "for", "(", "auto", "&", "MI", ":", "*", "Header", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "Flags", "&", "", ")", "!=", "", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "bool", "isPredicated", "=", "isVectorPredicated", "(", "&", "MI", ")", ";", "bool", "retainsOrReduces", "=", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ";", "if", "(", "isPredicated", ")", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "else", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "else", "if", "(", "!", "isPredicated", "&&", "retainsOrReduces", ")", "return", "false", ";", "else", "if", "(", "!", "isPredicated", ")", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "NonPredicated", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "FalseLanesUnknown", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasPredicatedUsers", "(", "MI", ",", "MO", ",", "Predicated", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", "<<", "*", "MI", ")", ";", "NonPredicated", ".", "insert", "(", "MI", ")", ";", "break", ";", "}", "}", "if", "(", "!", "NonPredicated", ".", "contains", "(", "MI", ")", ")", "Predicated", ".", "insert", "(", "MI", ")", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "LiveOutMIs", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlocks", ";", "ML", ".", "getExitBlocks", "(", "ExitBlocks", ")", ";", "assert", "(", "ML", ".", "getNumBlocks", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "ExitBlocks", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MachineBasicBlock", "*", "ExitBB", "=", "ExitBlocks", ".", "front", "("], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops24", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46768, "Length": 462, "Cover_Rate": 0.787052810902896} {"Template_token": ["", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "Flags", "&", "", ")", "!=", "", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "continue", ";", "if", "(", "isVectorPredicated", "(", "&", "MI", ")", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "if", "(", "!", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "{", "if", "(", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ")", "return", "false", ";", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "!", "isHorizontalReduction", "(", "MI", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "FalseLanesUnknown", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasPredicatedUsers", "(", "MI", ",", "MO", ",", "Predicated", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "Predicated", ".", "insert", "(", "MI", ")", ";", "}", "SmallSet", "<", "Register", ",", "", ">", "LiveOuts", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlocks", ";", "ML", ".", "getExitBlocks", "(", "ExitBlocks", ")", ";", "for", "(", "auto", "*", "MBB", ":", "ExitBlocks", ")", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMask", ":", "MBB", "->", "liveins", "(", ")", ")", "if", "(", "QPRs", "->", "contains", "(", "RegMask", ".", "PhysReg", ")", ")", "LiveOuts", ".", "insert", "(", "RegMask", ".", "PhysReg", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "LiveMIs", ";", "assert", "(", "ML", ".", "getNumBlocks", "(", ")", "=="], "ground_truth": ["", "&&", "", ")", ";"], "File": "ARMLowOverheadLoops25", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46769, "Length": 407, "Cover_Rate": 0.7152899824253075} {"Template_token": ["", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "PredMI", ".", "MI", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "return", "false", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ";", "if", "(", "!", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB"], "ground_truth": [",", "NumElements", ")", ")", "{"], "File": "ARMLowOverheadLoops25", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46770, "Length": 369, "Cover_Rate": 0.5256410256410257} {"Template_token": ["", "InsertPt", "=", "Revert", "?", "nullptr", ":", "IsSafeToDefineLR", "(", "RDA", ")", ";", "if", "(", "!", "InsertPt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "InsertPt", ")", ";", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "{", "LLVM_DEBUG", "(", "if", "(", "!", "VCTP", ")", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "assert", "(", "ML", "->", "getBlocks", "(", ")", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "CannotTailPredicate", "=", "!", "ValidateTailPredicate", "(", "InsertPt", ",", "RDA", ",", "MLI", ")", ";", "LLVM_DEBUG", "(", "if", "(", "CannotTailPredicate", ")", "dbgs", "(", ")", "<<"], "ground_truth": ["", ")", ";"], "File": "ARMLowOverheadLoops26", "Func": "CheckLegality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46771, "Length": 119, "Cover_Rate": 0.363914373088685} {"Template_token": ["", "PredicatedMI", "*", "Divergent", "=", "Block", ".", "getDivergent", "(", ")", ";", "if", "(", "isVCTP", "(", "Divergent", "->", "MI", ")", ")", "{", "uint64_t", "Size", "=", "getVPTBlockMask", "(", "Block", ".", "size", "(", ")", "-", "", ")", ";", "Block", ".", "getVPST", "(", ")", "->", "getOperand", "(", "", ")", ".", "setImm", "(", "Size", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "if", "(", "Block", ".", "IsOnlyPredicatedOn", "(", "LoLoop", ".", "VCTP", ")", ")", "{", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Block", ".", "getVPST", "(", ")", ")", ",", "E", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", "->", "MI", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "unsigned", "Size", "=", "", ";", "auto", "E", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Divergent", "->", "MI", ")", ";", "auto", "I", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Insts", ".", "back", "(", ")", ".", "MI", ")", ";", "MachineInstr", "*", "InsertAt", "=", "nullptr", ";", "while", "(", "I", "!=", "E", ")", "{", "InsertAt", "=", "&"], "ground_truth": ["*", "I", ";"], "File": "ARMLowOverheadLoops26", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46772, "Length": 168, "Cover_Rate": 0.35517970401691334} {"Template_token": ["", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", ";", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "ML", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "if", "(", "!", "LoLoop", ".", "Dec", "||", "LoLoop", ".", "End", "||", "LoLoop", ".", "Revert", ")", "continue", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "", "&&", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "LoLoop", ".", "Revert", "="], "ground_truth": ["true", ";"], "File": "ARMLowOverheadLoops26", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46773, "Length": 347, "Cover_Rate": 0.6571969696969697} {"Template_token": ["", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "isVCTP", "(", "MI", ")", ")", "VCTP", "=", "MI", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "bool", "IsUse", "=", "false", ";", "bool", "IsDef", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops26", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46774, "Length": 166, "Cover_Rate": 0.4868035190615836} {"Template_token": ["", "if", "(", "CannotTailPredicate", ")", "return", "false", ";", "if", "(", "isVCTP", "(", "MI", ")", "&&", "VCTP", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "isVCTP", "(", "MI", ")", ")", "VCTP", "=", "MI", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "bool", "IsUse", "=", "false", ";", "bool", "IsDef", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{", "CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";", "IsUse", "=", "true", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "IsDef", "&&", "!", "IsUse", "&&", "VCTP", "&&", "!", "isVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMLowOverheadLoops26", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46775, "Length": 260, "Cover_Rate": 0.7624633431085044} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "Preheader", "->", "getName", "(", ")", "<<", "", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "Preheader", "->", "getName", "(", ")", "<<", "", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "Preheader", "->", "getName", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", ";", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ",", "*", "TII", ")", ";", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMLowOverheadLoops27", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46776, "Length": 417, "Cover_Rate": 0.7091836734693877} {"Template_token": ["", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "{", "TPNumElements", "=", "Start", "->", "getOperand", "(", "", ")", ";", "StartInsertPt", "=", "Start", ";", "StartInsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "}", "else", "{", "TPNumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ";", "MCRegister", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "StartInsertPt", "!=", "StartInsertBB", "->", "end", "(", ")", "&&", "!", "RDA", ".", "isReachingDefLiveOut", "(", "&", "*", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "StartInsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "&", "*", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insert", "(", "StartInsertPt", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "&", "*", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "&", "*", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "MachineOperand", "Operand", "=", "ElemDef", "->", "getOperand", "(", "", ")", ";", "if", "(", "isMovRegOpcode", "(", "ElemDef", "->", "getOpcode", "(", ")", ")", "&&", "RDA", ".", "getUniqueReachingMIDef", "(", "ElemDef", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", "==", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "*", "StartInsertPt", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "TPNumElements", "=", "Operand", ";", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "MCRegister", "NumElements", ")", "{", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")"], "ground_truth": [")", "{"], "File": "ARMLowOverheadLoops27", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46777, "Length": 394, "Cover_Rate": 0.36179981634527086} {"Template_token": ["", "MIB", ".", "add", "(", "Count", ")", ";", "if", "(", "!", "IsDo", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "", ")", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Start", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "return", "&"], "ground_truth": ["*", "MIB", ";"], "File": "ARMLowOverheadLoops2", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46778, "Length": 50, "Cover_Rate": 0.30120481927710846} {"Template_token": ["", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo", "?", "", ":", "", ";", "return", "VCTPOpcodeToLSTP", "(", "VCTPs", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ",", "IsDo"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops2", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46779, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo", "?", "", ":", "", ";", "return", "VCTPOpcodeToLSTP", "(", "VCTPs", ".", "back", "(", ")", "->", "getOpcode"], "ground_truth": ["(", ")", ",", "IsDo", ")", ";"], "File": "ARMLowOverheadLoops2", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46780, "Length": 30, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "return", "MI", "->", "findRegisterUseOperandIdx", "(", "", ")"], "ground_truth": ["!=", "-", "", ";"], "File": "ARMLowOverheadLoops2", "Func": "hasVPRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46781, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "if", "(", "isEntryPredicatedOnVCTP", "(", "Block", ",", "false", ")", "||", "hasImplicitlyValidVPT", "(", "Block", ",", "RDA", ")", ")", "continue", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "auto", "*", "MI", ":", "Insts", ")", "{", "if", "(", "isVCTP", "(", "MI", ")", "&&", "getVPTInstrPredicate", "(", "*", "MI", ")", "!=", "", ")", "return", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "isVectorPredicate", "(", "MI", ")", ")", "continue", ";", "if", "(", "!", "isPredicatedOnVCTP", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMLowOverheadLoops2", "Func": "isValid", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46782, "Length": 100, "Cover_Rate": 0.7751937984496124} {"Template_token": ["", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ",", "*", "TII", ")", ";", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")"], "ground_truth": [".", "isCall", "(", ")", ")", "{"], "File": "ARMLowOverheadLoops2", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46783, "Length": 168, "Cover_Rate": 0.31401869158878504} {"Template_token": ["", "}", "bool", "SetFlags", "=", "RDA", "->", "isSafeToDefRegAt", "(", "MI", ",", "MCRegister", "::", "from", "(", "", ")", ",", "Ignore", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg"], "ground_truth": ["(", "", ")", ";"], "File": "ARMLowOverheadLoops2", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46784, "Length": 89, "Cover_Rate": 0.3755274261603376} {"Template_token": ["", "return", "isDomainMVE", "(", "&", "MI", ")", "||", "isVectorPredicate", "(", "&", "MI"], "ground_truth": [")", "||", "hasVPRUse", "(", "&", "MI", ")", ";"], "File": "ARMLowOverheadLoops2", "Func": "shouldInspect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46785, "Length": 19, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "return", "false", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", ";", "auto", "FindStartInsertionPoint", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "Dec", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineBasicBlock", "*", "&", "InsertBB", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ")", "{", "if", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "Register", "CountReg", "=", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "IsMoveLR", "=", "[", "&", "CountReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "CountReg", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "Start", ",", "MCRegister", "::", "from", "(", "", ")", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ".", "asMCReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "MBB", ",", "MCRegister", "::", "from", "(", "", ")", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "Start", ",", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "LRDef", ")", ";", "InsertBB", "=", "LRDef", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "MCRegister", "::", "from", "(", "", ")", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "("], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops2", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46786, "Length": 464, "Cover_Rate": 0.655367231638418} {"Template_token": ["", "return", "true", ";", "}", "MachineInstr", "*", "Prev", "=", "VCTPs", ".", "back", "(", ")", ";", "if", "(", "!", "Prev", "->", "getOperand", "(", "", ")", ".", "isIdenticalTo", "(", "MI", "->", "getOperand", "(", "", ")", ")", "||", "!", "RDA", ".", "hasSameReachingDef", "(", "Prev", ",", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "VCTPs", ".", "push_back", "(", "MI", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMLowOverheadLoops30", "Func": "AddVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46787, "Length": 80, "Cover_Rate": 0.6722689075630253} {"Template_token": ["", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", "->", "getReachingLocalUses", "(", "LoLoop", ".", "Dec", ",", "", ",", "Uses", ")", ";", "if", "(", "Uses", ".", "size", "(", ")", ">", "", "||", "!", "Uses", ".", "count", "(", "LoLoop", ".", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LoLoop", ".", "Revert", "=", "true", ";", "}", "LoLoop", ".", "Validate", "(", "BBUtils", ".", "get", "(", ")", ")", ";", "Expand", "(", "LoLoop", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMLowOverheadLoops30", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46788, "Length": 224, "Cover_Rate": 0.4226415094339623} {"Template_token": ["", "std", "::", "map", "<", "MachineInstr", "*", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">>", "ITBlocks", ";", "for", "(", "auto", "*", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "IT", ":", "*", "MBB", ")", "{", "if", "(", "IT", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "RDA", ".", "getReachingLocalUses", "(", "&", "IT", ",", "", ",", "ITBlocks", "[", "&", "IT", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ModifiedITs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "RemoveITs", ";", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Dead", "->", "findRegisterUseOperand", "(", "", ")", ")", "{", "MachineInstr", "*", "IT", "=", "RDA", ".", "getMIOperand", "(", "Dead", ",", "*", "MO", ")", ";", "RemoveITs", ".", "insert", "(", "IT", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "Dead", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "else", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "}", "}", "if", "(", "!", "ModifiedITs", ".", "empty", "(", ")", ")", "return", "false", ";", "Killed", ".", "insert", "(", "RemoveITs", ".", "begin", "(", ")", ",", "RemoveITs", ".", "end", "(", ")", ")", ";", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "if", "(", "!", "RDA", ".", "isSafeToRemove", "(", "MI", ",", "Uses", ",", "Ignore", ")", ")", "return", "false", ";", "if", "(", "WontCorruptITs", "(", "Uses", ",", "RDA", ")", ")", "{", "ToRemove", ".", "insert", "(", "Uses", ".", "begin", "(", ")", ",", "Uses", ".", "end", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Use", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", ""], "ground_truth": [">", "Killed", ";"], "File": "ARMLowOverheadLoops30", "Func": "TryRemove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46789, "Length": 295, "Cover_Rate": 0.686046511627907} {"Template_token": ["", "return", "true", ";", "}", ";", "auto", "FindStartInsertionPoint", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "Dec", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineBasicBlock", "*", "&", "InsertBB", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ")", "{", "if", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "unsigned", "CountReg", "=", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "IsMoveLR", "=", "[", "&", "CountReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "CountReg", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "Start", ",", "", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "MBB", ",", "", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "Start", ",", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "LRDef", ")", ";", "InsertBB", "=", "LRDef", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", ";", "auto", "TryAdjustInsertionPoint", "=", "[", "]", "(", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineInstr", "*", "Start", ",", "ReachingDefAnalysis", "&", "RDA", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "FirstNonTerminator", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "unsigned", "CountReg", "=", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "FirstNonTerminator", "==", "MBB", "->", "end", "(", ")", ")", "{", "if", "(", "RDA", ".", "isReachingDefLiveOut", "(", "Start", ",", "CountReg", ")", "&&", "RDA", ".", "isReachingDefLiveOut", "(", "Start", ",", "", ")", ")"], "ground_truth": ["InsertPt", "=", "FirstNonTerminator", ";"], "File": "ARMLowOverheadLoops30", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46790, "Length": 467, "Cover_Rate": 0.5633293124246079} {"Template_token": ["", "for", "(", "auto", "*", "MI", ":", "reverse", "(", "FalseLanesUnknown", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "!", "HasPredicatedUsers", "(", "MI", ",", "MO", ",", "Predicated", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TRI", ".", "getRegAsmName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "", "<<", "*", "MI", ")", ";", "NonPredicated", ".", "insert", "(", "MI", ")", ";", "break", ";", "}", "}", "if", "(", "!", "NonPredicated", ".", "contains", "(", "MI", ")", ")", "Predicated", ".", "insert", "(", "MI", ")", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "LiveOutMIs", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "", ">", "ExitBlocks", ";", "ML", ".", "getExitBlocks", "(", "ExitBlocks", ")", ";", "assert", "(", "ML", ".", "getNumBlocks", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "ExitBlocks", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "MachineBasicBlock", "*", "ExitBB", "=", "ExitBlocks", ".", "front", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMask", ":", "ExitBB", "->", "liveins", "(", ")", ")", "{", "if", "(", "RegMask", ".", "PhysReg", "==", "", ")", "return", "false", ";", "if", "(", "QPRs", "->", "contains", "(", "RegMask", ".", "PhysReg", ")", ")", "if", "(", "auto", "*", "MI", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "Header", ",", "RegMask", ".", "PhysReg", ")", ")", "LiveOutMIs", ".", "insert", "(", "MI", ")", ";", "}", "for", "(", "auto", "*", "MI", ":", "LiveOutMIs", ")", "{", "if", "(", "NonPredicated", ".", "count", "(", "MI", ")", "&&", "FalseLanesUnknown", ".", "contains", "(", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", "<<", "*", "MI", ")", ";"], "File": "ARMLowOverheadLoops30", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46791, "Length": 273, "Cover_Rate": 0.4849023090586146} {"Template_token": ["", "}", "}", "}", "MachineInstr", "*", "VCTP", "=", "VCTPs", ".", "back", "(", ")", ";", "TPNumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ";", "Register", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "CannotInsertWDLSTPBetween", "=", "[", "]", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "E", ")", "{", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "shouldInspect", "(", "*", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "*", "I", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "if", "(", "CannotInsertWDLSTPBetween", "(", "StartInsertPt", ",", "StartInsertBB", "->", "end", "(", ")", ")", ")", "return", "false", ";", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "ExpectedVecWidth", ")", "{", "return", "-", "getAddSubImmediate", "(", "*", "MI", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";", "Ignore", ".", "insert", "(", "VCTPs", ".", "begin", "(", ")", ",", "VCTPs", ".", "end", "(", ")", ")", ";", "if", "(", "TryRemove", "(", "Def", ",", "RDA", ",", "ElementChain", ",", "Ignore", ")", ")", "{", "bool", "FoundSub", "=", "false", ";", "for", "(", "auto", "*", "MI", ":", "ElementChain", ")", "{", "if", "(", "isMovRegOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isSubImmOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "FoundSub", "||", "!", "IsValidSub", "(", "MI"], "ground_truth": [",", "ExpectedVectorWidth", ")", ")", "{"], "File": "ARMLowOverheadLoops30", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46792, "Length": 410, "Cover_Rate": 0.5815602836879432} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "return", "false", ";", "}", "if", "(", "isVCTP", "(", "MI", ")", "&&", "!", "AddVCTP", "(", "MI", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "bool", "IsUse", "=", "false", ";", "unsigned", "LastOpIdx", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "for", "(", "auto", "&", "Op", ":", "enumerate", "(", "reverse", "(", "MCID", ".", "operands", "(", ")", ")", ")", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "LastOpIdx", "-", "Op", ".", "index", "(", ")", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "", "(", "Op", ".", "value", "(", ")", ".", "OperandType", ")", ")", "{", "VPTState", "::", "addInst", "(", "MI", ")", ";", "IsUse", "=", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "bool", "RequiresExplicitPredication", "=", "(", "MCID", ".", "TSFlags", "&", "", ")", "==", "", ";", "if", "(", "isDomainMVE", "(", "MI", ")", "&&", "RequiresExplicitPredication", ")", "{", "if", "(", "!", "IsUse", "&&", "producesDoubleWidthResult", "(", "*", "MI", ")", ")", "{", "DoubleWidthResultInstrs", ".", "insert", "(", "MI", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMLowOverheadLoops31", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46793, "Length": 229, "Cover_Rate": 0.6256830601092896} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", "ExpectedVecWidth", ")", "{", "return", "-", "getAddSubImmediate", "(", "*", "MI", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", ";", "unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";", "Ignore", ".", "insert", "(", "VCTPs", ".", "begin", "(", ")", ",", "VCTPs", ".", "end", "(", ")", ")", ";", "if", "(", "TryRemove", "(", "Def", ",", "RDA", ",", "ElementChain", ",", "Ignore", ")", ")", "{", "bool", "FoundSub", "=", "false", ";", "for", "(", "auto", "*", "MI", ":", "ElementChain", ")", "{", "if", "(", "isMovRegOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isSubImmOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "FoundSub", "||", "!", "IsValidSub", "(", "MI", ",", "ExpectedVectorWidth", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "FoundSub", "=", "true", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMLowOverheadLoops32", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46794, "Length": 249, "Cover_Rate": 0.3477653631284916} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", ""], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops34", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46795, "Length": 123, "Cover_Rate": 0.7935483870967742} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "("], "ground_truth": ["", ")", ";"], "File": "ARMLowOverheadLoops34", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46796, "Length": 116, "Cover_Rate": 0.7341772151898734} {"Template_token": ["", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MI", "->", "eraseFromParent", "(", ")"], "ground_truth": [";"], "File": "ARMLowOverheadLoops34", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46797, "Length": 88, "Cover_Rate": 0.5569620253164557} {"Template_token": ["", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "Revert", ")", "{", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "Start", ")", ";", "else", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "Start", "=", "ExpandLoopStart", "(", "ML", ",", "Start", ",", "InsertPt", ")", ";", "RemoveDeadBranch", "(", "Start", ")", ";", "End", "=", "ExpandLoopEnd", "(", "ML", ",", "Dec"], "ground_truth": [",", "End", ")", ";"], "File": "ARMLowOverheadLoops35", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46798, "Length": 173, "Cover_Rate": 0.36268343815513626} {"Template_token": ["", "auto", "IsMoveLR", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Reg", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "Reg", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "unsigned", "CountReg", "=", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "PredLRDef", "=", "SearchForDef", "(", "Start", ",", "MBB", "->", "rend", "(", ")", ",", "", ")", ";", "if", "(", "PredLRDef", "&&", "!", "IsMoveLR", "(", "PredLRDef", ",", "CountReg", ")", ")", "PredLRDef", "=", "nullptr", ";", "MachineInstr", "*", "SuccLRDef", "=", "SearchForDef", "(", "Start", ",", "MBB", "->", "end", "(", ")", ",", "", ")", ";", "if", "(", "SuccLRDef", "&&", "!", "IsMoveLR", "(", "SuccLRDef", ",", "CountReg", ")", ")", "SuccLRDef", "=", "nullptr", ";", "if", "(", "SuccLRDef", ")", "{", "MachineBasicBlock", "::", "iterator", "End", "(", "SuccLRDef", ")", ";", "if", "(", "!", "SearchForDef", "(", "Start", ",", "End", ",", "CountReg", ")", ")", "{", "return", "SuccLRDef", ";", "}", "else", "SuccLRDef", "=", "nullptr", ";", "}", "if", "(", "PredLRDef"], "ground_truth": [")", "{"], "File": "ARMLowOverheadLoops35", "Func": "IsSafeToDefineLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46799, "Length": 195, "Cover_Rate": 0.5619596541786743} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "bool", "SetFlags", "=", "false", ";", "if", "(", "AllowFlags", ")", "{", "if", "(", "auto", "*", "Def", "=", "SearchForDef", "(", "MI", ",", "MBB", "->", "end", "(", ")", ",", "", ")", ")", "{", "if", "(", "!", "SearchForUse", "(", "MI", ",", "MBB", "->", "end", "(", ")", ",", "", ")", "&&", "Def", "->", "getOpcode", "(", ")", "==", "", ")", "SetFlags", "=", "true", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "if", "(", "SetFlags", ")", "{", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops35", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46800, "Length": 175, "Cover_Rate": 0.7882882882882883} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addDef", "(", "", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "if", "(", "SetFlags", ")"], "ground_truth": ["{"], "File": "ARMLowOverheadLoops35", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46801, "Length": 74, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "if", "(", "(", "Flags", "&", "", ")"], "ground_truth": ["!=", "", ")", "return", ";"], "File": "ARMLowOverheadLoops36", "Func": "AnalyseMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46802, "Length": 30, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", ")", ";", "return", "false", ";", "}", "}", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", "->", "getReachingDef", "(", "VCTP", ",", "NumElements", ")", ">=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", "->", "isReachingDefLiveOut", "(", "InsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", "->", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "IsSafeToMove", "<", "MachineBasicBlock", "::", "reverse_iterator", ">", "(", "ElemDef", ",", "InsertPt", ",", "RDA", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "InsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "IsSafeToMove", "<", "MachineBasicBlock", "::", "iterator", ">", "(", "InsertPt", ",", "ElemDef", ",", "RDA", ")", ")", "{", "InsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "InsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "return", "false", ";", "}", "}", "auto", "CannotProvideElements", "=", "[", "&", "RDA", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", "->", "getReachingDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ">=", "", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ";", "if", "(", "!", "MBB", ")", "return", "false", ";", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMLowOverheadLoops36", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46803, "Length": 289, "Cover_Rate": 0.6422222222222222} {"Template_token": ["", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Remove", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "LoLoop", ".", "Start", ",", "LoLoop", ".", "Dec", ",", "LoLoop", ".", "End", ",", "LoLoop", ".", "InsertPt", "}", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Chain", "=", "{", "Def", "}", ";", "while", "(", "!", "Chain", ".", "empty", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "Chain", ".", "back", "(", ")", ";", "Chain", ".", "pop_back", "(", ")", ";", "MachineInstr", "*", "IT", "=", "nullptr", ";", "if", "(", "TII", "->", "getPredicate", "(", "*", "MI", ")", "!=", "", ")", "{", "auto", "PrevMI", "=", "std", "::", "prev", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "auto", "NextMI", "=", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "PrevMI", "->", "getOpcode", "(", ")", "==", "", "&&", "TII", "->", "getPredicate", "(", "*", "NextMI", ")", "==", "", ")", "IT", "=", "&", "*", "PrevMI", ";", "else", "return", ";", "}", "if", "(", "RDA", "->", "isSafeToRemove", "(", "MI", ",", "Remove", ",", "Ignore", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "("], "ground_truth": [")", "||", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";"], "File": "ARMLowOverheadLoops37", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46804, "Length": 205, "Cover_Rate": 0.6231003039513677} {"Template_token": ["", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "MBB", "->", "getName", "(", ")", "<<", "", ";", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "RDA", "->", "getReachingLocalUses", "(", "LoLoop", ".", "Dec", ",", "", ",", "Uses", ")", ";", "if", "(", "Uses", ".", "size", "(", ")", ">", "", "||", "!", "Uses", ".", "count", "(", "LoLoop", ".", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LoLoop", ".", "Revert", "=", "true", ";", "}", "LoLoop", ".", "CheckLegality", "(", "BBUtils", ".", "get", "("], "ground_truth": [")", ")", ";"], "File": "ARMLowOverheadLoops37", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46805, "Length": 397, "Cover_Rate": 0.7179023508137432} {"Template_token": ["", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ")", ";", "if", "(", "auto", "*", "Preheader", "=", "ML", "->", "getLoopPreheader", "(", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ")", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "Preheader", ")", ";", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", ")", ";"], "File": "ARMLowOverheadLoops37", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46806, "Length": 248, "Cover_Rate": 0.4484629294755877} {"Template_token": ["", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "unsigned", "ExpectedVecWidth", ")", "{", "unsigned", "ImmOpIdx", "=", "", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "ImmOpIdx", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "ImmOpIdx", "=", "", ";", "break", ";", "}", "return", "MI", "->", "getOperand", "(", "ImmOpIdx", ")", ".", "getImm", "(", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "MachineInstr", "*", "Def", "=", "RDA", ".", "getReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "VCTP", "}", ";", "unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "RDA", ".", "isSafeToRemove", "(", "Def", ",", "ElementChain", ",", "Ignore", ")", ")", "{", "bool", "FoundSub", "=", "false", ";", "for", "(", "auto", "*", "MI", ":", "ElementChain", ")", "{", "if", "(", "isMovRegOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isSubImmOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "FoundSub", "||", "!", "IsValidSub", "(", "MI", ","], "ground_truth": ["ExpectedVectorWidth", ")", ")", "return", "false", ";"], "File": "ARMLowOverheadLoops37", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46807, "Length": 248, "Cover_Rate": 0.33066666666666666} {"Template_token": ["", "if", "(", "!", "ST", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "MF", "=", "&", "mf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", "->", "getName", "(", ")", "<<", "", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "MF", "->", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "*", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", "->", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "ML", ":", "*", "MLI", ")", "{", "if", "(", "!", "ML", "->", "getParentLoop", "(", ")", ")", "Changed"], "ground_truth": ["|=", "ProcessLoop", "(", "ML", ")", ";"], "File": "ARMLowOverheadLoops38", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46808, "Length": 159, "Cover_Rate": 0.7989949748743719} {"Template_token": ["", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "="], "ground_truth": ["true", ";"], "File": "ARMLowOverheadLoops39", "Func": "CheckLegality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46809, "Length": 178, "Cover_Rate": 0.5668789808917197} {"Template_token": ["", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange"], "ground_truth": ["(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{"], "File": "ARMLowOverheadLoops39", "Func": "CheckLegality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46810, "Length": 110, "Cover_Rate": 0.3503184713375796} {"Template_token": ["", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";", "RemoveDeadBranch", "(", "LoLoop", ".", "Start", ")", ";", "LoLoop", ".", "End", "=", "ExpandLoopEnd"], "ground_truth": ["(", "LoLoop", ")", ";"], "File": "ARMLowOverheadLoops39", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46811, "Length": 144, "Cover_Rate": 0.32653061224489793} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Killed", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Dead", ";", "if", "(", "auto", "*", "Def", "=", "RDA", "->", "getReachingMIDef", "(", "LoLoop", ".", "Start", ",", "LoLoop", ".", "Start", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Visited", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Remove", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "LoLoop", ".", "Start", ",", "LoLoop", ".", "Dec", ",", "LoLoop", ".", "End", ",", "LoLoop", ".", "VCTP", ",", "LoLoop", ".", "InsertPt", "}", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Chain", "=", "{", "Def", "}", ";", "while", "(", "!", "Chain", ".", "empty", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "Chain", ".", "back", "(", ")", ";", "Chain", ".", "pop_back", "(", ")", ";", "if", "(", "IsSafeToRemove", "(", "MI", ",", "RDA", ",", "Visited", ",", "Remove", ",", "Ignore", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "if", "(", "auto", "*", "Op", "=", "RDA", "->", "getReachingMIDef", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ")", ")", "Chain", ".", "push_back", "(", "Op", ")", ";", "}", "Ignore", ".", "insert", "(", "MI", ")", ";", "}", "}", "LoLoop", ".", "ToRemove", ".", "insert", "(", "Remove", ".", "begin", "(", ")", ",", "Remove", ".", "end", "(", ")", ")", ";", "}", "}", "MachineInstr", "*", "InsertPt", "=", "LoLoop", ".", "InsertPt", ";", "MachineInstr", "*", "Start", "=", "LoLoop", "."], "ground_truth": ["Start", ";"], "File": "ARMLowOverheadLoops39", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46812, "Length": 263, "Cover_Rate": 0.6073903002309469} {"Template_token": ["", "return", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "CountReg", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", "->", "getReachingMIDef", "(", "Start", ",", "", ")", ")", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "return", "LRDef", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", "->", "getLocalLiveOutMIDef", "(", "MBB", ",", "", ")", ")", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "return", "LRDef", ";", "if", "(", "!", "RDA", "->", "isRegUsedAfter", "(", "Start", ",", "", ")", ")", "return", "Start", ";", "return", "nullptr"], "ground_truth": [";"], "File": "ARMLowOverheadLoops39", "Func": "IsSafeToDefineLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46813, "Length": 150, "Cover_Rate": 0.6880733944954128} {"Template_token": ["", "LowOverheadLoop", "(", "MachineLoop", "*", "ML", ",", "MachineLoopInfo", "*", "MLI", ",", "ReachingDefAnalysis", "*", "RDA", ")", ":", "ML", "(", "ML", ")", ",", "MLI", "(", "MLI", ")", ",", "RDA", "(", "RDA", ")", "{", "MF", "=", "ML", "->", "getHeader", "(", ")", "->"], "ground_truth": ["getParent", "(", ")", ";"], "File": "ARMLowOverheadLoops39", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46814, "Length": 42, "Cover_Rate": 0.9767441860465116} {"Template_token": ["", "LowOverheadLoop", "(", "MachineLoop", "*", "ML", ",", "MachineLoopInfo", "*", "MLI", ",", "ReachingDefAnalysis", "*", "RDA", ")", ":", "ML"], "ground_truth": ["(", "ML", ")", ",", "MLI", "(", "MLI", ")", ",", "RDA", "(", "RDA", ")", "{"], "File": "ARMLowOverheadLoops39", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46815, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "LLVM_DEBUG", "(", "if", "(", "Start", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Start", ";", "if", "(", "Dec", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Dec", ";", "if", "(", "End", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "End", ";", ")", ";", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", "||", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ",", "", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true"], "ground_truth": [";"], "File": "ARMLowOverheadLoops3", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46816, "Length": 251, "Cover_Rate": 0.3669590643274854} {"Template_token": ["", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "IsLoopStart", "(", "MI", ")", ")", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "LLVM_DEBUG", "(", "if", "(", "Start", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Start", ";", "if", "(", "Dec", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Dec", ";", "if", "(", "End", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "End", ";", ")", ";", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", "||", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Revert", "=", "true", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "", ")", ".", "getMBB"], "ground_truth": ["(", ")", ",", "", ")", ")", ")", "{"], "File": "ARMLowOverheadLoops3", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46817, "Length": 343, "Cover_Rate": 0.5014619883040936} {"Template_token": ["", "else", "return", "false", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "LoLoop", ".", "End", "=", "&", "MI", ";", "else", "if", "(", "isLoopStart", "(", "MI", ")", ")", "LoLoop", ".", "Start", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "LoLoop", ".", "Revert", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "}", "else", "{", "LoLoop", ".", "AnalyseMVEInst", "(", "&", "MI", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "LoLoop", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "LoLoop", ".", "FoundAllComponents", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Visited", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Ignore", "=", "{", "LoLoop", ".", "End", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Remove", ";", "if", "(", "!", "IsSafeToRemove", "(", "LoLoop", ".", "Dec", ",", "RDA", ",", "Visited", ","], "ground_truth": ["Remove", ",", "Ignore", ")", ")", "{"], "File": "ARMLowOverheadLoops6", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46818, "Length": 207, "Cover_Rate": 0.3484848484848485} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "MachineBasicBlock", "*", "Pred", "=", "nullptr", ";", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getHeader", "(", ")", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "ML", "->", "contains", "(", "MBB", ")", ")", "{", "if", "(", "Pred", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Start", "=", "nullptr", ";", "break", ";", "}", "Pred", "=", "MBB", ";", "Start", "=", "SearchForStart", "(", "MBB", ")", ";", "}", "}", "}", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")"], "ground_truth": [")", "{"], "File": "ARMLowOverheadLoops7", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46819, "Length": 250, "Cover_Rate": 0.42517006802721086} {"Template_token": ["", "}", "}", "}", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "Dec", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "End", "=", "&", "MI", ";", "else", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "Revert", "=", "true", ";", "if", "(", "!", "Dec", ")", "continue", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "Revert", "=", "MI", ".", "getOperand", "(", "", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ";", "}", "if", "(", "Dec", "&&", "End", "&&", "Revert", ")", "break", ";", "}", "if", "(", "!", "Start", "&&", "!", "Dec", "&&", "!", "End", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Changed", ";", "}", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "{", "report_fatal_error", "(", "", ")", ";", "}", "if", "(", "!", "End", "->", "getOperand", "(", "", ")", ".", "isMBB", "(", ")", "||", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getHeader", "(", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->"], "ground_truth": ["getHeader", "(", ")", ",", "", ")", ")", "{"], "File": "ARMLowOverheadLoops7", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46820, "Length": 234, "Cover_Rate": 0.3979591836734694} {"Template_token": ["", "case", "", ":", "{", "return", "I", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", "&&", "I", "->", "memoperands", "(", ")", ".", "size", "(", ")", "==", "", "&&", "GetFrameIndex", "(", "I", "->", "memoperands", "(", ")", ".", "front", "(", ")", ")", ">=", "", ";", "}", "default", ":", "return", "false", ";", "}", "}", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "IsStackOp", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "memoperands", "(", ")", ".", "size", "(", ")", "==", "", ")", "return", "false", ";", "int", "FI", "=", "GetFrameIndex", "(", "MI", "->", "memoperands", "(", ")", ".", "front", "(", ")", ")", ";", "MachineFrameInfo", "FrameInfo", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "if", "(", "FI", "==", "-", "", "||", "!", "FrameInfo", ".", "isSpillSlotObjectIndex", "(", "FI", ")", ")", "return", "false", ";", "SmallVector", "<", "MachineBasicBlock", "*", ">", "Frontier", ";", "ML", "->", "getExitBlocks", "("], "ground_truth": ["Frontier", ")", ";"], "File": "ARMLowOverheadLoops8", "Func": "ValidateMVEStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46821, "Length": 155, "Cover_Rate": 0.3362255965292842} {"Template_token": ["", "ML", "->", "getExitBlocks", "(", "Frontier", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "Visited", "{", "MI", "->", "getParent", "(", ")", "}", ";", "unsigned", "Idx", "=", "", ";", "while", "(", "Idx", "<", "Frontier", ".", "size", "(", ")", ")", "{", "MachineBasicBlock", "*", "BB", "=", "Frontier", "[", "Idx", "]", ";", "bool", "LookAtSuccessors", "=", "true", ";", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "!", "IsStackOp", "(", "&", "I", ")", "||", "I", ".", "memoperands", "(", ")", ".", "size", "(", ")", "==", "", ")", "continue", ";", "if", "(", "GetFrameIndex", "(", "I", ".", "memoperands", "(", ")", ".", "front", "(", ")", ")", "!=", "FI", ")", "continue", ";", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "{", "LookAtSuccessors", "=", "false", ";", "break", ";", "}", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "}", "if", "(", "LookAtSuccessors", ")", "{", "for", "(", "auto", "Succ", ":", "BB", "->", "successors", "(", ")", ")", "{", "if", "(", "!", "Visited", ".", "contains", "(", "Succ", ")", "&&", "!", "is_contained", "("], "ground_truth": ["Frontier", ",", "Succ", ")", ")", "Frontier", ".", "push_back", "(", "Succ", ")", ";"], "File": "ARMLowOverheadLoops8", "Func": "ValidateMVEStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46822, "Length": 179, "Cover_Rate": 0.3882863340563991} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MF", ".", "getName", "(", ")", "<<", "", ")", ";", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_ptr", "<", "BasicBlockUtils", ">", "(", "new", "BasicBlockUtils", "(", "MF", ")", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")"], "ground_truth": [";"], "File": "ARMLowOverheadLoops9", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46823, "Length": 79, "Cover_Rate": 0.4968553459119497} {"Template_token": ["", "PredicatedInsts", ".", "emplace", "(", "MI", ",", "std", "::", "make_unique", "<"], "ground_truth": ["PredicatedMI", ">", "(", "MI", ",", "CurrentPredicates", ")", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "addInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46824, "Length": 19, "Cover_Rate": 0.475} {"Template_token": ["", "bool", "LowOverheadLoop", "::", "AddVCTP", "(", "MachineInstr", "*", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "if", "(", "VCTPs", ".", "empty", "(", ")", ")", "{", "VCTPs", ".", "push_back", "(", "MI", ")", ";", "return", "true", ";", "}", "MachineInstr", "*", "Prev", "=", "VCTPs", ".", "back", "(", ")", ";", "if", "(", "!", "Prev", "->", "getOperand", "(", "", ")", ".", "isIdenticalTo", "(", "MI", "->", "getOperand", "(", "", ")", ")", "||", "!", "RDA", ".", "hasSameReachingDef", "(", "Prev", ",", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMLowOverheadLoops", "Func": "AddVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46825, "Length": 111, "Cover_Rate": 0.9024390243902439} {"Template_token": ["", "}", "MachineInstr", "*", "Prev", "=", "VCTPs", ".", "back", "(", ")", ";", "if", "(", "!", "Prev", "->", "getOperand", "(", "", ")", ".", "isIdenticalTo", "(", "MI", "->", "getOperand", "(", "", ")", ")", "||", "!", "RDA", ".", "hasSameReachingDef", "(", "Prev", ",", "MI", ",", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "VCTPs", ".", "push_back", "(", "MI", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMLowOverheadLoops", "Func": "AddVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46826, "Length": 81, "Cover_Rate": 0.6585365853658537} {"Template_token": ["", "CannotTailPredicate", "=", "!", "ValidateMVEInst"], "ground_truth": ["(", "MI", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "AnalyseMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46827, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "CannotTailPredicate", "=", "!", "ValidateMVEInst", "(", "MI"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops", "Func": "AnalyseMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46828, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "if", "(", "producesDoubleWidthResult", "(", "MI", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true"], "ground_truth": [";"], "File": "ARMLowOverheadLoops", "Func": "canGenerateNonZeros", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46829, "Length": 41, "Cover_Rate": 0.6212121212121212} {"Template_token": ["", "MIB", ".", "add", "(", "TheVCMP", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "TheVCMP", ")", ";", "TheVCMP", "=", "nullptr", ";", "}", ";", "if", "(", "VPTState", "::", "isEntryPredicatedOnVCTP", "(", "Block", ",", "true", ")", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "if", "(", "VPTState", "::", "hasUniformPredicate", "(", "Block", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Insts", ".", "size", "(", ")", ";", "++", "i", ")", "RemovePredicate", "(", "Insts", "[", "i", "]", ")", ";", "}", "else", "{", "MachineInstr", "*", "Divergent", "=", "VPTState", "::", "getDivergent", "(", "Block", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Divergent", "->", "getParent", "(", ")", ";", "auto", "DivergentNext", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "Divergent", ")", ";", "while", "(", "DivergentNext", "!=", "MBB", "->", "end", "(", ")", "&&", "DivergentNext", "->", "isDebugInstr", "(", ")", ")", "++", "DivergentNext", ";", "bool", "DivergentNextIsPredicated", "=", "DivergentNext", "!=", "MBB", "->", "end", "(", ")", "&&", "getVPTInstrPredicate", "(", "*", "DivergentNext", ")", "!=", "", ";", "for", "(", "auto", "I", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ",", "E", "=", "DivergentNext", ";", "I", "!=", "E", ";", "++", "I", ")", "RemovePredicate", "(", "&", "*", "I", ")", ";", "MachineInstr", "*", "VCMP", "=", "VCMPOpcodeToVPT", "(", "Divergent", "->", "getOpcode", "(", ")", ")", "!=", "", "?", "Divergent", ":", "nullptr", ";", "if", "(", "DivergentNextIsPredicated", ")", "{", "if", "(", "!", "VCMP", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Divergent", "->", "getParent", "(", ")", ",", "Divergent", ",", "Divergent", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VCMP", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPST", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Block", ".", "containsVCTP", "(", ")", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "if", "(", "Block", ".", "size", "(", ")", "==", "", ")", "{", "assert", "(", "VPST", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Insts", ".", "front", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts"], "ground_truth": [".", "front", "(", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46830, "Length": 442, "Cover_Rate": 0.5022727272727273} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createLowOverheadLoopsPass", "(", ")", "{", "return", "new", "LowOverheadLoops", "("], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops", "Func": "createARMLowOverheadLoopsPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46831, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createLowOverheadLoopsPass", "(", ")"], "ground_truth": ["{"], "File": "ARMLowOverheadLoops", "Func": "createARMLowOverheadLoopsPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46832, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "PredicatedInsts", ".", "emplace", "(", "MI", ",", "std", "::", "make_unique", "<"], "ground_truth": ["PredicatedMI", ">", "(", "MI", ",", "CurrentPredicates", ")", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "CreateVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46833, "Length": 19, "Cover_Rate": 0.3064516129032258} {"Template_token": ["", "assert", "(", "(", "CurrentPredicates", ".", "size", "(", ")", "||", "MI", "->", "getParent", "(", ")", "->", "isLiveIn", "(", "", ")", ")", "&&", "", ")", ";", "Blocks", ".", "emplace_back", "(", "MI", ")", ";", "PredicatedInsts", ".", "emplace", "(", "MI", ",", "std", "::", "make_unique", "<", "PredicatedMI", ">"], "ground_truth": ["(", "MI", ",", "CurrentPredicates", ")", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "CreateVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46834, "Length": 50, "Cover_Rate": 0.8064516129032258} {"Template_token": ["", "if", "(", "!", "VCTPs", ".", "empty", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "VCTPs", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", "}", "if", "(", "!", "FoundAllComponents", "(", ")", ")"], "ground_truth": ["dbgs", "(", ")", "<<", "", ";"], "File": "ARMLowOverheadLoops", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46835, "Length": 47, "Cover_Rate": 0.42342342342342343} {"Template_token": ["", "if", "(", "!", "VCTPs", ".", "empty", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "MI", ":", "VCTPs", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", "}", "if", "(", "!", "FoundAllComponents", "(", ")", ")", "dbgs", "(", ")", "<<", "", ";", "else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "dbgs", "("], "ground_truth": [")", "<<", "", ";"], "File": "ARMLowOverheadLoops", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46836, "Length": 65, "Cover_Rate": 0.5855855855855856} {"Template_token": ["", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "auto", "ExpandVMOVCopies", "=", "[", "this", "]", "(", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "&", "VMOVCopies", ")", "{", "for", "(", "auto", "*", "MI", ":", "VMOVCopies", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "Register", "Dst", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "MIB1", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", "+", "(", "Dst", "-", "", ")", "*", "", ")", ".", "addReg", "(", "", "+", "(", "Src", "-", "", ")", "*", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "(", "void", ")", "MIB1", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB1", ")", ";", "auto", "MIB2", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "", "+", "(", "Dst", "-", "", ")", "*", "", "+", "", ")", ".", "addReg", "(", "", "+", "(", "Src", "-", "", ")", "*", "", "+", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MIB2", ")", ";", "(", "void", ")", "MIB2", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "isWhileLoopStart", "(", "*", "LoLoop", ".", "Start", ")", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "RevertDo", "(", "LoLoop", ".", "Start", ")", ";", "if", "(", "LoLoop", ".", "Dec", "==", "LoLoop", ".", "End", ")", "RevertLoopEndDec", "(", "LoLoop", ".", "End", ")", ";", "else", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ")", ")", ";", "}", "else", "{", "ExpandVMOVCopies", "(", "LoLoop", ".", "VMOVCopies", ")", ";", "LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46837, "Length": 377, "Cover_Rate": 0.46371463714637146} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "IterationCountDCE", "(", "LoLoop", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "LoLoop", ".", "StartInsertPt", ";", "MachineInstr", "*", "Start", "=", "LoLoop", ".", "Start", ";", "MachineBasicBlock", "*", "MBB", "=", "LoLoop", ".", "StartInsertBB", ";", "unsigned", "Opc", "=", "LoLoop", ".", "getStartOpcode", "(", ")", ";", "MachineOperand", "&", "Count", "=", "LoLoop", ".", "getLoopStartOperand", "(", ")", ";", "MachineInstr", "*", "NewStart", ";", "if", "(", "Opc", "==", "", "&&", "Count", ".", "isReg", "(", ")", "&&", "Count", ".", "getReg", "(", ")", "==", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "NewStart", "="], "ground_truth": ["nullptr", ";"], "File": "ARMLowOverheadLoops", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46838, "Length": 96, "Cover_Rate": 0.4682926829268293} {"Template_token": ["", "return", "Start", "&&", "Dec", "&&"], "ground_truth": ["End", ";"], "File": "ARMLowOverheadLoops", "Func": "FoundAllComponents", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46839, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Insts", ".", "size", "(", ")", ";", "++", "i", ")", "{", "MachineInstr", "*", "Next", "=", "Insts", "[", "i", "]", ";", "if", "(", "isVectorPredicate", "(", "Next"], "ground_truth": [")", ")", "return", "Next", ";"], "File": "ARMLowOverheadLoops", "Func": "getDivergent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46840, "Length": 52, "Cover_Rate": 0.7761194029850746} {"Template_token": ["", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "getInsts", "(", ")", "{", "return"], "ground_truth": ["Insts", ";"], "File": "ARMLowOverheadLoops", "Func": "getInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46841, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "Start", "->", "getOperand", "(", ""], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops", "Func": "getLoopStartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46842, "Length": 8, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "getOrder", "(", ")", "const", "{", "return"], "ground_truth": ["Order", ";"], "File": "ARMLowOverheadLoops", "Func": "getOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46843, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "getOrder", "(", ")", "const", "{", "return", "Order"], "ground_truth": [";"], "File": "ARMLowOverheadLoops", "Func": "getOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46844, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo", "?", "", ":", "", ";", "return", "VCTPOpcodeToLSTP", "(", "VCTPs", ".", "back", "(", ")", "->", "getOpcode", "(", ")"], "ground_truth": [",", "IsDo", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46845, "Length": 30, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getStartOpcode", "(", ")", "const", "{", "bool", "IsDo", "=", "isDoLoopStart", "(", "*", "Start", ")", ";", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "return", "IsDo"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMLowOverheadLoops", "Func": "getStartOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46846, "Length": 29, "Cover_Rate": 0.58} {"Template_token": ["", "return", "VPTState"], "ground_truth": ["::", "Blocks", ";"], "File": "ARMLowOverheadLoops", "Func": "getVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46847, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "SmallVectorImpl", "<", "VPTState", ">", "&", "getVPTBlocks", "("], "ground_truth": [")", "{"], "File": "ARMLowOverheadLoops", "Func": "getVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46848, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "return", "Op", "&&", "PredicatedInsts", ".", "count", "(", "Op", ")", "&&", "isPredicatedOnVCTP", "(", "Op", ")", ";", "}", ";", "auto", "IsOperandInvariant", "=", "[", "&", "]", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Idx", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "return", "true", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Defs", ";", "RDA", ".", "getGlobalReachingDefs", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Defs", ")", ";", "if", "(", "Defs", ".", "empty", "(", ")", ")", "return", "true", ";", "for", "(", "auto", "*", "Def", ":", "Defs", ")", "if", "(", "Def", "->", "getParent", "(", ")", "==", "VPT", "->", "getParent", "(", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMLowOverheadLoops", "Func": "hasImplicitlyValidVPT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46849, "Length": 125, "Cover_Rate": 0.4528985507246377} {"Template_token": ["", "static", "bool", "hasUniformPredicate", "("], "ground_truth": ["VPTState", "&", "Block", ")", "{"], "File": "ARMLowOverheadLoops", "Func": "hasUniformPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46850, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "static", "bool", "hasVPRUse", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "findRegisterUseOperandIdx", "(", "", ")"], "ground_truth": ["!=", "-", "", ";"], "File": "ARMLowOverheadLoops", "Func": "hasVPRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46851, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "void", "insert", "(", "MachineInstr", "*", "MI", ")", "{", "Insts", ".", "push_back", "(", "MI", ")", ";", "assert", "(", "Insts", ".", "size", "(", ")", "<=", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops", "Func": "insert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46852, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "void", "insert", "(", "MachineInstr", "*", "MI", ")", "{", "Insts", ".", "push_back", "(", "MI"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops", "Func": "insert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46853, "Length": 15, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "static", "bool", "isDomainMVE", "(", "MachineInstr", "*", "MI", ")", "{", "uint64_t", "Domain", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "return", "Domain", "==", ""], "ground_truth": [";"], "File": "ARMLowOverheadLoops", "Func": "isDomainMVE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46854, "Length": 27, "Cover_Rate": 0.84375} {"Template_token": ["", "static", "bool", "isDomainMVE", "(", "MachineInstr", "*", "MI", ")", "{", "uint64_t", "Domain", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "", ";", "return", "Domain"], "ground_truth": ["==", "", ";"], "File": "ARMLowOverheadLoops", "Func": "isDomainMVE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46855, "Length": 27, "Cover_Rate": 0.84375} {"Template_token": ["", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "return", "isPredicatedOnVCTP", "(", "Insts", ".", "front", "(", ")"], "ground_truth": [",", "Exclusive", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "isEntryPredicatedOnVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46856, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "static", "bool", "isHorizontalReduction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "Flags", "=", "MCID", ".", "TSFlags", ";", "return", "(", "Flags", "&", ""], "ground_truth": [")", "!=", "", ";"], "File": "ARMLowOverheadLoops", "Func": "isHorizontalReduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46857, "Length": 37, "Cover_Rate": 0.925} {"Template_token": ["", "static", "bool", "isHorizontalReduction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "uint64_t", "Flags", "="], "ground_truth": ["MCID", ".", "TSFlags", ";"], "File": "ARMLowOverheadLoops", "Func": "isHorizontalReduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46858, "Length": 28, "Cover_Rate": 0.7} {"Template_token": ["", "for", "(", "auto", "*", "PredMI", ":", "Predicates", ")", "if", "(", "isVCTP", "(", "PredMI", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMLowOverheadLoops", "Func": "isPredicatedOnVCTP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46859, "Length": 21, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "return", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")"], "ground_truth": ["&&", "Class", "->", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "isRegInClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46860, "Length": 24, "Cover_Rate": 0.6} {"Template_token": ["", "return", "!", "Revert", "&&", "FoundAllComponents", "(", ")", "&&", "!", "VCTPs", ".", "empty", "(", ")", "&&", "!", "CannotTailPredicate", "&&", "ML", ".", "getNumBlocks", "("], "ground_truth": [")", "==", "", ";"], "File": "ARMLowOverheadLoops", "Func": "IsTailPredicationLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46861, "Length": 26, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "bool", "IsTailPredicationLegal", "(", ")", "const", "{", "return", "!", "Revert", "&&", "FoundAllComponents", "(", ")", "&&", "!", "VCTPs", ".", "empty", "(", ")", "&&", "!", "CannotTailPredicate", "&&", "ML", ".", "getNumBlocks"], "ground_truth": ["(", ")", "==", "", ";"], "File": "ARMLowOverheadLoops", "Func": "IsTailPredicationLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46862, "Length": 32, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "static", "bool", "isVectorPredicate", "(", "MachineInstr"], "ground_truth": ["*", "MI", ")", "{"], "File": "ARMLowOverheadLoops", "Func": "isVectorPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46863, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "static", "bool", "isVectorPredicate", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "findRegisterDefOperandIdx", "(", "", ")", "!="], "ground_truth": ["-", "", ";"], "File": "ARMLowOverheadLoops", "Func": "isVectorPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46864, "Length": 20, "Cover_Rate": 0.8695652173913043} {"Template_token": ["", "return", "PIdx", "!=", "-", "", "&&", "MI", "->", "getOperand", "(", "PIdx", "+", "", ")"], "ground_truth": [".", "getReg", "(", ")", "==", "", ";"], "File": "ARMLowOverheadLoops", "Func": "isVectorPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46865, "Length": 21, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Killed", "=", "{", "LoLoop", ".", "Start", ",", "LoLoop", ".", "Dec", ",", "LoLoop", ".", "End", "}", ";", "if", "(", "!", "TryRemove", "(", "Def", ",", "*", "RDA", ",", "LoLoop", ".", "ToRemove"], "ground_truth": [",", "Killed", ")", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46866, "Length": 49, "Cover_Rate": 0.4336283185840708} {"Template_token": ["", "LowOverheadLoop", "(", "MachineLoop", "&", "ML", ",", "MachineLoopInfo", "&", "MLI", ",", "ReachingDefAnalysis", "&", "RDA", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "BaseInstrInfo", "&", "TII", ")", ":", "ML", "(", "ML", ")", ",", "MLI", "(", "MLI", ")"], "ground_truth": [",", "RDA", "(", "RDA", ")", ",", "TRI", "(", "TRI", ")", ",", "TII", "(", "TII", ")", ",", "TPNumElements", "(", "MachineOperand", "::", "CreateImm", "(", "", ")", ")", "{"], "File": "ARMLowOverheadLoops", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46867, "Length": 60, "Cover_Rate": 0.5084745762711864} {"Template_token": ["", "else", "if", "(", "auto", "*", "Preheader", "=", "MLI", "->", "findLoopPreheader", "(", "ML", ",", "true", ",", "true", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "Preheader", ")", "<<", "", ";", "for", "(", "auto", "*", "MBB", ":", "ML", "->", "getBlocks", "(", ")", ")", "dbgs", "(", ")", "<<", "", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "", ";", "}", ")", ";", "std", "::", "function", "<", "MachineInstr", "*", "(", "MachineBasicBlock", "*", ")", ">", "SearchForStart", "=", "[", "&", "SearchForStart", "]", "(", "MachineBasicBlock", "*", "MBB", ")", "->", "MachineInstr", "*", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "isLoopStart", "(", "MI", ")", ")", "return", "&", "MI", ";", "}", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "", ")", "return", "SearchForStart", "(", "*", "MBB", "->", "pred_begin", "(", ")", ")", ";", "return", "nullptr", ";", "}", ";", "LowOverheadLoop", "LoLoop", "(", "*", "ML", ",", "*", "MLI", ",", "*", "RDA", ",", "*", "TRI", ",", "*", "TII", ")", ";", "if", "(", "LoLoop", ".", "Preheader", ")", "LoLoop", ".", "Start", "=", "SearchForStart", "(", "LoLoop", ".", "Preheader", ")", ";", "else", "return", "Changed", ";", "for", "(", "auto", "*", "MBB", ":", "reverse", "(", "ML", "->", "getBlocks", "(", ")", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB"], "ground_truth": [")", "{"], "File": "ARMLowOverheadLoops", "Func": "ProcessLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46868, "Length": 201, "Cover_Rate": 0.35638297872340424} {"Template_token": ["", "auto", "IsZeroInit", "=", "[", "]", "(", "MachineInstr", "*", "Def", ")", "{", "return", "!", "isVectorPredicated", "(", "Def", ")", "&&", "Def", "->", "getOpcode", "(", ")", "==", "", "&&", "Def", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ";", "}", ";", "bool", "AllowScalars", "=", "isHorizontalReduction", "(", "MI", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "&&", "AllowScalars", ")", "continue", ";", "int", "PIdx", "=", "llvm", "::"], "ground_truth": ["findFirstVPTPredOperandIdx", "(", "MI", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "producesFalseLanesZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46869, "Length": 104, "Cover_Rate": 0.3851851851851852} {"Template_token": ["", "static", "void", "reset", "(", ")", "{", "Blocks", ".", "clear", "(", ")", ";", "PredicatedInsts", ".", "clear", "(", ")", ";", "CurrentPredicates", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "ARMLowOverheadLoops", "Func": "reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46870, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "static", "bool", "retainsPreviousHalfElement", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "("], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops", "Func": "retainsPreviousHalfElement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46871, "Length": 21, "Cover_Rate": 0.525} {"Template_token": ["", "void", "LowOverheadLoops", "::", "RevertDo", "(", "MachineInstr", "*", "MI", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ""], "ground_truth": ["<<", "*", "MI", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "RevertDo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46872, "Length": 23, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", "."], "ground_truth": ["getMBB", "(", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46873, "Length": 27, "Cover_Rate": 0.35064935064935066} {"Template_token": ["", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "", ")", "?", "", ":", "", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", ""], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops", "Func": "RevertLoopEndDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46874, "Length": 94, "Cover_Rate": 0.3949579831932773} {"Template_token": ["", "void", "LowOverheadLoops", "::", "RevertWhile", "(", "MachineInstr", "*", "MI", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "DestBB", "=", "getWhileLoopStartTargetBB", "(", "*", "MI", ")", ";", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "MI", ",", "DestBB", ",", "", ")", "?", "", ":", "", ";", "RevertWhileLoopStartLR", "(", "MI", ",", "TII"], "ground_truth": [",", "BrOpc", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "RevertWhile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46875, "Length": 60, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "isDomainMVE", "(", "&", "MI", ")", "||", "isVectorPredicate", "(", "&"], "ground_truth": ["MI", ")", "||", "hasVPRUse", "(", "MI", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "shouldInspect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46876, "Length": 18, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "return", "Insts", "."], "ground_truth": ["size", "(", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46877, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "unsigned", "size", "("], "ground_truth": [")", "const", "{"], "File": "ARMLowOverheadLoops", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46878, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "bool", "TryRemove", "(", "MachineInstr", "*", "MI", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ",", "InstSet", "&", "Ignore", ")", "{", "auto", "WontCorruptITs", "=", "[", "]", "(", "InstSet", "&", "Killed", ",", "ReachingDefAnalysis", "&", "RDA", ")", "{", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "BasicBlocks", ";", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "BasicBlocks", ".", "insert", "(", "Dead", "->", "getParent", "(", ")", ")", ";", "std", "::", "map", "<", "MachineInstr", "*", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">>", "ITBlocks", ";", "for", "(", "auto", "*", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "IT", ":", "*", "MBB", ")", "{", "if", "(", "IT", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "RDA", ".", "getReachingLocalUses", "(", "&", "IT", ",", "MCRegister", "::", "from", "(", "", ")", ",", "ITBlocks", "[", "&", "IT", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ModifiedITs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "RemoveITs", ";", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Dead", "->", "findRegisterUseOperand", "(", "", ")", ")", "{", "MachineInstr", "*", "IT", "=", "RDA", ".", "getMIOperand", "(", "Dead", ",", "*", "MO", ")", ";", "RemoveITs", ".", "insert", "(", "IT", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "Dead", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "else", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "}", "}", "if", "(", "!", "ModifiedITs", ".", "empty", "(", ")", ")", "return", "false", ";", "Killed", ".", "insert", "(", "RemoveITs", ".", "begin", "(", ")", ",", "RemoveITs", ".", "end", "(", ")", ")", ";", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "if", "(", "!", "RDA", ".", "isSafeToRemove", "(", "MI", ",", "Uses", ",", "Ignore", ")", ")", "return", "false", ";", "if", "(", "WontCorruptITs", "(", "Uses", ",", "RDA", ")", ")", "{", "ToRemove", ".", "insert", "(", "Uses", ".", "begin", "(", ")", ",", "Uses", ".", "end", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Use", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Killed", ";", "RDA", ".", "collectKilledOperands", "(", "MI", ",", "Killed", ")", ";", "if", "(", "WontCorruptITs", "(", "Killed", ",", "RDA", ")", ")", "{", "ToRemove", ".", "insert", "(", "Killed", ".", "begin", "(", ")", ",", "Killed", ".", "end", "(", ")", ")", ";", "LLVM_DEBUG", "(", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Dead", ")", ";", "}", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMLowOverheadLoops", "Func": "TryRemove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46879, "Length": 428, "Cover_Rate": 0.9839080459770115} {"Template_token": ["", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "BasicBlocks", ";", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "BasicBlocks", ".", "insert", "(", "Dead", "->", "getParent", "(", ")", ")", ";", "std", "::", "map", "<", "MachineInstr", "*", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">>", "ITBlocks", ";", "for", "(", "auto", "*", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "IT", ":", "*", "MBB", ")", "{", "if", "(", "IT", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "RDA", ".", "getReachingLocalUses", "(", "&", "IT", ",", "MCRegister", "::", "from", "(", "", ")", ",", "ITBlocks", "[", "&", "IT", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "ModifiedITs", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "RemoveITs", ";", "for", "(", "auto", "*", "Dead", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Dead", "->", "findRegisterUseOperand", "(", "", ")", ")", "{", "MachineInstr", "*", "IT", "=", "RDA", ".", "getMIOperand", "(", "Dead", ",", "*", "MO", ")", ";", "RemoveITs", ".", "insert", "(", "IT", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "Dead", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "else", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "}", "}", "if", "(", "!", "ModifiedITs", ".", "empty", "(", ")", ")", "return", "false", ";", "Killed", ".", "insert", "(", "RemoveITs", ".", "begin", "(", ")", ",", "RemoveITs", ".", "end", "(", ")", ")", ";", "return", "true", ";", "}", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Uses", ";", "if", "(", "!", "RDA", ".", "isSafeToRemove", "(", "MI", ",", "Uses", ",", "Ignore", ")", ")", "return", "false", ";", "if", "(", "WontCorruptITs", "(", "Uses", ",", "RDA", ")", ")", "{", "ToRemove", ".", "insert", "(", "Uses", ".", "begin", "(", ")", ",", "Uses", ".", "end", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "dbgs", "(", ")", "<<", "", "<<", "*", "Use", ")", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Killed", ";", "RDA", ".", "collectKilledOperands", "(", "MI", ",", "Killed"], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops", "Func": "TryRemove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46880, "Length": 337, "Cover_Rate": 0.774712643678161} {"Template_token": ["", "if", "(", "TgtBB", "!=", "ML", ".", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", ".", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", ".", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "isWhileLoopStart", "(", "*", "Start", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "getWhileLoopStartTargetBB", "(", "*", "Start", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "TargetBB", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "TargetBB", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "StartInsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "StartInsertBB", "=", "Start", "->", "getParent", "("], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46881, "Length": 158, "Cover_Rate": 0.5917602996254682} {"Template_token": ["", "if", "(", "Revert", ")", "return", ";", "auto", "ValidateRanges", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "End", ",", "BasicBlockUtils", "*", "BBUtils", ",", "MachineLoop", "&", "ML", ")", "{", "MachineBasicBlock", "*", "TgtBB", "=", "End", "->", "getOpcode", "(", ")", "==", "", "?", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ":", "End", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", ";", "if", "(", "TgtBB", "!=", "ML", ".", "getHeader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", ".", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", ".", "getHeader", "(", ")", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "isWhileLoopStart", "(", "*", "Start", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "getWhileLoopStartTargetBB", "(", "*", "Start", ")", ";", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "TargetBB", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "TargetBB", ",", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ""], "ground_truth": [")", ";"], "File": "ARMLowOverheadLoops", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46882, "Length": 194, "Cover_Rate": 0.7265917602996255} {"Template_token": ["", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "FalseLanesZero", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Predicated", ";", "MachineBasicBlock", "*", "Header", "=", "ML", ".", "getHeader", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "&", "MI", ":", "*", "Header", ")", "{", "if", "(", "!", "shouldInspect", "(", "MI", ")", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "bool", "isPredicated", "=", "isVectorPredicated", "(", "&", "MI", ")", ";", "bool", "retainsOrReduces", "=", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ";", "if", "(", "isPredicated", ")", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "else", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "else", "if", "(", "!", "isPredicated", "&&", "retainsOrReduces", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "return", "false", ";", "}", "else", "if", "(", "!", "isPredicated", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "*", "I", ":", "Predicated", ")", "dbgs", "(", ")", "<<", "", "<<", "*"], "ground_truth": ["I", ";"], "File": "ARMLowOverheadLoops", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46883, "Length": 217, "Cover_Rate": 0.7380952380952381} {"Template_token": ["", "const", "TargetRegisterClass", "*", "QPRs", "=", "TRI", ".", "getRegClass", "(", "", ")", ";", "SetVector", "<", "MachineInstr", "*", ">", "FalseLanesUnknown", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "FalseLanesZero", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "", ">", "Predicated", ";", "MachineBasicBlock", "*", "Header", "=", "ML", ".", "getHeader", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "&", "MI", ":", "*", "Header", ")", "{", "if", "(", "!", "shouldInspect", "(", "MI", ")", ")", "continue", ";", "if", "(", "isVCTP", "(", "&", "MI", ")", "||", "isVPTOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "bool", "isPredicated", "=", "isVectorPredicated", "(", "&", "MI", ")", ";", "bool", "retainsOrReduces", "=", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ";", "if", "(", "isPredicated", ")", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "else", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "", ")", "continue", ";", "else", "if", "(", "!", "isPredicated", "&&", "retainsOrReduces", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", "<<", "MI", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46884, "Length": 183, "Cover_Rate": 0.6224489795918368} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "", "||", "!", "IsStackOp", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "memoperands", "(", ")", ".", "size", "(", ")", "==", "", ")", "return", "false", ";", "int", "FI", "=", "GetFrameIndex", "(", "MI", "->", "memoperands", "(", ")", ".", "front", "(", ")", ")", ";", "auto", "&", "FrameInfo", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "if", "(", "FI", "==", "-", "", "||", "!", "FrameInfo", ".", "isSpillSlotObjectIndex", "(", "FI", ")", ")", "return", "false", ";", "SmallVector", "<", "MachineBasicBlock", "*", ">", "Frontier", ";", "ML", "->", "getExitBlocks", "(", "Frontier", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "Visited", "{", "MI", "->", "getParent", "(", ")", "}", ";", "unsigned", "Idx", "=", "", ";", "while", "(", "Idx", "<", "Frontier", ".", "size", "(", ")", ")", "{", "MachineBasicBlock", "*", "BB", "=", "Frontier", "[", "Idx", "]", ";", "bool", "LookAtSuccessors", "=", "true", ";", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "!", "IsStackOp", "(", "&", "I", ")", "||", "I", ".", "memoperands", "(", ")", ".", "size", "(", ")", "==", "", ")", "continue", ";", "if", "(", "GetFrameIndex", "(", "I", ".", "memoperands", "(", ")", ".", "front", "(", ")", ")", "!=", "FI", ")", "continue", ";", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "", ")", "{", "LookAtSuccessors", "=", "false", ";", "break", ";", "}", "if", "(", "I", ".", "getOpcode", "(", ")"], "ground_truth": ["==", "", ")", "return", "false", ";"], "File": "ARMLowOverheadLoops", "Func": "ValidateMVEStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46885, "Length": 231, "Cover_Rate": 0.5} {"Template_token": ["", "}", "else", "{", "TPNumElements", "=", "VCTP", "->", "getOperand", "(", "", ")", ";", "MCRegister", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "StartInsertPt", "!=", "StartInsertBB", "->", "end", "(", ")", "&&", "!", "RDA", ".", "isReachingDefLiveOut", "(", "&", "*", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "StartInsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "&", "*", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insert", "(", "StartInsertPt", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "&", "*", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "StartInsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "&", "*", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "MachineOperand", "Operand", "=", "ElemDef", "->", "getOperand", "(", "", ")", ";", "if", "(", "isMovRegOpcode", "(", "ElemDef", "->", "getOpcode", "(", ")", ")", "&&", "RDA", ".", "getUniqueReachingMIDef", "(", "ElemDef", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", "==", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "*", "StartInsertPt", ",", "Operand", ".", "getReg", "(", ")", ".", "asMCReg", "(", ")", ")", ")", "{", "TPNumElements", "=", "Operand", ";", "NumElements", "=", "TPNumElements", ".", "getReg", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "MCRegister", "NumElements", ")", "{", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "Preheader", ";", "while", "(", "MBB", "&&", "MBB", "!=", "StartInsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "}", "if", "(", "std", "::", "any_of", "(", "StartInsertPt", ",", "StartInsertBB", "->", "end", "(", ")", ",", "shouldInspect", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "unsigned", "VCTPVecSize", "=", "getVecSize", "(", "*", "VCTP", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DoubleWidthResultInstrs", ")", "{", "unsigned", "InstrVecSize", "=", "getVecSize", "(", "*", "MI", ")", ";", "if", "(", "InstrVecSize", ">", "VCTPVecSize", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<"], "ground_truth": ["", "<<", "*", "MI", ")", ";"], "File": "ARMLowOverheadLoops", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46886, "Length": 465, "Cover_Rate": 0.45058139534883723} {"Template_token": ["", "VPTState", "(", "MachineInstr", "*"], "ground_truth": ["MI", ")", "{"], "File": "ARMLowOverheadLoops", "Func": "VPTState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46887, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "VPTState", "(", "MachineInstr", "*"], "ground_truth": ["MI", ")", "{"], "File": "ARMLowOverheadLoops", "Func": "VPTState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46888, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "SmallPtrSet", "<", "const", "GlobalVariable", "*", ",", "", ">", "&", "getGlobalsPromotedToConstantPool", "(", ")", "{", "return", "PromotedGlobals"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)1", "Func": "getGlobalsPromotedToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46889, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "PromotedGlobals", ".", "insert", "("], "ground_truth": ["GV", ")", ";"], "File": "ARMMachineFunctionInfo (2)1", "Func": "markGlobalAsPromotedToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46890, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "IsSplitCSR", "=", "s"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)1", "Func": "setIsSplitCSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46891, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "getArgRegsSaveSize", "(", ")", "const", "{", "return", "ArgRegsSaveSize"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getArgRegsSaveSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46892, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "It", "=", "CoalescedWeights", ".", "insert", "(", "std", "::", "make_pair", "(", "MBB", ",", "", ")", ")", ".", "first", ";", "}", "return"], "ground_truth": ["It", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getCoalescedWeight", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46893, "Length": 22, "Cover_Rate": 0.36065573770491804} {"Template_token": ["", "unsigned", "getDPRCalleeSavedAreaOffset", "(", ")", "const", "{", "return"], "ground_truth": ["DPRCSOffset", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getDPRCalleeSavedAreaOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46894, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getDPRCalleeSavedAreaSize", "(", ")", "const", "{", "return"], "ground_truth": ["DPRCSSize", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getDPRCalleeSavedAreaSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46895, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getDPRCalleeSavedAreaSize", "(", ")", "const", "{", "return", "DPRCSSize"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getDPRCalleeSavedAreaSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46896, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getDPRCalleeSavedGapSize", "(", ")", "const", "{", "return"], "ground_truth": ["DPRCSAlignGapSize", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getDPRCalleeSavedGapSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46897, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getFramePtrSpillOffset", "(", ")", "const", "{", "return"], "ground_truth": ["FramePtrSpillOffset", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getFramePtrSpillOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46898, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getGPRCalleeSavedArea1Size", "(", ")", "const", "{", "return"], "ground_truth": ["GPRCS1Size", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getGPRCalleeSavedArea1Size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46899, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getGPRCalleeSavedArea1Size", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMMachineFunctionInfo (2)", "Func": "getGPRCalleeSavedArea1Size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46900, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getGPRCalleeSavedArea2Size", "("], "ground_truth": [")", "const", "{"], "File": "ARMMachineFunctionInfo (2)", "Func": "getGPRCalleeSavedArea2Size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46901, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getGPRCalleeSavedArea2Size", "("], "ground_truth": [")", "const", "{"], "File": "ARMMachineFunctionInfo (2)", "Func": "getGPRCalleeSavedArea2Size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46902, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getNumPICLabels", "(", ")", "const", "{", "return", "PICLabelUId"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getNumPICLabels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46903, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getOriginalCPIdx", "(", "unsigned", "CloneIdx", ")", "const", "{", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "CPEClones", ".", "find", "(", "CloneIdx", ")", ";", "if", "(", "I", "!=", "CPEClones", ".", "end", "(", ")", ")", "return", "I", "->", "second", ";", "else", "return", "-"], "ground_truth": ["", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getOriginalCPIdx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46904, "Length": 45, "Cover_Rate": 0.9782608695652174} {"Template_token": ["", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "CPEClones", ".", "find", "(", "CloneIdx", ")", ";", "if", "(", "I", "!=", "CPEClones", ".", "end", "(", ")"], "ground_truth": [")", "return", "I", "->", "second", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getOriginalCPIdx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46905, "Length": 32, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "unsigned", "getReturnRegsCount", "(", ")", "const", "{", "return", "ReturnRegsCount"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getReturnRegsCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46906, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getReturnRegsCount", "(", ")", "const", "{", "return", "ReturnRegsCount"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getReturnRegsCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46907, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getStoredByValParamsPadding", "(", ")", "const", "{", "return"], "ground_truth": ["StByValParamsPadding", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getStoredByValParamsPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46908, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "int", "getVarArgsFrameIndex", "("], "ground_truth": [")", "const", "{"], "File": "ARMMachineFunctionInfo (2)", "Func": "getVarArgsFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46909, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "int", "getVarArgsFrameIndex", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMMachineFunctionInfo (2)", "Func": "getVarArgsFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46910, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasITBlocks", "(", ")", "const", "{", "return", "HasITBlocks"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)", "Func": "hasITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46911, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasStackFrame", "(", ")", "const", "{", "return"], "ground_truth": ["HasStackFrame", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "hasStackFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46912, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "void", "initPICLabelUId", "(", "unsigned", "UId", ")", "{", "PICLabelUId", "="], "ground_truth": ["UId", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "initPICLabelUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46913, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "initPICLabelUId", "(", "unsigned", "UId", ")", "{", "PICLabelUId", "=", "UId"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)", "Func": "initPICLabelUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46914, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isLRSpilledForFarJump", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMMachineFunctionInfo (2)", "Func": "isLRSpilledForFarJump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46915, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "return", "isThumb", "&&", "!", "hasThumb2"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)", "Func": "isThumb1OnlyFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46916, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "bool", "isThumb1OnlyFunction", "(", ")", "const", "{", "return", "isThumb", "&&", "!"], "ground_truth": ["hasThumb2", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "isThumb1OnlyFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46917, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "isThumb", "&&"], "ground_truth": ["hasThumb2", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "isThumb2Function", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46918, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isThumbFunction", "(", ")", "const", "{", "return", "isThumb"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)", "Func": "isThumbFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46919, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "if", "(", "!", "CPEClones", ".", "insert", "(", "std", "::", "make_pair", "(", "CPCloneIdx", ",", "CPIdx", ")"], "ground_truth": [")", ".", "second", ")", "llvm_unreachable", "(", "", ")", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "recordCPEClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46920, "Length": 24, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "ArgRegsSaveSize", "=", "s"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setArgRegsSaveSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46921, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "setArgRegsSaveSize", "(", "unsigned", "s", ")", "{", "ArgRegsSaveSize", "="], "ground_truth": ["s", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setArgRegsSaveSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46922, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "setArgumentStackSize", "("], "ground_truth": ["unsigned", "size", ")", "{"], "File": "ARMMachineFunctionInfo (2)", "Func": "setArgumentStackSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46923, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "void", "setDPRCalleeSavedAreaOffset", "(", "unsigned", "o", ")", "{", "DPRCSOffset", "="], "ground_truth": ["o", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setDPRCalleeSavedAreaOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46924, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "DPRCSOffset", "="], "ground_truth": ["o", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setDPRCalleeSavedAreaOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46925, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "DPRCSAlignGapSize", "=", "s"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setDPRCalleeSavedGapSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46926, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "setDPRCalleeSavedGapSize", "(", "unsigned"], "ground_truth": ["s", ")", "{"], "File": "ARMMachineFunctionInfo (2)", "Func": "setDPRCalleeSavedGapSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46927, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "void", "setFramePtrSpillOffset", "(", "unsigned", "o", ")", "{", "FramePtrSpillOffset", "="], "ground_truth": ["o", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setFramePtrSpillOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46928, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "GPRCS1Offset", "="], "ground_truth": ["o", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setGPRCalleeSavedArea1Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46929, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "setGPRCalleeSavedArea1Size", "(", "unsigned", "s"], "ground_truth": [")", "{"], "File": "ARMMachineFunctionInfo (2)", "Func": "setGPRCalleeSavedArea1Size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46930, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "GPRCS2Offset", "="], "ground_truth": ["o", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setGPRCalleeSavedArea2Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46931, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "setGPRCalleeSavedArea2Size", "(", "unsigned", "s"], "ground_truth": [")", "{"], "File": "ARMMachineFunctionInfo (2)", "Func": "setGPRCalleeSavedArea2Size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46932, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "GPRCS2Size", "=", "s"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setGPRCalleeSavedArea2Size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46933, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "setHasStackFrame", "(", "bool", "s"], "ground_truth": [")", "{"], "File": "ARMMachineFunctionInfo (2)", "Func": "setHasStackFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46934, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "void", "setHasStackFrame", "("], "ground_truth": ["bool", "s", ")", "{"], "File": "ARMMachineFunctionInfo (2)", "Func": "setHasStackFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46935, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "void", "setLRIsSpilledForFarJump", "(", "bool", "s", ")", "{", "LRSpilledForFarJump", "="], "ground_truth": ["s", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setLRIsSpilledForFarJump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46936, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "setShouldRestoreSPFromFP", "(", "bool", "s"], "ground_truth": [")", "{"], "File": "ARMMachineFunctionInfo (2)", "Func": "setShouldRestoreSPFromFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46937, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "void", "setShouldRestoreSPFromFP", "(", "bool", "s", ")", "{", "RestoreSPFromFP", "="], "ground_truth": ["s", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setShouldRestoreSPFromFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46938, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "setStoredByValParamsPadding", "(", "unsigned", "p", ")", "{", "StByValParamsPadding", "="], "ground_truth": ["p", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setStoredByValParamsPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46939, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "setStoredByValParamsPadding", "(", "unsigned", "p", ")", "{", "StByValParamsPadding", "="], "ground_truth": ["p", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setStoredByValParamsPadding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46940, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "void", "setVarArgsFrameIndex", "(", "int", "Index", ")"], "ground_truth": ["{"], "File": "ARMMachineFunctionInfo (2)", "Func": "setVarArgsFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46941, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "bool", "shouldRestoreSPFromFP", "(", ")", "const", "{", "return"], "ground_truth": ["RestoreSPFromFP", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "shouldRestoreSPFromFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46942, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "int", "Size", "=", "DPRCSFrames", ".", "size", "(", ")", ";", "if", "(", "fi", ">=", "Size", ")", "{", "Size", "*=", "", ";", "if", "(", "fi", ">=", "Size", ")", "Size"], "ground_truth": ["=", "fi", "+", "", ";"], "File": "ARMMachineFunctionInfo10", "Func": "addDPRCalleeSavedAreaFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46943, "Length": 32, "Cover_Rate": 0.5079365079365079} {"Template_token": ["", "if", "(", "fi", ">=", "Size", ")", "{", "Size", "*=", "", ";", "if", "(", "fi", ">=", "Size", ")", "Size", "=", "fi", "+", "", ";", "GPRCS2Frames", ".", "resize", "(", "Size", ")", ";", "}", "GPRCS2Frames", "[", "fi"], "ground_truth": ["]", "=", "true", ";"], "File": "ARMMachineFunctionInfo10", "Func": "addGPRCalleeSavedArea2Frame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46944, "Length": 38, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "Align", "(", "isThumb", "?", "", ":", "", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "R3IsLiveIn", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "SpilledCSRegs", "(", "MF", ".", "getTarget"], "ground_truth": ["(", ")", ".", "getRegisterInfo", "(", ")", "->", "getNumRegs", "(", ")", ")", ",", "JumpTableUId", "(", "", ")", ",", "ConstPoolEntryUId", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo10", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46945, "Length": 133, "Cover_Rate": 0.9925373134328358} {"Template_token": ["", "unsigned", "getAlign", "(", ")", "const", "{", "return", "Align"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo10", "Func": "getAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46946, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "const", "BitVector", "&", "getSpilledCSRegisters", "("], "ground_truth": [")", "const", "{"], "File": "ARMMachineFunctionInfo10", "Func": "getSpilledCSRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46947, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "unsigned", "getVarArgsRegSaveSize", "("], "ground_truth": [")", "const", "{"], "File": "ARMMachineFunctionInfo10", "Func": "getVarArgsRegSaveSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46948, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "ConstPoolEntryUId", "="], "ground_truth": ["UId", ";"], "File": "ARMMachineFunctionInfo10", "Func": "initConstPoolEntryUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46949, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "isCSRegisterSpilled", "(", "unsigned"], "ground_truth": ["Reg", ")", "const", "{"], "File": "ARMMachineFunctionInfo10", "Func": "isCSRegisterSpilled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46950, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "isDPRCalleeSavedAreaFrame", "(", "int", "fi", ")", "const", "{", "if", "(", "fi", "<", "", "||", "fi", ">=", "(", "int", ")", "DPRCSFrames"], "ground_truth": [".", "size", "(", ")", ")", "return", "false", ";"], "File": "ARMMachineFunctionInfo10", "Func": "isDPRCalleeSavedAreaFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46951, "Length": 28, "Cover_Rate": 0.8} {"Template_token": ["", "bool", "isGPRCalleeSavedArea2Frame", "(", "int", "fi", ")", "const", "{", "if", "(", "fi", "<", "", "||", "fi", ">=", "(", "int", ")", "GPRCS2Frames", ".", "size", "(", ")", ")", "return", "false", ";", "return", "GPRCS2Frames", "[", "fi"], "ground_truth": ["]", ";"], "File": "ARMMachineFunctionInfo10", "Func": "isGPRCalleeSavedArea2Frame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46952, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "if", "(", "fi", "<", "", "||", "fi", ">=", "(", "int", ")", "GPRCS2Frames", ".", "size", "(", ")", ")", "return", "false", ";", "return", "GPRCS2Frames", "["], "ground_truth": ["fi", "]", ";"], "File": "ARMMachineFunctionInfo10", "Func": "isGPRCalleeSavedArea2Frame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46953, "Length": 26, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "Align", "="], "ground_truth": ["a", ";"], "File": "ARMMachineFunctionInfo10", "Func": "setAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46954, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Align", "="], "ground_truth": ["a", ";"], "File": "ARMMachineFunctionInfo10", "Func": "setAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46955, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "setCSRegisterIsSpilled", "(", "unsigned", "Reg", ")", "{", "SpilledCSRegs", ".", "set"], "ground_truth": ["(", "Reg", ")", ";"], "File": "ARMMachineFunctionInfo10", "Func": "setCSRegisterIsSpilled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46956, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "R3IsLiveIn", "="], "ground_truth": ["l", ";"], "File": "ARMMachineFunctionInfo10", "Func": "setR3IsLiveIn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46957, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "R3IsLiveIn", "=", "l"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo10", "Func": "setR3IsLiveIn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46958, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "setVarArgsRegSaveSize", "(", "unsigned"], "ground_truth": ["s", ")", "{"], "File": "ARMMachineFunctionInfo10", "Func": "setVarArgsRegSaveSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46959, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "void", "setVarArgsRegSaveSize", "(", "unsigned"], "ground_truth": ["s", ")", "{"], "File": "ARMMachineFunctionInfo10", "Func": "setVarArgsRegSaveSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46960, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "unsigned", "getArgumentStackToRestore", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMMachineFunctionInfo14", "Func": "getArgumentStackToRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46961, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getFPCXTSaveAreaSize", "("], "ground_truth": [")", "const", "{"], "File": "ARMMachineFunctionInfo14", "Func": "getFPCXTSaveAreaSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46962, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "getPreservesR0", "(", ")", "const", "{", "return", "PreservesR0"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo14", "Func": "getPreservesR0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46963, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isCmseNSCallFunction", "(", ")", "const", "{", "return", "IsCmseNSCall"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo14", "Func": "isCmseNSCallFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46964, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isCmseNSCallFunction", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMMachineFunctionInfo14", "Func": "isCmseNSCallFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46965, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "isCmseNSEntryFunction", "(", ")", "const", "{", "return", "IsCmseNSEntry"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo14", "Func": "isCmseNSEntryFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46966, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "void", "setArgumentStackToRestore", "(", "unsigned", "v", ")", "{", "ArgumentStackToRestore", "="], "ground_truth": ["v", ";"], "File": "ARMMachineFunctionInfo14", "Func": "setArgumentStackToRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46967, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "FPCXTSaveSize", "="], "ground_truth": ["s", ";"], "File": "ARMMachineFunctionInfo14", "Func": "setFPCXTSaveAreaSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46968, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "setPreservesR0", "("], "ground_truth": [")", "{"], "File": "ARMMachineFunctionInfo14", "Func": "setPreservesR0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46969, "Length": 5, "Cover_Rate": 0.5} {"Template_token": ["", "PreservesR0", "="], "ground_truth": ["true", ";"], "File": "ARMMachineFunctionInfo14", "Func": "setPreservesR0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46970, "Length": 4, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "shouldSignReturnAddress", "(", "bool", "SpillsLR", ")", "const", "{", "if", "(", "!", "SignReturnAddress"], "ground_truth": [")", "return", "false", ";"], "File": "ARMMachineFunctionInfo14", "Func": "shouldSignReturnAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46971, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "if", "(", "SignReturnAddressAll", ")", "return", "true", ";", "return", "SpillsLR"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo14", "Func": "shouldSignReturnAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46972, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "if", "(", "!", "CPEClones", ".", "insert", "(", "std", "::", "make_pair", "(", "CPCloneIdx", ",", "CPIdx"], "ground_truth": [")", ")", ".", "second", ")", "assert", "(", "", "&&", "", ")", ";"], "File": "ARMMachineFunctionInfo1", "Func": "recordCPEClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46973, "Length": 26, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "FunctionInfo", "(", ")", ":", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSAlignGapSize", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex"], "ground_truth": ["(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo20", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46974, "Length": 109, "Cover_Rate": 0.990909090909091} {"Template_token": ["", "FunctionInfo", "(", ")", ":", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", ""], "ground_truth": [")", ",", "DPRCSAlignGapSize", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo20", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46975, "Length": 109, "Cover_Rate": 0.990909090909091} {"Template_token": ["", "FunctionInfo", "(", ")", ":", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSAlignGapSize", "(", "", ")", ",", "DPRCSSize", "(", "", ")"], "ground_truth": [",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "IsSplitCSR", "(", "false", ")", "{"], "File": "ARMMachineFunctionInfo2", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46976, "Length": 104, "Cover_Rate": 0.9904761904761905} {"Template_token": ["", "FunctionInfo", "(", ")", ":", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSAlignGapSize", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ","], "ground_truth": ["NumAlignedDPRCS2Regs", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "IsSplitCSR", "(", "false", ")", "{"], "File": "ARMMachineFunctionInfo2", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46977, "Length": 104, "Cover_Rate": 0.9904761904761905} {"Template_token": ["", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSAlignGapSize", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")"], "ground_truth": [",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo30", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46978, "Length": 100, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ","], "ground_truth": ["GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo35", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46979, "Length": 135, "Cover_Rate": 0.9375} {"Template_token": ["", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "StByValParamsPadding", "(", "", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ","], "ground_truth": ["VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo3", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46980, "Length": 140, "Cover_Rate": 0.9395973154362416} {"Template_token": ["", "explicit", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "StByValParamsPadding", "(", "", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ","], "ground_truth": ["DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo3", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46981, "Length": 148, "Cover_Rate": 0.9932885906040269} {"Template_token": ["", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ","], "ground_truth": ["GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "SpilledCSRegs", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getNumRegs", "(", ")", ")", ",", "JumpTableUId", "(", "", ")", ",", "ConstPoolEntryUId", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo42", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46982, "Length": 132, "Cover_Rate": 0.9361702127659575} {"Template_token": ["", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ","], "ground_truth": ["GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "SpilledCSRegs", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getNumRegs", "(", ")", ")", ",", "JumpTableUId", "(", "", ")", ",", "ConstPoolEntryUId", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo42", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46983, "Length": 132, "Cover_Rate": 0.9361702127659575} {"Template_token": ["", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "ReturnRegsCount", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")"], "ground_truth": [",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo46", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46984, "Length": 100, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "static", "bool", "GetBranchTargetEnforcement", "(", "MachineFunction", "&", "MF", ")", "{", "const", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isMClass", "(", ")", "||", "!", "Subtarget", ".", "hasV7Ops", "(", ")", ")", "return", "false", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "if", "(", "const", "auto", "*", "BTE", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "F", ".", "getParent", "(", ")", "->", "getModuleFlag", "(", "", ")", ")", ")", "return", "BTE", "->", "getZExtValue", "(", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMMachineFunctionInfo7", "Func": "GetBranchTargetEnforcement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46985, "Length": 100, "Cover_Rate": 0.704225352112676} {"Template_token": ["", "static", "std", "::", "pair", "<", "bool", ",", "bool", ">", "GetSignReturnAddress", "(", "const", "Function", "&", "F", ")", "{", "if", "(", "!", "F", ".", "hasFnAttribute", "(", "", ")", ")", "{", "const", "Module", "&", "M", "=", "*", "F", ".", "getParent", "(", ")", ";", "if", "(", "const", "auto", "*", "Sign", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "M", ".", "getModuleFlag", "(", "", ")", ")", ")", "{", "if", "(", "Sign", "->", "getZExtValue", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "All", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "M", ".", "getModuleFlag", "(", "", ")", ")", ")", "return", "{", "true", ",", "All", "->", "getZExtValue", "(", ")", "}", ";", "return", "{", "true", ",", "false", "}", ";", "}", "}", "return", "{", "false", ",", "false", "}", ";", "}", "StringRef", "Scope", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "Scope", ".", "equals", "(", "", ")", ")", "return", "{", "false", ",", "false", "}", ";", "if", "(", "Scope", ".", "equals", "(", "", ")", ")", "return", "{", "true", ",", "true", "}", ";", "assert", "(", "Scope", ".", "equals"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMMachineFunctionInfo7", "Func": "GetSignReturnAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46986, "Length": 178, "Cover_Rate": 0.956989247311828} {"Template_token": ["", "FunctionInfo", "(", ")", ":", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames"], "ground_truth": ["(", "", ")", ",", "DPRCSFrames", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ",", "PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", "{"], "File": "ARMMachineFunctionInfo8", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46987, "Length": 104, "Cover_Rate": 0.9904761904761905} {"Template_token": ["", "explicit", "FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", ",", "VarArgsRegSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "GPRCS1Frames", "(", "", ")", ",", "GPRCS2Frames", "(", ""], "ground_truth": [")", ",", "DPRCSFrames", "(", "", ")", ",", "SpilledCSRegs", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getNumRegs", "(", ")", ")", ",", "JumpTableUId", "(", "", ")", ",", "ConstPoolEntryUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", "{"], "File": "ARMMachineFunctionInfo9", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46988, "Length": 155, "Cover_Rate": 0.9935897435897436} {"Template_token": ["", "FunctionInfo", "(", ")", ":", "isThumb", "(", "false", ")", ",", "hasThumb2", "(", "false", ")", ",", "ArgRegsSaveSize", "(", "", ")", ",", "HasStackFrame", "(", "false", ")", ",", "RestoreSPFromFP", "(", "false", ")", ",", "LRSpilledForFarJump", "(", "false", ")", ",", "FramePtrSpillOffset", "(", "", ")", ",", "GPRCS1Offset", "(", "", ")", ",", "GPRCS2Offset", "(", "", ")", ",", "DPRCSOffset", "(", "", ")", ",", "GPRCS1Size", "(", "", ")", ",", "GPRCS2Size", "(", "", ")", ",", "DPRCSSize", "(", "", ")", ",", "NumAlignedDPRCS2Regs", "(", "", ")", ",", "JumpTableUId", "(", "", ")", ","], "ground_truth": ["PICLabelUId", "(", "", ")", ",", "VarArgsFrameIndex", "(", "", ")", ",", "HasITBlocks", "(", "false", ")", ",", "GlobalBaseReg", "(", "", ")", "{"], "File": "ARMMachineFunctionInfo", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46989, "Length": 99, "Cover_Rate": 0.99} {"Template_token": ["", "unsigned", "createJumpTableUId", "(", ")", "{", "return", "JumpTableUId"], "ground_truth": ["++", ";"], "File": "ARMMachineFunctionInfo", "Func": "createJumpTableUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46990, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "GlobalBaseReg", "="], "ground_truth": ["Reg", ";"], "File": "ARMMachineFunctionInfo", "Func": "setGlobalBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46991, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "GlobalBaseReg", "="], "ground_truth": ["Reg", ";"], "File": "ARMMachineFunctionInfo", "Func": "setGlobalBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46992, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "MCObjectWriter", "*", "llvm", "::", "createMachObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{", "return", "createMachObjectWriter", "(", "new", "MachObjectWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ","], "ground_truth": ["OS", ",", "true", ")", ";"], "File": "ARMMachObjectWriter10", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46993, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_BR24", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_THUMB_RELOC_BR22", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case"], "ground_truth": ["", ":"], "File": "ARMMachObjectWriter10", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46994, "Length": 141, "Cover_Rate": 0.4845360824742268} {"Template_token": ["", "void", "MachObjectWriter", "::", "RecordScatteredHalfRelocation", "(", "MachObjectWriter", "*", "Writer", ",", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "uint64_t", "&", "FixedValue", ")", "{", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Type", "=", "MachO", "::", "_RELOC_HALF", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "A", "->", "getFragment", "(", ")", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "return", ";", "}", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "*", "A", ",", "Layout", ")", ";", "uint32_t", "Value2", "=", "", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "const", "MCSymbol", "*", "SB", "=", "&", "B", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "SB", "->", "getFragment", "(", ")", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "return", ";", "}", "Type", "=", "MachO", "::", "_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "unsigned", "ThumbBit", "=", "", ";", "unsigned", "MovtBit", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "MovtBit", "=", "", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "break", ";", "case", "", ":", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "MovtBit", "=", "", ";", "case", "", ":", "ThumbBit", "=", "", ";", "break", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF_SECTDIFF", ")", "{", "uint32_t", "OtherHalf", "=", "MovtBit", "?", "(", "FixedValue", "&", "", ")", ":", "(", "(", "FixedValue", "&", "", ")", ">>", "", ")", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "OtherHalf", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE"], "ground_truth": [")", ";"], "File": "ARMMachObjectWriter10", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46995, "Length": 453, "Cover_Rate": 0.8595825426944972} {"Template_token": ["", "if", "(", "IsPCRel", "&&", "RelocType", "==", "MachO", "::", "_RELOC_VANILLA", ")", "Offset", "+=", "", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "A", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "*", "A", ")", ")", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "RelocType", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "", ";", "unsigned", "Type", "=", "", ";", "const", "MCSymbol", "*", "RelSymbol", "=", "nullptr", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "A", "->", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "A", "->", "getVariableValue", "(", ")", "->", "evaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "*", "A", ",", "FixedValue", ")", ")", "{", "RelSymbol", "=", "A", ";", "if", "(", "!", "A", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "*", "A", ")", ";", "}", "else", "{", "const", "MCSection", "&", "Sec", "=", "A", "->", "getSection", "(", ")", ";", "Index", "=", "Sec", ".", "getOrdinal", "(", ")", "+", "", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "Sec", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "Type", "<<", "", ")", ";", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "(", "FixedValue", ">>", "", ")", "&", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "FixedValue", "&", "", ";", "break", ";", "}", "MachO", "::", "any_relocation_info", "MREPair", ";", "MREPair", ".", "r_word0", "=", "Value", ";", "MREPair", ".", "r_word1", "=", "(", "(", "", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", ")", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MREPair", ")", ";", "}", "Writer", "->", "addRelocation", "(", "RelSymbol", ",", "Fragment", "->", "getParent", "(", ")", ","], "ground_truth": ["MRE", ")", ";"], "File": "ARMMachObjectWriter10", "Func": "recordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46996, "Length": 416, "Cover_Rate": 0.6720516962843296} {"Template_token": ["", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Type", "=", "MachO", "::", "_RELOC_HALF", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "const", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint32_t", "Value2", "=", "", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD"], "ground_truth": [",", "Layout", ")", ";"], "File": "ARMMachObjectWriter11", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46997, "Length": 212, "Cover_Rate": 0.3977485928705441} {"Template_token": ["", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "const", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "uint32_t", "Value2", "=", "", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "assert", "(", "Type", "==", "MachO", "::", "_RELOC_VANILLA", "&&", "", ")", ";", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE"], "ground_truth": [";"], "File": "ARMMachObjectWriter11", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46998, "Length": 333, "Cover_Rate": 0.7708333333333334} {"Template_token": ["", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "assert", "(", "Type", "==", "MachO", "::", "_RELOC_VANILLA", "&&", "", ")", ";", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->"], "ground_truth": ["getParent", "(", ")", ",", "MRE", ")", ";"], "File": "ARMMachObjectWriter11", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46999, "Length": 253, "Cover_Rate": 0.5856481481481481} {"Template_token": ["", "if", "(", "Offset", "&&", "SD", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "RelocType", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "", ";", "unsigned", "Type", "=", "", ";", "const", "MCSymbolData", "*", "RelSymbol", "=", "nullptr", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "SD", ",", "FixedValue", ")", ")", "{", "RelSymbol", "=", "SD", ";", "if", "(", "!", "SD", "->", "getSymbol", "(", ")", ".", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "Type", "<<", "", ")", ";", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "(", "FixedValue", ">>", "", ")", "&", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "FixedValue", "&", "", ";", "break", ";", "}", "MachO", "::", "any_relocation_info", "MREPair", ";", "MREPair", ".", "r_word0", "="], "ground_truth": ["Value", ";"], "File": "ARMMachObjectWriter11", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47000, "Length": 361, "Cover_Rate": 0.5658307210031348} {"Template_token": ["", "int64_t", "Res", ";", "if", "(", "A", "->", "getVariableValue", "(", ")", "->", "evaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "*", "A", ",", "FixedValue", ")", ")", "{", "RelSymbol", "=", "A", ";", "if", "(", "!", "A", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "*", "A", ")", ";", "}", "else", "{", "const", "MCSection", "&", "Sec", "=", "A", "->", "getSection", "(", ")", ";", "Index", "=", "Sec", ".", "getOrdinal", "(", ")", "+", "", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "Sec", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "Type", "<<", "", ")", ";", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "(", "FixedValue", ">>", "", ")", "&", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "FixedValue"], "ground_truth": ["&", "", ";"], "File": "ARMMachObjectWriter13", "Func": "recordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47001, "Length": 232, "Cover_Rate": 0.3712} {"Template_token": ["", "return", "llvm", "::", "make_unique", "<", "MachObjectWriter", ">", "("], "ground_truth": ["Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ";"], "File": "ARMMachObjectWriter14", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47002, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Type", "=", "MachO", "::", "_RELOC_HALF", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "A", "->", "getFragment", "(", ")", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "return", ";", "}", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "*", "A", ",", "Layout", ")", ";", "uint32_t", "Value2", "=", "", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "const", "MCSymbol", "*", "SB", "=", "&", "B", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "SB", "->", "getFragment", "(", ")", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "return", ";", "}", "Type", "=", "MachO", "::", "_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "unsigned", "ThumbBit", "=", "", ";", "unsigned", "MovtBit", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "MovtBit", "=", "", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "break", ";", "case", "", ":", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "MovtBit", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", ""], "ground_truth": [":"], "File": "ARMMachObjectWriter14", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47003, "Length": 313, "Cover_Rate": 0.5916824196597353} {"Template_token": ["", "MovtBit", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "ThumbBit", "=", "", ";", "break", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF_SECTDIFF", ")", "{", "uint32_t", "OtherHalf", "=", "MovtBit", "?", "(", "FixedValue", "&", "", ")", ":", "(", "(", "FixedValue", "&", "", ")", ">>", "", ")", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "OtherHalf", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "("], "ground_truth": [")", ",", "MRE", ")", ";"], "File": "ARMMachObjectWriter14", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47004, "Length": 181, "Cover_Rate": 0.34215500945179583} {"Template_token": ["", "case", "MachO", "::", "_RELOC_BR24", ":", "if", "(", "!", "S", ".", "isTemporary", "(", ")", ")", "return", "true", ";", "Value", "-=", "", ";", "Range", "=", "", ";", "break", ";", "case", "MachO", "::", "_THUMB_RELOC_BR22", ":", "Value", "-=", "", ";", "Range", "=", "", ";", "}", "Value", "+=", "Writer", "->", "getSectionAddress", "(", "&", "S", ".", "getSection", "(", ")", ")", ";", "Value", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", ".", "getParent", "(", ")", ")", ";", "if", "(", "Value", ">", "Range", "||", "Value", "<", "-", "(", "Range", "+", "", ")", ")"], "ground_truth": ["return", "true", ";"], "File": "ARMMachObjectWriter14", "Func": "requiresExternRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47005, "Length": 86, "Cover_Rate": 0.5584415584415584} {"Template_token": ["", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->"], "ground_truth": ["getParent", "(", ")", ",", "MRE", ")", ";"], "File": "ARMMachObjectWriter17", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47006, "Length": 163, "Cover_Rate": 0.38717339667458434} {"Template_token": ["", "unsigned", "Type", "=", "", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "SD", ",", "FixedValue", ")", ")", "{", "IsExtern", "=", "", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "if", "(", "!", "SD", "->", "Symbol", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "(", "Index", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsExtern", "<<", "", ")", "|", "(", "Type", "<<", "", ")", ")", ";", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", "."], "ground_truth": ["getKind", "(", ")", ")", "{"], "File": "ARMMachObjectWriter17", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47007, "Length": 263, "Cover_Rate": 0.40902021772939345} {"Template_token": ["", "unsigned", "ThumbBit", "=", "", ";", "unsigned", "MovtBit", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "MovtBit", "=", "", ";", "if", "(", "A_SD", "->", "getFlags", "(", ")", "&", "SF_ThumbFunc", ")", "FixedValue", "&=", "", ";", "break", ";", "case", "", ":", "if", "(", "A_SD", "->", "getFlags", "(", ")", "&", "SF_ThumbFunc", ")", "FixedValue", "&=", "", ";", "MovtBit", "=", "", ";", "case", "", ":", "ThumbBit", "=", "", ";", "break", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF_SECTDIFF", ")", "{", "uint32_t", "OtherHalf", "=", "MovtBit", "?", "(", "FixedValue", "&", "", ")", ":", "(", "(", "FixedValue", "&", "", ")", ">>", "", ")", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "OtherHalf", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent"], "ground_truth": ["(", ")", ",", "MRE", ")", ";"], "File": "ARMMachObjectWriter18", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47008, "Length": 241, "Cover_Rate": 0.4538606403013183} {"Template_token": ["", "return", "true", ";", "case", "FK_Data_8", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Branch24Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__ThumbBranch22Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__ThumbBranch22Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMMachObjectWriter20", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47009, "Length": 108, "Cover_Rate": 0.3698630136986301} {"Template_token": ["", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Type", "=", "macho", "::", "RIT_Vanilla", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "uint32_t", "Value2", "=", "", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "macho", "::", "RIT_Difference", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")"], "ground_truth": ["->", "getParent", "(", ")", ")", ";"], "File": "ARMMachObjectWriter20", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47010, "Length": 243, "Cover_Rate": 0.5799522673031027} {"Template_token": ["", "if", "(", "IsPCRel", "&&", "RelocType", "==", "macho", "::", "RIT_Vanilla", ")", "Offset", "+=", "", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "SD", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "", ";", "unsigned", "IsExtern", "=", "", ";", "unsigned", "Type", "=", "", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "Writer", "->", "doesSymbolRequireExternRelocation"], "ground_truth": ["(", "SD", ")", ")", "{"], "File": "ARMMachObjectWriter20", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47011, "Length": 159, "Cover_Rate": 0.30754352030947774} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "createMachObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{", "return", "createMachObjectWriter", "(", "llvm", "::", "make_unique", "<", "MachObjectWriter", ">", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ",", "OS"], "ground_truth": [",", "true", ")", ";"], "File": "ARMMachObjectWriter21", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47012, "Length": 46, "Cover_Rate": 0.9787234042553191} {"Template_token": ["", "return", "createMachObjectWriter", "(", "llvm", "::", "make_unique", "<", "MachObjectWriter", ">", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ",", "OS"], "ground_truth": [",", "true", ")", ";"], "File": "ARMMachObjectWriter21", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47013, "Length": 22, "Cover_Rate": 0.46808510638297873} {"Template_token": ["", "const", "MCSymbol", "*", "SB", "=", "&", "B", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "SB", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1"], "ground_truth": ["=", "Value", ";"], "File": "ARMMachObjectWriter22", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47014, "Length": 212, "Cover_Rate": 0.507177033492823} {"Template_token": ["", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "A", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "*", "A", ",", "Layout", ")", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "uint32_t", "Value2", "=", "", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "assert", "(", "Type", "==", "MachO", "::", "_RELOC_VANILLA", "&&", "", ")", ";", "const", "MCSymbol", "*", "SB", "=", "&", "B", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "SB", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "="], "ground_truth": ["Value", ";"], "File": "ARMMachObjectWriter22", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47015, "Length": 343, "Cover_Rate": 0.8205741626794258} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Branch24Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__ThumbBranch22Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__ThumbBranch22Bit", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Half", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Half", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Half", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "macho", "::", "RIT__Half"], "ground_truth": [")", ";"], "File": "ARMMachObjectWriter26", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47016, "Length": 177, "Cover_Rate": 0.5379939209726444} {"Template_token": ["", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "report_fatal_error", "(", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "macho", "::", "RIT_Difference", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "macho", "::", "RIT_Difference", "||", "Type", "==", "macho", "::", "RIT_Generic_LocalDifference", ")", "{", "macho", "::", "RelocationEntry", "MRE", ";", "MRE", ".", "Word0", "=", "(", "(", "", "<<", "", ")", "|", "(", "macho", "::", "RIT_Pair", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "macho", "::", "RF_Scattered", ")", ";", "MRE", ".", "Word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "macho", "::", "RelocationEntry", "MRE", ";", "MRE", ".", "Word0", "=", "(", "(", "FixupOffset", "<<", "", ")", "|", "(", "Type", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "macho", "::", "RF_Scattered", ")", ";", "MRE", ".", "Word1", "=", "Value", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")"], "ground_truth": [",", "MRE", ")", ";"], "File": "ARMMachObjectWriter30", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47017, "Length": 211, "Cover_Rate": 0.5341772151898734} {"Template_token": ["", "report_fatal_error", "(", "", ")", ";", "return", ";", "}", "if", "(", "Target", ".", "getSymB", "(", ")", ")", "{", "if", "(", "RelocType", "==", "macho", "::", "RIT__Half", "||", "RelocType", "==", "macho", "::", "RIT__HalfDifference", ")", "return", "RecordMovwMovtRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "FixedValue", ")", ";", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ";", "}", "MCSymbolData", "*", "SD", "=", "", ";", "if", "(", "Target", ".", "getSymA", "(", ")", ")", "SD", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Target", ".", "getConstant", "(", ")", ";", "if", "(", "IsPCRel", "&&", "RelocType", "==", "macho", "::", "RIT_Vanilla", ")", "Offset", "+=", "", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "SD", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "", ";", "unsigned", "IsExtern", "=", "", ";", "unsigned", "Type", "=", "", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ","], "ground_truth": ["Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{"], "File": "ARMMachObjectWriter30", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47018, "Length": 252, "Cover_Rate": 0.4950884086444008} {"Template_token": ["", "uint32_t", "Value2", "=", "", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "report_fatal_error", "(", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "macho", "::", "RIT__HalfDifference", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "unsigned", "ThumbBit", "=", "", ";", "unsigned", "MovtBit", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "MovtBit", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "MovtBit", "=", "", ";", "case"], "ground_truth": ["", ":"], "File": "ARMMachObjectWriter32", "Func": "RecordARMMovwMovtRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47019, "Length": 169, "Cover_Rate": 0.3434959349593496} {"Template_token": ["", "Type", "=", "MachO", "::", "_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "unsigned", "ThumbBit", "=", "", ";", "unsigned", "MovtBit", "=", "", ";", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "MovtBit", "=", "", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "break", ";", "case", "", ":", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "MovtBit", "=", "", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "ThumbBit", "=", "", ";", "break", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF_SECTDIFF", ")", "{", "uint32_t", "OtherHalf", "=", "MovtBit", "?", "(", "FixedValue", "&", "", ")", ":", "(", "(", "FixedValue", "&", "", ")", ">>", "", ")", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "OtherHalf", "<<", "", ")", "|", "(", "MachO", "::", "_RELOC_PAIR", "<<", "", ")", "|", "(", "MovtBit", "<<", "", ")", "|", "(", "ThumbBit", "<<", "", ")", "|", "(", "IsPCRel"], "ground_truth": ["<<", "", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";"], "File": "ARMMachObjectWriter33", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47020, "Length": 193, "Cover_Rate": 0.34464285714285714} {"Template_token": ["", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Type", "=", "MachO", "::", "_RELOC_VANILLA", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->"], "ground_truth": ["getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";"], "File": "ARMMachObjectWriter8", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47021, "Length": 132, "Cover_Rate": 0.315035799522673} {"Template_token": ["", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "SD", ",", "FixedValue", ")", ")", "{", "IsExtern", "=", "", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "if", "(", "!", "SD", "->", "Symbol", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "(", "Index", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsExtern", "<<", "", ")", "|", "(", "Type", "<<", "", ")", ")", ";", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Value", "=", "(", "FixedValue", ">>", "", ")", "&", "", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMMachObjectWriter8", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47022, "Length": 223, "Cover_Rate": 0.3368580060422961} {"Template_token": ["", "}", "MCSymbolData", "*", "SD", "=", "", ";", "if", "(", "Target", ".", "getSymA", "(", ")", ")", "SD", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Target", ".", "getConstant", "(", ")", ";", "if", "(", "IsPCRel", "&&", "RelocType", "==", "macho", "::", "RIT_Vanilla", ")", "Offset", "+=", "", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "SD", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "", ";", "unsigned", "IsExtern", "=", "", ";", "unsigned", "Type", "=", "", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res"], "ground_truth": [";"], "File": "ARMMachObjectWriter9", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47023, "Length": 187, "Cover_Rate": 0.30258899676375406} {"Template_token": ["", "return", "createMachObjectWriter", "(", "new", "MachObjectWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype"], "ground_truth": [")", ",", "OS", ",", "true", ")", ";"], "File": "ARMMachObjectWriter", "Func": "createARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47024, "Length": 18, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_BR24", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_THUMB_RELOC_BR22", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_THUMB_RELOC_BR22", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";", "return", "true", ";", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_HALF", ")", ";", "Log2Size", "=", "", ";", "return", "true"], "ground_truth": [";"], "File": "ARMMachObjectWriter", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47025, "Length": 122, "Cover_Rate": 0.391025641025641} {"Template_token": ["", "return", "true", ";", "case", "FK_Data_2", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "FK_Data_4", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "FK_Data_8", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "_RELOC_BR24", ")", ";", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "", ")", ";", "return", "true", ";", "case"], "ground_truth": ["", ":"], "File": "ARMMachObjectWriter", "Func": "getARMFixupKindMachOInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47026, "Length": 99, "Cover_Rate": 0.3173076923076923} {"Template_token": ["", "unsigned", "Type", "=", "MachO", "::", "_RELOC_HALF", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "const", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint32_t", "Value2", "=", "", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "unsigned", "ThumbBit", "=", "", ";", "unsigned", "MovtBit", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "MovtBit", "=", "", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "break", ";", "case", "", ":", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "", ";", "MovtBit", "=", "", ";", "case"], "ground_truth": ["", ":"], "File": "ARMMachObjectWriter", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47027, "Length": 285, "Cover_Rate": 0.5387523629489603} {"Template_token": ["", "const", "MCSymbolData", "*", "A_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "*", "A", ")", ";", "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "A", "->", "getName", "(", ")", "+", "", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "uint32_t", "Value2", "=", "", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "assert", "(", "Type", "==", "MachO", "::", "_RELOC_VANILLA", "&&", "", ")", ";", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info"], "ground_truth": ["MRE", ";"], "File": "ARMMachObjectWriter", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47028, "Length": 222, "Cover_Rate": 0.5186915887850467} {"Template_token": ["", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "assert", "(", "Type", "==", "MachO", "::", "_RELOC_VANILLA", "&&", "", ")", ";", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "", ")", ";", "Type", "=", "MachO", "::", "_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "_RELOC_SECTDIFF", "||", "Type", "==", "MachO"], "ground_truth": ["::", "_RELOC_LOCAL_SECTDIFF", ")", "{"], "File": "ARMMachObjectWriter", "Func": "RecordARMScatteredRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47029, "Length": 130, "Cover_Rate": 0.3037383177570093} {"Template_token": ["", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "RelocType", ",", "Log2Size", ",", "FixedValue", ")", ";", "}", "const", "MCSymbolData", "*", "SD", "=", "nullptr", ";", "if", "(", "Target", ".", "getSymA", "(", ")", ")", "SD", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Target", ".", "getConstant", "(", ")", ";", "if", "(", "IsPCRel", "&&", "RelocType", "==", "MachO", "::", "_RELOC_VANILLA", ")", "Offset", "+=", "", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "SD", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "return", "RecordScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "RelocType", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "", ";", "unsigned", "IsExtern", "=", "", ";", "unsigned", "Type", "=", "", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "", "", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "SD", ",", "FixedValue", ")", ")", "{", "IsExtern", "=", "", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "if", "(", "!", "SD", "->", "Symbol", "->", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "(", "Index", "<<", "", ")", "|", "(", "IsPCRel", "<<", "", ")", "|", "(", "Log2Size", "<<", "", ")", "|", "(", "IsExtern", "<<", "", ")", "|", "(", "Type", "<<", "", ")", ")", ";", "if", "(", "Type", "==", "MachO", "::", "_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "(", "FixedValue", ">>", "", ")", "&", "", ";", "break", ";", "case", "", ":", "case", "", ":", "Value", "=", "FixedValue", "&", "", ";", "break", ";", "}", "MachO", "::", "any_relocation_info", "MREPair", ";", "MREPair", ".", "r_word0"], "ground_truth": ["=", "Value", ";"], "File": "ARMMachObjectWriter", "Func": "RecordRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47030, "Length": 454, "Cover_Rate": 0.7017001545595054} {"Template_token": ["", "Range", "=", "", ";", "break", ";", "case", "MachO", "::", "_THUMB_RELOC_BR22", ":", "Value", "-=", "", ";", "Range", "=", "", ";", "}", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Value", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "Value", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment"], "ground_truth": [".", "getParent", "(", ")", ")", ";"], "File": "ARMMachObjectWriter", "Func": "requiresExternRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47031, "Length": 63, "Cover_Rate": 0.3987341772151899} {"Template_token": ["", "switch", "(", "VariantKind", ")", "{", "case", "LLVMDisassembler_VariantKind__HI16", ":", "return", "MCExpr", "::", "createUpper16", "(", "SubExpr", ",", "Ctx", ")", ";", "case", "LLVMDisassembler_VariantKind__LO16", ":", "return", "MCExpr", "::", "createLower16", "(", "SubExpr", ",", "Ctx", ")", ";", "default", ":", "return", "MCRelocationInfo", "::", "createExprForCAPIVariantKind", "(", "SubExpr"], "ground_truth": [",", "VariantKind", ")", ";"], "File": "ARMMachORelocationInfo1", "Func": "createExprForCAPIVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47032, "Length": 43, "Cover_Rate": 0.7166666666666667} {"Template_token": ["", "MCRelocationInfo", "*", "llvm", "::", "createMachORelocationInfo", "(", "MCContext", "&", "Ctx", ")", "{", "return", "new", "MachORelocationInfo", "("], "ground_truth": ["Ctx", ")", ";"], "File": "ARMMachORelocationInfo", "Func": "createARMMachORelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47033, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "MCRelocationInfo", "*", "llvm", "::", "createMachORelocationInfo", "("], "ground_truth": ["MCContext", "&", "Ctx", ")", "{"], "File": "ARMMachORelocationInfo", "Func": "createARMMachORelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47034, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "unsigned", "FirstOpcode", "=", "FirstMI", "?", "FirstMI", "->", "getOpcode", "(", ")", ":", "static_cast", "<", "unsigned", ">", "(", "", ")", ";", "unsigned", "SecondOpcode", "=", "SecondMI", ".", "getOpcode", "(", ")", ";", "if", "(", "ST", ".", "hasFuseAES", "(", ")", ")", "switch", "("], "ground_truth": ["SecondOpcode", ")", "{"], "File": "ARMMacroFusion1", "Func": "shouldScheduleAdjacent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47035, "Length": 41, "Cover_Rate": 0.33064516129032256} {"Template_token": ["", "std", "::", "unique_ptr", "<", "ScheduleDAGMutation"], "ground_truth": [">", "createMacroFusionDAGMutation", "(", ")", "{"], "File": "ARMMacroFusion", "Func": "createARMMacroFusionDAGMutation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47036, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "return", "createMacroFusionDAGMutation", "("], "ground_truth": ["shouldScheduleAdjacent", ")", ";"], "File": "ARMMacroFusion", "Func": "createARMMacroFusionDAGMutation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47037, "Length": 6, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "case", "", ":", "return", "FirstOpcode", "==", "", "||", "FirstOpcode", "==", "", ";", "case", "", ":", "return", "FirstOpcode", "==", "", "||", "FirstOpcode", "==", "", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMMacroFusion", "Func": "isAESPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47038, "Length": 28, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "static", "bool", "isLiteralsPair", "(", "const", "MachineInstr", "*", "FirstMI", ",", "const", "MachineInstr", "&", "SecondMI", ")", "{", "unsigned", "FirstOpcode", "=", "FirstMI", "?", "FirstMI", "->", "getOpcode", "(", ")", ":", "static_cast", "<", "unsigned", ">", "(", "", ")", ";", "unsigned", "SecondOpcode", "=", "SecondMI", "."], "ground_truth": ["getOpcode", "(", ")", ";"], "File": "ARMMacroFusion", "Func": "isLiteralsPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47039, "Length": 43, "Cover_Rate": 0.581081081081081} {"Template_token": ["", "static", "bool", "shouldScheduleAdjacent", "(", "const", "TargetInstrInfo", "&", "TII", ",", "const", "TargetSubtargetInfo", "&", "TSI", ",", "const"], "ground_truth": ["MachineInstr", "*", "FirstMI", ",", "const", "MachineInstr", "&", "SecondMI", ")", "{"], "File": "ARMMacroFusion", "Func": "shouldScheduleAdjacent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47040, "Length": 25, "Cover_Rate": 0.3125} {"Template_token": ["", "static", "bool", "shouldScheduleAdjacent", "(", "const", "TargetInstrInfo", "&", "TII", ",", "const", "TargetSubtargetInfo", "&", "TSI", ",", "const", "MachineInstr", "*", "FirstMI", ",", "const", "MachineInstr", "&", "SecondMI", ")", "{", "const", "Subtarget", "&", "ST", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "TSI", ")", ";", "if", "(", "ST", ".", "hasFuseAES", "(", ")", "&&", "isAESPair", "(", "FirstMI", ",", "SecondMI", ")", ")", "return", "true", ";", "if", "(", "ST", ".", "hasFuseLiterals", "(", ")", "&&", "isLiteralsPair", "(", "FirstMI", ",", "SecondMI", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMMacroFusion", "Func": "shouldScheduleAdjacent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47041, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";", "AlignmentIsInBytes", "=", "false", ";", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Bitrig", ":", "case", "Triple", "::", "NetBSD", ":", "ExceptionsType", "=", "ExceptionHandling", "::"], "ground_truth": ["DwarfCFI", ";"], "File": "ARMMCAsmInfo (2)", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47042, "Length": 79, "Cover_Rate": 0.7117117117117117} {"Template_token": ["", "MCAsmInfoDarwin", "::", "MCAsmInfoDarwin", "(", "const", "Triple", "&", "TheTriple", ")", "{", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "="], "ground_truth": ["", ";"], "File": "ARMMCAsmInfo (2)", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47043, "Length": 56, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "MCAsmInfoDarwin", "::", "MCAsmInfoDarwin", "(", "const", "Triple", "&", "TheTriple", ")", "{", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")"], "ground_truth": ["==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";"], "File": "ARMMCAsmInfo (2)", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47044, "Length": 40, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "void", "ELFMCAsmInfo", "::", "setUseIntegratedAssembler", "(", "bool", "Value", ")", "{", "UseIntegratedAssembler", "="], "ground_truth": ["Value", ";"], "File": "ARMMCAsmInfo (2)", "Func": "setUseIntegratedAssembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47045, "Length": 13, "Cover_Rate": 0.52} {"Template_token": ["", "COFFMCAsmInfoMicrosoft", "::", "COFFMCAsmInfoMicrosoft", "(", ")", "{", "AlignmentIsInBytes", "="], "ground_truth": ["false", ";"], "File": "ARMMCAsmInfo11", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47046, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "COFFMCAsmInfoMicrosoft", "::", "COFFMCAsmInfoMicrosoft", "(", ")", "{", "AlignmentIsInBytes", "="], "ground_truth": ["false", ";"], "File": "ARMMCAsmInfo11", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47047, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "void", "setExceptionsType", "(", "ExceptionHandling", "::"], "ground_truth": ["ExceptionsType", "ExType", ")", "{"], "File": "ARMMCAsmInfo11", "Func": "setExceptionsType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47048, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::"], "ground_truth": ["", ";"], "File": "ARMMCAsmInfo12", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47049, "Length": 26, "Cover_Rate": 0.5306122448979592} {"Template_token": ["", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "", ";", "UseParensForSymbolVariant", "="], "ground_truth": ["true", ";"], "File": "ARMMCAsmInfo12", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47050, "Length": 26, "Cover_Rate": 0.5306122448979592} {"Template_token": ["", "UseDataRegionDirectives", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling"], "ground_truth": ["::", "SjLj", ";"], "File": "ARMMCAsmInfo12", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47051, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "UseDataRegionDirectives", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::"], "ground_truth": ["SjLj", ";"], "File": "ARMMCAsmInfo12", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47052, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "ELFMCAsmInfo", "::", "ELFMCAsmInfo", "(", ")", "{", "AlignmentIsInBytes", "=", "false", ";", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "PrivateGlobalPrefix", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "WeakRefDirective", "=", "", ";", "LCOMMDirectiveType", "=", "LCOMM", "::", "NoAlignment", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "if", "(", "EnableEHABI", ")", "ExceptionsType", "="], "ground_truth": ["ExceptionHandling", "::", "", ";"], "File": "ARMMCAsmInfo13", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47053, "Length": 58, "Cover_Rate": 0.9830508474576272} {"Template_token": ["", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";", "Code16Directive", "=", ""], "ground_truth": [";"], "File": "ARMMCAsmInfo15", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47054, "Length": 42, "Cover_Rate": 0.5316455696202531} {"Template_token": ["", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "Code16Directive", "="], "ground_truth": ["", ";"], "File": "ARMMCAsmInfo16", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47055, "Length": 12, "Cover_Rate": 0.32432432432432434} {"Template_token": ["", "COFFMCAsmInfoMicrosoft", "::", "COFFMCAsmInfoMicrosoft", "(", ")", "{", "AlignmentIsInBytes", "=", "false", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "PrivateGlobalPrefix", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "CommentString", "="], "ground_truth": ["", ";"], "File": "ARMMCAsmInfo17", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47056, "Length": 28, "Cover_Rate": 0.8484848484848485} {"Template_token": ["", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "MaxInstLength", "=", "", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "NetBSD", ":", "ExceptionsType", "=", "ExceptionHandling", "::"], "ground_truth": ["DwarfCFI", ";"], "File": "ARMMCAsmInfo19", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47057, "Length": 44, "Cover_Rate": 0.41509433962264153} {"Template_token": ["", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "PrivateGlobalPrefix", "=", "", ";", "PrivateLabelPrefix", "=", ""], "ground_truth": [";"], "File": "ARMMCAsmInfo22", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47058, "Length": 18, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "AlignmentIsInBytes", "=", "false", ";", "Data64bitsDirective", "=", "nullptr", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "", ";", "UseParensForSymbolVariant", "=", "true"], "ground_truth": [";"], "File": "ARMMCAsmInfo26", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47059, "Length": 38, "Cover_Rate": 0.4367816091954023} {"Template_token": ["", "AlignmentIsInBytes", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "WinEHEncodingType", "=", "WinEH", "::", "EncodingType", "::", "Itanium", ";", "PrivateGlobalPrefix", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "CommentString", "="], "ground_truth": ["", ";"], "File": "ARMMCAsmInfo27", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47060, "Length": 34, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "CommentString", "=", "", ";", "HasLEB128", "=", "true", ";", "AbsoluteDebugSectionOffsets", "=", "true", ";", "PrivateGlobalPrefix", "=", "", ";", "WeakRefDirective", "=", "", ";", "HasLCOMMDirective", "=", "true", ";", "DwarfRequiresFrameSection", "=", "false", ";", "SupportsDebugInformation", "=", "true"], "ground_truth": [";"], "File": "ARMMCAsmInfo29", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47061, "Length": 32, "Cover_Rate": 0.6808510638297872} {"Template_token": ["", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";", "AbsoluteEHSectionOffsets", "="], "ground_truth": ["false", ";"], "File": "ARMMCAsmInfo29", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47062, "Length": 22, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "MCAsmInfoDarwin", "::", "MCAsmInfoDarwin", "(", ")", "{", "AsmTransCBE", "=", "arm_asm_table", ";", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::"], "ground_truth": ["SjLj", ";"], "File": "ARMMCAsmInfo29", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47063, "Length": 28, "Cover_Rate": 0.8484848484848485} {"Template_token": ["", "AlignmentIsInBytes", "=", "false", ";", "HasSingleParameterDotFile", "=", "true", ";", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "PrivateGlobalPrefix", "=", "", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true"], "ground_truth": [";"], "File": "ARMMCAsmInfo2", "Func": "ARMCOFFMCAsmInfoGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47064, "Length": 32, "Cover_Rate": 0.5614035087719298} {"Template_token": ["", "COFFMCAsmInfoMicrosoft", "::", "COFFMCAsmInfoMicrosoft", "(", ")", "{", "AlignmentIsInBytes", "="], "ground_truth": ["false", ";"], "File": "ARMMCAsmInfo2", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47065, "Length": 10, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "COFFMCAsmInfoMicrosoft", "::", "COFFMCAsmInfoMicrosoft", "(", ")", "{", "AlignmentIsInBytes", "=", "false", ";", "PrivateGlobalPrefix", "="], "ground_truth": ["", ";"], "File": "ARMMCAsmInfo2", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47066, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "UseDataRegionDirectives", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "TheTriple", ".", "isWatchOS", "(", ")", "?", "ExceptionHandling", "::", "DwarfCFI", ":", "ExceptionHandling", "::", "SjLj", ";", "UseIntegratedAssembler", "="], "ground_truth": ["true", ";"], "File": "ARMMCAsmInfo33", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47067, "Length": 36, "Cover_Rate": 0.4235294117647059} {"Template_token": ["", "WeakRefDirective", "=", "", ";", "HasLCOMMDirective", "=", "true", ";", "DwarfRequiresFrameSection", "=", "false", ";", "SupportsDebugInformation", "="], "ground_truth": ["true", ";"], "File": "ARMMCAsmInfo3", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47068, "Length": 16, "Cover_Rate": 0.3018867924528302} {"Template_token": ["", "ELFMCAsmInfo", "::", "ELFMCAsmInfo", "(", ")", "{", "AlignmentIsInBytes", "=", "false", ";", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "HasLEB128", "=", "true", ";", "PrivateGlobalPrefix", "=", "", ";", "WeakRefDirective", "="], "ground_truth": ["", ";"], "File": "ARMMCAsmInfo3", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47069, "Length": 30, "Cover_Rate": 0.5660377358490566} {"Template_token": ["", "AsmTransCBE", "=", "arm_asm_table", ";", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling"], "ground_truth": ["::", "SjLj", ";"], "File": "ARMMCAsmInfo3", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47070, "Length": 22, "Cover_Rate": 0.7586206896551724} {"Template_token": ["", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "HasLEB128", "=", "true", ";", "PrivateGlobalPrefix", "=", "", ";", "WeakRefDirective", "=", "", ";", "HasLCOMMDirective", "=", "true", ";", "DwarfRequiresFrameSection", "=", "false", ";", "SupportsDebugInformation", "=", "true"], "ground_truth": [";"], "File": "ARMMCAsmInfo5", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47071, "Length": 32, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Bitrig", ":", "case", "Triple", "::", "NetBSD", ":", "case", "Triple", "::", "NaCl", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "break", ";", "default", ":", "ExceptionsType", "=", "ExceptionHandling", "::"], "ground_truth": ["", ";"], "File": "ARMMCAsmInfo9", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47072, "Length": 56, "Cover_Rate": 0.4307692307692308} {"Template_token": ["", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "PrivateGlobalPrefix", "=", "", ";", "PrivateLabelPrefix", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "UseParensForSymbolVariant", "=", "true", ";", "UseIntegratedAssembler", "=", "true", ";", "DwarfRegNumForCFI", "=", "false"], "ground_truth": [";"], "File": "ARMMCAsmInfo", "Func": "ARMCOFFMCAsmInfoGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47073, "Length": 38, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "COFFMCAsmInfoMicrosoft", "::", "COFFMCAsmInfoMicrosoft", "(", ")", "{", "AlignmentIsInBytes", "=", "false", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "PrivateGlobalPrefix", "=", "", ";", "PrivateLabelPrefix", "=", ""], "ground_truth": [";"], "File": "ARMMCAsmInfo", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47074, "Length": 24, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "CommentString", "=", "", ";", "Code16Directive", "=", "", ";", "Code32Directive", "=", "", ";", "SupportsDebugInformation", "=", "true", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "NetBSD", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "break", ";", "default", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "", ";", "break", ";", "}", "UseParensForSymbolVariant", "=", "true", ";", "UseIntegratedAssembler", "=", "true"], "ground_truth": [";"], "File": "ARMMCAsmInfo", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47075, "Length": 57, "Cover_Rate": 0.5377358490566038} {"Template_token": ["", "ELFMCAsmInfo", "::", "ELFMCAsmInfo", "(", "const", "Triple", "&", "TheTriple", ")", "{", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";", "AlignmentIsInBytes", "=", "false", ";", "Data64bitsDirective", "="], "ground_truth": ["nullptr", ";"], "File": "ARMMCAsmInfo", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47076, "Length": 48, "Cover_Rate": 0.4528301886792453} {"Template_token": ["", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";", "Data64bitsDirective", "=", "nullptr"], "ground_truth": [";"], "File": "ARMMCAsmInfo", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47077, "Length": 34, "Cover_Rate": 0.3617021276595745} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "Reg", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "SImm", "=", "MO1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "true"], "ground_truth": [";"], "File": "ARMMCCodeEmitter10", "Func": "EncodeAddrModeOpValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47078, "Length": 39, "Cover_Rate": 0.319672131147541} {"Template_token": ["", "int", "Size", ";", "if", "(", "Desc", ".", "getSize", "(", ")", "==", "", "||", "Desc", ".", "getSize", "(", ")", "==", "", ")", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ")", ";", "if", "(", "isThumb", "(", ")", "&&", "Size", "==", "", ")", "{", "EmitConstant", "(", "Binary", ">>", "", ",", "", ",", "OS", ")", ";", "EmitConstant", "(", "Binary", "&", "", ",", "", ",", "OS", ")", ";", "}", "else", "EmitConstant", "(", "Binary"], "ground_truth": [",", "Size", ",", "OS", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "EncodeInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47079, "Length": 89, "Cover_Rate": 0.5741935483870968} {"Template_token": ["", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "uint32_t", "Binary", "=", "getAddrMode2OffsetOpValue", "(", "MI", ",", "OpIdx", "+", "", ","], "ground_truth": ["Fixups", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47080, "Length": 26, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "getAddrMode2OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "uint32_t", "Binary", "=", "getAddrMode2OffsetOpValue", "(", "MI", ",", "OpIdx", "+", "", ",", "Fixups", ")", ";", "Binary", "|=", "Rn", "<<", "", ";", "return"], "ground_truth": ["Binary", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47081, "Length": 66, "Cover_Rate": 0.9428571428571428} {"Template_token": ["", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";", "if", "(", "!", "isImm", ")", "Imm8", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "("], "ground_truth": [")", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode3OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47082, "Length": 45, "Cover_Rate": 0.3629032258064516} {"Template_token": ["", "getAddrMode3OffsetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Imm", "=", "MO1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";", "if", "(", "!", "isImm", ")", "Imm8", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", "Imm8", "|", "(", "isAdd", "<<", "", ")", "|", "("], "ground_truth": ["isImm", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode3OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47083, "Length": 114, "Cover_Rate": 0.9193548387096774} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "return", "(", "Rn", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "}", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm", "=", "MO2", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO1", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";", "if", "(", "!", "isImm", ")", "Imm8", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "("], "ground_truth": [")", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47084, "Length": 193, "Cover_Rate": 0.7813765182186235} {"Template_token": ["", "getAddrMode5OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Reg", ",", "Imm8", ";", "bool", "isAdd", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "("], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47085, "Length": 102, "Cover_Rate": 0.49038461538461536} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getAddrMode6AddressOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align"], "ground_truth": ["=", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode6AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47086, "Length": 65, "Cover_Rate": 0.5327868852459017} {"Template_token": ["", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode6DupAddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47087, "Length": 47, "Cover_Rate": 0.415929203539823} {"Template_token": ["", "getAddrMode6OffsetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "("], "ground_truth": ["Op", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47088, "Length": 31, "Cover_Rate": 0.5344827586206896} {"Template_token": ["", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")"], "ground_truth": [")", "{"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode6OneLane32AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47089, "Length": 40, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "getAddrModeImm12OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Reg", ",", "Imm12", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm12", "=", "", ";", "isAdd", "=", "false", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";", "isAdd", "=", "false", ";", "}", "Imm12", "=", "Offset", ";", "}", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ","], "ground_truth": ["OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47090, "Length": 190, "Cover_Rate": 0.8189655172413793} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";", "isAdd", "=", "false", ";", "}", "Imm12", "=", "Offset", ";", "}", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "Imm12", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<"], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47091, "Length": 134, "Cover_Rate": 0.5775862068965517} {"Template_token": ["", "getAddrModeISOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm5", "=", "MO1"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47092, "Length": 66, "Cover_Rate": 0.7951807228915663} {"Template_token": ["", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm5", "=", "MO1", ".", "getImm", "(", ")", ";", "return", "(", "(", "Imm5", "&", "", ")", "<<", "", ")", "|"], "ground_truth": ["Rn", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47093, "Length": 34, "Cover_Rate": 0.40963855421686746} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrModePCOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups"], "ground_truth": [")", "const", "{"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModePCOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47094, "Length": 22, "Cover_Rate": 0.3235294117647059} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx"], "ground_truth": [",", "", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModePCOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47095, "Length": 21, "Cover_Rate": 0.3088235294117647} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrModeThumbSPOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "."], "ground_truth": ["getOperand", "(", "OpIdx", "+", "", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModeThumbSPOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47096, "Length": 36, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "assert", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", "==", "", "&&", "", ")", ";", "return", "MO1", ".", "getImm", "(", ")"], "ground_truth": ["&", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrModeThumbSPOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47097, "Length": 27, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "int32_t", "offset", "=", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "Val", "=", "", ";", "if", "(", "offset", "<", "", ")", "{", "Val", "=", ""], "ground_truth": [";"], "File": "ARMMCCodeEmitter10", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47098, "Length": 46, "Cover_Rate": 0.4842105263157895} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "int32_t", "offset", "=", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "Val", "=", "", ";", "if", "(", "offset", "<", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "}", "Val", "|="], "ground_truth": ["offset", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47099, "Length": 89, "Cover_Rate": 0.9368421052631579} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "HasConditionalBranch", "(", "MI", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "}", "return", "MO", ".", "getImm", "(", ")"], "ground_truth": [">>", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getARMBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47100, "Length": 85, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx"], "ground_truth": [",", "", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getARMBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47101, "Length": 32, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx"], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getARMBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47102, "Length": 33, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "HasConditionalBranch", "(", "MI", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "}", "return", "MO", ".", "getImm", "(", ")", ">>"], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter10", "Func": "getARMBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47103, "Length": 82, "Cover_Rate": 0.9111111111111111} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "uint32_t", "msb", "=", "(", "", "-", "CountLeadingZeros_32"], "ground_truth": ["(", "v", ")", ")", "-", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47104, "Length": 44, "Cover_Rate": 0.4731182795698925} {"Template_token": ["", "if", "(", "isThumb2", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI"], "ground_truth": [",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47105, "Length": 19, "Cover_Rate": 0.35185185185185186} {"Template_token": ["", "return", "MI", ".", "getOperand", "(", "Op", ")", "."], "ground_truth": ["getReg", "(", ")", "==", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getCCOutOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47106, "Length": 14, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "break", ";", "case", "MCExpr", "::", "VK__LO16", ":", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "E", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "("], "ground_truth": ["isThumb2", "(", ")", "?", "", ":", "", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47107, "Length": 139, "Cover_Rate": 0.42507645259938837} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getLdStSORegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rm", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "bool", "isAdd", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ";", "", "ShOp", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "SBits", "=", "getShiftOp", "(", "ShOp", ")", ";", "uint32_t", "Binary", "=", "Rm", ";", "Binary", "|=", "Rn", "<<", "", ";", "Binary", "|=", "SBits", "<<", "", ";", "Binary", "|=", "ShImm", "<<", "", ";", "if", "(", "isAdd", ")", "Binary"], "ground_truth": ["|=", "", "<<", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getLdStSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47108, "Length": 165, "Cover_Rate": 0.9217877094972067} {"Template_token": ["", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getNEONVcvtImm32OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47109, "Length": 14, "Cover_Rate": 0.4} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "bool", "isAdd", "=", "MO1", ".", "getImm", "(", ")"], "ground_truth": ["!=", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47110, "Length": 25, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "bool", "isAdd", "=", "MO1", ".", "getImm"], "ground_truth": ["(", ")", "!=", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47111, "Length": 25, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47112, "Length": 14, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "getShiftRight32Imm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ","], "ground_truth": ["SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "File": "ARMMCCodeEmitter10", "Func": "getShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47113, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47114, "Length": 14, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "return", "", "-", "MI", ".", "getOperand", "(", "Op"], "ground_truth": [")", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47115, "Length": 14, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "return", "", "-", "MI", ".", "getOperand", "("], "ground_truth": ["Op", ")", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47116, "Length": 14, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47117, "Length": 14, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "int", "SoImmVal", "=", "", "(", "SoImm", ")", ";", "assert", "(", "SoImmVal", "!=", "-", "", "&&", "", ")", ";", "unsigned", "Binary", "=", "(", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ";", "return"], "ground_truth": ["Binary", ";"], "File": "ARMMCCodeEmitter10", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47118, "Length": 48, "Cover_Rate": 0.5274725274725275} {"Template_token": ["", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "Binary", "|=", "", ";", "return", "Binary", ";", "}", "Binary", "|=", "SBits", "<<", "", ";", "unsigned", "Offset", "=", "", "(", "MO1", ".", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47119, "Length": 106, "Cover_Rate": 0.5608465608465608} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", ""], "ground_truth": [";", "break", ";"], "File": "ARMMCCodeEmitter10", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47120, "Length": 82, "Cover_Rate": 0.43386243386243384} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getSORegRegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "getRegisterNumbering", "(", "MO"], "ground_truth": [".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getSORegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47121, "Length": 86, "Cover_Rate": 0.4215686274509804} {"Template_token": ["", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";", "Value", "|=", "tmp", "&"], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm8OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47122, "Length": 24, "Cover_Rate": 0.3037974683544304} {"Template_token": ["", "getT2AddrModeImm8OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "("], "ground_truth": [")", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47123, "Length": 57, "Cover_Rate": 0.5480769230769231} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2AddrModeImm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Reg", ",", "Imm8", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", ""], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47124, "Length": 99, "Cover_Rate": 0.55} {"Template_token": ["", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "(", "Imm8", ">>", "", ")", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<", "", ")", ";", "return"], "ground_truth": ["Binary", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47125, "Length": 106, "Cover_Rate": 0.5888888888888889} {"Template_token": ["", "unsigned", "Value", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "", ";", "Value", "|=", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "", ";", "Value", "|=", "MO3", ".", "getImm", "(", ")", ";", "return", "Value"], "ground_truth": [";"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47126, "Length": 42, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getT2AddrModeSORegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", ""], "ground_truth": [";"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47127, "Length": 78, "Cover_Rate": 0.7428571428571429} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2Imm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "int32_t", "Imm8", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "Imm8", ">=", "", ";", "if", "(", "Imm8", "<", "", ")", "Imm8", "=", "-", "Imm8", ";", "Imm8", "/=", "", ";", "uint32_t", "Binary", "=", "Imm8", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "return"], "ground_truth": ["Binary", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2Imm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47128, "Length": 80, "Cover_Rate": 0.9876543209876543} {"Template_token": ["", "unsigned", "getT2SOImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "SoImm", "=", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";", "unsigned", "Encoded", "=", "", "(", "SoImm"], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2SOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47129, "Length": 42, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "getT2SORegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "Binary", "|=", "SBits"], "ground_truth": ["<<", "", ";"], "File": "ARMMCCodeEmitter10", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47130, "Length": 132, "Cover_Rate": 0.7457627118644068} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rm", "=", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "return", "(", "Rm", "<<", "", ")", "|"], "ground_truth": ["Rn", ";"], "File": "ARMMCCodeEmitter10", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47131, "Length": 47, "Cover_Rate": 0.5802469135802469} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getThumbAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "MO", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getThumbAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47132, "Length": 61, "Cover_Rate": 0.953125} {"Template_token": ["", "getThumbBCCTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "(", "MO", ".", "getImm", "(", ")"], "ground_truth": [">>", "", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getThumbBCCTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47133, "Length": 62, "Cover_Rate": 0.9117647058823529} {"Template_token": ["", "getThumbBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI"], "ground_truth": [",", "OpIdx", ",", "", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getThumbBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47134, "Length": 51, "Cover_Rate": 0.7611940298507462} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getThumbBLXTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "encodeThumbBLOffset", "(", "MO", ".", "getImm", "(", ")"], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getThumbBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47135, "Length": 64, "Cover_Rate": 0.9552238805970149} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getThumbBRTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI"], "ground_truth": [".", "getOperand", "(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getThumbBRTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47136, "Length": 33, "Cover_Rate": 0.4852941176470588} {"Template_token": ["", "if", "(", "I", "^", "J1", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";", "if", "(", "I", "^", "J2", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";", "return"], "ground_truth": ["Val", ";"], "File": "ARMMCCodeEmitter10", "Func": "getUnconditionalBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47137, "Length": 35, "Cover_Rate": 0.3431372549019608} {"Template_token": ["", "Triple", "::", "OSType", "OS", "=", "TT", ".", "getOS", "(", ")", ";", "return", "OS", "==", "Triple", "::", "Darwin", "||", "OS", "==", "Triple", "::"], "ground_truth": ["MacOSX", "||", "OS", "==", "Triple", "::", "IOS", ";"], "File": "ARMMCCodeEmitter10", "Func": "isTargetDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47138, "Length": 30, "Cover_Rate": 0.6382978723404256} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "NEONThumb2DupPostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ")", "const", "{", "if", "(", "isThumb2", "(", ")", ")", "{", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "", ";", "}", "return", "EncodedValue"], "ground_truth": [";"], "File": "ARMMCCodeEmitter10", "Func": "NEONThumb2DupPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47139, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "if", "(", "isThumb2", "(", ")", ")", "{", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "", ";", "}", "return", "EncodedValue"], "ground_truth": [";"], "File": "ARMMCCodeEmitter10", "Func": "NEONThumb2DupPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47140, "Length": 19, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "VFPThumb2PostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ")", "const", "{", "if", "(", "isThumb2", "(", ")"], "ground_truth": [")", "{"], "File": "ARMMCCodeEmitter10", "Func": "VFPThumb2PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47141, "Length": 19, "Cover_Rate": 0.5428571428571428} {"Template_token": ["", "MCCodeEmitter", "*", "llvm", "::", "createBEMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo"], "ground_truth": ["&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{"], "File": "ARMMCCodeEmitter11", "Func": "createARMBEMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47142, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "MCCodeEmitter", "*", "llvm", "::", "createLEMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ","], "ground_truth": ["MCContext", "&", "Ctx", ")", "{"], "File": "ARMMCCodeEmitter11", "Func": "createARMLEMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47143, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "MCCodeEmitter", "*", "llvm", "::", "createLEMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&"], "ground_truth": ["Ctx", ")", "{"], "File": "ARMMCCodeEmitter11", "Func": "createARMLEMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47144, "Length": 21, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "(", "TSFlags", "&", "", ")", "==", "", ")", "return", ";", "int", "Size", ";", "if", "(", "Desc", ".", "getSize", "(", ")", "==", "", "||", "Desc", ".", "getSize", "(", ")", "==", "", ")", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "if", "(", "isThumb", "(", "STI", ")", "&&", "Size", "==", "", ")", "{", "EmitConstant", "(", "Binary", ">>", "", ","], "ground_truth": ["", ",", "OS", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "encodeInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47145, "Length": 105, "Cover_Rate": 0.6441717791411042} {"Template_token": ["", "getAddrMode3OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "("], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47146, "Length": 118, "Cover_Rate": 0.43703703703703706} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ",", "STI", ")", ";", "isAdd", "=", "", "(", "Imm8", ")", "==", "", ";", "}", "uint32_t", "Binary", "=", "", "("], "ground_truth": ["Imm8", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getAddrMode5FP16OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47147, "Length": 151, "Cover_Rate": 0.6801801801801802} {"Template_token": ["", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ",", "STI", ")", ";", "isAdd", "=", "", "(", "Imm8", ")", "==", "", ";", "}", "uint32_t", "Binary", "=", "", "(", "Imm8", ")", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", ""], "ground_truth": ["<<", "", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47148, "Length": 73, "Cover_Rate": 0.32882882882882886} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrModeImm12OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Reg", ",", "Imm12", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm12", "=", "", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMMCCodeEmitter11", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47149, "Length": 153, "Cover_Rate": 0.5817490494296578} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "="], "ground_truth": ["MO", ".", "getExpr", "(", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47150, "Length": 49, "Cover_Rate": 0.44144144144144143} {"Template_token": ["", "const", "MCExpr", "*", "E", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "MCExpr", "*", "16Expr", "=", "cast", "<", "MCExpr", ">", "(", "E", ")", ";", "E", "=", "16Expr", "->", "getSubExpr", "(", ")", ";", "if", "(", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "E", ")", ")", "{", "const", "int64_t", "Value", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">", "UINT32_MAX", ")", "report_fatal_error", "(", "", ")", ";", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "VK__HI16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ">>", "", ";", "case", "MCExpr", "::", "VK__LO16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47151, "Length": 151, "Cover_Rate": 0.5136054421768708} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", ""], "ground_truth": [";"], "File": "ARMMCCodeEmitter11", "Func": "getModImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47152, "Length": 53, "Cover_Rate": 0.5247524752475248} {"Template_token": ["", "unsigned", "getModImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "ST", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ","], "ground_truth": ["MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getModImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47153, "Length": 87, "Cover_Rate": 0.8613861386138614} {"Template_token": ["", "bool", "SPRRegs", "=", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "DPRRegs", "=", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ";", "unsigned", "Binary", "=", "", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "SPRRegs", ")", "Binary", "|="], "ground_truth": ["NumRegs", ";"], "File": "ARMMCCodeEmitter11", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47154, "Length": 85, "Cover_Rate": 0.31716417910447764} {"Template_token": ["", "unsigned", "getSOImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "("], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47155, "Length": 57, "Cover_Rate": 0.3630573248407643} {"Template_token": ["", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}", "unsigned", "SoImm", "=", "MO", ".", "getImm", "(", ")", ";", "int", "SoImmVal", "=", "", "(", "SoImm", ")", ";", "assert", "(", "SoImmVal", "!=", "-", "", "&&", "", ")", ";", "unsigned", "Binary", "=", "(", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ";", "return"], "ground_truth": ["Binary", ";"], "File": "ARMMCCodeEmitter11", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47156, "Length": 83, "Cover_Rate": 0.5286624203821656} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2AddrModeImm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Reg", ",", "Imm8", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "("], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47157, "Length": 110, "Cover_Rate": 0.5699481865284974} {"Template_token": ["", "unsigned", "Val", "=", "", ";", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "else", "Val", "=", "MO", ".", "getImm", "(", ")", ">>", "", ";", "bool", "I", "=", "(", "Val", "&", "", ")", ";", "bool", "J1", "=", "(", "Val", "&", "", ")", ";", "bool", "J2", "=", "(", "Val", "&", "", ")", ";", "if", "(", "I", "^", "J1", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";", "if", "(", "I", "^", "J2", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";", "return"], "ground_truth": ["Val", ";"], "File": "ARMMCCodeEmitter11", "Func": "getThumbBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47158, "Length": 112, "Cover_Rate": 0.7887323943661971} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "else", "Val", "=", "MO", ".", "getImm", "(", ")", ">>", "", ";", "bool", "I", "=", "(", "Val", "&", "", ")", ";", "bool", "J1", "=", "(", "Val", "&", "", ")", ";", "bool", "J2", "=", "(", "Val", "&", "", ")", ";", "if", "(", "I", "^", "J1", ")", "Val", "&="], "ground_truth": ["~", "", ";"], "File": "ARMMCCodeEmitter11", "Func": "getThumbBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47159, "Length": 83, "Cover_Rate": 0.5845070422535211} {"Template_token": ["", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "return", "TT", ".", "isOSBinFormatMachO"], "ground_truth": ["(", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "isTargetMachO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47160, "Length": 18, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "bool", "isTargetMachO", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple"], "ground_truth": ["(", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "isTargetMachO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47161, "Length": 21, "Cover_Rate": 0.7241379310344828} {"Template_token": ["", "bool", "isThumb", "(", "const", "MCSubtargetInfo", "&"], "ground_truth": ["STI", ")", "const", "{"], "File": "ARMMCCodeEmitter11", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47162, "Length": 10, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "bool", "isThumb2", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "isThumb", "(", "STI", ")", "&&", "STI", "."], "ground_truth": ["getFeatureBits", "(", ")", "[", "", "]", ";"], "File": "ARMMCCodeEmitter11", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47163, "Length": 25, "Cover_Rate": 0.8928571428571429} {"Template_token": ["", "return", "isThumb", "(", "STI", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "["], "ground_truth": ["", "]", ";"], "File": "ARMMCCodeEmitter11", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47164, "Length": 15, "Cover_Rate": 0.5357142857142857} {"Template_token": ["", "return", "new", "MCCodeEmitter", "(", "TM", ","], "ground_truth": ["Ctx", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "createARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47165, "Length": 9, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "EncodeAddrModeOpValues", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "unsigned", "&", "Reg", ",", "unsigned", "&", "Imm", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "Reg", "=", "getRegisterNumbering", "(", "MO", "."], "ground_truth": ["getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "EncodeAddrModeOpValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47166, "Length": 64, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "case", "", ":", "Size", "=", "", ";", "break", ";", "}", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ")", ";", "if", "(", "Subtarget", ".", "isThumb", "(", ")", "&&", "Size", "==", "", ")", "{", "EmitConstant", "(", "Binary", ">>", "", ",", "", ",", "OS", ")", ";", "EmitConstant", "(", "Binary", "&", "", ",", "", ",", "OS", ")", ";", "}", "else", "EmitConstant", "(", "Binary", ",", "Size", ","], "ground_truth": ["OS", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "EncodeInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47167, "Length": 66, "Cover_Rate": 0.358695652173913} {"Template_token": ["", "int", "Size", ";", "switch", "(", "(", "TSFlags", "&", "", ")", ">>", "", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "Size", "=", "", ";", "break", ";", "case", "", ":", "Size", "=", "", ";", "break", ";", "}", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ")", ";", "if", "(", "Subtarget", ".", "isThumb", "(", ")", "&&", "Size", "==", "", ")", "{", "EmitConstant", "(", "Binary", ">>", "", ",", "", ",", "OS", ")", ";", "EmitConstant", "(", "Binary", "&", "", ",", "", ",", "OS", ")", ";", "}", "else", "EmitConstant", "(", "Binary", ","], "ground_truth": ["Size", ",", "OS", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "EncodeInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47168, "Length": 96, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm", "=", "MO2", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO1", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", ""], "ground_truth": ["(", "Imm", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47169, "Length": 64, "Cover_Rate": 0.41025641025641024} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "const", "Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMMCCodeEmitter13", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47170, "Length": 121, "Cover_Rate": 0.555045871559633} {"Template_token": ["", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "return", "", ";", "return", "MO", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47171, "Length": 20, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "else", "Expr", "=", "MO2", ".", "getExpr", "(", ")", ";", "const", "Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "Imm12", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<"], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47172, "Length": 112, "Cover_Rate": 0.4534412955465587} {"Template_token": ["", "unsigned", "Reg", ",", "Imm12", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "(", "MO", ".", "getReg", "(", ")", "==", "", "&&", "MO2", ".", "isExpr", "(", ")", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm12", "=", "", ";", "isAdd", "="], "ground_truth": ["false", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47173, "Length": 77, "Cover_Rate": 0.3117408906882591} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "("], "ground_truth": ["OpIdx", "+", "", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrModeSOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47174, "Length": 40, "Cover_Rate": 0.3418803418803419} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups"], "ground_truth": [")", "const", "{"], "File": "ARMMCCodeEmitter13", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47175, "Length": 22, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "getAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "assert", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isExpr", "("], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47176, "Length": 35, "Cover_Rate": 0.6481481481481481} {"Template_token": ["", "const", "Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", ""], "ground_truth": [",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47177, "Length": 48, "Cover_Rate": 0.64} {"Template_token": ["", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAligned", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAligned", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCCodeEmitter", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")"], "ground_truth": ["<", "getNumFixupKinds", "(", ")", "&&", "", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47178, "Length": 192, "Cover_Rate": 0.8767123287671232} {"Template_token": ["", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAligned", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAligned", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCCodeEmitter", "::", "getFixupKindInfo", "("], "ground_truth": ["Kind", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47179, "Length": 194, "Cover_Rate": 0.8858447488584474} {"Template_token": ["", "unsigned", "getImmMinusOneOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "return", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm"], "ground_truth": ["(", ")", "-", "", ";"], "File": "ARMMCCodeEmitter13", "Func": "getImmMinusOneOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47180, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "switch", "(", "Mode", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMMCCodeEmitter13", "Func": "getLdStmModeOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47181, "Length": 38, "Cover_Rate": 0.42696629213483145} {"Template_token": ["", "uint32_t", "getLdStmModeOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "", "Mode", "=", "(", "", ")", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "switch", "(", "Mode", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter13", "Func": "getLdStmModeOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47182, "Length": 75, "Cover_Rate": 0.8426966292134831} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "MO", ".", "getFPImm", "(", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "", ")", ".", "getLimitedValue", "(", ")", ")", ";", "}", "llvm_unreachable", "(", "", ")", ";", "return", ""], "ground_truth": [";"], "File": "ARMMCCodeEmitter13", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47183, "Length": 115, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "const", "MCSymbolRefExpr", "*", "Expr", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ")", "{", "MCFixupKind"], "ground_truth": ["Kind", ";"], "File": "ARMMCCodeEmitter13", "Func": "getMovtImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47184, "Length": 59, "Cover_Rate": 0.36419753086419754} {"Template_token": ["", "unsigned", "Binary", "=", "", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands"], "ground_truth": ["(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{"], "File": "ARMMCCodeEmitter13", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47185, "Length": 86, "Cover_Rate": 0.49142857142857144} {"Template_token": ["", "unsigned", "getRotImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "switch", "(", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMMCCodeEmitter13", "Func": "getRotImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47186, "Length": 67, "Cover_Rate": 0.9710144927536232} {"Template_token": ["", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", ""], "ground_truth": [";", "break", ";"], "File": "ARMMCCodeEmitter13", "Func": "getSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47187, "Length": 105, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "(", "Imm8", ">>", "", ")", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<", "", ")", ";", "return", "Binary"], "ground_truth": [";"], "File": "ARMMCCodeEmitter13", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47188, "Length": 78, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getThumbBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups"], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getThumbBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47189, "Length": 35, "Cover_Rate": 0.9210526315789473} {"Template_token": ["", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx"], "ground_truth": [",", "", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getThumbBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47190, "Length": 13, "Cover_Rate": 0.34210526315789475} {"Template_token": ["", "getThumbCBTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">"], "ground_truth": ["&", "Fixups", ")", "const", "{"], "File": "ARMMCCodeEmitter13", "Func": "getThumbCBTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47191, "Length": 19, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "unsigned", "Bit24", "=", "EncodedValue", "&", "", ";", "unsigned", "Bit28", "=", "Bit24", "<<"], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter13", "Func": "NEONThumb2DataIPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47192, "Length": 23, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "NEONThumb2DupPostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ")", "const", "{", "const", "Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "EncodedValue", "&=", ""], "ground_truth": [";"], "File": "ARMMCCodeEmitter13", "Func": "NEONThumb2DupPostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47193, "Length": 42, "Cover_Rate": 0.8235294117647058} {"Template_token": ["", "const", "Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "", ";", "}", "return"], "ground_truth": ["EncodedValue", ";"], "File": "ARMMCCodeEmitter13", "Func": "NEONThumb2LoadStorePostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47194, "Length": 35, "Cover_Rate": 0.6862745098039216} {"Template_token": ["", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "EncodedValue", "&="], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter13", "Func": "VFPThumb2PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47195, "Length": 20, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "bool", "MCCodeEmitter", "::", "EncodeAddrModeOpValues", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "unsigned", "&", "Reg", ",", "unsigned", "&", "Imm", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "SImm", "=", "MO1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "SImm", "==", "INT32_MIN"], "ground_truth": [")", "{"], "File": "ARMMCCodeEmitter14", "Func": "EncodeAddrModeOpValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47196, "Length": 94, "Cover_Rate": 0.734375} {"Template_token": ["", "getAddrMode2OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", "."], "ground_truth": ["getOperand", "(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47197, "Length": 31, "Cover_Rate": 0.40789473684210525} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrMode3OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "return", "(", "Rn", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "}", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm", "=", "MO2", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO1", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";", "if", "(", "!", "isImm", ")", "Imm8", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", "(", "Rn", "<<", "", ")", "|", "Imm8", "|", "(", "isAdd", "<<"], "ground_truth": ["", ")", "|", "(", "isImm", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47198, "Length": 254, "Cover_Rate": 0.9584905660377359} {"Template_token": ["", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}", "return", "RegNo", "|", "(", "Align", "<<", ""], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrMode6DupAddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47199, "Length": 84, "Cover_Rate": 0.7058823529411765} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", ""], "ground_truth": [")", "return", "", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47200, "Length": 25, "Cover_Rate": 0.390625} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "", ")", ";", "Imm12", "=", "", ";", "isAdd", "=", "false", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "("], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47201, "Length": 79, "Cover_Rate": 0.3319327731092437} {"Template_token": ["", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm5", "=", "MO1", ".", "getImm", "(", ")", ";", "return", "(", "(", "Imm5", "&", "", ")", "<<", "", ")"], "ground_truth": ["|", "Rn", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47202, "Length": 40, "Cover_Rate": 0.449438202247191} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrModeISOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue"], "ground_truth": ["(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47203, "Length": 66, "Cover_Rate": 0.7415730337078652} {"Template_token": ["", "getAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "int32_t", "offset", "=", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "Val", "=", "", ";", "if", "(", "offset", "==", "INT32_MIN", ")", "{", "Val", "=", "", ";", "offset", "="], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter14", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47204, "Length": 80, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "int32_t", "offset", "=", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "Val", "=", "", ";", "if", "(", "offset", "=="], "ground_truth": ["INT32_MIN", ")", "{"], "File": "ARMMCCodeEmitter14", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47205, "Length": 75, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rm", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "bool", "isAdd", "=", "", "(", "MO2", ".", "getImm", "(", ")"], "ground_truth": [")", "==", "", ";"], "File": "ARMMCCodeEmitter14", "Func": "getLdStSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47206, "Length": 90, "Cover_Rate": 0.43902439024390244} {"Template_token": ["", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "Reg", ")", ";", "switch", "(", "Reg", ")", "{", "default", ":", "return", "RegNo", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":", "case", "", ":"], "File": "ARMMCCodeEmitter14", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47207, "Length": 72, "Cover_Rate": 0.32286995515695066} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "bool", "isAdd", "=", "MO1", ".", "getImm", "("], "ground_truth": [")", "!=", "", ";"], "File": "ARMMCCodeEmitter14", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47208, "Length": 37, "Cover_Rate": 0.45121951219512196} {"Template_token": ["", "bool", "SPRRegs", "=", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "DPRRegs", "=", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ";", "unsigned", "Binary", "=", "", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "("], "ground_truth": [")", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47209, "Length": 141, "Cover_Rate": 0.7305699481865285} {"Template_token": ["", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "", "<<", "RegNo", ";", "}", "}", "return"], "ground_truth": ["Binary", ";"], "File": "ARMMCCodeEmitter14", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47210, "Length": 100, "Cover_Rate": 0.5181347150259067} {"Template_token": ["", "getSORegImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "Binary", "|=", ""], "ground_truth": [";"], "File": "ARMMCCodeEmitter14", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47211, "Length": 135, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getSORegRegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "unsigned", "Rs", "=", "MO1", ".", "getReg", "(", ")", ";", "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits"], "ground_truth": ["=", "", ";", "break", ";"], "File": "ARMMCCodeEmitter14", "Func": "getSORegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47212, "Length": 141, "Cover_Rate": 0.6527777777777778} {"Template_token": ["", "unsigned", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm8", "=", "MO1", ".", "getImm", "("], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47213, "Length": 27, "Cover_Rate": 0.3176470588235294} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getT2AddrModeImm8OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "."], "ground_truth": ["getOperand", "(", "OpNum", "+", "", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47214, "Length": 48, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getT2AddrModeImm8OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+"], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47215, "Length": 48, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "(", "Imm8", ">>", "", ")", "&"], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47216, "Length": 126, "Cover_Rate": 0.6774193548387096} {"Template_token": ["", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ","], "ground_truth": ["Reg", ",", "Imm8", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47217, "Length": 72, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "."], "ground_truth": ["getOperand", "(", "OpNum", "+", "", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47218, "Length": 40, "Cover_Rate": 0.3418803418803419} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "int32_t", "Val", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "else", "if", "(", "Val", "<", "", ")", "{", "Val", "*=", "-"], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47219, "Length": 53, "Cover_Rate": 0.5463917525773195} {"Template_token": ["", "int32_t", "Val", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "", ";", "else", "if", "(", "Val", "<", "", ")", "{", "Val", "*=", "-", "", ";", "Val", "|=", "", ";", "}", "return", "Val"], "ground_truth": [";"], "File": "ARMMCCodeEmitter14", "Func": "getT2AdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47220, "Length": 40, "Cover_Rate": 0.41237113402061853} {"Template_token": ["", "getT2Imm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "int32_t", "Imm8", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2Imm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47221, "Length": 33, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2Imm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "int32_t", "Imm8", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "("], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2Imm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47222, "Length": 36, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "Binary", "|=", "SBits", "<<", "", ";", "if", "(", "SOpc", "==", "", ")", "return", "Binary", ";", "return", "Binary", "|", "", "(", "MO1", ".", "getImm"], "ground_truth": ["(", ")", ")", "<<", "", ";"], "File": "ARMMCCodeEmitter14", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47223, "Length": 60, "Cover_Rate": 0.32786885245901637} {"Template_token": ["", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rm", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO2", ".", "getReg", "("], "ground_truth": [")", ")", ";"], "File": "ARMMCCodeEmitter14", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47224, "Length": 36, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "MCCodeEmitter", "*", "llvm", "::", "createBEMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext"], "ground_truth": ["&", "Ctx", ")", "{"], "File": "ARMMCCodeEmitter15", "Func": "createARMBEMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47225, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "MCCodeEmitter", "*", "llvm", "::", "createBEMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ","], "ground_truth": ["MCContext", "&", "Ctx", ")", "{"], "File": "ARMMCCodeEmitter15", "Func": "createARMBEMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47226, "Length": 16, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "new", "MCCodeEmitter", "(", "MCII", ",", "Ctx"], "ground_truth": [",", "true", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "createARMLEMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47227, "Length": 11, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrModeImm12OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Reg", "=", "", ",", "Imm12", "=", "", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "if", "(", "MO1", ".", "isImm", "(", ")", ")", "{", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ",", "STI", ")", ";", "}", "else", "if", "(", "MO1", ".", "isExpr", "(", ")", ")", "{", "assert", "(", "!", "isThumb", "(", "STI", ")", "&&", "!", "isThumb2", "(", "STI", ")", "&&", "", ")", ";", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "MO1", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "}", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMMCCodeEmitter15", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47228, "Length": 271, "Cover_Rate": 0.7445054945054945} {"Template_token": ["", "assert", "(", "!", "isThumb", "(", "STI", ")", "&&", "!", "isThumb2", "(", "STI", ")", "&&", "", ")", ";", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "MO1", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "}", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "==", "INT32_MIN", ")", "{", "Offset", "=", "", ";", "isAdd", "=", "false"], "ground_truth": [";"], "File": "ARMMCCodeEmitter15", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47229, "Length": 186, "Cover_Rate": 0.510989010989011} {"Template_token": ["", "Fixups", ".", "push_back", "(", "llvm", "::", "MCFixup", "::", "create", "(", "", ",", "DiffExpr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "BranchMO", ".", "isImm", "(", ")", ")", ";", "int", "Diff", "=", "MO", ".", "getImm", "(", ")", "-", "BranchMO", ".", "getImm", "(", ")", ";", "assert", "(", "Diff", "==", "", "||", "Diff", "=="], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBFAfterTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47230, "Length": 69, "Cover_Rate": 0.39204545454545453} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "BranchMO", "=", "MI", ".", "getOperand", "(", "", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "assert", "(", "BranchMO", ".", "isExpr", "(", ")", ")", ";", "const", "MCExpr", "*", "DiffExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "MO", ".", "getExpr", "(", ")", ",", "BranchMO", ".", "getExpr", "(", ")", ",", "CTX", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "llvm", "::", "MCFixup", "::", "create", "(", "", ",", "DiffExpr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", ""], "ground_truth": [";"], "File": "ARMMCCodeEmitter15", "Func": "getBFAfterTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47231, "Length": 99, "Cover_Rate": 0.5625} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getBFTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", "."], "ground_truth": ["getOperand", "(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBFTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47232, "Length": 38, "Cover_Rate": 0.4418604651162791} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "fixup", ",", "Fixups", ",", "STI", ")", ";", "return", "isNeg", "?", "-", "(", "MO", ".", "getImm", "(", ")", ">>", "", ")"], "ground_truth": [":", "(", "MO", ".", "getImm", "(", ")", ">>", "", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBFTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47233, "Length": 58, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "getBitfieldInvertedMaskOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "uint32_t", "msb", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "", ";", "assert", "(", "v", "!=", "", "&&", "lsb", "<", "", "&&", "msb", "<", "", "&&", "", ")", ";", "return", "lsb", "|", "(", "msb", "<<", ""], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47234, "Length": 94, "Cover_Rate": 0.9591836734693877} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getBitfieldInvertedMaskOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "uint32_t", "msb", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "", ";", "assert", "(", "v", "!=", "", "&&", "lsb", "<", "", "&&", "msb", "<", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47235, "Length": 88, "Cover_Rate": 0.8979591836734694} {"Template_token": ["", "return", "RegNo", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", "."], "ground_truth": ["isDFPImm", "(", ")", ")", "{"], "File": "ARMMCCodeEmitter15", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47236, "Length": 92, "Cover_Rate": 0.368} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isDFPImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "bit_cast", "<", "double", ">", "(", "MO", ".", "getDFPImm", "(", ")", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "", ")", ".", "getLimitedValue", "(", ")", ")", ";", "}", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47237, "Length": 130, "Cover_Rate": 0.52} {"Template_token": ["", "unsigned", "Qm", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "M0", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm", "=", "M1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "", ";", "Imm", ">>=", "shift", ";", "if", "(", "!", "isAdd", ")", "Imm", "=", "-", "(", "uint32_t", ")", "Imm", ";", "Imm", "&=", "", ";", "if", "(", "isAdd", ")", "Imm"], "ground_truth": ["|=", "", ";"], "File": "ARMMCCodeEmitter15", "Func": "getMveAddrModeQOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47238, "Length": 63, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "Imm", ">>=", "shift", ";", "if", "(", "!", "isAdd", ")", "Imm", "=", "-", "(", "uint32_t", ")", "Imm", ";", "Imm", "&=", "", ";", "if", "(", "isAdd", ")", "Imm", "|=", "", ";", "assert", "(", "Qm", "<", "", "&&", "", ")", ";", "return", "(", "Qm", "<<", "", ")"], "ground_truth": ["|", "Imm", ";"], "File": "ARMMCCodeEmitter15", "Func": "getMveAddrModeQOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47239, "Length": 47, "Cover_Rate": 0.34814814814814815} {"Template_token": ["", "const", "MCOperand", "&", "M0", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "M1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "M0", ".", "getReg", "(", ")", ")", ";", "unsigned", "Qm", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "M1", ".", "getReg", "(", ")", ")", ";", "assert", "(", "Qm", "<", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getMveAddrModeRQOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47240, "Length": 71, "Cover_Rate": 0.6574074074074074} {"Template_token": ["", "getMveAddrModeRQOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "M0", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "M1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "M0", ".", "getReg", "(", ")", ")", ";", "unsigned", "Qm", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "M1", ".", "getReg", "(", ")", ")", ";", "assert", "(", "Qm", "<", "", "&&", ""], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getMveAddrModeRQOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47241, "Length": 95, "Cover_Rate": 0.8796296296296297} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getMVEPairVectorIndexOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", ""], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getMVEPairVectorIndexOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47242, "Length": 49, "Cover_Rate": 0.765625} {"Template_token": ["", "getPowerTwoOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "return", "countTrailingZeros", "(", "(", "uint64_t", ")", "MO"], "ground_truth": [".", "getImm", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getPowerTwoOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47243, "Length": 60, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm7", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Binary", "=", "(", "Imm7", ">>", ""], "ground_truth": [")", "&", "", ";"], "File": "ARMMCCodeEmitter15", "Func": "getT2AddrModeImm7s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47244, "Length": 29, "Cover_Rate": 0.3411764705882353} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2AddrModeImm7s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Reg", ",", "Imm7", ";", "bool", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm7", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Binary", "=", "(", "Imm7", ">>", "", ")", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<"], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getT2AddrModeImm7s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47245, "Length": 81, "Cover_Rate": 0.9529411764705882} {"Template_token": ["", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "(", "(", "Imm8", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "uint32_t", "Binary", "=", "(", "Imm8", ">>", "", ")", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg"], "ground_truth": ["<<", "", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47246, "Length": 168, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "int32_t", "Imm", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "Imm", ">=", "", ";", "if", "(", "Imm", "<", "", ")", "Imm", "=", "-", "(", "uint32_t", ")", "Imm", ";", "Imm", ">>="], "ground_truth": ["Shift", ";"], "File": "ARMMCCodeEmitter15", "Func": "getT2ScaledImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47247, "Length": 39, "Cover_Rate": 0.4020618556701031} {"Template_token": ["", "unsigned", "Bit", "=", "(", "Value", ">>", "i", ")", "&", "", ";", "if", "(", "(", "Value", "&", "~", "(", "~", "", "<<", "i", ")", ")", "==", "", ")", "{", "Imm", "|=", "(", "", "<<", "i", ")", ";", "break", ";", "}", "if", "(", "Bit", "!=", "PrevBit", ")", "Imm", "|=", "(", "", "<<", "i", ")", ";", "PrevBit", "=", "Bit", ";", "}", "return", "Imm"], "ground_truth": [";"], "File": "ARMMCCodeEmitter15", "Func": "getVPTMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47248, "Length": 61, "Cover_Rate": 0.4206896551724138} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getVPTMaskOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "", ")", ";", "int", "Value", "=", "MO", ".", "getImm", "(", ")", ";", "int", "Imm", "=", "", ";", "unsigned", "PrevBit", "=", "", ";", "for", "(", "int", "i", "=", "", ";", "i", ">=", "", ";", "--", "i", ")", "{", "unsigned", "Bit", "=", "(", "Value", ">>", "i", ")", "&", "", ";", "if", "(", "(", "Value", "&", "~", "(", "~", "", "<<", "i", ")", ")", "==", "", ")", "{", "Imm", "|=", "(", "", "<<"], "ground_truth": ["i", ")", ";"], "File": "ARMMCCodeEmitter15", "Func": "getVPTMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47249, "Length": 119, "Cover_Rate": 0.8206896551724138} {"Template_token": ["", "unsigned", "getExpandedImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "static_assert", "(", "shift", "<=", "", ",", "", ")", ";", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "return", "(", "invert", "?", "(", "MO", ".", "getImm", "(", ")", "^", ""], "ground_truth": [")", ":", "MO", ".", "getImm", "(", ")", ")", ">>", "shift", ";"], "File": "ARMMCCodeEmitter19", "Func": "getExpandedImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47250, "Length": 68, "Cover_Rate": 0.9855072463768116} {"Template_token": ["", "unsigned", "getExpandedImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "static_assert", "(", "shift", "<=", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter19", "Func": "getExpandedImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47251, "Length": 34, "Cover_Rate": 0.4927536231884058} {"Template_token": ["", "}", "else", "{", "const", "MCRegisterInfo", "&", "MRI", "=", "*", "CTX", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "CLRMRegs", ")", "{", "assert", "(", "std", "::", "is_sorted", "(", "MI", ".", "begin", "(", ")", "+", "Op", ",", "MI", ".", "end", "(", ")", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "LHS", ",", "const", "MCOperand", "&", "RHS", ")", "{", "return", "MRI", ".", "getEncodingValue", "(", "LHS", ".", "getReg", "(", ")", ")", "<", "MRI", ".", "getEncodingValue", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", ";", "}", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", ";", "if", "(", "CLRMRegs", "&&", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")"], "ground_truth": ["==", "", ")", "{"], "File": "ARMMCCodeEmitter19", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47252, "Length": 128, "Cover_Rate": 0.37317784256559766} {"Template_token": ["", "unsigned", "Value", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "(", "Bits", "+", "", ")", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO2", ".", "getImm"], "ground_truth": ["(", ")", ">>", "Shift", ";"], "File": "ARMMCCodeEmitter19", "Func": "getT2AddrModeImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47253, "Length": 40, "Cover_Rate": 0.3007518796992481} {"Template_token": ["", "void", "EmitByte", "(", "unsigned", "char", "C", ","], "ground_truth": ["raw_ostream", "&", "OS", ")", "const", "{"], "File": "ARMMCCodeEmitter1", "Func": "EmitByte", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47254, "Length": 13, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "SImm", "=", "MO1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "true", ";", "if", "(", "SImm", "==", "INT32_MIN", ")", "{", "SImm", "=", "", ";", "isAdd", "=", "false", ";", "}", "if", "(", "SImm", "<", "", ")"], "ground_truth": ["{"], "File": "ARMMCCodeEmitter1", "Func": "EncodeAddrModeOpValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47255, "Length": 68, "Cover_Rate": 0.5112781954887218} {"Template_token": ["", "int", "Size", ";", "if", "(", "Desc", ".", "getSize", "(", ")", "==", "", "||", "Desc", ".", "getSize", "(", ")", "==", "", ")", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "else", "llvm_unreachable", "(", "", ")", ";", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "if", "(", "isThumb", "(", "STI", ")", "&&", "Size", "==", "", ")", "{", "EmitConstant", "(", "Binary", ">>", "", ",", "", ",", "OS", ")", ";", "EmitConstant", "(", "Binary", "&", "", ",", "", ",", "OS"], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter1", "Func": "EncodeInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47256, "Length": 81, "Cover_Rate": 0.49693251533742333} {"Template_token": ["", "void", "MCCodeEmitter", "::", "EncodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "(", "TSFlags", "&", "", ")", "==", "", ")", "return", ";", "int", "Size", ";", "if", "(", "Desc", ".", "getSize", "(", ")", "==", "", "||", "Desc", ".", "getSize", "("], "ground_truth": [")", "==", "", ")", "Size", "=", "Desc", ".", "getSize", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "EncodeInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47257, "Length": 92, "Cover_Rate": 0.5644171779141104} {"Template_token": ["", "uint32_t", "S", "=", "(", "offset", "&", "", ")", ">>", "", ";", "uint32_t", "J1", "=", "(", "offset", "&", "", ")", ">>", "", ";", "uint32_t", "J2", "=", "(", "offset", "&", "", ")", ">>", "", ";", "J1", "=", "(", "~", "J1", "&", "", ")", ";", "J2", "=", "(", "~", "J2", "&", "", ")", ";", "J1", "^=", "S", ";", "J2", "^=", "S", ";", "offset", "&=", "~"], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter1", "Func": "encodeThumbBLOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47258, "Length": 64, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "switch", "(", "Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "SymbolRef", ":", "return", "false", ";", "case", "MCExpr", "::", "Binary"], "ground_truth": [":", "return", "true", ";"], "File": "ARMMCCodeEmitter1", "Func": "EvaluateAsPCRel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47259, "Length": 32, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "getAddrMode2OffsetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Imm", "=", "MO1", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isReg", "=", "MO", ".", "getReg", "(", ")", "!=", "", ";", "uint32_t", "Binary", "=", "", "(", "Imm", ")", ";", "if", "(", "isReg", ")", "{", "", "ShOp", "=", "", "(", "Imm", ")", ";", "Binary", "<<=", "", ";", "Binary", "|=", "getShiftOp", "(", "ShOp"], "ground_truth": [")", "<<", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode2OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47260, "Length": 114, "Cover_Rate": 0.7080745341614907} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getAddrMode2OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI"], "ground_truth": [".", "getOperand", "(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47261, "Length": 39, "Cover_Rate": 0.46987951807228917} {"Template_token": ["", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "return", "(", "Rn", "<<", "", ")", "|", "(", "", "<<", "", ")", ";", "}", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm", "=", "MO2", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO1", ".", "getReg"], "ground_truth": ["(", ")", "==", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47262, "Length": 87, "Cover_Rate": 0.32222222222222224} {"Template_token": ["", "getAddrMode6AddressOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "("], "ground_truth": [")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode6AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47263, "Length": 68, "Cover_Rate": 0.5112781954887218} {"Template_token": ["", "getAddrMode6DupAddressOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode6DupAddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47264, "Length": 110, "Cover_Rate": 0.8870967741935484} {"Template_token": ["", "getAddrMode6OffsetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")"], "ground_truth": ["return", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47265, "Length": 49, "Cover_Rate": 0.7101449275362319} {"Template_token": ["", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm12", "=", "", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "==", "INT32_MIN", ")", "{", "Offset", "=", "", ";", "isAdd", "=", "false", ";", "}", "else", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";", "isAdd", "=", "false", ";", "}", "Imm12", "=", "Offset", ";", "}", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Binary", "=", "Imm12", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<", "", ")"], "ground_truth": [";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47266, "Length": 192, "Cover_Rate": 0.7300380228136882} {"Template_token": ["", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm12", "=", "", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "==", "INT32_MIN", ")", "{", "Offset", "=", "", ";", "isAdd", "=", "false", ";", "}", "else", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";", "isAdd", "=", "false", ";", "}", "Imm12", "=", "Offset"], "ground_truth": [";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47267, "Length": 145, "Cover_Rate": 0.5513307984790875} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm5", "=", "MO1", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrModeISOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47268, "Length": 41, "Cover_Rate": 0.43617021276595747} {"Template_token": ["", "}", "else", "if", "(", "offset", "<", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "if", "(", "SoImmVal", "==", "-", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "}", "}", "else", "{", "SoImmVal", "=", "", "(", "offset", ")", ";", "if", "(", "SoImmVal", "==", "-", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "("], "ground_truth": ["offset", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47269, "Length": 84, "Cover_Rate": 0.4057971014492754} {"Template_token": ["", "getBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx"], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getARMBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47270, "Length": 35, "Cover_Rate": 0.35353535353535354} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "HasConditionalBranch", "(", "MI", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "}", "return", "MO", ".", "getImm", "(", ")", ">>"], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter1", "Func": "getARMBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47271, "Length": 56, "Cover_Rate": 0.5656565656565656} {"Template_token": ["", "getBitfieldInvertedMaskOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "uint32_t", "msb", "=", "(", "", "-", "countLeadingZeros", "(", "v"], "ground_truth": [")", ")", "-", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47272, "Length": 68, "Cover_Rate": 0.6938775510204082} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "v", "=", "~", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "lsb", "=", "countTrailingZeros", "(", "v", ")", ";", "uint32_t", "msb", "=", "(", "", "-", "countLeadingZeros", "(", "v", ")", ")", "-", "", ";", "assert", "(", "v", "!=", "", "&&", "lsb", "<", "", "&&", "msb", "<", "", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getBitfieldInvertedMaskOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47273, "Length": 61, "Cover_Rate": 0.6224489795918368} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">"], "ground_truth": ["&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "File": "ARMMCCodeEmitter1", "Func": "getBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47274, "Length": 27, "Cover_Rate": 0.421875} {"Template_token": ["", "unsigned", "getCCOutOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "MI", ".", "getOperand", "(", "Op", ")", ".", "getReg", "(", ")"], "ground_truth": ["==", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getCCOutOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47275, "Length": 39, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "unsigned", "Rm", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShImm", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "bool", "isAdd", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "", ";", "", "ShOp", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "SBits", "=", "getShiftOp"], "ground_truth": ["(", "ShOp", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getLdStSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47276, "Length": 64, "Cover_Rate": 0.3047619047619048} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "switch", "(", "Reg", ")", "{", "default", ":", "return", "RegNo", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", "."], "ground_truth": ["isFPImm", "(", ")", ")", "{"], "File": "ARMMCCodeEmitter1", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47277, "Length": 122, "Cover_Rate": 0.5350877192982456} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "MO", ".", "getFPImm", "(", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "", ")", ".", "getLimitedValue", "(", ")", ")", ";", "}", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47278, "Length": 100, "Cover_Rate": 0.43859649122807015} {"Template_token": ["", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getNEONVcvtImm32OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47279, "Length": 14, "Cover_Rate": 0.35} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "bool", "isAdd", "=", "MO1", ".", "getImm", "(", ")", "!=", "", ";", "return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")"], "ground_truth": ["|", "(", "isAdd", "<<", "", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47280, "Length": 59, "Cover_Rate": 0.6781609195402298} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "bool", "isAdd", "=", "MO1", ".", "getImm", "(", ")", "!=", "", ";", "return", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "|", "(", "isAdd"], "ground_truth": ["<<", "", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getPostIdxRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47281, "Length": 47, "Cover_Rate": 0.5402298850574713} {"Template_token": ["", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "", "<<"], "ground_truth": ["RegNo", ";"], "File": "ARMMCCodeEmitter1", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47282, "Length": 95, "Cover_Rate": 0.4797979797979798} {"Template_token": ["", "getShiftRight16Imm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "("], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47283, "Length": 38, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "getShiftRight16Imm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getShiftRight16Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47284, "Length": 38, "Cover_Rate": 0.9047619047619048} {"Template_token": ["", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47285, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getShiftRight32Imm", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "", "-", "MI", ".", "getOperand", "(", "Op"], "ground_truth": [")", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47286, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "return", "", "-", "MI", ".", "getOperand", "(", "Op", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getShiftRight8Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47287, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "getSOImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "SoImm", "=", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";", "int", "SoImmVal", "=", "", "(", "SoImm", ")", ";", "assert", "(", "SoImmVal", "!=", "-", "", "&&", "", ")", ";", "unsigned", "Binary", "=", "(", "", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "", ")", "<<", "", ";", "Binary", "|=", "", "(", "(", "unsigned", ")"], "ground_truth": ["SoImmVal", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47288, "Length": 84, "Cover_Rate": 0.875} {"Template_token": ["", "getT2AddrModeImm0_1020s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO"], "ground_truth": [".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47289, "Length": 68, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm8", "=", "MO1", ".", "getImm", "(", ")", ";", "return", "(", "Reg", "<<", "", ")"], "ground_truth": ["|", "Imm8", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47290, "Length": 50, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "getT2AddrModeImm12OffsetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Value", "=", "", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";", "Value", "|=", "tmp"], "ground_truth": ["&", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm12OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47291, "Length": 77, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "unsigned", "Value", "=", "", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value"], "ground_truth": ["|=", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm8OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47292, "Length": 47, "Cover_Rate": 0.5595238095238095} {"Template_token": ["", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO1", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";", "Value", "|=", "tmp", "&", "", ";", "return", "Value"], "ground_truth": [";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm8OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47293, "Length": 39, "Cover_Rate": 0.4642857142857143} {"Template_token": ["", "getT2AddrModeImm8OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";", "Value", "|=", "tmp"], "ground_truth": ["&", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47294, "Length": 108, "Cover_Rate": 0.9391304347826087} {"Template_token": ["", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Binary", "=", "(", "Imm8", ">>", "", ")", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<", "", ")", ";", "return"], "ground_truth": ["Binary", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47295, "Length": 108, "Cover_Rate": 0.5595854922279793} {"Template_token": ["", "int32_t", "Imm8", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "Imm8", ">=", "", ";", "if", "(", "Imm8", "<", "", ")", "Imm8", "=", "-", "(", "uint32_t", ")", "Imm8", ";", "Imm8", "/=", "", ";", "uint32_t", "Binary", "=", "Imm8", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "return"], "ground_truth": ["Binary", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2Imm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47296, "Length": 61, "Cover_Rate": 0.6853932584269663} {"Template_token": ["", "getT2Imm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "int32_t", "Imm8", "=", "MI", ".", "getOperand", "(", "OpIdx", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2Imm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47297, "Length": 38, "Cover_Rate": 0.42696629213483145} {"Template_token": ["", "unsigned", "SoImm", "=", "MI", ".", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ";", "unsigned", "Encoded", "=", "", "(", "SoImm"], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2SOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47298, "Length": 22, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "Binary", "|=", "SBits", "<<", ""], "ground_truth": [";"], "File": "ARMMCCodeEmitter1", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47299, "Length": 81, "Cover_Rate": 0.4308510638297872} {"Template_token": ["", "getT2SORegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits"], "ground_truth": ["=", "", ";", "break", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47300, "Length": 115, "Cover_Rate": 0.6117021276595744} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->"], "ground_truth": ["getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47301, "Length": 44, "Cover_Rate": 0.4489795918367347} {"Template_token": ["", "getThumbAddrModeRegRegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rm", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->"], "ground_truth": ["getEncodingValue", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47302, "Length": 85, "Cover_Rate": 0.8673469387755102} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getThumbAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup"], "ground_truth": [">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "File": "ARMMCCodeEmitter1", "Func": "getThumbAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47303, "Length": 27, "Cover_Rate": 0.38028169014084506} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ","], "ground_truth": ["OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47304, "Length": 23, "Cover_Rate": 0.323943661971831} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "return", "(", "MO", ".", "getImm", "("], "ground_truth": [")", ">>", "", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBCCTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47305, "Length": 45, "Cover_Rate": 0.6} {"Template_token": ["", "getThumbBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "return", "encodeThumbBLOffset", "(", "MO", "."], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47306, "Length": 68, "Cover_Rate": 0.918918918918919} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getThumbBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx"], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47307, "Length": 38, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "getThumbBLXTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "("], "ground_truth": ["MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47308, "Length": 58, "Cover_Rate": 0.7837837837837838} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "return", "encodeThumbBLOffset", "(", "MO", "."], "ground_truth": ["getImm", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47309, "Length": 44, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "("], "ground_truth": ["MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBRTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47310, "Length": 23, "Cover_Rate": 0.30666666666666664} {"Template_token": ["", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ","], "ground_truth": ["", ",", "Fixups", ",", "STI", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbBRTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47311, "Length": 23, "Cover_Rate": 0.30666666666666664} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "return", "(", "MO", ".", "getImm", "(", ")"], "ground_truth": [">>", "", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbCBTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47312, "Length": 45, "Cover_Rate": 0.6} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "return", "(", "MO", ".", "getImm", "(", ")", ">>", ""], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbCBTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47313, "Length": 45, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "J2", "=", "(", "Val", "&", "", ")", ";", "if", "(", "I", "^", "J1", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";", "if", "(", "I", "^", "J2", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";", "return"], "ground_truth": ["Val", ";"], "File": "ARMMCCodeEmitter1", "Func": "getUnconditionalBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47314, "Length": 44, "Cover_Rate": 0.30985915492957744} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ",", "STI", ")", ";", "else", "Val", "=", "MO", ".", "getImm", "(", ")", ">>", "", ";", "bool", "I", "=", "(", "Val", "&", "", ")", ";", "bool", "J1", "=", "(", "Val", "&", "", ")", ";", "bool", "J2", "=", "(", "Val", "&", "", ")", ";", "if", "(", "I", "^", "J1", ")", "Val", "&=", "~", "", ";", "else", "Val", "|=", "", ";", "if", "(", "I", "^", "J2", ")", "Val", "&=", "~", "", ";", "else", "Val", "|="], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter1", "Func": "getUnconditionalBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47315, "Length": 104, "Cover_Rate": 0.7323943661971831} {"Template_token": ["", "for", "(", "int", "i", "=", "", ";", "i", "<", "NumOp", "-", "", ";", "++", "i", ")", "{", "const", "MCOperand", "&", "MCOp1", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "const", "MCOperand", "&", "MCOp2", "=", "MI", ".", "getOperand", "(", "i", "+", "", ")", ";", "if", "(", "MCOp1", ".", "isImm", "(", ")", "&&", "MCOp2", ".", "isReg", "(", ")", "&&", "(", "MCOp2", ".", "getReg", "(", ")", "==", "", "||", "MCOp2", ".", "getReg", "(", ")", "==", "", ")", ")", "{", "if", "(", "", "(", "MCOp1", ".", "getImm", "(", ")", ")", "!=", "", ")", "return", "true", ";", "}", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMMCCodeEmitter1", "Func": "HasConditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47316, "Length": 98, "Cover_Rate": 0.7480916030534351} {"Template_token": ["", "bool", "isThumb", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")"], "ground_truth": ["!=", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47317, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "", ")", "!="], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter1", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47318, "Length": 13, "Cover_Rate": 0.5} {"Template_token": ["", "return", "isThumb", "(", "STI", ")", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "&"], "ground_truth": ["", ")", "!=", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47319, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "return", "isThumb", "(", "STI", ")", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "&"], "ground_truth": ["", ")", "!=", "", ";"], "File": "ARMMCCodeEmitter1", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47320, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "NEONThumb2LoadStorePostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "isThumb2", "(", "STI", ")"], "ground_truth": [")", "{"], "File": "ARMMCCodeEmitter1", "Func": "NEONThumb2LoadStorePostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47321, "Length": 28, "Cover_Rate": 0.6829268292682927} {"Template_token": ["", "if", "(", "isThumb2", "(", "STI", ")", ")", "{", "EncodedValue", "|=", "", ";", "}", "return", "EncodedValue"], "ground_truth": [";"], "File": "ARMMCCodeEmitter1", "Func": "NEONThumb2V8PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47322, "Length": 16, "Cover_Rate": 0.43243243243243246} {"Template_token": ["", "VFPThumb2PostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "isThumb2", "(", "STI", ")", ")", "{", "EncodedValue", "&=", "", ";", "EncodedValue", "|=", "", ";", "}", "return", "EncodedValue"], "ground_truth": [";"], "File": "ARMMCCodeEmitter1", "Func": "VFPThumb2PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47323, "Length": 37, "Cover_Rate": 0.9024390243902439} {"Template_token": ["", "MCCodeEmitter", "*", "llvm", "::", "createLEMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ","], "ground_truth": ["MCContext", "&", "Ctx", ")", "{"], "File": "ARMMCCodeEmitter21", "Func": "createARMLEMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47324, "Length": 26, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "if", "(", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "MCExpr", "*", "16Expr", "=", "cast", "<", "MCExpr", ">", "(", "E", ")", ";", "E", "=", "16Expr", "->", "getSubExpr", "(", ")", ";", "if", "(", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "E", ")", ")", "{", "const", "int64_t", "Value", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">", "UINT32_MAX", ")", "report_fatal_error", "(", "", ")", ";", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "VK__HI16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ">>", "", ";", "case", "MCExpr", "::", "VK__LO16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "VK__HI16", ":", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", ""], "ground_truth": [":", "", ")", ";"], "File": "ARMMCCodeEmitter21", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47325, "Length": 156, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "unsigned", "getSOImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FK_Data_4", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", ""], "ground_truth": [";"], "File": "ARMMCCodeEmitter21", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47326, "Length": 90, "Cover_Rate": 0.5732484076433121} {"Template_token": ["", "unsigned", "getSOImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FK_Data_4", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr"], "ground_truth": [",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "ARMMCCodeEmitter21", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47327, "Length": 87, "Cover_Rate": 0.554140127388535} {"Template_token": ["", "if", "(", "Value", ">", "UINT32_MAX", ")", "report_fatal_error", "(", "", ")", ";", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "VK__HI16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ">>", "", ";", "case", "MCExpr", "::", "VK__LO16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "VK__HI16", ":", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "", ":", "", ")", ";", "break", ";", "case", "MCExpr", "::", "VK__LO16", ":", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "", ":", "", ")", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "E", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter23", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47328, "Length": 151, "Cover_Rate": 0.5136054421768708} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FK_Data_4", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}", "return", "MO", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter23", "Func": "getModImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47329, "Length": 52, "Cover_Rate": 0.5252525252525253} {"Template_token": ["", "unsigned", "getModImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "ST", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isExpr"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMMCCodeEmitter25", "Func": "getModImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47330, "Length": 46, "Cover_Rate": 0.46464646464646464} {"Template_token": ["", "case", "MCExpr", "::", "SymbolRef", ":", "return", "false", ";", "case", "MCExpr", "::", "Binary", ":"], "ground_truth": ["return", "true", ";"], "File": "ARMMCCodeEmitter26", "Func": "EvaluateAsPCRel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47331, "Length": 16, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "HasConditionalBranch", "(", "MI", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "}", "return", "MO", ".", "getImm", "(", ")"], "ground_truth": [">>", "", ";"], "File": "ARMMCCodeEmitter26", "Func": "getARMBLXTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47332, "Length": 63, "Cover_Rate": 0.7} {"Template_token": ["", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "MCExpr", "::", "VK__HI16", ":", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "break", ";", "case", "MCExpr", "::", "VK__LO16", ":", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "="], "ground_truth": ["MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";"], "File": "ARMMCCodeEmitter26", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47333, "Length": 94, "Cover_Rate": 0.3574144486692015} {"Template_token": ["", "MCFixupKind", "Kind", ";", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "MCExpr", "::", "VK__HI16", ":", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "break", ";", "case", "MCExpr", "::", "VK__LO16", ":", "if", "(", "!", "isTargetDarwin", "(", ")", "&&", "EvaluateAsPCRel", "(", "E", ")", ")", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", ")", "?", "", ":", "", ")", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "E", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return"], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter26", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47334, "Length": 139, "Cover_Rate": 0.5285171102661597} {"Template_token": ["", "bool", "DPRRegs", "=", "llvm", "::", "MCRegisterClasses", "[", "", "]", ".", "contains", "(", "Reg", ")", ";", "unsigned", "Binary", "=", "", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "", ";", "Binary", "|=", "(", "RegNo", "&", "", ")", "<<", "", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "", "<<", "RegNo", ";", "}", "}", "return", "Binary"], "ground_truth": [";"], "File": "ARMMCCodeEmitter26", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47335, "Length": 129, "Cover_Rate": 0.6972972972972973} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "Binary", "|=", "", ";", "return", "Binary", ";", "}", "Binary", "|=", "SBits", "<<", "", ";", "unsigned", "Offset", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "assert", "(", "Offset", "&&", "", ")", ";", "if", "(", "Offset", "==", "", ")", "Offset", "=", "", ";", "return", "Binary", "|", "(", "Offset", "<<", "", ")"], "ground_truth": [";"], "File": "ARMMCCodeEmitter26", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47336, "Length": 98, "Cover_Rate": 0.49746192893401014} {"Template_token": ["", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "VK__HI16", ":", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "", ":", "", ")", ";", "break", ";", "case", "MCExpr", "::", "VK__LO16", ":", "Kind", "=", "MCFixupKind", "(", "isThumb2", "(", "STI", ")", "?", "", ":", "", ")", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "", ",", "E", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "", ";", "}", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter28", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47337, "Length": 109, "Cover_Rate": 0.3707482993197279} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getHiLo16ImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "E", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "MCExpr", "*", "16Expr", "=", "cast", "<", "MCExpr", ">", "(", "E", ")", ";", "E", "=", "16Expr", "->", "getSubExpr", "(", ")", ";", "if", "(", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "E", ")", ")", "{", "const", "int64_t", "Value", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "Value", ">", "UINT32_MAX", ")", "report_fatal_error", "(", "", ")", ";", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "case", "MCExpr", "::", "VK__HI16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ">>", "", ";", "case", "MCExpr", "::", "VK__LO16", ":", "return", "(", "int32_t", "(", "Value", ")", "&", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "}", "switch", "(", "16Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCExpr", "::", "VK__HI16"], "ground_truth": [":"], "File": "ARMMCCodeEmitter28", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47338, "Length": 216, "Cover_Rate": 0.7346938775510204} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "E", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "MCExpr", "*", "16Expr", "=", "cast", "<", "MCExpr", ">", "(", "E", ")", ";", "E", "=", "16Expr", "->", "getSubExpr", "(", ")", ";", "if", "(", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "E", ")", ")", "{", "const", "int64_t", "Value", "=", "MCE"], "ground_truth": ["->", "getValue", "(", ")", ";"], "File": "ARMMCCodeEmitter29", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47339, "Length": 107, "Cover_Rate": 0.33753943217665616} {"Template_token": ["", "EncodeAddrModeOpValues", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "unsigned", "&", "Reg", ",", "unsigned", "&", "Imm", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "("], "ground_truth": [")", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "EncodeAddrModeOpValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47340, "Length": 70, "Cover_Rate": 0.546875} {"Template_token": ["", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "uint32_t", "Binary", "=", "getAddrMode2OffsetOpValue", "(", "MI", ",", "OpIdx", "+"], "ground_truth": ["", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47341, "Length": 44, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";", "if", "(", "!", "isImm", ")", "Imm8", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", "Imm8", "|", "(", "isAdd", "<<", "", ")", "|", "(", "isImm"], "ground_truth": ["<<", "", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode3OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47342, "Length": 45, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "bool", "isAdd", "=", "", "(", "Imm", ")", "==", "", ";", "bool", "isImm", "=", "MO", ".", "getReg", "(", ")", "==", "", ";", "uint32_t", "Imm8", "=", "", "(", "Imm", ")", ";", "if", "(", "!", "isImm", ")", "Imm8", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO"], "ground_truth": [".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode3OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47343, "Length": 51, "Cover_Rate": 0.3923076923076923} {"Template_token": ["", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}", "return", "RegNo", "|", "(", "Align", "<<", ""], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode6AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47344, "Length": 61, "Cover_Rate": 0.4765625} {"Template_token": ["", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode6DupAddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47345, "Length": 42, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getAddrMode6OffsetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups"], "ground_truth": [")", "const", "{"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode6OffsetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47346, "Length": 22, "Cover_Rate": 0.34375} {"Template_token": ["", "getAddrMode6OneLane32AddressOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "", ")", ";", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";", "break", ";", "}", "return", "RegNo", "|", "(", "Align"], "ground_truth": ["<<", "", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode6OneLane32AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47347, "Length": 118, "Cover_Rate": 0.9672131147540983} {"Template_token": ["", "int", "SoImmVal", ";", "if", "(", "offset", "==", "INT32_MIN", ")", "{", "Val", "=", "", ";", "SoImmVal", "=", "", ";", "}", "else", "if", "(", "offset", "<", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "if", "(", "SoImmVal", "==", "-", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "}", "}"], "ground_truth": ["else", "{"], "File": "ARMMCCodeEmitter2", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47348, "Length": 71, "Cover_Rate": 0.355} {"Template_token": ["", "else", "Binary", "|=", "NumRegs", "*", "", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "", "<<"], "ground_truth": ["RegNo", ";"], "File": "ARMMCCodeEmitter2", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47349, "Length": 62, "Cover_Rate": 0.32124352331606215} {"Template_token": ["", "unsigned", "MCCodeEmitter", "::", "getSORegImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "="], "ground_truth": ["", ";", "break", ";"], "File": "ARMMCCodeEmitter2", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47350, "Length": 131, "Cover_Rate": 0.6717948717948717} {"Template_token": ["", "getSORegRegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "", "SOpc", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", "."], "ground_truth": ["getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getSORegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47351, "Length": 89, "Cover_Rate": 0.41203703703703703} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2AddrModeImm0_1020s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "", ")", ";", "unsigned", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "("], "ground_truth": [")", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47352, "Length": 66, "Cover_Rate": 0.7764705882352941} {"Template_token": ["", "unsigned", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm8", "=", "MO1", ".", "getImm", "(", ")", ";", "return", "(", "Reg", "<<", "", ")"], "ground_truth": ["|", "Imm8", ";"], "File": "ARMMCCodeEmitter2", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47353, "Length": 36, "Cover_Rate": 0.4235294117647059} {"Template_token": ["", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", "", ";", "int32_t", "tmp", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "if", "(", "tmp", "<", "", ")", "tmp", "=", "abs", "(", "tmp", ")", ";", "else", "Value", "|=", "", ";", "Value", "|=", "tmp"], "ground_truth": ["&", "", ";"], "File": "ARMMCCodeEmitter2", "Func": "getT2AddrModeImm8OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47354, "Length": 84, "Cover_Rate": 0.7636363636363637} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getT2AddrModeImm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Reg", ",", "Imm8", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", "."], "ground_truth": ["getExpr", "(", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47355, "Length": 97, "Cover_Rate": 0.521505376344086} {"Template_token": ["", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<="], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter2", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47356, "Length": 50, "Cover_Rate": 0.42735042735042733} {"Template_token": ["", "const", "MCOperand", "&", "MO3", "=", "MI", ".", "getOperand", "(", "OpNum", "+", "", ")", ";", "unsigned", "Value", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "Value", "<<=", ""], "ground_truth": [";"], "File": "ARMMCCodeEmitter2", "Func": "getT2AddrModeSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47357, "Length": 36, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "", "SOpc", "=", "", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "SBits", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "SBits", "=", "", ";", "break", ";", "}", "Binary", "|=", "SBits", "<<", "", ";", "if", "(", "SOpc", "==", ""], "ground_truth": [")", "return", "Binary", ";"], "File": "ARMMCCodeEmitter2", "Func": "getT2SORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47358, "Length": 102, "Cover_Rate": 0.5573770491803278} {"Template_token": ["", "if", "(", "isThumb2", "(", ")", ")", "{", "EncodedValue", "|="], "ground_truth": ["", ";"], "File": "ARMMCCodeEmitter2", "Func": "NEONThumb2V8PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47359, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", ""], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter43", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47360, "Length": 71, "Cover_Rate": 0.35148514851485146} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ")", ")", ";", "++", "MCNumCPRelocations"], "ground_truth": [";"], "File": "ARMMCCodeEmitter43", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47361, "Length": 90, "Cover_Rate": 0.44554455445544555} {"Template_token": ["", "unsigned", "RegNo", "=", "getRegisterNumbering", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "Align", "=", "", ";", "break", ";", "case", "", ":", "Align", "=", "", ";"], "ground_truth": ["break", ";"], "File": "ARMMCCodeEmitter43", "Func": "getAddrMode6OneLane32AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47362, "Length": 57, "Cover_Rate": 0.49137931034482757} {"Template_token": ["", "getAddrModeImm12OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Reg", ",", "Imm12", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm12", "=", "", ";", "isAdd", "=", "false", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";", "isAdd", "=", "false", ";", "}", "Imm12", "=", "Offset", ";", "}", "}", "else", "isAdd", "=", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm12", ",", "Fixups", ")", ";", "uint32_t", "Binary", "=", "Imm12", "&", "", ";", "if", "(", "isAdd", ")", "Binary", "|=", "(", "", "<<", "", ")", ";", "Binary", "|=", "(", "Reg", "<<"], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter43", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47363, "Length": 211, "Cover_Rate": 0.9336283185840708} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getHiLo16ImmOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "const", "MCExpr", "*", "E", "=", "MO", ".", "getExpr", "(", ")", ";", "if", "(", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "MCExpr", "*", "16Expr", "=", "cast", "<", "MCExpr", ">", "(", "E", ")", ";", "E", "=", "16Expr", "->", "getSubExpr", "(", ")", ";", "MCFixupKind", "Kind"], "ground_truth": [";"], "File": "ARMMCCodeEmitter43", "Func": "getHiLo16ImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47364, "Length": 103, "Cover_Rate": 0.39615384615384613} {"Template_token": ["", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind"], "ground_truth": ["(", "", ")", ";"], "File": "ARMMCCodeEmitter43", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47365, "Length": 72, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "getRegisterNumbering", "(", "", ")", ";", "Imm8", "=", "", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "("], "ground_truth": ["", ")", ";"], "File": "ARMMCCodeEmitter43", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47366, "Length": 72, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "", ")", ";", "Imm12", "=", "", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "isAdd", "=", "false", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "Reg", "=", "", ";", "int32_t", "Offset", "=", "MO", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "==", "INT32_MIN", ")", "{", "Offset", "=", "", ";", "isAdd", "=", "false", ";", "}", "else", "if", "(", "Offset", "<", "", ")", "{", "Offset", "*=", "-", "", ";", "isAdd", "="], "ground_truth": ["false", ";"], "File": "ARMMCCodeEmitter4", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47367, "Length": 139, "Cover_Rate": 0.5450980392156862} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "int64_t", "offset", "=", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "Val", "=", "", ";", "int", "SoImmVal", ";", "if", "(", "offset", "==", "INT32_MIN", ")", "{", "Val", "=", "", ";", "SoImmVal", "=", "", ";", "}", "else", "if", "(", "offset", "<", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "if", "(", "SoImmVal", "==", "-", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "}", "}", "else", "{", "SoImmVal", "=", "", "(", "offset", ")", ";", "if", "(", "SoImmVal", "==", "-", "", ")", "{", "Val", "=", "", ";", "offset", "*=", "-", "", ";", "SoImmVal", "=", "", "(", "offset", ")", ";", "}", "}", "assert", "(", "SoImmVal", "!=", "-", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMMCCodeEmitter4", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47368, "Length": 160, "Cover_Rate": 0.8} {"Template_token": ["", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "Val", "=", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "", ",", "Fixups", ")", ";", "else", "Val", "=", "MO", ".", "getImm", "(", ")", ">>", "", ";", "bool", "I", "=", "(", "Val", "&", ""], "ground_truth": [")", ";"], "File": "ARMMCCodeEmitter4", "Func": "getUnconditionalBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47369, "Length": 53, "Cover_Rate": 0.3897058823529412} {"Template_token": ["", "uint32_t", "MCCodeEmitter", "::", "getBLTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand"], "ground_truth": ["(", "OpIdx", ")", ";"], "File": "ARMMCCodeEmitter51", "Func": "getARMBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47370, "Length": 33, "Cover_Rate": 0.5} {"Template_token": ["", "return", "new", "(", "Ctx", ")", "MCExpr", "("], "ground_truth": ["Kind", ",", "Expr", ")", ";"], "File": "ARMMCExpr (2)", "Func": "create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47371, "Length": 12, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "Streamer", ".", "visitUsedExpr", "(", "*", "getSubExpr", "("], "ground_truth": [")", ")", ";"], "File": "ARMMCExpr (2)", "Func": "visitUsedExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47372, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "Streamer", ".", "visitUsedExpr", "(", "*"], "ground_truth": ["getSubExpr", "(", ")", ")", ";"], "File": "ARMMCExpr (2)", "Func": "visitUsedExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47373, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "bool", "EvaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ",", "const", "MCFixup"], "ground_truth": ["*", "Fixup", ")", "const", "override", "{"], "File": "ARMMCExpr10", "Func": "EvaluateAsRelocatableImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47374, "Length": 20, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "bool", "EvaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ","], "ground_truth": ["const", "MCFixup", "*", "Fixup", ")", "const", "override", "{"], "File": "ARMMCExpr10", "Func": "EvaluateAsRelocatableImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47375, "Length": 20, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "void", "MCExpr", "::", "AddValueSymbols", "(", "MCAssembler", "*", "Asm", ")", "const", "{", "AddValueSymbols_", "(", "getSubExpr", "(", ")"], "ground_truth": [",", "Asm", ")", ";"], "File": "ARMMCExpr11", "Func": "AddValueSymbols", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47376, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "AddValueSymbols_", "(", "getSubExpr", "(", ")", ","], "ground_truth": ["Asm", ")", ";"], "File": "ARMMCExpr11", "Func": "AddValueSymbols", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47377, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "break", ";", "case", "MCExpr", "::", "Binary", ":", "{", "const", "MCBinaryExpr", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Value", ")", ";", "AddValueSymbols_", "(", "BE", "->", "getLHS", "(", ")", ",", "Asm", ")", ";", "AddValueSymbols_", "(", "BE", "->", "getRHS"], "ground_truth": ["(", ")", ",", "Asm", ")", ";"], "File": "ARMMCExpr11", "Func": "AddValueSymbols_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47378, "Length": 43, "Cover_Rate": 0.3208955223880597} {"Template_token": ["", "AddValueSymbols_", "(", "BE", "->", "getRHS", "(", ")", ",", "Asm", ")", ";", "break", ";", "}", "case", "MCExpr", "::", "SymbolRef", ":", "Asm", "->", "getOrCreateSymbolData", "(", "cast", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", "->", "getSymbol", "(", ")", ")", ";", "break", ";", "case", "MCExpr", "::"], "ground_truth": ["Unary", ":"], "File": "ARMMCExpr13", "Func": "AddValueSymbols_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47379, "Length": 43, "Cover_Rate": 0.3115942028985507} {"Template_token": ["", "static", "bool", "classof", "(", "const", "MCExpr", "*"], "ground_truth": [")", "{"], "File": "ARMMCExpr13", "Func": "classof", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47380, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "return", "getSubExpr", "(", ")", "->", "FindAssociatedSection", "(", ")"], "ground_truth": [";"], "File": "ARMMCExpr13", "Func": "FindAssociatedSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47381, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "const", "MCExpr", "*", "Expr", "=", "getSubExpr", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS", "<<", "'('", ";", "Expr", "->", "print", "("], "ground_truth": ["OS", ")", ";"], "File": "ARMMCExpr13", "Func": "PrintImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47382, "Length": 32, "Cover_Rate": 0.34408602150537637} {"Template_token": ["", "case", "VK__HI16", ":", "OS", "<<", "", ";", "break", ";", "case", "VK__LO16", ":", "OS", "<<", "", ";", "break", ";", "}", "const", "MCExpr", "*", "Expr", "=", "getSubExpr", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS", "<<", "'('", ";", "Expr", "->", "print"], "ground_truth": ["(", "OS", ")", ";"], "File": "ARMMCExpr15", "Func": "printImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47383, "Length": 51, "Cover_Rate": 0.5604395604395604} {"Template_token": ["", "static", "const", "MCExpr", "*", "createLower16", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "create", "(", "VK__LO16", ",", "Expr", ","], "ground_truth": ["Ctx", ")", ";"], "File": "ARMMCExpr16", "Func": "createLower16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47384, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "create", "(", "VK__HI16", ",", "Expr", ",", "Ctx"], "ground_truth": [")", ";"], "File": "ARMMCExpr16", "Func": "createUpper16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47385, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "bool", "evaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ",", "const", "MCFixup", "*", "Fixup", ")", "const", "override", "{", "return"], "ground_truth": ["false", ";"], "File": "ARMMCExpr16", "Func": "evaluateAsRelocatableImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47386, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "return", "getSubExpr", "(", ")", "->"], "ground_truth": ["findAssociatedFragment", "(", ")", ";"], "File": "ARMMCExpr17", "Func": "findAssociatedFragment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47387, "Length": 9, "Cover_Rate": 0.5} {"Template_token": ["", "return", "E", "->", "getKind", "(", ")"], "ground_truth": ["==", "MCExpr", "::", "Target", ";"], "File": "ARMMCExpr", "Func": "classof", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47388, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "return", "new", "(", "Ctx", ")", "MCExpr", "(", "Kind", ",", "Expr"], "ground_truth": [")", ";"], "File": "ARMMCExpr", "Func": "Create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47389, "Length": 12, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "static", "const", "MCExpr", "*", "CreateLower16", "(", "const", "MCExpr", "*"], "ground_truth": ["Expr", ",", "MCContext", "&", "Ctx", ")", "{"], "File": "ARMMCExpr", "Func": "CreateLower16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47390, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "return", "Create", "(", "VK__HI16", ",", "Expr"], "ground_truth": [",", "Ctx", ")", ";"], "File": "ARMMCExpr", "Func": "CreateUpper16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47391, "Length": 10, "Cover_Rate": 0.37037037037037035} {"Template_token": ["", "static", "const", "MCExpr", "*", "CreateUpper16", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "Create", "(", "VK__HI16", ",", "Expr"], "ground_truth": [",", "Ctx", ")", ";"], "File": "ARMMCExpr", "Func": "CreateUpper16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47392, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "return", "getSubExpr", "(", ")", "->"], "ground_truth": ["FindAssociatedSection", "(", ")", ";"], "File": "ARMMCExpr", "Func": "FindAssociatedSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47393, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "VariantKind", "getKind", "(", ")", "const", "{", "return"], "ground_truth": ["Kind", ";"], "File": "ARMMCExpr", "Func": "getKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47394, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "const", "MCExpr", "*", "getSubExpr"], "ground_truth": ["(", ")", "const", "{"], "File": "ARMMCExpr", "Func": "getSubExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47395, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "VK__HI16", ":", "OS", "<<", "", ";", "break", ";", "case", "VK__LO16", ":", "OS", "<<", "", ";", "break", ";", "}", "const", "MCExpr", "*", "Expr", "=", "getSubExpr", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS"], "ground_truth": ["<<", "'('", ";"], "File": "ARMMCExpr", "Func": "PrintImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47396, "Length": 51, "Cover_Rate": 0.5604395604395604} {"Template_token": ["", "MCInst", "Noop", ";", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getNoop", "(", "Noop", ")", ";", "for", "(", "int8_t", "I", "=", "", ";", "I", "<", "NoopsInSledCount", ";", "I", "++", ")", "OutStreamer", "->", "EmitInstruction", "(", "Noop", ",", "getSubtargetInfo", "(", ")", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "Target", ")", ";", "recordSled", "(", "CurSled", ",", "MI", ",", "Kind"], "ground_truth": [")", ";"], "File": "ARMMCInstLower10", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47397, "Length": 55, "Cover_Rate": 0.3107344632768362} {"Template_token": ["", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "MCInst", "Noop"], "ground_truth": [";"], "File": "ARMMCInstLower10", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47398, "Length": 57, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "if", "(", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "llvm_unreachable", "(", "", ")", ";", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "bool", "ignored", ";", "Val", ".", "convert", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APFloat", "::", "rmTowardZero", ",", "&", "ignored", ")", ";", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Val", ".", "convertToDouble", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "return", "false"], "ground_truth": [";"], "File": "ARMMCInstLower10", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47399, "Length": 141, "Cover_Rate": 0.4171597633136095} {"Template_token": ["", "EmitSled", "(", "MI", ",", "SledKind", "::", "FUNCTION_ENTER"], "ground_truth": [")", ";"], "File": "ARMMCInstLower10", "Func": "LowerPATCHABLE_FUNCTION_ENTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47400, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "AsmPrinter", "::", "LowerPATCHABLE_FUNCTION_EXIT", "(", "const", "MachineInstr"], "ground_truth": ["&", "MI", ")", "{"], "File": "ARMMCInstLower10", "Func": "LowerPATCHABLE_FUNCTION_EXIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47401, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "EmitSled", "(", "MI", ",", "SledKind", "::", "FUNCTION_EXIT"], "ground_truth": [")", ";"], "File": "ARMMCInstLower10", "Func": "LowerPATCHABLE_FUNCTION_EXIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47402, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "AsmPrinter", "::", "LowerPATCHABLE_TAIL_CALL", "(", "const", "MachineInstr", "&", "MI", ")", "{", "EmitSled", "(", "MI", ",", "SledKind"], "ground_truth": ["::", "TAIL_CALL", ")", ";"], "File": "ARMMCInstLower10", "Func": "LowerPATCHABLE_TAIL_CALL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47403, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "createUpper16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "}", "break", ";", "}", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_PLT", ",", "OutContext", ")", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::"], "ground_truth": ["create", "(", "MO", ".", "getOffset", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMMCInstLower14", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47404, "Length": 95, "Cover_Rate": 0.4377880184331797} {"Template_token": ["", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "MCInst", "Noop", ";", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getNoopForElfTarget", "(", "Noop", ")", ";", "for", "(", "int8_t", "I", "=", "", ";", "I", "<", "NoopsInSledCount", ";", "I", "++", ")", "{", "OutStreamer", "->", "EmitInstruction", "(", "Noop", ",", "getSubtargetInfo", "(", ")", ")", ";", "}", "OutStreamer", "->", "EmitLabel", "(", "Target", ")", ";", "recordSled", "(", "CurSled", ",", "MI", ",", "Kind"], "ground_truth": [")", ";"], "File": "ARMMCInstLower15", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47405, "Length": 92, "Cover_Rate": 0.5139664804469274} {"Template_token": ["", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "createLower16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "createUpper16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "return", "MCOperand", "::", "createExpr", "(", "Expr"], "ground_truth": [")", ";"], "File": "ARMMCInstLower15", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47406, "Length": 122, "Cover_Rate": 0.6931818181818182} {"Template_token": ["", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "bool", "ignored", ";", "Val", ".", "convert", "(", "APFloat", "::", "IEEEdouble", ",", "APFloat", "::", "rmTowardZero", ",", "&", "ignored", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateFPImm", "(", "Val", ".", "convertToDouble", "(", ")", ")", ";", "break", ";", "}", "OutMI", ".", "addOperand", "("], "ground_truth": ["MCOp", ")", ";"], "File": "ARMMCInstLower18", "Func": "LowerARMMachineInstrToMCInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47407, "Length": 192, "Cover_Rate": 0.48484848484848486} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitSled", "(", "const", "MachineInstr", "&", "MI", ",", "SledKind", "Kind", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")", "{", "MI", ".", "emitError", "(", "", "", ")", ";", "return", ";", "}", "static", "const", "int8_t", "NoopsInSledCount", "=", "", ";", "OutStreamer", "->", "emitCodeAlignment", "(", "", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", ""], "ground_truth": [",", "true", ")", ";"], "File": "ARMMCInstLower19", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47408, "Length": 75, "Cover_Rate": 0.5172413793103449} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "EncodeImms", "=", "true", ";", "break", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMMCInstLower19", "Func": "LowerARMMachineInstrToMCInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47409, "Length": 81, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "return", "false", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetGVSymbol", "(", "MO", ".", "getGlobal", "(", ")", ",", "MO", ".", "getTargetFlags", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "if", "(", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "llvm_unreachable"], "ground_truth": ["(", "", ")", ";"], "File": "ARMMCInstLower19", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47410, "Length": 203, "Cover_Rate": 0.6189024390243902} {"Template_token": ["", "MCInstLower", "(", "MCContext", "&", "ctx", ",", "Mangler", "&", "mang", ",", "AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Mang", "(", "mang", ")", ",", "Printer", "(", "printer", ")", "{", "}", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetJumpTableSymbol", "(", "const", "MachineOperand", "&", "MO", ")"], "ground_truth": ["const", ";"], "File": "ARMMCInstLower1", "Func": "GetGlobalAddressSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47411, "Length": 78, "Cover_Rate": 0.639344262295082} {"Template_token": ["", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "CreateUpper16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "}", "break", ";", "}", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_PLT", ",", "OutContext", ")", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "return", "MCOperand", "::", "CreateExpr", "("], "ground_truth": ["Expr", ")", ";"], "File": "ARMMCInstLower1", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47412, "Length": 103, "Cover_Rate": 0.4790697674418605} {"Template_token": ["", "const", "MCExpr", "*", "AdjExpr", "=", "MCConstantExpr", "::", "Create", "(", "PCAdjustment", ",", "Ctx", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "AdjExpr", ",", "Ctx", ")", ";", "}", "const", "MachineOperand", "&", "MOImm", "=", "MI", "->", "getOperand", "(", "ImmIndex", ")", ";", "MCOperand", "SymOp", ";", "bool", "DidLower", "=", "AP", ".", "lowerOperand", "(", "MOImm", ",", "SymOp", ")", ";", "assert", "(", "DidLower", "&&", "", ")", ";", "const", "MCExpr", "*", "Expr", "=", "SymOp", ".", "getExpr", "(", ")", ";", "MCExpr", "::", "VariantKind", "TargetKind", "=", "MCExpr", "::", "VK__None", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ")", "{", "const", "MCExpr", "*", "TargetExpr", "=", "cast", "<"], "ground_truth": ["MCExpr", ">", "(", "Expr", ")", ";"], "File": "ARMMCInstLower23", "Func": "LowerARMMachineInstrToMCInstPCRel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47413, "Length": 108, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "bool", "ignored", ";", "Val", ".", "convert", "(", "APFloat", "::", "IEEEdouble", ",", "APFloat", "::", "rmTowardZero", ",", "&", "ignored", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateFPImm", "(", "Val", ".", "convertToDouble", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_RegisterMask"], "ground_truth": [":"], "File": "ARMMCInstLower23", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47414, "Length": 151, "Cover_Rate": 0.47335423197492166} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitSled", "(", "const", "MachineInstr", "&", "MI", ",", "SledKind", "Kind", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")", "{", "MI", ".", "emitError", "(", "", "", ")", ";", "return", ";", "}", "static", "const", "int8_t", "NoopsInSledCount", "=", "", ";", "OutStreamer", "->", "emitCodeAlignment", "(", "", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "emitNops", "(", "NoopsInSledCount", ")", ";", "OutStreamer", "->", "emitLabel", "("], "ground_truth": ["Target", ")", ";"], "File": "ARMMCInstLower25", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47415, "Length": 129, "Cover_Rate": 0.9020979020979021} {"Template_token": ["", "OutStreamer", "->", "emitCodeAlignment", "(", "", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "emitNops", "(", "NoopsInSledCount", ")", ";", "OutStreamer", "->", "emitLabel", "(", "Target"], "ground_truth": [")", ";"], "File": "ARMMCInstLower25", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47416, "Length": 73, "Cover_Rate": 0.5104895104895105} {"Template_token": ["", "MCSymbol", "*", "MCInstLower", "::", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "break", ";", "}", "return", "Printer", ".", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMMCInstLower26", "Func": "GetGlobalAddressSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47417, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", "Ctx", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetGlobalAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetJumpTableSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex"], "ground_truth": [":"], "File": "ARMMCInstLower26", "Func": "Lower", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47418, "Length": 183, "Cover_Rate": 0.6224489795918368} {"Template_token": ["", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetGVSymbol", "(", "MO", ".", "getGlobal", "(", ")", ",", "MO", ".", "getTargetFlags", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO"], "ground_truth": [".", "getSymbolName", "(", ")", ")", ")", ";"], "File": "ARMMCInstLower27", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47419, "Length": 116, "Cover_Rate": 0.3473053892215569} {"Template_token": ["", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "Expr", "=", "MCExpr", "::", "CreateUpper16", "(", "Expr", ",", "OutContext", ")", ";", "break", ";", "}", "break", ";", "}", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK__PLT", ",", "OutContext", ")", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr"], "ground_truth": [",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "ARMMCInstLower28", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47420, "Length": 95, "Cover_Rate": 0.4481132075471698} {"Template_token": ["", "MCSymbol", "*", "MCInstLower", "::", "GetConstantPoolIndexSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "("], "ground_truth": [")", ")", "{"], "File": "ARMMCInstLower2", "Func": "GetConstantPoolIndexSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47421, "Length": 57, "Cover_Rate": 0.7307692307692307} {"Template_token": ["", "MCSymbol", "*", "MCInstLower", "::", "GetConstantPoolIndexSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "Printer", ".", "getFunctionNumber"], "ground_truth": ["(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";"], "File": "ARMMCInstLower2", "Func": "GetConstantPoolIndexSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47422, "Length": 48, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "return", "AsmPrinter", ".", "MMI", "->", "getObjFileInfo", "<"], "ground_truth": ["MachineModuleInfoMachO", ">", "(", ")", ";"], "File": "ARMMCInstLower2", "Func": "getMachOMMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47423, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "return", "AsmPrinter", ".", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO"], "ground_truth": [">", "(", ")", ";"], "File": "ARMMCInstLower2", "Func": "getMachOMMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47424, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "return", "AsmPrinter", "."], "ground_truth": ["getSubtarget", "(", ")", ";"], "File": "ARMMCInstLower2", "Func": "getSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47425, "Length": 7, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "return", "AsmPrinter", ".", "getSubtarget", "("], "ground_truth": [")", ";"], "File": "ARMMCInstLower2", "Func": "getSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47426, "Length": 7, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "", "&&", "", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::"], "ground_truth": ["MO_Immediate", ":"], "File": "ARMMCInstLower2", "Func": "Lower", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47427, "Length": 109, "Cover_Rate": 0.3720136518771331} {"Template_token": ["", "MCOperand", "MCInstLower", "::", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx"], "ground_truth": [")", ",", "Ctx", ")", ";"], "File": "ARMMCInstLower2", "Func": "LowerSymbolOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47428, "Length": 86, "Cover_Rate": 0.9052631578947369} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "case", "", ":", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "Expr", "=", "MCExpr", "::", "CreateLower16", "(", "Expr", ",", "Ctx", ")", ";", "break", ";", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "Expr", "=", "MCExpr", "::", "CreateUpper16", "(", "Expr", ",", "Ctx", ")", ";", "break", ";", "}", "break", ";", "}", "case", "", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK__PLT", ",", "Ctx", ")", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "return", "MCOperand", "::", "CreateExpr"], "ground_truth": ["(", "Expr", ")", ";"], "File": "ARMMCInstLower31", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47429, "Length": 146, "Cover_Rate": 0.6547085201793722} {"Template_token": ["", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "("], "ground_truth": [")", "->", "getValueAPF", "(", ")", ";"], "File": "ARMMCInstLower31", "Func": "LowerARMMachineInstrToMCInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47430, "Length": 122, "Cover_Rate": 0.3065326633165829} {"Template_token": ["", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "emitNops", "(", "NoopsInSledCount", ")", ";", "OutStreamer", "->", "emitLabel", "(", "Target", ")", ";", "recordSled", "(", "CurSled", ",", "MI", ",", "Kind", ","], "ground_truth": ["", ")", ";"], "File": "ARMMCInstLower34", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47431, "Length": 65, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "("], "ground_truth": [")", ";"], "File": "ARMMCInstLower37", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47432, "Length": 180, "Cover_Rate": 0.5678233438485805} {"Template_token": ["", "SmallString", "<", "", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable"], "ground_truth": ["(", "", ")", ";"], "File": "ARMMCInstLower38", "Func": "GetJumpTableSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47433, "Length": 51, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "raw_svector_ostream", "(", "Name", ")", "<<", "Printer", ".", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", "Ctx", ".", "GetOrCreateTemporarySymbol", "(", "Name", ".", "str", "(", ")"], "ground_truth": [")", ";"], "File": "ARMMCInstLower38", "Func": "GetJumpTableSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47434, "Length": 58, "Cover_Rate": 0.7435897435897436} {"Template_token": ["", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "emitNops", "(", "NoopsInSledCount", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "Target", ")", ";", "recordSled", "(", "CurSled", ",", "MI"], "ground_truth": [",", "Kind", ")", ";"], "File": "ARMMCInstLower4", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47435, "Length": 47, "Cover_Rate": 0.32867132867132864} {"Template_token": ["", "void", "AsmPrinter", "::", "EmitSled", "(", "const", "MachineInstr", "&", "MI", ",", "SledKind", "Kind", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")", "{", "MI", ".", "emitError", "(", "", "", ")", ";", "return", ";", "}", "static", "const", "int8_t", "NoopsInSledCount", "=", "", ";", "OutStreamer", "->", "EmitCodeAlignment", "(", "", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "", ",", "true", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ")", ";", "emitNops", "(", "NoopsInSledCount", ")"], "ground_truth": [";"], "File": "ARMMCInstLower4", "Func": "EmitSled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47436, "Length": 122, "Cover_Rate": 0.8531468531468531} {"Template_token": ["", "public", ":", "MCInstLower", "(", "MCContext", "&", "ctx", ",", "Mangler", "&", "mang", ",", "AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Mang", "(", "mang", ")", ",", "Printer", "(", "printer", ")", "{", "}", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI"], "ground_truth": [")", "const", ";"], "File": "ARMMCInstLower", "Func": "GetGlobalAddressSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47437, "Length": 47, "Cover_Rate": 0.38524590163934425} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", ";", "if", "(", "AP", ".", "lowerOperand", "(", "MO", ",", "MCOp", ")"], "ground_truth": [")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "File": "ARMMCInstLower", "Func": "LowerARMMachineInstrToMCInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47438, "Length": 33, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "(", "State", ".", "I", "==", "", ")", "&&", "(", "State", ".", "SaveCount", "==", "", ")", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "State", ".", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "State", ".", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "State", ".", "SaveCount", "=", "", ";", "break", ";", "}", "}", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "{", "assert", "(", "State", ".", "I", "<", "State", ".", "MaxSaved", "&&", "", ")", ";", "State", ".", "Saved", "[", "State", ".", "I", "++", "]", "=", "Inst", ";", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "return", "true", ";", "}", "assert", "(", "State", ".", "I", "==", "State", ".", "SaveCount", "&&", "State", ".", "SaveCount", ">", "", "&&", "", ")", ";", "State", ".", "RecursiveCall", "=", "true", ";", "switch", "(", "State", ".", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "EmitDataMask", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "", ":", "EmitDirectGuardCall", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardCall", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardJmp", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitGuardReturn", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitGuardLoadOrStore", "(", "State", ".", "I", ",", "State", ".", "Saved"], "ground_truth": [",", "Out", ")", ";"], "File": "ARMMCNaCl1", "Func": "CustomExpandInstNaClARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47439, "Length": 307, "Cover_Rate": 0.6490486257928119} {"Template_token": ["", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Pred", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMMCNaCl1", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47440, "Length": 36, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "int64_t", ")", "", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "", ")", ")", ";"], "File": "ARMMCNaCl1", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47441, "Length": 39, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "MCInst", "BICInst", ";", "const", "int32_t", "EncodedMask", "=", "", "(", "Mask", ")", ";", "assert", "(", "EncodedMask", "!=", "-", "", ")", ";", "BICInst", ".", "setOpcode", "(", "", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "EncodedMask"], "ground_truth": [")", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47442, "Length": 63, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "static", "void", "EmitBICMask", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCStreamer", "&", "Out", ",", "unsigned", "Addr", ",", "int64_t", "Pred", ",", "unsigned", "Mask", ")", "{", "MCInst", "BICInst", ";", "const", "int32_t", "EncodedMask", "=", "", "(", "Mask", ")", ";", "assert", "(", "EncodedMask", "!=", "-", "", ")", ";", "BICInst", ".", "setOpcode", "(", "", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "EncodedMask", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm"], "ground_truth": ["(", "Pred", ")", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47443, "Length": 98, "Cover_Rate": 0.7101449275362319} {"Template_token": ["", "unsigned", "Addr", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "", "==", "Addr", ")", "&&", "", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ",", "STI", ")", ";", "EmitBICMask", "(", "STI", ",", "Out", ",", "Addr", ",", "Pred", ","], "ground_truth": ["", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitDataMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47444, "Length": 77, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "Out", ".", "EmitBundleLock", "("], "ground_truth": ["true", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitDirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47445, "Length": 29, "Cover_Rate": 0.4027777777777778} {"Template_token": ["", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "STI", ",", "Out", ",", "Reg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ",", "STI", ")", ";", "Out", ".", "EmitBundleUnlock"], "ground_truth": ["(", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitGuardLoadOrStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47446, "Length": 94, "Cover_Rate": 0.7899159663865546} {"Template_token": ["", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitTST", "(", "STI", ",", "Out", ",", "Reg", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", ""], "ground_truth": ["]", ",", "STI", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitGuardLoadOrStoreTst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47447, "Length": 45, "Cover_Rate": 0.45918367346938777} {"Template_token": ["", "static", "void", "EmitGuardLoadOrStoreTst", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "int", "I", ",", "MCInst", "Saved", "[", "]", ",", "MCStreamer", "&", "Out", ")", "{", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitTST", "(", "STI", ",", "Out", ",", "Reg", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ",", "STI", ")", ";", "Out", ".", "EmitBundleUnlock", "("], "ground_truth": [")", ";"], "File": "ARMMCNaCl2", "Func": "EmitGuardLoadOrStoreTst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47448, "Length": 95, "Cover_Rate": 0.9693877551020408} {"Template_token": ["", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "STI", ",", "Out", ",", "", ","], "ground_truth": ["Pred", ",", "", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitGuardReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47449, "Length": 37, "Cover_Rate": 0.3557692307692308} {"Template_token": ["", "unsigned", "AddrReg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SpReg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "", "==", "SpReg", ")", "&&", "", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "STI", ",", "Out", ",", "AddrReg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ",", "STI", ")", ";", "EmitBICMask", "(", "STI", ",", "Out", ",", "SpReg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitBundleUnlock", "("], "ground_truth": [")", ";"], "File": "ARMMCNaCl2", "Func": "EmitGuardSpLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47450, "Length": 113, "Cover_Rate": 0.5885416666666666} {"Template_token": ["", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "("], "ground_truth": ["true", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitIndirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47451, "Length": 41, "Cover_Rate": 0.3445378151260504} {"Template_token": ["", "static", "void", "EmitIndirectGuardCall", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "int", "I", ",", "MCInst", "Saved", "[", "]", ",", "MCStreamer", "&", "Out", ")", "{", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "("], "ground_truth": ["true", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitIndirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47452, "Length": 85, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "static", "void", "EmitIndirectGuardJmp", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "int", "I", ",", "MCInst", "Saved", "[", "]", ",", "MCStreamer", "&", "Out", ")", "{", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", ""], "ground_truth": [")", ".", "getImm", "(", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitIndirectGuardJmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47453, "Length": 78, "Cover_Rate": 0.6554621848739496} {"Template_token": ["", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "int64_t", ")", "", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47454, "Length": 51, "Cover_Rate": 0.4594594594594595} {"Template_token": ["", "BICInst", ".", "setOpcode", "(", "", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["Pred", ")", ")", ";"], "File": "ARMMCNaCl3", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47455, "Length": 55, "Cover_Rate": 0.46218487394957986} {"Template_token": ["", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Pred", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateReg", "(", "", ")", ")", ";"], "File": "ARMMCNaCl3", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47456, "Length": 72, "Cover_Rate": 0.6050420168067226} {"Template_token": ["", "TSTInst", ".", "setOpcode", "(", "", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Mask", ")", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["(", "int64_t", ")", "", ")", ")", ";"], "File": "ARMMCNaCl3", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47457, "Length": 46, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "static", "MCInst", "getAddrInstr", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCInstrInfo", "&", "II", ",", "int", "MemIdx", ",", "unsigned", "Target", ")", "{", "assert", "(", "Inst", ".", "getOperand", "(", "MemIdx", ")", ".", "isReg", "(", ")", ")", ";", "unsigned", "AM2Opc", "=", "Inst", ".", "getOperand", "(", "MemIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Offset", "=", "", "(", "AM2Opc", ")", ";", "", "ShOp", "=", "", "(", "", "(", "AM2Opc", ")", ")", ";", "unsigned", "PredReg", ";", "", "Pred", "=", "getPredicate", "(", "Inst", ",", "II", ",", "PredReg", ")", ";", "MCInst", "Add"], "ground_truth": [";"], "File": "ARMMCNaClExpander", "Func": "getAddrInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47458, "Length": 88, "Cover_Rate": 0.3963963963963964} {"Template_token": ["", "static", "MCInst", "getConditionalBranch", "(", "unsigned", "Reg", ",", "const", "MCInst", "&", "Inst", ",", "const", "MCInstrInfo", "&", "II", ")", "{", "unsigned", "PredReg", ";", "", "Pred", "=", "getPredicate", "(", "Inst", ",", "II", ",", "PredReg", ")", ";", "MCInst"], "ground_truth": ["BranchInst", ";"], "File": "ARMMCNaClExpander", "Func": "getConditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47459, "Length": 36, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "InstInfo", ".", "get", "(", "Opc", ")", ".", "OpInfo", ";", "for", "(", "int", "i", "=", "", ",", "e", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_MEMORY", ")", "{", "return"], "ground_truth": ["i", ";"], "File": "ARMMCNaClExpander", "Func": "getMemIdx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47460, "Length": 63, "Cover_Rate": 0.7411764705882353} {"Template_token": ["", "static", "void", "sandboxBaseDisp", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCInstrInfo", "&", "II", ",", "unsigned", "BaseReg", ",", "MCStreamer", "&", "Out", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "switch", "(", "BaseReg", ")", "{", "case"], "ground_truth": ["", ":"], "File": "ARMMCNaClExpander", "Func": "sandboxBaseDisp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47461, "Length": 35, "Cover_Rate": 0.32407407407407407} {"Template_token": ["", "sandboxBaseDisp", "(", "Inst", ",", "II", ",", "Inst", ".", "getOperand", "(", "MemIdx", ")", ".", "getReg", "(", ")", ",", "Out", ",", "STI", ")", ";", "}", "else", "{", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "Out", ".", "EmitInstruction", "(", "getAddrInstr", "(", "Inst", ",", "II", ",", "MemIdx", ",", "Target", ")", ",", "STI", ")", ";", "emitBicMask", "(", "kSandboxMask", ",", "Target", ",", "Pred", ",", "PredReg", ",", "Out", ",", "STI", ")", ";", "MCInst", "SandboxedInst", ";", "SandboxedInst", ".", "setOpcode", "(", "sandboxOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "SandboxedInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "("], "ground_truth": ["RegIdx", ")", ")", ";"], "File": "ARMMCNaClExpander", "Func": "sandboxBaseRegScale", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47462, "Length": 94, "Cover_Rate": 0.43317972350230416} {"Template_token": ["", "sandboxBaseDisp", "(", "Inst", ",", "II", ",", "Inst", ".", "getOperand", "(", "MemIdx", ")", ".", "getReg", "(", ")", ",", "Out", ",", "STI", ")", ";", "}", "else", "{", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "Out", ".", "EmitInstruction", "(", "getAddrInstr", "(", "Inst", ",", "II", ",", "MemIdx", ",", "Target", ")", ",", "STI", ")", ";", "emitBicMask", "(", "kSandboxMask", ",", "Target", ",", "Pred", ",", "PredReg", ",", "Out", ",", "STI", ")", ";", "MCInst", "SandboxedInst", ";", "SandboxedInst", ".", "setOpcode", "(", "sandboxOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "SandboxedInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "RegIdx", ")", ")", ";", "SandboxedInst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateReg", "(", "Target", ")", ")", ";"], "File": "ARMMCNaClExpander", "Func": "sandboxBaseRegScale", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47463, "Length": 106, "Cover_Rate": 0.48847926267281105} {"Template_token": ["", "return", "Opcode", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMMCNaClExpander", "Func": "sandboxOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47464, "Length": 30, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "static", "int", "I", "=", "", ";", "if", "(", "Out", ".", "hasRawTextSupport", "(", ")", ")", "{", "return", "false", ";", "}", "static", "bool", "RecurseGuard", "=", "false", ";", "if", "(", "RecurseGuard", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "(", "I", "==", "", ")", "&&", "(", "SaveCount", "==", "", ")", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "SaveCount", "=", "", ";", "break", ";", "}", "}", "if", "(", "I", "<", "SaveCount", ")", "{", "assert", "(", "I", "<", "MaxSaved", "&&", "", ")", ";", "Saved", "[", "I", "++", "]", "=", "Inst", ";", "if", "(", "I", "<", "SaveCount", ")", "return", "true", ";", "}", "assert", "(", "I", "==", "SaveCount", "&&", "SaveCount", ">", "", "&&", "", ")", ";", "RecurseGuard", "=", "true", ";", "switch", "(", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "EmitDataMask", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "", ":", "EmitDirectGuardCall", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardCall", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardJmp", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitGuardReturn", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitGuardLoadOrStore", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitGuardLoadOrStoreTst", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "ARMMCNaCl", "Func": "CustomExpandInstNaClARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47465, "Length": 319, "Cover_Rate": 0.7559241706161137} {"Template_token": ["", "DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Inst", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "(", "I", "==", "", ")", "&&", "(", "SaveCount", "==", "", ")", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "SaveCount", "=", "", ";", "break", ";", "case", "", ":", "SaveCount", "=", "", ";", "break", ";", "}", "}", "if", "(", "I", "<", "SaveCount", ")", "{", "assert", "(", "I", "<", "MaxSaved", "&&", "", ")", ";", "Saved", "[", "I", "++", "]", "=", "Inst", ";", "if", "(", "I", "<", "SaveCount", ")", "return", "true", ";", "}", "assert", "(", "I", "==", "SaveCount", "&&", "SaveCount", ">", "", "&&", "", ")", ";", "RecurseGuard", "=", "true", ";", "switch", "(", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "EmitDataMask", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "assert", "(", "", "&&", "", ")", ";", "break", ";", "case", "", ":", "EmitDirectGuardCall", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardCall", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", "", ":", "EmitIndirectGuardJmp", "(", "I", ",", "Saved", ",", "Out", ")", ";", "break", ";", "case", ""], "ground_truth": [":"], "File": "ARMMCNaCl", "Func": "CustomExpandInstNaClARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47466, "Length": 245, "Cover_Rate": 0.580568720379147} {"Template_token": ["", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "", "==", "Addr", ")", "&&", "", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";", "EmitBICMask", "(", "Out", ",", "Addr", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitBundleUnlock"], "ground_truth": ["(", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitDataMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47467, "Length": 62, "Cover_Rate": 0.4492753623188406} {"Template_token": ["", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "Out", ".", "EmitBundleLock", "(", "true", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";", "Out", ".", "EmitBundleUnlock"], "ground_truth": ["(", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitDirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47468, "Length": 45, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "Out", ".", "EmitBundleLock", "(", "true"], "ground_truth": [")", ";"], "File": "ARMMCNaCl", "Func": "EmitDirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47469, "Length": 29, "Cover_Rate": 0.4461538461538462} {"Template_token": ["", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "Out", ",", "Reg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", ""], "ground_truth": ["]", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitGuardLoadOrStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47470, "Length": 45, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "Out", ",", "Reg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "["], "ground_truth": ["", "]", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitGuardLoadOrStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47471, "Length": 62, "Cover_Rate": 0.5636363636363636} {"Template_token": ["", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitTST", "(", "Out", ",", "Reg", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved"], "ground_truth": ["[", "", "]", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitGuardLoadOrStoreTst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47472, "Length": 63, "Cover_Rate": 0.7078651685393258} {"Template_token": ["", "static", "void", "EmitGuardReturn", "(", "int", "I", ",", "MCInst", "Saved", "[", "]", ",", "MCStreamer", "&", "Out", ")", "{", "assert", "(", "I", "==", "", "&&", "(", "", "==", "Saved", "[", "", "]", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false"], "ground_truth": [")", ";"], "File": "ARMMCNaCl", "Func": "EmitGuardReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47473, "Length": 63, "Cover_Rate": 0.6631578947368421} {"Template_token": ["", "Out", ".", "EmitBundleLock", "(", "true", ")", ";", "EmitBICMask", "(", "Out", ",", "Reg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";", "Out", ".", "EmitBundleUnlock", "("], "ground_truth": [")", ";"], "File": "ARMMCNaCl", "Func": "EmitIndirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47474, "Length": 34, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "unsigned", "Reg", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "", "]", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "("], "ground_truth": ["true", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitIndirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47475, "Length": 41, "Cover_Rate": 0.37272727272727274} {"Template_token": ["", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "Out", ",", "Reg", ",", "Pred", ",", "", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "", "]", ")", ";", "Out", ".", "EmitBundleUnlock", "("], "ground_truth": [")", ";"], "File": "ARMMCNaCl", "Func": "EmitIndirectGuardJmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47476, "Length": 34, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "TSTInst", ".", "setOpcode", "(", "", ")", ";", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "if", "(", "FlagSfiZeroMask", ")", "{", "TSTInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "}", "else", "{", "TSTInst", ".", "addOperand", "(", "MCOperand", "::"], "ground_truth": ["CreateImm", "(", "Mask", ")", ")", ";"], "File": "ARMMCNaCl", "Func": "EmitTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47477, "Length": 51, "Cover_Rate": 0.45535714285714285} {"Template_token": ["", "return", "createMachOStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter"], "ground_truth": [")", ",", "false", ",", "DWARFMustBeAtTheEnd", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "createARMMachOStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47478, "Length": 31, "Cover_Rate": 0.41333333333333333} {"Template_token": ["", "else", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "MAI", "=", "new", "COFFMCAsmInfoGNU", "(", ")", ";", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", "TheTriple", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "MAI", "->", "addInitialFrameState", "(", "MCCFIInstruction", "::", "cfiDefCfa", "(", "nullptr"], "ground_truth": [",", "Reg", ",", "", ")", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47479, "Length": 53, "Cover_Rate": 0.4344262295081967} {"Template_token": ["", "InitMCRegisterInfo", "(", "X", ",", "", ",", "", ",", "", ",", "", ")", ";", "_MC", "::", "initLLVMToCVRegMapping", "("], "ground_truth": ["X", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47480, "Length": 20, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}", "return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "ArchFS"], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47481, "Length": 49, "Cover_Rate": 0.532608695652174} {"Template_token": ["", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}", "return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "ArchFS"], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47482, "Length": 59, "Cover_Rate": 0.6413043478260869} {"Template_token": ["", "static", "MCStreamer", "*", "createELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "&&", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "createELFStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "false", ",", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "T", ".", "getArch", "(", ")"], "ground_truth": ["==", "Triple", "::", "thumbeb", ")", ",", "T", ".", "isAndroid", "(", ")", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47483, "Length": 102, "Cover_Rate": 0.9902912621359223} {"Template_token": ["", "return", "createELFStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "false", ",", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb"], "ground_truth": ["||", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ",", "T", ".", "isAndroid", "(", ")", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47484, "Length": 57, "Cover_Rate": 0.5533980582524272} {"Template_token": ["", "const", "MCInstrDesc", "&", "Desc", "=", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "OpNum", "=", "", ";", "OpNum", "<", "Desc", ".", "getNumOperands", "(", ")", ";", "++", "OpNum", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", "&&", "Desc", ".", "OpInfo", "["], "ground_truth": ["OpNum", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_PCREL", ")", "{"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47485, "Length": 62, "Cover_Rate": 0.5210084033613446} {"Template_token": ["", "uint64_t", "Offset", "=", "(", "(", "InstDesc", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "if", "(", "InstDesc", ".", "getOpcode", "(", ")"], "ground_truth": ["==", "", ")", "Addr", "&=", "~", "", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateBranchTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47486, "Length": 34, "Cover_Rate": 0.5230769230769231} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", "||", "MO1", ".", "getReg", "(", ")", "!=", "", "||", "MO2", ".", "getReg", "(", ")", "||", "!", "MO3", ".", "isImm", "(", ")", ")", "return", "None", ";", "unsigned", "ImmOffs", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "", "Op", "=", "", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return"], "ground_truth": ["Addr", "-", "ImmOffs", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47487, "Length": 68, "Cover_Rate": 0.4171779141104294} {"Template_token": ["", "static", "Optional", "<", "uint64_t", ">", "evaluateMemOpAddrForAddrMode3", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "MemOpIndex", ",", "uint64_t", "Addr", ")", "{", "if", "(", "MemOpIndex", "+", "", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "None", ";", "const", "MCOperand", "&", "MO1", "=", "Inst", ".", "getOperand", "(", "MemOpIndex", ")", ";", "const", "MCOperand", "&", "MO2", "=", "Inst", ".", "getOperand", "(", "MemOpIndex", "+", "", ")", ";", "const", "MCOperand", "&", "MO3", "=", "Inst", ".", "getOperand"], "ground_truth": ["(", "MemOpIndex", "+", "", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47488, "Length": 79, "Cover_Rate": 0.48466257668711654} {"Template_token": ["", "if", "(", "MemOpIndex", "+", "", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "None", ";", "const", "MCOperand", "&", "MO1", "=", "Inst", ".", "getOperand", "(", "MemOpIndex", ")", ";", "const", "MCOperand", "&", "MO2", "=", "Inst", ".", "getOperand", "(", "MemOpIndex", "+", "", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", "||", "MO1", ".", "getReg", "(", ")", "!=", "", "||", "!", "MO2", ".", "isImm", "(", ")", ")", "return", "None", ";", "unsigned", "ImmOffs", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "", "Op", "=", "", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "Op", "==", "", ")", "return", "Addr", "-"], "ground_truth": ["ImmOffs", "*", "", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrMode5FP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47489, "Length": 105, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "static", "Optional", "<", "uint64_t", ">", "evaluateMemOpAddrForAddrModeT1_s", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "MemOpIndex", ",", "uint64_t"], "ground_truth": ["Addr", ")", "{"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrModeT1_s", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47490, "Length": 24, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "static", "Optional", "<", "uint64_t", ">", "evaluateMemOpAddrForAddrModeT1_s", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "MemOpIndex", ",", "uint64_t", "Addr", ")", "{", "return", "evaluateMemOpAddrForAddrModeT2_pc", "(", "Inst", ",", "Desc", ",", "MemOpIndex"], "ground_truth": [",", "Addr", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrModeT1_s", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47491, "Length": 36, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", "||", "MO1", ".", "getReg", "(", ")", "!=", "", "||", "!", "MO2", ".", "isImm", "(", ")", ")", "return", "None", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "assert", "(", "(", "(", "OffImm", "&", "", ")", "==", "", ")", "&&", "", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "", ";", "return", "Addr", "+"], "ground_truth": ["OffImm", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrModeT2_i8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47492, "Length": 69, "Cover_Rate": 0.5036496350364964} {"Template_token": ["", "static", "Optional", "<", "uint64_t", ">", "evaluateMemOpAddrForAddrModeT2_pc", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCInstrDesc", "&", "Desc", ","], "ground_truth": ["unsigned", "MemOpIndex", ",", "uint64_t", "Addr", ")", "{"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrModeT2_pc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47493, "Length": 24, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "if", "(", "!", "MO1", ".", "isReg", "(", ")", "||", "MO1", ".", "getReg", "(", ")", "!=", "", "||", "!", "MO2", ".", "isImm", "(", ")", ")", "return", "None", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", "."], "ground_truth": ["getImm", "(", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemOpAddrForAddrMode_i12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47494, "Length": 39, "Cover_Rate": 0.319672131147541} {"Template_token": ["", "switch", "(", "Desc", ".", "TSFlags", "&", "", ")", "{", "default", ":", "Addr", "+=", "", ";", "break", ";", "case", "", ":", "Addr", "+=", "", ";", "break", ";", "case", "", ":", "Addr", "+=", "STI", "->", "getFeatureBits", "(", ")", "[", "", "]", "?", "", ":", "", ";", "break", ";", "}", "unsigned", "AddrMode", "=", "(", "TSFlags", "&", "", ")", ";", "switch", "(", "AddrMode", ")", "{", "default", ":", "return", "None", ";", "case", "", ":", "return", "evaluateMemOpAddrForAddrMode_i12", "(", "Inst", ",", "Desc", ",", "OpIndex", ",", "Addr", ")", ";", "case", "", ":", "return", "evaluateMemOpAddrForAddrMode3", "(", "Inst", ",", "Desc", ",", "OpIndex", ",", "Addr", ")", ";", "case", "", ":", "return", "evaluateMemOpAddrForAddrMode5", "(", "Inst", ",", "Desc", ",", "OpIndex", ",", "Addr", ")", ";", "case", "", ":", "return", "evaluateMemOpAddrForAddrMode5FP16", "(", "Inst", ",", "Desc", ",", "OpIndex", ",", "Addr", ")", ";", "case", "", ":", "return", "evaluateMemOpAddrForAddrModeT2_i8s4", "(", "Inst", ",", "Desc"], "ground_truth": [",", "OpIndex", ",", "Addr", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "evaluateMemoryOperandAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47495, "Length": 141, "Cover_Rate": 0.4208955223880597} {"Template_token": ["", "static", "bool", "getStoreDeprecationInfo", "(", "MCInst", "&", "MI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "std", "::", "string", "&", "Info", ")", "{", "assert", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm"], "ground_truth": ["::", "", "]", "&&", "", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "getARMStoreDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47496, "Length": 37, "Cover_Rate": 0.30327868852459017} {"Template_token": ["", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "Info", "=", "", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "Info", "=", "", ";", "return", "true", ";", "}", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", "{", "Info", "="], "ground_truth": ["", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "getMCRDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47497, "Length": 128, "Cover_Rate": 0.3565459610027855} {"Template_token": ["", "static", "bool", "getMRCDeprecationInfo", "(", "MCInst", "&", "MI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "std", "::", "string", "&", "Info", ")", "{", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "", "]", "&&", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "||", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", ")", "{", "Info", "=", "", "", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "getMRCDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47498, "Length": 100, "Cover_Rate": 0.970873786407767} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")", "["], "ground_truth": ["", "+", "Coproc", "]", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "isCDECoproc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47499, "Length": 12, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "return", "STI", ".", "getFeatureBits", "(", ")"], "ground_truth": ["[", "", "+", "Coproc", "]", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "isCDECoproc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47500, "Length": 12, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "_MC", "::", "isPredicated", "(", "const", "MCInst", "&", "MI", ",", "const", "MCInstrInfo", "*", "MCII", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", "->", "get", "("], "ground_truth": ["MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "isPredicated", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47501, "Length": 32, "Cover_Rate": 0.5079365079365079} {"Template_token": ["", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeTargetMC", "(", ")", "{", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createLEAsmBackend", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ","], "ground_truth": ["createBEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47502, "Length": 274, "Cover_Rate": 0.9927536231884058} {"Template_token": ["", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeTargetMC", "(", ")", "{", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createLEAsmBackend", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ","], "ground_truth": ["createBEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc (2)1", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47503, "Length": 274, "Cover_Rate": 0.9927536231884058} {"Template_token": ["", "std", "::", "string", "_MC", "::", "ParseTriple", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "std", "::", "string", "ArchFeature", ";", "", "ArchID", "=", "", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "", "::", "INVALID", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "TT", ".", "isThumb", "(", ")", ")", "{", "if", "(", "!", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "+=", "", ";", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "!", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "+=", "", ";", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "if", "(", "!", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "+=", "", ";", "ArchFeature", "+=", "", ";", "}", "return", "ArchFeature"], "ground_truth": [";"], "File": "ARMMCTargetDesc (2)1", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47504, "Length": 154, "Cover_Rate": 0.9447852760736196} {"Template_token": ["", "static", "MCStreamer", "*", "createMachOStreamer", "(", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "DWARFMustBeAtTheEnd", ")", "{", "return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ","], "ground_truth": ["Emitter", ",", "false", ",", "DWARFMustBeAtTheEnd", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMachOStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47505, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "RM", "=", "TT", ".", "isOSDarwin", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "DynamicNoPIC", ";", "}", "X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM"], "ground_truth": [",", "OL", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47506, "Length": 28, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "{", "RM", "=", "TT", ".", "isOSDarwin", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "DynamicNoPIC", ";", "}", "X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";", "return"], "ground_truth": ["X", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47507, "Length": 49, "Cover_Rate": 0.6447368421052632} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "MII", ","], "ground_truth": ["MRI", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47508, "Length": 46, "Cover_Rate": 0.92} {"Template_token": ["", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";", "return", "nullptr"], "ground_truth": [";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47509, "Length": 20, "Cover_Rate": 0.4} {"Template_token": ["", "static", "MCInstrAnalysis", "*", "createMCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", "{", "return", "new", "MCInstrAnalysis", "(", "Info", ")"], "ground_truth": [";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstrAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47510, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "static", "MCInstrInfo", "*", "createMCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitMCInstrInfo", "(", "X"], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47511, "Length": 21, "Cover_Rate": 0.84} {"Template_token": ["", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitMCInstrInfo", "(", "X", ")", ";", "return", "X"], "ground_truth": [";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47512, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "InitMCRegisterInfo", "(", "X", ",", "", ",", "", ",", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47513, "Length": 13, "Cover_Rate": 0.3170731707317073} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")"], "ground_truth": ["return", "createMachORelocationInfo", "(", "Ctx", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47514, "Length": 14, "Cover_Rate": 0.35} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")"], "ground_truth": ["return", "createMachORelocationInfo", "(", "Ctx", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47515, "Length": 14, "Cover_Rate": 0.35} {"Template_token": ["", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+"], "ground_truth": ["FS", ")", ".", "str", "(", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47516, "Length": 26, "Cover_Rate": 0.3058823529411765} {"Template_token": ["", "MCSubtargetInfo", "*", "_MC", "::", "createMCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ",", "CPU", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "return", "createMCSubtargetInfoImpl", "(", "TT", ","], "ground_truth": ["CPU", ",", "ArchFS", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47517, "Length": 84, "Cover_Rate": 0.9882352941176471} {"Template_token": ["", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "", "&&", "", ")", ";", "bool", "ListContainsPC", "=", "false", ",", "ListContainsLR", "=", "false", ";", "for", "(", "unsigned", "OI", "=", "", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "switch", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")"], "ground_truth": [")", "{"], "File": "ARMMCTargetDesc (2)", "Func": "getARMLoadDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47518, "Length": 75, "Cover_Rate": 0.43352601156069365} {"Template_token": ["", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", "==", "", "||", "MI", ".", "getOperand", "(", "OI", ")"], "ground_truth": [".", "getReg", "(", ")", "==", "", ")", "{"], "File": "ARMMCTargetDesc (2)", "Func": "getARMStoreDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47519, "Length": 45, "Cover_Rate": 0.3284671532846715} {"Template_token": ["", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "", "]", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "{", "Info", "=", "", "", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMMCTargetDesc (2)", "Func": "getITDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47520, "Length": 50, "Cover_Rate": 0.684931506849315} {"Template_token": ["", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "false", ";", "return", "MCInstrAnalysis", "::", "isConditionalBranch"], "ground_truth": ["(", "Inst", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "isConditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47521, "Length": 34, "Cover_Rate": 0.68} {"Template_token": ["", "bool", "isUnconditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", ""], "ground_truth": [")", ".", "getImm", "(", ")", "==", "", ")", "return", "true", ";"], "File": "ARMMCTargetDesc (2)", "Func": "isUnconditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47522, "Length": 37, "Cover_Rate": 0.74} {"Template_token": ["", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "TheLETarget", ",", "&", "TheThumbLETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "TheBETarget", ",", "&", "TheThumbBETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "("], "ground_truth": ["TheLETarget", ",", "createLEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc (2)", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47523, "Length": 108, "Cover_Rate": 0.4268774703557312} {"Template_token": ["", "if", "(", "ArchID", "!=", "", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "return", "ArchFeature"], "ground_truth": [";"], "File": "ARMMCTargetDesc (2)", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47524, "Length": 88, "Cover_Rate": 0.5827814569536424} {"Template_token": ["", "unsigned", "ArchID", "=", "", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "="], "ground_truth": ["", ";"], "File": "ARMMCTargetDesc (2)", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47525, "Length": 91, "Cover_Rate": 0.6026490066225165} {"Template_token": ["", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "RM", "=", "TheTriple", ".", "isOSDarwin", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "DynamicNoPIC", ";", "}", "X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ","], "ground_truth": ["OL", ")", ";"], "File": "ARMMCTargetDesc10", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47526, "Length": 52, "Cover_Rate": 0.65} {"Template_token": ["", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI"], "ground_truth": [",", "MII", ",", "MRI", ",", "STI", ")", ";"], "File": "ARMMCTargetDesc10", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47527, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "MII", ","], "ground_truth": ["MRI", ",", "STI", ")", ";"], "File": "ARMMCTargetDesc10", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47528, "Length": 19, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "}", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false"], "ground_truth": [",", "NoExecStack", ")", ";"], "File": "ARMMCTargetDesc10", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47529, "Length": 53, "Cover_Rate": 0.5520833333333334} {"Template_token": ["", "inline", "bool", "isVpred", "(", "uint8_t", "op", ")", "{", "return", "isVpred", "(", "static_cast", "<", "OperandType", ">", "(", "op"], "ground_truth": [")", ")", ";"], "File": "ARMMCTargetDesc10", "Func": "isVpred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47530, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'s'", ")", "{", "if", "(", "NoCPU", ")"], "ground_truth": ["ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc10", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47531, "Length": 143, "Cover_Rate": 0.32798165137614677} {"Template_token": ["", "static", "MCStreamer", "*", "createELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "std", "::"], "ground_truth": ["unique_ptr", "<", "MCObjectWriter", ">", "&&", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{"], "File": "ARMMCTargetDesc11", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47532, "Length": 45, "Cover_Rate": 0.4639175257731959} {"Template_token": ["", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpId", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";", "Target", "=", "Addr", "+", "Inst", ".", "getOperand", "(", "OpId", ")", ".", "getImm"], "ground_truth": ["(", ")", "+", "", ";"], "File": "ARMMCTargetDesc11", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47533, "Length": 44, "Cover_Rate": 0.37606837606837606} {"Template_token": ["", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createThumbMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createLEAsmBackend", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createBEAsmBackend"], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc11", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47534, "Length": 206, "Cover_Rate": 0.7030716723549488} {"Template_token": ["", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Target", "=", "Addr", "+", "Imm", "+"], "ground_truth": ["", ";"], "File": "ARMMCTargetDesc13", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47535, "Length": 49, "Cover_Rate": 0.6621621621621622} {"Template_token": ["", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "(", "T", ".", "getArch", "("], "ground_truth": [")", "==", "Triple", "::", "thumb", "||", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", ";"], "File": "ARMMCTargetDesc14", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47536, "Length": 36, "Cover_Rate": 0.5373134328358209} {"Template_token": ["", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ","], "ground_truth": ["createMCRelocationInfo", ")", ";"], "File": "ARMMCTargetDesc14", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47537, "Length": 150, "Cover_Rate": 0.4792332268370607} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheThumbLETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createThumbMCInstrAnalysis", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")"], "ground_truth": ["}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";"], "File": "ARMMCTargetDesc14", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47538, "Length": 123, "Cover_Rate": 0.3929712460063898} {"Template_token": ["", "std", "::", "string", "ArchFeature", ";", "", "ArchID", "=", "", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "", "::", "INVALID", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "TT", ".", "isThumb", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")"], "ground_truth": [")", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc15", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47539, "Length": 102, "Cover_Rate": 0.75} {"Template_token": ["", "std", "::", "string", "_MC", "::", "ParseTriple", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "std", "::", "string", "ArchFeature", ";", "", "ArchID", "=", "", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "", "::", "INVALID", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "TT", ".", "isThumb", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "return", "ArchFeature"], "ground_truth": [";"], "File": "ARMMCTargetDesc15", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47540, "Length": 127, "Cover_Rate": 0.9338235294117647} {"Template_token": ["", "static", "MCStreamer", "*", "createMachOStreamer", "(", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "DWARFMustBeAtTheEnd", ")", "{", "return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS"], "ground_truth": [",", "Emitter", ",", "false", ",", "DWARFMustBeAtTheEnd", ")", ";"], "File": "ARMMCTargetDesc16", "Func": "createARMMachOStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47541, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", "TT", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "MAI", "->", "addInitialFrameState", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "", ")", ")", ";", "return", "MAI"], "ground_truth": [";"], "File": "ARMMCTargetDesc16", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47542, "Length": 40, "Cover_Rate": 0.3305785123966942} {"Template_token": ["", "static", "MCRegisterInfo", "*", "createMCRegisterInfo", "(", "StringRef", "Triple", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitMCRegisterInfo", "(", "X", ",", "", ",", "", ",", "", ",", "", ")", ";", "return"], "ground_truth": ["X", ";"], "File": "ARMMCTargetDesc16", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47543, "Length": 34, "Cover_Rate": 0.8717948717948718} {"Template_token": ["", "static", "MCRelocationInfo", "*", "createMCRelocationInfo", "(", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "createMachORelocationInfo", "(", "Ctx", ")", ";", "return", "llvm", "::", "createMCRelocationInfo", "(", "TT", ",", "Ctx"], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc16", "Func": "createARMMCRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47544, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "MCSubtargetInfo", "*", "X", "="], "ground_truth": ["new", "MCSubtargetInfo", "(", ")", ";"], "File": "ARMMCTargetDesc16", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47545, "Length": 41, "Cover_Rate": 0.4270833333333333} {"Template_token": ["", "static", "MCStreamer", "*", "createELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&"], "ground_truth": ["MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ")", "{"], "File": "ARMMCTargetDesc16", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47546, "Length": 30, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "assert", "(", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "llvm", "::", "", ")", "&&", "", ")", ";", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "", "&&", "", ")", ";", "for", "(", "unsigned", "OI", "=", "", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", "==", "", "||", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "Info", "=", "", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMMCTargetDesc16", "Func": "getARMStoreDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47547, "Length": 106, "Cover_Rate": 0.7737226277372263} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "Info", "=", "", ";", "return", "true", ";", "}", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", "{", "Info", "="], "ground_truth": ["", ";"], "File": "ARMMCTargetDesc16", "Func": "getMCRDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47548, "Length": 97, "Cover_Rate": 0.3489208633093525} {"Template_token": ["", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7s", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6t2", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6k", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v5te", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple"], "ground_truth": ["::", "SubArch_v5", ":"], "File": "ARMMCTargetDesc16", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47549, "Length": 128, "Cover_Rate": 0.36056338028169016} {"Template_token": ["", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ",", "CPU", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS"], "ground_truth": [")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";"], "File": "ARMMCTargetDesc19", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47550, "Length": 50, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}", "return", "createMCSubtargetInfoImpl", "(", "TT", ",", "CPU"], "ground_truth": [",", "ArchFS", ")", ";"], "File": "ARMMCTargetDesc19", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47551, "Length": 47, "Cover_Rate": 0.5222222222222223} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "OpId", "=", "", ";", "break", ";", "case", "", ":", "OpId", "=", "", ";", "break", ";", "}", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpId", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";", "Target", "=", "Addr", "+", "Inst", ".", "getOperand", "(", "OpId", ")", ".", "getImm", "(", ")", "+", "", ";", "return", "true"], "ground_truth": [";"], "File": "ARMMCTargetDesc19", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47552, "Length": 81, "Cover_Rate": 0.5225806451612903} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "MCAsmInfoDarwin", "(", ")", ";", "return", "new", "ELFMCAsmInfo", "("], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc1", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47553, "Length": 20, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "MCAsmInfoDarwin", "("], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc1", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47554, "Length": 20, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "static", "MCCodeGenInfo", "*", "createMCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "RM", "=", "TheTriple", ".", "isOSDarwin", "(", ")", "?", "Reloc", "::"], "ground_truth": ["PIC_", ":", "Reloc", "::", "DynamicNoPIC", ";"], "File": "ARMMCTargetDesc1", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47555, "Length": 59, "Cover_Rate": 0.8082191780821918} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI"], "ground_truth": [",", "STI", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47556, "Length": 39, "Cover_Rate": 0.9069767441860465} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant"], "ground_truth": [",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "File": "ARMMCTargetDesc1", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47557, "Length": 24, "Cover_Rate": 0.5581395348837209} {"Template_token": ["", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitMCRegisterInfo", "(", "X", ","], "ground_truth": ["", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47558, "Length": 16, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS"], "ground_truth": [";"], "File": "ARMMCTargetDesc1", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47559, "Length": 48, "Cover_Rate": 0.5393258426966292} {"Template_token": ["", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "{", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";", "}", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "RelaxAll"], "ground_truth": [",", "NoExecStack", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47560, "Length": 62, "Cover_Rate": 0.6262626262626263} {"Template_token": ["", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ")", "{", "Triple", "TheTriple", "(", "TT", ")"], "ground_truth": [";"], "File": "ARMMCTargetDesc1", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47561, "Length": 42, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "uint64_t", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ")", "const", "{", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "-", "", ";", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47562, "Length": 58, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")"], "ground_truth": ["return", "-", "", ";"], "File": "ARMMCTargetDesc1", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47563, "Length": 28, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", "."], "ground_truth": ["getImm", "(", ")", "==", "", ")", "return", "true", ";"], "File": "ARMMCTargetDesc1", "Func": "isUnconditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47564, "Length": 26, "Cover_Rate": 0.52} {"Template_token": ["", "virtual", "bool", "isUnconditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "", "&&", "Inst", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "true", ";", "return", "MCInstrAnalysis", "::", "isUnconditionalBranch", "("], "ground_truth": ["Inst", ")", ";"], "File": "ARMMCTargetDesc1", "Func": "isUnconditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47565, "Length": 45, "Cover_Rate": 0.9} {"Template_token": ["", "RegisterMCAsmInfoFn", "A", "(", "TheTarget", ",", "createMCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "B", "(", "TheThumbTarget", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheTarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbTarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheTarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbTarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheTarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbTarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheTarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbTarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheTarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbTarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheTarget", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheThumbTarget", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheTarget", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheThumbTarget", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "TheTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "TheThumbTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "TheTarget", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "TheThumbTarget", ",", "createMCInstPrinter"], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc1", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47566, "Length": 182, "Cover_Rate": 0.9680851063829787} {"Template_token": ["", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchFeature", "=", "", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "="], "ground_truth": ["", ";"], "File": "ARMMCTargetDesc1", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47567, "Length": 161, "Cover_Rate": 0.46397694524495675} {"Template_token": ["", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature"], "ground_truth": ["=", "", ";"], "File": "ARMMCTargetDesc1", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47568, "Length": 190, "Cover_Rate": 0.547550432276657} {"Template_token": ["", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&"], "ground_truth": ["TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc22", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47569, "Length": 175, "Cover_Rate": 0.43424317617866004} {"Template_token": ["", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchFeature", "=", "", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+="], "ground_truth": ["", ";"], "File": "ARMMCTargetDesc22", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47570, "Length": 171, "Cover_Rate": 0.42431761786600497} {"Template_token": ["", "return", "createMachOStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS"], "ground_truth": [",", "std", "::", "move", "(", "Emitter", ")", ",", "false", ",", "DWARFMustBeAtTheEnd", ")", ";"], "File": "ARMMCTargetDesc24", "Func": "createARMMachOStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47571, "Length": 26, "Cover_Rate": 0.4} {"Template_token": ["", "static", "MCStreamer", "*", "createMachOStreamer", "(", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "raw_pwrite_stream"], "ground_truth": ["&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "DWARFMustBeAtTheEnd", ")", "{"], "File": "ARMMCTargetDesc24", "Func": "createARMMachOStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47572, "Length": 38, "Cover_Rate": 0.5846153846153846} {"Template_token": ["", "return", "createELFStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ",", "false", ",", "(", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||"], "ground_truth": ["T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", ";"], "File": "ARMMCTargetDesc24", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47573, "Length": 46, "Cover_Rate": 0.5287356321839081} {"Template_token": ["", "static", "MCStreamer", "*", "createELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "createELFStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ",", "false", ",", "(", "T"], "ground_truth": [".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", ";"], "File": "ARMMCTargetDesc24", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47574, "Length": 86, "Cover_Rate": 0.9885057471264368} {"Template_token": ["", "", "ArchID", "=", "", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "", "::", "INVALID", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "TT", ".", "isThumb", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSWindows", "("], "ground_truth": [")", ")", "{"], "File": "ARMMCTargetDesc24", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47575, "Length": 112, "Cover_Rate": 0.6871165644171779} {"Template_token": ["", "MCAsmInfo", "*", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "MAI", "=", "new", "MCAsmInfoDarwin", "(", "TheTriple", ")", ";", "else", "if", "(", "TheTriple", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "MAI", "=", "new", "COFFMCAsmInfoMicrosoft", "(", ")", ";", "else", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "MAI", "=", "new", "COFFMCAsmInfoGNU", "(", ")", ";", "else", "MAI", "=", "new", "ELFMCAsmInfo", "("], "ground_truth": ["TheTriple", ")", ";"], "File": "ARMMCTargetDesc28", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47576, "Length": 67, "Cover_Rate": 0.5491803278688525} {"Template_token": ["", "MAI", "=", "new", "COFFMCAsmInfoMicrosoft", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "break", ";", "default", ":", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "MAI", "=", "new", "MCAsmInfoDarwin", "(", "TT", ")", ";", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", "TT", ")", ";", "break", ";", "}", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "MAI", "->", "addInitialFrameState", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr"], "ground_truth": [",", "Reg", ",", "", ")", ")", ";"], "File": "ARMMCTargetDesc2", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47577, "Length": 77, "Cover_Rate": 0.41397849462365593} {"Template_token": ["", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ",", "STI", ")", ";", "return", "nullptr"], "ground_truth": [";"], "File": "ARMMCTargetDesc2", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47578, "Length": 22, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MCStreamer", "*", "S", "=", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ")", ";", "new", "TargetStreamer", "(", "*", "S", ")", ";", "return", "S", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "createWinCOFFStreamer", "(", "Ctx", ",", "MAB", ",", "*", "Emitter", ",", "OS", ")", ";", "case", "Triple", "::", "ELF", ":", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "NoExecStack", ",", "TheTriple", ".", "getArch", "(", ")"], "ground_truth": ["==", "Triple", "::", "thumb", ")", ";"], "File": "ARMMCTargetDesc2", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47579, "Length": 116, "Cover_Rate": 0.7295597484276729} {"Template_token": ["", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "llvm", "::", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "("], "ground_truth": ["", ")", ".", "getImm", "(", ")", "!=", "", ")", "{"], "File": "ARMMCTargetDesc2", "Func": "getITDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47580, "Length": 37, "Cover_Rate": 0.5285714285714286} {"Template_token": ["", "void", "LLVMInitializeTargetMC", "(", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "TheLETarget", ",", "createMCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "Y", "(", "TheBETarget", ",", "createMCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "A", "(", "TheThumbLETarget", ",", "createMCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "B", "(", "TheThumbBETarget", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheLETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheBETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbLETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbBETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheLETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheBETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbLETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbBETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheLETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheBETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbLETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbBETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheLETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheBETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbLETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbBETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheLETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheBETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbLETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbBETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheLETarget", ",", "createLEMCCodeEmitter"], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc2", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47581, "Length": 234, "Cover_Rate": 0.4895397489539749} {"Template_token": ["", "RegisterMCAsmInfoFn", "A", "(", "TheThumbLETarget", ",", "createMCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "B", "(", "TheThumbBETarget", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheLETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheBETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbLETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbBETarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheLETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheBETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbLETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbBETarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheLETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheBETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbLETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbBETarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheLETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheBETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbLETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbBETarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheLETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheBETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbLETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbBETarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheLETarget", ",", "createLEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "("], "ground_truth": ["TheBETarget", ",", "createBEMCCodeEmitter", ")", ";"], "File": "ARMMCTargetDesc2", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47582, "Length": 222, "Cover_Rate": 0.46443514644351463} {"Template_token": ["", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'s'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]"], "ground_truth": ["==", "'t'", ")", "ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc2", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47583, "Length": 215, "Cover_Rate": 0.39888682745825604} {"Template_token": ["", "unsigned", "Idx", "=", "", ";", "bool", "isThumb", "=", "false", ";", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "Idx", "=", "", ";", "else", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "{", "isThumb", "=", "true", ";", "if", "(", "Len", ">=", "", "&&", "TT", "[", "", "]", "==", "'v'", ")", "Idx", "=", "", ";", "}", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'s'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchFeature", "=", "", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")"], "ground_truth": ["ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc30", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47584, "Length": 403, "Cover_Rate": 0.8592750533049041} {"Template_token": ["", "static", "MCRegisterInfo", "*", "createMCRegisterInfo", "(", "const", "Triple", "&", "TT", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitMCRegisterInfo", "(", "X", ",", "", ","], "ground_truth": ["", ",", "", ",", "", ")", ";"], "File": "ARMMCTargetDesc31", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47585, "Length": 38, "Cover_Rate": 0.7169811320754716} {"Template_token": ["", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitMCRegisterInfo", "(", "X", ",", "", ",", "", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMMCTargetDesc31", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47586, "Length": 22, "Cover_Rate": 0.41509433962264153} {"Template_token": ["", "if", "(", "Inst", ".", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", "&&", "Desc", ".", "OpInfo", "[", "OpNum", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_PCREL", ")", "{", "Imm", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "FoundImm", "=", "true", ";", "}", "}", "if", "(", "!", "FoundImm", ")", "return", "false", ";", "uint64_t", "Offset", "=", "(", "(", "Desc", ".", "TSFlags", "&", "", ")", "==", "", ")", "?", "", ":", "", ";", "Target", "=", "Addr", "+", "Imm", "+", "Offset", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMMCTargetDesc39", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47587, "Length": 84, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return"], "ground_truth": ["new", "MCAsmInfoDarwin", "(", ")", ";"], "File": "ARMMCTargetDesc3", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47588, "Length": 20, "Cover_Rate": 0.4878048780487805} {"Template_token": ["", "static", "MCRelocationInfo", "*", "createMCRelocationInfo", "(", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isEnvironmentMachO", "(", ")", ")", "return", "createMachORelocationInfo", "(", "Ctx", ")", ";", "return", "llvm", "::", "createMCRelocationInfo", "(", "TT", ",", "Ctx"], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc3", "Func": "createARMMCRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47589, "Length": 43, "Cover_Rate": 0.9772727272727273} {"Template_token": ["", "unsigned", "Idx", "=", "", ";", "bool", "isThumb", "=", "false", ";", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "Idx", "=", "", ";", "else", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "{", "isThumb", "=", "true", ";", "if", "(", "Len", ">=", "", "&&", "TT", "[", "", "]", "==", "'v'", ")", "Idx", "=", "", ";", "}", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", "==", "'8'", ")", "{", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'7'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]"], "ground_truth": ["==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{"], "File": "ARMMCTargetDesc3", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47590, "Length": 187, "Cover_Rate": 0.38477366255144035} {"Template_token": ["", "static", "ALFWriter", "*", "createALFWriter", "(", "const", "MCInstrInfo", "*", "mii", ",", "const", "MCRegisterInfo", "*", "mri", ")", "{", "return", "new", "ALFWriter", "(", "mii", ","], "ground_truth": ["mri", ")", ";"], "File": "ARMMCTargetDesc40", "Func": "createALFWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47591, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheLETarget", "(", ")", ",", "createLEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBETarget", "(", ")", ",", "createBEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheThumbLETarget", "(", ")", ","], "ground_truth": ["createThumbLEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc40", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47592, "Length": 192, "Cover_Rate": 0.6906474820143885} {"Template_token": ["", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheLETarget", "(", ")", ",", "createLEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBETarget", "(", ")", ",", "createBEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheThumbLETarget"], "ground_truth": ["(", ")", ",", "createThumbLEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc40", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47593, "Length": 160, "Cover_Rate": 0.5755395683453237} {"Template_token": ["", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", "TheTriple", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "", ",", "true", ")", ";", "MAI", "->", "addInitialFrameState", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg"], "ground_truth": [",", "", ")", ")", ";"], "File": "ARMMCTargetDesc44", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47594, "Length": 37, "Cover_Rate": 0.3162393162393162} {"Template_token": ["", "MCAsmInfo", "*", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "MAI", "=", "new", "MCAsmInfoDarwin", "(", "TheTriple", ")", ";", "else", "if", "(", "TheTriple", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "MAI", "=", "new", "COFFMCAsmInfoGNU", "(", ")", ";", "else", "if", "(", "TheTriple", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "MAI", "=", "new", "COFFMCAsmInfoMicrosoft", "(", ")", ";", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", "TheTriple", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum"], "ground_truth": ["(", "", ",", "true", ")", ";"], "File": "ARMMCTargetDesc44", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47595, "Length": 79, "Cover_Rate": 0.6752136752136753} {"Template_token": ["", "static", "MCCodeGenInfo", "*", "createMCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Default", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "RM", "=", "TheTriple", ".", "isOSDarwin", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "DynamicNoPIC", ";", "}", "X", "->", "initMCCodeGenInfo", "(", "RM", ","], "ground_truth": ["CM", ",", "OL", ")", ";"], "File": "ARMMCTargetDesc44", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47596, "Length": 76, "Cover_Rate": 0.95} {"Template_token": ["", "assert", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "", "]", "&&", "", ")", ";", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "", "&&", "", ")", ";", "bool", "ListContainsPC", "=", "false", ",", "ListContainsLR", "=", "false", ";", "for", "(", "unsigned", "OI", "=", "", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "("], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMMCTargetDesc44", "Func": "getARMLoadDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47597, "Length": 78, "Cover_Rate": 0.45348837209302323} {"Template_token": ["", "static", "bool", "getLoadDeprecationInfo", "(", "MCInst", "&", "MI", ",", "MCSubtargetInfo", "&", "STI", ",", "std", "::", "string", "&", "Info", ")", "{", "assert", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "", "]", "&&", "", ")", ";", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "", "&&", "", ")", ";", "bool", "ListContainsPC", "=", "false", ",", "ListContainsLR", "=", "false", ";", "for", "(", "unsigned", "OI", "=", "", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")"], "ground_truth": [".", "isReg", "(", ")", "&&", "", ")", ";"], "File": "ARMMCTargetDesc44", "Func": "getARMLoadDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47598, "Length": 97, "Cover_Rate": 0.563953488372093} {"Template_token": ["", "static", "bool", "getMCRDeprecationInfo", "(", "MCInst", "&", "MI", ",", "MCSubtargetInfo", "&", "STI", ",", "std", "::", "string", "&", "Info", ")", "{", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "", "]", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", "{", "if", "(", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "Info", "=", "", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "{", "Info", "=", "", ";", "return", "true", ";", "}", "}", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", "&&", "(", "MI", ".", "getOperand", "(", "", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", ")", "{", "Info", "="], "ground_truth": ["", ";"], "File": "ARMMCTargetDesc44", "Func": "getMCRDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47599, "Length": 268, "Cover_Rate": 0.9605734767025089} {"Template_token": ["", "Triple", "triple", "(", "TT", ")", ";", "bool", "isThumb", "=", "triple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "triple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ";", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "switch", "(", "triple", ".", "getSubArch", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "SubArch_v8", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v8_1a", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7em", ":", "if", "(", "NoCPU", ")"], "ground_truth": ["ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc44", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47600, "Length": 142, "Cover_Rate": 0.4} {"Template_token": ["", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v8_1a", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7em", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7s", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6t2", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6k", ":", "ArchFeature", "="], "ground_truth": ["", ";"], "File": "ARMMCTargetDesc44", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47601, "Length": 132, "Cover_Rate": 0.37183098591549296} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T"], "ground_truth": [",", "createMCInstPrinter", ")", ";"], "File": "ARMMCTargetDesc46", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47602, "Length": 92, "Cover_Rate": 0.3445692883895131} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheLETarget", "(", ")", ",", "&", "getTheThumbLETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheBETarget", "(", ")", ",", "&", "getTheThumbBETarget", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheLETarget", "(", ")", ",", "createLEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheBETarget", "(", ")", ",", "createBEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheThumbLETarget", "(", ")", ","], "ground_truth": ["createThumbLEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc46", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47603, "Length": 110, "Cover_Rate": 0.41198501872659177} {"Template_token": ["", "void", "LLVMInitializeTargetMC", "(", ")", "{", "for", "(", "Target", "*", "T", ":", "{", "&", "TheLETarget", ",", "&", "TheBETarget", ",", "&", "TheThumbLETarget", ",", "&", "TheThumbBETarget", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "TheLETarget", ",", "&", "TheThumbLETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "TheBETarget", ",", "&", "TheThumbBETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T"], "ground_truth": [",", "createBEMCCodeEmitter", ")", ";"], "File": "ARMMCTargetDesc55", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47604, "Length": 206, "Cover_Rate": 0.8477366255144033} {"Template_token": ["", "Triple", "triple", "(", "TT", ")", ";", "bool", "isThumb", "=", "triple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "triple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ";", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "switch", "(", "triple", ".", "getSubArch", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "SubArch_v8", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7em", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7s", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6t2", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6", ":", "ArchFeature", "=", ""], "ground_truth": [";"], "File": "ARMMCTargetDesc57", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47605, "Length": 212, "Cover_Rate": 0.6563467492260062} {"Template_token": ["", "}", "bool", "NoCPU", "=", "CPU", "==", "", "||", "CPU", ".", "empty", "(", ")", ";", "std", "::", "string", "ArchFeature", ";", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", "==", "'8'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'7'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'s'", ")", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMMCTargetDesc58", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47606, "Length": 174, "Cover_Rate": 0.3515151515151515} {"Template_token": ["", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MCStreamer", "*", "S", "=", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ")", ";", "new", "TargetStreamer", "(", "*", "S", ")", ";", "return", "S", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "", ")", ";", "return", "createWinCOFFStreamer", "(", "Ctx", ",", "MAB", ",", "*", "Emitter", ",", "OS", ")", ";", "case", "Triple", "::", "ELF", ":", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "TheTriple", ".", "getArch", "(", ")", "=="], "ground_truth": ["Triple", "::", "thumb", ")", ";"], "File": "ARMMCTargetDesc59", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47607, "Length": 108, "Cover_Rate": 0.7012987012987013} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "MAI", "=", "new", "MCAsmInfoDarwin", "(", ")", ";", "else", "MAI", "=", "new", "ELFMCAsmInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "("], "ground_truth": ["", ",", "true", ")", ";"], "File": "ARMMCTargetDesc5", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47608, "Length": 35, "Cover_Rate": 0.43209876543209874} {"Template_token": ["", "RegisterMCAsmInfoFn", "A", "(", "TheTarget", ",", "createMCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "B", "(", "TheThumbTarget", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheTarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbTarget", ",", "createMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheTarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbTarget", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheTarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbTarget", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheTarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbTarget", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheTarget", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbTarget"], "ground_truth": [",", "createMCInstrAnalysis", ")", ";"], "File": "ARMMCTargetDesc5", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47609, "Length": 110, "Cover_Rate": 0.49107142857142855} {"Template_token": ["", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "{", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchFeature", "=", "", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchFeature", "=", "", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "triple", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")"], "ground_truth": ["ArchFeature", "=", "", ";"], "File": "ARMMCTargetDesc5", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47610, "Length": 227, "Cover_Rate": 0.4690082644628099} {"Template_token": ["", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "MCAsmInfoDarwin", "(", ")", ";", "ELFMCAsmInfo", "*", "MAI", "=", "new", "ELFMCAsmInfo", "(", ")", ";", "if", "(", "TheTriple", ".", "isOSNaCl"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMMCTargetDesc61", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47611, "Length": 32, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "auto", "*", "Exp", "=", "new", "", "(", "S", ".", "getContext", "(", ")", ",", "std", "::", "move", "(", "RegInfo", ")", ",", "std", "::", "move", "(", "InstInfo", ")", ")", ";", "S", ".", "setNaClExpander"], "ground_truth": ["(", "Exp", ")", ";"], "File": "ARMMCTargetDesc62", "Func": "createARMMCNaClExpander", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47612, "Length": 35, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "TheLETarget", ",", "&", "TheThumbLETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "TheBETarget", ",", "&", "TheThumbBETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheLETarget", ",", "createLEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheBETarget", ",", "createBEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheThumbLETarget", ","], "ground_truth": ["createThumbLEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc62", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47613, "Length": 86, "Cover_Rate": 0.3269961977186312} {"Template_token": ["", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "_MC", "::", "createMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createMCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "createWinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCNaClExpander", "(", "*", "T", ",", "createMCNaClExpander", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "createNullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "TheLETarget", ",", "&", "TheThumbLETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createLEMCCodeEmitter", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "TheBETarget", ",", "&", "TheThumbBETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createBEMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheLETarget", ",", "createLEAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheBETarget"], "ground_truth": [",", "createBEAsmBackend", ")", ";"], "File": "ARMMCTargetDesc62", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47614, "Length": 179, "Cover_Rate": 0.6806083650190115} {"Template_token": ["", "if", "(", "ArchID", "!=", "", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "", ")", ")", "ArchFeature", "=", "(", "ArchFeature", "+", "", "+", "", "(", "ArchID", ")", ")", ".", "str", "(", ")", ";", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", "", ";", "}", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "+=", ""], "ground_truth": [";"], "File": "ARMMCTargetDesc63", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47615, "Length": 84, "Cover_Rate": 0.5562913907284768} {"Template_token": ["", "static", "MCCodeGenInfo", "*", "createMCCodeGenInfo", "(", "const", "Triple", "&", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL"], "ground_truth": [")", ";"], "File": "ARMMCTargetDesc64", "Func": "createARMMCCodeGenInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47616, "Length": 46, "Cover_Rate": 0.92} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "SyntaxVariant", "==", "", ")", "return", "new", "InstPrinter", "(", "MAI", ",", "MRI", ",", "STI", ")", ";", "return"], "ground_truth": ["", ";"], "File": "ARMMCTargetDesc73", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47617, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const"], "ground_truth": ["MCSubtargetInfo", "&", "STI", ")", "{"], "File": "ARMMCTargetDesc73", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47618, "Length": 29, "Cover_Rate": 0.58} {"Template_token": ["", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7s", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v7", ":", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6t2", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6k", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6m", ":", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "ArchFeature", "=", "", ";", "else", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v6", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v5te", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v5", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "SubArch_v4t", ":", "ArchFeature", "=", "", ";", "break", ";", "case", "Triple", "::", "NoSubArch", ":", "break", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "ArchFeature", ".", "empty", "(", ")", ")", "ArchFeature", "="], "ground_truth": ["", ";"], "File": "ARMMCTargetDesc", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47619, "Length": 162, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "O", "<<", "", "", "", "", ";", "O", "<<", "", ";", "O", "<<", "", "", "", "", ";", "O", "<<", "", "", "", "", "", ";", "O", "<<", "", "", "", "", "", ";", "O", "<<", "", "", "", "", "", ";", "O", "<<", "", ";", "O", "<<", "", "", "", ""], "ground_truth": ["", ";"], "File": "ARMNaClHeaders1", "Func": "EmitSFIHeaders", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47620, "Length": 54, "Cover_Rate": 0.375} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMNaClRewritePass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47621, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return"], "ground_truth": ["false", ";"], "File": "ARMNaClRewritePass", "Func": "IsDirectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47622, "Length": 14, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", ""], "ground_truth": [";"], "File": "ARMOptimizeBarriersPass15", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47623, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "ToRemove", ";", "int64_t", "DMBType", "=", "-", "", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsRemovableNextDMB", "=", "false", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "IsRemovableNextDMB", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "DMBType", ")", "{", "ToRemove", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMOptimizeBarriersPass15", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47624, "Length": 95, "Cover_Rate": 0.4947916666666667} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMOptimizeBarriersPass7", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47625, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "std", "::", "vector", "<", "MachineInstr", "*", ">", "ToRemove", ";", "int64_t", "DMBType", "=", "-", "", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsRemovableNextDMB", "=", "false", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "if", "(", "IsRemovableNextDMB", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "DMBType", ")", "{", "ToRemove", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "DMBType", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "}", "}", "else"], "ground_truth": ["{"], "File": "ARMOptimizeBarriersPass8", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47626, "Length": 98, "Cover_Rate": 0.5077720207253886} {"Template_token": ["", "return", "!", "(", "MI", "->", "mayLoad", "(", ")", "||", "MI", "->", "mayStore", "(", ")", "||", "MI", "->", "hasUnmodeledSideEffects", "(", ")", "||"], "ground_truth": ["MI", "->", "isCall", "(", ")", "||", "MI", "->", "isReturn", "(", ")", ")", ";"], "File": "ARMOptimizeBarriersPass", "Func": "CanMovePastDMB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47627, "Length": 34, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", ""], "ground_truth": [";"], "File": "ARMOptimizeBarriersPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47628, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "const", "char", "*", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "ARMOptimizeBarriersPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47629, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "explicit", "PagerandoOptimizer", "(", ")", ":", "MachineFunctionPass"], "ground_truth": ["(", "ID", ")", "{"], "File": "ARMPagerandoOptimizer", "Func": "ARMPagerandoOptimizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47630, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "void", "PagerandoOptimizer", "::", "changeToPCRelativeCall", "(", "MachineInstr", "*", "MI", ",", "const", "Function", "*", "Callee", ")", "{", "auto", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "auto", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "auto", "&", "C", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "auto", "&", "AFI", "=", "*", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "auto", "&", "TLI", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", ";", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "isThumb", "=", "AFI", ".", "isThumbFunction", "(", ")", ";", "auto", "Label", "=", "AFI", ".", "createPICLabelUId", "(", ")", ";", "auto", "PCAdj", "=", "isThumb", "?", "", ":", "", ";", "auto", "*", "CPV", "=", "ConstantPoolConstant", "::", "Create", "(", "Callee", ",", "Label", ",", "", ",", "PCAdj", ",", "", ",", "false", ")", ";", "auto", "Alignment", "=", "DL", ".", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "C", ")", ")", ";", "auto", "Index", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Alignment", ")", ";", "auto", "Opc", "=", "AFI", ".", "isThumb2Function", "(", ")", "?", "", ":", "", ";", "auto", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opc", ")", ",", "OffsetReg", ")", ".", "addConstantPoolIndex", "(", "Index", ")", ";", "if", "(", "Opc", "==", "", ")", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "add", "(", "predOps", "("], "ground_truth": ["", ")", ")", ";"], "File": "ARMPagerandoOptimizer", "Func": "changeToPCRelativeCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47631, "Length": 272, "Cover_Rate": 0.7010309278350515} {"Template_token": ["", "FunctionPass", "*", "llvm", "::"], "ground_truth": ["createPagerandoOptimizerPass", "(", ")", "{"], "File": "ARMPagerandoOptimizer", "Func": "createARMPagerandoOptimizerPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47632, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "static", "const", "Function", "*", "getCallee", "(", "const", "MachineConstantPoolEntry", "&", "E", ")", "{", "auto", "*", "CPC", "=", "static_cast", "<", "ConstantPoolConstant", "*", ">", "(", "E"], "ground_truth": [".", "Val", ".", "MachineCPVal", ")", ";"], "File": "ARMPagerandoOptimizer", "Func": "getCallee", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47633, "Length": 29, "Cover_Rate": 0.6744186046511628} {"Template_token": ["", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "MI", ".", "getNumOperands", "(", ")", ">", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isCPI", "(", ")", ")", "return", "MI", ".", "getOperand", "(", "", ")", ".", "getIndex", "(", ")", ";", "return", "-"], "ground_truth": ["", ";"], "File": "ARMPagerandoOptimizer", "Func": "getCPIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47634, "Length": 43, "Cover_Rate": 0.7962962962962963} {"Template_token": ["", "static", "bool", "isBXCall", "(", "unsigned"], "ground_truth": ["Opc", ")", "{"], "File": "ARMPagerandoOptimizer", "Func": "isBXCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47635, "Length": 8, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "!", "CPC", ")", "return", "false", ";", "auto", "M", "=", "CPC", "->", "getModifier", "(", ")", ";", "auto", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "CPC", "->", "getGV", "(", ")", ")", ";", "return", "(", "M", "==", "", "||", "M", "==", "", ")"], "ground_truth": ["&&", "F", "&&", "F", "->", "getSectionPrefix", "(", ")", "==", "BinPrefix", ";"], "File": "ARMPagerandoOptimizer", "Func": "isIntraBin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47636, "Length": 54, "Cover_Rate": 0.4778761061946903} {"Template_token": ["", "auto", "*", "CPV", "=", "static_cast", "<", "ConstantPoolValue", "*", ">", "(", "E", ".", "Val", ".", "MachineCPVal", ")", ";", "auto", "*", "CPC", "=", "dyn_cast", "<", "ConstantPoolConstant", ">", "(", "CPV", ")", ";", "if", "(", "!", "CPC"], "ground_truth": [")", "return", "false", ";"], "File": "ARMPagerandoOptimizer", "Func": "isIntraBin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47637, "Length": 37, "Cover_Rate": 0.3274336283185841} {"Template_token": ["", "void", "PagerandoOptimizer", "::", "optimizeCalls", "(", "MachineInstr", "*", "MI", ",", "const", "Function", "*", "Callee", ")", "{", "auto", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Queue", "{", "MI", "}", ";", "while", "(", "!", "Queue", ".", "empty", "(", ")", ")", "{", "MI", "=", "Queue", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "MI", "->", "isCall", "(", ")", ")", "{", "for", "(", "auto", "&", "Op", ":", "MI", "->", "defs", "(", ")", ")", "{", "for", "(", "auto", "&", "User", ":", "MRI", ".", "use_instructions", "(", "Op", ".", "getReg", "(", ")", ")", ")", "Queue", ".", "push_back", "(", "&", "User", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "isBXCall", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "changeToPCRelativeCall", "(", "MI", ",", "Callee", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMPagerandoOptimizer", "Func": "optimizeCalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47638, "Length": 142, "Cover_Rate": 0.9342105263157895} {"Template_token": ["", "auto", "&", "TII", "=", "*", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "auto", "Opc", "=", "toDirectCall", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opc", ")", ")", ";", "int", "SkipOps", "=", "", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "auto", "CondOp", "=", "predOps", "(", "", ")", ";", "MIB", ".", "add", "(", "CondOp", ")", ";", "SkipOps", "+=", "CondOp", ".", "size", "("], "ground_truth": [")", ";"], "File": "ARMPagerandoOptimizer", "Func": "replaceWithDirectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47639, "Length": 94, "Cover_Rate": 0.5402298850574713} {"Template_token": ["", "return", "false", ";", "}", "auto", "BinPrefix", "=", "F", ".", "getSectionPrefix", "(", ")", ".", "getValue", "(", ")", ";", "auto", "&", "CPEntries", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "SmallSet", "<", "int", ",", "", ">", "CPIndices", ";", "int", "Index", "=", "", ";", "for", "(", "auto", "&", "E", ":", "CPEntries", ")", "{", "if", "(", "isIntraBin", "(", "E", ",", "BinPrefix", ")", ")", "CPIndices", ".", "insert", "(", "Index", ")", ";", "Index", "++", ";", "}", "if", "(", "CPIndices", ".", "empty", "(", ")", ")", "return", "false", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "Uses", ";", "for", "(", "auto", "&", "BB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "BB"], "ground_truth": [")", "{"], "File": "ARMPagerandoOptimizer", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47640, "Length": 111, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "!", "F", ".", "isPagerando", "(", ")", "||", "skipFunction", "(", "F", ")", ")", "{", "return", "false", ";", "}", "auto", "BinPrefix", "=", "F", ".", "getSectionPrefix", "(", ")", ".", "getValue", "(", ")", ";", "auto", "&", "CPEntries", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "SmallSet", "<", "int", ",", "", ">", "CPIndices", ";", "int", "Index", "=", "", ";", "for", "(", "auto", "&", "E", ":", "CPEntries", ")", "{", "if", "(", "isIntraBin", "(", "E", ",", "BinPrefix", ")", ")", "CPIndices", ".", "insert", "(", "Index", ")", ";", "Index", "++", ";", "}", "if", "(", "CPIndices", ".", "empty", "(", ")", ")", "return", "false", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "Uses", ";", "for", "(", "auto", "&", "BB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "BB", ")", "{", "int", "Index", "=", "getCPIndex", "(", "MI", ")", ";", "if", "(", "CPIndices", ".", "count", "(", "Index", ")", ")", "Uses", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "for", "(", "auto", "*", "MI", ":", "Uses", ")", "{", "int", "Index", "=", "getCPIndex", "(", "*", "MI", ")", ";", "auto", "*", "Callee", "=", "getCallee", "(", "CPEntries", "[", "Index", "]", ")", ";", "optimizeCalls", "(", "MI", ","], "ground_truth": ["Callee", ")", ";"], "File": "ARMPagerandoOptimizer", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47641, "Length": 190, "Cover_Rate": 0.8558558558558559} {"Template_token": ["", "static", "unsigned", "toDirectCall", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "ARMPagerandoOptimizer", "Func": "toDirectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47642, "Length": 25, "Cover_Rate": 0.4807692307692308} {"Template_token": ["", "}", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld1", ",", "Ld0", ",", "PMul0", "->", "VecLd", ")", "&&", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "R", ".", "AddMulPair", "(", "PMul1", ",", "PMul0", ",", "true", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "MulCandList", "&", "Muls", "=", "R", ".", "getMuls", "(", ")", ";", "const", "unsigned", "Elems", "=", "Muls", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Elems", ";", "++", "i", ")", "{", "MulCandidate", "*", "PMul0", "=", "static_cast", "<", "MulCandidate", "*", ">", "(", "Muls", "[", "i", "]", ".", "get", "(", ")", ")", ";", "if", "(", "PMul0", "->", "Paired", ")", "continue", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "Elems", ";", "++", "j", ")", "{", "if", "(", "i", "==", "j", ")", "continue", ";", "MulCandidate", "*", "PMul1", "=", "static_cast", "<", "MulCandidate", "*", ">", "(", "Muls", "[", "j", "]", ".", "get", "(", ")", ")", ";", "if", "(", "PMul1", "->", "Paired", ")", "continue", ";", "const", "Instruction", "*", "Mul0", "=", "PMul0", "->", "Root", ";", "const", "Instruction", "*", "Mul1", "=", "PMul1", "->", "Root", ";", "if", "(", "Mul0", "==", "Mul1"], "ground_truth": [")", "continue", ";"], "File": "ARMParallelDSP10", "Func": "CreateParallelPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47643, "Length": 215, "Cover_Rate": 0.4378818737270876} {"Template_token": ["", "LoadInst", "*", "ParallelDSP", "::", "CreateWideLoad", "(", "MemInstList", "&", "Loads", ",", "IntegerType", "*", "LoadTy", ")", "{", "assert", "(", "Loads", ".", "size", "(", ")", "==", "", "&&", "", ")", ";", "LoadInst", "*", "Base", "=", "Loads", "[", "", "]", ";", "LoadInst", "*", "Offset", "=", "Loads", "[", "", "]", ";", "Instruction", "*", "BaseSExt", "=", "dyn_cast", "<", "SExtInst", ">", "(", "Base", "->", "user_back", "(", ")", ")", ";", "Instruction", "*", "OffsetSExt", "=", "dyn_cast", "<", "SExtInst", ">", "(", "Offset", "->", "user_back", "(", ")", ")", ";", "assert", "(", "(", "BaseSExt", "&&", "OffsetSExt", ")", "&&", "", ")", ";", "std", "::", "function", "<", "void", "(", "Value", "*", ",", "Value", "*", ")", ">", "MoveBefore", "=", "[", "&", "]", "(", "Value", "*", "A", ",", "Value", "*", "B", ")", "->", "void", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "A", ")", "||", "!", "isa", "<", "Instruction", ">", "(", "B", ")", ")", "return", ";", "auto", "*", "Source", "=", "cast", "<", "Instruction", ">", "(", "A", ")", ";", "auto", "*", "Sink", "=", "cast", "<", "Instruction", ">", "(", "B", ")", ";", "if", "(", "DT", "->", "dominates", "(", "Source", ",", "Sink", ")", "||", "Source", "->", "getParent", "(", ")", "!=", "Sink", "->", "getParent", "(", ")", "||", "isa", "<", "PHINode", ">", "(", "Source", ")", "||", "isa", "<", "PHINode", ">", "(", "Sink", ")", ")", "return", ";", "Source", "->", "moveBefore", "(", "Sink", ")", ";", "for", "(", "auto", "&", "Op", ":", "Source", "->", "operands", "(", ")", ")", "MoveBefore", "(", "Op", ",", "Source", ")", ";", "}", ";", "LoadInst", "*", "DomLoad", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "IRBuilder", "<", "NoFolder", ">", "IRB", "(", "DomLoad", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "DomLoad", ")", ")", ";", "const", "unsigned", "AddrSpace", "=", "DomLoad", "->"], "ground_truth": ["getPointerAddressSpace", "(", ")", ";"], "File": "ARMParallelDSP10", "Func": "CreateWideLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47644, "Length": 282, "Cover_Rate": 0.5183823529411765} {"Template_token": ["", "}", ";", "LoadInst", "*", "DomLoad", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "IRBuilder", "<", "NoFolder", ">", "IRB", "(", "DomLoad", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "DomLoad", ")", ")", ";", "const", "unsigned", "AddrSpace", "=", "DomLoad", "->", "getPointerAddressSpace", "(", ")", ";", "Value", "*", "VecPtr", "=", "IRB", ".", "CreateBitCast", "(", "Base", "->", "getPointerOperand", "(", ")", ",", "LoadTy", "->", "getPointerTo", "(", "AddrSpace", ")", ")", ";", "LoadInst", "*", "WideLoad", "=", "IRB", ".", "CreateAlignedLoad", "(", "LoadTy", ",", "VecPtr", ",", "Base", "->", "getAlign", "(", ")", ")", ";", "MoveBefore", "(", "Base", "->", "getPointerOperand", "(", ")", ",", "VecPtr", ")", ";", "MoveBefore", "(", "VecPtr", ",", "WideLoad", ")", ";", "Value", "*", "Bottom", "=", "IRB", ".", "CreateTrunc", "(", "WideLoad", ",", "Base", "->", "getType", "(", ")", ")", ";", "Value", "*", "NewBaseSExt", "=", "IRB", ".", "CreateSExt", "(", "Bottom", ",", "BaseSExt", "->", "getType", "(", ")", ")", ";", "BaseSExt", "->", "replaceAllUsesWith", "(", "NewBaseSExt", ")", ";", "IntegerType", "*", "OffsetTy", "=", "cast", "<", "IntegerType", ">", "(", "Offset", "->", "getType", "(", ")", ")", ";", "Value", "*", "ShiftVal", "=", "ConstantInt", "::", "get", "(", "LoadTy", ",", "OffsetTy", "->", "getBitWidth", "("], "ground_truth": [")", ")", ";"], "File": "ARMParallelDSP10", "Func": "CreateWideLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47645, "Length": 183, "Cover_Rate": 0.33639705882352944} {"Template_token": ["", "LoadInst", "*", "getBaseLoad", "(", ")", "const", "{", "return", "VecLd", ".", "front", "(", ")"], "ground_truth": [";"], "File": "ARMParallelDSP10", "Func": "getBaseLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47646, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "}", "else", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", ")", "return", "I", ";", "}", "return", "nullptr", ";", "}", ";", "auto", "InsertMul", "=", "[", "this", "]", "(", "Instruction", "*", "I", ")", "{", "Value", "*", "LHS", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ";", "Value", "*", "RHS", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ";", "Muls", ".", "push_back", "(", "std", "::", "make_unique", "<", "MulCandidate", ">", "(", "I", ",", "LHS", ",", "RHS", ")", ")", ";", "}", ";", "for", "(", "auto", "*", "Add", ":", "Adds", ")", "{", "if", "(", "Add", "==", "Acc", ")", "continue", ";", "if", "(", "auto", "*", "Mul", "=", "GetMulOperand", "(", "Add", "->", "getOperand", "(", "", ")", ")", ")", "InsertMul", "(", "Mul", ")", ";", "if", "(", "auto", "*", "Mul", "=", "GetMulOperand", "(", "Add", "->", "getOperand", "(", ""], "ground_truth": [")", ")", ")", "InsertMul", "(", "Mul", ")", ";"], "File": "ARMParallelDSP10", "Func": "InsertMuls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47647, "Length": 174, "Cover_Rate": 0.7131147540983607} {"Template_token": ["", "bool", "is64Bit", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMParallelDSP10", "Func": "is64Bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47648, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "is64Bit", "(", ")", "const", "{", "return", "Root", "->", "getType", "(", ")", "->", "isIntegerTy"], "ground_truth": ["(", "", ")", ";"], "File": "ARMParallelDSP10", "Func": "is64Bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47649, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "bool", "ParallelDSP", "::", "IsNarrowSequence", "(", "Value", "*", "V", ")", "{", "if", "(", "auto", "*", "SExt", "=", "dyn_cast", "<", "SExtInst", ">", "(", "V", ")", ")", "{", "if", "(", "SExt", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "MaxBitWidth", ")", "return", "false", ";", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "SExt", "->", "getOperand", "(", "", ")", ")", ")", "{", "return", "LoadPairs", ".", "count", "(", "Ld", ")", "||", "OffsetLoads", ".", "count", "(", "Ld", ")", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "ARMParallelDSP10", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47650, "Length": 82, "Cover_Rate": 0.9879518072289156} {"Template_token": ["", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "AllAdds", ";", "if", "(", "!", "RecordMemoryOps", "(", "&", "BB", ")", ")", "continue", ";", "for", "(", "Instruction", "&", "I", ":", "reverse", "(", "BB", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "continue", ";", "if", "(", "AllAdds", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "const", "auto", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "Reduction", "R", "(", "&", "I", ")", ";", "if", "(", "!", "Search", "(", "&", "I", ",", "&", "BB", ",", "R", ")", ")", "continue", ";", "R", ".", "InsertMuls"], "ground_truth": ["(", ")", ";"], "File": "ARMParallelDSP10", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47651, "Length": 118, "Cover_Rate": 0.5700483091787439} {"Template_token": ["", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "Write", "->", "comesBefore", "(", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "bool", "BaseFirst", "=", "Base", "->", "comesBefore", "(", "Offset", ")", ";", "LoadInst", "*", "Dominator", "=", "BaseFirst", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "BaseFirst", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before", ":", "WritesBefore", ")", "{", "if", "(", "Dominator", "->", "comesBefore", "(", "Before", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "Base", ":", "Loads", ")", "{", "for", "(", "auto", "*", "Offset", ":", "Loads", ")", "{", "if", "(", "Base", "==", "Offset", "||", "OffsetLoads", ".", "count", "(", "Offset", ")", ")", "continue", ";", "if", "(", "isConsecutiveAccess", "(", "Base", ",", "Offset", ",", "*", "DL", ",", "*", "SE", ")", "&&", "SafeToPair", "(", "Base", ",", "Offset", ")", ")", "{", "LoadPairs", "[", "Base", "]", "=", "Offset", ";", "OffsetLoads", ".", "insert", "(", "Offset", ")", ";", "break", ";", "}", "}", "}", "LLVM_DEBUG", "(", "if", "(", "!", "LoadPairs", ".", "empty", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "&", "MapIt", ":", "LoadPairs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "MapIt", ".", "first", "<<"], "ground_truth": ["", "<<", "*", "MapIt", ".", "second", "<<", "", ")", ";"], "File": "ARMParallelDSP10", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47652, "Length": 260, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "Write", "->", "comesBefore", "(", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "bool", "BaseFirst", "=", "Base", "->", "comesBefore", "(", "Offset", ")", ";", "LoadInst", "*", "Dominator", "=", "BaseFirst", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "BaseFirst", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before", ":", "WritesBefore", ")", "{", "if", "(", "Dominator", "->", "comesBefore", "("], "ground_truth": ["Before", ")", ")", "return", "false", ";"], "File": "ARMParallelDSP10", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47653, "Length": 152, "Cover_Rate": 0.316008316008316} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "bool", "Changes", "=", "MatchSMLAD", "(", "F", ")", ";", "return", "Changes"], "ground_truth": [";"], "File": "ARMParallelDSP10", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47654, "Length": 86, "Cover_Rate": 0.344} {"Template_token": ["", "return", "R", ".", "InsertAcc", "(", "V", ")", ";", "case", "Instruction", "::", "Add", ":", "{", "R", ".", "InsertAdd", "(", "I", ")", ";", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "", ")", ";", "bool", "ValidLHS", "=", "Search", "(", "LHS", ",", "BB", ",", "R", ")", ";", "bool", "ValidRHS", "=", "Search", "(", "RHS", ",", "BB", ",", "R", ")", ";", "if", "(", "ValidLHS", "&&", "ValidRHS", ")", "return", "true", ";", "return", "R", ".", "InsertAcc", "(", "I", ")", ";", "}", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "MulOp0", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "MulOp1", "=", "I", "->", "getOperand", "(", "", ")", ";", "return", "IsNarrowSequence", "<", "", ">", "(", "MulOp0", ")", "&&", "IsNarrowSequence"], "ground_truth": ["<", "", ">", "(", "MulOp1", ")", ";"], "File": "ARMParallelDSP10", "Func": "Search", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47655, "Length": 130, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "WidenedLoad", "(", "SmallVectorImpl", "<", "LoadInst", "*", ">", "&", "Lds", ",", "LoadInst", "*", "Wide", ")", ":", "NewLd", "(", "Wide", ")", "{", "append_range", "(", "Loads", ","], "ground_truth": ["Lds", ")", ";"], "File": "ARMParallelDSP10", "Func": "WidenedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47656, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "}", "if", "(", "!", "Acc", ")", "{", "Acc", "=", "Mul", ";", "continue", ";", "}", "Acc", "=", "Builder", ".", "CreateAdd", "(", "Mul", ",", "Acc", ")", ";", "InsertAfter", "=", "cast", "<", "Instruction", ">", "(", "Acc", ")", ";", "}", "if", "(", "!", "Acc", ")", "Acc", "=", "R", ".", "is64Bit", "(", ")", "?", "ConstantInt", "::", "get", "(", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ",", "", ")", ":", "ConstantInt", "::", "get", "(", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ",", "", ")", ";", "IntegerType", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ";", "for", "(", "auto", "&", "Pair", ":", "R", ".", "getMulPairs", "(", ")", ")", "{", "MulCandidate", "*", "LHSMul", "=", "Pair", ".", "first", ";", "MulCandidate", "*", "RHSMul", "=", "Pair", ".", "second", ";", "LoadInst", "*", "BaseLHS", "=", "LHSMul", "->", "getBaseLoad", "(", ")", ";", "LoadInst", "*", "BaseRHS", "=", "RHSMul", "->", "getBaseLoad", "(", ")", ";", "LoadInst", "*", "WideLHS", "=", "WideLoads", ".", "count", "(", "BaseLHS", ")", "?", "WideLoads", "[", "BaseLHS", "]", "->", "getLoad", "(", ")", ":", "CreateWideLoad", "(", "LHSMul", "->", "VecLd", ",", "Ty", ")", ";", "LoadInst", "*", "WideRHS", "=", "WideLoads", ".", "count", "(", "BaseRHS", ")", "?", "WideLoads", "[", "BaseRHS", "]", "->", "getLoad", "("], "ground_truth": [")", ":", "CreateWideLoad", "(", "RHSMul", "->", "VecLd", ",", "Ty", ")", ";"], "File": "ARMParallelDSP12", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47657, "Length": 213, "Cover_Rate": 0.375} {"Template_token": ["", "if", "(", "Loads", ".", "empty", "(", ")", "||", "Loads", ".", "size", "(", ")", ">", "NumLoadLimit", ")", "return", "false", ";", "using", "InstSet", "=", "std", "::", "set", "<", "Instruction", "*", ">", ";", "using", "DepMap", "=", "std", "::", "map", "<", "Instruction", "*", ",", "InstSet", ">", ";", "DepMap", "RAWDeps", ";", "const", "auto", "Size", "=", "LocationSize", "::", "beforeOrAfterPointer", "(", ")", ";", "for", "(", "auto", "Write", ":", "Writes", ")", "{", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "Write", "->", "comesBefore", "(", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "bool", "BaseFirst", "=", "Base", "->", "comesBefore", "(", "Offset", ")", ";", "LoadInst", "*", "Dominator", "=", "BaseFirst", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "BaseFirst", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before", ":", "WritesBefore", ")", "{", "if", "(", "Dominator", "->", "comesBefore", "(", "Before", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*"], "ground_truth": ["Base", ":", "Loads", ")", "{"], "File": "ARMParallelDSP13", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47658, "Length": 232, "Cover_Rate": 0.4793388429752066} {"Template_token": ["", "for", "(", "auto", "*", "I", ":", "Writes", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";", "assert", "(", "MAC", ".", "MemLocs", ".", "size", "(", ")", ">=", "", "&&", "", ")", ";", "for", "(", "auto", "&", "MemLoc", ":", "MAC", ".", "MemLocs", ")", "{", "if", "(", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "I", ",", "MemLoc", ")", ",", "ModRefInfo", "::", "ModRef"], "ground_truth": [")", ")", ")", "{"], "File": "ARMParallelDSP14", "Func": "AreAliased", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47659, "Length": 72, "Cover_Rate": 0.4311377245508982} {"Template_token": ["", "if", "(", "!", "MemOp0", "->", "isSimple", "(", ")", "||", "!", "MemOp1", "->", "isSimple", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "isConsecutiveAccess", "(", "MemOp0", ",", "MemOp1", ","], "ground_truth": ["DL", ",", "SE", ")", ")", "{"], "File": "ARMParallelDSP14", "Func": "AreSequentialAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47660, "Length": 44, "Cover_Rate": 0.4} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ld0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Ld1", "->", "dump", "(", ")", ";", ")", ";", "if", "(", "!", "Ld0", "->", "hasOneUse", "(", ")", "||"], "ground_truth": ["!", "Ld1", "->", "hasOneUse", "(", ")", ")", "{"], "File": "ARMParallelDSP14", "Func": "AreSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47661, "Length": 51, "Cover_Rate": 0.45132743362831856} {"Template_token": ["", "static", "void", "CreateLoadIns", "(", "IRBuilder", "<", "NoFolder", ">", "&", "IRB", ",", "Instruction", "*", "Acc", ",", "LoadInst", "*", "*", "VecLd", ")", "{", "const", "Type", "*", "AccTy", "=", "Acc", "->"], "ground_truth": ["getType", "(", ")", ";"], "File": "ARMParallelDSP14", "Func": "CreateLoadIns", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47662, "Length": 32, "Cover_Rate": 0.35555555555555557} {"Template_token": ["", "Instruction", "*", "ParallelDSP", "::", "CreateSMLADCall", "(", "LoadInst", "*", "VecLd0", ",", "LoadInst", "*", "VecLd1", ",", "Instruction", "*", "Acc", ",", "Instruction", "*", "InsertAfter", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "VecLd0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "VecLd1", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&", "VecLd0", ")", ";", "CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&", "VecLd1", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "VecLd0", ",", "VecLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "", "(", "M"], "ground_truth": [",", "", ")", ";"], "File": "ARMParallelDSP14", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47663, "Length": 134, "Cover_Rate": 0.8481012658227848} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "VecLd1", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&"], "ground_truth": ["VecLd0", ")", ";"], "File": "ARMParallelDSP14", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47664, "Length": 56, "Cover_Rate": 0.35443037974683544} {"Template_token": ["", "Instruction", "*", "InsertAfter", "=", "Reduction", ".", "AccIntAdd", ";", "for", "(", "auto", "&", "Pair", ":", "PMACPairs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Pair", ".", "first", "->", "Mul", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Pair", ".", "second", "->", "Mul", "->", "dump", "(", ")", ")", ";", "auto", "*", "VecLd0", "=", "cast", "<", "LoadInst", ">", "(", "Pair", ".", "first", "->", "VecLd", "[", "", "]", ")", ";", "auto", "*", "VecLd1", "=", "cast", "<", "LoadInst", ">", "(", "Pair", ".", "second", "->", "VecLd", "[", "", "]", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "VecLd0", ",", "VecLd1", ",", "Acc", ",", "InsertAfter", ")", ";", "InsertAfter", "=", "Acc", ";", "}", "if", "(", "Acc", "!=", "Reduction", ".", "Phi", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "Reduction", ".", "AccIntAdd", "->", "replaceAllUsesWith", "("], "ground_truth": ["Acc", ")", ";"], "File": "ARMParallelDSP14", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47665, "Length": 147, "Cover_Rate": 0.8305084745762712} {"Template_token": ["", "return", "Reductions", ";", "}", "for", "(", "PHINode", "&", "Phi", ":", "Header", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "TheLoop", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "R", ":", "Reductions", ")", "{", "dbgs", "(", ")", "<<", "", ";", "R", ".", "Phi"], "ground_truth": ["->", "dump", "(", ")", ";"], "File": "ARMParallelDSP14", "Func": "MatchReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47666, "Length": 137, "Cover_Rate": 0.6008771929824561} {"Template_token": ["", "ReductionList", "Reductions", "=", "MatchReductions", "(", "F", ",", "L", ",", "Header", ")", ";", "for", "(", "auto", "&", "R", ":", "Reductions", ")", "{", "ParallelMACList", "MACCandidates", "=", "MatchParallelMACs", "(", "R", ")", ";", "if", "(", "!", "SetMemoryLocations", "(", "MACCandidates", ")", ")", "continue", ";", "R", ".", "MACCandidates", "=", "MACCandidates", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "&", "M", ":", "R", ".", "MACCandidates"], "ground_truth": [")", "M", ".", "Mul", "->", "dump", "(", ")", ";"], "File": "ARMParallelDSP14", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47667, "Length": 71, "Cover_Rate": 0.3183856502242152} {"Template_token": ["", "ParallelMAC", "(", "Instruction", "*", "I", ",", "ValueList", "&", "V", ",", "bool", "RdOnly", ")", ":", "Mul", "(", "I", ")"], "ground_truth": [",", "VL", "(", "V", ")", ",", "ReadOnly", "(", "RdOnly", ")", "{", "}"], "File": "ARMParallelDSP14", "Func": "ParallelMAC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47668, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "ParallelMAC", "(", "Instruction", "*", "I", ",", "ValueList", "&", "V", ",", "bool", "RdOnly", ")", ":", "Mul", "(", "I", ")", ",", "VL", "(", "V", ")", ","], "ground_truth": ["ReadOnly", "(", "RdOnly", ")", "{", "}"], "File": "ARMParallelDSP14", "Func": "ParallelMAC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47669, "Length": 30, "Cover_Rate": 1.0} {"Template_token": ["", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "BasicBlock", "*", "Header", "=", "TheLoop", "->", "getHeader", "(", ")", ";", "if", "(", "!", "Header", ")", "return", "false", ";", "if", "(", "Header", "!=", "TheLoop", "->", "getLoopLatch", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "Function", "&", "F", "=", "*", "Header", "->", "getParent", "(", ")", ";", "M", "=", "F", ".", "getParent"], "ground_truth": ["(", ")", ";"], "File": "ARMParallelDSP14", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47670, "Length": 87, "Cover_Rate": 0.30526315789473685} {"Template_token": ["", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "C", ".", "VL", ".", "size", "(", ")", ";", "i", "+=", "", ")", "{", "auto", "*", "LdOp0", "=", "dyn_cast", "<", "LoadInst", ">", "(", "C", ".", "VL", "[", "i", "]", ")", ";", "auto", "*", "LdOp1", "=", "dyn_cast", "<", "LoadInst", ">", "(", "C", ".", "VL", "[", "i", "+", "", "]", ")", ";", "if", "(", "!", "LdOp0", "||", "!", "LdOp1", ")", "return", "false", ";", "C", ".", "MemLocs", ".", "push_back", "(", "MemoryLocation", "(", "LdOp0", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ")", ";", "C", ".", "MemLocs", ".", "push_back", "(", "MemoryLocation", "(", "LdOp1", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ")", ";", "}", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMParallelDSP14", "Func": "SetMemoryLocations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47671, "Length": 111, "Cover_Rate": 0.6809815950920245} {"Template_token": ["", "ValueList", "VL", ";", "if", "(", "IsNarrowSequence", "<", "", ">", "(", "MulOp0", ",", "VL", ")", "&&", "IsNarrowSequence", "<", "", ">", "(", "MulOp1", ",", "VL", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Mul", "->", "dump", "(", ")", ")", ";", "Candidates", ".", "push_back", "(", "ParallelMAC", "("], "ground_truth": ["Mul", ",", "VL", ")", ")", ";"], "File": "ARMParallelDSP15", "Func": "AddCandidateMAC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47672, "Length": 53, "Cover_Rate": 0.4732142857142857} {"Template_token": ["", "auto", "IsMACCandidate", "=", "[", "]", "(", "Instruction", "*", "I", ",", "ParallelMACList", "&", "MACCandidates", ")", "{", "for", "(", "auto", "&", "MAC", ":", "MACCandidates", ")", "for", "(", "auto", "*", "Val", ":", "MAC", ".", "VL", ")", "if"], "ground_truth": ["(", "I", "==", "MAC", ".", "Mul", "||", "Val", "==", "I", ")", "return", "true", ";"], "File": "ARMParallelDSP15", "Func": "AliasCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47673, "Length": 48, "Cover_Rate": 0.3609022556390977} {"Template_token": ["", "static", "bool", "AreAliased", "(", "AliasAnalysis", "*", "AA", ",", "Instructions", "AliasCandidates", ",", "ParallelMACList", "&", "MACCandidates", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "for", "(", "auto", "*", "I", ":", "AliasCandidates", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";", "for", "(", "auto", "&", "MAC", ":", "MACCandidates", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MAC", ".", "Mul", "->", "dump", "(", ")", ")", ";", "assert", "(", "MAC", ".", "MemLocs", ".", "size", "(", ")", ">=", "", "&&", "", ")", ";", "for", "(", "auto", "&", "MemLoc", ":", "MAC", ".", "MemLocs", ")", "{", "if", "(", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "I", ",", "MemLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMParallelDSP15", "Func": "AreAliased", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47674, "Length": 135, "Cover_Rate": 0.8881578947368421} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "VecLd0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "VecLd1", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&"], "ground_truth": ["VecLd0", ")", ";"], "File": "ARMParallelDSP15", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47675, "Length": 76, "Cover_Rate": 0.49032258064516127} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&", "VecLd0", ")", ";", "CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&", "VecLd1", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "VecLd0", ",", "VecLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "", "(", "M", ",", "", ")", ";", "CallInst", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";", "return"], "ground_truth": ["Call", ";"], "File": "ARMParallelDSP15", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47676, "Length": 95, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "Value", "*", "Val", ",", "*", "LHS", ",", "*", "RHS", ";", "bool", "isNarrow", "=", "false", ";", "if", "(", "match", "(", "V", ",", "m_Trunc", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "TruncInst", ">", "(", "I", ")", "->", "getDestTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "BitWidth", ")", "isNarrow", "=", "IsNarrowSequence", "<", "BitWidth", ">", "(", "Val", ",", "VL", ")", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_Add", "(", "m_Value", "(", "LHS", ")", ",", "m_Value", "(", "RHS", ")", ")", ")", ")", "{", "isNarrow", "=", "false", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_ZExtOrSExt", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "BitWidth", ")", "isNarrow", "=", "true", ";", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", ")", ";", "if", "(", "match", "(", "Val", ",", "m_Load", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Ld", "->", "dump", "(", ")", ")", ";", "VL", ".", "push_back", "(", "Ld", ")", ";", "isNarrow", "=", "true", ";", "}", "else", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "VL", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "isNarrow", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";", "VL", ".", "push_back", "(", "I", ")", ";", "}", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";", "return", "isNarrow"], "ground_truth": [";"], "File": "ARMParallelDSP15", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47677, "Length": 315, "Cover_Rate": 0.863013698630137} {"Template_token": ["", "if", "(", "cast", "<", "TruncInst", ">", "(", "I", ")", "->", "getDestTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "BitWidth", ")", "isNarrow", "=", "IsNarrowSequence", "<", "BitWidth", ">", "(", "Val", ",", "VL", ")", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_Add", "(", "m_Value", "(", "LHS", ")", ",", "m_Value", "(", "RHS", ")", ")", ")", ")", "{", "isNarrow", "=", "false", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_ZExtOrSExt", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "BitWidth", ")", "isNarrow", "=", "true", ";", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", ")", ";", "if", "(", "match", "(", "Val", ",", "m_Load", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Ld", "->", "dump", "(", ")", ")", ";", "VL", ".", "push_back", "(", "Ld", ")", ";", "isNarrow", "=", "true", ";", "}", "else", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", "VL", ".", "push_back", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "if", "(", "isNarrow", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";", "VL", ".", "push_back", "(", "I", ")"], "ground_truth": [";"], "File": "ARMParallelDSP15", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47678, "Length": 244, "Cover_Rate": 0.6684931506849315} {"Template_token": ["", "}", "while", "(", "match", "(", "Acc", ",", "m_Add", "(", "m_Value", "(", "A", ")", ",", "m_Mul", "(", "m_Value", "(", "MulOp0", ")", ",", "m_Value", "(", "MulOp1", ")", ")", ")", ")", ")", "{", "AddCandidateMAC", "(", "Candidates", ",", "Acc", ",", "MulOp0", ",", "MulOp1", ",", "", ")", ";", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "A", ")", ";", "}", "if", "(", "match", "(", "Acc", ",", "m_Add", "(", "m_Mul", "(", "m_Value", "(", "MulOp0", ")", ",", "m_Value", "(", "MulOp1", ")", ")", ",", "m_Value", "(", "A", ")", ")", ")", ")", "AddCandidateMAC", "(", "Candidates", ",", "Acc", ",", "MulOp0", ",", "MulOp1", ",", "", ")", ";", "std", "::", "reverse", "(", "Candidates", ".", "begin", "(", ")", ",", "Candidates", ".", "end", "(", ")", ")", ";", "return", "Candidates"], "ground_truth": [";"], "File": "ARMParallelDSP15", "Func": "MatchParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47679, "Length": 115, "Cover_Rate": 0.5373831775700935} {"Template_token": ["", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "TheLoop", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "R", ":", "Reductions", ")", "{", "dbgs", "(", ")", "<<", "", ";", "R", ".", "Phi", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "R", ".", "AccIntAdd", "->", "dump", "(", ")", ";", "}", ")", ";", "return", "Reductions"], "ground_truth": [";"], "File": "ARMParallelDSP15", "Func": "MatchReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47680, "Length": 117, "Cover_Rate": 0.5391705069124424} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "Header", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "L", "->", "dump", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "ReductionList", "Reductions", "=", "MatchReductions", "(", "F", ",", "L", ",", "Header", ")", ";", "for", "(", "auto", "&", "R", ":", "Reductions", ")", "{", "ParallelMACList", "MACCandidates", "=", "MatchParallelMACs", "(", "R", ")", ";", "if", "(", "!", "SetMemoryLocations", "(", "MACCandidates", ")", ")", "continue", ";", "Instructions", "Aliases", "=", "AliasCandidates", "(", "Header", ",", "MACCandidates", ")", ";", "if", "(", "AreAliased", "(", "AA", ",", "Aliases", ","], "ground_truth": ["MACCandidates", ")", ")", "continue", ";"], "File": "ARMParallelDSP15", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47681, "Length": 92, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "if", "(", "AreAliased", "(", "AA", ",", "Aliases", ",", "MACCandidates", ")", ")", "continue", ";", "PMACPairList", "PMACPairs", "=", "CreateParallelMACPairs", "(", "MACCandidates", ")", ";", "Changed", "=", "InsertParallelMACs", "(", "R", ",", "PMACPairs", ")", "||", "Changed", ";", "}", "LLVM_DEBUG", "(", "if", "(", "Changed", ")", "dbgs", "(", ")", "<<", "", ";", "Header", "->", "dump", "(", ")", ";", ")", ";", "return", "Changed"], "ground_truth": [";"], "File": "ARMParallelDSP15", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47682, "Length": 56, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "ParallelMAC", "(", "Instruction", "*", "I", ",", "ValueList", "&", "V", ")", ":", "Mul", "(", "I", ")", ",", "VL", "("], "ground_truth": ["V", ")", "{", "}"], "File": "ARMParallelDSP15", "Func": "ParallelMAC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47683, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "ParallelMAC", "(", "Instruction", "*", "I", ",", "ValueList", "&", "V", ")", ":", "Mul", "(", "I", ")"], "ground_truth": [",", "VL", "(", "V", ")", "{", "}"], "File": "ARMParallelDSP15", "Func": "ParallelMAC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47684, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "ValueList", "RHS", ";", "if", "(", "IsNarrowSequence", "<", "", ">", "(", "MulOp0", ",", "LHS", ")", "&&", "IsNarrowSequence"], "ground_truth": ["<", "", ">", "(", "MulOp1", ",", "RHS", ")", ")", "{"], "File": "ARMParallelDSP17", "Func": "AddMACCandidate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47685, "Length": 26, "Cover_Rate": 0.30952380952380953} {"Template_token": ["", "if", "(", "AreSequentialLoads", "(", "Ld0", ",", "Ld1", ",", "PMul0", "->", "VecLd", ")", ")", "{", "if", "(", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMACPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "PMul0", ",", "PMul1", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld3", ",", "Ld2", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul1", "->", "Exchange", "=", "true", ";", "PMACPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "PMul0", ",", "PMul1", ")", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld1", ",", "Ld0", ",", "PMul0", "->", "VecLd", ")", "&&", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul0", "->", "Exchange", "=", "true", ";", "PMACPairs", ".", "push_back", "(", "std", "::", "make_pair", "(", "PMul1", ",", "PMul0", ")", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "SmallPtrSet", "<", "const", "Instruction", "*", ",", "", ">", "Paired", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Elems", ";", "++", "i", ")", "{", "BinOpChain", "*", "PMul0", "=", "static_cast", "<", "BinOpChain", "*", ">", "(", "Candidates", "[", "i", "]", ".", "get", "(", ")", ")", ";", "if", "(", "Paired", ".", "count", "(", "PMul0", "->", "Root", ")", ")", "continue", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "Elems", ";", "++", "j", ")", "{", "if", "(", "i", "==", "j", ")", "continue", ";", "BinOpChain", "*", "PMul1", "=", "static_cast", "<", "BinOpChain", "*", ">", "(", "Candidates", "[", "j", "]", ".", "get", "(", ")", ")", ";", "if", "(", "Paired", ".", "count", "(", "PMul1", "->", "Root", ")", ")", "continue", ";", "const", "Instruction", "*", "Mul0", "=", "PMul0", "->", "Root", ";", "const", "Instruction", "*", "Mul1", "=", "PMul1", "->", "Root", ";", "if", "(", "Mul0", "==", "Mul1", ")", "continue", ";", "assert", "(", "PMul0", "!=", "PMul1", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMParallelDSP17", "Func": "CreateParallelMACPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47686, "Length": 345, "Cover_Rate": 0.5827702702702703} {"Template_token": ["", "bool", "ParallelDSP", "::", "InsertParallelMACs", "(", "Reduction", "&", "Reduction", ")", "{", "Instruction", "*", "Acc", "=", "Reduction", ".", "Phi", ";", "Instruction", "*", "InsertAfter", "=", "Reduction", ".", "AccIntAdd", ";", "for", "(", "auto", "&", "Pair", ":", "Reduction", ".", "PMACPairs", ")", "{", "BinOpChain", "*", "PMul0", "=", "Pair", ".", "first", ";", "BinOpChain", "*", "PMul1", "=", "Pair", ".", "second", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "PMul0", "->", "Root", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "PMul1", "->", "Root", "->", "dump", "(", ")", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "PMul0", "->", "VecLd", ",", "PMul1", "->", "VecLd", ",", "Acc", ",", "PMul1", "->", "Exchange", ",", "InsertAfter", ")", ";", "InsertAfter", "=", "Acc", ";", "}", "if", "(", "Acc", "!=", "Reduction", ".", "Phi", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "Reduction", ".", "AccIntAdd", "->", "replaceAllUsesWith", "("], "ground_truth": ["Acc", ")", ";"], "File": "ARMParallelDSP17", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47687, "Length": 149, "Cover_Rate": 0.9490445859872612} {"Template_token": ["", "ConstantInt", "*", "CInt", ";", "if", "(", "match", "(", "V", ",", "m_ConstantInt", "(", "CInt", ")", ")", ")", "{", "return", "false", ";", "}", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "Value", "*", "Val", ",", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "match", "(", "V", ",", "m_Trunc", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "TruncInst", ">", "(", "I", ")", "->", "getDestTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "MaxBitWidth", ")", "return", "IsNarrowSequence", "<", "MaxBitWidth", ">", "(", "Val", ",", "VL", ")", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_Add", "(", "m_Value", "(", "LHS", ")", ",", "m_Value", "(", "RHS", ")", ")", ")", ")", "{", "return", "false", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_ZExtOrSExt", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "MaxBitWidth", ")", "return", "false", ";", "if", "(", "match", "(", "Val", ",", "m_Load", "(", "m_Value", "(", ")", ")", ")", ")", "{", "VL", ".", "push_back", "(", "Val", ")", ";", "VL", ".", "push_back", "(", "I", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMParallelDSP17", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47688, "Length": 197, "Cover_Rate": 0.9120370370370371} {"Template_token": ["", "}", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "Value", "*", "Val", ",", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "match", "(", "V", ",", "m_Trunc", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "TruncInst", ">", "(", "I", ")", "->", "getDestTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "MaxBitWidth", ")", "return", "IsNarrowSequence", "<", "MaxBitWidth", ">", "(", "Val", ",", "VL", ")", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_Add", "(", "m_Value", "(", "LHS", ")", ",", "m_Value", "(", "RHS", ")", ")", ")", ")", "{", "return", "false", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_ZExtOrSExt", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "MaxBitWidth", ")", "return", "false", ";", "if", "(", "match", "(", "Val", ",", "m_Load", "(", "m_Value", "(", ")"], "ground_truth": [")", ")", ")", "{"], "File": "ARMParallelDSP17", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47689, "Length": 160, "Cover_Rate": 0.7407407407407407} {"Template_token": ["", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "if", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", "||", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "return", "true", ";", "break", ";", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "MulOp0", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "MulOp1", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "MulOp0", ")", "&&", "isa", "<", "SExtInst", ">", "(", "MulOp1", ")", ")", "AddMACCandidate", "("], "ground_truth": ["Candidates", ",", "I", ",", "MulOp0", ",", "MulOp1", ")", ";"], "File": "ARMParallelDSP17", "Func": "MatchParallelMACSequences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47690, "Length": 120, "Cover_Rate": 0.5128205128205128} {"Template_token": ["", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "&", "R", ":", "Reductions", ")", "{", "dbgs", "(", ")", "<<", "", ";", "R", ".", "Phi", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "R", ".", "AccIntAdd", "->"], "ground_truth": ["dump", "(", ")", ";"], "File": "ARMParallelDSP17", "Func": "MatchReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47691, "Length": 90, "Cover_Rate": 0.42452830188679247} {"Template_token": ["", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "LoopAccessInfo", "LAI", "(", "L", ",", "SE", ",", "TLI", ",", "AA", ",", "DT", ",", "LI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "if", "(", "!", "RecordSequentialLoads", "(", "Header", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMParallelDSP17", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47692, "Length": 135, "Cover_Rate": 0.3609625668449198} {"Template_token": ["", "static", "bool", "AreSequentialAccesses", "(", "MemInst", "*", "MemOp0", ",", "MemInst", "*", "MemOp1", ",", "const", "DataLayout", "&", "DL", ",", "ScalarEvolution", "&", "SE", ")", "{", "if", "(", "isConsecutiveAccess", "(", "MemOp0", ",", "MemOp1", ",", "DL", ",", "SE", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMParallelDSP1", "Func": "AreSequentialAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47693, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "if", "(", "isConsecutiveAccess", "(", "MemOp0", ",", "MemOp1", ",", "DL", ","], "ground_truth": ["SE", ")", ")", "return", "true", ";"], "File": "ARMParallelDSP1", "Func": "AreSequentialAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47694, "Length": 16, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ld0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Ld1", "->", "dump", "(", ")", ";", ")", ";", "VecMem", ".", "clear", "(", ")", ";", "VecMem", ".", "push_back", "(", "Ld0", ")", ";", "VecMem", ".", "push_back", "(", "Ld1", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMParallelDSP1", "Func": "AreSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47695, "Length": 57, "Cover_Rate": 0.5327102803738317} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "R", ".", "AddMulPair", "(", "PMul0", ",", "PMul1", ")", ";", "return", "true", ";", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld3", ",", "Ld2", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul1", "->", "Exchange", "=", "true", ";", "R", ".", "AddMulPair", "(", "PMul0", ",", "PMul1", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld1", ",", "Ld0", ",", "PMul0", "->", "VecLd", ")", "&&", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul0", "->", "Exchange", "=", "true", ";", "R", ".", "AddMulPair", "(", "PMul1", ",", "PMul0", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "MulCandList", "&", "Muls", "=", "R", ".", "getMuls", "(", ")", ";", "const", "unsigned", "Elems", "=", "Muls", ".", "size", "(", ")", ";", "SmallPtrSet", "<", "const", "Instruction", "*", ",", "", ">", "Paired", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Elems", ";", "++", "i", ")", "{", "MulCandidate", "*", "PMul0", "=", "static_cast", "<", "MulCandidate", "*", ">", "(", "Muls", "[", "i", "]", ".", "get", "(", ")", ")", ";", "if", "(", "Paired", ".", "count", "(", "PMul0", "->", "Root", ")", ")", "continue", ";", "for", "(", "unsigned", "j", "=", "", ";", "j", "<", "Elems", ";", "++", "j", ")", "{", "if", "(", "i", "==", "j", ")", "continue", ";", "MulCandidate", "*", "PMul1", "=", "static_cast", "<", "MulCandidate", "*", ">", "(", "Muls", "[", "j", "]", ".", "get", "(", ")", ")", ";", "if", "(", "Paired", ".", "count", "(", "PMul1", "->", "Root", ")", ")", "continue", ";", "const", "Instruction", "*", "Mul0", "=", "PMul0", "->", "Root", ";", "const", "Instruction", "*", "Mul1", "=", "PMul1", "->", "Root", ";", "if", "(", "Mul0", "==", "Mul1", ")", "continue", ";", "assert", "(", "PMul0", "!=", "PMul1", "&&", "", ")", ";", "if", "(", "CanPair", "(", "R", ",", "PMul0", ",", "PMul1", ")", ")", "{", "Paired", ".", "insert", "(", "Mul0", ")"], "ground_truth": [";"], "File": "ARMParallelDSP1", "Func": "CreateParallelPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47696, "Length": 340, "Cover_Rate": 0.6082289803220036} {"Template_token": ["", "}", ";", "LoadInst", "*", "DomLoad", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "IRBuilder", "<", "NoFolder", ">", "IRB", "(", "DomLoad", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "DomLoad", ")", ")", ";", "const", "unsigned", "AddrSpace", "=", "DomLoad", "->", "getPointerAddressSpace", "(", ")", ";", "Value", "*", "VecPtr", "=", "IRB", ".", "CreateBitCast", "(", "Base", "->", "getPointerOperand", "(", ")", ",", "LoadTy", "->", "getPointerTo", "(", "AddrSpace", ")", ")", ";", "LoadInst", "*", "WideLoad", "=", "IRB", ".", "CreateAlignedLoad", "(", "LoadTy", ",", "VecPtr", ",", "Base", "->", "getAlignment", "(", ")", ")", ";", "MoveBefore", "(", "Base", "->", "getPointerOperand", "(", ")", ",", "VecPtr", ")", ";", "MoveBefore", "(", "VecPtr", ",", "WideLoad", ")", ";", "Value", "*", "Bottom", "=", "IRB", ".", "CreateTrunc", "(", "WideLoad", ",", "Base", "->", "getType", "(", ")", ")", ";", "BaseSExt", "->", "setOperand", "(", "", ",", "Bottom", ")", ";", "IntegerType", "*", "OffsetTy", "=", "cast", "<", "IntegerType", ">", "(", "Offset", "->", "getType", "(", ")", ")", ";", "Value", "*", "ShiftVal", "=", "ConstantInt", "::", "get", "(", "LoadTy", ",", "OffsetTy", "->", "getBitWidth", "(", ")", ")", ";", "Value", "*", "Top", "=", "IRB", ".", "CreateLShr", "(", "WideLoad", ",", "ShiftVal", ")", ";", "Value", "*", "Trunc", "=", "IRB", ".", "CreateTrunc", "(", "Top", ",", "OffsetTy"], "ground_truth": [")", ";"], "File": "ARMParallelDSP1", "Func": "CreateWideLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47697, "Length": 194, "Cover_Rate": 0.4172043010752688} {"Template_token": ["", "Value", "*", "getAccumulator"], "ground_truth": ["(", ")", "{"], "File": "ARMParallelDSP1", "Func": "getAccumulator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47698, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "Value", "*", "getAccumulator", "(", ")", "{", "return", "Acc"], "ground_truth": [";"], "File": "ARMParallelDSP1", "Func": "getAccumulator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47699, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "SmallPtrSetImpl", "<", "Instruction", "*", ">", "&", "getAdds", "(", ")", "{", "return"], "ground_truth": ["Adds", ";"], "File": "ARMParallelDSP1", "Func": "getAdds", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47700, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "("], "ground_truth": [")", ";"], "File": "ARMParallelDSP1", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47701, "Length": 43, "Cover_Rate": 0.4479166666666667} {"Template_token": ["", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "ScalarEvolutionWrapperPass", ">", "("], "ground_truth": [")", ";"], "File": "ARMParallelDSP1", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47702, "Length": 63, "Cover_Rate": 0.65625} {"Template_token": ["", "PMACPairList", "&", "getMulPairs", "(", ")", "{", "return", "MulPairs"], "ground_truth": [";"], "File": "ARMParallelDSP1", "Func": "getMulPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47703, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "PMACPairList", "&", "getMulPairs", "(", ")", "{", "return"], "ground_truth": ["MulPairs", ";"], "File": "ARMParallelDSP1", "Func": "getMulPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47704, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "Instruction", "*", "getRoot", "(", ")", "{", "return"], "ground_truth": ["Root", ";"], "File": "ARMParallelDSP1", "Func": "getRoot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47705, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "InsertAcc", "(", "Value", "*", "V", ")", "{", "if", "(", "Acc", ")", "return", "false", ";", "Acc", "=", "V", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMParallelDSP1", "Func": "InsertAcc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47706, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "Acc", "=", "V", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMParallelDSP1", "Func": "InsertAcc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47707, "Length": 7, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "Adds", ".", "insert", "("], "ground_truth": ["I", ")", ";"], "File": "ARMParallelDSP1", "Func": "InsertAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47708, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "void", "InsertMul", "(", "Instruction", "*", "I", ",", "ValueList", "&", "LHS", ","], "ground_truth": ["ValueList", "&", "RHS", ")", "{"], "File": "ARMParallelDSP1", "Func": "InsertMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47709, "Length": 16, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "void", "InsertMul", "(", "Instruction", "*", "I", ",", "ValueList", "&", "LHS", ",", "ValueList", "&", "RHS", ")", "{", "Muls", ".", "push_back", "(", "make_unique", "<", "MulCandidate", ">", "(", "I", ","], "ground_truth": ["LHS", ",", "RHS", ")", ")", ";"], "File": "ARMParallelDSP1", "Func": "InsertMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47710, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "}", "}", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "MulOp0", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "MulOp1", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "MulOp0", ")", "&&", "isa", "<", "SExtInst", ">", "(", "MulOp1", ")", ")", "{", "ValueList", "LHS", ";", "ValueList", "RHS", ";", "if", "(", "IsNarrowSequence", "<", "", ">", "(", "MulOp0", ",", "LHS", ")", "&&", "IsNarrowSequence", "<", "", ">", "(", "MulOp1", ",", "RHS", ")", ")", "{", "R", ".", "InsertMul", "(", "I", ",", "LHS", ",", "RHS", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "case", "Instruction", "::", "SExt", ":", "return", "Search", "(", "I", "->", "getOperand", "(", "", ")", ",", "BB", ",", "R", ")", ";", "}", "return", "false", ";", "}", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "AllAdds", ";", "if", "(", "!", "RecordMemoryOps", "(", "&", "BB", ")", ")", "continue", ";", "for", "(", "Instruction", "&", "I", ":", "reverse", "(", "BB", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "continue", ";", "if", "(", "AllAdds", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "const", "auto", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "Reduction", "R", "(", "&", "I", ")", ";", "if", "(", "!", "Search", "(", "&", "I", ",", "&", "BB", ",", "R", ")", ")", "continue", ";", "if", "(", "!", "CreateParallelPairs", "(", "R", ")", ")", "continue", ";", "InsertParallelMACs", "(", "R", ")", ";", "Changed", "=", "true", ";", "AllAdds", ".", "insert", "(", "R", ".", "getAdds", "(", ")", ".", "begin", "(", ")", ",", "R", ".", "getAdds", "(", ")", ".", "end", "(", ")", ")", ";", "}", "}", "return"], "ground_truth": ["Changed", ";"], "File": "ARMParallelDSP1", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47711, "Length": 299, "Cover_Rate": 0.6004016064257028} {"Template_token": ["", "MulCandidate", "(", "Instruction", "*", "I", ",", "ValueList", "&", "lhs", ",", "ValueList", "&"], "ground_truth": ["rhs", ")", ":"], "File": "ARMParallelDSP1", "Func": "MulCandidate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47712, "Length": 15, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "MulCandidate", "(", "Instruction", "*", "I", ",", "ValueList", "&", "lhs", ",", "ValueList", "&"], "ground_truth": ["rhs", ")", ":"], "File": "ARMParallelDSP1", "Func": "MulCandidate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47713, "Length": 15, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "mayWriteToMemory", "(", ")", ")", "Writes", ".", "push_back", "(", "&", "I", ")", ";", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Ld", "||", "!", "Ld", "->", "isSimple", "(", ")", "||", "!", "Ld", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "SExtInst", ">", "(", "Ld", "->", "user_back", "(", ")", ")", ")", "continue", ";", "Loads", ".", "push_back", "(", "Ld", ")", ";", "}", "using", "InstSet", "=", "std", "::", "set", "<", "Instruction", "*", ">", ";", "using", "DepMap", "=", "std", "::", "map", "<", "Instruction", "*", ",", "InstSet", ">", ";", "DepMap", "RAWDeps", ";", "const", "auto", "Size", "=", "LocationSize", "::", "unknown", "(", ")", ";", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "for", "(", "auto", "Write", ":", "Writes", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "DT", "->", "dominates", "(", "Write", ",", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "LoadInst", "*", "Dominator", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset"], "ground_truth": [")", "?", "Base", ":", "Offset", ";"], "File": "ARMParallelDSP1", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47714, "Length": 228, "Cover_Rate": 0.4892703862660944} {"Template_token": ["", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMParallelDSP1", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47715, "Length": 103, "Cover_Rate": 0.41365461847389556} {"Template_token": ["", "void", "UpdateRoot", "(", "Instruction", "*", "SMLAD", ")", "{", "Root", "->", "replaceAllUsesWith", "("], "ground_truth": ["SMLAD", ")", ";"], "File": "ARMParallelDSP1", "Func": "UpdateRoot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47716, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "Root", "->", "replaceAllUsesWith", "("], "ground_truth": ["SMLAD", ")", ";"], "File": "ARMParallelDSP1", "Func": "UpdateRoot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47717, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "for", "(", "auto", "*", "I", ":", "Lds", ")", "Loads", "."], "ground_truth": ["push_back", "(", "I", ")", ";"], "File": "ARMParallelDSP1", "Func": "WidenedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47718, "Length": 15, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "WidenedLoad", "(", "SmallVectorImpl", "<", "LoadInst", "*", ">", "&", "Lds", ",", "LoadInst", "*", "Wide", ")", ":", "NewLd", "(", "Wide", ")", "{", "for", "(", "auto", "*", "I", ":", "Lds", ")"], "ground_truth": ["Loads", ".", "push_back", "(", "I", ")", ";"], "File": "ARMParallelDSP1", "Func": "WidenedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47719, "Length": 35, "Cover_Rate": 0.9722222222222222} {"Template_token": ["", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "Instruction", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";", "NumSMLAD", "++", ";", "return", "Call", ";", "}", ";", "Instruction", "*", "InsertAfter", "=", "R", ".", "getRoot", "(", ")", ";", "Value", "*", "Acc", "=", "R", ".", "getAccumulator", "(", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "MulCandList", "&", "MulCands", "=", "R", ".", "getMuls", "(", ")", ";", "for", "(", "auto", "&", "MulCand", ":", "MulCands", ")", "{", "if", "(", "MulCand", "->", "Paired", ")", "continue", ";", "Value", "*", "Mul", "=", "MulCand", "->", "Root", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Mul", "<<", "", ")", ";", "if", "(", "R", ".", "getType", "(", ")", "!=", "Mul", "->"], "ground_truth": ["getType", "(", ")", ")", "{"], "File": "ARMParallelDSP20", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47720, "Length": 206, "Cover_Rate": 0.34049586776859503} {"Template_token": ["", "void", "ParallelDSP", "::", "InsertParallelMACs", "(", "Reduction", "&", "R", ")", "{", "auto", "CreateSMLAD", "=", "[", "&", "]", "(", "LoadInst", "*", "WideLd0", ",", "LoadInst", "*", "WideLd1", ",", "Value", "*", "Acc", ",", "bool", "Exchange", ",", "Instruction", "*", "InsertAfter", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "WideLd0", ",", "WideLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "nullptr", ";", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "Instruction", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";", "NumSMLAD", "++", ";", "return", "Call", ";", "}", ";", "Instruction", "*", "InsertAfter", "=", "R", ".", "getRoot", "(", ")", ";", "Value", "*", "Acc", "=", "R", ".", "getAccumulator", "(", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "MulCandList", "&", "MulCands", "=", "R"], "ground_truth": [".", "getMuls", "(", ")", ";"], "File": "ARMParallelDSP20", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47721, "Length": 209, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "MulPairs", ".", "push_back", "(", "std", "::", "make_pair"], "ground_truth": ["(", "Mul0", ",", "Mul1", ")", ")", ";"], "File": "ARMParallelDSP21", "Func": "AddMulPair", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47722, "Length": 14, "Cover_Rate": 0.5185185185185185} {"Template_token": ["", "}", "auto", "CanPair", "=", "[", "&", "]", "(", "Reduction", "&", "R", ",", "BinOpChain", "*", "PMul0", ",", "BinOpChain", "*", "PMul1", ")", "{", "if", "(", "!", "PMul0", "->", "AreSymmetrical", "(", "PMul1", ")", ")", "return", "false", ";", "for", "(", "unsigned", "x", "=", "", ";", "x", "<", "PMul0", "->", "LHS", ".", "size", "(", ")", ";", "x", "+=", "", ")", "{", "auto", "*", "Ld0", "=", "dyn_cast", "<", "LoadInst", ">", "(", "PMul0", "->", "LHS", "[", "x", "]", ")", ";", "auto", "*", "Ld1", "=", "dyn_cast", "<", "LoadInst", ">", "(", "PMul1", "->", "LHS", "[", "x", "]", ")", ";", "auto", "*", "Ld2", "=", "dyn_cast", "<", "LoadInst", ">", "(", "PMul0", "->", "RHS", "[", "x", "]", ")", ";", "auto", "*", "Ld3", "=", "dyn_cast", "<", "LoadInst", ">", "(", "PMul1", "->", "RHS", "[", "x", "]", ")", ";", "if", "(", "!", "Ld0", "||", "!", "Ld1", "||", "!", "Ld2", "||", "!", "Ld3", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "*", "Ld0", "<<", "", "<<", "", "<<", "*", "Ld1", "<<", "", "<<", "", "<<", "*", "Ld2", "<<", "", "<<", "", "<<", "*", "Ld3", "<<", "", ")", ";", "if", "(", "AreSequentialLoads", "(", "Ld0", ",", "Ld1", ",", "PMul0", "->", "VecLd", ")", ")", "{", "if", "(", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "R", ".", "AddMulPair", "(", "PMul0", ",", "PMul1", ")", ";", "return", "true", ";", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld3", ",", "Ld2", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul1", "->", "Exchange", "=", "true", ";", "R", ".", "AddMulPair", "(", "PMul0", ",", "PMul1", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld1", ",", "Ld0", ",", "PMul0", "->", "VecLd", ")", "&&", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "PMul0", "->", "Exchange", "=", "true", ";", "R", ".", "AddMulPair", "(", "PMul1", ",", "PMul0", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "OpChainList", "&", "Muls", "=", "R", ".", "getMuls", "(", ")", ";", "const", "unsigned", "Elems", "=", "Muls", ".", "size", "(", ")", ";", "SmallPtrSet", "<", "const", "Instruction", "*", ",", "", ">", "Paired", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Elems", ";", "++", "i", ")", "{", "BinOpChain", "*", "PMul0", "=", "static_cast", "<", "BinOpChain", "*", ">", "(", "Muls", "[", "i", "]", ".", "get", "(", ")", ")", ";", "if", "(", "Paired", ".", "count", "(", "PMul0", "->"], "ground_truth": ["Root", ")", ")", "continue", ";"], "File": "ARMParallelDSP21", "Func": "CreateParallelPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47723, "Length": 437, "Cover_Rate": 0.5953678474114441} {"Template_token": ["", "OpChainList", "&", "getMuls"], "ground_truth": ["(", ")", "{"], "File": "ARMParallelDSP21", "Func": "getMuls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47724, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "OpChainList", "&", "getMuls", "(", ")", "{", "return"], "ground_truth": ["Muls", ";"], "File": "ARMParallelDSP21", "Func": "getMuls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47725, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "Muls", ".", "push_back", "(", "make_unique", "<", "BinOpChain", ">", "(", "I", ",", "LHS", ","], "ground_truth": ["RHS", ")", ")", ";"], "File": "ARMParallelDSP21", "Func": "InsertMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47726, "Length": 17, "Cover_Rate": 0.5} {"Template_token": ["", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "Value", "*", "Val", ",", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "match", "(", "V", ",", "m_Trunc", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "TruncInst", ">", "(", "I", ")", "->", "getDestTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "==", "MaxBitWidth", ")", "return", "IsNarrowSequence", "<", "MaxBitWidth", ">", "(", "Val", ",", "VL", ")", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_Add", "(", "m_Value", "(", "LHS", ")", ",", "m_Value", "(", "RHS", ")", ")", ")", ")", "{", "return", "false", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_ZExtOrSExt", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "MaxBitWidth", ")", "return", "false", ";", "if", "(", "match", "(", "Val", ",", "m_Load", "(", "m_Value", "(", ")", ")", ")", ")", "{", "auto", "*", "Ld", "=", "cast", "<", "LoadInst", ">", "(", "Val", ")", ";", "if", "(", "!", "LoadPairs", ".", "count", "(", "Ld", ")", "&&", "!", "OffsetLoads", ".", "count", "(", "Ld", ")", ")", "return", "false", ";", "VL", ".", "push_back", "("], "ground_truth": ["Val", ")", ";"], "File": "ARMParallelDSP21", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47727, "Length": 199, "Cover_Rate": 0.796} {"Template_token": ["", "BasicBlock", "*", "Latch", "=", "L", "->", "getLoopLatch", "(", ")", ";", "for", "(", "Instruction", "&", "I", ":", "reverse", "(", "*", "Latch", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "continue", ";", "if", "(", "AllAdds", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "const", "auto", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "Reduction", "R", "(", "&", "I", ")", ";", "if", "(", "!", "Search", "(", "&", "I", ",", "R", ")", ")", "continue", ";", "if", "(", "!", "CreateParallelPairs", "(", "R", ")", ")", "continue", ";", "InsertParallelMACs", "(", "R", ")", ";", "Changed", "=", "true", ";", "AllAdds", ".", "insert", "(", "R", ".", "getAdds", "(", ")", ".", "begin", "(", ")", ",", "R", ".", "getAdds", "(", ")", ".", "end", "(", ")", ")", ";", "}", "return", "Changed"], "ground_truth": [";"], "File": "ARMParallelDSP21", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47728, "Length": 148, "Cover_Rate": 0.3224400871459695} {"Template_token": ["", "bool", "runOnLoop", "(", "Loop", "*", "TheLoop", ",", "LPPassManager", "&", ")", "override", "{", "if", "(", "DisableParallelDSP", ")", "return", "false", ";", "if", "(", "skipLoop", "(", "TheLoop", ")", ")", "return", "false", ";", "L", "=", "TheLoop", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "TLI", "=", "&", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", ")", ";", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "BasicBlock", "*", "Header", "=", "TheLoop", "->", "getHeader", "(", ")", ";", "if", "(", "!", "Header", ")", "return", "false", ";", "if", "(", "Header", "!=", "TheLoop", "->", "getLoopLatch", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "TheLoop", "->", "getLoopPreheader", "(", ")", ")", "InsertPreheaderForLoop", "(", "L", ",", "DT", ",", "LI", ",", "nullptr", ",", "true", ")", ";", "Function", "&", "F", "=", "*", "Header", "->", "getParent", "(", ")", ";", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "LoopAccessInfo", "LAI", "(", "L", ",", "SE", ",", "TLI", ",", "AA", ",", "DT", ",", "LI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", "."], "ground_truth": ["getName", "(", ")", "<<", "", ")", ";"], "File": "ARMParallelDSP21", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47729, "Length": 350, "Cover_Rate": 0.9114583333333334} {"Template_token": ["", "bool", "ParallelDSP", "::", "InsertParallelMACs", "(", "Reduction", "&", "Reduction", ",", "PMACPairList", "&", "PMACPairs", ")", "{", "Instruction", "*", "Acc", "=", "Reduction", ".", "Phi", ";", "Instruction", "*", "InsertAfter", "=", "Reduction", ".", "AccIntAdd", ";", "for", "(", "auto", "&", "Pair", ":", "PMACPairs", ")", "{", "BinOpChain", "*", "PMul0", "=", "Pair", ".", "first", ";", "BinOpChain", "*", "PMul1", "=", "Pair", ".", "second", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "PMul0", "->", "Root", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "PMul1", "->", "Root", "->", "dump", "(", ")", ")", ";", "auto", "*", "VecLd0", "=", "cast", "<", "LoadInst", ">", "(", "PMul0", "->", "VecLd", "[", "", "]", ")", ";", "auto", "*", "VecLd1", "=", "cast", "<", "LoadInst", ">", "(", "PMul1", "->", "VecLd", "[", "", "]", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "VecLd0", ",", "VecLd1", ",", "Acc", ",", "PMul1", "->", "Exchange", ",", "InsertAfter", ")", ";", "InsertAfter", "="], "ground_truth": ["Acc", ";"], "File": "ARMParallelDSP22", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47730, "Length": 147, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "PMul1", "->", "Root", "->", "dump", "(", ")", ")", ";", "auto", "*", "VecLd0", "=", "cast", "<", "LoadInst", ">", "(", "PMul0", "->", "VecLd", "[", "", "]", ")", ";", "auto", "*", "VecLd1", "=", "cast", "<", "LoadInst", ">", "(", "PMul1", "->", "VecLd", "[", "", "]", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "VecLd0", ",", "VecLd1", ",", "Acc", ",", "PMul1", "->", "Exchange", ",", "InsertAfter", ")", ";", "InsertAfter", "=", "Acc", ";", "}", "if", "(", "Acc", "!=", "Reduction", "."], "ground_truth": ["Phi", ")", "{"], "File": "ARMParallelDSP22", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47731, "Length": 80, "Cover_Rate": 0.42328042328042326} {"Template_token": ["", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "LoopAccessInfo", "LAI", "(", "L", ",", "SE", ",", "TLI", ",", "AA", ",", "DT", ",", "LI", ")", ";", "bool", "Changes", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "F", ".", "getName", "(", ")", "<<", "", ")", ";", "Changes", "=", "MatchSMLAD", "(", "F", ")", ";", "return", "Changes"], "ground_truth": [";"], "File": "ARMParallelDSP22", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47732, "Length": 150, "Cover_Rate": 0.4854368932038835} {"Template_token": ["", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "LoadInst", "*", "Dominator", "=", "OrderedBB", ".", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "OrderedBB", ".", "dominates", "(", "Base", ",", "Offset", ")", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before", ":", "WritesBefore", ")", "{", "if", "(", "OrderedBB", ".", "dominates", "(", "Dominator", ",", "Before", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "Base", ":", "Loads", ")", "{", "for", "(", "auto", "*", "Offset", ":", "Loads", ")", "{", "if", "(", "Base", "==", "Offset", "||", "OffsetLoads", ".", "count", "(", "Offset", ")", ")", "continue", ";", "if", "(", "AreSequentialAccesses", "<", "LoadInst", ">", "(", "Base", ",", "Offset", ",", "*", "DL", ",", "*", "SE", ")", "&&", "SafeToPair", "(", "Base", ",", "Offset", ")", ")", "{", "LoadPairs", "[", "Base", "]", "=", "Offset", ";", "OffsetLoads", ".", "insert", "(", "Offset", ")", ";", "break", ";", "}", "}", "}", "LLVM_DEBUG", "(", "if", "(", "!", "LoadPairs", ".", "empty", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "&", "MapIt", ":"], "ground_truth": ["LoadPairs", ")", "{"], "File": "ARMParallelDSP27", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47733, "Length": 205, "Cover_Rate": 0.41164658634538154} {"Template_token": ["", "SmallVector", "<", "LoadInst", "*", ",", "", ">", "Loads", ";", "SmallVector", "<", "Instruction", "*", ",", "", ">", "Writes", ";", "LoadPairs", ".", "clear", "(", ")", ";", "WideLoads", ".", "clear", "(", ")", ";", "OrderedBasicBlock", "OrderedBB", "(", "BB", ")", ";", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "mayWriteToMemory", "(", ")", ")", "Writes", ".", "push_back", "(", "&", "I", ")", ";", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Ld", "||", "!", "Ld", "->", "isSimple", "(", ")", "||", "!", "Ld", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "SExtInst", ">", "(", "Ld", "->", "user_back", "(", ")", ")", ")", "continue", ";", "Loads", ".", "push_back", "(", "Ld", ")", ";", "}", "if", "(", "Loads", ".", "empty", "(", ")", "||", "Loads", ".", "size", "(", ")", ">", "NumLoadLimit", ")", "return", "false", ";", "using", "InstSet", "=", "std", "::", "set", "<", "Instruction", "*", ">", ";", "using", "DepMap", "=", "std", "::", "map", "<", "Instruction", "*", ",", "InstSet", ">", ";", "DepMap", "RAWDeps", ";", "const", "auto", "Size", "=", "LocationSize", "::", "unknown", "(", ")", ";", "for", "(", "auto", "Write", ":", "Writes", ")", "{", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "OrderedBB", ".", "dominates", "(", "Write", ",", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "LoadInst", "*", "Dominator", "=", "OrderedBB", ".", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "OrderedBB", ".", "dominates", "(", "Base", ",", "Offset", ")", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before"], "ground_truth": [":", "WritesBefore", ")", "{"], "File": "ARMParallelDSP27", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47734, "Length": 327, "Cover_Rate": 0.6566265060240963} {"Template_token": ["", "Acc", "=", "CreateSMLADCall", "(", "VecLd0", ",", "VecLd1", ",", "Acc", ",", "InsertAfter", ")", ";", "InsertAfter", "=", "Acc", ";", "}", "if", "(", "Acc", "!=", "Reduction", ".", "Phi", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "Reduction", ".", "AccIntAdd", "->", "replaceAllUsesWith", "(", "Acc", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMParallelDSP2", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47735, "Length": 54, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "AddMACCandidate", "(", "Candidates", ",", "Acc", ",", "MulOp0", ",", "MulOp1", ",", "", ")", ";", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "A", ")", ";", "}", "while", "(", "match", "(", "Acc", ",", "m_Add", "(", "m_Value", "(", "A", ")", ",", "m_Mul", "(", "m_Value", "(", "MulOp0", ")", ",", "m_Value", "(", "MulOp1", ")", ")", ")", ")", ")", "{", "AddMACCandidate", "(", "Candidates", ",", "Acc", ",", "MulOp0", ",", "MulOp1", ",", "", ")", ";", "Acc", "=", "dyn_cast", "<", "Instruction"], "ground_truth": [">", "(", "A", ")", ";"], "File": "ARMParallelDSP2", "Func": "MatchParallelMACSequences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47736, "Length": 76, "Cover_Rate": 0.3584905660377358} {"Template_token": ["", "for", "(", "auto", "&", "M", ":", "R", ".", "MACCandidates", ")", "M", "->", "Root", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "Instructions", "Reads", ",", "Writes", ";", "AliasCandidates", "(", "Header", ",", "Reads", ",", "Writes", ")", ";", "for", "(", "auto", "&", "R", ":", "Reductions", ")", "{", "if", "(", "AreAliased", "(", "AA", ",", "Reads", ",", "Writes", ",", "R", ".", "MACCandidates", ")", ")", "return", "false", ";", "PMACPairList", "PMACPairs", "=", "CreateParallelMACPairs", "(", "R", ".", "MACCandidates"], "ground_truth": [")", ";"], "File": "ARMParallelDSP2", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47737, "Length": 78, "Cover_Rate": 0.33620689655172414} {"Template_token": ["", "if", "(", "Header", "!=", "TheLoop", "->", "getLoopLatch", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "Function", "&", "F", "=", "*", "Header", "->", "getParent", "(", ")", ";", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "LoopAccessInfo", "LAI", "(", "L", ",", "SE", ",", "TLI", ",", "AA", ",", "DT", ",", "LI", ")", ";", "bool", "Changes", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Changes", "=", "MatchSMLAD", "("], "ground_truth": ["F", ")", ";"], "File": "ARMParallelDSP2", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47738, "Length": 166, "Cover_Rate": 0.5684931506849316} {"Template_token": ["", "void", "SetMemoryLocations", "(", ")", "{", "const", "auto", "Size", "=", "MemoryLocation", "::", "UnknownSize", ";", "for", "(", "auto", "*", "V", ":", "AllValues", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "if", "(", "I", "->", "mayWriteToMemory", "(", ")", ")", "ReadOnly", "=", "false", ";", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "MemLocs", ".", "push_back", "("], "ground_truth": ["MemoryLocation", "(", "Ld", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ")", ";"], "File": "ARMParallelDSP2", "Func": "SetMemoryLocations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47739, "Length": 79, "Cover_Rate": 0.9634146341463414} {"Template_token": ["", "static", "LoadInst", "*", "CreateLoadIns", "(", "IRBuilder", "<", "NoFolder", ">", "&", "IRB", ",", "LoadInst", "&", "BaseLoad", ",", "Type", "*", "LoadTy", ")", "{", "const", "unsigned", "AddrSpace", "=", "BaseLoad", ".", "getPointerAddressSpace", "("], "ground_truth": [")", ";"], "File": "ARMParallelDSP30", "Func": "CreateLoadIns", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47740, "Length": 31, "Cover_Rate": 0.44285714285714284} {"Template_token": ["", "Value", "*", "Args", "[", "]", "=", "{", "NewLd0", ",", "NewLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "nullptr", ";", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "CallInst", "*", "Call", "=", "Builder", "."], "ground_truth": ["CreateCall", "(", "SMLAD", ",", "Args", ")", ";"], "File": "ARMParallelDSP30", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47741, "Length": 92, "Cover_Rate": 0.3724696356275304} {"Template_token": ["", "for", "(", "auto", "&", "C", ":", "Candidates", ")", "{", "if", "(", "C", "->", "size", "(", ")", "<", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "C", "->", "PopulateLoads", "(", ")", ";", "ValueList", "&", "LHS", "=", "static_cast", "<", "BinOpChain", "*", ">", "(", "C", ".", "get", "(", ")", ")", "->", "LHS", ";", "ValueList", "&", "RHS", "=", "static_cast", "<", "BinOpChain", "*", ">", "("], "ground_truth": ["C", ".", "get", "(", ")", ")", "->", "RHS", ";"], "File": "ARMParallelDSP4", "Func": "CheckMACMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47742, "Length": 77, "Cover_Rate": 0.5310344827586206} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LHS", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "", ")", "{", "if", "(", "!", "isa", "<", "LoadInst", ">", "(", "LHS", "[", "i", "]", ")", "||", "!", "isa", "<", "LoadInst", ">", "(", "RHS", "[", "i", "]", ")", ")", "return", "false", ";", "}", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMParallelDSP4", "Func": "CheckMACMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47743, "Length": 58, "Cover_Rate": 0.4} {"Template_token": ["", "LoadInst", "*", "WideLd1", "=", "WideLoads", ".", "count", "(", "VecLd1", "[", "", "]", ")", "?", "WideLoads", "[", "VecLd1", "[", "", "]", "]", "->", "getLoad", "(", ")", ":", "CreateWideLoad", "(", "VecLd1", ",", "Ty", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "WideLd0", ",", "WideLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "nullptr", ";", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "CallInst", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";", "NumSMLAD"], "ground_truth": ["++", ";"], "File": "ARMParallelDSP4", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47744, "Length": 149, "Cover_Rate": 0.473015873015873} {"Template_token": ["", "Instruction", "*", "OffsetSExt", "=", "dyn_cast", "<", "SExtInst", ">", "(", "Offset", "->", "user_back", "(", ")", ")", ";", "assert", "(", "(", "BaseSExt", "&&", "OffsetSExt", ")", "&&", "", ")", ";", "std", "::", "function", "<", "void", "(", "Value", "*", ",", "Value", "*", ")", ">", "MoveBefore", "=", "[", "&", "]", "(", "Value", "*", "A", ",", "Value", "*", "B", ")", "->", "void", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "A", ")", "||", "!", "isa", "<", "Instruction", ">", "(", "B", ")", ")", "return", ";", "auto", "*", "Source", "=", "cast", "<", "Instruction", ">", "(", "A", ")", ";", "auto", "*", "Sink", "=", "cast", "<", "Instruction", ">", "(", "B", ")", ";", "if", "(", "DT", "->", "dominates", "(", "Source", ",", "Sink", ")", "||", "Source", "->", "getParent", "(", ")", "!=", "Sink", "->", "getParent", "(", ")", "||", "isa", "<", "PHINode", ">", "(", "Source", ")", "||", "isa", "<", "PHINode", ">", "(", "Sink", ")", ")", "return", ";", "Source", "->", "moveBefore", "(", "Sink", ")", ";", "for", "(", "auto", "&", "U", ":", "Source", "->", "uses", "(", ")", ")", "MoveBefore", "(", "Source", ",", "U", ".", "getUser", "(", ")", ")", ";", "}", ";", "LoadInst", "*", "DomLoad", "=", "DT", "->", "dominates", "(", "Base", ","], "ground_truth": ["Offset", ")", "?", "Base", ":", "Offset", ";"], "File": "ARMParallelDSP4", "Func": "CreateWideLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47745, "Length": 193, "Cover_Rate": 0.4115138592750533} {"Template_token": ["", "Instruction", "*", "InsertAfter", "=", "Reduction", ".", "AccIntAdd", ";", "for", "(", "auto", "&", "Pair", ":", "Reduction", ".", "PMACPairs", ")", "{", "BinOpChain", "*", "PMul0", "=", "Pair", ".", "first", ";", "BinOpChain", "*", "PMul1", "=", "Pair", ".", "second", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "*", "PMul0", "->", "Root", "<<", "", "<<", "", "<<", "*", "PMul1", "->", "Root", "<<", "", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "PMul0", "->", "VecLd", ",", "PMul1", "->", "VecLd", ",", "Acc", ",", "PMul1", "->", "Exchange", ",", "InsertAfter", ")", ";", "InsertAfter", "=", "Acc", ";", "}", "if", "(", "Acc", "!=", "Reduction", ".", "Phi", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Acc", "->", "dump", "(", ")", ")", ";", "Reduction", ".", "AccIntAdd", "->", "replaceAllUsesWith", "(", "Acc", ")", ";", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMParallelDSP4", "Func": "InsertParallelMACs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47746, "Length": 128, "Cover_Rate": 0.8707482993197279} {"Template_token": ["", "if", "(", "!", "I", ")", "return", "false", ";", "if", "(", "I", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "BitWidth"], "ground_truth": [")", "return", "false", ";"], "File": "ARMParallelDSP4", "Func": "IsExtendingLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47747, "Length": 25, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "if", "(", "!", "I", ")", "return", "false", ";", "if", "(", "I", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "BitWidth", ")", "return", "false", ";", "return", "isa", "<", "LoadInst", ">", "(", "I", "->", "getOperand"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMParallelDSP4", "Func": "IsExtendingLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47748, "Length": 39, "Cover_Rate": 0.65} {"Template_token": ["", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "if", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", "||", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "return", "true", ";", "break", ";", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "Op0", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "Op1", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "IsExtendingLoad", "<", "SExtInst", ",", "", ">", "(", "Op0", ")", "&&", "IsExtendingLoad", "<", "SExtInst", ",", "", ">", "(", "Op1", ")", ")", "{", "ValueList", "LHS", "=", "{", "cast", "<", "SExtInst", ">", "(", "Op0", ")", "->", "getOperand", "(", "", ")", ",", "Op0", "}", ";", "ValueList", "RHS", "=", "{", "cast", "<", "SExtInst", ">", "(", "Op1", ")", "->", "getOperand", "(", "", ")", ",", "Op1", "}", ";", "Candidates", ".", "push_back", "(", "make_unique", "<", "BinOpChain", ">", "(", "I", ",", "LHS", ",", "RHS", ")", ")", ";", "}", "return", "false", ";", "}", "case", "Instruction", "::", "SExt", ":", "return", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "}", "return", "false", ";", "}", ";", "while", "(", "Match", "(", "Acc"], "ground_truth": [")", ")", ";"], "File": "ARMParallelDSP4", "Func": "MatchParallelMACSequences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47749, "Length": 206, "Cover_Rate": 0.7202797202797203} {"Template_token": ["", "RecurrenceDescriptor", "RecDesc", ";", "const", "bool", "HasFnNoNaNAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "BasicBlock", "*", "Latch", "=", "L", "->", "getLoopLatch", "(", ")", ";", "for", "(", "PHINode", "&", "Phi", ":", "Latch", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "L", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "return", "!", "Reductions", ".", "empty", "(", ")", ";", "}", ";", "ReductionList"], "ground_truth": ["Reductions", ";"], "File": "ARMParallelDSP4", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47750, "Length": 154, "Cover_Rate": 0.5255972696245734} {"Template_token": ["", "BasicBlock", "*", "Latch", "=", "L", "->", "getLoopLatch", "(", ")", ";", "for", "(", "PHINode", "&", "Phi", ":", "Latch", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "L", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "return", "!", "Reductions", ".", "empty", "(", ")", ";", "}", ";", "ReductionList", "Reductions", ";", "if", "(", "!", "FindReductions", "(", "Reductions", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMParallelDSP4", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47751, "Length": 145, "Cover_Rate": 0.4948805460750853} {"Template_token": ["", "SmallVector", "<", "LoadInst", "*", ",", "", ">", "Loads", ";", "SmallVector", "<", "Instruction", "*", ",", "", ">", "Writes", ";", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "mayWriteToMemory", "(", ")", ")", "Writes", ".", "push_back", "(", "&", "I", ")", ";", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Ld", "||", "!", "Ld", "->", "isSimple", "(", ")", "||", "!", "Ld", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "SExtInst", ">", "(", "Ld", "->", "user_back", "(", ")", ")", ")", "continue", ";", "Loads", ".", "push_back", "(", "Ld", ")", ";", "}", "using", "InstSet", "=", "std", "::", "set", "<", "Instruction", "*", ">", ";", "using", "DepMap", "=", "std", "::", "map", "<", "Instruction", "*", ",", "InstSet", ">", ";", "DepMap", "RAWDeps", ";", "const", "auto", "Size", "=", "LocationSize", "::", "unknown", "(", ")", ";", "for", "(", "auto", "Read", ":", "Loads", ")", "{", "for", "(", "auto", "Write", ":", "Writes", ")", "{", "MemoryLocation", "ReadLoc", "=", "MemoryLocation", "(", "Read", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ";", "if", "(", "!", "isModOrRefSet", "(", "intersectModRef", "(", "AA", "->", "getModRefInfo", "(", "Write", ",", "ReadLoc", ")", ",", "ModRefInfo", "::", "ModRef", ")", ")", ")", "continue", ";", "if", "(", "DT", "->", "dominates", "(", "Write", ",", "Read", ")", ")", "RAWDeps", "[", "Read", "]", ".", "insert", "(", "Write", ")", ";", "}", "}", "auto", "SafeToPair", "=", "[", "&", "]", "(", "LoadInst", "*", "Base", ",", "LoadInst", "*", "Offset", ")", "{", "LoadInst", "*", "Dominator", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Base", ":", "Offset", ";", "LoadInst", "*", "Dominated", "=", "DT", "->", "dominates", "(", "Base", ",", "Offset", ")", "?", "Offset", ":", "Base", ";", "if", "(", "RAWDeps", ".", "count", "(", "Dominated", ")", ")", "{", "InstSet", "&", "WritesBefore", "=", "RAWDeps", "[", "Dominated", "]", ";", "for", "(", "auto", "Before", ":", "WritesBefore", ")", "{", "if", "(", "DT", "->", "dominates", "(", "Dominator", ",", "Before", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "*", "Base", ":", "Loads", ")", "{", "for", "(", "auto", "*", "Offset", ":", "Loads", ")", "{", "if", "(", "Base", "==", "Offset"], "ground_truth": [")", "continue", ";"], "File": "ARMParallelDSP4", "Func": "RecordMemoryOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47752, "Length": 337, "Cover_Rate": 0.7539149888143176} {"Template_token": ["", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "BasicBlock", "*", "Header", "=", "TheLoop", "->", "getHeader", "(", ")", ";", "if", "(", "!", "Header", ")", "return", "false", ";", "if", "(", "Header", "!=", "TheLoop", "->", "getLoopLatch", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "TheLoop", "->", "getLoopPreheader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "Function", "&", "F", "=", "*", "Header", "->", "getParent", "(", ")", ";", "M", "=", "F", ".", "getParent", "(", ")", ";", "DL", "=", "&", "M", "->", "getDataLayout", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "allowsUnalignedMem", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasDSP", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "isLittle", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false", ";", "}", "LoopAccessInfo", "LAI", "(", "L", ",", "SE", ",", "TLI", ",", "AA", ",", "DT", ",", "LI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", ")", ";"], "File": "ARMParallelDSP4", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47753, "Length": 245, "Cover_Rate": 0.6533333333333333} {"Template_token": ["", "static", "void", "AliasCandidates", "(", "BasicBlock", "*", "Header", ",", "Instructions", "&", "Reads", ",", "Instructions", "&", "Writes", ")", "{", "for", "(", "auto", "&", "I"], "ground_truth": [":", "*", "Header", ")", "{"], "File": "ARMParallelDSP", "Func": "AliasCandidates", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47754, "Length": 27, "Cover_Rate": 0.4426229508196721} {"Template_token": ["", "if", "(", "!", "MemOp0", "->", "isSimple", "(", ")", "||", "!", "MemOp1", "->", "isSimple", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "isConsecutiveAccess", "(", "MemOp0", ",", "MemOp1", ",", "DL", ",", "SE", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMParallelDSP", "Func": "AreSequentialAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47755, "Length": 56, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "if", "(", "!", "Ld0", "||", "!", "Ld1", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ld0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Ld1", "->", "dump", "(", ")", ";", ")", ";", "if", "(", "!", "Ld0", "->", "hasOneUse", "(", ")", "||", "!", "Ld1", "->", "hasOneUse", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMParallelDSP", "Func": "AreSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47756, "Length": 74, "Cover_Rate": 0.5401459854014599} {"Template_token": ["", "if", "(", "!", "Ld0", "||", "!", "Ld1", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ld0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Ld1", "->", "dump", "(", ")", ";", ")", ";", "if", "(", "!", "Ld0", "->", "hasOneUse", "(", ")", "||", "!", "Ld1", "->", "hasOneUse", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "!", "LoadPairs", ".", "count", "(", "Ld0", ")", "||", "LoadPairs", "[", "Ld0", "]", "!=", "Ld1", ")", "return", "false", ";", "VecMem", ".", "clear", "("], "ground_truth": [")", ";"], "File": "ARMParallelDSP", "Func": "AreSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47757, "Length": 101, "Cover_Rate": 0.7372262773722628} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Pairs", "<<", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Pairs", ";", "++", "i", ")", "{", "const", "Value", "*", "V0", "=", "VL0", "[", "i", "]", ";", "const", "Value", "*", "V1", "=", "VL1", "[", "i", "]", ";", "const", "auto", "*", "Inst0", "=", "dyn_cast", "<", "Instruction", ">", "(", "V0", ")", ";", "const", "auto", "*", "Inst1", "=", "dyn_cast", "<", "Instruction", ">", "(", "V1", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "i", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "V0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "V1", "->", "dump", "(", ")", ")", ";", "if", "(", "!", "Inst0", "||", "!", "Inst1", ")", "return", "false", ";", "if", "(", "Inst0", "->", "isSameOperationAs", "(", "Inst1", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "continue", ";", "}", "const", "APInt", "*", "C0", ",", "*", "C1", ";", "if", "(", "!", "(", "match", "(", "V0", ",", "m_APInt", "(", "C0", ")", ")", "&&", "match", "(", "V1", ",", "m_APInt", "(", "C1", ")", ")", "&&", "C0", "==", "C1", ")", ")", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMParallelDSP", "Func": "AreSymmetrical", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47758, "Length": 197, "Cover_Rate": 0.6566666666666666} {"Template_token": ["", "BinOpChain", "(", "Instruction", "*", "I", ",", "ValueList", "&", "lhs", ",", "ValueList", "&", "rhs", ")", ":", "OpChain", "(", "I", ",", "lhs", ")", ",", "LHS", "(", "lhs", ")", ",", "RHS"], "ground_truth": ["(", "rhs", ")", "{"], "File": "ARMParallelDSP", "Func": "BinOpChain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47759, "Length": 32, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "BinOpChain", "(", "Instruction", "*", "I", ",", "ValueList", "&", "lhs", ",", "ValueList", "&"], "ground_truth": ["rhs", ")", ":"], "File": "ARMParallelDSP", "Func": "BinOpChain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47760, "Length": 15, "Cover_Rate": 0.3125} {"Template_token": ["", "return", "new", "ParallelDSP", "("], "ground_truth": [")", ";"], "File": "ARMParallelDSP", "Func": "createARMParallelDSPPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47761, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "const", "Type", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ";", "LoadInst", "*", "NewLd0", "=", "CreateLoadIns", "(", "Builder", ",", "VecLd0", "[", "", "]", ",", "Ty", ")", ";", "LoadInst", "*", "NewLd1", "=", "CreateLoadIns", "(", "Builder", ",", "VecLd1", "[", "", "]", ",", "Ty", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "NewLd0", ",", "NewLd1", ",", "Acc", "}", ";", "Function", "*", "SMLAD", "=", "nullptr", ";", "if", "(", "Exchange", ")", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "else", "SMLAD", "=", "Acc", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "", ")", "?", "", "(", "M", ",", "", ")", ":", "", "(", "M", ",", "", ")", ";", "CallInst", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "SMLAD", ",", "Args", ")", ";", "NumSMLAD"], "ground_truth": ["++", ";"], "File": "ARMParallelDSP", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47762, "Length": 145, "Cover_Rate": 0.5846774193548387} {"Template_token": ["", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "("], "ground_truth": [")", ";"], "File": "ARMParallelDSP", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47763, "Length": 51, "Cover_Rate": 0.53125} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "LoopPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "("], "ground_truth": [")", ";"], "File": "ARMParallelDSP", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47764, "Length": 95, "Cover_Rate": 0.9895833333333334} {"Template_token": ["", "}", "else", "if", "(", "match", "(", "V", ",", "m_Add", "(", "m_Value", "(", "LHS", ")", ",", "m_Value", "(", "RHS", ")", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "else", "if", "(", "match", "(", "V", ",", "m_ZExtOrSExt", "(", "m_Value", "(", "Val", ")", ")", ")", ")", "{", "if", "(", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "!=", "MaxBitWidth", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "cast", "<", "CastInst", ">", "(", "I", ")", "->", "getSrcTy", "(", ")", "->", "getIntegerBitWidth", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "match", "(", "Val", ",", "m_Load", "(", "m_Value"], "ground_truth": ["(", ")", ")", ")", ")", "{"], "File": "ARMParallelDSP", "Func": "IsNarrowSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47765, "Length": 126, "Cover_Rate": 0.4131147540983607} {"Template_token": ["", "static", "void", "MatchParallelMACSequences", "(", "Reduction", "&", "R", ",", "OpChainList", "&", "Candidates", ")", "{", "Instruction", "*", "Acc", "=", "R", ".", "AccIntAdd", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Acc", ")", ";", "std", "::", "function", "<", "bool", "(", "Value", "*", ")", ">", "Match", "=", "[", "&", "Candidates", ",", "&", "Match", "]", "(", "Value", "*", "V", ")", "->", "bool", "{", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "false", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "if", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", "||", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "return", "true", ";", "break", ";", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "MulOp0", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "MulOp1", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "MulOp0", ")", "&&", "isa", "<", "SExtInst", ">", "(", "MulOp1", ")", ")", "AddMACCandidate", "(", "Candidates", ",", "I", ",", "MulOp0", ",", "MulOp1", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMParallelDSP", "Func": "MatchParallelMACSequences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47766, "Length": 183, "Cover_Rate": 0.7887931034482759} {"Template_token": ["", "case", "Instruction", "::", "Add", ":", "if", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", "||", "(", "Match", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "return", "true", ";", "break", ";", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "MulOp0", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "MulOp1", "=", "I", "->", "getOperand", "(", "", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "MulOp0", ")", "&&", "isa", "<", "SExtInst", ">", "(", "MulOp1", ")", ")", "AddMACCandidate", "(", "Candidates", ",", "I", ",", "MulOp0", ",", "MulOp1", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMParallelDSP", "Func": "MatchParallelMACSequences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47767, "Length": 94, "Cover_Rate": 0.4051724137931034} {"Template_token": ["", "if", "(", "!", "TheLoop", "->", "getLoopPreheader", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", ";", "}", "for", "(", "PHINode", "&", "Phi", ":", "Header", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "TheLoop", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "("], "ground_truth": ["Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";"], "File": "ARMParallelDSP", "Func": "MatchReductions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47768, "Length": 112, "Cover_Rate": 0.47863247863247865} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "Header", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "L", "->", "dump", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "ReductionList", "Reductions", ";", "MatchReductions", "(", "F", ",", "L", ",", "Header", ",", "Reductions", ")", ";", "for", "(", "auto", "&", "R", ":", "Reductions", ")", "{", "OpChainList", "MACCandidates", ";", "MatchParallelMACSequences", "(", "R", ",", "MACCandidates", ")", ";", "if", "(", "!", "CheckMACMemory", "(", "MACCandidates", ")", ")", "continue", ";", "R", ".", "MACCandidates", "=", "std", "::", "move", "(", "MACCandidates", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "for", "(", "auto", "&", "M", ":", "R", ".", "MACCandidates", ")", "M", "->", "Root", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", ")", ";", "}", "Instructions", "Reads", ",", "Writes", ";", "AliasCandidates", "(", "Header", ",", "Reads", ",", "Writes", ")", ";", "for", "(", "auto", "&", "R", ":"], "ground_truth": ["Reductions", ")", "{"], "File": "ARMParallelDSP", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47769, "Length": 142, "Cover_Rate": 0.6311111111111111} {"Template_token": ["", "for", "(", "auto", "*", "Ld1", ":", "Loads", ")", "{", "if", "(", "Ld0", "==", "Ld1", ")", "continue", ";", "if", "(", "AreSequentialAccesses", "<", "LoadInst", ">", "(", "Ld0", ",", "Ld1", ",", "*", "DL", ",", "*", "SE", ")", ")", "{", "LoadPairs", "[", "Ld0", "]", "=", "Ld1", ";", "if", "(", "BaseLoads", ".", "count", "(", "Ld0", ")", ")", "{", "LoadInst", "*", "Base", "=", "BaseLoads", "[", "Ld0", "]", ";", "BaseLoads", "[", "Ld1", "]", "=", "Base", ";", "SequentialLoads", "[", "Base", "]", ".", "push_back", "(", "Ld1", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMParallelDSP", "Func": "RecordSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47770, "Length": 82, "Cover_Rate": 0.4293193717277487} {"Template_token": ["", "for", "(", "auto", "*", "Ld0", ":", "Loads", ")", "{", "for", "(", "auto", "*", "Ld1", ":", "Loads", ")", "{", "if", "(", "Ld0", "==", "Ld1", ")", "continue", ";", "if", "(", "AreSequentialAccesses", "<", "LoadInst", ">", "(", "Ld0", ",", "Ld1", ",", "*", "DL", ",", "*", "SE", ")", ")", "{", "LoadPairs", "[", "Ld0", "]", "=", "Ld1", ";", "if", "(", "BaseLoads", ".", "count", "(", "Ld0", ")", ")", "{", "LoadInst", "*", "Base", "=", "BaseLoads", "[", "Ld0", "]", ";", "BaseLoads", "[", "Ld1", "]", "=", "Base", ";", "SequentialLoads", "[", "Base", "]", ".", "push_back", "(", "Ld1", ")", ";", "}", "else", "{", "BaseLoads", "[", "Ld1", "]", "=", "Ld0", ";", "SequentialLoads", "[", "Ld0", "]", ".", "push_back", "(", "Ld1", ")", ";", "}", "}", "}", "}", "return", "LoadPairs", ".", "size", "(", ")", ">"], "ground_truth": ["", ";"], "File": "ARMParallelDSP", "Func": "RecordSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47771, "Length": 121, "Cover_Rate": 0.6335078534031413} {"Template_token": ["", "Reduction", "(", "PHINode", "*", "P", ",", "Instruction", "*", "Acc", ")", ":", "Phi"], "ground_truth": ["(", "P", ")", ",", "AccIntAdd", "(", "Acc", ")", "{", "}"], "File": "ARMParallelDSP", "Func": "Reduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47772, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "Reduction", "(", "PHINode", "*", "P", ",", "Instruction", "*", "Acc", ")", ":"], "ground_truth": ["Phi", "(", "P", ")", ",", "AccIntAdd", "(", "Acc", ")", "{", "}"], "File": "ARMParallelDSP", "Func": "Reduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47773, "Length": 22, "Cover_Rate": 1.0} {"Template_token": ["", "for", "(", "auto", "*", "V", ":", "AllValues", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "if", "(", "I", "->", "mayWriteToMemory", "("], "ground_truth": [")", ")", "ReadOnly", "=", "false", ";"], "File": "ARMParallelDSP", "Func": "SetMemoryLocations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47774, "Length": 36, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "AllValues", "."], "ground_truth": ["size", "(", ")", ";"], "File": "ARMParallelDSP", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47775, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "PLT", "::", "PLT", "(", "LDSection", "&", "pSection", ",", "GOT", "&", "pGOTPLT", ")", ":", "PLT", "(", "pSection", ")", ",", "m_GOT", "("], "ground_truth": ["pGOTPLT", ")", "{"], "File": "ARMPLT", "Func": "ARMPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47776, "Length": 23, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "PLT1", "*", "plt1_entry", "=", "new", "(", "std", "::", "nothrow"], "ground_truth": [")", "PLT1", "(", "*", "m_pSectionData", ")", ";"], "File": "ARMPLT", "Func": "create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47777, "Length": 16, "Cover_Rate": 0.4} {"Template_token": ["", "iterator", "it", "=", "begin", "(", ")", ";", "unsigned", "char", "*", "buffer", "=", "pRegion", ".", "begin", "(", ")", ";", "memcpy", "(", "buffer", ",", "llvm", "::", "cast", "<", "PLT0", ">", "(", "(", "*", "it", ")", ")", ".", "getValue", "(", ")", ",", "PLT0", "::", "EntrySize", ")", ";", "result", "+=", "PLT0", "::", "EntrySize", ";", "++", "it", ";", "PLT1", "*", "plt1", "=", "", ";", "PLT", "::", "iterator", "ie", "=", "end", "("], "ground_truth": [")", ";"], "File": "ARMPLT", "Func": "emit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47778, "Length": 68, "Cover_Rate": 0.49635036496350365} {"Template_token": ["", "bool", "PLT", "::", "hasPLT1"], "ground_truth": ["(", ")", "const", "{"], "File": "ARMPLT", "Func": "hasPLT1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47779, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "case", "G_MUL", ":", "case", "G_SDIV", ":", "case", "G_UDIV", ":", "case", "G_SEXT", ":", "case", "G_ZEXT", ":", "case", "G_TRUNC", ":", "case", "G_GEP", ":", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "break", ";", "case", "G_LOAD", ":", "case", "G_STORE", ":", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FADD", ":", "assert", "(", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "||", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "&", "", "[", "", "]", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_SEQUENCE", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "}", "case", "G_EXTRACT", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "("], "ground_truth": ["", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMRegisterBankInfo10", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47780, "Length": 273, "Cover_Rate": 0.4512396694214876} {"Template_token": ["", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "getSize", "("], "ground_truth": [")", "==", "", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo11", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47781, "Length": 103, "Cover_Rate": 0.4660633484162896} {"Template_token": ["", "AlreadyInit", "=", "true", ";", "const", "RegisterBank", "&", "RBGPR", "=", "getRegBank", "(", "", ")", ";", "(", "void", ")", "RBGPR", ";", "assert", "(", "&", "", "==", "&", "RBGPR", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass"], "ground_truth": ["(", "", ")", ")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo11", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47782, "Length": 138, "Cover_Rate": 0.6244343891402715} {"Template_token": ["", "using", "namespace", "TargetOpcode", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_ADD", ":", "case", "G_LOAD", ":", "case", "G_SEXT", ":", "case", "G_ZEXT", ":", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]"], "ground_truth": [",", "nullptr", "}", ")", ";"], "File": "ARMRegisterBankInfo11", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47783, "Length": 69, "Cover_Rate": 0.46} {"Template_token": ["", "static", "llvm", "::", "once_flag", "InitializeRegisterBankFlag", ";", "static", "auto", "InitializeRegisterBankOnce", "=", "[", "&", "]", "(", ")", "{", "const", "RegisterBank", "&", "RBGPR", "=", "getRegBank", "(", "", ")", ";", "(", "void", ")", "RBGPR", ";", "assert", "(", "&", "", "==", "&", "RBGPR", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", ""], "ground_truth": [")", ")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo12", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47784, "Length": 186, "Cover_Rate": 0.6813186813186813} {"Template_token": ["", "(", "void", ")", "RBGPR", ";", "assert", "(", "&", "", "==", "&", "RBGPR", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "getSize", "(", ")", "==", "", "&&", "", ")", ";", "", "("], "ground_truth": [")", ";"], "File": "ARMRegisterBankInfo12", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47785, "Length": 195, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "const", "RegisterBank", "&", "RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "using", "namespace", "", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "GPRRegClassID", ":", "case", "GPRwithAPSRRegClassID", ":", "case", "GPRnoipRegClassID", ":", "case", "GPRnopcRegClassID", ":", "case", "GPRnoip_and_GPRnopcRegClassID", ":", "case", "rGPRRegClassID", ":", "case", "GPRspRegClassID", ":", "case", "GPRnoip_and_tcGPRRegClassID", ":", "case", "tcGPRRegClassID", ":", "case"], "ground_truth": ["tGPRRegClassID", ":"], "File": "ARMRegisterBankInfo12", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47786, "Length": 59, "Cover_Rate": 0.4609375} {"Template_token": ["", "const", "RegisterBank", "&", "RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "using", "namespace", "", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "GPRRegClassID", ":", "case", "GPRwithAPSRRegClassID", ":", "case", "GPRnoipRegClassID", ":", "case", "GPRnopcRegClassID", ":", "case", "GPRnoip_and_GPRnopcRegClassID", ":", "case", "rGPRRegClassID", ":", "case", "GPRspRegClassID", ":", "case", "GPRnoip_and_tcGPRRegClassID", ":", "case", "tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "case", "tGPREvenRegClassID", ":", "case", "tGPROddRegClassID", ":", "case", "tGPR_and_tGPREvenRegClassID", ":", "case", "tGPR_and_tGPROddRegClassID", ":", "case", "tGPREven_and_tcGPRRegClassID", ":", "case", "tGPREven_and_GPRnoip_and_tcGPRRegClassID", ":", "case", "tGPROdd_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "case", "HPRRegClassID", ":", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":", "case"], "ground_truth": ["DPRRegClassID", ":"], "File": "ARMRegisterBankInfo12", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47787, "Length": 101, "Cover_Rate": 0.7890625} {"Template_token": ["", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "getSize", "(", ")", "==", "", "&&", "", ")", ";", "", "("], "ground_truth": [")", ";"], "File": "ARMRegisterBankInfo15", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47788, "Length": 161, "Cover_Rate": 0.6052631578947368} {"Template_token": ["", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "getSize", "(", ")", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMRegisterBankInfo15", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47789, "Length": 139, "Cover_Rate": 0.5225563909774437} {"Template_token": ["", "case", "tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "case", "tGPREvenRegClassID", ":", "case", "tGPROddRegClassID", ":", "case", "tGPR_and_tGPREvenRegClassID", ":", "case", "tGPR_and_tGPROddRegClassID", ":", "case", "tGPREven_and_tcGPRRegClassID", ":", "case", "tGPREven_and_tGPR_and_tcGPRRegClassID", ":", "case", "tGPROdd_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "case", "HPRRegClassID", ":", "case"], "ground_truth": ["SPR_8RegClassID", ":"], "File": "ARMRegisterBankInfo15", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47790, "Length": 39, "Cover_Rate": 0.325} {"Template_token": ["", "case", "GPRnopcRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":", "case", "DPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMRegisterBankInfo16", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47791, "Length": 46, "Cover_Rate": 0.5679012345679012} {"Template_token": ["", "static", "llvm", "::", "once_flag", "InitializeRegisterBankFlag", ";", "static", "auto", "InitializeRegisterBankOnce", "=", "[", "&", "]", "(", ")", "{", "const", "RegisterBank", "&", "RBGPR", "=", "getRegBank", "(", "", ")", ";", "(", "void", ")", "RBGPR", ";", "assert", "(", "&", "", "==", "&", "RBGPR", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass"], "ground_truth": ["(", "", ")", ")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo17", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47792, "Length": 114, "Cover_Rate": 0.41155234657039713} {"Template_token": ["", "case", "tGPR_and_tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":", "case", "DPRRegClassID", ":", "return", "getRegBank", "(", ""], "ground_truth": [")", ";"], "File": "ARMRegisterBankInfo1", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47793, "Length": 30, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "RegisterBankInfo", "::", "InstructionMapping", "RegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "auto", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "Opc", ")", ")", "{", "InstructionMapping", "Mapping", "=", "getInstrMappingImpl", "(", "MI", ")", ";", "if", "(", "Mapping", ".", "isValid", "(", ")", ")", "return", "Mapping", ";", "}", "using", "namespace", "TargetOpcode", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "", "["], "ground_truth": ["", "]", ";"], "File": "ARMRegisterBankInfo21", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47794, "Length": 76, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "case", "GPRRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMRegisterBankInfo21", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47795, "Length": 25, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_ADD", ":", "case", "G_SEXT", ":", "case", "G_ZEXT", ":", "case", "G_GEP", ":", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "break", ";", "case", "G_LOAD", ":", "case", "G_STORE", ":", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FADD", ":", "assert", "(", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "||", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "&", "", "[", "", "]", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_SEQUENCE", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "}", "case", "G_EXTRACT", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "MI", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "%", "", "!=", "", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "nullptr", ",", "nullptr", "}", ")", ";", "break", ";", "}", "default", ":", "return", "InstructionMapping", "{", "}", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "NumOperands", ";", "i", "++", ")", "{", "for", "(", "const", "auto", "&", "Mapping", ":", "OperandsMapping", "[", "i", "]"], "ground_truth": [")", "{"], "File": "ARMRegisterBankInfo25", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47796, "Length": 435, "Cover_Rate": 0.7372881355932204} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "case", "G_ADD", ":", "case", "G_SEXT", ":", "case", "G_ZEXT", ":", "OperandsMapping", "=", "&", "", "[", "", "]", ";", "break", ";", "case", "G_LOAD", ":", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FADD", ":", "assert", "(", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "||", "Ty", ".", "getSizeInBits", "(", ")", "==", "", ")", "&&", "", ")", ";", "OperandsMapping", "=", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "?", "&", "", "[", "", "]", ":", "&", "", "[", "", "]", ";", "break", ";", "case", "G_FRAME_INDEX", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_SEQUENCE", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "InstructionMapping", "{", "}", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ","], "ground_truth": ["nullptr", ",", "&", "", "[", "", "]", ",", "nullptr", "}", ")", ";"], "File": "ARMRegisterBankInfo28", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47797, "Length": 234, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "case", "GPRnopcRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":", "case", "DPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMRegisterBankInfo28", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47798, "Length": 43, "Cover_Rate": 0.5512820512820513} {"Template_token": ["", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "case", "G_MERGE_VALUES", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "getInvalidInstructionMapping", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "case", "G_UNMERGE_VALUES", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "getInvalidInstructionMapping", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "default", ":", "return", "getInvalidInstructionMapping", "("], "ground_truth": [")", ";"], "File": "ARMRegisterBankInfo3", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47799, "Length": 239, "Cover_Rate": 0.3328690807799443} {"Template_token": ["", "break", ";", "case", "G_SELECT", ":", "{", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "(", "void", ")", "Ty2", ";", "assert", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "Ty2", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "case", "G_ICMP", ":", "{", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "(", "void", ")", "Ty2", ";", "assert", "(", "Ty2", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "case", "G_FCMP", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "(", "void", ")", "Ty1", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "(", "void", ")", "Ty2", ";", "assert", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "Ty1", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "assert", "(", "Ty2", ".", "getSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "nullptr", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "case", "G_MERGE_VALUES", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!=", "", ")", "return", "getInvalidInstructionMapping", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", ",", "&", "", "[", "", "]", "}", ")", ";", "break", ";", "}", "case", "G_UNMERGE_VALUES", ":", "{", "LLT", "Ty1", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "LLT", "Ty2", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty1", ".", "getSizeInBits", "(", ")", "!=", "", "||", "Ty2", ".", "getSizeInBits", "(", ")", "!="], "ground_truth": ["", ")", "return", "getInvalidInstructionMapping", "(", ")", ";"], "File": "ARMRegisterBankInfo8", "Func": "getInstrMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47800, "Length": 456, "Cover_Rate": 0.4774869109947644} {"Template_token": ["", "const", "RegisterBank", "&", "RBGPR", "=", "getRegBank", "(", "", ")", ";", "(", "void", ")", "RBGPR", ";", "assert", "(", "&", "", "==", "&", "RBGPR", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", ""], "ground_truth": [")", ")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47801, "Length": 152, "Cover_Rate": 0.672566371681416} {"Template_token": ["", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "", ")", ")", "&&", "", ")", ";", "assert", "(", "RBGPR", ".", "getSize", "(", ")", "==", "", "&&", "", ")", ";", "", "("], "ground_truth": [")", ";"], "File": "ARMRegisterBankInfo", "Func": "ARMRegisterBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47802, "Length": 89, "Cover_Rate": 0.3938053097345133} {"Template_token": ["", "assert", "(", "checkPartMapping", "(", "PartMappings", "[", "PMI_SPR", "-", "PMI_Min", "]", ",", "", ",", "", ",", "FPRRegBankID", ")", "&&", "", ")", ";", "assert", "(", "checkPartMapping", "(", "PartMappings", "[", "PMI_DPR", "-", "PMI_Min", "]", ",", "", ",", "", ",", "FPRRegBankID"], "ground_truth": [")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo", "Func": "checkPartialMappings", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47803, "Length": 42, "Cover_Rate": 0.6} {"Template_token": ["", "static", "bool", "checkPartMapping", "(", "const", "RegisterBankInfo", "::", "PartialMapping", "&", "PM", ",", "unsigned", "Start"], "ground_truth": [",", "unsigned", "Length", ",", "unsigned", "RegBankID", ")", "{"], "File": "ARMRegisterBankInfo", "Func": "checkPartMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47804, "Length": 21, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "static", "bool", "checkValueMapping", "(", "const", "RegisterBankInfo", "::", "ValueMapping", "&", "VM", ",", "RegisterBankInfo", "::", "PartialMapping", "*", "BreakDown", ")", "{", "return", "VM", ".", "NumBreakDowns", "==", ""], "ground_truth": ["&&", "VM", ".", "BreakDown", "==", "BreakDown", ";"], "File": "ARMRegisterBankInfo", "Func": "checkValueMapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47805, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "DPR3OpsIdx", "]", ",", "&", "PartMappings", "[", "PMI_DPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";", "assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "DPR3OpsIdx", "+", "", "]", ",", "&", "PartMappings", "[", "PMI_DPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";", "assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "DPR3OpsIdx", "+", "", "]", ",", "&", "PartMappings", "["], "ground_truth": ["PMI_DPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo", "Func": "checkValueMappings", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47806, "Length": 67, "Cover_Rate": 0.32211538461538464} {"Template_token": ["", "static", "void", "checkValueMappings", "(", ")", "{", "assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "GPR3OpsIdx", "]", ",", "&", "PartMappings", "[", "PMI_GPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";", "assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "GPR3OpsIdx", "+", "", "]", ",", "&", "PartMappings", "[", "PMI_GPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";", "assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "GPR3OpsIdx", "+", "", "]", ",", "&", "PartMappings", "[", "PMI_GPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";", "assert", "(", "checkValueMapping", "(", "ValueMappings", "[", "SPR3OpsIdx", "]", ",", "&", "PartMappings", "["], "ground_truth": ["PMI_SPR", "-", "PMI_Min", "]", ")", "&&", "", ")", ";"], "File": "ARMRegisterBankInfo", "Func": "checkValueMappings", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47807, "Length": 94, "Cover_Rate": 0.4519230769230769} {"Template_token": ["", "case", "GPRwithAPSRRegClassID", ":", "case", "GPRnopcRegClassID", ":", "case", "rGPRRegClassID", ":", "case", "GPRspRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "case", "tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "case", "HPRRegClassID", ":", "case", "SPR_8RegClassID", ":", "case", "SPRRegClassID", ":", "case", "DPR_8RegClassID", ":", "case", "DPRRegClassID", ":", "case", "QPRRegClassID", ":", "return", "getRegBank", "(", "", ")", ";", "default", ":", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMRegisterBankInfo", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47808, "Length": 58, "Cover_Rate": 0.5858585858585859} {"Template_token": ["", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";", "}", "NumMIs", "+=", "Bytes", "/", "Chunk", ";", "if", "(", "(", "Bytes", "%", "Chunk", ")", "!=", "", ")", "NumMIs", "++", ";", "if", "(", "ExtraOpc", ")"], "ground_truth": ["NumMIs", "++", ";"], "File": "ARMRegisterInfo13", "Func": "calcNumMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47809, "Length": 49, "Cover_Rate": 0.4016393442622951} {"Template_token": ["", "if", "(", "Amount", "!=", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "", "Pred", "=", "isThumb", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "unsigned", "PredReg", "=", "isThumb", "?", "", ":", "Old", "->", "getOperand", "(", "", ")", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "ARMRegisterInfo13", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47810, "Length": 119, "Cover_Rate": 0.4265232974910394} {"Template_token": ["", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "bool", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "", "Pred", "=", "isThumb", "?", "", ":", "(", "", ")", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "", "||"], "ground_truth": ["Opc", "==", "", ")", "{"], "File": "ARMRegisterInfo13", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47811, "Length": 130, "Cover_Rate": 0.4659498207885305} {"Template_token": ["", "void", "RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "int", "Val", ",", "unsigned", "Pred", ",", "unsigned", "PredReg", ",", "const", "TargetInstrInfo", "*", "TII", ",", "bool", "isThumb", ",", "DebugLoc", "dl", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "Int32Ty", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")"], "ground_truth": [".", "addReg", "(", "", ")", ".", "addImm", "(", "", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "ARMRegisterInfo13", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47812, "Length": 159, "Cover_Rate": 0.9695121951219512} {"Template_token": ["", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "!", "isThumb", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "-", "GPRCS1Size", ",", "", ",", "", ",", "isThumb", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "STI", ")", ";", "}", "else", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "isThumb", "?", "", ":", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "if", "(", "!", "isThumb", ")", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "!", "isThumb", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "-", "GPRCS2Size", ",", "", ",", "", ",", "false", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "STI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "-", "DPRCSSize", ",", "", ",", "", ",", "false", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+"], "ground_truth": ["DPRCSSize", ";"], "File": "ARMRegisterInfo13", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47813, "Length": 331, "Cover_Rate": 0.37613636363636366} {"Template_token": ["", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int", "NumBytes", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "bool", "isThumb", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "RegisterInfo", "&", "MRI", ",", "DebugLoc", "dl", ")", "{", "if", "(", "isThumb", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "NumBytes", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "else", "emitRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "NumBytes", ","], "ground_truth": ["Pred", ",", "PredReg", ",", "TII", ",", "dl", ")", ";"], "File": "ARMRegisterInfo13", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47814, "Length": 85, "Cover_Rate": 0.8854166666666666} {"Template_token": ["", "int", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "int", "ThisVal", "=", "(", "Imm", ">", "Chunk", ")", "?", "Chunk", ":", "Imm", ";", "Imm", "-=", "ThisVal", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")"], "ground_truth": [",", "DestReg", ")", ".", "addImm", "(", "ThisVal", ")", ";"], "File": "ARMRegisterInfo13", "Func": "emitThumbConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47815, "Length": 51, "Cover_Rate": 0.31097560975609756} {"Template_token": ["", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "false", ",", "false", ",", "true", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addReg", "(", "LdReg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "LdReg", ",", "NumBytes", ",", "", ",", "", ",", "&", "TII", ",", "true", ",", "dl", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "isHigh", "?", "", ":", "", ")", ";", "const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "false", ",", "false", ",", "true", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "false", ","], "ground_truth": ["false", ",", "true", ")", ";"], "File": "ARMRegisterInfo13", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47816, "Length": 269, "Cover_Rate": 0.629976580796253} {"Template_token": ["", "static", "void", "emitThumbRegPlusImmInReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "unsigned", "BaseReg", ",", "int", "NumBytes", ",", "bool", "CanChangeCC", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "RegisterInfo", "&", "MRI", ",", "DebugLoc", "dl", ")", "{", "bool", "isHigh", "=", "!", "MRI", ".", "isLowRegister", "(", "DestReg", ")", "||", "(", "BaseReg", "!=", "", "&&", "!", "MRI", ".", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isSub", "=", "false", ";", "if", "(", "NumBytes", "<", "", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "false", ",", "false", ",", "true", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addReg", "(", "LdReg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "LdReg", ",", "NumBytes", ",", "", ",", "", ",", "&", "TII", ",", "true", ",", "dl", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "isHigh", "?", "", ":", "", ")", ";", "const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ","], "ground_truth": ["TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";"], "File": "ARMRegisterInfo13", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47817, "Length": 310, "Cover_Rate": 0.7259953161592506} {"Template_token": ["", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", ""], "ground_truth": [",", "&", "", ",", "&", "", ",", "", "}", ";"], "File": "ARMRegisterInfo13", "Func": "getCalleeSavedRegClasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47818, "Length": 54, "Cover_Rate": 0.4576271186440678} {"Template_token": ["", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "DarwinCalleeSavedRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", ""], "ground_truth": [",", "", ",", "", ",", "", "}", ";"], "File": "ARMRegisterInfo13", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47819, "Length": 90, "Cover_Rate": 0.4891304347826087} {"Template_token": ["", "return", "GenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNum", ","], "ground_truth": ["", ")", ";"], "File": "ARMRegisterInfo13", "Func": "getDwarfRegNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47820, "Length": 10, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "GenRegisterInfo", "::", "getDwarfRegNumFull", "("], "ground_truth": ["RegNum", ",", "", ")", ";"], "File": "ARMRegisterInfo13", "Func": "getDwarfRegNum", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47821, "Length": 10, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getEHExceptionRegister", "(", ")", "const", "{", "assert", "(", "", "&&", "", ")", ";", "return", ""], "ground_truth": [";"], "File": "ARMRegisterInfo13", "Func": "getEHExceptionRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47822, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "assert", "(", "", "&&", "", ")", ";", "return", ""], "ground_truth": [";"], "File": "ARMRegisterInfo13", "Func": "getEHExceptionRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47823, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "return", "(", "STI", ".", "useThumbBacktraces", "(", ")", "||", "STI"], "ground_truth": [".", "isThumb", "(", ")", ")", "?", "", ":", "", ";"], "File": "ARMRegisterInfo13", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47824, "Length": 32, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "return", "(", "STI", ".", "useThumbBacktraces", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "", ":", "", ";", "else", "return", ""], "ground_truth": [";"], "File": "ARMRegisterInfo13", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47825, "Length": 36, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "TargetRegisterClass", "*", "RegisterInfo", "::", "getPointerRegClass", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMRegisterInfo13", "Func": "getPointerRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47826, "Length": 10, "Cover_Rate": 0.5882352941176471} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getRARegister", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMRegisterInfo13", "Func": "getRARegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47827, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "unsigned", "RegisterInfo", "::", "getRARegister", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMRegisterInfo13", "Func": "getRARegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47828, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "NoFramePointerElim", "||", "MFI", "->"], "ground_truth": ["hasVarSizedObjects", "(", ")", ";"], "File": "ARMRegisterInfo13", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47829, "Length": 20, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "return", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "MI", "->", "getOperand", "("], "ground_truth": ["", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", ";"], "File": "ARMRegisterInfo13", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47830, "Length": 56, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "return", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", "||", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "&&", "MI", "->", "getOperand", "("], "ground_truth": ["", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", ";"], "File": "ARMRegisterInfo13", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47831, "Length": 56, "Cover_Rate": 0.7272727272727273} {"Template_token": ["", "bool", "RegisterInfo", "::", "isLowRegister", "(", "unsigned", "Reg", ")", "const", "{", "using", "namespace", "", ";", "switch", "(", "Reg", ")", "{", "case", "R0", ":", "case", "R1", ":", "case", "R2", ":", "case", "R3", ":", "case", "R4", ":", "case", "R5", ":"], "ground_truth": ["case", "R6", ":", "case", "R7", ":"], "File": "ARMRegisterInfo13", "Func": "isLowRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47832, "Length": 43, "Cover_Rate": 0.8113207547169812} {"Template_token": ["", "const", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "return", "ThumbRegScavenging", "||", "!", "AFI", "->", "isThumbFunction"], "ground_truth": ["(", ")", ";"], "File": "ARMRegisterInfo13", "Func": "requiresRegisterScavenging", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47833, "Length": 24, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "if", "(", "isSub", ")", "NumBytes", "=", "-", "NumBytes", ";", "while", "(", "NumBytes", ")", "{", "unsigned", "RotAmt", "=", "", "(", "NumBytes", ")", ";", "unsigned", "ThisVal", "=", "NumBytes", "&", "", "(", "", ",", "RotAmt", ")", ";", "assert", "(", "ThisVal", "&&", "", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "int", "SOImmVal", "=", "", "(", "ThisVal", ")", ";", "assert", "(", "SOImmVal", "!=", "-", "", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "SOImmVal", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "BaseReg", "=", "DestReg"], "ground_truth": [";"], "File": "ARMRegisterInfo7", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47834, "Length": 122, "Cover_Rate": 0.6740331491712708} {"Template_token": ["", "static", "void", "emitRegPlusImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "unsigned", "BaseReg", ",", "int", "NumBytes", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "const", "TargetInstrInfo", "&", "TII", ",", "DebugLoc", "dl", ")", "{", "bool", "isSub", "=", "NumBytes", "<", "", ";", "if", "(", "isSub", ")", "NumBytes", "=", "-", "NumBytes", ";", "while", "(", "NumBytes", ")", "{", "unsigned", "RotAmt", "=", "", "(", "NumBytes", ")", ";", "unsigned", "ThisVal", "=", "NumBytes", "&", "", "(", "", ",", "RotAmt", ")", ";", "assert", "(", "ThisVal", "&&", "", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "int", "SOImmVal", "=", "", "(", "ThisVal", ")", ";", "assert", "(", "SOImmVal", "!=", "-", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ARMRegisterInfo7", "Func": "emitARMRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47835, "Length": 109, "Cover_Rate": 0.6022099447513812} {"Template_token": ["", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "", ",", "", ",", "isThumb", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "isThumb", ")", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "NumBytes", ",", "", ",", "", ",", "isThumb", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "", ",", "", ",", "isThumb", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "}", "else", "{", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "NumBytes", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "", ",", "", ",", "false"], "ground_truth": [",", "TII", ",", "*", "this", ",", "dl", ")", ";"], "File": "ARMRegisterInfo7", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47836, "Length": 482, "Cover_Rate": 0.5677267373380448} {"Template_token": ["", "static", "void", "emitThumbConstant", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "int", "Imm", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "RegisterInfo", "&", "MRI", ",", "DebugLoc", "dl", ")", "{", "bool", "isSub", "=", "Imm", "<", "", ";", "if", "(", "isSub", ")", "Imm", "=", "-", "Imm", ";", "int", "Chunk", "=", "(", "", "<<", "", ")"], "ground_truth": ["-", "", ";"], "File": "ARMRegisterInfo7", "Func": "emitThumbConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47837, "Length": 61, "Cover_Rate": 0.3765432098765432} {"Template_token": ["", "}", "else", "{", "if", "(", "DestReg", "!=", "BaseReg", ")", "DstNotEqBase", "=", "true", ";", "NumBits", "=", "", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "return", ";", "}", "if", "(", "DstNotEqBase", ")", "{", "if", "(", "MRI", ".", "isLowRegister", "(", "DestReg", ")", "&&", "MRI", ".", "isLowRegister", "(", "BaseReg", ")", ")", "{", "unsigned", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "}", "BaseReg", "=", "DestReg", ";", "}", "unsigned", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";", "while", "(", "Bytes", ")", "{", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "ThisVal", "/="], "ground_truth": ["Scale", ";"], "File": "ARMRegisterInfo7", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47838, "Length": 253, "Cover_Rate": 0.4009508716323296} {"Template_token": ["", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "isTwoAddr", "=", "true", ";", "}", "else", "if", "(", "!", "isSub", "&&", "BaseReg", "==", "", ")", "{", "if", "(", "!", "isMul4", ")", "{", "Bytes", "&=", "~", "", ";", "ExtraOpc", "=", "", ";", "}", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Opc", "=", "", ";", "}", "else", "{", "if", "(", "DestReg", "!=", "BaseReg", ")", "DstNotEqBase", "=", "true", ";", "NumBits", "=", "", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "return", ";", "}", "if", "(", "DstNotEqBase", ")", "{", "if", "(", "MRI", ".", "isLowRegister", "(", "DestReg", ")", "&&", "MRI", ".", "isLowRegister", "(", "BaseReg", ")", ")", "{", "unsigned", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "}", "BaseReg", "="], "ground_truth": ["DestReg", ";"], "File": "ARMRegisterInfo7", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47839, "Length": 271, "Cover_Rate": 0.4294770206022187} {"Template_token": ["", "bool", "isHigh", "=", "!", "MRI", ".", "isLowRegister", "(", "DestReg", ")", "||", "(", "BaseReg", "!=", "", "&&", "!", "MRI", ".", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isSub", "=", "false", ";", "if", "(", "NumBytes", "<", "", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">="], "ground_truth": ["-", "", ")", "{"], "File": "ARMRegisterInfo7", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47840, "Length": 151, "Cover_Rate": 0.36211031175059955} {"Template_token": ["", "unsigned", "Reg", "=", "RS", "?", "RS", "->", "FindUnusedReg", "(", "RC", ",", "true", ")", ":", "(", "unsigned", ")", "", ";", "assert", "(", "!", "AFI", "->"], "ground_truth": ["isThumbFunction", "(", ")", ")", ";"], "File": "ARMRegisterInfo7", "Func": "findScratchRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47841, "Length": 29, "Cover_Rate": 0.3918918918918919} {"Template_token": ["", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";", "static", "const", "TargetRegisterClass", "*", "const", "ThumbCalleeSavedRegClasses", "[", "]", "=", "{", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ",", "&", "", ","], "ground_truth": ["&", "", ",", "&", "", ",", "&", "", ",", "", "}", ";"], "File": "ARMRegisterInfo7", "Func": "getCalleeSavedRegClasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47842, "Length": 118, "Cover_Rate": 0.5267857142857143} {"Template_token": ["", "void", "Relocator", "::", "addCopyReloc", "(", "ResolveInfo", "&", "pSym", ")", "{", "Relocation", "&", "rel_entry", "=", "*", "getTarget", "(", ")", ".", "getRelDyn", "(", ")", ".", "create", "(", ")", ";", "rel_entry", ".", "setType", "(", "llvm", "::", "ELF"], "ground_truth": ["::", "R__COPY", ")", ";"], "File": "ARMRelocator", "Func": "addCopyReloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47843, "Length": 38, "Cover_Rate": 0.475} {"Template_token": ["", "void", "Relocator", "::", "applyDebugStringOffset", "(", "Relocation", "&"], "ground_truth": ["pReloc", ",", "uint32_t", "pOffset", ")", "{"], "File": "ARMRelocator", "Func": "applyDebugStringOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47844, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "Relocation", "::", "Type", "type", "=", "pRelocation", ".", "type", "(", ")", ";", "if", "(", "type", ">", "", ")", "{", "return", "Relocator", "::"], "ground_truth": ["Unknown", ";"], "File": "ARMRelocator", "Func": "applyRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47845, "Length": 23, "Cover_Rate": 0.45098039215686275} {"Template_token": ["", "return", "Relocator", "::", "Unknown", ";", "}", "return", "ApplyFunctions", "[", "type", "]", ".", "func"], "ground_truth": ["(", "pRelocation", ",", "*", "this", ")", ";"], "File": "ARMRelocator", "Func": "applyRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47846, "Length": 20, "Cover_Rate": 0.39215686274509803} {"Template_token": ["", "pReloc", ".", "target", "(", ")", "=", "pReloc", ".", "symValue", "(", ")", "+"], "ground_truth": ["A", "-", "pReloc", ".", "place", "(", ")", ";"], "File": "ARMRelocator", "Func": "base_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47847, "Length": 20, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "ELFFileFormat", "*", "file_format", "=", "getTarget", "(", ")", ".", "getOutputFormat", "(", ")", ";", "if", "(", "ResolveInfo", "::", "ThreadLocal", "==", "pSym", ".", "type", "(", ")", ")", "bss_sect_hdr", "=", "&", "file_format", "->", "getTBSS", "(", ")", ";", "else", "bss_sect_hdr", "=", "&", "file_format", "->", "getBSS", "(", ")", ";", "SectionData", "*", "bss_data", "=", "NULL", ";", "if", "(", "bss_sect_hdr", "->", "hasSectionData", "(", ")", ")", "bss_data", "=", "bss_sect_hdr", "->", "getSectionData", "(", ")", ";", "else", "bss_data", "=", "IRBuilder", "::", "CreateSectionData", "(", "*", "bss_sect_hdr", ")", ";", "uint32_t", "addralign", "=", "config", "(", ")", ".", "targets", "(", ")", ".", "bitclass", "(", ")", "/", "", ";", "Fragment", "*", "frag", "=", "new", "FillFragment", "(", "", ",", "", ",", "pSym", ".", "size", "(", ")", ")", ";", "uint64_t", "size", "=", "ObjectBuilder", "::", "AppendFragment", "(", "*", "frag", ",", "*", "bss_data", ",", "addralign", ")", ";", "bss_sect_hdr", "->", "setSize", "(", "bss_sect_hdr", "->", "size"], "ground_truth": ["(", ")", "+", "size", ")", ";"], "File": "ARMRelocator", "Func": "defineSymbolforCopyReloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47848, "Length": 140, "Cover_Rate": 0.5243445692883895} {"Template_token": ["", "uint32_t", "Relocator", "::", "getDebugStringOffset", "(", "Relocation", "&", "pReloc", ")", "const", "{", "if", "(", "pReloc", ".", "type", "(", ")", "!=", "llvm", "::", "ELF", "::", "R__ABS32", ")", "error", "(", "diag", "::", "unsupport_reloc_for_debug_string", ")", "<<", "getName", "(", "pReloc", ".", "type", "(", ")", ")", "<<", "", ";", "if", "(", "pReloc", ".", "symInfo", "(", ")", "->", "type", "(", ")", "==", "ResolveInfo", "::", "Section", ")", "return"], "ground_truth": ["pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";"], "File": "ARMRelocator", "Func": "getDebugStringOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47849, "Length": 72, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "const", "char", "*", "Relocator", "::", "getName", "(", "Relocator", "::", "Type", "pType", ")", "const", "{", "return", "ApplyFunctions", "[", "pType", "]"], "ground_truth": [".", "name", ";"], "File": "ARMRelocator", "Func": "getName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47850, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "const", "char", "*", "Relocator", "::", "getName", "(", "Relocator", "::", "Type", "pType", ")", "const", "{", "return", "ApplyFunctions", "[", "pType", "]"], "ground_truth": [".", "name", ";"], "File": "ARMRelocator", "Func": "getName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47851, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "Relocator", "::", "Size", "Relocator", "::", "getSize", "(", "Relocation", "::"], "ground_truth": ["Type", "pType", ")", "const", "{"], "File": "ARMRelocator", "Func": "getSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47852, "Length": 14, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "Relocator", "::", "Size", "Relocator", "::", "getSize", "(", "Relocation", "::", "Type", "pType", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "ARMRelocator", "Func": "getSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47853, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "SymPLTMap", "&", "getSymPLTMap"], "ground_truth": ["(", ")", "{"], "File": "ARMRelocator", "Func": "getSymPLTMap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47854, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "Relocator", "::", "DWord", "thumbBit", "=", "(", "(", "!", "pReloc", ".", "symInfo", "(", ")", "->", "isUndef", "(", ")", "||", "pReloc", ".", "symInfo", "(", ")", "->", "isDyn", "(", ")", ")", "&&", "(", "pReloc", ".", "symInfo", "(", ")", "->", "type", "(", ")", "=="], "ground_truth": ["ResolveInfo", "::", "Function", ")", "&&", "(", "(", "pReloc", ".", "symValue", "(", ")", "&", "", ")", "!=", "", ")", ")", "?", "", ":", "", ";"], "File": "ARMRelocator", "Func": "getThumbBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47855, "Length": 64, "Cover_Rate": 0.8} {"Template_token": ["", "static", "Relocator", "::", "DWord", "getThumbBit", "(", "const", "Relocation", "&", "pReloc", ")", "{", "Relocator", "::", "DWord", "thumbBit", "=", "(", "(", "!", "pReloc", ".", "symInfo", "(", ")", "->", "isUndef", "(", ")", "||", "pReloc", ".", "symInfo", "(", ")", "->", "isDyn", "(", ")", ")", "&&", "(", "pReloc", ".", "symInfo", "(", ")", "->", "type", "(", ")", "==", "ResolveInfo", "::", "Function", ")", "&&", "(", "(", "pReloc", ".", "symValue", "(", ")", "&", "", ")", "!=", "", ")", ")", "?", "", ":", "", ";", "return"], "ground_truth": ["thumbBit", ";"], "File": "ARMRelocator", "Func": "getThumbBit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47856, "Length": 79, "Cover_Rate": 0.9875} {"Template_token": ["", "Relocator", "::", "Result", "gotoff32", "(", "Relocation", "&", "pReloc", ",", "Relocator", "&", "pParent", ")", "{", "Relocator", "::", "DWord", "T", "=", "getThumbBit", "(", "pReloc", ")", ";", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "Address", "GOT_ORG", "=", "helper_GOT_ORG", "(", "pParent", ")", ";", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "pReloc", ".", "target", "(", ")", "=", "(", "(", "S", "+"], "ground_truth": ["A", ")", "|", "T", ")", "-", "GOT_ORG", ";"], "File": "ARMRelocator", "Func": "gotoff32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47857, "Length": 91, "Cover_Rate": 0.9381443298969072} {"Template_token": ["", "if", "(", "!", "(", "pReloc", ".", "symInfo", "(", ")", "->", "reserved", "(", ")", "&", "Relocator", "::", "ReserveGOT", ")", ")", "return", "Relocator", "::", "BadReloc", ";", "Relocator", "::", "Address", "GOT_S", "=", "helper_get_GOT_address", "(", "*", "pReloc", ".", "symInfo", "(", ")", ",", "pParent", ")", ";", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "target", "(", ")", "+", "pReloc", "."], "ground_truth": ["addend", "(", ")", ";"], "File": "ARMRelocator", "Func": "got_brel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47858, "Length": 58, "Cover_Rate": 0.3945578231292517} {"Template_token": ["", "return", "(", "pA", "&", "~", "pMask", ")", "|"], "ground_truth": ["(", "pB", "&", "pMask", ")", ";"], "File": "ARMRelocator", "Func": "helper_bit_select", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47859, "Length": 14, "Cover_Rate": 0.4827586206896552} {"Template_token": ["", "int32_t", "max", "=", "(", "", "<<", "(", "bits", "-", "", ")", ")", "-", "", ";", "int32_t", "min", "=", "-", "(", "", "<<", "(", "bits"], "ground_truth": ["-", "", ")", ")", ";"], "File": "ARMRelocator", "Func": "helper_check_signed_overflow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47860, "Length": 29, "Cover_Rate": 0.38666666666666666} {"Template_token": ["", "pValue", "&=", "("], "ground_truth": ["~", "", ")", ";"], "File": "ARMRelocator", "Func": "helper_clear_thumb_bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47861, "Length": 7, "Cover_Rate": 0.35} {"Template_token": ["", "static", "inline", "void", "helper_clear_thumb_bit", "(", "Relocator", "::", "DWord", "&"], "ground_truth": ["pValue", ")", "{"], "File": "ARMRelocator", "Func": "helper_clear_thumb_bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47862, "Length": 12, "Cover_Rate": 0.6} {"Template_token": ["", "return", "helper_sign_extend", "(", "(", "(", "(", "pTarget", ">>", "", ")", ")", "&", "", ")", "|"], "ground_truth": ["(", "pTarget", "&", "", ")", ",", "", ")", ";"], "File": "ARMRelocator", "Func": "helper_extract_movw_movt_addend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47863, "Length": 24, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "return", "helper_sign_extend", "(", "(", "(", "(", "pTarget", ">>", "", ")", ")", "&", "", ")", "|"], "ground_truth": ["(", "pTarget", "&", "", ")", ",", "", ")", ";"], "File": "ARMRelocator", "Func": "helper_extract_movw_movt_addend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47864, "Length": 24, "Cover_Rate": 0.6486486486486487} {"Template_token": ["", "return", "helper_sign_extend", "(", "(", "(", "(", "pValue", ">>", "", ")", "&", "", ")", "|", "(", "(", "pValue", ">>", "", ")", "&", "", ")"], "ground_truth": ["|", "(", "(", "pValue", ">>", "", ")", "&", "", ")", "|", "(", "pValue", "&", "", ")", ")", ",", "", ")", ";"], "File": "ARMRelocator", "Func": "helper_extract_thumb_movw_movt_addend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47865, "Length": 44, "Cover_Rate": 0.7719298245614035} {"Template_token": ["", "return", "helper_sign_extend", "(", "(", "(", "(", "pValue", ">>", "", ")", "&", "", ")", "|", "(", "(", "pValue", ">>", "", ")", "&", "", ")", "|", "(", "(", "pValue", ">>", "", ")", "&", ""], "ground_truth": [")", "|", "(", "pValue", "&", "", ")", ")", ",", "", ")", ";"], "File": "ARMRelocator", "Func": "helper_extract_thumb_movw_movt_addend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47866, "Length": 44, "Cover_Rate": 0.7719298245614035} {"Template_token": ["", "return", "pParent", ".", "getTarget", "(", ")", ".", "getGOT", "(", ")", ".", "addr"], "ground_truth": ["(", ")", ";"], "File": "ARMRelocator", "Func": "helper_GOT_ORG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47867, "Length": 15, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "pTarget", "&=", "", ";", "pTarget", "|=", "pImm", "&", "", ";", "pTarget", "|=", "(", "pImm", "&", "", ")", "<<", "", ";", "return", "pTarget"], "ground_truth": [";"], "File": "ARMRelocator", "Func": "helper_insert_val_movw_movt_inst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47868, "Length": 23, "Cover_Rate": 0.5609756097560976} {"Template_token": ["", "pValue", "|=", "(", "pImm", "&", "", ")", "<<", "", ";", "pValue", "|=", "(", "pImm", "&", "", ")", "<<", "", ";", "pValue", "|=", "(", "pImm", "&", ""], "ground_truth": [")", ";"], "File": "ARMRelocator", "Func": "helper_insert_val_thumb_movw_movt_inst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47869, "Length": 28, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "static", "Relocator", "::", "DWord", "helper_insert_val_thumb_movw_movt_inst", "(", "Relocator", "::", "DWord", "pValue", ",", "Relocator", "::", "DWord", "pImm", ")", "{", "pValue", "&=", "", ";", "pValue", "|=", "(", "pImm", "&"], "ground_truth": ["", ")", "<<", "", ";"], "File": "ARMRelocator", "Func": "helper_insert_val_thumb_movw_movt_inst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47870, "Length": 31, "Cover_Rate": 0.49206349206349204} {"Template_token": ["", "assert", "(", "pParent", ".", "getSymGOTPLTMap", "(", ")", ".", "lookUp", "(", "*", "rsym", ")", "==", "NULL", "&&", "", ")", ";", "GOTEntry", "*", "gotplt_entry", "=", "ld_backend", ".", "getGOT", "(", ")", ".", "createGOTPLT", "(", ")", ";", "pParent", ".", "getSymGOTPLTMap", "(", ")", ".", "record", "(", "*", "rsym", ",", "*", "gotplt_entry", ")", ";", "Relocation", "&", "rel_entry", "=", "*", "ld_backend", ".", "getRelPLT", "(", ")", ".", "create", "(", ")", ";", "rel_entry", ".", "setType", "(", "llvm", "::"], "ground_truth": ["ELF", "::", "R__JUMP_SLOT", ")", ";"], "File": "ARMRelocator", "Func": "helper_PLT_init", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47871, "Length": 74, "Cover_Rate": 0.4157303370786517} {"Template_token": ["", "if", "(", "pOri_width", "==", "", ")", "return", "pVal", ";", "uint64_t", "mask", "=", "(", "~", "(", "(", "uint64_t", ")", "", ")", ")", ">>", "(", "", "-", "pOri_width", ")", ";", "pVal", "&=", "mask", ";", "uint64_t", "sign_bit", "=", "", "<<", "(", "pOri_width", "-", "", ")", ";", "return", "(", "pVal", "^", "sign_bit", ")", "-"], "ground_truth": ["sign_bit", ";"], "File": "ARMRelocator", "Func": "helper_sign_extend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47872, "Length": 52, "Cover_Rate": 0.7323943661971831} {"Template_token": ["", "Relocator", "::", "DWord", "s", "=", "(", "pUpper16", "&", "(", "", "<<", "", ")", ")", ">>", "", ",", "u", "=", "pUpper16", "&", "", ",", "l", "=", "pLower16", "&", "", ",", "j1", "=", "(", "pLower16", "&", "(", "", "<<", "", ")", ")", ">>", ""], "ground_truth": [",", "j2", "=", "(", "pLower16", "&", "(", "", "<<", "", ")", ")", ">>", "", ";"], "File": "ARMRelocator", "Func": "helper_thumb32_branch_offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47873, "Length": 57, "Cover_Rate": 0.4253731343283582} {"Template_token": ["", "return", "(", "pUpper16", "&", "~", "", ")", "|", "(", "(", "pOffset", ">>"], "ground_truth": ["", ")", "&", "", ")", "|", "(", "sign", "<<", "", ")", ";"], "File": "ARMRelocator", "Func": "helper_thumb32_branch_upper", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47874, "Length": 24, "Cover_Rate": 0.43636363636363634} {"Template_token": ["", "uint32_t", "j2", "=", "(", "pOffset", "&", "", ")", ">>", "", ";", "uint32_t", "j1", "=", "(", "pOffset", "&", "", ")", ">>"], "ground_truth": ["", ";"], "File": "ARMRelocator", "Func": "helper_thumb32_cond_branch_lower", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47875, "Length": 22, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "uint32_t", "j1", "=", "(", "pOffset", "&", "", ")", ">>", "", ";", "uint32_t", "lo", "=", "(", "pOffset", "&", ""], "ground_truth": [")", ">>", "", ";"], "File": "ARMRelocator", "Func": "helper_thumb32_cond_branch_lower", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47876, "Length": 22, "Cover_Rate": 0.3055555555555556} {"Template_token": ["", "static", "Relocator", "::", "DWord", "helper_thumb32_cond_branch_offset", "(", "Relocator", "::", "DWord", "pUpper16", ",", "Relocator", "::", "DWord", "pLower16", ")", "{", "uint32_t", "s", "=", "(", "pUpper16", "&", "", ")", ">>", "", ";", "uint32_t", "j1", "=", "(", "pLower16", "&", "", ")", ">>", "", ";", "uint32_t", "j2", "=", "(", "pLower16", "&", "", ")", ">>", "", ";", "uint32_t", "lower", "=", "(", "pLower16", "&", "", ")", ";", "uint32_t", "upper", "=", "(", "s", "<<", "", ")", "|", "(", "j2", "<<", ""], "ground_truth": [")", "|", "(", "j1", "<<", "", ")", "|", "(", "pUpper16", "&", "", ")", ";"], "File": "ARMRelocator", "Func": "helper_thumb32_cond_branch_offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47877, "Length": 86, "Cover_Rate": 0.819047619047619} {"Template_token": ["", "static", "Relocator", "::", "DWord", "helper_thumb32_cond_branch_offset", "(", "Relocator", "::", "DWord", "pUpper16", ",", "Relocator", "::", "DWord", "pLower16", ")", "{", "uint32_t", "s", "=", "(", "pUpper16", "&", "", ")", ">>", "", ";", "uint32_t", "j1", "=", "(", "pLower16", "&", "", ")", ">>", "", ";", "uint32_t", "j2", "=", "(", "pLower16", "&", "", ")", ">>", "", ";", "uint32_t", "lower", "=", "(", "pLower16"], "ground_truth": ["&", "", ")", ";"], "File": "ARMRelocator", "Func": "helper_thumb32_cond_branch_offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47878, "Length": 59, "Cover_Rate": 0.5619047619047619} {"Template_token": ["", "if", "(", "pSym", ".", "isDyn", "(", ")", "||", "pSym", ".", "isUndef", "(", ")", "||", "pFactory", ".", "getTarget", "(", ")", ".", "isSymbolPreemptible", "(", "pSym", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "ARMRelocator", "Func": "helper_use_relative_reloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47879, "Length": 31, "Cover_Rate": 0.6595744680851063} {"Template_token": ["", "case", "llvm", "::", "ELF", "::", "R__THM_CALL", ":", "case", "llvm", "::", "ELF", "::", "R__PLT32", ":", "case", "llvm", "::", "ELF", "::", "R__CALL", ":", "case", "llvm", "::", "ELF", "::", "R__JUMP24", ":", "case", "llvm", "::", "ELF", "::", "R__THM_JUMP24", ":", "case", "llvm", "::", "ELF", "::", "R__SBREL31", ":", "case", "llvm", "::", "ELF", "::", "R__PREL31", ":", "case", "llvm", "::", "ELF", "::", "R__THM_JUMP19", ":", "case", "llvm", "::", "ELF", "::", "R__THM_JUMP6", ":", "case", "llvm", "::", "ELF", "::", "R__THM_JUMP11", ":", "case", "llvm", "::", "ELF", "::", "R__THM_JUMP8", ":", "{", "return", "false"], "ground_truth": [";"], "File": "ARMRelocator", "Func": "mayHaveFunctionPointerAccess", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47880, "Length": 81, "Cover_Rate": 0.680672268907563} {"Template_token": ["", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "!=", "", ")", "{", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "rsym", ",", "pParent", ")", ";", "}", "}", "Relocator", "::", "DWord", "X", "=", "S", "+", "A", ";", "X", ">>=", ""], "ground_truth": [";"], "File": "ARMRelocator", "Func": "movt_abs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47881, "Length": 99, "Cover_Rate": 0.6305732484076433} {"Template_token": ["", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "X", "=", "S", "+", "A"], "ground_truth": ["-", "P", ";"], "File": "ARMRelocator", "Func": "movt_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47882, "Length": 31, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "X", "="], "ground_truth": ["S", "+", "A", "-", "P", ";"], "File": "ARMRelocator", "Func": "movt_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47883, "Length": 31, "Cover_Rate": 0.32978723404255317} {"Template_token": ["", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&"], "ground_truth": ["target_sect", ".", "flag", "(", ")", ")", "!=", "", ")", "{"], "File": "ARMRelocator", "Func": "movw_abs_nc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47884, "Length": 72, "Cover_Rate": 0.3829787234042553} {"Template_token": ["", "Relocator", "::", "DWord", "T", "=", "getThumbBit", "(", "pReloc", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "!=", "", ")", "{", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "rsym", ",", "pParent", ")", ";", "T", "=", "", ";", "}", "}", "Relocator", "::", "DWord", "X", "=", "(", "S", "+", "A", ")", "|", "T", ";", "pReloc", ".", "target", "(", ")", "=", "helper_insert_val_movw_movt_inst", "(", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")"], "ground_truth": [",", "X", ")", ";"], "File": "ARMRelocator", "Func": "movw_abs_nc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47885, "Length": 147, "Cover_Rate": 0.7819148936170213} {"Template_token": ["", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "Relocator", "::", "DWord", "X", "=", "(", "(", "S", "+", "A", ")", "|", "T", ")", "-", "P", ";", "if", "(", "helper_check_signed_overflow", "(", "X", ",", "", ")", ")", "{", "return", "Relocator", "::", "Overflow", ";", "}", "else", "{", "pReloc", ".", "target", "(", ")", "=", "helper_insert_val_movw_movt_inst", "(", "pReloc", ".", "target", "(", ")", ","], "ground_truth": ["X", ")", ";"], "File": "ARMRelocator", "Func": "movw_prel_nc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47886, "Length": 83, "Cover_Rate": 0.6102941176470589} {"Template_token": ["", "Relocator", "::", "Result", "none", "(", "Relocation", "&", "pReloc"], "ground_truth": [",", "Relocator", "&", "pParent", ")", "{"], "File": "ARMRelocator", "Func": "none", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47887, "Length": 14, "Cover_Rate": 0.7} {"Template_token": ["", "Relocator", "::", "DWord", "A", "=", "helper_sign_extend", "(", "target", ",", "", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "if", "(", "pReloc", ".", "symInfo", "(", ")", "->", "reserved", "(", ")", "&", "Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "pReloc", ".", "symInfo", "(", ")", ",", "pParent", ")", ";", "T", "="], "ground_truth": ["", ";"], "File": "ARMRelocator", "Func": "prel31", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47888, "Length": 86, "Cover_Rate": 0.4942528735632184} {"Template_token": ["", "Relocator", "::", "DWord", "target", "=", "pReloc", ".", "target", "(", ")", ";", "Relocator", "::", "DWord", "T", "=", "getThumbBit", "(", "pReloc", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_sign_extend", "(", "target", ",", "", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";", "Relocator", "::", "Address", "S", "=", "pReloc", "."], "ground_truth": ["symValue", "(", ")", ";"], "File": "ARMRelocator", "Func": "prel31", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47889, "Length": 61, "Cover_Rate": 0.3505747126436782} {"Template_token": ["", "rsym", "->", "setReserved", "(", "rsym", "->", "reserved", "(", ")", "|", "ReserveRel", ")", ";", "getTarget", "(", ")", ".", "checkAndSetHasTextRel", "(", "*", "pSection", ".", "getLink", "(", ")", ")", ";", "}", "return", ";", "}", "case", "llvm", "::", "ELF", "::", "R__ABS16", ":", "case", "llvm", "::", "ELF", "::", "R__ABS12", ":", "case", "llvm", "::", "ELF", "::", "R__THM_ABS5", ":", "case", "llvm", "::", "ELF", "::", "R__ABS8", ":", "case", "llvm", "::", "ELF", "::", "R__BASE_ABS", ":", "case", "llvm", "::", "ELF", "::", "R__MOVW_ABS_NC", ":", "case", "llvm", "::", "ELF", "::", "R__MOVT_ABS", ":", "case", "llvm", "::", "ELF", "::", "R__THM_MOVW_ABS_NC", ":", "case", "llvm", "::", "ELF", "::", "R__THM_MOVT_ABS", ":", "{", "if", "(", "config", "(", ")", ".", "isCodeIndep", "(", ")", ")", "{", "error", "(", "diag", "::", "non_pic_relocation", ")", "<<", "getName", "(", "pReloc", ".", "type", "(", ")", ")", "<<", "pReloc", ".", "symInfo", "(", ")", "->", "name", "(", ")", ";", "}", "return", ";", "}", "case", "llvm", "::", "ELF", "::", "R__GOTOFF32", ":", "case", "llvm", "::", "ELF", "::", "R__GOTOFF12", ":", "{", "return", ";", "}", "case", "llvm", "::", "ELF", "::", "R__TARGET2", ":", "pReloc", ".", "setType", "(", "llvm", "::", "ELF", "::", "R__GOT_PREL", ")", ";", "case", "llvm", "::", "ELF", "::", "R__GOT_BREL", ":", "case", "llvm", "::", "ELF", "::", "R__GOT_PREL", ":", "{", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "ReserveGOT", ")"], "ground_truth": ["return", ";"], "File": "ARMRelocator", "Func": "scanLocalReloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47890, "Length": 199, "Cover_Rate": 0.44124168514412415} {"Template_token": ["", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "assert", "(", "rsym", "!=", "NULL", "&&", "", ")", ";", "assert", "(", "pSection", ".", "getLink", "(", ")", "!=", "NULL", ")", ";", "if", "(", "(", "pSection", ".", "getLink", "(", ")", "->", "flag", "(", ")", "&", "llvm", "::", "ELF", "::", "SHF_ALLOC", ")", "==", "", ")", "return", ";", "if", "(", "rsym", "->", "isLocal", "(", ")", ")", "scanLocalReloc", "(", "pReloc", ",", "pSection", ")", ";", "else", "scanGlobalReloc", "(", "pReloc", ",", "pBuilder", ",", "pSection", ")", ";", "if", "(", "rsym", "->", "isUndef", "(", ")", "&&", "!", "rsym", "->", "isDyn", "(", ")", "&&", "!", "rsym", "->", "isWeak", "(", ")", "&&", "!", "rsym", "->"], "ground_truth": ["isNull", "(", ")", ")", "issueUndefRef", "(", "pReloc", ",", "pSection", ",", "pInput", ")", ";"], "File": "ARMRelocator", "Func": "scanRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47891, "Length": 117, "Cover_Rate": 0.8125} {"Template_token": ["", "T", "=", "", ";", "}", "else", "{", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "}", "S", "=", "S", "+", "A", ";", "if", "(", "T", "==", "", ")", "{", "if", "(", "pReloc", ".", "type", "(", ")", "==", "llvm", "::", "ELF", "::", "R__THM_JUMP24", ")", "return", "Relocator", "::", "BadReloc", ";", "S", "=", "helper_bit_select", "(", "S", ",", "P", ",", "", ")", ";", "lower_inst", "&=", "~", "", ";", "}", "else", "{", "lower_inst", "|=", "", ";", "}", "Relocator", "::", "DWord", "X", "=", "(", "S", "|", "T", ")", "-", "P", ";", "if", "(", "helper_check_signed_overflow", "(", "X", ",", "", ")", ")", "{", "return", "Relocator", "::", "Overflow", ";", "}", "upper_inst", "=", "helper_thumb32_branch_upper", "(", "upper_inst", ",", "X", ")", ";", "lower_inst", "=", "helper_thumb32_branch_lower", "(", "lower_inst", ","], "ground_truth": ["X", ")", ";"], "File": "ARMRelocator", "Func": "thm_call", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47892, "Length": 130, "Cover_Rate": 0.3439153439153439} {"Template_token": ["", "Relocator", "::", "Result", "thm_jump8", "(", "Relocation", "&", "pReloc", ",", "Relocator", "&", "pParent", ")", "{", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_sign_extend", "(", "(", "pReloc", ".", "target", "(", ")", "&", "", ")", "<<", "", ",", ""], "ground_truth": [")", "+", "pReloc", ".", "addend", "(", ")", ";"], "File": "ARMRelocator", "Func": "thm_jump8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47893, "Length": 53, "Cover_Rate": 0.3509933774834437} {"Template_token": ["", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "!=", "", ")", "{", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "rsym", ",", "pParent", ")", ";", "}", "}", "Relocator", "::", "DWord", "X", "=", "S", "+", "A", ";", "X", ">>=", "", ";", "if", "(", "helper_check_signed_overflow", "(", "X", ",", "", ")", ")", "return", "Relocator", "::", "Overflow", ";", "val", "=", "helper_insert_val_thumb_movw_movt_inst", "(", "val", ",", "X", ")", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", "=", "val", ">>", "", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", "=", "val", "&", "", ";", "return", "Relocator"], "ground_truth": ["::", "OK", ";"], "File": "ARMRelocator", "Func": "thm_movt_abs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47894, "Length": 129, "Cover_Rate": 0.49236641221374045} {"Template_token": ["", "X", ">>=", "", ";", "val", "=", "helper_insert_val_thumb_movw_movt_inst", "(", "val", ",", "X", ")", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", "=", "val", ">>", "", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", "."], "ground_truth": ["target", "(", ")", ")", "+", "", ")", "=", "val", "&", "", ";"], "File": "ARMRelocator", "Func": "thm_movt_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47895, "Length": 57, "Cover_Rate": 0.3081081081081081} {"Template_token": ["", "X", ">>=", "", ";", "val", "=", "helper_insert_val_thumb_movw_movt_inst", "(", "val", ",", "X", ")", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", "=", "val", ">>", "", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", "=", "val", "&", "", ";", "return", "Relocator"], "ground_truth": ["::", "OK", ";"], "File": "ARMRelocator", "Func": "thm_movt_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47896, "Length": 62, "Cover_Rate": 0.33513513513513515} {"Template_token": ["", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "uint16_t", "upper_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", ";", "uint16_t", "lower_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", ";", "Relocator", "::", "DWord", "val", "=", "(", "(", "upper_inst", ")", "<<", "", ")", "|", "(", "lower_inst", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_extract_thumb_movw_movt_addend", "(", "val", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "!=", "", ")", "{", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "rsym", ",", "pParent", ")", ";", "T", "=", "", ";", "}", "}", "Relocator", "::", "DWord", "X", "=", "(", "S", "+", "A", ")", "|", "T", ";", "val", "=", "helper_insert_val_thumb_movw_movt_inst", "(", "val", ",", "X", ")", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", "=", "val", ">>", "", ";", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", "=", "val", "&", "", ";", "return", "Relocator", "::"], "ground_truth": ["OK", ";"], "File": "ARMRelocator", "Func": "thm_movw_abs_nc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47897, "Length": 227, "Cover_Rate": 0.8315018315018315} {"Template_token": ["", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "Relocator", "::", "DWord", "T", "=", "getThumbBit", "(", "pReloc", ")", ";", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "uint16_t", "upper_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", ";", "uint16_t", "lower_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", ";", "Relocator", "::", "DWord", "val", "=", "(", "(", "upper_inst", ")", "<<", "", ")", "|", "(", "lower_inst", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_extract_thumb_movw_movt_addend", "(", "val", ")", "+", "pReloc", ".", "addend"], "ground_truth": ["(", ")", ";"], "File": "ARMRelocator", "Func": "thm_movw_brel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47898, "Length": 118, "Cover_Rate": 0.5673076923076923} {"Template_token": ["", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "uint16_t", "upper_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", ";", "uint16_t", "lower_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", ";", "Relocator", "::", "DWord", "val", "=", "(", "(", "upper_inst", ")", "<<", "", ")", "|", "(", "lower_inst", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_extract_thumb_movw_movt_addend", "(", "val", ")", "+"], "ground_truth": ["pReloc", ".", "addend", "(", ")", ";"], "File": "ARMRelocator", "Func": "thm_movw_brel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47899, "Length": 86, "Cover_Rate": 0.41346153846153844} {"Template_token": ["", "Relocator", "::", "DWord", "T", "=", "getThumbBit", "(", "pReloc", ")", ";", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";", "if", "(", "T", "!=", "", ")", "helper_clear_thumb_bit", "(", "S", ")", ";", "uint16_t", "upper_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", ")", ";", "uint16_t", "lower_inst", "=", "*", "(", "reinterpret_cast", "<", "uint16_t", "*", ">", "(", "&", "pReloc", ".", "target", "(", ")", ")", "+", "", ")", ";", "Relocator", "::", "DWord", "val", "=", "(", "(", "upper_inst", ")", "<<", "", ")", "|", "(", "lower_inst", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_extract_thumb_movw_movt_addend", "(", "val", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "X", "=", "(", "(", "S", "+", "A", ")", "|", "T", ")", "-", "P", ";", "val", "=", "helper_insert_val_thumb_movw_movt_inst", "(", "val", ",", "X", ")"], "ground_truth": [";"], "File": "ARMRelocator", "Func": "thm_movw_prel_nc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47900, "Length": 133, "Cover_Rate": 0.6394230769230769} {"Template_token": ["", "Relocator", "::", "Result", "tls", "(", "Relocation", "&", "pReloc", ",", "Relocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "Unsupported"], "ground_truth": [";"], "File": "ARMRelocator", "Func": "tls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47901, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "Relocator", "::", "Result", "tls", "(", "Relocation", "&", "pReloc", ",", "Relocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "Unsupported"], "ground_truth": [";"], "File": "ARMRelocator", "Func": "tls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47902, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "Relocator", "::", "Result", "unsupported", "(", "Relocation", "&", "pReloc", ",", "Relocator", "&", "pParent", ")", "{", "return", "Relocator", "::"], "ground_truth": ["Unsupported", ";"], "File": "ARMRelocator", "Func": "unsupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47903, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "Relocator", "::", "Result", "unsupported", "(", "Relocation", "&", "pReloc", ",", "Relocator", "&", "pParent", ")", "{", "return", "Relocator"], "ground_truth": ["::", "Unsupported", ";"], "File": "ARMRelocator", "Func": "unsupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47904, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "AEABILibcall", "=", "AEABI_MEMMOVE", ";", "break", ";", "case", "RTLIB", "::", "MEMSET", ":", "AEABILibcall", "=", "AEABI_MEMSET", ";", "if", "(", "ConstantSDNode", "*", "ConstantSrc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "if", "(", "ConstantSrc", "->", "getZExtValue", "(", ")", "==", "", ")", "AEABILibcall", "=", "AEABI_MEMCLR", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "enum", "{", "ALIGN1", "=", "", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry"], "ground_truth": [")", ";"], "File": "ARMSelectionDAGInfo10", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47905, "Length": 184, "Cover_Rate": 0.3129251700680272} {"Template_token": ["", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "unsigned", "NumMEMCPYs", "=", "(", "NumMemOps", "+", "MaxLoadsInLDM", "-", "", ")", "/", "MaxLoadsInLDM", ";", "if", "(", "NumMEMCPYs", ">", "", "&&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "NumMEMCPYs", ";", "++", "I", ")", "{", "unsigned", "NextEmittedNumMemOps", "=", "NumMemOps", "*", "(", "I", "+", "", ")", "/", "NumMEMCPYs", ";", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft"], "ground_truth": [">=", "", ")", "{"], "File": "ARMSelectionDAGInfo10", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47906, "Length": 339, "Cover_Rate": 0.4829059829059829} {"Template_token": ["", "unsigned", "i", "=", "", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "Subtarget", ".", "isThumb1Only", "(", ")", "?", "", ":", "", ";", "SDValue", "TFOps", "[", "", "]", ";", "SDValue", "Loads", "[", "", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else"], "ground_truth": ["{"], "File": "ARMSelectionDAGInfo12", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47907, "Length": 445, "Cover_Rate": 0.5997304582210242} {"Template_token": ["", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "char", "const", "*", "FunctionNames", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", "->", "getLibcallCallingConv", "(", "LC", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "FunctionNames", "[", "AEABILibcall", "]", "[", "AlignVariant", "]", ",", "TLI", "->", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "std", "::", "move", "(", "Args"], "ground_truth": [")", ",", "", ")", ".", "setDiscardResult", "(", ")", ";"], "File": "ARMSelectionDAGInfo16", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47908, "Length": 281, "Cover_Rate": 0.477891156462585} {"Template_token": ["", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft"], "ground_truth": [")", "{"], "File": "ARMSelectionDAGInfo16", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47909, "Length": 247, "Cover_Rate": 0.35953420669577874} {"Template_token": ["", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size"], "ground_truth": [",", "Align", ",", "RTLIB", "::", "MEMMOVE", ")", ";"], "File": "ARMSelectionDAGInfo16", "Func": "EmitTargetCodeForMemmove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47910, "Length": 57, "Cover_Rate": 0.9344262295081968} {"Template_token": ["", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Align", ",", "RTLIB", "::"], "ground_truth": ["MEMSET", ")", ";"], "File": "ARMSelectionDAGInfo16", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47911, "Length": 22, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ","], "ground_truth": ["Alignment", ".", "value", "(", ")", ",", "RTLIB", "::", "MEMMOVE", ")", ";"], "File": "ARMSelectionDAGInfo18", "Func": "EmitTargetCodeForMemmove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47912, "Length": 26, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ","], "ground_truth": ["RTLIB", "::", "MEMMOVE", ")", ";"], "File": "ARMSelectionDAGInfo18", "Func": "EmitTargetCodeForMemmove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47913, "Length": 26, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "RTLIB"], "ground_truth": ["::", "MEMSET", ")", ";"], "File": "ARMSelectionDAGInfo18", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47914, "Length": 26, "Cover_Rate": 0.40625} {"Template_token": ["", "EVT", "VT", "=", "", ";", "unsigned", "VTSize", "=", "", ";", "unsigned", "i", "=", "", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "Subtarget", ".", "isThumb1Only", "(", ")", "?", "", ":", "", ";", "SDValue", "TFOps", "[", "", "]", ";", "SDValue", "Loads", "[", "", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize"], "ground_truth": [";"], "File": "ARMSelectionDAGInfo19", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47915, "Length": 399, "Cover_Rate": 0.5377358490566038} {"Template_token": ["", "unsigned", "i", "=", "", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "Subtarget", "->", "isThumb1Only", "(", ")", "?", "", ":", "", ";", "SDValue", "TFOps", "[", "", "]", ";", "SDValue", "Loads", "[", "", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "="], "ground_truth": ["", ";"], "File": "ARMSelectionDAGInfo22", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47916, "Length": 282, "Cover_Rate": 0.38950276243093923} {"Template_token": ["", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB"], "ground_truth": ["::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "&", "Args", ",", "", ")", ".", "setDiscardResult", "(", ")", ";"], "File": "ARMSelectionDAGInfo22", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47917, "Length": 177, "Cover_Rate": 0.5145348837209303} {"Template_token": ["", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", ""], "ground_truth": [")", "{"], "File": "ARMSelectionDAGInfo23", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47918, "Length": 229, "Cover_Rate": 0.31805555555555554} {"Template_token": ["", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt"], "ground_truth": ["=", "true", ";"], "File": "ARMSelectionDAGInfo23", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47919, "Length": 110, "Cover_Rate": 0.3216374269005848} {"Template_token": ["", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt"], "ground_truth": ["=", "true", ";"], "File": "ARMSelectionDAGInfo24", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47920, "Length": 110, "Cover_Rate": 0.3273809523809524} {"Template_token": ["", "switch", "(", "LC", ")", "{", "case", "RTLIB", "::", "MEMCPY", ":", "AEABILibcall", "=", "AEABI_MEMCPY", ";", "break", ";", "case", "RTLIB", "::", "MEMMOVE", ":", "AEABILibcall", "=", "AEABI_MEMMOVE", ";", "break", ";", "case", "RTLIB", "::", "MEMSET", ":", "AEABILibcall", "=", "AEABI_MEMSET", ";", "if", "(", "ConstantSDNode", "*", "ConstantSrc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "if", "(", "ConstantSrc", "->", "getZExtValue", "(", ")", "==", "", ")", "AEABILibcall", "=", "AEABI_MEMCLR", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "enum", "{", "ALIGN1", "=", "", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "char", "const", "*", "FunctionNames", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "TLI", "->", "getLibcallCallingConv", "(", "LC", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalFunctionSymbol", "(", "FunctionNames", "[", "AEABILibcall", "]", "[", "AlignVariant", "]", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", "->", "LowerCallTo", "("], "ground_truth": ["CLI", ")", ";"], "File": "ARMSelectionDAGInfo27", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47921, "Length": 455, "Cover_Rate": 0.7885615251299827} {"Template_token": ["", "unsigned", "BytesLeft", "=", "SizeVal", "&", "", ";", "unsigned", "NumMemOps", "=", "SizeVal", ">>", "", ";", "unsigned", "EmittedNumMemOps", "=", "", ";", "EVT", "VT", "=", "", ";", "unsigned", "VTSize", "=", "", ";", "unsigned", "i", "=", "", ";", "const", "unsigned", "MaxLoadsInLDM", "=", "Subtarget", ".", "isThumb1Only", "(", ")", "?", "", ":", "", ";", "SDValue", "TFOps", "[", "", "]", ";", "SDValue", "Loads", "[", "", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "unsigned", "NumMEMCPYs", "=", "(", "NumMemOps", "+", "MaxLoadsInLDM", "-", "", ")", "/", "MaxLoadsInLDM", ";", "if", "(", "NumMEMCPYs", ">", "", "&&", "Subtarget", ".", "hasMinSize", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "NumMEMCPYs", ";", "++", "I", ")", "{", "unsigned", "NextEmittedNumMemOps", "=", "NumMemOps", "*", "(", "I", "+", "", ")", "/", "NumMEMCPYs", ";", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "auto", "getRemainingValueType", "=", "[", "]", "(", "unsigned", "BytesLeft", ")", "{", "return", "(", "BytesLeft", ">=", "", ")", "?", "", ":", "", ";", "}", ";", "auto", "getRemainingSize", "=", "[", "]", "(", "unsigned", "BytesLeft", ")", "{", "return", "(", "BytesLeft", ">=", "", ")"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMSelectionDAGInfo27", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47922, "Length": 280, "Cover_Rate": 0.36082474226804123} {"Template_token": ["", "SDValue", "SelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment", ",", "bool", "isVolatile", ",", "bool", "MustPreserveCheriCapabilities", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ".", "value"], "ground_truth": ["(", ")", ",", "RTLIB", "::", "MEMMOVE", ")", ";"], "File": "ARMSelectionDAGInfo27", "Func": "EmitTargetCodeForMemmove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47923, "Length": 69, "Cover_Rate": 0.9857142857142858} {"Template_token": ["", "SDValue", "SelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ","], "ground_truth": ["SDValue", "Size", ",", "Align", "Alignment", ",", "bool", "isVolatile", ",", "bool", "MustPreserveCheriCapabilities", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{"], "File": "ARMSelectionDAGInfo27", "Func": "EmitTargetCodeForMemmove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47924, "Length": 43, "Cover_Rate": 0.6142857142857143} {"Template_token": ["", "if", "(", "!", "IsMemcpy", ")", "return", "true", ";", "if", "(", "!", "ConstantSize", "&&", "Alignment", ">=", "Align", "(", "", ")", ")", "return", "true", ";", "if", "(", "ConstantSize", "&&", "ConstantSize", "->", "getZExtValue", "(", ")", ">", "Subtarget", ".", "getMaxInlineSizeThreshold", "(", ")", "&&", "ConstantSize", "->", "getZExtValue", "("], "ground_truth": [")", "<", "Subtarget", ".", "getMaxMemcpyTPInlineSizeThreshold", "(", ")", ")", "return", "true", ";"], "File": "ARMSelectionDAGInfo27", "Func": "shouldGenerateInlineTPLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47925, "Length": 54, "Cover_Rate": 0.40601503759398494} {"Template_token": ["", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI"], "ground_truth": [".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMSelectionDAGInfo28", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47926, "Length": 166, "Cover_Rate": 0.5060975609756098} {"Template_token": ["", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ","], "ground_truth": ["false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMSelectionDAGInfo28", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47927, "Length": 197, "Cover_Rate": 0.600609756097561} {"Template_token": ["", "const", "Subtarget", "&", "Subtarget", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "Subtarget", ".", "hasMVEIntegerOps", "(", ")", "&&", "shouldGenerateInlineTPLoop", "(", "Subtarget", ",", "DAG", ",", "ConstantSize", ",", "Alignment", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getZExtOrTrunc", "(", "Size", ",", "dl", ",", "", ")", ")", ";", "if", "(", "Alignment", "<", "Align", "(", "", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "ConstantSize", ")", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "RTLIB", "::", "MEMCPY", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "SizeVal", ">", "Subtarget", ".", "getMaxInlineSizeThreshold", "(", ")", ")", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ",", "RTLIB", "::", "MEMCPY", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "&", "", ";", "unsigned", "NumMemOps", "=", "SizeVal", ">>", "", ";", "unsigned", "EmittedNumMemOps", "=", "", ";", "EVT", "VT", "=", "", ";", "unsigned", "VTSize", "=", "", ";", "unsigned", "i", "=", "", ";", "const", "unsigned", "MaxLoadsInLDM", "=", "Subtarget", ".", "isThumb1Only", "(", ")", "?", "", ":", "", ";", "SDValue", "TFOps", "[", "", "]", ";", "SDValue", "Loads", "[", "", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "unsigned", "NumMEMCPYs", "=", "(", "NumMemOps", "+", "MaxLoadsInLDM", "-", "", ")", "/", "MaxLoadsInLDM", ";", "if", "(", "NumMEMCPYs", ">", "", "&&", "Subtarget", ".", "hasMinSize", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "NumMEMCPYs", ";", "++", "I", ")", "{", "unsigned", "NextEmittedNumMemOps", "=", "NumMemOps", "*", "(", "I", "+", "", ")", "/", "NumMEMCPYs", ";", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return"], "ground_truth": ["Chain", ";"], "File": "ARMSelectionDAGInfo29", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47928, "Length": 409, "Cover_Rate": 0.5291073738680466} {"Template_token": ["", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Type", "*", "IntPtrTy", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult"], "ground_truth": [".", "second", ";"], "File": "ARMSelectionDAGInfo30", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47929, "Length": 246, "Cover_Rate": 0.7192982456140351} {"Template_token": ["", "case", "RTLIB", "::", "MEMSET", ":", "AEABILibcall", "=", "AEABI_MEMSET", ";", "if", "(", "ConstantSDNode", "*", "ConstantSrc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "if", "(", "ConstantSrc", "->", "getZExtValue", "(", ")", "==", "", ")", "AEABILibcall", "=", "AEABI_MEMCLR", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "enum", "{", "ALIGN1", "=", "", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "TLI", "->", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "("], "ground_truth": ["", ",", "dl", ",", "", ",", "Src", ")", ";"], "File": "ARMSelectionDAGInfo32", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47930, "Length": 235, "Cover_Rate": 0.40308747855917665} {"Template_token": ["", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "dl", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+="], "ground_truth": ["VTSize", ";"], "File": "ARMSelectionDAGInfo32", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47931, "Length": 254, "Cover_Rate": 0.3239795918367347} {"Template_token": ["", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "dl", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-="], "ground_truth": ["VTSize", ";"], "File": "ARMSelectionDAGInfo32", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47932, "Length": 368, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "enum", "{", "ALIGN1", "=", "", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "char", "const", "*", "FunctionNames", "[", "", "]", "[", "", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ","], "ground_truth": ["", ",", ""], "File": "ARMSelectionDAGInfo33", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47933, "Length": 295, "Cover_Rate": 0.5017006802721088} {"Template_token": ["", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")"], "ground_truth": [",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";"], "File": "ARMSelectionDAGInfo3", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47934, "Length": 163, "Cover_Rate": 0.4851190476190476} {"Template_token": ["", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult"], "ground_truth": [".", "second", ";"], "File": "ARMSelectionDAGInfo40", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47935, "Length": 122, "Cover_Rate": 0.3536231884057971} {"Template_token": ["", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Type", "*", "IntPtrTy", "=", "TLI", ".", "getTargetData", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "="], "ground_truth": ["Src", ";"], "File": "ARMSelectionDAGInfo41", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47936, "Length": 119, "Cover_Rate": 0.371875} {"Template_token": ["", "if", "(", "!", "ConstantSize", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "SizeVal", ">", "Subtarget", "->", "getMaxInlineSizeThreshold", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "&", "", ";", "unsigned", "NumMemOps", "=", "SizeVal", ">>", "", ";", "unsigned", "EmittedNumMemOps", "=", "", ";", "EVT", "VT", "=", "", ";", "unsigned", "VTSize", "=", "", ";", "unsigned", "i", "=", "", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "", ";", "SDValue", "TFOps", "[", "MAX_LOADS_IN_LDM", "]", ";", "SDValue", "Loads", "[", "MAX_LOADS_IN_LDM", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return"], "ground_truth": ["Chain", ";"], "File": "ARMSelectionDAGInfo43", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47937, "Length": 331, "Cover_Rate": 0.4622905027932961} {"Template_token": ["", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "!", "ConstantSize", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "AlwaysInline", "&&", "SizeVal", ">", "Subtarget", "->", "getMaxInlineSizeThreshold", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "&", "", ";", "unsigned", "NumMemOps", "=", "SizeVal", ">>", "", ";", "unsigned", "EmittedNumMemOps", "=", "", ";", "EVT", "VT", "=", "", ";", "unsigned", "VTSize", "=", "", ";", "unsigned", "i", "=", "", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "", ";", "SDValue", "TFOps", "[", "MAX_LOADS_IN_LDM", "]", ";", "SDValue", "Loads", "[", "MAX_LOADS_IN_LDM", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "for", "(", "i", "=", "", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "&", "TFOps", "[", "", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+="], "ground_truth": ["i", ";"], "File": "ARMSelectionDAGInfo43", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47938, "Length": 333, "Cover_Rate": 0.4650837988826816} {"Template_token": ["", "ALIGN1", "=", "", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "", ")", "==", "", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{", "Entry", ".", "Node"], "ground_truth": ["=", "Src", ";"], "File": "ARMSelectionDAGInfo45", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47939, "Length": 230, "Cover_Rate": 0.3898305084745763} {"Template_token": ["", "SDValue", "Loads", "[", "", "]", ";", "uint64_t", "SrcOff", "=", "", ",", "DstOff", "=", "", ";", "unsigned", "NumMEMCPYs", "=", "(", "NumMemOps", "+", "MaxLoadsInLDM", "-", "", ")", "/", "MaxLoadsInLDM", ";", "if", "(", "NumMEMCPYs", ">", "", "&&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "", ",", "", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "I", "=", "", ";", "I", "!=", "NumMEMCPYs", ";", "++", "I", ")", "{", "unsigned", "NextEmittedNumMemOps", "=", "NumMemOps", "*", "(", "I", "+", "", ")", "/", "NumMEMCPYs", ";", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ","], "ground_truth": ["dl", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "false", ",", "false", ",", "", ")", ";"], "File": "ARMSelectionDAGInfo45", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47940, "Length": 429, "Cover_Rate": 0.5991620111731844} {"Template_token": ["", "unsigned", "NumRegs", "=", "NextEmittedNumMemOps", "-", "EmittedNumMemOps", ";", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "else", "{", "VT", "=", "", ";", "VTSize", "=", "", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "", ")", "{", "VT", "=", ""], "ground_truth": [";"], "File": "ARMSelectionDAGInfo45", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47941, "Length": 258, "Cover_Rate": 0.36033519553072624} {"Template_token": ["", "SDValue", "SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "DAG", ".", "getTarget", "(", ")", ".", "getTargetLowering", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Type", "*", "IntPtrTy", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "("], "ground_truth": [")", ")", ";"], "File": "ARMSelectionDAGInfo4", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47942, "Length": 109, "Cover_Rate": 0.3244047619047619} {"Template_token": ["", "SDValue", "SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "*", "static_cast", "<", "const", "TargetLowering", "*", ">", "(", "DAG", ".", "getTarget", "(", ")", ".", "getTargetLowering", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "unsigned", "AS", "=", "DstPtrInfo", ".", "getAddrSpace", "(", ")", ";", "Type", "*", "IntPtrTy", "=", "TLI", ".", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "AS", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", ""], "ground_truth": [",", "dl", ",", "", ",", "Src", ")", ";"], "File": "ARMSelectionDAGInfo7", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47943, "Length": 208, "Cover_Rate": 0.5994236311239193} {"Template_token": ["", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult"], "ground_truth": [".", "second", ";"], "File": "ARMSelectionDAGInfo7", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47944, "Length": 172, "Cover_Rate": 0.4956772334293948} {"Template_token": ["", "Dst", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "VTs", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NumRegs", ",", "dl", ",", "", ")", ")", ";", "Src", "=", "Dst", ".", "getValue", "(", "", ")", ";", "Chain", "=", "Dst", ".", "getValue", "(", "", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "SrcPtrInfo", "=", "SrcPtrInfo", ".", "getWithOffset", "(", "NumRegs", "*", "VTSize", ")", ";", "EmittedNumMemOps", "=", "NextEmittedNumMemOps", ";", "}", "if", "(", "BytesLeft", "==", "", ")", "return", "Chain", ";", "auto", "getRemainingValueType", "=", "[", "]", "(", "unsigned", "BytesLeft", ")", "{", "return", "(", "BytesLeft", ">=", "", ")", "?", "", ":", "", ";", "}", ";", "auto", "getRemainingSize", "=", "[", "]", "(", "unsigned", "BytesLeft", ")", "{", "return", "(", "BytesLeft", ">=", "", ")", "?", "", ":", "", ";", "}", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "", ";", "while", "(", "BytesLeft", ")", "{", "VT", "=", "getRemainingValueType", "(", "BytesLeft", ")", ";", "VTSize", "=", "getRemainingSize", "(", "BytesLeft", ")", ";", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "dl", ",", "", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "makeArrayRef", "(", "TFOps", ",", "i", ")", ")", ";", "i", "=", "", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "VT", "=", "getRemainingValueType", "(", "BytesLeft", ")", ";", "VTSize", "=", "getRemainingSize", "(", "BytesLeft", ")", ";", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "", ",", "dl", ",", "", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "dl", ",", "", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ")", ";", "++", "i", ";", "DstOff", "+=", "VTSize", ";", "BytesLeft", "-="], "ground_truth": ["VTSize", ";"], "File": "ARMSelectionDAGInfo", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47945, "Length": 340, "Cover_Rate": 0.4735376044568245} {"Template_token": ["", "SDValue", "SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue"], "ground_truth": ["Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{"], "File": "ARMSelectionDAGInfo", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47946, "Length": 37, "Cover_Rate": 0.6166666666666667} {"Template_token": ["", "return", "EmitSpecializedLibcall", "(", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ","], "ground_truth": ["Src", ",", "Size", ",", "Align", ",", "RTLIB", "::", "MEMSET", ")", ";"], "File": "ARMSelectionDAGInfo", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47947, "Length": 22, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "M", "->", "getNamedValue", "(", "ThunkIt", "->", "Name", ")", ")", ";", "MachineInstr", "*", "BL", "=", "isThumb", "?", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "IndirectCall", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "IndirectCall", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addGlobalAddress", "(", "GV", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "int", "ImpLROpIdx", "=", "-", "", ";", "int", "ImpSPOpIdx", "=", "-", "", ";", "for", "(", "unsigned", "OpIdx", "=", "BL", "->", "getNumExplicitOperands", "(", ")", ";", "OpIdx", "<", "BL", "->", "getNumOperands", "(", ")", ";", "OpIdx", "++", ")", "{", "MachineOperand", "Op", "=", "BL", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "", "&&", "Op", ".", "isDef", "(", ")", ")", "ImpLROpIdx", "=", "OpIdx", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "", "&&", "!", "Op", ".", "isDef", "(", ")", ")", "ImpSPOpIdx", "=", "OpIdx", ";", "}", "assert", "(", "ImpLROpIdx", "!=", "-", "", ")", ";", "assert", "(", "ImpSPOpIdx", "!=", "-", "", ")", ";", "int", "FirstOpIdxToRemove", "=", "std", "::", "max", "(", "ImpLROpIdx", ",", "ImpSPOpIdx", ")", ";", "int", "SecondOpIdxToRemove", "=", "std", "::", "min", "(", "ImpLROpIdx", ",", "ImpSPOpIdx", ")", ";", "BL", "->", "RemoveOperand", "(", "FirstOpIdxToRemove", ")", ";", "BL", "->", "RemoveOperand", "(", "SecondOpIdxToRemove", ")", ";", "BL", "->", "copyImplicitOps", "(", "MF", ",", "IndirectCall", ")", ";", "MF", ".", "moveCallSiteInfo", "(", "&", "IndirectCall", ",", "BL", ")", ";", "BL", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ",", "RegIsKilled", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "MBB"], "ground_truth": [";"], "File": "ARMSLSHardening2", "Func": "ConvertIndirectCallToIndirectJump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47948, "Length": 295, "Cover_Rate": 0.5534709193245778} {"Template_token": ["", "for", "(", "auto", "T", ":", "SLSBLRThunks", ")", "createThunkFunction", "(", "MMI"], "ground_truth": [",", "T", ".", "Name", ")", ";"], "File": "ARMSLSHardening2", "Func": "insertThunks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47949, "Length": 16, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "}", ")", ";", "assert", "(", "ThunkIt", "!=", "std", "::", "end", "(", "SLSBLRThunks", ")", ")", ";", "Module", "*", "M", "=", "MF", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "M", "->", "getNamedValue", "(", "ThunkIt", "->", "Name", ")", ")", ";", "MachineInstr", "*", "BL", "=", "isThumb", "?", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "IndirectCall", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "IndirectCall", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ".", "addGlobalAddress", "(", "GV", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "int", "ImpLROpIdx", "=", "-", "", ";", "int", "ImpSPOpIdx", "=", "-", "", ";", "for", "(", "unsigned", "OpIdx", "=", "BL", "->", "getNumExplicitOperands", "(", ")", ";", "OpIdx", "<", "BL", "->", "getNumOperands", "(", ")", ";", "OpIdx", "++", ")", "{", "MachineOperand", "Op", "=", "BL", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "", "&&", "Op", ".", "isDef", "(", ")", ")", "ImpLROpIdx", "=", "OpIdx", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "", "&&", "!", "Op", ".", "isDef", "(", ")", ")", "ImpSPOpIdx", "=", "OpIdx", ";", "}", "assert", "(", "ImpLROpIdx", "!=", "-", "", ")", ";", "assert", "(", "ImpSPOpIdx", "!=", "-", "", ")", ";", "int", "FirstOpIdxToRemove", "=", "std", "::", "max", "(", "ImpLROpIdx", ",", "ImpSPOpIdx", ")", ";", "int", "SecondOpIdxToRemove", "=", "std", "::", "min", "(", "ImpLROpIdx", ",", "ImpSPOpIdx", ")", ";", "BL", "->", "removeOperand", "(", "FirstOpIdxToRemove", ")", ";", "BL", "->", "removeOperand"], "ground_truth": ["(", "SecondOpIdxToRemove", ")", ";"], "File": "ARMSLSHardening", "Func": "ConvertIndirectCallToIndirectJump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47950, "Length": 277, "Cover_Rate": 0.5196998123827392} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createIndirectThunks"], "ground_truth": ["(", ")", "{"], "File": "ARMSLSHardening", "Func": "createARMIndirectThunks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47951, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createSLSHardeningPass"], "ground_truth": ["(", ")", "{"], "File": "ARMSLSHardening", "Func": "createARMSLSHardeningPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47952, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "bool", "IndirectThunks", "::", "doInitialization", "(", "Module", "&"], "ground_truth": ["M", ")", "{"], "File": "ARMSLSHardening", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47953, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU"], "ground_truth": [")", ";"], "File": "ARMSLSHardening", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47954, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "NextMBBI", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "MBBI", "=", "NextMBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "if", "(", "isIndirectControlFlowNotComingBack", "(", "MI", ")", ")", "{", "assert", "(", "MI", ".", "isTerminator", "(", ")"], "ground_truth": [")", ";"], "File": "ARMSLSHardening", "Func": "hardenReturnsAndBRs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47955, "Length": 50, "Cover_Rate": 0.33783783783783783} {"Template_token": ["", "assert", "(", "std", "::", "prev", "(", "MBBI", ")", "->", "isTerminator", "(", ")", "&&", "", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "assert", "(", "ST", "->", "hasDataBarrier", "(", ")", "||", "ST", "->", "hasSB", "(", ")", ")", ";", "bool", "ProduceSB", "=", "ST", "->", "hasSB", "(", ")", "&&", "!", "AlwaysUseISBDSB", ";", "unsigned", "BarrierOpc", "=", "ProduceSB", "?", "(", "ST", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ":", "(", "ST", "->", "isThumb", "(", ")", "?", "", ":", "", ")", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", "||", "!", "isSpeculationBarrierEndBBOpcode", "(", "MBBI", "->", "getOpcode", "(", ")"], "ground_truth": [")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "BarrierOpc", ")", ")", ";"], "File": "ARMSLSHardening", "Func": "insertSpeculationBarrier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47956, "Length": 119, "Cover_Rate": 0.6432432432432432} {"Template_token": ["", "void", "SLSBLRThunkInserter", "::", "insertThunks", "(", "MachineModuleInfo", "&", "MMI"], "ground_truth": [")", "{"], "File": "ARMSLSHardening", "Func": "insertThunks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47957, "Length": 10, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "bool", "mayUseThunk", "(", "const", "MachineFunction", "&", "MF", ")", "{", "ComdatThunks", "&=", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hardenSlsNoComdat", "(", ")", ";", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")"], "ground_truth": [".", "hardenSlsBlr", "(", ")", ";"], "File": "ARMSLSHardening", "Func": "mayUseThunk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47958, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "Register", "ThunkReg", "=", "ThunkIt", "->", "Reg", ";", "bool", "isThumb", "=", "ThunkIt", "->", "isThumb", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "Entry", "=", "&", "MF", ".", "front", "(", ")", ";", "Entry", "->", "clear", "(", ")", ";", "Entry", "->", "addLiveIn", "(", "ThunkReg", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "Entry", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addReg", "(", "ThunkReg", ")", ".", "add", "(", "predOps"], "ground_truth": ["(", "", ")", ")", ";"], "File": "ARMSLSHardening", "Func": "populateThunk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47959, "Length": 89, "Cover_Rate": 0.41203703703703703} {"Template_token": ["", "assert", "(", "MF", ".", "getName", "(", ")", ".", "startswith", "(", "getThunkPrefix", "(", ")", ")", ")", ";", "auto", "ThunkIt", "=", "llvm", "::", "find_if", "(", "SLSBLRThunks", ",", "[", "&", "MF", "]", "(", "auto", "T", ")", "{", "return", "T", ".", "Name", "==", "MF", ".", "getName", "(", ")", ";", "}", ")", ";", "assert", "(", "ThunkIt", "!=", "std", "::", "end", "(", "SLSBLRThunks", ")", ")", ";", "Register", "ThunkReg", "=", "ThunkIt", "->", "Reg", ";", "bool", "isThumb", "=", "ThunkIt", "->", "isThumb", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "Entry", "=", "&", "MF", ".", "front", "(", ")", ";", "Entry", "->", "clear"], "ground_truth": ["(", ")", ";"], "File": "ARMSLSHardening", "Func": "populateThunk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47960, "Length": 109, "Cover_Rate": 0.5046296296296297} {"Template_token": ["", "auto", "&", "MMI", "=", "getAnalysis", "<", "MachineModuleInfoWrapperPass", ">"], "ground_truth": ["(", ")", ".", "getMMI", "(", ")", ";"], "File": "ARMSLSHardening", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47961, "Length": 15, "Cover_Rate": 0.30612244897959184} {"Template_token": ["", "bool", "IndirectThunks", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName"], "ground_truth": ["(", ")", "<<", "'\\n'", ")", ";"], "File": "ARMSLSHardening", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47962, "Length": 23, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "static", "bool", "runTIs", "(", "MachineModuleInfo", "&", "MMI", ",", "MachineFunction", "&", "MF", ",", "std", "::", "tuple", "<", "ThunkInserterT", "...", ">", "&", "ThunkInserters", ")", "{", "bool", "Modified", "=", "false", ";", "(", "void", ")", "std", "::", "initializer_list"], "ground_truth": ["<", "int", ">", "{"], "File": "ARMSLSHardening", "Func": "runTIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47963, "Length": 38, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "(", "void", ")", "std", "::", "initializer_list", "<", "int", ">", "{", "Modified", "|=", "std", "::", "get", "<", "ThunkInserterT", ">", "(", "ThunkInserters", ")", ".", "run", "("], "ground_truth": ["MMI", ",", "MF", ")", "...", "}", ";"], "File": "ARMSLSHardening", "Func": "runTIs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47964, "Length": 36, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "genLongCalls", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)1", "Func": "genLongCalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47965, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "return", "FrameLowering", ".", "get"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget (2)1", "Func": "getFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47966, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "const", "BaseInstrInfo", "*", "getInstrInfo", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "ARMSubtarget (2)1", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47967, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "return", "InstrInfo", ".", "get", "(", ")"], "ground_truth": [";"], "File": "ARMSubtarget (2)1", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47968, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&"], "ground_truth": ["InstrItins", ";"], "File": "ARMSubtarget (2)1", "Func": "getInstrItineraryData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47969, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "const", "BaseRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")"], "ground_truth": [";"], "File": "ARMSubtarget (2)1", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47970, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "hasFullFP16", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)1", "Func": "hasFullFP16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47971, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasV6KOps", "(", ")", "const", "{", "return", "HasV6KOps"], "ground_truth": [";"], "File": "ARMSubtarget (2)1", "Func": "hasV6KOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47972, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV8_1aOps", "(", ")", "const", "{", "return", "HasV8_1aOps"], "ground_truth": [";"], "File": "ARMSubtarget (2)1", "Func": "hasV8_1aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47973, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV8_2aOps", "(", ")", "const", "{", "return", "HasV8_2aOps"], "ground_truth": [";"], "File": "ARMSubtarget (2)1", "Func": "hasV8_2aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47974, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isTargetAndroid", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)1", "Func": "isTargetAndroid", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47975, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "=="], "ground_truth": ["Triple", "::", "GNUEABIHF", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "File": "ARMSubtarget (2)1", "Func": "isTargetGNUAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47976, "Length": 33, "Cover_Rate": 0.825} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", ")", "&&", "!", "isTargetDarwin", "(", ")"], "ground_truth": ["&&", "!", "isTargetWindows", "(", ")", ";"], "File": "ARMSubtarget (2)1", "Func": "isTargetGNUAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47977, "Length": 33, "Cover_Rate": 0.825} {"Template_token": ["", "bool", "isTargetNetBSD", "(", ")", "const", "{", "return", "TargetTriple", ".", "isOSNetBSD", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget (2)1", "Func": "isTargetNetBSD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47978, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "TargetTriple", ".", "isWatchOS", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget (2)1", "Func": "isTargetWatchOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47979, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "useNEONForSinglePrecisionFP", "(", ")", "const", "{", "return", "hasNEON", "("], "ground_truth": [")", "&&", "UseNEONForSinglePrecisionFP", ";"], "File": "ARMSubtarget (2)1", "Func": "useNEONForSinglePrecisionFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47980, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "useNEONForSinglePrecisionFP", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)1", "Func": "useNEONForSinglePrecisionFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47981, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "useSjLjEH", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget (2)1", "Func": "useSjLjEH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47982, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "useSoftFloat", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)1", "Func": "useSoftFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47983, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false"], "ground_truth": [";"], "File": "ARMSubtarget (2)2", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47984, "Length": 80, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";", "Thumb2DSP", "=", "false", ";", "UseNaClTrap", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget (2)2", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47985, "Length": 68, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "bool", "allowPositionIndependentMovt", "(", ")", "const", "{", "return", "isROPI", "(", ")", "||"], "ground_truth": ["!", "isTargetELF", "(", ")", ";"], "File": "ARMSubtarget (2)3", "Func": "allowPositionIndependentMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47986, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "bool", "cheapPredicableCPSRDef", "(", ")", "const", "{", "return"], "ground_truth": ["CheapPredicableCPSRDef", ";"], "File": "ARMSubtarget (2)3", "Func": "cheapPredicableCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47987, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "checkVLDnAccessAlignment", "(", ")", "const", "{", "return", "CheckVLDnAlign"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "checkVLDnAccessAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47988, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "disablePostRAScheduler", "(", ")", "const", "{", "return", "DisablePostRAScheduler"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "disablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47989, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "disablePostRAScheduler", "(", ")", "const", "{", "return", "DisablePostRAScheduler"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "disablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47990, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "expandMLx", "(", ")", "const", "{", "return"], "ground_truth": ["ExpandMLx", ";"], "File": "ARMSubtarget (2)3", "Func": "expandMLx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47991, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "genExecuteOnly", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget (2)3", "Func": "genExecuteOnly", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47992, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getMVEVectorCostFactor", "(", ")", "const", "{", "return", "MVEVectorCostFactor"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "getMVEVectorCostFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47993, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "unsigned", "getPartialUpdateClearance", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)3", "Func": "getPartialUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47994, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getPrefLoopLogAlignment", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)3", "Func": "getPrefLoopLogAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47995, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "int", "getPreISelOperandLatencyAdjustment", "(", ")", "const", "{", "return", "PreISelOperandLatencyAdjustment"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "getPreISelOperandLatencyAdjustment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47996, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "if", "(", "isThumb", "(", ")", ")", "return", "", ";", "if", "(", "hasV4TOps", "(", ")", ")", "return", "", ";", "return", ""], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "getReturnOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47997, "Length": 21, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "bool", "hasAcquireRelease", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)3", "Func": "hasAcquireRelease", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47998, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasBranchPredictor", "(", ")", "const", "{", "return"], "ground_truth": ["HasBranchPredictor", ";"], "File": "ARMSubtarget (2)3", "Func": "hasBranchPredictor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47999, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasBranchPredictor", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)3", "Func": "hasBranchPredictor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48000, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasDotProd", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)3", "Func": "hasDotProd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48001, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasFP16FML", "(", ")", "const", "{", "return", "HasFP16FML"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "hasFP16FML", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48002, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasFP64", "(", ")", "const", "{", "return", "HasFP64"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "hasFP64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48003, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasFPAO", "(", ")", "const", "{", "return", "HasFPAO"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "hasFPAO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48004, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasFPv8Base", "(", ")", "const", "{", "return"], "ground_truth": ["HasFPv8D16SP", ";"], "File": "ARMSubtarget (2)3", "Func": "hasFPARMv8Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48005, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasFPRegs", "(", ")", "const", "{", "return", "HasFPRegs"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "hasFPRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48006, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasFPRegs16", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget (2)3", "Func": "hasFPRegs16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48007, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasFPRegs64", "(", ")", "const", "{", "return", "HasFPRegs64"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "hasFPRegs64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48008, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasFuseAES", "(", ")", "const", "{", "return", "HasFuseAES"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "hasFuseAES", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48009, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasFuseLiterals", "(", ")", "const", "{", "return"], "ground_truth": ["HasFuseLiterals", ";"], "File": "ARMSubtarget (2)3", "Func": "hasFuseLiterals", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48010, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasFusion", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget (2)3", "Func": "hasFusion", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48011, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "bool", "hasLOB", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)3", "Func": "hasLOB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48012, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasMVEFloatOps", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)3", "Func": "hasMVEFloatOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48013, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasSHA2", "(", ")", "const", "{", "return", "HasSHA2"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "hasSHA2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48014, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasSHA2", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget (2)3", "Func": "hasSHA2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48015, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasSlowLoadDSubregister", "(", ")", "const", "{", "return", "SlowLoadDSubregister"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "hasSlowLoadDSubregister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48016, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasSlowLoadDSubregister", "(", ")", "const", "{", "return"], "ground_truth": ["SlowLoadDSubregister", ";"], "File": "ARMSubtarget (2)3", "Func": "hasSlowLoadDSubregister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48017, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasSlowOddRegister", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)3", "Func": "hasSlowOddRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48018, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasSlowVGETLNi32", "(", ")", "const", "{", "return"], "ground_truth": ["HasSlowVGETLNi32", ";"], "File": "ARMSubtarget (2)3", "Func": "hasSlowVGETLNi32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48019, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV7Clrex", "(", ")", "const", "{", "return"], "ground_truth": ["HasV7Clrex", ";"], "File": "ARMSubtarget (2)3", "Func": "hasV7Clrex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48020, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV8MBaselineOps", "(", ")", "const", "{", "return", "HasV8MBaselineOps"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "hasV8MBaselineOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48021, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV8MMainlineOps", "(", ")", "const", "{", "return", "HasV8MMainlineOps"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "hasV8MMainlineOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48022, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV8_1MMainlineOps", "(", ")", "const", "{", "return"], "ground_truth": ["HasV8_1MMainlineOps", ";"], "File": "ARMSubtarget (2)3", "Func": "hasV8_1MMainlineOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48023, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV8_3aOps", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)3", "Func": "hasV8_3aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48024, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasVFP2Base", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)3", "Func": "hasVFP2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48025, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasVFP3Base", "(", ")", "const", "{", "return"], "ground_truth": ["HasVFPv3D16SP", ";"], "File": "ARMSubtarget (2)3", "Func": "hasVFP3Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48026, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasVFP4Base", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)3", "Func": "hasVFP4Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48027, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasVMLxHazards", "(", ")", "const", "{", "return", "HasVMLxHazards"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "hasVMLxHazards", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48028, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isProfitableToUnpredicate", "(", ")", "const", "{", "return", "IsProfitableToUnpredicate"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "isProfitableToUnpredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48029, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")"], "ground_truth": ["==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", "||", "isTargetAndroid", "(", ")", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "File": "ARMSubtarget (2)3", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48030, "Length": 77, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isTargetEHABICompatible", "(", ")", "const", "{", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", "||", "isTargetAndroid", "(", ")", ")", "&&"], "ground_truth": ["!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "File": "ARMSubtarget (2)3", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48031, "Length": 83, "Cover_Rate": 0.9880952380952381} {"Template_token": ["", "return", "TargetTriple", ".", "isWatchABI"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget (2)3", "Func": "isTargetWatchABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48032, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "preferVMOVSR", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)3", "Func": "preferVMOVSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48033, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "return", "(", "useR7AsFramePointer", "(", ")", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "("], "ground_truth": ["MF", ")", ")", "||", "isThumb1Only", "(", ")", ";"], "File": "ARMSubtarget (2)3", "Func": "splitFramePushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48034, "Length": 24, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "return", "(", "useR7AsFramePointer", "(", ")", "&&", "MF", ".", "getTarget", "(", ")", "."], "ground_truth": ["Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "||", "isThumb1Only", "(", ")", ";"], "File": "ARMSubtarget (2)3", "Func": "splitFramePushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48035, "Length": 24, "Cover_Rate": 0.6857142857142857} {"Template_token": ["", "bool", "useMachineScheduler", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)3", "Func": "useMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48036, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "useNEONForFPMovs", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)3", "Func": "useNEONForFPMovs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48037, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "useNEONForFPMovs", "(", ")", "const", "{", "return", "UseNEONForFPMovs"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "useNEONForFPMovs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48038, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "isTargetDarwin", "(", ")", "||", "(", "!", "isTargetWindows", "(", ")", "&&", "isThumb", "("], "ground_truth": [")", ")", ";"], "File": "ARMSubtarget (2)3", "Func": "useR7AsFramePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48039, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "return", "isTargetDarwin", "(", ")", "||", "(", "!", "isTargetWindows", "(", ")"], "ground_truth": ["&&", "isThumb", "(", ")", ")", ";"], "File": "ARMSubtarget (2)3", "Func": "useR7AsFramePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48040, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "bool", "useWideStrideVFP", "(", ")", "const", "{", "return", "UseWideStrideVFP"], "ground_truth": [";"], "File": "ARMSubtarget (2)3", "Func": "useWideStrideVFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48041, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "useWideStrideVFP", "(", ")", "const", "{", "return"], "ground_truth": ["UseWideStrideVFP", ";"], "File": "ARMSubtarget (2)3", "Func": "useWideStrideVFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48042, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "avoidCPSRPartialUpdate", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)", "Func": "avoidCPSRPartialUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48043, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "avoidCPSRPartialUpdate", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)", "Func": "avoidCPSRPartialUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48044, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "ST", ".", "isThumb", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "!", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isThumb", "(", ")", "||", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isTargetNaCl", "(", ")", ")", "Ret", "+=", "", ";", "else", "if", "(", "ST", ".", "isAAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "return"], "ground_truth": ["Ret", ";"], "File": "ARMSubtarget (2)", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48045, "Length": 109, "Cover_Rate": 0.6728395061728395} {"Template_token": ["", "if", "(", "ST", ".", "isThumb", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "!", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isThumb", "(", ")", "||", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isTargetNaCl", "(", ")", ")", "Ret", "+=", "", ";", "else", "if", "(", "ST", ".", "isAAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "return", "Ret"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48046, "Length": 109, "Cover_Rate": 0.6728395061728395} {"Template_token": ["", "return", "hasAnyDataBarrier", "(", ")", "&&"], "ground_truth": ["!", "isThumb1Only", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "enableAtomicExpandLoadLinked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48047, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "bool", "Subtarget", "::", "enablePostMachineScheduler", "(", ")", "const", "{", "return", "PostRAScheduler"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "enablePostMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48048, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "Mode", "=", "TargetSubtargetInfo", "::", "ANTIDEP_NONE", ";", "return", "PostRAScheduler", "&&", "OptLevel", ">=", "CodeGenOpt", "::"], "ground_truth": ["Default", ";"], "File": "ARMSubtarget (2)", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48049, "Length": 15, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "const", "std", "::", "string", "&"], "ground_truth": ["getCPUString", "(", ")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "getCPUString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48050, "Length": 10, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "return", "FrameLowering", "."], "ground_truth": ["get", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "getFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48051, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "return", "InstrInfo", ".", "get", "(", ")"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48052, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "return", "&"], "ground_truth": ["JITInfo", ";"], "File": "ARMSubtarget (2)", "Func": "getJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48053, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "JITInfo", "*", "getJITInfo"], "ground_truth": ["(", ")", "{"], "File": "ARMSubtarget (2)", "Func": "getJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48054, "Length": 6, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "unsigned", "getMaxInlineSizeThreshold", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "getMaxInlineSizeThreshold", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48055, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "return", "SchedModel", "->"], "ground_truth": ["MispredictPenalty", ";"], "File": "ARMSubtarget (2)", "Func": "getMispredictionPenalty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48056, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "return", "&", "InstrInfo", "->"], "ground_truth": ["getRegisterInfo", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48057, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "return", "&", "TSInfo"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "getSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48058, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "unsigned", "getStackAlignment", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)", "Func": "getStackAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48059, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "unsigned", "getStackAlignment", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)", "Func": "getStackAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48060, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "const", "TargetLowering", "*", "getTargetLowering", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48061, "Length": 8, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "return", "&", "TLInfo"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48062, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "const", "Triple", "&", "getTargetTriple"], "ground_truth": ["(", ")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "getTargetTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48063, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "else", "{", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "if", "(", "isDecl", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "else", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMSubtarget (2)", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48064, "Length": 110, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "return", "!"], "ground_truth": ["No", ";"], "File": "ARMSubtarget (2)", "Func": "hasARMOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48065, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "return", "!"], "ground_truth": ["No", ";"], "File": "ARMSubtarget (2)", "Func": "hasARMOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48066, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "hasCrypto", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "hasCrypto", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48067, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasCrypto", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget (2)", "Func": "hasCrypto", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48068, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasDivideInMode", "(", ")", "const", "{", "return"], "ground_truth": ["HasHardwareDivideIn", ";"], "File": "ARMSubtarget (2)", "Func": "hasDivideInARMMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48069, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasDivideInMode", "(", ")", "const", "{", "return", "HasHardwareDivideIn"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "hasDivideInARMMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48070, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasFPv8", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget (2)", "Func": "hasFPARMv8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48071, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasMPExtension", "(", ")", "const", "{", "return"], "ground_truth": ["HasMPExtension", ";"], "File": "ARMSubtarget (2)", "Func": "hasMPExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48072, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasNEON", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "hasNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48073, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasNEON", "(", ")", "const", "{", "return", "HasNEON"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "hasNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48074, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasPerfMon", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "hasPerfMon", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48075, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasRAS", "(", ")", "const", "{", "return", "HasRAS"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "hasRAS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48076, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasRAS", "(", ")", "const", "{", "return"], "ground_truth": ["HasRAS", ";"], "File": "ARMSubtarget (2)", "Func": "hasRAS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48077, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "IOS", "&&", "!", "getTargetTriple", "(", ")", "."], "ground_truth": ["isOSVersionLT", "(", "", ",", "", ")", ";"], "File": "ARMSubtarget (2)", "Func": "hasSinCos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48078, "Length": 25, "Cover_Rate": 0.7352941176470589} {"Template_token": ["", "bool", "hasT2ExtractPack", "(", ")", "const", "{", "return"], "ground_truth": ["HasT2ExtractPack", ";"], "File": "ARMSubtarget (2)", "Func": "hasT2ExtractPack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48079, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasT2ExtractPack", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "hasT2ExtractPack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48080, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasThumb2DSP", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "hasThumb2DSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48081, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasTrustZone", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)", "Func": "hasTrustZone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48082, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasV4TOps", "(", ")", "const", "{", "return"], "ground_truth": ["HasV4TOps", ";"], "File": "ARMSubtarget (2)", "Func": "hasV4TOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48083, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV6Ops", "(", ")", "const", "{", "return"], "ground_truth": ["HasV6Ops", ";"], "File": "ARMSubtarget (2)", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48084, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV6Ops", "(", ")", "const", "{", "return"], "ground_truth": ["HasV6Ops", ";"], "File": "ARMSubtarget (2)", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48085, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV8Ops", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)", "Func": "hasV8Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48086, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasVFP2", "(", ")", "const", "{", "return"], "ground_truth": ["HasVFPv2", ";"], "File": "ARMSubtarget (2)", "Func": "hasVFP2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48087, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasVFP2", "(", ")", "const", "{", "return", "HasVFPv2"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "hasVFP2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48088, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasVirtualization", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "hasVirtualization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48089, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasVirtualization", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "hasVirtualization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48090, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasVMLxForwarding", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)", "Func": "hasVMLxForwarding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48091, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasZeroCycleZeroing", "(", ")", "const", "{", "return"], "ground_truth": ["HasZeroCycleZeroing", ";"], "File": "ARMSubtarget (2)", "Func": "hasZeroCycleZeroing", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48092, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";", "AllowsUnalignedMem", "=", "false"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48093, "Length": 144, "Cover_Rate": 0.72} {"Template_token": ["", "Subtarget", "&", "Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef"], "ground_truth": ["CPU", ",", "StringRef", "FS", ")", "{"], "File": "ARMSubtarget (2)", "Func": "initializeSubtargetDependencies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48094, "Length": 13, "Cover_Rate": 0.4482758620689655} {"Template_token": ["", "return", "ProcClass"], "ground_truth": ["==", "AClass", ";"], "File": "ARMSubtarget (2)", "Func": "isAClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48095, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isAClass", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "isAClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48096, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "assert", "(", "TargetABI", "!=", "_ABI_UNKNOWN", ")"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "isAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48097, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "return", "ProcFamily", "=="], "ground_truth": ["CortexA15", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexA15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48098, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isCortexA15", "(", ")", "const", "{", "return", "ProcFamily"], "ground_truth": ["==", "CortexA15", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexA15", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48099, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "ProcFamily"], "ground_truth": ["==", "CortexA5", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexA5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48100, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "ProcFamily", "==", "CortexA7"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "isCortexA7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48101, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isCortexA8", "(", ")", "const", "{", "return", "ProcFamily", "=="], "ground_truth": ["CortexA8", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexA8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48102, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isCortexA8", "(", ")", "const", "{", "return", "ProcFamily", "=="], "ground_truth": ["CortexA8", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexA8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48103, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "CPUString", "==", ""], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "isCortexM3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48104, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "ProcFamily", "=="], "ground_truth": ["CortexR5", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexR5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48105, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isCortexR5", "(", ")", "const", "{", "return", "ProcFamily", "=="], "ground_truth": ["CortexR5", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexR5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48106, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isFPOnlySP", "(", ")", "const", "{", "return", "FPOnlySP"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "isFPOnlySP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48107, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "ProcFamily", "=="], "ground_truth": ["Krait", ";"], "File": "ARMSubtarget (2)", "Func": "isKrait", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48108, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isLikeA9", "(", ")", "const", "{", "return", "isCortexA9", "(", ")", "||", "isCortexA15", "("], "ground_truth": [")", "||", "isKrait", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isLikeA9", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48109, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "bool", "isLittle", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget (2)", "Func": "isLittle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48110, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "isMClass", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "isMClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48111, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isRClass", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)", "Func": "isRClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48112, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "ProcClass", "==", "RClass"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "isRClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48113, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isSwift", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "isSwift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48114, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isSwift", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget (2)", "Func": "isSwift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48115, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isTargetAEABI", "(", ")", "const", "{", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", ")", "&&", "!"], "ground_truth": ["isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48116, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "return", "TargetTriple", ".", "getEnvironment", "(", ")"], "ground_truth": ["==", "Triple", "::", "Android", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetAndroid", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48117, "Length": 11, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "bool", "isTargetAndroid", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget (2)", "Func": "isTargetAndroid", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48118, "Length": 6, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "isTargetCOFF", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)", "Func": "isTargetCOFF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48119, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")"], "ground_truth": ["==", "Triple", "::", "Android", ")", "&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48120, "Length": 63, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "isTargetELF", "(", ")", "const", "{", "return", "TargetTriple", ".", "isOSBinFormatELF", "(", ")"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "isTargetELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48121, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "TargetTriple", ".", "isiOS"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetIOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48122, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isTargetLinux", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)", "Func": "isTargetLinux", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48123, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "isTargetLinux", "(", ")", "const", "{", "return", "TargetTriple", "."], "ground_truth": ["isOSLinux", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetLinux", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48124, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "TargetTriple", ".", "isOSBinFormatMachO", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetMachO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48125, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "isTargetMachO", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget (2)", "Func": "isTargetMachO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48126, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "isTargetNetBSD", "(", ")", "const", "{", "return", "TargetTriple", ".", "getOS", "("], "ground_truth": [")", "==", "Triple", "::", "NetBSD", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetNetBSD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48127, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "isTargetWindows", "(", ")", "const", "{", "return", "TargetTriple", ".", "isOSWindows", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48128, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "bool", "isThumb", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget (2)", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48129, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "return", "InThumbMode", "&&"], "ground_truth": ["!", "HasThumb2", ";"], "File": "ARMSubtarget (2)", "Func": "isThumb1Only", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48130, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "return", "InThumbMode", "&&"], "ground_truth": ["HasThumb2", ";"], "File": "ARMSubtarget (2)", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48131, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "supportsTailCall", "(", ")", "const", "{", "return"], "ground_truth": ["SupportsTailCall", ";"], "File": "ARMSubtarget (2)", "Func": "supportsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48132, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "!"], "ground_truth": ["SlowFPVMLx", ";"], "File": "ARMSubtarget (2)", "Func": "useFPVMLx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48133, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "bool", "useFPVMLx", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "useFPVMLx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48134, "Length": 6, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "bool", "useMulOps", "(", ")", "const", "{", "return", "UseMulOps"], "ground_truth": [";"], "File": "ARMSubtarget (2)", "Func": "useMulOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48135, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "useNaClTrap", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget (2)", "Func": "useNaClTrap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48136, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "useNEONForSinglePrecisionFP", "(", ")", "const", "{", "return", "hasNEON", "(", ")", "&&"], "ground_truth": ["UseNEONForSinglePrecisionFP", ";", "}"], "File": "ARMSubtarget (2)", "Func": "useNEONForSinglePrecisionFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48137, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "useNEONForSinglePrecisionFP", "(", ")", "const", "{", "return", "hasNEON", "(", ")", "&&"], "ground_truth": ["UseNEONForSinglePrecisionFP", ";", "}"], "File": "ARMSubtarget (2)", "Func": "useNEONForSinglePrecisionFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48138, "Length": 14, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "fixCMSE_CVE_2021_35465", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget100", "Func": "fixCMSE_CVE_2021_35465", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48139, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "CostKind", "==", "TargetTransformInfo", "::", "TCK_CodeSize", ")", "return", "", ";", "return"], "ground_truth": ["MVEVectorCostFactor", ";"], "File": "ARMSubtarget100", "Func": "getMVEVectorCostFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48140, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "bool", "hardenSlsBlr", "(", ")", "const", "{", "return", "HardenSlsBlr"], "ground_truth": [";"], "File": "ARMSubtarget100", "Func": "hardenSlsBlr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48141, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hardenSlsBlr", "(", ")", "const", "{", "return"], "ground_truth": ["HardenSlsBlr", ";"], "File": "ARMSubtarget100", "Func": "hardenSlsBlr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48142, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hardenSlsNoComdat", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget100", "Func": "hardenSlsNoComdat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48143, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hardenSlsNoComdat", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget100", "Func": "hardenSlsNoComdat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48144, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasCDEOps", "(", ")", "const", "{", "return"], "ground_truth": ["HasCDEOps", ";"], "File": "ARMSubtarget100", "Func": "hasCDEOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48145, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasCDEOps", "(", ")", "const", "{", "return"], "ground_truth": ["HasCDEOps", ";"], "File": "ARMSubtarget100", "Func": "hasCDEOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48146, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasMatMulInt8", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget100", "Func": "hasMatMulInt8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48147, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasV8_6aOps", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget100", "Func": "hasV8_6aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48148, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "hasV8_6aOps", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget100", "Func": "hasV8_6aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48149, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "isCortexM7", "(", ")", "const", "{", "return", "ProcFamily", "==", "CortexM7"], "ground_truth": [";"], "File": "ARMSubtarget100", "Func": "isCortexM7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48150, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "ProcFamily"], "ground_truth": ["==", "CortexM7", ";"], "File": "ARMSubtarget100", "Func": "isCortexM7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48151, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "splitFramePushPop", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "(", "getFramePointerReg", "(", ")", "==", "", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF"], "ground_truth": [")", ")", "||", "isThumb1Only", "(", ")", ";"], "File": "ARMSubtarget100", "Func": "splitFramePushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48152, "Length": 36, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "return", "!", "isTargetDarwin", "(", ")", "&&", "hasVFP4Base"], "ground_truth": ["(", ")", "&&", "!", "SlowFPVFMx", ";"], "File": "ARMSubtarget100", "Func": "useFPVFMx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48153, "Length": 13, "Cover_Rate": 0.65} {"Template_token": ["", "bool", "useFPVFMx16", "(", ")", "const", "{", "return", "useFPVFMx", "(", ")", "&&", "hasFullFP16"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget100", "Func": "useFPVFMx16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48154, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "useFPVFMx64", "(", ")", "const", "{", "return", "useFPVFMx", "(", ")", "&&", "hasFP64"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget100", "Func": "useFPVFMx64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48155, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "useFPVFMx64", "(", ")", "const", "{", "return", "useFPVFMx", "(", ")", "&&", "hasFP64", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget100", "Func": "useFPVFMx64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48156, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "hasV9_1aOps", "(", ")", "const", "{", "return", "HasV9_1aOps"], "ground_truth": [";"], "File": "ARMSubtarget102", "Func": "hasV9_1aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48157, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV9_2aOps", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget102", "Func": "hasV9_2aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48158, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "Android", ")"], "ground_truth": ["&&", "!", "isTargetDarwin", "(", ")", "&&", "!", "isTargetWindows", "(", ")", "&&", "!", "isTargetNaCl", "(", ")", "&&", "!", "EnableDwarfEH", ";"], "File": "ARMSubtarget104", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48159, "Length": 71, "Cover_Rate": 0.9102564102564102} {"Template_token": ["", "bool", "hasNEON", "(", ")", "const", "{", "return", "FPUType", ">="], "ground_truth": ["NEON", ";"], "File": "ARMSubtarget105", "Func": "hasNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48160, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "ThumbMode"], "ground_truth": [">=", "Thumb2", ";"], "File": "ARMSubtarget105", "Func": "hasThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48161, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "hasV4TOps", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget105", "Func": "hasV4TOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48162, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "ArchVersion", ">=", "V5TE"], "ground_truth": [";"], "File": "ARMSubtarget105", "Func": "hasV5TEOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48163, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "hasV5TEOps", "(", ")", "const", "{", "return", "ArchVersion", ">="], "ground_truth": ["V5TE", ";"], "File": "ARMSubtarget105", "Func": "hasV5TEOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48164, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "hasV5TOps", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget105", "Func": "hasV5TOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48165, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasV5TOps", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget105", "Func": "hasV5TOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48166, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasV6Ops", "(", ")", "const", "{", "return", "ArchVersion", ">="], "ground_truth": ["V6", ";"], "File": "ARMSubtarget105", "Func": "hasV6Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48167, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "hasV6T2Ops", "(", ")", "const", "{", "return", "ArchVersion", ">="], "ground_truth": ["V6T2", ";"], "File": "ARMSubtarget105", "Func": "hasV6T2Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48168, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "ArchVersion", ">="], "ground_truth": ["V6T2", ";"], "File": "ARMSubtarget105", "Func": "hasV6T2Ops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48169, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "FPUType", ">="], "ground_truth": ["VFPv2", ";"], "File": "ARMSubtarget105", "Func": "hasVFP2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48170, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "TargetType", "=="], "ground_truth": ["isDarwin", ";"], "File": "ARMSubtarget105", "Func": "isTargetDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48171, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "TargetType", "=="], "ground_truth": ["isELF", ";"], "File": "ARMSubtarget105", "Func": "isTargetELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48172, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "optForMinSize", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget106", "Func": "optForMinSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48173, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "=="], "ground_truth": ["Triple", "::", "EABIHF", "||", "isTargetWindows", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ";"], "File": "ARMSubtarget108", "Func": "isTargetHardFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48174, "Length": 39, "Cover_Rate": 0.8478260869565217} {"Template_token": ["", "void", "setGISelAccessor", "(", "GISelAccessor", "&"], "ground_truth": ["GISel", ")", "{"], "File": "ARMSubtarget108", "Func": "setGISelAccessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48175, "Length": 8, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "bool", "hasVFP2Base", "(", ")", "const", "{", "return", "HasVFPv2D16SP"], "ground_truth": [";"], "File": "ARMSubtarget109", "Func": "hasVFP2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48176, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "ArchVersion", "=", "V7A", ";", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "ArchVersion", "=", "V6", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchVersion", "=", "V6T2", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "ArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchVersion", "=", "V5TE", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchVersion", "=", "V4T", ";", "else", "ArchVersion", "=", "V4", ";", "}", "}", "if", "(", "ArchVersion", ">=", "V6T2", ")", "ThumbMode", "=", "Thumb2", ";", "else", "if", "(", "ThumbMode", ">=", "Thumb2", ")", "ArchVersion", "=", "V6T2", ";", "if", "(", "Len", ">=", "", ")", "{", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")"], "ground_truth": ["TargetType", "=", "isDarwin", ";"], "File": "ARMSubtarget10", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48177, "Length": 174, "Cover_Rate": 0.3678646934460888} {"Template_token": ["", "unsigned", "getMaxInlineSizeThreshold", "(", ")", "const", "{", "return", "isThumb1Only", "(", ")", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMSubtarget10", "Func": "getMaxInlineSizeThreshold", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48178, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "bool", "isDecl", "=", "GV", "->", "isDeclaration", "(", ")", "&&", "!", "GV", "->", "isMaterializable", "(", ")", ";", "if", "(", "!", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "else", "{", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return"], "ground_truth": ["true", ";"], "File": "ARMSubtarget10", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48179, "Length": 83, "Cover_Rate": 0.50920245398773} {"Template_token": ["", "return", "TargetABI"], "ground_truth": ["==", "_ABI_APCS", ";"], "File": "ARMSubtarget10", "Func": "isAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48180, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isCortexA7", "(", ")", "const", "{", "return", "CPUString", "=="], "ground_truth": ["", ";"], "File": "ARMSubtarget10", "Func": "isCortexA7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48181, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isCortexA7", "(", ")", "const", "{", "return", "CPUString"], "ground_truth": ["==", "", ";"], "File": "ARMSubtarget10", "Func": "isCortexA7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48182, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "!", "isTargetDarwin", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget10", "Func": "isTargetELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48183, "Length": 6, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "return", "TargetTriple", ".", "getOS", "(", ")"], "ground_truth": ["==", "Triple", "::", "IOS", ";"], "File": "ARMSubtarget10", "Func": "isTargetIOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48184, "Length": 11, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "bool", "isTargetIOS", "(", ")", "const", "{", "return", "TargetTriple", ".", "getOS", "("], "ground_truth": [")", "==", "Triple", "::", "IOS", ";"], "File": "ARMSubtarget10", "Func": "isTargetIOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48185, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "return", "TargetTriple", ".", "getOS", "(", ")", "=="], "ground_truth": ["Triple", "::", "NativeClient", ";"], "File": "ARMSubtarget10", "Func": "isTargetNaCl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48186, "Length": 11, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "return", "TargetTriple", ".", "getOS", "(", ")", "=="], "ground_truth": ["Triple", "::", "NativeClient", ";"], "File": "ARMSubtarget10", "Func": "isTargetNaCl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48187, "Length": 11, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "return", "UseMovt", "&&", "hasV6T2Ops", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget10", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48188, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "useMovt", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget10", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48189, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "splitFramePushPop", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget111", "Func": "splitFramePushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48190, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "bool", "hasSpecCtrl", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget115", "Func": "hasSpecCtrl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48191, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "bool", "isTargetNaCl", "(", ")", "const", "{", "return", "TargetTriple", ".", "getOS", "(", ")", "=="], "ground_truth": ["Triple", "::", "NaCl", ";"], "File": "ARMSubtarget117", "Func": "isTargetNaCl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48192, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "getNoBTIAtReturnTwice", "(", ")", "const", "{", "return", "NoBTIAtReturnTwice"], "ground_truth": [";"], "File": "ARMSubtarget118", "Func": "getNoBTIAtReturnTwice", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48193, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "getNoBTIAtReturnTwice", "(", ")", "const", "{", "return", "NoBTIAtReturnTwice"], "ground_truth": [";"], "File": "ARMSubtarget118", "Func": "getNoBTIAtReturnTwice", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48194, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "return", "(", "getFramePointerReg", "(", ")", "==", "", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")"], "ground_truth": [")", "||", "isThumb1Only", "(", ")", ";"], "File": "ARMSubtarget118", "Func": "splitFramePushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48195, "Length": 26, "Cover_Rate": 0.45614035087719296} {"Template_token": ["", "if", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "shouldSignReturnAddress", "(", ")", ")", "return", "true", ";", "return", "(", "getFramePointerReg", "(", ")", "==", "", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options"], "ground_truth": [".", "DisableFramePointerElim", "(", "MF", ")", ")", "||", "isThumb1Only", "(", ")", ";"], "File": "ARMSubtarget118", "Func": "splitFramePushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48196, "Length": 44, "Cover_Rate": 0.7719298245614035} {"Template_token": ["", "return", "ReservedGPRegisters", ".", "count", "(", ")"], "ground_truth": [";"], "File": "ARMSubtarget119", "Func": "getNumGPRegistersReserved", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48197, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "return", "ReservedGPRegisters", ".", "count"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget119", "Func": "getNumGPRegistersReserved", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48198, "Length": 7, "Cover_Rate": 0.5} {"Template_token": ["", "return", "ReservedGPRegisters", "["], "ground_truth": ["i", "]", ";"], "File": "ARMSubtarget119", "Func": "isGPRegisterReserved", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48199, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isGPRegisterReserved", "(", "size_t", "i", ")", "const", "{", "return", "ReservedGPRegisters", "["], "ground_truth": ["i", "]", ";"], "File": "ARMSubtarget119", "Func": "isGPRegisterReserved", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48200, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetOptions", "&", "Options", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "_ABI_APCS", ")", "{", "initializeEnvironment", "(", ")", ";", "resetSubtargetFeatures", "(", "CPU", ",", "FS", ")"], "ground_truth": [";"], "File": "ARMSubtarget11", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48201, "Length": 81, "Cover_Rate": 0.9878048780487805} {"Template_token": ["", "HasVFPv4", "=", "false", ";", "HasV8FP", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "IsMClass", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false"], "ground_truth": [";"], "File": "ARMSubtarget11", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48202, "Length": 108, "Cover_Rate": 0.6} {"Template_token": ["", "return", "TargetTriple", ".", "getOS", "("], "ground_truth": [")", "==", "Triple", "::", "Linux", ";"], "File": "ARMSubtarget120", "Func": "isTargetLinux", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48203, "Length": 11, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "bool", "isTargetLinux", "(", ")", "const", "{", "return", "TargetTriple", ".", "getOS", "(", ")"], "ground_truth": ["==", "Triple", "::", "Linux", ";"], "File": "ARMSubtarget120", "Func": "isTargetLinux", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48204, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "hasNEON2", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget122", "Func": "hasNEON2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48205, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "HasV4TOps", "(", "false", ")", ",", "HasV5TOps", "(", "false", ")", ",", "HasV5TEOps", "(", "false", ")", ",", "HasV6Ops", "(", "false", ")", ",", "HasV6T2Ops", "(", "false", ")", ",", "HasV7Ops", "(", "false", ")", ",", "HasVFPv2", "(", "false", ")", ",", "HasVFPv3", "(", "false", ")", ",", "HasVFPv4", "(", "false", ")", ",", "HasNEON", "(", "false", ")", ",", "UseNEONForSinglePrecisionFP", "(", "false", ")", ",", "SlowFPVMLx", "(", "false", ")", ",", "HasVMLxForwarding", "(", "false", ")", ",", "SlowFPBrcc", "(", "false", ")", ",", "InThumbMode", "(", "false", ")", ",", "HasThumb2", "(", "false", ")", ",", "IsMClass", "(", "false", ")", ",", "No", "(", "false", ")", ",", "PostRAScheduler", "(", "false", ")", ",", "IsR9Reserved", "(", "ReserveR9", ")", ",", "UseMovt", "(", "false", ")", ",", "SupportsTailCall", "(", "false", ")", ",", "HasFP16", "(", "false", ")", ",", "HasD16", "(", "false", ")", ",", "HasHardwareDivide", "(", "false", ")", ",", "HasT2ExtractPack", "(", "false", ")", ",", "HasDataBarrier", "(", "false", ")", ",", "Pref32BitThumb", "(", "false", ")", ",", "AvoidCPSRPartialUpdate", "(", "false", ")", ",", "HasMPExtension", "(", "false", ")", ",", "FPOnlySP", "(", "false", ")", ",", "AllowsUnalignedMem", "(", "false", ")", ",", "Thumb2DSP", "(", "false", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TargetABI", "(", "_ABI_APCS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "", ";", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ";", "else", "ArchFS", "="], "ground_truth": ["FS", ";"], "File": "ARMSubtarget12", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48206, "Length": 281, "Cover_Rate": 0.6565420560747663} {"Template_token": ["", "itin", "->", "FirstStage", "!=", "~", "", ";", "++", "itin", ")", "{", "const", "InstrStage", "*", "IS", "=", "InstrItins", ".", "Stages", "+", "itin", "->", "FirstStage", ";", "allStage1Units", "|=", "IS", "->", "getUnits", "(", ")", ";", "}", "InstrItins", ".", "IssueWidth", "=", "", ";", "while", "(", "allStage1Units"], "ground_truth": [")", "{"], "File": "ARMSubtarget12", "Func": "computeIssueWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48207, "Length": 44, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "unsigned", "Subtarget", "::", "getMispredictionPenalty", "(", ")", "const", "{", "if", "(", "isCortexA8", "(", ")", ")", "return"], "ground_truth": ["", ";"], "File": "ARMSubtarget12", "Func": "getMispredictionPenalty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48208, "Length": 17, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "bool", "Subtarget", "::", "enableAtomicExpand", "(", ")", "const", "{", "return", "hasAnyDataBarrier", "(", ")", "&&"], "ground_truth": ["!", "isThumb1Only", "(", ")", ";"], "File": "ARMSubtarget13", "Func": "enableAtomicExpand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48209, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "getSchedModel", "(", ")", ".", "isOutOfOrder", "(", ")", "&&", "isSwift"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget13", "Func": "enableMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48210, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "bool", "Subtarget", "::", "enableMachineScheduler", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget13", "Func": "enableMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48211, "Length": 8, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "}", "else", "{", "if", "(", "isDef", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "GV", "->", "isDeclarationForLinker", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "return", "true", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "ARMSubtarget13", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48212, "Length": 53, "Cover_Rate": 0.44537815126050423} {"Template_token": ["", "bool", "Subtarget", "::", "hasSinCos", "(", ")", "const", "{", "return", "isTargetWatchOS", "(", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "!", "getTargetTriple", "(", ")", "."], "ground_truth": ["isOSVersionLT", "(", "", ",", "", ")", ")", ";"], "File": "ARMSubtarget13", "Func": "hasSinCos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48213, "Length": 31, "Cover_Rate": 0.96875} {"Template_token": ["", "return", "isTargetWatchOS", "(", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT"], "ground_truth": ["(", "", ",", "", ")", ")", ";"], "File": "ARMSubtarget13", "Func": "hasSinCos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48214, "Length": 23, "Cover_Rate": 0.71875} {"Template_token": ["", "bool", "hasV8FP", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget13", "Func": "hasV8FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48215, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "StringRef", "ArchName", "=", "TargetTriple", ".", "getArchName", "(", ")", ";", "if", "(", "ArchName", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "if", "(", "ArchName", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "}", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT"], "ground_truth": [":"], "File": "ARMSubtarget13", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48216, "Length": 201, "Cover_Rate": 0.6655629139072847} {"Template_token": ["", "bool", "Subtarget", "::", "useStride4VFPs", "(", "const", "MachineFunction", "&", "MF", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget13", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48217, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ",", "bool", "MinSize", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "CPUString", "(", "CPU", ")", ",", "OptMinSize", "(", "MinSize", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ")", ")", ";", "auto", "*", "RBI", "=", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ";", "InstSelector", ".", "reset", "(", "createInstructionSelector", "(", "*", "static_cast", "<", "const", "BaseTargetMachine", "*", ">", "(", "&", "TM", ")", ",", "*", "this", ",", "*", "RBI", ")", ")", ";", "RegBankInfo", ".", "reset"], "ground_truth": ["(", "RBI", ")", ";"], "File": "ARMSubtarget14", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48218, "Length": 216, "Cover_Rate": 0.9953917050691244} {"Template_token": ["", "if", "(", "isMClass", "(", ")", "&&", "hasMinSize", "(", ")", ")", "return", "false", ";", "return", "useMachineScheduler", "(", ")"], "ground_truth": [";"], "File": "ARMSubtarget14", "Func": "enableMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48219, "Length": 18, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "isThumb1Only", "(", ")", ")", "return", "", ";", "if", "(", "isThumb2", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "return", "", ";", "return", ""], "ground_truth": [";"], "File": "ARMSubtarget14", "Func": "getGPRAllocationOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48220, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "if", "(", "isThumb2", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")"], "ground_truth": ["return", "", ";"], "File": "ARMSubtarget14", "Func": "getGPRAllocationOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48221, "Length": 19, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "return", "isThumb2", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", "&&"], "ground_truth": ["", ".", "contains", "(", "PhysReg", ")", ";"], "File": "ARMSubtarget14", "Func": "ignoreCSRForAllocationOrder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48222, "Length": 22, "Cover_Rate": 0.55} {"Template_token": ["", "return", "!", "NoMovt", "&&", "hasV8MBaselineOps", "(", ")", "&&", "(", "isTargetWindows", "(", ")", "||", "!", "OptMinSize", "||", "genExecuteOnly"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMSubtarget14", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48223, "Length": 21, "Cover_Rate": 0.7} {"Template_token": ["", "bool", "Subtarget", "::", "useMovt", "(", ")", "const", "{", "return", "!", "NoMovt", "&&", "hasV8MBaselineOps", "(", ")", "&&", "(", "isTargetWindows"], "ground_truth": ["(", ")", "||", "!", "OptMinSize", "||", "genExecuteOnly", "(", ")", ")", ";"], "File": "ARMSubtarget14", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48224, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "return", "isTargetWatchABI", "(", ")", "||", "(", "useWideStrideVFP"], "ground_truth": ["(", ")", "&&", "!", "OptMinSize", ")", ";"], "File": "ARMSubtarget14", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48225, "Length": 14, "Cover_Rate": 0.6086956521739131} {"Template_token": ["", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "IsMClass", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";", "Thumb2DSP", "=", "false"], "ground_truth": [";"], "File": "ARMSubtarget15", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48226, "Length": 120, "Cover_Rate": 0.6521739130434783} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetOptions", "&", "Options", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ","], "ground_truth": ["CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "_ABI_APCS", ")", "{"], "File": "ARMSubtarget19", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48227, "Length": 75, "Cover_Rate": 0.8620689655172413} {"Template_token": ["", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";", "Thumb2DSP", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget19", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48228, "Length": 144, "Cover_Rate": 0.75} {"Template_token": ["", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TargetTriple", ".", "getTriple", "(", ")", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", ")", ";", "break", ";", "case", "StrictAlign", ":", "AllowsUnalignedMem", "=", "false", ";", "break", ";", "case", "NoStrictAlign", ":", "AllowsUnalignedMem", "=", "true", ";", "break", ";", "}", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "?", "true"], "ground_truth": [":", "false", ";"], "File": "ARMSubtarget19", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48229, "Length": 189, "Cover_Rate": 0.48711340206185566} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TargetABI", "(", "_ABI_APCS", ")", "{", "initializeEnvironment", "(", ")"], "ground_truth": [";"], "File": "ARMSubtarget1", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48230, "Length": 64, "Cover_Rate": 0.8888888888888888} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "TargetABI", "(", "_ABI_APCS", ")", "{", "initializeEnvironment", "(", ")", ";", "resetSubtargetFeatures", "(", "CPU", ","], "ground_truth": ["FS", ")", ";"], "File": "ARMSubtarget1", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48231, "Length": 71, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "CriticalPathRCs", ".", "clear", "(", ")", ";", "CriticalPathRCs", ".", "push_back", "(", "&", "", ")", ";", "return", "PostRAScheduler", "&&", "OptLevel", ">="], "ground_truth": ["CodeGenOpt", "::", "Default", ";"], "File": "ARMSubtarget1", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48232, "Length": 23, "Cover_Rate": 0.42592592592592593} {"Template_token": ["", "bool", "Subtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubtargetInfo", "::", "ANTIDEP_CRITICAL", ";", "CriticalPathRCs", ".", "clear", "(", ")", ";", "CriticalPathRCs", ".", "push_back", "(", "&", "", ")", ";", "return", "PostRAScheduler", "&&", "OptLevel", ">=", "CodeGenOpt"], "ground_truth": ["::", "Default", ";"], "File": "ARMSubtarget1", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48233, "Length": 51, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "bool", "isDecl", "=", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ";", "if", "(", "GV", "->", "isDeclaration", "(", ")", "&&", "!", "GV", "->", "isMaterializable", "(", ")", ")", "isDecl", "=", "true", ";", "if", "(", "!", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMSubtarget1", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48234, "Length": 53, "Cover_Rate": 0.3028571428571429} {"Template_token": ["", "if", "(", "isTargetELF", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent"], "ground_truth": ["(", ")", ",", "GV", ")", ")", "return", "", ";"], "File": "ARMSubtarget21", "Func": "getCPModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48235, "Length": 30, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "if", "(", "isTargetELF", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent"], "ground_truth": ["(", ")", ",", "GV", ")", ")", "return", "", ";"], "File": "ARMSubtarget21", "Func": "getCPModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48236, "Length": 30, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "bool", "Subtarget", "::", "useStride4VFPs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "isTargetWatchABI", "(", ")", "||", "(", "isSwift", "(", ")", "&&", "!", "MF", ".", "getFunction", "(", ")"], "ground_truth": ["->", "optForMinSize", "(", ")", ")", ";"], "File": "ARMSubtarget21", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48237, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "return", "isTargetWatchABI", "(", ")", "||", "(", "isSwift", "(", ")", "&&", "!", "MF", ".", "getFunction"], "ground_truth": ["(", ")", "->", "optForMinSize", "(", ")", ")", ";"], "File": "ARMSubtarget21", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48238, "Length": 22, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "CPUString", "=", "ParseSubtargetFeatures", "(", "FS", ",", "CPUString", ")", ";", "if", "(", "CPUString", "==", "", "&&", "(", "FS", ".", "empty", "(", ")", "||", "FS", "==", "", ")", ")", "ArchVersion", "=", "V4T", ";", "unsigned", "Len", "=", "TT", ".", "length", "(", ")", ";", "unsigned", "Idx", "=", "", ";", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "Idx", "=", "", ";", "else", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "{", "IsThumb", "=", "true", ";", "if", "(", "Len", ">=", "", "&&", "TT", "[", "", "]", "==", "'v'", ")", "Idx", "=", "", ";", "}", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "ArchVersion", "=", "V7A", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "ArchVersion", "=", "V7M", ";", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "ArchVersion", "=", "V6", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchVersion", "=", "V6T2", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "ArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchVersion", "=", "V5TE", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchVersion", "=", "V4T", ";", "else", "ArchVersion", "=", "V4", ";", "}", "}", "if", "(", "ArchVersion", ">=", "V6T2", ")", "ThumbMode", "=", "Thumb2", ";", "else", "if", "(", "ThumbMode", ">=", "Thumb2", ")", "ArchVersion", "=", "V6T2", ";", "if", "(", "Len", ">=", "", ")", "{", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetType", "=", "isDarwin", ";", "}", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "IsR9Reserved", "=", "ReserveR9", "|", "(", "ArchVersion", "<", "V6", ")", ";", "if", "(", "!", "isThumb", "(", ")", "||"], "ground_truth": ["hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";"], "File": "ARMSubtarget22", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48239, "Length": 387, "Cover_Rate": 0.7315689981096408} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "false", ";", "bool", "isDecl", "=", "GV", "->", "isDeclarationForLinker", "(", ")", ";", "if", "(", "!", "isTargetMachO", "(", ")", ")", "{", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "else", "{", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "if", "(", "isDecl", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "else", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker"], "ground_truth": ["(", ")", ")", "return", "false", ";"], "File": "ARMSubtarget23", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48240, "Length": 121, "Cover_Rate": 0.7756410256410257} {"Template_token": ["", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "false", ";", "bool", "isDecl", "=", "GV", "->", "isDeclarationForLinker", "(", ")", ";", "if", "(", "!", "isTargetMachO", "(", ")", ")", "{", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMSubtarget23", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48241, "Length": 51, "Cover_Rate": 0.3269230769230769} {"Template_token": ["", "bool", "Subtarget", "::", "hasSinCos", "(", ")", "const", "{", "return", "getTargetTriple", "(", ")", ".", "isiOS", "(", ")", "&&", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "("], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMSubtarget23", "Func": "hasSinCos", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48242, "Length": 29, "Cover_Rate": 0.9666666666666667} {"Template_token": ["", "bool", "Subtarget", "::", "isAAPCS_ABI", "(", ")", "const", "{", "assert", "(", "TM", ".", "TargetABI", "!=", "BaseTargetMachine", "::", "_ABI_UNKNOWN", ")", ";", "return", "TM", ".", "TargetABI", "=="], "ground_truth": ["BaseTargetMachine", "::", "_ABI_AAPCS", ";"], "File": "ARMSubtarget23", "Func": "isAAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48243, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "const", "CallLowering", "*", "Subtarget", "::", "getCallLowering", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget24", "Func": "getCallLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48244, "Length": 10, "Cover_Rate": 0.4} {"Template_token": ["", "const", "RegisterBankInfo", "*", "Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "assert", "(", "GISel", "&&", "", ")", ";", "return", "GISel", "->", "getRegBankInfo", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget24", "Func": "getRegBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48245, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "void", "Subtarget", "::", "initializeEnvironment", "(", ")", "{", "UseSjLjEH", "=", "isTargetDarwin", "(", ")", "&&"], "ground_truth": ["!", "isTargetWatchABI", "(", ")", ";"], "File": "ARMSubtarget24", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48246, "Length": 18, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "bool", "hasV9_3aOps", "(", ")", "const", "{", "return"], "ground_truth": ["HasV9_3aOps", ";"], "File": "ARMSubtarget25", "Func": "hasV9_3aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48247, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "bool", "hasV9_3aOps", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget25", "Func": "hasV9_3aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48248, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "!", "NoMovt", "&&", "", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue"], "ground_truth": [";"], "File": "ARMSubtarget26", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48249, "Length": 225, "Cover_Rate": 0.43186180422264875} {"Template_token": ["", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget27", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48250, "Length": 120, "Cover_Rate": 0.6} {"Template_token": ["", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";", "Thumb2DSP", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget27", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48251, "Length": 68, "Cover_Rate": 0.34} {"Template_token": ["", "void", "Subtarget", "::", "initSubtargetFeatures", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "if", "(", "isTargetDarwin", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "CPUString", "=", "", ";", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "||", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "Align", "==", "DefaultAlign", ")", "{", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")"], "ground_truth": [")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";"], "File": "ARMSubtarget27", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48252, "Length": 272, "Cover_Rate": 0.7311827956989247} {"Template_token": ["", "bool", "Subtarget", "::", "useMovt", "(", "const"], "ground_truth": ["MachineFunction", "&", "MF", ")", "const", "{"], "File": "ARMSubtarget27", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48253, "Length": 12, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetOptions", "&", "Options", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "_ABI_UNKNOWN", ")", "{", "initializeEnvironment", "(", ")", ";", "resetSubtargetFeatures", "(", "CPU"], "ground_truth": [",", "FS", ")", ";"], "File": "ARMSubtarget28", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48254, "Length": 86, "Cover_Rate": 0.9885057471264368} {"Template_token": ["", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "MinSize", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false"], "ground_truth": [";"], "File": "ARMSubtarget28", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48255, "Length": 140, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "void", "Subtarget", "::", "resetSubtargetFeatures", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "if", "(", "isTargetIOS", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "CPUString", "=", "", ";", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "TargetABI", "==", "_ABI_UNKNOWN", ")", "{", "switch", "(", "TargetTriple", ".", "getEnvironment", "(", ")", ")", "{", "case", "Triple", "::", "Android", ":", "case", "Triple", "::", "EABI", ":", "case", "Triple", "::", "EABIHF", ":", "case", "Triple", "::", "GNUEABI", ":", "case", "Triple", "::", "GNUEABIHF", ":", "TargetABI", "=", "_ABI_AAPCS", ";", "break", ";", "default", ":", "if", "(", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", "||", "(", "TargetTriple", ".", "isOSBinFormatMachO", "(", ")", "&&", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "UnknownOS", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "else", "TargetABI", "=", "_ABI_APCS", ";", "break", ";", "}", "}", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "break", ";", "case", "StrictAlign", ":", "AllowsUnalignedMem", "=", "false", ";", "break", ";", "case", "NoStrictAlign", ":", "AllowsUnalignedMem", "=", "true", ";", "break", ";", "}", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "?", "true", ":", "false", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "uint64_t", "Bits", "=", "getFeatureBits", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget28", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48256, "Length": 432, "Cover_Rate": 0.9330453563714903} {"Template_token": ["", "return", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::"], "ground_truth": ["PIP", ";"], "File": "ARMSubtarget2", "Func": "isPIP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48257, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "CPUString", "=", "", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "StringRef", "ArchName", "=", "TargetTriple", ".", "getArchName", "(", ")", ";", "unsigned", "ArchKind", "=", "", "(", "ArchName", ")", ";", "if", "(", "ArchKind", "==", "", ")", "CPUString", "=", "", ";", "else", "if", "(", "ArchKind", "==", "", ")", "CPUString", "=", "", ";", "}", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "!", "NoMovt", "&&", "", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT"], "ground_truth": [":"], "File": "ARMSubtarget31", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48258, "Length": 245, "Cover_Rate": 0.5072463768115942} {"Template_token": ["", "unsigned", "getMaxInlineSizeThreshold", "(", ")", "const", "{", "return", "isThumb", "(", ")", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMSubtarget32", "Func": "getMaxInlineSizeThreshold", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48259, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "return", "isThumb", "(", ")"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMSubtarget32", "Func": "getMaxInlineSizeThreshold", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48260, "Length": 9, "Cover_Rate": 0.5625} {"Template_token": ["", "return", "IsThumb", "&&", "(", "ThumbMode"], "ground_truth": [">=", "Thumb2", ")", ";"], "File": "ARMSubtarget32", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48261, "Length": 9, "Cover_Rate": 0.5625} {"Template_token": ["", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "Idx", "=", "", ";", "else", "if", "(", "Len", ">=", "", "&&", "TT", ".", "substr", "(", "", ",", "", ")", "==", "", ")", "{", "IsThumb", "=", "true", ";", "if", "(", "Len", ">=", "", "&&", "TT", "[", "", "]", "==", "'v'", ")", "Idx", "=", "", ";", "}", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "ArchVersion", "=", "V7A", ";", "ArchFeature", "=", "", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'m'", ")", "{", "ArchVersion", "=", "V7M", ";", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "ArchVersion", "=", "V6", ";", "ArchFeature", "=", "", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "{", "ArchVersion", "=", "V6T2", ";", "ArchFeature", "=", "", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "ArchVersion", "=", "V5T", ";", "ArchFeature", "=", "", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "{", "ArchVersion", "=", "V5TE", ";", "ArchFeature", "="], "ground_truth": ["", ";"], "File": "ARMSubtarget33", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48262, "Length": 226, "Cover_Rate": 0.33681073025335323} {"Template_token": ["", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "ArchVersion", "=", "V6", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchVersion", "=", "V6T2", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "ArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchVersion", "=", "V5TE", ";", "}", "if", "(", "ArchVersion", ">=", "V6T2", ")", "ThumbMode", "=", "Thumb2", ";", "}", "}", "if", "(", "ArchVersion", "<", "V6T2", "&&", "ThumbMode", ">=", "Thumb2", ")", "ArchVersion", "=", "V6T2", ";", "if", "(", "Len", ">=", "", ")", "{", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetType", "=", "isDarwin", ";", "}", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "IsR9Reserved", "=", "ReserveR9", "|", "(", "ArchVersion", "<"], "ground_truth": ["V6", ")", ";"], "File": "ARMSubtarget34", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48263, "Length": 185, "Cover_Rate": 0.4719387755102041} {"Template_token": ["", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", "&&", "(", "!", "isDecl", "&&", "!"], "ground_truth": ["GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";"], "File": "ARMSubtarget34", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48264, "Length": 23, "Cover_Rate": 0.34328358208955223} {"Template_token": ["", "bool", "isDecl", "=", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ";", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", "&&", "(", "!", "isDecl", "&&", "!", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";", "return", "!", "isStatic", "&&", "(", "isDecl", "||", "GV"], "ground_truth": ["->", "isWeakForLinker", "(", ")", ")", ";"], "File": "ARMSubtarget34", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48265, "Length": 52, "Cover_Rate": 0.7761194029850746} {"Template_token": ["", "bool", "isMinSize", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget34", "Func": "isMinSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48266, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "return", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::"], "ground_truth": ["GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "Android", ")", "&&", "!", "isTargetDarwin", "(", ")", ";"], "File": "ARMSubtarget34", "Func": "isTargetEHABICompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48267, "Length": 58, "Cover_Rate": 0.8923076923076924} {"Template_token": ["", "return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")"], "ground_truth": ["==", "Triple", "::", "EABIHF", ";"], "File": "ARMSubtarget34", "Func": "isTargetHardFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48268, "Length": 21, "Cover_Rate": 0.75} {"Template_token": ["", "return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||"], "ground_truth": ["TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", ";"], "File": "ARMSubtarget34", "Func": "isTargetHardFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48269, "Length": 21, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "useMovt", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget34", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48270, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "ST", ".", "getTargetTriple", "(", ")", ")", ";", "Ret", "+=", "", ";", "if", "(", "!", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "if", "(", "ST", ".", "isAPCS_ABI", "(", ")", ")", "Ret", "+=", "", ";", "else", "Ret", "+="], "ground_truth": ["", ";"], "File": "ARMSubtarget35", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48271, "Length": 59, "Cover_Rate": 0.4338235294117647} {"Template_token": ["", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "", ";", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6T2Ops", "=", "true", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!"], "ground_truth": ["HasV6Ops", ";"], "File": "ARMSubtarget36", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48272, "Length": 164, "Cover_Rate": 0.35268817204301073} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ",", "bool", "MinSize", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "CPUString", "(", "CPU", ")", ",", "OptMinSize", "(", "MinSize", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo"], "ground_truth": ["(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "File": "ARMSubtarget37", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48273, "Length": 146, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "Subtarget", "::", "enablePostRAMachineScheduler", "(", ")", "const", "{", "if", "(", "!", "enableMachineScheduler", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMSubtarget37", "Func": "enablePostRAMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48274, "Length": 18, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "bool", "Subtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "return", "EnableSubRegLiveness"], "ground_truth": [";"], "File": "ARMSubtarget37", "Func": "enableSubRegLiveness", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48275, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")"], "ground_truth": ["ReserveR9", "=", "true", ";"], "File": "ARMSubtarget37", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48276, "Length": 178, "Cover_Rate": 0.306368330464716} {"Template_token": ["", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "IsMClass", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "="], "ground_truth": ["ReserveR9", ";"], "File": "ARMSubtarget3", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48277, "Length": 60, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "HasVFPv4", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseInlineJumpTables", "=", "!", "NoInlineJumpTables", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "IsMClass", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget44", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48278, "Length": 105, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6T2Ops", "=", "true", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TargetTriple", ".", "getTriple", "(", ")", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "SupportsTailCall", "=", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "&&", "!", "useConstPool", "(", ")", ")", "UseMovt", "=", "true", ";", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", ")", ")"], "ground_truth": ["||", "(", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", ")", ";"], "File": "ARMSubtarget44", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48279, "Length": 203, "Cover_Rate": 0.6527331189710611} {"Template_token": ["", "return", "getSchedModel", "(", ")", ".", "hasInstrSchedModel"], "ground_truth": ["(", ")", "&&", "useMachinePipeliner", "(", ")", ";"], "File": "ARMSubtarget45", "Func": "enableMachinePipeliner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48280, "Length": 13, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "bool", "Subtarget", "::", "enableMachinePipeliner", "(", ")", "const", "{", "return", "getSchedModel", "(", ")", ".", "hasInstrSchedModel", "(", ")"], "ground_truth": ["&&", "useMachinePipeliner", "(", ")", ";"], "File": "ARMSubtarget45", "Func": "enableMachinePipeliner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48281, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "if", "(", "EnableSubRegLiveness", ".", "getNumOccurrences", "(", ")", ")", "return", "EnableSubRegLiveness", ";", "return", "hasMVEIntegerOps", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget45", "Func": "enableSubRegLiveness", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48282, "Length": 16, "Cover_Rate": 0.64} {"Template_token": ["", "if", "(", "EnableSubRegLiveness", ".", "getNumOccurrences", "(", ")", ")", "return", "EnableSubRegLiveness", ";", "return", "hasMVEIntegerOps"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget45", "Func": "enableSubRegLiveness", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48283, "Length": 16, "Cover_Rate": 0.64} {"Template_token": ["", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "HasNEONForFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexA77", ":", "case", "CortexA78", ":", "case", "CortexA78C", ":", "case", "CortexA710", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexM7", ":", "case", "CortexR52", ":", "case", "CortexX1", ":", "case", "CortexX1C", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "NeoverseN1", ":", "case", "NeoverseN2", ":", "case", "NeoverseV1", ":", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "=", ""], "ground_truth": [";"], "File": "ARMSubtarget45", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48284, "Length": 378, "Cover_Rate": 0.6619964973730298} {"Template_token": ["", "else", "if", "(", "AK", "==", "", "::", "V7K", ")", "CPUString", "=", "", ";", "}", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "HasNEONForFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9"], "ground_truth": [":"], "File": "ARMSubtarget45", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48285, "Length": 323, "Cover_Rate": 0.5656742556917689} {"Template_token": ["", "bool", "Subtarget", "::", "useDFAforSMS", "(", ")", "const", "{", "return", "false"], "ground_truth": [";"], "File": "ARMSubtarget45", "Func": "useDFAforSMS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48286, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17"], "ground_truth": [":"], "File": "ARMSubtarget46", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48287, "Length": 237, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "hasVFP2Base", "(", ")", "const", "{", "return", "hasVFPv2SP", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget47", "Func": "hasVFP2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48288, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "hasVFP2Base", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget47", "Func": "hasVFP2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48289, "Length": 6, "Cover_Rate": 0.5} {"Template_token": ["", "return", "hasVFPv3D16SP", "(", ")"], "ground_truth": [";"], "File": "ARMSubtarget47", "Func": "hasVFP3Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48290, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "hasVFP3Base", "(", ")", "const", "{", "return", "hasVFPv3D16SP", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget47", "Func": "hasVFP3Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48291, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "return", "hasVFPv4D16SP", "(", ")"], "ground_truth": [";"], "File": "ARMSubtarget47", "Func": "hasVFP4Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48292, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "return", "hasVFPv4D16SP"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget47", "Func": "hasVFP4Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48293, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isTargetDriverKit", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget47", "Func": "isTargetDriverKit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48294, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "bool", "isTargetDriverKit", "(", ")", "const", "{", "return", "TargetTriple", ".", "isDriverKit"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget47", "Func": "isTargetDriverKit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48295, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "hasNEON", "(", ")", "&&", "hasNEONForFP"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget47", "Func": "useNEONForSinglePrecisionFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48296, "Length": 9, "Cover_Rate": 0.5625} {"Template_token": ["", "bool", "useNEONForSinglePrecisionFP", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget47", "Func": "useNEONForSinglePrecisionFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48297, "Length": 6, "Cover_Rate": 0.375} {"Template_token": ["", "bool", "Subtarget", "::", "GVIsIndirectSymbol", "(", "GlobalValue", "*", "GV", ",", "Reloc", "::", "Model", "RelocM", ")", "const", "{", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "false", ";", "bool", "isDecl", "=", "GV", "->", "isDeclaration", "(", ")", "&&", "!", "GV", "->", "isMaterializable", "(", ")", ";", "if", "(", "!", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMSubtarget48", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48298, "Length": 74, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "void", "Subtarget", "::", "initSubtargetFeatures", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "if", "(", "isTargetDarwin", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "CPUString", "=", "", ";", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString"], "ground_truth": [")", ";"], "File": "ARMSubtarget49", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48299, "Length": 130, "Cover_Rate": 0.47101449275362317} {"Template_token": ["", "return", "isSwift", "(", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget49", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48300, "Length": 16, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexA77", ":", "case", "CortexA78", ":", "case", "CortexA78C", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexM7", ":", "case", "CortexR52", ":", "case", "CortexX1", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "NeoverseN1", ":", "case", "NeoverseN2", ":", "case", "NeoverseV1", ":", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "=", "", ";", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "PreISelOperandLatencyAdjustment", "="], "ground_truth": ["", ";"], "File": "ARMSubtarget50", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48301, "Length": 368, "Cover_Rate": 0.6333907056798623} {"Template_token": ["", "return", "InstSelector", "."], "ground_truth": ["get", "(", ")", ";"], "File": "ARMSubtarget51", "Func": "getInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48302, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "const", "RegisterBankInfo", "*", "getRegBankInfo"], "ground_truth": ["(", ")", "const", "override", "{"], "File": "ARMSubtarget51", "Func": "getRegBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48303, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{", "return", "RegBankInfo", ".", "get"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget51", "Func": "getRegBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48304, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "!", "NoMovt", "&&", "", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT"], "ground_truth": [":"], "File": "ARMSubtarget51", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48305, "Length": 182, "Cover_Rate": 0.37448559670781895} {"Template_token": ["", "bool", "Subtarget", "::", "enableAtomicExpand", "(", ")", "const", "{", "return", "hasAnyDataBarrier", "(", ")", "&&", "(", "!", "isThumb", "("], "ground_truth": [")", "||", "hasV8MBaselineOps", "(", ")", ")", ";"], "File": "ARMSubtarget52", "Func": "enableAtomicExpand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48306, "Length": 24, "Cover_Rate": 0.96} {"Template_token": ["", "return", "hasAnyDataBarrier", "(", ")", "&&", "(", "!", "isThumb", "("], "ground_truth": [")", "||", "hasV8MBaselineOps", "(", ")", ")", ";"], "File": "ARMSubtarget52", "Func": "enableAtomicExpand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48307, "Length": 16, "Cover_Rate": 0.64} {"Template_token": ["", "bool", "Subtarget", "::", "GVIsIndirectSymbol", "(", "const", "GlobalValue", "*", "GV", ",", "Reloc", "::", "Model", "RelocM", ")", "const", "{", "if", "(", "!", "shouldAssumeDSOLocal", "(", "RelocM", ",", "TargetTriple", ",", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "true", ";", "if", "(", "isTargetDarwin", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", "&&", "(", "GV", "->", "isDeclarationForLinker", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMSubtarget52", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48308, "Length": 71, "Cover_Rate": 0.9861111111111112} {"Template_token": ["", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6KOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasV8_1aOps", "=", "false", ";", "HasV8_2aOps", "=", "false", ";", "HasV8MBaselineOps", "=", "false", ";", "HasV8MMainlineOps", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasFullFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "Has8MSecExt", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";", "StrictAlign", "=", "false", ";", "HasDSP", "=", "false", ";", "UseNaClTrap", "=", "false", ";", "GenLongCalls", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget52", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48309, "Length": 208, "Cover_Rate": 0.7455197132616488} {"Template_token": ["", "bool", "Subtarget", "::", "useMovt", "(", "const", "MachineFunction"], "ground_truth": ["&", "MF", ")", "const", "{"], "File": "ARMSubtarget52", "Func": "useMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48310, "Length": 12, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "bool", "useConstPool", "(", ")", "const", "{", "return", "!"], "ground_truth": ["FlagSfiDisableCP", ";"], "File": "ARMSubtarget54", "Func": "useConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48311, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false"], "ground_truth": [";"], "File": "ARMSubtarget55", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48312, "Length": 80, "Cover_Rate": 0.35398230088495575} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "IsLittle", ",", "const", "TargetOptions", "&", "Options", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ProcFamily", "(", "Others", ")", ",", "ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "", ")", ",", "CPUString", "(", "CPU", ")"], "ground_truth": [",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "_ABI_UNKNOWN", ")", "{"], "File": "ARMSubtarget56", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48313, "Length": 83, "Cover_Rate": 0.8736842105263158} {"Template_token": ["", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget56", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48314, "Length": 92, "Cover_Rate": 0.46} {"Template_token": ["", "IsThumb", "=", "true", ";", "if", "(", "Len", ">=", "", "&&", "TT", "[", "", "]", "==", "'v'", ")", "Idx", "=", "", ";", "}", "if", "(", "Idx", ")", "{", "unsigned", "SubVer", "=", "TT", "[", "Idx", "]", ";", "if", "(", "SubVer", ">", "'4'", "&&", "SubVer", "<=", "'9'", ")", "{", "if", "(", "SubVer", ">=", "'6'", ")", "ArchVersion", "=", "V6", ";", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "ArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchVersion", "=", "V5TE", ";", "}", "}", "}", "if", "(", "Len", ">=", "", ")", "{", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetType", "=", "isDarwin", ";", "}", "else", "if", "(", "TT", ".", "empty", "(", ")", ")", "{", "TargetType", "="], "ground_truth": ["isDarwin", ";"], "File": "ARMSubtarget57", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48315, "Length": 142, "Cover_Rate": 0.4303030303030303} {"Template_token": ["", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6MOps", "=", "HasV6T2Ops", "=", "true", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TargetTriple", ".", "getTriple", "(", ")", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9"], "ground_truth": [";"], "File": "ARMSubtarget58", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48316, "Length": 164, "Cover_Rate": 0.4699140401146132} {"Template_token": ["", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";", "Thumb2DSP", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget59", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48317, "Length": 132, "Cover_Rate": 0.6470588235294118} {"Template_token": ["", "return", "(", "!", "isThumb", "(", ")", "||"], "ground_truth": ["hasThumb2", "(", ")", ")", ";"], "File": "ARMSubtarget60", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48318, "Length": 12, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "Subtarget", "::", "enablePostRAScheduler", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget60", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48319, "Length": 8, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6KOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasV8_1aOps", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasZeroCycleZeroing", "=", "false", ";", "AllowsUnalignedMem", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget60", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48320, "Length": 176, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget60", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48321, "Length": 88, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "||", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "Align", "==", "DefaultAlign", ")", "{", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "}", "else", "{", "AllowsUnalignedMem", "=", "!", "(", "Align", "==", "StrictAlign", ")", ";", "}", "if", "(", "isV6M", "(", ")", ")", "AllowsUnalignedMem", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")"], "ground_truth": [")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";"], "File": "ARMSubtarget60", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48322, "Length": 206, "Cover_Rate": 0.5597826086956522} {"Template_token": ["", "bool", "Subtarget", "::", "useStride4VFPs", "(", "const", "MachineFunction", "&", "MF", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget61", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48323, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "return", "isTargetWatchABI", "(", ")", "||", "(", "isSwift", "(", ")", "&&", "!", "MF", ".", "getFunction", "(", ")"], "ground_truth": [".", "optForMinSize", "(", ")", ")", ";"], "File": "ARMSubtarget61", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48324, "Length": 22, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "ParseSubtargetFeatures", "(", "CPUString", ",", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "="], "ground_truth": ["", ";"], "File": "ARMSubtarget63", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48325, "Length": 289, "Cover_Rate": 0.49233390119250425} {"Template_token": ["", "if", "(", "isTargetDarwin", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "CPUString", "=", "", ";", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "||", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "Align", "==", "DefaultAlign", ")", "{", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "}", "else", "{", "AllowsUnalignedMem", "=", "!", "(", "Align", "==", "StrictAlign", ")", ";", "}", "if", "(", "isV6M", "(", ")", ")", "AllowsUnalignedMem", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "uint64_t", "Bits", "=", "getFeatureBits", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget65", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48326, "Length": 316, "Cover_Rate": 0.8586956521739131} {"Template_token": ["", "if", "(", "isTargetDarwin", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "(", "GV", "->", "isDeclarationForLinker", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ARMSubtarget68", "Func": "isGVIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48327, "Length": 32, "Cover_Rate": 0.49230769230769234} {"Template_token": ["", "bool", "Subtarget", "::", "isGVIndirectSymbol", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")"], "ground_truth": [",", "GV", ")", ")", "return", "true", ";"], "File": "ARMSubtarget68", "Func": "isGVIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48328, "Length": 32, "Cover_Rate": 0.49230769230769234} {"Template_token": ["", "}", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", ""], "ground_truth": [";"], "File": "ARMSubtarget6", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48329, "Length": 306, "Cover_Rate": 0.575187969924812} {"Template_token": ["", "void", "Subtarget", "::", "initializeEnvironment", "(", ")", "{", "HasV4TOps", "=", "false", ";", "HasV5TOps", "=", "false", ";", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6KOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasV8_1aOps", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false"], "ground_truth": [";"], "File": "ARMSubtarget70", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48330, "Length": 135, "Cover_Rate": 0.6490384615384616} {"Template_token": ["", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false"], "ground_truth": [";"], "File": "ARMSubtarget70", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48331, "Length": 88, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "HasV8Ops", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";", "Thumb2DSP", "=", "false", ";", "UseNaClTrap", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget72", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48332, "Length": 144, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget72", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48333, "Length": 72, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "UseInlineJumpTables", "=", "!", "NoInlineJumpTables", ";", "UseConstIslands", "=", "true", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "AllowsUnalignedMem", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget75", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48334, "Length": 125, "Cover_Rate": 0.6218905472636815} {"Template_token": ["", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "if", "(", "isTargetIOS", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "", ")", ")", "CPUString", "=", "", ";", "else", "CPUString", "=", "", ";", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6MOps", "=", "HasV6T2Ops", "=", "true", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TargetTriple", ".", "getTriple", "(", ")", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "{", "IsR9Reserved", "="], "ground_truth": ["ReserveR9", ";"], "File": "ARMSubtarget75", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48335, "Length": 210, "Cover_Rate": 0.4976303317535545} {"Template_token": ["", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "", ";", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TT", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "", "+", "FS", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "if", "(", "!", "HasV6T2Ops", "&&", "hasThumb2", "(", ")", ")", "HasV4TOps", "=", "HasV5TOps", "=", "HasV5TEOps", "=", "HasV6Ops", "=", "HasV6T2Ops", "=", "true", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "computeIssueWidth", "(", ")", ";", "if", "(", "TT", ".", "find", "(", "", ")", "!=", "std", "::", "string", "::", "npos", ")", "TargetABI", "=", "_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "!", "isTargetDarwin", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "const", "Triple", "&", "T", "=", "getTargetTriple", "(", ")", ";", "SupportsTailCall", "=", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "IOS", "&&", "!", "T", ".", "isOSVersionLT", "(", "", ",", "", ")", ";", "}", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "if", "(", "!", "StrictAlign", "&&", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")"], "ground_truth": ["AllowsUnalignedMem", "=", "true", ";"], "File": "ARMSubtarget77", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48336, "Length": 219, "Cover_Rate": 0.49772727272727274} {"Template_token": ["", "bool", "hasVFP2", "(", ")", "const", "{", "return"], "ground_truth": ["HasVFP2", ";"], "File": "ARMSubtarget77", "Func": "hasVFP2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48337, "Length": 9, "Cover_Rate": 0.9} {"Template_token": ["", "HasV6MOps", "=", "false", ";", "HasV6KOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasV8_1aOps", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseInlineJumpTables", "=", "!", "NoInlineJumpTables", ";", "UseConstIslands", "=", "true", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget78", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48338, "Length": 117, "Cover_Rate": 0.5598086124401914} {"Template_token": ["", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget78", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48339, "Length": 76, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "ArchVersion", "=", "V7A", ";", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "ArchVersion", "=", "V6", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'2'", ")", "ArchVersion", "=", "V6T2", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "ArchVersion", "=", "V5T", ";", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'e'", ")", "ArchVersion", "=", "V5TE", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "", "&&", "TT", "[", "Idx", "+", "", "]", "==", "'t'", ")", "ArchVersion", "=", "V4T", ";", "else", "ArchVersion", "=", "V4", ";", "}", "}", "if", "(", "ArchVersion", ">=", "V6T2", ")", "ThumbMode", "=", "Thumb2", ";", "else", "if", "(", "ThumbMode", ">=", "Thumb2", ")", "ArchVersion", "="], "ground_truth": ["V6T2", ";"], "File": "ARMSubtarget79", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48340, "Length": 159, "Cover_Rate": 0.32448979591836735} {"Template_token": ["", "", "AK", "=", "", "(", "ArchName", ")", ";", "if", "(", "AK", "==", "", "::", "V7S", ")", "CPUString", "=", "", ";", "else", "if", "(", "AK", "==", "", "::", "V7K", ")", "CPUString", "=", "", ";", "}", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexA77", ":", "case", "CortexA78", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3"], "ground_truth": [":"], "File": "ARMSubtarget7", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48341, "Length": 442, "Cover_Rate": 0.7727272727272727} {"Template_token": ["", "return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple"], "ground_truth": ["::", "Darwin", ";"], "File": "ARMSubtarget7", "Func": "isTargetDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48342, "Length": 11, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexA77", ":", "case", "CortexA78", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexR52", ":", "case", "CortexX1", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "NeoverseN1"], "ground_truth": [":"], "File": "ARMSubtarget81", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48343, "Length": 456, "Cover_Rate": 0.8014059753954306} {"Template_token": ["", "", "AK", "=", "", "(", "ArchName", ")", ";", "if", "(", "AK", "==", "", "::", "V7S", ")", "CPUString", "=", "", ";", "else", "if", "(", "AK", "==", "", "::", "V7K", ")", "CPUString", "=", "", ";", "}", "}", "std", "::", "string", "ArchFS", "=", "_MC", "::", "ParseTriple", "(", "TargetTriple", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "std", "::", "string", "(", "FS", ")", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "if", "(", "genExecuteOnly", "(", ")", ")", "{", "NoMovt", "=", "false", ";", "assert", "(", "hasV8MBaselineOps", "(", ")", "&&", "", ")", ";", "}", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "Align", "(", "", ")", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexA77", ":", "case", "CortexA78", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexR52", ":", "case", "CortexX1", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "NeoverseN1", ":", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "=", "", ";", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "PreISelOperandLatencyAdjustment", "="], "ground_truth": ["", ";"], "File": "ARMSubtarget81", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48344, "Length": 508, "Cover_Rate": 0.8927943760984183} {"Template_token": ["", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "No", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasFullFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRetAddrStack", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "Has8MSecExt", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";", "HasRAS", "=", "false"], "ground_truth": [";"], "File": "ARMSubtarget84", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48345, "Length": 112, "Cover_Rate": 0.3957597173144876} {"Template_token": ["", "HasV6Ops", "=", "false", ";", "HasV6MOps", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPv8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseInlineJumpTables", "=", "!", "NoInlineJumpTables", ";", "UseConstIslands", "=", "true", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false"], "ground_truth": [";"], "File": "ARMSubtarget86", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48346, "Length": 77, "Cover_Rate": 0.38308457711442784} {"Template_token": ["", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", "&&", "!", "hasMinSize", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexA77", ":", "case", "CortexA78", ":", "case", "CortexA78C", ":", "case", "CortexA710", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexM7", ":", "case", "CortexR52", ":", "case", "CortexX1", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "NeoverseN1", ":", "case", "NeoverseN2", ":", "case", "NeoverseV1", ":", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "=", "", ";", "LdStMultipleTiming", "="], "ground_truth": ["SingleIssuePlusExtras", ";"], "File": "ARMSubtarget93", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48347, "Length": 286, "Cover_Rate": 0.4897260273972603} {"Template_token": ["", "Subtarget", "::", "Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ",", "bool", "MinSize", ")", ":", "GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "ReservedGPRegisters", "(", "", ".", "getNumRegs", "(", ")", ")", ",", "CPUString", "(", "CPU", ")", ",", "OptMinSize", "(", "MinSize", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "BaseInstrInfo", "*", ")", "new", "InstrInfo", "(", "*", "this", ")", ":", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "LegalizerInfo", "(", "*", "this", ")", ")", ";", "auto", "*", "RBI", "=", "new", "RegisterBankInfo", "(", "*", "getRegisterInfo"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMSubtarget94", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48348, "Length": 192, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", "||", "(", "isTargetMachO", "(", ")", "&&", "!", "HasV6Ops", ")", ")", "ReservedGPRegisters", ".", "set", "(", "", ")", ";", "const", "int", "restFP", "=", "(", "useR7AsFramePointer", "(", ")", ")", "?", "", ":", "", ";", "if", "(", "isGPRegisterReserved", "(", "restFP", ")", ")", "report_fatal_error", "(", "", "+", "std", "::", "to_string", "(", "restFP", ")", "+", "", ")", ";", "if", "(", "MVEVectorCostFactor", "==", "", ")", "MVEVectorCostFactor", "=", "", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexR52", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopLogAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "NeoverseN1", ":", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "=", "", ";", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "="], "ground_truth": ["", ";"], "File": "ARMSubtarget94", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48349, "Length": 285, "Cover_Rate": 0.4789915966386555} {"Template_token": ["", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "IsMClass", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";", "Thumb2DSP", "=", "false", ";", "UseNaClTrap", "=", "false", ";", "UnsafeFPMath", "=", "false"], "ground_truth": [";"], "File": "ARMSubtarget96", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48350, "Length": 128, "Cover_Rate": 0.7441860465116279} {"Template_token": ["", "void", "Subtarget", "::", "initializeEnvironment", "(", ")", "{", "HasV4TOps", "=", "false", ";", "HasV5TOps", "=", "false", ";", "HasV5TEOps", "=", "false", ";", "HasV6Ops", "=", "false", ";", "HasV6T2Ops", "=", "false", ";", "HasV7Ops", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "IsMClass", "=", "false", ";", "No", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "="], "ground_truth": ["false", ";"], "File": "ARMSubtarget96", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48351, "Length": 111, "Cover_Rate": 0.6453488372093024} {"Template_token": ["", "return", "hasAnyDataBarrier", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget", "Func": "enableAtomicExpand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48352, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "bool", "Subtarget", "::", "enableAtomicExpand", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget", "Func": "enableAtomicExpand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48353, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "bool", "Subtarget", "::", "enableMachineScheduler", "("], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget", "Func": "enableMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48354, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "return", "useMachineScheduler"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget", "Func": "enableMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48355, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "if", "(", "disablePostRAScheduler", "(", ")", ")", "return", "false", ";", "return", "!", "isThumb1Only"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48356, "Length": 15, "Cover_Rate": 0.625} {"Template_token": ["", "return", "CallLoweringInfo", ".", "get", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget", "Func": "getCallLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48357, "Length": 7, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "return", "CallLoweringInfo", ".", "get"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget", "Func": "getCallLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48358, "Length": 7, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "return", "InstSelector", ".", "get"], "ground_truth": ["(", ")", ";"], "File": "ARMSubtarget", "Func": "getInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48359, "Length": 7, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "const", "LegalizerInfo", "*", "Subtarget", "::", "getLegalizerInfo", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget", "Func": "getLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48360, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "return", "SchedModel", "."], "ground_truth": ["MispredictPenalty", ";"], "File": "ARMSubtarget", "Func": "getMispredictionPenalty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48361, "Length": 5, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "unsigned", "getPrefLoopAlignment", "(", ")", "const"], "ground_truth": ["{"], "File": "ARMSubtarget", "Func": "getPrefLoopAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48362, "Length": 6, "Cover_Rate": 0.6} {"Template_token": ["", "const", "RegisterBankInfo", "*", "Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "return", "RegBankInfo", ".", "get", "("], "ground_truth": [")", ";"], "File": "ARMSubtarget", "Func": "getRegBankInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48363, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9"], "ground_truth": [":"], "File": "ARMSubtarget", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48364, "Length": 176, "Cover_Rate": 0.33587786259541985} {"Template_token": ["", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "if", "(", "isTargetNaCl", "(", ")", "||", "isAAPCS16_ABI", "(", ")", ")", "stackAlignment", "=", "", ";", "SupportsTailCall", "=", "!", "isThumb", "(", ")", "||", "hasV8MBaselineOps", "(", ")", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "isTargetIOS", "(", ")", "&&", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "", ",", "", ")", ")", "SupportsTailCall", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "", "]", "||", "Bits", "[", "", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";", "if", "(", "isRWPI", "(", ")", ")", "ReserveR9", "=", "true", ";", "switch", "(", "ProcFamily", ")", "{", "case", "Others", ":", "case", "CortexA5", ":", "break", ";", "case", "CortexA7", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA8", ":", "LdStMultipleTiming", "=", "DoubleIssue", ";", "break", ";", "case", "CortexA9", ":", "LdStMultipleTiming", "=", "DoubleIssueCheckUnalignedAccess", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "CortexA12", ":", "break", ";", "case", "CortexA15", ":", "MaxInterleaveFactor", "=", "", ";", "PreISelOperandLatencyAdjustment", "=", "", ";", "PartialUpdateClearance", "=", "", ";", "break", ";", "case", "CortexA17", ":", "case", "CortexA32", ":", "case", "CortexA35", ":", "case", "CortexA53", ":", "case", "CortexA55", ":", "case", "CortexA57", ":", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexR4", ":", "case", "CortexR4F", ":", "case", "CortexR5", ":", "case", "CortexR7", ":", "case", "CortexM3", ":", "case", "CortexR52", ":", "break", ";", "case", "Exynos", ":", "LdStMultipleTiming", "=", "SingleIssuePlusExtras", ";", "MaxInterleaveFactor", "=", "", ";", "if", "(", "!", "isThumb", "(", ")", ")", "PrefLoopAlignment", "=", "", ";", "break", ";", "case", "Kryo", ":", "break", ";", "case", "Krait", ":", "PreISelOperandLatencyAdjustment", "=", "", ";", "break", ";", "case", "Swift", ":", "MaxInterleaveFactor", "="], "ground_truth": ["", ";"], "File": "ARMSubtarget", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48365, "Length": 300, "Cover_Rate": 0.5725190839694656} {"Template_token": ["", "bool", "Subtarget", "::", "isAAPCS_ABI", "(", ")", "const", "{", "assert", "(", "TM", ".", "TargetABI"], "ground_truth": ["!=", "BaseTargetMachine", "::", "_ABI_UNKNOWN", ")", ";"], "File": "ARMSubtarget", "Func": "isAAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48366, "Length": 19, "Cover_Rate": 0.5135135135135135} {"Template_token": ["", "return", "TM", ".", "TargetABI", "=="], "ground_truth": ["BaseTargetMachine", "::", "_ABI_APCS", ";"], "File": "ARMSubtarget", "Func": "isAPCS_ABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48367, "Length": 9, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "bool", "Subtarget", "::", "isGVIndirectSymbol", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")"], "ground_truth": [")", "return", "true", ";"], "File": "ARMSubtarget", "Func": "isGVIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48368, "Length": 32, "Cover_Rate": 0.49230769230769234} {"Template_token": ["", "return", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "RWPI", "||", "TM", "."], "ground_truth": ["getRelocationModel", "(", ")", "==", "Reloc", "::", "ROPI_RWPI", ";"], "File": "ARMSubtarget", "Func": "isRWPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48369, "Length": 21, "Cover_Rate": 0.7} {"Template_token": ["", "return", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "RWPI", "||"], "ground_truth": ["TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "ROPI_RWPI", ";"], "File": "ARMSubtarget", "Func": "isRWPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48370, "Length": 21, "Cover_Rate": 0.7} {"Template_token": ["", "return", "TM", ".", "isTargetHardFloat", "(", ")"], "ground_truth": [";"], "File": "ARMSubtarget", "Func": "isTargetHardFloat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48371, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "bool", "Subtarget", "::", "isXRaySupported", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMSubtarget", "Func": "isXRaySupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48372, "Length": 8, "Cover_Rate": 0.34782608695652173} {"Template_token": ["", "bool", "useAA", "(", ")", "const", "override", "{", "return"], "ground_truth": ["UseAA", ";"], "File": "ARMSubtarget", "Func": "useAA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48373, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "bool", "useAA", "(", ")", "const", "override", "{", "return", "UseAA"], "ground_truth": [";"], "File": "ARMSubtarget", "Func": "useAA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48374, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "return", "TM", ".", "Options", ".", "EnableFastISel", "&&", "(", "(", "isTargetMachO", "(", ")", "&&", "!", "isThumb1Only", "(", ")", ")", "||", "(", "isTargetLinux", "(", ")", "&&", "!", "isThumb"], "ground_truth": ["(", ")", ")", "||", "(", "isTargetNaCl", "(", ")", "&&", "!", "isThumb", "(", ")", ")", ")", ";"], "File": "ARMSubtarget", "Func": "useFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48375, "Length": 42, "Cover_Rate": 0.6176470588235294} {"Template_token": ["", "bool", "Subtarget", "::", "useStride4VFPs", "(", "const", "MachineFunction", "&", "MF"], "ground_truth": [")", "const", "{"], "File": "ARMSubtarget", "Func": "useStride4VFPs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48376, "Length": 12, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "NeedsSet", "=", "false", ";", "HasLEB128", "=", "true", ";", "AbsoluteDebugSectionOffsets", "=", "true", ";", "CStringSection", "=", "", ";", "PrivateGlobalPrefix", "=", "", ";", "WeakRefDirective", "=", "", ";", "SetDirective", "=", "", ";", "DwarfRequiresFrameSection", "=", "false", ";", "DwarfAbbrevSection", "=", "", ";", "DwarfInfoSection", "=", "", ";", "DwarfLineSection", "=", "", ";", "DwarfFrameSection", "=", "", ";", "DwarfPubNamesSection", "=", "", ";", "DwarfPubTypesSection", "=", "", ";", "DwarfStrSection", "=", "", ";", "DwarfLocSection", "=", "", ";", "DwarfARangesSection", "=", "", ";", "DwarfRangesSection", "="], "ground_truth": ["", ";"], "File": "ARMTargetAsmInfo1", "Func": "ARMELFTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48377, "Length": 72, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "CStringSection", "=", "", ";", "PrivateGlobalPrefix", "=", "", ";", "WeakRefDirective", "=", "", ";", "SetDirective", "=", "", ";", "DwarfRequiresFrameSection", "=", "false", ";", "DwarfAbbrevSection", "=", "", ";", "DwarfInfoSection", "=", "", ";", "DwarfLineSection", "=", "", ";", "DwarfFrameSection", "=", "", ";", "DwarfPubNamesSection", "=", "", ";", "DwarfPubTypesSection", "=", "", ";", "DwarfStrSection", "=", "", ";", "DwarfLocSection", "=", "", ";", "DwarfARangesSection", "=", "", ";", "DwarfRangesSection", "="], "ground_truth": ["", ";"], "File": "ARMTargetAsmInfo1", "Func": "ARMELFTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48378, "Length": 60, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "BaseTAI", "::", "ConstantPoolSection", "=", "", ";", "BaseTAI", "::", "COMMDirectiveTakesAlignment", "=", "false", ";", "BaseTAI", "::", "InlineAsmStart", "=", "", ";", "BaseTAI", "::", "InlineAsmEnd", "=", "", ";", "BaseTAI", "::", "LCOMMDirective", "="], "ground_truth": ["", ";"], "File": "ARMTargetAsmInfo1", "Func": "ARMTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48379, "Length": 30, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "unsigned", "count", "=", "", ";", "while", "(", "*", "p", "&&", "isspace", "(", "*", "p", ")", "&&", "*", "p", "!=", "'\\n'", ")", "p", "++", ";", "count", "++", ";", "while", "(", "*", "p", "&&", "*", "p", "!=", "'\\n'", "&&", "strncmp", "(", "p", ",", "BaseTAI", "::", "CommentString", ",", "strlen", "(", "BaseTAI", "::", "CommentString", ")", ")", "!=", "", ")", "{", "if", "(", "*", "p", "==", "','", ")", "count"], "ground_truth": ["++", ";"], "File": "ARMTargetAsmInfo1", "Func": "countArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48380, "Length": 66, "Cover_Rate": 0.7415730337078652} {"Template_token": ["", "unsigned", "count", "=", "", ";", "while", "(", "*", "p", "&&", "isspace", "(", "*", "p", ")", "&&", "*", "p", "!=", "'\\n'", ")", "p", "++", ";", "count", "++", ";", "while", "(", "*", "p", "&&", "*", "p", "!=", "'\\n'", "&&", "strncmp", "(", "p", ",", "BaseTAI", "::", "CommentString", ",", "strlen", "(", "BaseTAI", "::", "CommentString", ")", ")", "!=", "", ")", "{", "if", "(", "*", "p", "==", "','", ")"], "ground_truth": ["count", "++", ";"], "File": "ARMTargetAsmInfo1", "Func": "countArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48381, "Length": 66, "Cover_Rate": 0.7415730337078652} {"Template_token": ["", "Data64bitsDirective", "=", "", ";", "CommentString", "=", "", ";", "COMMDirectiveTakesAlignment", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";", "AbsoluteEHSectionOffsets", "=", "false"], "ground_truth": [";"], "File": "ARMTargetAsmInfo", "Func": "ARMDarwinTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48382, "Length": 26, "Cover_Rate": 0.7027027027027027} {"Template_token": ["", "CommentString", "=", "", ";", "COMMDirectiveTakesAlignment", "=", "false", ";", "NeedsSet", "=", "false", ";", "HasLEB128", "=", "true", ";", "AbsoluteDebugSectionOffsets", "=", "true", ";", "PrivateGlobalPrefix", "=", "", ";", "WeakRefDirective", "=", "", ";", "SetDirective", "=", "", ";", "LCOMMDirective", "=", "", ";", "DwarfRequiresFrameSection", "=", "false", ";", "SupportsDebugInformation", "=", "true"], "ground_truth": [";"], "File": "ARMTargetAsmInfo", "Func": "ARMELFTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48383, "Length": 44, "Cover_Rate": 0.7457627118644068} {"Template_token": ["", "HasLEB128", "=", "true", ";", "AbsoluteDebugSectionOffsets", "=", "true", ";", "PrivateGlobalPrefix", "=", "", ";", "WeakRefDirective", "=", "", ";", "SetDirective", "=", "", ";", "LCOMMDirective", "=", "", ";", "DwarfRequiresFrameSection", "=", "false"], "ground_truth": [";"], "File": "ARMTargetAsmInfo", "Func": "ARMELFTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48384, "Length": 28, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "static", "Target", "TheBETarget", ";", "return"], "ground_truth": ["TheBETarget", ";"], "File": "ARMTargetInfo (2)", "Func": "getTheARMBETarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48385, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "static", "Target", "TheBETarget", ";", "return", "TheBETarget"], "ground_truth": [";"], "File": "ARMTargetInfo (2)", "Func": "getTheARMBETarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48386, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "Target", "&", "llvm", "::", "getTheThumbBETarget", "(", ")", "{", "static", "Target", "TheThumbBETarget", ";", "return", "TheThumbBETarget"], "ground_truth": [";"], "File": "ARMTargetInfo (2)", "Func": "getTheThumbBETarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48387, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "void", "LLVMInitializeTargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "arm", ",", "true", ">", "X", "(", "getTheLETarget", "(", ")", ",", "", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "armeb", ",", "true", ">", "Y", "(", "getTheBETarget", "(", ")", ",", "", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "thumb", ",", "true", ">", "A", "(", "getTheThumbLETarget"], "ground_truth": ["(", ")", ",", "", ",", "", ",", "", ")", ";"], "File": "ARMTargetInfo (2)", "Func": "LLVMInitializeARMTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48388, "Length": 68, "Cover_Rate": 0.7555555555555555} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "armeb", ",", "true", ">", "Y", "(", "getTheBETarget", "(", ")", ",", "", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "thumb", ",", "true", ">", "A", "(", "getTheThumbLETarget", "(", ")", ",", "", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "thumbeb", ",", "true", ">", "B", "(", "getTheThumbBETarget", "(", ")", ",", "", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMTargetInfo11", "Func": "LLVMInitializeARMTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48389, "Length": 63, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "arm", ",", "true", ">", "X", "(", "getTheLETarget", "(", ")", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "armeb", ",", "true", ">", "Y", "(", "getTheBETarget", "(", ")", ",", "", ",", "", ")", ";", "RegisterTarget", "<", "Triple", "::", "thumb", ",", "true", ">", "A", "(", "getTheThumbLETarget", "(", ")", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ARMTargetInfo14", "Func": "LLVMInitializeARMTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48390, "Length": 57, "Cover_Rate": 0.6951219512195121} {"Template_token": ["", "RegisterTarget", "<", "Triple", "::", "arm", ",", "true", ">", "X", "(", "TheTarget", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ARMTargetInfo15", "Func": "LLVMInitializeARMTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48391, "Length": 17, "Cover_Rate": 0.425} {"Template_token": ["", "void", "MCLDInitializeLDTargetInfo", "(", ")", "{", "mcld", "::", "RegisterTarget", "<", "llvm", "::", "Triple", "::", "arm", ">", "X"], "ground_truth": ["(", "TheTarget", ",", "", ")", ";"], "File": "ARMTargetInfo20", "Func": "MCLDInitializeARMLDTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48392, "Length": 22, "Cover_Rate": 0.55} {"Template_token": ["", "mcld", "::", "RegisterTarget", "<", "llvm", "::", "Triple", "::", "thumb"], "ground_truth": [">", "Y", "(", "TheThumbTarget", ",", "", ")", ";"], "File": "ARMTargetInfo20", "Func": "MCLDInitializeARMLDTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48393, "Length": 17, "Cover_Rate": 0.425} {"Template_token": ["", "addPass", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ","], "ground_truth": ["getOptLevel", "(", ")", ")", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48394, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "addPass", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ",", "getOptLevel"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48395, "Length": 14, "Cover_Rate": 0.56} {"Template_token": ["", "addPass", "(", "createUnpackMachineBundles", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "("], "ground_truth": ["F", ")", ".", "isThumb2", "(", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48396, "Length": 31, "Cover_Rate": 0.4189189189189189} {"Template_token": ["", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "!", "DisableA15SDOptimization", ")", "addPass", "(", "createA15SDOptimizerPass"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48397, "Length": 24, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]"], "ground_truth": ["(", "const", "Function", "&", "F", ")", "{"], "File": "ARMTargetMachine (2)1", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48398, "Length": 42, "Cover_Rate": 0.302158273381295} {"Template_token": ["", "Ret", "+=", "", ";", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", "||", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS", ")"], "ground_truth": ["Ret", "+=", "", ";"], "File": "ARMTargetMachine (2)1", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48399, "Length": 92, "Cover_Rate": 0.5575757575757576} {"Template_token": ["", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "Ret", "+=", "", ";", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "Ret", "+="], "ground_truth": ["", ";"], "File": "ARMTargetMachine (2)1", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48400, "Length": 66, "Cover_Rate": 0.4} {"Template_token": ["", "TargetPassConfig", "*", "BaseTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "PassConfig", "(", "this", ","], "ground_truth": ["PM", ")", ";"], "File": "ARMTargetMachine (2)1", "Func": "createPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48401, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "TargetLoweringObjectFile", ">", "createTLOF", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileCOFF", ">", "(", ")", ";", "return", "make_unique", "<", "ElfTargetObjectFile", ">", "(", ")"], "ground_truth": [";"], "File": "ARMTargetMachine (2)1", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48402, "Length": 55, "Cover_Rate": 0.9821428571428571} {"Template_token": ["", "BaseTargetMachine", "&", "getTargetMachine"], "ground_truth": ["(", ")", "const", "{"], "File": "ARMTargetMachine (2)1", "Func": "getARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48403, "Length": 7, "Cover_Rate": 0.4375} {"Template_token": ["", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "hasFnAttribute", "(", "", ")", "&&", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+"], "ground_truth": ["FS", "]", ";"], "File": "ARMTargetMachine (2)1", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48404, "Length": 77, "Cover_Rate": 0.4301675977653631} {"Template_token": ["", "TargetIRAnalysis", "BaseTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", ")"], "ground_truth": [";"], "File": "ARMTargetMachine (2)1", "Func": "getTargetIRAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48405, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "TheLETarget", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "TheBETarget", ")", ";", "RegisterTargetMachine", "<", "ThumbLETargetMachine", ">", "A", "(", "TheThumbLETarget"], "ground_truth": [")", ";"], "File": "ARMTargetMachine (2)1", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48406, "Length": 32, "Cover_Rate": 0.7619047619047619} {"Template_token": ["", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "TheBETarget", ")", ";", "RegisterTargetMachine", "<", "ThumbLETargetMachine", ">", "A", "(", "TheThumbLETarget"], "ground_truth": [")", ";"], "File": "ARMTargetMachine (2)1", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48407, "Length": 18, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":"], "ground_truth": ["BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", "{"], "File": "ARMTargetMachine (2)1", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48408, "Length": 65, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", "{", "initAsmInfo", "(", ")"], "ground_truth": [";"], "File": "ARMTargetMachine (2)1", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48409, "Length": 69, "Cover_Rate": 0.9857142857142858} {"Template_token": ["", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")"], "ground_truth": [";"], "File": "ARMTargetMachine (2)", "Func": "getObjFileLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48410, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "PM", ".", "add", "(", "createBasicTargetTransformInfoPass", "(", "getTargetLowering", "(", ")", ")", ")", ";", "PM", ".", "add", "(", "createTargetTransformInfoPass", "(", "this", ")"], "ground_truth": [")", ";"], "File": "ARMTargetMachine100", "Func": "addAnalysisPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48411, "Length": 22, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "TM", "->", "Options", ".", "EnableFastISel", ")"], "ground_truth": ["addPass", "(", "createGlobalBaseRegPass", "(", ")", ")", ";"], "File": "ARMTargetMachine100", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48412, "Length": 38, "Cover_Rate": 0.6031746031746031} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", "->", "getTargetLowering", "("], "ground_truth": [")", ")", ")", ";"], "File": "ARMTargetMachine100", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48413, "Length": 33, "Cover_Rate": 0.8918918918918919} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", "->", "getTargetLowering", "(", ")", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMTargetMachine100", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48414, "Length": 29, "Cover_Rate": 0.7837837837837838} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "printAndVerify", "(", "", ")", ";", "}", "if", "(", "(", "DisableA15SDOptimization", "||", "!", "getSubtarget", "(", ")", ".", "isCortexA15", "(", ")", ")", "&&", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::"], "ground_truth": ["None", ")", "{"], "File": "ARMTargetMachine100", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48415, "Length": 76, "Cover_Rate": 0.562962962962963} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "printAndVerify", "(", "", ")", ";", "}", "if", "(", "(", "DisableA15SDOptimization", "||", "!", "getSubtarget", "(", ")", ".", "isCortexA15", "(", ")", ")", "&&", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")"], "ground_truth": ["addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "File": "ARMTargetMachine100", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48416, "Length": 111, "Cover_Rate": 0.8222222222222222} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this"], "ground_truth": ["->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";"], "File": "ARMTargetMachine100", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48417, "Length": 100, "Cover_Rate": 0.9900990099009901} {"Template_token": ["", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "*", "this", ",", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", ""], "ground_truth": ["", ")", ";"], "File": "ARMTargetMachine100", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48418, "Length": 52, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ","], "ground_truth": ["CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DL", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":"], "File": "ARMTargetMachine100", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48419, "Length": 79, "Cover_Rate": 0.541095890410959} {"Template_token": ["", "return", "*", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine100", "Func": "getARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48420, "Length": 10, "Cover_Rate": 0.5263157894736842} {"Template_token": ["", "RegisterTargetMachine", "<", "ThumbTargetMachine", ">"], "ground_truth": ["Y", "(", "TheThumbTarget", ")", ";"], "File": "ARMTargetMachine100", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48421, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "RegisterTargetMachine", "<", "ThumbTargetMachine", ">", "Y", "("], "ground_truth": ["TheThumbTarget", ")", ";"], "File": "ARMTargetMachine100", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48422, "Length": 9, "Cover_Rate": 0.375} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DL", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "std", "::", "string", "(", "", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2"], "ground_truth": ["(", ")", "?", "new", "FrameLowering", "(", "*", "this", ",", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ",", "Subtarget", ")", ")", "{"], "File": "ARMTargetMachine100", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48423, "Length": 176, "Cover_Rate": 0.9943502824858758} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "true", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createParallelDSPPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMTargetMachine101", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48424, "Length": 115, "Cover_Rate": 0.7666666666666667} {"Template_token": ["", "addPass", "(", "createBreakFalseDeps", "(", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "}", "addPass", "(", "createMVEVPTBlockPass", "(", ")", ")", ";", "addPass", "(", "createThumb2ITBlockPass", "(", ")"], "ground_truth": [")", ";"], "File": "ARMTargetMachine101", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48425, "Length": 108, "Cover_Rate": 0.7397260273972602} {"Template_token": ["", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";", "std", "::", "string", "Key", "=", "CPU", "+", "FS", ";", "if", "(", "F", ".", "hasMinSize", "(", ")", ")", "Key", "+=", "", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "F", ".", "hasMinSize", "(", ")", ")", ";", "if", "(", "!", "I", "->", "isThumb", "(", ")", "&&", "!", "I", "->", "hasOps", "(", ")", ")", "F", ".", "getContext", "(", ")", ".", "emitError", "(", "", "+", "F", ".", "getName", "(", ")", "+", "", "", ")", ";", "}", "return", "I", "."], "ground_truth": ["get", "(", ")", ";"], "File": "ARMTargetMachine101", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48426, "Length": 198, "Cover_Rate": 0.8497854077253219} {"Template_token": ["", "const", "Subtarget", "*", "BaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", "."], "ground_truth": ["getValueAsString", "(", ")", "==", "", ";"], "File": "ARMTargetMachine101", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48427, "Length": 104, "Cover_Rate": 0.44635193133047213} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeCodeGenPreparePass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";", "initializeMVEVPTBlockPass", "(", "Registry"], "ground_truth": [")", ";"], "File": "ARMTargetMachine101", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48428, "Length": 105, "Cover_Rate": 0.9459459459459459} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "true", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createParallelDSPPass", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine102", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48429, "Length": 96, "Cover_Rate": 0.5680473372781065} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "{", "if", "(", "isTargetHardFloat", "(", ")", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "else", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "}", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "NoTrapAfterNoreturn", "=", "true", ";", "}", "setSupportsDebugEntryValues", "(", "true", ")", ";", "initAsmInfo", "(", ")"], "ground_truth": [";"], "File": "ARMTargetMachine102", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48430, "Length": 293, "Cover_Rate": 0.9965986394557823} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry"], "ground_truth": [")", ";"], "File": "ARMTargetMachine102", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48431, "Length": 74, "Cover_Rate": 0.6379310344827587} {"Template_token": ["", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", ";", "}", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None"], "ground_truth": [")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";"], "File": "ARMTargetMachine103", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48432, "Length": 35, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "addPass", "(", "createLowOverheadLoopsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "addPass", "(", "createCFGuardLongjmpPass"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMTargetMachine103", "Func": "addPreEmitPass2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48433, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "void", "PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createMVEVPTOptimisationsPass", "(", ")", ")", ";", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "!", "DisableA15SDOptimization", ")", "addPass", "(", "createA15SDOptimizerPass"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMTargetMachine103", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48434, "Length": 56, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createMVEVPTOptimisationsPass", "(", ")"], "ground_truth": [")", ";"], "File": "ARMTargetMachine103", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48435, "Length": 18, "Cover_Rate": 0.3103448275862069} {"Template_token": ["", "std", "::", "string", "FS", "=", "FSAttr", ".", "isValid", "(", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";", "std", "::", "string", "Key", "=", "CPU", "+", "FS", ";", "if", "(", "F", ".", "hasMinSize", "(", ")", ")", "Key"], "ground_truth": ["+=", "", ";"], "File": "ARMTargetMachine103", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48436, "Length": 76, "Cover_Rate": 0.3377777777777778} {"Template_token": ["", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "F", ".", "hasMinSize", "(", ")", ")", ";", "if", "(", "!", "I", "->", "isThumb", "(", ")", "&&", "!", "I", "->", "hasOps", "(", ")", ")", "F", ".", "getContext", "(", ")", ".", "emitError", "("], "ground_truth": ["", "+", "F", ".", "getName", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine103", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48437, "Length": 83, "Cover_Rate": 0.3688888888888889} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";", "initializeMVEVPTBlockPass", "(", "Registry", ")", ";", "initializeMVEVPTOptimisationsPass", "(", "Registry", ")", ";", "initializeMVETailPredicationPass", "(", "Registry"], "ground_truth": [")", ";"], "File": "ARMTargetMachine103", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48438, "Length": 110, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "hasMinSize", "(", ")", "||", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createIfConverter", "(", "[", "]", "("], "ground_truth": ["const", "MachineFunction", "&", "MF", ")", "{"], "File": "ARMTargetMachine104", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48439, "Length": 83, "Cover_Rate": 0.415} {"Template_token": ["", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeBranchTargetsPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";", "initializeMVEVPTBlockPass", "(", "Registry", ")", ";", "initializeMVETPAndVPTOptimisationsPass", "("], "ground_truth": ["Registry", ")", ";"], "File": "ARMTargetMachine104", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48440, "Length": 116, "Cover_Rate": 0.7891156462585034} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeCodeGenPreparePass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry"], "ground_truth": [")", ";"], "File": "ARMTargetMachine105", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48441, "Length": 100, "Cover_Rate": 0.8264462809917356} {"Template_token": ["", "bool", "PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "printAndVerify", "(", "", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine106", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48442, "Length": 119, "Cover_Rate": 0.9754098360655737} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options"], "ground_truth": [",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "Options", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "File": "ARMTargetMachine106", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48443, "Length": 82, "Cover_Rate": 0.7961165048543689} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DL", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this"], "ground_truth": [")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "File": "ARMTargetMachine106", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48444, "Length": 119, "Cover_Rate": 0.8095238095238095} {"Template_token": ["", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "std", "::", "string", "(", "", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{", "initAsmInfo", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine106", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48445, "Length": 66, "Cover_Rate": 0.37714285714285717} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "CM", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "Subtarget", ".", "isTargetGNUAEABI", "(", ")", "||", "Subtarget", ".", "isTargetMuslAEABI", "(", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::"], "ground_truth": ["EABI5", ";"], "File": "ARMTargetMachine107", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48446, "Length": 207, "Cover_Rate": 0.9904306220095693} {"Template_token": ["", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "Subtarget", ".", "isTargetGNUAEABI", "(", ")", "||", "Subtarget", ".", "isTargetMuslAEABI", "(", ")", ")", "this"], "ground_truth": ["->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";"], "File": "ARMTargetMachine107", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48447, "Length": 73, "Cover_Rate": 0.3492822966507177} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", "{", "initAsmInfo", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString"], "ground_truth": ["(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine107", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48448, "Length": 95, "Cover_Rate": 0.9895833333333334} {"Template_token": ["", "if", "(", "*", "RM", "==", "Reloc", "::", "DynamicNoPIC", "&&", "!", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "Reloc", "::", "Static", ";", "return", "*", "RM"], "ground_truth": [";"], "File": "ARMTargetMachine107", "Func": "getEffectiveRelocModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48449, "Length": 25, "Cover_Rate": 0.35714285714285715} {"Template_token": ["", "const", "Subtarget", "*", "BaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")"], "ground_truth": [".", "str", "(", ")", ":", "TargetCPU", ";"], "File": "ARMTargetMachine107", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48450, "Length": 61, "Cover_Rate": 0.3546511627906977} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "}", "addPass", "(", "createThumb2ITBlockPass", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine108", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48451, "Length": 125, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ";", "GISelAccessor", "*", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "GISelActualAccessor", "*", "GISel", "=", "new", "GISelActualAccessor", "(", ")", ";", "GISel", "->", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "I", "->", "getTargetLowering", "("], "ground_truth": [")", ")", ")", ";"], "File": "ARMTargetMachine108", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48452, "Length": 175, "Cover_Rate": 0.6457564575645757} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "ThumbLETargetMachine", ">", "A", "("], "ground_truth": ["getTheThumbLETarget", "(", ")", ")", ";"], "File": "ARMTargetMachine108", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48453, "Length": 33, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "bool", "PassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetMachine109", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48454, "Length": 26, "Cover_Rate": 0.9629629629629629} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")"], "ground_truth": [")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";"], "File": "ARMTargetMachine109", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48455, "Length": 29, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "IfConverterID", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")"], "ground_truth": ["PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "File": "ARMTargetMachine109", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48456, "Length": 98, "Cover_Rate": 0.8032786885245902} {"Template_token": ["", "bool", "PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createExecutionDependencyFixPass"], "ground_truth": ["(", "&", "", ")", ")", ";"], "File": "ARMTargetMachine109", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48457, "Length": 59, "Cover_Rate": 0.48360655737704916} {"Template_token": ["", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "("], "ground_truth": [")", "+", "", "", ")", ";"], "File": "ARMTargetMachine109", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48458, "Length": 69, "Cover_Rate": 0.46308724832214765} {"Template_token": ["", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+"], "ground_truth": ["Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine109", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48459, "Length": 69, "Cover_Rate": 0.46308724832214765} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "std", "::", "string", "(", "", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ","], "ground_truth": ["FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "File": "ARMTargetMachine109", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48460, "Length": 176, "Cover_Rate": 0.9943502824858758} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "true", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createMVEGatherScatterLoweringPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "("], "ground_truth": ["createParallelDSPPass", "(", ")", ")", ";"], "File": "ARMTargetMachine10", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48461, "Length": 103, "Cover_Rate": 0.5852272727272727} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";", "addPass", "(", "createLowOverheadLoopsPass", "(", ")"], "ground_truth": [")", ";"], "File": "ARMTargetMachine10", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48462, "Length": 31, "Cover_Rate": 0.3229166666666667} {"Template_token": ["", "void", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", ";", "}", ")"], "ground_truth": [")", ";"], "File": "ARMTargetMachine10", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48463, "Length": 45, "Cover_Rate": 0.46875} {"Template_token": ["", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "}", "addPass", "(", "createMVEVPTBlockPass", "(", ")", ")", ";", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "PostMachineSchedulerID", ")"], "ground_truth": [";"], "File": "ARMTargetMachine10", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48464, "Length": 64, "Cover_Rate": 0.3764705882352941} {"Template_token": ["", "bool", "isMachineVerifierClean", "("], "ground_truth": [")", "const", "override", "{"], "File": "ARMTargetMachine10", "Func": "isMachineVerifierClean", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48465, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry"], "ground_truth": [")", ";"], "File": "ARMTargetMachine10", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48466, "Length": 57, "Cover_Rate": 0.4672131147540984} {"Template_token": ["", "printAndVerify", "(", "", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")"], "ground_truth": [")", "addPass", "(", "IfConverterID", ")", ";"], "File": "ARMTargetMachine11", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48467, "Length": 64, "Cover_Rate": 0.49612403100775193} {"Template_token": ["", "virtual", "const", "FrameInfo", "*", "getFrameInfo", "("], "ground_truth": [")", "const", "{"], "File": "ARMTargetMachine11", "Func": "getFrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48468, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "virtual", "const", "FrameInfo", "*", "getFrameInfo", "("], "ground_truth": [")", "const", "{"], "File": "ARMTargetMachine11", "Func": "getFrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48469, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "const", "Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&"], "ground_truth": ["Subtarget", ";"], "File": "ARMTargetMachine12", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48470, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "virtual", "TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{", "return", "const_cast", "<", "TargetLowering", "*", ">", "(", "&"], "ground_truth": ["TLInfo", ")", ";"], "File": "ARMTargetMachine13", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48471, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "void", "registerAsmPrinter", "(", "AsmPrinterCtorFn", "F"], "ground_truth": [")", "{"], "File": "ARMTargetMachine13", "Func": "registerAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48472, "Length": 8, "Cover_Rate": 0.6153846153846154} {"Template_token": ["", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "-", "", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine14", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48473, "Length": 118, "Cover_Rate": 0.9365079365079365} {"Template_token": ["", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "-", "", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM"], "ground_truth": ["->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";"], "File": "ARMTargetMachine14", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48474, "Length": 75, "Cover_Rate": 0.5952380952380952} {"Template_token": ["", "void", "PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "addPass", "(", "new", "ExecutionDepsFix", "(", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")"], "ground_truth": [";"], "File": "ARMTargetMachine14", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48475, "Length": 91, "Cover_Rate": 0.6893939393939394} {"Template_token": ["", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "Subtarget", ".", "isTargetGNUAEABI", "(", ")", "||", "Subtarget", ".", "isTargetMuslAEABI", "(", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "initAsmInfo", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isThumb", "(", ")", "&&", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "("], "ground_truth": [")", "+", "", "", ")", ";"], "File": "ARMTargetMachine14", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48476, "Length": 119, "Cover_Rate": 0.4897119341563786} {"Template_token": ["", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "Subtarget", ".", "isTargetGNUAEABI", "(", ")", "||", "Subtarget", ".", "isTargetMuslAEABI", "(", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "initAsmInfo", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isThumb", "(", ")", "&&", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+"], "ground_truth": ["Subtarget", ".", "getCPUString", "(", ")", "+", "", "", ")", ";"], "File": "ARMTargetMachine14", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48477, "Length": 89, "Cover_Rate": 0.3662551440329218} {"Template_token": ["", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";", "return", "DAG"], "ground_truth": [";"], "File": "ARMTargetMachine14", "Func": "createMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48478, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU"], "ground_truth": ["+", "FS", "]", ";"], "File": "ARMTargetMachine14", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48479, "Length": 107, "Cover_Rate": 0.39194139194139194} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")"], "ground_truth": [";"], "File": "ARMTargetMachine14", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48480, "Length": 60, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "("], "ground_truth": ["Registry", ")", ";"], "File": "ARMTargetMachine14", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48481, "Length": 75, "Cover_Rate": 0.872093023255814} {"Template_token": ["", "bool", "PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createISelDag", "(", "getTargetMachine", "(", ")"], "ground_truth": [",", "getOptLevel", "(", ")", ")", ")", ";"], "File": "ARMTargetMachine15", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48482, "Length": 21, "Cover_Rate": 0.42} {"Template_token": ["", "bool", "PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createISelDag", "(", "getTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", "&&", "TM", "->", "Options", ".", "EnableFastISel", ")", "addPass", "(", "createGlobalBaseRegPass", "(", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetMachine15", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48483, "Length": 49, "Cover_Rate": 0.98} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "("], "ground_truth": ["createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{"], "File": "ARMTargetMachine15", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48484, "Length": 115, "Cover_Rate": 0.7876712328767124} {"Template_token": ["", "const", "FrameLowering", "*", "getFrameLowering"], "ground_truth": ["(", ")", "const", "override", "{"], "File": "ARMTargetMachine15", "Func": "getFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48485, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "const", "InstrInfo", "*", "getInstrInfo", "("], "ground_truth": [")", "const", "override", "{"], "File": "ARMTargetMachine15", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48486, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "JITInfo", "*", "getJITInfo", "(", ")", "override", "{", "return", "&"], "ground_truth": ["JITInfo", ";"], "File": "ARMTargetMachine15", "Func": "getJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48487, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "JITInfo", "*", "getJITInfo", "(", ")", "override", "{", "return", "&"], "ground_truth": ["JITInfo", ";"], "File": "ARMTargetMachine15", "Func": "getJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48488, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo"], "ground_truth": ["(", ")", ";"], "File": "ARMTargetMachine15", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48489, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "if", "(", "DefRelocModel", "==", "Reloc", "::", "Default", ")", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";", "PM", ".", "add", "(", "createObjectCodeEmitterPass", "(", "*"], "ground_truth": ["this", ",", "OCE", ")", ")", ";"], "File": "ARMTargetMachine16", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48490, "Length": 28, "Cover_Rate": 0.5490196078431373} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt"], "ground_truth": ["::", "Level", "OptLevel", ")", "{"], "File": "ARMTargetMachine16", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48491, "Length": 15, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableLdStOpti", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableIfConversion", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createConstantIslandPass", "(", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMTargetMachine16", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48492, "Length": 94, "Cover_Rate": 0.8545454545454545} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONPreAllocPass", "(", ")", ")", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableLdStOpti", "&&", "!", "Subtarget", ".", "isThumb", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMTargetMachine16", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48493, "Length": 63, "Cover_Rate": 0.984375} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableLdStOpti", "&&", "!", "Subtarget", ".", "isThumb", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine16", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48494, "Length": 31, "Cover_Rate": 0.484375} {"Template_token": ["", "PM", ".", "add", "(", "createObjectCodeEmitterPass", "(", "*", "this"], "ground_truth": [",", "OCE", ")", ")", ";"], "File": "ARMTargetMachine16", "Func": "addSimpleCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48495, "Length": 13, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addSimpleCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "ObjectCodeEmitter"], "ground_truth": ["&", "OCE", ")", "{"], "File": "ARMTargetMachine16", "Func": "addSimpleCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48496, "Length": 19, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "isThumb", ")", ",", "FrameInfo", "(", "Subtarget", ")", ",", "JITInfo"], "ground_truth": ["(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "File": "ARMTargetMachine16", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48497, "Length": 61, "Cover_Rate": 0.8970588235294118} {"Template_token": ["", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Darwin", ":", "return", "new", "DarwinTargetAsmInfo", "(", ")", ";", "default", ":", "return", "new", "ELFTargetAsmInfo", "(", ")"], "ground_truth": [";"], "File": "ARMTargetMachine16", "Func": "createTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48498, "Length": 28, "Cover_Rate": 0.5283018867924528} {"Template_token": ["", "return", "&"], "ground_truth": ["Subtarget", ";"], "File": "ARMTargetMachine16", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48499, "Length": 4, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "const", "Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&"], "ground_truth": ["Subtarget", ";"], "File": "ARMTargetMachine16", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48500, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "RegisterAsmInfoFn", "A", "(", "TheTarget", ",", "createTargetAsmInfo", ")", ";", "RegisterAsmInfoFn", "B", "(", "TheThumbTarget", ","], "ground_truth": ["createTargetAsmInfo", ")", ";"], "File": "ARMTargetMachine16", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48501, "Length": 16, "Cover_Rate": 0.4} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "true", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ","], "ground_truth": ["TLInfo", "(", "*", "this", ")", "{"], "File": "ARMTargetMachine16", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48502, "Length": 99, "Cover_Rate": 0.99} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine17", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48503, "Length": 28, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "STTI", "("], "ground_truth": ["&", "TLInfo", ")", ",", "VTTI", "(", "&", "TLInfo", ")", "{"], "File": "ARMTargetMachine17", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48504, "Length": 52, "Cover_Rate": 0.33548387096774196} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "addPass", "(", "createConstantIslandPass", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine18", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48505, "Length": 24, "Cover_Rate": 0.3116883116883117} {"Template_token": ["", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";", "bool", "MergeExternalByDefault", "=", "!", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ";", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ",", "OnlyOptimizeForSize", ",", "MergeExternalByDefault", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createHardwareLoopsPass", "(", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMTargetMachine18", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48506, "Length": 74, "Cover_Rate": 0.6788990825688074} {"Template_token": ["", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry"], "ground_truth": [")", ";"], "File": "ARMTargetMachine18", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48507, "Length": 43, "Cover_Rate": 0.3706896551724138} {"Template_token": ["", "virtual", "const", "FrameInfo", "*"], "ground_truth": ["getFrameInfo", "(", ")", "const", "{"], "File": "ARMTargetMachine19", "Func": "getFrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48508, "Length": 9, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "return", "FrameInfo", ".", "get"], "ground_truth": ["(", ")", ";"], "File": "ARMTargetMachine19", "Func": "getFrameInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48509, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "void", "PassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createTypePromotionPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine1", "Func": "addCodeGenPrepare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48510, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMTargetMachine1", "Func": "addGlobalInstructionSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48511, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "SimplifyCFGOptions", "(", ")", ".", "hoistCommonInsts", "(", "true", ")", ".", "sinkCommonInsts", "(", "true", ")", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createMVEGatherScatterLoweringPass", "(", ")", ")", ";", "addPass", "(", "createMVELaneInterleavingPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createParallelDSPPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")"], "ground_truth": ["addPass", "(", "createCFGuardCheckPass", "(", ")", ")", ";"], "File": "ARMTargetMachine1", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48512, "Length": 179, "Cover_Rate": 0.9572192513368984} {"Template_token": ["", "bool", "PassConfig", "::"], "ground_truth": ["addIRTranslator", "(", ")", "{"], "File": "ARMTargetMachine1", "Func": "addIRTranslator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48513, "Length": 7, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "bool", "PassConfig", "::", "addIRTranslator", "("], "ground_truth": [")", "{"], "File": "ARMTargetMachine1", "Func": "addIRTranslator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48514, "Length": 7, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", "{", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";", "bool", "MergeExternalByDefault", "=", "!", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ";", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ",", "OnlyOptimizeForSize", ",", "MergeExternalByDefault", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createHardwareLoopsPass", "(", ")", ")", ";", "addPass", "(", "createMVETailPredicationPass", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine1", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48515, "Length": 113, "Cover_Rate": 0.904} {"Template_token": ["", "addPass", "(", "new", "ExecutionDomainFix", "(", ")", ")", ";", "addPass", "(", "createBreakFalseDeps", "(", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "hasMinSize", "(", ")", "||", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "}", "addPass", "(", "createMVEVPTBlockPass", "(", ")", ")", ";", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "PostMachineSchedulerID", ")", ";", "addPass", "(", "&", "PostRASchedulerID", ")", ";", "}", "addPass", "(", "createIndirectThunks", "(", ")", ")"], "ground_truth": [";"], "File": "ARMTargetMachine1", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48516, "Length": 163, "Cover_Rate": 0.815} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "{", "if", "(", "isTargetHardFloat", "(", ")", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "else", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "}", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI"], "ground_truth": ["::", "EABI5", ";"], "File": "ARMTargetMachine1", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48517, "Length": 257, "Cover_Rate": 0.8453947368421053} {"Template_token": ["", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", "||", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "return", "Ret"], "ground_truth": [";"], "File": "ARMTargetMachine1", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48518, "Length": 72, "Cover_Rate": 0.4311377245508982} {"Template_token": ["", "std", "::", "string", "Ret", ";", "if", "(", "isLittle", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", "||", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "return", "Ret"], "ground_truth": [";"], "File": "ARMTargetMachine1", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48519, "Length": 131, "Cover_Rate": 0.7844311377245509} {"Template_token": ["", "static", "std", "::", "unique_ptr", "<", "TargetLoweringObjectFile", ">", "createTLOF", "(", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "std", "::", "make_unique", "<", "TargetLoweringObjectFileMachO", ">"], "ground_truth": ["(", ")", ";"], "File": "ARMTargetMachine1", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48520, "Length": 33, "Cover_Rate": 0.532258064516129} {"Template_token": ["", "std", "::", "unique_ptr", "<", "CSEConfigBase", ">", "PassConfig", "::", "getCSEConfig", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMTargetMachine1", "Func": "getCSEConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48521, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "return", "getStandardCSEConfigForOpt", "(", "TM", "->", "getOptLevel", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine1", "Func": "getCSEConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48522, "Length": 10, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry"], "ground_truth": [")", ";"], "File": "ARMTargetMachine1", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48523, "Length": 80, "Cover_Rate": 0.5633802816901409} {"Template_token": ["", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";", "initializeMVEVPTBlockPass", "(", "Registry", ")", ";", "initializeMVETPAndVPTOptimisationsPass", "(", "Registry", ")", ";", "initializeMVETailPredicationPass", "(", "Registry", ")", ";", "initializeLowOverheadLoopsPass", "(", "Registry", ")", ";", "initializeBlockPlacementPass", "(", "Registry", ")", ";", "initializeMVEGatherScatterLoweringPass", "(", "Registry", ")", ";", "initializeSLSHardeningPass", "(", "Registry", ")", ";", "initializeMVELaneInterleavingPass", "(", "Registry"], "ground_truth": [")", ";"], "File": "ARMTargetMachine1", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48524, "Length": 65, "Cover_Rate": 0.45774647887323944} {"Template_token": ["", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMTargetMachine22", "Func": "getDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48525, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "virtual", "const", "VectorTargetTransformInfo", "*", "getVectorTargetTransformInfo", "("], "ground_truth": [")", "const", "{"], "File": "ARMTargetMachine22", "Func": "getVectorTargetTransformInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48526, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry"], "ground_truth": [")", ";"], "File": "ARMTargetMachine22", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48527, "Length": 65, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "RegisterTargetMachine", "<", "LETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "B", "(", "getTheThumbBETarget", "(", ")", ")", ";", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::"], "ground_truth": ["getPassRegistry", "(", ")", ";"], "File": "ARMTargetMachine22", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48528, "Length": 44, "Cover_Rate": 0.4835164835164835} {"Template_token": ["", "PM", ".", "add", "(", "createISelDag", "(", "*", "this"], "ground_truth": [",", "OptLevel", ")", ")", ";"], "File": "ARMTargetMachine23", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48529, "Length": 13, "Cover_Rate": 0.40625} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "&&", "!", "Subtarget", ".", "prefers32BitThumb", "(", ")", ")", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createConstantIslandPass", "(", ")"], "ground_truth": [")", ";"], "File": "ARMTargetMachine23", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48530, "Length": 33, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetMachine23", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48531, "Length": 23, "Cover_Rate": 0.5897435897435898} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetMachine23", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48532, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine23", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48533, "Length": 28, "Cover_Rate": 0.45901639344262296} {"Template_token": ["", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONMoveFixPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine23", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48534, "Length": 75, "Cover_Rate": 0.635593220338983} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")"], "ground_truth": ["+", "", "", ")", ";"], "File": "ARMTargetMachine23", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48535, "Length": 100, "Cover_Rate": 0.9900990099009901} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")", "+"], "ground_truth": ["", "", ")", ";"], "File": "ARMTargetMachine23", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48536, "Length": 100, "Cover_Rate": 0.9900990099009901} {"Template_token": ["", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Darwin", ":", "return", "new", "MCAsmInfoDarwin", "(", ")", ";", "default", ":", "return", "new", "ELFMCAsmInfo", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine23", "Func": "createMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48537, "Length": 28, "Cover_Rate": 0.56} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "true", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "std", "::", "string", "(", "", "", "", ")", ")", ",", "TLInfo", "("], "ground_truth": ["*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{"], "File": "ARMTargetMachine23", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48538, "Length": 107, "Cover_Rate": 0.9907407407407407} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "true", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?"], "ground_truth": ["std", "::", "string", "(", "", "", "", ")", ":"], "File": "ARMTargetMachine23", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48539, "Length": 85, "Cover_Rate": 0.7870370370370371} {"Template_token": ["", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::"], "ground_truth": ["EABI5", ";"], "File": "ARMTargetMachine24", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48540, "Length": 99, "Cover_Rate": 0.31629392971246006} {"Template_token": ["", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "("], "ground_truth": ["Registry", ")", ";"], "File": "ARMTargetMachine24", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48541, "Length": 30, "Cover_Rate": 0.3125} {"Template_token": ["", "bool", "targetSchedulesPostRAScheduling", "(", ")", "const", "override", "{", "return"], "ground_truth": ["true", ";", "}"], "File": "ARMTargetMachine24", "Func": "targetSchedulesPostRAScheduling", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48542, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "bool", "targetSchedulesPostRAScheduling", "(", ")", "const", "override"], "ground_truth": ["{", "return", "true", ";", "}"], "File": "ARMTargetMachine24", "Func": "targetSchedulesPostRAScheduling", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48543, "Length": 11, "Cover_Rate": 1.0} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "hasAnyDataBarrier", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses"], "ground_truth": ["(", ")", ";"], "File": "ARMTargetMachine25", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48544, "Length": 52, "Cover_Rate": 0.5909090909090909} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&"], "ground_truth": ["UnpackMachineBundlesID", ")", ";"], "File": "ARMTargetMachine25", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48545, "Length": 24, "Cover_Rate": 0.41379310344827586} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA15", "(", ")", "&&", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "!", "DisableA15SDOptimization", ")", "{", "addPass", "(", "createA15SDOptimizerPass", "(", ")"], "ground_truth": [")", ";"], "File": "ARMTargetMachine25", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48546, "Length": 62, "Cover_Rate": 0.6966292134831461} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", "&&", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&", "IfConverterID"], "ground_truth": [")", ";"], "File": "ARMTargetMachine25", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48547, "Length": 82, "Cover_Rate": 0.6356589147286822} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", "&&", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&", "IfConverterID"], "ground_truth": [")", ";"], "File": "ARMTargetMachine25", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48548, "Length": 44, "Cover_Rate": 0.34108527131782945} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "Triple", "(", "TT", ")", ",", "CPU", ",", "Options", ")", ")", ",", "DL", "(", "computeDataLayout", "("], "ground_truth": ["Triple", "(", "TT", ")", ",", "TargetABI", ",", "isLittle", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "Triple", "(", "getTargetTriple", "(", ")", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{"], "File": "ARMTargetMachine25", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48549, "Length": 123, "Cover_Rate": 0.7987012987012987} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", "{", "initAsmInfo", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine25", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48550, "Length": 67, "Cover_Rate": 0.7362637362637363} {"Template_token": ["", "Attribute", "CPUAttr", "=", "FnAttrs", ".", "getAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "", ")", ";", "Attribute", "FSAttr", "=", "FnAttrs", ".", "getAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "Attribute", "SFAttr", "=", "FnAttrs", ".", "getAttribute", "(", "AttributeSet", "::"], "ground_truth": ["FunctionIndex", ",", "", ")", ";"], "File": "ARMTargetMachine25", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48551, "Length": 96, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "TargetIRAnalysis", "BaseTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "TTIImpl", "("], "ground_truth": ["this", ",", "F", ")", ")", ";", "}", ")", ";"], "File": "ARMTargetMachine25", "Func": "getTargetIRAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48552, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", "{", "initAsmInfo", "(", ")"], "ground_truth": [";"], "File": "ARMTargetMachine25", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48553, "Length": 67, "Cover_Rate": 0.9852941176470589} {"Template_token": ["", "bool", "TargetMachine", "::", "addAssemblyEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "Verbose", ",", "raw_ostream", "&", "Out", ")", "{", "assert", "(", "AsmPrinterCtor", "&&", "", ")", ";", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "Out", ",", "*"], "ground_truth": ["this", ",", "OptLevel", ",", "Verbose", ")", ")", ";"], "File": "ARMTargetMachine26", "Func": "addAssemblyEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48554, "Length": 50, "Cover_Rate": 0.9259259259259259} {"Template_token": ["", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "Out"], "ground_truth": [",", "*", "this", ",", "OptLevel", ",", "Verbose", ")", ")", ";"], "File": "ARMTargetMachine26", "Func": "addAssemblyEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48555, "Length": 21, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "bool", "TargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "DumpAsm", ",", "JITCodeEmitter", "&", "JCE", ")", "{", "if", "(", "DefRelocModel", "==", "Reloc", "::", "Default", ")", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";", "PM", ".", "add", "(", "createJITCodeEmitterPass", "(", "*", "this", ",", "JCE", ")", ")", ";", "if", "(", "DumpAsm", ")", "{", "assert", "(", "AsmPrinterCtor", "&&", "", ")", ";", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "errs", "(", ")", ",", "*", "this", ",", "OptLevel", ","], "ground_truth": ["true", ")", ")", ";"], "File": "ARMTargetMachine26", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48556, "Length": 85, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "PM", ".", "add", "(", "createISelDag"], "ground_truth": ["(", "*", "this", ")", ")", ";"], "File": "ARMTargetMachine26", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48557, "Length": 11, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableIfConversion", "&&", "!", "Subtarget", ".", "isThumb"], "ground_truth": ["(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";"], "File": "ARMTargetMachine26", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48558, "Length": 27, "Cover_Rate": 0.32926829268292684} {"Template_token": ["", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "errs", "(", ")", ","], "ground_truth": ["*", "this", ",", "OptLevel", ",", "true", ")", ")", ";"], "File": "ARMTargetMachine26", "Func": "addSimpleCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48559, "Length": 23, "Cover_Rate": 0.30666666666666664} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "Subtarget", "(", "M", ",", "FS", ",", "isThumb", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "(", "isThumb", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", ")", ")", ":", "(", "isThumb", "?", "std", "::", "string"], "ground_truth": ["(", "", "", ")", ":"], "File": "ARMTargetMachine26", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48560, "Length": 67, "Cover_Rate": 0.6504854368932039} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "Subtarget", "(", "M", ",", "FS", ",", "isThumb", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "(", "isThumb", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", ")", ")", ":", "(", "isThumb", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", ")", ")", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "FrameInfo", "(", "Subtarget", ")", ",", "JITInfo", "(", ")"], "ground_truth": [",", "TLInfo", "(", "*", "this", ")", "{"], "File": "ARMTargetMachine26", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48561, "Length": 96, "Cover_Rate": 0.9320388349514563} {"Template_token": ["", "const", "TargetAsmInfo", "*", "TargetMachine", "::", "createTargetAsmInfo", "(", ")", "const", "{", "switch", "(", "Subtarget", ".", "TargetType"], "ground_truth": [")", "{"], "File": "ARMTargetMachine26", "Func": "createTargetAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48562, "Length": 17, "Cover_Rate": 0.3090909090909091} {"Template_token": ["", "void", "BaseTargetMachine", "::", "addAnalysisPasses", "("], "ground_truth": ["PassManagerBase", "&", "PM", ")", "{"], "File": "ARMTargetMachine27", "Func": "addAnalysisPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48563, "Length": 10, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "void", "BaseTargetMachine", "::", "addAnalysisPasses", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createBasicTargetTransformInfoPass", "(", "this", ")", ")", ";", "PM", ".", "add", "(", "createTargetTransformInfoPass", "(", "this"], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine27", "Func": "addAnalysisPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48564, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA15", "(", ")", "&&", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "!", "DisableA15SDOptimization", ")", "{", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ARMTargetMachine27", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48565, "Length": 93, "Cover_Rate": 0.9207920792079208} {"Template_token": ["", "printAndVerify", "(", "", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", "&&", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&", "IfConverterID"], "ground_truth": [")", ";"], "File": "ARMTargetMachine27", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48566, "Length": 88, "Cover_Rate": 0.5866666666666667} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", "&&", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "}", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "createThumb2ITBlockPass", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine27", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48567, "Length": 51, "Cover_Rate": 0.34} {"Template_token": ["", "bool", "PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMTargetMachine28", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48568, "Length": 62, "Cover_Rate": 0.9841269841269841} {"Template_token": ["", "if", "(", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", ".", "isOSBinFormatELF", "(", ")", "&&", "TM", "->", "Options", ".", "EnableFastISel", ")", "addPass", "("], "ground_truth": ["createGlobalBaseRegPass", "(", ")", ")", ";"], "File": "ARMTargetMachine29", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48569, "Length": 28, "Cover_Rate": 0.5283018867924528} {"Template_token": ["", "void", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "addPass", "(", "createConstantIslandPass", "(", ")"], "ground_truth": [")", ";"], "File": "ARMTargetMachine29", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48570, "Length": 44, "Cover_Rate": 0.9777777777777777} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "addPass", "(", "createConstantIslandPass"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMTargetMachine29", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48571, "Length": 30, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")"], "ground_truth": ["addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ")", ")", ";"], "File": "ARMTargetMachine29", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48572, "Length": 36, "Cover_Rate": 0.7659574468085106} {"Template_token": ["", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "addPass", "(", "createThumb2ITBlockPass", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine29", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48573, "Length": 70, "Cover_Rate": 0.6862745098039216} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM"], "ground_truth": [",", "CM", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "Triple", "(", "TT", ")", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "Triple", "(", "getTargetTriple", "(", ")", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{"], "File": "ARMTargetMachine29", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48574, "Length": 119, "Cover_Rate": 0.7933333333333333} {"Template_token": ["", "std", "::", "string", "Ret", "=", "", ";", "if", "(", "isLittle", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "Triple", ")", ";", "Ret", "+=", "", ";", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "else", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "Triple", ".", "isOSNaCl", "(", ")", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS", ")", "Ret", "+=", "", ";", "else", "Ret", "+="], "ground_truth": ["", ";"], "File": "ARMTargetMachine29", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48575, "Length": 112, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "static", "std", "::", "string", "computeDataLayout", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "const", "TargetOptions", "&", "Options", ",", "bool", "isLittle", ")", "{", "const", "Triple", "Triple", "(", "TT", ")", ";", "auto", "ABI", "=", "computeTargetABI", "(", "Triple", ",", "CPU", ",", "Options", ")", ";", "std", "::", "string", "Ret"], "ground_truth": ["=", "", ";"], "File": "ARMTargetMachine29", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48576, "Length": 47, "Cover_Rate": 0.30128205128205127} {"Template_token": ["", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "Attribute", "SFAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "bool", "SoftFloat", "=", "!", "SFAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "SFAttr", ".", "getValueAsString", "(", ")", "==", "", ":", "Options", ".", "UseSoftFloat", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "+", "(", "SoftFloat", "?", "", ":", "", ")", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ";", "}", "return", "I", ".", "get"], "ground_truth": ["(", ")", ";"], "File": "ARMTargetMachine29", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48577, "Length": 121, "Cover_Rate": 0.6612021857923497} {"Template_token": ["", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")"], "ground_truth": ["+", "", "", ")", ";"], "File": "ARMTargetMachine2", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48578, "Length": 49, "Cover_Rate": 0.34265734265734266} {"Template_token": ["", "std", "::", "string", "(", "", "", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "("], "ground_truth": [")", "+", "", "", ")", ";"], "File": "ARMTargetMachine2", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48579, "Length": 49, "Cover_Rate": 0.34265734265734266} {"Template_token": ["", "virtual", "TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{", "return", "const_cast", "<", "TargetLowering", "*", ">", "("], "ground_truth": ["&", "TLInfo", ")", ";"], "File": "ARMTargetMachine2", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48580, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "const_cast", "<", "TargetLowering", "*", ">", "(", "&"], "ground_truth": ["TLInfo", ")", ";"], "File": "ARMTargetMachine2", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48581, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "virtual", "const", "BaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return"], "ground_truth": ["InstrInfo", ";"], "File": "ARMTargetMachine32", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48582, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "virtual", "const", "BaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo"], "ground_truth": [";"], "File": "ARMTargetMachine32", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48583, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "ExpandMLx", "&&", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "Subtarget", ".", "hasVFP2", "(", ")", ")", "PM", ".", "add", "(", "createMLxExpansionPass", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine34", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48584, "Length": 68, "Cover_Rate": 0.9855072463768116} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ","], "ground_truth": ["TT", ",", "FS", ",", "false", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":"], "File": "ARMTargetMachine34", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48585, "Length": 56, "Cover_Rate": 0.5} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", ")", ":", "std", "::", "string", "(", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameInfo", "(", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", ".", "hasOps", "(", ")", ")", "report_fatal_error", "(", "", "+", "Subtarget", ".", "getCPUString", "(", ")"], "ground_truth": ["+", "", "", ")", ";"], "File": "ARMTargetMachine34", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48586, "Length": 111, "Cover_Rate": 0.9910714285714286} {"Template_token": ["", "case", "Triple", "::", "MinGW32", ":", "case", "Triple", "::", "MinGW64", ":", "case", "Triple", "::", "Cygwin", ":", "case", "Triple", "::", "Win32", ":", "llvm_unreachable", "(", "", ")", ";", "return", "NULL", ";", "default", ":", "return", "createELFStreamer", "(", "Ctx", ",", "TAB", ",", "OS"], "ground_truth": [",", "Emitter", ",", "RelaxAll", ")", ";"], "File": "ARMTargetMachine34", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48587, "Length": 44, "Cover_Rate": 0.38596491228070173} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "TargetMachine", ">", "X", "(", "TheTarget", ")", ";", "RegisterTargetMachine", "<", "ThumbTargetMachine", ">", "Y", "(", "TheThumbTarget", ")", ";", "RegisterAsmInfoFn", "A", "(", "TheTarget", ",", "createMCAsmInfo", ")", ";", "RegisterAsmInfoFn", "B", "(", "TheThumbTarget", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterCodeEmitter", "(", "TheTarget", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterCodeEmitter", "(", "TheThumbTarget", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterAsmBackend", "(", "TheTarget", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterAsmBackend", "(", "TheThumbTarget", ",", "createAsmBackend"], "ground_truth": [")", ";"], "File": "ARMTargetMachine34", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48588, "Length": 75, "Cover_Rate": 0.7978723404255319} {"Template_token": ["", "TargetRegistry", "::", "RegisterCodeEmitter", "(", "TheThumbTarget", ",", "createMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterAsmBackend", "(", "TheTarget", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterAsmBackend", "(", "TheThumbTarget", ",", "createAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterObjectStreamer", "(", "TheTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectStreamer", "("], "ground_truth": ["TheThumbTarget", ",", "createMCStreamer", ")", ";"], "File": "ARMTargetMachine34", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48589, "Length": 45, "Cover_Rate": 0.4787234042553192} {"Template_token": ["", "std", "::", "string", "(", "", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameInfo", "(", "Subtarget", ")", ":", "(", "FrameInfo", "*", ")"], "ground_truth": ["new", "Thumb1FrameInfo", "(", "Subtarget", ")", ")", "{"], "File": "ARMTargetMachine34", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48590, "Length": 53, "Cover_Rate": 0.381294964028777} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass"], "ground_truth": ["(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "File": "ARMTargetMachine35", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48591, "Length": 29, "Cover_Rate": 0.47540983606557374} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&"], "ground_truth": ["UnpackMachineBundlesID", ")", ";"], "File": "ARMTargetMachine35", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48592, "Length": 35, "Cover_Rate": 0.5737704918032787} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", "&&", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "}", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMTargetMachine35", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48593, "Length": 77, "Cover_Rate": 0.5620437956204379} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", "&&", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&", "IfConverterID"], "ground_truth": [")", ";"], "File": "ARMTargetMachine35", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48594, "Length": 55, "Cover_Rate": 0.40145985401459855} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle"], "ground_truth": [")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "Options", ")", "{"], "File": "ARMTargetMachine35", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48595, "Length": 77, "Cover_Rate": 0.7129629629629629} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "Options", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::"], "ground_truth": ["Hard", ":", "FloatABI", "::", "Soft", ";"], "File": "ARMTargetMachine35", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48596, "Length": 107, "Cover_Rate": 0.9907407407407407} {"Template_token": ["", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "!", "DisableA15SDOptimization", ")", "addPass", "(", "createA15SDOptimizerPass"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMTargetMachine3", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48597, "Length": 24, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "void", "PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "TM", "->", "isPagerando", "(", ")", ")", "addPass", "(", "createPagerandoOptimizerPass", "(", ")", ")", ";", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "("], "ground_truth": ["true", ")", ")", ";"], "File": "ARMTargetMachine3", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48598, "Length": 52, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "TT", ".", "isOSBinFormatMachO", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "Static", ";", "if", "(", "*", "RM", "==", "Reloc", "::", "ROPI", "||", "*", "RM", "==", "Reloc", "::", "RWPI", "||", "*", "RM", "==", "Reloc", "::", "ROPI_RWPI", ")", "assert", "(", "TT", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "if", "(", "*", "RM", "==", "Reloc", "::", "PIP", ")", "assert", "(", "TT", ".", "isOSBinFormatELF", "(", ")"], "ground_truth": ["&&", "", ")", ";"], "File": "ARMTargetMachine3", "Func": "getEffectiveRelocModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48599, "Length": 78, "Cover_Rate": 0.6290322580645161} {"Template_token": ["", "initializeGlobalISel", "(", "Registry", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeCodeGenPreparePass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "("], "ground_truth": ["Registry", ")", ";"], "File": "ARMTargetMachine3", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48600, "Length": 35, "Cover_Rate": 0.3153153153153153} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "SimplifyCFGOptions", "(", ")", ".", "hoistCommonInsts", "(", "true", ")", ".", "sinkCommonInsts", "(", "true", ")", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createMVEGatherScatterLoweringPass", "(", ")", ")", ";", "addPass", "(", "createMVELaneInterleavingPass", "(", ")"], "ground_truth": [")", ";"], "File": "ARMTargetMachine41", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48601, "Length": 91, "Cover_Rate": 0.4504950495049505} {"Template_token": ["", "TargetTransformInfo", "BaseTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&"], "ground_truth": ["F", ")", "const", "{"], "File": "ARMTargetMachine41", "Func": "getTargetTransformInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48602, "Length": 12, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")"], "ground_truth": [")", "{"], "File": "ARMTargetMachine42", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48603, "Length": 109, "Cover_Rate": 0.3824561403508772} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "hasAnyDataBarrier", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "addPass", "(", "createAtomicExpandLoadLinkedPass", "(", "TM", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createGlobalMergePass"], "ground_truth": ["(", "TM", ")", ")", ";"], "File": "ARMTargetMachine45", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48604, "Length": 53, "Cover_Rate": 0.828125} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "isLittle", ",", "Options", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::"], "ground_truth": ["Hard", ":", "FloatABI", "::", "Soft", ";"], "File": "ARMTargetMachine45", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48605, "Length": 117, "Cover_Rate": 0.9915254237288136} {"Template_token": ["", "BETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ","], "ground_truth": ["CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "File": "ARMTargetMachine45", "Func": "ARMBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48606, "Length": 58, "Cover_Rate": 0.9508196721311475} {"Template_token": ["", "BETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt"], "ground_truth": ["::", "Level", "OL", ")", ":", "TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "File": "ARMTargetMachine45", "Func": "ARMBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48607, "Length": 58, "Cover_Rate": 0.9508196721311475} {"Template_token": ["", "ThumbLETargetMachine", "::", "ThumbLETargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ThumbTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ","], "ground_truth": ["CM", ",", "OL", ",", "true", ")", "{"], "File": "ARMTargetMachine45", "Func": "ThumbLETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48608, "Length": 60, "Cover_Rate": 0.9836065573770492} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new"], "ground_truth": ["Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DL", "(", "computeDataLayout", "(", "Subtarget", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "File": "ARMTargetMachine45", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48609, "Length": 141, "Cover_Rate": 0.9657534246575342} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "isTargetNaCl", "("], "ground_truth": [")", ")", "{"], "File": "ARMTargetMachine46", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48610, "Length": 11, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "}", "if", "(", "FlagSfiDisableCP"], "ground_truth": [")", "{"], "File": "ARMTargetMachine46", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48611, "Length": 30, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "&&", "!", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "addPass", "(", "createGlobalMergePass", "("], "ground_truth": ["TM", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "ARMTargetMachine46", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48612, "Length": 35, "Cover_Rate": 0.7608695652173914} {"Template_token": ["", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";", "addPass", "(", "createLowOverheadLoopsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "addPass", "(", "createCFGuardLongjmpPass", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine47", "Func": "addPreEmitPass2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48613, "Length": 34, "Cover_Rate": 0.53125} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "&", "MachinePipelinerID", ")", ";", "addPass", "(", "createMVETPAndVPTOptimisationsPass", "(", ")", ")", ";", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "("], "ground_truth": ["true", ")", ")", ";"], "File": "ARMTargetMachine47", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48614, "Length": 53, "Cover_Rate": 0.7162162162162162} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMTargetMachine47", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48615, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "virtual", "const", "TargetLowering", "*"], "ground_truth": ["getTargetLowering", "(", ")", "const", "{"], "File": "ARMTargetMachine47", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48616, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeBranchTargetsPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry", ")", ";", "initializeMVEVPTBlockPass", "(", "Registry", ")", ";", "initializeMVETPAndVPTOptimisationsPass", "(", "Registry", ")", ";", "initializeMVETailPredicationPass", "(", "Registry", ")", ";", "initializeLowOverheadLoopsPass", "(", "Registry", ")", ";", "initializeBlockPlacementPass", "(", "Registry", ")", ";", "initializeMVEGatherScatterLoweringPass", "(", "Registry", ")", ";", "initializeSLSHardeningPass", "("], "ground_truth": ["Registry", ")", ";"], "File": "ARMTargetMachine47", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48617, "Length": 65, "Cover_Rate": 0.4276315789473684} {"Template_token": ["", "void", "PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "addPass", "(", "new", "ExecutionDomainFix", "(", ")", ")", ";", "addPass", "(", "createBreakFalseDeps", "(", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "hasMinSize", "(", ")", "||", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")"], "ground_truth": [";"], "File": "ARMTargetMachine49", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48618, "Length": 146, "Cover_Rate": 0.7849462365591398} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoadStoreOpt", ")", "addPass", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "addPass", "(", "new", "ExecutionDomainFix", "(", ")", ")", ";", "addPass", "(", "createBreakFalseDeps", "(", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "hasMinSize", "(", ")", "||", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "}", "addPass", "(", "createMVEVPTBlockPass", "(", ")", ")", ";", "addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt"], "ground_truth": ["::", "None", ")", "{"], "File": "ARMTargetMachine49", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48619, "Length": 165, "Cover_Rate": 0.8870967741935484} {"Template_token": ["", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";", "addPass", "(", "createGlobalMergePass", "(", "TM", ","], "ground_truth": ["", ",", "OnlyOptimizeForSize", ")", ")", ";"], "File": "ARMTargetMachine4", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48620, "Length": 35, "Cover_Rate": 0.47297297297297297} {"Template_token": ["", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMTargetMachine51", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48621, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "virtual", "const", "BaseInstrInfo", "*", "getInstrInfo", "(", ")"], "ground_truth": ["const", "{"], "File": "ARMTargetMachine51", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48622, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMTargetMachine52", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48623, "Length": 25, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "void", "PassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine55", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48624, "Length": 111, "Cover_Rate": 0.8473282442748091} {"Template_token": ["", "void", "PassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "[", "this", "]", "(", "const"], "ground_truth": ["Function", "&", "F", ")", "{"], "File": "ARMTargetMachine55", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48625, "Length": 70, "Cover_Rate": 0.5343511450381679} {"Template_token": ["", "else", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "}", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI"], "ground_truth": ["::", "EABI5", ";"], "File": "ARMTargetMachine58", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48626, "Length": 111, "Cover_Rate": 0.38144329896907214} {"Template_token": ["", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "Subtarget", ".", "isTargetGNUAEABI", "(", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI"], "ground_truth": ["::", "GNU", ";"], "File": "ARMTargetMachine59", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48627, "Length": 67, "Cover_Rate": 0.33004926108374383} {"Template_token": ["", "if", "(", "TT", ".", "getEnvironment", "(", ")", "==", "llvm", "::", "Triple", "::", "EABI", "||", "(", "TT", ".", "getOS", "(", ")", "==", "llvm", "::", "Triple", "::", "UnknownOS", "&&", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "||", "CPU", ".", "startswith", "(", "", ")", ")", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "}", "else", "if", "(", "TT", ".", "isWatchABI", "(", ")", ")", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS16", ";", "}", "else", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_APCS", ";", "}", "}", "else", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "TargetABI", "=", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "}", "else", "{", "switch", "(", "TT", ".", "getEnvironment", "(", ")", ")", "{", "case", "llvm", "::", "Triple", "::", "Android", ":", "case", "llvm", "::", "Triple", "::", "GNUEABI", ":", "case", "llvm", "::", "Triple", "::", "GNUEABIHF", ":", "case", "llvm", "::", "Triple", "::", "EABIHF"], "ground_truth": [":"], "File": "ARMTargetMachine59", "Func": "computeTargetABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48628, "Length": 132, "Cover_Rate": 0.42996742671009774} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "addPass"], "ground_truth": ["(", "createGlobalMergePass", "(", "TM", ")", ")", ";"], "File": "ARMTargetMachine5", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48629, "Length": 22, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")"], "ground_truth": ["->", "getDataLayout", "(", ")", ";"], "File": "ARMTargetMachine5", "Func": "getDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48630, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "getSubtargetImpl", "(", ")"], "ground_truth": ["->", "getDataLayout", "(", ")", ";"], "File": "ARMTargetMachine5", "Func": "getDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48631, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "return", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine5", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48632, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "const", "SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getSelectionDAGInfo", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine5", "Func": "getSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48633, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "const", "TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->"], "ground_truth": ["getTargetLowering", "(", ")", ";"], "File": "ARMTargetMachine5", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48634, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine5", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48635, "Length": 9, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "PM", ".", "add", "(", "createISelDag", "(", "*", "this", ",", "getOptLevel", "(", ")", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMTargetMachine61", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48636, "Length": 18, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "PM", ".", "add", "(", "createISelDag", "(", "*", "this", ",", "getOptLevel", "(", ")", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMTargetMachine61", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48637, "Length": 18, "Cover_Rate": 0.6206896551724138} {"Template_token": ["", "PM", ".", "add", "(", "createUnpackMachineBundlesPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createConstantIslandPass", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine61", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48638, "Length": 22, "Cover_Rate": 0.36666666666666664} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetMachine61", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48639, "Length": 27, "Cover_Rate": 0.7105263157894737} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "Subtarget", ".", "isCortexA9", "(", ")", ")", "PM", ".", "add", "(", "createMLxExpansionPass"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMTargetMachine61", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48640, "Length": 52, "Cover_Rate": 0.7878787878787878} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")"], "ground_truth": ["PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "File": "ARMTargetMachine61", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48641, "Length": 115, "Cover_Rate": 0.9504132231404959} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")"], "ground_truth": [")", "PM", "->", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "File": "ARMTargetMachine62", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48642, "Length": 31, "Cover_Rate": 0.543859649122807} {"Template_token": ["", "bool", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "PM", "->", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "UnpackMachineBundlesID"], "ground_truth": [")", ";"], "File": "ARMTargetMachine62", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48643, "Length": 43, "Cover_Rate": 0.7543859649122807} {"Template_token": ["", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", "->", "add", "(", "createGlobalMergePass", "("], "ground_truth": ["TM", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "ARMTargetMachine62", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48644, "Length": 28, "Cover_Rate": 0.717948717948718} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", "->", "add"], "ground_truth": ["(", "createGlobalMergePass", "(", "TM", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "ARMTargetMachine62", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48645, "Length": 35, "Cover_Rate": 0.8974358974358975} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "PM", "->", "add", "(", "createLoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getSubtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "PM", "->", "add", "(", "createMLxExpansionPass", "(", ")", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMTargetMachine62", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48646, "Length": 59, "Cover_Rate": 0.8805970149253731} {"Template_token": ["", "PM", "->", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "printAndVerify", "(", "", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "PM", "->", "add", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "PM", "->", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "IfConverterID", ")", ";", "}", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "PM", "->", "add", "(", "createThumb2ITBlockPass", "(", ")"], "ground_truth": [")", ";"], "File": "ARMTargetMachine62", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48647, "Length": 93, "Cover_Rate": 0.7209302325581395} {"Template_token": ["", "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "("], "ground_truth": ["Registry", ")", ";"], "File": "ARMTargetMachine63", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48648, "Length": 21, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", ";", "}", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass"], "ground_truth": ["(", "createOptimizeBarriersPass", "(", ")", ")", ";"], "File": "ARMTargetMachine66", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48649, "Length": 55, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "void", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", ";", "}", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";", "addPass", "(", "createALFWriterPass", "(", ")", ")"], "ground_truth": [";"], "File": "ARMTargetMachine66", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48650, "Length": 76, "Cover_Rate": 0.987012987012987} {"Template_token": ["", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "", ")", ".", "getValueAsString", "(", ")", "==", "", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "", ":", "", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ";", "GISelAccessor", "*", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "GISelActualAccessor", "*", "GISel", "=", "new", "GISelActualAccessor", "(", ")", ";", "GISel", "->", "CallLoweringInfo", ".", "reset", "(", "new", "CallLowering", "(", "*", "I", "->", "getTargetLowering"], "ground_truth": ["(", ")", ")", ")", ";"], "File": "ARMTargetMachine66", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48651, "Length": 175, "Cover_Rate": 0.6505576208178439} {"Template_token": ["", "void", "LLVMInitializeTarget", "(", ")", "{", "RegisterTargetMachine", "<", "LETargetMachine", ">", "X", "(", "getTheLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "ThumbLETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "ThumbBETargetMachine", ">", "B"], "ground_truth": ["(", "getTheThumbBETarget", "(", ")", ")", ";"], "File": "ARMTargetMachine66", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48652, "Length": 49, "Cover_Rate": 0.6447368421052632} {"Template_token": ["", "RegisterTargetMachine", "<", "BETargetMachine", ">", "Y", "(", "getTheBETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "ThumbLETargetMachine", ">", "A", "(", "getTheThumbLETarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "ThumbBETargetMachine", ">", "B", "(", "getTheThumbBETarget"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMTargetMachine66", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48653, "Length": 33, "Cover_Rate": 0.4342105263157895} {"Template_token": ["", "assert", "(", "AsmPrinterCtor", "&&", "", ")", ";", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "Out", ",", "*", "this", ",", "Fast", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMTargetMachine68", "Func": "addAssemblyEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48654, "Length": 29, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "Out", ","], "ground_truth": ["*", "this", ",", "Fast", ")", ")", ";"], "File": "ARMTargetMachine68", "Func": "addAssemblyEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48655, "Length": 19, "Cover_Rate": 0.40425531914893614} {"Template_token": ["", "bool", "TargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ",", "bool", "DumpAsm", ",", "MachineCodeEmitter", "&", "MCE", ")", "{", "if", "(", "DefRelocModel", "==", "Reloc", "::", "Default", ")", "setRelocationModel", "(", "Reloc", "::", "Static", ")", ";", "PM", ".", "add", "(", "createCodeEmitterPass", "(", "*", "this", ",", "MCE", ")", ")", ";", "if", "(", "DumpAsm", ")", "{", "assert", "(", "AsmPrinterCtor", "&&"], "ground_truth": ["", ")", ";"], "File": "ARMTargetMachine68", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48656, "Length": 60, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "if", "(", "!", "Fast", "&&", "!", "DisableIfConversion", "&&", "!", "Subtarget", ".", "isThumb", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createConstantIslandPass", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine68", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48657, "Length": 36, "Cover_Rate": 0.4864864864864865} {"Template_token": ["", "initializeLoadStoreOptPass", "(", "Registry", ")", ";", "initializePreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeParallelDSPPass", "(", "Registry", ")", ";", "initializeConstantIslandsPass", "(", "Registry", ")", ";", "initializeExecutionDomainFixPass", "(", "Registry", ")", ";", "initializeExpandPseudoPass", "(", "Registry", ")", ";", "initializeThumb2SizeReducePass", "(", "Registry"], "ground_truth": [")", ";"], "File": "ARMTargetMachine69", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48658, "Length": 35, "Cover_Rate": 0.3465346534653465} {"Template_token": ["", "if", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "else", "this", "->", "Options", ".", "FloatABIType", "=", "FloatABI", "::", "Soft", ";", "}", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", "."], "ground_truth": ["isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";"], "File": "ARMTargetMachine70", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48659, "Length": 154, "Cover_Rate": 0.47678018575851394} {"Template_token": ["", "void", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "addPass", "(", "createConstantIslandPass", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine72", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48660, "Length": 54, "Cover_Rate": 0.9818181818181818} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "("], "ground_truth": ["createOptimizeBarriersPass", "(", ")", ")", ";"], "File": "ARMTargetMachine72", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48661, "Length": 33, "Cover_Rate": 0.6} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "Triple", "(", "TT", ")", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "Triple", "(", "getTargetTriple", "(", ")", ")", ")", ")", ",", "Subtarget", "(", "TT", ","], "ground_truth": ["CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{"], "File": "ARMTargetMachine73", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48662, "Length": 108, "Cover_Rate": 0.7769784172661871} {"Template_token": ["", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createConstantIslandPass", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine7", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48663, "Length": 59, "Cover_Rate": 0.7023809523809523} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONMoveFixPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine7", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48664, "Length": 72, "Cover_Rate": 0.9863013698630136} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", ")", ":", "std", "::", "string", "(", "", ")", ")"], "ground_truth": [",", "TLInfo", "(", "*", "this", ")", "{"], "File": "ARMTargetMachine7", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48665, "Length": 69, "Cover_Rate": 0.9857142857142858} {"Template_token": ["", "TargetMachine", "::", "TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT"], "ground_truth": [",", "FS", ",", "false", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", ")", ":"], "File": "ARMTargetMachine7", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48666, "Length": 55, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "hasNEON", "(", ")", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "addPass", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "hasV8Ops", "(", ")", "&&", "!", "getSubtarget", "("], "ground_truth": [")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";"], "File": "ARMTargetMachine84", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48667, "Length": 76, "Cover_Rate": 0.5066666666666667} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt"], "ground_truth": ["::", "Level", "OptLevel", ",", "JITCodeEmitter", "&", "JCE", ")", "{"], "File": "ARMTargetMachine87", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48668, "Length": 19, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "PM", ".", "add", "(", "createJITCodeEmitterPass", "(", "*", "this", ",", "JCE", ")", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMTargetMachine87", "Func": "addCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48669, "Length": 16, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetMachine87", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48670, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "Subtarget", ".", "isCortexA9", "(", ")", ")", "PM", ".", "add", "(", "createMLxExpansionPass", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine87", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48671, "Length": 26, "Cover_Rate": 0.3880597014925373} {"Template_token": ["", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createExecutionDependencyFixPass", "(", "&", "", ")", ")", ";", "}", "PM", ".", "add", "(", "createExpandPseudoPass", "(", ")", ")", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine87", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48672, "Length": 74, "Cover_Rate": 0.6065573770491803} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM"], "ground_truth": [",", "CM", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "File": "ARMTargetMachine87", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48673, "Length": 66, "Cover_Rate": 0.8148148148148148} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*"], "ground_truth": [")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":"], "File": "ARMTargetMachine87", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48674, "Length": 94, "Cover_Rate": 0.5766871165644172} {"Template_token": ["", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "&&", "!", "Subtarget", ".", "prefers32BitThumb", "(", ")", ")", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createConstantIslandPass", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine89", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48675, "Length": 36, "Cover_Rate": 0.7659574468085106} {"Template_token": ["", "BaseTargetMachine", "::", "BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "if", "(", "FloatABIType", "==", "FloatABI", "::", "Default", ")"], "ground_truth": ["FloatABIType", "=", "FloatABI", "::", "Soft", ";"], "File": "ARMTargetMachine89", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48676, "Length": 87, "Cover_Rate": 0.9886363636363636} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "std", "::", "string", "(", "", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*"], "ground_truth": [")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "File": "ARMTargetMachine89", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48677, "Length": 169, "Cover_Rate": 0.9941176470588236} {"Template_token": ["", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "", "", "", ")", ":", "std", "::", "string", "(", "", "", "", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new"], "ground_truth": ["FrameLowering", "(", "Subtarget", ")", ":", "(", "FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "File": "ARMTargetMachine89", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48678, "Length": 169, "Cover_Rate": 0.9941176470588236} {"Template_token": ["", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", "TM", ")", ")", ";", "const", "Subtarget", "*", "Subtarget", "=", "&", "getSubtarget", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine90", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48679, "Length": 38, "Cover_Rate": 0.3619047619047619} {"Template_token": ["", "void", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "useConstIslands", "(", ")", ")", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "addPass", "(", "createNaClRewritePass"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMTargetMachine90", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48680, "Length": 72, "Cover_Rate": 0.972972972972973} {"Template_token": ["", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "createConstantIslandPass", "(", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "ARMTargetMachine91", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48681, "Length": 31, "Cover_Rate": 0.3069306930693069} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createLoadStoreOptimizationPass", "(", ")", ")", ";", "PM", ".", "add", "(", "createExpandPseudoPass"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMTargetMachine91", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48682, "Length": 33, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "bool", "BaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetMachine94", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48683, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetMachine94", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48684, "Length": 25, "Cover_Rate": 0.6097560975609756} {"Template_token": ["", "const", "Subtarget", "*", "Subtarget", "=", "&", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "hasAnyDataBarrier", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "TM", "->", "getOptLevel"], "ground_truth": ["(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", ")", ")", ";"], "File": "ARMTargetMachine97", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48685, "Length": 46, "Cover_Rate": 0.5411764705882353} {"Template_token": ["", "if", "(", "Subtarget", "->", "hasAnyDataBarrier", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine97", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48686, "Length": 42, "Cover_Rate": 0.49411764705882355} {"Template_token": ["", "if", "(", "getSubtarget", "(", ")", ".", "useConstIslands", "(", ")", ")", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "addPass", "(", "createNaClRewritePass", "(", ")"], "ground_truth": [")", ";"], "File": "ARMTargetMachine97", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48687, "Length": 35, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "useConstIslands", "(", ")", ")", "addPass", "(", "createConstantIslandPass", "(", ")", ")", ";", "if", "(", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "addPass", "(", "createNaClRewritePass", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine97", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48688, "Length": 42, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "!", "getSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", "&&", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetMachine97", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48689, "Length": 39, "Cover_Rate": 0.975} {"Template_token": ["", "void", "PassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None"], "ground_truth": [")", "addPass", "(", "createCodeGenPreparePass", "(", ")", ")", ";"], "File": "ARMTargetMachine", "Func": "addCodeGenPrepare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48690, "Length": 24, "Cover_Rate": 0.7741935483870968} {"Template_token": ["", "bool", "PassConfig", "::"], "ground_truth": ["addGlobalInstructionSelect", "(", ")", "{"], "File": "ARMTargetMachine", "Func": "addGlobalInstructionSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48691, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetMachine", "Func": "addGlobalInstructionSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48692, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "true", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMTargetMachine", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48693, "Length": 106, "Cover_Rate": 0.7969924812030075} {"Template_token": ["", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "", ",", "false", ",", "false", ",", "true", ",", "true", ",", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "const", "auto", "&", "ST", "=", "this", "->", "TM", "->", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "hasAnyDataBarrier", "(", ")", "&&", "!", "ST"], "ground_truth": [".", "isThumb1Only", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "addIRPasses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48694, "Length": 96, "Cover_Rate": 0.7218045112781954} {"Template_token": ["", "bool", "PassConfig", "::", "addIRTranslator", "("], "ground_truth": [")", "{"], "File": "ARMTargetMachine", "Func": "addIRTranslator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48695, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "bool", "PassConfig", "::", "addLegalizeMachineIR", "(", ")"], "ground_truth": ["{"], "File": "ARMTargetMachine", "Func": "addLegalizeMachineIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48696, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createOptimizeBarriersPass", "(", ")", ")", ";", "addPass", "(", "createConstantIslandPass", "(", ")"], "ground_truth": [")", ";"], "File": "ARMTargetMachine", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48697, "Length": 24, "Cover_Rate": 0.34285714285714286} {"Template_token": ["", "void", "PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", "."], "ground_truth": ["isThumb2", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48698, "Length": 41, "Cover_Rate": 0.5857142857142857} {"Template_token": ["", "bool", "PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createParallelDSPPass", "(", ")", ")", ";", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", "{", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";", "bool", "MergeExternalByDefault", "=", "!", "TM", "->", "getTargetTriple", "("], "ground_truth": [")", ".", "isOSBinFormatMachO", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48699, "Length": 88, "Cover_Rate": 0.822429906542056} {"Template_token": ["", "bool", "PassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetMachine", "Func": "addRegBankSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48700, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "bool", "PassConfig", "::", "addRegBankSelect", "(", ")", "{", "addPass", "(", "new", "RegBankSelect", "(", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetMachine", "Func": "addRegBankSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48701, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";", "else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";", "}", "if", "(", "TT", ".", "isOSBinFormatMachO"], "ground_truth": ["(", ")", ")", "{"], "File": "ARMTargetMachine", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48702, "Length": 90, "Cover_Rate": 0.31141868512110726} {"Template_token": ["", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_APCS", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "!=", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "Ret", "+=", "", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", "||", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS16", ")", "Ret", "+=", "", ";", "else", "if", "(", "ABI", "==", "BaseTargetMachine", "::", "_ABI_AAPCS"], "ground_truth": [")", "Ret", "+=", "", ";"], "File": "ARMTargetMachine", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48703, "Length": 64, "Cover_Rate": 0.39263803680981596} {"Template_token": ["", "else", "if", "(", "ABIName", ".", "startswith", "(", "", ")", ")", "return", "BaseTargetMachine", "::", "_ABI_AAPCS", ";", "else", "if", "(", "ABIName", ".", "startswith", "(", "", ")", ")", "return", "BaseTargetMachine", "::", "_ABI_APCS", ";", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMTargetMachine", "Func": "computeTargetABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48704, "Length": 35, "Cover_Rate": 0.3431372549019608} {"Template_token": ["", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";", "const", "Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasFusion", "(", ")", ")", "DAG", "->", "addMutation", "(", "createMacroFusionDAGMutation", "(", ")", ")", ";", "return", "DAG"], "ground_truth": [";"], "File": "ARMTargetMachine", "Func": "createMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48705, "Length": 45, "Cover_Rate": 0.7894736842105263} {"Template_token": ["", "const", "Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasFusion", "(", ")", ")", "DAG"], "ground_truth": ["->", "addMutation", "(", "createMacroFusionDAGMutation", "(", ")", ")", ";"], "File": "ARMTargetMachine", "Func": "createMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48706, "Length": 33, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "TargetPassConfig", "*", "BaseTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "PassConfig", "(", "*"], "ground_truth": ["this", ",", "PM", ")", ";"], "File": "ARMTargetMachine", "Func": "createPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48707, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "return", "new", "PassConfig", "(", "*", "this", ",", "PM"], "ground_truth": [")", ";"], "File": "ARMTargetMachine", "Func": "createPassConfig", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48708, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget"], "ground_truth": ["<", "Subtarget", ">", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "createPostMachineScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48709, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "TargetLoweringObjectFileCOFF", ">", "(", ")", ";", "return", "llvm", "::", "make_unique", "<", "ElfTargetObjectFile", ">", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine", "Func": "createTLOF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48710, "Length": 46, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "const", "Triple", "&", "TT", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "TT", ".", "isOSBinFormatMachO", "(", ")", "?", "Reloc", "::", "PIC_", ":", "Reloc", "::", "Static", ";", "if", "(", "*", "RM", "==", "Reloc", "::", "ROPI", "||", "*", "RM", "==", "Reloc", "::", "RWPI", "||", "*", "RM", "==", "Reloc", "::", "ROPI_RWPI", ")", "assert", "(", "TT", ".", "isOSBinFormatELF", "(", ")", "&&", "", ")", ";", "if", "(", "*", "RM", "==", "Reloc", "::", "DynamicNoPIC", "&&", "!", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "Reloc", "::", "Static", ";", "return", "*", "RM"], "ground_truth": [";"], "File": "ARMTargetMachine", "Func": "getEffectiveRelocModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48711, "Length": 103, "Cover_Rate": 0.9903846153846154} {"Template_token": ["", "virtual", "const", "FrameLowering", "*", "getFrameLowering", "(", ")", "const", "{", "return", "FrameLowering", "."], "ground_truth": ["get", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "getFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48712, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "virtual", "const", "BaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ".", "get", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48713, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "return", "InstrInfo", ".", "get", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48714, "Length": 7, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData"], "ground_truth": ["(", ")", "const", "{"], "File": "ARMTargetMachine", "Func": "getInstrItineraryData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48715, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "virtual", "const", "InstrItineraryData", "*"], "ground_truth": ["getInstrItineraryData", "(", ")", "const", "{"], "File": "ARMTargetMachine", "Func": "getInstrItineraryData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48716, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "return", "&", "JITInfo"], "ground_truth": [";"], "File": "ARMTargetMachine", "Func": "getJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48717, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "virtual", "JITInfo", "*"], "ground_truth": ["getJITInfo", "(", ")", "{"], "File": "ARMTargetMachine", "Func": "getJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48718, "Length": 7, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "StringRef", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "ARMTargetMachine", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48719, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "return", "&", "InstrInfo", "->", "getRegisterInfo", "("], "ground_truth": [")", ";"], "File": "ARMTargetMachine", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48720, "Length": 8, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "virtual", "const", "BaseRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", "->"], "ground_truth": ["getRegisterInfo", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48721, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "virtual", "const", "Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget"], "ground_truth": [";"], "File": "ARMTargetMachine", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48722, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "virtual", "const", "TargetData", "*", "getTargetData", "(", ")", "const", "{", "return", "&", "DataLayout"], "ground_truth": [";"], "File": "ARMTargetMachine", "Func": "getTargetData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48723, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "virtual", "const", "TargetLowering", "*", "getTargetLowering"], "ground_truth": ["(", ")", "const", "{"], "File": "ARMTargetMachine", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48724, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "TargetTransformInfo", "BaseTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "TTIImpl", "(", "this", ",", "F"], "ground_truth": [")", ")", ";"], "File": "ARMTargetMachine", "Func": "getTargetTransformInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48725, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "TargetTransformInfo", "BaseTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F"], "ground_truth": [")", "{"], "File": "ARMTargetMachine", "Func": "getTargetTransformInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48726, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "MCSection", "*", "ElfTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "SK", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "isExecuteOnlyFunction", "(", "GO", ",", "SK", ",", "TM", ")", ")"], "ground_truth": ["SK", "=", "SectionKind", "::", "getExecuteOnly", "(", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "getExplicitSectionGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48727, "Length": 40, "Cover_Rate": 0.7547169811320755} {"Template_token": ["", "MCSection", "*", "ElfTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "SK", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "isExecuteOnlyFunction", "(", "GO", ",", "SK", ",", "TM", ")", ")", "SK", "=", "SectionKind", "::", "getExecuteOnly", "(", ")", ";", "return", "TargetLoweringObjectFileELF", "::", "getExplicitSectionGlobal", "(", "GO", ",", "SK", ","], "ground_truth": ["TM", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "getExplicitSectionGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48728, "Length": 52, "Cover_Rate": 0.9811320754716981} {"Template_token": ["", "if", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";", "return", "MCSymbolRefExpr", "::", "create", "(", "TM", ".", "getSymbol", "(", "GV", ")", ",", "MCSymbolRefExpr", "::"], "ground_truth": ["VK__TARGET2", ",", "getContext", "(", ")", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48729, "Length": 62, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "if", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";", "return", "MCSymbolRefExpr", "::", "create", "(", "TM", ".", "getSymbol", "(", "GV", ")", ",", "MCSymbolRefExpr", "::", "VK__TARGET2"], "ground_truth": [",", "getContext", "(", ")", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48730, "Length": 92, "Cover_Rate": 0.989247311827957} {"Template_token": ["", "InitializeELF", "(", "isAAPCS_ABI", ")", ";", "if", "(", "isAAPCS_ABI", ")", "{", "LSDASection", "=", "nullptr", ";", "}", "if", "(", "genExecuteOnly", ")", "{", "unsigned", "Type", "=", "ELF", "::", "SHT_PROGBITS", ";", "unsigned", "Flags", "=", "ELF", "::", "SHF_EXECINSTR", "|", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF__PURECODE", ";", "TextSection", "=", "Ctx", ".", "getELFSection", "(", "", ",", "Type", ",", "Flags", ","], "ground_truth": ["", ",", "", ",", "", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48731, "Length": 61, "Cover_Rate": 0.46564885496183206} {"Template_token": ["", "void", "ElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "const", "BaseTargetMachine", "&", "_TM", "=", "static_cast", "<", "const", "BaseTargetMachine", "&", ">", "(", "TM", ")", ";", "bool", "isAAPCS_ABI", "=", "_TM", ".", "TargetABI"], "ground_truth": ["==", "BaseTargetMachine", "::", "", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48732, "Length": 41, "Cover_Rate": 0.31297709923664124} {"Template_token": ["", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "GO", ")", ")", "if", "(", "TM", ".", "getSubtarget", "<"], "ground_truth": ["Subtarget", ">", "(", "*", "F", ")", ".", "genExecuteOnly", "(", ")", "&&", "SK", ".", "isText", "(", ")", ")", "return", "true", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "isExecuteOnlyFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48733, "Length": 41, "Cover_Rate": 0.6507936507936508} {"Template_token": ["", "if", "(", "isExecuteOnlyFunction", "(", "GO", ",", "SK", ",", "TM", ")", ")", "SK", "=", "SectionKind", "::", "getExecuteOnly", "(", ")", ";", "return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GO", ",", "SK"], "ground_truth": [",", "TM", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "SelectSectionForGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48734, "Length": 31, "Cover_Rate": 0.5849056603773585} {"Template_token": ["", "if", "(", "isExecuteOnlyFunction", "(", "GO", ",", "SK", ",", "TM", ")", ")", "SK", "=", "SectionKind"], "ground_truth": ["::", "getExecuteOnly", "(", ")", ";"], "File": "ARMTargetObjectFile (2)1", "Func": "SelectSectionForGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48735, "Length": 19, "Cover_Rate": 0.3584905660377358} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "*", "Sym", ")"], "ground_truth": ["const", "{"], "File": "ARMTargetObjectFile (2)", "Func": "getDebugThreadLocalSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48736, "Length": 14, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ","], "ground_truth": ["MCStreamer", "&", "Streamer", ")", "const", "{"], "File": "ARMTargetObjectFile (2)", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48737, "Length": 34, "Cover_Rate": 0.33663366336633666} {"Template_token": ["", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "isAAPCS_ABI", ")", ";", "if", "(", "isAAPCS_ABI", ")", "{", "LSDASection", "=", "nullptr", ";", "}", "AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF"], "ground_truth": ["::", "SHT__ATTRIBUTES", ",", "", ")", ";"], "File": "ARMTargetObjectFile (2)", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48738, "Length": 41, "Cover_Rate": 0.5256410256410257} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getIndirectSymViaRWPI", "(", "const", "MCSymbol", "*", "Sym", ")", "const", "{", "return", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK__SBREL", ","], "ground_truth": ["getContext", "(", ")", ")", ";"], "File": "ARMTargetObjectFile11", "Func": "getIndirectSymViaRWPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48739, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "MCRegister", "ElfTargetObjectFile", "::", "getStaticBase"], "ground_truth": ["(", ")", "const", "{"], "File": "ARMTargetObjectFile11", "Func": "getStaticBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48740, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "}", "if", "(", "genExecuteOnly", ")", "{", "unsigned", "Type", "=", "ELF", "::", "SHT_PROGBITS", ";", "unsigned", "Flags", "=", "ELF", "::", "SHF_EXECINSTR", "|", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF__PURECODE", ";", "TextSection", "=", "Ctx", ".", "getELFSection", "(", "", ",", "Type", ",", "Flags", ",", "", ",", "", ","], "ground_truth": ["false", ",", "", ",", "nullptr", ")", ";"], "File": "ARMTargetObjectFile11", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48741, "Length": 51, "Cover_Rate": 0.37777777777777777} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "Mangler", "*", "Mang", ",", "MachineModuleInfo", "*", "MMI", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";", "Triple", "T", "(", "MMI", "->", "getModule", "(", ")", "->", "getTargetTriple", "(", ")", ")", ";", "if", "(", "T", ".", "isOSNaCl", "(", ")", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV"], "ground_truth": [",", "Mang", ",", "MMI", ",", "Encoding", ",", "Streamer", ")", ";"], "File": "ARMTargetObjectFile15", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48742, "Length": 76, "Cover_Rate": 0.7755102040816326} {"Template_token": ["", "Triple", "T", "(", "MMI", "->", "getModule", "(", ")", "->", "getTargetTriple", "(", ")", ")", ";", "if", "(", "T", ".", "isOSNaCl", "(", ")", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Mang", ",", "MMI"], "ground_truth": [",", "Encoding", ",", "Streamer", ")", ";"], "File": "ARMTargetObjectFile15", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48743, "Length": 38, "Cover_Rate": 0.3877551020408163} {"Template_token": ["", "LSDASection", "=", "NULL", ";", "}", "AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::"], "ground_truth": ["SHT__ATTRIBUTES", ",", "", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "File": "ARMTargetObjectFile15", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48744, "Length": 28, "Cover_Rate": 0.3010752688172043} {"Template_token": ["", "LSDASection", "=", "NULL", ";", "}", "AttributesSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "ELF", "::", "SHT__ATTRIBUTES", ",", "", ","], "ground_truth": ["SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "File": "ARMTargetObjectFile15", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48745, "Length": 28, "Cover_Rate": 0.3010752688172043} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", ""], "ground_truth": [")", ";"], "File": "ARMTargetObjectFile16", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48746, "Length": 43, "Cover_Rate": 0.6417910447761194} {"Template_token": ["", "if", "(", "!", "isAAPCS_ABI", ")", "return", "TargetLoweringObjectFileELF", "::", "getStaticDtorSection", "(", "Priority", ")", ";", "if", "(", "Priority", "==", "", ")", "return", "StaticDtorSection", ";", "std", "::", "string", "Name", "=", "std", "::", "string", "("], "ground_truth": ["", ")", "+", "utostr", "(", "Priority", ")", ";"], "File": "ARMTargetObjectFile19", "Func": "getStaticDtorSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48747, "Length": 39, "Cover_Rate": 0.4875} {"Template_token": ["", "TargetLoweringObjectFileELF", "(", ")", ","], "ground_truth": ["AttributesSection", "(", "nullptr", ")", "{"], "File": "ARMTargetObjectFile1", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48748, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "TargetLoweringObjectFileELF", "(", ")", ","], "ground_truth": ["AttributesSection", "(", "nullptr", ")", "{"], "File": "ARMTargetObjectFile1", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48749, "Length": 9, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "MCSection", "*", "ElfTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "SK", ",", "const"], "ground_truth": ["TargetMachine", "&", "TM", ")", "const", "{"], "File": "ARMTargetObjectFile1", "Func": "getExplicitSectionGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48750, "Length": 21, "Cover_Rate": 0.40384615384615385} {"Template_token": ["", "if", "(", "genExecuteOnly", "&&", "SK", ".", "isText", "(", ")", ")", "SK", "=", "SectionKind", "::"], "ground_truth": ["getExecuteOnly", "(", ")", ";"], "File": "ARMTargetObjectFile1", "Func": "SelectSectionForGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48751, "Length": 18, "Cover_Rate": 0.34615384615384615} {"Template_token": ["", "if", "(", "genExecuteOnly", "&&", "SK", ".", "isText", "(", ")", ")", "SK", "=", "SectionKind", "::", "getExecuteOnly", "(", ")", ";", "return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GO", ",", "SK"], "ground_truth": [",", "TM", ")", ";"], "File": "ARMTargetObjectFile1", "Func": "SelectSectionForGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48752, "Length": 30, "Cover_Rate": 0.5769230769230769} {"Template_token": ["", "void", "ElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "bool", "isAAPCS_ABI", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isAAPCS_ABI", "(", ")", ";", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ","], "ground_truth": ["TM", ")", ";"], "File": "ARMTargetObjectFile27", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48753, "Length": 40, "Cover_Rate": 0.5063291139240507} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "Mangler", "*", "Mang", ",", "MachineModuleInfo", "*", "MMI", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", ""], "ground_truth": [")", ";"], "File": "ARMTargetObjectFile29", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48754, "Length": 38, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "void", "ElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isAAPCS_ABI", "(", ")", ")", "{", "StaticCtorSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "", ",", "MCSectionELF", "::", "SHT_INIT_ARRAY", ",", "MCSectionELF", "::"], "ground_truth": ["SHF_WRITE", "|", "MCSectionELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "File": "ARMTargetObjectFile2", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48755, "Length": 69, "Cover_Rate": 0.69} {"Template_token": ["", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "Mangler", "*", "Mang", ",", "MachineModuleInfo", "*", "MMI", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "assert", "(", "Encoding", "=="], "ground_truth": ["DW_EH_PE_absptr", "&&", "", ")", ";"], "File": "ARMTargetObjectFile31", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48756, "Length": 33, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "if", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "Mang", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";", "assert", "(", "Encoding", "=="], "ground_truth": ["DW_EH_PE_absptr", "&&", "", ")", ";"], "File": "ARMTargetObjectFile32", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48757, "Length": 77, "Cover_Rate": 0.5460992907801419} {"Template_token": ["", "void", "ElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "bool", "isAAPCS_ABI", "=", "static_cast", "<", "const", "TargetMachine", "&", ">", "(", "TM", ")", ".", "TargetABI", "==", "TargetMachine", "::", "", ";", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "isAAPCS_ABI"], "ground_truth": [")", ";"], "File": "ARMTargetObjectFile32", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48758, "Length": 48, "Cover_Rate": 0.5217391304347826} {"Template_token": ["", "unsigned", "MachOTargetObjectFile", "::", "getTTypeEncoding", "(", ")", "const", "{", "return", "DW_EH_PE_indirect", "|", "DW_EH_PE_pcrel"], "ground_truth": ["|", "DW_EH_PE_sdata4", ";"], "File": "ARMTargetObjectFile33", "Func": "getTTypeEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48759, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "unsigned", "MachOTargetObjectFile", "::", "getTTypeEncoding", "("], "ground_truth": [")", "const", "{"], "File": "ARMTargetObjectFile33", "Func": "getTTypeEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48760, "Length": 8, "Cover_Rate": 0.5} {"Template_token": ["", "void", "MachOTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileMachO", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "LSDASection", "=", "getMachOSection", "(", "", ",", "", ",", "", ",", "SectionKind", "::", "getReadOnlyWithRel", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetObjectFile33", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48761, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "virtual", "const", "MCSection", "*", "getAttributesSection", "(", ")", "const", "{", "return"], "ground_truth": ["AttributesSection", ";"], "File": "ARMTargetObjectFile4", "Func": "getAttributesSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48762, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "const", "BaseTargetMachine", "&", "_TM", "=", "static_cast", "<", "const", "BaseTargetMachine", "&", ">", "(", "TM", ")", ";", "bool", "isAAPCS_ABI", "=", "_TM", ".", "TargetABI", "==", "BaseTargetMachine", "::", "", ";", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM"], "ground_truth": [")", ";"], "File": "ARMTargetObjectFile5", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48763, "Length": 35, "Cover_Rate": 0.5147058823529411} {"Template_token": ["", "ElfTargetObjectFile", "(", ")"], "ground_truth": ["{"], "File": "ARMTargetObjectFile6", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48764, "Length": 4, "Cover_Rate": 0.36363636363636365} {"Template_token": ["", "ElfTargetObjectFile", "(", ")", ":", "TargetLoweringObjectFileELF", "("], "ground_truth": [")", "{"], "File": "ARMTargetObjectFile", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48765, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "ElfTargetObjectFile", "(", ")", ":", "TargetLoweringObjectFileELF", "(", ")", "{", "PLTRelativeVariantKind", "=", "MCSymbolRefExpr", "::"], "ground_truth": ["VK__PREL31", ";"], "File": "ARMTargetObjectFile", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48766, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "const", "MCExpr", "*", "ElfTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "*", "Sym", ")", "const", "{", "return", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK__TLSLDO"], "ground_truth": [",", "getContext", "(", ")", ")", ";"], "File": "ARMTargetObjectFile", "Func": "getDebugThreadLocalSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48767, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "if", "(", "TM", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "", ")", "return", "TargetLoweringObjectFileELF", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "Mang", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";", "assert", "(", "Encoding", "==", "DW_EH_PE_absptr", "&&", "", ")", ";", "return", "MCSymbolRefExpr", "::", "Create", "(", "TM", ".", "getSymbol", "(", "GV", ",", "Mang", ")", ",", "MCSymbolRefExpr", "::"], "ground_truth": ["VK__TARGET2", ",", "getContext", "(", ")", ")", ";"], "File": "ARMTargetObjectFile", "Func": "getTTypeGlobalReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48768, "Length": 66, "Cover_Rate": 0.6534653465346535} {"Template_token": ["", "void", "ElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "bool", "isAAPCS_ABI", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isAAPCS_ABI", "(", ")", ";", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM"], "ground_truth": [")", ";"], "File": "ARMTargetObjectFile", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48769, "Length": 40, "Cover_Rate": 0.5063291139240507} {"Template_token": ["", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "createObjectTargetELFStreamer", "(", "S", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")"], "ground_truth": [")", "return", "createObjectTargetWinCOFFStreamer", "(", "S", ")", ";"], "File": "ARMTargetStreamer (2)1", "Func": "createARMObjectTargetStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48770, "Length": 28, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "void", "TargetStreamer", "::", "emitConstantPools", "(", ")", "{", "ConstantPools", "->", "emitAll", "(", "Streamer"], "ground_truth": [")", ";"], "File": "ARMTargetStreamer (2)1", "Func": "emitConstantPools", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48771, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "ConstantPools", "->", "emitForCurrentSection", "(", "Streamer", ")", ";", "ConstantPools", "->", "clearCacheForCurrentSection", "(", "Streamer"], "ground_truth": [")", ";"], "File": "ARMTargetStreamer (2)1", "Func": "emitCurrentConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48772, "Length": 14, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "void", "TargetStreamer", "::", "emitCurrentConstantPool"], "ground_truth": ["(", ")", "{"], "File": "ARMTargetStreamer (2)1", "Func": "emitCurrentConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48773, "Length": 7, "Cover_Rate": 0.3181818181818182} {"Template_token": ["", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", ""], "ground_truth": [")", ")", "return", "", ";"], "File": "ARMTargetStreamer (2)1", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48774, "Length": 113, "Cover_Rate": 0.40070921985815605} {"Template_token": ["", "return", "ConstantPools", "->", "addEntry", "(", "Streamer", ","], "ground_truth": ["Expr", ",", "", ",", "Loc", ")", ";"], "File": "ARMTargetStreamer (2)", "Func": "addConstantPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48775, "Length": 14, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "return", "ConstantPools", "->", "addEntry", "(", "Streamer", ",", "Expr", ","], "ground_truth": ["", ",", "Loc", ")", ";"], "File": "ARMTargetStreamer (2)", "Func": "addConstantPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48776, "Length": 14, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "ConstantPools", "->", "emitAll", "(", "Streamer"], "ground_truth": [")", ";"], "File": "ARMTargetStreamer (2)", "Func": "finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48777, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "const", "MCExpr", "*", "AssemblerConstantPools", "::", "addEntry", "(", "MCStreamer"], "ground_truth": ["&", "Streamer", ",", "const", "MCExpr", "*", "Expr", ")", "{"], "File": "ARMTargetStreamer10", "Func": "addEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48778, "Length": 17, "Cover_Rate": 0.3541666666666667} {"Template_token": ["", "const", "MCExpr", "*", "AssemblerConstantPools", "::", "addEntry", "(", "MCStreamer", "&", "Streamer", ",", "const", "MCExpr", "*", "Expr", ")", "{", "const", "MCSection", "*", "Section", "=", "Streamer", ".", "getCurrentSection", "(", ")", ".", "first", ";", "return", "getOrCreateConstantPool", "(", "Section", ")", ".", "addEntry", "(", "Expr", ","], "ground_truth": ["Streamer", ".", "getContext", "(", ")", ")", ";"], "File": "ARMTargetStreamer10", "Func": "addEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48779, "Length": 47, "Cover_Rate": 0.9791666666666666} {"Template_token": ["", "void", "TargetStreamer", "::", "AnnotateTLSDescriptorSequence", "(", "const", "MCSymbolRefExpr", "*", "SRE", ")", "{", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMTargetStreamer10", "Func": "AnnotateTLSDescriptorSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48780, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "for", "(", "ConstantPoolMapTy", "::", "iterator", "CPI", "=", "ConstantPools", ".", "begin", "(", ")", ",", "CPE", "=", "ConstantPools", ".", "end", "(", ")", ";", "CPI", "!=", "CPE", ";", "++", "CPI"], "ground_truth": [")", "{"], "File": "ARMTargetStreamer10", "Func": "emitAll", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48781, "Length": 29, "Cover_Rate": 0.43283582089552236} {"Template_token": ["", "void", "TargetStreamer", "::", "emitArch", "(", "unsigned", "Arch"], "ground_truth": [")", "{"], "File": "ARMTargetStreamer10", "Func": "emitArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48782, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "void", "TargetStreamer", "::", "emitAttribute", "(", "unsigned"], "ground_truth": ["Attribute", ",", "unsigned", "Value", ")", "{"], "File": "ARMTargetStreamer10", "Func": "emitAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48783, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "TargetStreamer", "::", "emitCantUnwind", "("], "ground_truth": [")", "{"], "File": "ARMTargetStreamer10", "Func": "emitCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48784, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "Streamer", ".", "EmitCodeAlignment", "(", "", ")", ";", "Streamer", ".", "EmitDataRegion", "(", "MCDR_DataRegion", ")", ";", "for", "(", "EntryVecTy", "::", "const_iterator", "I", "=", "Entries", ".", "begin", "(", ")", ",", "E", "=", "Entries", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Streamer", ".", "EmitLabel", "(", "I", "->", "first", ")", ";", "Streamer", ".", "EmitValue", "(", "I", "->"], "ground_truth": ["second", ",", "", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitEntries", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48785, "Length": 63, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "void", "TargetStreamer", "::", "emitFnEnd", "("], "ground_truth": [")", "{"], "File": "ARMTargetStreamer10", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48786, "Length": 7, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "void", "TargetStreamer", "::", "emitFnStart", "(", ")", "{", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMTargetStreamer10", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48787, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMTargetStreamer10", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48788, "Length": 5, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "const", "MCSection", "*", "Section", "=", "Streamer", ".", "getCurrentSection", "(", ")", ".", "first", ";", "if", "(", "ConstantPool", "*", "CP", "="], "ground_truth": ["getConstantPool", "(", "Section", ")", ")", "{"], "File": "ARMTargetStreamer10", "Func": "emitForCurrentSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48789, "Length": 25, "Cover_Rate": 0.5319148936170213} {"Template_token": ["", "void", "TargetStreamer", "::", "emitFPU", "("], "ground_truth": ["unsigned", "FPU", ")", "{"], "File": "ARMTargetStreamer10", "Func": "emitFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48790, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "void", "TargetStreamer", "::", "emitFPU", "("], "ground_truth": ["unsigned", "FPU", ")", "{"], "File": "ARMTargetStreamer10", "Func": "emitFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48791, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "void", "TargetStreamer", "::", "emitInst", "(", "uint32_t", "Inst"], "ground_truth": [",", "char", "Suffix", ")", "{"], "File": "ARMTargetStreamer10", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48792, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "void", "TargetStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48793, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "void", "TargetStreamer", "::", "emitIntTextAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ")", "{", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMTargetStreamer10", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48794, "Length": 20, "Cover_Rate": 0.9523809523809523} {"Template_token": ["", "void", "TargetStreamer", "::", "emitMovSP", "(", "unsigned", "Reg", ",", "int64_t", "Offset", ")", "{", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48795, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "void", "TargetStreamer", "::", "emitMovSP", "(", "unsigned", "Reg", ",", "int64_t", "Offset", ")", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMTargetStreamer10", "Func": "emitMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48796, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "void", "TargetStreamer", "::", "emitObjectArch", "(", "unsigned", "Arch", ")", "{", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMTargetStreamer10", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48797, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "void", "TargetStreamer", "::", "emitObjectArch", "(", "unsigned", "Arch", ")", "{", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMTargetStreamer10", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48798, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "void", "TargetStreamer", "::", "emitPad", "(", "int64_t"], "ground_truth": ["Offset", ")", "{"], "File": "ARMTargetStreamer10", "Func": "emitPad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48799, "Length": 9, "Cover_Rate": 0.6} {"Template_token": ["", "void", "TargetStreamer", "::", "emitPersonality", "(", "const", "MCSymbol", "*", "Personality", ")", "{", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMTargetStreamer10", "Func": "emitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48800, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "void", "TargetStreamer", "::", "emitPersonalityIndex", "(", "unsigned", "Index", ")", "{", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMTargetStreamer10", "Func": "emitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48801, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "void", "TargetStreamer", "::", "emitRegSave", "(", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList"], "ground_truth": [",", "bool", "isVector", ")", "{"], "File": "ARMTargetStreamer10", "Func": "emitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48802, "Length": 17, "Cover_Rate": 0.7391304347826086} {"Template_token": ["", "void", "TargetStreamer", "::", "emitSetFP", "(", "unsigned", "FpReg", ",", "unsigned", "SpReg", ",", "int64_t", "Offset"], "ground_truth": [")", "{"], "File": "ARMTargetStreamer10", "Func": "emitSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48803, "Length": 15, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "void", "TargetStreamer", "::", "emitUnwindRaw", "(", "int64_t", "StackOffset", ",", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{", "llvm_unreachable", "(", ""], "ground_truth": [")", ";"], "File": "ARMTargetStreamer10", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48804, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "void", "TargetStreamer", "::", "finishAttributeSection", "(", ")", "{", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMTargetStreamer10", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48805, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "ConstantPool", "&", "AssemblerConstantPools", "::", "getOrCreateConstantPool", "(", "const", "MCSection", "*", "Section", ")", "{", "return", "ConstantPools", "[", "Section"], "ground_truth": ["]", ";"], "File": "ARMTargetStreamer10", "Func": "getOrCreateConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48806, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "return", "ConstantPools", "["], "ground_truth": ["Section", "]", ";"], "File": "ARMTargetStreamer10", "Func": "getOrCreateConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48807, "Length": 6, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMTargetStreamer10", "Func": "switchVendor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48808, "Length": 5, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "Size", "=", "(", "Suffix", "==", "'n'", "?", "", ":", "", ")", ";", "for", "(", "unsigned", "II", "=", "", ",", "IE", "=", "Size", ";", "II", "!=", "IE", ";", "II", "=", "II", "+", "", ")", "{", "const", "unsigned", "I0", "=", "LittleEndian", "?", "II", "+", "", ":", "II", "+", "", ";", "const", "unsigned", "I1", "=", "LittleEndian", "?", "II", "+", "", ":", "II", "+", "", ";", "Buffer", "[", "Size", "-", "II", "-", "", "]", "=", "uint8_t", "(", "Inst", ">>", "I0", "*", "CHAR_BIT", ")", ";", "Buffer", "[", "Size", "-", "II", "-", "", "]", "=", "uint8_t", "(", "Inst", ">>", "I1", "*", "CHAR_BIT", ")", ";", "}", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")"], "ground_truth": [";"], "File": "ARMTargetStreamer12", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48809, "Length": 108, "Cover_Rate": 0.45188284518828453} {"Template_token": ["", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "else", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "}", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "isV8M", "(", "STI", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "else", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "("], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMTargetStreamer12", "Func": "emitTargetAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48810, "Length": 386, "Cover_Rate": 0.44831591173054586} {"Template_token": ["", "if", "(", "STI", ".", "getCPU", "(", ")", "==", "", ")", "return", "", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "return", "", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "return", "", ";", "else", "if", "(", "STI", ".", "hasFeature", "("], "ground_truth": ["", ")", ")", "return", "", ";"], "File": "ARMTargetStreamer12", "Func": "getArchForCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48811, "Length": 112, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "ConstantPoolMapTy", "::", "iterator", "CP", "=", "ConstantPools", ".", "find", "(", "Section", ")", ";", "if", "(", "CP", "==", "ConstantPools", ".", "end", "(", ")", ")", "return", "nullptr", ";", "return", "&", "CP"], "ground_truth": ["->", "second", ";"], "File": "ARMTargetStreamer18", "Func": "getConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48812, "Length": 31, "Cover_Rate": 0.7045454545454546} {"Template_token": ["", "return", "ConstantPools", "->", "addEntry", "(", "Streamer", ",", "Expr", ",", ""], "ground_truth": [")", ";"], "File": "ARMTargetStreamer20", "Func": "addConstantPoolEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48813, "Length": 12, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "void", "TargetStreamer", "::", "emitThumbSet", "(", "MCSymbol", "*", "Symbol", ",", "const", "MCExpr", "*", "Value"], "ground_truth": [")", "{"], "File": "ARMTargetStreamer21", "Func": "emitThumbSet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48814, "Length": 15, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "emitAttribute", "(", "", ",", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "emitAttribute", "(", "", ",", "", ")", ";", "}", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "else", "emitFPU", "(", "", ")", ";", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "else", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "}", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")"], "ground_truth": [")", "emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMTargetStreamer25", "Func": "emitTargetAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48815, "Length": 338, "Cover_Rate": 0.36899563318777295} {"Template_token": ["", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "else", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "}", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "isV8M", "(", "STI", ")", ")", "emitAttribute", "(", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMTargetStreamer", "Func": "emitTargetAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48816, "Length": 346, "Cover_Rate": 0.3777292576419214} {"Template_token": ["", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "else", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ":", "(", "STI", ".", "hasFeature", "(", "", ")", "?", "", ":", "", ")", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitFPU", "(", "", ")", ";", "}", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "!", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "isV8M", "(", "STI", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "else", "emitAttribute", "(", "", ",", "", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "", ")", "&&", "STI", ".", "hasFeature", "(", "", ")", ")", "emitAttribute", "(", "", ",", "", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "", ")", ")"], "ground_truth": ["emitAttribute", "(", "", ",", "", ")", ";"], "File": "ARMTargetStreamer", "Func": "emitTargetAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48817, "Length": 410, "Cover_Rate": 0.44759825327510916} {"Template_token": ["", "const", "FeatureBitset", "&", "CallerBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Caller", ")", "->", "getFeatureBits", "(", ")", ";", "const", "FeatureBitset", "&", "CalleeBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Callee", ")", "->", "getFeatureBits", "(", ")", ";", "bool", "MatchExact", "=", "(", "CallerBits", "&", "~", "InlineFeatureWhitelist", ")", "==", "(", "CalleeBits"], "ground_truth": ["&", "~", "InlineFeatureWhitelist", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "areInlineCompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48818, "Length": 51, "Cover_Rate": 0.4811320754716981} {"Template_token": ["", "const", "FeatureBitset", "&", "CallerBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Caller", ")", "->", "getFeatureBits", "(", ")", ";", "const", "FeatureBitset", "&", "CalleeBits", "=", "TM", ".", "getSubtargetImpl", "(", "*"], "ground_truth": ["Callee", ")", "->", "getFeatureBits", "(", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "areInlineCompatible", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48819, "Length": 34, "Cover_Rate": 0.32075471698113206} {"Template_token": ["", "return"], "ground_truth": ["true", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "enableInterleavedAccessVectorization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48820, "Length": 3, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "forceScalarizeMaskedScatter", "(", "VectorType", "*", "VTy", ",", "Align", "Alignment", ")", "{", "return", "forceScalarizeMaskedGather", "(", "VTy", ",", "Alignment"], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "forceScalarizeMaskedScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48821, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "int", "TTIImpl", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", ",", "ScalarEvolution", "*", "SE", ",", "const", "SCEV", "*", "Ptr", ")", "{", "unsigned", "NumVectorInstToHideOverhead", "=", "", ";", "int", "MaxMergeDistance", "=", "", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "SE", "&&", "!", "BaseT", "::", "isConstantStridedAccessLessThan", "(", "SE", ",", "Ptr", ",", "MaxMergeDistance", "+", "", ")", ")", "return", "NumVectorInstToHideOverhead", ";", "return", ""], "ground_truth": [";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48822, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first", ";", "}", "return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ","], "ground_truth": ["ValTy", ",", "CondTy", ",", "I", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48823, "Length": 98, "Cover_Rate": 0.4279475982532751} {"Template_token": ["", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace"], "ground_truth": [",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48824, "Length": 80, "Cover_Rate": 0.4624277456647399} {"Template_token": ["", "if", "(", "Imm", ".", "isNonNegative", "(", ")", "&&", "Imm", ".", "getLimitedValue", "(", ")", "<"], "ground_truth": ["", ")", "return", "", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getIntImmCodeSizeCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48825, "Length": 19, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "if", "(", "Opcode", "==", "Instruction", "::", "And", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "("], "ground_truth": [")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{"], "File": "ARMTargetTransformInfo (2)1", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48826, "Length": 81, "Cover_Rate": 0.3894230769230769} {"Template_token": ["", "return", "ST", "->", "getMaxInterleaveFactor"], "ground_truth": ["(", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getMaxInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48827, "Length": 7, "Cover_Rate": 0.4666666666666667} {"Template_token": ["", "unsigned", "getMaxInterleaveFactor", "(", "unsigned", "VF", ")", "{", "return", "ST", "->", "getMaxInterleaveFactor"], "ground_truth": ["(", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getMaxInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48828, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", ".", "first", "*"], "ground_truth": ["", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48829, "Length": 49, "Cover_Rate": 0.6125} {"Template_token": ["", "int", "TTIImpl", "::", "getMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ",", "const", "Instruction", "*", "I", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", "."], "ground_truth": ["first", "*", "", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48830, "Length": 73, "Cover_Rate": 0.9125} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "TypeSize", "::", "getFixed", "(", "", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "TypeSize", "::", "getFixed", "(", "", ")", ";", "return", "TypeSize", "::", "getFixed", "(", ""], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getRegisterBitWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48831, "Length": 40, "Cover_Rate": 0.43010752688172044} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "TypeSize", "::", "getFixed", "(", "", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "TypeSize", "::", "getFixed", "(", "", ")", ";", "return", "TypeSize", "::", "getFixed", "(", "", ")", ";", "case", "TargetTransformInfo", "::", "RGK_ScalableVector", ":", "return", "TypeSize", "::", "getScalable", "("], "ground_truth": ["", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getRegisterBitWidth", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48832, "Length": 53, "Cover_Rate": 0.5698924731182796} {"Template_token": ["", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Select", ")", "{", "static", "const", "CostTblEntry", "NEONSelShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "("], "ground_truth": ["DL", ",", "Tp", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48833, "Length": 310, "Cover_Rate": 0.49363057324840764} {"Template_token": ["", "int", "TTIImpl", "::", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "{", "if", "(", "Kind", "==", "TTI", "::", "SK_Broadcast", ")", "{", "static", "const", "CostTblEntry", "NEONDupTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "NEONShuffleTbl", "["], "ground_truth": ["]", "=", "{"], "File": "ARMTargetTransformInfo (2)1", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48834, "Length": 198, "Cover_Rate": 0.31528662420382164} {"Template_token": ["", "const", "Subtarget", "*", "getST"], "ground_truth": ["(", ")", "const", "{"], "File": "ARMTargetTransformInfo (2)1", "Func": "getST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48835, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";", "UP", ".", "UnrollAndJam"], "ground_truth": ["=", "true", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48836, "Length": 190, "Cover_Rate": 0.5654761904761905} {"Template_token": ["", "if", "(", "ST", "->", "hasSlowLoadDSubregister", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "InsertElement", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "", ";", "if", "(", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "if", "(", "ValTy", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";", "if", "(", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "std", "::", "max", "("], "ground_truth": ["BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48837, "Length": 98, "Cover_Rate": 0.765625} {"Template_token": ["", "if", "(", "ST", "->", "hasSlowLoadDSubregister", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "InsertElement", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "", ";", "if", "(", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "if", "(", "ValTy", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";", "if", "(", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "std", "::", "max", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "", ")", ";", "}", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ","], "ground_truth": ["ValTy", ",", "Index", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48838, "Length": 111, "Cover_Rate": 0.8671875} {"Template_token": ["", "return", "!", "ST", "->", "isTargetDarwin", "(", ")", "&&", "!", "ST", "->", "hasMVEFloatOps"], "ground_truth": ["(", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "isFPVectorizationPotentiallyUnsafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48839, "Length": 15, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "return", "isLegalMaskedGather", "(", "Ty", ","], "ground_truth": ["Alignment", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "isLegalMaskedScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48840, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "bool", "isLegalMaskedScatter", "(", "Type", "*", "Ty"], "ground_truth": [",", "Align", "Alignment", ")", "{"], "File": "ARMTargetTransformInfo (2)1", "Func": "isLegalMaskedScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48841, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataTy", ","], "ground_truth": ["Align", "Alignment", ")", "{"], "File": "ARMTargetTransformInfo (2)1", "Func": "isLegalMaskedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48842, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "return", "isLegalMaskedLoad", "(", "DataTy", ","], "ground_truth": ["Alignment", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "isLegalMaskedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48843, "Length": 8, "Cover_Rate": 0.4} {"Template_token": ["", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "!=", "", "&&", "EltSz", "!=", "", "&&", "EltSz", "!=", "", ")", "return", "false", ";", "unsigned", "BlockElts", "=", "M", "[", "", "]", "+", "", ";", "if", "(", "M", "[", "", "]", "<", "", ")", "BlockElts", "=", "BlockSize", "/", "EltSz", ";", "if", "(", "BlockSize", "<=", "EltSz", "||", "BlockSize", "!=", "BlockElts", "*", "EltSz", ")"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "isVREVMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48844, "Length": 66, "Cover_Rate": 0.38372093023255816} {"Template_token": ["", "bool", "shouldBuildLookupTablesForConstant", "(", "Constant", "*", "C", ")", "const", "{", "if", "(", "ST", "->", "isROPI", "(", ")", "||", "ST", "->", "isRWPI", "(", ")", ")", "return", "!", "C", "->"], "ground_truth": ["needsDynamicRelocation", "(", ")", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "shouldBuildLookupTablesForConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48845, "Length": 31, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "int", "TTIImpl", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", ",", "bool", "IsComplex", ")", "{", "unsigned", "NumVectorInstToHideOverhead", "=", "", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "IsComplex", ")", "return"], "ground_truth": ["NumVectorInstToHideOverhead", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48846, "Length": 31, "Cover_Rate": 0.8857142857142857} {"Template_token": ["", "static", "const", "CostTblEntry", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", ""], "ground_truth": ["*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48847, "Length": 322, "Cover_Rate": 0.5339966832504146} {"Template_token": ["", "static", "const", "TypeConversionCostTblEntry", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ","], "ground_truth": ["SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48848, "Length": 117, "Cover_Rate": 0.527027027027027} {"Template_token": ["", "return", "ST", "->", "isFPOnlySP", "(", ")", "?", "TargetTransformInfo", "::", "TCC_Expensive", ":", "TargetTransformInfo", "::", "TCC_Basic", ";", "}", "}", "return", "TargetTransformInfo", "::", "TCC_Expensive"], "ground_truth": [";"], "File": "ARMTargetTransformInfo (2)", "Func": "getFPOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48849, "Length": 22, "Cover_Rate": 0.3013698630136986} {"Template_token": ["", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "Type", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "(", "SubVecSize", "==", "", "||", "SubVecSize", "==", "", ")", ")", "return", "Factor", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ","], "ground_truth": ["Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48850, "Length": 78, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "if", "(", "Bits", "==", "", "||", "Bits", ">", "", ")", "return", "", ";", "int32_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint32_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48851, "Length": 145, "Cover_Rate": 0.6502242152466368} {"Template_token": ["", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", ".", "first", "*", ""], "ground_truth": [";"], "File": "ARMTargetTransformInfo (2)", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48852, "Length": 49, "Cover_Rate": 0.6533333333333333} {"Template_token": ["", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Alternate", ")", "{", "static", "const", "CostTblEntry", "NEONAltShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONAltShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ","], "ground_truth": ["Tp", ",", "Index", ",", "SubTp", ")", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48853, "Length": 165, "Cover_Rate": 0.382830626450116} {"Template_token": ["", "if", "(", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "if", "(", "ValTy", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";", "if", "(", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "std", "::", "max", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ","], "ground_truth": ["ValTy", ",", "Index", ")", ",", "", ")", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48854, "Length": 67, "Cover_Rate": 0.5234375} {"Template_token": ["", "if", "(", "ST", "->", "isSwift", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "InsertElement", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "", ";", "if", "(", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "if", "(", "ValTy", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", ")"], "ground_truth": [")", "return", "", ";"], "File": "ARMTargetTransformInfo (2)", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48855, "Length": 63, "Cover_Rate": 0.4921875} {"Template_token": ["", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first", ";", "}", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "return", "BaseCost", "*", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy"], "ground_truth": [",", "CondTy", ",", "I", ")", ";"], "File": "ARMTargetTransformInfo10", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48856, "Length": 96, "Cover_Rate": 0.3779527559055118} {"Template_token": ["", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", "."], "ground_truth": ["first", ";"], "File": "ARMTargetTransformInfo10", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48857, "Length": 98, "Cover_Rate": 0.3858267716535433} {"Template_token": ["", "if", "(", "EltSize", "*", "NumElems", "!=", "", "||", "NumElems", "<", "", ")", "return", "ScalarCost", ";", "if", "(", "Alignment", "<", "EltSize", "/", "", ")", "return", "ScalarCost", ";", "if", "(", "EltSize", "==", "", ")", "return", "VectorCost", ";", "if", "(", "EltSize", "!=", "", "&&", "EltSize", "!=", "", ")", "return", "ScalarCost", ";", "if", "(", "auto", "BC", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "Ptr", "=", "BC", "->", "getOperand", "(", "", ")", ";", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ")", "{", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "ScalarCost", ";", "unsigned", "Scale", "=", "DL", ".", "getTypeAllocSize", "(", "GEP", "->", "getResultElementType", "(", ")", ")", ";", "if", "(", "Scale", "!=", "", "&&", "Scale", "*", "", "!=", "EltSize", ")"], "ground_truth": ["return", "ScalarCost", ";"], "File": "ARMTargetTransformInfo10", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48858, "Length": 127, "Cover_Rate": 0.40445859872611467} {"Template_token": ["", "if", "(", "EltSize", "*", "NumElems", "!=", "", "||", "NumElems", "<", "", ")", "return", "ScalarCost", ";", "if", "(", "Alignment", "<", "EltSize", "/", "", ")", "return", "ScalarCost", ";", "if", "(", "EltSize", "==", "", ")", "return", "VectorCost", ";", "if", "(", "EltSize", "!=", "", "&&", "EltSize", "!=", "", ")", "return", "ScalarCost", ";", "if", "(", "auto", "BC", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "Ptr", "=", "BC", "->", "getOperand", "(", "", ")", ";", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ")", "{", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "ScalarCost", ";", "unsigned", "Scale", "=", "DL", ".", "getTypeAllocSize", "(", "GEP", "->", "getResultElementType", "(", ")", ")", ";", "if", "(", "Scale", "!=", "", "&&", "Scale", "*", "", "!="], "ground_truth": ["EltSize", ")", "return", "ScalarCost", ";"], "File": "ARMTargetTransformInfo10", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48859, "Length": 127, "Cover_Rate": 0.40445859872611467} {"Template_token": ["", "int", "TTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "(", "Opcode", "==", "Instruction", "::", "SDiv", "||", "Opcode", "==", "Instruction", "::", "UDiv", "||", "Opcode", "==", "Instruction", "::", "SRem", "||", "Opcode", "==", "Instruction", "::", "URem", ")", "&&", "Idx", "==", "", ")", "return", "", ";", "if", "(", "Opcode", "==", "Instruction", "::", "And", ")", "{", "if", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "return"], "ground_truth": ["", ";"], "File": "ARMTargetTransformInfo10", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48860, "Length": 78, "Cover_Rate": 0.34977578475336324} {"Template_token": ["", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ")", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")"], "ground_truth": ["&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{"], "File": "ARMTargetTransformInfo10", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48861, "Length": 74, "Cover_Rate": 0.33183856502242154} {"Template_token": ["", "if", "(", "ST", "->", "isCortexA15", "(", ")", "||", "ST", "->", "isSwift", "(", ")", ")", "return", "", ";", "return", ""], "ground_truth": [";"], "File": "ARMTargetTransformInfo10", "Func": "getMaxInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48862, "Length": 20, "Cover_Rate": 0.7692307692307693} {"Template_token": ["", "int", "TTIImpl", "::", "getMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "MaybeAlign", "Alignment", ",", "unsigned", "AddressSpace", ",", "const", "Instruction", "*", "I", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->"], "ground_truth": ["getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";"], "File": "ARMTargetTransformInfo10", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48863, "Length": 43, "Cover_Rate": 0.36134453781512604} {"Template_token": ["", "UP", ".", "OptSizeThreshold", "=", "", ";", "UP", ".", "PartialOptSizeThreshold", "=", "", ";", "if", "(", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "hasOptSize", "(", ")", ")", "return", ";", "if", "(", "!", "ST", "->", "isThumb2", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I"], "ground_truth": [".", "value_op_end", "(", ")", ")", ";"], "File": "ARMTargetTransformInfo10", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48864, "Length": 235, "Cover_Rate": 0.6601123595505618} {"Template_token": ["", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UpperBound", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";", "UP", ".", "UnrollAndJam", "=", "true", ";", "UP", ".", "UnrollAndJamInnerLoopThreshold", "=", "", ";", "if", "(", "Cost", "<", "", ")", "UP", ".", "Force", "="], "ground_truth": ["true", ";"], "File": "ARMTargetTransformInfo10", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48865, "Length": 216, "Cover_Rate": 0.6067415730337079} {"Template_token": ["", "if", "(", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "", ")", "return", "std", "::", "max", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "", ")", ";", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "return", "std", "::", "max", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "ST", "->", "getMVEVectorCostFactor"], "ground_truth": ["(", ")", ")", "*", "ValTy", "->", "getVectorNumElements", "(", ")", "/", "", ";"], "File": "ARMTargetTransformInfo10", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48866, "Length": 90, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "unsigned", "EltWidth", "=", "DataTy", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment"], "ground_truth": ["||", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo10", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48867, "Length": 46, "Cover_Rate": 0.3484848484848485} {"Template_token": ["", "}", "unsigned", "EltWidth", "=", "DataTy", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", "&&", "(", "!"], "ground_truth": ["Alignment", "||", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo10", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48868, "Length": 47, "Cover_Rate": 0.3560606060606061} {"Template_token": ["", "int", "TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ")", "{", "int", "ISDOpcode", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "LT", ".", "second", "==", "", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue"], "ground_truth": [")", "Cost", "+=", "", ";"], "File": "ARMTargetTransformInfo12", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48869, "Length": 472, "Cover_Rate": 0.7763157894736842} {"Template_token": ["", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "SubVecTy", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "(", "SubVecSize", "==", "", "||", "SubVecSize", "==", "", ")", ")", "return", "Factor", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ","], "ground_truth": ["Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "File": "ARMTargetTransformInfo12", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48870, "Length": 50, "Cover_Rate": 0.31446540880503143} {"Template_token": ["", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Alternate", ")", "{", "static", "const", "CostTblEntry", "<", "", ">", "NEONAltShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONAltShuffleTbl", ",", "", ",", "LT", "."], "ground_truth": ["second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";"], "File": "ARMTargetTransformInfo12", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48871, "Length": 154, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "unsigned", "", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ")", "const", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD"], "ground_truth": ["(", "Opcode", ")", ";"], "File": "ARMTargetTransformInfo13", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48872, "Length": 26, "Cover_Rate": 0.3058823529411765} {"Template_token": ["", "unsigned", "", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ")", "const", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->"], "ground_truth": ["isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{"], "File": "ARMTargetTransformInfo13", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48873, "Length": 45, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "bool", "isLegalMaskedScatter", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{", "return"], "ground_truth": ["false", ";"], "File": "ARMTargetTransformInfo13", "Func": "isLegalMaskedScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48874, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "ST", "->", "isMClass", "(", ")", "&&", "ST", "->", "isThumb2", "(", ")", "&&", "L", "->", "getNumBlocks", "("], "ground_truth": [")", "==", "", ";"], "File": "ARMTargetTransformInfo13", "Func": "shouldFavorBackedgeIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48875, "Length": 21, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "if", "(", "isa", "<", "FPExtInst", ">", "(", "&", "I", ")", "||", "isa", "<", "FPTruncInst", ">", "(", "&", "I", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "&", "I", ")", "||", "isa", "<", "ZExtInst", ">", "(", "&", "I", ")", ")", "if", "(", "!", "I", ".", "getOperand", "(", "", ")", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "LoadInst", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "TruncInst", ">", "(", "&", "I", ")", ")", "if", "(", "!", "I", ".", "hasOneUse", "(", ")", "||", "!", "isa", "<", "StoreInst", ">", "(", "*", "I", ".", "user_begin", "(", ")", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMTargetTransformInfo14", "Func": "canTailPredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48876, "Length": 114, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "isa", "<", "ICmpInst", ">", "(", "&", "I", ")", "&&", "++", "ICmpCount", ">", "", ")", "return", "false", ";", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "if", "(", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "&&", "++", "ICmpCount", ">", "", ")", "return", "false", ";", "if", "(", "isa", "<", "FCmpInst", ">", "(", "&", "I"], "ground_truth": [")", ")", "return", "false", ";"], "File": "ARMTargetTransformInfo14", "Func": "canTailPredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48877, "Length": 92, "Cover_Rate": 0.40350877192982454} {"Template_token": ["", "if", "(", "isa", "<", "PHINode", ">", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "!", "canTailPredicateInstruction", "(", "I", ",", "ICmpCount", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", ".", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "Type", "*", "T", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "T", "->", "isPointerTy", "(", ")", ")", "T", "=", "T", "->", "getPointerElementType", "(", ")", ";", "if", "(", "T", "->", "getScalarSizeInBits", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "T", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "Value", "*", "Ptr", "=", "getLoadStorePointerOperand", "(", "&", "I", ")", ";", "Type", "*", "AccessTy", "=", "getLoadStoreType", "(", "&", "I", ")", ";", "int64_t", "NextStride", "=", "getPtrStride", "(", "PSE", ",", "AccessTy", ",", "Ptr", ",", "L", ")", ";", "if", "(", "NextStride", "==", "", ")", "{", "continue", ";", "}", "else", "if", "(", "NextStride", "==", "-", "", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "else", "if", "(", "EnableMaskedGatherScatters", ")", "{", "const", "SCEV", "*", "PtrScev", "=", "PSE", ".", "getSE", "(", ")"], "ground_truth": ["->", "getSCEV", "(", "Ptr", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "canTailPredicateLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48878, "Length": 227, "Cover_Rate": 0.45219123505976094} {"Template_token": ["", "unsigned", "NumVectorInstToHideOverhead", "=", "", ";", "int", "MaxMergeDistance", "=", "", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "SE", "&&", "!", "BaseT", "::", "isConstantStridedAccessLessThan", "(", "SE", ",", "Ptr", ",", "MaxMergeDistance", "+", "", ")", ")", "return", "NumVectorInstToHideOverhead", ";", "return", ""], "ground_truth": [";"], "File": "ARMTargetTransformInfo14", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48879, "Length": 49, "Cover_Rate": 0.5975609756097561} {"Template_token": ["", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "static", "const", "CostTblEntry", "CostTblAdd", "[", "]", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTblAdd", ",", "ISD", ",", "LT", ".", "second", ")", ")", "return", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "("], "ground_truth": ["CostKind", ")", "*", "LT", ".", "first", ";"], "File": "ARMTargetTransformInfo14", "Func": "getArithmeticReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48880, "Length": 86, "Cover_Rate": 0.3944954128440367} {"Template_token": ["", "if", "(", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "&&", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", ")", "{", "return", "", ";", "}", "return", "BaseT", "::", "getCFInstrCost", "(", "Opcode", ",", "CostKind", ",", "I"], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getCFInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48881, "Length": 39, "Cover_Rate": 0.6610169491525424} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "(", "Opcode", "==", "Instruction", "::", "ICmp", "||", "Opcode", "==", "Instruction", "::", "FCmp", ")", "&&", "cast", "<", "FixedVectorType", ">", "(", "ValTy", ")", "->", "getNumElements", "(", ")", ">", "", ")", "{", "FixedVectorType", "*", "VecValTy", "=", "cast", "<", "FixedVectorType", ">", "(", "ValTy", ")", ";", "FixedVectorType", "*", "VecCondTy", "=", "dyn_cast_or_null", "<", "FixedVectorType", ">", "(", "CondTy", ")", ";", "if", "(", "!", "VecCondTy", ")", "VecCondTy", "=", "cast", "<", "FixedVectorType", ">", "(", "CmpInst", "::", "makeCmpResultType", "(", "VecValTy", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "FCmp", "&&", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "{", "return", "BaseT", "::", "getScalarizationOverhead", "(", "VecValTy", ",", "false", ",", "true", ")", "+", "BaseT", "::", "getScalarizationOverhead", "(", "VecCondTy", ",", "true", ",", "false", ")", "+", "VecValTy", "->", "getNumElements", "(", ")", "*", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", "->", "getScalarType", "(", ")", ",", "VecCondTy", "->", "getScalarType", "(", ")", ",", "VecPred", ",", "CostKind", ",", "I", ")", ";", "}", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "int", "BaseCost", "=", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "if", "(", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ">", "", ")", "{", "if", "(", "LT", ".", "first", ">", "", ")", "return", "LT", ".", "first", "*", "BaseCost", "+", "BaseT", "::", "getScalarizationOverhead", "(", "VecCondTy", ",", "true", ",", "false", ")", ";", "return", "BaseCost", ";", "}", "}", "int", "BaseCost", "=", "", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", ")", "BaseCost", "="], "ground_truth": ["ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48882, "Length": 257, "Cover_Rate": 0.3176761433868974} {"Template_token": ["", "InstructionCost", "TTIImpl", "::", "getExtendedAddReductionCost", "(", "bool", "IsMLA", ",", "bool", "IsUnsigned", ",", "Type", "*", "ResTy", ",", "VectorType", "*", "ValTy", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "ValVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "EVT", "ResVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ResTy", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "ValVT", "."], "ground_truth": ["isSimple", "(", ")", "&&", "ResVT", ".", "isSimple", "(", ")", ")", "{"], "File": "ARMTargetTransformInfo14", "Func": "getExtendedAddReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48883, "Length": 70, "Cover_Rate": 0.3723404255319149} {"Template_token": ["", "unsigned", "NumElems", "=", "VTy", "->", "getNumElements", "(", ")", ";", "unsigned", "EltSize", "=", "VTy", "->", "getScalarSizeInBits", "(", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "DataTy", ")", ";", "InstructionCost", "VectorCost", "=", "NumElems", "*", "LT", ".", "first", "*", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "InstructionCost", "ScalarCost", "=", "NumElems", "*", "LT", ".", "first", "+", "BaseT", "::", "getScalarizationOverhead", "(", "VTy", ",", "true", ",", "false", ")", "+", "BaseT", "::", "getScalarizationOverhead", "(", "VTy", ",", "false", ",", "true", ")", ";", "if", "(", "EltSize", "<", "", "||", "Alignment", "<", "EltSize", "/", "", ")", "return", "ScalarCost", ";", "unsigned", "ExtSize", "=", "EltSize", ";", "if", "(", "I", "!=", "nullptr", ")", "{", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Load", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "I", "->", "hasOneUse", "(", ")", ")", "{", "const", "User", "*", "Us", "=", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ";", "if", "(", "isa", "<", "ZExtInst", ">", "(", "Us", ")", "||", "isa", "<", "SExtInst", ">", "(", "Us", ")", ")", "{", "unsigned", "TypeSize", "=", "cast", "<", "Instruction", ">", "(", "Us", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "TypeSize", "==", "", "&&", "(", "EltSize", "==", "", "||", "EltSize", "==", "", ")", ")", "||", "(", "TypeSize", "==", "", "&&", "EltSize", "==", "", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "{", "ExtSize", "=", "TypeSize", ";", "}", "}", "}", "TruncInst", "*", "T", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Store", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "(", "T", "=", "dyn_cast", "<", "TruncInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "{", "unsigned", "TypeSize", "=", "T", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "EltSize", "==", "", "&&", "TypeSize", "==", "", ")", "||", "(", "EltSize", "==", "", "&&", "(", "TypeSize", "==", "", "||", "TypeSize", "==", "", ")", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "ExtSize", "=", "TypeSize", ";", "}", "}", "if", "(", "ExtSize", "*", "NumElems", "!=", "", "||", "NumElems", "<", "", ")", "return", "ScalarCost", ";", "if", "(", "ExtSize", "==", "", ")"], "ground_truth": ["return", "VectorCost", ";"], "File": "ARMTargetTransformInfo14", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48884, "Length": 374, "Cover_Rate": 0.6051779935275081} {"Template_token": ["", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "Alignment", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ".", "getFixedSize", "(", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment"], "ground_truth": [",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48885, "Length": 102, "Cover_Rate": 0.40476190476190477} {"Template_token": ["", "InstructionCost", "TTIImpl", "::", "getIntImmCodeSizeCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const"], "ground_truth": ["APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{"], "File": "ARMTargetTransformInfo14", "Func": "getIntImmCodeSizeCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48886, "Length": 21, "Cover_Rate": 0.4772727272727273} {"Template_token": ["", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "", "||", "Imm", ".", "getActiveBits", "(", ")", ">=", "", ")", "return", "", ";", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "Bits", "==", "", "||", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", ")", "return", "", ";", "if", "(", "(", "~", "SImmVal", "<", "", ")", "||", "", "(", "ZImmVal", ")", ")", "return", "", ";", "return"], "ground_truth": ["", ";"], "File": "ARMTargetTransformInfo14", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48887, "Length": 198, "Cover_Rate": 0.8319327731092437} {"Template_token": ["", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")"], "ground_truth": ["?", "", ":", "", ";"], "File": "ARMTargetTransformInfo14", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48888, "Length": 132, "Cover_Rate": 0.5546218487394958} {"Template_token": ["", "if", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "return", "", ";", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnes", "(", ")", ")", "return", "", ";", "if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "<=", "", ")", "{", "if", "(", "isSSATMinMaxPattern", "(", "Inst", ",", "Imm", ")", "||", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "Inst", "->", "hasOneUse", "(", ")", "&&", "isSSATMinMaxPattern", "(", "cast", "<", "Instruction"], "ground_truth": [">", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", ",", "Imm", ")", ")", ")", "return", "", ";"], "File": "ARMTargetTransformInfo14", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48889, "Length": 239, "Cover_Rate": 0.5704057279236276} {"Template_token": ["", "if", "(", "Opcode", "==", "Instruction", "::", "GetElementPtr", "&&", "Idx", "!=", "", ")", "return", "", ";", "if", "(", "Opcode", "==", "Instruction", "::", "And", ")", "{", "if", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "return", "", ";", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")"], "ground_truth": ["return", "", ";"], "File": "ARMTargetTransformInfo14", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48890, "Length": 163, "Cover_Rate": 0.38902147971360385} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "isLegalMaskedLoad", "(", "Src", ",", "Alignment", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "isLegalMaskedStore", "(", "Src", ",", "Alignment", ")", ")", "return", "ST"], "ground_truth": ["->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getMaskedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48891, "Length": 55, "Cover_Rate": 0.44715447154471544} {"Template_token": ["", "int", "NumOps", "=", "getNumMemOps", "(", "cast", "<"], "ground_truth": ["IntrinsicInst", ">", "(", "I", ")", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getMemcpyCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48892, "Length": 14, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "InstructionCost", "TTIImpl", "::", "getMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "MaybeAlign", "Alignment", ",", "unsigned", "AddressSpace", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "", ";", "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "Src", ",", "true", ")", "==", "", ")", "return", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "&&", "(", "Alignment", "&&", "*", "Alignment", "!=", "Align", "(", "", ")", ")", "&&", "cast", "<", "VectorType", ">", "(", "Src", ")", "->", "getElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "return", "LT", ".", "first", "*", "", ";", "}", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", "&&", "isa", "<", "FixedVectorType", ">", "(", "Src", ")", "&&", "I", "&&", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "I", "->", "hasOneUse", "(", ")", "&&", "isa", "<", "FPExtInst", ">", "(", "*", "I", "->", "user_begin"], "ground_truth": ["(", ")", ")", ")", "||", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "isa", "<", "FPTruncInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", ")", "{"], "File": "ARMTargetTransformInfo14", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48893, "Length": 210, "Cover_Rate": 0.5949008498583569} {"Template_token": ["", "}", "else", "if", "(", "const", "auto", "*", "MS", "=", "dyn_cast", "<", "MemSetInst", ">", "(", "I", ")", ")", "{", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "MS", "->", "getLength", "(", ")", ")", ";", "if", "(", "!", "C", ")", "return", "-", "", ";", "const", "unsigned", "Size", "=", "C", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "const", "Align", "DstAlign", "=", "*", "MS", "->", "getDestAlign", "(", ")", ";", "MOp", "=", "MemOp", "::", "Set", "(", "Size", ",", "false", ",", "DstAlign", ",", "false", ",", "false", ")", ";", "DstAddrSpace", "=", "MS", "->", "getDestAddressSpace", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "", ")", ";", "unsigned", "Limit", ",", "Factor", "=", "", ";", "switch", "(", "I", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "", ":", "Limit", "=", "TLI", "->", "getMaxStoresPerMemcpy", "(", "F", "->", "hasMinSize", "(", ")", ")", ";", "break", ";", "case", "", ":", "Limit", "=", "TLI", "->", "getMaxStoresPerMemmove", "(", "F", "->", "hasMinSize", "(", ")", ")", ";", "break", ";", "case", "", ":", "Limit", "=", "TLI", "->", "getMaxStoresPerMemset", "(", "F", "->", "hasMinSize", "("], "ground_truth": [")", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getNumMemOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48894, "Length": 168, "Cover_Rate": 0.43410852713178294} {"Template_token": ["", "void", "TTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::"], "ground_truth": ["PeelingPreferences", "&", "PP", ")", "{"], "File": "ARMTargetTransformInfo14", "Func": "getPeelingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48895, "Length": 20, "Cover_Rate": 0.625} {"Template_token": ["", "if", "(", "ST", "->", "isMClass", "(", ")", "&&", "ST", "->", "isThumb2", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", "==", "", ")", "return", "TTI", "::", "AMK_PreIndexed", ";", "return", "TTI"], "ground_truth": ["::", "AMK_None", ";"], "File": "ARMTargetTransformInfo14", "Func": "getPreferredAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48896, "Length": 32, "Cover_Rate": 0.3764705882352941} {"Template_token": ["", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONSelShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "}", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Kind", "==", "TTI", "::", "SK_Broadcast", ")", "{", "static", "const", "CostTblEntry", "MVEDupTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "MVEDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "(", "TTI", "::", "TCK_RecipThroughput", ")", ";", "}", "if", "(", "!", "Mask", ".", "empty", "(", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "Mask", ".", "size", "(", ")", "<=", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", "&&", "(", "isVREVMask", "(", "Mask", ",", "LT", ".", "second", ",", "", ")", "||", "isVREVMask", "(", "Mask", ",", "LT", ".", "second", ",", "", ")", "||", "isVREVMask", "(", "Mask", ",", "LT", ".", "second", ",", "", ")", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", "TTI", "::", "TCK_RecipThroughput", ")", "*", "LT", ".", "first", ";", "}", "}", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Tp", "->", "isVectorTy", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", "TTI", "::", "TCK_RecipThroughput", ")", ":", "", ";", "return", "BaseCost", "*", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Mask"], "ground_truth": [",", "Index", ",", "SubTp", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48897, "Length": 292, "Cover_Rate": 0.3310657596371882} {"Template_token": ["", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "if", "(", "!", "II", ".", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{", "Type", "*", "IntTy32", "=", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Metadata", "*", "M", "[", "]", "=", "{", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "", ")", ")", ",", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "IntTy32", ",", "", ")", ")", "}", ";", "II", ".", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MDNode", "::", "get", "(", "II", ".", "getContext", "(", ")", ",", "M", ")", ")", ";", "return", "&", "II", ";", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "unsigned", "CarryOp", "=", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "", ")", "?", "", ":", "", ";", "assert", "(", "II", ".", "getArgOperand", "(", "CarryOp", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", "&&", "", ")", ";", "KnownBits", "CarryKnown", "(", "", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "CarryOp", ",", "APInt", "::", "getOneBitSet", "(", "", ",", "", ")", ",", "CarryKnown", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "", ":", "{", "Instruction", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "&", "II", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", ")", "{", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ";", "Value", "*", "OpZ", ";", "if", "(", "match", "(", "User", ",", "m_c_Add", "(", "m_Specific", "(", "I", ")", ",", "m_Value", "(", "OpZ", ")", ")", ")", "&&", "match", "(", "I", "->", "getOperand", "(", "", ")", ",", "m_Zero", "(", ")", ")", ")", "{", "Value", "*", "OpX", "=", "I", "->", "getOperand", "(", "", ")", ";", "Value", "*", "OpY", "=", "I", "->", "getOperand", "(", "", ")", ";", "Type", "*", "OpTy", "=", "OpX", "->", "getType", "(", ")", ";", "IC", ".", "Builder", ".", "SetInsertPoint", "(", "User", ")", ";", "Value", "*", "V", "=", "IC", ".", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "OpTy", "}", ",", "{", "I", "->", "getOperand", "(", "", ")", ",", "I", "->", "getOperand", "(", "", ")", ",", "I", "->", "getOperand", "(", "", ")", ",", "OpZ", ",", "OpX", ",", "OpY", "}", ")", ";", "IC", ".", "replaceInstUsesWith", "(", "*"], "ground_truth": ["User", ",", "V", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "instCombineIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48898, "Length": 406, "Cover_Rate": 0.40763052208835343} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "unsigned", "AlignArg", "=", "II", ".", "arg_size", "(", ")", "-", "", ";", "Value", "*", "AlignArgOp", "=", "II", ".", "getArgOperand", "(", "AlignArg", ")", ";", "MaybeAlign", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArgOp", ")", "->", "getMaybeAlignValue", "(", ")", ";", "if", "(", "Align", "&&", "*", "Align", "<", "MemAlign", ")", "{", "return", "IC", ".", "replaceOperand", "(", "II", ",", "AlignArg", ",", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ",", "MemAlign", ".", "value", "(", ")", ",", "false", ")", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "Constant", "*", "XorMask", ";", "if", "(", "match", "(", "Arg", ",", "m_Xor", "(", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ",", "PatternMatch", "::", "m_Constant", "(", "XorMask", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "XorMask", ")", ")", "{", "if", "(", "CI", "->", "getValue", "(", ")", ".", "trunc", "(", "", ")", ".", "isAllOnes", "(", ")", ")", "{", "auto", "TrueVector", "=", "IC", ".", "Builder", ".", "CreateVectorSplat", "(", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ",", "IC", ".", "Builder", ".", "getTrue", "(", ")", ")", ";", "return", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Xor", ",", "ArgArg", ",", "TrueVector", ")", ";", "}", "}", "}", "KnownBits", "ScalarKnown", "(", "", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "", ",", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ",", "ScalarKnown", ",", "", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "if", "(", "!", "II", ".", "getMetadata", "(", "LLVMContext", "::", "MD_range", ")", ")", "{", "Type", "*", "IntTy32", "=", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "Metadata", "*", "M", "["], "ground_truth": ["]", "=", "{"], "File": "ARMTargetTransformInfo14", "Func": "instCombineIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48899, "Length": 481, "Cover_Rate": 0.48293172690763053} {"Template_token": ["", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "(", "EltWidth", "==", "", "&&", "Alignment"], "ground_truth": [">=", "", ")", "||", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48900, "Length": 64, "Cover_Rate": 0.8205128205128205} {"Template_token": ["", "if", "(", "VecWidth", "!=", "", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isFloatingPointTy", "(", ")", ")", "return", "false", ";", "}", "unsigned", "EltWidth", "=", "DataTy", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "(", "EltWidth", "==", "", "&&", "Alignment"], "ground_truth": [">=", "", ")", "||", "(", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48901, "Length": 56, "Cover_Rate": 0.45901639344262296} {"Template_token": ["", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "", ")", "{", "switch", "(", "ISD", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", "->", "useSoftFloat", "(", ")", ")", "{", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "Instruction", "::", "Alloca", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "PHI", ":", "return", "false", ";", "}", "}", "if", "(", "I", ".", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST"], "ground_truth": ["->", "hasFP64", "(", ")", ")", "return", "true", ";"], "File": "ARMTargetTransformInfo14", "Func": "maybeLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48902, "Length": 137, "Cover_Rate": 0.363395225464191} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMTargetTransformInfo14", "Func": "preferPredicatedReductionSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48903, "Length": 15, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "UndefElts", "&=", "APInt", "::", "getSplat", "(", "NumElts", ",", "!", "IsTop", "?", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ":", "APInt", "::", "getHighBitsSet", "(", "", ",", "", ")", ")", ";", "return", "None", ";", "}", ";", "switch", "(", "II", ".", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "SimplifyNarrowInstrTopBottom", "(", "", ")", ";", "break", ";", "case", "", ":", "SimplifyNarrowInstrTopBottom", "(", "", ")", ";", "break", ";", "case", "", ":", "SimplifyNarrowInstrTopBottom", "(", "", ")"], "ground_truth": [";"], "File": "ARMTargetTransformInfo14", "Func": "simplifyDemandedVectorEltsIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48904, "Length": 76, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "unsigned", "Alignment", "=", "IntrAlign", "->", "getLimitedValue", "(", ")", "<", "MemAlign", "?", "MemAlign", ":", "IntrAlign", "->", "getLimitedValue", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "Alignment", ")", ")", "return", "nullptr", ";", "auto", "*", "BCastInst", "=", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "", ")", ",", "PointerType", "::", "get", "(", "II", ".", "getType", "(", ")", ",", "", ")", ")", ";", "return", "Builder", ".", "CreateAlignedLoad", "(", "II", ".", "getType", "(", ")", ",", "BCastInst", ",", "Align", "(", "Alignment", ")"], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo14", "Func": "simplifyNeonVld1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48905, "Length": 78, "Cover_Rate": 0.6290322580645161} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "T", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "Value", "*", "Ptr", "=", "getLoadStorePointerOperand", "(", "&", "I", ")", ";", "Type", "*", "AccessTy", "=", "getLoadStoreType", "(", "&", "I", ")", ";", "int64_t", "NextStride", "=", "getPtrStride", "(", "PSE", ",", "AccessTy", ",", "Ptr", ",", "L", ")", ";", "if", "(", "NextStride", "==", "", ")", "{", "continue", ";", "}", "else", "if", "(", "NextStride", "==", "-", "", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "else", "if", "(", "EnableMaskedGatherScatters", ")", "{", "const", "SCEV", "*", "PtrScev", "=", "PSE", ".", "getSE", "(", ")", "->", "getSCEV", "(", "Ptr", ")", ";", "if", "(", "auto", "AR", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "PtrScev", ")", ")", "{", "const", "SCEV", "*", "Step", "=", "AR", "->", "getStepRecurrence", "(", "*", "PSE", ".", "getSE", "(", ")", ")", ";", "if", "(", "PSE", ".", "getSE", "(", ")", "->", "isLoopInvariant", "(", "Step", ",", "L", ")", ")", "continue", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", ")", ";"], "File": "ARMTargetTransformInfo17", "Func": "canTailPredicateLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48906, "Length": 222, "Cover_Rate": 0.4567901234567901} {"Template_token": ["", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnes", "(", ")", ")", "return", "", ";", "if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "<=", "", ")", "{", "if", "(", "isSSATMinMaxPattern", "(", "Inst", ",", "Imm", ")", "||", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "Inst", "->", "hasOneUse", "(", ")", "&&", "isSSATMinMaxPattern", "(", "cast", "<", "Instruction", ">", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", ",", "Imm", ")", ")", ")", "return", "", ";", "}", "if", "(", "Inst", "&&", "ST", "->", "hasVFP2Base", "(", ")", "&&", "isFPSatMinMaxPattern", "(", "Inst", ",", "Imm", ")", ")", "return", "", ";", "if", "(", "Inst", "&&", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Idx", "==", "", "&&", "Imm"], "ground_truth": [".", "isAllOnesValue", "(", ")", ")", "{"], "File": "ARMTargetTransformInfo17", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48907, "Length": 243, "Cover_Rate": 0.5535307517084282} {"Template_token": ["", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnes", "(", ")", ")", "return", "", ";", "if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "<=", "", ")", "{", "if", "(", "isSSATMinMaxPattern", "(", "Inst", ",", "Imm", ")", "||", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "Inst", "->", "hasOneUse", "(", ")", "&&", "isSSATMinMaxPattern", "(", "cast", "<", "Instruction", ">", "(", "*", "Inst", "->", "user_begin", "(", ")"], "ground_truth": [")", ",", "Imm", ")", ")", ")", "return", "", ";"], "File": "ARMTargetTransformInfo17", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48908, "Length": 144, "Cover_Rate": 0.32801822323462415} {"Template_token": ["", "static", "bool", "isFPSatMinMaxPattern", "(", "Instruction", "*", "Inst", ",", "const", "APInt", "&", "Imm", ")", "{", "if", "(", "Imm", ".", "getBitWidth", "(", ")", "!=", "", "||", "Imm", "!=", "APInt", "::"], "ground_truth": ["getHighBitsSet", "(", "", ",", "", ")", ")", "return", "false", ";"], "File": "ARMTargetTransformInfo17", "Func": "isFPSatMinMaxPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48909, "Length": 38, "Cover_Rate": 0.3584905660377358} {"Template_token": ["", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "("], "ground_truth": ["EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo17", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48910, "Length": 51, "Cover_Rate": 0.7846153846153846} {"Template_token": ["", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "(", "EltWidth", "==", "", "&&", "Alignment", ">=", "", ")", "||", "(", "EltWidth"], "ground_truth": ["==", "", "&&", "Alignment", ">=", "", ")", "||", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo17", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48911, "Length": 51, "Cover_Rate": 0.7846153846153846} {"Template_token": ["", "unsigned", "", "(", "Type", "*", "Ty", ",", "bool", "IsComplex", ")", "const", "{", "unsigned", "NumVectorInstToHideOverhead", "=", ""], "ground_truth": [";"], "File": "ARMTargetTransformInfo18", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48912, "Length": 17, "Cover_Rate": 0.4722222222222222} {"Template_token": ["", "unsigned", "", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Op1Info", ",", "OperandValueKind", "Op2Info", ")", "const", "{", "int", "ISDOpcode", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "MVT", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "int", "Idx", "=", "-", "", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "Idx", "=", "CostTableLookup", "<", "MVT", ">", "(", "CostTbl", ",", "array_lengthof", "(", "CostTbl", ")", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "return", "LT", ".", "first", "*", "CostTbl", "[", "Idx", "]", ".", "Cost", ";", "return", "TargetTransformInfo", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ","], "ground_truth": ["Op1Info", ",", "Op2Info", ")", ";"], "File": "ARMTargetTransformInfo18", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48913, "Length": 450, "Cover_Rate": 0.774526678141136} {"Template_token": ["", "unsigned", "", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Op1Info", ",", "OperandValueKind", "Op2Info", ")", "const", "{", "int", "ISDOpcode", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "MVT", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "int", "Idx", "=", "-", "", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "Idx", "=", "CostTableLookup", "<", "MVT", ">", "(", "CostTbl", ",", "array_lengthof", "(", "CostTbl", ")", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "return", "LT", "."], "ground_truth": ["first", "*", "CostTbl", "[", "Idx", "]", ".", "Cost", ";"], "File": "ARMTargetTransformInfo18", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48914, "Length": 436, "Cover_Rate": 0.7504302925989673} {"Template_token": ["", "BasicBlock", "*", "BB", "=", "L", "->", "getLoopLatch", "(", ")", ";", "if", "(", "BB", "->", "getParent", "(", ")", "->", "optForSize", "(", ")", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")"], "ground_truth": ["continue", ";"], "File": "ARMTargetTransformInfo19", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48915, "Length": 89, "Cover_Rate": 0.3771186440677966} {"Template_token": ["", "if", "(", "isa", "<", "FCmpInst", ">", "(", "&", "I", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "FPExtInst", ">", "(", "&", "I", ")", "||", "isa", "<", "FPTruncInst", ">", "(", "&", "I", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "&", "I", ")", "||", "isa", "<", "ZExtInst", ">", "(", "&", "I", ")", ")", "if", "(", "!", "I", ".", "getOperand", "(", "", ")", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "LoadInst", ">", "(", "I", ".", "getOperand", "(", "", ")", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "TruncInst", ">", "(", "&", "I", ")", ")", "if", "(", "!", "I", ".", "hasOneUse", "(", ")", "||", "!", "isa", "<", "StoreInst", ">", "(", "*", "I", ".", "user_begin", "(", ")", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "ARMTargetTransformInfo1", "Func": "canTailPredicateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48916, "Length": 128, "Cover_Rate": 0.7950310559006211} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")"], "ground_truth": ["||", "DisableTailPredication", ")", "return", "false", ";"], "File": "ARMTargetTransformInfo1", "Func": "emitGetActiveLaneMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48917, "Length": 14, "Cover_Rate": 0.5384615384615384} {"Template_token": ["", "int", "TTIImpl", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", ",", "ScalarEvolution", "*", "SE", ",", "const", "SCEV", "*", "Ptr", ")", "{", "unsigned", "NumVectorInstToHideOverhead", "=", "", ";", "int", "MaxMergeDistance", "=", "", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "SE", "&&", "!", "BaseT", "::", "isConstantStridedAccessLessThan", "(", "SE", ",", "Ptr", ",", "MaxMergeDistance", "+", "", ")", ")", "return", "NumVectorInstToHideOverhead", ";", "return", ""], "ground_truth": [";"], "File": "ARMTargetTransformInfo1", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48918, "Length": 68, "Cover_Rate": 0.8292682926829268} {"Template_token": ["", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "LT", ".", "second", "==", "", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "Cost", "+=", "", ";", "return"], "ground_truth": ["Cost", ";"], "File": "ARMTargetTransformInfo1", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48919, "Length": 384, "Cover_Rate": 0.43340857787810383} {"Template_token": ["", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{", "static", "const", "TypeConversionCostTblEntry", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first"], "ground_truth": [";"], "File": "ARMTargetTransformInfo1", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48920, "Length": 171, "Cover_Rate": 0.6} {"Template_token": ["", "assert", "(", "DataTy", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "auto", "*", "VTy", "=", "cast", "<", "FixedVectorType", ">", "(", "DataTy", ")", ";", "unsigned", "NumElems", "=", "VTy", "->", "getNumElements", "(", ")", ";", "unsigned", "EltSize", "=", "VTy", "->", "getScalarSizeInBits", "(", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "DataTy", ")", ";", "unsigned", "VectorCost", "=", "NumElems", "*", "LT", ".", "first", ";", "unsigned", "ScalarCost", "=", "NumElems", "*", "LT", ".", "first", "+", "BaseT", "::", "getScalarizationOverhead", "(", "VTy", ",", "{", "}", ")", ";", "if", "(", "Alignment", "<", "EltSize", "/", "", ")", "return", "ScalarCost", ";", "unsigned", "ExtSize", "=", "EltSize", ";", "if", "(", "I", "!=", "nullptr", ")", "{", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Load", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "I", "->", "hasOneUse", "(", ")", ")", "{", "const", "User", "*", "Us", "=", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ";", "if", "(", "isa", "<", "ZExtInst", ">", "(", "Us", ")", "||", "isa", "<", "SExtInst", ">", "(", "Us", ")", ")", "{", "unsigned", "TypeSize", "=", "cast", "<", "Instruction", ">", "(", "Us", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "TypeSize", "==", "", "&&", "(", "EltSize", "==", "", "||", "EltSize", "==", "", ")", ")", "||", "(", "TypeSize", "==", "", "&&", "EltSize", "==", "", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "{", "ExtSize", "=", "TypeSize", ";", "}", "}", "}", "TruncInst", "*", "T", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Store", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "(", "T", "=", "dyn_cast", "<", "TruncInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "{", "unsigned", "TypeSize", "=", "T", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "EltSize", "==", "", "&&", "TypeSize", "==", "", ")", "||", "(", "EltSize", "==", "", "&&", "(", "TypeSize", "==", "", "||", "TypeSize", "==", "", ")", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "ExtSize", "=", "TypeSize", ";", "}", "}", "if", "(", "ExtSize", "*", "NumElems", "!=", "", "||", "NumElems", "<", "", ")", "return", "ScalarCost", ";", "if", "(", "ExtSize", "==", "", ")", "return", "VectorCost", ";", "if", "(", "ExtSize", "!=", "", "&&", "ExtSize", "!=", "", ")", "return", "ScalarCost", ";", "if", "(", "auto", "BC", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "Ptr", "=", "BC", "->", "getOperand", "(", "", ")", ";", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ")", "{", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "ScalarCost", ";", "unsigned", "Scale", "=", "DL", ".", "getTypeAllocSize", "(", "GEP", "->", "getResultElementType", "(", ")", ")", ";", "if", "(", "Scale", "!=", "", "&&", "Scale", "*", "", "!=", "ExtSize", ")", "return", "ScalarCost", ";", "if", "(", "auto", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "GEP", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "ZExt", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "ExtSize", ")", "return", "VectorCost", ";", "}", "return", "ScalarCost"], "ground_truth": [";"], "File": "ARMTargetTransformInfo1", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48921, "Length": 511, "Cover_Rate": 0.8675721561969439} {"Template_token": ["", "auto", "*", "SubVecTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind"], "ground_truth": [",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48922, "Length": 132, "Cover_Rate": 0.5387755102040817} {"Template_token": ["", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "", ";", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", "&&", "!", "UseMaskForCond", "&&", "!", "UseMaskForGaps", ")", "{", "unsigned", "NumElts", "=", "cast", "<", "FixedVectorType", ">", "(", "VecTy", ")", "->", "getNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ","], "ground_truth": ["UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48923, "Length": 196, "Cover_Rate": 0.8} {"Template_token": ["", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~"], "ground_truth": ["ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";"], "File": "ARMTargetTransformInfo1", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48924, "Length": 121, "Cover_Rate": 0.5084033613445378} {"Template_token": ["", "int", "TTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "", "||", "Imm", ".", "getActiveBits", "(", ")", ">=", "", ")", "return", "", ";", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "Bits", "==", "", "||", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", ")", "return", "", ";", "if", "(", "(", "~", "SImmVal", "<", "", ")", "||", "", "(", "ZImmVal", ")", ")", "return", "", ";", "return", ""], "ground_truth": [";"], "File": "ARMTargetTransformInfo1", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48925, "Length": 227, "Cover_Rate": 0.9537815126050421} {"Template_token": ["", "int", "TTIImpl", "::", "getMemcpyCost", "(", "const", "Instruction", "*", "I", ")", "{", "const", "MemCpyInst", "*", "MI", "=", "dyn_cast", "<", "MemCpyInst", ">", "(", "I", ")", ";", "assert", "(", "MI", "&&", "", ")", ";", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "MI", "->", "getLength", "(", ")", ")", ";", "const", "unsigned", "LibCallCost", "=", "", ";", "if", "(", "!", "C", ")", "return"], "ground_truth": ["LibCallCost", ";"], "File": "ARMTargetTransformInfo1", "Func": "getMemcpyCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48926, "Length": 61, "Cover_Rate": 0.31443298969072164} {"Template_token": ["", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "", ";", "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "Src", ",", "true", ")", "==", "", ")", "return", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "&&", "(", "Alignment", "&&", "*", "Alignment", "!=", "Align", "(", "", ")", ")", "&&", "cast", "<", "VectorType", ">", "(", "Src", ")", "->", "getElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", ".", "first", "*", "", ";", "}", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Src", "->", "isVectorTy"], "ground_truth": ["(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";"], "File": "ARMTargetTransformInfo1", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48927, "Length": 135, "Cover_Rate": 0.7758620689655172} {"Template_token": ["", "if", "(", "Kind", "==", "TTI", "::", "SK_Broadcast", ")", "{", "static", "const", "CostTblEntry", "NEONDupTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return"], "ground_truth": ["LT", ".", "first", "*", "Entry", "->", "Cost", ";"], "File": "ARMTargetTransformInfo1", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48928, "Length": 289, "Cover_Rate": 0.3782722513089005} {"Template_token": ["", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "NEONSelShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "}", "}", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Kind", "==", "TTI", "::", "SK_Broadcast", ")", "{", "static", "const", "CostTblEntry", "MVEDupTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "MVEDupTbl", ",", "", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "(", ")", ";", "}", "}", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Tp", "->", "isVectorTy", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "return", "BaseCost", "*", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index"], "ground_truth": [",", "SubTp", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48929, "Length": 281, "Cover_Rate": 0.36780104712041883} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", ")", "{", "return", "std", "::", "max", "(", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ",", "ST", "->", "getMVEVectorCostFactor", "(", ")", ")", "*", "cast", "<", "FixedVectorType", ">", "(", "ValTy", ")", "->", "getNumElements", "(", ")", "/", "", ";", "}", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode"], "ground_truth": [",", "ValTy", ",", "Index", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48930, "Length": 73, "Cover_Rate": 0.36318407960199006} {"Template_token": ["", "if", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "*", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", "&&"], "ground_truth": ["(", "!", "Alignment", "||", "*", "Alignment", ">=", "", ")", ")", "||", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48931, "Length": 61, "Cover_Rate": 0.6777777777777778} {"Template_token": ["", "bool", "TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", ")", "return", "false", ";", "unsigned", "EltWidth", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "return", "(", "(", "EltWidth", "==", "", "&&", "(", "!", "Alignment", "||", "*", "Alignment", ">=", "", ")", ")", "||", "(", "EltWidth", "==", "", "&&", "("], "ground_truth": ["!", "Alignment", "||", "*", "Alignment", ">=", "", ")", ")", "||", "EltWidth", "==", "", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48932, "Length": 89, "Cover_Rate": 0.9888888888888889} {"Template_token": ["", "if", "(", "VecTy", "->", "getNumElements", "(", ")", "==", "", ")", "return", "false", ";", "unsigned", "VecWidth", "=", "DataTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "VecWidth", "!=", "", "&&", "VecTy", "->", "getElementType", "(", ")", "->", "isFloatingPointTy", "(", ")", ")", "return", "false", ";", "}", "unsigned", "EltWidth", "=", "DataTy", "->", "getScalarSizeInBits", "("], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo1", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48933, "Length": 51, "Cover_Rate": 0.3805970149253731} {"Template_token": ["", "bool", "isLegalMaskedScatter", "(", "Type", "*", "Ty", ",", "MaybeAlign"], "ground_truth": ["Alignment", ")", "{"], "File": "ARMTargetTransformInfo1", "Func": "isLegalMaskedScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48934, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "bool", "isLegalMaskedScatter", "(", "Type", "*", "Ty", ","], "ground_truth": ["MaybeAlign", "Alignment", ")", "{"], "File": "ARMTargetTransformInfo1", "Func": "isLegalMaskedScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48935, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataTy", ",", "MaybeAlign", "Alignment"], "ground_truth": [")", "{"], "File": "ARMTargetTransformInfo1", "Func": "isLegalMaskedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48936, "Length": 11, "Cover_Rate": 0.55} {"Template_token": ["", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataTy", ",", "MaybeAlign", "Alignment", ")", "{", "return", "isLegalMaskedLoad", "(", "DataTy", ","], "ground_truth": ["Alignment", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "isLegalMaskedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48937, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return", "!", "ST", "->", "hasFPv8Base", "(", ")", "&&", "!", "ST", "->", "hasVFP2Base", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMTargetTransformInfo1", "Func": "isLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48938, "Length": 121, "Cover_Rate": 0.3853503184713376} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "assert", "(", "L", "->", "empty", "(", ")", "&&", "", ")", ";", "HardwareLoopInfo", "HWLoopInfo", "(", "L", ")", ";", "if", "(", "!", "HWLoopInfo", ".", "canAnalyze", "(", "*", "LI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ARMTargetTransformInfo1", "Func": "preferPredicateOverEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48939, "Length": 79, "Cover_Rate": 0.3969849246231156} {"Template_token": ["", "if", "(", "ST", "->", "isROPI", "(", ")", "||", "ST", "->", "isRWPI", "("], "ground_truth": [")", ")", "return", "!", "C", "->", "needsRelocation", "(", ")", ";"], "File": "ARMTargetTransformInfo1", "Func": "shouldBuildLookupTablesForConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48940, "Length": 22, "Cover_Rate": 0.6285714285714286} {"Template_token": ["", "return", "ST", "->", "isMClass", "(", ")", "&&", "ST", "->", "isThumb2", "(", ")", "&&", "L", "->", "getNumBlocks"], "ground_truth": ["(", ")", "==", "", ";"], "File": "ARMTargetTransformInfo1", "Func": "shouldFavorBackedgeIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48941, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "bool", "TTIImpl", "::", "shouldFavorBackedgeIndex", "(", "const", "Loop", "*", "L", ")", "const", "{", "if", "(", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "hasOptSize", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "ARMTargetTransformInfo1", "Func": "shouldFavorBackedgeIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48942, "Length": 31, "Cover_Rate": 0.484375} {"Template_token": ["", "bool", "TTIImpl", "::", "useReductionIntrinsic", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ","], "ground_truth": ["TTI", "::", "ReductionFlags", "Flags", ")", "const", "{"], "File": "ARMTargetTransformInfo1", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48943, "Length": 19, "Cover_Rate": 0.7037037037037037} {"Template_token": ["", "if", "(", "!", "ST", "->", "isThumb2", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "="], "ground_truth": ["true", ";"], "File": "ARMTargetTransformInfo20", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48944, "Length": 222, "Cover_Rate": 0.6851851851851852} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UnrollRemainder", "="], "ground_truth": ["true", ";"], "File": "ARMTargetTransformInfo20", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48945, "Length": 207, "Cover_Rate": 0.6388888888888888} {"Template_token": ["", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*"], "ground_truth": [")", "this", ";"], "File": "ARMTargetTransformInfo21", "Func": "getAdjustedAnalysisPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48946, "Length": 16, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU"], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo21", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48947, "Length": 17, "Cover_Rate": 0.9444444444444444} {"Template_token": ["", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "int", "Idx", "=", "-", "", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "Idx", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ","], "ground_truth": ["LT", ".", "second", ")", ";"], "File": "ARMTargetTransformInfo21", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48948, "Length": 381, "Cover_Rate": 0.635} {"Template_token": ["", "static", "const", "TypeConversionCostTblEntry", "<", "", ">", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", ""], "ground_truth": ["+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{"], "File": "ARMTargetTransformInfo21", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48949, "Length": 110, "Cover_Rate": 0.34810126582278483} {"Template_token": ["", "unsigned", "", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ")", "const", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{", "static", "const", "TypeConversionCostTblEntry", "<", "", ">", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "int", "Idx", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMTargetTransformInfo21", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48950, "Length": 222, "Cover_Rate": 0.7025316455696202} {"Template_token": ["", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "return", "", ";", "if", "(", "(", "~", "ZImmVal", "<", "", ")"], "ground_truth": ["||", "", "(", "ZImmVal", ")", ")", "return", "", ";"], "File": "ARMTargetTransformInfo21", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48951, "Length": 78, "Cover_Rate": 0.3482142857142857} {"Template_token": ["", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "return"], "ground_truth": ["", ";"], "File": "ARMTargetTransformInfo21", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48952, "Length": 70, "Cover_Rate": 0.3125} {"Template_token": ["", "unsigned", "getMaximumUnrollFactor", "(", ")", "const", "override", "{", "if", "(", "ST", "->", "isCortexA15", "(", ")", "||", "ST", "->", "isSwift", "(", ")", ")", "return", "", ";", "return"], "ground_truth": ["", ";"], "File": "ARMTargetTransformInfo21", "Func": "getMaximumUnrollFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48953, "Length": 27, "Cover_Rate": 0.9642857142857143} {"Template_token": ["", "if", "(", "Kind", "!=", "SK_Reverse", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "static", "const", "CostTblEntry", "<", "", ">", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ","], "ground_truth": ["{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{"], "File": "ARMTargetTransformInfo21", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48954, "Length": 88, "Cover_Rate": 0.4036697247706422} {"Template_token": ["", "unsigned", "", "(", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "const", "{", "if", "(", "Kind", "!=", "SK_Reverse", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "static", "const", "CostTblEntry", "<", "", ">", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ","], "ground_truth": ["Index", ",", "SubTp", ")", ";"], "File": "ARMTargetTransformInfo21", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48955, "Length": 167, "Cover_Rate": 0.7660550458715596} {"Template_token": ["", "pushTTIStack", "(", "this", ")"], "ground_truth": [";"], "File": "ARMTargetTransformInfo21", "Func": "initializePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48956, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "bool", "isLegalMaskedStore", "(", "Type", "*"], "ground_truth": ["DataTy", ")", "{"], "File": "ARMTargetTransformInfo22", "Func": "isLegalMaskedStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48957, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", ",", "bool", "IsComplex", ")", "{", "unsigned", "NumVectorInstToHideOverhead"], "ground_truth": ["=", "", ";"], "File": "ARMTargetTransformInfo23", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48958, "Length": 18, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getAddressComputationCost", "(", "Type", "*", "Ty", ",", "bool", "IsComplex", ")", "{", "unsigned", "NumVectorInstToHideOverhead", "="], "ground_truth": ["", ";"], "File": "ARMTargetTransformInfo23", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48959, "Length": 18, "Cover_Rate": 0.5142857142857142} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{", "static", "const", "TypeConversionCostTblEntry", "<", "", ">", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "int", "Idx", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT"], "ground_truth": ["(", ")", ")", ";"], "File": "ARMTargetTransformInfo23", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48960, "Length": 196, "Cover_Rate": 0.6222222222222222} {"Template_token": ["", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "return", "", ";", "if", "(", "(", "~", "ZImmVal", "<", "", ")", "||", "", "(", "ZImmVal", ")"], "ground_truth": [")", "return", "", ";"], "File": "ARMTargetTransformInfo23", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48961, "Length": 87, "Cover_Rate": 0.3901345291479821} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "", "||", "Bits", ">", "", ")", "return", "", ";", "int32_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint32_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":"], "ground_truth": ["", ";"], "File": "ARMTargetTransformInfo23", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48962, "Length": 121, "Cover_Rate": 0.5426008968609866} {"Template_token": ["", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", ".", "first"], "ground_truth": ["*", "", ";"], "File": "ARMTargetTransformInfo23", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48963, "Length": 30, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", "."], "ground_truth": ["first", "*", "", ";"], "File": "ARMTargetTransformInfo23", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48964, "Length": 30, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "{", "if", "(", "Kind", "!=", "TTI", "::", "SK_Reverse", "&&", "Kind", "!=", "TTI", "::", "SK_Alternate", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "if", "(", "Kind", "==", "TTI", "::", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "<", "", ">", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "return", "LT", ".", "first", "*", "NEONShuffleTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Alternate", ")", "{", "static", "const", "CostTblEntry", "<", "", ">", "NEONAltShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONAltShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index"], "ground_truth": [",", "SubTp", ")", ";"], "File": "ARMTargetTransformInfo23", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48965, "Length": 345, "Cover_Rate": 0.7683741648106904} {"Template_token": ["", "if", "(", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", "&&", "ValTy", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index"], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo23", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48966, "Length": 41, "Cover_Rate": 0.4606741573033708} {"Template_token": ["", "bool", "TTIImpl", "::", "emitGetActiveLaneMask", "(", "Loop", "*", "L", ",", "LoopInfo", "*", "LI", ",", "ScalarEvolution", "&", "SE"], "ground_truth": [",", "bool", "TailFolded", ")", "const", "{"], "File": "ARMTargetTransformInfo24", "Func": "emitGetActiveLaneMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48967, "Length": 22, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "LT", ".", "second", "==", "", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "Cost", "+=", "", ";", "return", "Cost", ";", "}", "auto", "LooksLikeAFreeShift", "=", "[", "&", "]", "(", ")", "{", "if", "(", "ST", "->", "isThumb1Only", "(", ")", "||", "Ty", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CxtI", "||", "!", "CxtI", "->", "hasOneUse", "(", ")", "||", "!", "CxtI", "->", "isShift", "(", ")", ")", "return", "false", ";", "if", "(", "Op2Info", "!=", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "return", "false", ";", "switch", "(", "cast", "<", "Instruction", ">", "(", "CxtI", "->", "user_back", "(", ")", ")", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::"], "ground_truth": ["Or", ":"], "File": "ARMTargetTransformInfo24", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48968, "Length": 502, "Cover_Rate": 0.5878220140515222} {"Template_token": ["", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "&&", "(", "Alignment", "&&", "*", "Alignment", "!=", "Align", "(", "", ")", ")", "&&", "cast", "<", "VectorType", ">", "(", "Src", ")", "->", "getElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", ".", "first"], "ground_truth": ["*", "", ";"], "File": "ARMTargetTransformInfo24", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48969, "Length": 50, "Cover_Rate": 0.38461538461538464} {"Template_token": ["", "assert", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", "&&", "", ")", ";", "unsigned", "ScalarBits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "FMul", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::"], "ground_truth": ["Or", ":"], "File": "ARMTargetTransformInfo24", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48970, "Length": 59, "Cover_Rate": 0.4125874125874126} {"Template_token": ["", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "ST", "->", "hasNEON", "(", ")"], "ground_truth": [")", "{"], "File": "ARMTargetTransformInfo25", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48971, "Length": 343, "Cover_Rate": 0.48583569405099153} {"Template_token": ["", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UpperBound", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";", "UP", ".", "UnrollAndJam", "=", "true", ";", "UP", ".", "UnrollAndJamInnerLoopThreshold", "="], "ground_truth": ["", ";"], "File": "ARMTargetTransformInfo25", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48972, "Length": 118, "Cover_Rate": 0.33146067415730335} {"Template_token": ["", "bool", "TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "!", "EnableMaskedLoadStores", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMTargetTransformInfo25", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48973, "Length": 25, "Cover_Rate": 0.32894736842105265} {"Template_token": ["", "if", "(", "!", "EnableMaskedLoadStores", "||", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "DataTy", "->", "isVectorTy", "(", ")", ")", "{", "unsigned", "VecWidth", "=", "DataTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "VecWidth", "!=", "", ")", "return"], "ground_truth": ["false", ";"], "File": "ARMTargetTransformInfo25", "Func": "isLegalMaskedLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48974, "Length": 42, "Cover_Rate": 0.5526315789473685} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "", ">", "LiveOuts", ";", "LiveOuts", "=", "llvm", "::", "findDefsUsedOutsideOfLoop", "(", "L", ")", ";", "bool", "ReductionsDisabled", "=", "EnableTailPredication", "==", "TailPredication", "::", "EnabledNoReductions", "||", "EnableTailPredication", "==", "TailPredication", "::", "ForceEnabledNoReductions", ";", "for", "(", "auto", "*", "I", ":", "LiveOuts", ")", "{", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isIntegerTy", "(", ")", "&&", "!", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "!", "I", "->", "getType", "(", ")", "->", "isHalfTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "if", "(", "ReductionsDisabled", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "PredicatedScalarEvolution", "PSE", "=", "LAI", "->", "getPSE", "(", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "", ">", "LoadStores", ";", "int", "ICmpCount", "=", "", ";", "for", "(", "BasicBlock", "*", "BB", ":", "L", "->", "blocks", "(", ")", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", "->", "instructionsWithoutDebug", "(", ")", ")", "{", "if", "(", "isa", "<", "PHINode", ">", "(", "&", "I", ")", ")", "continue", ";", "if", "(", "!", "canTailPredicateInstruction", "(", "I", ",", "ICmpCount", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", ".", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "Type", "*", "T", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "T", "->", "isPointerTy", "(", ")", ")", "T", "=", "T", "->", "getPointerElementType", "(", ")", ";", "if", "(", "T", "->", "getScalarSizeInBits", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "T", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "Value", "*", "Ptr", "=", "isa", "<", "LoadInst", ">", "(", "I", ")", "?", "I", ".", "getOperand", "(", "", ")", ":", "I", ".", "getOperand", "(", "", ")", ";", "int64_t", "NextStride", "=", "getPtrStride", "(", "PSE", ",", "Ptr", ",", "L", ")", ";", "if", "(", "NextStride", "==", "", ")", "{", "continue", ";", "}", "else", "if", "(", "NextStride", "==", "-", "", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "else", "if", "(", "EnableMaskedGatherScatters"], "ground_truth": [")", "{"], "File": "ARMTargetTransformInfo29", "Func": "canTailPredicateLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48975, "Length": 384, "Cover_Rate": 0.7559055118110236} {"Template_token": ["", "if", "(", "T", "->", "isPointerTy", "(", ")", ")", "T", "=", "T", "->", "getPointerElementType", "(", ")", ";", "if", "(", "T", "->", "getScalarSizeInBits", "(", ")", ">", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "T", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "Value", "*", "Ptr", "=", "isa", "<", "LoadInst", ">", "(", "I", ")", "?", "I", ".", "getOperand", "(", "", ")", ":", "I", ".", "getOperand", "(", "", ")", ";", "int64_t", "NextStride", "=", "getPtrStride", "(", "PSE", ",", "Ptr", ",", "L", ")", ";", "if", "(", "NextStride", "==", "", ")", "{", "continue", ";", "}", "else", "if", "(", "NextStride", "==", "-", "", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", "||", "(", "NextStride", "==", "", "&&", "MVEMaxSupportedInterleaveFactor", ">=", "", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "else", "if", "(", "EnableMaskedGatherScatters", ")", "{", "const", "SCEV", "*", "PtrScev", "=", "replaceSymbolicStrideSCEV", "(", "PSE", ",", "llvm", "::", "ValueToValueMap", "(", ")", ",", "Ptr", ")", ";", "if", "(", "auto", "AR", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "PtrScev", ")", ")", "{", "const", "SCEV", "*", "Step", "=", "AR", "->", "getStepRecurrence", "(", "*", "PSE", ".", "getSE", "(", ")", ")", ";", "if", "(", "PSE", ".", "getSE", "(", ")", "->", "isLoopInvariant", "(", "Step", ",", "L", ")", ")", "continue", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ""], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo29", "Func": "canTailPredicateLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48976, "Length": 240, "Cover_Rate": 0.47244094488188976} {"Template_token": ["", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "static", "const", "CostTblEntry", "CostTblAdd", "[", "]", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTblAdd", ",", "ISD", ",", "LT", ".", "second", ")", ")", "return", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "(", ")", "*", "LT", ".", "first", ";", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ","], "ground_truth": ["ValTy", ",", "IsPairwiseForm", ",", "CostKind", ")", ";"], "File": "ARMTargetTransformInfo29", "Func": "getArithmeticReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48977, "Length": 99, "Cover_Rate": 0.518324607329843} {"Template_token": ["", "if", "(", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "&&", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", ")", "{", "return"], "ground_truth": ["", ";"], "File": "ARMTargetTransformInfo29", "Func": "getCFInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48978, "Length": 26, "Cover_Rate": 0.5} {"Template_token": ["", "return", "Cost", ";", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", "&&", "CondTy", ")", "{", "static", "const", "TypeConversionCostTblEntry", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first", ";", "}", "int", "BaseCost", "="], "ground_truth": ["", ";"], "File": "ARMTargetTransformInfo29", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48979, "Length": 173, "Cover_Rate": 0.4765840220385675} {"Template_token": ["", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", "&&", "CondTy", ")", "{", "static", "const", "TypeConversionCostTblEntry", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", "."], "ground_truth": ["first", ";"], "File": "ARMTargetTransformInfo29", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48980, "Length": 164, "Cover_Rate": 0.45179063360881544} {"Template_token": ["", "if", "(", "I", "!=", "nullptr", ")", "{", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Load", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "I", "->", "hasOneUse", "(", ")", ")", "{", "const", "User", "*", "Us", "=", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ";", "if", "(", "isa", "<", "ZExtInst", ">", "(", "Us", ")", "||", "isa", "<", "SExtInst", ">", "(", "Us", ")", ")", "{", "unsigned", "TypeSize", "=", "cast", "<", "Instruction", ">", "(", "Us", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "TypeSize", "==", "", "&&", "(", "EltSize", "==", "", "||", "EltSize", "==", "", ")", ")", "||", "(", "TypeSize", "==", "", "&&", "EltSize", "==", "", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "{", "ExtSize", "=", "TypeSize", ";", "}", "}", "}", "TruncInst", "*", "T", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Store", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "(", "T", "=", "dyn_cast", "<", "TruncInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "{", "unsigned", "TypeSize", "=", "T", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "EltSize", "==", "", "&&", "TypeSize", "==", "", ")", "||", "(", "EltSize", "==", "", "&&", "(", "TypeSize", "==", "", "||", "TypeSize", "==", "", ")", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "ExtSize", "=", "TypeSize", ";", "}", "}", "if", "(", "ExtSize", "*", "NumElems", "!=", "", "||", "NumElems", "<", "", ")", "return", "ScalarCost", ";", "if", "(", "ExtSize", "==", "", ")", "return", "VectorCost", ";", "if", "(", "ExtSize", "!=", "", "&&", "ExtSize", "!=", "", ")", "return", "ScalarCost", ";", "if", "(", "const", "auto", "*", "BC", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "Ptr", "=", "BC", "->", "getOperand", "(", "", ")", ";", "if", "(", "const", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ")", "{", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "ScalarCost", ";", "unsigned", "Scale", "=", "DL", ".", "getTypeAllocSize", "(", "GEP", "->", "getResultElementType", "(", ")", ")", ";", "if", "(", "Scale", "!=", "", "&&", "Scale", "*", "", "!=", "ExtSize", ")", "return", "ScalarCost", ";", "if", "(", "const", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "GEP", "->", "getOperand"], "ground_truth": ["(", "", ")", ")", ")", "{"], "File": "ARMTargetTransformInfo29", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48981, "Length": 386, "Cover_Rate": 0.6380165289256199} {"Template_token": ["", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "", ";", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", "&&", "!", "UseMaskForCond", "&&", "!", "UseMaskForGaps", ")", "{", "unsigned", "NumElts", "=", "cast", "<", "FixedVectorType", ">", "(", "VecTy", ")", "->", "getNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ".", "getFixedSize", "(", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment"], "ground_truth": [",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo29", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48982, "Length": 200, "Cover_Rate": 0.8032128514056225} {"Template_token": ["", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnesValue", "(", ")", ")", "return", "", ";", "if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->"], "ground_truth": ["getIntegerBitWidth", "(", ")", "<=", "", ")", "{"], "File": "ARMTargetTransformInfo29", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48983, "Length": 98, "Cover_Rate": 0.30153846153846153} {"Template_token": ["", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<"], "ground_truth": ["", ")", "return", "", ";"], "File": "ARMTargetTransformInfo29", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48984, "Length": 101, "Cover_Rate": 0.31076923076923074} {"Template_token": ["", "unsigned", "TTIImpl", "::", "getMaskedMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "Align", "Alignment", ",", "unsigned", "AddressSpace", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "isLegalMaskedLoad", "(", "Src", ",", "Alignment", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "isLegalMaskedStore", "(", "Src", ",", "Alignment", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor", "(", ")", ";", "}", "if", "(", "!", "isa", "<", "FixedVectorType", ">", "(", "Src", ")", ")", "return", "BaseT", "::", "getMaskedMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "return", "cast", "<", "FixedVectorType", ">", "(", "Src", ")", "->", "getNumElements", "("], "ground_truth": [")", "*", "", ";"], "File": "ARMTargetTransformInfo29", "Func": "getMaskedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48985, "Length": 120, "Cover_Rate": 0.9917355371900827} {"Template_token": ["", "int", "NumOps", "=", "getNumMemOps", "(", "cast", "<", "IntrinsicInst", ">", "(", "I", ")"], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo29", "Func": "getMemcpyCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48986, "Length": 14, "Cover_Rate": 0.358974358974359} {"Template_token": ["", "return", "LT", ".", "first", "*", "", ";", "}", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", "&&", "isa", "<", "FixedVectorType", ">", "(", "Src", ")", "&&", "I", "&&", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "I", "->", "hasOneUse", "(", ")", "&&", "isa", "<", "FPExtInst", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ")", "||", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "isa", "<", "FPTruncInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", ")", "{", "FixedVectorType", "*", "SrcVTy", "=", "cast", "<", "FixedVectorType", ">", "(", "Src", ")", ";", "Type", "*", "DstTy", "=", "Opcode", "==", "Instruction", "::", "Load", "?", "(", "*", "I", "->", "user_begin", "(", ")", ")", "->", "getType", "(", ")", ":", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "", ")"], "ground_truth": [")", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";"], "File": "ARMTargetTransformInfo29", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48987, "Length": 134, "Cover_Rate": 0.3817663817663818} {"Template_token": ["", "UP", ".", "OptSizeThreshold", "=", "", ";", "UP", ".", "PartialOptSizeThreshold", "=", "", ";", "if", "(", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "hasOptSize", "(", ")", ")", "return", ";", "if", "(", "!", "ST", "->", "isThumb2", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "if", "(", "getBooleanLoopAttribute", "(", "L", ",", "", ")", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "operand_values", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ",", "TargetTransformInfo", "::", "TCK_SizeAndLatency", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UpperBound", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";", "UP", ".", "UnrollAndJam"], "ground_truth": ["=", "true", ";"], "File": "ARMTargetTransformInfo29", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48988, "Length": 304, "Cover_Rate": 0.8351648351648352} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "unsigned", "AlignArg", "=", "II", ".", "getNumArgOperands", "(", ")", "-", "", ";", "Value", "*", "AlignArgOp", "=", "II", ".", "getArgOperand", "(", "AlignArg", ")", ";", "MaybeAlign", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArgOp", ")", "->", "getMaybeAlignValue", "(", ")", ";", "if", "(", "Align", "&&", "*", "Align", "<", "MemAlign", ")", "{", "return", "IC", ".", "replaceOperand", "(", "II", ",", "AlignArg", ",", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ",", "MemAlign", ".", "value", "(", ")", ",", "false", ")", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "Constant", "*", "XorMask", ";", "if", "(", "match", "(", "Arg", ",", "m_Xor", "(", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ",", "PatternMatch", "::", "m_Constant", "(", "XorMask", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "XorMask", ")", ")", "{", "if", "(", "CI", "->", "getValue", "(", ")", ".", "trunc", "(", "", ")", ".", "isAllOnesValue", "(", ")", ")", "{", "auto", "TrueVector", "=", "IC", ".", "Builder", ".", "CreateVectorSplat", "(", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ",", "IC", ".", "Builder", ".", "getTrue", "(", ")", ")", ";", "return", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Xor", ",", "ArgArg", ",", "TrueVector", ")", ";", "}", "}", "}", "KnownBits", "ScalarKnown", "(", "", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "", ",", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ",", "ScalarKnown", ",", "", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "if", "(", "!", "II", ".", "getMetadata", "(", "LLVMContext"], "ground_truth": ["::", "MD_range", ")", ")", "{"], "File": "ARMTargetTransformInfo29", "Func": "instCombineIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48989, "Length": 444, "Cover_Rate": 0.4457831325301205} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "(", "Instruction", "&", "I", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "switch", "(", "Call", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "bool", "IsTailPredLoop", "=", "false", ";", "auto", "ScanLoop", "=", "[", "&", "]", "(", "Loop", "*", "L", ")", "{", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "maybeLoweredToCall", "(", "I", ")", "||", "IsHardwareLoopIntrinsic", "(", "I", ")", "||", "isa", "<", "InlineAsm", ">", "(", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "I", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "IsTailPredLoop", "|=", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "Inner", ":", "*", "L", ")", "if", "(", "!", "ScanLoop", "(", "Inner", ")", ")", "return", "false", ";", "if", "(", "!", "ScanLoop", "(", "L", ")", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "L", "->", "getHeader", "(", ")", "->", "getContext", "(", ")", ";", "HWLoopInfo", ".", "CounterInReg", "=", "true", ";", "HWLoopInfo", ".", "IsNestingLegal", "=", "false", ";", "HWLoopInfo", ".", "PerformEntryTest", "=", "AllowWLSLoops", "&&", "!", "IsTailPredLoop", ";", "HWLoopInfo", ".", "CountType", "=", "Type", "::", "getInt32Ty", "(", "C", ")", ";", "HWLoopInfo", ".", "LoopDecrement", "=", "ConstantInt", "::", "get", "("], "ground_truth": ["HWLoopInfo", ".", "CountType", ",", "", ")", ";"], "File": "ARMTargetTransformInfo29", "Func": "isHardwareLoopProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48990, "Length": 308, "Cover_Rate": 0.6416666666666667} {"Template_token": ["", "if", "(", "MinSPF", "==", "SPF_SMIN", "&&", "PatternMatch", "::", "match", "(", "MinRHS", ",", "PatternMatch", "::", "m_ConstantInt", "(", "MinC", ")", ")", "&&", "MinC", "->", "getValue", "(", ")", "==", "(", "(", "-", "Imm", ")", "-", "", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "isSSatMin", "(", "Inst", "->", "getOperand", "(", "", ")", ")", "||", "(", "Inst", "->", "hasNUses", "(", "", ")", "&&", "(", "isSSatMin", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", "||", "isSSatMin", "(", "*", "(", "++", "Inst", "->", "user_begin", "(", ")", ")", ")", ")", ")", ")", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMTargetTransformInfo29", "Func": "isSSATMinMaxPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48991, "Length": 97, "Cover_Rate": 0.42358078602620086} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return", "!", "ST", "->", "hasFPv8Base", "(", ")", "&&", "!", "ST", "->", "hasVFP2Base", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ";", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ARMTargetTransformInfo32", "Func": "isLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48992, "Length": 118, "Cover_Rate": 0.3746031746031746} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";", "if", "(", "F", "->", "getReturnType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return", "!", "ST", "->", "hasFPv8Base", "(", ")", "&&", "!", "ST", "->", "hasVFP2Base", "(", ")", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "!", "ST", "->", "hasMVEIntegerOps", "("], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo32", "Func": "isLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48993, "Length": 139, "Cover_Rate": 0.44126984126984126} {"Template_token": ["", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ",", "TargetTransformInfo", "::", "TCK_SizeAndLatency", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UpperBound", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";", "UP", ".", "UnrollAndJam", "="], "ground_truth": ["true", ";"], "File": "ARMTargetTransformInfo35", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48994, "Length": 178, "Cover_Rate": 0.4810810810810811} {"Template_token": ["", "bool", "isLegalMaskedGather", "(", "Type", "*", "Ty", ",", "MaybeAlign", "Alignment", ")", "{", "return", "false"], "ground_truth": [";"], "File": "ARMTargetTransformInfo35", "Func": "isLegalMaskedGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48995, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "auto", "ScanLoop", "=", "[", "&", "]", "(", "Loop", "*", "L", ")", "{", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "maybeLoweredToCall", "(", "I", ")", "||", "IsHardwareLoopIntrinsic", "(", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "I", "<<", "", ")", ";", "return", "false", ";", "}", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "Inner", ":", "*", "L", ")", "if", "(", "!", "ScanLoop", "(", "Inner", ")", ")", "return", "false", ";", "if", "(", "!", "ScanLoop", "(", "L", ")", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "L", "->", "getHeader", "(", ")", "->", "getContext", "(", ")", ";", "HWLoopInfo", ".", "CounterInReg", "=", "true", ";", "HWLoopInfo", ".", "IsNestingLegal", "=", "false", ";", "HWLoopInfo", ".", "PerformEntryTest", "=", "true", ";", "HWLoopInfo", ".", "CountType", "=", "Type", "::", "getInt32Ty"], "ground_truth": ["(", "C", ")", ";"], "File": "ARMTargetTransformInfo3", "Func": "isHardwareLoopProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48996, "Length": 169, "Cover_Rate": 0.4256926952141058} {"Template_token": ["", "EVT", "ResVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ResTy", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "ValVT", ".", "isSimple", "(", ")", "&&", "ResVT", ".", "isSimple", "(", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "(", "LT", ".", "second", "==", "", "&&", "ResVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", "||", "(", "LT", ".", "second", "==", "", "&&", "ResVT", ".", "getSizeInBits", "(", ")", "<=", "(", "IsMLA", "?", "", ":", "", ")", ")", "||", "(", "LT", ".", "second", "==", "", "&&", "ResVT", ".", "getSizeInBits", "(", ")", "<=", "", ")", ")", "return", "ST", "->", "getMVEVectorCostFactor"], "ground_truth": ["(", "CostKind", ")", "*", "LT", ".", "first", ";"], "File": "ARMTargetTransformInfo41", "Func": "getExtendedAddReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48997, "Length": 120, "Cover_Rate": 0.6629834254143646} {"Template_token": ["", "if", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "return", "", ";", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&"], "ground_truth": ["NegImm", "<", "", "<<", "", ")", "return", "", ";"], "File": "ARMTargetTransformInfo41", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48998, "Length": 139, "Cover_Rate": 0.4088235294117647} {"Template_token": ["", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnesValue", "(", ")", ")", "return", "", ";", "if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "<=", "", ")", "{", "if", "(", "isSSATMinMaxPattern", "(", "Inst", ",", "Imm", ")", "||", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "Inst", "->", "hasOneUse", "(", ")", "&&", "isSSATMinMaxPattern", "(", "cast", "<", "Instruction", ">", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", ",", "Imm", ")", ")", ")", "return", "", ";", "}", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind"], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo41", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 48999, "Length": 145, "Cover_Rate": 0.4264705882352941} {"Template_token": ["", "unsigned", "SrcAddrSpace", "=", "~", "", ";", "const", "Function", "*", "F", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "const", "auto", "*", "MC", "=", "dyn_cast", "<", "MemTransferInst", ">", "(", "I", ")", ")", "{", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "MC", "->", "getLength", "(", ")", ")", ";", "if", "(", "!", "C", ")", "return", "-", "", ";", "const", "unsigned", "Size", "=", "C", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "const", "Align", "DstAlign", "=", "*", "MC", "->", "getDestAlign", "(", ")", ";", "const", "Align", "SrcAlign", "=", "*", "MC", "->", "getSourceAlign", "(", ")", ";", "MOp", "=", "MemOp", "::", "Copy", "(", "Size", ",", "false", ",", "DstAlign", ",", "SrcAlign", ",", "false", ",", "false", ")", ";", "DstAddrSpace", "=", "MC", "->", "getDestAddressSpace", "(", ")", ";", "SrcAddrSpace", "=", "MC", "->", "getSourceAddressSpace", "(", ")", ";", "}", "else", "if", "(", "const", "auto", "*", "MS", "=", "dyn_cast", "<", "MemSetInst", ">", "(", "I", ")", ")", "{", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "MS", "->", "getLength", "(", ")", ")", ";", "if", "(", "!", "C", ")", "return", "-", "", ";", "const", "unsigned", "Size", "=", "C", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "const", "Align", "DstAlign", "=", "*", "MS", "->", "getDestAlign", "(", ")", ";", "MOp", "=", "MemOp", "::", "Set", "(", "Size", ",", "false", ",", "DstAlign", ",", "false", ",", "false", ")", ";", "DstAddrSpace", "=", "MS", "->", "getDestAddressSpace", "(", ")", ";", "}", "else", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "ARMTargetTransformInfo41", "Func": "getNumMemOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49000, "Length": 233, "Cover_Rate": 0.5989717223650386} {"Template_token": ["", "return", "getRegisterBitWidth", "(", "Vector"], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo41", "Func": "getRegisterBitWidthUpperBound", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49001, "Length": 6, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "operand_values", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ",", "TargetTransformInfo", "::", "TCK_SizeAndLatency", ")", ";", "}", "}", "unsigned", "UnrollCount", "=", "", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "unsigned", "ExitingValues", "=", "", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitBlocks", ";", "L", "->", "getExitBlocks", "(", "ExitBlocks", ")", ";", "for", "(", "auto", "*", "Exit", ":", "ExitBlocks", ")", "{", "unsigned", "LiveOuts", "=", "count_if", "(", "Exit", "->", "phis", "(", ")", ",", "[", "]", "(", "auto", "&", "PH", ")", "{", "return", "PH", ".", "getNumOperands", "(", ")", "!=", "", "||", "!", "isa", "<", "GetElementPtrInst", ">", "(", "PH", ".", "getOperand", "(", "", ")", ")", ";", "}", ")", ";", "ExitingValues", "=", "ExitingValues", "<", "LiveOuts", "?", "LiveOuts", ":", "ExitingValues", ";", "}", "if", "(", "ExitingValues", ")", "UnrollCount", "/=", "ExitingValues", ";", "if", "(", "UnrollCount", "<=", "", ")", "return", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "UnrollCount", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "UnrollCount", ";", "UP", ".", "UnrollAndJam", "=", "true", ";", "UP", ".", "UnrollAndJamInnerLoopThreshold", "=", "", ";", "if", "(", "Cost", "<", "", ")", "UP"], "ground_truth": [".", "Force", "=", "true", ";"], "File": "ARMTargetTransformInfo41", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49002, "Length": 224, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "UP", ".", "UpperBound", "=", "true", ";", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "BasicTTIImplBase", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ")", ";", "UP", ".", "OptSizeThreshold", "=", "", ";", "UP", ".", "PartialOptSizeThreshold", "=", "", ";", "if", "(", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "hasOptSize", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "if", "(", "getBooleanLoopAttribute", "(", "L", ",", "", ")", ")", "return", ";", "InstructionCost", "Cost"], "ground_truth": ["=", "", ";"], "File": "ARMTargetTransformInfo41", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49003, "Length": 148, "Cover_Rate": 0.3064182194616977} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "Align", "MemAlign", "=", "getKnownAlignment", "(", "II", ".", "getArgOperand", "(", "", ")", ",", "IC", ".", "getDataLayout", "(", ")", ",", "&", "II", ",", "&", "IC", ".", "getAssumptionCache", "(", ")", ",", "&", "IC", ".", "getDominatorTree", "(", ")", ")", ";", "unsigned", "AlignArg", "=", "II", ".", "getNumArgOperands", "(", ")", "-", "", ";", "Value", "*", "AlignArgOp", "=", "II", ".", "getArgOperand", "(", "AlignArg", ")", ";", "MaybeAlign", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "AlignArgOp", ")", "->", "getMaybeAlignValue", "(", ")", ";", "if", "(", "Align", "&&", "*", "Align", "<", "MemAlign", ")", "{", "return", "IC", ".", "replaceOperand", "(", "II", ",", "AlignArg", ",", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "II", ".", "getContext", "(", ")", ")", ",", "MemAlign", ".", "value", "(", ")", ",", "false", ")", ")", ";", "}", "break", ";", "}", "case", "", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "Constant", "*", "XorMask", ";", "if", "(", "match", "(", "Arg", ",", "m_Xor", "(", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ",", "PatternMatch", "::", "m_Constant", "(", "XorMask", ")", ")", ")", "&&", "II", ".", "getType", "(", ")", "==", "ArgArg", "->", "getType", "(", ")", ")", "{", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "XorMask", ")", ")", "{", "if", "(", "CI", "->", "getValue", "(", ")", ".", "trunc", "(", "", ")", ".", "isAllOnesValue", "(", ")", ")", "{", "auto", "TrueVector", "=", "IC", ".", "Builder", ".", "CreateVectorSplat", "(", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ",", "IC", ".", "Builder", ".", "getTrue", "(", ")", ")", ";", "return", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Xor", ",", "ArgArg", ",", "TrueVector", ")", ";", "}", "}", "}", "KnownBits", "ScalarKnown", "(", "", ")", ";", "if", "(", "IC", ".", "SimplifyDemandedBits", "(", "&", "II", ",", "", ",", "APInt", "::", "getLowBitsSet", "(", "", ",", "", ")", ",", "ScalarKnown", ",", "", ")", ")", "{", "return", "&", "II", ";", "}", "break", ";", "}", "case", "", ":", "{", "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "", ")", ";", "Value", "*", "ArgArg", ";", "if", "(", "match", "(", "Arg", ",", "PatternMatch", "::", "m_Intrinsic", "<", "", ">", "(", "PatternMatch", "::", "m_Value", "(", "ArgArg", ")", ")", ")", ")", "{", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ArgArg", ")", ";", "}", "if", "(", "!", "II", ".", "getMetadata", "(", "LLVMContext"], "ground_truth": ["::", "MD_range", ")", ")", "{"], "File": "ARMTargetTransformInfo41", "Func": "instCombineIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49004, "Length": 438, "Cover_Rate": 0.4397590361445783} {"Template_token": ["", "int", "TTIImpl", "::", "getCmpSelInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "&&", "ISD", "==", "", "&&", "ST", "->", "isThumb", "(", ")", "&&", "!", "ValTy", "->", "isVectorTy", "(", ")", ")", "{", "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ",", "true", ")", "==", "", ")", "return", "TTI", "::", "TCC_Expensive", ";", "int", "Cost", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ".", "first", ";", "++", "Cost", ";", "if", "(", "ValTy", "->", "isIntegerTy", "(", "", ")", ")", "++", "Cost", ";", "return", "Cost"], "ground_truth": [";"], "File": "ARMTargetTransformInfo44", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49005, "Length": 115, "Cover_Rate": 0.3125} {"Template_token": ["", "ExtSize", "=", "TypeSize", ";", "}", "}", "}", "TruncInst", "*", "T", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Store", "||", "match", "(", "I", ",", "m_Intrinsic", "<", "", ">", "(", ")", ")", ")", "&&", "(", "T", "=", "dyn_cast", "<", "TruncInst", ">", "(", "I", "->", "getOperand", "(", "", ")", ")", ")", ")", "{", "unsigned", "TypeSize", "=", "T", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "(", "EltSize", "==", "", "&&", "TypeSize", "==", "", ")", "||", "(", "EltSize", "==", "", "&&", "(", "TypeSize", "==", "", "||", "TypeSize", "==", "", ")", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "", ")", "ExtSize", "=", "TypeSize", ";", "}", "}", "if", "(", "ExtSize", "*", "NumElems", "!=", "", "||", "NumElems", "<", "", ")", "return", "ScalarCost", ";", "if", "(", "ExtSize", "==", "", ")", "return", "VectorCost", ";", "if", "(", "ExtSize", "!=", "", "&&", "ExtSize", "!=", "", ")", "return", "ScalarCost", ";", "if", "(", "const", "auto", "*", "BC", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "Ptr", "=", "BC", "->", "getOperand", "(", "", ")", ";", "if", "(", "const", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ")", "{", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "return", "ScalarCost", ";", "unsigned", "Scale", "=", "DL", ".", "getTypeAllocSize", "("], "ground_truth": ["GEP", "->", "getResultElementType", "(", ")", ")", ";"], "File": "ARMTargetTransformInfo44", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49006, "Length": 219, "Cover_Rate": 0.3643926788685524} {"Template_token": ["", "}", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "FPToSI", ":", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "SIToFP", ":", "case", "Instruction", "::", "UIToFP", ":", "case", "Instruction", "::", "FPTrunc", ":", "case", "Instruction", "::", "FPExt", ":", "return", "!", "ST", "->", "hasFPv8Base", "(", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "", ")", "{", "switch", "(", "ISD", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", "->", "useSoftFloat", "(", ")", ")", "{", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "Instruction", "::", "Alloca", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "PHI", ":", "return", "false", ";", "}", "}", "if", "(", "I", ".", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";", "if", "(", "I", ".", "getType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "ARMTargetTransformInfo44", "Func": "maybeLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49007, "Length": 218, "Cover_Rate": 0.6468842729970327} {"Template_token": ["", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "LT", ".", "second", "==", "", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "Cost", "+=", "", ";", "return", "Cost", ";", "}", "auto", "LooksLikeAFreeShift", "=", "[", "&", "]"], "ground_truth": ["(", ")", "{"], "File": "ARMTargetTransformInfo45", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49008, "Length": 392, "Cover_Rate": 0.463905325443787} {"Template_token": ["", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor", "*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Factor", "==", "", "&&", "NumElts", "/", "Factor", ">", "", "&&", "VecTy", "->", "isIntOrIntVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "<=", "", ")", "return", "", "*", "BaseCost", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ","], "ground_truth": ["UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "File": "ARMTargetTransformInfo45", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49009, "Length": 94, "Cover_Rate": 0.3949579831932773} {"Template_token": ["", "unsigned", "NumElts", "=", "cast", "<", "VectorType", ">", "(", "VecTy", ")", "->", "getNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";", "int", "BaseCost", "=", "ST", "->", "hasMVEIntegerOps", "(", ")", "?", "ST", "->", "getMVEVectorCostFactor", "(", ")", ":", "", ";", "if", "(", "NumElts", "%", "Factor", "==", "", "&&", "TLI", "->", "isLegalInterleavedAccessType", "(", "Factor", ",", "SubVecTy", ",", "DL", ")", ")", "return", "Factor"], "ground_truth": ["*", "BaseCost", "*", "TLI", "->", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";"], "File": "ARMTargetTransformInfo45", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49010, "Length": 84, "Cover_Rate": 0.35294117647058826} {"Template_token": ["", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "Src", "->", "isVectorTy", "(", ")", "&&", "(", "Alignment", "&&", "*", "Alignment", "!=", "Align", "(", "", ")", ")", "&&", "cast", "<", "VectorType", ">", "(", "Src", ")", "->", "getElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", ".", "first"], "ground_truth": ["*", "", ";"], "File": "ARMTargetTransformInfo45", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49011, "Length": 69, "Cover_Rate": 0.552} {"Template_token": ["", "case", "Instruction", "::", "FCmp", ":", "return", "false", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "Add", ":", "return", "ScalarBits", "<", "", "&&", "(", "ScalarBits", "*", "cast", "<", "VectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ")", "%", "", "==", "", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", "return", "false"], "ground_truth": [";"], "File": "ARMTargetTransformInfo45", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49012, "Length": 54, "Cover_Rate": 0.3776223776223776} {"Template_token": ["", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "", "||", "Bits", ">", "", ")", "return", "", ";", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?"], "ground_truth": ["", ":", "", ";"], "File": "ARMTargetTransformInfo49", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49013, "Length": 106, "Cover_Rate": 0.47533632286995514} {"Template_token": ["", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", ""], "ground_truth": [":", "", ";"], "File": "ARMTargetTransformInfo49", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49014, "Length": 114, "Cover_Rate": 0.5112107623318386} {"Template_token": ["", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "="], "ground_truth": ["true", ";"], "File": "ARMTargetTransformInfo53", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49015, "Length": 114, "Cover_Rate": 0.3392857142857143} {"Template_token": ["", "if", "(", "!", "ST", "->", "isThumb2", "(", ")", ")", "return", ";", "SmallVector", "<", "BasicBlock", "*", ",", "", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "L", "->", "getNumBlocks", "(", ")", "<<", "", "<<", "", "<<", "ExitingBlocks", ".", "size", "(", ")", "<<", "", ")", ";", "if", "(", "ExitingBlocks", ".", "size", "(", ")", ">", "", ")", "return", ";", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "", ")", "return", ";", "unsigned", "Cost", "=", "", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "ImmutableCallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "CS", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";", "}", "SmallVector", "<", "const", "Value", "*", ",", "", ">", "Operands", "(", "I", ".", "value_op_begin", "(", ")", ",", "I", ".", "value_op_end", "(", ")", ")", ";", "Cost", "+=", "getUserCost", "(", "&", "I", ",", "Operands", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Cost", "<<", "", ")", ";", "UP", ".", "Partial", "=", "true", ";", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "UnrollRemainder", "=", "true", ";", "UP", ".", "DefaultUnrollRuntimeCount", "=", "", ";", "UP", ".", "UnrollAndJam", "=", "true", ";", "UP", ".", "UnrollAndJamInnerLoopThreshold"], "ground_truth": ["=", "", ";"], "File": "ARMTargetTransformInfo53", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49016, "Length": 252, "Cover_Rate": 0.75} {"Template_token": ["", "EVT", "ValVT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ValVT", ".", "isSimple", "(", ")", "||", "ISD", "!=", "", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "ValTy", ",", "IsPairwiseForm", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "static", "const", "CostTblEntry", "CostTblAdd", "[", "]", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTblAdd", ",", "ISD", ",", "LT", ".", "second", ")", ")", "return", "Entry", "->", "Cost", "*", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", "*", "LT", ".", "first", ";", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "ValTy", ",", "IsPairwiseForm", ","], "ground_truth": ["CostKind", ")", ";"], "File": "ARMTargetTransformInfo54", "Func": "getArithmeticReductionCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49017, "Length": 156, "Cover_Rate": 0.8125} {"Template_token": ["", "if", "(", "Opcode", "==", "Instruction", "::", "And", ")", "{", "if", "(", "Imm", "==", "", "||", "Imm", "==", "", ")", "return", "", ";", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "", "<<", "", ")", "return", "", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnesValue"], "ground_truth": ["(", ")", ")", "return", "", ";"], "File": "ARMTargetTransformInfo54", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49018, "Length": 166, "Cover_Rate": 0.5107692307692308} {"Template_token": ["", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "int", "Idx", "="], "ground_truth": ["-", "", ";"], "File": "ARMTargetTransformInfo62", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49019, "Length": 337, "Cover_Rate": 0.5444264943457189} {"Template_token": ["", "if", "(", "ST", "->", "hasVFP2", "(", ")", "&&", "!", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "{", "return", "TargetTransformInfo", "::", "TCC_Basic", ";", "}", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "{", "return", "ST", "->", "isFPOnlySP", "(", ")", "?", "TargetTransformInfo", "::", "TCC_Expensive", ":", "TargetTransformInfo", "::", "TCC_Basic", ";", "}", "}", "return", "TargetTransformInfo", "::"], "ground_truth": ["TCC_Expensive", ";"], "File": "ARMTargetTransformInfo62", "Func": "getFPOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49020, "Length": 62, "Cover_Rate": 0.8493150684931506} {"Template_token": ["", "return", "TargetTransformInfo", "::", "TCC_Basic", ";", "}", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "{", "return", "ST", "->", "isFPOnlySP", "(", ")", "?", "TargetTransformInfo", "::", "TCC_Expensive", ":", "TargetTransformInfo", "::"], "ground_truth": ["TCC_Basic", ";"], "File": "ARMTargetTransformInfo62", "Func": "getFPOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49021, "Length": 30, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "", ";", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", ")", "{", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "Type", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts"], "ground_truth": ["/", "Factor", ")", ";"], "File": "ARMTargetTransformInfo62", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49022, "Length": 71, "Cover_Rate": 0.44654088050314467} {"Template_token": ["", "if", "(", "Idx", "==", "-", "", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "return", "LT", ".", "first", "*", "NEONShuffleTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Alternate", ")", "{", "static", "const", "CostTblEntry", "<", "", ">", "NEONAltShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "("], "ground_truth": ["DL", ",", "Tp", ")", ";"], "File": "ARMTargetTransformInfo62", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49023, "Length": 146, "Cover_Rate": 0.32229580573951433} {"Template_token": ["", "int", "TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ")", "{", "int", "ISDOpcode", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "int", "Idx", "=", "-", "", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "Idx", "=", "CostTableLookup", "("], "ground_truth": ["CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ";"], "File": "ARMTargetTransformInfo64", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49024, "Length": 426, "Cover_Rate": 0.6882067851373183} {"Template_token": ["", "int", "TTIImpl", "::", "getCmpSelInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ")", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "", ")", "{", "static", "const", "TypeConversionCostTblEntry", "<", "", ">", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "*", "", "+", "", "*", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "*", "", "+", "", "*", "", "+", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "("], "ground_truth": ["DL", ",", "CondTy", ")", ";"], "File": "ARMTargetTransformInfo64", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49025, "Length": 178, "Cover_Rate": 0.5545171339563862} {"Template_token": ["", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONAltShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "return", "LT", ".", "first", "*", "NEONAltShuffleTbl", "[", "Idx", "]", "."], "ground_truth": ["Cost", ";"], "File": "ARMTargetTransformInfo64", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49026, "Length": 139, "Cover_Rate": 0.3068432671081678} {"Template_token": ["", "default", ":", "break", ";", "case", "Instruction", "::", "FPToSI", ":", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "SIToFP", ":", "case", "Instruction", "::", "UIToFP", ":", "case", "Instruction", "::", "FPTrunc", ":", "case", "Instruction", "::", "FPExt", ":", "return", "!", "ST", "->", "hasFPv8Base", "(", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "", ")", "{", "switch", "(", "ISD", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", ")", "return", "false", ";", "if", "(", "TLI", "->", "useSoftFloat", "(", ")", ")", "{", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "true", ";", "case", "Instruction", "::", "Alloca", ":", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "PHI", ":", "return", "false", ";", "}", "}", "if", "(", "I", ".", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "&&", "!", "ST", "->", "hasFP64", "(", ")", ")", "return", "true", ";", "if", "(", "I", ".", "getType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "("], "ground_truth": ["Instruction", "&", "I", ")", "{"], "File": "ARMTargetTransformInfo67", "Func": "isHardwareLoopProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49027, "Length": 217, "Cover_Rate": 0.3144927536231884} {"Template_token": ["", "if", "(", "I", ".", "getType", "(", ")", "->", "isHalfTy", "(", ")", "&&", "!", "ST", "->", "hasFullFP16", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "(", "Instruction", "&", "I", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "switch", "(", "Call", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "auto", "ScanLoop", "=", "[", "&", "]", "(", "Loop", "*", "L", ")", "{", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "MaybeCall", "(", "I", ")", "||", "IsHardwareLoopIntrinsic", "(", "I", ")", ")", "return", "false", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "Inner", ":", "*", "L", ")", "if", "(", "!", "ScanLoop", "(", "Inner", ")", ")", "return", "false", ";", "if", "(", "!", "ScanLoop", "(", "L", ")", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "L", "->", "getHeader", "(", ")", "->", "getContext", "(", ")", ";", "HWLoopInfo", ".", "CounterInReg", "=", "true", ";", "HWLoopInfo", ".", "IsNestingLegal", "=", "false", ";", "HWLoopInfo", ".", "CountType", "=", "Type", "::", "getInt32Ty", "(", "C", ")", ";", "HWLoopInfo", ".", "LoopDecrement", "=", "ConstantInt", "::", "get", "(", "HWLoopInfo", ".", "CountType", ",", ""], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo67", "Func": "isHardwareLoopProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49028, "Length": 225, "Cover_Rate": 0.32608695652173914} {"Template_token": ["", "return", "ST", "->", "isMClass", "(", ")", "&&", "ST", "->", "isThumb2", "(", ")", "&&", "L"], "ground_truth": ["->", "getNumBlocks", "(", ")", "==", "", ";"], "File": "ARMTargetTransformInfo67", "Func": "shouldFavorBackedgeIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49029, "Length": 21, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "unsigned", "", "(", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "const", "{", "if", "(", "Kind", "!=", "SK_Reverse", "&&", "Kind", "!=", "SK_Alternate", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "if", "(", "Kind", "==", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "<", "", ">", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "return", "LT", ".", "first", "*", "NEONShuffleTbl", "[", "Idx", "]"], "ground_truth": [".", "Cost", ";"], "File": "ARMTargetTransformInfo6", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49030, "Length": 190, "Cover_Rate": 0.4318181818181818} {"Template_token": ["", "unsigned", "", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Op1Info", ",", "OperandValueKind", "Op2Info", ",", "OperandValueProperties", "Opd1PropInfo", ",", "OperandValueProperties", "Opd2PropInfo", ")", "const", "{", "int", "ISDOpcode", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Ty", ")", ";", "const", "unsigned", "FunctionCallDivCost", "=", "", ";", "const", "unsigned", "ReciprocalDivCost", "=", "", ";", "static", "const", "CostTblEntry", "<", "", ">", "CostTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "ReciprocalDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "{", "", ",", "", ",", "", "*", "FunctionCallDivCost", "}", ",", "}", ";", "int", "Idx", "="], "ground_truth": ["-", "", ";"], "File": "ARMTargetTransformInfo72", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49031, "Length": 394, "Cover_Rate": 0.6459016393442623} {"Template_token": ["", "if", "(", "ST", "->", "isCortexA15", "(", ")", "||", "ST", "->", "isSwift", "(", ")", ")"], "ground_truth": ["return", "", ";"], "File": "ARMTargetTransformInfo72", "Func": "getMaxInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49032, "Length": 17, "Cover_Rate": 0.6071428571428571} {"Template_token": ["", "if", "(", "ST", "->", "isCortexA15", "(", ")", "||", "ST"], "ground_truth": ["->", "isSwift", "(", ")", ")", "return", "", ";"], "File": "ARMTargetTransformInfo72", "Func": "getMaxInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49033, "Length": 17, "Cover_Rate": 0.6071428571428571} {"Template_token": ["", "if", "(", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "||", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", "&&", "ValTy", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "", ";", "return", "TargetTransformInfo", "::", "getVectorInstrCost", "(", "Opcode"], "ground_truth": [",", "ValTy", ",", "Index", ")", ";"], "File": "ARMTargetTransformInfo72", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49034, "Length": 41, "Cover_Rate": 0.45555555555555555} {"Template_token": ["", "case", "Instruction", "::", "FMul", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "false", ";", "case", "Instruction"], "ground_truth": ["::", "Add", ":"], "File": "ARMTargetTransformInfo79", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49035, "Length": 43, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "bool", "TTIImpl", "::", "useReductionIntrinsic", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "ReductionFlags", "Flags", ")", "const", "{", "assert", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", "&&", "", ")", ";", "unsigned", "ScalarBits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::"], "ground_truth": ["FAdd", ":"], "File": "ARMTargetTransformInfo79", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49036, "Length": 63, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "ImmutablePass", "*", "llvm", "::", "createTargetTransformInfoPass", "(", "const", "BaseTargetMachine", "*", "TM", ")", "{", "return", "new", "TTI", "("], "ground_truth": ["TM", ")", ";"], "File": "ARMTargetTransformInfo", "Func": "createARMTargetTransformInfoPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49037, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "virtual", "void", "finalizePass", "(", ")", "{", "popTTIStack", "("], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo", "Func": "finalizePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49038, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "unsigned", "", "(", "Type", "*", "Ty", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMTargetTransformInfo", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49039, "Length": 12, "Cover_Rate": 0.8} {"Template_token": ["", "virtual", "void", "*", "getAdjustedAnalysisPointer", "(", "const"], "ground_truth": ["void", "*", "ID", ")", "{"], "File": "ARMTargetTransformInfo", "Func": "getAdjustedAnalysisPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49040, "Length": 11, "Cover_Rate": 0.3548387096774194} {"Template_token": ["", "", ",", "", ",", "", ",", "", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "ValTy", ")", ";", "int", "Idx", "=", "ConvertCostTableLookup", "<", "MVT", ">", "(", "NEONVectorSelectTbl", ",", "array_lengthof", "(", "NEONVectorSelectTbl", ")", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ";", "if", "(", "Idx", "!=", "-", "", ")", "return", "NEONVectorSelectTbl", "[", "Idx", "]", ".", "Cost", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">"], "ground_truth": ["LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "ValTy", ")", ";"], "File": "ARMTargetTransformInfo", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49041, "Length": 92, "Cover_Rate": 0.3006535947712418} {"Template_token": ["", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "else", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "", "&&", "SImmVal", "<", "", ")", "||", "(", "", "(", "ZImmVal", ")", "!=", "-", "", ")", "||", "(", "", "(", "~", "ZImmVal", ")", "!=", "-", "", ")", ")", "return", "", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "", ":", "", ";", "}", "else", "{", "if", "(", "SImmVal", ">=", "", "&&", "SImmVal"], "ground_truth": ["<", "", ")", "return", "", ";"], "File": "ARMTargetTransformInfo", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49042, "Length": 121, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "", ";", "return", ""], "ground_truth": [";"], "File": "ARMTargetTransformInfo", "Func": "getNumberOfRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49043, "Length": 14, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "<", "MVT", ">", "(", "NEONShuffleTbl", ",", "array_lengthof", "(", "NEONShuffleTbl", ")", ",", "", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "return", "LT", ".", "first", "*", "NEONShuffleTbl", "[", "Idx"], "ground_truth": ["]", ".", "Cost", ";"], "File": "ARMTargetTransformInfo", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49044, "Length": 137, "Cover_Rate": 0.6116071428571429} {"Template_token": ["", "static", "const", "CostTblEntry", "<", "MVT", ">", "NEONShuffleTbl", "[", "]", "=", "{", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", ",", "{", "", ",", "", ",", "", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "<", "MVT", ">", "(", "NEONShuffleTbl", ",", "array_lengthof", "(", "NEONShuffleTbl", ")", ",", ""], "ground_truth": [",", "LT", ".", "second", ")", ";"], "File": "ARMTargetTransformInfo", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49045, "Length": 115, "Cover_Rate": 0.5133928571428571} {"Template_token": ["", "if", "(", "ST", "->", "isSwift", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "InsertElement", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")"], "ground_truth": ["<=", "", ")", "return", "", ";"], "File": "ARMTargetTransformInfo", "Func": "getVectorInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49046, "Length": 31, "Cover_Rate": 0.5081967213114754} {"Template_token": ["", "pushTTIStack", "("], "ground_truth": ["this", ")", ";"], "File": "ARMTargetTransformInfo", "Func": "initializePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49047, "Length": 5, "Cover_Rate": 0.4166666666666667} {"Template_token": ["", "virtual", "void", "initializePass", "(", ")", "{", "pushTTIStack", "(", "this"], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo", "Func": "initializePass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49048, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "bool", "isFPVectorizationPotentiallyUnsafe", "(", ")", "{", "return", "!", "ST", "->", "isTargetDarwin", "("], "ground_truth": [")", ";"], "File": "ARMTargetTransformInfo", "Func": "isFPVectorizationPotentiallyUnsafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49049, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "return", "!", "ST", "->"], "ground_truth": ["isTargetDarwin", "(", ")", ";"], "File": "ARMTargetTransformInfo", "Func": "isFPVectorizationPotentiallyUnsafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49050, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "size_t", "ToStub", "::", "alignment", "(", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "ARMToARMStub", "Func": "alignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49051, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "ToStub", "::", "ToStub", "(", "const", "uint32_t", "*", "pData", ",", "size_t", "pSize", ",", "const_fixup_iterator", "pBegin", ",", "const_fixup_iterator", "pEnd", ")", ":", "m_pData", "(", "pData", ")", ",", "m_Name", "(", "", ")", ",", "m_Size", "(", "pSize", ")", "{", "for", "(", "const_fixup_iterator", "it", "=", "pBegin", ",", "ie", "=", "pEnd", ";", "it", "!=", "ie", ";"], "ground_truth": ["++", "it", ")", "addFixup", "(", "*", "*", "it", ")", ";"], "File": "ARMToARMStub", "Func": "ARMToARMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49052, "Length": 59, "Cover_Rate": 0.9833333333333333} {"Template_token": ["", "Stub", "*", "ToStub", "::", "doClone"], "ground_truth": ["(", ")", "{"], "File": "ARMToARMStub", "Func": "doClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49053, "Length": 8, "Cover_Rate": 0.3076923076923077} {"Template_token": ["", "return", "reinterpret_cast", "<", "const", "uint8_t", "*"], "ground_truth": [">", "(", "m_pData", ")", ";"], "File": "ARMToARMStub", "Func": "getContent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49054, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "case", "llvm", "::", "ELF", "::", "R__JUMP24", ":", "case", "llvm", "::", "ELF", "::", "R__PLT32", ":", "{", "uint64_t", "dest", "=", "pTargetSymValue", "+", "pReloc", ".", "addend", "(", ")", "+", "", ";", "int64_t", "branch_offset", "=", "static_cast", "<", "int64_t", ">", "(", "dest", ")", "-", "pSource", ";", "if", "(", "(", "branch_offset", ">", "GNULDBackend", "::", "_MAX_FWD_BRANCH_OFFSET", ")"], "ground_truth": ["||", "(", "branch_offset", "<", "GNULDBackend", "::", "_MAX_BWD_BRANCH_OFFSET", ")", ")", "{"], "File": "ARMToARMStub", "Func": "isMyDuty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49055, "Length": 60, "Cover_Rate": 0.4411764705882353} {"Template_token": ["", "const", "std", "::", "string", "&", "ToStub", "::", "name", "(", ")", "const", "{", "return", "m_Name"], "ground_truth": [";"], "File": "ARMToARMStub", "Func": "name", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49056, "Length": 15, "Cover_Rate": 0.9375} {"Template_token": ["", "const", "std", "::", "string", "&", "ToStub"], "ground_truth": ["::", "name", "(", ")", "const", "{"], "File": "ARMToARMStub", "Func": "name", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49057, "Length": 12, "Cover_Rate": 0.75} {"Template_token": ["", "size_t", "ToStub", "::", "size"], "ground_truth": ["(", ")", "const", "{"], "File": "ARMToARMStub", "Func": "size", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49058, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "ToTHMStub", "::", "ToTHMStub", "(", "const", "uint32_t", "*", "pData", ",", "size_t", "pSize", ",", "const_fixup_iterator", "pBegin", ",", "const_fixup_iterator", "pEnd", ")", ":"], "ground_truth": ["m_pData", "(", "pData", ")", ",", "m_Name", "(", "", ")", ",", "m_Size", "(", "pSize", ")", "{"], "File": "ARMToTHMStub", "Func": "ARMToTHMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49059, "Length": 34, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "Stub", "*", "ToTHMStub", "::", "doClone", "(", ")", "{", "return", "new", "ToTHMStub", "(", "m_pData", ",", "m_Size", ",", "fixup_begin", "(", ")", ","], "ground_truth": ["fixup_end", "(", ")", ")", ";"], "File": "ARMToTHMStub", "Func": "doClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49060, "Length": 25, "Cover_Rate": 0.9615384615384616} {"Template_token": ["", "return", "new", "ToTHMStub", "(", "m_pData", ",", "m_Size", ","], "ground_truth": ["fixup_begin", "(", ")", ",", "fixup_end", "(", ")", ")", ";"], "File": "ARMToTHMStub", "Func": "doClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49061, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "return", "reinterpret_cast", "<", "const", "uint8_t", "*", ">", "("], "ground_truth": ["m_pData", ")", ";"], "File": "ARMToTHMStub", "Func": "getContent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49062, "Length": 11, "Cover_Rate": 0.5} {"Template_token": ["", "const", "uint8_t", "*", "ToTHMStub", "::", "getContent"], "ground_truth": ["(", ")", "const", "{"], "File": "ARMToTHMStub", "Func": "getContent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49063, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "const", "std", "::", "string", "&", "ToTHMStub"], "ground_truth": ["::", "name", "(", ")", "const", "{"], "File": "ARMToTHMStub", "Func": "name", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49064, "Length": 12, "Cover_Rate": 0.75} {"Template_token": ["", "void", "EmitByte", "(", "uint8_t", "elem", ")", "{", "Vec", "[", "Pos", "]", "="], "ground_truth": ["elem", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitByte", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49065, "Length": 14, "Cover_Rate": 0.45161290322580644} {"Template_token": ["", "void", "EmitPersonalityIndex", "(", "unsigned", "PI", ")", "{", "assert", "(", "PI", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";", "EmitByte", "(", "", "::", "EHT_COMPACT"], "ground_truth": ["|", "PI", ")", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49066, "Length": 27, "Cover_Rate": 0.84375} {"Template_token": ["", "assert", "(", "PI", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";", "EmitByte", "(", "", "::", "EHT_COMPACT", "|"], "ground_truth": ["PI", ")", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49067, "Length": 20, "Cover_Rate": 0.625} {"Template_token": ["", "EmitInt8", "(", "", "::"], "ground_truth": ["UNWIND_OPCODE_SET_VSP", "|", "Reg", ")", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitSetSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49068, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "uint8_t", "Buff", "[", "", "]", ";", "Buff", "[", "", "]", "=", "", "::", "UNWIND_OPCODE_INC_VSP_ULEB128", ";", "size_t", "ULEBSize", "=", "encodeULEB128", "(", "(", "Offset", "-", "", ")", ">>", "", ",", "Buff", "+", "", ")", ";", "EmitBytes", "(", "Buff", ",", "ULEBSize", "+", "", ")", ";", "}", "else", "if", "(", "Offset", ">", "", ")", "{", "if", "(", "Offset", ">", "", ")", "{", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_INC_VSP", "|", "", ")", ";", "Offset", "-=", "", ";", "}", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_INC_VSP", "|", "static_cast", "<", "uint8_t", ">", "(", "(", "Offset", "-", "", ")", ">>", "", ")", ")", ";", "}", "else", "if", "(", "Offset", "<", "", ")", "{", "while", "(", "Offset", "<", "-", "", ")", "{", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_DEC_VSP", "|"], "ground_truth": ["", ")", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitSPOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49069, "Length": 119, "Cover_Rate": 0.6761363636363636} {"Template_token": ["", "int", "Opcode", "=", "RangeLSB", ">=", "", "?", "", "::", "UNWIND_OPCODE_POP_VFP_REG_RANGE_FSTMFDD_D16", ":", "", "::", "UNWIND_OPCODE_POP_VFP_REG_RANGE_FSTMFDD", ";", "EmitInt16", "(", "Opcode", "|", "(", "(", "RangeLSB", "%", "", ")", "<<", ""], "ground_truth": [")", "|", "(", "RangeLen", "-", "", ")", ")", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitVFPRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49070, "Length": 36, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "auto", "RangeMSB", "=", "", "-", "countLeadingZeros", "(", "Regs", ")", ";", "auto", "RangeLen", "=", "countLeadingOnes", "(", "Regs", "<<", "(", "", "-", "RangeMSB", ")", ")", ";", "auto", "RangeLSB", "=", "RangeMSB", "-", "RangeLen", ";", "int", "Opcode", "=", "RangeLSB", ">=", "", "?", "", "::", "UNWIND_OPCODE_POP_VFP_REG_RANGE_FSTMFDD_D16", ":", "", "::", "UNWIND_OPCODE_POP_VFP_REG_RANGE_FSTMFDD", ";", "EmitInt16", "(", "Opcode", "|", "(", "(", "RangeLSB", "%", "", ")", "<<", "", ")", "|"], "ground_truth": ["(", "RangeLen", "-", "", ")", ")", ";"], "File": "ARMUnwindOpAsm (2)", "Func": "EmitVFPRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49071, "Length": 67, "Cover_Rate": 0.5877192982456141} {"Template_token": ["", "PersonalityIndex", "=", "", "::", "NUM_PERSONALITY_INDEX", ";", "size_t", "TotalSize", "=", "Ops", ".", "size", "(", ")", "+", "", ";", "size_t", "RoundUpSize", "=", "(", "TotalSize", "+", "", ")", "/", "", "*", "", ";", "Result", ".", "resize", "(", "RoundUpSize", ")", ";", "OpStreamer", ".", "EmitSize", "(", "RoundUpSize", ")", ";", "}", "else", "{", "if", "(", "PersonalityIndex", "==", "", "::", "NUM_PERSONALITY_INDEX", ")", "PersonalityIndex", "=", "(", "Ops", ".", "size", "(", ")", "<=", "", ")", "?", "", "::", "AEABI_UNWIND_CPP_PR0", ":", "", "::", "AEABI_UNWIND_CPP_PR1", ";", "if", "(", "PersonalityIndex", "==", ""], "ground_truth": ["::", "AEABI_UNWIND_CPP_PR0", ")", "{"], "File": "ARMUnwindOpAsm (2)", "Func": "Finalize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49072, "Length": 84, "Cover_Rate": 0.3157894736842105} {"Template_token": ["", "OpBegins", ".", "push_back", "(", "", ")", ";", "HasPersonality", "=", "false"], "ground_truth": [";"], "File": "ARMUnwindOpAsm15", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49073, "Length": 11, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "UnwindOpcodeAssembler", "("], "ground_truth": [")", "{"], "File": "ARMUnwindOpAsm15", "Func": "UnwindOpcodeAssembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49074, "Length": 4, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "if", "(", "Offset", ">", "", ")", "{", "uint8_t", "Buff", "[", "", "]", ";", "Buff", "[", "", "]", "=", "", "::", "UNWIND_OPCODE_INC_VSP_ULEB128", ";", "size_t", "ULEBSize", "=", "encodeULEB128", "(", "(", "Offset", "-", "", ")", ">>", "", ",", "Buff", "+", "", ")", ";", "emitBytes", "(", "Buff", ",", "ULEBSize", "+", "", ")", ";", "}", "else", "if", "(", "Offset", ">", "", ")", "{", "if", "(", "Offset", ">", "", ")", "{", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_INC_VSP", "|", "", ")", ";", "Offset", "-=", "", ";", "}", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_INC_VSP", "|", "static_cast", "<", "uint8_t", ">", "(", "(", "Offset", "-", "", ")", ">>", "", ")", ")", ";", "}", "else", "if", "(", "Offset", "<", ""], "ground_truth": [")", "{"], "File": "ARMUnwindOpAsm5", "Func": "EmitSPOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49075, "Length": 109, "Cover_Rate": 0.6193181818181818} {"Template_token": ["", "OpBegins", ".", "push_back", "(", "OpBegins", ".", "back", "("], "ground_truth": [")", "+", "Size", ")", ";"], "File": "ARMUnwindOpAsm6", "Func": "emitBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49076, "Length": 13, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "uint32_t", "UnmaskedReg", "=", "RegSave", "&", "", "&", "(", "~", "Mask", ")", ";", "if", "(", "UnmaskedReg", "==", "", ")", "{", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_POP_REG_RANGE_R4", "|", "Range", ")", ";", "RegSave", "&=", "", ";", "}", "else", "if", "(", "UnmaskedReg", "==", "(", "", "<<", "", ")", ")", "{", "EmitInt8", "(", "", "::", "UNWIND_OPCODE_POP_REG_RANGE_R4_R14", "|", "Range", ")", ";", "RegSave", "&=", "", ";", "}", "}", "if", "(", "(", "RegSave", "&", "", ")", "!=", "", ")", "EmitInt16", "(", "", "::", "UNWIND_OPCODE_POP_REG_MASK_R4", "|", "(", "RegSave", ">>"], "ground_truth": ["", ")", ")", ";"], "File": "ARMUnwindOpAsm7", "Func": "EmitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49077, "Length": 83, "Cover_Rate": 0.4129353233830846} {"Template_token": ["", "--", "i", ";", "Bit", ">>=", "", ";", "while", "(", "i", ">", "", "&&", "(", "VFPRegSave", "&", "Bit", ")", ")", "{", "--", "i", ";", "++", "Range", ";", "Bit", ">>=", "", ";", "}", "EmitInt16", "(", "", "::", "UNWIND_OPCODE_POP_VFP_REG_RANGE_FSTMFDD_D16", "|", "(", "(", "i", "-", "", ")", "<<", "", ")", "|", "Range", ")", ";", "}", "while", "(", "i", ">", "", ")", "{", "uint32_t", "Bit", "=", "", "<<", "(", "i", "-", "", ")", ";", "if", "(", "(", "VFPRegSave", "&", "Bit", ")", "==", "", ")", "{", "--", "i", ";", "continue", ";", "}", "uint32_t", "Range", "="], "ground_truth": ["", ";"], "File": "ARMUnwindOpAsm7", "Func": "EmitVFPRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49078, "Length": 91, "Cover_Rate": 0.4619289340101523} {"Template_token": ["", "Vec", "[", "Pos", "]", "=", "elem", ";", "Pos", "=", "(", "(", "(", "Pos", "^", "", ")", "+", ""], "ground_truth": [")", "^", "", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitByte", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49079, "Length": 23, "Cover_Rate": 0.71875} {"Template_token": ["", "OpBegins", ".", "push_back", "(", "OpBegins", ".", "back", "("], "ground_truth": [")", "+", "", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitInt8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49080, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "OpBegins", ".", "push_back", "(", "OpBegins", ".", "back"], "ground_truth": ["(", ")", "+", "", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitInt8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49081, "Length": 13, "Cover_Rate": 0.43333333333333335} {"Template_token": ["", "inline", "void", "EmitPersonalityIndex", "(", "unsigned", "PI", ")", "{", "assert", "(", "PI", "<", "", "::", "NUM_PERSONALITY_INDEX", "&&", "", ")", ";", "EmitByte", "(", "", "::"], "ground_truth": ["EHT_COMPACT", "|", "PI", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49082, "Length": 28, "Cover_Rate": 0.8484848484848485} {"Template_token": ["", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Opcodes", ".", "begin", "(", ")", ",", "Opcodes", ".", "end", "(", ")", ")", ";", "OpBegins", ".", "push_back", "(", "OpBegins", ".", "back", "(", ")"], "ground_truth": ["+", "Opcodes", ".", "size", "(", ")", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49083, "Length": 40, "Cover_Rate": 0.7547169811320755} {"Template_token": ["", "size_t", "SizeInWords", "=", "(", "Size", "+", "", ")", "/", "", ";", "assert", "(", "SizeInWords", "<=", "", "&&", "", ")", ";", "EmitByte", "(", "static_cast", "<", "uint8_t", ">", "(", "SizeInWords"], "ground_truth": ["-", "", ")", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49084, "Length": 33, "Cover_Rate": 0.7857142857142857} {"Template_token": ["", "EmitByte", "(", "static_cast", "<", "uint8_t", ">", "(", "SizeInWords", "-", "", ")"], "ground_truth": [")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49085, "Length": 13, "Cover_Rate": 0.30952380952380953} {"Template_token": ["", "inline", "void", "FillFinishOpcode", "(", ")", "{", "while", "(", "Pos", "<", "Vec", ".", "size", "(", ")", ")", "EmitByte", "("], "ground_truth": ["", "::", "UNWIND_OPCODE_FINISH", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "FillFinishOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49086, "Length": 23, "Cover_Rate": 0.8846153846153846} {"Template_token": ["", "while", "(", "Pos", "<", "Vec", ".", "size", "(", ")", ")", "EmitByte", "(", ""], "ground_truth": ["::", "UNWIND_OPCODE_FINISH", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "FillFinishOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49087, "Length": 17, "Cover_Rate": 0.6538461538461539} {"Template_token": ["", "UnwindOpcodeAssembler", "(", ")", ":", "HasPersonality", "(", "", ")", "{", "OpBegins", ".", "push_back", "("], "ground_truth": ["", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "UnwindOpcodeAssembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49088, "Length": 16, "Cover_Rate": 0.9411764705882353} {"Template_token": ["", "assert", "(", "getMachine", "(", ")", "==", "COFF", "::", "IMAGE_FILE_MACHINE_NT", "&&", "", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "isAbsolute", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "switch", "(", "static_cast", "<", "unsigned", ">", "(", "Fixup", ".", "getKind", "(", ")", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32NB", ";", "case", "MCSymbolRefExpr", "::", "VK_SECREL", ":", "return", "COFF"], "ground_truth": ["::", "IMAGE_REL__SECREL", ";"], "File": "ARMWinCOFFObjectWriter13", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49089, "Length": 88, "Cover_Rate": 0.5057471264367817} {"Template_token": ["", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "isAbsolute", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "switch", "(", "static_cast", "<", "unsigned", ">", "(", "Fixup", ".", "getKind", "(", ")", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32NB", ";", "case", "MCSymbolRefExpr", "::", "VK_SECREL", ":", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "default", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32", ";", "}", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH20T", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH24T", ";", "case", "", ":", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BLX23T", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__MOV32T", ";", "case", "", ":", "llvm_unreachable", "(", "", ""], "ground_truth": [")", ";"], "File": "ARMWinCOFFObjectWriter15", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49090, "Length": 135, "Cover_Rate": 0.7417582417582418} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">"], "ground_truth": ["createWinCOFFObjectWriter", "(", ")", "{"], "File": "ARMWinCOFFObjectWriter18", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49091, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "return", "std", "::", "make_unique", "<", "WinCOFFObjectWriter"], "ground_truth": [">", "(", ")", ";"], "File": "ARMWinCOFFObjectWriter18", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49092, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "MCObjectWriter", "*", "createWinCOFFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ")", "{", "MCWinCOFFObjectTargetWriter", "*", "MOTW", "=", "new", "WinCOFFObjectWriter", "("], "ground_truth": ["Is64Bit", ")", ";"], "File": "ARMWinCOFFObjectWriter1", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49093, "Length": 22, "Cover_Rate": 0.7096774193548387} {"Template_token": ["", "return", "std", "::", "make_unique", "<"], "ground_truth": ["WinCOFFObjectWriter", ">", "(", "Is64Bit", ")", ";"], "File": "ARMWinCOFFObjectWriter21", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49094, "Length": 11, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "return", "std", "::", "make_unique", "<", "WinCOFFObjectWriter", ">", "("], "ground_truth": ["Is64Bit", ")", ";"], "File": "ARMWinCOFFObjectWriter21", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49095, "Length": 11, "Cover_Rate": 0.4583333333333333} {"Template_token": ["", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createWinCOFFObjectWriter", "(", "bool", "Is64Bit", ")", "{", "return", "llvm", "::", "make_unique", "<", "WinCOFFObjectWriter", ">", "("], "ground_truth": ["Is64Bit", ")", ";"], "File": "ARMWinCOFFObjectWriter2", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49096, "Length": 23, "Cover_Rate": 0.9583333333333334} {"Template_token": ["", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32NB", ";", "case", "MCSymbolRefExpr", "::", "VK_SECREL", ":", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "default", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32", ";", "}", "case", "FK_SecRel_2", ":", "return", "COFF", "::", "IMAGE_REL__SECTION", ";", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH20T", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH24T", ";", "case", "", ":", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BLX23T"], "ground_truth": [";"], "File": "ARMWinCOFFObjectWriter2", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49097, "Length": 76, "Cover_Rate": 0.3486238532110092} {"Template_token": ["", "return", "createWinCOFFObjectWriter", "(", "std", "::", "move", "(", "MOTW", ")"], "ground_truth": [",", "OS", ")", ";"], "File": "ARMWinCOFFObjectWriter5", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49098, "Length": 13, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "WinCOFFObjectWriter", "(", "bool", "Is64Bit", ")", ":", "MCWinCOFFObjectTargetWriter", "(", "COFF", "::", "IMAGE_FILE_MACHINE_NT", ")", "{", "assert", "(", "!", "Is64Bit", "&&", ""], "ground_truth": [")", ";"], "File": "ARMWinCOFFObjectWriter", "Func": "ARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49099, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "MCWinCOFFObjectTargetWriter", "*", "MOTW", "=", "new", "WinCOFFObjectWriter", "(", "Is64Bit", ")", ";", "return", "createWinCOFFObjectWriter", "(", "MOTW", ","], "ground_truth": ["OS", ")", ";"], "File": "ARMWinCOFFObjectWriter", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49100, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32NB", ";", "case", "MCSymbolRefExpr", "::", "VK_SECREL", ":", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "default", ":", "return", "COFF", "::", "IMAGE_REL__ADDR32", ";", "}", "case", "FK_SecRel_2", ":", "return", "COFF", "::", "IMAGE_REL__SECTION", ";", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL__SECREL", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH20T", ";", "case", "", ":", "return", "COFF", "::", "IMAGE_REL__BRANCH24T", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ARMWinCOFFObjectWriter", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49101, "Length": 74, "Cover_Rate": 0.40217391304347827} {"Template_token": ["", "MCStreamer", "*", "llvm", "::", "createWinCOFFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool"], "ground_truth": ["RelaxAll", ")", "{"], "File": "ARMWinCOFFStreamer11", "Func": "createARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49102, "Length": 26, "Cover_Rate": 0.6341463414634146} {"Template_token": ["", "MCStreamer", "*", "llvm", "::", "createWinCOFFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "new", "WinCOFFStreamer", "(", "Context", ",", "MAB", ",", "*", "Emitter", ","], "ground_truth": ["OS", ")", ";"], "File": "ARMWinCOFFStreamer11", "Func": "createARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49103, "Length": 40, "Cover_Rate": 0.975609756097561} {"Template_token": ["", "EmitFrames", "(", "nullptr", ")", ";", "MCWinCOFFStreamer", "::", "FinishImpl", "("], "ground_truth": [")", ";"], "File": "ARMWinCOFFStreamer12", "Func": "FinishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49104, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "EmitFrames", "(", "nullptr", ")", ";", "MCWinCOFFStreamer", "::", "FinishImpl", "("], "ground_truth": [")", ";"], "File": "ARMWinCOFFStreamer12", "Func": "FinishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49105, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "switch", "(", "Flag", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "MCAF_SyntaxUnified", ":", "case"], "ground_truth": ["MCAF_Code16", ":"], "File": "ARMWinCOFFStreamer1", "Func": "EmitAssemblerFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49106, "Length": 18, "Cover_Rate": 0.5806451612903226} {"Template_token": ["", "void", "WinCOFFStreamer", "::", "EmitThumbFunc", "(", "MCSymbol"], "ground_truth": ["*", "Symbol", ")", "{"], "File": "ARMWinCOFFStreamer1", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49107, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "MCTargetStreamer", "*", "llvm", "::", "createObjectTargetWinCOFFStreamer", "(", "MCStreamer", "&"], "ground_truth": ["S", ")", "{"], "File": "ARMWinCOFFStreamer5", "Func": "createARMObjectTargetWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49108, "Length": 11, "Cover_Rate": 0.5789473684210527} {"Template_token": ["", "return", "new", "TargetWinCOFFStreamer", "("], "ground_truth": ["S", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "createARMObjectTargetWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49109, "Length": 7, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "unsigned", "Op", "=", "Win64EH", "::", "UOP_AllocSmall", ";", "if", "(", "!", "Wide", ")", "{", "if", "(", "Size", "/", "", ">", "", ")", "Op", "=", "Win64EH", "::", "UOP_AllocHuge", ";", "else", "if", "(", "Size", "/", "", ">", "", ")", "Op", "=", "Win64EH", "::", "UOP_AllocLarge", ";", "}", "else", "{", "Op", "=", "Win64EH", "::", "UOP_WideAllocMedium", ";", "if", "(", "Size", "/", "", ">", "", ")", "Op", "=", "Win64EH"], "ground_truth": ["::", "UOP_WideAllocHuge", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFIAllocStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49110, "Length": 65, "Cover_Rate": 0.625} {"Template_token": ["", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_Custom", ","], "ground_truth": ["", ",", "Opcode", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFICustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49111, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_Custom", ",", "", ",", "Opcode"], "ground_truth": [")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFICustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49112, "Length": 11, "Cover_Rate": 0.5238095238095238} {"Template_token": ["", "std", "::", "vector", "<", "WinEH", "::", "Instruction", ">", "&", "Epilog", "=", "CurFrame", "->", "EpilogMap", "[", "CurrentEpilog", "]", ".", "Instructions", ";", "unsigned", "UnwindCode", "=", "Win64EH", "::", "UOP_End", ";", "if", "(", "!", "Epilog", ".", "empty", "(", ")", ")", "{", "WinEH", "::", "Instruction", "EndInstr", "=", "Epilog", ".", "back", "(", ")", ";", "if", "(", "EndInstr", ".", "Operation", "==", "Win64EH", "::", "UOP_Nop", ")", "{", "UnwindCode", "=", "Win64EH", "::", "UOP_EndNop", ";", "Epilog", ".", "pop_back", "(", ")", ";", "}", "else", "if", "(", "EndInstr", ".", "Operation", "==", "Win64EH", "::", "UOP_WideNop", ")", "{", "UnwindCode", "=", "Win64EH", "::"], "ground_truth": ["UOP_WideEndNop", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFIEpilogEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49113, "Length": 90, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "S", ".", "EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";", "if", "(", "!", "CurFrame", ")", "return", ";", "InEpilogCFI", "=", "true", ";", "CurrentEpilog", "=", "S", ".", "emitCFILabel", "(", ")", ";", "CurFrame", "->", "EpilogMap", "[", "CurrentEpilog", "]", ".", "Condition"], "ground_truth": ["=", "Condition", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFIEpilogStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49114, "Length": 53, "Cover_Rate": 0.8412698412698413} {"Template_token": ["", "else", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_Nop", ",", "-", ""], "ground_truth": [",", "", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFINop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49115, "Length": 13, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "void", "TargetWinCOFFStreamer", "::", "emitWinCFINop", "(", "bool", "Wide", ")", "{", "if", "(", "Wide", ")", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_WideNop", ",", "-", "", ",", "", ")", ";", "else", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_Nop", ",", "-"], "ground_truth": ["", ",", "", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFINop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49116, "Length": 38, "Cover_Rate": 0.9743589743589743} {"Template_token": ["", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "S", ".", "EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";", "if", "(", "!", "CurFrame", ")", "return", ";", "MCSymbol", "*", "Label", "=", "S", ".", "emitCFILabel", "(", ")", ";", "CurFrame", "->", "PrologEnd", "=", "Label", ";", "WinEH", "::", "Instruction", "Inst", "=", "WinEH", "::", "Instruction", "(", "Win64EH", "::", "UOP_End", ",", "nullptr", ",", "-", "", ",", "", ")", ";", "auto", "it", "=", "CurFrame", "->", "Instructions", ".", "begin", "(", ")", ";", "CurFrame", "->", "Instructions", ".", "insert", "(", "it"], "ground_truth": [",", "Inst", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFIPrologEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49117, "Length": 89, "Cover_Rate": 0.8476190476190476} {"Template_token": ["", "else", "if", "(", "First", "<=", "", ")", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFRegD0D15", ",", "First", ",", "Last", ")", ";", "else", "emitWinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFRegD16D31", ","], "ground_truth": ["First", ",", "Last", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFISaveFRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49118, "Length": 30, "Cover_Rate": 0.33707865168539325} {"Template_token": ["", "void", "TargetWinCOFFStreamer", "::", "emitWinCFISaveLR"], "ground_truth": ["(", "unsigned", "Offset", ")", "{"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFISaveLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49119, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "TargetWinCOFFStreamer", "::", "emitWinCFISaveLR", "("], "ground_truth": ["unsigned", "Offset", ")", "{"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFISaveLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49120, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "TargetWinCOFFStreamer", "::", "emitWinCFISaveSP", "(", "unsigned", "Reg"], "ground_truth": [")", "{"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFISaveSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49121, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "TargetWinCOFFStreamer", "::", "emitWinCFISaveSP", "(", "unsigned"], "ground_truth": ["Reg", ")", "{"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFISaveSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49122, "Length": 9, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "void", "TargetWinCOFFStreamer", "::", "emitWinUnwindCode", "(", "unsigned", "UnwindCode", ",", "int", "Reg", ",", "int", "Offset", ")", "{", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "S", "."], "ground_truth": ["EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinUnwindCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49123, "Length": 38, "Cover_Rate": 0.38} {"Template_token": ["", "void", "TargetWinCOFFStreamer", "::", "emitWinUnwindCode", "(", "unsigned", "UnwindCode", ",", "int", "Reg", ",", "int", "Offset", ")", "{", "auto", "&", "S", "=", "getStreamer", "(", ")", ";", "WinEH", "::", "FrameInfo", "*", "CurFrame", "=", "S", ".", "EnsureValidWinFrameInfo", "(", "SMLoc", "(", ")", ")", ";", "if", "(", "!", "CurFrame", ")", "return", ";", "MCSymbol", "*", "Label", "=", "S", ".", "emitCFILabel", "(", ")", ";", "auto", "Inst", "=", "WinEH", "::", "Instruction", "(", "UnwindCode", ",", "Label", ","], "ground_truth": ["Reg", ",", "Offset", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinUnwindCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49124, "Length": 71, "Cover_Rate": 0.71} {"Template_token": ["", "EHStreamer", ".", "Emit", "(", "*", "this"], "ground_truth": [")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitWindowsUnwindTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49125, "Length": 8, "Cover_Rate": 0.32} {"Template_token": ["", "if", "(", "!", "getNumWinFrameInfos", "("], "ground_truth": [")", ")", "return", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitWindowsUnwindTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49126, "Length": 9, "Cover_Rate": 0.36} {"Template_token": ["", "void", "WinCOFFStreamer", "::", "emitWinEHHandlerData", "(", "SMLoc", "Loc", ")", "{", "MCStreamer", "::", "emitWinEHHandlerData", "(", "Loc", ")"], "ground_truth": [";"], "File": "ARMWinCOFFStreamer5", "Func": "emitWinEHHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49127, "Length": 16, "Cover_Rate": 0.5161290322580645} {"Template_token": ["", "void", "WinCOFFStreamer", "::", "finishImpl", "(", ")", "{", "emitFrames", "(", "nullptr", ")", ";", "emitWindowsUnwindTables", "(", ")"], "ground_truth": [";"], "File": "ARMWinCOFFStreamer5", "Func": "finishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49128, "Length": 16, "Cover_Rate": 0.6956521739130435} {"Template_token": ["", "return", "new", "WinCOFFStreamer", "(", "Context", ",", "MAB", ","], "ground_truth": ["Emitter", ",", "OS", ")", ";"], "File": "ARMWinCOFFStreamer6", "Func": "createARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49129, "Length": 13, "Cover_Rate": 0.37142857142857144} {"Template_token": ["", "MCStreamer", "*", "createWinCOFFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "MCCodeEmitter", "&", "Emitter", ",", "raw_ostream", "&", "OS", ")", "{", "return", "new", "WinCOFFStreamer", "(", "Context", ",", "MAB", ","], "ground_truth": ["Emitter", ",", "OS", ")", ";"], "File": "ARMWinCOFFStreamer6", "Func": "createARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49130, "Length": 34, "Cover_Rate": 0.9714285714285714} {"Template_token": ["", "return", "new", "WinCOFFStreamer", "(", "Context", ",", "MAB", ",", "*", "Emitter", ","], "ground_truth": ["OS", ")", ";"], "File": "ARMWinCOFFStreamer9", "Func": "createARMWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49131, "Length": 14, "Cover_Rate": 0.34146341463414637} {"Template_token": ["", "getAssembler", "(", ")", ".", "setIsThumbFunc"], "ground_truth": ["(", "Symbol", ")", ";"], "File": "ARMWinCOFFStreamer", "Func": "emitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49132, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "void", "WinCOFFStreamer", "::", "finishImpl", "(", ")", "{", "emitFrames", "(", "nullptr", ")", ";", "MCWinCOFFStreamer", "::", "finishImpl"], "ground_truth": ["(", ")", ";"], "File": "ARMWinCOFFStreamer", "Func": "finishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49133, "Length": 18, "Cover_Rate": 0.9473684210526315} {"Template_token": ["", "std", "::", "fill", "(", "LastMIs", ",", "LastMIs", "+", "", ",", "nullptr", ")", ";", "MIIdx", "="], "ground_truth": ["", ";"], "File": "MLxExpansionPass (2)1", "Func": "clearStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49134, "Length": 17, "Cover_Rate": 0.68} {"Template_token": ["", "bool", "MLxExpansion", "::", "ExpandFPMLxInstructions", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "clearStack", "(", ")", ";", "IgnoreStall", ".", "clear", "(", ")", ";", "unsigned", "Skip", "=", "", ";", "MachineBasicBlock", "::", "reverse_iterator", "MII", "=", "MBB", ".", "rbegin", "(", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "while", "(", "MII", "!=", "E", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isPosition", "(", ")", "||", "MI", "->", "isImplicitDef", "(", ")", "||", "MI", "->", "isCopy", "(", ")", ")", "{", "++", "MII", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "isBarrier"], "ground_truth": ["(", ")", ")", "{"], "File": "MLxExpansionPass (2)1", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49135, "Length": 111, "Cover_Rate": 0.4475806451612903} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "const", "Subtarget", "*", "STI", "=", "&", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", "->", "expandMLx", "(", ")", ")", "return", "false", ";", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";", "isSwift", "=", "STI", "->", "isSwift", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "ExpandFPMLxInstructions", "(", "MBB", ")", ";", "return", "Modified"], "ground_truth": [";"], "File": "MLxExpansionPass (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49136, "Length": 113, "Cover_Rate": 0.8129496402877698} {"Template_token": ["", "void", "MLxExpansion", "::", "clearStack", "(", ")", "{", "std", "::", "fill", "(", "LastMIs", ",", "LastMIs", "+", "", ",", "(", "MachineInstr", "*", ")", ""], "ground_truth": [")", ";"], "File": "MLxExpansionPass (2)", "Func": "clearStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49137, "Length": 24, "Cover_Rate": 0.8275862068965517} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createMLxExpansionPass", "(", ")", "{", "return", "new", "MLxExpansion"], "ground_truth": ["(", ")", ";"], "File": "MLxExpansionPass (2)", "Func": "createMLxExpansionPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49138, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createMLxExpansionPass", "("], "ground_truth": [")", "{"], "File": "MLxExpansionPass (2)", "Func": "createMLxExpansionPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49139, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "(", "NegAcc", ")", "{", "bool", "AccKill", "=", "MRI", "->", "hasOneNonDBGUse", "(", "AccReg", ")", ";", "MIB", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "AccReg", ",", "getKillRegState", "(", "AccKill", ")", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "AccReg", ")", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", "dbgs", "(", ")", "<<", "", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ";", "MII", "=", "std", "::", "prev", "(", "MII", ")", ";", "MachineInstr", "&", "MI2", "=", "*", "MII", ";", "MII", "=", "std", "::", "prev", "(", "MII", ")", ";", "MachineInstr", "&", "MI1", "=", "*", "MII", ";", "dbgs", "(", ")", "<<", "", "<<", "MI1"], "ground_truth": [";"], "File": "MLxExpansionPass (2)", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49140, "Length": 279, "Cover_Rate": 0.5591182364729459} {"Template_token": ["", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "isBarrier", "(", ")", ")", "{", "clearStack", "(", ")", ";", "Skip", "=", "", ";", "++", "MII", ";", "continue", ";", "}", "unsigned", "Domain", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "++", "Skip", "==", "", ")", "pushStack", "(", "", ")", ";", "}", "else", "{", "Skip", "=", "", ";", "unsigned", "MulOpc", ",", "AddSubOpc", ";", "bool", "NegAcc", ",", "HasLane", ";", "if", "(", "!", "TII", "->", "isFpMLxInstruction", "(", "MCID", ".", "getOpcode", "(", ")", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", "||", "!", "FindMLxHazard", "(", "MI", ")", ")", "pushStack", "(", "MI", ")", ";", "else", "{", "ExpandFPMLxInstruction", "(", "MBB", ",", "MI", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", ";", "E", "=", "MBB", ".", "rend", "(", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}", "++", "MII", ";", "}", "return"], "ground_truth": ["Changed", ";"], "File": "MLxExpansionPass (2)", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49141, "Length": 153, "Cover_Rate": 0.6169354838709677} {"Template_token": ["", "int", "Idx", "=", "(", "(", "int", ")", "MIIdx", "-", "i", "+", "", ")", "%", "", ";", "MachineInstr", "*", "NextMI", "=", "LastMIs", "[", "Idx", "]", ";", "if", "(", "!", "NextMI", ")", "continue", ";", "if", "(", "TII", "->", "canCauseFpMLxStall", "(", "NextMI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "i", "<=", "Limit1", ")", "return", "true", ";", "}", "if", "(", "i", "<=", "Limit2", "&&", "hasRAWHazard", "(", "getDefReg", "(", "MI", ")", ",", "NextMI"], "ground_truth": [")", ")", "return", "true", ";"], "File": "MLxExpansionPass (2)", "Func": "FindMLxHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49142, "Length": 75, "Cover_Rate": 0.36764705882352944} {"Template_token": ["", "while", "(", "true", ")", "{", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "break", ";", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "DefMI", "=", "MRI", "->"], "ground_truth": ["getVRegDef", "(", "Reg", ")", ";"], "File": "MLxExpansionPass (2)", "Func": "getAccDefMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49143, "Length": 58, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "Reg", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "UseMI", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ";", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "Reg", ";", "while", "(", "UseMI", "->", "isCopy", "(", ")", "||"], "ground_truth": ["UseMI", "->", "isInsertSubreg", "(", ")", ")", "{"], "File": "MLxExpansionPass (2)", "Func": "getDefReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49144, "Length": 85, "Cover_Rate": 0.5379746835443038} {"Template_token": ["", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "Reg", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "UseMI", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ";", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "Reg", ";", "while", "(", "UseMI", "->", "isCopy", "(", ")", "||", "UseMI", "->", "isInsertSubreg", "(", ")", ")", "{", "Reg", "=", "UseMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "Reg", ";", "UseMI", "=", "&", "*", "MRI", "->", "use_nodbg_begin", "(", "Reg", ")", ";", "if", "(", "UseMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "Reg", ";", "}", "return"], "ground_truth": ["Reg", ";"], "File": "MLxExpansionPass (2)", "Func": "getDefReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49145, "Length": 132, "Cover_Rate": 0.8354430379746836} {"Template_token": ["", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "return", "false", ";", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";", "if", "(", "(", "Domain", "&", "", ")", "||", "(", "Domain", "&", "", ")", ")", "return", "MI", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MLxExpansionPass (2)", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49146, "Length": 60, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";", "if", "(", "(", "Domain", "&", "", ")", "||", "(", "Domain", "&", "", ")", ")", "return", "MI", "->", "readsRegister", "("], "ground_truth": ["Reg", ",", "TRI", ")", ";"], "File": "MLxExpansionPass (2)", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49147, "Length": 37, "Cover_Rate": 0.3523809523809524} {"Template_token": ["", "void", "MLxExpansion", "::", "pushStack", "(", "MachineInstr", "*", "MI", ")", "{", "LastMIs", "[", "MIIdx", "]", "=", "MI", ";", "if", "(", "++", "MIIdx", "==", ""], "ground_truth": [")", "MIIdx", "=", "", ";"], "File": "MLxExpansionPass (2)", "Func": "pushStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49148, "Length": 28, "Cover_Rate": 0.9655172413793104} {"Template_token": ["", "const", "Subtarget", "*", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";", "isSwift", "=", "STI", "->", "isSwift", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "ExpandFPMLxInstructions", "(", "MBB", ")", ";", "return", "Modified"], "ground_truth": [";"], "File": "MLxExpansionPass (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49149, "Length": 64, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "unsigned", "Src1Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "Src1Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "Src2Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "LaneImm", "=", "HasLane", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "unsigned", "NextOp", "=", "HasLane", "?", "", ":", "", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "TargetInstrDesc", "&", "TID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";", "const", "TargetInstrDesc", "&", "TID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TID1", ".", "getRegClass", "(", "", ",", "TRI", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "(", "NegAcc", ")", "{", "bool", "AccKill", "=", "MRI", "->", "hasOneNonDBGUse", "(", "AccReg", ")", ";", "MIB", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg"], "ground_truth": ["(", "AccReg", ",", "getKillRegState", "(", "AccKill", ")", ")", ";"], "File": "MLxExpansionPass10", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49150, "Length": 290, "Cover_Rate": 0.6029106029106029} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "MLxExpansionPass10", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49151, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName"], "ground_truth": ["(", ")", "const", "{"], "File": "MLxExpansionPass10", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49152, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "}", "else", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "TID", ".", "mayStore", "(", ")", "||", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "return", "MI", "->", "readsRegister", "(", "Reg", ","], "ground_truth": ["TRI", ")", ";"], "File": "MLxExpansionPass10", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49153, "Length": 43, "Cover_Rate": 0.32575757575757575} {"Template_token": ["", "if", "(", "Domain", "==", "", ")", "{", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "false", ";", "}", "else", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "TID", ".", "mayStore", "(", ")", "||", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false"], "ground_truth": [";"], "File": "MLxExpansionPass10", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49154, "Length": 69, "Cover_Rate": 0.5227272727272727} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "ExpandFPMLxInstructions", "(", "MBB", ")", ";", "}", "return"], "ground_truth": ["Modified", ";"], "File": "MLxExpansionPass10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49155, "Length": 52, "Cover_Rate": 0.5} {"Template_token": ["", "void", "MLxExpansion", "::", "ExpandFPMLxInstruction", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "MI", ",", "unsigned", "MulOpc", ",", "unsigned", "AddSubOpc", ",", "bool", "NegAcc", ",", "bool", "HasLane", ")", "{", "Register", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "DstDead", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ";", "Register", "AccReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "Src2Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "Src1Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "Src2Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "LaneImm", "=", "HasLane", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "unsigned", "NextOp", "=", "HasLane", "?", "", ":", "", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "Register", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "(", "NegAcc", ")", "{", "bool", "AccKill", "=", "MRI", "->", "hasOneNonDBGUse", "(", "AccReg", ")", ";", "MIB", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "AccReg", ",", "getKillRegState", "(", "AccKill", ")", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "AccReg", ")", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "Pred", ")", "."], "ground_truth": ["addReg", "(", "PredReg", ")", ";"], "File": "MLxExpansionPass11", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49156, "Length": 409, "Cover_Rate": 0.8196392785571143} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "(", "NegAcc", ")", "{", "bool", "AccKill", "=", "MRI", "->"], "ground_truth": ["hasOneNonDBGUse", "(", "AccReg", ")", ";"], "File": "MLxExpansionPass11", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49157, "Length": 159, "Cover_Rate": 0.3186372745490982} {"Template_token": ["", "continue", ";", "}", "unsigned", "Domain", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "++", "Skip", "==", "", ")", "pushStack", "(", "nullptr", ")", ";", "}", "else", "{", "Skip", "=", "", ";", "unsigned", "MulOpc", ",", "AddSubOpc", ";", "bool", "NegAcc", ",", "HasLane", ";", "if", "(", "!", "TII", "->", "isFpMLxInstruction", "(", "MCID", ".", "getOpcode", "(", ")", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", "||", "!", "FindMLxHazard", "(", "MI", ")", ")", "pushStack", "(", "MI", ")", ";", "else", "{", "ExpandFPMLxInstruction", "(", "MBB", ",", "MI", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "return", "Changed"], "ground_truth": [";"], "File": "MLxExpansionPass11", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49158, "Length": 108, "Cover_Rate": 0.47368421052631576} {"Template_token": ["", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "while", "(", "true", ")", "{", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MBB", ")", "break", ";", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister"], "ground_truth": ["(", "Reg", ")", ")", "{"], "File": "MLxExpansionPass11", "Func": "getAccDefMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49159, "Length": 96, "Cover_Rate": 0.5517241379310345} {"Template_token": ["", "unsigned", "MLxExpansion", "::", "getDefReg", "(", "MachineInstr", "*", "MI", ")", "const", "{", "Register", "Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "Reg", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "UseMI", "=", "&", "*", "MRI", "->", "use_instr_nodbg_begin", "(", "Reg", ")", ";", "if", "(", "UseMI", "->", "getParent", "(", ")", "!="], "ground_truth": ["MBB", ")", "return", "Reg", ";"], "File": "MLxExpansionPass11", "Func": "getDefReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49160, "Length": 81, "Cover_Rate": 0.5126582278481012} {"Template_token": ["", "}", "}", "}", "}", "else", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "DefMI", "->", "isInsertSubreg", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg"], "ground_truth": [")", ")", "{"], "File": "MLxExpansionPass11", "Func": "hasLoopHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49161, "Length": 83, "Cover_Rate": 0.30855018587360594} {"Template_token": ["", "unsigned", "AccReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "Src1Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "Src2Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "LaneImm", "=", "HasLane", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "unsigned", "NextOp", "=", "HasLane", "?", "", ":", "", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "("], "ground_truth": ["NegAcc", ")", "{"], "File": "MLxExpansionPass14", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49162, "Length": 290, "Cover_Rate": 0.5811623246492986} {"Template_token": ["", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "(", "NegAcc", ")", "{", "bool", "AccKill", "=", "MRI", "->", "hasOneNonDBGUse", "(", "AccReg", ")", ";", "MIB", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "AccReg", ",", "getKillRegState", "(", "AccKill", ")", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "AccReg", ")", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", "dbgs", "(", ")", "<<", "", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ";", "MII", "=", "llvm", "::", "prior"], "ground_truth": ["(", "MII", ")", ";"], "File": "MLxExpansionPass15", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49163, "Length": 292, "Cover_Rate": 0.5851703406813628} {"Template_token": ["", "bool", "DstDead", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isDead", "(", ")", ";", "unsigned", "AccReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "Src1Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "Src2Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "LaneImm", "=", "HasLane", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "unsigned", "NextOp", "=", "HasLane", "?", "", ":", "", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")"], "ground_truth": [".", "addReg", "(", "PredReg", ")", ";"], "File": "MLxExpansionPass15", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49164, "Length": 267, "Cover_Rate": 0.5350701402805611} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "isBarrier", "(", ")", ")", "{", "clearStack", "(", ")", ";", "Skip", "=", "", ";", "++", "MII", ";", "continue", ";", "}", "unsigned", "Domain", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "++", "Skip", "==", "", ")", "pushStack", "(", "", ")", ";", "}", "else", "{", "Skip", "=", "", ";", "unsigned", "MulOpc", ",", "AddSubOpc", ";", "bool", "NegAcc", ",", "HasLane", ";", "if", "(", "!", "TII", "->", "isFpMLxInstruction", "(", "MCID", ".", "getOpcode", "(", ")", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", "||", "!", "FindMLxHazard", "(", "MI", ")", ")", "pushStack", "(", "MI", ")", ";", "else", "{", "ExpandFPMLxInstruction", "(", "MBB", ",", "MI", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", ";", "E", "=", "MBB", "."], "ground_truth": ["rend", "(", ")", ";"], "File": "MLxExpansionPass15", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49165, "Length": 137, "Cover_Rate": 0.5524193548387096} {"Template_token": ["", "TRI", "=", "Fn", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "const", "Subtarget", "*", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";", "isSwift", "=", "STI", "->"], "ground_truth": ["isSwift", "(", ")", ";"], "File": "MLxExpansionPass15", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49166, "Length": 62, "Cover_Rate": 0.42758620689655175} {"Template_token": ["", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "(", "NegAcc", ")", "{", "bool", "AccKill", "=", "MRI", "->", "hasOneNonDBGUse", "(", "AccReg", ")", ";", "MIB", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "AccReg", ",", "getKillRegState", "(", "AccKill", ")", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "AccReg", ")", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ";", "dbgs", "(", ")", "<<", "", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ";", "MII", "=", "llvm", "::", "prior", "(", "MII", ")", ";", "MachineInstr", "&", "MI2", "=", "*", "MII", ";", "MII", "=", "llvm", "::", "prior", "(", "MII", ")", ";", "MachineInstr", "&", "MI1", "=", "*", "MII", ";", "dbgs", "(", ")", "<<", "", "<<", "MI1", ";", "dbgs", "(", ")", "<<", "", "<<", "MI2"], "ground_truth": [";"], "File": "MLxExpansionPass17", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49167, "Length": 257, "Cover_Rate": 0.5343035343035343} {"Template_token": ["", "if", "(", "ForceExapnd", ")", "return", "true", ";", "MachineInstr", "*", "DefMI", "=", "getAccDefMI", "(", "MI", ")", ";", "if", "(", "TII", "->", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", ")", "{", "IgnoreStall", ".", "insert", "(", "DefMI", ")", ";", "return", "true", ";", "}", "if", "(", "IgnoreStall", ".", "count", "(", "MI", ")", ")", "return", "false", ";", "unsigned", "Limit1", "=", "isA9", "?", "", ":", "", ";", "unsigned", "Limit2", "=", "isA9", "?", "", ":", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<=", "", ";", "++", "i", ")", "{", "int", "Idx", "=", "(", "(", "int", ")", "MIIdx", "-", "i", "+", "", ")", "%", "", ";", "MachineInstr", "*", "NextMI", "=", "LastMIs", "[", "Idx", "]", ";", "if", "(", "!", "NextMI", ")", "continue", ";", "if", "(", "TII", "->", "canCauseFpMLxStall", "(", "NextMI", "->", "getOpcode", "(", ")"], "ground_truth": [")", ")", "{"], "File": "MLxExpansionPass17", "Func": "FindMLxHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49168, "Length": 132, "Cover_Rate": 0.7135135135135136} {"Template_token": ["", "MachineInstr", "*", "DefMI", "=", "getAccDefMI", "(", "MI", ")", ";", "if", "(", "TII", "->", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", ")", "{", "IgnoreStall", ".", "insert", "(", "DefMI", ")", ";", "return", "true", ";", "}", "if", "(", "IgnoreStall", ".", "count", "(", "MI", ")", ")", "return", "false", ";", "unsigned", "Limit1", "=", "isA9", "?", "", ":", "", ";", "unsigned", "Limit2", "=", "isA9", "?", ""], "ground_truth": [":", "", ";"], "File": "MLxExpansionPass17", "Func": "FindMLxHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49169, "Length": 64, "Cover_Rate": 0.34594594594594597} {"Template_token": ["", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "Fn", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "const", "Subtarget", "*", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "isA9", "=", "STI", "->", "isCortexA9", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI"], "ground_truth": ["!=", "E", ";"], "File": "MLxExpansionPass17", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49170, "Length": 108, "Cover_Rate": 0.8244274809160306} {"Template_token": ["", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "const", "Subtarget", "*", "STI", "=", "&", "Fn", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";", "isSwift", "=", "STI", "->", "isSwift", "(", ")"], "ground_truth": [";"], "File": "MLxExpansionPass21", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49171, "Length": 92, "Cover_Rate": 0.7931034482758621} {"Template_token": ["", "const", "Subtarget", "*", "STI", "=", "&", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", "->", "isCortexA9", "(", ")", ")", "return", "false", ";", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";", "isSwift", "=", "STI", "->", "isSwift", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")"], "ground_truth": ["Modified", "|=", "ExpandFPMLxInstructions", "(", "MBB", ")", ";"], "File": "MLxExpansionPass23", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49172, "Length": 69, "Cover_Rate": 0.5564516129032258} {"Template_token": ["", "unsigned", "AccReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "Src1Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "bool", "Src2Kill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "unsigned", "LaneImm", "=", "HasLane", "?", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ":", "", ";", "unsigned", "NextOp", "=", "HasLane", "?", "", ":", "", ";", "", "Pred", "=", "(", "", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "", ",", "TRI", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "("], "ground_truth": ["LaneImm", ")", ";"], "File": "MLxExpansionPass25", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49173, "Length": 224, "Cover_Rate": 0.463768115942029} {"Template_token": ["", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "++", "Skip", "==", "", ")", "pushStack", "(", "", ")", ";", "}", "else", "{", "Skip", "=", "", ";", "unsigned", "MulOpc", ",", "AddSubOpc", ";", "bool", "NegAcc", ",", "HasLane", ";", "if", "(", "!", "TII", "->", "isFpMLxInstruction", "(", "MCID", ".", "getOpcode", "(", ")", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", "||", "!", "FindMLxHazard", "(", "MI", ")", ")", "pushStack", "(", "MI", ")", ";", "else", "{", "ExpandFPMLxInstruction", "(", "MBB", ",", "MI", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", ";", "E", "=", "MBB", ".", "rend", "(", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}", "++", "MII"], "ground_truth": [";"], "File": "MLxExpansionPass25", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49174, "Length": 105, "Cover_Rate": 0.42338709677419356} {"Template_token": ["", "Skip", "=", "", ";", "++", "MII", ";", "continue", ";", "}", "unsigned", "Domain", "=", "MCID", ".", "TSFlags", "&", "", ";", "if", "(", "Domain", "==", "", ")", "{", "if", "(", "++", "Skip", "==", "", ")", "pushStack", "(", "", ")", ";", "}", "else", "{", "Skip", "=", "", ";", "unsigned", "MulOpc", ",", "AddSubOpc", ";", "bool", "NegAcc", ",", "HasLane", ";", "if", "(", "!", "TII", "->", "isFpMLxInstruction", "(", "MCID", ".", "getOpcode", "(", ")", ",", "MulOpc", ",", "AddSubOpc", ",", "NegAcc", ",", "HasLane", ")", "||", "!", "FindMLxHazard", "(", "MI", ")", ")", "pushStack", "(", "MI", ")", ";", "else", "{", "ExpandFPMLxInstruction", "(", "MBB", ",", "MI", ",", "MulOpc", ",", "AddSubOpc", ","], "ground_truth": ["NegAcc", ",", "HasLane", ")", ";"], "File": "MLxExpansionPass25", "Func": "ExpandFPMLxInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49175, "Length": 105, "Cover_Rate": 0.42338709677419356} {"Template_token": ["", "isLikeA9", "=", "STI", "->", "isLikeA9", "(", ")", "||", "STI", "->", "isSwift", "(", ")", ";", "isSwift", "=", "STI", "->", "isSwift", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified"], "ground_truth": ["|=", "ExpandFPMLxInstructions", "(", "MBB", ")", ";"], "File": "MLxExpansionPass26", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49176, "Length": 42, "Cover_Rate": 0.302158273381295} {"Template_token": ["", "bool", "MLxExpansion", "::", "hasRAWHazard", "(", "unsigned", "Reg", ",", "MachineInstr", "*", "MI", ")", "const", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Domain", "=", "TID", ".", "TSFlags", "&", "", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return"], "ground_truth": ["false", ";"], "File": "MLxExpansionPass2", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49177, "Length": 67, "Cover_Rate": 0.638095238095238} {"Template_token": ["", "ConstantInt", "*", "Const", ";", "if", "(", "(", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "NonVectorVal", ")", ")", "&&", "VT", "->", "getElementType", "(", ")", "!=", "NonVectorVal", "->", "getType", "(", ")", ")", "{", "unsigned", "TargetElemSize", "=", "VT", "->", "getElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "uint64_t", "N", "=", "Const", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", "<", "(", "unsigned", ")", "(", "", "<<", "(", "TargetElemSize", "-", "", ")", ")", ")", "{", "NonVectorVal", "=", "Builder", ".", "CreateVectorSplat", "(", "VT", "->", "getNumElements", "(", ")", ",", "Builder", ".", "getIntN", "(", "TargetElemSize", ",", "N", ")", ")", ";", "return", ";", "}", "}", "NonVectorVal", "=", "Builder", ".", "CreateVectorSplat", "(", "VT", "->", "getNumElements", "(", ")", ",", "NonVectorVal", ")", ";", "}", ";", "FixedVectorType", "*", "XElType", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "X", "->", "getType", "(", ")", ")", ";", "FixedVectorType", "*", "YElType", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Y", "->", "getType", "(", ")", ")", ";", "if", "(", "XElType", "&&", "!", "YElType", ")", "{", "FixSummands", "(", "XElType", ",", "Y", ")", ";", "YElType", "=", "cast", "<", "FixedVectorType", ">", "(", "Y", "->", "getType", "(", ")", ")", ";", "}", "else", "if", "(", "YElType", "&&", "!", "XElType", ")", "{", "FixSummands", "(", "YElType", ",", "X", ")", ";", "XElType", "=", "cast", "<", "FixedVectorType", ">", "(", "X", "->", "getType", "(", ")", ")", ";", "}", "assert", "(", "XElType", "&&", "YElType", "&&", "", ")", ";", "if", "(", "XElType", "!=", "YElType", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "nullptr", ";", "}", "if", "(", "XElType", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "{", "Constant", "*", "ConstX", "=", "dyn_cast", "<", "Constant"], "ground_truth": [">", "(", "X", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "CheckAndCreateOffsetAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49178, "Length": 263, "Cover_Rate": 0.5467775467775468} {"Template_token": ["", "auto", "CheckValueSize", "=", "[", "TargetElemMaxSize", "]", "(", "Value", "*", "OffsetElem", ")", "{", "ConstantInt", "*", "OConst", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "OffsetElem", ")", ";", "if", "(", "!", "OConst", ")", "return", "false", ";", "int", "SExtValue", "=", "OConst", "->", "getSExtValue", "(", ")", ";", "if", "(", "SExtValue", ">=", "TargetElemMaxSize", "||", "SExtValue", "<", "", ")", "return", "false", ";", "return", "true", ";", "}", ";", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "ConstOff", "->", "getType", "(", ")", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "TargetElemCount", ";", "i", "++", ")", "{", "if", "(", "!", "CheckValueSize", "(", "ConstOff", "->", "getAggregateElement", "(", "i", ")", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "checkOffsetSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49179, "Length": 105, "Cover_Rate": 0.5048076923076923} {"Template_token": ["", "else", "if", "(", "GEPElemSize", "==", "", ")", "return", "", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", "<<", "", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "computeScale", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49180, "Length": 21, "Cover_Rate": 0.3230769230769231} {"Template_token": ["", "Pass", "*", "llvm", "::", "createMVEGatherScatterLoweringPass", "(", ")", "{", "return", "new", "MVEGatherScatterLowering"], "ground_truth": ["(", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "createMVEGatherScatterLoweringPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49181, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "return", "new", "MVEGatherScatterLowering"], "ground_truth": ["(", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "createMVEGatherScatterLoweringPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49182, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ";", "if", "(", "ZextOffs", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "FixedVectorType", "*", "OffsetType", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "ZextOffs", "||", "cast", "<", "FixedVectorType", ">", "(", "ZextOffs", "->", "getDestTy", "(", ")", ")", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "if", "(", "!", "checkOffsetSize", "(", "Offsets", ",", "OffsetsElemCount", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<", "OffsetType", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{", "Offsets", "=", "Builder", ".", "CreateTrunc"], "ground_truth": ["(", "Offsets", ",", "Ty", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "decomposeGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49183, "Length": 128, "Cover_Rate": 0.3855421686746988} {"Template_token": ["", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "unsigned", "OffsetsElemCount", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "assert", "(", "Ty", "->", "getNumElements", "(", ")", "==", "OffsetsElemCount", ")", ";", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ";", "if", "(", "ZextOffs", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "FixedVectorType", "*", "OffsetType", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "ZextOffs", "||", "cast", "<", "FixedVectorType", ">", "(", "ZextOffs", "->", "getDestTy", "(", ")", ")", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "if", "(", "!", "checkOffsetSize", "(", "Offsets", ",", "OffsetsElemCount", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<", "OffsetType", "->", "getElementType", "(", ")", "->"], "ground_truth": ["getScalarSizeInBits", "(", ")", ")", ")", "{"], "File": "MVEGatherScatterLowering (2)", "Func": "decomposeGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49184, "Length": 182, "Cover_Rate": 0.5481927710843374} {"Template_token": ["", "}", "FixedVectorType", "*", "PtrTy", "=", "cast", "<", "FixedVectorType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", ";", "if", "(", "PtrTy", "->", "getNumElements", "(", ")", "!=", "", "||", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", "return", "nullptr", ";", "Value", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt32Ty", "(", ")", ",", "", ")", ";", "Value", "*", "BasePtr", "=", "Builder", ".", "CreateIntToPtr", "(", "Zero", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ";", "Offsets", "=", "Builder", ".", "CreatePtrToInt", "(", "Ptr", ",", "FixedVectorType", "::", "get", "("], "ground_truth": ["Builder", ".", "getInt32Ty", "(", ")", ",", "", ")", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "decomposePtr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49185, "Length": 94, "Cover_Rate": 0.46766169154228854} {"Template_token": ["", "Value", "*", "BaseBasePtr", "=", "foldGEP", "(", "BaseGEP", ",", "Offsets", ",", "Builder", ")", ";", "if", "(", "!", "BaseBasePtr", ")", "return", "nullptr", ";", "Offsets", "=", "CheckAndCreateOffsetAdd", "(", "Offsets", ",", "GEP", "->", "getOperand", "(", "", ")", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "Offsets", "==", "nullptr", ")", "return", "nullptr", ";", "return", "BaseBasePtr", ";", "}", "return", "GEPPtr"], "ground_truth": [";"], "File": "MVEGatherScatterLowering (2)", "Func": "foldGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49186, "Length": 55, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage"], "ground_truth": ["(", "AU", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49187, "Length": 41, "Cover_Rate": 0.9761904761904762} {"Template_token": ["", "const", "Constant", "*", "C", "=", "dyn_cast", "<", "Constant", ">", "(", "V", ")", ";", "if", "(", "C", "&&", "C", "->", "getSplatValue", "(", ")", ")", "return", "Optional", "<", "int64_t", ">", "{", "C", "->", "getUniqueInteger", "(", ")", ".", "getSExtValue", "(", ")", "}", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "Optional", "<", "int64_t", ">", "{", "}", ";", "const", "Instruction", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Add", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Or", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", ")", "{", "Optional", "<", "int64_t", ">", "Op0", "=", "getIfConst", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "Optional", "<", "int64_t", ">", "Op1", "=", "getIfConst", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Op0", "||", "!", "Op1", ")", "return", "Optional", "<", "int64_t", ">", "{", "}", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Add", ")", "return", "Optional", "<", "int64_t", ">", "{", "Op0", ".", "getValue", "(", ")", "+", "Op1", ".", "getValue", "(", ")", "}", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", ")", "return", "Optional", "<", "int64_t", ">", "{", "Op0", ".", "getValue", "(", ")", "*", "Op1", "."], "ground_truth": ["getValue", "(", ")", "}", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getIfConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49188, "Length": 225, "Cover_Rate": 0.7234726688102894} {"Template_token": ["", "if", "(", "C", "&&", "C", "->", "getSplatValue", "(", ")", ")", "return", "Optional", "<", "int64_t", ">", "{", "C", "->", "getUniqueInteger", "(", ")", ".", "getSExtValue", "(", ")", "}", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "Optional", "<", "int64_t", ">", "{", "}", ";", "const", "Instruction", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Add", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Or", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", ")", "{", "Optional", "<", "int64_t", ">", "Op0", "=", "getIfConst", "(", "I", "->", "getOperand", "(", "", ")", ")", ";", "Optional", "<", "int64_t", ">", "Op1", "=", "getIfConst", "(", "I", "->"], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getIfConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49189, "Length": 134, "Cover_Rate": 0.43086816720257237} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49190, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "StringRef", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "MVEGatherScatterLowering (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49191, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "Value", "*", "Summand", ";", "Optional", "<", "int64_t", ">", "Const", ";", "if", "(", "(", "Const", "=", "getIfConst", "(", "Add", "->", "getOperand", "(", "", ")", ")", ")", ")", "Summand", "=", "Add", "->", "getOperand", "(", "", ")", ";", "else", "if", "(", "(", "Const", "=", "getIfConst", "(", "Add", "->", "getOperand", "(", "", ")", ")", ")", ")", "Summand", "=", "Add", "->", "getOperand", "(", "", ")", ";", "else", "return", "ReturnFalse", ";", "int64_t", "Immediate", "=", "Const", ".", "getValue", "(", ")", "<<", "TypeScale", ";", "if", "(", "Immediate", ">", "", "||", "Immediate", "<", "-", "", "||", "Immediate", "%", ""], "ground_truth": ["!=", "", ")", "return", "ReturnFalse", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getVarAndConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49192, "Length": 96, "Cover_Rate": 0.4752475247524752} {"Template_token": ["", "Optional", "<", "int64_t", ">", "Const", ";", "if", "(", "(", "Const", "=", "getIfConst", "(", "Add", "->", "getOperand", "(", "", ")", ")", ")", ")", "Summand", "=", "Add", "->", "getOperand", "(", "", ")", ";", "else", "if", "(", "(", "Const", "=", "getIfConst", "(", "Add", "->", "getOperand", "(", "", ")", ")", ")", ")", "Summand", "=", "Add", "->", "getOperand", "(", "", ")", ";", "else", "return", "ReturnFalse", ";", "int64_t", "Immediate", "=", "Const", ".", "getValue", "(", ")", "<<"], "ground_truth": ["TypeScale", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getVarAndConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49193, "Length": 72, "Cover_Rate": 0.3564356435643564} {"Template_token": ["", "return", "false", ";", "}", "bool", "Gatscat", "=", "true", ";", "for", "(", "User", "*", "U", ":", "I", "->", "users", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "U", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "U", ")", "||", "isGatherScatter", "(", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ")", ")", ")", "{", "return", "Gatscat", ";", "}", "else", "{", "unsigned", "OpCode", "=", "cast", "<", "Instruction", ">", "(", "U", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "OpCode", "==", "Instruction", "::", "Add", "||", "OpCode", "==", "Instruction", "::", "Mul", "||", "OpCode", "==", "Instruction", "::", "Shl", "||", "isAddLikeOr", "(", "cast", "<", "Instruction", ">", "(", "U", ")", ",", "DL", ")"], "ground_truth": [")", "&&", "hasAllGatScatUsers", "(", "cast", "<", "Instruction", ">", "(", "U", ")", ",", "DL", ")", ")", "{"], "File": "MVEGatherScatterLowering (2)", "Func": "hasAllGatScatUsers", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49194, "Length": 128, "Cover_Rate": 0.7804878048780488} {"Template_token": ["", "}", "bool", "Gatscat", "=", "true", ";", "for", "(", "User", "*", "U", ":", "I", "->", "users", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "U", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "U", ")", "||", "isGatherScatter", "(", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ")", ")", ")", "{", "return", "Gatscat", ";", "}", "else", "{", "unsigned", "OpCode", "=", "cast", "<", "Instruction", ">", "(", "U", ")", "->", "getOpcode"], "ground_truth": ["(", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "hasAllGatScatUsers", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49195, "Length": 76, "Cover_Rate": 0.4634146341463415} {"Template_token": ["", "return", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Or", "&&", "haveNoCommonBitsSet", "(", "I", "->", "getOperand", "(", "", ")", ",", "I", "->"], "ground_truth": ["getOperand", "(", "", ")", ",", "DL", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "isAddLikeOr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49196, "Length": 30, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "(", "(", "NumElements", "==", "", "&&", "(", "ElemSize", "==", "", "||", "ElemSize", "==", "", "||", "ElemSize", "==", "", ")", ")", "||", "(", "NumElements", "==", "", "&&", "(", "ElemSize", "==", "", "||", "ElemSize", "==", "", ")", ")", "||", "(", "NumElements", "==", "", "&&", "ElemSize", "==", "", ")", ")", "&&", "Alignment", ">=", "ElemSize", "/", "", ")", "return", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MVEGatherScatterLowering (2)", "Func": "isLegalTypeAndAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49197, "Length": 73, "Cover_Rate": 0.8202247191011236} {"Template_token": ["", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Instruction", "*", "Load", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")"], "ground_truth": [")", ")", "{"], "File": "MVEGatherScatterLowering (2)", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49198, "Length": 133, "Cover_Rate": 0.40425531914893614} {"Template_token": ["", "Instruction", "*", "Load", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "SelectInst", "::", "Create", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "Builder", ".", "Insert", "(", "Load", ")", ";", "}", "Root", "->", "replaceAllUsesWith", "(", "Load", ")", ";", "Root", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49199, "Length": 122, "Cover_Rate": 0.3708206686930091} {"Template_token": ["", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Store", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase"], "ground_truth": ["(", "I", ",", "Ptr", ",", "Builder", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49200, "Length": 134, "Cover_Rate": 0.5654008438818565} {"Template_token": ["", "Align", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getAlignValue", "(", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->"], "ground_truth": ["getDebugLoc", "(", ")", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49201, "Length": 109, "Cover_Rate": 0.459915611814346} {"Template_token": ["", "initializeMVEGatherScatterLoweringPass", "(", "*", "PassRegistry", "::"], "ground_truth": ["getPassRegistry", "(", ")", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "MVEGatherScatterLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49202, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "Phi", "=", "cast", "<", "PHINode", ">", "(", "Offs", "->", "getOperand", "(", "", ")", ")", ";", "OffsSecondOp", "=", "", ";", "}", "else", "if", "(", "isa", "<", "PHINode", ">", "(", "Offs", "->", "getOperand", "(", "", ")", ")", ")", "{", "Phi", "=", "cast", "<", "PHINode", ">", "(", "Offs", "->", "getOperand", "(", "", ")", ")", ";", "OffsSecondOp", "=", "", ";", "}", "else", "{", "return", "false", ";", "}", "}", "if", "(", "Phi", "->", "getParent", "(", ")", "!=", "L", "->", "getHeader", "(", ")", ")", "return", "false", ";", "BinaryOperator", "*", "IncInstruction", ";", "Value", "*", "Start", ",", "*", "IncrementPerRound", ";", "if", "(", "!", "matchSimpleRecurrence", "(", "Phi", ",", "IncInstruction", ",", "Start", ",", "IncrementPerRound", ")", "||", "IncInstruction", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "return", "false", ";", "int", "IncrementingBlock", "=", "Phi", "->", "getIncomingValue", "(", "", ")", "==", "IncInstruction", "?", "", ":", "", ";", "Value", "*", "OffsSecondOperand", "=", "Offs", "->", "getOperand", "(", "OffsSecondOp", ")", ";", "if", "(", "IncrementPerRound", "->", "getType", "(", ")", "!=", "OffsSecondOperand", "->", "getType", "(", ")", "||", "!", "L", "->", "isLoopInvariant", "(", "OffsSecondOperand", ")", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "Constant", ">", "(", "IncrementPerRound", ")", "&&", "!", "(", "isa", "<", "Instruction", ">", "(", "IncrementPerRound", ")", "&&", "!", "L", "->", "contains", "(", "cast", "<", "Instruction", ">", "(", "IncrementPerRound", ")", ")", ")", ")", "return", "false", ";", "PHINode", "*", "NewPhi", ";", "if", "(", "Phi", "->", "getNumUses", "(", ")", "==", "", ")", "{", "if", "(", "IncInstruction", "->", "getNumUses", "(", ")", "!=", "", ")", "{", "IncInstruction", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "BinaryOps", "(", "IncInstruction", "->", "getOpcode", "(", ")", ")", ",", "Phi", ",", "IncrementPerRound", ",", "", ",", "IncInstruction", ")", ";", "Phi", "->", "setIncomingValue", "(", "IncrementingBlock", ",", "IncInstruction", ")", ";", "}", "NewPhi", "=", "Phi", ";", "}", "else", "{", "NewPhi", "=", "PHINode", "::", "Create", "(", "Phi", "->", "getType", "(", ")", ",", "", ",", "", ",", "Phi", ")", ";", "NewPhi", "->", "addIncoming", "(", "Phi", "->", "getIncomingValue", "(", "IncrementingBlock", "==", "", "?", "", ":", "", ")", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementingBlock", "==", "", "?", "", ":", "", ")", ")", ";", "IncInstruction", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "BinaryOps", "(", "IncInstruction", "->", "getOpcode", "(", ")", ")", ",", "NewPhi", ",", "IncrementPerRound", ",", "", ",", "IncInstruction", ")", ";", "NewPhi", "->", "addIncoming", "(", "IncInstruction", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementingBlock", ")", ")", ";", "IncrementingBlock", "=", "", ";", "}", "IRBuilder", "<", ">", "Builder", "(", "BB", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "Phi", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "Offs", "->", "getDebugLoc", "(", ")", ")", ";", "switch", "(", "Offs", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Or", ":", "pushOutAdd", "(", "NewPhi", ",", "OffsSecondOperand", ",", "IncrementingBlock", "==", "", "?", "", ":"], "ground_truth": ["", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "optimiseOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49203, "Length": 438, "Cover_Rate": 0.49491525423728816} {"Template_token": ["", "if", "(", "IncInstruction", "->", "getNumUses", "(", ")", "!=", "", ")", "{", "IncInstruction", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "BinaryOps", "(", "IncInstruction", "->", "getOpcode", "(", ")", ")", ",", "Phi", ",", "IncrementPerRound", ",", "", ",", "IncInstruction", ")", ";", "Phi", "->", "setIncomingValue", "(", "IncrementingBlock", ",", "IncInstruction", ")", ";", "}", "NewPhi", "=", "Phi", ";", "}", "else", "{", "NewPhi", "=", "PHINode", "::", "Create", "(", "Phi", "->", "getType", "(", ")", ",", "", ",", "", ",", "Phi", ")", ";", "NewPhi", "->", "addIncoming", "(", "Phi", "->", "getIncomingValue", "(", "IncrementingBlock", "==", "", "?", "", ":", "", ")", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementingBlock", "==", "", "?", "", ":", "", ")", ")", ";", "IncInstruction", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "BinaryOps", "(", "IncInstruction", "->", "getOpcode", "(", ")", ")", ",", "NewPhi", ",", "IncrementPerRound", ",", "", ",", "IncInstruction", ")", ";", "NewPhi", "->", "addIncoming", "(", "IncInstruction", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementingBlock", ")", ")", ";", "IncrementingBlock", "=", "", ";", "}", "IRBuilder", "<", ">", "Builder", "(", "BB", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "Phi", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "Offs", "->", "getDebugLoc", "(", ")", ")", ";", "switch", "(", "Offs", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Or", ":", "pushOutAdd", "(", "NewPhi", ",", "OffsSecondOperand", ",", "IncrementingBlock", "==", "", "?", "", ":", "", ")", ";", "break", ";", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "Shl", ":", "pushOutMulShl", "(", "Offs", "->", "getOpcode", "(", ")", ",", "NewPhi", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "IncrementingBlock", ",", "Builder", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Offs", "->", "replaceAllUsesWith", "("], "ground_truth": ["NewPhi", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "optimiseOffsets", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49204, "Length": 270, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "unsigned", "IncrementIndex", "=", "StartIndex", "==", "", "?", "", ":", "", ";", "Phi", "->", "addIncoming", "(", "NewIndex", ",", "Phi", "->", "getIncomingBlock", "(", "StartIndex", ")", ")", ";", "Phi", "->", "addIncoming", "(", "Phi", "->", "getIncomingValue", "(", "IncrementIndex", ")", ",", "Phi", "->", "getIncomingBlock", "(", "IncrementIndex"], "ground_truth": [")", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "pushOutAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49205, "Length": 44, "Cover_Rate": 0.3283582089552239} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Instruction", "*", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", "->", "back", "(", ")", ")", ";", "Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "(", "Instruction", "::", "BinaryOps", ")", "Opcode", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";", "Instruction", "*", "Product", "=", "BinaryOperator", "::", "Create", "(", "(", "Instruction", "::", "BinaryOps", ")", "Opcode", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";", "Instruction", "*", "NewIncrement", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "Phi", ",", "Product", ",", "", ",", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", "->", "back", "(", ")", ")", ".", "getPrevNode", "(", ")", ")", ";", "Phi", "->", "addIncoming", "(", "StartIndex", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ")", ";", "Phi", "->", "addIncoming", "(", "NewIncrement", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", ")", ";", "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "", ")", ";", "Phi", "->", "removeIncomingValue", "(", "("], "ground_truth": ["unsigned", ")", "", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "pushOutMulShl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49206, "Length": 190, "Cover_Rate": 0.8558558558558559} {"Template_token": ["", "Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "(", "Instruction", "::", "BinaryOps", ")", "Opcode", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";", "Instruction", "*", "Product", "=", "BinaryOperator", "::", "Create", "(", "(", "Instruction", "::", "BinaryOps", ")", "Opcode", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";", "Instruction", "*", "NewIncrement", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "Phi", ",", "Product", ",", "", ",", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", "->", "back", "(", ")", ")", ".", "getPrevNode", "(", ")", ")", ";", "Phi", "->", "addIncoming", "(", "StartIndex", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ")", ";", "Phi", "->", "addIncoming", "(", "NewIncrement", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", ")", ";", "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "", ")", ";", "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")"], "ground_truth": ["", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "pushOutMulShl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49207, "Length": 153, "Cover_Rate": 0.6891891891891891} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "DL", "=", "&", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Scatters", ";", "bool", "Changed", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "Changed", "|=", "SimplifyInstructionsInBlock", "(", "&", "BB", ")", ";", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getType", "(", ")", ")", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";", "Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")"], "ground_truth": [",", "LI", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49208, "Length": 153, "Cover_Rate": 0.3844221105527638} {"Template_token": ["", "Changed", "|=", "SimplifyInstructionsInBlock", "(", "&", "BB", ")", ";", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getType", "(", ")", ")", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";", "Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ")", "{", "Scatters", ".", "push_back", "(", "II", ")", ";", "Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "}", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Gathers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Gathers", "[", "i", "]", ";", "Instruction", "*", "L", "=", "lowerGather", "(", "I", ")", ";", "if", "(", "L", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "L", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Scatters", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Scatters", "[", "i", "]", ";", "Instruction", "*", "S", "=", "lowerScatter", "(", "I", ")", ";", "if", "(", "S", "=="], "ground_truth": ["nullptr", ")", "continue", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49209, "Length": 248, "Cover_Rate": 0.6231155778894473} {"Template_token": ["", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "I", "->", "getParent", "(", ")", ")", ";", "if", "(", "L", "==", "nullptr", ")", "return", "nullptr", ";", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "decomposeGEP", "(", "Offsets", ",", "Ty", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "int", "TypeScale", "=", "computeScale", "(", "DL", "->", "getTypeSizeInBits", "(", "GEP", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ",", "DL", "->", "getTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", "/", "cast", "<", "FixedVectorType", ">", "(", "GEP", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";", "if", "(", "TypeScale", "==", "-", "", ")"], "ground_truth": ["return", "nullptr", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateIncrementingGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49210, "Length": 132, "Cover_Rate": 0.30275229357798167} {"Template_token": ["", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "std", "::", "pair", "<", "Value", "*", ",", "int64_t", ">", "Add", "=", "getVarAndConst", "(", "Offsets", ",", "TypeScale", ")", ";", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "", ",", "I", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "", ",", "I", ")", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "return", "tryCreateMaskedGatherBase", "(", "I", ","], "ground_truth": ["OffsetsIncoming", ",", "Builder", ",", "Immediate", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateIncrementingGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49211, "Length": 165, "Cover_Rate": 0.37844036697247707} {"Template_token": ["", "unsigned", "IncrementIndex", "=", "Phi", "->", "getIncomingBlock", "(", "", ")", "==", "L", "->", "getLoopLatch", "(", ")", "?", "", ":", "", ";", "Offsets", "=", "Phi", "->", "getIncomingValue", "(", "IncrementIndex", ")", ";", "std", "::", "pair", "<", "Value", "*", ",", "int64_t", ">", "Add", "=", "getVarAndConst", "(", "Offsets", ",", "TypeScale", ")", ";", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "if", "(", "OffsetsIncoming", "!=", "Phi", ")", "return", "nullptr", ";", "Builder", ".", "SetInsertPoint", "(", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "unsigned", "NumElems", "=", "cast", "<", "FixedVectorType", ">", "(", "OffsetsIncoming", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "Phi", "->", "getIncomingValue", "(", "", "-", "IncrementIndex", ")", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Sub", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "Immediate", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "Phi", "->", "setIncomingValue", "(", "", "-", "IncrementIndex", ",", "OffsetsIncoming", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Instruction", "*", "EndResult", ";", "Instruction", "*", "NewInduction", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{", "Value", "*", "Load", "=", "tryCreateMaskedGatherBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "EndResult", "=", "ExtractValueInst", "::", "Create", "(", "Load", ",", "", ",", "", ")", ";", "NewInduction", "=", "ExtractValueInst", "::", "Create", "(", "Load", ",", "", ",", "", ")", ";", "Builder", ".", "Insert", "(", "EndResult", ")", ";", "Builder", ".", "Insert", "(", "NewInduction", ")", ";", "}", "else", "{", "EndResult", "=", "NewInduction", "=", "tryCreateMaskedScatterBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "}", "Instruction", "*", "AddInst", "=", "cast", "<", "Instruction", ">", "("], "ground_truth": ["Offsets", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateIncrementingWBGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49212, "Length": 397, "Cover_Rate": 0.7678916827852998} {"Template_token": ["", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")"], "ground_truth": ["}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49213, "Length": 97, "Cover_Rate": 0.5773809523809523} {"Template_token": ["", "Instruction", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedGatherBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->"], "ground_truth": ["getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49214, "Length": 125, "Cover_Rate": 0.7440476190476191} {"Template_token": ["", "Instruction", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedGatherBaseWB", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ","], "ground_truth": ["{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedGatherBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49215, "Length": 127, "Cover_Rate": 0.7470588235294118} {"Template_token": ["", "ResultTy", "=", "User", "->", "getType", "(", ")", ";", "}", "}", "if", "(", "ResultTy", "->", "getPrimitiveSizeInBits", "(", ")", "<", "", "&&", "ResultTy", "->", "isIntOrIntVectorTy", "(", ")", ")", "{", "ResultTy", "=", "ResultTy", "->", "getWithNewBitWidth", "(", "", "/", "cast", "<", "FixedVectorType", ">", "(", "ResultTy", ")", "->", "getNumElements", "(", ")", ")", ";", "TruncResult", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ResultTy", "<<", "", ")", ";", "}", "if", "(", "ResultTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "nullptr", ";", "}", "}", "Value", "*", "Offsets", ";", "int", "Scale", ";", "Value", "*", "BasePtr", "=", "decomposePtr", "(", "Ptr", ",", "Offsets", ",", "Scale", ",", "cast", "<", "FixedVectorType", ">", "(", "ResultTy", ")", ",", "MemoryTy", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "Root", "=", "Extend", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Instruction", "*", "Load", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "Load", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", ",", "Mask", "}", ")", ";", "else", "Load", "=", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", "}", ")", ";", "if", "(", "TruncResult", ")", "{", "Load", "=", "TruncInst", "::", "Create", "(", "Instruction", "::", "Trunc", ",", "Load", ",", "MemoryTy", ")", ";", "Builder", ".", "Insert", "(", "Load", ")", ";", "}", "return"], "ground_truth": ["Load", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49216, "Length": 318, "Cover_Rate": 0.6091954022988506} {"Template_token": ["", "if", "(", "!", "(", "Ty", "->", "getNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{"], "ground_truth": ["Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49217, "Length": 136, "Cover_Rate": 0.6938775510204082} {"Template_token": ["", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "(", "Ty", "->", "getNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", "."], "ground_truth": ["getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49218, "Length": 108, "Cover_Rate": 0.5510204081632653} {"Template_token": ["", "Instruction", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedScatterBaseWB", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32"], "ground_truth": ["(", "Increment", ")", ",", "Input", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedScatterBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49219, "Length": 144, "Cover_Rate": 0.7461139896373057} {"Template_token": ["", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "if", "(", "ExtendInput", ")", "Input", "=", "Builder", ".", "CreateZExt", "(", "Input", ",", "InputTy", ")", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Mask", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder"], "ground_truth": [".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49220, "Length": 152, "Cover_Rate": 0.37346437346437344} {"Template_token": ["", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Address", ")", ";", "if", "(", "!", "GEP", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "if", "(", "GEP", "->", "hasOneUse", "(", ")", "&&", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "GEP", "->", "getContext"], "ground_truth": ["(", ")", ")", ";"], "File": "MVEGatherScatterLowering10", "Func": "optimiseAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49221, "Length": 58, "Cover_Rate": 0.3118279569892473} {"Template_token": ["", "void", "MVEGatherScatterLowering", "::", "pushOutMul", "(", "PHINode", "*", "&", "Phi", ",", "Value", "*", "IncrementPerRound", ",", "Value", "*", "OffsSecondOperand", ",", "unsigned", "LoopIncrement", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Instruction", "*", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "("], "ground_truth": ["LoopIncrement", "==", "", "?", "", ":", "", ")", "->", "back", "(", ")", ")", ";"], "File": "MVEGatherScatterLowering10", "Func": "pushOutMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49222, "Length": 65, "Cover_Rate": 0.3051643192488263} {"Template_token": ["", "FixedVectorType", "*", "Ty", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "else", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getArgOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "I", "->", "getParent", "(", ")", ")", ";", "if", "(", "L", "==", "nullptr", ")", "return", "nullptr", ";", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "decomposeGEP", "(", "Offsets", ",", "Ty", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "DataLayout", "DT", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "int", "TypeScale", "=", "computeScale", "(", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ",", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", "/", "cast", "<", "FixedVectorType", ">", "(", "GEP", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";", "if", "(", "TypeScale", "==", "-", ""], "ground_truth": [")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering10", "Func": "tryCreateIncrementingGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49223, "Length": 222, "Cover_Rate": 0.48577680525164113} {"Template_token": ["", "if", "(", "GEPPtr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "Type", "*", "OffsType", "=", "VectorType", "::", "getInteger", "(", "cast", "<", "VectorType", ">", "(", "Ty", ")", ")", ";", "if", "(", "OffsType", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "OffsType", "->", "getScalarSizeInBits", "(", ")", ">", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Offsets", "=", "Builder", ".", "CreateZExt", "(", "Offsets", ",", "OffsType", ",", "", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr"], "ground_truth": [";"], "File": "MVEGatherScatterLowering11", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49224, "Length": 174, "Cover_Rate": 0.6770428015564203} {"Template_token": ["", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")"], "ground_truth": [";"], "File": "MVEGatherScatterLowering11", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49225, "Length": 22, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "auto", "*", "BitCast", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "{", "Type", "*", "BCTy", "=", "BitCast", "->", "getType", "(", ")", ";", "Type", "*", "BCSrcTy", "=", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "BCTy", "->", "getVectorNumElements", "(", ")", "=="], "ground_truth": ["BCSrcTy", "->", "getVectorNumElements", "(", ")", ")", "{"], "File": "MVEGatherScatterLowering11", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49226, "Length": 55, "Cover_Rate": 0.632183908045977} {"Template_token": ["", "Type", "*", "BCSrcTy", "=", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "BCTy", "->", "getVectorNumElements", "(", ")", "==", "BCSrcTy"], "ground_truth": ["->", "getVectorNumElements", "(", ")", ")", "{"], "File": "MVEGatherScatterLowering11", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49227, "Length": 30, "Cover_Rate": 0.3448275862068966} {"Template_token": ["", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", ")", ";"], "File": "MVEGatherScatterLowering11", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49228, "Length": 143, "Cover_Rate": 0.5315985130111525} {"Template_token": ["", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "PassThru", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getVectorNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "false", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ","], "ground_truth": ["Load", ",", "PassThru", ")", ";"], "File": "MVEGatherScatterLowering11", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49229, "Length": 198, "Cover_Rate": 0.7360594795539034} {"Template_token": ["", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Gathers", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "Gathers", ".", "push_back", "(", "II", ")", ";", "}", "}", "if", "(", "Gathers", ".", "empty", "(", ")", ")", "return", "false", ";", "for", "(", "IntrinsicInst", "*", "I", ":", "Gathers", ")", "lowerGather", "(", "I", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "MVEGatherScatterLowering11", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49230, "Length": 115, "Cover_Rate": 0.71875} {"Template_token": ["", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "Gathers", ".", "push_back", "(", "II", ")", ";", "}", "}", "if", "(", "Gathers", ".", "empty", "(", ")", ")", "return", "false", ";", "for", "(", "IntrinsicInst", "*", "I", ":", "Gathers", ")", "lowerGather", "(", "I", ")", ";", "return", "true"], "ground_truth": [";"], "File": "MVEGatherScatterLowering11", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49231, "Length": 79, "Cover_Rate": 0.49375} {"Template_token": ["", "unsigned", "Scale", ";", "int", "GEPElemSize", "=", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "int", "ResultElemSize", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "GEPElemSize", "==", "", "&&", "ResultElemSize", "==", "", ")", "{", "Scale", "=", "", ";", "}", "else", "if", "(", "GEPElemSize", "==", "", "&&", "ResultElemSize", "==", "", ")", "{", "Scale", "=", "", ";", "}", "else", "if", "(", "GEPElemSize", "==", "", ")", "{", "Scale", "=", "", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "("], "ground_truth": ["Ty", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering11", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49232, "Length": 178, "Cover_Rate": 0.5933333333333334} {"Template_token": ["", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Mask", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ","], "ground_truth": ["Builder", ".", "getInt32", "(", "", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering11", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49233, "Length": 160, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Value", "*", "GEPPtr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "if", "(", "GEPPtr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "Type", "*", "OffsType", "=", "VectorType", "::", "getInteger", "(", "cast", "<", "VectorType", ">", "(", "Ty", ")", ")", ";", "if", "(", "OffsType", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "OffsType", "->", "getScalarSizeInBits", "(", ")", ">", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Offsets", "=", "Builder", ".", "CreateZExt", "(", "Offsets", ",", "OffsType", ",", "", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", ""], "ground_truth": [")", ";"], "File": "MVEGatherScatterLowering15", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49234, "Length": 183, "Cover_Rate": 0.75} {"Template_token": ["", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "}", "Root", "->", "replaceAllUsesWith", "(", "Load", ")", ";", "Root", "->", "eraseFromParent", "(", ")", ";", "if", "(", "Root", "!=", "I", ")", "I", "->", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "true"], "ground_truth": [";"], "File": "MVEGatherScatterLowering15", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49235, "Length": 174, "Cover_Rate": 0.6020761245674741} {"Template_token": ["", "bool", "MVEGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ","], "ground_truth": ["", ">", "Scatters", ";"], "File": "MVEGatherScatterLowering15", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49236, "Length": 87, "Cover_Rate": 0.4306930693069307} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "ResultTy", "=", "Extend", "->", "getType", "(", ")", ";", "if", "(", "ResultTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "}", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "checkGEP", "(", "Offsets", ",", "ResultTy", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "", ")", "return", "nullptr", ";", "Root", "=", "Extend", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", ",", "Mask", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "("], "ground_truth": [")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering15", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49237, "Length": 268, "Cover_Rate": 0.67} {"Template_token": ["", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Type", "*", "Ty", "=", "Input", "->", "getType", "(", ")", ";", "if", "(", "!", "(", "Ty", "->", "getVectorNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{"], "ground_truth": ["Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Input", "}", ")", ";"], "File": "MVEGatherScatterLowering15", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49238, "Length": 117, "Cover_Rate": 0.6290322580645161} {"Template_token": ["", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Type", "*", "Ty", "=", "Input", "->", "getType", "(", ")", ";", "if", "(", "!", "(", "Ty", "->", "getVectorNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Input", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32"], "ground_truth": ["(", "", ")", ",", "Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering15", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49239, "Length": 157, "Cover_Rate": 0.8440860215053764} {"Template_token": ["", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedScatterOffset", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "Builder", ")", "{", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Type", "*", "InputTy", "=", "Input", "->", "getType", "(", ")", ";", "Type", "*", "MemoryTy", "=", "InputTy", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "if", "(", "TruncInst", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "Input", ")", ")", "{", "Value", "*", "PreTrunc", "=", "Trunc", "->", "getOperand", "(", "", ")", ";", "Type", "*", "PreTruncTy", "=", "PreTrunc", "->", "getType", "(", ")", ";", "if", "(", "PreTruncTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "Input", "=", "PreTrunc", ";", "InputTy", "=", "PreTruncTy"], "ground_truth": [";"], "File": "MVEGatherScatterLowering15", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49240, "Length": 128, "Cover_Rate": 0.3626062322946176} {"Template_token": ["", "Type", "*", "MemoryTy", "=", "InputTy", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "if", "(", "TruncInst", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "Input", ")", ")", "{", "Value", "*", "PreTrunc", "=", "Trunc", "->", "getOperand", "(", "", ")", ";", "Type", "*", "PreTruncTy", "=", "PreTrunc", "->", "getType", "(", ")", ";", "if", "(", "PreTruncTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "Input", "=", "PreTrunc", ";", "InputTy", "=", "PreTruncTy", ";", "}", "}", "if", "(", "InputTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "checkGEP", "(", "Offsets", ",", "InputTy", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr"], "ground_truth": [")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering15", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49241, "Length": 127, "Cover_Rate": 0.3597733711048159} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "assert", "(", "Ty", "->", "getVectorNumElements", "(", ")", "==", "Offsets", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "if", "(", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "else", "if", "(", "!", "(", "Offsets", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", "==", "", "&&", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", "<", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr"], "ground_truth": [";"], "File": "MVEGatherScatterLowering1", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49242, "Length": 162, "Cover_Rate": 0.525974025974026} {"Template_token": ["", "if", "(", "(", "(", "NumElements", "==", "", "&&", "(", "ElemSize", "==", "", "||", "ElemSize", "==", "", "||", "ElemSize", "==", "", ")", ")", "||", "(", "NumElements", "==", "", "&&", "(", "ElemSize", "==", "", "||", "ElemSize", "==", "", ")", ")", "||", "(", "NumElements", "==", "", "&&", "ElemSize", "==", "", ")", ")", "&&", "ElemSize", "/", "", "<=", "Alignment", ")", "return", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MVEGatherScatterLowering1", "Func": "isLegalTypeAndAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49243, "Length": 73, "Cover_Rate": 0.8202247191011236} {"Template_token": ["", "bool", "MVEGatherScatterLowering", "::", "isLegalTypeAndAlignment", "(", "unsigned", "NumElements", ",", "unsigned", "ElemSize", ",", "unsigned", "Alignment", ")", "{", "if", "(", "(", "(", "NumElements", "==", "", "&&", "(", "ElemSize", "==", "", "||", "ElemSize", "==", "", "||", "ElemSize", "==", "", ")", ")", "||", "(", "NumElements", "==", "", "&&", "(", "ElemSize", "==", "", "||", "ElemSize", "=="], "ground_truth": ["", ")", ")", "||", "(", "NumElements", "==", "", "&&", "ElemSize", "==", "", ")", ")", "&&", "ElemSize", "/", "", "<=", "Alignment", ")", "return", "true", ";"], "File": "MVEGatherScatterLowering1", "Func": "isLegalTypeAndAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49244, "Length": 74, "Cover_Rate": 0.8314606741573034} {"Template_token": ["", "void", "MVEGatherScatterLowering", "::", "lookThroughBitcast", "(", "Value", "*", "&", "Ptr", ")", "{", "if", "(", "auto", "*", "BitCast", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "{", "Type", "*", "BCTy", "=", "BitCast", "->", "getType", "(", ")", ";", "Type", "*", "BCSrcTy", "=", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "BCTy", "->", "getVectorNumElements", "(", ")", "==", "BCSrcTy", "->", "getVectorNumElements", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ""], "ground_truth": [")", ";"], "File": "MVEGatherScatterLowering1", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49245, "Length": 75, "Cover_Rate": 0.8620689655172413} {"Template_token": ["", "Type", "*", "BCTy", "=", "BitCast", "->", "getType", "(", ")", ";", "Type", "*", "BCSrcTy", "=", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ";", "if", "(", "BCTy", "->", "getVectorNumElements", "(", ")", "==", "BCSrcTy", "->", "getVectorNumElements", "(", ")"], "ground_truth": [")", "{"], "File": "MVEGatherScatterLowering1", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49246, "Length": 40, "Cover_Rate": 0.45977011494252873} {"Template_token": ["", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ","], "ground_truth": ["PassThru", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49247, "Length": 91, "Cover_Rate": 0.3137931034482759} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "I", "->", "replaceAllUsesWith", "(", "Store"], "ground_truth": [")", ";"], "File": "MVEGatherScatterLowering1", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49248, "Length": 83, "Cover_Rate": 0.3915094339622642} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "Ptr", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Type", "*", "Ty", "=", "Input", "->", "getType", "(", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getVectorNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ","], "ground_truth": ["Alignment", ")", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering1", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49249, "Length": 84, "Cover_Rate": 0.39622641509433965} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Instruction", "*", "InsertionPoint", ";", "if", "(", "isa", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", ")", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", "->", "getParent", "(", ")", "->", "back", "(", ")", ";", "else", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "StartIndex", ")", "->", "back", "(", ")", ")", ";", "Instruction", "*", "NewIndex", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "Phi", "->", "getIncomingValue"], "ground_truth": ["(", "StartIndex", ")", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "pushOutAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49250, "Length": 89, "Cover_Rate": 0.536144578313253} {"Template_token": ["", "Instruction", "*", "InsertionPoint", ";", "if", "(", "isa", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", ")", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", "->", "getParent", "(", ")", "->", "back", "(", ")", ";", "else", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", "->", "back", "(", ")", ")", ";", "Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";", "Instruction", "*", "Product", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "IncrementPerRound", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";", "Instruction", "*", "NewIncrement", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "Phi", ",", "Product", ",", "", ",", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", "->", "back", "(", ")", ")", ".", "getPrevNode", "(", ")", ")", ";", "Phi", "->", "addIncoming", "(", "StartIndex", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ")", ";", "Phi", "->", "addIncoming", "(", "NewIncrement", ",", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", ")", ")", ";", "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "", ")", ";", "Phi", "->", "removeIncomingValue", "(", "(", "unsigned"], "ground_truth": [")", "", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "pushOutMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49251, "Length": 207, "Cover_Rate": 0.8380566801619433} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Instruction", "*", "InsertionPoint", ";", "if", "(", "isa", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", ")", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "OffsSecondOperand", ")", "->", "getParent", "(", ")", "->", "back", "(", ")", ";", "else", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", "->", "back", "(", ")", ")", ";", "Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ",", "OffsSecondOperand", ","], "ground_truth": ["", ",", "InsertionPoint", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "pushOutMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49252, "Length": 101, "Cover_Rate": 0.4089068825910931} {"Template_token": ["", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "Scatters", ".", "push_back", "(", "II", ")", ";", "}", "}", "bool", "Changed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Gathers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Gathers", "[", "i", "]", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ",", "I", "->", "getParent", "(", ")", ",", "&", "LI", ")", ";", "Value", "*", "L", "=", "lowerGather", "(", "I", ")", ";", "if", "(", "L", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "L", ")", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Scatters", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Scatters", "[", "i", "]", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ",", "I", "->", "getParent", "(", ")", ",", "&", "LI", ")", ";", "Value", "*", "S", "=", "lowerScatter", "(", "I", ")", ";", "if", "(", "S", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "S", ")", "->", "getParent", "(", ")", ")", ";", "Changed", "="], "ground_truth": ["true", ";"], "File": "MVEGatherScatterLowering1", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49253, "Length": 246, "Cover_Rate": 0.6044226044226044} {"Template_token": ["", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedScatterBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Type", "*", "Ty", "=", "Input", "->", "getType", "(", ")", ";", "if", "(", "!", "(", "Ty", "->", "getVectorNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder"], "ground_truth": [".", "getInt32", "(", "", ")", ",", "Input", "}", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49254, "Length": 138, "Cover_Rate": 0.7379679144385026} {"Template_token": ["", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Input", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")"], "ground_truth": ["}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49255, "Length": 100, "Cover_Rate": 0.5347593582887701} {"Template_token": ["", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "", ")", "return", "nullptr", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Mask", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy"], "ground_truth": ["->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49256, "Length": 165, "Cover_Rate": 0.4661016949152542} {"Template_token": ["", "}", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "assert", "(", "cast", "<", "FixedVectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", "==", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";", "if", "(", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "else", "if", "(", "!", "(", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "==", "", "&&", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "("], "ground_truth": [")", ")", "{"], "File": "MVEGatherScatterLowering2", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49257, "Length": 157, "Cover_Rate": 0.5} {"Template_token": ["", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "else", "if", "(", "!", "(", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "==", "", "&&", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", "<", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", "<<", "", ")", ";"], "File": "MVEGatherScatterLowering2", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49258, "Length": 105, "Cover_Rate": 0.3343949044585987} {"Template_token": ["", "Value", "*", "PreTrunc", "=", "Trunc", "->", "getOperand", "(", "", ")", ";", "Type", "*", "PreTruncTy", "=", "PreTrunc", "->", "getType", "(", ")", ";", "if", "(", "PreTruncTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "", ")", "{", "Input", "=", "PreTrunc", ";", "InputTy", "=", "PreTruncTy", ";", "}", "}", "if", "(", "InputTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "checkGEP", "(", "Offsets", ",", "InputTy", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "Value", "*", "Store", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "Store", ")", "return", "Store", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "", ")"], "ground_truth": ["return", "nullptr", ";"], "File": "MVEGatherScatterLowering2", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49259, "Length": 167, "Cover_Rate": 0.4282051282051282} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ","], "ground_truth": ["PassThru", ")", ";"], "File": "MVEGatherScatterLowering4", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49260, "Length": 121, "Cover_Rate": 0.3954248366013072} {"Template_token": ["", "using", "namespace", "PatternMatch", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "Value", "*", "Ptr", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "PassThru", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "}", "Root", "->", "replaceAllUsesWith", "("], "ground_truth": ["Load", ")", ";"], "File": "MVEGatherScatterLowering5", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49261, "Length": 254, "Cover_Rate": 0.8581081081081081} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "Value", "*", "Ptr", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "I", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "MVEGatherScatterLowering5", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49262, "Length": 192, "Cover_Rate": 0.909952606635071} {"Template_token": ["", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Scatters", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "II", "->", "getArgOperand", "(", "", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "II", "->", "getArgOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "else", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{", "Scatters", ".", "push_back", "(", "II", ")", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "II", "->", "getArgOperand", "(", "", ")", ")", ")", "optimiseOffsets", "(", "cast", "<", "Instruction", ">", "(", "II", "->", "getArgOperand", "(", "", ")", ")", "->", "getOperand", "(", "", ")", ",", "II", "->", "getParent", "(", ")", ",", "LI", ")", ";", "}", "}", "}", "bool", "Changed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Gathers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Gathers", "[", "i", "]", ";", "Value", "*", "L", "=", "lowerGather", "(", "I", ")", ";", "if", "(", "L", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "L", ")", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "Scatters", ".", "size", "(", ")", ";", "i", "++", ")", "{", "IntrinsicInst", "*", "I", "=", "Scatters", "[", "i", "]", ";", "Value", "*", "S", "=", "lowerScatter", "(", "I", ")", ";", "if", "(", "S", "==", "nullptr", ")", "continue", ";", "SimplifyInstructionsInBlock", "(", "cast", "<", "Instruction", ">", "(", "S", ")", "->", "getParent", "(", ")", ")", ";", "Changed", "=", "true", ";", "}", "return"], "ground_truth": ["Changed", ";"], "File": "MVEGatherScatterLowering5", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49263, "Length": 374, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedScatterBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "(", "Ty", "->", "getNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr"], "ground_truth": [";"], "File": "MVEGatherScatterLowering5", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49264, "Length": 80, "Cover_Rate": 0.40816326530612246} {"Template_token": ["", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedScatterBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "(", "Ty", "->", "getNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "("], "ground_truth": ["", ")", ";"], "File": "MVEGatherScatterLowering5", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49265, "Length": 92, "Cover_Rate": 0.46938775510204084} {"Template_token": ["", "static", "Value", "*", "CheckAndCreateOffsetAdd", "(", "Value", "*", "X", ",", "Value", "*", "Y", ",", "Value", "*", "GEP", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "auto", "FixSummands", "=", "[", "&", "Builder", "]", "(", "FixedVectorType", "*", "&", "VT", ",", "Value", "*", "&", "NonVectorVal", ")", "{", "ConstantInt", "*", "Const", ";", "if", "(", "(", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "NonVectorVal", ")", ")", "&&", "VT", "->", "getElementType", "(", ")", "!=", "NonVectorVal", "->", "getType", "(", ")", ")", "{", "unsigned", "TargetElemSize", "=", "VT", "->", "getElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "uint64_t", "N", "=", "Const", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", "<", "(", "unsigned", ")", "(", "", "<<", "(", "TargetElemSize", "-", "", ")", ")", ")", "{", "NonVectorVal", "=", "Builder", ".", "CreateVectorSplat", "(", "VT", "->", "getNumElements", "(", ")", ",", "Builder", ".", "getIntN", "(", "TargetElemSize", ",", "N", ")", ")", ";", "return", ";", "}", "}", "NonVectorVal", "=", "Builder", ".", "CreateVectorSplat", "(", "VT", "->", "getNumElements", "(", ")", ",", "NonVectorVal", ")", ";", "}", ";", "FixedVectorType", "*", "XElType", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "X", "->", "getType", "(", ")", ")", ";", "FixedVectorType", "*", "YElType", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Y", "->", "getType", "(", ")", ")", ";", "if", "(", "XElType", "&&", "!", "YElType", ")", "{", "FixSummands", "(", "XElType", ",", "Y", ")", ";", "YElType", "=", "cast", "<", "FixedVectorType", ">", "(", "Y", "->", "getType", "(", ")", ")", ";", "}", "else", "if", "(", "YElType", "&&", "!", "XElType", ")", "{", "FixSummands", "(", "YElType", ",", "X", ")", ";", "XElType", "=", "cast", "<", "FixedVectorType", ">", "(", "X", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "XElType", "!=", "YElType", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "nullptr", ";", "}", "if", "(", "XElType", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "{", "Constant", "*", "ConstX", "=", "dyn_cast", "<", "Constant", ">", "(", "X", ")", ";", "Constant", "*", "ConstY", "=", "dyn_cast", "<", "Constant", ">", "(", "Y", ")", ";", "if", "(", "!", "ConstX", "||", "!", "ConstY", ")", "return", "nullptr", ";", "unsigned", "TargetElemSize", "=", "", "/", "XElType", "->", "getNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<"], "ground_truth": ["XElType", "->", "getNumElements", "(", ")", ";", "i", "++", ")", "{"], "File": "MVEGatherScatterLowering6", "Func": "CheckAndCreateOffsetAdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49266, "Length": 350, "Cover_Rate": 0.7415254237288136} {"Template_token": ["", "Type", "*", "Ty", "=", "I", "->", "getType", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "Ty", "->", "getVectorNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", "."], "ground_truth": ["getInt32", "(", "", ")", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering7", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49267, "Length": 129, "Cover_Rate": 0.8113207547169812} {"Template_token": ["", "Type", "*", "OffsType", "=", "VectorType", "::", "getInteger", "(", "cast", "<", "VectorType", ">", "(", "Ty", ")", ")", ";", "if", "(", "OffsType", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "OffsType", "->", "getScalarSizeInBits", "(", ")", ">", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Offsets", "=", "Builder", ".", "CreateZExt", "(", "Offsets", ",", "OffsType", ",", "", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<"], "ground_truth": ["", ")", ";"], "File": "MVEGatherScatterLowering8", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49268, "Length": 83, "Cover_Rate": 0.33877551020408164} {"Template_token": ["", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "if", "(", "!", "GEP", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Value", "*", "GEPPtr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "if", "(", "GEPPtr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "assert", "(", "cast", "<", "VectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", "==", "cast", "<", "VectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";", "if", "(", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "else", "if", "(", "!", "(", "cast", "<", "VectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "==", "", "&&", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", "<", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ""], "ground_truth": ["<<", "", ")", ";"], "File": "MVEGatherScatterLowering9", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49269, "Length": 257, "Cover_Rate": 0.7883435582822086} {"Template_token": ["", "auto", "*", "BCTy", "=", "cast", "<", "VectorType", ">", "(", "BitCast", "->", "getType", "(", ")", ")", ";", "auto", "*", "BCSrcTy", "=", "cast", "<", "VectorType", ">", "(", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "BCTy", "->", "getNumElements", "(", ")", "==", "BCSrcTy", "->", "getNumElements", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Ptr", "=", "BitCast", "->", "getOperand", "("], "ground_truth": ["", ")", ";"], "File": "MVEGatherScatterLowering9", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49270, "Length": 70, "Cover_Rate": 0.7070707070707071} {"Template_token": ["", "if", "(", "auto", "*", "BitCast", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "{", "auto", "*", "BCTy", "=", "cast", "<", "VectorType", ">", "(", "BitCast", "->", "getType", "(", ")", ")", ";", "auto", "*", "BCSrcTy", "=", "cast", "<", "VectorType", ">", "(", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "BCTy", "->", "getNumElements", "(", ")", "==", "BCSrcTy", "->", "getNumElements", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", ")", ";"], "File": "MVEGatherScatterLowering9", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49271, "Length": 76, "Cover_Rate": 0.7676767676767676} {"Template_token": ["", "Value", "*", "Ptr", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getZExtValue", "(", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ","], "ground_truth": ["Ptr", ",", "Builder", ")", ";"], "File": "MVEGatherScatterLowering9", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49272, "Length": 133, "Cover_Rate": 0.6100917431192661} {"Template_token": ["", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedGatherBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "("], "ground_truth": [")", "!=", "", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering9", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49273, "Length": 71, "Cover_Rate": 0.4303030303030303} {"Template_token": ["", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr"], "ground_truth": [",", "Builder", ".", "getInt32", "(", "", ")", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering9", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49274, "Length": 78, "Cover_Rate": 0.4727272727272727} {"Template_token": ["", "if", "(", "!", "(", "Ty", "->", "getNumElements", "(", ")", "==", "", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "", ")", ")", "{", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "", ")", ",", "Input", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", ""], "ground_truth": [")", ",", "Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering9", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49275, "Length": 125, "Cover_Rate": 0.6476683937823834} {"Template_token": ["", "unsigned", "OffsetsElemCount", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "assert", "(", "Ty", "->", "getNumElements", "(", ")", "==", "OffsetsElemCount", ")", ";", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ";", "if", "(", "ZextOffs", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "FixedVectorType", "*", "OffsetType", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "ZextOffs", "||", "cast", "<", "FixedVectorType", ">", "(", "ZextOffs", "->", "getDestTy", "(", ")", ")", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits"], "ground_truth": ["(", ")", "!=", "", ")", "if", "(", "!", "checkOffsetSize", "(", "Offsets", ",", "OffsetsElemCount", ")", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49276, "Length": 111, "Cover_Rate": 0.33636363636363636} {"Template_token": ["", "Offsets", "=", "GEP", "->", "getOperand", "(", "", ")", ";", "unsigned", "OffsetsElemCount", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "assert", "(", "Ty", "->", "getNumElements", "(", ")", "==", "OffsetsElemCount", ")", ";", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ";", "if", "(", "ZextOffs", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "", ")", ";", "FixedVectorType", "*", "OffsetType", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "ZextOffs", "||", "cast", "<", "FixedVectorType", ">", "(", "ZextOffs", "->", "getDestTy", "(", ")", ")", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "if", "(", "!", "checkOffsetSize", "(", "Offsets", ",", "OffsetsElemCount", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<", "OffsetType", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{", "Offsets", "=", "Builder", ".", "CreateTrunc", "("], "ground_truth": ["Offsets", ",", "Ty", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49277, "Length": 167, "Cover_Rate": 0.5060606060606061} {"Template_token": ["", "return", "false", ";", "}", "bool", "Gatscat", "=", "true", ";", "for", "(", "User", "*", "U", ":", "I", "->", "users", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "U", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "U", ")", "||", "isGatherScatter", "(", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ")", ")", ")", "{", "return", "Gatscat", ";", "}", "else", "{", "unsigned", "OpCode", "=", "cast", "<", "Instruction", ">", "(", "U", ")"], "ground_truth": ["->", "getOpcode", "(", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "hasAllGatScatUsers", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49278, "Length": 79, "Cover_Rate": 0.572463768115942} {"Template_token": ["", "void", "MVEGatherScatterLowering", "::", "lookThroughBitcast", "(", "Value", "*", "&", "Ptr", ")", "{", "if", "(", "auto", "*", "BitCast", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "{", "auto", "*", "BCTy", "=", "cast", "<", "FixedVectorType", ">", "(", "BitCast", "->", "getType", "(", ")", ")", ";", "auto", "*", "BCSrcTy", "=", "cast", "<", "FixedVectorType", ">", "(", "BitCast", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "BCTy", "->", "getNumElements", "(", ")", "==", "BCSrcTy", "->", "getNumElements", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Ptr", "=", "BitCast", "->", "getOperand", "("], "ground_truth": ["", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "lookThroughBitcast", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49279, "Length": 96, "Cover_Rate": 0.9696969696969697} {"Template_token": ["", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "}", "Root", "->", "replaceAllUsesWith", "(", "Load", ")", ";", "Root", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "MVEGatherScatterLowering", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49280, "Length": 178, "Cover_Rate": 0.6013513513513513} {"Template_token": ["", "Align", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "", ")", ")", "->", "getAlignValue", "(", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder"], "ground_truth": [")", ";"], "File": "MVEGatherScatterLowering", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49281, "Length": 122, "Cover_Rate": 0.5781990521327014} {"Template_token": ["", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase", "(", "I", ",", "Ptr", ","], "ground_truth": ["Builder", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49282, "Length": 102, "Cover_Rate": 0.4834123222748815} {"Template_token": ["", "void", "MVEGatherScatterLowering", "::", "pushOutMul", "(", "PHINode", "*", "&", "Phi", ",", "Value", "*", "IncrementPerRound", ",", "Value", "*", "OffsSecondOperand", ",", "unsigned", "LoopIncrement", ",", "IRBuilder", "<", ">", "&", "Builder", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "Instruction", "*", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", "->", "back", "(", ")", ")", ";", "Value", "*", "StartIndex", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "Phi", "->", "getIncomingValue", "(", "LoopIncrement", "==", "", "?", "", ":", "", ")", ",", "OffsSecondOperand", ",", "", ",", "InsertionPoint", ")", ";", "Instruction", "*", "Product", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Mul", ",", "IncrementPerRound", ",", "OffsSecondOperand", ","], "ground_truth": ["", ",", "InsertionPoint", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "pushOutMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49283, "Length": 118, "Cover_Rate": 0.5488372093023256} {"Template_token": ["", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Gathers", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "", ">", "Scatters", ";", "bool", "Changed", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "", "&&", "isa", "<", "FixedVectorType", ">", "(", "II", "->", "getType", "(", ")", ")", ")", "{", "Gathers", ".", "push_back", "(", "II", ")", ";", "Changed", "|=", "optimiseAddress", "(", "II", "->", "getArgOperand", "(", "", ")", ","], "ground_truth": ["II", "->", "getParent", "(", ")", ",", "LI", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49284, "Length": 132, "Cover_Rate": 0.3393316195372751} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "DataLayout", "DT", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "int", "TypeScale", "=", "computeScale", "(", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ",", "DT", ".", "getTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", "/", "cast", "<", "FixedVectorType", ">", "(", "GEP", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ")", ";", "if", "(", "TypeScale", "==", "-", "", ")", "return", "nullptr", ";", "if", "(", "GEP", "->", "hasOneUse", "(", ")", ")", "{", "Value", "*", "Load", "=", "tryCreateIncrementingWBGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "TypeScale", ",", "Builder", ")", ";", "if", "(", "Load", "!=", "nullptr", ")", "return", "Load", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "std", "::", "pair", "<", "Value", "*", ",", "int64_t", ">", "Add", "=", "getVarAndConst", "(", "Offsets", ",", "TypeScale", ")", ";", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "", ",", "I", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "", ",", "I", ")", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "tryCreateMaskedGatherBase", "(", "I", ",", "OffsetsIncoming", ",", "Builder", ",", "Immediate", ")", ")", ";", "else", "return", "cast", "<", "IntrinsicInst", ">", "(", "tryCreateMaskedScatterBase", "(", "I"], "ground_truth": [",", "OffsetsIncoming", ",", "Builder", ",", "Immediate", ")", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateIncrementingGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49285, "Length": 315, "Cover_Rate": 0.7126696832579186} {"Template_token": ["", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "if", "(", "OffsetsIncoming", "!=", "Phi", ")", "return", "nullptr", ";", "Builder", ".", "SetInsertPoint", "(", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "unsigned", "NumElems", "=", "cast", "<", "FixedVectorType", ">", "(", "OffsetsIncoming", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "Phi", "->", "getIncomingValue", "(", "", "-", "IncrementIndex", ")", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Sub", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "Immediate", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "Phi", "->", "setIncomingValue", "(", "", "-", "IncrementIndex", ",", "OffsetsIncoming", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Value", "*", "EndResult", ";", "Value", "*", "NewInduction", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{", "Value", "*", "Load", "=", "tryCreateMaskedGatherBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "EndResult", "=", "Builder", ".", "CreateExtractValue", "(", "Load", ",", "", ",", "", ")", ";", "NewInduction", "=", "Builder", ".", "CreateExtractValue", "(", "Load", ",", "", ",", "", ")", ";", "}", "else", "{", "NewInduction", "=", "tryCreateMaskedScatterBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "EndResult", "=", "NewInduction", ";", "}", "Instruction", "*", "AddInst", "=", "cast", "<", "Instruction", ">", "(", "Offsets", ")", ";", "AddInst", "->", "replaceAllUsesWith", "(", "NewInduction", ")", ";", "AddInst", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateIncrementingWBGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49286, "Length": 351, "Cover_Rate": 0.695049504950495} {"Template_token": ["", "if", "(", "Phi", "==", "nullptr", "||", "Phi", "->", "getNumIncomingValues", "(", ")", "!=", "", "||", "Phi", "->", "getParent", "(", ")", "!=", "L", "->", "getHeader", "(", ")", "||", "Phi", "->", "getNumUses", "(", ")", "!=", "", ")", "return", "nullptr", ";", "unsigned", "IncrementIndex", "=", "Phi", "->", "getIncomingBlock", "(", "", ")", "==", "L", "->", "getLoopLatch", "(", ")", "?", "", ":", "", ";", "Offsets", "=", "Phi", "->", "getIncomingValue", "(", "IncrementIndex", ")", ";", "std", "::", "pair", "<", "Value", "*", ",", "int64_t", ">", "Add", "=", "getVarAndConst", "(", "Offsets", ",", "TypeScale", ")", ";", "if", "(", "Add", ".", "first", "==", "nullptr", ")", "return", "nullptr", ";", "Value", "*", "OffsetsIncoming", "=", "Add", ".", "first", ";", "int64_t", "Immediate", "=", "Add", ".", "second", ";", "if", "(", "OffsetsIncoming", "!=", "Phi", ")", "return", "nullptr", ";", "Builder", ".", "SetInsertPoint", "(", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "unsigned", "NumElems", "=", "cast", "<", "FixedVectorType", ">", "(", "OffsetsIncoming", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Instruction", "*", "ScaledOffsets", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Shl", ",", "Phi", "->", "getIncomingValue", "(", "", "-", "IncrementIndex", ")", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "TypeScale", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Add", ",", "ScaledOffsets", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "CreatePtrToInt", "(", "BasePtr", ",", "cast", "<", "VectorType", ">", "(", "ScaledOffsets", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "OffsetsIncoming", "=", "BinaryOperator", "::", "Create", "(", "Instruction", "::", "Sub", ",", "OffsetsIncoming", ",", "Builder", ".", "CreateVectorSplat", "(", "NumElems", ",", "Builder", ".", "getInt32", "(", "Immediate", ")", ")", ",", "", ",", "&", "Phi", "->", "getIncomingBlock", "(", "", "-", "IncrementIndex", ")", "->", "back", "(", ")", ")", ";", "Phi", "->", "setIncomingValue", "(", "", "-", "IncrementIndex", ",", "OffsetsIncoming", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Value", "*", "EndResult", ";", "Value", "*", "NewInduction", ";", "if", "(", "I", "->", "getIntrinsicID", "(", ")", "==", "", ")", "{", "Value", "*", "Load", "=", "tryCreateMaskedGatherBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "EndResult", "=", "Builder", ".", "CreateExtractValue", "(", "Load", ",", "", ",", "", ")", ";", "NewInduction", "=", "Builder", ".", "CreateExtractValue", "(", "Load", ",", "", ",", "", ")", ";", "}", "else", "{", "NewInduction", "=", "tryCreateMaskedScatterBaseWB", "(", "I", ",", "Phi", ",", "Builder", ",", "Immediate", ")", ";", "EndResult", "="], "ground_truth": ["NewInduction", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateIncrementingWBGatScat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49287, "Length": 409, "Cover_Rate": 0.80990099009901} {"Template_token": ["", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ","], "ground_truth": ["{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49288, "Length": 72, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr"], "ground_truth": [",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedGatherBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49289, "Length": 89, "Cover_Rate": 0.5297619047619048} {"Template_token": ["", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedGatherBaseWB", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty"], "ground_truth": ["->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedGatherBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49290, "Length": 74, "Cover_Rate": 0.44047619047619047} {"Template_token": ["", "unsigned", "Unsigned", "=", "", ";", "auto", "*", "Extend", "=", "Root", ";", "if", "(", "OriginalTy", "->", "getPrimitiveSizeInBits", "(", ")", "<", "", ")", "{", "if", "(", "!", "I", "->", "hasOneUse", "(", ")", ")", "return", "nullptr", ";", "Extend", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "Extend", ")", ")", "{", "Unsigned", "=", "", ";", "}", "else", "if", "(", "!", "isa", "<", "ZExtInst", ">", "(", "Extend", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "ResultTy", "=", "Extend", "->", "getType", "(", ")", ";", "if", "(", "ResultTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", ")", ";", "return", "nullptr", ";", "}", "}", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "checkGEP", "(", "Offsets", ",", "cast", "<", "FixedVectorType", ">", "(", "ResultTy", ")", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "Value", "*", "Load", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "Load", ")", "return", "Load", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "", ")", "return", "nullptr", ";", "Root", "=", "Extend"], "ground_truth": [";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49291, "Length": 250, "Cover_Rate": 0.5643340857787811} {"Template_token": ["", "}", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->"], "ground_truth": ["getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49292, "Length": 111, "Cover_Rate": 0.5663265306122449} {"Template_token": ["", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ","], "ground_truth": ["Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedScatterBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49293, "Length": 90, "Cover_Rate": 0.4712041884816754} {"Template_token": ["", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "", ")", ";", "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "", ",", "{", "Ptr", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "("], "ground_truth": [")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", ",", "Input", ",", "Mask", "}", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedScatterBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49294, "Length": 147, "Cover_Rate": 0.7696335078534031} {"Template_token": ["", "Pass", "*", "llvm", "::", "createMVELaneInterleavingPass", "(", ")", "{", "return", "new", "MVELaneInterleaving", "("], "ground_truth": [")", ";"], "File": "MVELaneInterleavingPass", "Func": "createMVELaneInterleavingPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49295, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["", ";"], "File": "MVELaneInterleavingPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49296, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "}", "}", "for", "(", "auto", "*", "T", ":", "Truncs", ")", "{", "if", "(", "T", "->", "hasOneUse", "(", ")", "&&", "!", "isa", "<", "StoreInst", ">", "(", "*", "T", "->", "user_begin", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "T", "<<", "", ")", ";", "return", "true", ";", "}", "}", "for", "(", "auto", "*", "E", ":", "Exts", ")", "{", "if", "(", "!", "E", "->", "hasOneUse", "(", ")", "||", "cast", "<", "Instruction", ">", "(", "*", "E", "->", "user_begin", "(", ")", ")", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Mul", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "E", "<<", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "MVELaneInterleavingPass", "Func": "isProfitableToInterleave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49297, "Length": 110, "Cover_Rate": 0.5729166666666666} {"Template_token": ["", "initializeMVELaneInterleavingPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")"], "ground_truth": [")", ";"], "File": "MVELaneInterleavingPass", "Func": "MVELaneInterleaving", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49298, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "initializeMVELaneInterleavingPass", "(", "*", "PassRegistry", "::"], "ground_truth": ["getPassRegistry", "(", ")", ")", ";"], "File": "MVELaneInterleavingPass", "Func": "MVELaneInterleaving", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49299, "Length": 10, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "case", "", ":", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "continue", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "auto", "*", "VecTy", "=", "getVectorType", "(", "Int", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "continue", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "Int", "->", "args", "(", ")", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "U", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "if", "(", "!", "ActiveLaneMask", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "return", "!", "MaskedInsts", "."], "ground_truth": ["empty", "(", ")", ";"], "File": "MVETailPredication10", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49300, "Length": 159, "Cover_Rate": 0.5408163265306123} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "}", "unsigned", "SizeInBits", "=", "TripCount", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "auto", "MaxMinusVW", "=", "APInt", "(", "SizeInBits", ",", "~", "", ")", "-", "APInt", "(", "SizeInBits", ",", "VectorWidth", ")", ";", "APInt", "UpperboundTC", "=", "SE", "->", "getUnsignedRangeMax", "(", "TC", ")", ";", "if", "(", "UpperboundTC", ".", "ugt", "(", "MaxMinusVW", ")", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "UpperboundTC", "<<", "", "<<", "MaxMinusVW", "<<", "", ";", ")", ";", "return", "false", ";", "}", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "EC", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "", ")", ")", ")", ";", "auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ")", ";", "ConstantRange", "RangeCeil", "=", "SE", "->", "getUnsignedRange", "(", "Ceil", ")", ";", "ConstantRange", "RangeTC", "=", "SE", "->", "getUnsignedRange", "(", "TC", ")", ";", "if", "(", "!", "RangeTC", ".", "isSingleElement", "(", ")", ")", "{", "auto", "ZeroRange", "=", "ConstantRange", "(", "APInt", "(", "TripCount", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ",", "", ")", ")", ";", "RangeTC", "=", "RangeTC", ".", "unionWith", "(", "ZeroRange", ")", ";", "}", "if", "(", "!", "RangeTC", ".", "contains", "(", "RangeCeil", ")", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "IV", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "auto", "*", "IVExpr", "=", "SE", "->", "getSCEV", "(", "IV", ")", ";", "auto", "*", "AddExpr", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "IVExpr", ")", ";", "if", "(", "!", "AddExpr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "IVExpr", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "AddExpr", "->", "getLoop", "(", ")", "!=", "L", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "Step", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "AddExpr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Step", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "AddExpr", "->", "getOperand", "(", "", ")", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "auto", "StepValue", "=", "Step", "->", "getValue", "(", ")", "->", "getSExtValue"], "ground_truth": ["(", ")", ";"], "File": "MVETailPredication10", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49301, "Length": 392, "Cover_Rate": 0.5318860244233379} {"Template_token": ["", "}", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Dead", ";", "while", "(", "!", "MaybeDead", ".", "empty", "(", ")", ")", "{", "auto", "*", "I", "=", "MaybeDead", ".", "front", "(", ")", ";", "MaybeDead", ".", "remove", "(", "I", ")", ";", "if", "(", "I", "->", "hasNUsesOrMore", "(", "", ")", ")", "continue", ";", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "auto", "*", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "MaybeDead", ".", "insert", "(", "OpI", ")", ";", "I", "->", "dropAllReferences", "(", ")", ";", "Dead", ".", "insert", "(", "I", ")", ";", "}", "for", "(", "auto", "*", "I", ":", "Dead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "auto", "I", ":", "L", "->", "blocks", "(", ")", ")", "DeleteDeadPHIs", "(", "I", ")", ";", "return"], "ground_truth": ["ClonedVCTPInExitBlock", ";"], "File": "MVETailPredication11", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49302, "Length": 145, "Cover_Rate": 0.4517133956386293} {"Template_token": ["", "if", "(", "Const", "->", "getAPInt", "(", ")", "!=", "-", "VF", "->", "getValue", "(", ")", ")", "return", "nullptr", ";", "}", "else", "return", "nullptr", ";", "return", "dyn_cast", "<", "SCEVMulExpr", ">", "(", "S", "->", "getOperand", "(", "", ")", ")", ";", "}", ";", "auto", "VisitMul", "=", "[", "&", "]", "(", "const", "SCEVMulExpr", "*", "S", ")", "->", "const", "SCEVUDivExpr", "*", "{", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "S", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "Const", "->", "getValue", "(", ")", "!=", "VF", ")", "return", "nullptr", ";", "}", "else", "return", "nullptr", ";", "return", "dyn_cast", "<", "SCEVUDivExpr", ">", "(", "S", "->", "getOperand", "(", "", ")", ")", ";", "}", ";", "auto", "VisitDiv", "=", "[", "&", "]", "(", "const", "SCEVUDivExpr", "*", "S", ")", "->", "const", "SCEV", "*", "{", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "S", "->", "getRHS", "(", ")", ")", ")", "{", "if", "(", "Const", "->", "getValue", "(", ")", "!=", "VF", ")", "return", "nullptr", ";", "}", "else", "return", "nullptr", ";", "if", "(", "auto", "*", "RoundUp", "=", "dyn_cast", "<", "SCEVAddExpr", ">", "(", "S", "->", "getLHS", "(", ")", ")", ")", "{", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "RoundUp", "->", "getOperand", "(", "", ")", ")", ")", "{", "if", "(", "Const", "->", "getAPInt", "(", ")", "!=", "(", "VF", "->", "getValue", "(", ")", "-", "", ")", ")", "return", "nullptr", ";", "}", "else", "return", "nullptr", ";", "return", "RoundUp", "->", "getOperand", "(", "", ")", ";", "}", "return", "nullptr", ";", "}", ";", "const", "SCEV", "*", "Elems", "=", "nullptr", ";", "if", "(", "auto", "*", "TC", "=", "dyn_cast", "<", "SCEVAddExpr", ">", "(", "TripCountSE", ")", ")", "if", "(", "auto", "*", "Div", "=", "dyn_cast", "<", "SCEVUDivExpr", ">", "(", "TC", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "auto", "*", "Add", "=", "dyn_cast", "<", "SCEVAddExpr", ">", "(", "Div", "->", "getLHS", "(", ")", ")", ")", "if", "(", "auto", "*", "Mul", "=", "VisitAdd", "(", "Add", ")", ")", "if", "(", "auto", "*", "Div", "=", "VisitMul", "(", "Mul", ")", ")", "if", "(", "auto", "*", "Res", "=", "VisitDiv", "(", "Div", ")", ")", "Elems", "=", "Res", ";", "if", "(", "!", "Elems", ")", "return", "false", ";", "Instruction", "*", "InsertPt", "=", "L", "->", "getLoopPreheader", "(", ")", "->", "getTerminator", "(", ")", ";", "if", "(", "!", "isSafeToExpandAt", "(", "Elems", ",", "InsertPt", ",", "*", "SE", ")", ")", "return", "false", ";", "auto", "DL", "=", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "SCEVExpander", "Expander", "(", "*", "SE", ",", "DL", ",", "", ")", ";", "TCP", ".", "NumElements", "=", "Expander", ".", "expandCodeFor", "(", "Elems", ",", "Elems", "->", "getType", "(", ")", ",", "InsertPt", ")", ";", "if", "(", "!", "MatchElemCountLoopSetup", "(", "L", ",", "TCP", ".", "Shuffle", ",", "TCP", ".", "NumElements", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "MVETailPredication11", "Func": "ComputeRuntimeElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49303, "Length": 442, "Cover_Rate": 0.7198697068403909} {"Template_token": ["", "static", "VectorType", "*", "getVectorType", "(", "IntrinsicInst", "*", "I", ")", "{", "unsigned", "TypeOp", "=", "I", "->", "getIntrinsicID", "(", ")", "==", "", "?", "", ":", "", ";", "auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", "->", "getOperand", "("], "ground_truth": ["TypeOp", ")", "->", "getType", "(", ")", ")", ";"], "File": "MVETailPredication11", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49304, "Length": 46, "Cover_Rate": 0.7419354838709677} {"Template_token": ["", "void", "MVETailPredication", "::", "InsertVCTPIntrinsic", "(", "TripCountPattern", "&", "TCP", ",", "DenseMap", "<", "Instruction", "*", ",", "Instruction", "*", ">", "&", "NewPredicates", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "Module", "*", "M", "=", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", ";", "Type", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "TCP", ".", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "TCP", ".", "Predicate", ")", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "TCP", ".", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "", "VCTPID", ";", "switch", "(", "TCP", ".", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";", "Value", "*", "TailPredicate", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed", ")", ";", "TCP", ".", "Predicate", "->", "replaceAllUsesWith"], "ground_truth": ["(", "TailPredicate", ")", ";"], "File": "MVETailPredication11", "Func": "InsertVCTPIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49305, "Length": 218, "Cover_Rate": 0.7491408934707904} {"Template_token": ["", "VectorType", "*", "VecTy", "=", "getVectorType", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "}", "else", "if", "(", "auto", "*", "Int", "=", "dyn_cast", "<", "IntrinsicInst"], "ground_truth": [">", "(", "&", "I", ")", ")", "{"], "File": "MVETailPredication11", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49306, "Length": 91, "Cover_Rate": 0.48663101604278075} {"Template_token": ["", "Constant", "*", "Const", "=", "nullptr", ";", "if", "(", "!", "match", "(", "TCP", ".", "Induction", ",", "m_Add", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", "&&", "!", "match", "(", "TCP", ".", "Induction", ",", "m_Or", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "Const", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "{", "if", "(", "CDS", "->", "getElementAsInteger", "(", "i", ")", "!=", "i", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "IV", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "auto", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "IV", ")", ";", "if", "(", "!", "Phi", ")", "return"], "ground_truth": ["false", ";"], "File": "MVETailPredication11", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49307, "Length": 193, "Cover_Rate": 0.6166134185303515} {"Template_token": ["", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Shuffle", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "BECount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "TripCount"], "ground_truth": ["=", "nullptr", ";"], "File": "MVETailPredication11", "Func": "MatchElemCountLoopSetup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49308, "Length": 72, "Cover_Rate": 0.5255474452554745} {"Template_token": ["", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "auto", "*", "TLIP", "=", "getAnalysisIfAvailable", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "TLI", "=", "TLIP", "?", "&", "TLIP", "->", "getTLI", "(", "*", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ")", ":", "nullptr", ";", "DL", "=", "&", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->"], "ground_truth": ["IntrinsicInst", "*", "{"], "File": "MVETailPredication11", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49309, "Length": 162, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "TripCountPattern", "(", "Instruction", "*", "P", ",", "Value", "*", "TC", ",", "VectorType", "*", "VT", ")", ":", "Predicate", "(", "P", ")", ",", "TripCount", "(", "TC", ")", ",", "VecTy", "("], "ground_truth": ["VT", ")", "{", "}"], "File": "MVETailPredication11", "Func": "TripCountPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49310, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "TripCountPattern", "(", "Instruction", "*", "P", ",", "Value", "*", "TC", ",", "VectorType", "*", "VT", ")", ":", "Predicate", "("], "ground_truth": ["P", ")", ",", "TripCount", "(", "TC", ")", ",", "VecTy", "(", "VT", ")", "{", "}"], "File": "MVETailPredication11", "Func": "TripCountPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49311, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "break", ";", "}", "}", "}", "}", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Dead", ";", "while", "(", "!", "MaybeDead", ".", "empty", "(", ")", ")", "{", "auto", "*", "I", "=", "MaybeDead", ".", "front", "(", ")", ";", "MaybeDead", ".", "remove", "(", "I", ")", ";", "if", "(", "I", "->", "hasNUsesOrMore", "(", "", ")", ")", "continue", ";", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "auto", "*", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "MaybeDead", ".", "insert", "(", "OpI", ")", ";", "}", "I", "->", "dropAllReferences", "(", ")", ";", "Dead", ".", "insert", "(", "I"], "ground_truth": [")", ";"], "File": "MVETailPredication12", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49312, "Length": 101, "Cover_Rate": 0.4007936507936508} {"Template_token": ["", "}", "return", "nullptr", ";", "}", ";", "const", "SCEV", "*", "Elems", "=", "nullptr", ";", "if", "(", "auto", "*", "TC", "=", "dyn_cast", "<", "SCEVAddExpr", ">", "(", "TripCountSE", ")", ")", "if", "(", "auto", "*", "Div", "=", "dyn_cast", "<", "SCEVUDivExpr", ">", "(", "TC", "->", "getOperand", "(", "", ")", ")", ")", "if", "(", "auto", "*", "Add", "=", "dyn_cast", "<", "SCEVAddExpr", ">", "(", "Div", "->", "getLHS", "(", ")", ")", ")", "if", "(", "auto", "*", "Mul", "=", "VisitAdd", "(", "Add", ")", ")", "if", "(", "auto", "*", "Div", "=", "VisitMul", "(", "Mul", ")", ")", "if", "(", "auto", "*", "Res", "=", "VisitDiv", "(", "Div", ")", ")", "Elems", "=", "Res", ";", "if", "(", "!", "Elems", ")", "return", "nullptr", ";", "Instruction", "*", "InsertPt", "=", "L", "->", "getLoopPreheader", "(", ")", "->", "getTerminator", "(", ")", ";", "if", "(", "!", "isSafeToExpandAt", "(", "Elems", ",", "InsertPt", ",", "*", "SE", ")", ")", "return", "nullptr", ";", "auto", "DL", "=", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "SCEVExpander", "Expander", "(", "*", "SE", ",", "DL", ",", "", ")", ";", "return", "Expander", ".", "expandCodeFor", "(", "Elems", ",", "Elems", "->", "getType", "(", ")", ",", "InsertPt"], "ground_truth": [")", ";"], "File": "MVETailPredication12", "Func": "ComputeElements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49313, "Length": 183, "Cover_Rate": 0.34923664122137404} {"Template_token": ["", "auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "TypeOp", ")", "->", "getType", "(", ")", ")", ";", "return", "cast", "<", "VectorType", ">", "(", "PtrTy", "->", "getElementType"], "ground_truth": ["(", ")", ")", ";"], "File": "MVETailPredication12", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49314, "Length": 34, "Cover_Rate": 0.5483870967741935} {"Template_token": ["", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "}", "else", "if", "(", "auto", "*", "Int", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "Int", "->", "args", "(", ")", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "U", "->", "getType", "(", ")", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "MVETailPredication12", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49315, "Length": 87, "Cover_Rate": 0.5028901734104047} {"Template_token": ["", "Instruction", "*", "Induction", "=", "nullptr", ";", "if", "(", "!", "match", "(", "I", ",", "m_ICmp", "(", "Pred", ",", "m_Instruction", "(", "Induction", ")", ",", "m_Instruction", "(", "Shuffle", ")", ")", ")", "||", "Pred", "!=", "ICmpInst", "::", "ICMP_ULE", "||", "!", "L", "->", "isLoopInvariant", "(", "Shuffle", ")", ")", "return", "false", ";", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Shuffle", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "BECount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "TripCount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BECount", ",", "m_Add", "(", "m_Value", "(", "TripCount", ")", ",", "m_AllOnes", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TripCount", "!=", "NumElements", ")", "return", "false", ";", "Instruction", "*", "BroadcastSplat", "=", "nullptr", ";", "Constant", "*", "Const", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Induction", ",", "m_Add", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "Const", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "{", "if", "(", "CDS", "->", "getElementAsInteger", "(", "i", ")", "!=", "i", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV"], "ground_truth": ["=", "nullptr", ";"], "File": "MVETailPredication12", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49316, "Length": 273, "Cover_Rate": 0.6080178173719376} {"Template_token": ["", "Instruction", "*", "Induction", "=", "nullptr", ";", "if", "(", "!", "match", "(", "I", ",", "m_ICmp", "(", "Pred", ",", "m_Instruction", "(", "Induction", ")", ",", "m_Instruction", "(", "Shuffle", ")", ")", ")", "||", "Pred", "!=", "ICmpInst", "::", "ICMP_ULE", "||", "!", "L", "->", "isLoopInvariant", "(", "Shuffle", ")", ")", "return", "false", ";", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Shuffle", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "BECount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "TripCount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BECount", ",", "m_Add", "(", "m_Value", "(", "TripCount", ")", ",", "m_AllOnes", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TripCount", "!=", "NumElements", ")", "return", "false", ";", "Instruction", "*", "BroadcastSplat", "=", "nullptr", ";", "Constant", "*", "Const", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Induction", ",", "m_Add", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "Const", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "{", "if", "(", "CDS", "->", "getElementAsInteger", "(", "i", ")", "!=", "i", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "IV", ")", ",", "m_Zero"], "ground_truth": ["(", ")", ")", ")", ")", "return", "false", ";"], "File": "MVETailPredication12", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49317, "Length": 300, "Cover_Rate": 0.6681514476614699} {"Template_token": ["", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!", "Setup", ")", "{", "if", "(", "!", "Preheader", "->", "getSinglePredecessor", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "MVETailPredication12", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49318, "Length": 160, "Cover_Rate": 0.40609137055837563} {"Template_token": ["", "unsigned", "VectorWidth", "=", "cast", "<", "FixedVectorType", ">", "(", "ActiveLaneMask", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Builder", ".", "SetInsertPoint", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "ActiveLaneMask", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VectorWidth", ")", ";", "", "VCTPID"], "ground_truth": [";"], "File": "MVETailPredication13", "Func": "InsertVCTPIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49319, "Length": 94, "Cover_Rate": 0.33098591549295775} {"Template_token": ["", "dbgs", "(", ")", "<<", "", ";", "EC", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "VectorWidth", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ceil", "->", "dump", "(", ")", ";", ")", ";", "bool", "Zero", "=", "SE", "->", "getMinusSCEV", "(", "SE", "->", "getBackedgeTakenCount", "(", "L", ")", ",", "SE", "->", "getUDivExpr", "(", "SE", "->", "getAddExpr", "(", "SE", "->", "getMulExpr", "(", "Ceil", ",", "VW", ")", ",", "SE", "->", "getNegativeSCEV", "(", "VW", ")", ")", ",", "VW", ")", ")", "->", "isZero", "(", ")", ";", "if", "(", "!", "Zero", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "auto", "*", "IV", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "auto", "*", "IVExpr", "=", "SE", "->", "getSCEV", "(", "IV", ")", ";", "auto", "*", "AddExpr", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "IVExpr", ")", ";", "if", "(", "!", "AddExpr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "IVExpr", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "AddExpr", "->", "getLoop", "(", ")", "!=", "L", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "Base", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "AddExpr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Base", "||", "!", "Base", "->", "isZero", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "Step", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "AddExpr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Step", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "AddExpr", "->", "getOperand", "(", "", ")", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "auto", "StepValue", "=", "Step", "->", "getValue", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "VectorWidth", "==", "StepValue", ")", "return", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StepValue", "<<", "", "<<", "VectorWidth", "<<"], "ground_truth": ["", ")", ";"], "File": "MVETailPredication13", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49320, "Length": 315, "Cover_Rate": 0.47085201793721976} {"Template_token": ["", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations"], "ground_truth": ["(", "Preheader", ")", ";"], "File": "MVETailPredication13", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49321, "Length": 106, "Cover_Rate": 0.3183183183183183} {"Template_token": ["", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "TripCount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BECount", ",", "m_Add", "(", "m_Value", "(", "TripCount", ")", ",", "m_AllOnes", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TripCount", "!=", "NumElements", "||", "!", "L", "->", "isLoopInvariant", "(", "BECount", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "MVETailPredication14", "Func": "MatchElemCountLoopSetup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49322, "Length": 76, "Cover_Rate": 0.5547445255474452} {"Template_token": ["", "void", "MVETailPredication", "::", "RematerializeIterCount", "(", ")", "{", "SmallVector", "<", "WeakTrackingVH", ",", "", ">", "DeadInsts", ";", "SCEVExpander", "Rewriter", "(", "*", "SE", ",", "*", "DL", ",", "", ")", ";", "ReplaceExitVal", "ReplaceExitValue"], "ground_truth": ["=", "AlwaysRepl", ";"], "File": "MVETailPredication14", "Func": "RematerializeIterCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49323, "Length": 32, "Cover_Rate": 0.49230769230769234} {"Template_token": ["", "auto", "*", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "auto", "*", "TLIP", "=", "getAnalysisIfAvailable", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "TLI", "=", "TLIP", "?", "&", "TLIP", "->", "getTLI", "(", "*", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ")", ":", "nullptr", ";", "DL", "=", "&", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!", "Setup", ")", "{", "if", "(", "!", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", "return", "false", ";", "Setup", "=", "FindLoopIterations", "(", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", ";", "if", "(", "!", "Setup", ")", "return", "false", ";", "}", "IntrinsicInst", "*", "Decrement", "=", "nullptr", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "IsDecrement", "(", "I", ")", ")", "{", "Decrement", "=", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Decrement", ")", "return", "false", ";", "ClonedVCTPInExitBlock", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "L", "<<", "*", "Setup", "<<", "", "<<", "*", "Decrement", "<<", "", ")", ";", "if", "(", "TryConvert", "(", "Setup", "->", "getArgOperand", "(", "", ")", ")", ")", "{", "if", "(", "ClonedVCTPInExitBlock", ")", "RematerializeIterCount", "(", ")", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "MVETailPredication14", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49324, "Length": 418, "Cover_Rate": 0.8444444444444444} {"Template_token": ["", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "PredOp", ")", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "TripCountPattern", "TCP", "(", "Predicate", ",", "TripCount", ",", "getVectorType", "(", "I", ")", ")", ";", "if", "(", "!", "(", "ComputeConstElements", "(", "TCP", ")", "||", "ComputeRuntimeElements", "(", "TCP", ")", ")", ")", "continue", ";", "if", "(", "!", "isTailPredicate", "(", "TCP", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "InsertVCTPIntrinsic", "(", "TCP", ",", "NewPredicates", ")", ";", "}", "if", "(", "!", "NewPredicates", ".", "size", "("], "ground_truth": [")", ")", "return", "false", ";"], "File": "MVETailPredication14", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49325, "Length": 128, "Cover_Rate": 0.5493562231759657} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "(", "L", "->", "getLoopPreheader", "(", ")", "->", "getTerminator", "(", ")", ")", ";", "Module", "*", "M", "=", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", ";", "Type", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ";", "unsigned", "VectorWidth", "=", "cast", "<", "FixedVectorType", ">", "(", "ActiveLaneMask", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Builder", ".", "SetInsertPoint", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "ActiveLaneMask", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VectorWidth", ")", ";", "", "VCTPID", ";", "switch", "(", "VectorWidth", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";", "Value", "*", "VCTPCall", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed"], "ground_truth": [")", ";"], "File": "MVETailPredication15", "Func": "InsertVCTPIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49326, "Length": 214, "Cover_Rate": 0.7254237288135593} {"Template_token": ["", "case", "", ":", "case", "", ":", "continue", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "continue", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "break", ";", "}", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "auto", "*", "VecTy", "=", "getVectorType", "(", "Int", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "continue", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "Int", "->", "args", "(", ")", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "U", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "if", "(", "!", "ActiveLaneMask", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "MVETailPredication17", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49327, "Length": 176, "Cover_Rate": 0.6089965397923875} {"Template_token": ["", "uint64_t", "UpperboundTC", "=", "SE", "->", "getSignedRange", "(", "TC", ")", ".", "getUpper", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "UpperboundTC", ">", "MaxMinusVW", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "UpperboundTC", "<<", "", "<<", "MaxMinusVW", "<<", "", ";", ")", ";", "return", "false", ";", "}", "auto", "*", "One", "=", "SE", "->", "getOne", "(", "TripCount", "->", "getType", "(", ")", ")", ";", "auto", "*", "ElementCount", "=", "SE", "->", "getAddExpr", "(", "BTC", ",", "One", ")", ";", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "ElementCount", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "", ")", ")", ")", ";", "auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ")", ";", "ConstantRange", "RangeCeil", "=", "SE", "->", "getSignedRange", "(", "Ceil", ")", ";", "ConstantRange", "RangeTC", "=", "SE", "->", "getSignedRange", "(", "TC", ")", ";", "if", "(", "!", "RangeTC", ".", "isSingleElement", "(", ")", ")", "{", "auto", "ZeroRange", "=", "ConstantRange", "(", "APInt", "(", "TripCount", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ",", "", ")", ")", ";", "RangeTC", "=", "RangeTC", ".", "unionWith", "(", "ZeroRange", ")", ";", "}", "if", "(", "!", "RangeTC", ".", "contains", "(", "RangeCeil", ")", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "IV", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "auto", "*", "IVExpr", "=", "SE", "->", "getSCEV", "(", "IV", ")", ";", "auto", "*", "AddExpr", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "IVExpr", ")", ";", "if", "(", "!", "AddExpr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "IVExpr", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "AddExpr", "->", "getLoop", "(", ")", "!=", "L", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "Step", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "AddExpr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Step", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", ";"], "File": "MVETailPredication17", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49328, "Length": 350, "Cover_Rate": 0.6194690265486725} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ActiveLaneMask", "<<", "", ")", ";", "auto", "*", "VecTy", "=", "getVectorType", "(", "I", ")", ";", "if", "(", "!", "IsSafeActiveMask", "(", "ActiveLaneMask", ",", "TripCount", ",", "VecTy", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "InsertVCTPIntrinsic", "(", "ActiveLaneMask", ",", "TripCount", ",", "VecTy", ")", ";", "}", "Cleanup", "(", "Predicates", ",", "L", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "MVETailPredication17", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49329, "Length": 78, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!"], "ground_truth": ["Setup", ")", "{"], "File": "MVETailPredication19", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49330, "Length": 112, "Cover_Rate": 0.33633633633633636} {"Template_token": ["", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">"], "ground_truth": ["(", "&", "I", ")", ";"], "File": "MVETailPredication19", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49331, "Length": 146, "Cover_Rate": 0.43843843843843844} {"Template_token": ["", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">"], "ground_truth": ["(", ")", ";"], "File": "MVETailPredication1", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49332, "Length": 27, "Cover_Rate": 0.43548387096774194} {"Template_token": ["", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "VecTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", "->", "getContainedType", "(", "", ")", ")", ";", "else", "VecTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "}", "else", "if", "(", "ID", "==", "", ")", "{", "VecTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "}", "else", "{", "VecTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "I", "->", "getOperand", "(", "", ")", "->", "getType", "(", ")", ")", ";", "}", "assert", "(", "VecTy", "&&", "", ")", ";", "return", "VecTy"], "ground_truth": [";"], "File": "MVETailPredication1", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49333, "Length": 105, "Cover_Rate": 0.7046979865771812} {"Template_token": ["", "static", "bool", "IsMasked", "(", "Instruction", "*", "I", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I"], "ground_truth": [")", ";"], "File": "MVETailPredication1", "Func": "IsMasked", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49334, "Length": 21, "Cover_Rate": 0.3559322033898305} {"Template_token": ["", "if", "(", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "continue", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "auto", "*", "VecTy", "=", "getVectorType", "(", "Int", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "continue", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "Int", "->", "args", "(", ")", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "U", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "if", "(", "!"], "ground_truth": ["ActiveLaneMask", ")", "{"], "File": "MVETailPredication1", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49335, "Length": 135, "Cover_Rate": 0.45918367346938777} {"Template_token": ["", "bool", "ForceTailPredication", "=", "EnableTailPredication", "==", "TailPredication", "::", "ForceEnabledNoReductions", "||", "EnableTailPredication", "==", "TailPredication", "::", "ForceEnabled", ";", "Value", "*", "ElemCount", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "auto", "*", "EC", "=", "SE", "->", "getSCEV", "(", "ElemCount", ")", ";", "auto", "*", "TC", "=", "SE", "->", "getSCEV", "(", "TripCount", ")", ";", "int", "VectorWidth", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "ConstantInt", "*", "ConstElemCount", "=", "nullptr", ";", "if", "(", "!", "SE", "->", "isLoopInvariant", "(", "EC", ",", "L", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "(", "ConstElemCount", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ElemCount", ")", ")", ")", "{", "ConstantInt", "*", "TC", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "TripCount", ")", ";", "if", "(", "!", "TC", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "uint64_t", "TC1", "=", "TC", "->", "getZExtValue", "(", ")", "*", "VectorWidth", ";", "uint64_t", "TC2", "=", "ConstElemCount", "->", "getZExtValue", "(", ")", "+", "", ";", "if", "(", "TC1", "!=", "TC2", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TC1", "<<", "", "<<", "TC2", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "ForceTailPredication", ")", "{", "auto", "*", "VW", "=", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ";", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "EC", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "", ")", ")", ")", ";", "auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "VW", ")", ";", "(", "void", ")", "TC", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "TC", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "EC", "->", "dump", "("], "ground_truth": [")", ";"], "File": "MVETailPredication1", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49336, "Length": 297, "Cover_Rate": 0.4767255216693419} {"Template_token": ["", "bool", "MVETailPredication", "::", "runOnLoop", "(", "Loop", "*", "L", ",", "LPPassManager", "&", ")", "{", "if", "(", "skipLoop", "(", "L", ")", "||", "!", "EnableTailPredication", ")", "return", "false", ";", "MaskedInsts", ".", "clear", "(", ")", ";", "Function", "&", "F", "=", "*", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "auto", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", "F", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "this", "->", "L", "=", "L", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!", "Setup", ")", "{", "if", "(", "!", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", "return", "false", ";", "Setup", "=", "FindLoopIterations", "(", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", ";", "if", "(", "!", "Setup", ")", "return", "false", ";", "}", "IntrinsicInst", "*", "Decrement"], "ground_truth": ["=", "nullptr", ";"], "File": "MVETailPredication1", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49337, "Length": 299, "Cover_Rate": 0.7239709443099274} {"Template_token": ["", "bool", "MVETailPredication", "::", "TryConvert", "(", "Value", "*", "TripCount", ")", "{", "if", "(", "!", "IsPredicatedVectorLoop", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "SetVector", "<", "Instruction", "*", ">", "Predicates", ";", "auto", "getPredicateOp", "=", "[", "]", "(", "IntrinsicInst", "*", "I", ")", "{", "unsigned", "IntrinsicID", "=", "I", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IntrinsicID", "==", "", "||", "IntrinsicID", "==", "", ")", "return", "", ";", "return", "(", "IntrinsicID", "==", "", "||", "isGather", "(", "I", ")", ")", "?", "", ":", "", ";", "}", ";", "for", "(", "auto", "*", "I", ":", "MaskedInsts", ")", "{", "Value", "*", "PredOp", "=", "I", "->", "getArgOperand", "(", "getPredicateOp", "(", "I", ")", ")", ";", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "PredOp", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "auto", "*", "ActiveLaneMask", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Predicate", ")", ";", "if", "(", "!", "ActiveLaneMask", "||", "ActiveLaneMask", "->", "getIntrinsicID", "(", ")", "!=", "", ")", "continue", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*"], "ground_truth": ["ActiveLaneMask", "<<", "", ")", ";"], "File": "MVETailPredication1", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49338, "Length": 195, "Cover_Rate": 0.7276119402985075} {"Template_token": ["", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_Shuffle", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElt", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "IV", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "auto", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "IV", ")", ";", "if", "(", "!", "Phi", ")", "return", "false", ";", "Value", "*", "OnEntry", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "if", "(", "!", "match", "(", "OnEntry", ",", "m_Zero", "(", ")", ")", ")", "return", "false", ";", "Value", "*", "InLoop", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopLatch", "(", ")", ")", ";", "unsigned", "Lanes", "=", "cast", "<", "FixedVectorType", ">", "(", "Insert", "->", "getType", "(", ")", ")", "->"], "ground_truth": ["getNumElements", "(", ")", ";"], "File": "MVETailPredication20", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49339, "Length": 144, "Cover_Rate": 0.46006389776357826} {"Template_token": ["", "}", "else", "return", "false", ";", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_Shuffle", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElt", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "IV", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "auto", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "IV", ")", ";", "if", "(", "!", "Phi", ")", "return", "false", ";", "Value", "*", "OnEntry", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "if", "(", "!", "match", "(", "OnEntry", ",", "m_Zero", "(", ")", ")", ")", "return", "false", ";", "Value", "*", "InLoop", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopLatch", "(", ")", ")", ";", "unsigned", "Lanes", "=", "cast", "<", "FixedVectorType", ">", "(", "Insert", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Instruction", "*", "LHS"], "ground_truth": ["=", "nullptr", ";"], "File": "MVETailPredication20", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49340, "Length": 161, "Cover_Rate": 0.5143769968051118} {"Template_token": ["", "Value", "*", "TripCount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BECount", ",", "m_Add", "(", "m_Value", "(", "TripCount", ")", ",", "m_AllOnes", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TripCount", "!=", "NumElements", "||", "!", "L", "->", "isLoopInvariant", "(", "BECount", ")", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "MVETailPredication20", "Func": "MatchElemCountLoopSetup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49341, "Length": 49, "Cover_Rate": 0.35766423357664234} {"Template_token": ["", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Shuffle", ",", "m_Shuffle", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "BECount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElt", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount"], "ground_truth": [")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";"], "File": "MVETailPredication20", "Func": "MatchElemCountLoopSetup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49342, "Length": 66, "Cover_Rate": 0.48175182481751827} {"Template_token": ["", "TripCountPattern", "(", "Instruction", "*", "P", ",", "Value", "*", "TC", ",", "FixedVectorType", "*", "VT", ")", ":", "Predicate", "(", "P", ")"], "ground_truth": [",", "TripCount", "(", "TC", ")", ",", "VecTy", "(", "VT", ")", "{", "}"], "File": "MVETailPredication20", "Func": "TripCountPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49343, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "TripCountPattern", "(", "Instruction", "*", "P", ",", "Value", "*", "TC", ",", "FixedVectorType", "*", "VT", ")", ":", "Predicate"], "ground_truth": ["(", "P", ")", ",", "TripCount", "(", "TC", ")", ",", "VecTy", "(", "VT", ")", "{", "}"], "File": "MVETailPredication20", "Func": "TripCountPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49344, "Length": 31, "Cover_Rate": 1.0} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "TC", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "EC", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", "<<", "VectorWidth", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "Ceil", "->", "dump", "(", ")", ";", ")", ";", "bool", "Zero", "=", "SE", "->", "getMinusSCEV", "(", "SE", "->", "getBackedgeTakenCount", "(", "L", ")", ",", "SE", "->", "getUDivExpr", "(", "SE", "->", "getAddExpr", "(", "SE", "->", "getMulExpr", "(", "Ceil", ",", "VW", ")", ",", "SE", "->", "getNegativeSCEV", "(", "VW", ")", ")", ",", "VW", ")", ")", "->", "isZero", "(", ")", ";", "if", "(", "!", "Zero", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "auto", "*", "IV", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "auto", "*", "IVExpr", "=", "SE", "->", "getSCEV", "(", "IV", ")", ";", "auto", "*", "AddExpr", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "IVExpr", ")", ";", "if", "(", "!", "AddExpr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "IVExpr", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "AddExpr", "->", "getLoop", "(", ")", "!=", "L", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "Base", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "AddExpr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Base", "||", "!", "Base", "->", "isZero", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "Step", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "AddExpr", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "Step", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "AddExpr", "->", "getOperand", "(", "", ")", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "auto", "StepValue", "=", "Step", "->", "getValue", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "VectorWidth", "==", "StepValue", ")", "return", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "StepValue", "<<", "", "<<", "VectorWidth", "<<", "", ")", ";", "return"], "ground_truth": ["false", ";"], "File": "MVETailPredication21", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49345, "Length": 338, "Cover_Rate": 0.524031007751938} {"Template_token": ["", "DenseMap", "<", "Instruction", "*", ",", "Instruction", "*", ">", "NewPredicates", ";", "for", "(", "auto", "*", "I", ":", "MaskedInsts", ")", "{", "", "ID", "=", "I", "->", "getIntrinsicID", "(", ")", ";", "unsigned", "PredOp", "=", "ID", "==", "", "?", "", ":", "", ";", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "PredOp", ")", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "VectorType", "*", "VecTy", "=", "getVectorType", "(", "I", ")", ";", "Value", "*", "NumElements", "=", "ComputeElements", "(", "TripCount", ",", "VecTy", ")", ";", "if", "(", "!", "NumElements", ")", "continue", ";", "if", "(", "!", "isTailPredicate", "(", "Predicate", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "Predicate", ")", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "", "VCTPID", ";", "switch", "(", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";", "Value", "*", "TailPredicate", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed", ")", ";", "Predicate", "->", "replaceAllUsesWith", "(", "TailPredicate", ")", ";", "NewPredicates", "[", "Predicate", "]", "=", "cast", "<", "Instruction", ">", "(", "TailPredicate", ")", ";", "Value", "*", "Remaining", "=", "Builder", ".", "CreateSub", "(", "Processed", ",", "Factor", ")", ";", "Processed", "->", "addIncoming", "(", "Remaining", ",", "L", "->", "getLoopLatch", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Processed", "<<", "", "<<", "", "<<", "*", "TailPredicate", "<<", "", ")", ";", "}", "Cleanup", "(", "NewPredicates", ",", "Predicates", ",", "L", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "MVETailPredication22", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49346, "Length": 384, "Cover_Rate": 0.8205128205128205} {"Template_token": ["", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "Predicate", ")", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "", "VCTPID", ";", "switch", "(", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";", "Value", "*", "TailPredicate", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed", ")", ";", "Predicate", "->", "replaceAllUsesWith", "(", "TailPredicate", ")", ";", "NewPredicates", "[", "Predicate", "]", "=", "cast", "<", "Instruction", ">", "(", "TailPredicate", ")", ";", "Value", "*", "Remaining", "=", "Builder", ".", "CreateSub", "(", "Processed", ",", "Factor", ")", ";", "Processed", "->", "addIncoming", "(", "Remaining", ",", "L", "->"], "ground_truth": ["getLoopLatch", "(", ")", ")", ";"], "File": "MVETailPredication22", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49347, "Length": 228, "Cover_Rate": 0.48717948717948717} {"Template_token": ["", "Type", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "Predicate", ")", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "", "VCTPID", ";", "switch", "(", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";", "Value", "*", "TailPredicate", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed", ")", ";", "Predicate", "->", "replaceAllUsesWith", "(", "TailPredicate", ")", ";", "NewPredicates", "[", "Predicate", "]", "=", "cast", "<", "Instruction", ">", "(", "TailPredicate"], "ground_truth": [")", ";"], "File": "MVETailPredication23", "Func": "InsertVCTPIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49348, "Length": 170, "Cover_Rate": 0.5923344947735192} {"Template_token": ["", "Instruction", "*", "BroadcastSplat", "=", "nullptr", ";", "Constant", "*", "Const", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Induction", ",", "m_Add", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "Const", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "{", "if", "(", "CDS", "->", "getElementAsInteger", "(", "i", ")", "!=", "i", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction"], "ground_truth": ["(", "IV", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";"], "File": "MVETailPredication23", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49349, "Length": 150, "Cover_Rate": 0.33407572383073497} {"Template_token": ["", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "SetVector", "<", "Instruction", "*", ">", "Predicates", ";", "DenseMap", "<", "Instruction", "*", ",", "Instruction", "*", ">", "NewPredicates", ";", "for", "(", "auto", "*", "I", ":", "MaskedInsts", ")", "{", "", "ID", "=", "I", "->", "getIntrinsicID", "(", ")", ";", "unsigned", "PredOp", "=", "ID", "==", "", "?", "", ":", "", ";", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "PredOp", ")", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "VectorType", "*", "VecTy", "=", "getVectorType", "(", "I", ")", ";", "Value", "*", "NumElements", "=", "ComputeElements", "(", "TripCount", ",", "VecTy", ")", ";", "if", "(", "!", "NumElements", ")", "continue", ";", "if", "(", "!", "isTailPredicate", "(", "Predicate", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "InsertVCTPIntrinsic", "(", "Predicate", ",", "NewPredicates", ",", "VecTy", ","], "ground_truth": ["NumElements", ")", ";"], "File": "MVETailPredication23", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49350, "Length": 177, "Cover_Rate": 0.7972972972972973} {"Template_token": ["", "DenseMap", "<", "Instruction", "*", ",", "Instruction", "*", ">", "NewPredicates", ";", "for", "(", "auto", "*", "I", ":", "MaskedInsts", ")", "{", "", "ID", "=", "I", "->", "getIntrinsicID", "(", ")", ";", "unsigned", "PredOp", "=", "ID", "==", "", "?", "", ":", "", ";", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "PredOp", ")", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "VectorType", "*", "VecTy", "=", "getVectorType", "(", "I", ")", ";", "Value", "*", "NumElements", "=", "ComputeElements", "(", "TripCount", ",", "VecTy", ")", ";", "if", "(", "!", "NumElements", ")", "continue", ";", "if", "(", "!", "isTailPredicate", "(", "Predicate", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*"], "ground_truth": ["Predicate", "<<", "", ")", ";"], "File": "MVETailPredication23", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49351, "Length": 139, "Cover_Rate": 0.6261261261261262} {"Template_token": ["", "if", "(", "!", "isTailPredicate", "(", "Predicate", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "InsertVCTPIntrinsic", "(", "Predicate", ",", "NewPredicates", ",", "VecTy", ",", "NumElements", ")", ";", "}", "ClonedVCTPInExitBlock", "=", "Cleanup", "(", "NewPredicates", ","], "ground_truth": ["Predicates", ",", "L", ")", ";"], "File": "MVETailPredication3", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49352, "Length": 72, "Cover_Rate": 0.32142857142857145} {"Template_token": ["", "bool", "MVETailPredication", "::", "IsPredicatedVectorLoop", "(", ")", "{", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "VectorType", "*", "VecTy", "=", "getVectorType", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits"], "ground_truth": ["(", ")", ";"], "File": "MVETailPredication5", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49353, "Length": 73, "Cover_Rate": 0.42196531791907516} {"Template_token": ["", "Instruction", "*", "Induction", "=", "nullptr", ";", "if", "(", "!", "match", "(", "V", ",", "m_ICmp", "(", "Pred", ",", "m_Instruction", "(", "Induction", ")", ",", "m_Instruction", "(", "Shuffle", ")", ")", ")", "||", "Pred", "!=", "ICmpInst", "::", "ICMP_ULE", "||", "!", "L", "->", "isLoopInvariant", "(", "Shuffle", ")", ")", "return", "false", ";", "Instruction", "*", "Insert", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Shuffle", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "BECount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "BECount", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "TripCount", "=", "nullptr", ";", "if", "(", "!", "match", "(", "BECount", ",", "m_Add", "(", "m_Value", "(", "TripCount", ")", ",", "m_AllOnes", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "TripCount", "!=", "NumElements", ")", "return", "false", ";", "Instruction", "*", "BroadcastSplat", "=", "nullptr", ";", "Constant", "*", "Const", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Induction", ",", "m_Add", "(", "m_Instruction", "(", "BroadcastSplat", ")", ",", "m_Constant", "(", "Const", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "Const", ")", ")", "{", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "{", "if", "(", "CDS", "->", "getElementAsInteger", "(", "i", ")", "!=", "i", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "if", "(", "!", "match", "(", "BroadcastSplat", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "IV", "=", "nullptr", ";", "if", "(", "!", "match", "(", "Insert", ",", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Instruction", "(", "IV", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "auto", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "IV", ")", ";", "if", "(", "!", "Phi", ")", "return", "false", ";", "Value", "*", "OnEntry", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "if", "(", "!", "match", "(", "OnEntry", ",", "m_Zero", "(", ")", ")", ")", "return", "false", ";", "Value", "*", "InLoop", "=", "Phi", "->", "getIncomingValueForBlock", "(", "L", "->", "getLoopLatch", "(", ")", ")", ";", "unsigned", "Lanes", "=", "cast", "<", "VectorType", ">", "(", "Insert", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";", "Instruction", "*", "LHS", "=", "nullptr", ";", "if", "(", "!", "match", "(", "InLoop", ",", "m_Add", "(", "m_Instruction", "(", "LHS", ")", ",", "m_SpecificInt", "(", "Lanes", ")", ")", ")", ")", "return", "false", ";", "return", "LHS", "=="], "ground_truth": ["Phi", ";"], "File": "MVETailPredication6", "Func": "isTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49354, "Length": 419, "Cover_Rate": 0.933184855233853} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "Predicate", "<<", "", ")", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "cast", "<", "Instruction", ">", "(", "Predicate", ")", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "", "VCTPID", ";", "switch", "(", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";"], "ground_truth": ["break", ";"], "File": "MVETailPredication6", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49355, "Length": 154, "Cover_Rate": 0.34606741573033706} {"Template_token": ["", "ConstantInt", "*", "ConstElemCount", "=", "nullptr", ";", "if", "(", "!", "SE", "->", "isLoopInvariant", "(", "EC", ",", "L", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "if", "(", "(", "ConstElemCount", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ElemCount", ")", ")", ")", "{", "ConstantInt", "*", "TC", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "TripCount", ")", ";", "if", "(", "!", "TC", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "", ")", ";", "return", "false", ";", "}", "uint64_t", "TC1", "=", "TC", "->", "getZExtValue", "(", ")", ";", "uint64_t", "TC2", "=", "(", "ConstElemCount", "->", "getZExtValue", "(", ")", "+", "VectorWidth", "-", "", ")", "/", "VectorWidth", ";", "if", "(", "TC1", "!=", "TC2", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "TC1", "<<", "", "<<", "TC2", "<<", "", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "ForceTailPredication", ")", "{", "auto", "*", "VW", "=", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ";", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "EC", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "", ")", ")", ")", ";", "auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "VW", ")", ";", "(", "void", ")", "TC", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "TC", "->", "dump"], "ground_truth": ["(", ")", ";"], "File": "MVETailPredication8", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49356, "Length": 232, "Cover_Rate": 0.34017595307917886} {"Template_token": ["", "}", "}", "}", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Dead", ";", "while", "(", "!", "MaybeDead", ".", "empty", "(", ")", ")", "{", "auto", "*", "I", "=", "MaybeDead", ".", "front", "(", ")", ";", "MaybeDead", ".", "remove", "(", "I", ")", ";", "if", "(", "I", "->", "hasNUsesOrMore", "(", "", ")", ")", "continue", ";", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "auto", "*", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "MaybeDead", ".", "insert", "(", "OpI", ")", ";", "Dead", ".", "insert", "(", "I", ")", ";", "}", "for", "(", "auto", "*", "I", ":", "Dead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", "->", "dump", "(", ")", ")", ";", "I", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "MVETailPredication", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49357, "Length": 121, "Cover_Rate": 0.38412698412698415} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "bool", "ClonedVCTPInExitBlock", "=", "false", ";", "for", "(", "auto", "&", "Pair", ":", "NewPredicates", ")", "{", "Instruction", "*", "OldPred", "=", "Pair", ".", "first", ";", "Instruction", "*", "NewPred", "=", "Pair", ".", "second", ";", "for", "(", "auto", "&", "I", ":", "*", "Exit", ")", "{", "if", "(", "I", ".", "isSameOperationAs", "(", "OldPred", ")", ")", "{", "Instruction", "*", "PredClone", "=", "NewPred", "->", "clone", "(", ")", ";", "PredClone", "->", "insertBefore", "(", "&", "I", ")", ";", "I", ".", "replaceAllUsesWith", "(", "PredClone", ")", ";", "MaybeDead", ".", "insert", "(", "&", "I", ")", ";", "ClonedVCTPInExitBlock", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "I", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "PredClone", "->", "dump", "(", ")", ")", ";", "break", ";", "}", "}", "}", "SmallPtrSet", "<", "Instruction", "*", ",", "", ">", "Dead", ";", "while", "(", "!", "MaybeDead", ".", "empty", "(", ")", ")", "{", "auto", "*", "I", "=", "MaybeDead", ".", "front", "(", ")", ";", "MaybeDead", ".", "remove", "(", "I", ")", ";", "if", "(", "I", "->", "hasNUsesOrMore", "(", "", ")", ")"], "ground_truth": ["continue", ";"], "File": "MVETailPredication", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49358, "Length": 179, "Cover_Rate": 0.5682539682539682} {"Template_token": ["", "Pass", "*", "llvm", "::", "createMVETailPredicationPass", "(", ")", "{", "return", "new", "MVETailPredication"], "ground_truth": ["(", ")", ";"], "File": "MVETailPredication", "Func": "createMVETailPredicationPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49359, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "Pass", "*", "llvm", "::", "createMVETailPredicationPass", "(", ")"], "ground_truth": ["{"], "File": "MVETailPredication", "Func": "createMVETailPredicationPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49360, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">"], "ground_truth": ["(", ")", ";"], "File": "MVETailPredication", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49361, "Length": 37, "Cover_Rate": 0.4625} {"Template_token": ["", "auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "TypeOp", ")", "->", "getType", "(", ")", ")", ";", "auto", "*", "VecTy", "=", "cast", "<", "FixedVectorType", ">", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "assert", "(", "VecTy", "&&", "", ")", ";", "return", "VecTy"], "ground_truth": [";"], "File": "MVETailPredication", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49362, "Length": 47, "Cover_Rate": 0.6266666666666667} {"Template_token": ["", "auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "TypeOp", ")", "->", "getType", "(", ")", ")", ";", "auto", "*", "VecTy", "=", "cast", "<", "FixedVectorType", ">", "(", "PtrTy"], "ground_truth": ["->", "getElementType", "(", ")", ")", ";"], "File": "MVETailPredication", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49363, "Length": 37, "Cover_Rate": 0.49333333333333335} {"Template_token": ["", "Type", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "", ")", ";", "Value", "*", "BTC", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "Builder", ".", "SetInsertPoint", "(", "L", "->", "getLoopPreheader", "(", ")", "->", "getTerminator", "(", ")", ")", ";", "Value", "*", "NumElements", "=", "getNumElements", "(", "L", "->", "getLoopPreheader", "(", ")", ",", "BTC", ")", ";", "Builder", ".", "SetInsertPoint", "(", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "PHINode", "*", "Processed", "=", "Builder", ".", "CreatePHI", "(", "Ty", ",", "", ")", ";", "Processed", "->", "addIncoming", "(", "NumElements", ",", "L", "->", "getLoopPreheader", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "ActiveLaneMask", ")", ";", "ConstantInt", "*", "Factor", "=", "ConstantInt", "::", "get", "(", "cast", "<", "IntegerType", ">", "(", "Ty", ")", ",", "VecTy", "->", "getNumElements", "(", ")", ")", ";", "", "VCTPID", ";", "switch", "(", "VecTy", "->", "getNumElements", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "case", "", ":", "VCTPID", "=", "", ";", "break", ";", "}", "Function", "*", "VCTP", "=", "", "(", "M", ",", "VCTPID", ")", ";", "Value", "*", "VCTPCall", "=", "Builder", ".", "CreateCall", "(", "VCTP", ",", "Processed"], "ground_truth": [")", ";"], "File": "MVETailPredication", "Func": "InsertVCTPIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49364, "Length": 200, "Cover_Rate": 0.5934718100890207} {"Template_token": ["", "static", "bool", "IsDecrement", "(", "Instruction", "&", "I", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "return", "false"], "ground_truth": [";"], "File": "MVETailPredication", "Func": "IsDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49365, "Length": 30, "Cover_Rate": 0.6122448979591837} {"Template_token": ["", "if", "(", "IsMasked", "(", "&", "I", ")", ")", "{", "FixedVectorType", "*", "VecTy", "=", "getVectorType", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "unsigned", "Lanes", "=", "VecTy", "->", "getNumElements", "(", ")", ";", "unsigned", "ElementWidth", "=", "VecTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "MaxWidth", "=", "TTI", "->", "getRegisterBitWidth", "(", "true", ")", ";", "if", "(", "Lanes", "*", "ElementWidth", ">", "MaxWidth", "||", "Lanes", "==", "MaxWidth", ")", "return", "false", ";", "MaskedInsts", ".", "push_back", "(", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", ";", "}", "else", "if", "(", "auto", "*", "Int", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "Int", "->", "getIntrinsicID", "(", ")", "==", "", ")", "continue", ";", "for", "(", "auto", "&", "U", ":", "Int", "->"], "ground_truth": ["args", "(", ")", ")", "{"], "File": "MVETailPredication", "Func": "IsPredicatedVectorLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49366, "Length": 125, "Cover_Rate": 0.6684491978609626} {"Template_token": ["", "return", "false", ";", "}", "auto", "*", "One", "=", "SE", "->", "getOne", "(", "TripCount", "->", "getType", "(", ")", ")", ";", "auto", "*", "ElementCount", "=", "SE", "->", "getAddExpr", "(", "BTC", ",", "One", ")", ";", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "ElementCount", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "", ")", ")", ")", ";", "auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ")", ";", "ConstantRange", "RangeCeil", "=", "SE", "->", "getSignedRange", "(", "Ceil", ")", ";", "ConstantRange", "RangeTC", "=", "SE", "->", "getSignedRange", "(", "TC", ")", ";", "if", "(", "!", "RangeTC", ".", "isSingleElement", "(", ")", ")", "{", "auto", "ZeroRange", "=", "ConstantRange", "(", "APInt", "(", "TripCount", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ",", "", ")", ")", ";", "RangeTC", "=", "RangeTC", ".", "unionWith", "(", "ZeroRange", ")", ";", "}", "if", "(", "!", "RangeTC", ".", "contains", "(", "RangeCeil", ")", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "auto", "*", "IV", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "auto", "*", "IVExpr", "=", "SE", "->", "getSCEV", "(", "IV", ")", ";", "auto", "*", "AddExpr", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "IVExpr", ")", ";", "if", "(", "!", "AddExpr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "IVExpr", "->", "dump", "(", ")", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MVETailPredication", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49367, "Length": 238, "Cover_Rate": 0.4358974358974359} {"Template_token": ["", "auto", "*", "BTC", "=", "SE", "->", "getSCEV", "(", "BackedgeTakenCount", ")", ";", "if", "(", "!", "llvm", "::", "cannotBeMaxInLoop", "(", "BTC", ",", "L", ",", "*", "SE", ",", "false", ")", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "BTC", "->", "dump", "(", ")", ")", ";", "return", "false", ";", "}", "auto", "*", "TC", "=", "SE", "->", "getSCEV", "(", "TripCount", ")", ";", "unsigned", "SizeInBits", "=", "TripCount", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "auto", "Diff", "=", "APInt", "(", "SizeInBits", ",", "~", "", ")", "-", "APInt", "(", "SizeInBits", ",", "VectorWidth", ")", ";", "uint64_t", "MaxMinusVW", "=", "Diff", ".", "getZExtValue", "(", ")", ";", "uint64_t", "UpperboundTC", "=", "SE", "->", "getSignedRange", "(", "TC", ")", ".", "getUpper", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "UpperboundTC", ">", "MaxMinusVW", "&&", "!", "ForceTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "", ";", "dbgs", "(", ")", "<<", "UpperboundTC", "<<", "", "<<", "MaxMinusVW", "<<", "", ";", ")", ";", "return", "false", ";", "}", "auto", "*", "One", "=", "SE", "->", "getOne", "(", "TripCount", "->", "getType", "(", ")", ")", ";", "auto", "*", "ElementCount", "=", "SE", "->", "getAddExpr", "(", "BTC", ",", "One", ")", ";", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "ElementCount", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "", ")", ")", ")", ";", "auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ","], "ground_truth": ["VectorWidth", ")", ")", ")", ";"], "File": "MVETailPredication", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49368, "Length": 250, "Cover_Rate": 0.45787545787545786} {"Template_token": ["", "IRBuilder", "<", ">", "Builder", "(", "ActiveLaneMask", "->", "getParent", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";", "Value", "*", "Index", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "Value", "*", "SplatIndex", "=", "Builder", ".", "CreateVectorSplat", "(", "VectorWidth", ",", "Index", ",", "", ")", ";", "SmallVector", "<", "Constant", "*", ",", "", ">", "Indices", ";", "for", "(", "int", "i", "=", "", ";", "i", "<", "VectorWidth", ";", "++", "i", ")", "Indices", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Index", "->", "getType", "(", ")", ",", "i", ")", ")", ";", "Constant", "*", "CV", "=", "ConstantVector", "::", "get", "(", "Indices", ")", ";", "Value", "*", "Induction", "=", "Builder", ".", "CreateAdd", "(", "SplatIndex", ",", "CV", ",", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SplatIndex", "<<", "", ";", "dbgs", "(", ")", "<<", "", "<<", "*", "Induction", "<<", "", ")", ";", "auto", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "auto", "*", "BTC", "=", "ActiveLaneMask", "->", "getOperand", "(", "", ")", ";", "Value", "*", "SplatBTC", "=", "nullptr", ";", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BTC", ")", ")", "{", "Builder", ".", "SetInsertPoint", "(", "Preheader", "->", "getTerminator", "(", ")", ")", ";", "SplatBTC", "=", "Builder", ".", "CreateVectorSplat", "(", "VectorWidth", ",", "C", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "SplatBTC", "<<", "", ")", ";", "}", "else", "{", "Instruction", "*", "InsertElem", ";", "for", "(", "auto", "&", "V", ":", "*", "Preheader", ")", "{", "InsertElem", "=", "dyn_cast", "<", "InsertElementInst", ">", "(", "&", "V", ")", ";", "if", "(", "!", "InsertElem", ")", "continue", ";", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "InsertElem", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "if", "(", "InsertElem", "->", "getOperand", "(", "", ")", "!=", "BTC", "||", "CI", "->", "getSExtValue", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "(", "SplatBTC", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "*", "InsertElem", "->", "users", "(", ")", ".", "begin", "(", ")", ")", ")", ")", "break", ";", "}", "}", "if", "(", "!", "SplatBTC", ")", "{", "Builder", ".", "SetInsertPoint", "(", "Preheader", "->", "getTerminator", "(", ")", ")", ";", "Value", "*", "Undef", "=", "UndefValue", "::", "get", "(", "FixedVectorType", "::", "get", "(", "BTC", "->", "getType", "(", ")", ","], "ground_truth": ["VectorWidth", ")", ")", ";"], "File": "MVETailPredication", "Func": "RevertActiveLaneMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49369, "Length": 358, "Cover_Rate": 0.7103174603174603} {"Template_token": ["", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!", "Setup", ")", "{", "if", "(", "!", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", "return", "false", ";", "Setup", "=", "FindLoopIterations", "(", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", ";", "if", "(", "!", "Setup", ")", "return", "false", ";", "}", "IntrinsicInst", "*", "Decrement", "=", "nullptr", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "IsDecrement", "(", "I", ")", ")", "{", "Decrement", "=", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Decrement", ")", "return", "false", ";", "ClonedVCTPInExitBlock", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "L", "<<", "*", "Setup", "<<", "", "<<", "*", "Decrement", "<<", "", ")", ";", "if", "(", "TryConvert", "(", "Setup", "->", "getArgOperand", "("], "ground_truth": ["", ")", ")", ")", "{"], "File": "MVETailPredication", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49370, "Length": 212, "Cover_Rate": 0.41325536062378165} {"Template_token": ["", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "auto", "*", "TLIP", "=", "getAnalysisIfAvailable", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "TLI", "=", "TLIP", "?", "&", "TLIP", "->", "getTLI", "(", "*", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ")", ":", "nullptr", ";", "DL", "=", "&", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "this", "->", "L", "=", "L", ";", "ActiveLaneMask", "=", "nullptr", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "", "||", "ID", "==", "", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!", "Setup", ")", "{", "if", "(", "!", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", "return", "false", ";", "Setup", "=", "FindLoopIterations", "(", "Preheader", "->"], "ground_truth": ["getSinglePredecessor", "(", ")", ")", ";"], "File": "MVETailPredication", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49371, "Length": 283, "Cover_Rate": 0.5516569200779727} {"Template_token": ["", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "ActiveLaneMask", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Predicate", ")", ";", "if", "(", "!", "ActiveLaneMask", "||", "ActiveLaneMask", "->", "getIntrinsicID", "(", ")", "!=", "", ")", "continue", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "ActiveLaneMask", "<<", "", ")", ";", "VecTy", "=", "getVectorType", "(", "I", ")", ";", "if", "(", "!", "IsSafeActiveMask", "(", "TripCount", ",", "VecTy", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "InsertVCTPIntrinsic", "(", "ActiveLaneMask", ",", "TripCount"], "ground_truth": [",", "VecTy", ",", "NewPredicates", ")", ";"], "File": "MVETailPredication", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49372, "Length": 111, "Cover_Rate": 0.4847161572052402} {"Template_token": ["", "for", "(", "auto", "*", "I", ":", "MaskedInsts", ")", "{", "unsigned", "PredOp", "=", "I", "->", "getIntrinsicID", "(", ")", "==", "", "?", "", ":", "", ";", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", "->", "getArgOperand", "(", "PredOp", ")", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "ActiveLaneMask", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Predicate", ")", ";", "if", "(", "!", "ActiveLaneMask", "||", "ActiveLaneMask", "->", "getIntrinsicID", "(", ")", "!=", ""], "ground_truth": [")", "continue", ";"], "File": "MVETailPredication", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49373, "Length": 80, "Cover_Rate": 0.34934497816593885} {"Template_token": ["", "return", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI"], "ground_truth": [".", "getOpcode", "(", ")", "==", "", ";"], "File": "MVETailPredUtils2", "Func": "isLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49374, "Length": 33, "Cover_Rate": 0.6346153846153846} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "UseCmp", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", ""], "ground_truth": [")", ";"], "File": "MVETailPredUtils2", "Func": "RevertWhileLoopStartLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49375, "Length": 143, "Cover_Rate": 0.5257352941176471} {"Template_token": ["", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "", ")", ";", "if", "(", "UseCmp", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand"], "ground_truth": ["(", "", ")", ")", ";"], "File": "MVETailPredUtils2", "Func": "RevertWhileLoopStartLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49376, "Length": 124, "Cover_Rate": 0.45588235294117646} {"Template_token": ["", "static", "inline", "bool", "isLoopStart", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "", "||", "MI", ".", "getOpcode", "(", ")", "=="], "ground_truth": ["", "||", "MI", ".", "getOpcode", "(", ")", "==", "", ";"], "File": "MVETailPredUtils3", "Func": "isLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49377, "Length": 35, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MI", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "MVETailPredUtils3", "Func": "RevertWhileLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49378, "Length": 69, "Cover_Rate": 0.44805194805194803} {"Template_token": ["", "assert", "(", "isWhileLoopStart", "(", "MI", ")", "&&", "", ")", ";", "unsigned", "Op", "=", "MI", ".", "getOpcode", "(", ")"], "ground_truth": ["==", "", "?", "", ":", "", ";"], "File": "MVETailPredUtils", "Func": "getWhileLoopStartTargetBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49379, "Length": 25, "Cover_Rate": 0.49019607843137253} {"Template_token": ["", "static", "inline", "bool", "isDoLoopStart", "(", "const", "MachineInstr", "&", "MI"], "ground_truth": [")", "{"], "File": "MVETailPredUtils", "Func": "isDoLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49380, "Length": 11, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "inline", "bool", "isLoopStart", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "isDoLoopStart", "(", "MI", ")", "||", "isWhileLoopStart"], "ground_truth": ["(", "MI", ")", ";"], "File": "MVETailPredUtils", "Func": "isLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49381, "Length": 22, "Cover_Rate": 0.9565217391304348} {"Template_token": ["", "return", "isDoLoopStart", "(", "MI", ")"], "ground_truth": ["||", "isWhileLoopStart", "(", "MI", ")", ";"], "File": "MVETailPredUtils", "Func": "isLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49382, "Length": 11, "Cover_Rate": 0.4782608695652174} {"Template_token": ["", "inline", "void", "RevertDoLoopStart", "(", "MachineInstr", "*", "MI", ",", "const", "TargetInstrInfo", "*", "TII", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->"], "ground_truth": ["getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "MVETailPredUtils", "Func": "RevertDoLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49383, "Length": 73, "Cover_Rate": 0.8690476190476191} {"Template_token": ["", "MIB", ".", "addReg", "(", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "("], "ground_truth": ["", ")", ";"], "File": "MVETailPredUtils", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49384, "Length": 58, "Cover_Rate": 0.3473053892215569} {"Template_token": ["", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "addMBB", "(", "getWhileLoopStartTargetBB", "(", "*", "MI", ")", ")", ";", "MIB", ".", "addImm", "(", "", ")", ";", "MIB", ".", "addReg"], "ground_truth": ["(", "", ")", ";"], "File": "MVETailPredUtils", "Func": "RevertWhileLoopStartLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49385, "Length": 94, "Cover_Rate": 0.3321554770318021} {"Template_token": ["", "if", "(", "Visited", ".", "count", "(", "MBB", ")", ")", "continue", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "!", "IsInvalidTPInstruction", "(", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "PreHeader", ",", "PreHeader", "->", "getFirstTerminator", "(", ")", ",", "LoopStart", "->", "getDebugLoc", "("], "ground_truth": [")", ",", "TII", "->", "get", "(", "", ")", ")", ";"], "File": "MVETPAndVPTOptimisationsPass3", "Func": "CheckForLRUseInPredecessors", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49386, "Length": 70, "Cover_Rate": 0.3286384976525822} {"Template_token": ["", "MachineInstr", "*", "MVETPAndVPTOptimisations", "::", "CheckForLRUseInPredecessors", "(", "MachineBasicBlock", "*", "PreHeader", ",", "MachineInstr", "*", "LoopStart", ")", "{", "SmallVector", "<", "MachineBasicBlock", "*", ">", "Worklist", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "", ">", "Visited", ";", "Worklist", ".", "push_back", "(", "PreHeader", ")", ";", "Visited", ".", "insert", "(", "LoopStart", "->", "getParent", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "Visited", ".", "count", "(", "MBB", ")", ")", "continue", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "!", "IsInvalidTPInstruction", "(", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "PreHeader", ",", "PreHeader", "->", "getFirstTerminator", "(", ")", ",", "LoopStart", "->", "getDebugLoc", "(", ")", ",", "TII"], "ground_truth": ["->", "get", "(", "", ")", ")", ";"], "File": "MVETPAndVPTOptimisationsPass3", "Func": "CheckForLRUseInPredecessors", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49387, "Length": 139, "Cover_Rate": 0.6525821596244131} {"Template_token": ["", "MachineInstr", "*", "LoopEnd", ",", "*", "LoopPhi", ",", "*", "LoopStart", ",", "*", "LoopDec", ";", "if", "(", "!", "findLoopComponents", "(", "ML", ",", "MRI", ",", "LoopStart", ",", "LoopPhi", ",", "LoopDec", ",", "LoopEnd", ")", ")", "return", "false", ";", "if", "(", "LoopDec", "!=", "LoopEnd", "||", "LoopStart", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "VCTPs", ";", "for", "(", "MachineBasicBlock", "*", "BB", ":", "ML", "->", "blocks", "(", ")", ")", "for", "(", "MachineInstr", "&", "MI", ":", "*", "BB", ")", "if", "(", "isVCTP", "(", "&", "MI", ")", ")", "VCTPs", ".", "push_back", "(", "&", "MI", ")", ";", "if", "(", "VCTPs", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "FirstVCTP", "=", "*", "VCTPs", ".", "begin", "(", ")", ";", "for", "(", "MachineInstr", "*", "VCTP", ":", "VCTPs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VCTP", ")", ";", "if", "(", "VCTP", "->", "getOpcode", "(", ")", "!=", "FirstVCTP", "->", "getOpcode", "(", ")", "||", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "FirstVCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "Register", "CountReg", "=", "FirstVCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "CountReg", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "Phi", "=", "LookThroughCOPY", "(", "MRI", "->", "getVRegDef", "(", "CountReg", ")", ",", "MRI", ")", ";", "if", "(", "!", "Phi", "||", "Phi", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "PHI", "||", "Phi", "->", "getNumOperands", "(", ")", "!=", "", "||", "(", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", "&&", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "CountReg", "=", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", "?", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "LoopStart", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "LoopStart", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "(", "InsertPt", "!=", "MBB", "->", "end", "(", ")", "&&", "!", "DT", "->", "dominates", "(", "&", "*", "InsertPt", ",", "&", "Use", ")", ")", "||", "!", "DT", "->", "dominates", "(", "ML", "->", "getHeader", "(", ")", ",", "Use", ".", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineInstrBuilder", "MI", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "LoopStart", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add"], "ground_truth": ["(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "CountReg", ")", ";"], "File": "MVETPAndVPTOptimisationsPass3", "Func": "ConvertTailPredLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49388, "Length": 518, "Cover_Rate": 0.856198347107438} {"Template_token": ["", "if", "(", "llvm", "::", "is_contained", "(", "ExpectedUsers", ",", "&", "MI", ")", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "COPY", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "return", "false", ";", "}", "Worklist", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Copies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "return", "true", ";", "}", ";", "if", "(", "!", "CheckUsers", "(", "PhiReg", ",", "{", "LoopDec", "}", ",", "MRI", ")", "||", "!", "CheckUsers", "(", "DecReg", ",", "{", "LoopPhi", ",", "LoopEnd", "}", ",", "MRI", ")", "||", "!", "CheckUsers", "(", "StartReg", ",", "{", "LoopPhi", "}", ",", "MRI", ")", ")", "{", "if", "(", "LoopStart", "->", "getOpcode", "(", ")", "==", "", ")", "{", "RevertWhileLoopStartLR", "(", "LoopStart", ",", "TII", ")", ";", "RevertLoopDec", "(", "LoopDec", ",", "TII", ")", ";", "RevertLoopEnd", "(", "LoopEnd", ",", "TII", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "MRI", "->", "constrainRegClass", "(", "StartReg", ",", "&", "", ")", ";", "MRI", "->", "constrainRegClass", "(", "PhiReg", ",", "&", "", ")", ";", "MRI", "->", "constrainRegClass", "(", "DecReg", ",", "&", "", ")", ";", "if", "(", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", ")", "{", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "StartReg", ")", ";", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DecReg", ")", ";", "}", "else", "{", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "StartReg", ")", ";", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DecReg", ")", ";", "}", "SmallVector", "<", "MachineOperand", ",", "", ">", "Cond", ";", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "if", "(", "!", "TII", "->", "analyzeBranch", "(", "*", "LoopEnd", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ",", "Cond", ")", "&&", "!", "FBB", ")", "{", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "LoopEnd", "->", "getParent"], "ground_truth": ["(", ")", "->", "getIterator", "(", ")", ";"], "File": "MVETPAndVPTOptimisationsPass4", "Func": "MergeLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49389, "Length": 332, "Cover_Rate": 0.41708542713567837} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MachineLoopInfo", "*", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineDominatorTree", "*", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineLoop", "*", "ML", ":", "MLI", "->", "getBase", "(", ")", ".", "getLoopsInPreorder", "(", ")", ")", "{", "Modified", "|=", "LowerWhileLoopStart", "(", "ML", ")", ";", "Modified", "|=", "MergeLoopEnd", "(", "ML", ")", ";", "Modified", "|=", "ConvertTailPredLoop", "(", "ML", ",", "DT", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "Modified", "|=", "HintDoLoopStartReg", "(", "MBB", ")", ";", "Modified", "|=", "ReplaceConstByVPNOTs", "(", "MBB", ",", "DT", ")", ";", "Modified", "|=", "ReplaceVCMPsByVPNOTs", "("], "ground_truth": ["MBB", ")", ";"], "File": "MVETPAndVPTOptimisationsPass4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49390, "Length": 179, "Cover_Rate": 0.8248847926267281} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineLoop", "*", "ML", ":", "MLI", "->", "getBase", "(", ")", ".", "getLoopsInPreorder", "(", ")", ")", "{", "Modified", "|=", "LowerWhileLoopStart", "(", "ML", ")", ";", "Modified", "|=", "MergeLoopEnd", "(", "ML", ")", ";", "Modified", "|=", "ConvertTailPredLoop", "(", "ML", ",", "DT", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "Modified", "|=", "HintDoLoopStartReg", "(", "MBB", ")", ";", "Modified", "|=", "ReplaceConstByVPNOTs", "(", "MBB", ",", "DT", ")", ";", "Modified", "|=", "ReplaceVCMPsByVPNOTs", "(", "MBB", ")", ";", "Modified", "|=", "ReduceOldVCCRValueUses", "(", "MBB", ")", ";", "Modified", "|=", "ConvertVPSEL", "(", "MBB", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return"], "ground_truth": ["Modified", ";"], "File": "MVETPAndVPTOptimisationsPass4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49391, "Length": 124, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "MVETPAndVPTOptimisationsPass", "Func": "CanHaveSwappedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49392, "Length": 36, "Cover_Rate": 0.4090909090909091} {"Template_token": ["", "static", "bool", "CanHaveSwappedOperands", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "MVETPAndVPTOptimisationsPass", "Func": "CanHaveSwappedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49393, "Length": 57, "Cover_Rate": 0.6477272727272727} {"Template_token": ["", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "Visited", ".", "count", "(", "MBB", ")", ")", "continue", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "!", "IsInvalidTPInstruction", "(", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "PreHeader", ",", "PreHeader", "->", "getFirstTerminator", "(", ")", ",", "LoopStart", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ";", "LoopStart", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "RevertWhileLoopStartLR", "(", "LoopStart", ",", "TII", ",", "", ",", "true", ")", ";", "return", "MIB", ";", "}", "Visited", ".", "insert", "(", "MBB", ")"], "ground_truth": [";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "CheckForLRUseInPredecessors", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49394, "Length": 148, "Cover_Rate": 0.6577777777777778} {"Template_token": ["", "Worklist", ".", "push_back", "(", "PreHeader", ")", ";", "Visited", ".", "insert", "(", "LoopStart", "->", "getParent", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "Visited", ".", "count", "(", "MBB", ")", ")", "continue", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "!", "IsInvalidTPInstruction", "(", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "PreHeader", ",", "PreHeader", "->", "getFirstTerminator", "(", ")", ",", "LoopStart", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ";", "LoopStart", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "RevertWhileLoopStartLR", "(", "LoopStart", ",", "TII", ",", "", ",", "true", ")", ";", "return", "MIB", ";", "}", "Visited", ".", "insert", "(", "MBB", ")", ";", "for", "(", "auto", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "Worklist", ".", "push_back", "(", "Pred", ")", ";", "}", "return"], "ground_truth": ["LoopStart", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "CheckForLRUseInPredecessors", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49395, "Length": 189, "Cover_Rate": 0.84} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DeadInstructions", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ".", "instrs", "(", ")", ")", "{", "if", "(", "isVCTP", "(", "&", "MI", ")", ")", "{", "HasVCTP", "=", "true", ";", "continue", ";", "}", "if", "(", "!", "HasVCTP", "||", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "(", "void", ")", "MIBuilder", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ")", ";", "DeadInstructions", ".", "push_back", "("], "ground_truth": ["&", "MI", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "ConvertVPSEL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49396, "Length": 176, "Cover_Rate": 0.7963800904977375} {"Template_token": ["", "bool", "HasVCTP", "=", "false", ";", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "DeadInstructions", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ".", "instrs", "(", ")", ")", "{", "if", "(", "isVCTP", "(", "&", "MI", ")", ")", "{", "HasVCTP", "=", "true", ";", "continue", ";", "}", "if", "(", "!", "HasVCTP", "||", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "(", "void", ")", "MIBuilder", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "MI", ")", ";", "}", "for", "(", "MachineInstr", "*", "DeadInstruction", ":", "DeadInstructions", ")", "DeadInstruction", "->", "eraseFromParent", "(", ")", ";", "return", "!", "DeadInstructions", ".", "empty", "("], "ground_truth": [")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "ConvertVPSEL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49397, "Length": 204, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createMVETPAndVPTOptimisationsPass", "(", ")", "{", "return", "new", "MVETPAndVPTOptimisations", "("], "ground_truth": [")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "createMVETPAndVPTOptimisationsPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49398, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "("], "ground_truth": [")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49399, "Length": 37, "Cover_Rate": 0.6851851851851852} {"Template_token": ["", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<"], "ground_truth": ["MachineDominatorTree", ">", "(", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49400, "Length": 18, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "static", "", "GetCondCode", "(", "MachineInstr", "&", "Instr", ")", "{", "assert", "(", "IsVCMP", "(", "Instr", ".", "getOpcode", "(", ")", ")", "&&", "", ")", ";", "return", "", "(", "Instr", ".", "getOperand", "(", "", ")", ".", "getImm"], "ground_truth": ["(", ")", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "GetCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49401, "Length": 38, "Cover_Rate": 0.8837209302325582} {"Template_token": ["", "return", "MI", ".", "isCall", "(", ")"], "ground_truth": ["||", "isLoopStart", "(", "MI", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "IsInvalidTPInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49402, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "return", "MI", ".", "isCall", "(", ")", "||", "isLoopStart"], "ground_truth": ["(", "MI", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "IsInvalidTPInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49403, "Length": 12, "Cover_Rate": 0.5454545454545454} {"Template_token": ["", "return", "VCMPOpcodeToVPT", "(", "Opcode"], "ground_truth": [")", "!=", "", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "IsVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49404, "Length": 8, "Cover_Rate": 0.47058823529411764} {"Template_token": ["", "static", "bool", "IsVPNOTEquivalent", "(", "MachineInstr", "&", "Cond", ",", "MachineInstr", "&", "Prev", ")", "{", "assert", "(", "IsVCMP", "(", "Cond", ".", "getOpcode", "(", ")", ")", "&&", "IsVCMP", "(", "Prev", ".", "getOpcode", "(", ")", ")", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "!=", "Prev", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "MachineOperand", "&", "CondOP1", "=", "Cond", ".", "getOperand", "(", "", ")", ",", "&", "CondOP2", "=", "Cond"], "ground_truth": [".", "getOperand", "(", "", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "IsVPNOTEquivalent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49405, "Length": 72, "Cover_Rate": 0.3850267379679144} {"Template_token": ["", "static", "bool", "IsWritingToVCCR", "(", "MachineInstr", "&", "Instr", ")", "{", "if", "(", "Instr", ".", "getNumOperands", "(", ")", "==", "", ")", "return", "false", ";", "MachineOperand", "&", "Dst", "=", "Instr", ".", "getOperand", "(", "", ")", ";", "if", "(", "!", "Dst", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "if", "(", "!", "DstReg", ".", "isVirtual", "(", ")"], "ground_truth": [")", "return", "false", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "IsWritingToVCCR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49406, "Length": 66, "Cover_Rate": 0.6111111111111112} {"Template_token": ["", "static", "MachineInstr", "*", "LookThroughCOPY", "(", "MachineInstr", "*", "MI", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "while", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "MI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "return"], "ground_truth": ["MI", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "LookThroughCOPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49407, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "static", "MachineInstr", "*", "LookThroughCOPY", "(", "MachineInstr", "*", "MI", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "while", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "MI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "return", "MI"], "ground_truth": [";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "LookThroughCOPY", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49408, "Length": 64, "Cover_Rate": 0.9846153846153847} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "ML", "->", "getHeader", "(", ")", "->", "getName", "(", ")", "<<", "", ")", ";", "MachineInstr", "*", "LoopEnd", ",", "*", "LoopPhi", ",", "*", "LoopStart", ",", "*", "LoopDec", ";", "if", "(", "!", "findLoopComponents", "(", "ML", ",", "MRI", ",", "LoopStart", ",", "LoopPhi", ",", "LoopDec", ",", "LoopEnd", ")", ")", "return", "false", ";", "if", "(", "LoopStart", "->", "getOpcode", "(", ")", "!=", "", ")", "return", "false", ";", "Register", "LR", "=", "LoopStart", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "auto", "WLSIt", "=", "find_if", "(", "MRI", "->", "use_nodbg_instructions", "(", "LR", ")", ",", "[", "]", "(", "auto", "&", "MI", ")", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "", ";", "}", ")", ";", "if", "(", "!", "MergeEndDec", "||", "WLSIt", "==", "MRI", "->", "use_instr_nodbg_end", "(", ")", ")", "{", "RevertWhileLoopSetup", "(", "LoopStart", ",", "TII", ")", ";", "RevertLoopDec", "(", "LoopStart", ",", "TII", ")", ";", "RevertLoopEnd", "(", "LoopStart", ",", "TII", ")", ";", "return", "true", ";", "}", "MachineInstrBuilder", "MI", "=", "BuildMI", "(", "*", "WLSIt", "->", "getParent", "(", ")", ",", "*", "WLSIt", ",", "WLSIt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "LR", ")", ".", "add", "(", "LoopStart", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "WLSIt", "->", "getOperand", "(", "", ")", ")", ";", "(", "void", ")", "MI", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ".", "getInstr", "(", ")", ")", ";", "WLSIt", "->", "eraseFromParent"], "ground_truth": ["(", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "LowerWhileLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49409, "Length": 231, "Cover_Rate": 0.8988326848249028} {"Template_token": ["", "if", "(", "MachineOperand", "*", "MO", "=", "Iter", "->", "findRegisterUseOperand", "(", "VPNOTOperand", ",", "true", ")", ")", "{", "VPNOTOperandKiller", "=", "MO", ";", "}", "if", "(", "Iter", "->", "findRegisterUseOperandIdx", "(", "Reg", ")", "!=", "-", "", ")", "{", "MustMove", "=", "true", ";", "continue", ";", "}", "if", "(", "Iter", "->", "findRegisterUseOperandIdx", "(", "VPNOTResult", ")", "==", "-", "", ")", "continue", ";", "HasUser", "=", "true", ";", "if", "(", "!", "MustMove", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VPNOT", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Iter", "->", "dump", "(", ")", ")", ";", "MBB", ".", "splice", "(", "Iter", ",", "&", "MBB", ",", "VPNOT", "."], "ground_truth": ["getIterator", "(", ")", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "MoveVPNOTBeforeFirstUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49410, "Length": 109, "Cover_Rate": 0.4560669456066946} {"Template_token": ["", "return", "new", "MVEVPTBlock"], "ground_truth": ["(", ")", ";"], "File": "MVEVPTBlockPass (2)", "Func": "createMVEVPTBlockPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49411, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "modifiesRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "if", "(", "CmpMI", "->", "readsRegister", "(", "", ",", "TRI", ")", ")", "break", ";", "}", "if", "(", "CmpMI", "==", "MI", ")", "return", "nullptr", ";", "NewOpcode", "=", "VCMPOpcodeToVPT", "(", "CmpMI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpcode", "==", "", ")"], "ground_truth": ["return", "nullptr", ";"], "File": "MVEVPTBlockPass (2)", "Func": "findVCMPToFoldIntoVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49412, "Length": 59, "Cover_Rate": 0.34502923976608185} {"Template_token": ["", "static", "", "GetInitialBlockMask", "(", "unsigned", "BlockSize", ")", "{", "switch", "(", "BlockSize", ")", "{", "case", "", ":", "return", "", "::", "T", ";", "case", "", ":", "return", "", "::", "TT", ";", "case", "", ":", "return", "", "::", "TTT", ";", "case", ""], "ground_truth": [":"], "File": "MVEVPTBlockPass (2)", "Func": "GetInitialBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49413, "Length": 40, "Cover_Rate": 0.625} {"Template_token": ["", "static", "", "GetInitialBlockMask", "(", "unsigned", "BlockSize", ")", "{", "switch", "(", "BlockSize", ")", "{", "case", "", ":", "return", "", "::"], "ground_truth": ["T", ";"], "File": "MVEVPTBlockPass (2)", "Func": "GetInitialBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49414, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "StringRef", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "MVEVPTBlockPass (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49415, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "", "BlockMask", "=", "CreateVPTBlock", "(", "MBIter", ",", "EndIter", ",", "DeadInstructions", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "unsigned", ")", "BlockMask", "<<", "", ")", ";", "if", "(", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "for", "(", "MachineInstr", "&", "MII", ":", "make_range", "(", "VCMP", "->", "getIterator", "(", ")", ",", "MI", "->", "getIterator", "(", ")", ")", ")", "{", "MII", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "MII", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "}", "VCMP", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "}", "for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstructions", ")", "DeadMI", "->", "eraseFromParent", "("], "ground_truth": [")", ";"], "File": "MVEVPTBlockPass (2)", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49416, "Length": 240, "Cover_Rate": 0.6169665809768637} {"Template_token": ["", "static", "bool", "IsVPRDefinedOrKilledByBlock", "(", "MachineBasicBlock", "::", "iterator", "Iter", ",", "MachineBasicBlock", "::", "iterator", "End", ")", "{", "for", "(", ";", "Iter", "!=", "End", ";", "++", "Iter", ")", "if", "(", "Iter", "->", "definesRegister", "(", ""], "ground_truth": [")", "||", "Iter", "->", "killsRegister", "(", "", ")", ")", "return", "true", ";"], "File": "MVEVPTBlockPass (2)", "Func": "IsVPRDefinedOrKilledByBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49417, "Length": 44, "Cover_Rate": 0.8461538461538461} {"Template_token": ["", "bool", "MVEVPTBlock", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "Subtarget", "&", "STI", "=", "Fn", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertVPTBlocks", "(", "MBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", ")", ";"], "File": "MVEVPTBlockPass (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49418, "Length": 115, "Cover_Rate": 0.9663865546218487} {"Template_token": ["", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'"], "ground_truth": [")", ";"], "File": "MVEVPTBlockPass (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49419, "Length": 62, "Cover_Rate": 0.5210084033613446} {"Template_token": ["", "Register", "PredReg", ";", "NumInstrsSteppedOver", "=", "", ";", "while", "(", "Iter", "!=", "EndIter", ")", "{", "if", "(", "Iter", "->", "isDebugInstr", "(", ")", ")", "{", "++", "Iter", ";", "continue", ";", "}", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "Iter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "==", "", "||", "MaxSteps", "==", "", ")", "break", ";", "--", "MaxSteps"], "ground_truth": [";"], "File": "MVEVPTBlockPass (2)", "Func": "StepOverPredicatedInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49420, "Length": 63, "Cover_Rate": 0.504} {"Template_token": ["", "int", "VPTInstCnt", "=", "", ";", "", "NextPred", ";", "++", "MBIter", ";", "while", "(", "MBIter", "!=", "EndIter", "&&", "VPTInstCnt", "<", "", ")", "{", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "!=", "Pred", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MBIter", "->", "dump", "(", ")", ")", ";", "++", "VPTInstCnt", ";", "++", "MBIter", ";", "}", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ";", "switch", "(", "VPTInstCnt", ")", "{", "case", "", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "T", ")", ";", "break", ";", "case", "", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue"], "ground_truth": ["::", "TT", ")", ";"], "File": "MVEVPTBlockPass10", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49421, "Length": 122, "Cover_Rate": 0.3885350318471338} {"Template_token": ["", "if", "(", "!", "RDA", "->", "hasSameReachingDef", "(", "Def", ",", "MI", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "||", "!", "RDA", "->", "hasSameReachingDef", "(", "Def", ",", "MI", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "return", "Def"], "ground_truth": [";"], "File": "MVEVPTBlockPass12", "Func": "findVCMPToFoldIntoVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49422, "Length": 50, "Cover_Rate": 0.45045045045045046} {"Template_token": ["", "auto", "*", "Def", "=", "RDA", "->", "getReachingMIDef", "(", "MI", ",", "", ")", ";", "if", "(", "!", "Def", ")", "return", "nullptr", ";", "if", "(", "!", "(", "NewOpcode", "=", "VCMPOpcodeToVPT", "(", "Def", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "nullptr", ";", "if", "(", "!", "RDA", "->", "hasSameReachingDef", "(", "Def", ",", "MI", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "||", "!", "RDA", "->", "hasSameReachingDef", "(", "Def", ",", "MI", ",", "Def", "->", "getOperand", "(", "", ")", ".", "getReg", "("], "ground_truth": [")", ")", ")", "return", "nullptr", ";"], "File": "MVEVPTBlockPass12", "Func": "findVCMPToFoldIntoVPST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49423, "Length": 87, "Cover_Rate": 0.7837837837837838} {"Template_token": ["", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "ReachingDefAnalysis", ">"], "ground_truth": ["(", ")", ";"], "File": "MVEVPTBlockPass12", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49424, "Length": 25, "Cover_Rate": 0.7575757575757576} {"Template_token": ["", "BlockMask", "=", "VPTMaskValue", "::", "TTTT", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "RDA", ",", "NewOpcode", ")", ";", "if", "(", "VCMP", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "VCMP", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";", "}", "finalizeBundle", "(", "Block", ",", "MachineBasicBlock", "::", "instr_iterator", "(", "MIBuilder", ".", "getInstr", "(", ")", ")", ",", "MBIter"], "ground_truth": [")", ";"], "File": "MVEVPTBlockPass12", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49425, "Length": 170, "Cover_Rate": 0.40189125295508277} {"Template_token": ["", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false"], "ground_truth": [";"], "File": "MVEVPTBlockPass12", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49426, "Length": 69, "Cover_Rate": 0.5476190476190477} {"Template_token": ["", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertVPTBlocks", "(", "MBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "("], "ground_truth": [")", "<<", "", ")", ";"], "File": "MVEVPTBlockPass12", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49427, "Length": 58, "Cover_Rate": 0.4603174603174603} {"Template_token": ["", "bool", "MVEVPTBlock", "::", "InsertVPTBlocks", "(", "MachineBasicBlock", "&", "Block", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "instr_iterator", "MBIter", "=", "Block", ".", "instr_begin", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "EndIter", "=", "Block", ".", "instr_end", "(", ")", ";", "while", "(", "MBIter", "!=", "EndIter", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBIter", ";", "unsigned", "PredReg", "=", "", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "", "Pred", "=", "getVPTInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "assert", "(", "Pred", "!=", "", "&&", "", ")", ";", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", "->", "dump", "(", ")", ")", ";", "int", "VPTInstCnt", "=", "", ";", "", "NextPred", ";", "++", "MBIter", ";", "while", "(", "MBIter", "!=", "EndIter", "&&", "VPTInstCnt", "<", "", ")", "{", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "!=", "Pred", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MBIter", "->", "dump", "(", ")", ")", ";", "++", "VPTInstCnt", ";", "++", "MBIter", ";", "}", ";", "unsigned", "BlockMask", "=", "", ";", "switch", "(", "VPTInstCnt", ")", "{", "case", "", ":", "BlockMask", "=", "VPTMaskValue", "::", "T", ";", "break", ";", "case", "", ":", "BlockMask", "=", "VPTMaskValue", "::", "TT", ";", "break", ";", "case", "", ":", "BlockMask", "=", "VPTMaskValue", "::", "TTT", ";", "break", ";", "case", "", ":", "BlockMask", "=", "VPTMaskValue", "::", "TTTT", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ";", "if", "(", "VCMP", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->"], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "MVEVPTBlockPass13", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49428, "Length": 325, "Cover_Rate": 0.7683215130023641} {"Template_token": ["", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MBIter", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "VPSTInsertPos", "=", "MIBuilder", ".", "getInstr", "(", ")", ";", "int", "VPTInstCnt", "=", "", ";", "", "NextPred", ";", "do", "{", "++", "MBIter", ";", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "}", "while", "(", "NextPred", "!=", "", "&&", "NextPred", "==", "Pred", "&&", "++", "VPTInstCnt", "<", "", ")", ";", "switch", "(", "VPTInstCnt", ")", "{", "case", "", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "T", ")", ";", "break", ";", "case", "", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "TT", ")", ";", "break", ";", "case", "", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "TTT", ")", ";", "break", ";", "case", "", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "TTTT", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "", ")", ";", "}", ";", "MachineInstr", "*", "LastMI", "=", "&", "*", "MBIter", ";", "finalizeBundle", "(", "Block", ",", "VPSTInsertPos", ".", "getInstrIterator", "(", ")", ",", "++", "LastMI", "->", "getIterator", "("], "ground_truth": [")", ")", ";"], "File": "MVEVPTBlockPass15", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49429, "Length": 179, "Cover_Rate": 0.5888157894736842} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")"], "ground_truth": [")", ";"], "File": "MVEVPTBlockPass16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49430, "Length": 54, "Cover_Rate": 0.38571428571428573} {"Template_token": ["", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Iter", "->", "dump", "(", ")", ")", ";", "unsigned", "BlockSize", ";", "StepOverPredicatedInstrs", "(", "Iter", ",", "EndIter", ",", "", ",", "BlockSize", ")", ";", "LLVM_DEBUG", "(", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "AddedInstIter", "=", "std", "::", "next", "(", "BlockBeg", ")", ";", "AddedInstIter", "!=", "Iter", ";", "++", "AddedInstIter", ")", "{", "dbgs", "(", ")", "<<", "", ";", "AddedInstIter", "->", "dump", "(", ")", ";", "}", ")", ";", "", "BlockMask", "=", "getVPTBlockMask", "(", "BlockSize", ")", ";", "", "CurrentPredicate", "=", "", ";", "while", "(", "BlockSize", "<", "", "&&", "Iter", "!=", "EndIter", "&&", "Iter", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "ElseInstCnt", "=", "", ";", "MachineBasicBlock", "::", "instr_iterator", "VPNOTBlockEndIter", "=", "std", "::", "next", "(", "Iter", ")", ";", "if", "(", "!", "StepOverPredicatedInstrs", "(", "VPNOTBlockEndIter", ",", "EndIter", ",", "(", "", "-", "BlockSize", ")", ",", "ElseInstCnt", ")", ")", "break", ";", "if", "(", "!", "IsVPRDefinedOrKilledByBlock", "(", "Iter", ",", "VPNOTBlockEndIter", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Iter", "->", "dump", "(", ")", ";", ")", ";", "BlockSize", "+=", "ElseInstCnt", ";", "assert", "(", "BlockSize", "<=", "", "&&", "", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "*", "Iter", ")", ";", "++", "Iter", ";", "bool", "ChangeToElse", "=", "(", "CurrentPredicate", "==", "", ")", ";", "for", "(", ";", "Iter", "!=", "VPNOTBlockEndIter", ";", "++", "Iter", ")", "{", "int", "OpIdx", "=", "findFirstVPTPredOperandIdx", "(", "*", "Iter", ")", ";", "assert", "(", "OpIdx", "!=", "-", "", ")", ";", "if", "(", "ChangeToElse", ")", "{", "Iter", "->", "getOperand", "(", "OpIdx", ")", ".", "setImm", "(", "", ")", ";", "BlockMask", "=", "ExpandBlockMask", "(", "BlockMask", ",", "", ")", ";", "if", "(", "Iter", "->", "definesRegister", "(", "", ")", ")", "ChangeToElse", "=", "false", ";", "}", "else", "BlockMask", "=", "ExpandBlockMask", "(", "BlockMask"], "ground_truth": [",", "", ")", ";"], "File": "MVEVPTBlockPass1", "Func": "CreateVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49431, "Length": 277, "Cover_Rate": 0.7157622739018088} {"Template_token": ["", "return", "ChooseMask", "(", "PredBlockMask", "::", "TTT", ",", "PredBlockMask", "::", "TTE", ")", ";", "case", "PredBlockMask", "::", "TE", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TET", ",", "PredBlockMask", "::", "TEE", ")", ";", "case", "PredBlockMask", "::", "TTT", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TTTT", ",", "PredBlockMask", "::", "TTTE", ")", ";", "case", "PredBlockMask", "::", "TTE", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TTET", ",", "PredBlockMask", "::", "TTEE", ")", ";", "case", "PredBlockMask", "::", "TET", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TETT", ",", "PredBlockMask", "::", "TETE", ")", ";", "case", "PredBlockMask", "::", "TEE", ":", "return", "ChooseMask", "(", "PredBlockMask", "::", "TEET", ",", "PredBlockMask", "::", "TEEE", ")", ";", "default", ":", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "MVEVPTBlockPass1", "Func": "ExpandBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49432, "Length": 104, "Cover_Rate": 0.49056603773584906} {"Template_token": ["", "while", "(", "MBIter", "!=", "EndIter", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBIter", ";", "Register", "PredReg", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "", "Pred", "=", "getVPTInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "assert", "(", "Pred", "!=", "", "&&", "", ")", ";", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "", "BlockMask", "=", "CreateVPTBlock", "(", "MBIter", ",", "EndIter", ",", "DeadInstructions", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "unsigned", ")", "BlockMask", "<<", "", ")", ";", "if", "(", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI"], "ground_truth": [",", "TRI", ",", "NewOpcode", ")", ")", "{"], "File": "MVEVPTBlockPass1", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49433, "Length": 110, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "++", "MBIter", ";", "while", "(", "MBIter", "!=", "EndIter", "&&", "VPTInstCnt", "<", "", ")", "{", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "!=", "Pred", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MBIter", "->", "dump", "(", ")", ")", ";", "++", "VPTInstCnt", ";", "++", "MBIter", ";", "}", ";", "unsigned", "BlockMask", "=", "getVPTBlockMask", "(", "VPTInstCnt", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ";", "if", "(", "VCMP", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VCMP", "->", "dump", "(", ")"], "ground_truth": [")", ";"], "File": "MVEVPTBlockPass7", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49434, "Length": 111, "Cover_Rate": 0.3016304347826087} {"Template_token": ["", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "!=", "Pred", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MBIter", "->", "dump", "(", ")", ")", ";", "++", "VPTInstCnt", ";", "++", "MBIter", ";", "}", ";", "unsigned", "BlockMask", "=", "getVPTBlockMask", "(", "VPTInstCnt", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ";", "if", "(", "VCMP", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "("], "ground_truth": ["", ")", ")", ";"], "File": "MVEVPTBlockPass7", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49435, "Length": 134, "Cover_Rate": 0.3641304347826087} {"Template_token": ["", "assert", "(", "getVPTInstrPredicate", "(", "*", "Iter", ")", "==", "", "&&", "", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Iter", "->", "dump", "(", ")", ")", ";", "unsigned", "BlockSize", ";", "StepOverPredicatedInstrs", "(", "Iter", ",", "EndIter", ",", "", ",", "BlockSize", ")", ";", "LLVM_DEBUG", "(", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "AddedInstIter", "=", "std", "::", "next", "(", "BlockBeg", ")", ";", "AddedInstIter", "!=", "Iter", ";", "++", "AddedInstIter", ")", "{", "dbgs", "(", ")", "<<", "", ";", "AddedInstIter", "->", "dump", "(", ")", ";", "}", ")", ";", "", "BlockMask", "=", "GetInitialBlockMask", "(", "BlockSize", ")", ";", "", "CurrentPredicate", "=", "", ";", "while", "(", "BlockSize", "<", "", "&&", "Iter", "!=", "EndIter", "&&", "Iter", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "ElseInstCnt", "=", "", ";", "MachineBasicBlock", "::", "instr_iterator", "VPNOTBlockEndIter", "=", "std", "::", "next", "(", "Iter", ")", ";", "if", "(", "!", "StepOverPredicatedInstrs", "(", "VPNOTBlockEndIter", ",", "EndIter", ",", "(", "", "-", "BlockSize", ")", ",", "ElseInstCnt", ")", ")", "break", ";", "if", "(", "!", "IsVPRDefinedOrKilledByBlock", "(", "Iter", ",", "VPNOTBlockEndIter", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "Iter", "->", "dump", "(", ")", ";", ")", ";", "BlockSize", "+=", "ElseInstCnt", ";", "assert", "(", "BlockSize", "<=", "", "&&", "", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "*", "Iter", ")", ";", "++"], "ground_truth": ["Iter", ";"], "File": "MVEVPTBlockPass", "Func": "CreateVPTBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49436, "Length": 203, "Cover_Rate": 0.5988200589970502} {"Template_token": ["", "AddedInstIter", "!=", "Iter", ";", "++", "AddedInstIter", ")", "{", "dbgs", "(", ")", "<<", "", ";", "AddedInstIter", "->", "dump", "("], "ground_truth": [")", ";"], "File": "MVEVPTBlockPass", "Func": "for", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49437, "Length": 20, "Cover_Rate": 0.5405405405405406} {"Template_token": ["", "assert", "(", "Pred", "!=", "", "&&", "", ")", ";", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "", "BlockMask", "=", "CreateVPTBlock", "(", "MBIter", ",", "EndIter", ",", "DeadInstructions", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "(", "unsigned", ")", "BlockMask", "<<", "", ")", ";", "if", "(", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "", ")", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "VCMP", "->", "getIterator", "(", ")", ",", "MI", "->", "getIterator", "(", ")", ")", ")", "{", "MI", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "MI", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "}", "VCMP", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "}", "finalizeBundle", "(", "Block", ",", "MachineBasicBlock", "::", "instr_iterator", "(", "MIBuilder", ".", "getInstr", "(", ")", ")", ",", "MBIter", ")", ";", "Modified", "=", "true", ";", "}", "for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstructions", ")", "{", "if", "(", "DeadMI", "->", "isInsideBundle", "(", ")", ")", "DeadMI", "->", "eraseFromBundle", "(", ")", ";", "else", "DeadMI", "->", "eraseFromParent", "(", ")", ";", "}", "return"], "ground_truth": ["Modified", ";"], "File": "MVEVPTBlockPass", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49438, "Length": 305, "Cover_Rate": 0.7625} {"Template_token": ["", "const", "Subtarget", "&", "STI", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertVPTBlocks", "(", "MBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "Modified"], "ground_truth": [";"], "File": "MVEVPTBlockPass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49439, "Length": 113, "Cover_Rate": 0.9112903225806451} {"Template_token": ["", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertVPTBlocks", "(", "MBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"], "ground_truth": ["", ")", ";"], "File": "MVEVPTBlockPass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49440, "Length": 91, "Cover_Rate": 0.7338709677419355} {"Template_token": ["", "while", "(", "Iter", "!=", "EndIter", ")", "{", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "Iter", ",", "PredReg", ")", ";", "assert", "(", "NextPred", "!=", "", "&&", "", ")", ";", "if", "(", "NextPred", "==", "", "||", "MaxSteps", "==", "", ")", "break", ";", "--", "MaxSteps"], "ground_truth": [";"], "File": "MVEVPTBlockPass", "Func": "StepOverPredicatedInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49441, "Length": 41, "Cover_Rate": 0.37272727272727274} {"Template_token": ["", "continue", ";", "}", "if", "(", "!", "PrevVCMP", "||", "!", "IsVPNOTEquivalent", "(", "Instr", ",", "*", "PrevVCMP", ")", ")", "{", "PrevVCMP", "=", "&", "Instr", ";", "continue", ";", "}", "Register", "PrevVCMPResultReg", "=", "PrevVCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "Instr", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "PrevVCMPResultReg", ")", ";", "addUnpredicatedMveVpredNOp", "(", "MIBuilder", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Instr", ".", "dump", "(", ")", ")", ";", "if", "(", "PrevVCMPResultKiller", ")", "PrevVCMPResultKiller", "->", "setIsKill", "(", "false", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "Instr"], "ground_truth": [")", ";"], "File": "MVEVPTOptimisationsPass1", "Func": "ReplaceVCMPsByVPNOTs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49442, "Length": 134, "Cover_Rate": 0.47017543859649125} {"Template_token": ["", "bool", "MVEVPTOptimisations", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "Subtarget", "&", "STI", "=", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI"], "ground_truth": [".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";"], "File": "MVEVPTOptimisationsPass1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49443, "Length": 48, "Cover_Rate": 0.3582089552238806} {"Template_token": ["", "return", "false", ";", "}", "MachineInstr", "*", "FirstVCTP", "=", "*", "VCTPs", ".", "begin", "(", ")", ";", "for", "(", "MachineInstr", "*", "VCTP", ":", "VCTPs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VCTP", ")", ";", "if", "(", "VCTP", "->", "getOpcode", "(", ")", "!=", "FirstVCTP", "->", "getOpcode", "(", ")", "||", "VCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "FirstVCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "Register", "CountReg", "=", "FirstVCTP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "CountReg", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "Phi", "=", "LookThroughCOPY", "(", "MRI", "->", "getVRegDef", "(", "CountReg", ")", ",", "MRI", ")", ";", "if", "(", "!", "Phi", "||", "Phi", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "PHI", "||", "Phi", "->", "getNumOperands", "(", ")", "!=", "", "||", "(", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", "&&", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "CountReg", "=", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", "?", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "LoopStart", "->", "getParent"], "ground_truth": ["(", ")", ";"], "File": "MVEVPTOptimisationsPass2", "Func": "ConvertTailPredLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49444, "Length": 264, "Cover_Rate": 0.4436974789915966} {"Template_token": ["", "return", "false", ";", "}", "MachineInstr", "*", "Phi", "=", "LookThroughCOPY", "(", "MRI", "->", "getVRegDef", "(", "CountReg", ")", ",", "MRI", ")", ";", "if", "(", "!", "Phi", "||", "Phi", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "PHI", "||", "Phi", "->", "getNumOperands", "(", ")", "!=", "", "||", "(", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", "&&", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "CountReg", "=", "Phi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", "?", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ":", "Phi", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "LoopStart", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "for", "(", "MachineInstr", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "LoopStart", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "(", "InsertPt", "!=", "MBB", "->", "end", "(", ")", "&&", "!", "DT", "->", "dominates", "(", "&", "*", "InsertPt", ",", "&", "Use", ")", ")", "||", "!", "DT", "->", "dominates", "(", "ML", "->", "getHeader", "(", ")", ",", "Use", ".", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "MVEVPTOptimisationsPass2", "Func": "ConvertTailPredLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49445, "Length": 233, "Cover_Rate": 0.3915966386554622} {"Template_token": ["", "SmallVector", "<", "MachineInstr", "*", ",", "", ">", "Copies", ";", "auto", "CheckUsers", "=", "[", "&", "Copies", "]", "(", "Register", "BaseReg", ",", "ArrayRef", "<", "MachineInstr", "*", ">", "ExpectedUsers", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "SmallVector", "<", "Register", ",", "", ">", "Worklist", ";", "Worklist", ".", "push_back", "(", "BaseReg", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "Register", "Reg", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "Reg", ")", ")", "{", "if", "(", "count", "(", "ExpectedUsers", ",", "&", "MI", ")", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "COPY", "||", "!", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "MI", ")", ";", "return", "false", ";", "}", "Worklist", ".", "push_back", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ";", "Copies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "return", "true", ";", "}", ";", "if", "(", "!", "CheckUsers", "(", "PhiReg", ",", "{", "LoopDec", "}", ",", "MRI", ")", "||", "!", "CheckUsers", "(", "DecReg", ",", "{", "LoopPhi", ",", "LoopEnd", "}", ",", "MRI", ")", "||", "!", "CheckUsers", "(", "StartReg", ",", "{", "LoopPhi", "}", ",", "MRI", ")", ")", "return", "false", ";", "MRI", "->", "constrainRegClass", "(", "StartReg", ",", "&", "", ")", ";", "MRI", "->", "constrainRegClass", "(", "PhiReg", ",", "&", "", ")", ";", "MRI", "->", "constrainRegClass", "(", "DecReg", ",", "&", "", ")", ";", "if", "(", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", ")", "{", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "StartReg", ")", ";", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DecReg", ")", ";", "}", "else", "{", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "StartReg", ")", ";", "LoopPhi", "->", "getOperand", "(", "", ")", ".", "setReg", "(", "DecReg", ")", ";", "}", "MachineInstrBuilder", "MI", "=", "BuildMI", "(", "*", "LoopEnd", "->", "getParent", "(", ")", ",", "*", "LoopEnd", ",", "LoopEnd", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "DecReg", ")", ".", "addReg", "(", "PhiReg", ")", ".", "add", "(", "LoopEnd", "->", "getOperand", "(", "", ")", ")", ";", "(", "void", ")", "MI", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "MI", ".", "getInstr", "(", ")", ")", ";", "LoopDec", "->", "eraseFromParent", "(", ")", ";", "LoopEnd", "->", "eraseFromParent", "(", ")", ";", "for", "(", "auto", "*", "MI", ":", "Copies", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true"], "ground_truth": [";"], "File": "MVEVPTOptimisationsPass2", "Func": "MergeLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49446, "Length": 408, "Cover_Rate": 0.6777408637873754} {"Template_token": ["", "return", "-", "", ";", "}", ";", "unsigned", "Imm", "=", "getImm", "(", "GPR", ")", ";", "if", "(", "Imm", "==", "-", "", ")", "{", "LastVPTReg", "=", "", ";", "continue", ";", "}", "unsigned", "NotImm", "=", "~", "Imm", "&", "", ";", "if", "(", "LastVPTReg", "!=", "", "&&", "LastVPTReg", "!=", "VPR", "&&", "LastVPTImm", "==", "Imm", ")", "{", "Instr", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "setReg", "(", "LastVPTReg", ")", ";", "if", "(", "MRI", "->", "use_empty", "(", "VPR", ")", ")", "{", "DeadInstructions", ".", "insert", "(", "Copy", ")", ";", "if", "(", "MRI", "->", "hasOneUse", "(", "GPR", ")", ")", "DeadInstructions", ".", "insert", "(", "MRI", "->", "getVRegDef", "(", "GPR", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "Instr", ")", ";", "}", "else", "if", "(", "LastVPTReg", "!=", "", "&&", "LastVPTImm", "==", "NotImm", ")", "{", "Register", "NewVPR", "=", "MRI", "->", "createVirtualRegister", "(", "&", "", ")", ";", "auto", "VPNot", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "NewVPR", ")", ".", "addReg", "(", "LastVPTReg", ")", ";", "addUnpredicatedMveVpredNOp", "(", "VPNot", ")", ";", "Instr", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "setReg", "(", "NewVPR", ")", ";", "if", "(", "MRI", "->", "use_empty", "(", "VPR", ")", ")", "{", "DeadInstructions", ".", "insert", "(", "Copy", ")", ";", "if", "(", "MRI", "->", "hasOneUse", "(", "GPR", ")", ")", "DeadInstructions", ".", "insert", "(", "MRI", "->", "getVRegDef", "(", "GPR", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "*", "VPNot", "<<", "", "<<", "Instr", ")", ";", "VPR", "="], "ground_truth": ["NewVPR", ";"], "File": "MVEVPTOptimisationsPass2", "Func": "ReplaceConstByVPNOTs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49447, "Length": 249, "Cover_Rate": 0.4742857142857143} {"Template_token": ["", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasLOB", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "MachineLoopInfo", "*", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineDominatorTree", "*", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", "<<", "", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineLoop", "*", "ML", ":", "MLI", "->", "getBase", "(", ")", ".", "getLoopsInPreorder", "(", ")", ")", "{", "Modified", "|=", "MergeLoopEnd", "(", "ML", ")", ";", "Modified", "|=", "ConvertTailPredLoop", "(", "ML"], "ground_truth": [",", "DT", ")", ";"], "File": "MVEVPTOptimisationsPass2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49448, "Length": 125, "Cover_Rate": 0.6009615384615384} {"Template_token": ["", "}", "if", "(", "!", "HasVCTP", "||", "MI", ".", "getOpcode", "(", ")", "!=", "", ")", "continue", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "(", "void", ")", "MIBuilder", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "MI", ")", ";", "}", "for", "(", "MachineInstr", "*", "DeadInstruction", ":", "DeadInstructions", ")"], "ground_truth": ["DeadInstruction", "->", "eraseFromParent", "(", ")", ";"], "File": "MVEVPTOptimisationsPass", "Func": "ConvertVPSEL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49449, "Length": 154, "Cover_Rate": 0.6968325791855203} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createMVEVPTOptimisationsPass"], "ground_truth": ["(", ")", "{"], "File": "MVEVPTOptimisationsPass", "Func": "createMVEVPTOptimisationsPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49450, "Length": 8, "Cover_Rate": 0.5333333333333333} {"Template_token": ["", "MachineInstr", "&", "MVEVPTOptimisations", "::", "ReplaceRegisterUseWithVPNOT", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "&", "Instr", ",", "MachineOperand", "&", "User", ",", "Register", "Target", ")", "{", "Register", "NewResult", "=", "MRI", "->", "createVirtualRegister", "(", "MRI", "->", "getRegClass", "(", "Target", ")", ")", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addDef", "(", "NewResult", ")", ".", "addReg", "(", "Target", ")", ";", "addUnpredicatedMveVpredNOp", "(", "MIBuilder"], "ground_truth": [")", ";"], "File": "MVEVPTOptimisationsPass", "Func": "ReplaceRegisterUseWithVPNOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49451, "Length": 76, "Cover_Rate": 0.6333333333333333} {"Template_token": ["", "MachineInstr", "*", "PrevVCMP", "=", "nullptr", ";", "MachineOperand", "*", "PrevVCMPResultKiller", "=", "nullptr", ";", "for", "(", "MachineInstr", "&", "Instr", ":", "MBB", ".", "instrs", "(", ")", ")", "{", "if", "(", "PrevVCMP", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Instr", ".", "findRegisterUseOperand", "(", "PrevVCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "true", ")", ")", "{", "PrevVCMPResultKiller", "=", "MO", ";", "}", "}", "if", "(", "getVPTInstrPredicate", "(", "Instr", ")", "!=", "", ")", "continue", ";", "if", "(", "!", "IsVCMP", "(", "Instr", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "IsWritingToVCCR", "(", "Instr", ")", ")", "PrevVCMP", "=", "nullptr", ";", "continue", ";", "}", "if", "(", "!", "PrevVCMP", "||", "!", "IsVPNOTEquivalent", "(", "Instr", ",", "*", "PrevVCMP", ")", ")", "{", "PrevVCMP", "=", "&", "Instr", ";", "continue", ";", "}", "Register", "PrevVCMPResultReg", "=", "PrevVCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "Instr", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "PrevVCMPResultReg", ")", ";", "addUnpredicatedMveVpredNOp", "(", "MIBuilder", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "("], "ground_truth": [")", ";", "dbgs", "(", ")", "<<", "", ";"], "File": "MVEVPTOptimisationsPass", "Func": "ReplaceVCMPsByVPNOTs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49452, "Length": 204, "Cover_Rate": 0.7157894736842105} {"Template_token": ["", "if", "(", "PrevVCMP", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "Instr", ".", "findRegisterUseOperand", "(", "PrevVCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "true", ")", ")", "{", "PrevVCMPResultKiller", "=", "MO", ";", "}", "}", "if", "(", "getVPTInstrPredicate", "(", "Instr", ")", "!=", "", ")", "continue", ";", "if", "(", "!", "IsVCMP", "(", "Instr", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "IsWritingToVCCR", "(", "Instr", ")", ")", "PrevVCMP", "=", "nullptr", ";", "continue", ";", "}", "if", "(", "!", "PrevVCMP", "||", "!", "IsVPNOTEquivalent", "(", "Instr", ",", "*", "PrevVCMP", ")", ")", "{", "PrevVCMP", "=", "&", "Instr", ";", "continue", ";", "}", "Register", "PrevVCMPResultReg", "=", "PrevVCMP", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "Instr", ",", "Instr", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "Instr", ".", "getOperand", "(", "", ")", ")", ".", "addReg", "(", "PrevVCMPResultReg", ")", ";", "addUnpredicatedMveVpredNOp", "(", "MIBuilder", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "", ";", "Instr", ".", "dump"], "ground_truth": ["(", ")", ")", ";"], "File": "MVEVPTOptimisationsPass", "Func": "ReplaceVCMPsByVPNOTs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49453, "Length": 186, "Cover_Rate": 0.6526315789473685} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createNEONMoveFixPass", "(", ")", "{", "return", "new", "NEONMoveFixPass", "("], "ground_truth": [")", ";"], "File": "NEONMoveFix1", "Func": "createNEONMoveFixPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49454, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "("], "ground_truth": [")", "const", "{"], "File": "NEONMoveFix1", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49455, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "return", "false", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "("], "ground_truth": ["TM", ".", "getInstrInfo", "(", ")", ")", ";"], "File": "NEONMoveFix1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49456, "Length": 46, "Cover_Rate": 0.3770491803278688} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "InsertMoves", "(", "MBB"], "ground_truth": [")", ";"], "File": "NEONMoveFix2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49457, "Length": 43, "Cover_Rate": 0.3524590163934426} {"Template_token": ["", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "return", "true", ";", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "NEONPreAllocPass1", "Func": "isNEONMultiRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49458, "Length": 233, "Cover_Rate": 0.3606811145510836} {"Template_token": ["", "bool", "NEONPreAllocPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "PreAllocNEONRegisters", "(", "MBB", ")", ";", "}", "return", "Modified"], "ground_truth": [";"], "File": "NEONPreAllocPass1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49459, "Length": 83, "Cover_Rate": 0.9880952380952381} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "&", "*", "MBBI", ";", "unsigned", "FirstOpnd", ",", "NumRegs", ";", "if", "(", "!", "isNEONMultiRegOp", "(", "MI", "->", "getOpcode", "(", ")", ",", "FirstOpnd", ",", "NumRegs", ")", ")", "continue", ";", "MachineBasicBlock", "::", "iterator", "NextI", "=", "next", "(", "MBBI", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "NumRegs", ";", "++", "R", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "FirstOpnd", "+", "R", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getSubReg", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VirtReg", ")", "&&", "", ")", ";", "static", "const", "unsigned", "NEONDRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "MO", ".", "setReg", "(", "NEONDRegs", "[", "R", "]", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "MO", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "VirtReg", ")", ")", ";", "if", "(", "MO", ".", "isKill", "(", ")", ")", "{", "MachineInstr", "*", "CopyMI", "=", "prior", "(", "MBBI", ")", ";", "CopyMI", "->", "findRegisterUseOperand", "(", "VirtReg", ")", "->", "setIsKill", "(", ")", ";", "}", "MO", ".", "setIsKill", "(", ")"], "ground_truth": [";"], "File": "NEONPreAllocPass2", "Func": "PreAllocNEONRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49460, "Length": 215, "Cover_Rate": 0.649546827794562} {"Template_token": ["", "bool", "NEONPreAllocPass", "::", "PreAllocNEONRegisters", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBBI", ";", "unsigned", "FirstOpnd", ",", "NumRegs", ";", "if", "(", "!", "isNEONMultiRegOp", "(", "MI", "->", "getOpcode", "(", ")", ",", "FirstOpnd", ",", "NumRegs", ")", ")", "continue", ";", "MachineBasicBlock", "::", "iterator", "NextI", "=", "llvm", "::", "next", "(", "MBBI", ")", ";", "for", "(", "unsigned", "R", "=", "", ";", "R", "<", "NumRegs", ";", "++", "R", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "FirstOpnd", "+", "R", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getSubReg", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "VirtReg", ")", "&&", "", ")", ";", "static", "const", "unsigned", "NEONDRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "MO", ".", "setReg", "(", "NEONDRegs", "[", "R", "]", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ",", "MO", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "VirtReg", ")", ")", ";", "if", "(", "MO", ".", "isKill", "(", ")", ")", "{", "MachineInstr", "*", "CopyMI", "=", "prior", "(", "MBBI", ")", ";", "CopyMI", "->", "findRegisterUseOperand", "(", "VirtReg", ")", "->", "setIsKill", "(", ")", ";", "}", "MO", ".", "setIsKill"], "ground_truth": ["(", ")", ";"], "File": "NEONPreAllocPass3", "Func": "PreAllocNEONRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49461, "Length": 262, "Cover_Rate": 0.7867867867867868} {"Template_token": ["", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "=", "", ";", "Offset", "=", "", ";", "Stride", "=", "", ";", "return", "true", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "FirstOpnd", "=", "", ";", "NumRegs", "="], "ground_truth": ["", ";"], "File": "NEONPreAllocPass4", "Func": "isNEONMultiRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49462, "Length": 355, "Cover_Rate": 0.3256880733944954} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "("], "ground_truth": [")", "const", "{"], "File": "NEONPreAllocPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49463, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "="], "ground_truth": ["*", "MFI", ";"], "File": "NEONPreAllocPass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49464, "Length": 36, "Cover_Rate": 0.48} {"Template_token": ["", "size_t", "THMToStub", "::", "alignment"], "ground_truth": ["(", ")", "const", "{"], "File": "THMToARMStub", "Func": "alignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49465, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "uint8_t", "*", "THMToStub", "::", "getContent", "(", ")", "const", "{", "return", "reinterpret_cast", "<", "const", "uint8_t", "*", ">", "("], "ground_truth": ["m_pData", ")", ";"], "File": "THMToARMStub", "Func": "getContent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49466, "Length": 21, "Cover_Rate": 0.9545454545454546} {"Template_token": ["", "uint64_t", "THMToStub", "::", "initSymValue", "(", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "THMToARMStub", "Func": "initSymValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49467, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "switch", "(", "pReloc", ".", "type", "(", ")", ")", "{", "case", "llvm", "::", "ELF", "::", "R__THM_CALL", ":", "{", "uint64_t", "dest", "=", "pTargetSymValue", "+", "pReloc", ".", "addend", "(", ")", "+", "", ";", "int64_t", "branch_offset", "=", "static_cast", "<", "int64_t", ">", "(", "dest", ")", "-", "pSource", ";", "if", "(", "m_bUsingThumb2", ")", "{", "if", "(", "(", "branch_offset", ">", "GNULDBackend", "::", "THM2_MAX_FWD_BRANCH_OFFSET", ")", "||", "(", "branch_offset", "<", "GNULDBackend", "::", "THM2_MAX_BWD_BRANCH_OFFSET", ")", ")", "{", "result", "=", "true", ";", "break", ";", "}", "}", "else", "{", "if", "(", "(", "branch_offset", ">", "GNULDBackend", "::", "THM_MAX_FWD_BRANCH_OFFSET", ")", "||", "(", "branch_offset", "<", "GNULDBackend", "::", "THM_MAX_BWD_BRANCH_OFFSET", ")", ")", "{", "result", "=", "true", ";", "break", ";", "}", "}", "break", ";", "}", "case", "llvm", "::", "ELF", "::"], "ground_truth": ["R__THM_JUMP24", ":", "{"], "File": "THMToARMStub", "Func": "isMyDuty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49468, "Length": 115, "Cover_Rate": 0.688622754491018} {"Template_token": ["", "for", "(", "const_fixup_iterator", "it", "=", "pBegin", ",", "ie", "=", "pEnd", ";", "it", "!=", "ie", ";", "++", "it", ")", "addFixup", "("], "ground_truth": ["*", "*", "it", ")", ";"], "File": "THMToARMStub", "Func": "THMToARMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49469, "Length": 25, "Cover_Rate": 0.36764705882352944} {"Template_token": ["", "size_t", "THMToTHMStub", "::", "alignment", "(", ")", "const", "{", "return"], "ground_truth": ["", ";"], "File": "THMToTHMStub", "Func": "alignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49470, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "const", "uint8_t", "*", "THMToTHMStub", "::"], "ground_truth": ["getContent", "(", ")", "const", "{"], "File": "THMToTHMStub", "Func": "getContent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49471, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "const", "uint8_t", "*", "THMToTHMStub", "::", "getContent", "(", ")"], "ground_truth": ["const", "{"], "File": "THMToTHMStub", "Func": "getContent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49472, "Length": 10, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "uint64_t", "THMToTHMStub", "::", "initSymValue", "("], "ground_truth": [")", "const", "{"], "File": "THMToTHMStub", "Func": "initSymValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49473, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "uint64_t", "THMToTHMStub", "::", "initSymValue"], "ground_truth": ["(", ")", "const", "{"], "File": "THMToTHMStub", "Func": "initSymValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49474, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "std", "::", "string", "&", "THMToTHMStub"], "ground_truth": ["::", "name", "(", ")", "const", "{"], "File": "THMToTHMStub", "Func": "name", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49475, "Length": 12, "Cover_Rate": 0.75} {"Template_token": ["", "for", "(", "const_fixup_iterator", "it", "=", "pBegin", ",", "ie", "=", "pEnd", ";", "it", "!=", "ie", ";", "++", "it", ")", "addFixup"], "ground_truth": ["(", "*", "*", "it", ")", ";"], "File": "THMToTHMStub", "Func": "THMToTHMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49476, "Length": 25, "Cover_Rate": 0.36764705882352944} {"Template_token": ["", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetInstrInfo", "&", "TII", ",", "DebugLoc", "dl", ",", "const", "Thumb1RegisterInfo", "&", "MRI", ",", "int", "NumBytes", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "NumBytes"], "ground_truth": [",", "TII", ",", "MRI", ",", "dl", ")", ";"], "File": "Thumb1FrameInfo", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49477, "Length": 50, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "", ",", "NumBytes", ",", "TII"], "ground_truth": [",", "MRI", ",", "dl", ")", ";"], "File": "Thumb1FrameInfo", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49478, "Length": 19, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->"], "ground_truth": ["hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1FrameInfo", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49479, "Length": 53, "Cover_Rate": 0.803030303030303} {"Template_token": ["", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->"], "ground_truth": ["hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1FrameInfo", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49480, "Length": 33, "Cover_Rate": 0.5} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NumRegs", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert"], "ground_truth": ["(", "MI", ",", "&", "*", "MIB", ")", ";"], "File": "Thumb1FrameInfo", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49481, "Length": 170, "Cover_Rate": 0.6640625} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn"], "ground_truth": ["(", "Reg", ")", ";"], "File": "Thumb1FrameInfo", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49482, "Length": 164, "Cover_Rate": 0.7130434782608696} {"Template_token": ["", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", ""], "ground_truth": [")", "{"], "File": "Thumb1FrameLowering (2)1", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49483, "Length": 81, "Cover_Rate": 0.40298507462686567} {"Template_token": ["", "static", "void", "emitCallSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "DebugLoc", "&", "dl", ","], "ground_truth": ["const", "ThumbRegisterInfo", "&", "MRI", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ")", "{"], "File": "Thumb1FrameLowering (2)1", "Func": "emitCallSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49484, "Length": 40, "Cover_Rate": 0.6060606060606061} {"Template_token": ["", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "ScratchRegister", "=", "", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "for", "(", "auto", "&", "I", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "isLowRegister", "(", "Reg", ")", "&&", "!", "(", "HasFP", "&&", "Reg", "==", "FramePtr", ")", ")", "{", "ScratchRegister", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ","], "ground_truth": ["MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49485, "Length": 304, "Cover_Rate": 0.45645645645645644} {"Template_token": ["", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "assert", "(", "(", "unsigned", ")", "NumBytes", ">=", "ArgRegsSaveSize", "&&", "", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ",", "", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "ScratchRegister", "=", "", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "for", "(", "auto", "&", "I", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "isLowRegister", "(", "Reg", ")", "&&", "!", "(", "HasFP", "&&", "Reg", "==", "FramePtr", ")", ")", "{", "ScratchRegister", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII"], "ground_truth": [",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49486, "Length": 496, "Cover_Rate": 0.7447447447447447} {"Template_token": ["", "unsigned", "CFSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-"], "ground_truth": ["", ")", "*", "", "/", "", ")", "return", "false", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49487, "Length": 30, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "unsigned", "CFSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";", "return", "!", "MFI", "."], "ground_truth": ["hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49488, "Length": 38, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "&", "MI", ",", "const", "MCPhysReg", "*", "CSRegs", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "true", ";", "else", "if", "(", "MI", ".", "getOpcode", "("], "ground_truth": [")", "==", "", ")", "{"], "File": "Thumb1FrameLowering (2)1", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49489, "Length": 66, "Cover_Rate": 0.44} {"Template_token": ["", "bool", "Thumb1FrameLowering", "::", "needPopSpecialFixUp", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "FunctionInfo", "*", "AFI", "=", "const_cast", "<", "MachineFunction", "*", ">", "(", "&", "MF", ")", "->", "getInfo", "<"], "ground_truth": ["FunctionInfo", ">", "(", ")", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "needPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49490, "Length": 33, "Cover_Rate": 0.4125} {"Template_token": ["", "for", "(", "const", "CalleeSavedInfo", "&", "CSI", ":", "MF", ".", "getFrameInfo", "(", ")", ".", "getCalleeSavedInfo", "(", ")"], "ground_truth": [")", "if", "(", "CSI", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "needPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49491, "Length": 30, "Cover_Rate": 0.375} {"Template_token": ["", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", "[", "Reg", "]", "=", "true", ";", "}", "for", "(", "unsigned", "ArgReg", ":", "{", "", ",", "", ",", "", ",", "", "}", ")", "if", "(", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ArgReg", ")", ")", "CopyRegs", "[", "ArgReg", "]", "=", "true", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "LoRegsToSave", ".", "none", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "{", "if", "(", "LoRegsToSave", "[", "Reg", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "("], "ground_truth": ["AllHighRegs", ")", ";"], "File": "Thumb1FrameLowering (2)1", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49492, "Length": 285, "Cover_Rate": 0.3566958698372966} {"Template_token": ["", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", ""], "ground_truth": [")", "{"], "File": "Thumb1FrameLowering (2)", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49493, "Length": 101, "Cover_Rate": 0.4786729857819905} {"Template_token": ["", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "Amount", ")", ";", "}", "}", "}", "MBB", ".", "erase", "(", "I", ")"], "ground_truth": [";"], "File": "Thumb1FrameLowering (2)", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49494, "Length": 134, "Cover_Rate": 0.6350710900473934} {"Template_token": ["", "void", "Thumb1FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "assert", "(", "(", "unsigned", ")", "NumBytes", ">=", "ArgRegsSaveSize", "&&", "", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "Thumb1FrameLowering (2)", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49495, "Length": 204, "Cover_Rate": 0.36298932384341637} {"Template_token": ["", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "int", "FramePtrOffsetInBlock", "=", "", ";", "unsigned", "adjustedGPRCS1Size", "=", "GPRCS1Size", ";", "if", "(", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "std", "::", "prev", "(", "MBBI", ")", ",", "NumBytes", ")", ")", "{", "FramePtrOffsetInBlock", "=", "NumBytes", ";", "adjustedGPRCS1Size", "+=", "NumBytes", ";", "NumBytes", "=", "", ";", "}", "if", "(", "adjustedGPRCS1Size", ")", "{", "CFAOffset", "-=", "adjustedGPRCS1Size", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "int", "FI", "=", "I", "->", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "STI", ".", "isTargetMachO", "(", ")", ")", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "MFI", "->", "getObjectOffset", "(", "FI", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "break", ";", "}", "}", "if", "(", "HasFP", ")", "{", "FramePtrOffsetInBlock", "+=", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "GPRCS1Size", "+", "ArgRegsSaveSize", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "FramePtrOffsetInBlock", "/", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "FramePtrOffsetInBlock", ")", "{", "CFAOffset", "+=", "FramePtrOffsetInBlock", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "NumBytes", ">", "", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!"], "ground_truth": ["HasFP", ")", "{"], "File": "Thumb1FrameLowering (2)", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49496, "Length": 511, "Cover_Rate": 0.38077496274217587} {"Template_token": ["", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", ""], "ground_truth": [",", "NumBytes", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";"], "File": "Thumb1FrameLowering (2)", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49497, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ","], "ground_truth": ["TII", ",", "MRI", ",", "MIFlags", ")", ";"], "File": "Thumb1FrameLowering (2)", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49498, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects"], "ground_truth": ["(", ")", ";"], "File": "Thumb1FrameLowering (2)", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49499, "Length": 33, "Cover_Rate": 0.5} {"Template_token": ["", "for", "(", "const", "CalleeSavedInfo", "&", "CSI", ":", "MF", ".", "getFrameInfo", "(", ")", "->", "getCalleeSavedInfo", "(", ")", ")", "if", "(", "CSI", ".", "getReg", "(", ")", "==", "", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "Thumb1FrameLowering (2)", "Func": "needPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49500, "Length": 33, "Cover_Rate": 0.4125} {"Template_token": ["", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitCallSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "Thumb1FrameLowering10", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49501, "Length": 112, "Cover_Rate": 0.5572139303482587} {"Template_token": ["", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitCallSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc"], "ground_truth": ["==", "", ")", ";"], "File": "Thumb1FrameLowering10", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49502, "Length": 62, "Cover_Rate": 0.30845771144278605} {"Template_token": ["", "MBBI", "=", "PrevMBBI", ";", "UseLDRSP", "=", "true", ";", "}", "}", "}", "if", "(", "!", "DoIt", "&&", "!", "PopReg", "&&", "!", "TemporaryReg", ")", "return", "false", ";", "assert", "(", "(", "PopReg", "||", "TemporaryReg", ")", "&&", "", ")", ";", "if", "(", "UseLDRSP", ")", "{", "assert", "(", "PopReg", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "MBBI", "->", "getNumExplicitOperands", "(", ")", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MBBI", "++", ";", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "ArgRegsSaveSize", "+", "", ",", "", ",", "MachineInstr", "::", "NoFlags", ")", ";", "return", "true", ";", "}", "if", "(", "TemporaryReg", ")", "{", "assert", "(", "!", "PopReg", "&&", "", ")", ";", "PopReg", "=", "PopFriendly", ".", "find_first", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "TemporaryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "bool", "Popped", "=", "false", ";", "for", "(", "auto", "MO", ":", "MBBI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "(", "MO", ".", "isImplicit", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "", ")", "{", "MIB", ".", "add", "(", "MO", ")", ";", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", ")", "Popped", "=", "true", ";", "}", "if", "(", "!", "Popped", ")", "MBB", ".", "erase", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MBBI", "=", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "assert", "(", "PopReg", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Define", ")", ";", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "ArgRegsSaveSize"], "ground_truth": [",", "", ",", "MachineInstr", "::", "NoFlags", ")", ";"], "File": "Thumb1FrameLowering10", "Func": "emitPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49503, "Length": 468, "Cover_Rate": 0.375} {"Template_token": ["", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "LoRegsToSave", "[", "Reg", "]", "=", "true", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "", ")", "{", "HiRegsToSave", "[", "Reg", "]", "=", "true", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", "[", "Reg", "]", "=", "true", ";", "}", "for", "(", "unsigned", "ArgReg", ":", "{", "", ",", "", ",", "", ",", "", "}", ")", "if", "(", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ArgReg", ")", ")", "CopyRegs", "[", "ArgReg", "]", "=", "true", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "LoRegsToSave", ".", "none", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "{", "if", "(", "LoRegsToSave", "[", "Reg", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")"], "ground_truth": [")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "Thumb1FrameLowering10", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49504, "Length": 428, "Cover_Rate": 0.5383647798742138} {"Template_token": ["", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI"], "ground_truth": [")", ";"], "File": "Thumb1FrameLowering11", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49505, "Length": 253, "Cover_Rate": 0.39717425431711145} {"Template_token": ["", "void", "Thumb1FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "Thumb1RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "Thumb1RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", "Align", ")", ";", "unsigned", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "BasePtr", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "NumBytes", "=", "(", "NumBytes", "+", "", ")", "&", "~", "", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "ArgRegsSaveSize", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "ArgRegsSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ","], "ground_truth": ["-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "Thumb1FrameLowering11", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49506, "Length": 292, "Cover_Rate": 0.36545682102628285} {"Template_token": ["", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "HasFP", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "NumBytes", ">", "", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "HasFP", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")"], "ground_truth": [")", "report_fatal_error", "(", "", ")", ";"], "File": "Thumb1FrameLowering11", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49507, "Length": 328, "Cover_Rate": 0.41051314142678347} {"Template_token": ["", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true"], "ground_truth": [";"], "File": "Thumb1FrameLowering11", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49508, "Length": 81, "Cover_Rate": 0.30566037735849055} {"Template_token": ["", "static", "void", "findTemporariesForLR", "(", "const", "BitVector", "&", "GPRsNoLRSP", ",", "const", "BitVector", "&", "PopFriendly", ",", "const", "LivePhysRegs", "&", "UsedRegs", ",", "unsigned", "&", "PopReg", ",", "unsigned", "&", "TmpReg", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "PopReg", "=", "TmpReg", "=", "", ";", "for", "(", "auto", "Reg", ":", "GPRsNoLRSP", "."], "ground_truth": ["set_bits", "(", ")", ")", "{"], "File": "Thumb1FrameLowering12", "Func": "findTemporariesForLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49509, "Length": 50, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlignment", "(", ")", ")", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-"], "ground_truth": ["Amount", ")", ";"], "File": "Thumb1FrameLowering13", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49510, "Length": 109, "Cover_Rate": 0.5422885572139303} {"Template_token": ["", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "Thumb1FrameLowering13", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49511, "Length": 242, "Cover_Rate": 0.4143835616438356} {"Template_token": ["", "RegSet", "CopyRegs", ";", "for", "(", "CalleeSavedInfo", "I", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "LoRegsToRestore", "[", "Reg", "]", "=", "true", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "", ")", "{", "HiRegsToRestore", "[", "Reg", "]", "=", "true", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", "[", "Reg", "]", "=", "true", ";", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", "[", "Op", ".", "getReg", "(", ")", "]", "=", "false", ";", "}", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "auto", "HiRegToRestore", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", ")", "{", "assert", "(", "!", "CopyRegs", ".", "none", "(", ")", ")", ";", "auto", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "PopMIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "*", "HiRegToRestore", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "HiRegToRestore", "=", "findNextOrderedReg", "(", "++", "HiRegToRestore", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "CalleeSavedInfo", "&", "Info", "=", "CSI", "[", "i", "-", "", "]", ";", "unsigned", "Reg", "=", "Info", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "Thumb1FrameLowering13", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49512, "Length": 504, "Cover_Rate": 0.5260960334029228} {"Template_token": ["", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", "[", "*", "HiRegToSave", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "*", "HiRegToSave", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "*", "HiRegToSave", ")", ")", "MBB", ".", "addLiveIn", "(", "*", "HiRegToSave", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "HiRegToSave", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "RegsToPush", ".", "push_back", "(", "*", "CopyReg", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd"], "ground_truth": [")", ";"], "File": "Thumb1FrameLowering13", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49513, "Length": 274, "Cover_Rate": 0.3490445859872611} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "auto", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "bool", "CanRestoreDirectly", "=", "STI", ".", "hasV5TOps", "(", ")", "&&", "!", "ArgRegsSaveSize", ";", "if", "(", "CanRestoreDirectly", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "!=", "", ")", "CanRestoreDirectly", "=", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "else", "{", "auto", "MBBI_prev", "=", "MBBI", ";", "MBBI_prev", "--", ";", "assert", "(", "MBBI_prev", "->", "getOpcode", "(", ")", "==", "", ")", ";", "assert", "(", "MBB", ".", "succ_size", "(", ")", "==", "", ")", ";", "if", "(", "(", "*", "MBB", ".", "succ_begin", "(", ")", ")", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "==", "", ")", "MBBI", "=", "MBBI_prev", ";", "else", "CanRestoreDirectly", "=", "false", ";", "}", "}", "if", "(", "CanRestoreDirectly", ")", "{", "if", "(", "!", "DoIt", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "return", "true", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "for", "(", "auto", "MO", ":", "MBBI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "(", "MO", ".", "isImplicit", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", ")", "MIB", ".", "add", "(", "MO", ")", ";", "MIB", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}", "LivePhysRegs", "UsedRegs", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "UsedRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "UsedRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";", "DebugLoc", "dl", "=", "DebugLoc", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "auto", "InstUpToMBBI", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "InstUpToMBBI", "!=", "MBBI", ")", "UsedRegs", ".", "stepBackward", "(", "*", "--", "InstUpToMBBI", ")", ";", "}", "unsigned", "PopReg", "=", "", ";", "unsigned", "TemporaryReg", "="], "ground_truth": ["", ";"], "File": "Thumb1FrameLowering14", "Func": "emitPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49514, "Length": 400, "Cover_Rate": 0.3816793893129771} {"Template_token": ["", "static", "const", "unsigned", "*", "findNextOrderedReg", "(", "const", "unsigned", "*", "CurrentReg", ",", "SmallSet", "<", "unsigned", ","], "ground_truth": ["SetSize", ">", "&", "EnabledRegs", ",", "const", "unsigned", "*", "OrderEnd", ")", "{"], "File": "Thumb1FrameLowering14", "Func": "findNextOrderedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49515, "Length": 26, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "while", "(", "CurrentReg", "!=", "OrderEnd", "&&", "!", "EnabledRegs", ".", "count", "(", "*", "CurrentReg", ")", ")", "++", "CurrentReg", ";", "return"], "ground_truth": ["CurrentReg", ";"], "File": "Thumb1FrameLowering14", "Func": "findNextOrderedReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49516, "Length": 21, "Cover_Rate": 0.4375} {"Template_token": ["", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "", ")", "{", "HiRegsToRestore", ".", "insert", "(", "Reg", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", ".", "insert", "(", "Reg", ")", ";", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CopyRegs", ".", "insert", "(", "", ")", ";", "CopyRegs", ".", "insert", "(", "", ")", ";", "CopyRegs", ".", "insert", "(", "", ")", ";", "CopyRegs", ".", "insert", "(", "", ")", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", ".", "erase", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "auto", "HiRegToRestore", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", ")", "{", "assert", "(", "!", "CopyRegs", ".", "empty", "(", ")", ")", ";", "auto", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "PopMIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "*", "HiRegToRestore", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "HiRegToRestore", "=", "findNextOrderedReg", "(", "++", "HiRegToRestore", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i"], "ground_truth": ["!=", "", ";", "--", "i", ")", "{"], "File": "Thumb1FrameLowering14", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49517, "Length": 443, "Cover_Rate": 0.46097814776274715} {"Template_token": ["", "if", "(", "LoRegsToSave", ".", "count", "(", "Reg", ")", ")", "{", "bool", "isKill", "=", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", ".", "count", "(", "*", "HiRegToSave", ")", ")", "{", "bool", "isKill", "=", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "*", "HiRegToSave", ")", ";", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "*", "HiRegToSave", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*"], "ground_truth": ["HiRegToSave", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb1FrameLowering14", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49518, "Length": 301, "Cover_Rate": 0.38392857142857145} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", ".", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||"], "ground_truth": ["Opc", "==", "", ")", "{"], "File": "Thumb1FrameLowering15", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49519, "Length": 148, "Cover_Rate": 0.6883720930232559} {"Template_token": ["", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "needPopSpecialFixUp", "(", "MF", ")", ")", "{", "bool", "Done", "=", "emitPopSpecialFixUp", "(", "MBB", ",", "true"], "ground_truth": [")", ";"], "File": "Thumb1FrameLowering15", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49520, "Length": 383, "Cover_Rate": 0.6719298245614035} {"Template_token": ["", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ","], "ground_truth": ["dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";"], "File": "Thumb1FrameLowering15", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49521, "Length": 241, "Cover_Rate": 0.42280701754385963} {"Template_token": ["", "break", ";", "}", "TemporaryReg", "=", "Register", ";", "}", "}", "if", "(", "!", "DoIt", "&&", "!", "PopReg", "&&", "!", "TemporaryReg", ")", "return", "false", ";", "assert", "(", "(", "PopReg", "||", "TemporaryReg", ")", "&&", "", ")", ";", "if", "(", "TemporaryReg", ")", "{", "assert", "(", "!", "PopReg", "&&", "", ")", ";", "PopReg", "=", "PopFriendly", ".", "find_first", "(", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "TemporaryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Kill", ")", ")", ";", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";", "bool", "Popped", "=", "false", ";", "for", "(", "auto", "MO", ":", "MBBI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "(", "MO", ".", "isImplicit", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "", ")", "{", "MIB", ".", "addOperand", "(", "MO", ")", ";", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", ")", "Popped", "=", "true", ";", "}", "if", "(", "!", "Popped", ")", "MBB", ".", "erase", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MBBI", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ";", "}", "assert", "(", "PopReg", "&&", "", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Define", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "ArgRegsSaveSize", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Kill", ")", ")", ";", "if", "(", "TemporaryReg", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "TemporaryReg", ",", "RegState", "::", "Kill", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "Thumb1FrameLowering15", "Func": "emitPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49522, "Length": 387, "Cover_Rate": 0.38738738738738737} {"Template_token": ["", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CopyRegs", ".", "insert", "(", "", ")", ";", "CopyRegs", ".", "insert", "(", "", ")", ";", "CopyRegs", ".", "insert", "(", "", ")", ";", "CopyRegs", ".", "insert", "(", "", ")", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", ".", "erase", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "auto", "HiRegToRestore", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", ")", "{", "assert", "(", "!", "CopyRegs", ".", "empty", "(", ")", ")", ";", "auto", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "PopMIB", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "PopMIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "addReg", "(", "*", "HiRegToRestore", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "HiRegToRestore", "=", "findNextOrderedReg", "(", "++", "HiRegToRestore", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", ")", "continue", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "if", "(", "!", "STI", ".", "hasV5TOps", "(", ")", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "else", "continue", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NeedsPop", "="], "ground_truth": ["true", ";"], "File": "Thumb1FrameLowering15", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49523, "Length": 506, "Cover_Rate": 0.5911214953271028} {"Template_token": ["", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "", ")", "{", "HiRegsToSave", ".", "insert", "(", "Reg", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", ".", "insert", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "ArgReg", ":", "{", "", ",", "", ",", "", ",", "", "}", ")", "if", "(", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ArgReg", ")", ")", "CopyRegs", ".", "insert", "(", "ArgReg", ")", ";", "if", "(", "!", "LoRegsToSave", ".", "empty", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "{", "if", "(", "LoRegsToSave", ".", "count", "(", "Reg", ")", ")", "{", "bool", "isKill", "=", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "PushMIB", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", ".", "count", "(", "*", "HiRegToSave", ")", ")", "{", "bool", "isKill", "=", "!", "MF", ".", "getRegInfo", "("], "ground_truth": [")", ".", "isLiveIn", "(", "*", "HiRegToSave", ")", ";"], "File": "Thumb1FrameLowering15", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49524, "Length": 413, "Cover_Rate": 0.5335917312661499} {"Template_token": ["", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "ArgRegsSaveSize", ")", "{", "MBBI", "=", "MBB", "."], "ground_truth": ["getLastNonDebugInstr", "(", ")", ";"], "File": "Thumb1FrameLowering16", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49525, "Length": 300, "Cover_Rate": 0.436046511627907} {"Template_token": ["", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "ArgRegsSaveSize", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr"], "ground_truth": ["(", ")", ";"], "File": "Thumb1FrameLowering16", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49526, "Length": 264, "Cover_Rate": 0.38372093023255816} {"Template_token": ["", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "LivePhysRegs", "UsedRegs", "(", "TRI", ")", ";", "UsedRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "UsedRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";", "DebugLoc", "dl", "=", "DebugLoc", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "auto", "InstUpToMBBI", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "InstUpToMBBI", "!=", "MBBI", ")", "UsedRegs", ".", "stepBackward", "(", "*", "--", "InstUpToMBBI", ")", ";", "}", "unsigned", "PopReg", "=", "", ";", "unsigned", "TemporaryReg", "=", "", ";", "BitVector", "PopFriendly", "=", "TRI", ".", "getAllocatableSet", "(", "MF", ",", "TRI", ".", "getRegClass", "(", "", ")", ")", ";", "if", "(", "STI", ".", "useR7AsFramePointer", "(", ")", ")", "PopFriendly", ".", "set", "(", "", ")", ";", "assert", "(", "PopFriendly", ".", "any", "(", ")", "&&", "", ")", ";", "BitVector", "GPRsNoLRSP", "=", "TRI", ".", "getAllocatableSet", "(", "MF", ",", "TRI", ".", "getRegClass", "(", "", ")", ")", ";", "GPRsNoLRSP", "|=", "PopFriendly", ";", "GPRsNoLRSP", ".", "reset", "(", "", ")", ";", "GPRsNoLRSP", ".", "reset", "(", "", ")", ";", "GPRsNoLRSP", ".", "reset", "(", "", ")", ";", "findTemporariesForLR", "(", "GPRsNoLRSP", ",", "PopFriendly", ",", "UsedRegs", ",", "PopReg", ",", "TemporaryReg", ")", ";", "bool", "UseLDRSP", "=", "false", ";", "if", "(", "!", "PopReg", "&&", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "auto", "PrevMBBI", "=", "MBBI", ";", "PrevMBBI", "--", ";", "if", "(", "PrevMBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "UsedRegs", ".", "stepBackward", "(", "*", "PrevMBBI", ")", ";", "findTemporariesForLR", "(", "GPRsNoLRSP", ",", "PopFriendly", ",", "UsedRegs", ",", "PopReg", ",", "TemporaryReg", ")", ";", "if", "(", "PopReg", ")", "{", "MBBI", "=", "PrevMBBI", ";", "UseLDRSP", "=", "true", ";", "}", "}", "}", "if", "(", "!", "DoIt", "&&", "!", "PopReg", "&&", "!", "TemporaryReg", ")", "return", "false", ";", "assert", "(", "(", "PopReg", "||", "TemporaryReg", ")", "&&", "", ")", ";", "if", "(", "UseLDRSP", ")", "{", "assert", "(", "PopReg", "&&", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "MBBI", "->", "getNumExplicitOperands", "(", ")", "-", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PopReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MBBI"], "ground_truth": ["++", ";"], "File": "Thumb1FrameLowering17", "Func": "emitPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49527, "Length": 428, "Cover_Rate": 0.3485342019543974} {"Template_token": ["", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "(", "NumBytes", "-", "ArgRegsSaveSize", ")", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "CFAOffset", "-=", "NumBytes", "-", "ArgRegsSaveSize", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "STI", ".", "isTargetMachO", "(", ")", ")", "{", "GPRCS2Size", "+=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "default", ":", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "ArgRegsSaveSize", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "int", "FramePtrOffsetInBlock", "=", "", ";", "unsigned", "adjustedGPRCS1Size", "=", "GPRCS1Size", ";", "if", "(", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "std", "::", "prev", "(", "MBBI", ")", ",", "NumBytes", ")", ")", "{", "FramePtrOffsetInBlock", "=", "NumBytes", ";", "adjustedGPRCS1Size", "+=", "NumBytes", ";", "NumBytes", "=", "", ";", "}", "if", "(", "adjustedGPRCS1Size", ")", "{", "CFAOffset", "-=", "adjustedGPRCS1Size", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr"], "ground_truth": [",", "CFAOffset", ")", ")", ";"], "File": "Thumb1FrameLowering1", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49528, "Length": 457, "Cover_Rate": 0.3280689160086145} {"Template_token": ["", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-"], "ground_truth": ["", "]", ".", "getReg", "(", ")", ";"], "File": "Thumb1FrameLowering1", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49529, "Length": 75, "Cover_Rate": 0.33482142857142855} {"Template_token": ["", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::"], "ground_truth": ["prev", "(", "MBBI", ")", ";"], "File": "Thumb1FrameLowering21", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49530, "Length": 294, "Cover_Rate": 0.4273255813953488} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "NumBytes", ">", "", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr"], "ground_truth": ["::", "FrameSetup", ")", ";"], "File": "Thumb1FrameLowering22", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49531, "Length": 356, "Cover_Rate": 0.4593548387096774} {"Template_token": ["", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "ScratchRegister", "=", "", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "for", "(", "auto", "&", "I", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "Register", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "isLowRegister", "(", "Reg", ")", "&&", "!", "(", "HasFP", "&&", "Reg", "==", "FramePtr", ")", ")", "{", "ScratchRegister", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "}", "if", "(", "needPopSpecialFixUp", "(", "MF", ")"], "ground_truth": [")", "{"], "File": "Thumb1FrameLowering24", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49532, "Length": 391, "Cover_Rate": 0.5870870870870871} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "assert", "(", "(", "unsigned", ")", "NumBytes", ">=", "ArgRegsSaveSize", "&&", "", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ",", "", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "ScratchRegister", "="], "ground_truth": ["", ";"], "File": "Thumb1FrameLowering24", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49533, "Length": 403, "Cover_Rate": 0.6051051051051051} {"Template_token": ["", "RegSet", "CopyRegs", ";", "for", "(", "CalleeSavedInfo", "I", ":", "CSI", ")", "{", "Register", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "LoRegsToRestore", "[", "Reg", "]", "=", "true", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "", ")", "{", "HiRegsToRestore", "[", "Reg", "]", "=", "true", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", "[", "Reg", "]", "=", "true", ";", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", "[", "Op", ".", "getReg", "(", ")", "]", "=", "false", ";", "}", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "auto", "HiRegToRestore", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", ")", "{", "assert", "(", "!", "CopyRegs", ".", "none", "(", ")", ")", ";", "auto", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "PopMIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "*", "HiRegToRestore", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "HiRegToRestore", "=", "findNextOrderedReg", "(", "++", "HiRegToRestore", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "CalleeSavedInfo", "&", "Info", ":", "llvm", "::", "reverse", "(", "CSI", ")", ")", "{", "Register", "Reg", "=", "Info", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "Thumb1FrameLowering24", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49534, "Length": 488, "Cover_Rate": 0.5609195402298851} {"Template_token": ["", "for", "(", "unsigned", "Reg", ":", "{", "", ",", "", ",", "", ",", "", ",", "", "}", ")", "{", "if", "(", "LoRegsToSave", "[", "Reg", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "SmallVector", "<", "unsigned", ",", "", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", "[", "*", "HiRegToSave", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "*", "HiRegToSave", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "*", "HiRegToSave", ")", ")", "MBB", ".", "addLiveIn", "(", "*", "HiRegToSave", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "HiRegToSave", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "add", "("], "ground_truth": ["predOps", "(", "", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "Thumb1FrameLowering24", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49535, "Length": 338, "Cover_Rate": 0.4300254452926209} {"Template_token": ["", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", "-", "ArgRegsSaveSize", ",", "", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "!", "MFI", ".", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "ScratchRegister", "=", "", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "for", "(", "auto", "&", "I", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "isLowRegister", "(", "Reg", ")", "&&", "!", "(", "HasFP", "&&", "Reg", "==", "FramePtr", ")", ")", "{", "ScratchRegister", "=", "Reg", ";", "break", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "&", "*", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "PMBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitPrologueEpilogueSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ",", "ScratchRegister", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "}", "if", "(", "needPopSpecialFixUp", "(", "MF", ")", ")", "{", "bool", "Done", "=", "emitPopSpecialFixUp", "(", "MBB", ",", "true", ")", ";", "(", "void", ")", "Done", ";", "assert", "(", "Done", "&&"], "ground_truth": ["", ")", ";"], "File": "Thumb1FrameLowering27", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49536, "Length": 463, "Cover_Rate": 0.6951951951951952} {"Template_token": ["", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "+", "ArgRegsSaveSize", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "bool", "IsV4PopReturn", "=", "false", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CSI", ":", "MFI", "->", "getCalleeSavedInfo", "(", ")", ")", "if", "(", "CSI", ".", "getReg", "(", ")", "==", "", ")", "IsV4PopReturn", "=", "true", ";", "IsV4PopReturn", "&=", "STI", ".", "hasV4TOps", "(", ")", "&&", "!", "STI", ".", "hasV5TOps", "(", ")", ";", "if", "(", "ArgRegsSaveSize", "||", "IsV4PopReturn", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "AFI", "->", "getReturnRegsCount", "(", ")", "<=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")"], "ground_truth": [".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";"], "File": "Thumb1FrameLowering28", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49537, "Length": 404, "Cover_Rate": 0.4353448275862069} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "&", "MI", ",", "const", "MCPhysReg", "*", "CSRegs", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", "&&", "MI", ".", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "true", ";", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!"], "ground_truth": ["isCalleeSavedRegister", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";"], "File": "Thumb1FrameLowering2", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49538, "Length": 112, "Cover_Rate": 0.9032258064516129} {"Template_token": ["", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "MBB", ".", "succ_empty", "(", ")", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "if", "(", "!", "STI", ".", "hasV5TOps", "(", ")", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "MIB", ".", "copyImplicitOps", "(", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "else"], "ground_truth": ["continue", ";"], "File": "Thumb1FrameLowering2", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49539, "Length": 126, "Cover_Rate": 0.4117647058823529} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "I", ".", "setRestored", "(", "false", ")", ";", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", "[", "Reg", "]", "=", "true", ";", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", "[", "Op", ".", "getReg", "(", ")", "]", "=", "false", ";", "}", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", "}", ";", "static", "const", "unsigned", "AllLoRegs", "[", "]", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "auto", "HiRegToRestore", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToRestore", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", ")", "{", "assert", "(", "!", "CopyRegs", ".", "none", "(", ")", ")", ";", "auto", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "while", "(", "HiRegToRestore", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "PopMIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState"], "ground_truth": ["::", "Define", ")", ";"], "File": "Thumb1FrameLowering31", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49540, "Length": 332, "Cover_Rate": 0.3747178329571106} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "const_cast", "<", "MachineFunction", "*", ">", "(", "&", "MF", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "true", ";", "bool", "IsV4PopReturn", "=", "false", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CSI", ":", "MF", ".", "getFrameInfo", "(", ")", "->", "getCalleeSavedInfo", "(", ")", ")", "if", "(", "CSI", ".", "getReg", "(", ")", "==", "", ")", "IsV4PopReturn", "=", "true", ";", "return", "IsV4PopReturn", "&&", "STI", ".", "hasV4TOps", "(", ")", "&&", "!", "STI"], "ground_truth": [".", "hasV5TOps", "(", ")", ";"], "File": "Thumb1FrameLowering35", "Func": "needPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49541, "Length": 84, "Cover_Rate": 0.8484848484848485} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "*", "MI", ",", "const", "unsigned", "*", "CSRegs", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true"], "ground_truth": [";"], "File": "Thumb1FrameLowering37", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49542, "Length": 115, "Cover_Rate": 0.9274193548387096} {"Template_token": ["", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", "->", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";", "else", "MF", ".", "DeleteMachineInstr", "(", "MIB"], "ground_truth": [")", ";"], "File": "Thumb1FrameLowering37", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49543, "Length": 91, "Cover_Rate": 0.3433962264150943} {"Template_token": ["", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "const", "unsigned", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "VARegSaveSize", ")", "{", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "", ",", "RegState"], "ground_truth": ["::", "Define", ")", ";"], "File": "Thumb1FrameLowering38", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49544, "Length": 379, "Cover_Rate": 0.6359060402684564} {"Template_token": ["", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "BasePtr", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "NumBytes", "=", "(", "NumBytes", "+", "", ")", "&", "~", "", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "VARegSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI"], "ground_truth": [")", "+", "NumBytes", ")", ";"], "File": "Thumb1FrameLowering38", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49545, "Length": 366, "Cover_Rate": 0.4847682119205298} {"Template_token": ["", "bool", "Thumb1FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "("], "ground_truth": [")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1FrameLowering38", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49546, "Length": 65, "Cover_Rate": 0.9848484848484849} {"Template_token": ["", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NumRegs", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert"], "ground_truth": ["(", "MI", ",", "&", "*", "MIB", ")", ";"], "File": "Thumb1FrameLowering38", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49547, "Length": 233, "Cover_Rate": 0.91015625} {"Template_token": ["", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "VARegSaveSize"], "ground_truth": [")", "{"], "File": "Thumb1FrameLowering45", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49548, "Length": 222, "Cover_Rate": 0.35864297253634897} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "MF", ",", "PMBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "if", "(", "!", "tryFoldSPUpdateIntoPushPop", "(", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "ArgRegsSaveSize", ")", "{", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")"], "ground_truth": [")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";"], "File": "Thumb1FrameLowering50", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49549, "Length": 341, "Cover_Rate": 0.5158850226928896} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "GPRCS2Size", "+=", "", ";", "else", "GPRCS1Size", "+=", "", ";", "break", ";", "default", ":", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "int", "FramePtrOffsetInBlock", "=", "", ";", "if", "(", "tryFoldSPUpdateIntoPushPop", "(", "MF", ",", "prior", "(", "MBBI", ")", ",", "NumBytes", ")", ")", "{", "FramePtrOffsetInBlock", "=", "NumBytes", ";", "NumBytes", "=", "", ";", "}", "if", "(", "HasFP", ")", "{", "FramePtrOffsetInBlock", "+=", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "GPRCS1Size", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "FramePtrOffsetInBlock", "/", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "NumBytes", ">", "", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "HasFP", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")"], "ground_truth": ["report_fatal_error", "(", "", ")", ";"], "File": "Thumb1FrameLowering50", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49550, "Length": 379, "Cover_Rate": 0.46732429099876693} {"Template_token": ["", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "Thumb1RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "Thumb1RegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!="], "ground_truth": ["", ")", "{"], "File": "Thumb1FrameLowering57", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49551, "Length": 109, "Cover_Rate": 0.4977168949771689} {"Template_token": ["", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "int", "FI", "=", "I", "->", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "STI", ".", "isTargetMachO", "(", ")", ")", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "MFI", "->", "getObjectOffset", "(", "FI", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "break", ";", "}", "}", "if", "(", "HasFP", ")", "{", "FramePtrOffsetInBlock", "+=", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "GPRCS1Size", "+", "ArgRegsSaveSize", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "FramePtrOffsetInBlock", "/", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "FramePtrOffsetInBlock", ")", "{", "CFAOffset", "+=", "FramePtrOffsetInBlock", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "NumBytes", ">", "", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "HasFP", ")", "{", "CFAOffset", "-=", "NumBytes", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "HasFP", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ","], "ground_truth": ["TII", ".", "get", "(", "", ")", ",", "BasePtr", ")", ".", "addReg", "(", "", ")", ")", ";"], "File": "Thumb1FrameLowering57", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49552, "Length": 517, "Cover_Rate": 0.36562942008486565} {"Template_token": ["", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "if", "(", "STI", ".", "hasV4TOps", "(", ")", "&&", "!", "STI", ".", "hasV5TOps", "(", ")", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";", "else", "MF", ".", "DeleteMachineInstr", "(", "MIB", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "Thumb1FrameLowering57", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49553, "Length": 125, "Cover_Rate": 0.4432624113475177} {"Template_token": ["", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "ArgRegsSaveSize", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "ArgRegsSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "CFAOffset", "-=", "ArgRegsSaveSize", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "(", "NumBytes", "-", "ArgRegsSaveSize", ")", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "CFAOffset", "-=", "NumBytes", "-", "ArgRegsSaveSize", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "STI", ".", "splitFramePushPop", "(", ")", ")", "{", "GPRCS2Size", "+=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "default", ":", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "ArgRegsSaveSize", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "int", "FramePtrOffsetInBlock", "=", "", ";", "unsigned", "adjustedGPRCS1Size", "=", "GPRCS1Size", ";", "if", "(", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "std", "::", "prev", "(", "MBBI", ")", ",", "NumBytes", ")", ")", "{", "FramePtrOffsetInBlock", "=", "NumBytes", ";", "adjustedGPRCS1Size", "+=", "NumBytes", ";", "NumBytes", "=", "", ";", "}", "if", "(", "adjustedGPRCS1Size"], "ground_truth": [")", "{"], "File": "Thumb1FrameLowering58", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49554, "Length": 475, "Cover_Rate": 0.35342261904761907} {"Template_token": ["", "if", "(", "STI", ".", "splitFramePushPop", "(", ")", ")", "{", "GPRCS2Size", "+=", "", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "default", ":", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "ArgRegsSaveSize", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "int", "FramePtrOffsetInBlock", "=", "", ";", "unsigned", "adjustedGPRCS1Size", "=", "GPRCS1Size", ";", "if", "(", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "std", "::", "prev", "(", "MBBI", ")", ",", "NumBytes", ")", ")", "{", "FramePtrOffsetInBlock", "=", "NumBytes", ";", "adjustedGPRCS1Size", "+=", "NumBytes", ";", "NumBytes", "=", "", ";", "}", "if", "(", "adjustedGPRCS1Size", ")", "{", "CFAOffset", "-=", "adjustedGPRCS1Size", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "CFAOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "int", "FI", "=", "I", "->", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "STI", ".", "splitFramePushPop", "(", ")", ")", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "MFI", "->", "getObjectOffset", "(", "FI", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "break", ";", "}", "}", "if", "(", "HasFP", ")", "{", "FramePtrOffsetInBlock", "+=", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "GPRCS1Size", "+", "ArgRegsSaveSize", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addReg", "(", "", ")", ".", "addImm", "(", "FramePtrOffsetInBlock", "/", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "FramePtrOffsetInBlock", ")"], "ground_truth": ["{"], "File": "Thumb1FrameLowering58", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49555, "Length": 496, "Cover_Rate": 0.36904761904761907} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "const", "Thumb1RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "Thumb1RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "const", "unsigned", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "("], "ground_truth": ["FramePtr", ")", ")", ";"], "File": "Thumb1FrameLowering5", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49556, "Length": 321, "Cover_Rate": 0.5305785123966942} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "RegSet", "LoRegsToRestore", ";", "RegSet", "HiRegsToRestore", ";", "RegSet", "CopyRegs", ";", "for", "(", "CalleeSavedInfo", "I", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "", ".", "contains", "(", "Reg", ")", "||", "Reg", "==", "", ")", "{", "LoRegsToRestore", "[", "Reg", "]", "=", "true", ";", "}", "else", "if", "(", "", ".", "contains", "(", "Reg", ")", "&&", "Reg", "!=", "", ")", "{", "HiRegsToRestore", "[", "Reg", "]", "=", "true", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "(", "", ".", "contains", "(", "Reg", ")", ")", "&&", "!", "(", "hasFP", "(", "MF", ")", "&&", "Reg", "==", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ")", ")", "CopyRegs", "[", "Reg", "]", "=", "true", ";", "}", "auto", "Terminator", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "Terminator", "!=", "MBB", ".", "end", "(", ")", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "", ")", "{", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "CopyRegs", "[", "", "]", "=", "true", ";", "for", "(", "auto", "Op", ":", "Terminator", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", ")", "CopyRegs", "[", "Op", "."], "ground_truth": ["getReg", "(", ")", "]", "=", "false", ";"], "File": "Thumb1FrameLowering63", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49557, "Length": 269, "Cover_Rate": 0.30919540229885056} {"Template_token": ["", "const", "Thumb1RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "Thumb1RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "("], "ground_truth": [")", ";"], "File": "Thumb1FrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49558, "Length": 75, "Cover_Rate": 0.3424657534246575} {"Template_token": ["", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "Amount", ")", ";", "}", "}", "}", "MBB", ".", "erase", "(", "I"], "ground_truth": [")", ";"], "File": "Thumb1FrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49559, "Length": 105, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "", ")", "&&", "", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")"], "ground_truth": [",", "", ")", ".", "addReg", "(", "", ")", ")", ";"], "File": "Thumb1FrameLowering", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49560, "Length": 191, "Cover_Rate": 0.308562197092084} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ")", ")", ";", "}", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "VARegSaveSize", ")", "{", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "VARegSaveSize", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI"], "ground_truth": [")", ";"], "File": "Thumb1FrameLowering", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49561, "Length": 252, "Cover_Rate": 0.407108239095315} {"Template_token": ["", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "HasFP", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "if", "(", "NumBytes", ">", "", ")", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "HasFP", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "report_fatal_error", "(", "", ")", ";", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII"], "ground_truth": [".", "get", "(", "", ")", ",", "BasePtr", ")", ".", "addReg", "(", "", ")", ")", ";"], "File": "Thumb1FrameLowering", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49562, "Length": 298, "Cover_Rate": 0.38156209987195905} {"Template_token": ["", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes", ",", "TII", ","], "ground_truth": ["MRI", ",", "MIFlags", ")", ";"], "File": "Thumb1FrameLowering", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49563, "Length": 21, "Cover_Rate": 0.328125} {"Template_token": ["", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "for", "(", "int", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", "-", "", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "Thumb1FrameLowering", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49564, "Length": 65, "Cover_Rate": 0.5241935483870968} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NumRegs", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";", "else", "MF", ".", "DeleteMachineInstr", "(", "MIB", ")", ";", "return", "true"], "ground_truth": [";"], "File": "Thumb1FrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49565, "Length": 190, "Cover_Rate": 0.7169811320754716} {"Template_token": ["", "unsigned", "Opcode", "=", "N", "->", "getMachineOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "Thumb1InstrInfo10", "Func": "canCopyGluedNodeDuringSchedule", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49566, "Length": 25, "Cover_Rate": 0.6097560975609756} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase"], "ground_truth": ["(", "MI", ",", "", ",", "", ")", ";"], "File": "Thumb1InstrInfo10", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49567, "Length": 28, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "getNoop", "(", "MCInst", "&", "NopInst", ")", "const", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")"], "ground_truth": [")", ";"], "File": "Thumb1InstrInfo10", "Func": "getNoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49568, "Length": 54, "Cover_Rate": 0.72} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")"], "ground_truth": [".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo10", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49569, "Length": 96, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->"], "ground_truth": ["getDebugLoc", "(", ")", ";"], "File": "Thumb1InstrInfo10", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49570, "Length": 107, "Cover_Rate": 0.5023474178403756} {"Template_token": ["", "else", "if", "(", "tDest", ")", "Opc", "=", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "assert", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg"], "ground_truth": [")", "&&", "", ")", ";"], "File": "Thumb1InstrInfo11", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49571, "Length": 49, "Cover_Rate": 0.3602941176470588} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "("], "ground_truth": ["isKill", ")", ")", ";"], "File": "Thumb1InstrInfo11", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49572, "Length": 62, "Cover_Rate": 0.30845771144278605} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "Subtarget", "&", "st", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "assert", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "", ")", ";", "if", "(", "st", ".", "hasV6Ops", "(", ")", "||", "", ".", "contains", "(", "SrcReg", ")", "||", "!", "", ".", "contains", "(", "DestReg", ")", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ")"], "ground_truth": [".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ")", ";"], "File": "Thumb1InstrInfo14", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49573, "Length": 179, "Cover_Rate": 0.927461139896373} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "expandLoadStackGuard", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "Reloc", "::", "Model", "RM", ")", "const", "{", "if", "(", "RM", "==", "Reloc", "::", "PIC_", ")", "expandLoadStackGuardBase", "("], "ground_truth": ["MI", ",", "", ",", "", ",", "RM", ")", ";"], "File": "Thumb1InstrInfo14", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49574, "Length": 36, "Cover_Rate": 0.631578947368421} {"Template_token": ["", "MachineInstr", "*", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">"], "ground_truth": ["&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{"], "File": "Thumb1InstrInfo14", "Func": "foldMemoryOperandImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49575, "Length": 26, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "const", "Thumb1RegisterInfo", "&", "getRegisterInfo", "("], "ground_truth": [")", "const", "{"], "File": "Thumb1InstrInfo14", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49576, "Length": 8, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "bool", "Thumb1InstrInfo", "::", "BlockHasNoFallThrough", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "MBB", ".", "empty", "(", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "Thumb1InstrInfo15", "Func": "BlockHasNoFallThrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49577, "Length": 23, "Cover_Rate": 0.3150684931506849} {"Template_token": ["", "if", "(", "Ops", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "OpNum", "=", "Ops", "[", "", "]", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "OpNum", "==", "", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "!", "isLowRegister", "(", "SrcReg", ")", ")", "return", "false", ";", "}", "else", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", "&&", "!", "isLowRegister", "(", "DstReg", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "Thumb1InstrInfo15", "Func": "canFoldMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49578, "Length": 126, "Cover_Rate": 0.7682926829268293} {"Template_token": ["", "bool", "Thumb1InstrInfo", "::", "canFoldMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ")", "const", "{", "if", "(", "Ops", ".", "size", "(", ")", "!=", "", ")", "return", "false", ";", "unsigned", "OpNum", "=", "Ops", "[", "", "]", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "OpNum", "==", ""], "ground_truth": [")", "{"], "File": "Thumb1InstrInfo15", "Func": "canFoldMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49579, "Length": 79, "Cover_Rate": 0.4817073170731707} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "{", "if", "(", "OpNum", "==", "", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "!", "isLowRegister", "(", "SrcReg", ")", ")", "break", ";", "NewMI", "=", "AddDefaultPred", "(", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ")", ";", "}", "else", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "("], "ground_truth": ["", ")", ".", "getReg", "(", ")", ";"], "File": "Thumb1InstrInfo15", "Func": "foldMemoryOperandImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49580, "Length": 120, "Cover_Rate": 0.410958904109589} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg"], "ground_truth": [")", ")", ")", "&&", "", ")", ";"], "File": "Thumb1InstrInfo15", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49581, "Length": 43, "Cover_Rate": 0.3208955223880597} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "getNoopForMachoTarget", "(", "MCInst", "&", "NopInst", ")", "const", "{", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")"], "ground_truth": [")", ";"], "File": "Thumb1InstrInfo19", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49582, "Length": 30, "Cover_Rate": 0.4} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm"], "ground_truth": ["(", "", ")", ")", ";"], "File": "Thumb1InstrInfo19", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49583, "Length": 43, "Cover_Rate": 0.5733333333333334} {"Template_token": ["", "assert", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "", ")", ";", "if", "(", "st", ".", "hasV6Ops", "(", ")", "||", "", ".", "contains", "(", "SrcReg", ")", "||", "!", "", ".", "contains", "(", "DestReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "else", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "st", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "MBB", ".", "computeRegisterLiveness", "(", "RegInfo", ",", "", ",", "I", ")", "==", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", "->", "addRegisterDead", "(", "", ",", "RegInfo", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "("], "ground_truth": ["true", ")", ")", ";"], "File": "Thumb1InstrInfo20", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49584, "Length": 202, "Cover_Rate": 0.7137809187279152} {"Template_token": ["", "assert", "(", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "="], "ground_truth": ["I", "->", "getDebugLoc", "(", ")", ";"], "File": "Thumb1InstrInfo20", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49585, "Length": 75, "Cover_Rate": 0.352112676056338} {"Template_token": ["", "if", "(", "st", ".", "hasV6Ops", "(", ")", "||", "", ".", "contains", "(", "SrcReg", ")", "||", "!", "", ".", "contains", "(", "DestReg", ")", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "("], "ground_truth": ["true", ")", ")", ";"], "File": "Thumb1InstrInfo21", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49586, "Length": 108, "Cover_Rate": 0.5654450261780105} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")"], "ground_truth": [".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo21", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49587, "Length": 92, "Cover_Rate": 0.4577114427860697} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")"], "ground_truth": [",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "Thumb1InstrInfo21", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49588, "Length": 79, "Cover_Rate": 0.37264150943396224} {"Template_token": ["", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", "."], "ground_truth": ["addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo22", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49589, "Length": 113, "Cover_Rate": 0.565} {"Template_token": ["", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "bool", "NumRegs", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";", "return"], "ground_truth": ["true", ";"], "File": "Thumb1InstrInfo22", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49590, "Length": 218, "Cover_Rate": 0.9478260869565217} {"Template_token": ["", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", ""], "ground_truth": [";", "--", "i", ")", "{"], "File": "Thumb1InstrInfo22", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49591, "Length": 66, "Cover_Rate": 0.4370860927152318} {"Template_token": ["", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")"], "ground_truth": [".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo22", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49592, "Length": 200, "Cover_Rate": 0.9478672985781991} {"Template_token": ["", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF"], "ground_truth": [".", "getFrameInfo", "(", ")", ";"], "File": "Thumb1InstrInfo22", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49593, "Length": 95, "Cover_Rate": 0.45023696682464454} {"Template_token": ["", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "->", "hasSuperClassEq", "(", "&", "", ")", "||", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize"], "ground_truth": ["(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "Thumb1InstrInfo25", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49594, "Length": 161, "Cover_Rate": 0.755868544600939} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add"], "ground_truth": ["(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo26", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49595, "Length": 96, "Cover_Rate": 0.4507042253521127} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", "."], "ground_truth": ["addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo26", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49596, "Length": 75, "Cover_Rate": 0.352112676056338} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "==", "&", "", "||", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "&", "", "||", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "{", "DebugLoc", "DL"], "ground_truth": [";"], "File": "Thumb1InstrInfo26", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49597, "Length": 86, "Cover_Rate": 0.3944954128440367} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add"], "ground_truth": ["(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo26", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49598, "Length": 93, "Cover_Rate": 0.42660550458715596} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment"], "ground_truth": ["(", "FI", ")", ")", ";"], "File": "Thumb1InstrInfo27", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49599, "Length": 158, "Cover_Rate": 0.79} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", "."], "ground_truth": ["addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo27", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49600, "Length": 71, "Cover_Rate": 0.355} {"Template_token": ["", "assert", "(", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "", ")", ";", "if", "(", "st", ".", "hasV6Ops", "(", ")", "||", "", ".", "contains", "(", "SrcReg", ")", "||", "!", "", ".", "contains", "(", "DestReg", ")", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")"], "ground_truth": [",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";"], "File": "Thumb1InstrInfo28", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49601, "Length": 66, "Cover_Rate": 0.3492063492063492} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "DestRC", "==", "", ")", "{", "if", "(", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "else", "if", "(", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "Thumb1InstrInfo2", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49602, "Length": 103, "Cover_Rate": 0.45982142857142855} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "isVarArg", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "NumRegs", "=", "false", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "("], "ground_truth": ["get", "(", "", ")", ")", ";"], "File": "Thumb1InstrInfo2", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49603, "Length": 143, "Cover_Rate": 0.6190476190476191} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "Thumb1InstrInfo2", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49604, "Length": 76, "Cover_Rate": 0.5507246376811594} {"Template_token": ["", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "==", "&", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "&", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")"], "ground_truth": [".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo30", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49605, "Length": 189, "Cover_Rate": 0.945} {"Template_token": ["", "assert", "(", "(", "RC", "==", "&", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "&", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "."], "ground_truth": ["getFrameInfo", "(", ")", ";"], "File": "Thumb1InstrInfo30", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49606, "Length": 90, "Cover_Rate": 0.4265402843601896} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "get", "(", "", ")", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "="], "ground_truth": ["true", ";"], "File": "Thumb1InstrInfo38", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49607, "Length": 89, "Cover_Rate": 0.3991031390134529} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand"], "ground_truth": ["(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo41", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49608, "Length": 71, "Cover_Rate": 0.355} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI"], "ground_truth": [")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo41", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49609, "Length": 71, "Cover_Rate": 0.355} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", "."], "ground_truth": ["getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "Thumb1InstrInfo4", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49610, "Length": 155, "Cover_Rate": 0.7868020304568528} {"Template_token": ["", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "&&", "", ")", ";", "if", "(", "RC", "==", "", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isLowRegister", "(", "SrcReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill"], "ground_truth": [")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo4", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49611, "Length": 197, "Cover_Rate": 0.9471153846153846} {"Template_token": ["", "void", "Thumb1InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool"], "ground_truth": ["KillSrc", ")", "const", "{"], "File": "Thumb1InstrInfo", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49612, "Length": 28, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", ""], "ground_truth": [")", ")", ";"], "File": "Thumb1InstrInfo", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49613, "Length": 36, "Cover_Rate": 0.48} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("], "ground_truth": ["", ")", ")", ";"], "File": "Thumb1InstrInfo", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49614, "Length": 55, "Cover_Rate": 0.7333333333333333} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm"], "ground_truth": ["(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49615, "Length": 68, "Cover_Rate": 0.3417085427135678} {"Template_token": ["", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", "+", "SPAdj", ";", "if", "(", "AFI", "->", "isGPRCalleeSavedArea1Frame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getGPRCalleeSavedArea1Offset", "(", ")", ";", "else", "if", "(", "AFI", "->", "isGPRCalleeSavedArea2Frame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getGPRCalleeSavedArea2Offset", "(", ")", ";", "else", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "SPAdj", "==", "", "&&", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "else", "FrameReg", "=", "BasePtr", ";", "}", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "("], "ground_truth": ["MI", ",", "PIdx", ")", ";"], "File": "Thumb1RegisterInfo11", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49616, "Length": 306, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "void", "Thumb1RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "Amount", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "Thumb1RegisterInfo12", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49617, "Length": 153, "Cover_Rate": 0.7688442211055276} {"Template_token": ["", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "FrameReg", ",", "false", ")", ")", ";", "else", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "}", "else", "if", "(", "Desc", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "VReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "FrameReg", ",", "false", ")", ")", ";", "else", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false"], "ground_truth": [")", ")", ";"], "File": "Thumb1RegisterInfo12", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49618, "Length": 263, "Cover_Rate": 0.3397932816537468} {"Template_token": ["", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF"], "ground_truth": [".", "getConstantPool", "(", ")", ";"], "File": "Thumb1RegisterInfo12", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49619, "Length": 56, "Cover_Rate": 0.38095238095238093} {"Template_token": ["", "Imm", "-=", "ThisVal", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ")", ".", "addImm", "(", "ThisVal", ")", ")", ";", "if", "(", "Imm", ">", "", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "DestReg", ",", "Imm", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "if", "(", "isSub", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "TII", ".", "get", "(", "", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TID", ",", "DestReg", ")"], "ground_truth": [")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ")", ";"], "File": "Thumb1RegisterInfo12", "Func": "emitThumbConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49620, "Length": 103, "Cover_Rate": 0.5628415300546448} {"Template_token": ["", "if", "(", "!", "isMul4", ")", "{", "Bytes", "&=", "~", "", ";", "ExtraOpc", "=", "", ";", "}", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Opc", "=", "", ";", "}", "else", "{", "if", "(", "DestReg", "!=", "BaseReg", ")", "DstNotEqBase", "=", "true", ";", "NumBits", "=", "", ";", "if", "(", "DestReg", "==", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "assert", "(", "isMul4", "&&", "", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "}", "else", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "NumBits", "=", "", ";", "NeedPred", "=", "NeedCC", "=", "true", ";", "}", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "return", ";", "}", "if", "(", "DstNotEqBase", ")", "{", "if", "(", "isLowRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "BaseReg", ")", ")", "{", "unsigned", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ";", "const", "MachineInstrBuilder", "MIB", "=", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TID", ",", "DestReg", ")", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "}", "BaseReg", "=", "DestReg"], "ground_truth": [";"], "File": "Thumb1RegisterInfo12", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49621, "Length": 298, "Cover_Rate": 0.38107416879795397} {"Template_token": ["", "}", "else", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "NumBits", "=", "", ";", "NeedPred", "=", "NeedCC", "=", "true", ";", "}", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "return", ";", "}", "if", "(", "DstNotEqBase", ")", "{", "if", "(", "isLowRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "BaseReg", ")", ")", "{", "unsigned", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ";", "const", "MachineInstrBuilder", "MIB", "=", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TID", ",", "DestReg", ")", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "}", "BaseReg", "=", "DestReg", ";", "}", "unsigned", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", ""], "ground_truth": [")", "*", "Scale", ";"], "File": "Thumb1RegisterInfo12", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49622, "Length": 239, "Cover_Rate": 0.30562659846547313} {"Template_token": ["", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "isHigh", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultPred", "("], "ground_truth": ["MIB", ")", ";"], "File": "Thumb1RegisterInfo12", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49623, "Length": 244, "Cover_Rate": 0.6455026455026455} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "I", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++"], "ground_truth": ["i", ";"], "File": "Thumb1RegisterInfo12", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49624, "Length": 35, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "return", "true", ";", "}", "if", "(", "Offset", ">", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Mask", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Mask", ")", ";", "}", "Offset", "=", "(", "Offset", "-", "Mask", "*", "Scale", ")", ";", "MachineBasicBlock", "::", "iterator", "NII", "=", "llvm", "::", "next", "(", "II", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "NII", ",", "DestReg", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "else", "{", "emitThumbConstant", "(", "MBB", ",", "II", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "DestReg", ",", "false", ",", "false", ",", "true", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "}", "}", "return", "true", ";", "}", "else", "{", "unsigned", "ImmIdx", "=", "", ";", "int", "InstrOffs", "=", "", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "(", "FrameReg", "==", "", ")", "?", "", ":", "", ";", "Scale", "=", "", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "", ")", ";", "break", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset"], "ground_truth": [")", ";"], "File": "Thumb1RegisterInfo12", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49625, "Length": 380, "Cover_Rate": 0.39915966386554624} {"Template_token": ["", "void", "Thumb1RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "DebugLoc", "dl", "=", "Old", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "", ")", "{", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc"], "ground_truth": ["==", "", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49626, "Length": 147, "Cover_Rate": 0.8076923076923077} {"Template_token": ["", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "else", "{", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")"], "ground_truth": ["==", "", ")", "{"], "File": "Thumb1RegisterInfo13", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49627, "Length": 235, "Cover_Rate": 0.5086580086580087} {"Template_token": ["", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "VARegSaveSize", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl"], "ground_truth": [",", "*", "this", ",", "VARegSaveSize", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49628, "Length": 270, "Cover_Rate": 0.5844155844155844} {"Template_token": ["", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ","], "ground_truth": ["", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49629, "Length": 52, "Cover_Rate": 0.3561643835616438} {"Template_token": ["", "for", "(", "MachineRegisterInfo", "::", "livein_iterator", "I", "=", "MF", ".", "getRegInfo", "(", ")", ".", "livein_begin", "(", ")", ",", "E", "=", "MF", ".", "getRegInfo", "(", ")", ".", "livein_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "first", "==", "", ")", "{", "AFI", "->", "setR3IsLiveIn", "(", "true", ")", ";", "break", ";", "}", "}", "NumBytes", "=", "(", "NumBytes", "+", "", ")", "&", "~", "", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "VARegSaveSize", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "NumBytes", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "Thumb1RegisterInfo13", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49630, "Length": 208, "Cover_Rate": 0.30498533724340177} {"Template_token": ["", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "}", "BaseReg", "=", "DestReg", ";", "}", "unsigned", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";", "while", "(", "Bytes", ")", "{", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "ThisVal", "/=", "Scale", ";", "if", "(", "isTwoAddr", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "NeedCC", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "ThisVal", ")", ";", "if", "(", "NeedPred", ")", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "}", "else", "{", "bool", "isKill", "=", "BaseReg", "!=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "NeedCC", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "ThisVal", ")", ";", "if", "(", "NeedPred", ")", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "BaseReg", "=", "DestReg", ";", "if", "(", "Opc", "==", "", ")", "{", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "NeedPred", "=", "NeedCC", "="], "ground_truth": ["isTwoAddr", "=", "true", ";"], "File": "Thumb1RegisterInfo13", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49631, "Length": 256, "Cover_Rate": 0.32778489116517284} {"Template_token": ["", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "isHigh", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "DestReg", "==", "", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", ""], "ground_truth": [")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49632, "Length": 179, "Cover_Rate": 0.41435185185185186} {"Template_token": ["", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ","], "ground_truth": ["LdReg", ",", "", ",", "NumBytes", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49633, "Length": 165, "Cover_Rate": 0.3819444444444444} {"Template_token": ["", "if", "(", "isLowRegister", "(", "Reg", ")", ")", "return", "", ";", "switch", "(", "Reg", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "}", "return", "TargetRegisterInfo", "::", "getPhysicalRegisterRegClass", "(", "Reg", ",", "VT"], "ground_truth": [")", ";"], "File": "Thumb1RegisterInfo13", "Func": "getPhysicalRegisterRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49634, "Length": 57, "Cover_Rate": 0.6129032258064516} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "", ";", "}", "return", "TargetRegisterInfo", "::", "getPhysicalRegisterRegClass", "(", "Reg", ",", "VT"], "ground_truth": [")", ";"], "File": "Thumb1RegisterInfo13", "Func": "getPhysicalRegisterRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49635, "Length": 38, "Cover_Rate": 0.40860215053763443} {"Template_token": ["", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects"], "ground_truth": ["(", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49636, "Length": 42, "Cover_Rate": 0.6461538461538462} {"Template_token": ["", "static", "bool", "isCSRestore", "(", "MachineInstr", "*", "MI", ",", "const", "unsigned", "*", "CSRegs", ")", "{", "return", "(", "MI", "->", "getOpcode", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "isFI", "(", ")"], "ground_truth": ["&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49637, "Length": 52, "Cover_Rate": 0.9454545454545454} {"Template_token": ["", "bool", "Thumb1RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&"], "ground_truth": ["MF", ")", "const", "{"], "File": "Thumb1RegisterInfo13", "Func": "requiresRegisterScavenging", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49638, "Length": 12, "Cover_Rate": 0.75} {"Template_token": ["", "bool", "Thumb1RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")"], "ground_truth": ["const", "{"], "File": "Thumb1RegisterInfo13", "Func": "requiresRegisterScavenging", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49639, "Length": 12, "Cover_Rate": 0.75} {"Template_token": ["", "rewriteFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "FrameRegIdx", ",", "unsigned", "FrameReg", ",", "int", "Offset", ",", "unsigned", "MOVOpc", ",", "unsigned", "ADDriOpc", ",", "unsigned", "SUBriOpc", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "Thumb1RegisterInfo13", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49640, "Length": 29, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "int", "Thumb1RegisterInfo", "::", "rewriteFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "FrameRegIdx", ",", "unsigned", "FrameReg", ",", "int", "Offset", ",", "unsigned", "MOVOpc", ",", "unsigned"], "ground_truth": ["ADDriOpc", ",", "unsigned", "SUBriOpc", ")", "const", "{"], "File": "Thumb1RegisterInfo13", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49641, "Length": 29, "Cover_Rate": 0.8787878787878788} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm"], "ground_truth": ["(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb1RegisterInfo14", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49642, "Length": 60, "Cover_Rate": 0.3508771929824561} {"Template_token": ["", "if", "(", "Offset", "%", "Scale", "==", "", "&&", "(", "(", "Offset", "/", "Scale", ")", "&", "~", "Mask", ")", "==", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", "/", "Scale", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", "/", "Scale", ")", ";", "}", "return", "true", ";", "}", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Bytes", "=", "(", "Offset", ">", "", ")", "?", "Offset", ":", "-", "Offset", ";", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opcode", ",", "", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "if", "(", "NumMIs", ">", "", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "if", "(", "Offset", ">", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Mask", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Mask", ")", ";", "}", "Offset", "=", "(", "Offset", "-", "Mask", "*", "Scale", ")", ";", "MachineBasicBlock", "::", "iterator", "NII", "=", "std", "::", "next", "(", "II", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "NII", ",", "dl", ",", "DestReg", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "else", "{", "emitThumbConstant", "(", "MBB", ",", "II", ",", "DestReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "DestReg", ",", "false", ",", "false", ",", "true", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "}", "return", "true", ";", "}", "else"], "ground_truth": ["{"], "File": "Thumb1RegisterInfo14", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49643, "Length": 387, "Cover_Rate": 0.4412770809578107} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ")", ";", "bool", "done", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "II", "=", "I", ";", "!", "done", "&&", "II", "!=", "UseMI", ";", "++", "II", ")", "{", "if", "(", "II", "->", "isDebugValue", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "UseMI", "=", "II"], "ground_truth": [";"], "File": "Thumb1RegisterInfo14", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49644, "Length": 150, "Cover_Rate": 0.5016722408026756} {"Template_token": ["", "unsigned", "Align", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "", ")", "/", "Align", "*", "Align", ";", "unsigned", "Opc", "=", "Old", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*"], "ground_truth": ["this", ",", "Amount", ")", ";"], "File": "Thumb1RegisterInfo15", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49645, "Length": 90, "Cover_Rate": 0.4712041884816754} {"Template_token": ["", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "", ",", "", ",", "NumBytes"], "ground_truth": [",", "TII", ",", "MRI", ")", ";"], "File": "Thumb1RegisterInfo15", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49646, "Length": 19, "Cover_Rate": 0.34545454545454546} {"Template_token": ["", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "VARegSaveSize", ")", "{", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ")", ".", "addReg", "(", "", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "VARegSaveSize", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";", "MBB", ".", "erase", "(", "MBBI"], "ground_truth": [")", ";"], "File": "Thumb1RegisterInfo16", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49647, "Length": 210, "Cover_Rate": 0.42424242424242425} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "NumBytes", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "{", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "}", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize"], "ground_truth": [")", ";"], "File": "Thumb1RegisterInfo16", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49648, "Length": 300, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "static", "void", "emitThumbRegPlusImmInReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "DestReg", ",", "unsigned", "BaseReg", ",", "int", "NumBytes", ",", "bool", "CanChangeCC", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "Thumb1RegisterInfo", "&", "MRI", ",", "DebugLoc", "dl", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "bool", "isHigh", "=", "!", "isLowRegister", "(", "DestReg", ")", "||", "(", "BaseReg", "!=", "", "&&", "!", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isSub", "=", "false", ";", "if", "(", "NumBytes", "<", "", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")"], "ground_truth": [".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "Thumb1RegisterInfo16", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49649, "Length": 239, "Cover_Rate": 0.6322751322751323} {"Template_token": ["", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "isHigh", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState"], "ground_truth": ["::", "Kill", ")", ";"], "File": "Thumb1RegisterInfo17", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49650, "Length": 265, "Cover_Rate": 0.6495098039215687} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "return"], "ground_truth": ["", ";"], "File": "Thumb1RegisterInfo17", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49651, "Length": 26, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getPointerRegClass", "(", "unsigned"], "ground_truth": ["Kind", ")", "const", "{"], "File": "Thumb1RegisterInfo17", "Func": "getPointerRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49652, "Length": 12, "Cover_Rate": 0.6666666666666666} {"Template_token": ["", "if", "(", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "if", "(", "FrameReg", "!=", "", ")", "{", "Opcode", "=", "", ";", "NumBits", "=", "", ";", "}", "else", "{", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "unsigned", "PredReg", ";", "if", "(", "Offset", "==", "", "&&", "getInstrPredicate", "(", "&", "MI", ",", "PredReg", ")", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "return", "true", ";", "}", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "(", "Offset", "/", "Scale", ")", "&", "~", "Mask", ")", "==", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", "/", "Scale", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", "/", "Scale", ")", ";", "}", "return", "true", ";", "}", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Bytes", "=", "(", "Offset", ">", "", ")", "?", "Offset", ":", "-", "Offset", ";", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opcode", ",", "", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "if", "(", "NumMIs", ">", "", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "if", "(", "Offset", ">", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Mask", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Mask", ")", ";", "}", "Offset", "=", "(", "Offset", "-", "Mask", "*", "Scale", ")", ";", "MachineBasicBlock", "::", "iterator", "NII", "=", "llvm", "::", "next", "(", "II", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "NII", ",", "dl", ",", "DestReg", ",", "DestReg", ","], "ground_truth": ["Offset", ",", "TII", ",", "*", "this", ")", ";"], "File": "Thumb1RegisterInfo17", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49653, "Length": 470, "Cover_Rate": 0.5274971941638609} {"Template_token": ["", "DebugLoc", "DL", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ")", ";", "bool", "done", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "II", "=", "I", ";", "!", "done", "&&", "II", "!=", "UseMI", ";", "++", "II", ")", "{", "if", "(", "II", "->", "isDebugValue", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "("], "ground_truth": ["i", ")", ";"], "File": "Thumb1RegisterInfo17", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49654, "Length": 110, "Cover_Rate": 0.44} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "unsigned", "FrameReg", "=", "", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", "+", "SPAdj", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "SPAdj", "==", "", "&&", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "else", "FrameReg", "=", "BasePtr", ";", "}", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", ""], "ground_truth": [")", ";"], "File": "Thumb1RegisterInfo1", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49655, "Length": 279, "Cover_Rate": 0.36233766233766235} {"Template_token": ["", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", "."], "ground_truth": ["addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb1RegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49656, "Length": 166, "Cover_Rate": 0.9707602339181286} {"Template_token": ["", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "", ")", ";", "(", "void", ")"], "ground_truth": ["Done", ";"], "File": "Thumb1RegisterInfo1", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49657, "Length": 70, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "", ")", ";", "(", "void", ")", "Done"], "ground_truth": [";"], "File": "Thumb1RegisterInfo1", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49658, "Length": 45, "Cover_Rate": 0.375} {"Template_token": ["", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";", "UseRR", "="], "ground_truth": ["true", ";"], "File": "Thumb1RegisterInfo23", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49659, "Length": 337, "Cover_Rate": 0.41811414392059554} {"Template_token": ["", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", ""], "ground_truth": [")", ";"], "File": "Thumb1RegisterInfo23", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49660, "Length": 55, "Cover_Rate": 0.4296875} {"Template_token": ["", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", "."], "ground_truth": ["addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb1RegisterInfo25", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49661, "Length": 91, "Cover_Rate": 0.48404255319148937} {"Template_token": ["", "ExtraNeedsCC", "=", "true", ";", "}", "else", "{", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "", ";", "}", "assert", "(", "(", "(", "Bytes", "&", "", ")", "==", "", "||", "ExtraScale", "==", "", ")", "&&", "", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "", "<<", "CopyBits", ")", "-", "", ")", "*", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{", "CopyOpc", "=", "", ";", "CopyScale", "=", "", ";", "CopyNeedsCC", "=", "false", ";", "CopyRange", "=", "", ";", "}", "unsigned", "ExtraRange", "=", "(", "(", "", "<<", "ExtraBits", ")", "-", "", ")", "*", "ExtraScale", ";", "unsigned", "RequiredCopyInstrs", "=", "CopyOpc", "?", "", ":", "", ";", "unsigned", "RangeAfterCopy", "=", "(", "CopyRange", ">", "Bytes", ")", "?", "", ":", "(", "Bytes", "-", "CopyRange", ")", ";", "assert", "(", "RangeAfterCopy", "%", "ExtraScale", "==", "", "&&", "", ")", ";", "unsigned", "RequiredExtraInstrs", ";", "if", "(", "ExtraRange", ")", "RequiredExtraInstrs", "=", "RoundUpToAlignment", "(", "RangeAfterCopy", ",", "ExtraRange", ")", "/", "ExtraRange", ";", "else", "if", "(", "RangeAfterCopy", ">", "", ")", "RequiredExtraInstrs", "=", "", ";", "else", "RequiredExtraInstrs", "=", "", ";", "unsigned", "RequiredInstrs", "=", "RequiredCopyInstrs", "+", "RequiredExtraInstrs", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "RequiredInstrs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}", "if", "(", "CopyOpc", ")"], "ground_truth": ["{"], "File": "Thumb1RegisterInfo25", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49662, "Length": 235, "Cover_Rate": 0.34156976744186046} {"Template_token": ["", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "isSub", "?", "", ":", "", ";", "ExtraBits", "=", "", ";", "ExtraNeedsCC", "=", "true", ";", "}", "else", "{", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "", ";", "}", "assert", "(", "(", "(", "Bytes", "&", "", ")", "==", "", "||", "ExtraScale", "==", "", ")", "&&", "", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "", "<<", "CopyBits", ")", "-", "", ")", "*", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{", "CopyOpc", "=", "", ";", "CopyScale", "=", "", ";", "CopyNeedsCC", "=", "false", ";", "CopyRange", "=", "", ";", "}", "unsigned", "ExtraRange", "=", "(", "(", "", "<<", "ExtraBits", ")", "-", "", ")", "*", "ExtraScale", ";", "unsigned", "RequiredCopyInstrs", "=", "CopyOpc", "?", "", ":", "", ";", "unsigned", "RangeAfterCopy", "=", "(", "CopyRange", ">", "Bytes", ")", "?", "", ":", "(", "Bytes", "-", "CopyRange", ")", ";", "assert", "(", "RangeAfterCopy", "%", "ExtraScale", "==", "", "&&", "", ")", ";", "unsigned", "RequiredExtraInstrs", ";", "if", "(", "ExtraRange", ")", "RequiredExtraInstrs", "=", "RoundUpToAlignment", "(", "RangeAfterCopy", ",", "ExtraRange", ")", "/", "ExtraRange", ";", "else", "if", "(", "RangeAfterCopy", ">", "", ")", "RequiredExtraInstrs", "=", "", ";", "else", "RequiredExtraInstrs", "=", "", ";", "unsigned", "RequiredInstrs", "=", "RequiredCopyInstrs", "+"], "ground_truth": ["RequiredExtraInstrs", ";"], "File": "Thumb1RegisterInfo25", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49663, "Length": 208, "Cover_Rate": 0.3023255813953488} {"Template_token": ["", "if", "(", "DestReg", "==", "", ")", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "if", "(", "!", "isLowRegister", "(", "DestReg", ")", "&&", "!", "MRI", ".", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultPred", "("], "ground_truth": ["MIB", ")", ";"], "File": "Thumb1RegisterInfo25", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49664, "Length": 298, "Cover_Rate": 0.6866359447004609} {"Template_token": ["", "if", "(", "DestReg", "==", "", ")", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "if", "(", "!", "isLowRegister", "(", "DestReg", ")", "&&", "!", "MRI", ".", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")"], "ground_truth": [".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb1RegisterInfo25", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49665, "Length": 136, "Cover_Rate": 0.31336405529953915} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "else", "{", "if", "(", "AddrMode", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";", "unsigned", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "int", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "(", "FrameReg", "==", "", ")", "?", "", ":", "", ";", "unsigned", "Scale", "=", ""], "ground_truth": [";"], "File": "Thumb1RegisterInfo25", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49666, "Length": 191, "Cover_Rate": 0.45913461538461536} {"Template_token": ["", "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "else", "FrameReg", "=", "BasePtr", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "Desc", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", ""], "ground_truth": [")", ")", ";"], "File": "Thumb1RegisterInfo26", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49667, "Length": 274, "Cover_Rate": 0.35584415584415585} {"Template_token": ["", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "Desc", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "VReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "{", "assert", "(", "false"], "ground_truth": ["&&", "", ")", ";"], "File": "Thumb1RegisterInfo26", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49668, "Length": 258, "Cover_Rate": 0.33506493506493507} {"Template_token": ["", "unsigned", "Bytes", "=", "(", "unsigned", ")", "NumBytes", ";", "if", "(", "isSub", ")", "Bytes", "=", "-", "NumBytes", ";", "bool", "isMul4", "=", "(", "Bytes", "&", "", ")", "==", "", ";", "bool", "isTwoAddr", "=", "false", ";", "bool", "DstNotEqBase", "=", "false", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "int", "Opc", "=", "", ";", "int", "ExtraOpc", "=", "", ";", "bool", "NeedCC", "=", "false", ";", "if", "(", "DestReg", "==", "BaseReg", "&&", "BaseReg", "==", "", ")", "{", "assert", "(", "isMul4", "&&", "", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "isTwoAddr", "=", "true", ";", "}", "else", "if", "(", "!", "isSub", "&&", "BaseReg", "==", "", ")", "{", "if", "(", "!", "isMul4", ")", "{", "Bytes", "&=", "~", "", ";", "ExtraOpc", "=", "", ";", "}", "DstNotEqBase", "=", "true", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Opc", "=", "", ";", "}", "else", "{", "if", "(", "DestReg", "!=", "BaseReg", ")", "DstNotEqBase", "=", "true", ";", "NumBits", "=", "", ";", "if", "(", "DestReg", "==", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "assert", "(", "isMul4", "&&", "", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "}", "else", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "NumBits", "=", "", ";", "NeedCC", "=", "true", ";", "}", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}", "if", "("], "ground_truth": ["DstNotEqBase", ")", "{"], "File": "Thumb1RegisterInfo27", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49669, "Length": 284, "Cover_Rate": 0.31910112359550563} {"Template_token": ["", "for", "(", "MachineBasicBlock", "::", "iterator", "II", "=", "I", ";", "!", "done", "&&", "II", "!=", "UseMI", ";", "++", "II", ")", "{", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}", "}", "BuildMI", "(", "MBB", ",", "UseMI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")"], "ground_truth": [".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ";"], "File": "Thumb1RegisterInfo3", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49670, "Length": 148, "Cover_Rate": 0.6324786324786325} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "UseMI", "=", "II", ";", "done", "="], "ground_truth": ["true", ";"], "File": "Thumb1RegisterInfo3", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49671, "Length": 89, "Cover_Rate": 0.3803418803418803} {"Template_token": ["", "unsigned", "VReg", "=", "", ";", "unsigned", "i", "=", "", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "unsigned", "FrameReg", "=", "", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", "+", "SPAdj", ";", "if", "(", "AFI", "->", "isGPRCalleeSavedArea1Frame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getGPRCalleeSavedArea1Offset", "(", ")", ";", "else", "if", "(", "AFI", "->", "isGPRCalleeSavedArea2Frame", "(", "FrameIndex", ")", ")", "Offset", "-=", "AFI", "->", "getGPRCalleeSavedArea2Offset", "(", ")", ";", "else", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "SPAdj", "==", "", "&&", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "else", "FrameReg", "=", "BasePtr", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "TargetInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "Desc", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "("], "ground_truth": ["TmpReg", ",", "false", ",", "false", ",", "true", ")", ";"], "File": "Thumb1RegisterInfo7", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49672, "Length": 489, "Cover_Rate": 0.6400523560209425} {"Template_token": ["", "FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "unsigned", "VARegSaveSize", "=", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "const", "unsigned", "*", "CSRegs", "=", "getCalleeSavedRegs", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "("], "ground_truth": ["MBBI", ")", ";"], "File": "Thumb1RegisterInfo7", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49673, "Length": 259, "Cover_Rate": 0.5274949083503055} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "NumBytes", ")", ";", "}", "if", "(", "STI", ".", "isTargetELF", "(", ")", "&&", "hasFP", "(", "MF", ")", ")", "MFI", "->", "setOffsetAdjustment", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "-", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Size", "(", "GPRCS1Size", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Size", "(", "GPRCS2Size", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaSize", "(", "DPRCSSize", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")"], "ground_truth": [",", "BasePtr", ")", ".", "addReg", "(", "", ")", ";"], "File": "Thumb1RegisterInfo7", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49674, "Length": 367, "Cover_Rate": 0.5654853620955316} {"Template_token": ["", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "NumBytes", "=", "(", "NumBytes", "+", "", ")", "&", "~", "", ";", "MFI", "->", "setStackSize", "(", "NumBytes", ")", ";", "unsigned", "GPRCS1Size", "=", "", ",", "GPRCS2Size", "=", "", ",", "DPRCSSize", "=", "", ";", "int", "FramePtrSpillFI", "=", "", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "VARegSaveSize", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "-", "NumBytes", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "", ";", "}", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "", ")", ";", "AFI", "->", "setShouldRestoreSPFromFP", "(", "true", ")", ";", "}", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "("], "ground_truth": ["FramePtrSpillFI", ")", "+", "NumBytes", ")", ";"], "File": "Thumb1RegisterInfo7", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49675, "Length": 404, "Cover_Rate": 0.6224961479198767} {"Template_token": ["", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", "/", "", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->"], "ground_truth": ["hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1RegisterInfo7", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49676, "Length": 42, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "unsigned", "FrameReg", "=", "", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", "+", "SPAdj", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "SPAdj", "==", "", "&&", "STI", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", "&&", "", ")", ";", "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "else", "FrameReg", "=", "BasePtr", ";", "}", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "STI", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "("], "ground_truth": ["", ")", ".", "getReg", "(", ")", ";"], "File": "Thumb1RegisterInfo8", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49677, "Length": 313, "Cover_Rate": 0.41733333333333333} {"Template_token": ["", "void", "Thumb1RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "assert", "(", "(", "isLowRegister", "(", "DestReg", ")", "||", "isVirtualRegister", "(", "DestReg", ")", ")", "&&", "", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C"], "ground_truth": [",", "", ")", ";"], "File": "Thumb1RegisterInfo8", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49678, "Length": 131, "Cover_Rate": 0.7119565217391305} {"Template_token": ["", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "", ")", ";", "(", "void", ")"], "ground_truth": ["Done", ";"], "File": "Thumb1RegisterInfo8", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49679, "Length": 45, "Cover_Rate": 0.45} {"Template_token": ["", "const", "BaseInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI"], "ground_truth": ["(", ")", ")", "{"], "File": "Thumb1RegisterInfo8", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49680, "Length": 37, "Cover_Rate": 0.37} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "return", "", ";", "case", ""], "ground_truth": [":"], "File": "Thumb1RegisterInfo", "Func": "convertToNonSPOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49681, "Length": 14, "Cover_Rate": 0.3684210526315789} {"Template_token": ["", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ","], "ground_truth": ["", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49682, "Length": 53, "Cover_Rate": 0.3419354838709677} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "("], "ground_truth": ["Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49683, "Length": 60, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "int", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "int", "ThisVal", "=", "(", "Imm", ">", "Chunk", ")", "?", "Chunk", ":", "Imm", ";", "Imm", "-=", "ThisVal", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ")", ".", "addImm", "(", "ThisVal", ")", ")", ";", "if", "(", "Imm", ">", "", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "DestReg", ",", "Imm", ",", "TII", ","], "ground_truth": ["MRI", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "emitThumbConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49684, "Length": 82, "Cover_Rate": 0.44808743169398907} {"Template_token": ["", "Opc", "=", "isSub", "?", "", ":", "", ";", "assert", "(", "isMul4", "&&", "", ")", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "}", "else", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "NumBits", "=", "", ";", "NeedCC", "=", "true", ";", "}", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}", "if", "(", "DstNotEqBase", ")", "{", "if", "(", "isLowRegister", "(", "DestReg", ")", "&&", "isLowRegister", "(", "BaseReg", ")", ")", "{", "unsigned", "Chunk", "=", "(", "", "<<", "", ")", "-", "", ";", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "isSub", "?", "", ":", "", ")", ";", "const", "MachineInstrBuilder", "MIB", "=", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "MCID", ",", "DestReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "AddDefaultPred", "(", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "BaseReg", "=", "DestReg", ";", "}", "unsigned", "Chunk", "=", "(", "(", "", "<<", "NumBits", ")", "-", "", ")", "*", "Scale", ";", "while", "(", "Bytes", ")", "{", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "ThisVal", "/=", "Scale", ";", "if", "(", "isTwoAddr", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "NeedCC", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "ThisVal", ")", ";", "MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "bool", "isKill", "=", "BaseReg", "!=", "", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "NeedCC", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm"], "ground_truth": ["(", "ThisVal", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49685, "Length": 423, "Cover_Rate": 0.527431421446384} {"Template_token": ["", "if", "(", "DestReg", "==", "", ")", "{", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "}", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "isHigh", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB"], "ground_truth": ["=", "AddDefaultT1CC", "(", "MIB", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49686, "Length": 227, "Cover_Rate": 0.5550122249388753} {"Template_token": ["", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")"], "ground_truth": [")", "return", "&", "", ";"], "File": "Thumb1RegisterInfo", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49687, "Length": 13, "Cover_Rate": 0.325} {"Template_token": ["", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")"], "ground_truth": ["return", "&", "", ";"], "File": "Thumb1RegisterInfo", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49688, "Length": 13, "Cover_Rate": 0.325} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF"], "ground_truth": [",", "unsigned", "Kind", ")", "const", "{"], "File": "Thumb1RegisterInfo", "Func": "getPointerRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49689, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ","], "ground_truth": ["unsigned", "Kind", ")", "const", "{"], "File": "Thumb1RegisterInfo", "Func": "getPointerRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49690, "Length": 17, "Cover_Rate": 0.7083333333333334} {"Template_token": ["", "unsigned", "Op", "=", "i", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MI", ".", "RemoveOperand"], "ground_truth": ["(", "Op", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "removeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49691, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "MachineInstr", "&", "MI", "=", "*", "I", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "", ")"], "ground_truth": [";"], "File": "Thumb1RegisterInfo", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49692, "Length": 72, "Cover_Rate": 0.75} {"Template_token": ["", "NumBits", "=", "", ";", "}", "else", "{", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "unsigned", "PredReg", ";", "if", "(", "Offset", "==", "", "&&", "getInstrPredicate", "(", "&", "MI", ",", "PredReg", ")", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "return", "true", ";", "}", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "(", "Offset", "/", "Scale", ")", "&", "~", "Mask", ")", "==", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", "/", "Scale", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", "/", "Scale", ")", ";", "}", "return", "true", ";", "}", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Bytes", "=", "(", "Offset", ">", "", ")", "?", "Offset", ":", "-", "Offset", ";", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opcode", ",", "", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "if", "(", "NumMIs", ">", "", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "if", "(", "Offset", ">", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Mask", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Mask", ")", ";", "}", "Offset", "=", "(", "Offset", "-", "Mask", "*", "Scale", ")", ";", "MachineBasicBlock", "::", "iterator", "NII", "=", "llvm", "::", "next", "(", "II", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "NII", ",", "dl", ",", "DestReg", ",", "DestReg", ","], "ground_truth": ["Offset", ",", "TII", ",", "*", "this", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49693, "Length": 406, "Cover_Rate": 0.4592760180995475} {"Template_token": ["", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "if", "(", "FrameReg", "!=", "", ")", "{", "Opcode", "=", "", ";", "NumBits", "=", "", ";", "}", "else", "{", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "unsigned", "PredReg", ";", "if", "(", "Offset", "==", "", "&&", "getInstrPredicate", "(", "&", "MI", ",", "PredReg", ")", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "return", "true", ";", "}", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "(", "Offset", "/", "Scale", ")", "&", "~", "Mask", ")", "==", "", ")", "{", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "Opcode", ")", ")", ";", "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", "/", "Scale", ")", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", "/", "Scale", ")", ";", "}", "return", "true", ";", "}", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Bytes", "=", "(", "Offset", ">", "", ")", "?", "Offset", ":", "-", "Offset", ";", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opcode", ",", "", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "if", "(", "NumMIs", ">", "", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "if", "(", "Offset", ">", "", ")", "{", "if", "(", "Opcode", "==", "", ")"], "ground_truth": ["{"], "File": "Thumb1RegisterInfo", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49694, "Length": 369, "Cover_Rate": 0.417420814479638} {"Template_token": ["", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}", "}", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "UseMI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg"], "ground_truth": ["(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ")", ";"], "File": "Thumb1RegisterInfo", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49695, "Length": 135, "Cover_Rate": 0.4838709677419355} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}", "}", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "UseMI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ")", ";", "return", "true"], "ground_truth": [";"], "File": "Thumb1RegisterInfo", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49696, "Length": 161, "Cover_Rate": 0.5770609318996416} {"Template_token": ["", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "", "&&", "", ")", ";", "ITBlockSize", "=", "", "-", "NumTZ", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "ITBlockSize", ";", "++", "i", ")", "{", "do", "{", "++", "I", ";", "}", "while", "(", "I", "->", "isDebugValue", "(", ")", ")", ";", "ITBlockMIs", "[", "ITBlockSize", "-", "", "-", "i", "]", "=", "&", "*", "I", ";", "}", "}", "PostRAHazardRecognizer", "::", "EmitInstruction", "(", "SU", ")"], "ground_truth": [";"], "File": "Thumb2HazardRecognizer", "Func": "EmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49697, "Length": 96, "Cover_Rate": 0.6620689655172414} {"Template_token": ["", "ITBlockSize", "=", "", ";", "PostRAHazardRecognizer", "::", "Reset"], "ground_truth": ["(", ")", ";"], "File": "Thumb2HazardRecognizer", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49698, "Length": 10, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "Thumb2HazardRecognizer", "(", "const", "InstrItineraryData", "&", "ItinData", ")"], "ground_truth": [":"], "File": "Thumb2HazardRecognizer", "Func": "Thumb2HazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49699, "Length": 8, "Cover_Rate": 0.5714285714285714} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if", "(", "!", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "return", "BaseInstrInfo", "::", "copyPhysReg", "(", "MBB", ",", "I", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add"], "ground_truth": ["(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49700, "Length": 94, "Cover_Rate": 0.9306930693069307} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "Fits", "=", "true", ";", "}", "else", "if", "(", "(", "NumBytes", "&", "", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "NumBytes", ">>", "", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "Fits", "=", "true", ";", "}", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-"], "ground_truth": ["", ")", "{"], "File": "Thumb2InstrInfo (2)1", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49701, "Length": 431, "Cover_Rate": 0.497116493656286} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49702, "Length": 46, "Cover_Rate": 0.6865671641791045} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49703, "Length": 36, "Cover_Rate": 0.5373134328358209} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "("], "ground_truth": ["", ")", ")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "getNoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49704, "Length": 43, "Cover_Rate": 0.7288135593220338} {"Template_token": ["", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "unsigned", "PredReg", "="], "ground_truth": ["", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49705, "Length": 19, "Cover_Rate": 0.3114754098360656} {"Template_token": ["", "while", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "unsigned", "PredReg", "=", ""], "ground_truth": [";"], "File": "Thumb2InstrInfo (2)1", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49706, "Length": 31, "Cover_Rate": 0.5081967213114754} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI"], "ground_truth": [",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49707, "Length": 112, "Cover_Rate": 0.33432835820895523} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "ReplaceTailWithBranchTo", "(", "MachineBasicBlock", "::", "iterator", "Tail", ",", "MachineBasicBlock", "*", "NewDest", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "Tail", "->", "getParent", "(", ")", ";", "FunctionInfo", "*", "AFI", "=", "MBB", "->", "getParent", "(", ")", "->", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasITBlocks", "(", ")", "||", "Tail", "->", "isBranch", "(", ")", ")", "{", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "return", ";", "}", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "*", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "=", ""], "ground_truth": ["<<", "Count", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49708, "Length": 205, "Cover_Rate": 0.8070866141732284} {"Template_token": ["", "}", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "*", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "--"], "ground_truth": ["MBBI", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49709, "Length": 86, "Cover_Rate": 0.33858267716535434} {"Template_token": ["", "unsigned", "Scale", "=", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "NewOpc", "=", "negativeOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "isSub", "=", "true", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NewOpc", "=", "positiveOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", "*", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", "*", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewOpc", "!=", "Opcode", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg"], "ground_truth": [",", "false", ")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49710, "Length": 453, "Cover_Rate": 0.359238699444885} {"Template_token": ["", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ","], "ground_truth": ["isKill", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo (2)1", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49711, "Length": 195, "Cover_Rate": 0.5963302752293578} {"Template_token": ["", "if", "(", "!", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "return", "BaseInstrInfo", "::", "copyPhysReg", "(", "MBB", ",", "I", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "("], "ground_truth": ["KillSrc", ")", ")", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49712, "Length": 59, "Cover_Rate": 0.6413043478260869} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg"], "ground_truth": [",", "bool", "KillSrc", ")", "const", "{"], "File": "Thumb2InstrInfo (2)", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49713, "Length": 28, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "Opc", "=", "isSub", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}", "else", "{", "assert", "(", "DestReg", "!=", "", "&&", "BaseReg", "!=", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "HasCCOut", "=", "false", ";", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "("], "ground_truth": ["ThisVal", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49714, "Length": 264, "Cover_Rate": 0.31353919239904987} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "expandLoadStackGuard", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "Reloc", "::", "Model", "RM", ")", "const", "{", "if", "(", "RM", "==", "Reloc", "::", "PIC_", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ",", "RM", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "", ","], "ground_truth": ["", ",", "RM", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49715, "Length": 48, "Cover_Rate": 0.8421052631578947} {"Template_token": ["", "", "llvm", "::", "getITInstrPredicate", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "PredReg", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "", ";", "return", "getInstrPredicate", "(", "MI"], "ground_truth": [",", "PredReg", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "getITInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49716, "Length": 45, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "", ";", "return", "getInstrPredicate", "(", "MI", ",", "PredReg"], "ground_truth": [")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "getITInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49717, "Length": 21, "Cover_Rate": 0.3888888888888889} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")"], "ground_truth": [")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49718, "Length": 19, "Cover_Rate": 0.3220338983050847} {"Template_token": ["", "NopInst", ".", "setOpcode", "(", "", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", ""], "ground_truth": [")", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49719, "Length": 43, "Cover_Rate": 0.7288135593220338} {"Template_token": ["", "unsigned", "Thumb2InstrInfo", "::", "getUnindexedOpcode", "(", "unsigned"], "ground_truth": ["Opc", ")", "const", "{"], "File": "Thumb2InstrInfo (2)", "Func": "getUnindexedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49720, "Length": 10, "Cover_Rate": 0.7142857142857143} {"Template_token": ["", "unsigned", "Thumb2InstrInfo", "::", "getUnindexedOpcode", "(", "unsigned", "Opc", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "Thumb2InstrInfo (2)", "Func": "getUnindexedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49721, "Length": 13, "Cover_Rate": 0.9285714285714286} {"Template_token": ["", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg"], "ground_truth": [",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49722, "Length": 177, "Cover_Rate": 0.5221238938053098} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ","], "ground_truth": ["DL", ",", "get", "(", "", ")", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49723, "Length": 192, "Cover_Rate": 0.5663716814159292} {"Template_token": ["", "switch", "(", "opcode", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":"], "ground_truth": ["return", "", ";"], "File": "Thumb2InstrInfo (2)", "Func": "positiveOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49724, "Length": 59, "Cover_Rate": 0.36875} {"Template_token": ["", "return", ";", "}", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->"], "ground_truth": ["isDebugValue", "(", ")", ")", "{"], "File": "Thumb2InstrInfo (2)", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49725, "Length": 84, "Cover_Rate": 0.340080971659919} {"Template_token": ["", "if", "(", "Opcode", "==", "", ")", "AddrMode", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", ";", "if", "(", "Offset", "==", "", "&&", "getInstrPredicate", "(", "&", "MI", ",", "PredReg", ")", "==", "", ")", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "do", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "while", "(", "MI", ".", "getNumOperands", "(", ")", ">", "FrameRegIdx", "+", "", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "&", "MI", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", "true", ";", "}", "bool", "HasCCOut", "=", "Opcode", "!=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "else", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "", ")", ")", ";", "}", "if", "(", "", "(", "Offset", ")", "!=", "-", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "!", "HasCCOut", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "if", "(", "Offset", "<", "", "&&", "(", "!", "HasCCOut", "||", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "{", "unsigned", "NewOpc", "=", "isSub", "?", "", ":", "", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "HasCCOut", ")", "MI", ".", "RemoveOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "countLeadingZeros", "<", "unsigned", ">", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "if", "(", "!", "HasCCOut", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false"], "ground_truth": [")", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49726, "Length": 428, "Cover_Rate": 0.3937442502299908} {"Template_token": ["", "PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "return", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")"], "ground_truth": [".", "getImm", "(", ")", ";"], "File": "Thumb2InstrInfo10", "Func": "getVPTInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49727, "Length": 30, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "switch", "(", "opcode", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "Thumb2InstrInfo10", "Func": "immediateOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49728, "Length": 74, "Cover_Rate": 0.36097560975609755} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "("], "ground_truth": ["MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb2InstrInfo10", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49729, "Length": 156, "Cover_Rate": 0.46567164179104475} {"Template_token": ["", "static", "unsigned", "negativeOffsetOpcode", "(", "unsigned", "opcode", ")", "{", "switch", "(", "opcode", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return"], "ground_truth": ["", ";"], "File": "Thumb2InstrInfo10", "Func": "negativeOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49730, "Length": 49, "Cover_Rate": 0.30625} {"Template_token": ["", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI"], "ground_truth": [")", ";"], "File": "Thumb2InstrInfo10", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49731, "Length": 184, "Cover_Rate": 0.5626911314984709} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}", "else", "{", "assert", "(", "DestReg", "!=", "", "&&", "BaseReg", "!=", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "HasCCOut", "=", "false", ";", "NumBytes", "="], "ground_truth": ["", ";"], "File": "Thumb2InstrInfo11", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49732, "Length": 355, "Cover_Rate": 0.449936628643853} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "getNoopForMachoTarget", "(", "MCInst", "&", "NopInst", ")", "const", "{", "NopInst", ".", "setOpcode", "(", ""], "ground_truth": [")", ";"], "File": "Thumb2InstrInfo11", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49733, "Length": 18, "Cover_Rate": 0.3829787234042553} {"Template_token": ["", "inline", "", "getVPTInstrPredicate", "(", "const", "MachineInstr", "&", "MI", ")", "{", "Register", "PredReg"], "ground_truth": [";"], "File": "Thumb2InstrInfo11", "Func": "getVPTInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49734, "Length": 13, "Cover_Rate": 0.5416666666666666} {"Template_token": ["", "switch", "(", "opcode", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "Thumb2InstrInfo11", "Func": "negativeOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49735, "Length": 77, "Cover_Rate": 0.5310344827586206} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", ""], "ground_truth": [":"], "File": "Thumb2InstrInfo11", "Func": "positiveOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49736, "Length": 51, "Cover_Rate": 0.35172413793103446} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState"], "ground_truth": ["(", "isKill", ")", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo11", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49737, "Length": 193, "Cover_Rate": 0.5866261398176292} {"Template_token": ["", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isGVInGOT", "(", "GV", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "else", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")"], "ground_truth": ["expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "File": "Thumb2InstrInfo12", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49738, "Length": 72, "Cover_Rate": 0.44171779141104295} {"Template_token": ["", "const", "Thumb2RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return"], "ground_truth": ["RI", ";"], "File": "Thumb2InstrInfo13", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49739, "Length": 11, "Cover_Rate": 0.9166666666666666} {"Template_token": ["", "while", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "unsigned", "PredReg", "=", "", ";", "return", "getITInstrPredicate", "(", "*", "MBBI", ",", "PredReg"], "ground_truth": [")", "==", "", ";"], "File": "Thumb2InstrInfo14", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49740, "Length": 42, "Cover_Rate": 0.6885245901639344} {"Template_token": ["", "}", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "", ")", ";", "NewOpc", "=", "immediateOffsetOpcode", "(", "Opcode", ")", ";", "AddrMode", "=", "", ";", "}", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "NewOpc", "=", "negativeOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "isSub", "=", "true", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NewOpc", "=", "positiveOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", "*", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewOpc", "!=", "Opcode", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", ")", "ImmedOffset"], "ground_truth": ["|=", "", "<<", "NumBits", ";"], "File": "Thumb2InstrInfo14", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49741, "Length": 363, "Cover_Rate": 0.3321134492223239} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "", ",", "", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ","], "ground_truth": ["isKill", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo14", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49742, "Length": 288, "Cover_Rate": 0.8158640226628895} {"Template_token": ["", "bool", "tDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "tSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "tDest", "&&", "tSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "tSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "tDest", ")", "Opc", "=", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")"], "ground_truth": [".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "Thumb2InstrInfo15", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49743, "Length": 79, "Cover_Rate": 0.5197368421052632} {"Template_token": ["", "bool", "tDest", "=", "", ".", "contains", "(", "DestReg", ")", ";", "bool", "tSrc", "=", "", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "tDest", "&&", "tSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "tSrc", ")", "Opc", "=", "", ";", "else", "if", "(", "tDest", ")", "Opc", "=", "", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ","], "ground_truth": ["DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "Thumb2InstrInfo15", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49744, "Length": 79, "Cover_Rate": 0.5197368421052632} {"Template_token": ["", "", "llvm", "::", "getITInstrPredicate", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "PredReg", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc"], "ground_truth": ["==", "", ")", "return", "", ";"], "File": "Thumb2InstrInfo15", "Func": "getITInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49745, "Length": 37, "Cover_Rate": 0.6607142857142857} {"Template_token": ["", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", "return", "", ";", "return", "llvm", "::", "getInstrPredicate", "("], "ground_truth": ["MI", ",", "PredReg", ")", ";"], "File": "Thumb2InstrInfo15", "Func": "getITInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49746, "Length": 23, "Cover_Rate": 0.4107142857142857} {"Template_token": ["", "bool", "Thumb2InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock"], "ground_truth": ["::", "iterator", "MBBI", ")", "const", "{"], "File": "Thumb2InstrInfo15", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49747, "Length": 16, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumT", ","], "ground_truth": ["MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumF", ")", "const", "{"], "File": "Thumb2InstrInfo15", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49748, "Length": 18, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ","], "ground_truth": ["MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "Thumb2InstrInfo15", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49749, "Length": 127, "Cover_Rate": 0.6512820512820513} {"Template_token": ["", "bool", "isSP", "=", "FrameReg", "==", "", ";", "bool", "HasCCOut", "=", "Opcode", "!=", "", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "isSP", "?", "", ":", "", ")", ")", ";", "}", "else", "{", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "isSP", "?", "", ":", "", ")", ")", ";", "}", "if", "(", "", "(", "Offset", ")", "!=", "-", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "!", "HasCCOut", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "if", "(", "Offset", "<", "", "&&", "(", "!", "HasCCOut", "||", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ")", "{", "unsigned", "NewOpc", "=", "isSP", "?", "(", "isSub", "?", "", ":", "", ")", ":", "(", "isSub", "?", "", ":", "", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "HasCCOut", ")", "MI", ".", "RemoveOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "if", "(", "!", "HasCCOut", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ")", ")", ";", "}", "else", "{", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "Opcode", ";", "if", "(", "AddrMode", "==", "", ")", "{", "unsigned", "OffsetReg", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "!=", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "return", "Offset", "==", "", ";", "}", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "", ")", ";", "NewOpc", "=", "immediateOffsetOpcode", "(", "Opcode", ")", ";", "AddrMode", "=", "", ";", "}", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "NewOpc", "=", "negativeOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "isSub", "=", "true", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NewOpc", "=", "positiveOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "}", "}", "else", "if", "(", "AddrMode", "==", ""], "ground_truth": [")", "{"], "File": "Thumb2InstrInfo15", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49750, "Length": 513, "Cover_Rate": 0.47544022242817424} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", ""], "ground_truth": [")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb2InstrInfo15", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49751, "Length": 89, "Cover_Rate": 0.42788461538461536} {"Template_token": ["", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal"], "ground_truth": [";"], "File": "Thumb2InstrInfo16", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49752, "Length": 346, "Cover_Rate": 0.40705882352941175} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "getNoopForMachoTarget", "(", "MCInst", "&", "NopInst", ")", "const", "{", "NopInst", ".", "setOpcode", "(", ""], "ground_truth": [")", ";"], "File": "Thumb2InstrInfo16", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49753, "Length": 18, "Cover_Rate": 0.3050847457627119} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "NumBytes", ">>", "", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "Fits", "=", "true", ";", "}", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")"], "ground_truth": ["!=", "-", "", ")", "{"], "File": "Thumb2InstrInfo17", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49754, "Length": 373, "Cover_Rate": 0.47275031685678076} {"Template_token": ["", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC"], "ground_truth": [",", "TRI", ")", ";"], "File": "Thumb2InstrInfo17", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49755, "Length": 159, "Cover_Rate": 0.7794117647058824} {"Template_token": ["", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "=", "", "<<", "Count", ";", "unsigned", "MaskOff", "=", "~", "("], "ground_truth": ["MaskOn", "-", "", ")", ";"], "File": "Thumb2InstrInfo17", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49756, "Length": 80, "Cover_Rate": 0.32388663967611336} {"Template_token": ["", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "=", "", "<<", "Count", ";", "unsigned", "MaskOff", "=", "~", "(", "MaskOn", "-", "", ")", ";", "MBBI", "->", "getOperand", "(", "", ")", ".", "setImm", "("], "ground_truth": ["(", "Mask", "&", "MaskOff", ")", "|", "MaskOn", ")", ";"], "File": "Thumb2InstrInfo17", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49757, "Length": 103, "Cover_Rate": 0.41700404858299595} {"Template_token": ["", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "", "NCC", "=", "getInstrPredicate", "(", "NMI", ",", "PredReg", ")", ";", "if", "(", "!", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "||", "NMI", "->", "modifiesRegister", "(", "SrcReg", ",", "&", "TRI", ")", "||", "NMI", "->", "modifiesRegister", "(", "", ",", "&", "TRI", ")", ")", "break", ";", "if", "(", "++", "NumInsts", "==", "", ")", "return", ";", "}", "if", "("], "ground_truth": ["NumInsts", ")", "{"], "File": "Thumb2InstrInfo17", "Func": "scheduleTwoAddrSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49758, "Length": 78, "Cover_Rate": 0.3263598326359833} {"Template_token": ["", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL"], "ground_truth": ["=", "I", "->", "getDebugLoc", "(", ")", ";"], "File": "Thumb2InstrInfo17", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49759, "Length": 81, "Cover_Rate": 0.37327188940092165} {"Template_token": ["", "if", "(", "!", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "return", "BaseInstrInfo", "::", "copyPhysReg", "(", "MBB", ",", "I", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")"], "ground_truth": [".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";"], "File": "Thumb2InstrInfo18", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49760, "Length": 59, "Cover_Rate": 0.6276595744680851} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", "."], "ground_truth": ["addMemOperand", "(", "MMO", ")", ";"], "File": "Thumb2InstrInfo18", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49761, "Length": 192, "Cover_Rate": 0.5501432664756447} {"Template_token": ["", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isGVInGOT", "(", "GV", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "else", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "Thumb2InstrInfo25", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49762, "Length": 71, "Cover_Rate": 0.43558282208588955} {"Template_token": ["", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isGVInGOT", "(", "GV", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";", "else", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")"], "ground_truth": [")", "expandLoadStackGuardBase", "(", "MI", ",", "", ",", "", ")", ";"], "File": "Thumb2InstrInfo25", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49763, "Length": 74, "Cover_Rate": 0.4539877300613497} {"Template_token": ["", "MachineOperand", "&", "MaskOp", "=", "Instr", ".", "getOperand", "(", "", ")", ";", "assert", "(", "MaskOp", ".", "isImm", "(", ")", "&&", "", ")", ";", "MachineBasicBlock", "::", "iterator", "Iter", "=", "++", "Instr", ".", "getIterator", "(", ")", ",", "End", "="], "ground_truth": ["Instr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";"], "File": "Thumb2InstrInfo27", "Func": "recomputeVPTBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49764, "Length": 46, "Cover_Rate": 0.3006535947712418} {"Template_token": ["", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}", "else", "{", "assert", "(", "DestReg", "!=", "", "&&", "BaseReg", "!=", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "HasCCOut", "=", "false", ";", "NumBytes", "=", ""], "ground_truth": [";"], "File": "Thumb2InstrInfo2", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49765, "Length": 416, "Cover_Rate": 0.5312899106002554} {"Template_token": ["", "Fits", "=", "true", ";", "}", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}", "else", "{", "assert", "(", "DestReg", "!=", "", "&&", "BaseReg", "!=", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "HasCCOut", "=", "false", ";", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")"], "ground_truth": [")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb2InstrInfo2", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49766, "Length": 511, "Cover_Rate": 0.6526181353767561} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ",", "RC"], "ground_truth": [",", "TRI", ")", ";"], "File": "Thumb2InstrInfo2", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49767, "Length": 113, "Cover_Rate": 0.576530612244898} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill"], "ground_truth": [",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo2", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49768, "Length": 144, "Cover_Rate": 0.6889952153110048} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "Fits", "=", "true", ";", "}", "else", "if", "(", "(", "NumBytes", "&", "", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "NumBytes", ">>", "", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "Fits", "=", "true", ";", "}", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "assert", "(", "(", "DestReg", "!=", "", "||", "BaseReg", "==", "", ")", "&&", "", ")", ";", "if", "(", "(", "DestReg", "==", "", ")", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "bool", "HasCCOut", "=", "true", ";", "int", "ImmIsT2SO", "=", "", "(", "ThisVal", ")", ";", "bool", "ToSP", "=", "DestReg", "==", "", ";", "unsigned", "t2SUB", "=", "ToSP", "?", "", ":", "", ";", "unsigned", "t2ADD", "=", "ToSP", "?", "", ":", "", ";", "unsigned", "t2SUBi12", "=", "ToSP", "?", "", ":", "", ";", "unsigned", "t2ADDi12", "=", "ToSP", "?", "", ":", "", ";", "Opc", "=", "isSub", "?", "t2SUB"], "ground_truth": [":", "t2ADD", ";"], "File": "Thumb2InstrInfo35", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49769, "Length": 477, "Cover_Rate": 0.5678571428571428} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "", "&&", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "else", "if", "(", "DestRC", "==", "", "&&"], "ground_truth": ["SrcRC", "==", "", ")", "{"], "File": "Thumb2InstrInfo37", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49770, "Length": 66, "Cover_Rate": 0.32038834951456313} {"Template_token": ["", "bool", "Thumb2InstrInfo", "::", "copyRegToReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "const", "TargetRegisterClass", "*", "DestRC", ",", "const", "TargetRegisterClass", "*", "SrcRC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "", "&&", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "else", "if", "(", "DestRC", "==", "", "&&", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true"], "ground_truth": [";"], "File": "Thumb2InstrInfo37", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49771, "Length": 131, "Cover_Rate": 0.6359223300970874} {"Template_token": ["", "Fits", "=", "true", ";", "}", "else", "if", "(", "(", "NumBytes", "&", "", ")", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "NumBytes", ">>", "", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "Fits", "=", "true", ";", "}", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "if", "(", "BaseReg", "==", ""], "ground_truth": [")", "{"], "File": "Thumb2InstrInfo37", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49772, "Length": 259, "Cover_Rate": 0.3514246947082768} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I"], "ground_truth": ["->", "getDebugLoc", "(", ")", ";"], "File": "Thumb2InstrInfo37", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49773, "Length": 54, "Cover_Rate": 0.3068181818181818} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "(", "FI", ")"], "ground_truth": [",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "Thumb2InstrInfo37", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49774, "Length": 83, "Cover_Rate": 0.43915343915343913} {"Template_token": ["", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", "||", "RC", "==", "&", "", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm"], "ground_truth": ["(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "Thumb2InstrInfo40", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49775, "Length": 239, "Cover_Rate": 0.6828571428571428} {"Template_token": ["", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "return", ";", "}", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getInstrPredicate", "(", "*", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "", ")", "MBBI"], "ground_truth": ["->", "eraseFromParent", "(", ")", ";"], "File": "Thumb2InstrInfo40", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49776, "Length": 137, "Cover_Rate": 0.5524193548387096} {"Template_token": ["", "unsigned", "NumInsts", "=", "", ";", "while", "(", "--", "MBBI", "!=", "MBB", "->", "begin", "(", ")", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "", "NCC", "=", "llvm", "::", "getInstrPredicate", "(", "NMI", ",", "PredReg", ")", ";", "if", "(", "!", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "||", "NMI", "->", "modifiesRegister", "("], "ground_truth": ["SrcReg", ",", "&", "TRI", ")", "||", "NMI", "->", "definesRegister", "(", "", ")", ")", "break", ";"], "File": "Thumb2InstrInfo41", "Func": "scheduleTwoAddrSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49777, "Length": 79, "Cover_Rate": 0.32916666666666666} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill", ",", "FI", ",", "RC", ","], "ground_truth": ["TRI", ")", ";"], "File": "Thumb2InstrInfo41", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49778, "Length": 138, "Cover_Rate": 0.6509433962264151} {"Template_token": ["", "bool", "Thumb2InstrInfo", "::", "BlockHasNoFallThrough", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "false", ";", "switch", "(", "MBB", ".", "back", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "Thumb2InstrInfo49", "Func": "BlockHasNoFallThrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49779, "Length": 63, "Cover_Rate": 0.6428571428571429} {"Template_token": ["", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", "", ";", "}", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "Offset", ")", ";", "unsigned", "ThisImmVal", "=", "Offset", "&", "", "(", "", ",", "RotAmt", ")", ";", "Offset", "&=", "~", "ThisImmVal", ";", "assert", "(", "", "(", "ThisImmVal", ")", "!=", "-", "", "&&", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "ThisImmVal", ")", ";", "}", "else", "{", "unsigned", "NewOpc", "=", "Opcode", ";", "if", "(", "AddrMode", "==", "", ")", "{", "unsigned", "OffsetReg", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "OffsetReg", "!=", "", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "return", "Offset", ";", "}", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "ChangeToImmediate", "(", "", ")", ";", "NewOpc", "=", "immediateOffsetOpcode", "(", "Opcode", ")", ";", "AddrMode", "=", "", ";", "}", "unsigned", "NumBits", "=", "", ";", "unsigned", "Scale", "=", "", ";", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "NewOpc", "=", "negativeOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "isSub", "=", "true", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NewOpc", "=", "positiveOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "", ";", "}", "}", "else", "{", "assert", "(", "AddrMode", "==", "", ")", ";", "int", "InstrOffs", "=", "", "(", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "("], "ground_truth": [")", ")", ";"], "File": "Thumb2InstrInfo49", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49780, "Length": 268, "Cover_Rate": 0.30214205186020293} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "", "&&", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "else", "if", "(", "DestRC", "==", "", "&&", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true", ";", "}", "else", "if", "(", "DestRC", "==", "", "&&", "SrcRC", "==", "", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "true"], "ground_truth": [";"], "File": "Thumb2InstrInfo4", "Func": "copyRegToReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49781, "Length": 127, "Cover_Rate": 0.635} {"Template_token": ["", "if", "(", "Fits", ")", "{", "if", "(", "isSub", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "(", "unsigned", ")", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "bool", "HasCCOut", "=", "true", ";", "if", "(", "BaseReg", "==", "", ")", "{", "if", "(", "DestReg", "==", "", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ";", "NumBytes", "=", "", ";", "continue", ";", "}", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "}", "else", "{", "assert", "(", "DestReg", "!=", "", "&&", "BaseReg", "!=", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "", "(", "NumBytes", ")", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "HasCCOut", "=", "false", ";", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "CountLeadingZeros_32", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", ""], "ground_truth": ["&&", "", ")", ";"], "File": "Thumb2InstrInfo4", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49782, "Length": 441, "Cover_Rate": 0.5841059602649007} {"Template_token": ["", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "", "||", "RC", "==", "", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "", ",", "MFI", ".", "getObjectSize", "("], "ground_truth": ["FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "Thumb2InstrInfo4", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49783, "Length": 87, "Cover_Rate": 0.4603174603174603} {"Template_token": ["", "const", "MachineOperand", "&", "OffOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "InstrOffs", "=", "", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "", ")", "InstrOffs", "*=", "-", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "if", "(", "Offset", "<", "", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "OffsetMask", ";", "switch", "(", "AddrMode", ")", "{", "case", "", ":", "NumBits", "=", "", ";", "OffsetMask", "=", "", ";", "break", ";", "case", "", ":", "NumBits", "=", "", ";", "OffsetMask", "=", "", ";", "break", ";", "default", ":", "NumBits", "=", "", ";", "OffsetMask", "=", "", ";", "break", ";", "}", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "OffsetMask", ")", "==", "", "&&", "", ")", ";", "(", "void", ")", "OffsetMask", ";", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "", "+", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "else", "if", "(", "AddrMode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", "*", "", ";", "NumBits", "=", "", ";", "Scale", "=", "", ";", "assert", "(", "(", "Offset", "&", "", ")", "==", "", "&&", "", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "NewOpc", "!=", "Opcode", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", "&&", "(", "Register", "::", "isVirtualRegister", "(", "FrameReg", ")", "||", "RegClass", "->", "contains", "(", "FrameReg", ")", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "FrameReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", "->", "constrainRegClass", "(", "FrameReg", ",", "RegClass", ")", ")", "llvm_unreachable", "(", "", ")", ";", "}", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")", "ImmedOffset", "|=", "", "<<", "NumBits", ";", "else", "ImmedOffset", "=", "-", "ImmedOffset", ";", "}", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "=", "", ";", "return", "true", ";", "}", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "", "||", "AddrMode", "==", "", ")"], "ground_truth": ["ImmedOffset", "|=", "", "<<", "NumBits", ";"], "File": "Thumb2InstrInfo51", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49784, "Length": 496, "Cover_Rate": 0.3181526619627967} {"Template_token": ["", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF"], "ground_truth": [".", "getRegInfo", "(", ")", ";"], "File": "Thumb2InstrInfo62", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49785, "Length": 104, "Cover_Rate": 0.31044776119402984} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", "||", "RC", "==", "", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", "."], "ground_truth": ["getParent", "(", ")", ";"], "File": "Thumb2InstrInfo63", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49786, "Length": 87, "Cover_Rate": 0.4306930693069307} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "BaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "DestReg", ",", "FI", ","], "ground_truth": ["RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo67", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49787, "Length": 112, "Cover_Rate": 0.33432835820895523} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "assert", "(", "(", "DestReg", "!=", "", "||", "BaseReg", "==", "", ")", "&&", "", ")", ";", "if", "(", "(", "DestReg", "==", "", ")", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "bool", "HasCCOut", "=", "true", ";", "int", "ImmIsT2SO", "=", "", "(", "ThisVal", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "if", "(", "ImmIsT2SO", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "", ":", "", ";", "HasCCOut", "=", "false", ";", "NumBytes", "=", "", ";", "}"], "ground_truth": ["else", "{"], "File": "Thumb2InstrInfo70", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49788, "Length": 353, "Cover_Rate": 0.4485387547649301} {"Template_token": ["", "while", "(", "--", "MBBI", "!=", "MBB", "->", "begin", "(", ")", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "", "NCC", "=", "llvm", "::", "getInstrPredicate", "(", "NMI", ",", "PredReg", ")", ";", "if", "(", "!", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "||", "NMI", "->", "modifiesRegister", "(", "SrcReg", ",", "&", "TRI", ")", "||", "NMI", "->", "modifiesRegister", "(", "", ",", "&", "TRI", ")", ")", "break", ";", "if", "(", "++", "NumInsts", "==", "", ")"], "ground_truth": ["return", ";"], "File": "Thumb2InstrInfo71", "Func": "scheduleTwoAddrSource", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49789, "Length": 86, "Cover_Rate": 0.35390946502057613} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "getVPTInstrPredicate", "(", "MI", ")", "!=", "", ")", "return", "nullptr", ";", "}", "return", "BaseInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1"], "ground_truth": [",", "OpIdx2", ")", ";"], "File": "Thumb2InstrInfo", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49790, "Length": 39, "Cover_Rate": 0.4875} {"Template_token": ["", "MachineInstr", "*", "Thumb2InstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "&", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "Thumb2InstrInfo", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49791, "Length": 36, "Cover_Rate": 0.45} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "("], "ground_truth": ["SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb2InstrInfo", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49792, "Length": 34, "Cover_Rate": 0.33663366336633666} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if", "(", "!", "", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "return", "BaseInstrInfo", "::", "copyPhysReg", "(", "MBB", ",", "I", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg"], "ground_truth": [",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";"], "File": "Thumb2InstrInfo", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49793, "Length": 94, "Cover_Rate": 0.9306930693069307} {"Template_token": ["", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "", ";", "if", "(", "DestReg", "==", "", "&&", "BaseReg", "!=", "", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BaseReg", "=", "", ";", "continue", ";", "}", "assert", "(", "(", "DestReg", "!=", "", "||", "BaseReg", "==", "", ")", "&&", "", ")", ";", "if", "(", "(", "DestReg", "==", "", ")", "&&", "(", "ThisVal", "<", "(", "(", "", "<<", "", ")", "-", "", ")", "*", "", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "", ")", "==", "", "&&", "", ")", ";", "Opc", "=", "isSub", "?", "", ":", "", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "break", ";", "}", "bool", "HasCCOut", "=", "true", ";", "int", "ImmIsT2SO", "=", "", "(", "ThisVal", ")", ";", "bool", "ToSP", "=", "DestReg", "==", "", ";", "unsigned", "t2SUB", "=", "ToSP", "?", "", ":", "", ";", "unsigned", "t2ADD", "=", "ToSP", "?", "", ":", "", ";", "unsigned", "t2SUBi12", "=", "ToSP", "?", "", ":", "", ";", "unsigned", "t2ADDi12", "=", "ToSP", "?", "", ":", "", ";", "Opc", "=", "isSub", "?", "t2SUB", ":", "t2ADD", ";", "if", "(", "ImmIsT2SO", "!=", "-", "", ")", "{", "NumBytes", "=", "", ";", "}", "else", "if", "(", "ThisVal", "<", "", ")", "{", "Opc", "=", "isSub", "?", "t2SUBi12", ":", "t2ADDi12", ";", "HasCCOut", "=", "false", ";", "NumBytes", "=", "", ";", "}", "else", "{", "unsigned", "RotAmt", "=", "countLeadingZeros", "(", "ThisVal", ")", ";", "ThisVal", "=", "ThisVal", "&", "", "(", "", ",", "RotAmt", ")", ";", "NumBytes", "&=", "~", "ThisVal", ";", "assert", "(", "", "(", "ThisVal", ")", "!=", "-", "", "&&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ".", "add", "(", "predOps", "(", "", ")"], "ground_truth": [")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb2InstrInfo", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49794, "Length": 370, "Cover_Rate": 0.44047619047619047} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType"], "ground_truth": [")", ")", "return", "i", ";"], "File": "Thumb2InstrInfo", "Func": "findFirstVPTPredOperandIdx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49795, "Length": 39, "Cover_Rate": 0.4936708860759494} {"Template_token": ["", "", "llvm", "::", "getITInstrPredicate", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "PredReg", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", ""], "ground_truth": [")", "return", "", ";"], "File": "Thumb2InstrInfo", "Func": "getITInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49796, "Length": 37, "Cover_Rate": 0.6851851851851852} {"Template_token": ["", "MCInst", "Thumb2InstrInfo", "::", "getNop", "(", ")", "const", "{", "return", "MCInstBuilder", "(", "", ")", ".", "addImm", "(", "", ")"], "ground_truth": [".", "addImm", "(", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "Thumb2InstrInfo", "Func": "getNop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49797, "Length": 29, "Cover_Rate": 0.8529411764705882} {"Template_token": ["", "", "llvm", "::", "getVPTInstrPredicate", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "PredReg", ")", "{", "int", "PIdx", "=", "findFirstVPTPredOperandIdx", "(", "MI", ")", ";", "if", "(", "PIdx", "==", "-", "", ")", "{", "PredReg", "=", "", ";", "return", "", ";", "}", "PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "return", "(", "", ")", "MI", ".", "getOperand", "("], "ground_truth": ["PIdx", ")", ".", "getImm", "(", ")", ";"], "File": "Thumb2InstrInfo", "Func": "getVPTInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49798, "Length": 69, "Cover_Rate": 0.9078947368421053} {"Template_token": ["", "PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+", "", ")", ".", "getReg", "(", ")", ";", "return", "(", "", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm"], "ground_truth": ["(", ")", ";"], "File": "Thumb2InstrInfo", "Func": "getVPTInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49799, "Length": 30, "Cover_Rate": 0.39473684210526316} {"Template_token": ["", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "Thumb2InstrInfo", "Func": "immediateOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49800, "Length": 78, "Cover_Rate": 0.3183673469387755} {"Template_token": ["", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "Register", "PredReg", ";", "return", "getITInstrPredicate", "(", "*", "MBBI", ","], "ground_truth": ["PredReg", ")", "==", "", ";"], "File": "Thumb2InstrInfo", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49801, "Length": 28, "Cover_Rate": 0.4745762711864407} {"Template_token": ["", "++", "MBBI", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "Register", "PredReg", ";", "return", "getITInstrPredicate", "(", "*", "MBBI", ","], "ground_truth": ["PredReg", ")", "==", "", ";"], "File": "Thumb2InstrInfo", "Func": "isLegalToSplitMBBAt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49802, "Length": 31, "Cover_Rate": 0.5254237288135594} {"Template_token": ["", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ";", "AddDReg", "(", "MIB", ",", "DestReg", ",", "", ",", "RegState"], "ground_truth": ["::", "DefineNoRead", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49803, "Length": 236, "Cover_Rate": 0.7044776119402985} {"Template_token": ["", "MachineInstr", "*", "RV", "=", "BaseInstrInfo", "::", "optimizeSelect", "(", "MI", ",", "SeenMIs", ",", "PreferFalse", ")", ";", "if", "(", "!", "RV", "&&", "getSubtarget", "(", ")", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "!", "PreferNoCSEL", ")", "{", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "DestReg", ".", "isVirtual", "(", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "", ")", ",", "DestReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "", ")", ")", ";", "SeenMIs", ".", "insert", "(", "NewMI", ")", ";", "return", "NewMI", ";", "}", "return", "RV"], "ground_truth": [";"], "File": "Thumb2InstrInfo", "Func": "optimizeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49804, "Length": 130, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "switch", "(", "opcode", ")", "{", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "return", "", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "opcode", ";", "default", ":", "llvm_unreachable", "("], "ground_truth": ["", ")", ";"], "File": "Thumb2InstrInfo", "Func": "positiveOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49805, "Length": 114, "Cover_Rate": 0.6} {"Template_token": ["", "if", "(", "!", "AFI", "->", "hasITBlocks", "(", ")", "||", "Tail", "->", "isBranch", "(", ")", ")", "{", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "return", ";", "}", "Register", "PredReg", ";", "", "CC", "=", "getInstrPredicate", "(", "*", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "("], "ground_truth": [")", "==", "", ")", "{"], "File": "Thumb2InstrInfo", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49806, "Length": 125, "Cover_Rate": 0.49603174603174605} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "return", ";", "}", "if", "(", "", ".", "hasSubClassEq"], "ground_truth": ["(", "RC", ")", ")", "{"], "File": "Thumb2InstrInfo", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49807, "Length": 127, "Cover_Rate": 0.38837920489296635} {"Template_token": ["", "if", "(", "!", "Uses", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MO", ".", "setIsKill", "("], "ground_truth": ["false", ")", ";"], "File": "Thumb2ITBlockPass (2)1", "Func": "ClearKillFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49808, "Length": 23, "Cover_Rate": 0.30666666666666664} {"Template_token": ["", "return", "new", "Thumb2ITBlock", "("], "ground_truth": [")", ";"], "File": "Thumb2ITBlockPass (2)1", "Func": "createThumb2ITBlockPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49809, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "(", "NCC", "^", "CC", ")", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "MIB", ".", "addImm", "(", "Mask"], "ground_truth": [")", ";"], "File": "Thumb2ITBlockPass (2)1", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49810, "Length": 226, "Cover_Rate": 0.4870689655172414} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "STI", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertITInstructions", "(", "MBB", ")", ";", "if", "(", "Modified", ")", "AFI", "->", "setHasITBlocks"], "ground_truth": ["(", "true", ")", ";"], "File": "Thumb2ITBlockPass (2)1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49811, "Length": 86, "Cover_Rate": 0.6564885496183206} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", "||", "!", "MO", ".", "isKill", "(", ")", ")", "continue", ";", "if", "(", "!", "Uses", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MO", ".", "setIsKill", "("], "ground_truth": ["false", ")", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "ClearKillFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49812, "Length": 47, "Cover_Rate": 0.5875} {"Template_token": ["", "return", "new", "Thumb2ITBlockPass"], "ground_truth": ["(", ")", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "createThumb2ITBlockPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49813, "Length": 6, "Cover_Rate": 0.4} {"Template_token": ["", "FunctionPass", "*", "llvm", "::", "createThumb2ITBlockPass", "(", ")", "{", "return", "new", "Thumb2ITBlockPass", "("], "ground_truth": [")", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "createThumb2ITBlockPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49814, "Length": 14, "Cover_Rate": 0.9333333333333333} {"Template_token": ["", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else"], "ground_truth": ["{"], "File": "Thumb2ITBlockPass (2)", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49815, "Length": 173, "Cover_Rate": 0.36116910229645094} {"Template_token": ["", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return"], "ground_truth": ["true", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "isCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49816, "Length": 18, "Cover_Rate": 0.375} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugValue", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "E", ")", "{", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "I", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49817, "Length": 79, "Cover_Rate": 0.3134920634920635} {"Template_token": ["", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "++", "MFI", ";", "Modified", "|=", "InsertITInstructions", "(", "MBB", ")", ";", "}", "if", "(", "Modified", ")", "AFI", "->"], "ground_truth": ["setHasITBlocks", "(", "true", ")", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49818, "Length": 73, "Cover_Rate": 0.453416149068323} {"Template_token": ["", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "||", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "LocalUses", ".", "push_back", "(", "Reg", ")", ";", "else", "LocalDefs", ".", "push_back", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalUses", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalUses", "[", "i", "]", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Uses", ".", "insert", "(", "*", "Subreg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalDefs", "[", "i", "]", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Defs", ".", "insert", "(", "*", "Subreg", ")", ";", "if", "(", "Reg", "==", "", ")"], "ground_truth": ["continue", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49819, "Length": 177, "Cover_Rate": 0.6366906474820144} {"Template_token": ["", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "hasV8Ops", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "Mask", "|=", "(", "CC", "&", "", ")", "<<", "", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "LastITMI", "->", "findRegisterUseOperand", "(", "", ")", "->", "setIsKill", "("], "ground_truth": [")", ";"], "File": "Thumb2ITBlockPass11", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49820, "Length": 304, "Cover_Rate": 0.64} {"Template_token": ["", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "Mask", "|=", "(", "CC", "&", "", ")", "<<", "", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "LastITMI", "->", "findRegisterUseOperand", "(", "", ")", "->", "setIsKill", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "LI", "=", "LastITMI", ";", "finalizeBundle", "(", "MBB", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ",", "llvm", "::", "next", "(", "LI", ")", ")", ";", "Modified", "=", "true", ";", "++"], "ground_truth": ["NumITs", ";"], "File": "Thumb2ITBlockPass11", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49821, "Length": 167, "Cover_Rate": 0.35157894736842105} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "hasV8Ops", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "hasV8Ops", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "++", "MFI", ";", "Modified", "|=", "InsertITInstructions", "("], "ground_truth": ["MBB", ")", ";"], "File": "Thumb2ITBlockPass11", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49822, "Length": 100, "Cover_Rate": 0.6756756756756757} {"Template_token": ["", "if", "(", "MO", ".", "isUse", "(", ")", ")", "LocalUses", ".", "push_back", "(", "Reg", ")", ";", "else", "LocalDefs", ".", "push_back", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalUses", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalUses", "[", "i", "]", ";", "Uses", ".", "insert", "(", "Reg", ")", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Uses", ".", "insert", "(", "*", "Subreg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalDefs", "[", "i", "]", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Defs", ".", "insert", "(", "*", "Subreg", ")", ";", "if", "(", "Reg", "==", "", ")"], "ground_truth": ["continue", ";"], "File": "Thumb2ITBlockPass12", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49823, "Length": 163, "Cover_Rate": 0.5659722222222222} {"Template_token": ["", "bool", "Thumb2ITBlock", "::", "MoveCopyOutOfITBlock", "(", "MachineInstr", "*", "MI", ",", "", "CC", ",", "", "OCC", ",", "RegisterSet", "&", "Defs", ",", "RegisterSet", "&", "Uses", ")", "{", "if", "(", "!", "isCopy", "(", "MI", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++"], "ground_truth": ["I", ";"], "File": "Thumb2ITBlockPass13", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49824, "Length": 164, "Cover_Rate": 0.6748971193415638} {"Template_token": ["", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "E"], "ground_truth": [")", "{"], "File": "Thumb2ITBlockPass13", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49825, "Length": 77, "Cover_Rate": 0.3168724279835391} {"Template_token": ["", "}", "auto", "InsertUsesDefs", "=", "[", "&", "]", "(", "RegList", "&", "Regs", ",", "RegisterSet", "&", "UsesDefs", ")", "{", "for", "(", "unsigned", "Reg", ":", "Regs", ")", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "UsesDefs", ".", "insert", "(", "*", "Subreg", ")", ";", "}", ";", "InsertUsesDefs", "(", "LocalDefs", ","], "ground_truth": ["Defs", ")", ";"], "File": "Thumb2ITBlockPass13", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49826, "Length": 62, "Cover_Rate": 0.33879781420765026} {"Template_token": ["", "", "CC", "=", "getITInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "Defs", ".", "clear", "(", ")", ";", "Uses", ".", "clear", "(", ")", ";", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "Register", "NPredReg", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "(", "NCC", "^", "CC", ")", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "MIB", ".", "addImm", "(", "Mask", ")"], "ground_truth": [";"], "File": "Thumb2ITBlockPass17", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49827, "Length": 333, "Cover_Rate": 0.7239130434782609} {"Template_token": ["", "Register", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "E"], "ground_truth": [")", "{"], "File": "Thumb2ITBlockPass17", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49828, "Length": 135, "Cover_Rate": 0.5601659751037344} {"Template_token": ["", "if", "(", "MO", ".", "isUse", "(", ")", ")", "LocalUses", ".", "push_back", "(", "Reg", ")", ";", "else", "LocalDefs", ".", "push_back", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalUses", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalUses", "[", "i", "]", ";", "Uses", ".", "insert", "(", "Reg", ")", ";", "for", "(", "const", "uint16_t", "*", "Subreg", "=", "TRI", "->", "getSubRegisters", "(", "Reg", ")", ";", "*", "Subreg", ";", "++", "Subreg", ")", "Uses", ".", "insert", "(", "*", "Subreg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "LocalDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalDefs", "[", "i", "]", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "for", "(", "const", "uint16_t", "*", "Subreg", "=", "TRI", "->", "getSubRegisters", "(", "Reg", ")", ";", "*", "Subreg", ";", "++", "Subreg", ")", "Defs", ".", "insert", "(", "*", "Subreg", ")", ";", "if", "(", "Reg", "=="], "ground_truth": ["", ")", "continue", ";"], "File": "Thumb2ITBlockPass20", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49829, "Length": 165, "Cover_Rate": 0.5689655172413793} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc"], "ground_truth": ["==", "", ")", "return", "", ";"], "File": "Thumb2ITBlockPass22", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49830, "Length": 22, "Cover_Rate": 0.4074074074074074} {"Template_token": ["", "continue", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "while", "(", "MBBI", "!=", "E", "&&", "Pos", ")", "{", "", "NCC", "=", "getPredicate", "(", "&", "*", "MBBI", ",", "TII", ")", ";", "if", "(", "NCC"], "ground_truth": ["==", "OCC", ")", "{"], "File": "Thumb2ITBlockPass22", "Func": "InsertITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49831, "Length": 84, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "&", "*", "MBBI", ";", "", "CC", "=", "getPredicate", "(", "MI", ",", "TII", ")", ";", "if", "(", "CC", "==", "", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "while", "(", "MBBI", "!=", "E", "&&", "Pos", ")", "{", "", "NCC", "=", "getPredicate", "(", "&", "*", "MBBI", ",", "TII", ")", ";", "if", "(", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "}", "else", "if", "(", "NCC", "!=", "CC", ")", "break", ";", "--", "Pos", ";", "++", "MBBI", ";", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "Modified", "=", "true", ";", "++"], "ground_truth": ["NumITs", ";"], "File": "Thumb2ITBlockPass22", "Func": "InsertITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49832, "Length": 159, "Cover_Rate": 0.7327188940092166} {"Template_token": ["", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "InsertITBlocks", "("], "ground_truth": ["MBB", ")", ";"], "File": "Thumb2ITBlockPass22", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49833, "Length": 60, "Cover_Rate": 0.5309734513274337} {"Template_token": ["", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "Register", "NPredReg", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "(", "NCC", "^", "CC", ")", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "LastITMI", "->", "findRegisterUseOperand", "(", "", ")", "->", "setIsKill", "(", ")", ";", "finalizeBundle", "(", "MBB", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ",", "++", "LastITMI", "->", "getIterator", "(", ")", ")", ";", "Modified", "=", "true", ";", "++", "NumITs"], "ground_truth": [";"], "File": "Thumb2ITBlockPass24", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49834, "Length": 270, "Cover_Rate": 0.574468085106383} {"Template_token": ["", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "", ";", ")", ";", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "Register", "NPredReg", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "(", "NCC", "^", "CC", ")", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos"], "ground_truth": [";"], "File": "Thumb2ITBlockPass24", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49835, "Length": 290, "Cover_Rate": 0.6170212765957447} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "STI", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false"], "ground_truth": [";"], "File": "Thumb2ITBlockPass25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49836, "Length": 60, "Cover_Rate": 0.47619047619047616} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "STI", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertITInstructions", "(", "MBB", ")", ";", "if", "(", "Modified", ")", "AFI", "->", "setHasITBlocks", "(", "true"], "ground_truth": [")", ";"], "File": "Thumb2ITBlockPass25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49837, "Length": 86, "Cover_Rate": 0.6825396825396826} {"Template_token": ["", "}", "Defs", ".", "clear", "(", ")", ";", "Uses", ".", "clear", "(", ")", ";", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "llvm", "::", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC"], "ground_truth": [",", "Defs", ",", "Uses", ")", ")", "{"], "File": "Thumb2ITBlockPass29", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49838, "Length": 233, "Cover_Rate": 0.4936440677966102} {"Template_token": ["", "bool", "Thumb2ITBlockPass", "::", "MoveCopyOutOfITBlock", "(", "MachineInstr", "*", "MI", ",", "", "CC", ",", "", "OCC", ",", "SmallSet", "<", "unsigned", ",", "", ">", "&", "Defs", ",", "SmallSet", "<", "unsigned", ",", "", ">", "&", "Uses", ")", "{", "if", "(", "!", "isCopy", "(", "MI", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", "."], "ground_truth": ["count", "(", "SrcReg", ")", ")", "return", "false", ";"], "File": "Thumb2ITBlockPass29", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49839, "Length": 123, "Cover_Rate": 0.484251968503937} {"Template_token": ["", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", ""], "ground_truth": ["<<", "Pos", ")", ";"], "File": "Thumb2ITBlockPass2", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49840, "Length": 155, "Cover_Rate": 0.3263157894736842} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "++", "MFI", ";", "Modified", "|=", "InsertITInstructions", "(", "MBB"], "ground_truth": [")", ";"], "File": "Thumb2ITBlockPass2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49841, "Length": 111, "Cover_Rate": 0.75} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "="], "ground_truth": ["false", ";"], "File": "Thumb2ITBlockPass2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49842, "Length": 56, "Cover_Rate": 0.3783783783783784} {"Template_token": ["", "StringRef", "getPassName", "(", ")"], "ground_truth": ["const", "override", "{"], "File": "Thumb2ITBlockPass31", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49843, "Length": 7, "Cover_Rate": 0.6363636363636364} {"Template_token": ["", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBBI", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getITInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "Defs", ".", "clear", "(", ")", ";", "Uses", ".", "clear", "(", ")", ";", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ","], "ground_truth": ["Uses", ",", "TRI", ")", ";"], "File": "Thumb2ITBlockPass31", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49844, "Length": 340, "Cover_Rate": 0.7068607068607069} {"Template_token": ["", "if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "E", ")", "{", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*"], "ground_truth": ["I", ",", "NPredReg", ")", ";"], "File": "Thumb2ITBlockPass31", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49845, "Length": 123, "Cover_Rate": 0.48616600790513836} {"Template_token": ["", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "E", ")", "{", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "I", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "Thumb2ITBlockPass31", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49846, "Length": 110, "Cover_Rate": 0.43478260869565216} {"Template_token": ["", "Uses", ".", "clear", "(", ")", ";", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "Mask", "|=", "(", "CC", "&", "", ")", "<<", "", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "LastITMI", "->", "findRegisterUseOperand", "(", "", ")", "->", "setIsKill", "(", ")", ";", "finalizeBundle", "(", "MBB", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ",", "++", "LastITMI", "->", "getIterator", "(", ")", ")", ";", "Modified", "=", "true", ";", "++", "NumITs"], "ground_truth": [";"], "File": "Thumb2ITBlockPass32", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49847, "Length": 347, "Cover_Rate": 0.7214137214137214} {"Template_token": ["", "bool", "Thumb2ITBlockPass", "::", "MoveCopyOutOfITBlock", "(", "MachineInstr", "*", "MI", ",", "", "CC", ",", "", "OCC", ",", "SmallSet", "<", "unsigned", ",", "", ">", "&", "Defs", ",", "SmallSet", "<", "unsigned", ",", "", ">", "&", "Uses", ")", "{", "if", "(", "!", "isCopy", "(", "MI", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent"], "ground_truth": ["(", ")", "->", "end", "(", ")", ";"], "File": "Thumb2ITBlockPass32", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49848, "Length": 189, "Cover_Rate": 0.7470355731225297} {"Template_token": ["", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugValue"], "ground_truth": ["(", ")", ")", "++", "I", ";"], "File": "Thumb2ITBlockPass32", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49849, "Length": 81, "Cover_Rate": 0.3201581027667984} {"Template_token": ["", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return"], "ground_truth": ["true", ";"], "File": "Thumb2ITBlockPass33", "Func": "isCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49850, "Length": 27, "Cover_Rate": 0.42857142857142855} {"Template_token": ["", "assert", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "MI", "->", "getOperand", "(", "", ")", ".", "getSubReg", "(", ")", "==", "", "&&", "", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Uses", ".", "count", "(", "DstReg", ")", "||", "Defs", ".", "count", "(", "SrcReg", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugValue", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "E"], "ground_truth": [")", "{"], "File": "Thumb2ITBlockPass33", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49851, "Length": 125, "Cover_Rate": 0.5924170616113744} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";"], "ground_truth": ["MFI", "!=", "E", ";", ")", "{"], "File": "Thumb2ITBlockPass34", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49852, "Length": 91, "Cover_Rate": 0.5833333333333334} {"Template_token": ["", "AFI", "=", "Fn", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "++", "MFI", ";", "Modified", "|=", "InsertITInstructions", "("], "ground_truth": ["MBB", ")", ";"], "File": "Thumb2ITBlockPass34", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49853, "Length": 119, "Cover_Rate": 0.7628205128205128} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "&", "*", "MBIter", ";", "unsigned", "PredReg", "=", "", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "", "Pred", "=", "getVPTInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "assert", "(", "Pred", "!=", "", "&&", "", ")", ";", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MBIter", ",", "dl", ",", "TII", "->", "get", "(", ""], "ground_truth": [")", ")", ";"], "File": "Thumb2ITBlockPass37", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49854, "Length": 74, "Cover_Rate": 0.37373737373737376} {"Template_token": ["", "static", "", "getPredicate", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "PredReg", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode"], "ground_truth": ["(", ")", ";"], "File": "Thumb2ITBlockPass39", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49855, "Length": 23, "Cover_Rate": 0.41818181818181815} {"Template_token": ["", "static", "", "getPredicate", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "PredReg", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "", "||", "Opc", "==", "", ")"], "ground_truth": ["return", "", ";"], "File": "Thumb2ITBlockPass39", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49856, "Length": 36, "Cover_Rate": 0.6545454545454545} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBBI", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "getPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "while", "(", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", "&&", "!", "MI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", ")", ")", "{", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "DebugLoc", "ndl", "=", "NMI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "}", "else", "if", "(", "NCC", "!=", "CC", ")", "break", ";", "--", "Pos", ";", "++", "MBBI", ";", "}", "Mask", "|=", "(", "", "<<"], "ground_truth": ["Pos", ")", ";"], "File": "Thumb2ITBlockPass39", "Func": "InsertITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49857, "Length": 229, "Cover_Rate": 0.8481481481481481} {"Template_token": ["", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "", "<<", "Pos", ")", ";", "Mask", "|=", "(", "CC", "&", "", ")", "<<", "", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "LastITMI", "->", "findRegisterUseOperand", "(", "", ")", "->", "setIsKill", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "LI", "=", "LastITMI", ";", "finalizeBundle", "(", "MBB", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ",", "std", "::", "next", "(", "LI", ")", ")", ";", "Modified", "=", "true", ";", "++", "NumITs", ";", "}", "return"], "ground_truth": ["Modified", ";"], "File": "Thumb2ITBlockPass3", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49858, "Length": 208, "Cover_Rate": 0.4279835390946502} {"Template_token": ["", "unsigned", "PredReg", "=", "", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "", "Pred", "=", "getVPTInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "assert", "(", "Pred", "!=", "", "&&", "", ")", ";", "if", "(", "Pred", "==", "", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MBIter", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ";", "MachineInstr", "*", "LastMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIBuilder", ".", "getInstr", "(", ")", ";", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "T", ")", ";", "finalizeBundle", "(", "Block", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ","], "ground_truth": ["++", "LastMI", "->", "getIterator", "(", ")", ")", ";"], "File": "Thumb2ITBlockPass42", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49859, "Length": 110, "Cover_Rate": 0.5555555555555556} {"Template_token": ["", "if", "(", "CC", "==", "", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "while", "(", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", "&&", "!", "MI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", ")", ")", "{", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "DebugLoc", "ndl", "=", "NMI", "->", "getDebugLoc"], "ground_truth": ["(", ")", ";"], "File": "Thumb2ITBlockPass7", "Func": "InsertITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49860, "Length": 111, "Cover_Rate": 0.39928057553956836} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "Thumb2ITBlockPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49861, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", ""], "ground_truth": [";"], "File": "Thumb2ITBlockPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49862, "Length": 12, "Cover_Rate": 0.9230769230769231} {"Template_token": ["", "unsigned", "PredReg", "=", "", ";", "", "CC", "=", "llvm", "::", "getITInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "", ")", "{", "++", "MBBI", ";", "continue", ";", "}", "Defs", ".", "clear", "(", ")", ";", "Uses", ".", "clear", "(", ")", ";", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ";", "++", "MBBI", ";", "", "OCC", "=", "", "(", "CC", ")", ";", "unsigned", "Mask", "=", "", ",", "Pos", "=", "", ";", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", "&&", "!", "MI", "->", "getDesc", "(", ")", ".", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "llvm", "::", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "Mask", "|=", "(", "", "<<", "Pos"], "ground_truth": [")", ";"], "File": "Thumb2ITBlockPass", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49863, "Length": 321, "Cover_Rate": 0.7054945054945055} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugValue", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "E", ")", "{", "unsigned", "NPredReg", "=", "", ";", "", "NCC", "=", "llvm", "::", "getITInstrPredicate", "(", "I", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "return", "true", ";", "}", "return"], "ground_truth": ["false", ";"], "File": "Thumb2ITBlockPass", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49864, "Length": 81, "Cover_Rate": 0.3188976377952756} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "(", "int64_t", ")"], "ground_truth": ["", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb2RegisterInfo10", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49865, "Length": 131, "Cover_Rate": 0.7443181818181818} {"Template_token": ["", "void", "Thumb2RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*"], "ground_truth": ["MBB", ".", "getParent", "(", ")", ";"], "File": "Thumb2RegisterInfo11", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49866, "Length": 46, "Cover_Rate": 0.304635761589404} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext"], "ground_truth": ["(", ")", ")", ",", "Val", ")", ";"], "File": "Thumb2RegisterInfo11", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49867, "Length": 51, "Cover_Rate": 0.33774834437086093} {"Template_token": ["", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", "."], "ground_truth": ["addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "(", "int64_t", ")", "", ")", ".", "addReg", "(", "", ")", ";"], "File": "Thumb2RegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49868, "Length": 89, "Cover_Rate": 0.5855263157894737} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex"], "ground_truth": ["(", "C", ",", "", ")", ";"], "File": "Thumb2RegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49869, "Length": 64, "Cover_Rate": 0.42105263157894735} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "(", "int64_t"], "ground_truth": [")", "", ")", ".", "addReg", "(", "", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb2RegisterInfo3", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49870, "Length": 63, "Cover_Rate": 0.39375} {"Template_token": ["", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "(", "int64_t", ")", "", ")", ".", "addReg", "("], "ground_truth": ["", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "Thumb2RegisterInfo3", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49871, "Length": 104, "Cover_Rate": 0.65} {"Template_token": ["", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Use", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Defs", ".", "count", "(", "Reg", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "Thumb2SizeReduction (2)", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49872, "Length": 78, "Cover_Rate": 0.375} {"Template_token": ["", "SmallSet", "<", "unsigned", ",", "", ">", "Defs", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "CPSRDef", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Use", "->", "operands", "(", ")"], "ground_truth": [")", "{"], "File": "Thumb2SizeReduction (2)", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49873, "Length": 88, "Cover_Rate": 0.4230769230769231} {"Template_token": ["", "const", "char", "*", "getPassName", "("], "ground_truth": [")", "const", "override", "{"], "File": "Thumb2SizeReduction (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49874, "Length": 9, "Cover_Rate": 0.6923076923076923} {"Template_token": ["", "for", "(", "const", "MCPhysReg", "*", "Regs", "=", "MCID", ".", "getImplicitDefs", "(", ")", ";", "*", "Regs", ";", "++", "Regs", ")", "if", "(", "*", "Regs", "==", "", ")", "return", "true", ";", "return"], "ground_truth": ["false", ";"], "File": "Thumb2SizeReduction (2)", "Func": "HasImplicitCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49875, "Length": 32, "Cover_Rate": 0.7111111111111111} {"Template_token": ["", "case", "", ":", "case", "", ":", "return", "true", ";", "}", "return", "false"], "ground_truth": [";"], "File": "Thumb2SizeReduction (2)", "Func": "isHighLatencyCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49876, "Length": 13, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "}", "case", "", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "return", "false", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "Entry", ".", "WideOpc", "==", "", "||", "Entry", ".", "WideOpc", "==", "", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Entry", ".", "WideOpc", "==", "", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "HasImmOffset", ")", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", "|", "getInternalReadRegState", "(", "OffsetInternal", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*"], "ground_truth": ["MI", "<<", "", "<<", "*", "MIB", ")", ";"], "File": "Thumb2SizeReduction (2)", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49877, "Length": 511, "Cover_Rate": 0.5754504504504504} {"Template_token": ["", "HighLatencyCPSR", "=", "false", ";", "for", "(", "auto", "*", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "{", "const", "MBBInfo", "&", "PInfo", "=", "BlockInfo", "[", "Pred", "->", "getNumber", "(", ")", "]", ";", "if", "(", "!", "PInfo", ".", "Visited", ")", "{", "continue", ";", "}", "if", "(", "PInfo", ".", "HighLatencyCPSR", ")", "{", "HighLatencyCPSR", "=", "true", ";", "break", ";", "}", "}", "bool", "IsSelfLoop", "=", "MBB", ".", "isSuccessor", "(", "&", "MBB", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "std", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&"], "ground_truth": ["NextMII", "->", "isBundledWithPred", "(", ")", ";"], "File": "Thumb2SizeReduction (2)", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49878, "Length": 170, "Cover_Rate": 0.391705069124424} {"Template_token": ["", "if", "(", "ReduceMI", "(", "MBB", ",", "MI", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "std", "::", "prev", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "if", "(", "NextInSameBundle", "&&", "!", "NextMII", "->", "isBundledWithPred", "(", ")", ")", "NextMII", "->", "bundleWithPred", "(", ")", ";", "}", "if", "(", "!", "NextInSameBundle", "&&", "MI", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "BundleMI", "->", "killsRegister", "(", "", ")", ")", "LiveCPSR", "=", "false", ";", "MachineOperand", "*", "MO", "=", "BundleMI", "->", "findRegisterDefOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isDead", "(", ")", ")", "LiveCPSR", "=", "true", ";", "MO", "=", "BundleMI", "->", "findRegisterUseOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isKill", "(", ")", ")", "LiveCPSR", "=", "true", ";", "}", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "isCall", "(", ")", ")", "{", "CPSRDef", "=", "nullptr", ";", "HighLatencyCPSR", "=", "false", ";", "IsSelfLoop", "="], "ground_truth": ["false", ";"], "File": "Thumb2SizeReduction (2)", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49879, "Length": 168, "Cover_Rate": 0.3870967741935484} {"Template_token": ["", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "return", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")"], "ground_truth": [")", "return", "true", ";"], "File": "Thumb2SizeReduction (2)", "Func": "ReduceMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49880, "Length": 76, "Cover_Rate": 0.5467625899280576} {"Template_token": ["", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";", "if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second"], "ground_truth": [")", "llvm_unreachable", "(", "", ")", ";"], "File": "Thumb2SizeReduction (2)", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49881, "Length": 34, "Cover_Rate": 0.3695652173913043} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "assert", "(", "LiveCPSR", "&&", ""], "ground_truth": [")", ";"], "File": "Thumb2SizeReduction (2)", "Func": "UpdateCPSRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49882, "Length": 42, "Cover_Rate": 0.46153846153846156} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")"], "ground_truth": ["continue", ";"], "File": "Thumb2SizeReduction (2)", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49883, "Length": 73, "Cover_Rate": 0.35436893203883496} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isPCOk", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "bool", "isLROk", "=", "(", "Opc", "==", "", ")", ";", "bool", "isSPOk", "=", "isPCOk", "||", "isLROk", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg"], "ground_truth": ["(", ")", ";"], "File": "Thumb2SizeReduction (2)", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49884, "Length": 99, "Cover_Rate": 0.48058252427184467} {"Template_token": ["", "HasCC", "=", "true", ";", "CCDead", "=", "true", ";", "return", "true", ";", "}", "return", "false", ";", "}", "}", "else", "{", "if", "(", "HasCC", ")", "return", "false", ";", "}", "}", "else", "if", "(", "(", "is2Addr", "&&", "Entry", ".", "PredCC2", "==", "", ")", "||", "(", "!", "is2Addr", "&&", "Entry", ".", "PredCC1", "==", "", ")", ")", "{", "if", "(", "HasCC", ")", "return", "true", ";", "if", "(", "!", "HasImplicitCPSRDef", "(", "MI", "->", "getDesc", "(", ")", ")", ")", "return", "false", ";", "HasCC", "=", "true", ";", "}", "else", "{", "if", "(", "HasCC", ")", "return"], "ground_truth": ["false", ";"], "File": "Thumb2SizeReduction (2)", "Func": "VerifyPredAndCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49885, "Length": 89, "Cover_Rate": 0.5144508670520231} {"Template_token": ["", "if", "(", "(", "is2Addr", "&&", "Entry", ".", "PredCC2", "==", "", ")", "||", "(", "!", "is2Addr", "&&", "Entry", ".", "PredCC1", "==", "", ")", ")", "{", "if", "(", "Pred", "==", "", ")", "{", "if", "(", "!", "HasCC", ")", "{", "if", "(", "!", "LiveCPSR", ")", "{", "HasCC", "=", "true", ";", "CCDead", "=", "true", ";", "return", "true", ";", "}", "return", "false", ";", "}", "}", "else", "{", "if", "(", "HasCC", ")", "return"], "ground_truth": ["false", ";"], "File": "Thumb2SizeReduction (2)", "Func": "VerifyPredAndCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49886, "Length": 69, "Cover_Rate": 0.3988439306358382} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["THUMB2_SIZE_REDUCE_NAME", ";"], "File": "Thumb2SizeReduction10", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49887, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "bool", "Thumb2SizeReduce", "::", "ReduceMBB", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Modified", "=", "false", ";", "bool", "LiveCPSR", "=", "MBB", ".", "isLiveIn", "(", "", ")", ";", "MachineInstr", "*", "BundleMI", "=", "nullptr", ";", "CPSRDef", "=", "nullptr", ";", "HighLatencyCPSR", "=", "false", ";", "for", "(", "auto", "*", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "{", "const", "MBBInfo", "&", "PInfo", "=", "BlockInfo", "[", "Pred", "->", "getNumber", "(", ")", "]", ";", "if", "(", "!", "PInfo", ".", "Visited", ")", "{", "continue", ";", "}", "if", "(", "PInfo", ".", "HighLatencyCPSR", ")", "{", "HighLatencyCPSR", "=", "true", ";", "break", ";", "}", "}", "bool", "IsSelfLoop", "=", "MBB", ".", "isSuccessor", "(", "&", "MBB", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "std", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "if", "(", "MI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&", "NextMII", "->", "isBundledWithPred", "(", ")", ";", "if", "(", "ReduceMI", "(", "MBB", ",", "MI", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "std", "::", "prev", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "if", "(", "NextInSameBundle", "&&", "!", "NextMII", "->", "isBundledWithPred", "(", ")", ")", "NextMII", "->", "bundleWithPred", "(", ")", ";", "}", "if", "(", "BundleMI", "&&", "!", "NextInSameBundle", "&&", "MI", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "BundleMI", "->", "killsRegister", "(", "", ")", ")", "LiveCPSR", "=", "false", ";", "MachineOperand", "*", "MO", "=", "BundleMI", "->", "findRegisterDefOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isDead", "(", ")", ")", "LiveCPSR", "=", "true", ";", "MO", "=", "BundleMI", "->", "findRegisterUseOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isKill", "(", ")", ")", "LiveCPSR", "=", "true", ";", "}", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "isCall", "(", ")", ")", "{", "CPSRDef", "=", "nullptr", ";", "HighLatencyCPSR", "=", "false", ";", "IsSelfLoop", "=", "false", ";", "}", "else", "if", "(", "DefCPSR", ")", "{", "CPSRDef", "=", "MI", ";", "HighLatencyCPSR", "=", "isHighLatencyCPSR", "(", "CPSRDef", ")", ";", "IsSelfLoop", "=", "false", ";", "}", "}", "MBBInfo", "&", "Info", "=", "BlockInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", ";", "Info", ".", "HighLatencyCPSR", "=", "HighLatencyCPSR", ";", "Info", ".", "Visited", "=", "true", ";", "return"], "ground_truth": ["Modified", ";"], "File": "Thumb2SizeReduction10", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49888, "Length": 427, "Cover_Rate": 0.9793577981651376} {"Template_token": ["", "}", "if", "(", "PInfo", ".", "HighLatencyCPSR", ")", "{", "HighLatencyCPSR", "=", "true", ";", "break", ";", "}", "}", "bool", "IsSelfLoop", "=", "MBB", ".", "isSuccessor", "(", "&", "MBB", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "std", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "if", "(", "MI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&", "NextMII", "->", "isBundledWithPred", "(", ")", ";", "if", "(", "ReduceMI", "(", "MBB", ",", "MI", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "std", "::", "prev", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "if", "(", "NextInSameBundle", "&&", "!", "NextMII", "->", "isBundledWithPred", "(", ")", ")", "NextMII", "->", "bundleWithPred", "(", ")", ";", "}", "if", "(", "BundleMI", "&&", "!", "NextInSameBundle", "&&", "MI", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "BundleMI", "->", "killsRegister", "(", "", ")", ")", "LiveCPSR", "=", "false", ";", "MachineOperand", "*", "MO", "=", "BundleMI", "->", "findRegisterDefOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isDead", "(", ")", ")", "LiveCPSR", "=", "true", ";", "MO", "=", "BundleMI", "->", "findRegisterUseOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isKill", "(", ")", ")", "LiveCPSR", "=", "true", ";", "}", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "isCall", "(", ")", ")", "{", "CPSRDef", "=", "nullptr", ";", "HighLatencyCPSR", "=", "false", ";", "IsSelfLoop", "=", "false", ";", "}", "else", "if", "(", "DefCPSR", ")", "{", "CPSRDef", "=", "MI", ";", "HighLatencyCPSR", "=", "isHighLatencyCPSR", "(", "CPSRDef", ")", ";", "IsSelfLoop", "=", "false", ";", "}", "}", "MBBInfo", "&", "Info", "=", "BlockInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", ";", "Info", ".", "HighLatencyCPSR", "=", "HighLatencyCPSR", ";", "Info", ".", "Visited"], "ground_truth": ["=", "true", ";"], "File": "Thumb2SizeReduction10", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49889, "Length": 348, "Cover_Rate": 0.7981651376146789} {"Template_token": ["", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "SkipPred", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "Num2Addrs"], "ground_truth": [";"], "File": "Thumb2SizeReduction10", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49890, "Length": 305, "Cover_Rate": 0.41838134430727025} {"Template_token": ["", "unsigned", "CommOpIdx2", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ","], "ground_truth": ["dl", ",", "NewMCID", ")", ";"], "File": "Thumb2SizeReduction10", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49891, "Length": 373, "Cover_Rate": 0.5116598079561042} {"Template_token": ["", "if", "(", "PredicateFtor", "&&", "!", "PredicateFtor", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "MinimizeSize", "=", "STI", "->", "hasMinSize", "(", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")"], "ground_truth": [")", ";"], "File": "Thumb2SizeReduction10", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49892, "Length": 104, "Cover_Rate": 0.5942857142857143} {"Template_token": ["", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Use", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Defs", ".", "count", "(", "Reg", ")", ")", "return", "false", ";", "}", "if", "(", "HighLatencyCPSR", ")", "return", "true", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "", "||", "Use", "->", "getOpcode", "(", ")", "==", "", ")", "return", "false", ";", "return"], "ground_truth": ["true", ";"], "File": "Thumb2SizeReduction11", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49893, "Length": 90, "Cover_Rate": 0.4326923076923077} {"Template_token": ["", "Register", "PredReg", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "case", "", ":", "{", "Register", "PredReg", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "!=", "", ")", "break", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "Thumb2SizeReduction11", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49894, "Length": 272, "Cover_Rate": 0.40963855421686746} {"Template_token": ["", "unsigned", "CommOpIdx1", "=", "", ";", "unsigned", "CommOpIdx2", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "Register", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "Register", "PredReg", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg"], "ground_truth": ["(", ")", "==", "", ")", ";"], "File": "Thumb2SizeReduction11", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49895, "Length": 284, "Cover_Rate": 0.390646492434663} {"Template_token": ["", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "MIB", ".", "add", "(", "MO", ")", ";", "}", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", "&&", "NewMCID", ".", "isPredicable", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "("], "ground_truth": ["MI", ")", ";"], "File": "Thumb2SizeReduction11", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49896, "Length": 317, "Cover_Rate": 0.3742621015348288} {"Template_token": ["", "break", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "MinimizeSize", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAlign", "(", ")", "<", "Align", "(", "", ")", ")", "return", "false", ";", "bool", "IsStore", "=", "Entry", ".", "WideOpc", "==", "", ";", "Register", "Rt", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "Register", "Rn", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Register", "PredReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "Rt", ")", ")", ";", "assert", "(", "isLowRegister", "(", "Rn", ")", ")", ";", "if", "(", "Offset", "!=", "", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ")", ".", "addReg", "(", "Rn", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Rn", ")", ".", "addImm", "(", "PredImm", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "Rt", ",", "IsStore", "?", "", ":", "RegState", "::", "Define", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "MI", "->", "eraseFromBundle", "(", ")", ";", "++", "NumLdSts", ";", "return", "true", ";", "}", "case", "", ":", "{", "Register", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isOK", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ",", "", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "return", "false", ";", "Register", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ",", "", ")", ")", "if", "(", "MO", ".", "getReg", "(", ")", "==", "BaseReg", ")", "return", "false", ";", "break", ";", "}", "case", "", ":", "{", "Register", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", ""], "ground_truth": [":"], "File": "Thumb2SizeReduction13", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49897, "Length": 469, "Cover_Rate": 0.3947811447811448} {"Template_token": ["", "for", "(", "const", "unsigned", "*", "Regs", "=", "TID", ".", "ImplicitDefs", ";", "*", "Regs", ";", "++", "Regs", ")", "if"], "ground_truth": ["(", "*", "Regs", "==", "", ")", "return", "true", ";"], "File": "Thumb2SizeReduction14", "Func": "HasImplicitCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49898, "Length": 27, "Cover_Rate": 0.627906976744186} {"Template_token": ["", "bool", "HasOffReg", "=", "true", ";", "bool", "isLdStMul", "=", "false", ";", "unsigned", "Opc", "=", "Entry", ".", "NarrowOpc1", ";", "unsigned", "OpNum", "=", "", ";", "uint8_t", "ImmLimit", "=", "Entry", ".", "Imm1Limit", ";", "switch", "(", "Entry", ".", "WideOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "HasOffReg", "=", "false", ";", "}", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "HasImmOffset", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "Mode", "!=", "", ")", "return", "false", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry"], "ground_truth": [".", "NarrowOpc2", ";"], "File": "Thumb2SizeReduction14", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49899, "Length": 311, "Cover_Rate": 0.3628938156359393} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "llvm", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "OPI", "=", "ReduceOpcodeMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext"], "ground_truth": [";"], "File": "Thumb2SizeReduction14", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49900, "Length": 138, "Cover_Rate": 0.4859154929577465} {"Template_token": ["", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewTID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "SkipPred", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "++"], "ground_truth": ["Num2Addrs", ";"], "File": "Thumb2SizeReduction14", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49901, "Length": 194, "Cover_Rate": 0.3368055555555556} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!="], "ground_truth": ["E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "I", ")", ";"], "File": "Thumb2SizeReduction14", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49902, "Length": 57, "Cover_Rate": 0.6951219512195121} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false"], "ground_truth": [";"], "File": "Thumb2SizeReduction14", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49903, "Length": 32, "Cover_Rate": 0.3902439024390244} {"Template_token": ["", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";", "if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second"], "ground_truth": [")", "assert", "(", "false", "&&", "", ")", ";"], "File": "Thumb2SizeReduction14", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49904, "Length": 36, "Cover_Rate": 0.5070422535211268} {"Template_token": ["", "bool", "HasDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "if", "(", "!", "MO", ".", "isDead", "(", ")", ")", "HasDef", "=", "true", ";", "}", "return", "HasDef", "||"], "ground_truth": ["LiveCPSR", ";"], "File": "Thumb2SizeReduction14", "Func": "UpdateCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49905, "Length": 94, "Cover_Rate": 0.8623853211009175} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "assert", "(", "LiveCPSR", "&&", "", ")", ";", "if", "(", "MO", ".", "isKill", "(", ")", ")", "{", "LiveCPSR", "=", "false"], "ground_truth": [";"], "File": "Thumb2SizeReduction14", "Func": "UpdateCPSRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49906, "Length": 90, "Cover_Rate": 0.8035714285714286} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "", ")", "continue", ";", "assert", "(", "LiveCPSR", "&&", "", ")", ";", "if", "(", "MO", ".", "isKill", "(", ")", ")", "{", "LiveCPSR", "="], "ground_truth": ["false", ";"], "File": "Thumb2SizeReduction14", "Func": "UpdateCPSRUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49907, "Length": 90, "Cover_Rate": 0.8035714285714286} {"Template_token": ["", "bool", "isPCOk", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "bool", "isLROk", "=", "(", "Opc", "==", "", ")", ";", "bool", "isSPOk", "=", "isPCOk", "||", "isLROk", "||", "(", "Opc", "==", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "isPCOk", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "isLROk", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isSPOk", ")", "continue", ";", "if", "(", "i", "==", "", "&&", "(", "Opc", "=="], "ground_truth": ["", "||", "Opc", "==", "", ")", ")", "continue", ";"], "File": "Thumb2SizeReduction14", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49908, "Length": 163, "Cover_Rate": 0.740909090909091} {"Template_token": ["", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "bool", "isPCOk", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "bool", "isLROk", "=", "(", "Opc", "==", "", ")", ";", "bool", "isSPOk", "=", "isPCOk", "||", "isLROk", "||", "(", "Opc", "==", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "isPCOk", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "isLROk", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isSPOk", ")", "continue", ";", "if", "(", "i", "==", "", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "continue", ";", "}", "if", "(", "!", "isLowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "Thumb2SizeReduction14", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49909, "Length": 188, "Cover_Rate": 0.8545454545454545} {"Template_token": ["", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isLowRegister", "(", "Reg0", ")", "||", "!", "isLowRegister", "(", "Reg1", ")", "||", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "if", "(", "Reg0", "!=", "Reg2", ")", "{", "if", "(", "Reg1", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "MI", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "}", "else", "if", "(", "Reg0", "!=", "Reg1", ")", "{", "unsigned", "CommOpIdx1", ",", "CommOpIdx2", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "CommOpIdx1", "!=", "", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "MI", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", ""], "ground_truth": [")", ".", "getReg", "(", ")", "==", "", ")", ";"], "File": "Thumb2SizeReduction15", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49910, "Length": 356, "Cover_Rate": 0.4930747922437673} {"Template_token": ["", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef"], "ground_truth": ["(", ")", ")", "continue", ";"], "File": "Thumb2SizeReduction15", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49911, "Length": 339, "Cover_Rate": 0.4695290858725762} {"Template_token": ["", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", "&&", "NewMCID", ".", "isPredicable", "(", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows"], "ground_truth": [";"], "File": "Thumb2SizeReduction15", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49912, "Length": 240, "Cover_Rate": 0.32171581769436997} {"Template_token": ["", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")"], "ground_truth": [")", ";"], "File": "Thumb2SizeReduction15", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49913, "Length": 103, "Cover_Rate": 0.6280487804878049} {"Template_token": ["", "OptimizeSize", "=", "MinimizeSize", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "ReduceTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";", "if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second"], "ground_truth": [")", "assert", "(", "false", "&&", "", ")", ";"], "File": "Thumb2SizeReduction15", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49914, "Length": 64, "Cover_Rate": 0.8311688311688312} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "ReduceTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";", "if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second"], "ground_truth": [")", "assert", "(", "false", "&&", "", ")", ";"], "File": "Thumb2SizeReduction15", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49915, "Length": 58, "Cover_Rate": 0.7532467532467533} {"Template_token": ["", "bool", "isSPOk", "=", "isPCOk", "||", "isLROk", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", "."], "ground_truth": ["getReg", "(", ")", ";"], "File": "Thumb2SizeReduction15", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49916, "Length": 68, "Cover_Rate": 0.30357142857142855} {"Template_token": ["", "unsigned", "Scale", "=", "", ";", "bool", "HasImmOffset", "=", "false", ";", "bool", "HasShift", "=", "false", ";", "bool", "HasOffReg", "=", "true", ";", "bool", "isLdStMul", "=", "false", ";", "unsigned", "Opc", "=", "Entry", ".", "NarrowOpc1", ";", "unsigned", "OpNum", "=", "", ";", "uint8_t", "ImmLimit", "=", "Entry", ".", "Imm1Limit", ";", "switch", "(", "Entry", ".", "WideOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "HasOffReg", "=", "false", ";", "}", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "Entry", ".", "WideOpc", "!=", "", ")", "return", "false", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "Entry", ".", "WideOpc", "==", "", "||", "Entry", ".", "WideOpc", "==", "", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "="], "ground_truth": ["true", ";"], "File": "Thumb2SizeReduction16", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49917, "Length": 425, "Cover_Rate": 0.5120481927710844} {"Template_token": ["", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "Entry", ".", "WideOpc", "==", "", "||", "Entry", ".", "WideOpc", "==", "", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "HasImmOffset", ")", "MIB", ".", "addImm", "("], "ground_truth": ["OffsetImm", "/", "Scale", ")", ";"], "File": "Thumb2SizeReduction16", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49918, "Length": 287, "Cover_Rate": 0.3457831325301205} {"Template_token": ["", "if", "(", "!", "PInfo", ".", "Visited", ")", "{", "continue", ";", "}", "if", "(", "PInfo", ".", "HighLatencyCPSR", ")", "{", "HighLatencyCPSR", "=", "true", ";", "break", ";", "}", "}", "bool", "IsSelfLoop", "=", "MBB", ".", "isSuccessor", "(", "&", "MBB", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "std", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&", "NextMII", "->"], "ground_truth": ["isBundledWithPred", "(", ")", ";"], "File": "Thumb2SizeReduction16", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49919, "Length": 139, "Cover_Rate": 0.3068432671081678} {"Template_token": ["", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|="], "ground_truth": ["ReduceMBB", "(", "*", "*", "I", ")", ";"], "File": "Thumb2SizeReduction16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49920, "Length": 68, "Cover_Rate": 0.4171779141104294} {"Template_token": ["", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "*", "I", ")", ";", "return", "Modified"], "ground_truth": [";"], "File": "Thumb2SizeReduction16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49921, "Length": 49, "Cover_Rate": 0.3006134969325153} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "optForSize", "(", ")", ";", "MinimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", "."], "ground_truth": ["end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "*", "I", ")", ";"], "File": "Thumb2SizeReduction18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49922, "Length": 114, "Cover_Rate": 0.6368715083798883} {"Template_token": ["", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return"], "ground_truth": ["", ";"], "File": "Thumb2SizeReduction19", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49923, "Length": 10, "Cover_Rate": 0.9090909090909091} {"Template_token": ["", "BundleMI", "=", "MI", ";", "continue", ";", "}", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&", "NextMII", "->", "isBundledWithPred", "(", ")", ";", "if", "(", "ReduceMI", "(", "MBB", ",", "MI", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "std", "::", "prev", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "if", "(", "NextInSameBundle", "&&", "!", "NextMII", "->", "isBundledWithPred", "(", ")", ")", "NextMII", "->", "bundleWithPred", "(", ")", ";", "}", "if", "(", "BundleMI", "&&", "!", "NextInSameBundle", "&&", "MI", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "BundleMI", "->", "killsRegister", "(", "", ")", ")", "LiveCPSR", "=", "false", ";", "MachineOperand", "*", "MO", "=", "BundleMI", "->", "findRegisterDefOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isDead", "(", ")", ")", "LiveCPSR", "=", "true", ";", "MO", "=", "BundleMI", "->", "findRegisterUseOperand", "(", "", ")", ";", "if", "(", "MO", "&&", "!", "MO", "->", "isKill", "(", ")", ")", "LiveCPSR", "=", "true", ";", "}", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "isCall", "(", ")", ")", "{", "CPSRDef", "=", "nullptr"], "ground_truth": [";"], "File": "Thumb2SizeReduction19", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49924, "Length": 202, "Cover_Rate": 0.463302752293578} {"Template_token": ["", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "", "||", "Imm", ">", "", ")", "return", "false", ";", "if", "(", "!", "isLowRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Imm", "/", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case"], "ground_truth": ["", ":"], "File": "Thumb2SizeReduction19", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49925, "Length": 396, "Cover_Rate": 0.6439024390243903} {"Template_token": ["", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "", ")", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isLowRegister", "(", "Reg0", ")", "||", "!", "isLowRegister", "(", "Reg1", ")", "||", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "if", "(", "Reg0", "!=", "Reg2", ")", "{", "if", "(", "Reg1", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "}", "else", "if", "(", "Reg0", "!=", "Reg1", ")", "{", "unsigned", "CommOpIdx1", "=", "", ";", "unsigned", "CommOpIdx2", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead"], "ground_truth": ["=", "true", ";"], "File": "Thumb2SizeReduction19", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49926, "Length": 401, "Cover_Rate": 0.5500685871056241} {"Template_token": ["", "if", "(", "Reg1", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "}", "else", "if", "(", "Reg0", "!=", "Reg1", ")", "{", "unsigned", "CommOpIdx1", "=", "", ";", "unsigned", "CommOpIdx2", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc"], "ground_truth": ["(", ")", ";"], "File": "Thumb2SizeReduction19", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49927, "Length": 288, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "bool", "isLROk", "=", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ";", "bool", "isSPOk", "=", "isPCOk", "||", "isLROk", "||", "(", "Opc", "==", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||"], "ground_truth": ["Reg", "==", "", ")", "continue", ";"], "File": "Thumb2SizeReduction20", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49928, "Length": 99, "Cover_Rate": 0.4057377049180328} {"Template_token": ["", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "OPI", "=", "ReduceOpcodeMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "="], "ground_truth": ["true", ";"], "File": "Thumb2SizeReduction21", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49929, "Length": 135, "Cover_Rate": 0.4192546583850932} {"Template_token": ["", "if", "(", "*", "I", "==", "", ")", "{", "LiveCPSR", "=", "true", ";", "break", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "OPI", "=", "ReduceOpcodeMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ","], "ground_truth": ["Entry", ",", "LiveCPSR", ")", ")", "{"], "File": "Thumb2SizeReduction21", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49930, "Length": 147, "Cover_Rate": 0.45652173913043476} {"Template_token": ["", "unsigned", "Reg1", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg0", "!=", "Reg1", ")", "return", "false", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")"], "ground_truth": ["==", "", ")", ";"], "File": "Thumb2SizeReduction21", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49931, "Length": 227, "Cover_Rate": 0.44163424124513617} {"Template_token": ["", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "MO", ".", "getImm", "(", ")", ">", "Limit", "||", "(", "MO", ".", "getImm", "(", ")", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "}", "}", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewTID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "TID", ".", "getOpcode", "(", ")", "==", "", "||", "TID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Scale", ">", "", "&&", "!", "isPred", "&&", "MO", ".", "isImm", "(", ")", ")", "MIB", ".", "addImm", "(", "MO", ".", "getImm", "(", ")", "/", "Scale", ")", ";", "else", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "}", "if", "(", "!", "TID", ".", "isPredicable", "(", ")", "&&", "NewTID", ".", "isPredicable", "(", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "DOUT", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ";", "MBB", ".", "erase", "("], "ground_truth": ["MI", ")", ";"], "File": "Thumb2SizeReduction21", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49932, "Length": 494, "Cover_Rate": 0.6823204419889503} {"Template_token": ["", "if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i"], "ground_truth": [")", ")", ".", "second", ")", "assert", "(", "false", "&&", "", ")", ";"], "File": "Thumb2SizeReduction21", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49933, "Length": 26, "Cover_Rate": 0.3611111111111111} {"Template_token": ["", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "}", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "bool", "IsStore", "=", "Entry", ".", "WideOpc", "==", "", ";", "unsigned", "Rt", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Rn", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "Rt", ")", ")", ";", "assert", "(", "isLowRegister", "(", "Rn", ")", ")", ";", "if", "(", "Offset", "!=", "", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ")", ".", "addReg", "(", "Rn", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Rn", ")", ".", "addImm", "(", "PredImm", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "Rt", ",", "IsStore", "?", "", ":", "RegState", "::", "Define", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "MI", "->", "eraseFromBundle", "(", ")", ";", "++", "NumLdSts", ";", "return", "true", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "="], "ground_truth": ["", ";"], "File": "Thumb2SizeReduction22", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49934, "Length": 457, "Cover_Rate": 0.3912671232876712} {"Template_token": ["", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-"], "ground_truth": ["", ")", ".", "getReg", "(", ")", "==", "", ")", ";"], "File": "Thumb2SizeReduction22", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49935, "Length": 243, "Cover_Rate": 0.3319672131147541} {"Template_token": ["", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", "&&", "NewMCID", ".", "isPredicable", "(", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")"], "ground_truth": [")", ";"], "File": "Thumb2SizeReduction22", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49936, "Length": 265, "Cover_Rate": 0.35618279569892475} {"Template_token": ["", "if", "(", "!", "Def", ")", "return", "FirstInSelfLoop", ";", "SmallSet", "<", "unsigned", ",", "", ">", "Defs", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Def", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Def", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Use", "->", "getNumOperands", "(", ")", ";", "i", "!="], "ground_truth": ["e", ";", "++", "i", ")", "{"], "File": "Thumb2SizeReduction24", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49937, "Length": 126, "Cover_Rate": 0.5727272727272728} {"Template_token": ["", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&", "NextMII", "->", "isBundledWithPred", "(", ")", ";", "if", "(", "ReduceMI", "(", "MBB", ",", "MI", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "if", "(", "NextInSameBundle", "&&", "!", "NextMII", "->", "isBundledWithPred", "(", ")", ")", "NextMII", "->", "bundleWithPred", "(", ")", ";", "}", "if", "(", "!", "NextInSameBundle", "&&", "MI", "->"], "ground_truth": ["isInsideBundle", "(", ")", ")", "{"], "File": "Thumb2SizeReduction24", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49938, "Length": 105, "Cover_Rate": 0.34201954397394135} {"Template_token": ["", "bool", "IsSelfLoop", "=", "MBB", ".", "isSuccessor", "(", "&", "MBB", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "llvm", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "bool", "NextInSameBundle", "=", "NextMII", "!=", "E", "&&", "NextMII", "->", "isBundledWithPred", "(", ")", ";", "if", "(", "ReduceMI", "(", "MBB", ",", "MI", ",", "LiveCPSR"], "ground_truth": [",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{"], "File": "Thumb2SizeReduction24", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49939, "Length": 119, "Cover_Rate": 0.38762214983713356} {"Template_token": ["", "if", "(", "Entry", ".", "Special", ")", "return", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ","], "ground_truth": ["Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";"], "File": "Thumb2SizeReduction24", "Func": "ReduceMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49940, "Length": 70, "Cover_Rate": 0.4697986577181208} {"Template_token": ["", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ")", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "", "||", "Imm", ">", "", ")", "return", "false", ";", "if", "(", "!", "isLowRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Imm", "/", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoad", "(", ")", "||", "MI", "->", "mayStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "Thumb2SizeReduction24", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49941, "Length": 399, "Cover_Rate": 0.6303317535545023} {"Template_token": ["", "if", "(", "ReduceLimit", "!=", "-", "", "&&", "(", "(", "int", ")", "NumNarrows", ">=", "ReduceLimit", ")", ")", "return", "false", ";", "if", "(", "!", "MinimizeSize", "&&", "!", "OptimizeSize", "&&", "Entry", ".", "AvoidMovs", "&&", "STI", "->", "avoidMOVsShifterOperand", "(", ")", ")", "return", "false", ";", "unsigned", "Limit", "=", "~", "", ";", "if", "(", "Entry", ".", "Imm1Limit", ")", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm1Limit", ")", "-", "", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "isLowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "(", "(", "unsigned", ")", "MO", ".", "getImm", "(", ")", ")", ">", "Limit", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg"], "ground_truth": ["(", ")", "==", "", ")", ";"], "File": "Thumb2SizeReduction24", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49942, "Length": 325, "Cover_Rate": 0.4321808510638298} {"Template_token": ["", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "if", "(", "!", "MCID", ".", "isPredicable", "(", ")", "&&", "NewMCID", ".", "isPredicable", "(", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")"], "ground_truth": [")", ";"], "File": "Thumb2SizeReduction24", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49943, "Length": 424, "Cover_Rate": 0.5638297872340425} {"Template_token": ["", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "("], "ground_truth": [")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "I", ")", ";"], "File": "Thumb2SizeReduction24", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49944, "Length": 71, "Cover_Rate": 0.5182481751824818} {"Template_token": ["", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ","], "ground_truth": ["Attribute", "::", "MinSize", ")", ";"], "File": "Thumb2SizeReduction24", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49945, "Length": 55, "Cover_Rate": 0.40145985401459855} {"Template_token": ["", "bool", "HasDef", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")"], "ground_truth": ["!=", "", ")", "continue", ";"], "File": "Thumb2SizeReduction24", "Func": "UpdateCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49946, "Length": 75, "Cover_Rate": 0.6410256410256411} {"Template_token": ["", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "MinimizeSize", "=", "STI", "->", "hasMinSize", "(", ")", ";", "BlockInfo", ".", "clear", "(", ")"], "ground_truth": [";"], "File": "Thumb2SizeReduction25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49947, "Length": 76, "Cover_Rate": 0.5066666666666667} {"Template_token": ["", "if", "(", "PredicateFtor", "&&", "!", "PredicateFtor", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "MinimizeSize", "=", "STI", "->", "hasMinSize", "("], "ground_truth": [")", ";"], "File": "Thumb2SizeReduction25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49948, "Length": 87, "Cover_Rate": 0.58} {"Template_token": ["", "if", "(", "PredicateFtor", "&&", "!", "PredicateFtor", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "MinimizeSize", "=", "STI", "->", "hasMinSize"], "ground_truth": ["(", ")", ";"], "File": "Thumb2SizeReduction30", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49949, "Length": 82, "Cover_Rate": 0.5655172413793104} {"Template_token": ["", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", ""], "ground_truth": [":", "{"], "File": "Thumb2SizeReduction34", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49950, "Length": 207, "Cover_Rate": 0.3376835236541599} {"Template_token": ["", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "", "||", "Imm", ">", "", ")", "return", "false", ";", "if", "(", "!", "isLowRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Imm", "/", "", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ","], "ground_truth": ["Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";"], "File": "Thumb2SizeReduction34", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49951, "Length": 490, "Cover_Rate": 0.799347471451876} {"Template_token": ["", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "Opc", "!=", "", "&&", "Opc", "!=", "", ")", "{", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "}", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "++", "NumLdSts"], "ground_truth": [";"], "File": "Thumb2SizeReduction35", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49952, "Length": 285, "Cover_Rate": 0.42159763313609466} {"Template_token": ["", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext"], "ground_truth": [";"], "File": "Thumb2SizeReduction35", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49953, "Length": 110, "Cover_Rate": 0.3395061728395062} {"Template_token": ["", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*"], "ground_truth": ["MI", ",", "dl", ",", "NewTID", ")", ";"], "File": "Thumb2SizeReduction35", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49954, "Length": 182, "Cover_Rate": 0.35067437379576105} {"Template_token": ["", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "isPCOk", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "isLROk", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "Reg", "==", "", ")", "{", "if", "(", "isSPOk", ")", "continue", ";", "if", "(", "i", "==", "", "&&", "(", "Opc", "==", "", "||", "Opc", "==", "", ")", ")", "continue", ";", "}", "if", "(", "!", "isLowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}", "return", "true"], "ground_truth": [";"], "File": "Thumb2SizeReduction35", "Func": "VerifyLowRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49955, "Length": 105, "Cover_Rate": 0.4861111111111111} {"Template_token": ["", "if", "(", "Opc", "==", "", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "!=", "", ")", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "", "||", "Imm", ">", "", ")", "return", "false", ";", "if", "(", "!", "isLowRegister", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "!=", "", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ".", "addImm", "(", "Imm", "/", "", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "Thumb2SizeReduction36", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49956, "Length": 386, "Cover_Rate": 0.6348684210526315} {"Template_token": ["", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ","], "ground_truth": ["NewMCID", ")", ";"], "File": "Thumb2SizeReduction36", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49957, "Length": 334, "Cover_Rate": 0.45816186556927296} {"Template_token": ["", "if", "(", "Reg", "==", "", "||", "Reg", "==", "", ")", "continue", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Use", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Use", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Defs", ".", "count", "(", "Reg", ")", ")"], "ground_truth": ["return", "false", ";"], "File": "Thumb2SizeReduction37", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49958, "Length": 99, "Cover_Rate": 0.4541284403669725} {"Template_token": ["", "for", "(", "const", "unsigned", "*", "Regs", "=", "MCID", ".", "ImplicitDefs", ";", "*", "Regs", ";"], "ground_truth": ["++", "Regs", ")", "if", "(", "*", "Regs", "==", "", ")", "return", "true", ";"], "File": "Thumb2SizeReduction37", "Func": "HasImplicitCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49959, "Length": 27, "Cover_Rate": 0.627906976744186} {"Template_token": ["", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "SkipPred", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "("], "ground_truth": ["MI", ")", ";"], "File": "Thumb2SizeReduction37", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49960, "Length": 277, "Cover_Rate": 0.44749596122778673} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";"], "ground_truth": ["++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "I", ")", ";"], "File": "Thumb2SizeReduction37", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49961, "Length": 80, "Cover_Rate": 0.851063829787234} {"Template_token": ["", "bool", "IsSelfLoop", "=", "MBB", ".", "isSuccessor", "(", "&", "MBB", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "llvm", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "OPI", "=", "ReduceOpcodeMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*"], "ground_truth": ["I", ";"], "File": "Thumb2SizeReduction38", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49962, "Length": 277, "Cover_Rate": 0.6309794988610479} {"Template_token": ["", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "HasImmOffset", ")", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", "|", "getInternalReadRegState", "(", "OffsetInternal", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumLdSts"], "ground_truth": [";"], "File": "Thumb2SizeReduction40", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49963, "Length": 328, "Cover_Rate": 0.3961352657004831} {"Template_token": ["", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "Entry", ".", "WideOpc", "==", "", "||", "Entry", ".", "WideOpc", "==", "", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc"], "ground_truth": ["(", ")", ";"], "File": "Thumb2SizeReduction40", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49964, "Length": 392, "Cover_Rate": 0.47342995169082125} {"Template_token": ["", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute"], "ground_truth": ["(", "Attribute", "::", "MinSize", ")", ";"], "File": "Thumb2SizeReduction40", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49965, "Length": 63, "Cover_Rate": 0.3387096774193548} {"Template_token": ["", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "Entry", ".", "WideOpc", "==", "", "||", "Entry", ".", "WideOpc", "==", "", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Entry", ".", "WideOpc", "==", "", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->"], "ground_truth": ["getOperand", "(", "", ")", ")", ";"], "File": "Thumb2SizeReduction41", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49966, "Length": 405, "Cover_Rate": 0.34734133790737565} {"Template_token": ["", "bool", "Thumb2SizeReduce", "::", "ReduceTo2Addr", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "MI", ",", "const", "ReduceEntry", "&", "Entry", ",", "bool", "LiveCPSR", ")", "{", "if", "(", "ReduceLimit2Addr", "!=", "-", "", "&&", "(", "(", "int", ")", "Num2Addrs", ">=", "ReduceLimit2Addr", ")", ")", "return", "false", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Reg0", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg0", "!=", "Reg1", ")", "return", "false", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewTID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands"], "ground_truth": ["(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "Thumb2SizeReduction42", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49967, "Length": 433, "Cover_Rate": 0.8310940499040307} {"Template_token": ["", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "TID", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "||", "Reg", "==", "", ")", "continue", ";", "if", "(", "Entry", ".", "WideOpc", "==", "", "&&", "Reg", "==", "", ")", "continue", ";", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "isLowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "MO", ".", "getImm", "(", ")", ">", "Limit", "||", "(", "MO", ".", "getImm", "(", ")", "&", "(", "Scale", "-", "", ")", ")", "!=", "", ")", "return", "false", ";", "}", "}", "const", "TargetInstrDesc", "&", "NewTID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewTID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewTID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "TID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewTID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewTID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ","], "ground_truth": ["CCDead", ")", ";"], "File": "Thumb2SizeReduction42", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49968, "Length": 387, "Cover_Rate": 0.5294117647058824} {"Template_token": ["", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute"], "ground_truth": ["(", "Attribute", "::", "OptimizeForSize", ")", ";"], "File": "Thumb2SizeReduction44", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49969, "Length": 75, "Cover_Rate": 0.44642857142857145} {"Template_token": ["", "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "*", "I", ")", ";", "return"], "ground_truth": ["Modified", ";"], "File": "Thumb2SizeReduction44", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49970, "Length": 107, "Cover_Rate": 0.6369047619047619} {"Template_token": ["", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Entry", ".", "WideOpc", "==", "", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "HasImmOffset", ")", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", "|", "getInternalReadRegState", "(", "OffsetInternal", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumLdSts"], "ground_truth": [";"], "File": "Thumb2SizeReduction46", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49971, "Length": 393, "Cover_Rate": 0.33704974271012006} {"Template_token": ["", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "return", "false"], "ground_truth": [";"], "File": "Thumb2SizeReduction46", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49972, "Length": 220, "Cover_Rate": 0.35889070146818924} {"Template_token": ["", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "return"], "ground_truth": ["false", ";"], "File": "Thumb2SizeReduction46", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49973, "Length": 207, "Cover_Rate": 0.3376835236541599} {"Template_token": ["", "unsigned", "Opc", "=", "Entry", ".", "NarrowOpc1", ";", "unsigned", "OpNum", "=", "", ";", "uint8_t", "ImmLimit", "=", "Entry", ".", "Imm1Limit", ";", "switch", "(", "Entry", ".", "WideOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "HasOffReg", "=", "false", ";", "}", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "HasImmOffset", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "Mode", "!=", "", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "", "Mode", "=", "", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "(", "Entry", ".", "WideOpc", "==", "", "&&", "Mode", "==", "", ")", "||", "(", "Entry", ".", "WideOpc", "==", "", "&&", "Mode", "==", "", ")", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "="], "ground_truth": ["", ";"], "File": "Thumb2SizeReduction4", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49974, "Length": 341, "Cover_Rate": 0.4257178526841448} {"Template_token": ["", "}", "}", "else", "if", "(", "Reg0", "!=", "Reg1", ")", "{", "unsigned", "CommOpIdx1", ",", "CommOpIdx2", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "CommOpIdx1", "!=", "", "||", "MI", "->", "getOperand", "(", "CommOpIdx2", ")", ".", "getReg", "(", ")", "!=", "Reg0", ")", "return", "false", ";", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "MI", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ","], "ground_truth": ["NewMCID", ")", ";"], "File": "Thumb2SizeReduction51", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49975, "Length": 376, "Cover_Rate": 0.5229485396383866} {"Template_token": ["", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT"], "ground_truth": ["(", "&", "MF", ")", ";"], "File": "Thumb2SizeReduction53", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49976, "Length": 114, "Cover_Rate": 0.6551724137931034} {"Template_token": ["", "if", "(", "ReduceLimitLdSt", "!=", "-", "", "&&", "(", "(", "int", ")", "NumLdSts", ">=", "ReduceLimitLdSt", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "", ";", "bool", "HasImmOffset", "=", "false", ";", "bool", "HasShift", "=", "false", ";", "bool", "HasOffReg", "=", "true", ";", "bool", "isLdStMul", "=", "false", ";", "unsigned", "Opc", "=", "Entry", ".", "NarrowOpc1", ";", "unsigned", "OpNum", "=", "", ";", "uint8_t", "ImmLimit", "=", "Entry", ".", "Imm1Limit", ";", "switch", "(", "Entry", ".", "WideOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "", ")", ";", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", "==", "", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "HasOffReg", "=", "false", ";", "}", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "Scale", "=", "", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "Entry", ".", "WideOpc", "!=", "", ")", "return", "false", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "{", "OpNum", "=", "", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "", "&&", "(", "Entry", ".", "WideOpc", "==", "", "||", "Entry", ".", "WideOpc", "==", "", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm"], "ground_truth": ["=", "", ";"], "File": "Thumb2SizeReduction54", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49977, "Length": 511, "Cover_Rate": 0.614921780986763} {"Template_token": ["", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "}", "ProcessNext", ":", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "CPSRDef", "=", "", ";", "IsSelfLoop", "=", "false", ";", "}", "else", "if", "(", "DefCPSR", ")", "{", "CPSRDef", "=", "MI", ";", "IsSelfLoop", "="], "ground_truth": ["false", ";"], "File": "Thumb2SizeReduction54", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49978, "Length": 119, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "}", "ProcessNext", ":", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "CPSRDef", "=", "", ";", "IsSelfLoop", "=", "false"], "ground_truth": [";"], "File": "Thumb2SizeReduction54", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49979, "Length": 135, "Cover_Rate": 0.37815126050420167} {"Template_token": ["", "unsigned", "PredReg", "=", "", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "==", "", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "}", "case", "", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", "==", "", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", ",", "", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR"], "ground_truth": [",", "CPSRDef", ",", "IsSelfLoop", ")", ";"], "File": "Thumb2SizeReduction54", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49980, "Length": 229, "Cover_Rate": 0.3561430793157076} {"Template_token": ["", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "("], "ground_truth": [")", ")", "{"], "File": "Thumb2SizeReduction54", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49981, "Length": 273, "Cover_Rate": 0.4403225806451613} {"Template_token": ["", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-"], "ground_truth": ["", ")", ".", "getReg", "(", ")", "==", "", ")", ";"], "File": "Thumb2SizeReduction54", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49982, "Length": 200, "Cover_Rate": 0.3225806451612903} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "Use", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Use", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Defs", ".", "count", "(", "Reg", ")", ")", "return"], "ground_truth": ["false", ";"], "File": "Thumb2SizeReduction59", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49983, "Length": 79, "Cover_Rate": 0.3761904761904762} {"Template_token": ["", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "}", "ProcessNext", ":", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "CPSRDef"], "ground_truth": ["=", "", ";"], "File": "Thumb2SizeReduction59", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49984, "Length": 146, "Cover_Rate": 0.4451219512195122} {"Template_token": ["", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "", "<<", "Entry", ".", "Imm2Limit", ")", "-", "", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "isLowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "("], "ground_truth": [")", ")", "{"], "File": "Thumb2SizeReduction59", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49985, "Length": 329, "Cover_Rate": 0.5349593495934959} {"Template_token": ["", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "true", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "SkipPred", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "continue", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")"], "ground_truth": [")", ";"], "File": "Thumb2SizeReduction59", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49986, "Length": 261, "Cover_Rate": 0.424390243902439} {"Template_token": ["", "bool", "CCDead", "=", "false", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";", "if", "(", "SkipPred", "&&", "isPred", ")", "continue", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i"], "ground_truth": [")", ";"], "File": "Thumb2SizeReduction59", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49987, "Length": 323, "Cover_Rate": 0.4442916093535076} {"Template_token": ["", "}", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]"], "ground_truth": [".", "isPredicate", "(", ")", ")", ";"], "File": "Thumb2SizeReduction59", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49988, "Length": 376, "Cover_Rate": 0.517193947730399} {"Template_token": ["", "HasOffReg", "=", "false", ";", "break", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "HasShift", "=", "true", ";", "OpNum", "=", "", ";", "break", ";", "case", "", ":", "case", "", ":", "{", "if", "(", "!", "MinimizeSize", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", "<", "", ")", "return", "false", ";", "bool", "IsStore", "=", "Entry", ".", "WideOpc", "==", "", ";", "Register", "Rt", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "Register", "Rn", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "", ":", "", ")", ".", "getReg", "(", ")", ";", "unsigned", "Offset", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "Register", "PredReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "Rt", ")", ")", ";", "assert", "(", "isLowRegister", "(", "Rn", ")", ")", ";", "if", "(", "Offset", "!=", "", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ")", ".", "addReg", "(", "Rn", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Rn", ")", ".", "addImm", "(", "PredImm", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "Rt", ",", "IsStore", "?", "", ":", "RegState", "::", "Define", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "MI", "->", "eraseFromBundle", "(", ")", ";", "++", "NumLdSts", ";", "return", "true", ";", "}", "case", "", ":", "{", "Register", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ")", "return", "false", ";", "break", ";", "case", "", ":", "{", "Register", "BaseReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", ""], "ground_truth": [";"], "File": "Thumb2SizeReduction61", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49989, "Length": 448, "Cover_Rate": 0.3922942206654991} {"Template_token": ["", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "", ";", "", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "getReg", "(", ")", "==", "", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "MI", ",", "IsSelfLoop", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "if", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsKill", "(", "false", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsDef", "(", "true", ")", ";", "MIB", "->", "getOperand", "(", "", ")", ".", "setIsDead", "(", "true", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "MIB", ".", "add", "(", "HasCC", "?", "t1CondCodeOp", "(", "CCDead", ")", ":", "condCodeOp", "(", ")", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", "||", "MCID", ".", "getOpcode", "(", ")", "==", "", ")", "&&", "i", "==", "", ")", "continue", ";", "bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", "."], "ground_truth": ["OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";"], "File": "Thumb2SizeReduction61", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49990, "Length": 470, "Cover_Rate": 0.5535924617196702} {"Template_token": ["", "MinimizeSize", "=", "STI", "->", "optForMinSize", "(", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I"], "ground_truth": [")", "Modified", "|=", "ReduceMBB", "(", "*", "*", "I", ")", ";"], "File": "Thumb2SizeReduction65", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49991, "Length": 82, "Cover_Rate": 0.4685714285714286} {"Template_token": ["", "if", "(", "PredicateFtor", "&&", "!", "PredicateFtor", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STI", "=", "&", "static_cast", "<", "const", "Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "STI", "->", "isThumb1Only", "(", ")", "||", "STI", "->", "prefers32BitThumb", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->"], "ground_truth": ["getInstrInfo", "(", ")", ")", ";"], "File": "Thumb2SizeReduction65", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49992, "Length": 67, "Cover_Rate": 0.38285714285714284} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "("], "ground_truth": ["&", "MF", ")", ";"], "File": "Thumb2SizeReduction7", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49993, "Length": 99, "Cover_Rate": 0.5823529411764706} {"Template_token": ["", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false"], "ground_truth": [";"], "File": "Thumb2SizeReduction7", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49994, "Length": 104, "Cover_Rate": 0.611764705882353} {"Template_token": ["", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "", ";", "}", "else", "if", "(", "!", "isLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "", "&&", "Entry", ".", "WideOpc", "!=", "", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "", "<<", "ImmLimit", ")", "-", "", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Entry", ".", "WideOpc", "==", "", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "", ")", ")", ";", "if", "(", "HasImmOffset", ")", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", "|", "getInternalReadRegState", "(", "OffsetInternal", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "", "<<", "*", "MI", "<<", "", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++"], "ground_truth": ["NumLdSts", ";"], "File": "Thumb2SizeReduction9", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49995, "Length": 397, "Cover_Rate": 0.3467248908296943} {"Template_token": ["", "static", "bool", "HasImplicitCPSRDef", "(", "const", "MCInstrDesc", "&", "MCID", ")", "{", "for", "(", "const", "uint16_t", "*", "Regs", "=", "MCID", ".", "getImplicitDefs", "(", ")", ";", "*", "Regs", ";", "++", "Regs", ")", "if", "(", "*", "Regs", "=="], "ground_truth": ["", ")", "return", "true", ";"], "File": "Thumb2SizeReduction", "Func": "HasImplicitCPSRDef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49996, "Length": 39, "Cover_Rate": 0.8666666666666667} {"Template_token": ["", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "array_lengthof", "(", "ReduceTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", "."], "ground_truth": ["WideOpc", ";"], "File": "Thumb2SizeReduction", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49997, "Length": 32, "Cover_Rate": 0.3404255319148936} {"Template_token": ["", "case", "", ":", "ShOp", "=", "", ";", "return", "(", "imm5", "==", "", "?", "", ":", "imm5", ")", ";", "case", "", ":", "ShOp", "=", "", ";", "return", "(", "imm5", "==", "", "?", "", ":", "imm5", ")", ";", "case"], "ground_truth": ["", ":"], "File": "ThumbDisassemblerCore1", "Func": "decodeImmShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49998, "Length": 39, "Cover_Rate": 0.312} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRt", "("], "ground_truth": ["insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1AddPCi", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49999, "Length": 71, "Cover_Rate": 0.45806451612903226} {"Template_token": ["", "static", "bool", "DisassembleThumb1AddSPi", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "assert", "(", "Opcode", "==", "", "&&", "", ")", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRt", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["getT1Imm8", "(", "insn", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1AddSPi", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50000, "Length": 162, "Cover_Rate": 0.9} {"Template_token": ["", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "unsigned", "Imm11", "=", "getT1Imm11", "(", "insn", ")"], "ground_truth": [";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1Br", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50001, "Length": 34, "Cover_Rate": 0.33663366336633666} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "=="], "ground_truth": ["", "&&", "", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1CondBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50002, "Length": 56, "Cover_Rate": 0.3916083916083916} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "B", "->", "InITBlock", "(", ")", "?", "", ":", "", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "", ")", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "UseRt", "?", "getT1tRt", "(", "insn", ")", ":", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", "==", "NumOps", ")", "return", "true", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRm", "(", "insn", ")", ")", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1General", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50003, "Length": 124, "Cover_Rate": 0.3237597911227154} {"Template_token": ["", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "!"], "ground_truth": ["OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1LdPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50004, "Length": 57, "Cover_Rate": 0.3904109589041096} {"Template_token": ["", "static", "bool", "DisassembleThumb1LdSt", "(", "unsigned", "opA", ",", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "bool", "Imm5", "=", "(", "opA", "!=", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "OpIdx", "=", "", ";", "assert", "(", "OpIdx", "<", "NumOps", "&&", "", ")", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm5", "?", "getT1Imm5", "(", "insn", ")", ":", "", ")", ")", ";", "++", "OpIdx"], "ground_truth": [";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50005, "Length": 201, "Cover_Rate": 0.7584905660377359} {"Template_token": ["", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "", ")", ")", ")", ";", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OpIdx", "+=", "", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "(", "RegListBits", ">>", "i", ")", "&", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "i", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "}", "return"], "ground_truth": ["true", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50006, "Length": 102, "Cover_Rate": 0.3953488372093023} {"Template_token": ["", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRt", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", ""], "ground_truth": [")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1LdStSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50007, "Length": 127, "Cover_Rate": 0.675531914893617} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm8", "(", "insn", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Option", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "", "<<", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Option", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")"], "ground_truth": [")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1Misc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50008, "Length": 192, "Cover_Rate": 0.39263803680981596} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OpIdx", "=", "", ";", "unsigned", "RegListBits", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "(", "Opcode", "==", "", "?", "", ":", "", ")", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<"], "ground_truth": ["", ";", "++", "i", ")", "{"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1PushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50009, "Length": 80, "Cover_Rate": 0.46511627906976744} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "OpIdx", "=", "", ";", "unsigned", "RegListBits", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "(", "Opcode", "==", "", "?", "", ":", "", ")", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "(", "RegListBits", ">>", "i", ")", "&", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "i", ")", ")", ")", ";", "++"], "ground_truth": ["OpIdx", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb1PushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50010, "Length": 107, "Cover_Rate": 0.622093023255814} {"Template_token": ["", "assert", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", "&&", "", ")", ";", "if", "(", "(", "", "<=", "Opcode", "&&", "Opcode", "<=", "", ")", "||", "(", "", "<=", "Opcode", "&&", "Opcode", "<=", "", ")", ")", "{", "return", "DisassembleThumb2LdStEx", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "return", "DisassembleThumb2LdStDual", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "return", "DisassembleThumb2TB", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "}", "else", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "return", "DisassembleThumb2DPSoReg", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "}", "break", ";", "case", "", ":", "if", "(", "op", "==", "", ")", "{", "if", "(", "slice", "(", "op2", ",", "", ",", "", ")", "==", "", ")", "{", "return", "DisassembleThumb2DPModImm", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded"], "ground_truth": [",", "B", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50011, "Length": 203, "Cover_Rate": 0.36185383244206776} {"Template_token": ["", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "}", "++", "OpIdx", ";", "}", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "++", "OpIdx", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getIImm3Imm8", "(", "insn", ")", ")", ")", ";", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getImm16", "(", "insn", ")", ")", ")", ";", "else", "if", "(", "Opcode", "==", "", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getBitfieldInvMask", "(", "insn", ")", ")", ")", ";", "else", "{", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getLsb", "(", "insn", ")", ")", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "getMsb", "(", "insn", ")", "<", "getLsb", "(", "insn", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false"], "ground_truth": [";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2DPBinImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50012, "Length": 224, "Cover_Rate": 0.3950617283950617} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "TwoReg", "=", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", ";", "bool", "NoDstReg", "=", "(", "decodeRs", "(", "insn", ")", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "NoDstReg", "?", "decodeRn", "(", "insn", ")", ":", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TwoReg", ")", "{", "assert", "(", "!", "NoDstReg", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "unsigned", "imm12", "=", "getIImm3Imm8", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ThumbExpandImm", "(", "imm12", ")", ")", ")", ";", "++"], "ground_truth": ["OpIdx", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2DPModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50013, "Length": 189, "Cover_Rate": 0.7907949790794979} {"Template_token": ["", "++", "OpIdx", ";", "if", "(", "TwoReg", ")", "{", "assert", "(", "!", "NoDstReg", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "unsigned", "imm12", "=", "getIImm3Imm8", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ThumbExpandImm"], "ground_truth": ["(", "imm12", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2DPModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50014, "Length": 103, "Cover_Rate": 0.4309623430962343} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx"], "ground_truth": ["]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2DPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50015, "Length": 117, "Cover_Rate": 0.468} {"Template_token": ["", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeRotate", "(", "insn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "return", "true"], "ground_truth": [";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2DPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50016, "Length": 87, "Cover_Rate": 0.348} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&"], "ground_truth": ["OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2Ldpci", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50017, "Length": 47, "Cover_Rate": 0.38524590163934425} {"Template_token": ["", "if", "(", "Load", "&&", "Rn", "==", "", ")", "return", "DisassembleThumb2Ldpci", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "ThreeReg", "=", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", ";", "bool", "TIED_TO", "=", "ThreeReg", "&&", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ";", "bool", "Imm12", "=", "!", "ThreeReg", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "R0", ",", "R1", ",", "R2", "=", "", ";", "unsigned", "Rd", "=", "decodeRd", "(", "insn", ")", ";", "int", "Imm", "=", "", ";", "if", "(", "!", "Load", "&&", "TIED_TO", ")", "{", "R0", "=", "Rn", ";", "R1", "=", "Rd", ";", "}", "else", "{", "R0", "=", "Rd", ";", "R1", "=", "Rn", ";", "}", "if", "(", "ThreeReg", ")", "{", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else", "{", "R2", "=", "decodeRm", "(", "insn", ")", ";", "Imm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "}", "}", "else", "{", "if", "(", "Imm12", ")", "Imm", "=", "getImm12", "(", "insn", ")", ";", "else", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R0", ")", ")", ")", ";", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R1", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R2", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";", "++", "OpIdx", ";", "return"], "ground_truth": ["true", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50018, "Length": 370, "Cover_Rate": 0.835214446952596} {"Template_token": ["", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else", "{", "R2", "=", "decodeRm", "(", "insn", ")", ";", "Imm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "}", "}", "else", "{", "if", "(", "Imm12", ")", "Imm", "=", "getImm12", "(", "insn", ")", ";", "else", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R0", ")", ")", ")", ";", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R1", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R2", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";", "++", "OpIdx"], "ground_truth": [";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50019, "Length": 182, "Cover_Rate": 0.4108352144469526} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "int", "Offset", "=", "getImm8", "(", "insn", ")", "*", "", ";", "if", "(", "getUBit", "(", "insn", ")", "==", "", ")", "Offset", "=", "-", "Offset", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return"], "ground_truth": ["true", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2LdStDual", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50020, "Length": 174, "Cover_Rate": 0.8169014084507042} {"Template_token": ["", "static", "bool", "DisassembleThumb2LdStMul", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "if", "(", "Thumb2SRSOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2SRS", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ")", ";", "if", "(", "Thumb2RFEOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2RFE", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "++"], "ground_truth": ["OpIdx", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50021, "Length": 169, "Cover_Rate": 0.5297805642633229} {"Template_token": ["", "if", "(", "FourReg", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", ""], "ground_truth": [",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2LongMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50022, "Length": 92, "Cover_Rate": 0.42790697674418604} {"Template_token": ["", "bool", "FourReg", "=", "NumOps", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "FourReg", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "FourReg", "?", "", ":", "", ";", "return", "true"], "ground_truth": [";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2Mul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50023, "Length": 119, "Cover_Rate": 0.5666666666666667} {"Template_token": ["", "uint32_t", "Val", "=", "", ";", "assert", "(", "lsb", "<=", "msb", "&&", "", ")", ";", "for", "(", "uint32_t", "i", "=", "lsb", ";", "i", "<=", "msb", ";", "++", "i", ")"], "ground_truth": ["Val", "|=", "(", "", "<<", "i", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "getBitfieldInvMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50024, "Length": 36, "Cover_Rate": 0.4931506849315068} {"Template_token": ["", "assert", "(", "lsb", "<=", "msb", "&&", "", ")", ";", "for", "(", "uint32_t", "i", "=", "lsb", ";", "i", "<=", "msb", ";", "++", "i", ")", "Val", "|=", "(", "", "<<", "i", ")", ";", "return", "~"], "ground_truth": ["Val", ";"], "File": "ThumbDisassemblerCore1", "Func": "getBitfieldInvMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50025, "Length": 35, "Cover_Rate": 0.4794520547945205} {"Template_token": ["", "static", "inline", "bool", "Thumb2PreloadOpcode", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":"], "File": "ThumbDisassemblerCore1", "Func": "Thumb2PreloadOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50026, "Length": 64, "Cover_Rate": 0.6464646464646465} {"Template_token": ["", "static", "inline", "bool", "Thumb2SaturateOpcode", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", ""], "ground_truth": [":", "case", "", ":"], "File": "ThumbDisassemblerCore1", "Func": "Thumb2SaturateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50027, "Length": 32, "Cover_Rate": 0.5925925925925926} {"Template_token": ["", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm8", "(", "insn", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "unsigned", "Option", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "", "<<", "", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Option", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ThumbDisassemblerCore2", "Func": "DisassembleThumb1Misc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50028, "Length": 244, "Cover_Rate": 0.49897750511247446} {"Template_token": ["", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "bool", "Negative", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "Imm12", "=", "getImm12", "(", "insn", ")", ";", "Offset", "=", "Negative", "?", "-", "", "-", "Imm12", ":", "", "*", "Imm12", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Imm8", "=", "getImm8", "(", "insn", ")", ";", "Offset", "=", "-", "", "-", "Imm8", ";", "}", "else", "Offset", "=", "decodeImm12", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "}", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!"], "ground_truth": ["OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{"], "File": "ThumbDisassemblerCore2", "Func": "DisassembleThumb2PreLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50029, "Length": 143, "Cover_Rate": 0.39285714285714285} {"Template_token": ["", "assert", "(", "NumOps", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "unsigned", "Imm11", "=", "getT1Imm11", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "", ">", "(", "Imm11", "<<", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true"], "ground_truth": [";"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb1Br", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50030, "Length": 53, "Cover_Rate": 0.5353535353535354} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "OpIdx", "=", "", ";", "assert", "(", "OpIdx", "<", "NumOps", "&&", "", ")", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "opA", "!=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm5", "(", "insn", ")", ")", ")", ";", "++", "OpIdx", ";", "}"], "ground_truth": ["else", "{"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb1LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50031, "Length": 161, "Cover_Rate": 0.6192307692307693} {"Template_token": ["", "if", "(", "t2MiscCtrlInstr", "(", "insn", ")", ")", "return", "true", ";", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "break", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return"], "ground_truth": ["true", ";"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2BrMiscCtrl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50032, "Length": 311, "Cover_Rate": 0.4913112164296998} {"Template_token": ["", "static", "bool", "DisassembleThumb2LdSt", "(", "bool", "Load", ",", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "unsigned", "Rn", "=", "decodeRn", "(", "insn", ")", ";", "if", "(", "Thumb2PreloadOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2PreLoad", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "if", "(", "Load", "&&", "Rn", "==", "", ")", "return", "DisassembleThumb2Ldpci", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "ThreeReg", "=", "(", "OpInfo", "[", "", "]", ".", "RegClass", ">", "", ")", ";", "bool", "TIED_TO", "=", "ThreeReg", "&&", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ";", "bool", "Imm12", "=", "!", "ThreeReg", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "R0", ",", "R1", ",", "R2", "=", "", ";", "unsigned", "Rd", "=", "decodeRd", "(", "insn", ")", ";", "int", "Imm", "=", "", ";", "if", "(", "!", "Load", "&&", "TIED_TO", ")", "{", "R0", "=", "Rn", ";", "R1", "=", "Rd", ";", "}", "else", "{", "R0", "=", "Rd", ";", "R1", "=", "Rn", ";", "}", "if", "(", "ThreeReg", ")", "{", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else"], "ground_truth": ["{"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50033, "Length": 264, "Cover_Rate": 0.5945945945945946} {"Template_token": ["", "unsigned", "RegClassBase", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassPair", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassPair", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassBase", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "int", "Offset", "=", "getImm8", "(", "insn", ")", "*", "", ";", "if", "(", "getUBit", "(", "insn", ")", "==", "", ")", "Offset", "=", "-", "Offset", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "NumOpsAdded", "="], "ground_truth": ["", ";"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2LdStDual", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50034, "Length": 116, "Cover_Rate": 0.5132743362831859} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "OpInfo", "[", "", "]", ".", "RegClass", "&&", "OpInfo", "[", "", "]", ".", "RegClass", ">", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "unsigned", "RegClassPair", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "unsigned", "RegClassBase", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassPair", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassPair", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassBase", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "int", "Offset", "=", "getImm8", "("], "ground_truth": ["insn", ")", "*", "", ";"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2LdStDual", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50035, "Length": 146, "Cover_Rate": 0.6460176991150443} {"Template_token": ["", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "NumOpsAdded", "=", "", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base"], "ground_truth": [")", ")", ";"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50036, "Length": 98, "Cover_Rate": 0.3081761006289308} {"Template_token": ["", "++", "OpIdx", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "int", "Offset", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Imm8", "=", "getImm8", "(", "insn", ")", ";", "Offset", "=", "-", "", "*", "Imm8", ";", "}", "else", "Offset", "=", "decodeImm12", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "("], "ground_truth": ["Offset", ")", ")", ";"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2PreLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50037, "Length": 130, "Cover_Rate": 0.42483660130718953} {"Template_token": ["", "bool", "Imm12", "=", "!", "ThreeReg", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "R0", ",", "R1", ",", "R2", "=", "", ";", "unsigned", "Rd", "=", "decodeRd", "(", "insn", ")", ";", "int", "Imm", "=", "", ";", "if", "(", "!", "Load", "&&", "TIED_TO", ")", "{", "R0", "=", "Rn", ";", "R1", "=", "Rd", ";", "}", "else", "{", "R0", "=", "Rd", ";", "R1", "=", "Rn", ";", "}", "if", "(", "ThreeReg", ")", "{", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else", "{", "R2", "=", "decodeRm", "(", "insn", ")", ";", "Imm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "}", "}", "else", "{", "if", "(", "Imm12", ")", "Imm", "=", "getImm12", "(", "insn", ")", ";", "else", "Imm", "=", "decodeImm8"], "ground_truth": ["(", "insn", ")", ";"], "File": "ThumbDisassemblerCore4", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50038, "Length": 132, "Cover_Rate": 0.315035799522673} {"Template_token": ["", "static", "bool", "DisassembleThumb2LdSt", "(", "bool", "Load", ",", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "unsigned", "Rn", "=", "decodeRn", "(", "insn", ")", ";", "if", "(", "Thumb2PreloadOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2PreLoad", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "ThreeReg", "=", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", ";", "bool", "TIED_TO", "=", "ThreeReg", "&&", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ";", "bool", "Imm12", "=", "!", "ThreeReg", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "R0", ",", "R1", ",", "R2", "=", "", ";", "unsigned", "Rd", "=", "decodeRd", "(", "insn", ")", ";", "int", "Imm", "=", "", ";", "if", "(", "!", "Load", "&&", "TIED_TO", ")", "{", "R0", "=", "Rn", ";", "R1", "=", "Rd", ";", "}", "else", "{", "R0", "=", "Rd", ";", "R1", "=", "Rn", ";", "}", "if", "(", "ThreeReg", ")", "{", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else", "{", "R2", "=", "decodeRm", "(", "insn", ")", ";", "Imm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "}", "}", "else", "{", "if", "(", "Imm12", ")", "Imm", "=", "getImm12", "(", "insn", ")", ";", "else", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R0", ")", ")", ")", ";", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R1", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R2", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")"], "ground_truth": [")", ";"], "File": "ThumbDisassemblerCore4", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50039, "Length": 400, "Cover_Rate": 0.954653937947494} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")", "?"], "ground_truth": ["Offset", ":", "-", "Offset", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50040, "Length": 15, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", "", ")"], "ground_truth": ["?", "Offset", ":", "-", "Offset", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50041, "Length": 15, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "static", "inline", "int", "decodeImm32_BL", "(", "uint32_t", "insn", ")", "{", "unsigned", "S", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "bool", "I1", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "S", ";", "bool", "I2", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "S", ";", "unsigned", "Imm25", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "S", ")", "Imm25", "|=", "", "<<", "", ";", "if", "(", "I1", ")", "Imm25"], "ground_truth": ["|=", "", "<<", "", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm32_BL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50042, "Length": 94, "Cover_Rate": 0.8245614035087719} {"Template_token": ["", "unsigned", "S", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "bool", "I1", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "S", ";", "bool", "I2", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "S", ";", "unsigned", "Imm25", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "S", ")", "Imm25", "|=", "", "<<", "", ";", "if", "(", "I1", ")", "Imm25", "|=", "", "<<", "", ";", "if", "(", "I2", ")", "Imm25", "|=", "", "<<"], "ground_truth": ["", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm32_BLX", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50043, "Length": 95, "Cover_Rate": 0.8333333333333334} {"Template_token": ["", "bool", "I2", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "S", ";", "unsigned", "Imm25", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "S", ")", "Imm25", "|=", "", "<<", "", ";", "if", "(", "I1", ")", "Imm25", "|=", "", "<<", "", ";", "if", "(", "I2", ")", "Imm25", "|=", "", "<<", "", ";", "return", "SignExtend32", "<", ""], "ground_truth": [">", "(", "Imm25", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm32_BLX", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50044, "Length": 78, "Cover_Rate": 0.6842105263157895} {"Template_token": ["", "bool", "S", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "bool", "J1", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "bool", "J2", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "unsigned", "Imm21", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "S", ")", "Imm21", "|=", "", "<<"], "ground_truth": ["", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm32_B_EncodingT3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50045, "Length": 71, "Cover_Rate": 0.6454545454545455} {"Template_token": ["", "unsigned", "Imm25", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", ";", "if", "(", "S", ")", "Imm25", "|=", "", "<<", "", ";", "if", "(", "I1", ")", "Imm25", "|=", "", "<<", "", ";", "if", "(", "I2", ")", "Imm25", "|=", "", "<<", "", ";", "return", "SignExtend32", "<", "", ">", "(", "Imm25"], "ground_truth": [")", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm32_B_EncodingT4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50046, "Length": 64, "Cover_Rate": 0.5614035087719298} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ","], "ground_truth": ["", ")", "?", "Offset", ":", "-", "Offset", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50047, "Length": 15, "Cover_Rate": 0.45454545454545453} {"Template_token": ["", "unsigned", "rotate", "=", "slice", "(", "insn", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50048, "Length": 12, "Cover_Rate": 0.4444444444444444} {"Template_token": ["", "static", "inline", "unsigned", "decodeRotate", "(", "uint32_t", "insn", ")", "{", "unsigned", "rotate", "=", "slice", "(", "insn", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "decodeRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50049, "Length": 21, "Cover_Rate": 0.7777777777777778} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRt", "(", "insn", ")"], "ground_truth": [")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1AddPCi", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50050, "Length": 91, "Cover_Rate": 0.5870967741935483} {"Template_token": ["", "assert", "(", "NumOps", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "unsigned", "Imm8", "=", "getT1Imm8", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Opcode", "==", "", "?", "SignExtend32", "<", "", ">", "(", "Imm8", "<<", "", ")", "+", "", ":", "(", "int", ")", "Imm8", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true"], "ground_truth": [";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1CondBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50051, "Length": 82, "Cover_Rate": 0.5734265734265734} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "B", "->", "InITBlock", "(", ")", "?", "", ":", "", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", ""], "ground_truth": ["&&", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1DP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50052, "Length": 93, "Cover_Rate": 0.32068965517241377} {"Template_token": ["", "assert", "(", "OpIdx", "<", "NumOps", "&&", "", ")", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "UseRt", "?", "getT1tRt", "(", "insn", ")", ":", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", "==", "NumOps", ")", "return", "true", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRm", "(", "insn", ")", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "UseRt", "?", "getT1Imm8", "(", "insn", ")", ":", "(", "Imm3", "?", "getT1Imm3", "(", "insn", ")", ":", "getT1Imm5", "("], "ground_truth": ["insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1General", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50053, "Length": 165, "Cover_Rate": 0.4308093994778068} {"Template_token": ["", "return", "DisassembleThumb1LdStMul", "(", "true", ",", "MI", ",", "Opcode", ",", "insn"], "ground_truth": [",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1LdMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50054, "Length": 18, "Cover_Rate": 0.4} {"Template_token": ["", "static", "bool", "DisassembleThumb1LdPC", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B"], "ground_truth": [",", "", ",", "getT1tRt", "(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1LdPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50055, "Length": 117, "Cover_Rate": 0.8013698630136986} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef", "(", ")", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRt", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm8", "(", "insn", ")", "<<", "", ")", ")", ";", "NumOpsAdded", "=", ""], "ground_truth": [";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1LdPC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50056, "Length": 112, "Cover_Rate": 0.7671232876712328} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "OpIdx", "=", "", ";", "assert", "(", "OpIdx", "<", "NumOps", "&&", "", ")", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo"], "ground_truth": ["[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50057, "Length": 116, "Cover_Rate": 0.4377358490566038} {"Template_token": ["", "static", "bool", "DisassembleThumb1LdStMul", "(", "bool", "Ld", ",", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "unsigned", "tRt", "=", "getT1tRt", "(", "insn", ")", ";", "NumOpsAdded", "=", "", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "tRt", ")", ")", ")", ";", "++", "NumOpsAdded", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "tRt", ")", ")", ")", ";", "++", "NumOpsAdded", ";", "if", "(", "B", "->", "DoPredicateOperands", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ")", ")", "{", "NumOpsAdded", "+="], "ground_truth": ["", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50058, "Length": 136, "Cover_Rate": 0.5862068965517241} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "", "]", ".", "isOptionalDef"], "ground_truth": ["(", ")", ")", "&&", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1LdStSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50059, "Length": 78, "Cover_Rate": 0.4148936170212766} {"Template_token": ["", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm8", "(", "insn", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "+", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice", "(", "insn", ",", "", ",", "", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1tRn", "(", "insn", ")", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getT1Imm6", "(", "insn", ")", "*", ""], "ground_truth": [")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1Misc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50060, "Length": 222, "Cover_Rate": 0.45491803278688525} {"Template_token": ["", "static", "bool", "DisassembleThumb1PushPop", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "if", "(", "B", "->", "DoPredicateOperands", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ")", ")", "OpIdx", "+=", "", ";", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "unsigned", "RegListBits", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "(", "Opcode", "==", "", "?", "", ":", "", ")", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";", "for", "(", "unsigned", "i", "=", "", ";", "i", "<", "", ";", "++", "i", ")", "{", "if", "(", "(", "RegListBits", ">>", "i", ")", "&", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "i", ")", ")", ")", ";", "++", "OpIdx"], "ground_truth": [";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1PushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50061, "Length": 160, "Cover_Rate": 0.9195402298850575} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "getT1Rm", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "unsigned", "RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "IsGPR", "(", "RegClass", ")", "?", "getT1Rd", "(", "insn", ")", ":", "getT1tRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "assert", "(", "OpIdx", "<", "NumOps", "&&", "", ")", ";", "int", "Idx", ";", "if", "(", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps"], "ground_truth": ["&&", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb1Special", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50062, "Length": 162, "Cover_Rate": 0.6377952755905512} {"Template_token": ["", "OpIdx", "=", "", ";", "unsigned", "RdRegClassID", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "assert", "(", "NumOps", ">=", "", "&&", "(", "RdRegClassID", "==", "", "||", "RdRegClassID", "==", "", ")", "&&", "", ")", ";", "unsigned", "RnRegClassID", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "bool", "TwoReg", "=", "(", "RnRegClassID", "==", "", "||", "RnRegClassID", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RdRegClassID", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TwoReg", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "int", "Idx", ";", "if", "(", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RnRegClassID", ","], "ground_truth": ["decodeRn", "(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2DPBinImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50063, "Length": 156, "Cover_Rate": 0.33548387096774196} {"Template_token": ["", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "unsigned", "RdRegClassID", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "assert", "(", "NumOps", ">=", "", "&&", "(", "RdRegClassID", "==", "", "||", "RdRegClassID", "==", "", ")", "&&", "", ")", ";", "unsigned", "RnRegClassID", "=", "OpInfo", "[", "", "]", ".", "RegClass", ";", "bool", "TwoReg", "=", "(", "RnRegClassID", "==", "", "||", "RnRegClassID", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RdRegClassID", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TwoReg", ")", "{", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "int", "Idx", ";", "if", "(", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RnRegClassID", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "}", "++", "OpIdx", ";", "}", "if", "(", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RnRegClassID", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "++", "OpIdx", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getIImm3Imm8", "(", "insn"], "ground_truth": [")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2DPBinImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50064, "Length": 266, "Cover_Rate": 0.5720430107526882} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", ")", ")", ";", "NumOpsAdded", "=", "", ";", "return", "true", ";", "}", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", "&&", "", ")", ";", "bool", "ThreeReg", "=", "(", "NumOps", ">", "", "&&", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "||", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", ")", ";", "bool", "NoDstReg", "=", "(", "decodeRs", "(", "insn", ")", "==", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "", "]", ".", "RegClass", ",", "NoDstReg", "?", "decodeRn", "(", "insn", ")", ":", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "int", "Idx", ";", "if", "(", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "++", "OpIdx", ";", "}", "else", "if", "(", "!", "NoDstReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "", "]", ".", "RegClass", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "", ")", ";", "return", "false", ";", "}", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "NumOps", "==", "OpIdx", ")", "return", "true", ";", "if", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "if", "(", "Thumb2ShiftOpcode", "(", "Opcode", ")", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getShiftAmtBits", "(", "insn", ")", ")", ")", ";", "else", "{", "unsigned", "bits2", "=", "getShiftTypeBits", "("], "ground_truth": ["insn", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2DPSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50065, "Length": 377, "Cover_Rate": 0.6511226252158895} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeImm12", "(", "insn", ")", ")", ")", ";", "NumOpsAdded", "="], "ground_truth": ["", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2Ldpci", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50066, "Length": 41, "Cover_Rate": 0.3360655737704918} {"Template_token": ["", "const", "TargetOperandInfo", "*", "OpInfo", "=", "Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeImm12", "(", "insn", ")", ")", ")", ";", "NumOpsAdded", "="], "ground_truth": ["", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2Ldpci", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50067, "Length": 88, "Cover_Rate": 0.7213114754098361} {"Template_token": ["", "if", "(", "Thumb2PreloadOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2PreLoad", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "if", "(", "Load", "&&", "Rn", "==", "", ")", "return", "DisassembleThumb2Ldpci", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "Insts", "[", "Opcode", "]", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "", ";", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "", ")", ";", "bool", "ThreeReg", "=", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", ";", "bool", "TIED_TO", "=", "ThreeReg", "&&", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ";", "bool", "Imm12", "=", "!", "ThreeReg", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "R0", ",", "R1", ",", "R2", "=", "", ";", "unsigned", "Rd", "=", "decodeRd", "(", "insn", ")", ";", "int", "Imm", "=", "", ";", "if", "(", "!", "Load", "&&", "TIED_TO", ")", "{", "R0", "=", "Rn", ";", "R1", "=", "Rd", ";", "}", "else", "{", "R0", "=", "Rd", ";", "R1", "=", "Rn", ";", "}", "if", "(", "ThreeReg", ")", "{", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else", "{", "R2", "=", "decodeRm", "(", "insn", ")", ";", "Imm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "}", "}", "else", "{", "if", "(", "Imm12", ")", "Imm", "=", "getImm12", "(", "insn", ")", ";", "else", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R0", ")", ")", ")", ";", "++", "OpIdx"], "ground_truth": [";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50068, "Length": 291, "Cover_Rate": 0.6568848758465011} {"Template_token": ["", "bool", "ThreeReg", "=", "(", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", ")", ";", "bool", "TIED_TO", "=", "ThreeReg", "&&", "TID", ".", "getOperandConstraint", "(", "", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "", ";", "bool", "Imm12", "=", "!", "ThreeReg", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "R0", ",", "R1", ",", "R2", "=", "", ";", "unsigned", "Rd", "=", "decodeRd", "(", "insn", ")", ";", "int", "Imm", "=", "", ";", "if", "(", "!", "Load", "&&", "TIED_TO", ")", "{", "R0", "=", "Rn", ";", "R1", "=", "Rd", ";", "}", "else", "{", "R0", "=", "Rd", ";", "R1", "=", "Rn", ";", "}", "if", "(", "ThreeReg", ")", "{", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else", "{", "R2", "=", "decodeRm", "(", "insn", ")", ";", "Imm", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "}", "}", "else", "{", "if", "(", "Imm12", ")", "Imm", "=", "getImm12", "(", "insn", ")", ";", "else", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R0", ")", ")", ")", ";", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "R1", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg"], "ground_truth": [")", "{"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50069, "Length": 215, "Cover_Rate": 0.4853273137697517} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "==", "", "&&", "OpInfo", "[", "", "]", ".", "RegClass", "<", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "int", "Offset", "=", "getImm8", "(", "insn", ")", "*", "", ";", "if", "(", "getUBit", "(", "insn", ")", "==", "", ")", "Offset", "=", "-", "Offset", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "NumOpsAdded", "=", ""], "ground_truth": [";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LdStDual", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50070, "Length": 151, "Cover_Rate": 0.7089201877934272} {"Template_token": ["", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "NumOpsAdded", "=", "", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg"], "ground_truth": ["(", "Base", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50071, "Length": 98, "Cover_Rate": 0.3081761006289308} {"Template_token": ["", "static", "bool", "DisassembleThumb2LdStMul", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "if", "(", "Thumb2SRSOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2SRS", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ")", ";", "if", "(", "Thumb2RFEOpcode", "(", "Opcode", ")", ")", "return", "DisassembleThumb2RFE", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ",", "NumOpsAdded", ",", "B", ")", ";", "assert", "(", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "&&", "", ")", ";", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "NumOpsAdded", "=", "", ";", "unsigned", "Base", "=", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ";", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "++"], "ground_truth": ["NumOpsAdded", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LdStMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50072, "Length": 171, "Cover_Rate": 0.5377358490566038} {"Template_token": ["", "if", "(", "FourReg", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "FourReg", ")", "NumOpsAdded", "=", "", ";", "else", "NumOpsAdded", "="], "ground_truth": ["", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2LongMul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50073, "Length": 105, "Cover_Rate": 0.4883720930232558} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "if", "(", "FourReg", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRd"], "ground_truth": ["(", "insn", ")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2Mul", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50074, "Length": 70, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "", ")", ";", "int", "Offset", "=", "", ";", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "{", "bool", "Negative", "=", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ";", "unsigned", "Imm12", "=", "getImm12", "(", "insn", ")", ";", "Offset", "=", "Negative", "?", "-", "", "-", "Imm12", ":", "", "*", "Imm12", ";", "}", "else", "if", "(", "Opcode", "==", "", "||", "Opcode", "==", "", "||", "Opcode", "==", "", ")", "{", "unsigned", "Imm8", "=", "getImm8", "(", "insn", ")", ";", "Offset", "=", "-", "", "-", "Imm8", ";", "}", "else", "Offset", "=", "decodeImm12", "(", "insn"], "ground_truth": [")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2PreLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50075, "Length": 129, "Cover_Rate": 0.36134453781512604} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")"], "ground_truth": [")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2RFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50076, "Length": 22, "Cover_Rate": 0.3793103448275862} {"Template_token": ["", "", "Opc", "=", "(", "slice", "(", "insn", ",", "", ",", "", ")", "!=", "", "?", "", ":", "", ")", ";", "unsigned", "ShAmt", "=", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";", "if", "(", "ShAmt", "==", "", ")", "{", "if", "(", "Opc", "==", "", ")", "ShAmt", "=", "", ";", "else", "Opc", "=", "", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "", "(", "Opc", ",", "ShAmt", ")", ")", ")", ";", "}", "return"], "ground_truth": ["true", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2Sat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50077, "Length": 87, "Cover_Rate": 0.36401673640167365} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "slice"], "ground_truth": ["(", "insn", ",", "", ",", "", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2SRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50078, "Length": 19, "Cover_Rate": 0.38} {"Template_token": ["", "static", "bool", "DisassembleThumb2SRS", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps"], "ground_truth": [",", "unsigned", "&", "NumOpsAdded", ")", "{"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2SRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50079, "Length": 23, "Cover_Rate": 0.46} {"Template_token": ["", "assert", "(", "NumOps", ">=", "", "&&", "", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn"], "ground_truth": [")", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2TB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50080, "Length": 53, "Cover_Rate": 0.5824175824175825} {"Template_token": ["", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "NumOpsAdded", "="], "ground_truth": ["", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2TB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50081, "Length": 48, "Cover_Rate": 0.5274725274725275} {"Template_token": ["", "static", "bool", "DisassembleThumbFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "Builder", ")", "{", "uint16_t", "HalfWord", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "if", "(", "HalfWord", "==", "", ")", "{", "uint16_t", "op", "=", "slice", "(", "insn", ",", "", ",", "", ")", ";", "return", "DisassembleThumb1", "(", "op", ",", "MI", ",", "Opcode", ","], "ground_truth": ["insn", ",", "NumOps", ",", "NumOpsAdded", ",", "Builder", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumbFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50082, "Length": 75, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "}", "for", "(", "uint32_t", "i", "=", "lsb", ";", "i", "<=", "msb", ";", "++", "i", ")", "Val", "|=", "(", "", "<<", "i", ")", ";", "mask", "=", "~", "Val"], "ground_truth": [";"], "File": "ThumbDisassemblerCore", "Func": "getBitfieldInvMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50083, "Length": 28, "Cover_Rate": 0.30434782608695654} {"Template_token": ["", "static", "inline", "unsigned", "getIImm3Imm8", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "getImm3", "(", "insn", ")", "<<", "", "|"], "ground_truth": ["getImm8", "(", "insn", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getIImm3Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50084, "Length": 33, "Cover_Rate": 0.9705882352941176} {"Template_token": ["", "static", "inline", "unsigned", "getImm12", "(", "uint32_t", "insn"], "ground_truth": [")", "{"], "File": "ThumbDisassemblerCore", "Func": "getImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50085, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "return", "getImm4", "(", "insn", ")", "<<", "", "|", "slice", "(", "insn", ",", "", ",", "", ")", "<<", ""], "ground_truth": ["|", "getImm3", "(", "insn", ")", "<<", "", "|", "getImm8", "(", "insn", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getImm16", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50086, "Length": 31, "Cover_Rate": 0.7560975609756098} {"Template_token": ["", "static", "inline", "unsigned", "getImm2", "(", "uint32_t", "insn"], "ground_truth": [")", "{"], "File": "ThumbDisassemblerCore", "Func": "getImm2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50087, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "static", "inline", "unsigned", "getImm3", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getImm3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50088, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "inline", "unsigned", "getImm3"], "ground_truth": ["(", "uint32_t", "insn", ")", "{"], "File": "ThumbDisassemblerCore", "Func": "getImm3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50089, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "static", "inline", "unsigned", "getImm4", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", ""], "ground_truth": [",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getImm4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50090, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ThumbDisassemblerCore", "Func": "getImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50091, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "static", "inline", "unsigned", "getLsb", "(", "uint32_t"], "ground_truth": ["insn", ")", "{"], "File": "ThumbDisassemblerCore", "Func": "getLsb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50092, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "static", "inline", "unsigned", "getLsb"], "ground_truth": ["(", "uint32_t", "insn", ")", "{"], "File": "ThumbDisassemblerCore", "Func": "getLsb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50093, "Length": 9, "Cover_Rate": 0.391304347826087} {"Template_token": ["", "static", "inline", "unsigned", "getMsb", "(", "uint32_t"], "ground_truth": ["insn", ")", "{"], "File": "ThumbDisassemblerCore", "Func": "getMsb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50094, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "return", "getImm3", "(", "insn", ")", "<<", "", "|", "getImm2", "("], "ground_truth": ["insn", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getShiftAmtBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50095, "Length": 13, "Cover_Rate": 0.5652173913043478} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getShiftTypeBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50096, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm11", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50097, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "static", "inline", "unsigned", "getT1Imm11"], "ground_truth": ["(", "uint32_t", "insn", ")", "{"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm11", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50098, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "static", "inline", "unsigned", "getT1Imm3", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", ""], "ground_truth": [",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50099, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "inline", "unsigned", "getT1Imm5", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", ""], "ground_truth": [",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50100, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "inline", "unsigned", "getT1Imm6", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ",", "", ")", "<<"], "ground_truth": ["", "|", "slice", "(", "insn", ",", "", ",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50101, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "return", "slice", "(", "insn", ",", ""], "ground_truth": [",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50102, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50103, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50104, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "static", "inline", "unsigned", "getT1Rd", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ",", "", ")", "<<", "", "|", "slice", "(", "insn"], "ground_truth": [",", "", ",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1Rd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50105, "Length": 30, "Cover_Rate": 0.967741935483871} {"Template_token": ["", "static", "inline", "unsigned", "getT1tRd", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1tRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50106, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ",", ""], "ground_truth": [")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1tRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50107, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "static", "inline", "unsigned", "getT1tRm", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ","], "ground_truth": ["", ",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1tRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50108, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "static", "inline", "unsigned", "getT1tRn", "(", "uint32_t", "insn"], "ground_truth": [")", "{"], "File": "ThumbDisassemblerCore", "Func": "getT1tRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50109, "Length": 9, "Cover_Rate": 0.45} {"Template_token": ["", "static", "inline", "unsigned", "getT1tRn", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", ""], "ground_truth": [",", "", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1tRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50110, "Length": 19, "Cover_Rate": 0.95} {"Template_token": ["", "return", "slice", "(", "insn", ",", "", ","], "ground_truth": ["", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "getT1tRt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50111, "Length": 10, "Cover_Rate": 0.5} {"Template_token": ["", "static", "inline", "bool", "IsGPR", "(", "unsigned", "RegClass", ")", "{", "return", "RegClass", "==", "", "||"], "ground_truth": ["RegClass", "==", "", ";"], "File": "ThumbDisassemblerCore", "Func": "IsGPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50112, "Length": 18, "Cover_Rate": 0.782608695652174} {"Template_token": ["", "if", "(", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", "&&", "slice", "(", "insn", ",", "", ",", "", ")", "==", "", ")", "return", "true", ";", "return", "false"], "ground_truth": [";"], "File": "ThumbDisassemblerCore", "Func": "t2MiscCtrlInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50113, "Length": 41, "Cover_Rate": 0.803921568627451} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ThumbDisassemblerCore", "Func": "Thumb2PreloadOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50114, "Length": 25, "Cover_Rate": 0.36231884057971014} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ThumbDisassemblerCore", "Func": "Thumb2RFEOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50115, "Length": 17, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "default", ":", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":"], "ground_truth": ["case", "", ":"], "File": "ThumbDisassemblerCore", "Func": "Thumb2RFEOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50116, "Length": 17, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "switch", "(", "Opcode", ")", "{", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true", ";", "default", ":", "return"], "ground_truth": ["false", ";"], "File": "ThumbDisassemblerCore", "Func": "Thumb2SaturateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50117, "Length": 25, "Cover_Rate": 0.5681818181818182} {"Template_token": ["", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "case", "", ":", "return", "true"], "ground_truth": [";"], "File": "ThumbDisassemblerCore", "Func": "Thumb2ShiftOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50118, "Length": 27, "Cover_Rate": 0.421875} {"Template_token": ["", "return", "false", ";", "case", "", ":", "case", "", ":", "case", "", ":", "case"], "ground_truth": ["", ":"], "File": "ThumbDisassemblerCore", "Func": "Thumb2SRSOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50119, "Length": 15, "Cover_Rate": 0.3409090909090909} {"Template_token": ["", "default", ":", "assert", "(", "", "&&", "", ")", ";", "return", "", ";", "case", "", ":", "return", "imm8", ";", "case", "", ":", "return", "imm8", "<<", "", "|", "imm8", ";", "case", "", ":", "return", "imm8", "<<", "", "|", "imm8", "<<", "", ";", "case", "", ":", "return", "imm8", "<<", "", "|", "imm8", "<<", "", "|", "imm8", "<<", "", "|", "imm8", ";", "}", "}", "else", "{", "unsigned", "Val", "=", "", "<<", "", "|", "slice", "(", "imm12", ",", "", ",", "", ")", ";", "unsigned", "Amt", "=", "slice", "(", "imm12", ",", "", ",", "", ")", ";", "return", "", "(", "Val", ","], "ground_truth": ["Amt", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "ThumbExpandImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50120, "Length": 98, "Cover_Rate": 0.5975609756097561} {"Template_token": ["", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "STI", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false"], "ground_truth": [",", "true", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50121, "Length": 330, "Cover_Rate": 0.45081967213114754} {"Template_token": ["", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "(", "isLowRegister", "(", "DestReg", ")", "||", "isVirtualRegister", "(", "DestReg", ")", ")", "&&", "", ")", ";", "return", "emitThumb1LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";", "}", "return", "emitThumb2LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ","], "ground_truth": ["SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50122, "Length": 71, "Cover_Rate": 0.5107913669064749} {"Template_token": ["", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "(", "isLowRegister", "(", "DestReg", ")", "||", "isVirtualRegister", "(", "DestReg", ")", ")", "&&", "", ")", ";", "return", "emitThumb1LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ","], "ground_truth": ["SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50123, "Length": 48, "Cover_Rate": 0.34532374100719426} {"Template_token": ["", "static", "void", "emitThumb1LoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "("], "ground_truth": [")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "emitThumb1LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50124, "Length": 75, "Cover_Rate": 0.4143646408839779} {"Template_token": ["", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "add", "(", "predOps"], "ground_truth": ["(", "", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50125, "Length": 58, "Cover_Rate": 0.3391812865497076} {"Template_token": ["", "const", "TargetRegisterClass", "*", "ThumbRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ")", "return", "BaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "RC", ",", "MF", ")", ";", "if", "(", "", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "&", "", ";", "return", "BaseRegisterInfo", "::", "getLargestLegalSuperClass", "("], "ground_truth": ["RC", ",", "MF", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50126, "Length": 68, "Cover_Rate": 0.9315068493150684} {"Template_token": ["", "const", "TargetRegisterClass", "*", "ThumbRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "if", "(", "!", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only"], "ground_truth": ["(", ")", ")", "return", "BaseRegisterInfo", "::", "getPointerRegClass", "(", "MF", ",", "Kind", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "getPointerRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50127, "Length": 43, "Cover_Rate": 0.86} {"Template_token": ["", "void", "ThumbRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "BaseRegisterInfo", "::", "resolveFrameIndex", "(", "MI", ",", "BaseReg", ",", "Offset", ")", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "int", "Off"], "ground_truth": ["=", "Offset", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50128, "Length": 85, "Cover_Rate": 0.5629139072847682} {"Template_token": ["", "bool", "ThumbRegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ")", "const", "{", "const", "Subtarget", "&", "STI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "BaseRegisterInfo", "::", "saveScavengerRegister", "(", "MBB", ",", "I", ",", "UseMI", ",", "RC", ",", "Reg", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "bool", "done", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "II", "=", "I", ";", "!", "done", "&&", "II", "!=", "UseMI", ";", "++", "II", ")", "{", "if", "(", "II", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")"], "ground_truth": [";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ThumbRegisterInfo (2)1", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50129, "Length": 188, "Cover_Rate": 0.5402298850574713} {"Template_token": ["", "Register", "VReg", ";", "const", "BaseInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "Register", "FrameReg", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "const", "FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "STI", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "", "", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "", "", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "Register", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg"], "ground_truth": [",", "", ",", "Offset", ")", ";"], "File": "ThumbRegisterInfo10", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50130, "Length": 332, "Cover_Rate": 0.4547945205479452} {"Template_token": ["", "assert", "(", "(", "isLowRegister", "(", "DestReg", ")", "||", "DestReg", ".", "isVirtual", "(", ")", ")", "&&", "", ")", ";", "return", "emitThumb1LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";", "}", "return", "emitThumb2LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ","], "ground_truth": ["SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";"], "File": "ThumbRegisterInfo10", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50131, "Length": 63, "Cover_Rate": 0.45} {"Template_token": ["", "static", "void", "emitThumb2LoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool"], "ground_truth": ["(", ")", ";"], "File": "ThumbRegisterInfo10", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50132, "Length": 75, "Cover_Rate": 0.43103448275862066} {"Template_token": ["", "CopyBits", "=", "", ";", "CopyScale", "=", "", ";", "}", "else", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "if", "(", "isLowRegister", "(", "BaseReg", ")", ")", "{", "CopyOpc", "=", "isSub", "?", "", ":", "", ";", "CopyBits", "=", "", ";", "CopyNeedsCC", "=", "true", ";", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "isSub", "?", "", ":", "", ";", "ExtraBits", "=", "", ";", "ExtraNeedsCC", "=", "true", ";", "}", "else", "{", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "", ";", "}", "assert", "(", "(", "(", "Bytes", "&", "", ")", "==", "", "||", "ExtraScale", "==", "", ")", "&&", "", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "", "<<", "CopyBits", ")", "-", "", ")", "*", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{", "CopyOpc", "=", "", ";", "CopyScale", "=", "", ";", "CopyNeedsCC", "=", "false", ";", "CopyRange", "=", "", ";", "}", "unsigned", "ExtraRange", "=", "(", "(", "", "<<", "ExtraBits", ")", "-", "", ")", "*", "ExtraScale", ";", "unsigned", "RequiredCopyInstrs", "=", "CopyOpc", "?", "", ":", "", ";", "unsigned", "RangeAfterCopy", "=", "(", "CopyRange", ">", "Bytes", ")", "?", "", ":", "(", "Bytes", "-", "CopyRange", ")", ";", "assert", "(", "RangeAfterCopy", "%", "ExtraScale", "==", "", "&&", "", ")", ";", "unsigned", "RequiredExtraInstrs", ";", "if", "(", "ExtraRange", ")", "RequiredExtraInstrs", "=", "alignTo", "(", "RangeAfterCopy", ",", "ExtraRange", ")", "/", "ExtraRange", ";", "else", "if", "(", "RangeAfterCopy", ">", "", ")", "RequiredExtraInstrs", "=", "", ";", "else", "RequiredExtraInstrs", "=", "", ";", "unsigned", "RequiredInstrs", "=", "RequiredCopyInstrs", "+", "RequiredExtraInstrs", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "RequiredInstrs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}", "if", "(", "CopyOpc", ")", "{", "unsigned", "CopyImm", "=", "std", "::", "min", "(", "Bytes", ",", "CopyRange", ")", "/", "CopyScale", ";", "Bytes", "-=", "CopyImm", "*", "CopyScale", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "DestReg", ")", ";", "if", "(", "CopyNeedsCC", ")", "MIB", "=", "MIB", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "CopyOpc", "!=", "", ")", "{", "MIB", ".", "addImm", "(", "CopyImm", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "BaseReg", "="], "ground_truth": ["DestReg", ";"], "File": "ThumbRegisterInfo10", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50133, "Length": 403, "Cover_Rate": 0.5708215297450425} {"Template_token": ["", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "ST", ".", "genExecuteOnly", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII"], "ground_truth": [".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";"], "File": "ThumbRegisterInfo10", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50134, "Length": 181, "Cover_Rate": 0.3521400778210117} {"Template_token": ["", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "else", "{", "if", "(", "AddrMode", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";", "unsigned", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "int", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "(", "FrameReg", "==", "", ")", "?", "", ":", "", ";", "unsigned", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits", ")", "-", "", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "unsigned", "NewOpc", "=", "convertToNonSPOpcode"], "ground_truth": ["(", "Opcode", ")", ";"], "File": "ThumbRegisterInfo10", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50135, "Length": 190, "Cover_Rate": 0.4337899543378995} {"Template_token": ["", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "return", "false"], "ground_truth": [";"], "File": "ThumbRegisterInfo10", "Func": "useFPForScavengingIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50136, "Length": 19, "Cover_Rate": 0.5277777777777778} {"Template_token": ["", "bool", "ThumbRegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "return", "false"], "ground_truth": [";"], "File": "ThumbRegisterInfo10", "Func": "useFPForScavengingIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50137, "Length": 31, "Cover_Rate": 0.8611111111111112} {"Template_token": ["", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "VReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "", ")", ";", "}", "if", "(", "MI", ".", "isPredicable", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "("], "ground_truth": ["", ")", ")", ";"], "File": "ThumbRegisterInfo12", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50138, "Length": 396, "Cover_Rate": 0.4913151364764268} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")"], "ground_truth": ["->", "getContext", "(", ")", ")", ",", "Val", ")", ";"], "File": "ThumbRegisterInfo12", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50139, "Length": 57, "Cover_Rate": 0.3333333333333333} {"Template_token": ["", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "", ")", ")", ";", "bool", "done", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "II", "=", "I", ";", "!", "done", "&&", "II", "!=", "UseMI", ";", "++", "II", ")", "{", "if", "(", "II", "->", "isDebugValue", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i"], "ground_truth": [")", ";"], "File": "ThumbRegisterInfo12", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50140, "Length": 127, "Cover_Rate": 0.3649425287356322} {"Template_token": ["", "void", "ThumbRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")"], "ground_truth": [")", "{"], "File": "ThumbRegisterInfo13", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50141, "Length": 72, "Cover_Rate": 0.5255474452554745} {"Template_token": ["", "static", "void", "emitThumb1LoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", "."], "ground_truth": ["getConstantPool", "(", ")", ";"], "File": "ThumbRegisterInfo13", "Func": "emitThumb1LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50142, "Length": 83, "Cover_Rate": 0.46368715083798884} {"Template_token": ["", "}", "ExtraOpc", "=", "isSub", "?", "", ":", "", ";", "ExtraBits", "=", "", ";", "ExtraScale", "=", "", ";", "}", "else", "if", "(", "isLowRegister", "(", "DestReg", ")", ")", "{", "if", "(", "BaseReg", "==", "", ")", "{", "assert", "(", "!", "isSub", "&&", "", ")", ";", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "CopyScale", "=", "", ";", "}", "else", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "if", "(", "isLowRegister", "(", "BaseReg", ")", ")", "{", "CopyOpc", "=", "isSub", "?", "", ":", "", ";", "CopyBits", "=", "", ";", "CopyNeedsCC", "=", "true", ";", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "isSub", "?", "", ":", "", ";", "ExtraBits", "=", "", ";", "ExtraNeedsCC", "=", "true", ";", "}", "else", "{", "if", "(", "DestReg", "==", "BaseReg", ")", "{", "}", "else", "{", "CopyOpc", "=", "", ";", "CopyBits", "=", "", ";", "}", "ExtraOpc", "=", "", ";", "}", "assert", "(", "(", "(", "Bytes", "&", "", ")", "==", "", "||", "ExtraScale", "==", "", ")", "&&", "", ")", ";", "unsigned", "CopyRange", "=", "(", "(", "", "<<", "CopyBits", ")", "-", "", ")", "*", "CopyScale", ";", "if", "(", "CopyOpc", "&&", "Bytes", "<", "CopyScale", ")", "{", "CopyOpc", "=", "", ";", "CopyScale", "=", "", ";", "CopyNeedsCC", "=", "false", ";", "CopyRange", "=", "", ";", "}", "unsigned", "ExtraRange", "=", "(", "(", "", "<<", "ExtraBits", ")", "-", "", ")", "*", "ExtraScale", ";", "unsigned", "RequiredCopyInstrs", "=", "CopyOpc", "?", "", ":", "", ";", "unsigned", "RangeAfterCopy", "=", "(", "CopyRange", ">", "Bytes", ")", "?", "", ":", "(", "Bytes", "-", "CopyRange", ")", ";", "assert", "(", "RangeAfterCopy", "%", "ExtraScale", "==", "", "&&", "", ")", ";", "unsigned", "RequiredExtraInstrs", ";", "if", "(", "ExtraRange", ")", "RequiredExtraInstrs", "=", "alignTo", "(", "RangeAfterCopy", ",", "ExtraRange", ")", "/", "ExtraRange", ";", "else", "if", "(", "RangeAfterCopy", ">", "", ")", "RequiredExtraInstrs", "=", "", ";", "else", "RequiredExtraInstrs", "=", "", ";", "unsigned", "RequiredInstrs", "=", "RequiredCopyInstrs", "+", "RequiredExtraInstrs", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "", ")", "?", "", ":", "", ";", "if", "(", "RequiredInstrs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "MIFlags", ")", ";", "return", ";", "}", "if", "(", "CopyOpc", ")", "{", "unsigned", "CopyImm", "=", "std", "::", "min", "(", "Bytes", ",", "CopyRange", ")", "/", "CopyScale", ";", "Bytes", "-=", "CopyImm", "*", "CopyScale", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "DestReg", ")", ";", "if", "(", "CopyNeedsCC", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "CopyOpc", "!=", "", ")", "{", "MIB", ".", "addImm", "(", "CopyImm", ")", ";", "}", "AddDefaultPred", "(", "MIB", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "BaseReg", "=", "DestReg", ";", "}", "while", "(", "Bytes", ")", "{", "unsigned", "ExtraImm", "=", "std", "::", "min", "("], "ground_truth": ["Bytes", ",", "ExtraRange", ")", "/", "ExtraScale", ";"], "File": "ThumbRegisterInfo13", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50143, "Length": 460, "Cover_Rate": 0.6686046511627907} {"Template_token": ["", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg"], "ground_truth": [",", "Offset", ",", "TII", ",", "*", "this", ")", ";"], "File": "ThumbRegisterInfo14", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50144, "Length": 279, "Cover_Rate": 0.34918648310387984} {"Template_token": ["", "if", "(", "DestReg", "==", "", ")", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "if", "(", "!", "isLowRegister", "(", "DestReg", ")", "&&", "!", "MRI", ".", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "ST", ".", "genExecuteOnly", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "="], "ground_truth": ["AddDefaultT1CC", "(", "MIB", ")", ";"], "File": "ThumbRegisterInfo14", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50145, "Length": 291, "Cover_Rate": 0.5926680244399185} {"Template_token": ["", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "MF", ".", "getInfo", "<", "FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", "&&", "", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "Register", "TmpReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "", ":", "", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "", ")", "{", "if", "(", "FrameReg", "==", "", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ","], "ground_truth": ["Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";"], "File": "ThumbRegisterInfo3", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50146, "Length": 358, "Cover_Rate": 0.4890710382513661} {"Template_token": ["", "void", "ThumbRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "", "Pred", ",", "unsigned", "PredReg", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "Subtarget"], "ground_truth": [">", "(", ")", ";"], "File": "ThumbRegisterInfo3", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50147, "Length": 65, "Cover_Rate": 0.46099290780141844} {"Template_token": ["", "if", "(", "NumBytes", "<", "", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "if", "(", "!", "isLowRegister", "(", "DestReg", ")", "&&", "!", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", "&&", "CanChangeCC", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", "&&", "CanChangeCC", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "("], "ground_truth": ["NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "File": "ThumbRegisterInfo3", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50148, "Length": 171, "Cover_Rate": 0.3326848249027237} {"Template_token": ["", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "if", "(", "!", "isLowRegister", "(", "DestReg", ")", "&&", "!", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", "&&", "CanChangeCC", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", "&&", "CanChangeCC", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "ST", ".", "genExecuteOnly", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "MIB", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg"], "ground_truth": ["(", "LdReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "ThumbRegisterInfo3", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50149, "Length": 337, "Cover_Rate": 0.6556420233463035} {"Template_token": ["", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "else", "{", "if", "(", "AddrMode", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";", "unsigned", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "int", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "(", "FrameReg", "==", "", ")", "?", "", ":", "", ";", "unsigned", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "", "<<", "NumBits"], "ground_truth": [")", "-", "", ";"], "File": "ThumbRegisterInfo3", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50150, "Length": 225, "Cover_Rate": 0.5136986301369864} {"Template_token": ["", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "assert", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", "&&", "", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "MI", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "AddrMode", "=", "(", "Desc", ".", "TSFlags", "&", "", ")", ";", "if", "(", "Opcode", "==", "", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "", ")", ".", "getImm", "(", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "", ")", ".", "getReg", "(", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "return", "true", ";", "}", "else", "{", "if", "(", "AddrMode", "!=", "", ")", "llvm_unreachable", "(", "", ")", ";", "unsigned", "ImmIdx", "=", "FrameRegIdx", "+", "", ";", "int", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "(", "FrameReg", "==", "", ")", "?", "", ":", "", ";", "unsigned", "Scale", "=", "", ";", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "", ")", ")", "==", "", "&&", "", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", "."], "ground_truth": ["getOperand", "(", "ImmIdx", ")", ";"], "File": "ThumbRegisterInfo3", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50151, "Length": 240, "Cover_Rate": 0.547945205479452} {"Template_token": ["", "unsigned", "Op", "=", "i", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MI", ".", "removeOperand"], "ground_truth": ["(", "Op", ")", ";"], "File": "ThumbRegisterInfo8", "Func": "removeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50152, "Length": 30, "Cover_Rate": 0.6976744186046512} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")"], "ground_truth": ["->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";"], "File": "ThumbRegisterInfo", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50153, "Length": 68, "Cover_Rate": 0.38636363636363635} {"Template_token": ["", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "bool", "isHigh", "=", "!", "isLowRegister", "(", "DestReg", ")", "||", "(", "BaseReg", "!=", "", "&&", "!", "isLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isSub", "=", "false", ";", "if", "(", "NumBytes", "<", "", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "", ")", "assert", "(", "BaseReg", "==", "", "&&", "", ")", ";", "if", "(", "!", "isLowRegister", "(", "DestReg", ")", "&&", "!", "MRI", ".", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "", ")", ";", "if", "(", "NumBytes", "<=", "", "&&", "NumBytes", ">=", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "", "&&", "NumBytes", ">=", "-", "", "&&", "CanChangeCC", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "", ",", "NumBytes", ",", "", ",", "", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "", ":", "", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "", ")", "MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";", "if", "(", "DestReg", "==", "", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "AddDefaultPred", "(", "MIB", ")"], "ground_truth": [";"], "File": "ThumbRegisterInfo", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50154, "Length": 362, "Cover_Rate": 0.8302752293577982} {"Template_token": ["", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "", ")", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}", "}", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "UseMI", ",", "DL", ",", "TII", ".", "get", "(", "", ")", ")", "."], "ground_truth": ["addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", ",", "RegState", "::", "Kill", ")", ")", ";"], "File": "ThumbRegisterInfo", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 50155, "Length": 123, "Cover_Rate": 0.36826347305389223}